Timing Analyzer report for SSRAM_to_hRAM
Wed Oct 11 10:37:14 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'RWDS_90'
 15. Slow 1200mV 85C Model Setup: 'RWDS_360'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'RWDS_360'
 18. Slow 1200mV 85C Model Hold: 'RWDS_90'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'RWDS_360'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Removal: 'RWDS_360'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'RWDS_90'
 32. Slow 1200mV 0C Model Setup: 'RWDS_360'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'RWDS_360'
 35. Slow 1200mV 0C Model Hold: 'RWDS_90'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'RWDS_360'
 38. Slow 1200mV 0C Model Removal: 'clk'
 39. Slow 1200mV 0C Model Removal: 'RWDS_360'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'RWDS_90'
 48. Fast 1200mV 0C Model Setup: 'RWDS_360'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'RWDS_360'
 51. Fast 1200mV 0C Model Hold: 'RWDS_90'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'RWDS_360'
 54. Fast 1200mV 0C Model Removal: 'clk'
 55. Fast 1200mV 0C Model Removal: 'RWDS_360'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; SSRAM_to_hRAM                                          ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; sdc/SSRAM_to_hRAM.sdc ; OK     ; Wed Oct 11 10:37:13 2023 ;
+-----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; RWDS       ; Base ; 10.000 ; 100.0 MHz ; 2.500 ; 7.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS }     ;
; RWDS_90    ; Base ; 10.000 ; 100.0 MHz ; 5.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS_90 }  ;
; RWDS_360   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RWDS_360 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 55.37 MHz  ; 55.37 MHz       ; clk        ;      ;
; 294.46 MHz ; 294.46 MHz      ; RWDS_360   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -4.030 ; -28.819         ;
; RWDS_90  ; 1.720  ; 0.000           ;
; RWDS_360 ; 3.104  ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk      ; 0.450 ; 0.000           ;
; RWDS_360 ; 0.454 ; 0.000           ;
; RWDS_90  ; 2.285 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; clk      ; 7.930 ; 0.000               ;
; RWDS_360 ; 8.287 ; 0.000               ;
+----------+-------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; clk      ; 0.764 ; 0.000              ;
; RWDS_360 ; 1.051 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; clk      ; 3.903 ; 0.000                          ;
; RWDS_90  ; 4.661 ; 0.000                          ;
; RWDS_360 ; 4.665 ; 0.000                          ;
; RWDS     ; 5.000 ; 0.000                          ;
+----------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                          ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -4.030 ; clk                                                             ; hbus_DQ[0] ; clk          ; clk         ; 5.000        ; 0.000      ; 8.010      ;
; -3.924 ; clk                                                             ; hbus_DQ[2] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.904      ;
; -3.889 ; clk                                                             ; hbus_DQ[5] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.869      ;
; -3.721 ; clk                                                             ; hbus_DQ[4] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.701      ;
; -3.441 ; clk                                                             ; hbus_DQ[1] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.421      ;
; -3.234 ; clk                                                             ; hbus_DQ[7] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.214      ;
; -3.391 ; clk                                                             ; hbus_DQ[3] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.371      ;
; -3.189 ; clk                                                             ; hbus_DQ[6] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.169      ;
; -2.905 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 9.001      ;
; -2.736 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.832      ;
; -2.701 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.797      ;
; -2.576 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.672      ;
; -2.571 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.667      ;
; -2.532 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.628      ;
; -2.431 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.527      ;
; -2.424 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.520      ;
; -2.422 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.518      ;
; -2.407 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.503      ;
; -2.387 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.483      ;
; -2.374 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.470      ;
; -2.301 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.397      ;
; -2.262 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.358      ;
; -2.249 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.345      ;
; -2.242 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.338      ;
; -2.220 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.316      ;
; -2.218 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.314      ;
; -2.218 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.314      ;
; -2.179 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.275      ;
; -2.113 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.209      ;
; -2.103 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.199      ;
; -2.095 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.191      ;
; -2.094 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.190      ;
; -2.093 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.189      ;
; -2.060 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.156      ;
; -2.048 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.144      ;
; -2.045 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.141      ;
; -2.039 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.135      ;
; -2.015 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.111      ;
; -1.995 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.091      ;
; -1.988 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.084      ;
; -1.975 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.071      ;
; -1.950 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.046      ;
; -1.948 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.044      ;
; -1.922 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.018      ;
; -1.920 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.016      ;
; -1.909 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.005      ;
; -1.906 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.002      ;
; -1.904 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 8.000      ;
; -1.890 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.986      ;
; -1.882 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.978      ;
; -1.850 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.946      ;
; -1.844 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.940      ;
; -1.784 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.880      ;
; -1.775 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.871      ;
; -1.765 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.861      ;
; -1.731 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.827      ;
; -1.722 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.818      ;
; -1.719 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.815      ;
; -1.705 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.801      ;
; -1.661 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.757      ;
; -1.639 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.735      ;
; -1.629 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.725      ;
; -1.620 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.716      ;
; -1.576 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.672      ;
; -1.574 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.670      ;
; -1.530 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.626      ;
; -1.523 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.619      ;
; -1.450 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.546      ;
; -1.275 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.371      ;
; -1.175 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.271      ;
; -1.157 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.253      ;
; -1.153 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.249      ;
; -1.051 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.147      ;
; -1.006 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 7.102      ;
; -0.871 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[1]          ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.967      ;
; -0.863 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.959      ;
; -0.859 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.955      ;
; -0.708 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.804      ;
; -0.707 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.888     ; 6.799      ;
; -0.704 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.800      ;
; -0.673 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.769      ;
; -0.597 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.693      ;
; -0.551 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.647      ;
; -0.523 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.619      ;
; -0.519 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.615      ;
; -0.418 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.514      ;
; -0.381 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1B|reg_out[5]          ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.888     ; 6.473      ;
; -0.332 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[7]          ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.888     ; 6.424      ;
; -0.318 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.414      ;
; -0.301 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.886     ; 6.395      ;
; -0.286 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[6]          ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.888     ; 6.378      ;
; -0.270 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.888     ; 6.362      ;
; -0.233 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.329      ;
; -0.229 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.325      ;
; -0.140 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[2]          ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.236      ;
; -0.111 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.886     ; 6.205      ;
; -0.067 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.163      ;
; -0.063 ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.159      ;
; -0.043 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.139      ;
; -0.040 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[0]          ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.884     ; 6.136      ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RWDS_90'                                                                                                                                                         ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.720 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.811      ;
; 1.825 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.706      ;
; 1.828 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.703      ;
; 1.836 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.695      ;
; 1.848 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.683      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.869 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.776      ;
; 1.887 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.644      ;
; 1.916 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.615      ;
; 1.996 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 2.540      ; 4.535      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 2.233 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.346     ; 2.412      ;
; 6.573 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.929      ;
; 6.690 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.812      ;
; 6.771 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.731      ;
; 6.780 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.722      ;
; 6.792 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.710      ;
; 6.800 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.702      ;
; 6.859 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.643      ;
; 6.886 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 2.511      ; 4.616      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 6.890 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.726      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
; 7.245 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.375     ; 2.371      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.104 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.769      ;
; 3.107 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.766      ;
; 3.202 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.671      ;
; 3.214 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.659      ;
; 3.242 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.631      ;
; 3.243 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.630      ;
; 3.245 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.628      ;
; 3.246 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.627      ;
; 3.260 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.129     ; 1.612      ;
; 3.262 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.129     ; 1.610      ;
; 3.313 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.128     ; 1.560      ;
; 3.354 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.521      ;
; 3.356 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.519      ;
; 3.399 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.475      ;
; 3.470 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.404      ;
; 3.470 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.404      ;
; 3.501 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.374      ;
; 3.502 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.372      ;
; 3.502 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.372      ;
; 3.504 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.371      ;
; 3.510 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.364      ;
; 3.511 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.363      ;
; 3.533 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.341      ;
; 3.541 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.334      ;
; 3.542 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.333      ;
; 3.548 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.326      ;
; 3.556 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.127     ; 1.318      ;
; 3.606 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.269      ;
; 3.610 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.265      ;
; 3.783 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.092      ;
; 3.784 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.091      ;
; 3.799 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.126     ; 1.076      ;
; 5.801 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.847      ;
; 5.801 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.847      ;
; 5.801 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.847      ;
; 5.801 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.847      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.802 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.844      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 5.812 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.837      ;
; 6.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.541      ;
; 6.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.541      ;
; 6.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.541      ;
; 6.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.541      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.108 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.538      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.118 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.531      ;
; 6.404 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.244      ;
; 6.404 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.244      ;
; 6.404 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.244      ;
; 6.404 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.343     ; 3.244      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.345     ; 3.241      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.342     ; 3.234      ;
; 6.604 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.084     ; 3.313      ;
; 6.604 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.084     ; 3.313      ;
; 6.604 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.084     ; 3.313      ;
; 6.604 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.084     ; 3.313      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.605 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.086     ; 3.310      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.615 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.303      ;
; 6.794 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.124      ;
; 6.794 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.124      ;
; 6.794 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.124      ;
; 6.794 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.083     ; 3.124      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; SSRAM_in[7]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[7]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.548      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.465 ; SSRAM_address[4]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[1]                                                                                ; clk          ; clk         ; 0.000        ; 2.883      ; 2.560      ;
; 0.481 ; SSRAM_in[15]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[15]                                                                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 2.579      ;
; 0.484 ; SSRAM_OE                                                                                                                     ; SSRAM_to_hRAM_EU:EU|d_flipflop:op_tracker|dff_out                                                                            ; clk          ; clk         ; 0.000        ; 2.888      ; 2.584      ;
; 0.501 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1A|reg_out[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.795      ;
; 0.507 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.799      ;
; 0.510 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.801      ;
; 0.510 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.518 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.519 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.811      ;
; 0.527 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.532 ; SSRAM_address[1]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 2.883      ; 2.627      ;
; 0.535 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.827      ;
; 0.537 ; SSRAM_burstcount[1]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; 2.880      ; 2.629      ;
; 0.540 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.832      ;
; 0.541 ; SSRAM_address[6]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[3]                                                                                ; clk          ; clk         ; 0.000        ; 2.883      ; 2.636      ;
; 0.544 ; SSRAM_address[17]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[14]                                                                               ; clk          ; clk         ; 0.000        ; 2.888      ; 2.644      ;
; 0.546 ; SSRAM_address[12]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[9]                                                                                ; clk          ; clk         ; 0.000        ; 2.883      ; 2.641      ;
; 0.559 ; SSRAM_burstcount[5]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 2.880      ; 2.651      ;
; 0.559 ; SSRAM_address[20]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[17]                                                                               ; clk          ; clk         ; 0.000        ; 2.883      ; 2.654      ;
; 0.559 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.851      ;
; 0.560 ; SSRAM_address[21]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; clk          ; clk         ; 0.000        ; 2.883      ; 2.655      ;
; 0.564 ; SSRAM_address[3]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[0]                                                                                ; clk          ; clk         ; 0.000        ; 2.884      ; 2.660      ;
; 0.565 ; SSRAM_in[10]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 2.663      ;
; 0.567 ; SSRAM_address[0]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 2.888      ; 2.667      ;
; 0.571 ; SSRAM_burstcount[10]                                                                                                         ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 2.880      ; 2.663      ;
; 0.580 ; SSRAM_in[12]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[12]                                                                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 2.678      ;
; 0.582 ; SSRAM_in[2]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[2]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.680      ;
; 0.589 ; SSRAM_in[1]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[1]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.687      ;
; 0.595 ; SSRAM_in[11]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[11]                                                                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 2.693      ;
; 0.604 ; SSRAM_address[7]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[4]                                                                                ; clk          ; clk         ; 0.000        ; 2.880      ; 2.696      ;
; 0.609 ; SSRAM_burstcount[4]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 2.880      ; 2.701      ;
; 0.613 ; SSRAM_address[16]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[13]                                                                               ; clk          ; clk         ; 0.000        ; 2.888      ; 2.713      ;
; 0.619 ; SSRAM_burstcount[0]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 2.880      ; 2.711      ;
; 0.623 ; SSRAM_in[14]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[14]                                                                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 2.721      ;
; 0.634 ; SSRAM_address[13]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; clk          ; clk         ; 0.000        ; 2.883      ; 2.729      ;
; 0.637 ; SSRAM_burstcount[7]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 2.880      ; 2.729      ;
; 0.637 ; SSRAM_address[18]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[15]                                                                               ; clk          ; clk         ; 0.000        ; 2.888      ; 2.737      ;
; 0.640 ; SSRAM_address[2]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 2.888      ; 2.740      ;
; 0.640 ; SSRAM_in[6]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[6]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.738      ;
; 0.642 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.646 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.648 ; SSRAM_in[4]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[4]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.746      ;
; 0.648 ; SSRAM_in[3]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[3]                                                                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 2.746      ;
; 0.651 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.942      ;
; 0.651 ; SSRAM_address[9]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[6]                                                                                ; clk          ; clk         ; 0.000        ; 2.888      ; 2.751      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 0.746      ;
; 0.816 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.209      ;
; 0.821 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.214      ;
; 0.822 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.215      ;
; 0.824 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.217      ;
; 0.831 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.224      ;
; 0.831 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.224      ;
; 0.836 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.103     ; 0.975      ;
; 0.839 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.103     ; 0.978      ;
; 0.850 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.242      ;
; 0.850 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.242      ;
; 0.851 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.243      ;
; 0.855 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.247      ;
; 0.864 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.103     ; 1.003      ;
; 1.020 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.160      ;
; 1.037 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.427      ;
; 1.037 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.427      ;
; 1.038 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.178      ;
; 1.049 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.187      ;
; 1.056 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.447      ;
; 1.056 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.446      ;
; 1.059 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.449      ;
; 1.060 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.103     ; 1.199      ;
; 1.061 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.451      ;
; 1.066 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.457      ;
; 1.067 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.205      ;
; 1.067 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.458      ;
; 1.068 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.208      ;
; 1.071 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.461      ;
; 1.072 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.462      ;
; 1.072 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.462      ;
; 1.075 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.158      ; 1.465      ;
; 1.078 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.471      ;
; 1.082 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.103     ; 1.221      ;
; 1.084 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.475      ;
; 1.086 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.477      ;
; 1.112 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.504      ;
; 1.112 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.504      ;
; 1.114 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.507      ;
; 1.114 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.161      ; 1.507      ;
; 1.128 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.268      ;
; 1.145 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.285      ;
; 1.221 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.612      ;
; 1.221 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.159      ; 1.612      ;
; 1.237 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.377      ;
; 1.282 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.420      ;
; 1.292 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.160      ; 1.684      ;
; 1.302 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.440      ;
; 1.309 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.447      ;
; 1.388 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.528      ;
; 1.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.539      ;
; 1.401 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.541      ;
; 1.404 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.080      ; 1.696      ;
; 1.405 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.545      ;
; 1.453 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.104     ; 1.591      ;
; 1.546 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.686      ;
; 1.549 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.689      ;
; 1.549 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.689      ;
; 1.645 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.785      ;
; 1.664 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.804      ;
; 1.745 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.885      ;
; 1.748 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.888      ;
; 1.844 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.984      ;
; 1.847 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 1.987      ;
; 1.863 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 2.003      ;
; 1.866 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.102     ; 2.006      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 1.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.109     ; 2.100      ;
; 2.225 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.359      ;
; 2.225 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.359      ;
; 2.225 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.359      ;
; 2.225 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.359      ;
; 2.225 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.108     ; 2.359      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.565      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.333 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.621      ;
; 2.433 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.721      ;
; 2.433 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.721      ;
; 2.433 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.721      ;
; 2.433 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.721      ;
; 2.433 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.076      ; 2.721      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RWDS_90'                                                                                                                                                          ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.285 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.389      ;
; 2.334 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.216      ;
; 2.397 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.279      ;
; 2.455 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.337      ;
; 2.505 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.387      ;
; 2.532 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.414      ;
; 2.549 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.431      ;
; 2.578 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.460      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.607 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.138     ; 2.711      ;
; 2.613 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 2.640      ; 4.495      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.437      ;
; 7.303 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.215      ;
; 7.317 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.229      ;
; 7.368 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.280      ;
; 7.416 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.328      ;
; 7.425 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.337      ;
; 7.444 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.356      ;
; 7.462 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.374      ;
; 7.546 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 2.670      ; 4.458      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
; 7.624 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.108     ; 2.758      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                           ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 2.778      ; 3.849      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 7.957 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 10.000       ; 2.776      ; 3.820      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.272 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 2.779      ; 3.508      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.312 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 10.000       ; 2.776      ; 3.465      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.528 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.778      ; 3.251      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 2.776      ; 3.153      ;
; 8.624 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 2.776      ; 3.153      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RWDS_360'                                                                                                                                                                        ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.287 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 2.547      ; 3.251      ;
; 8.287 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 2.547      ; 3.251      ;
; 8.287 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 2.547      ; 3.251      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.764 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 2.883      ; 2.859      ;
; 0.764 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 2.883      ; 2.859      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 0.871 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.886      ; 2.969      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.033 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 0.000        ; 2.884      ; 3.129      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.061 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 2.886      ; 3.159      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.334 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 2.884      ; 3.430      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
; 1.375 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 2.886      ; 3.473      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.051 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 2.676      ; 2.969      ;
; 1.051 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 2.676      ; 2.969      ;
; 1.051 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 2.676      ; 2.969      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 59.2 MHz   ; 59.2 MHz        ; clk        ;      ;
; 317.06 MHz ; 317.06 MHz      ; RWDS_360   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -3.446 ; -24.373        ;
; RWDS_90  ; 2.051  ; 0.000          ;
; RWDS_360 ; 3.194  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk      ; 0.402 ; 0.000          ;
; RWDS_360 ; 0.403 ; 0.000          ;
; RWDS_90  ; 2.125 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; clk      ; 7.845 ; 0.000              ;
; RWDS_360 ; 8.177 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clk      ; 0.716 ; 0.000             ;
; RWDS_360 ; 0.995 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clk      ; 3.772 ; 0.000                         ;
; RWDS_90  ; 4.656 ; 0.000                         ;
; RWDS_360 ; 4.658 ; 0.000                         ;
; RWDS     ; 5.000 ; 0.000                         ;
+----------+-------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -3.446 ; clk                                                             ; hbus_DQ[0] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.426      ;
; -3.343 ; clk                                                             ; hbus_DQ[2] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.323      ;
; -3.332 ; clk                                                             ; hbus_DQ[5] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.312      ;
; -3.172 ; clk                                                             ; hbus_DQ[4] ; clk          ; clk         ; 5.000        ; 0.000      ; 7.152      ;
; -2.698 ; clk                                                             ; hbus_DQ[7] ; clk          ; clk         ; 5.000        ; 0.000      ; 6.678      ;
; -2.875 ; clk                                                             ; hbus_DQ[1] ; clk          ; clk         ; 5.000        ; 0.000      ; 6.855      ;
; -2.650 ; clk                                                             ; hbus_DQ[6] ; clk          ; clk         ; 5.000        ; 0.000      ; 6.630      ;
; -2.857 ; clk                                                             ; hbus_DQ[3] ; clk          ; clk         ; 5.000        ; 0.000      ; 6.837      ;
; -2.026 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.369      ;
; -1.874 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.217      ;
; -1.842 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.185      ;
; -1.713 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.056      ;
; -1.690 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.033      ;
; -1.671 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 8.014      ;
; -1.604 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.947      ;
; -1.559 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.902      ;
; -1.546 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.889      ;
; -1.529 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.872      ;
; -1.529 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.872      ;
; -1.519 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.862      ;
; -1.420 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.763      ;
; -1.419 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.762      ;
; -1.394 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.737      ;
; -1.381 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.724      ;
; -1.377 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.720      ;
; -1.375 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.718      ;
; -1.358 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.701      ;
; -1.281 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.624      ;
; -1.275 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.618      ;
; -1.249 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.592      ;
; -1.249 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.592      ;
; -1.233 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.576      ;
; -1.229 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.572      ;
; -1.216 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.559      ;
; -1.204 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.547      ;
; -1.164 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.507      ;
; -1.158 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.501      ;
; -1.158 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.501      ;
; -1.149 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.492      ;
; -1.129 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.472      ;
; -1.124 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.467      ;
; -1.123 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.466      ;
; -1.118 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.461      ;
; -1.107 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.450      ;
; -1.097 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.440      ;
; -1.079 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.422      ;
; -1.068 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.411      ;
; -1.062 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.405      ;
; -1.046 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.389      ;
; -1.007 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.350      ;
; -1.006 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.349      ;
; -0.968 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.311      ;
; -0.962 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.305      ;
; -0.959 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.302      ;
; -0.936 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.279      ;
; -0.914 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.257      ;
; -0.894 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.237      ;
; -0.859 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.202      ;
; -0.845 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.188      ;
; -0.827 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.170      ;
; -0.814 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.157      ;
; -0.791 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.134      ;
; -0.782 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.125      ;
; -0.743 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.086      ;
; -0.736 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.079      ;
; -0.691 ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.637     ; 7.034      ;
; -0.653 ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.996      ;
; -0.593 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.936      ;
; -0.489 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.832      ;
; -0.420 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.763      ;
; -0.329 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.672      ;
; -0.305 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.648      ;
; -0.236 ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.579      ;
; -0.226 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.569      ;
; -0.084 ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[1]          ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.427      ;
; -0.009 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.352      ;
; 0.008  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.335      ;
; 0.060  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.283      ;
; 0.077  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.266      ;
; 0.098  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.640     ; 6.242      ;
; 0.156  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.187      ;
; 0.188  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.155      ;
; 0.209  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.134      ;
; 0.225  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 6.118      ;
; 0.352  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1B|reg_out[5]          ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.640     ; 5.988      ;
; 0.361  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.982      ;
; 0.379  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[1] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.964      ;
; 0.434  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.638     ; 5.908      ;
; 0.448  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.895      ;
; 0.477  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; hbus_DQ[5] ; clk          ; clk         ; 10.000       ; -2.640     ; 5.863      ;
; 0.487  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[7]          ; hbus_DQ[7] ; clk          ; clk         ; 10.000       ; -2.640     ; 5.853      ;
; 0.535  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[6]          ; hbus_DQ[6] ; clk          ; clk         ; 10.000       ; -2.640     ; 5.805      ;
; 0.615  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.728      ;
; 0.622  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[2]          ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.721      ;
; 0.625  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.718      ;
; 0.635  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.638     ; 5.707      ;
; 0.698  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[4] ; hbus_DQ[4] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.645      ;
; 0.714  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; hbus_DQ[2] ; clk          ; clk         ; 10.000       ; -2.638     ; 5.628      ;
; 0.731  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[3] ; hbus_DQ[3] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.612      ;
; 0.732  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[0]          ; hbus_DQ[0] ; clk          ; clk         ; 10.000       ; -2.637     ; 5.611      ;
+--------+-----------------------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RWDS_90'                                                                                                                                                          ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.051 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.604      ;
; 2.054 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.239      ;
; 2.119 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.174      ;
; 2.131 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.162      ;
; 2.137 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.156      ;
; 2.148 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.145      ;
; 2.168 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.125      ;
; 2.229 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.064      ;
; 2.285 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 2.301      ; 4.008      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 2.369 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.337     ; 2.286      ;
; 6.894 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.348      ;
; 7.002 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.240      ;
; 7.038 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.204      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.043 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.561      ;
; 7.051 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.191      ;
; 7.079 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.163      ;
; 7.081 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.161      ;
; 7.098 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.144      ;
; 7.178 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 2.250      ; 4.064      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
; 7.361 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.388     ; 2.243      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.194 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.692      ;
; 3.197 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.689      ;
; 3.279 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.607      ;
; 3.300 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.586      ;
; 3.330 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.556      ;
; 3.331 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.555      ;
; 3.333 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.553      ;
; 3.334 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.552      ;
; 3.336 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.117     ; 1.549      ;
; 3.339 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.117     ; 1.546      ;
; 3.394 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.116     ; 1.492      ;
; 3.445 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.444      ;
; 3.447 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.442      ;
; 3.490 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.398      ;
; 3.547 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.115     ; 1.340      ;
; 3.548 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.115     ; 1.339      ;
; 3.577 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.312      ;
; 3.580 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.309      ;
; 3.583 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.305      ;
; 3.583 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.305      ;
; 3.587 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.301      ;
; 3.588 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.300      ;
; 3.610 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.278      ;
; 3.621 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.268      ;
; 3.621 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.268      ;
; 3.625 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.115     ; 1.262      ;
; 3.631 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.114     ; 1.257      ;
; 3.715 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.174      ;
; 3.719 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.170      ;
; 3.859 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.030      ;
; 3.859 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.030      ;
; 3.867 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.113     ; 1.022      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.015 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.641      ;
; 6.016 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.642      ;
; 6.016 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.642      ;
; 6.016 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.642      ;
; 6.016 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.642      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.641      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.302 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.354      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.355      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.355      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.355      ;
; 6.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.355      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.306 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.354      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.581 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.336     ; 3.075      ;
; 6.582 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.076      ;
; 6.582 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.076      ;
; 6.582 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.076      ;
; 6.582 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.334     ; 3.076      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.585 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.332     ; 3.075      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.846 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.079     ; 3.077      ;
; 6.847 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.077     ; 3.078      ;
; 6.847 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.077     ; 3.078      ;
; 6.847 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.077     ; 3.078      ;
; 6.847 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.077     ; 3.078      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.850 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.075     ; 3.077      ;
; 6.977 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.078     ; 2.947      ;
; 6.977 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.078     ; 2.947      ;
; 6.977 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.078     ; 2.947      ;
; 6.977 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.078     ; 2.947      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.444 ; SSRAM_in[7]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[7]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.277      ;
; 0.446 ; SSRAM_address[4]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[1]                                                                                ; clk          ; clk         ; 0.000        ; 2.636      ; 2.277      ;
; 0.462 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.729      ;
; 0.463 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.730      ;
; 0.464 ; SSRAM_OE                                                                                                                     ; SSRAM_to_hRAM_EU:EU|d_flipflop:op_tracker|dff_out                                                                            ; clk          ; clk         ; 0.000        ; 2.640      ; 2.299      ;
; 0.466 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.732      ;
; 0.471 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1A|reg_out[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.740      ;
; 0.478 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.746      ;
; 0.482 ; SSRAM_in[15]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[15]                                                                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.315      ;
; 0.485 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.489 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.756      ;
; 0.494 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.498 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.764      ;
; 0.503 ; SSRAM_address[1]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 2.636      ; 2.334      ;
; 0.522 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.788      ;
; 0.526 ; SSRAM_address[17]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[14]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.361      ;
; 0.527 ; SSRAM_address[6]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[3]                                                                                ; clk          ; clk         ; 0.000        ; 2.636      ; 2.358      ;
; 0.530 ; SSRAM_burstcount[1]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; 2.633      ; 2.358      ;
; 0.536 ; SSRAM_burstcount[5]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 2.633      ; 2.364      ;
; 0.538 ; SSRAM_address[12]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[9]                                                                                ; clk          ; clk         ; 0.000        ; 2.636      ; 2.369      ;
; 0.538 ; SSRAM_address[20]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[17]                                                                               ; clk          ; clk         ; 0.000        ; 2.636      ; 2.369      ;
; 0.543 ; SSRAM_in[10]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.376      ;
; 0.546 ; SSRAM_address[0]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.381      ;
; 0.547 ; SSRAM_address[21]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[18]                                                                               ; clk          ; clk         ; 0.000        ; 2.636      ; 2.378      ;
; 0.555 ; SSRAM_burstcount[10]                                                                                                         ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 2.633      ; 2.383      ;
; 0.556 ; SSRAM_in[2]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[2]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.389      ;
; 0.557 ; SSRAM_in[12]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[12]                                                                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.390      ;
; 0.560 ; SSRAM_in[1]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[1]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.393      ;
; 0.560 ; SSRAM_address[3]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[0]                                                                                ; clk          ; clk         ; 0.000        ; 2.637      ; 2.392      ;
; 0.567 ; SSRAM_in[11]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[11]                                                                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.400      ;
; 0.580 ; SSRAM_burstcount[4]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 2.633      ; 2.408      ;
; 0.581 ; SSRAM_address[7]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[4]                                                                                ; clk          ; clk         ; 0.000        ; 2.633      ; 2.409      ;
; 0.584 ; SSRAM_burstcount[0]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; 2.633      ; 2.412      ;
; 0.588 ; SSRAM_address[16]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[13]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.423      ;
; 0.591 ; SSRAM_address[2]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:low_address|reg_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.426      ;
; 0.595 ; SSRAM_in[6]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[6]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.428      ;
; 0.600 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.602 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.868      ;
; 0.604 ; SSRAM_in[14]                                                                                                                 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[14]                                                                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.437      ;
; 0.607 ; SSRAM_burstcount[7]                                                                                                          ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 2.633      ; 2.435      ;
; 0.608 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.612 ; SSRAM_address[18]                                                                                                            ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[15]                                                                               ; clk          ; clk         ; 0.000        ; 2.640      ; 2.447      ;
; 0.613 ; SSRAM_in[3]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[3]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.446      ;
; 0.614 ; SSRAM_in[4]                                                                                                                  ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[4]                                                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.447      ;
; 0.617 ; SSRAM_address[9]                                                                                                             ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[6]                                                                                ; clk          ; clk         ; 0.000        ; 2.640      ; 2.452      ;
; 0.620 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.886      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.071      ; 0.669      ;
; 0.696 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.082      ;
; 0.700 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.086      ;
; 0.701 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.087      ;
; 0.703 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.089      ;
; 0.712 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.098      ;
; 0.712 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.098      ;
; 0.726 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.110      ;
; 0.728 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.112      ;
; 0.729 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.113      ;
; 0.730 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.114      ;
; 0.765 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 0.873      ;
; 0.767 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 0.875      ;
; 0.787 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 0.895      ;
; 0.893 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.276      ;
; 0.893 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.276      ;
; 0.906 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.289      ;
; 0.910 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.293      ;
; 0.911 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.294      ;
; 0.912 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.295      ;
; 0.917 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.300      ;
; 0.918 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.301      ;
; 0.919 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.302      ;
; 0.920 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.303      ;
; 0.920 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.303      ;
; 0.920 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.303      ;
; 0.930 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.313      ;
; 0.932 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.315      ;
; 0.947 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.333      ;
; 0.956 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.063      ;
; 0.968 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.075      ;
; 0.974 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.082      ;
; 0.978 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.364      ;
; 0.978 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.171      ; 1.364      ;
; 0.981 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.365      ;
; 0.981 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.365      ;
; 0.988 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.096      ;
; 0.992 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.100      ;
; 1.009 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.117      ;
; 1.019 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.127      ;
; 1.057 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.440      ;
; 1.057 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.168      ; 1.440      ;
; 1.067 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.175      ;
; 1.079 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.187      ;
; 1.140 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.169      ; 1.524      ;
; 1.175 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.283      ;
; 1.181 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.288      ;
; 1.196 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.303      ;
; 1.207 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.314      ;
; 1.248 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.071      ; 1.514      ;
; 1.292 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.400      ;
; 1.308 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.416      ;
; 1.317 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.425      ;
; 1.317 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.118     ; 1.424      ;
; 1.330 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.438      ;
; 1.421 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.529      ;
; 1.421 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.529      ;
; 1.461 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.569      ;
; 1.552 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.660      ;
; 1.573 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.681      ;
; 1.621 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.729      ;
; 1.621 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.729      ;
; 1.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.789      ;
; 1.681 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.789      ;
; 1.702 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.810      ;
; 1.702 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.117     ; 1.810      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 1.811 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.122     ; 1.914      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.037 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.121     ; 2.141      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.058 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.320      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.107 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.369      ;
; 2.206 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.468      ;
; 2.206 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.468      ;
; 2.206 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.468      ;
; 2.206 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.468      ;
; 2.206 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.067      ; 2.468      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RWDS_90'                                                                                                                                                           ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.125 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.171      ;
; 2.242 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 3.830      ;
; 2.305 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 3.893      ;
; 2.339 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 3.927      ;
; 2.403 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 3.991      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.421 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.179     ; 2.467      ;
; 2.449 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 4.037      ;
; 2.453 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 4.041      ;
; 2.472 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 4.060      ;
; 2.483 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 2.363      ; 4.071      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.113 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.214      ;
; 7.185 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.828      ;
; 7.186 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.829      ;
; 7.251 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.894      ;
; 7.285 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.928      ;
; 7.299 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.942      ;
; 7.335 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.978      ;
; 7.341 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 3.984      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.409 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.124     ; 2.510      ;
; 7.415 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 2.418      ; 4.058      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.845 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 2.542      ; 3.699      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 7.876 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 10.000       ; 2.541      ; 3.667      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.174 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 2.542      ; 3.370      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.216 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 10.000       ; 2.541      ; 3.327      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.420 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.542      ; 3.124      ;
; 8.526 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 2.541      ; 3.017      ;
; 8.526 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 2.541      ; 3.017      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.177 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 2.309      ; 3.124      ;
; 8.177 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 2.309      ; 3.124      ;
; 8.177 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 2.309      ; 3.124      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.716 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 2.636      ; 2.547      ;
; 0.716 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 2.636      ; 2.547      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.813 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.637      ; 2.645      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.955 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 0.000        ; 2.637      ; 2.787      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 0.979 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 2.638      ; 2.812      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.222 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 2.637      ; 3.054      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
; 1.254 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 3.087      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RWDS_360'                                                                                                                                                                          ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.995 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 2.425      ; 2.645      ;
; 0.995 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 2.425      ; 2.645      ;
; 0.995 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 2.425      ; 2.645      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -0.009 ; -0.012         ;
; RWDS_90  ; 2.461  ; 0.000          ;
; RWDS_360 ; 4.161  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk      ; 0.185 ; 0.000          ;
; RWDS_360 ; 0.187 ; 0.000          ;
; RWDS_90  ; 0.897 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; clk      ; 8.505 ; 0.000              ;
; RWDS_360 ; 8.635 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clk      ; 0.801 ; 0.000             ;
; RWDS_360 ; 0.914 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clk      ; 4.185 ; 0.000                         ;
; RWDS_90  ; 4.732 ; 0.000                         ;
; RWDS_360 ; 4.773 ; 0.000                         ;
; RWDS     ; 5.000 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.038  ; clk                                                             ; hbus_DQ[5]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.942      ;
; -0.003 ; clk                                                             ; hbus_DQ[0]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.983      ;
; -0.009 ; clk                                                             ; hbus_DQ[2]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.989      ;
; 0.076  ; clk                                                             ; hbus_DQ[4]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.904      ;
; 0.200  ; clk                                                             ; hbus_DQ[1]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.780      ;
; 0.209  ; clk                                                             ; hbus_DQ[3]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.771      ;
; 0.258  ; clk                                                             ; hbus_DQ[7]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.722      ;
; 0.284  ; clk                                                             ; hbus_DQ[6]                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 3.696      ;
; 2.527  ; clk                                                             ; hCK_edgeal                                          ; clk          ; clk         ; 5.000        ; 0.000      ; 1.453      ;
; 3.161  ; RWDS                                                            ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out ; RWDS         ; clk         ; 2.500        ; 1.281      ; 0.607      ;
; 3.529  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 4.119      ;
; 3.571  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 4.077      ;
; 3.628  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 4.020      ;
; 3.633  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 4.015      ;
; 3.661  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.987      ;
; 3.675  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.973      ;
; 3.700  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.948      ;
; 3.701  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.947      ;
; 3.703  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.945      ;
; 3.704  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.944      ;
; 3.725  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.923      ;
; 3.732  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.916      ;
; 3.742  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.906      ;
; 3.760  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.888      ;
; 3.767  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.881      ;
; 3.777  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.871      ;
; 3.779  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.869      ;
; 3.799  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.849      ;
; 3.805  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.843      ;
; 3.808  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.840      ;
; 3.824  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.824      ;
; 3.824  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.824      ;
; 3.829  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.819      ;
; 3.833  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.815      ;
; 3.836  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.812      ;
; 3.842  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.806      ;
; 3.868  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.780      ;
; 3.872  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.776      ;
; 3.875  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.773      ;
; 3.883  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.765      ;
; 3.889  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.759      ;
; 3.891  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.757      ;
; 3.893  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.755      ;
; 3.893  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.755      ;
; 3.897  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.751      ;
; 3.900  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.748      ;
; 3.900  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.748      ;
; 3.911  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.737      ;
; 3.928  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.720      ;
; 3.933  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.715      ;
; 3.946  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.702      ;
; 3.950  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.698      ;
; 3.956  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end            ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.692      ;
; 3.961  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.687      ;
; 3.965  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.683      ;
; 3.971  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.677      ;
; 3.974  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.674      ;
; 3.975  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.673      ;
; 3.990  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.658      ;
; 4.000  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.648      ;
; 4.004  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.644      ;
; 4.023  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.625      ;
; 4.025  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.623      ;
; 4.025  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2              ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.623      ;
; 4.032  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[3]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.616      ;
; 4.071  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.577      ;
; 4.096  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.552      ;
; 4.131  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.517      ;
; 4.136  ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                        ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.512      ;
; 4.162  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.486      ;
; 4.229  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.419      ;
; 4.271  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.377      ;
; 4.290  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.358      ;
; 4.292  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.356      ;
; 4.294  ; SSRAM_to_hRAM_CU:CU|present_state.CA2                           ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.354      ;
; 4.332  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.316      ;
; 4.398  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[1]          ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.250      ;
; 4.401  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.247      ;
; 4.404  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.244      ;
; 4.462  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.186      ;
; 4.465  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.183      ;
; 4.479  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.169      ;
; 4.479  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[5] ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 3.166      ;
; 4.529  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[4] ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.119      ;
; 4.540  ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init              ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.108      ;
; 4.542  ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init            ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.106      ;
; 4.572  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2] ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.333     ; 3.075      ;
; 4.574  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1B|reg_out[5]          ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 3.071      ;
; 4.577  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[7]          ; hbus_DQ[7]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 3.068      ;
; 4.584  ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1              ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.064      ;
; 4.587  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[1]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.061      ;
; 4.605  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0A|reg_out[6]          ; hbus_DQ[6]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 3.040      ;
; 4.624  ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init               ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 3.024      ;
; 4.671  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[5] ; hbus_DQ[5]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 2.974      ;
; 4.673  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0] ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.974      ;
; 4.687  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA0B|reg_out[2]          ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 2.961      ;
; 4.714  ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init           ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 2.934      ;
; 4.717  ; SSRAM_to_hRAM_CU:CU|present_state.CA1                           ; hbus_DQ[0]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 2.931      ;
; 4.727  ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1B|reg_out[4]          ; hbus_DQ[4]                                          ; clk          ; clk         ; 10.000       ; -1.332     ; 2.921      ;
; 4.730  ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2] ; hbus_DQ[2]                                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.917      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RWDS_90'                                                                                                                                                          ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.461 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.680      ;
; 2.517 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.624      ;
; 2.526 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.615      ;
; 2.533 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.608      ;
; 2.537 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.604      ;
; 2.546 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.595      ;
; 2.553 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.588      ;
; 2.593 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; 1.164      ; 2.548      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.570 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.238      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 3.749 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; 5.000        ; -0.169     ; 1.059      ;
; 7.456 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.718      ;
; 7.493 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.681      ;
; 7.551 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.623      ;
; 7.566 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.608      ;
; 7.568 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.606      ;
; 7.576 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.598      ;
; 7.586 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.588      ;
; 7.587 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; 1.197      ; 2.587      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.629 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.212      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
; 8.808 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 10.000       ; -0.136     ; 1.033      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RWDS_360'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.161 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.765      ;
; 4.165 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.761      ;
; 4.214 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.712      ;
; 4.218 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.708      ;
; 4.226 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.700      ;
; 4.228 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.698      ;
; 4.233 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.693      ;
; 4.234 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.692      ;
; 4.235 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.691      ;
; 4.236 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.690      ;
; 4.257 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.061     ; 0.669      ;
; 4.263 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.666      ;
; 4.266 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.663      ;
; 4.287 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.641      ;
; 4.322 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.060     ; 0.605      ;
; 4.323 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.060     ; 0.604      ;
; 4.330 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.598      ;
; 4.330 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.598      ;
; 4.335 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.593      ;
; 4.337 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.591      ;
; 4.342 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.587      ;
; 4.345 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[15] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.584      ;
; 4.350 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.060     ; 0.577      ;
; 4.350 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.578      ;
; 4.354 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.059     ; 0.574      ;
; 4.357 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.572      ;
; 4.357 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[11] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.572      ;
; 4.379 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.550      ;
; 4.384 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[10] ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.545      ;
; 4.451 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.478      ;
; 4.452 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.477      ;
; 4.462 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]                                                                ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_90      ; RWDS_360    ; 5.000        ; -0.058     ; 0.467      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.113 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.694      ;
; 8.122 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.686      ;
; 8.122 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.686      ;
; 8.122 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.686      ;
; 8.122 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.686      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.129 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.681      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.268 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.539      ;
; 8.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.531      ;
; 8.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.531      ;
; 8.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.531      ;
; 8.277 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.531      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.284 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.526      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.399 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; clk          ; RWDS_360    ; 10.000       ; -0.170     ; 1.408      ;
; 8.408 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.400      ;
; 8.408 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.400      ;
; 8.408 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.400      ;
; 8.408 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; clk          ; RWDS_360    ; 10.000       ; -0.169     ; 1.400      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.415 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; clk          ; RWDS_360    ; 10.000       ; -0.167     ; 1.395      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[13] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.554 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.392      ;
; 8.558 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[14] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.040     ; 1.389      ;
; 8.558 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.040     ; 1.389      ;
; 8.558 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.040     ; 1.389      ;
; 8.558 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.040     ; 1.389      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[10] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[12] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[8]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.568 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[11] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.038     ; 1.381      ;
; 8.616 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.330      ;
; 8.616 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[9]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.330      ;
; 8.616 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]  ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.330      ;
; 8.616 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15] ; RWDS_360     ; RWDS_360    ; 10.000       ; -0.041     ; 1.330      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:7:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:8:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:entry_tff|dummy_out                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:10:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:11:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:6:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; SSRAM_to_hRAM_EU:EU|d_flipflop:rwds_tracker|dff_out                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[10]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1A|reg_out[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[10]                                                                                   ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[2]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.198 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                                                              ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                                                            ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.202 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:12:chain_tff|dummy_out                         ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:13:chain_tff|dummy_out                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.213 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled                                          ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.216 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:3:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:1:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:2:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.218 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.221 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[9]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.257 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.263 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[15]                                                                               ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1A|reg_out[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.266 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                                                                   ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[0]                                                                                    ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[0]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[2]                                                                                    ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:lsbout|reg_out[2]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.164      ; 0.547      ;
; 0.270 ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                                                                ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; SSRAM_to_hRAM_EU:EU|reg:datain|reg_out[8]                                                                                    ; SSRAM_to_hRAM_EU:EU|unpacker_16:writedata|reg:msbout|reg_out[0]                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.165      ; 0.552      ;
; 0.273 ; SSRAM_to_hRAM_EU:EU|reg:up_address|reg_out[5]                                                                                ; SSRAM_to_hRAM_EU:EU|unpacker_48:CA|reg:CA1B|reg_out[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                                                                ; SSRAM_to_hRAM_EU:EU|sr_flipflop:dpd_tracker|sr_out                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.275 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.278 ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.282 ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.282 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:4:chain_tff|dummy_out                          ; SSRAM_to_hRAM_EU:EU|timer_14bit:deadline_tim|counter_Nbit:cnt|t_flip_flop:\g1:5:chain_tff|dummy_out                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.290 ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                                                        ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.411      ;
; 0.293 ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                                                               ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[13]                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[11]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.164      ; 0.574      ;
; 0.298 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[0]                                               ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.165      ; 0.579      ;
; 0.301 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[15]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.581      ;
; 0.301 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[13]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[13]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.581      ;
; 0.301 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.165      ; 0.580      ;
; 0.301 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[0]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.166      ; 0.581      ;
; 0.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.165      ; 0.582      ;
; 0.303 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]                                           ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; RWDS_360     ; clk         ; 0.000        ; 0.165      ; 0.582      ;
; 0.304 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; RWDS_360     ; clk         ; 0.000        ; 0.167      ; 0.585      ;
; 0.305 ; SSRAM_to_hRAM_CU:CU|present_state.reset                                                                                      ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                                                           ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RWDS_360'                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.307      ;
; 0.320 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[9]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.379      ;
; 0.322 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[7]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.381      ;
; 0.329 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[10]                                                                            ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.388      ;
; 0.353 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.483      ;
; 0.357 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.487      ;
; 0.357 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.487      ;
; 0.359 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.489      ;
; 0.361 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.491      ;
; 0.361 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.491      ;
; 0.368 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.497      ;
; 0.368 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.497      ;
; 0.369 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.498      ;
; 0.371 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.500      ;
; 0.397 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[6]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.456      ;
; 0.403 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[8]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.462      ;
; 0.418 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[3]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.476      ;
; 0.420 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.479      ;
; 0.424 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.483      ;
; 0.426 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.485      ;
; 0.426 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[5]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.484      ;
; 0.442 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.572      ;
; 0.453 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.512      ;
; 0.453 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.512      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.585      ;
; 0.455 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.026      ; 0.585      ;
; 0.456 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.585      ;
; 0.456 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.585      ;
; 0.458 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.586      ;
; 0.458 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.586      ;
; 0.464 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.592      ;
; 0.464 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.592      ;
; 0.466 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.594      ;
; 0.466 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.594      ;
; 0.467 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.595      ;
; 0.467 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.595      ;
; 0.470 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.598      ;
; 0.471 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.599      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.600      ;
; 0.472 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.600      ;
; 0.473 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.601      ;
; 0.475 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.603      ;
; 0.497 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[1]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.555      ;
; 0.498 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.557      ;
; 0.502 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[4]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.560      ;
; 0.508 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[2]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.566      ;
; 0.523 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.651      ;
; 0.523 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.024      ; 0.651      ;
; 0.539 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4]                                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; RWDS_90      ; RWDS_360    ; 0.000        ; 0.025      ; 0.668      ;
; 0.546 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.036      ; 0.666      ;
; 0.563 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.622      ;
; 0.563 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init                                    ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.622      ;
; 0.569 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception                                         ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.628      ;
; 0.581 ; SSRAM_to_hRAM_EU:EU|reg:burstcnt|reg_out[0]                                                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.056     ; 0.639      ;
; 0.595 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.654      ;
; 0.626 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.685      ;
; 0.664 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.723      ;
; 0.665 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.724      ;
; 0.665 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset                                             ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.724      ;
; 0.673 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.732      ;
; 0.696 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.755      ;
; 0.697 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.756      ;
; 0.734 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.793      ;
; 0.735 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1                                   ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.794      ;
; 0.743 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.802      ;
; 0.744 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear                                        ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; -0.055     ; 0.803      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.819 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.060     ; 0.873      ;
; 0.928 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.983      ;
; 0.928 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.983      ;
; 0.928 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.983      ;
; 0.928 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.983      ;
; 0.928 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle                                              ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; RWDS_360    ; 0.000        ; -0.059     ; 0.983      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.954 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.071      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 0.967 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.084      ;
; 1.005 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.122      ;
; 1.005 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.122      ;
; 1.005 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.122      ;
; 1.005 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.122      ;
; 1.005 ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; RWDS_360     ; RWDS_360    ; 0.000        ; 0.033      ; 1.122      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RWDS_90'                                                                                                                                                           ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 0.897 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 0.988      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.025 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; -0.023     ; 1.116      ;
; 1.547 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[6] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.920      ;
; 1.571 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[5] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.944      ;
; 1.573 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[7] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.946      ;
; 1.577 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[4] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.950      ;
; 1.594 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[0] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.967      ;
; 1.605 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[1] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 1.978      ;
; 1.640 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[3] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 2.013      ;
; 1.642 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg_negedge:lsbin|reg_out[2] ; clk          ; RWDS_90     ; 0.000        ; 1.259      ; 2.015      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 5.948 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.003      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.076 ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1 ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; -0.059     ; 1.131      ;
; 6.569 ; hbus_DQ[2]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[2]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.906      ;
; 6.584 ; hbus_DQ[6]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[6]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.921      ;
; 6.594 ; hbus_DQ[7]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[7]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.931      ;
; 6.607 ; hbus_DQ[5]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[5]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.944      ;
; 6.614 ; hbus_DQ[0]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[0]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.951      ;
; 6.614 ; hbus_DQ[4]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[4]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.951      ;
; 6.628 ; hbus_DQ[1]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[1]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 1.965      ;
; 6.675 ; hbus_DQ[3]                                    ; SSRAM_to_hRAM_EU:EU|packer:readdata|reg:msbin|reg_out[3]         ; clk          ; RWDS_90     ; -5.000       ; 1.223      ; 2.012      ;
+-------+-----------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                            ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.505 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 10.000       ; 1.282      ; 1.764      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.515 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 10.000       ; 1.281      ; 1.753      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.660 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 10.000       ; 1.282      ; 1.609      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.683 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 10.000       ; 1.281      ; 1.585      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.759 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 1.281      ; 1.509      ;
; 8.819 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 10.000       ; 1.280      ; 1.448      ;
; 8.819 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 10.000       ; 1.280      ; 1.448      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RWDS_360'                                                                                                                                                                         ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.635 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 10.000       ; 1.167      ; 1.509      ;
; 8.635 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 10.000       ; 1.167      ; 1.509      ;
; 8.635 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 10.000       ; 1.167      ; 1.509      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.801 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_end                                     ; clk          ; clk         ; 0.000        ; 1.331      ; 1.216      ;
; 0.801 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ                                         ; clk          ; clk         ; 0.000        ; 1.331      ; 1.216      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.838 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 1.332      ; 1.254      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA2                                                 ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_end                                              ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA1                                                 ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_end                                  ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_2                                    ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.915 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_CA_init                                     ; clk          ; clk         ; 0.000        ; 1.332      ; 1.331      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd                                            ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.dummycmd_end                                        ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_out                                        ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_2                                   ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_init                                    ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit                                          ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_wait                                          ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset_exit_begin                                    ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.wait_dpd_in                                         ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig                                         ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.synch_restoring_1                                   ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 0.930 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.idle                                                ; clk          ; clk         ; 0.000        ; 1.333      ; 1.347      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_CA_init                                  ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_CA_init                                    ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writeconfig_CA_init                                 ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.CA_writeconfig_1                                    ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_init                                       ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readmem_init                                        ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.058 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.readconfig_init                                     ; clk          ; clk         ; 0.000        ; 1.332      ; 1.474      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_1                                         ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_wait                                       ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.writemem_DQ_init                                    ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_end                                            ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.reset                                               ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
; 1.060 ; rst_n     ; SSRAM_to_hRAM_CU:CU|present_state.read_wait_2                                         ; clk          ; clk         ; 0.000        ; 1.333      ; 1.477      ;
+-------+-----------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RWDS_360'                                                                                                                                                                          ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.914 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; RWDS_360    ; 0.000        ; 1.226      ; 1.254      ;
; 0.914 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; RWDS_360    ; 0.000        ; 1.226      ; 1.254      ;
; 0.914 ; rst_n     ; SSRAM_to_hRAM_EU:EU|synchronizer:snc|synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; RWDS_360    ; 0.000        ; 1.226      ; 1.254      ;
+-------+-----------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.030  ; 0.185 ; 7.845    ; 0.716   ; 3.772               ;
;  RWDS            ; N/A     ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  RWDS_360        ; 3.104   ; 0.187 ; 8.177    ; 0.914   ; 4.658               ;
;  RWDS_90         ; 1.720   ; 0.897 ; N/A      ; N/A     ; 4.656               ;
;  clk             ; -4.030  ; 0.185 ; 7.845    ; 0.716   ; 3.772               ;
; Design-wide TNS  ; -28.819 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  RWDS            ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  RWDS_360        ; 0.000   ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  RWDS_90         ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk             ; -28.819 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hbus_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hbus_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hbus_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hbus_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hbus_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hbus_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1589     ; 18       ; 0        ; 0        ;
; RWDS       ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RWDS_360   ; clk      ; 88       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_90  ; 24       ; 0        ; 24       ; 0        ;
; clk        ; RWDS_360 ; 91       ; 0        ; 0        ; 0        ;
; RWDS_90    ; RWDS_360 ; 32       ; 32       ; 0        ; 0        ;
; RWDS_360   ; RWDS_360 ; 132      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1589     ; 18       ; 0        ; 0        ;
; RWDS       ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RWDS_360   ; clk      ; 88       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_90  ; 24       ; 0        ; 24       ; 0        ;
; clk        ; RWDS_360 ; 91       ; 0        ; 0        ; 0        ;
; RWDS_90    ; RWDS_360 ; 32       ; 32       ; 0        ; 0        ;
; RWDS_360   ; RWDS_360 ; 132      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 41       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_360 ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 41       ; 0        ; 0        ; 0        ;
; clk        ; RWDS_360 ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; RWDS     ; RWDS     ; Base ; Constrained ;
; RWDS_90  ; RWDS_90  ; Base ; Constrained ;
; RWDS_360 ; RWDS_360 ; Base ; Constrained ;
; clk      ; clk      ; Base ; Constrained ;
+----------+----------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Oct 11 10:37:12 2023
Info: Command: quartus_sta SSRAM_to_hRAM -c SSRAM_to_hRAM
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc/SSRAM_to_hRAM.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.030             -28.819 clk 
    Info (332119):     1.720               0.000 RWDS_90 
    Info (332119):     3.104               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 clk 
    Info (332119):     0.454               0.000 RWDS_360 
    Info (332119):     2.285               0.000 RWDS_90 
Info (332146): Worst-case recovery slack is 7.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.930               0.000 clk 
    Info (332119):     8.287               0.000 RWDS_360 
Info (332146): Worst-case removal slack is 0.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.764               0.000 clk 
    Info (332119):     1.051               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 3.903
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.903               0.000 clk 
    Info (332119):     4.661               0.000 RWDS_90 
    Info (332119):     4.665               0.000 RWDS_360 
    Info (332119):     5.000               0.000 RWDS 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.446             -24.373 clk 
    Info (332119):     2.051               0.000 RWDS_90 
    Info (332119):     3.194               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
    Info (332119):     0.403               0.000 RWDS_360 
    Info (332119):     2.125               0.000 RWDS_90 
Info (332146): Worst-case recovery slack is 7.845
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.845               0.000 clk 
    Info (332119):     8.177               0.000 RWDS_360 
Info (332146): Worst-case removal slack is 0.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.716               0.000 clk 
    Info (332119):     0.995               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 3.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.772               0.000 clk 
    Info (332119):     4.656               0.000 RWDS_90 
    Info (332119):     4.658               0.000 RWDS_360 
    Info (332119):     5.000               0.000 RWDS 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.009
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.009              -0.012 clk 
    Info (332119):     2.461               0.000 RWDS_90 
    Info (332119):     4.161               0.000 RWDS_360 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
    Info (332119):     0.187               0.000 RWDS_360 
    Info (332119):     0.897               0.000 RWDS_90 
Info (332146): Worst-case recovery slack is 8.505
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.505               0.000 clk 
    Info (332119):     8.635               0.000 RWDS_360 
Info (332146): Worst-case removal slack is 0.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.801               0.000 clk 
    Info (332119):     0.914               0.000 RWDS_360 
Info (332146): Worst-case minimum pulse width slack is 4.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.185               0.000 clk 
    Info (332119):     4.732               0.000 RWDS_90 
    Info (332119):     4.773               0.000 RWDS_360 
    Info (332119):     5.000               0.000 RWDS 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Wed Oct 11 10:37:14 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


