verilog가 지원하는 프리미티브=> 진리표, 게이트 등을 지원하며 파생시 식별자 필요 없음
and,or,nand,nor,xor,xnor 등 => 출력 한개 입력 여러개 가능
not,buf => 출력 1개 이상 , 입력 가능
notif1/0, bufif1/0 => 출력/입력/제어신호

회로의 논리 다이어그램을 verilog 표현으로 만드는 법
입출력을 제외한 내부 넷에 대해서는 wire사용
스티뮬러스 모듈 생성시 스티뮬러스 기준으로 reg,wire사용
initial begin <내용> end로 신호 생성하거나, monitor등 사용 가능

게이트 수준 설계에서 지연은
상승지연(->1),하강지연(->0),턴오프(->z) 지연등이 존재, ->x면 가장 작은 지연 값
1개면 전체에 대해/ 2개면 상승,하강 지연/ 3개면 상승,하강,턴오프 지연임
최소, 전형적, 최대 지연이 있음 x:y:z형태로 표시함
