clk 1 bit bool
rst 1 bit sc_logic
arst_n 1 bit sc_logic
input_rsc_radr 15 bit_vector sc_lv
input_rsc_re 1 bit sc_logic
input_rsc_q 12 bit_vector sc_lv
input_rsc_clken 1 bit sc_logic
input_triosy_lz 1 bit sc_logic
output_rsc_wadr 15 bit_vector sc_lv
output_rsc_d 12 bit_vector sc_lv
output_rsc_we 1 bit sc_logic
output_rsc_clken 1 bit sc_logic
output_triosy_lz 1 bit sc_logic
channels 7 bit_vector sc_lv
height 7 bit_vector sc_lv
width 7 bit_vector sc_lv
offset 10 bit_vector sc_lv
