<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.8.0" version="1.0">
  This file is intended to be loaded by Logisim-evolution v3.8.0(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="appearance" val="classic"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7"/>
  <lib desc="#Base" name="8"/>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11"/>
  <main name="one_bit_register"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Poke Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool"/>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop"/>
    <tool lib="4" name="Register"/>
  </toolbar>
  <circuit name="one_bit_register">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="one_bit_register"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(260,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Din"/>
    </comp>
    <comp lib="0" loc="(260,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Scl"/>
    </comp>
    <comp lib="0" loc="(260,300)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(560,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="Dout"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="2" loc="(340,180)" name="Multiplexer"/>
    <comp lib="4" loc="(460,170)" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <wire from="(260,190)" to="(310,190)"/>
    <wire from="(260,270)" to="(320,270)"/>
    <wire from="(260,300)" to="(450,300)"/>
    <wire from="(290,140)" to="(290,170)"/>
    <wire from="(290,140)" to="(510,140)"/>
    <wire from="(290,170)" to="(310,170)"/>
    <wire from="(320,200)" to="(320,270)"/>
    <wire from="(340,180)" to="(450,180)"/>
    <wire from="(450,220)" to="(450,300)"/>
    <wire from="(510,140)" to="(510,180)"/>
    <wire from="(510,180)" to="(560,180)"/>
  </circuit>
  <circuit name="flag">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="flag"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(240,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="CF"/>
    </comp>
    <comp lib="0" loc="(240,350)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SF"/>
    </comp>
    <comp lib="0" loc="(240,510)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="ZF"/>
    </comp>
    <comp lib="0" loc="(310,610)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEl"/>
    </comp>
    <comp lib="0" loc="(310,640)" name="Clock">
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="0" loc="(970,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="CF_O"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(970,350)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="SF_O"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(970,410)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="ZF_O"/>
      <a name="output" val="true"/>
    </comp>
    <comp loc="(740,140)" name="one_bit_register"/>
    <comp loc="(740,350)" name="one_bit_register"/>
    <comp loc="(740,510)" name="one_bit_register"/>
    <wire from="(240,270)" to="(370,270)"/>
    <wire from="(240,350)" to="(520,350)"/>
    <wire from="(240,510)" to="(520,510)"/>
    <wire from="(310,610)" to="(480,610)"/>
    <wire from="(310,640)" to="(500,640)"/>
    <wire from="(370,140)" to="(370,270)"/>
    <wire from="(370,140)" to="(520,140)"/>
    <wire from="(480,160)" to="(480,370)"/>
    <wire from="(480,160)" to="(520,160)"/>
    <wire from="(480,370)" to="(480,530)"/>
    <wire from="(480,370)" to="(520,370)"/>
    <wire from="(480,530)" to="(480,610)"/>
    <wire from="(480,530)" to="(520,530)"/>
    <wire from="(500,180)" to="(500,390)"/>
    <wire from="(500,180)" to="(520,180)"/>
    <wire from="(500,390)" to="(500,550)"/>
    <wire from="(500,390)" to="(520,390)"/>
    <wire from="(500,550)" to="(500,640)"/>
    <wire from="(500,550)" to="(520,550)"/>
    <wire from="(740,140)" to="(950,140)"/>
    <wire from="(740,350)" to="(970,350)"/>
    <wire from="(740,510)" to="(950,510)"/>
    <wire from="(950,140)" to="(950,290)"/>
    <wire from="(950,290)" to="(970,290)"/>
    <wire from="(950,410)" to="(950,510)"/>
    <wire from="(950,410)" to="(970,410)"/>
  </circuit>
  <circuit name="bit4">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="bit4"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="clabelup" val="west"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(1070,370)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="Dout"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(1070,370)" name="Splitter">
      <a name="appear" val="right"/>
      <a name="facing" val="west"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(110,470)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Din"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(110,470)" name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="0" loc="(300,720)" name="Clock">
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="0" loc="(310,660)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL"/>
    </comp>
    <comp loc="(620,160)" name="one_bit_register"/>
    <comp loc="(620,310)" name="one_bit_register"/>
    <comp loc="(620,450)" name="one_bit_register"/>
    <comp loc="(620,600)" name="one_bit_register"/>
    <wire from="(1000,340)" to="(1000,360)"/>
    <wire from="(1000,340)" to="(1050,340)"/>
    <wire from="(1020,360)" to="(1020,390)"/>
    <wire from="(1020,360)" to="(1050,360)"/>
    <wire from="(130,430)" to="(150,430)"/>
    <wire from="(130,440)" to="(170,440)"/>
    <wire from="(130,450)" to="(400,450)"/>
    <wire from="(130,460)" to="(150,460)"/>
    <wire from="(150,160)" to="(150,430)"/>
    <wire from="(150,160)" to="(400,160)"/>
    <wire from="(150,460)" to="(150,600)"/>
    <wire from="(150,600)" to="(400,600)"/>
    <wire from="(170,310)" to="(170,440)"/>
    <wire from="(170,310)" to="(400,310)"/>
    <wire from="(300,720)" to="(390,720)"/>
    <wire from="(310,660)" to="(370,660)"/>
    <wire from="(370,180)" to="(370,330)"/>
    <wire from="(370,180)" to="(400,180)"/>
    <wire from="(370,330)" to="(370,470)"/>
    <wire from="(370,330)" to="(400,330)"/>
    <wire from="(370,470)" to="(370,620)"/>
    <wire from="(370,470)" to="(400,470)"/>
    <wire from="(370,620)" to="(370,660)"/>
    <wire from="(370,620)" to="(400,620)"/>
    <wire from="(390,200)" to="(390,350)"/>
    <wire from="(390,200)" to="(400,200)"/>
    <wire from="(390,350)" to="(390,490)"/>
    <wire from="(390,350)" to="(400,350)"/>
    <wire from="(390,490)" to="(390,640)"/>
    <wire from="(390,490)" to="(400,490)"/>
    <wire from="(390,640)" to="(390,720)"/>
    <wire from="(390,640)" to="(400,640)"/>
    <wire from="(620,160)" to="(880,160)"/>
    <wire from="(620,310)" to="(810,310)"/>
    <wire from="(620,450)" to="(920,450)"/>
    <wire from="(620,600)" to="(980,600)"/>
    <wire from="(810,310)" to="(810,330)"/>
    <wire from="(810,330)" to="(990,330)"/>
    <wire from="(880,160)" to="(880,300)"/>
    <wire from="(880,300)" to="(1050,300)"/>
    <wire from="(920,360)" to="(1000,360)"/>
    <wire from="(920,360)" to="(920,450)"/>
    <wire from="(980,390)" to="(1020,390)"/>
    <wire from="(980,390)" to="(980,600)"/>
    <wire from="(990,320)" to="(1050,320)"/>
    <wire from="(990,320)" to="(990,330)"/>
  </circuit>
  <circuit name="bit8">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="bit8"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
  </circuit>
</project>
