TimeQuest Timing Analyzer report for Counter_8bit
Wed Jan 18 11:21:57 2023
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Hold: 'clk_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk_in'
 25. Slow 1200mV 0C Model Hold: 'clk_in'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'clk_in'
 36. Fast 1200mV 0C Model Hold: 'clk_in'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Counter_8bit                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.86 MHz ; 130.86 MHz      ; clk_in     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_in ; -3.533 ; -863.579          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_in ; 0.405 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_in ; -3.000 ; -784.928                        ;
+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.533 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a33 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.413     ; 4.118      ;
; -3.441 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a6  ; Transmitter:Transmitter|data[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 3.998      ;
; -3.398 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.432     ; 3.964      ;
; -3.367 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a35 ; Transmitter:Transmitter|data[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.434     ; 3.931      ;
; -3.367 ; Transmitter:Transmitter|bit_pos[1]                                                     ; Transmitter:Transmitter|Tx                                                                                ; clk_in       ; clk_in      ; 1.000        ; -0.092     ; 4.273      ;
; -3.350 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23 ; Transmitter:Transmitter|data[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.462     ; 3.886      ;
; -3.337 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16 ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.452     ; 3.883      ;
; -3.321 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.227      ; 4.086      ;
; -3.321 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.227      ; 4.086      ;
; -3.319 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.233      ; 4.090      ;
; -3.304 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61 ; Transmitter:Transmitter|data[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.426     ; 3.876      ;
; -3.292 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0  ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.420     ; 3.870      ;
; -3.292 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a39 ; Transmitter:Transmitter|data[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.417     ; 3.873      ;
; -3.290 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.222      ; 4.050      ;
; -3.290 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.222      ; 4.050      ;
; -3.288 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.228      ; 4.054      ;
; -3.265 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a37 ; Transmitter:Transmitter|data[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.396     ; 3.867      ;
; -3.259 ; Transmitter:Transmitter|bit_pos[0]                                                     ; Transmitter:Transmitter|Tx                                                                                ; clk_in       ; clk_in      ; 1.000        ; -0.092     ; 4.165      ;
; -3.252 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a41 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.384     ; 3.866      ;
; -3.251 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.233      ; 4.022      ;
; -3.251 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.233      ; 4.022      ;
; -3.249 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.239      ; 4.026      ;
; -3.207 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.174      ; 3.919      ;
; -3.207 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.174      ; 3.919      ;
; -3.206 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.180      ; 3.924      ;
; -3.205 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.236      ; 3.979      ;
; -3.205 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.236      ; 3.979      ;
; -3.203 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.242      ; 3.983      ;
; -3.185 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.181      ; 3.904      ;
; -3.185 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.181      ; 3.904      ;
; -3.184 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.187      ; 3.909      ;
; -3.183 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a32 ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.429     ; 3.752      ;
; -3.183 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a43 ; Transmitter:Transmitter|data[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.429     ; 3.752      ;
; -3.179 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.194      ; 3.911      ;
; -3.179 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.194      ; 3.911      ;
; -3.178 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.200      ; 3.916      ;
; -3.177 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.235      ; 3.950      ;
; -3.177 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.235      ; 3.950      ;
; -3.175 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.241      ; 3.954      ;
; -3.171 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.215      ; 3.924      ;
; -3.171 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.215      ; 3.924      ;
; -3.169 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.221      ; 3.928      ;
; -3.169 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.229      ; 3.936      ;
; -3.169 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.229      ; 3.936      ;
; -3.167 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.235      ; 3.940      ;
; -3.166 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20 ; Transmitter:Transmitter|data[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.457     ; 3.707      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[13]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[12]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[11]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[10]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[9]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[8]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[2]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.163 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.094      ;
; -3.157 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52 ; Transmitter:Transmitter|data[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.434     ; 3.721      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[13]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[12]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[11]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[10]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[9]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[8]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[2]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.156 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.087      ;
; -3.154 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22 ; Transmitter:Transmitter|data[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.419     ; 3.733      ;
; -3.134 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.209      ; 3.881      ;
; -3.134 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.209      ; 3.881      ;
; -3.133 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.215      ; 3.886      ;
; -3.133 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.227      ; 3.898      ;
; -3.133 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.227      ; 3.898      ;
; -3.131 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.233      ; 3.902      ;
; -3.130 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.200      ; 3.868      ;
; -3.130 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.200      ; 3.868      ;
; -3.129 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.210      ; 3.877      ;
; -3.129 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.210      ; 3.877      ;
; -3.129 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.206      ; 3.873      ;
; -3.128 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.216      ; 3.882      ;
; -3.124 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.219      ; 3.881      ;
; -3.124 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.219      ; 3.881      ;
; -3.123 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.225      ; 3.886      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[13]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[12]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[11]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[10]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
; -3.120 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[9]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 4.051      ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; Transmitter:Transmitter|test[0]                                                               ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_STOP                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_START                                                             ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[2]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|bit_pos[1]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.669      ;
; 0.406 ; Counter_8bit:Counter_8bit|wren_reg                                                            ; Counter_8bit:Counter_8bit|wren_reg                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.669      ;
; 0.410 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.674      ;
; 0.443 ; Transmitter:Transmitter|test[15]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.708      ;
; 0.452 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; Counter_8bit:Counter_8bit|counter_up[7]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.716      ;
; 0.480 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[7]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.744      ;
; 0.487 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.751      ;
; 0.487 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.751      ;
; 0.586 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.850      ;
; 0.646 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.911      ;
; 0.649 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.913      ;
; 0.657 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[14]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[12]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[3]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.921      ;
; 0.659 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[5]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.922      ;
; 0.660 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[10]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[8]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[9]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.924      ;
; 0.661 ; Counter_8bit:Counter_8bit|address_reg[6]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.924      ;
; 0.662 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[7]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.925      ;
; 0.663 ; Transmitter:Transmitter|test[13]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; Transmitter:Transmitter|test[11]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; Transmitter:Transmitter|test[9]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; Transmitter:Transmitter|test[5]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; Counter_8bit:Counter_8bit|address_reg[2]                                                      ; Counter_8bit:Counter_8bit|address_reg[2]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.926      ;
; 0.664 ; Counter_8bit:Counter_8bit|address_reg[12]                                                     ; Counter_8bit:Counter_8bit|address_reg[12]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.927      ;
; 0.664 ; Counter_8bit:Counter_8bit|address_reg[4]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.927      ;
; 0.665 ; Counter_8bit:Counter_8bit|address_reg[8]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.928      ;
; 0.666 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[4]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.930      ;
; 0.666 ; Counter_8bit:Counter_8bit|counter_up[2]                                                       ; Counter_8bit:Counter_8bit|counter_up[2]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.930      ;
; 0.669 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.933      ;
; 0.670 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; Counter_8bit:Counter_8bit|counter_up[6]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.934      ;
; 0.672 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.936      ;
; 0.674 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.453      ; 1.349      ;
; 0.681 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.945      ;
; 0.681 ; Counter_8bit:Counter_8bit|address_reg[11]                                                     ; Counter_8bit:Counter_8bit|address_reg[11]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.944      ;
; 0.682 ; Transmitter:Transmitter|test[7]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.947      ;
; 0.682 ; Counter_8bit:Counter_8bit|address_reg[1]                                                      ; Counter_8bit:Counter_8bit|address_reg[1]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.945      ;
; 0.684 ; Transmitter:Transmitter|test[3]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 0.949      ;
; 0.686 ; Counter_8bit:Counter_8bit|address_reg[0]                                                      ; Counter_8bit:Counter_8bit|address_reg[0]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.949      ;
; 0.687 ; Counter_8bit:Counter_8bit|address_reg[10]                                                     ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.950      ;
; 0.688 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.952      ;
; 0.689 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.953      ;
; 0.701 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.459      ; 1.382      ;
; 0.708 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.465      ; 1.395      ;
; 0.710 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 0.974      ;
; 0.712 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.446      ; 1.380      ;
; 0.723 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a63~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.439      ; 1.384      ;
; 0.737 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.001      ;
; 0.748 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.012      ;
; 0.754 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.018      ;
; 0.791 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.432      ; 1.445      ;
; 0.845 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[1]     ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[1]            ; clk_in       ; clk_in      ; 0.000        ; -0.335     ; 0.696      ;
; 0.848 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.112      ;
; 0.859 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.124      ;
; 0.860 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.124      ;
; 0.862 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.127      ;
; 0.863 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.128      ;
; 0.864 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.129      ;
; 0.870 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.134      ;
; 0.884 ; Transmitter:Transmitter|test[1]                                                               ; Transmitter:Transmitter|test[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.149      ;
; 0.887 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.152      ;
; 0.889 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.154      ;
; 0.889 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.154      ;
; 0.895 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.160      ;
; 0.915 ; Transmitter:Transmitter|Tx                                                                    ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.179      ;
; 0.945 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.209      ;
; 0.945 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.209      ;
; 0.950 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.214      ;
; 0.973 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.237      ;
; 0.975 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.239      ;
; 0.977 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.241      ;
; 0.977 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.240      ;
; 0.978 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.241      ;
; 0.979 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.469      ; 1.670      ;
; 0.979 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.242      ;
; 0.983 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.247      ;
; 0.984 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.248      ;
; 0.984 ; Counter_8bit:Counter_8bit|counter_up[2]                                                       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.248      ;
; 0.987 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; Counter_8bit:Counter_8bit|counter_up[7]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.251      ;
; 0.988 ; Counter_8bit:Counter_8bit|address_reg[6]                                                      ; Counter_8bit:Counter_8bit|address_reg[7]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.251      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                                                                                   ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                                                                                                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a3                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a31                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a31~porta_address_reg0 ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clock_trans       ; clk_in     ; 9.984  ; 9.830  ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 9.736  ; 9.748  ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 11.184 ; 11.015 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 4.212  ; 4.338  ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 10.040 ; 10.126 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 8.740  ; 8.819  ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 9.171  ; 9.146  ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 10.040 ; 9.983  ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 9.034  ; 8.935  ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 9.522  ; 9.410  ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 9.493  ; 9.391  ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 8.813  ; 8.805  ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 9.971  ; 10.126 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 13.212 ; 13.110 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 12.446 ; 12.448 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 12.701 ; 12.698 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 12.837 ; 12.678 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 12.862 ; 12.839 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 12.998 ; 12.851 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 12.890 ; 12.741 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 12.812 ; 12.728 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 13.212 ; 13.110 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 8.980  ; 8.995  ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 8.647  ; 8.659  ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 8.980  ; 8.995  ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 8.683  ; 8.656  ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 8.175  ; 8.161  ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 8.055  ; 8.006  ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 7.848  ; 7.881  ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 8.577  ; 8.512  ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 7.996  ; 7.988  ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 8.191  ; 8.223  ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 8.683  ; 8.656  ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 8.274  ; 8.255  ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 8.291  ; 8.233  ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 8.067  ; 8.024  ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 8.088  ; 8.042  ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 8.381  ; 8.366  ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 8.226  ; 8.154  ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 7.779  ; 7.745  ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 7.842  ; 7.816  ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 8.225  ; 8.189  ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 8.895  ; 8.920  ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 8.695  ; 8.745  ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 8.357  ; 8.394  ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 8.360  ; 8.418  ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 8.750  ; 8.863  ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 8.313  ; 8.348  ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 8.615  ; 8.625  ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 8.895  ; 8.920  ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 8.355  ; 8.406  ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 8.589  ; 8.598  ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 8.758  ; 8.845  ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 8.893  ; 8.910  ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 8.067  ; 8.132  ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 8.615  ; 8.633  ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 7.839  ; 7.826  ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 8.453  ; 8.388  ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 8.553  ; 8.510  ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 4.212  ; 4.338  ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 9.803  ; 9.764  ; Fall       ; clk_in          ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clock_trans       ; clk_in     ; 8.819  ; 8.668  ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 9.394  ; 9.405  ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 10.838 ; 10.673 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 4.096  ; 4.221  ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 8.438  ; 8.497  ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 8.438  ; 8.513  ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 8.850  ; 8.824  ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 9.685  ; 9.629  ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 8.720  ; 8.623  ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 9.189  ; 9.079  ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 9.160  ; 9.061  ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 8.506  ; 8.497  ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 9.672  ; 9.823  ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 9.064  ; 9.144  ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 9.064  ; 9.144  ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 9.139  ; 9.160  ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 9.688  ; 9.592  ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 9.457  ; 9.425  ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 9.740  ; 9.701  ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 9.548  ; 9.447  ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 9.339  ; 9.312  ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 9.806  ; 9.770  ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 8.005  ; 8.202  ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 8.005  ; 8.202  ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 8.357  ; 8.547  ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 7.513  ; 7.478  ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 7.895  ; 7.880  ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 7.778  ; 7.729  ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 7.579  ; 7.609  ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 8.279  ; 8.214  ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 7.721  ; 7.712  ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 7.910  ; 7.940  ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 8.384  ; 8.355  ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 7.988  ; 7.968  ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 8.007  ; 7.950  ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 7.789  ; 7.746  ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 7.811  ; 7.765  ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 8.093  ; 8.077  ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 7.943  ; 7.873  ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 7.513  ; 7.478  ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 7.573  ; 7.547  ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 7.942  ; 7.905  ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 7.575  ; 7.560  ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 8.399  ; 8.445  ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 8.073  ; 8.107  ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 8.076  ; 8.130  ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 8.450  ; 8.556  ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 8.032  ; 8.063  ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 8.321  ; 8.329  ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 8.589  ; 8.611  ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 8.070  ; 8.117  ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 8.296  ; 8.303  ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 8.457  ; 8.539  ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 8.586  ; 8.601  ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 7.793  ; 7.854  ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 8.321  ; 8.336  ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 7.575  ; 7.560  ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 8.164  ; 8.100  ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 8.262  ; 8.220  ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 4.096  ; 4.221  ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 9.517  ; 9.477  ; Fall       ; clk_in          ;
+-------------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 146.11 MHz ; 146.11 MHz      ; clk_in     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -3.182 ; -765.780         ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.356 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -773.664                       ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.182 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a33 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.370     ; 3.811      ;
; -3.127 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a6  ; Transmitter:Transmitter|data[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.396     ; 3.730      ;
; -3.076 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.390     ; 3.685      ;
; -3.050 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16 ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.407     ; 3.642      ;
; -3.049 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a35 ; Transmitter:Transmitter|data[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.392     ; 3.656      ;
; -3.001 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0  ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.375     ; 3.625      ;
; -2.991 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61 ; Transmitter:Transmitter|data[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.385     ; 3.605      ;
; -2.991 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23 ; Transmitter:Transmitter|data[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.418     ; 3.572      ;
; -2.987 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a39 ; Transmitter:Transmitter|data[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.374     ; 3.612      ;
; -2.948 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a37 ; Transmitter:Transmitter|data[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.354     ; 3.593      ;
; -2.922 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.214      ; 3.666      ;
; -2.922 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.214      ; 3.666      ;
; -2.921 ; Transmitter:Transmitter|bit_pos[1]                                                     ; Transmitter:Transmitter|Tx                                                                                ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.837      ;
; -2.920 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.219      ; 3.669      ;
; -2.907 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a41 ; Transmitter:Transmitter|data[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.341     ; 3.565      ;
; -2.899 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20 ; Transmitter:Transmitter|data[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.413     ; 3.485      ;
; -2.890 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.208      ; 3.628      ;
; -2.890 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.208      ; 3.628      ;
; -2.888 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.213      ; 3.631      ;
; -2.880 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.164      ; 3.574      ;
; -2.880 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.169      ; 3.579      ;
; -2.880 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.164      ; 3.574      ;
; -2.874 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a32 ; Transmitter:Transmitter|data[0]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.388     ; 3.485      ;
; -2.866 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52 ; Transmitter:Transmitter|data[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.391     ; 3.474      ;
; -2.861 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.170      ; 3.561      ;
; -2.861 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.175      ; 3.566      ;
; -2.861 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.170      ; 3.561      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[13]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[12]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[11]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[10]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[9]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[8]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[2]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.856 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                          ; Transmitter:Transmitter|test[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.797      ;
; -2.854 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.184      ; 3.568      ;
; -2.854 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.189      ; 3.573      ;
; -2.854 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.184      ; 3.568      ;
; -2.854 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.220      ; 3.604      ;
; -2.854 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.220      ; 3.604      ;
; -2.852 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.225      ; 3.607      ;
; -2.850 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a43 ; Transmitter:Transmitter|data[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.388     ; 3.461      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[13]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[12]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[11]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[10]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[9]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[8]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[7]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[5]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[3]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[2]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.850 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                          ; Transmitter:Transmitter|test[1]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.791      ;
; -2.824 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.201      ; 3.555      ;
; -2.824 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.206      ; 3.560      ;
; -2.824 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.201      ; 3.555      ;
; -2.815 ; Transmitter:Transmitter|bit_pos[0]                                                     ; Transmitter:Transmitter|Tx                                                                                ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.731      ;
; -2.815 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.196      ; 3.541      ;
; -2.815 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.201      ; 3.546      ;
; -2.815 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.196      ; 3.541      ;
; -2.812 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22 ; Transmitter:Transmitter|data[6]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.377     ; 3.434      ;
; -2.810 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.190      ; 3.530      ;
; -2.810 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.195      ; 3.535      ;
; -2.810 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.190      ; 3.530      ;
; -2.810 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.222      ; 3.562      ;
; -2.810 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.222      ; 3.562      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.204      ; 3.543      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.209      ; 3.548      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.204      ; 3.543      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.200      ; 3.539      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.205      ; 3.544      ;
; -2.809 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.200      ; 3.539      ;
; -2.808 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.227      ; 3.565      ;
; -2.798 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a34 ; Transmitter:Transmitter|data[2]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.348     ; 3.449      ;
; -2.796 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a6~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; 0.184      ; 3.510      ;
; -2.796 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a6~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; 0.189      ; 3.515      ;
; -2.796 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a6~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.184      ; 3.510      ;
; -2.794 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a36 ; Transmitter:Transmitter|data[4]                                                                           ; clk_in       ; clk_in      ; 1.000        ; -0.365     ; 3.428      ;
; -2.794 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.185      ; 3.509      ;
; -2.794 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.190      ; 3.514      ;
; -2.794 ; Counter_8bit:Counter_8bit|address_reg[14]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.185      ; 3.509      ;
; -2.785 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.221      ; 3.536      ;
; -2.785 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.221      ; 3.536      ;
; -2.784 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; 0.211      ; 3.525      ;
; -2.784 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.216      ; 3.530      ;
; -2.784 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; 0.211      ; 3.525      ;
; -2.783 ; Counter_8bit:Counter_8bit|address_reg[15]                                              ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; 0.226      ; 3.539      ;
; -2.782 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[15]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.723      ;
; -2.782 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                          ; Transmitter:Transmitter|test[14]                                                                          ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.723      ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; Transmitter:Transmitter|test[0]                                                               ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[2]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Transmitter:Transmitter|bit_pos[1]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_STOP                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_START                                                             ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Counter_8bit:Counter_8bit|wren_reg                                                            ; Counter_8bit:Counter_8bit|wren_reg                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.597      ;
; 0.368 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.608      ;
; 0.401 ; Transmitter:Transmitter|test[15]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.642      ;
; 0.409 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; Counter_8bit:Counter_8bit|counter_up[7]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.650      ;
; 0.436 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[7]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.676      ;
; 0.443 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.683      ;
; 0.444 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.684      ;
; 0.531 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.771      ;
; 0.591 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.831      ;
; 0.593 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.833      ;
; 0.594 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.834      ;
; 0.601 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[3]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.841      ;
; 0.602 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[14]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[12]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[5]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.842      ;
; 0.603 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; Counter_8bit:Counter_8bit|address_reg[6]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.843      ;
; 0.605 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[10]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[8]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.846      ;
; 0.606 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[9]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.846      ;
; 0.606 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[7]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.846      ;
; 0.606 ; Counter_8bit:Counter_8bit|address_reg[2]                                                      ; Counter_8bit:Counter_8bit|address_reg[2]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.846      ;
; 0.607 ; Transmitter:Transmitter|test[13]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; Transmitter:Transmitter|test[11]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; Transmitter:Transmitter|test[9]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; Transmitter:Transmitter|test[5]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; Counter_8bit:Counter_8bit|address_reg[12]                                                     ; Counter_8bit:Counter_8bit|address_reg[12]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.847      ;
; 0.607 ; Counter_8bit:Counter_8bit|address_reg[4]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.847      ;
; 0.608 ; Counter_8bit:Counter_8bit|address_reg[8]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.848      ;
; 0.609 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[4]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.850      ;
; 0.609 ; Counter_8bit:Counter_8bit|counter_up[2]                                                       ; Counter_8bit:Counter_8bit|counter_up[2]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.850      ;
; 0.610 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.851      ;
; 0.613 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; Counter_8bit:Counter_8bit|counter_up[6]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.854      ;
; 0.614 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.855      ;
; 0.621 ; Transmitter:Transmitter|test[7]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.862      ;
; 0.621 ; Counter_8bit:Counter_8bit|address_reg[11]                                                     ; Counter_8bit:Counter_8bit|address_reg[11]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.861      ;
; 0.622 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.863      ;
; 0.623 ; Counter_8bit:Counter_8bit|address_reg[1]                                                      ; Counter_8bit:Counter_8bit|address_reg[1]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.863      ;
; 0.625 ; Transmitter:Transmitter|test[3]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.866      ;
; 0.626 ; Counter_8bit:Counter_8bit|address_reg[10]                                                     ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.866      ;
; 0.627 ; Counter_8bit:Counter_8bit|address_reg[0]                                                      ; Counter_8bit:Counter_8bit|address_reg[0]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.867      ;
; 0.631 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.872      ;
; 0.632 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.872      ;
; 0.637 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.406      ; 1.244      ;
; 0.646 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.886      ;
; 0.650 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.412      ; 1.263      ;
; 0.666 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.417      ; 1.284      ;
; 0.671 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 0.912      ;
; 0.678 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.918      ;
; 0.684 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 0.924      ;
; 0.686 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a63~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.391      ; 1.278      ;
; 0.687 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.399      ; 1.287      ;
; 0.752 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.385      ; 1.338      ;
; 0.780 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[1]     ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[1]            ; clk_in       ; clk_in      ; 0.000        ; -0.311     ; 0.640      ;
; 0.789 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.029      ;
; 0.789 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.030      ;
; 0.792 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.034      ;
; 0.793 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.033      ;
; 0.795 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.037      ;
; 0.796 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.038      ;
; 0.797 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.039      ;
; 0.800 ; Transmitter:Transmitter|test[1]                                                               ; Transmitter:Transmitter|test[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.041      ;
; 0.813 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.055      ;
; 0.815 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.057      ;
; 0.816 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.058      ;
; 0.822 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.064      ;
; 0.836 ; Transmitter:Transmitter|Tx                                                                    ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.076      ;
; 0.858 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.099      ;
; 0.861 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.102      ;
; 0.861 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.102      ;
; 0.879 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.119      ;
; 0.885 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.423      ; 1.509      ;
; 0.887 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.127      ;
; 0.888 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.128      ;
; 0.888 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.128      ;
; 0.889 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.129      ;
; 0.890 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; Counter_8bit:Counter_8bit|address_reg[6]                                                      ; Counter_8bit:Counter_8bit|address_reg[7]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.131      ;
; 0.892 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.133      ;
; 0.893 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.133      ;
; 0.893 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.133      ;
; 0.894 ; Counter_8bit:Counter_8bit|address_reg[2]                                                      ; Counter_8bit:Counter_8bit|address_reg[3]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.134      ;
; 0.894 ; Counter_8bit:Counter_8bit|address_reg[0]                                                      ; Counter_8bit:Counter_8bit|address_reg[1]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.069      ; 1.134      ;
; 0.895 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.136      ;
; 0.895 ; Counter_8bit:Counter_8bit|counter_up[2]                                                       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.136      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                                                                                                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a3                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a31                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a31~porta_address_reg0 ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clock_trans       ; clk_in     ; 9.067  ; 8.854  ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 8.859  ; 8.756  ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 9.957  ; 9.992  ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 3.808  ; 3.926  ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 9.149  ; 9.025  ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 7.925  ; 7.927  ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 8.319  ; 8.209  ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 9.149  ; 8.976  ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 8.195  ; 8.029  ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 8.675  ; 8.455  ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 8.659  ; 8.429  ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 7.990  ; 7.915  ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 8.990  ; 9.025  ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 12.075 ; 11.870 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 11.405 ; 11.283 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 11.589 ; 11.406 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 11.736 ; 11.453 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 11.761 ; 11.565 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 11.910 ; 11.651 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 11.800 ; 11.440 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 11.743 ; 11.561 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 12.075 ; 11.870 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 8.060  ; 8.145  ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 7.767  ; 7.847  ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 8.060  ; 8.145  ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 7.887  ; 7.763  ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 7.392  ; 7.326  ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 7.300  ; 7.192  ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 7.095  ; 7.072  ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 7.790  ; 7.644  ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 7.254  ; 7.161  ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 7.435  ; 7.384  ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 7.887  ; 7.763  ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 7.502  ; 7.399  ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 7.525  ; 7.401  ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 7.304  ; 7.208  ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 7.321  ; 7.230  ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 7.604  ; 7.508  ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 7.462  ; 7.311  ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 7.029  ; 6.961  ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 7.088  ; 7.025  ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 7.463  ; 7.345  ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 8.067  ; 7.987  ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 7.867  ; 7.836  ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 7.541  ; 7.518  ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 7.556  ; 7.537  ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 7.928  ; 7.936  ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 7.519  ; 7.478  ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 7.784  ; 7.727  ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 8.067  ; 7.987  ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 7.544  ; 7.530  ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 7.771  ; 7.703  ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 7.916  ; 7.927  ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 8.052  ; 7.981  ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 7.280  ; 7.281  ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 7.781  ; 7.732  ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 7.070  ; 7.005  ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 7.639  ; 7.528  ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 7.738  ; 7.637  ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 3.808  ; 3.926  ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 8.730  ; 8.790  ; Fall       ; clk_in          ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clock_trans       ; clk_in     ; 7.959 ; 7.799 ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 8.532 ; 8.432 ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 9.632 ; 9.664 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 3.690 ; 3.806 ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 7.635 ; 7.621 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 7.635 ; 7.636 ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 8.010 ; 7.904 ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 8.809 ; 8.642 ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 7.893 ; 7.733 ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 8.354 ; 8.141 ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 8.338 ; 8.117 ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 7.694 ; 7.621 ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 8.702 ; 8.737 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 8.217 ; 8.190 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 8.217 ; 8.190 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 8.283 ; 8.226 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 8.792 ; 8.637 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 8.578 ; 8.474 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 8.844 ; 8.689 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 8.677 ; 8.488 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 8.473 ; 8.328 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 8.904 ; 8.760 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 7.187 ; 7.409 ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 7.187 ; 7.409 ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 7.496 ; 7.715 ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 6.772 ; 6.706 ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 7.122 ; 7.057 ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 7.032 ; 6.928 ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 6.835 ; 6.812 ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 7.502 ; 7.361 ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 6.988 ; 6.898 ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 7.165 ; 7.114 ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 7.598 ; 7.479 ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 7.226 ; 7.127 ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 7.251 ; 7.131 ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 7.037 ; 6.944 ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 7.055 ; 6.966 ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 7.327 ; 7.234 ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 7.190 ; 7.044 ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 6.772 ; 6.706 ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 6.829 ; 6.768 ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 7.189 ; 7.075 ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 6.813 ; 6.750 ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 7.581 ; 7.550 ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 7.267 ; 7.244 ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 7.281 ; 7.263 ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 7.638 ; 7.645 ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 7.247 ; 7.206 ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 7.500 ; 7.445 ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 7.771 ; 7.693 ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 7.269 ; 7.254 ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 7.488 ; 7.422 ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 7.626 ; 7.636 ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 7.756 ; 7.688 ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 7.016 ; 7.016 ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 7.497 ; 7.449 ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 6.813 ; 6.750 ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 7.360 ; 7.253 ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 7.457 ; 7.360 ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 3.690 ; 3.806 ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 8.457 ; 8.513 ; Fall       ; clk_in          ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -1.844 ; -365.115         ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.181 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -368.254                       ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                                                                                                 ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.844 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 2.121      ;
; -1.844 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 2.121      ;
; -1.842 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 2.122      ;
; -1.816 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.237     ; 2.088      ;
; -1.816 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.237     ; 2.088      ;
; -1.814 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 2.089      ;
; -1.793 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.225     ; 2.077      ;
; -1.793 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.225     ; 2.077      ;
; -1.791 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.222     ; 2.078      ;
; -1.764 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.246     ; 2.027      ;
; -1.764 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.246     ; 2.027      ;
; -1.762 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.243     ; 2.028      ;
; -1.758 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.223     ; 2.044      ;
; -1.758 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.223     ; 2.044      ;
; -1.756 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.220     ; 2.045      ;
; -1.743 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.224     ; 2.028      ;
; -1.743 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.224     ; 2.028      ;
; -1.741 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.221     ; 2.029      ;
; -1.738 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 2.018      ;
; -1.738 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 2.018      ;
; -1.736 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.226     ; 2.019      ;
; -1.735 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 2.012      ;
; -1.735 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 2.012      ;
; -1.733 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 2.013      ;
; -1.713 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; -0.277     ; 1.945      ;
; -1.713 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.277     ; 1.945      ;
; -1.712 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a50~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.266     ; 1.955      ;
; -1.712 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a50~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.266     ; 1.955      ;
; -1.711 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; -0.274     ; 1.946      ;
; -1.710 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a50~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.263     ; 1.956      ;
; -1.707 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.237     ; 1.979      ;
; -1.707 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.237     ; 1.979      ;
; -1.705 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a58~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 1.980      ;
; -1.704 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; -0.270     ; 1.943      ;
; -1.704 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.270     ; 1.943      ;
; -1.702 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; -0.267     ; 1.944      ;
; -1.698 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_we_reg        ; clk_in       ; clk_in      ; 0.500        ; -0.257     ; 1.950      ;
; -1.698 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_address_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.257     ; 1.950      ;
; -1.696 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a4~porta_datain_reg0   ; clk_in       ; clk_in      ; 0.500        ; -0.254     ; 1.951      ;
; -1.694 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.223     ; 1.980      ;
; -1.694 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.223     ; 1.980      ;
; -1.692 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a49~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.220     ; 1.981      ;
; -1.690 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.958      ;
; -1.690 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.958      ;
; -1.688 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.238     ; 1.959      ;
; -1.684 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.225     ; 1.968      ;
; -1.684 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.225     ; 1.968      ;
; -1.682 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a57~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.222     ; 1.969      ;
; -1.680 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.948      ;
; -1.680 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.948      ;
; -1.679 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.224     ; 1.964      ;
; -1.679 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.224     ; 1.964      ;
; -1.678 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a29~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.238     ; 1.949      ;
; -1.677 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a52~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.221     ; 1.965      ;
; -1.675 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 1.950      ;
; -1.675 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 1.950      ;
; -1.674 ; Counter_8bit:Counter_8bit|address_reg[13] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 1.951      ;
; -1.674 ; Counter_8bit:Counter_8bit|address_reg[13] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.232     ; 1.951      ;
; -1.674 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 1.954      ;
; -1.674 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 1.954      ;
; -1.673 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.254     ; 1.928      ;
; -1.673 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.231     ; 1.951      ;
; -1.673 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.254     ; 1.928      ;
; -1.672 ; Counter_8bit:Counter_8bit|address_reg[13] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a61~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.229     ; 1.952      ;
; -1.672 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a53~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.226     ; 1.955      ;
; -1.671 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.251     ; 1.929      ;
; -1.671 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.250     ; 1.930      ;
; -1.671 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.250     ; 1.930      ;
; -1.669 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a44~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.247     ; 1.931      ;
; -1.668 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.252     ; 1.925      ;
; -1.668 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.252     ; 1.925      ;
; -1.666 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.249     ; 1.926      ;
; -1.665 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.933      ;
; -1.665 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.241     ; 1.933      ;
; -1.665 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 1.940      ;
; -1.665 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.234     ; 1.940      ;
; -1.663 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.238     ; 1.934      ;
; -1.663 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.254     ; 1.918      ;
; -1.663 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a26~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.231     ; 1.941      ;
; -1.663 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.254     ; 1.918      ;
; -1.661 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a30~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.251     ; 1.919      ;
; -1.660 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.227     ; 1.942      ;
; -1.660 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.227     ; 1.942      ;
; -1.658 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.224     ; 1.943      ;
; -1.658 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.260     ; 1.907      ;
; -1.658 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.260     ; 1.907      ;
; -1.656 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a46~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.257     ; 1.908      ;
; -1.655 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.246     ; 1.918      ;
; -1.655 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.246     ; 1.918      ;
; -1.654 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a62~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.208     ; 1.955      ;
; -1.654 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a62~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.208     ; 1.955      ;
; -1.653 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a60~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.243     ; 1.919      ;
; -1.652 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a59~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.219     ; 1.942      ;
; -1.652 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a59~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.219     ; 1.942      ;
; -1.652 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a62~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.205     ; 1.956      ;
; -1.650 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a59~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.500        ; -0.216     ; 1.943      ;
; -1.650 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.227     ; 1.932      ;
; -1.650 ; Counter_8bit:Counter_8bit|address_reg[15] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a25~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.227     ; 1.932      ;
; -1.648 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a50~porta_we_reg       ; clk_in       ; clk_in      ; 0.500        ; -0.266     ; 1.891      ;
; -1.648 ; Counter_8bit:Counter_8bit|address_reg[14] ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a50~porta_address_reg0 ; clk_in       ; clk_in      ; 0.500        ; -0.266     ; 1.891      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; Counter_8bit:Counter_8bit|wren_reg                                                            ; Counter_8bit:Counter_8bit|wren_reg                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.307      ;
; 0.183 ; Transmitter:Transmitter|test[0]                                                               ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[2]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Transmitter:Transmitter|bit_pos[1]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_STOP                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_START                                                             ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.314      ;
; 0.201 ; Transmitter:Transmitter|test[15]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.324      ;
; 0.205 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; Counter_8bit:Counter_8bit|counter_up[7]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.329      ;
; 0.225 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[7]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.348      ;
; 0.232 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.355      ;
; 0.232 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.355      ;
; 0.271 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.394      ;
; 0.296 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.236      ; 0.637      ;
; 0.298 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[3]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Counter_8bit:Counter_8bit|address_reg[6]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[5]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[9]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[7]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Counter_8bit:Counter_8bit|address_reg[2]                                                      ; Counter_8bit:Counter_8bit|address_reg[2]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; Counter_8bit:Counter_8bit|address_reg[12]                                                     ; Counter_8bit:Counter_8bit|address_reg[12]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Counter_8bit:Counter_8bit|address_reg[8]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Counter_8bit:Counter_8bit|address_reg[4]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[14]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[12]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[10]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[8]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; Transmitter:Transmitter|test[9]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; Transmitter:Transmitter|test[5]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; Transmitter:Transmitter|test[13]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.428      ;
; 0.305 ; Transmitter:Transmitter|test[11]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.428      ;
; 0.306 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.430      ;
; 0.306 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[4]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.430      ;
; 0.306 ; Counter_8bit:Counter_8bit|counter_up[2]                                                       ; Counter_8bit:Counter_8bit|counter_up[2]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.430      ;
; 0.307 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; Counter_8bit:Counter_8bit|counter_up[6]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; Counter_8bit:Counter_8bit|counter_up[5]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.242      ; 0.653      ;
; 0.308 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.432      ;
; 0.310 ; Counter_8bit:Counter_8bit|address_reg[11]                                                     ; Counter_8bit:Counter_8bit|address_reg[11]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; Counter_8bit:Counter_8bit|address_reg[1]                                                      ; Counter_8bit:Counter_8bit|address_reg[1]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; Counter_8bit:Counter_8bit|address_reg[0]                                                      ; Counter_8bit:Counter_8bit|address_reg[0]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.436      ;
; 0.312 ; Counter_8bit:Counter_8bit|counter_up[6]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.248      ; 0.664      ;
; 0.313 ; Counter_8bit:Counter_8bit|address_reg[10]                                                     ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|test[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.438      ;
; 0.315 ; Transmitter:Transmitter|test[7]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.438      ;
; 0.315 ; Transmitter:Transmitter|test[3]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.438      ;
; 0.315 ; Counter_8bit:Counter_8bit|counter_up[0]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.439      ;
; 0.316 ; Transmitter:Transmitter|state.TX_STATE_START                                                  ; Transmitter:Transmitter|state.TX_STATE_DATA                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.439      ;
; 0.320 ; Counter_8bit:Counter_8bit|counter_up[7]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a63~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.222      ; 0.646      ;
; 0.324 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a27~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.229      ; 0.657      ;
; 0.327 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.450      ;
; 0.340 ; Transmitter:Transmitter|bit_pos[0]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.464      ;
; 0.349 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[4]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.472      ;
; 0.354 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.477      ;
; 0.361 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.215      ; 0.680      ;
; 0.379 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.503      ;
; 0.386 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[1]     ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[1]            ; clk_in       ; clk_in      ; 0.000        ; -0.156     ; 0.314      ;
; 0.389 ; Transmitter:Transmitter|state.TX_STATE_STOP                                                   ; Transmitter:Transmitter|state.TX_STATE_IDLE                                                              ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.512      ;
; 0.390 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[4]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.515      ;
; 0.392 ; Transmitter:Transmitter|test[1]                                                               ; Transmitter:Transmitter|test[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.515      ;
; 0.394 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[6]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.519      ;
; 0.394 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[0]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.519      ;
; 0.396 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.521      ;
; 0.401 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[2]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.526      ;
; 0.403 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.528      ;
; 0.404 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[1]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.529      ;
; 0.409 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2] ; Transmitter:Transmitter|data[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.041      ; 0.534      ;
; 0.413 ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.536      ;
; 0.420 ; Counter_8bit:Counter_8bit|counter_up[1]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.253      ; 0.777      ;
; 0.426 ; Transmitter:Transmitter|Tx                                                                    ; Transmitter:Transmitter|Tx                                                                               ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.549      ;
; 0.429 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[0]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.553      ;
; 0.430 ; Transmitter:Transmitter|bit_pos[2]                                                            ; Transmitter:Transmitter|bit_pos[1]                                                                       ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.554      ;
; 0.438 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk_in       ; clk_in      ; 0.000        ; 0.229      ; 0.771      ;
; 0.447 ; Counter_8bit:Counter_8bit|address_reg[3]                                                      ; Counter_8bit:Counter_8bit|address_reg[4]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a35~porta_datain_reg0 ; clk_in       ; clk_in      ; 0.000        ; 0.262      ; 0.814      ;
; 0.448 ; Counter_8bit:Counter_8bit|counter_up[3]                                                       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.572      ;
; 0.448 ; Counter_8bit:Counter_8bit|address_reg[5]                                                      ; Counter_8bit:Counter_8bit|address_reg[6]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Counter_8bit:Counter_8bit|address_reg[7]                                                      ; Counter_8bit:Counter_8bit|address_reg[8]                                                                 ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; Counter_8bit:Counter_8bit|address_reg[9]                                                      ; Counter_8bit:Counter_8bit|address_reg[10]                                                                ; clk_in       ; clk_in      ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[2]     ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2]            ; clk_in       ; clk_in      ; 0.000        ; -0.154     ; 0.381      ;
; 0.451 ; Transmitter:Transmitter|test[14]                                                              ; Transmitter:Transmitter|test[15]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; Transmitter:Transmitter|test[4]                                                               ; Transmitter:Transmitter|test[5]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; Transmitter:Transmitter|test[12]                                                              ; Transmitter:Transmitter|test[13]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; Transmitter:Transmitter|test[6]                                                               ; Transmitter:Transmitter|test[7]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; Transmitter:Transmitter|test[2]                                                               ; Transmitter:Transmitter|test[3]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; Transmitter:Transmitter|test[8]                                                               ; Transmitter:Transmitter|test[9]                                                                          ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.575      ;
; 0.452 ; Transmitter:Transmitter|test[10]                                                              ; Transmitter:Transmitter|test[11]                                                                         ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.575      ;
; 0.453 ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.577      ;
; 0.454 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                 ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                            ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; Counter_8bit:Counter_8bit|counter_up[4]                                                       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                  ; clk_in       ; clk_in      ; 0.000        ; 0.040      ; 0.579      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Baud_Rate:Baud_Rate|tx_acc[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|address_reg[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Counter_8bit:Counter_8bit|counter_up[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Fall       ; Counter_8bit:Counter_8bit|wren_reg                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|address_reg_a[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|out_address_reg_a[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; DRAM:DRAM|altsyncram:altsyncram_component|altsyncram_djf1:auto_generated|ram_block1a22~porta_address_reg0 ;
+--------+--------------+----------------+------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clock_trans       ; clk_in     ; 5.116 ; 5.218 ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 5.094 ; 5.358 ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 6.255 ; 5.924 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 2.278 ; 2.662 ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 5.437 ; 5.698 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 4.617 ; 4.835 ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 4.764 ; 4.983 ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 5.208 ; 5.484 ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 4.700 ; 4.886 ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 4.935 ; 5.156 ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 4.918 ; 5.129 ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 4.615 ; 4.812 ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 5.437 ; 5.698 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 6.927 ; 7.146 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 6.478 ; 6.741 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 6.586 ; 6.853 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 6.659 ; 6.899 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 6.714 ; 7.002 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 6.750 ; 7.015 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 6.622 ; 6.957 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 6.649 ; 6.838 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 6.927 ; 7.146 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 4.853 ; 4.658 ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 4.673 ; 4.503 ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 4.853 ; 4.658 ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 4.529 ; 4.709 ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 4.277 ; 4.432 ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 4.219 ; 4.344 ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 4.123 ; 4.264 ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 4.475 ; 4.628 ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 4.181 ; 4.318 ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 4.313 ; 4.472 ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 4.529 ; 4.709 ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 4.295 ; 4.447 ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 4.357 ; 4.491 ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 4.229 ; 4.356 ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 4.253 ; 4.391 ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 4.397 ; 4.550 ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 4.278 ; 4.417 ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 4.087 ; 4.202 ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 4.121 ; 4.245 ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 4.288 ; 4.432 ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 4.991 ; 5.208 ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 4.912 ; 5.109 ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 4.744 ; 4.915 ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 4.738 ; 4.917 ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 4.944 ; 5.162 ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 4.721 ; 4.895 ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 4.863 ; 5.050 ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 4.991 ; 5.208 ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 4.729 ; 4.911 ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 4.837 ; 5.028 ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 4.937 ; 5.158 ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 4.978 ; 5.189 ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 4.591 ; 4.750 ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 4.844 ; 5.033 ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 4.452 ; 4.572 ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 4.770 ; 4.913 ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 4.844 ; 5.002 ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 2.278 ; 2.662 ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 5.874 ; 5.672 ; Fall       ; clk_in          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clock_trans       ; clk_in     ; 4.583 ; 4.647 ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 4.919 ; 5.172 ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 6.070 ; 5.750 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 2.222 ; 2.607 ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 4.456 ; 4.645 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 4.461 ; 4.670 ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 4.599 ; 4.809 ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 5.026 ; 5.291 ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 4.539 ; 4.718 ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 4.765 ; 4.976 ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 4.748 ; 4.951 ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 4.456 ; 4.645 ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 5.282 ; 5.535 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 4.726 ; 4.928 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 4.726 ; 4.934 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 4.758 ; 4.928 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 5.059 ; 5.233 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 4.930 ; 5.104 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 5.039 ; 5.248 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 4.952 ; 5.120 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 4.822 ; 4.995 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 5.085 ; 5.306 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 4.341 ; 4.287 ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 4.341 ; 4.287 ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 4.528 ; 4.446 ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 3.950 ; 4.061 ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 4.132 ; 4.282 ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 4.077 ; 4.197 ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 3.985 ; 4.120 ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 4.323 ; 4.469 ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 4.040 ; 4.172 ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 4.169 ; 4.322 ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 4.377 ; 4.550 ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 4.150 ; 4.296 ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 4.211 ; 4.341 ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 4.087 ; 4.209 ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 4.111 ; 4.244 ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 4.250 ; 4.397 ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 4.135 ; 4.269 ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 3.950 ; 4.061 ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 3.982 ; 4.102 ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 4.143 ; 4.282 ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 4.314 ; 4.429 ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 4.758 ; 4.947 ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 4.595 ; 4.760 ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 4.590 ; 4.762 ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 4.787 ; 4.997 ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 4.574 ; 4.742 ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 4.710 ; 4.890 ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 4.832 ; 5.041 ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 4.580 ; 4.755 ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 4.685 ; 4.868 ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 4.780 ; 4.992 ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 4.820 ; 5.022 ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 4.448 ; 4.601 ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 4.692 ; 4.873 ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 4.314 ; 4.429 ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 4.619 ; 4.757 ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 4.692 ; 4.845 ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 2.222 ; 2.607 ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 5.719 ; 5.523 ; Fall       ; clk_in          ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.533   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk_in          ; -3.533   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -863.579 ; 0.0   ; 0.0      ; 0.0     ; -784.928            ;
;  clk_in          ; -863.579 ; 0.000 ; N/A      ; N/A     ; -784.928            ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clock_trans       ; clk_in     ; 9.984  ; 9.830  ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 9.736  ; 9.748  ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 11.184 ; 11.015 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 4.212  ; 4.338  ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 10.040 ; 10.126 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 8.740  ; 8.819  ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 9.171  ; 9.146  ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 10.040 ; 9.983  ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 9.034  ; 8.935  ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 9.522  ; 9.410  ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 9.493  ; 9.391  ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 8.813  ; 8.805  ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 9.971  ; 10.126 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 13.212 ; 13.110 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 12.446 ; 12.448 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 12.701 ; 12.698 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 12.837 ; 12.678 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 12.862 ; 12.839 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 12.998 ; 12.851 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 12.890 ; 12.741 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 12.812 ; 12.728 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 13.212 ; 13.110 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 8.980  ; 8.995  ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 8.647  ; 8.659  ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 8.980  ; 8.995  ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 8.683  ; 8.656  ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 8.175  ; 8.161  ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 8.055  ; 8.006  ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 7.848  ; 7.881  ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 8.577  ; 8.512  ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 7.996  ; 7.988  ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 8.191  ; 8.223  ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 8.683  ; 8.656  ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 8.274  ; 8.255  ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 8.291  ; 8.233  ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 8.067  ; 8.024  ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 8.088  ; 8.042  ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 8.381  ; 8.366  ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 8.226  ; 8.154  ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 7.779  ; 7.745  ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 7.842  ; 7.816  ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 8.225  ; 8.189  ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 8.895  ; 8.920  ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 8.695  ; 8.745  ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 8.357  ; 8.394  ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 8.360  ; 8.418  ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 8.750  ; 8.863  ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 8.313  ; 8.348  ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 8.615  ; 8.625  ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 8.895  ; 8.920  ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 8.355  ; 8.406  ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 8.589  ; 8.598  ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 8.758  ; 8.845  ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 8.893  ; 8.910  ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 8.067  ; 8.132  ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 8.615  ; 8.633  ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 7.839  ; 7.826  ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 8.453  ; 8.388  ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 8.553  ; 8.510  ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 4.212  ; 4.338  ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 9.803  ; 9.764  ; Fall       ; clk_in          ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clock_trans       ; clk_in     ; 4.583 ; 4.647 ; Rise       ; clk_in          ;
; TxBusy            ; clk_in     ; 4.919 ; 5.172 ; Rise       ; clk_in          ;
; Tx_bit            ; clk_in     ; 6.070 ; 5.750 ; Rise       ; clk_in          ;
; clkout            ; clk_in     ; 2.222 ; 2.607 ; Rise       ; clk_in          ;
; count[*]          ; clk_in     ; 4.456 ; 4.645 ; Rise       ; clk_in          ;
;  count[0]         ; clk_in     ; 4.461 ; 4.670 ; Rise       ; clk_in          ;
;  count[1]         ; clk_in     ; 4.599 ; 4.809 ; Rise       ; clk_in          ;
;  count[2]         ; clk_in     ; 5.026 ; 5.291 ; Rise       ; clk_in          ;
;  count[3]         ; clk_in     ; 4.539 ; 4.718 ; Rise       ; clk_in          ;
;  count[4]         ; clk_in     ; 4.765 ; 4.976 ; Rise       ; clk_in          ;
;  count[5]         ; clk_in     ; 4.748 ; 4.951 ; Rise       ; clk_in          ;
;  count[6]         ; clk_in     ; 4.456 ; 4.645 ; Rise       ; clk_in          ;
;  count[7]         ; clk_in     ; 5.282 ; 5.535 ; Rise       ; clk_in          ;
; out_val[*]        ; clk_in     ; 4.726 ; 4.928 ; Rise       ; clk_in          ;
;  out_val[0]       ; clk_in     ; 4.726 ; 4.934 ; Rise       ; clk_in          ;
;  out_val[1]       ; clk_in     ; 4.758 ; 4.928 ; Rise       ; clk_in          ;
;  out_val[2]       ; clk_in     ; 5.059 ; 5.233 ; Rise       ; clk_in          ;
;  out_val[3]       ; clk_in     ; 4.930 ; 5.104 ; Rise       ; clk_in          ;
;  out_val[4]       ; clk_in     ; 5.039 ; 5.248 ; Rise       ; clk_in          ;
;  out_val[5]       ; clk_in     ; 4.952 ; 5.120 ; Rise       ; clk_in          ;
;  out_val[6]       ; clk_in     ; 4.822 ; 4.995 ; Rise       ; clk_in          ;
;  out_val[7]       ; clk_in     ; 5.085 ; 5.306 ; Rise       ; clk_in          ;
; state_out[*]      ; clk_in     ; 4.341 ; 4.287 ; Rise       ; clk_in          ;
;  state_out[0]     ; clk_in     ; 4.341 ; 4.287 ; Rise       ; clk_in          ;
;  state_out[1]     ; clk_in     ; 4.528 ; 4.446 ; Rise       ; clk_in          ;
; test_out_pin[*]   ; clk_in     ; 3.950 ; 4.061 ; Rise       ; clk_in          ;
;  test_out_pin[0]  ; clk_in     ; 4.132 ; 4.282 ; Rise       ; clk_in          ;
;  test_out_pin[1]  ; clk_in     ; 4.077 ; 4.197 ; Rise       ; clk_in          ;
;  test_out_pin[2]  ; clk_in     ; 3.985 ; 4.120 ; Rise       ; clk_in          ;
;  test_out_pin[3]  ; clk_in     ; 4.323 ; 4.469 ; Rise       ; clk_in          ;
;  test_out_pin[4]  ; clk_in     ; 4.040 ; 4.172 ; Rise       ; clk_in          ;
;  test_out_pin[5]  ; clk_in     ; 4.169 ; 4.322 ; Rise       ; clk_in          ;
;  test_out_pin[6]  ; clk_in     ; 4.377 ; 4.550 ; Rise       ; clk_in          ;
;  test_out_pin[7]  ; clk_in     ; 4.150 ; 4.296 ; Rise       ; clk_in          ;
;  test_out_pin[8]  ; clk_in     ; 4.211 ; 4.341 ; Rise       ; clk_in          ;
;  test_out_pin[9]  ; clk_in     ; 4.087 ; 4.209 ; Rise       ; clk_in          ;
;  test_out_pin[10] ; clk_in     ; 4.111 ; 4.244 ; Rise       ; clk_in          ;
;  test_out_pin[11] ; clk_in     ; 4.250 ; 4.397 ; Rise       ; clk_in          ;
;  test_out_pin[12] ; clk_in     ; 4.135 ; 4.269 ; Rise       ; clk_in          ;
;  test_out_pin[13] ; clk_in     ; 3.950 ; 4.061 ; Rise       ; clk_in          ;
;  test_out_pin[14] ; clk_in     ; 3.982 ; 4.102 ; Rise       ; clk_in          ;
;  test_out_pin[15] ; clk_in     ; 4.143 ; 4.282 ; Rise       ; clk_in          ;
; address_out[*]    ; clk_in     ; 4.314 ; 4.429 ; Fall       ; clk_in          ;
;  address_out[0]   ; clk_in     ; 4.758 ; 4.947 ; Fall       ; clk_in          ;
;  address_out[1]   ; clk_in     ; 4.595 ; 4.760 ; Fall       ; clk_in          ;
;  address_out[2]   ; clk_in     ; 4.590 ; 4.762 ; Fall       ; clk_in          ;
;  address_out[3]   ; clk_in     ; 4.787 ; 4.997 ; Fall       ; clk_in          ;
;  address_out[4]   ; clk_in     ; 4.574 ; 4.742 ; Fall       ; clk_in          ;
;  address_out[5]   ; clk_in     ; 4.710 ; 4.890 ; Fall       ; clk_in          ;
;  address_out[6]   ; clk_in     ; 4.832 ; 5.041 ; Fall       ; clk_in          ;
;  address_out[7]   ; clk_in     ; 4.580 ; 4.755 ; Fall       ; clk_in          ;
;  address_out[8]   ; clk_in     ; 4.685 ; 4.868 ; Fall       ; clk_in          ;
;  address_out[9]   ; clk_in     ; 4.780 ; 4.992 ; Fall       ; clk_in          ;
;  address_out[10]  ; clk_in     ; 4.820 ; 5.022 ; Fall       ; clk_in          ;
;  address_out[11]  ; clk_in     ; 4.448 ; 4.601 ; Fall       ; clk_in          ;
;  address_out[12]  ; clk_in     ; 4.692 ; 4.873 ; Fall       ; clk_in          ;
;  address_out[13]  ; clk_in     ; 4.314 ; 4.429 ; Fall       ; clk_in          ;
;  address_out[14]  ; clk_in     ; 4.619 ; 4.757 ; Fall       ; clk_in          ;
;  address_out[15]  ; clk_in     ; 4.692 ; 4.845 ; Fall       ; clk_in          ;
; clkout            ; clk_in     ; 2.222 ; 2.607 ; Fall       ; clk_in          ;
; wren_out          ; clk_in     ; 5.719 ; 5.523 ; Fall       ; clk_in          ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; count[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_out[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_val[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clkout           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wren_out         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_bit           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TxBusy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clock_trans      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_out_pin[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; address_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; address_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_val[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clkout           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; wren_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Tx_bit           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; TxBusy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Clock_trans      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_out_pin[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; address_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_val[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clkout           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; wren_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Tx_bit           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; TxBusy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Clock_trans      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; address_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_val[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clkout           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; wren_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Tx_bit           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; TxBusy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Clock_trans      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_out_pin[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 985      ; 1680     ; 152      ; 137      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 985      ; 1680     ; 152      ; 137      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 145   ; 145  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Jan 18 11:21:55 2023
Info: Command: quartus_sta Counter_8bit -c Counter_8bit
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Counter_8bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.533            -863.579 clk_in 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -784.928 clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.182            -765.780 clk_in 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -773.664 clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.844            -365.115 clk_in 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -368.254 clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4876 megabytes
    Info: Processing ended: Wed Jan 18 11:21:57 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


