В данном awesome list решил собрать полезные и интересные материалы для изучения и работы с экосистемой RISC-V. 

## Симуляторы [ assembler and runtime simulator ]
* [**Jupiter**](https://github.com/andrescv/Jupiter) - симулятор для изучения ассемблера RISC-V
* [**Ripes**](https://github.com/mortbopet/Ripes) - графически симулятор для изучения ассемблера RISC-V, есть возможность программирования на языке С, потактовой симуляции программы с иллюстрацией обновления каждой стадии конвейера. Так же добавлен эмулятор cache памяти с настройкой архитектуры кэша, политик замещения. 
* [**RARS RISC-V Assembler and Runtime Simulator**](https://github.com/TheThirdOne/rars) - переизданеи симулятора [MARS](http://courses.missouristate.edu/kenvollmar/mars/) для архитекруты RISC-V

# Opensource ядра на базе RISC-V
* [**schoolRISCV**](https://github.com/zhelnio/schoolRISCV) - простейшее академическое ядро на базе RISC-V. Реализована часть инструкций набора rv32i. Эффективно для обучения школьников, студентов принципам работы микропроцессора. В качестве упражнение рекомендуется описать управляющую логику для недобавленных инструкций.  
* [**picorv32**](https://github.com/cliffordwolf/picorv32) - самое популярное ядро на базе RISC-V. Крайне простое в применение. Так же описана процедура установки компилятора RISC-V. Читабельные и хорошо офомленные Makefile и Linker Script
* [**scr1**](https://github.com/syntacore/scr1) - младшее ядро модельного ряда [Syntacore](https://syntacore.com/page/products/processor-ip/scr1). Ядро регулярно обновляется и поддерживается разработчиками. Есть [вебинар](https://youtu.be/OxDkCw3BdCQ) с примером имплементации scr1 на базе отладочной платы [Arty](https://digilent.com/arty-a7-artix-7-fpga-development-board/)
* [**SERV**](https://github.com/olofk/serv)

## Список RISC-V Cores & SoCs
* [**RISC-V CORE LIST**](https://riscv.org/exchange/cores-socs/)
