TimeQuest Timing Analyzer report for DSS
Tue Jul 02 15:02:33 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkin'
 13. Slow 1200mV 85C Model Hold: 'clkin'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clkin'
 27. Slow 1200mV 0C Model Hold: 'clkin'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clkin'
 40. Fast 1200mV 0C Model Hold: 'clkin'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DSS                                                               ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clkin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkin } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 359.45 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkin ; -1.782 ; -17.260            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.127 ; -0.127            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clkin ; -3.000 ; -28.566                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -1.782 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.095     ; 2.616      ;
; -0.713 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.644      ;
; -0.629 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.560      ;
; -0.597 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.528      ;
; -0.595 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.526      ;
; -0.592 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.523      ;
; -0.591 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.522      ;
; -0.545 ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.819      ;
; -0.516 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.447      ;
; -0.513 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.444      ;
; -0.481 ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.755      ;
; -0.478 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.409      ;
; -0.476 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.407      ;
; -0.380 ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.654      ;
; -0.239 ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.513      ;
; -0.238 ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.512      ;
; -0.155 ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.246      ; 1.429      ;
; -0.082 ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.013      ;
; -0.081 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.012      ;
; -0.077 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.008      ;
; -0.075 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.006      ;
; -0.064 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.995      ;
; 0.081  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.500        ; 2.088      ; 2.502      ;
; 0.750  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; 2.088      ; 2.333      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.127 ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 2.164      ; 2.194      ;
; 0.488  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; -0.500       ; 2.164      ; 2.329      ;
; 0.575  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.796      ;
; 0.577  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.798      ;
; 0.578  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.799      ;
; 0.579  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.800      ;
; 0.586  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.807      ;
; 0.774  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.334      ;
; 0.829  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.389      ;
; 0.838  ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.398      ;
; 0.849  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.070      ;
; 0.850  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.410      ;
; 0.850  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.071      ;
; 0.864  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.085      ;
; 0.866  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.087      ;
; 0.866  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.087      ;
; 0.868  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.089      ;
; 0.939  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.499      ;
; 0.960  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.181      ;
; 0.962  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.183      ;
; 0.976  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.197      ;
; 0.978  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.199      ;
; 1.025  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.373      ; 1.585      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
; 2.325  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.030      ; 2.514      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.462  ; 0.692        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; clkin       ; clkin      ; 0.230 ; 0.399 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; 2.481 ; 3.033 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; 2.433 ; 2.814 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; 2.424 ; 3.033 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; 2.481 ; 2.854 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; 2.324 ; 2.933 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; 1.749 ; 2.150 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; 2.248 ; 2.678 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; 2.205 ; 2.620 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; 2.092 ; 2.521 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; 2.211 ; 2.678 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; 2.054 ; 2.489 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; 2.248 ; 2.673 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; clkin       ; clkin      ; 0.127  ; -0.008 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; -1.374 ; -1.765 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; -1.395 ; -1.797 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; -1.513 ; -1.939 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; -1.537 ; -1.947 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; -1.537 ; -1.944 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; -1.374 ; -1.765 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; -1.676 ; -2.102 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; -1.821 ; -2.227 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; -1.712 ; -2.134 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; -1.805 ; -2.236 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; -1.676 ; -2.102 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; -1.863 ; -2.279 ; Rise       ; clkin           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.835 ; 5.867 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.835 ; 5.867 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.293 ; 5.274 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.558 ; 5.541 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.565 ; 5.549 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.628 ; 5.610 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.562 ; 5.546 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.492 ; 5.450 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.453 ; 5.420 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 6.225 ; 6.324 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 6.225 ; 6.324 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.958 ; 4.982 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 6.024 ; 6.081 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.986 ; 5.010 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.957 ; 4.977 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.194 ; 5.175 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.715 ; 5.744 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.194 ; 5.175 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.448 ; 5.431 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.455 ; 5.439 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.516 ; 5.498 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.453 ; 5.435 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.385 ; 5.344 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.348 ; 5.315 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 4.857 ; 4.875 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 6.125 ; 6.222 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.857 ; 4.879 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 5.880 ; 5.934 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.884 ; 4.907 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.857 ; 4.875 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 398.88 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -1.507 ; -14.149           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clkin ; -0.108 ; -0.108           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -28.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -1.507 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.353      ;
; -0.518 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.456      ;
; -0.448 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.386      ;
; -0.425 ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.658      ;
; -0.418 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.356      ;
; -0.416 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.354      ;
; -0.415 ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.353      ;
; -0.400 ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.338      ;
; -0.349 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.287      ;
; -0.348 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.286      ;
; -0.342 ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.575      ;
; -0.317 ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.255      ;
; -0.316 ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.254      ;
; -0.247 ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.480      ;
; -0.126 ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.359      ;
; -0.116 ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.349      ;
; -0.044 ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.213      ; 1.277      ;
; 0.035  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.903      ;
; 0.039  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.899      ;
; 0.040  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.898      ;
; 0.040  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.898      ;
; 0.056  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.882      ;
; 0.070  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.500        ; 1.923      ; 2.348      ;
; 0.766  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; 1.923      ; 2.152      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.108 ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 1.990      ; 2.026      ;
; 0.517  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.718      ;
; 0.518  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.719      ;
; 0.519  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.720      ;
; 0.520  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.721      ;
; 0.529  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.730      ;
; 0.541  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; -0.500       ; 1.990      ; 2.195      ;
; 0.726  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.228      ;
; 0.754  ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.256      ;
; 0.760  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.961      ;
; 0.763  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.964      ;
; 0.768  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.969      ;
; 0.769  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.970      ;
; 0.775  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.976      ;
; 0.776  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.977      ;
; 0.782  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.284      ;
; 0.796  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.298      ;
; 0.852  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.053      ;
; 0.859  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.060      ;
; 0.864  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.065      ;
; 0.871  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.072      ;
; 0.877  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.379      ;
; 0.953  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.333      ; 1.455      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
; 2.085  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.033      ; 2.260      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.072  ; 0.302        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.466  ; 0.696        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.470  ; 0.700        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; clkin       ; clkin      ; 0.214 ; 0.410 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; 2.134 ; 2.587 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; 2.086 ; 2.406 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; 2.092 ; 2.587 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; 2.134 ; 2.446 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; 1.995 ; 2.510 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; 1.486 ; 1.825 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; 1.989 ; 2.308 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; 1.950 ; 2.251 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; 1.837 ; 2.175 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; 1.945 ; 2.296 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; 1.804 ; 2.136 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; 1.989 ; 2.308 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; clkin       ; clkin      ; 0.108  ; -0.061 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; -1.155 ; -1.481 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; -1.179 ; -1.504 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; -1.289 ; -1.623 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; -1.306 ; -1.638 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; -1.310 ; -1.636 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; -1.155 ; -1.481 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; -1.460 ; -1.787 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; -1.601 ; -1.896 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; -1.493 ; -1.824 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; -1.576 ; -1.900 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; -1.460 ; -1.787 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; -1.639 ; -1.951 ; Rise       ; clkin           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.512 ; 5.520 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.512 ; 5.520 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.010 ; 4.988 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.252 ; 5.228 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.261 ; 5.235 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.320 ; 5.279 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.258 ; 5.232 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.197 ; 5.129 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.164 ; 5.110 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 5.989 ; 6.075 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 5.989 ; 6.075 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.716 ; 4.727 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 5.706 ; 5.675 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.746 ; 4.760 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.719 ; 4.729 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 4.916 ; 4.894 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.397 ; 5.404 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 4.916 ; 4.894 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.147 ; 5.123 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.156 ; 5.130 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.213 ; 5.173 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.153 ; 5.128 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.095 ; 5.029 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.063 ; 5.011 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 4.626 ; 4.636 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 5.899 ; 5.985 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.626 ; 4.636 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 5.576 ; 5.546 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.655 ; 4.668 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.629 ; 4.639 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.339 ; -2.712            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clkin ; -0.052 ; -0.052           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -19.474                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; -0.339 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.062     ; 1.232      ;
; 0.008  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.500        ; 1.196      ; 1.675      ;
; 0.042  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.909      ;
; 0.091  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.860      ;
; 0.106  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.845      ;
; 0.110  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.841      ;
; 0.114  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.837      ;
; 0.122  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.829      ;
; 0.123  ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 1.018      ;
; 0.124  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 1.017      ;
; 0.156  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.795      ;
; 0.159  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.792      ;
; 0.188  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.763      ;
; 0.190  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.761      ;
; 0.193  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 0.948      ;
; 0.267  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 0.874      ;
; 0.269  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 0.872      ;
; 0.323  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.132      ; 0.818      ;
; 0.394  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.557      ;
; 0.395  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.556      ;
; 0.395  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.556      ;
; 0.398  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.553      ;
; 0.406  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 1.000        ; -0.036     ; 0.545      ;
; 0.833  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; 1.196      ; 1.350      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.052 ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 1.240      ; 1.272      ;
; 0.310  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311  ; lpm_ff:myFF|dffs[4]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.431      ;
; 0.315  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[0]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.435      ;
; 0.391  ; lpm_ff:myFF|dffs[0]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.708      ;
; 0.436  ; lpm_ff:myFF|dffs[3]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.753      ;
; 0.438  ; lpm_ff:FF1|dffs[0]                                                                                          ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.755      ;
; 0.443  ; lpm_ff:myFF|dffs[1]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.760      ;
; 0.458  ; lpm_ff:myFF|dffs[3]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.579      ;
; 0.468  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[1]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.588      ;
; 0.470  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.590      ;
; 0.471  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[2]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.591      ;
; 0.473  ; lpm_ff:myFF|dffs[2]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.593      ;
; 0.497  ; lpm_ff:myFF|dffs[2]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.814      ;
; 0.522  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.642      ;
; 0.525  ; lpm_ff:myFF|dffs[1]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.645      ;
; 0.534  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[3]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.654      ;
; 0.537  ; lpm_ff:myFF|dffs[0]                                                                                         ; lpm_ff:myFF|dffs[4]                                                                                         ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.657      ;
; 0.544  ; lpm_ff:myFF|dffs[4]                                                                                         ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.213      ; 0.861      ;
; 0.733  ; clkin                                                                                                       ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; -0.500       ; 1.240      ; 1.577      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
; 1.034  ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.027      ; 1.151      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[0]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[1]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[2]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[3]                                                                                         ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:myFF|dffs[4]                                                                                         ;
; 0.660  ; 0.890        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[0]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[1]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[2]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[3]|clk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; myFF|dffs[4]|clk                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; clkin       ; clkin      ; 0.147 ; 0.472 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; 1.397 ; 2.049 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; 1.377 ; 1.928 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; 1.363 ; 2.049 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; 1.397 ; 1.954 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; 1.313 ; 2.006 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; 0.990 ; 1.557 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; 1.257 ; 1.891 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; 1.225 ; 1.848 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; 1.177 ; 1.802 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; 1.245 ; 1.891 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; 1.154 ; 1.775 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; 1.257 ; 1.887 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; clkin       ; clkin      ; 0.052  ; -0.253 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; -0.777 ; -1.341 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; -0.795 ; -1.360 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; -0.858 ; -1.435 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; -0.873 ; -1.450 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; -0.876 ; -1.452 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; -0.777 ; -1.341 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; -0.936 ; -1.546 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; -1.003 ; -1.617 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; -0.957 ; -1.573 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; -1.010 ; -1.629 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; -0.936 ; -1.546 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; -1.035 ; -1.653 ; Rise       ; clkin           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.482 ; 3.581 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.482 ; 3.581 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.138 ; 3.192 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.284 ; 3.356 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.286 ; 3.360 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.325 ; 3.407 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.293 ; 3.363 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.234 ; 3.297 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.209 ; 3.272 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 3.849 ; 3.974 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 3.849 ; 3.974 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.927 ; 2.999 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 3.562 ; 3.679 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.956 ; 3.029 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 2.939 ; 3.008 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.073 ; 3.125 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.402 ; 3.498 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.073 ; 3.125 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.212 ; 3.281 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.213 ; 3.285 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.252 ; 3.331 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.220 ; 3.288 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.164 ; 3.226 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.141 ; 3.201 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 2.869 ; 2.939 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 3.792 ; 3.915 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.869 ; 2.939 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 3.479 ; 3.592 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.898 ; 2.969 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 2.882 ; 2.948 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.782  ; -0.127 ; N/A      ; N/A     ; -3.000              ;
;  clkin           ; -1.782  ; -0.127 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.26  ; -0.127 ; 0.0      ; 0.0     ; -28.566             ;
;  clkin           ; -17.260 ; -0.127 ; N/A      ; N/A     ; -28.566             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; clkin       ; clkin      ; 0.230 ; 0.472 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; 2.481 ; 3.033 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; 2.433 ; 2.814 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; 2.424 ; 3.033 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; 2.481 ; 2.854 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; 2.324 ; 2.933 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; 1.749 ; 2.150 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; 2.248 ; 2.678 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; 2.205 ; 2.620 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; 2.092 ; 2.521 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; 2.211 ; 2.678 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; 2.054 ; 2.489 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; 2.248 ; 2.673 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; clkin       ; clkin      ; 0.127  ; -0.008 ; Rise       ; clkin           ;
; datain0[*]  ; clkin      ; -0.777 ; -1.341 ; Rise       ; clkin           ;
;  datain0[0] ; clkin      ; -0.795 ; -1.360 ; Rise       ; clkin           ;
;  datain0[1] ; clkin      ; -0.858 ; -1.435 ; Rise       ; clkin           ;
;  datain0[2] ; clkin      ; -0.873 ; -1.450 ; Rise       ; clkin           ;
;  datain0[3] ; clkin      ; -0.876 ; -1.452 ; Rise       ; clkin           ;
;  datain0[4] ; clkin      ; -0.777 ; -1.341 ; Rise       ; clkin           ;
; datain1[*]  ; clkin      ; -0.936 ; -1.546 ; Rise       ; clkin           ;
;  datain1[0] ; clkin      ; -1.003 ; -1.617 ; Rise       ; clkin           ;
;  datain1[1] ; clkin      ; -0.957 ; -1.573 ; Rise       ; clkin           ;
;  datain1[2] ; clkin      ; -1.010 ; -1.629 ; Rise       ; clkin           ;
;  datain1[3] ; clkin      ; -0.936 ; -1.546 ; Rise       ; clkin           ;
;  datain1[4] ; clkin      ; -1.035 ; -1.653 ; Rise       ; clkin           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 5.835 ; 5.867 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 5.835 ; 5.867 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 5.293 ; 5.274 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 5.558 ; 5.541 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 5.565 ; 5.549 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 5.628 ; 5.610 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 5.562 ; 5.546 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 5.492 ; 5.450 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 5.453 ; 5.420 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 6.225 ; 6.324 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 6.225 ; 6.324 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 4.958 ; 4.982 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 6.024 ; 6.081 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 4.986 ; 5.010 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 4.957 ; 4.977 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dataout[*]  ; clkin      ; 3.073 ; 3.125 ; Rise       ; clkin           ;
;  dataout[0] ; clkin      ; 3.402 ; 3.498 ; Rise       ; clkin           ;
;  dataout[1] ; clkin      ; 3.073 ; 3.125 ; Rise       ; clkin           ;
;  dataout[2] ; clkin      ; 3.212 ; 3.281 ; Rise       ; clkin           ;
;  dataout[3] ; clkin      ; 3.213 ; 3.285 ; Rise       ; clkin           ;
;  dataout[4] ; clkin      ; 3.252 ; 3.331 ; Rise       ; clkin           ;
;  dataout[5] ; clkin      ; 3.220 ; 3.288 ; Rise       ; clkin           ;
;  dataout[6] ; clkin      ; 3.164 ; 3.226 ; Rise       ; clkin           ;
;  dataout[7] ; clkin      ; 3.141 ; 3.201 ; Rise       ; clkin           ;
; testout[*]  ; clkin      ; 2.869 ; 2.939 ; Rise       ; clkin           ;
;  testout[0] ; clkin      ; 3.792 ; 3.915 ; Rise       ; clkin           ;
;  testout[1] ; clkin      ; 2.869 ; 2.939 ; Rise       ; clkin           ;
;  testout[2] ; clkin      ; 3.479 ; 3.592 ; Rise       ; clkin           ;
;  testout[3] ; clkin      ; 2.898 ; 2.969 ; Rise       ; clkin           ;
;  testout[4] ; clkin      ; 2.882 ; 2.948 ; Rise       ; clkin           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clkin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain1[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain1[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain1[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain1[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain1[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain0[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain0[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain0[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain0[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain0[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; testout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; testout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 34       ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 34       ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 02 15:02:31 2024
Info: Command: quartus_sta DSS -c DSS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkin clkin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.782
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.782       -17.260 clkin 
Info (332146): Worst-case hold slack is -0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.127        -0.127 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.566 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.507       -14.149 clkin 
Info (332146): Worst-case hold slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108        -0.108 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.566 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.339        -2.712 clkin 
Info (332146): Worst-case hold slack is -0.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.052        -0.052 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.474 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Tue Jul 02 15:02:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


