
+ 介绍：    
	+ 功能：将E203的整个soc合并为一个文件，方便测试
		+ e203_soc_top.v，tb_top.v；
	        - 注意：tb仅用于在e203项目中测试e203_soc_top.v的正确性，在接入AXI总线接口后无法使用；
- 脚本路径：`vsim/mergefile_nice.py`;
- 修改配置：
	- `vsim/Makefile`：
		- 将`make install`命令下复制 e203_soc代码替代为执行mergefile_nice.py脚本；
		- 添加`make ysyx`：合并e203_soc与ysyx_230000，并复制到iverilog-soc目录中；
	- 若想使用e203_tb测试合并文件，需要修改`vsim/bin/run.makefile`对应命令
		- ![image.png](https://zpnmh.oss-cn-beijing.aliyuncs.com/img2/202304091718472.png)
- e203_soc目录树![e203目录树](https://zpnmh.oss-cn-beijing.aliyuncs.com/img2/202304071619275.png)
