外部`start`信号，其脉宽、频率为多少；对应于两个TDC来说，应当同时开始计数，锁存的`start phase`也应当相同；
`trigger`有固定10ns的dead time，每个TDC会至多记录五个`tof data`；
两个TDC记录的`trigger`数目是否一致；是否会出现TDC1记录了5个而TDC2记录了3个的情况；
后续的计算单元分为两个独立计算，或者合并10个数据计算；
TDC计满后分别进行后续处理，处理后启动状态机，当两个TDC的`valid`分别拉高时，主控单元分别从两个TDC中get数据，存入core内部；
当user通过`spi`发送读取命令后，主控单元通过`spi`分别从内部存储发送数据；发送次序为TDC1和TDC2的第1组数据、TDC1和TDC2的第2组数据...
根据user配置的输出数据的数目，主控单元每次通过`spi`发送出一个数据后，待发送的`num`减一，输出的24bit数据:`19bit tof + 5bit tag`
其中`5bit tag的最高位`表示接下来是否还有数据没有发送出来，如果该位为1，则需要user继续发送读数据命令，否则表示已经读完.