Classic Timing Analyzer report for AA2380-MAXV_TSTQ9
Wed Feb 14 14:38:47 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'AVG[2]'
  7. Clock Setup: 'SR[2]'
  8. Clock Setup: 'AVG[0]'
  9. Clock Setup: 'AVG[1]'
 10. Clock Setup: 'SR[0]'
 11. Clock Setup: 'SR[1]'
 12. Clock Setup: 'MCLK'
 13. Clock Setup: 'AQMODE'
 14. Clock Hold: 'AVG[2]'
 15. Clock Hold: 'SR[2]'
 16. Clock Hold: 'AVG[0]'
 17. Clock Hold: 'AVG[1]'
 18. Clock Hold: 'SR[0]'
 19. Clock Hold: 'SR[1]'
 20. Clock Hold: 'MCLK'
 21. Clock Hold: 'AQMODE'
 22. tsu
 23. tco
 24. tpd
 25. th
 26. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                   ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------------+------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                       ; To                                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------------+------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 14.574 ns                        ; AQMODE                                     ; F1_readADC_multimodes:inst2|AVGen_READ   ; --         ; SR[2]    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 21.390 ns                        ; F1_readADC_multimodes:inst2|r_DATAR[18]    ; rDATAL[18]                               ; SR[1]      ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 16.077 ns                        ; SR[1]                                      ; SCKR                                     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 9.091 ns                         ; AVG[1]                                     ; F1_readADC_multimodes:inst2|CNVen_SHFT   ; --         ; SR[1]    ; 0            ;
; Clock Setup: 'SR[2]'         ; N/A                                      ; None          ; 46.93 MHz ( period = 21.308 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; SR[2]      ; SR[2]    ; 0            ;
; Clock Setup: 'AVG[2]'        ; N/A                                      ; None          ; 47.46 MHz ( period = 21.072 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; AVG[2]     ; AVG[2]   ; 0            ;
; Clock Setup: 'AVG[1]'        ; N/A                                      ; None          ; 47.80 MHz ( period = 20.922 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; AVG[1]     ; AVG[1]   ; 0            ;
; Clock Setup: 'SR[0]'         ; N/A                                      ; None          ; 48.75 MHz ( period = 20.514 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; SR[0]      ; SR[0]    ; 0            ;
; Clock Setup: 'AVG[0]'        ; N/A                                      ; None          ; 48.78 MHz ( period = 20.502 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; AVG[0]     ; AVG[0]   ; 0            ;
; Clock Setup: 'SR[1]'         ; N/A                                      ; None          ; 49.21 MHz ( period = 20.322 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; SR[1]      ; SR[1]    ; 0            ;
; Clock Setup: 'MCLK'          ; N/A                                      ; None          ; 82.43 MHz ( period = 12.131 ns ) ; F20_EmulateADC:inst1|BUSY_on               ; F1_readADC_multimodes:inst2|sBUSYR       ; MCLK       ; MCLK     ; 0            ;
; Clock Setup: 'AQMODE'        ; N/A                                      ; None          ; 152.63 MHz ( period = 6.552 ns ) ; F1_readADC_multimodes:inst2|CNVen_SHFT     ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; AQMODE     ; AQMODE   ; 0            ;
; Clock Hold: 'SR[2]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; SR[2]      ; SR[2]    ; 297          ;
; Clock Hold: 'AVG[2]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; AVG[2]     ; AVG[2]   ; 278          ;
; Clock Hold: 'AVG[0]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F1_readADC_multimodes:inst2|r_DATAR[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; AVG[0]     ; AVG[0]   ; 303          ;
; Clock Hold: 'AVG[1]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; AVG[1]     ; AVG[1]   ; 290          ;
; Clock Hold: 'SR[0]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; SR[0]      ; SR[0]    ; 340          ;
; Clock Hold: 'SR[1]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; SR[1]      ; SR[1]    ; 290          ;
; Clock Hold: 'MCLK'           ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F1_readADC_multimodes:inst2|MCLK_div_Clear ; F1_readADC_multimodes:inst2|CNVen_SCK    ; MCLK       ; MCLK     ; 253          ;
; Clock Hold: 'AQMODE'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst|SRDATA[2]              ; F20_EmulateADC:inst1|SRDATA[3]           ; AQMODE     ; AQMODE   ; 1            ;
; Total number of failed paths ;                                          ;               ;                                  ;                                            ;                                          ;            ;          ; 2052         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------------+------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM2210F324C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; AVG[2]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[2]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AVG[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AVG[1]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[0]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[1]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; MCLK            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AQMODE          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[2]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 47.46 MHz ( period = 21.072 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 49.74 MHz ( period = 20.104 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 72.63 MHz ( period = 13.769 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 73.74 MHz ( period = 13.561 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 73.76 MHz ( period = 13.557 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 74.31 MHz ( period = 13.457 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.447 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.447 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.38 MHz ( period = 13.445 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.404 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.401 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 74.65 MHz ( period = 13.396 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 75.06 MHz ( period = 13.323 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 75.06 MHz ( period = 13.322 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 75.23 MHz ( period = 13.292 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.285 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 75.27 MHz ( period = 13.285 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 75.37 MHz ( period = 13.267 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.239 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 75.56 MHz ( period = 13.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 75.57 MHz ( period = 13.232 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 75.69 MHz ( period = 13.212 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 75.72 MHz ( period = 13.207 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 75.84 MHz ( period = 13.185 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 75.85 MHz ( period = 13.184 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 75.87 MHz ( period = 13.180 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.161 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 76.03 MHz ( period = 13.153 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 76.15 MHz ( period = 13.132 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 76.30 MHz ( period = 13.106 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 76.33 MHz ( period = 13.101 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 76.37 MHz ( period = 13.095 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 76.42 MHz ( period = 13.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 76.49 MHz ( period = 13.074 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 76.50 MHz ( period = 13.072 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 76.50 MHz ( period = 13.072 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 76.51 MHz ( period = 13.071 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 76.65 MHz ( period = 13.046 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 76.73 MHz ( period = 13.033 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 76.75 MHz ( period = 13.030 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 76.75 MHz ( period = 13.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 76.78 MHz ( period = 13.025 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.001 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.001 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 77.30 MHz ( period = 12.937 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 77.33 MHz ( period = 12.932 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 77.86 MHz ( period = 12.843 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 77.95 MHz ( period = 12.829 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 78.02 MHz ( period = 12.818 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 78.02 MHz ( period = 12.817 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 78.03 MHz ( period = 12.816 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 78.05 MHz ( period = 12.812 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 78.06 MHz ( period = 12.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 78.08 MHz ( period = 12.808 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 78.10 MHz ( period = 12.804 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 78.10 MHz ( period = 12.804 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 78.16 MHz ( period = 12.795 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 78.16 MHz ( period = 12.795 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 78.16 MHz ( period = 12.794 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 78.24 MHz ( period = 12.781 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 78.35 MHz ( period = 12.764 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 78.46 MHz ( period = 12.746 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 78.46 MHz ( period = 12.746 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 78.46 MHz ( period = 12.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 78.47 MHz ( period = 12.743 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 78.47 MHz ( period = 12.743 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 79.04 MHz ( period = 12.652 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 79.28 MHz ( period = 12.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 79.38 MHz ( period = 12.597 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 79.48 MHz ( period = 12.581 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 79.52 MHz ( period = 12.576 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 79.68 MHz ( period = 12.550 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 79.69 MHz ( period = 12.549 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 79.69 MHz ( period = 12.548 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 79.88 MHz ( period = 12.518 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 79.96 MHz ( period = 12.506 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 80.11 MHz ( period = 12.483 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 80.19 MHz ( period = 12.470 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 80.20 MHz ( period = 12.469 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 80.37 MHz ( period = 12.442 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 80.50 MHz ( period = 12.423 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 80.54 MHz ( period = 12.416 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 80.54 MHz ( period = 12.416 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 80.57 MHz ( period = 12.412 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 80.61 MHz ( period = 12.406 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 80.61 MHz ( period = 12.406 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 80.63 MHz ( period = 12.403 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 80.63 MHz ( period = 12.403 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 80.69 MHz ( period = 12.393 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 80.73 MHz ( period = 12.387 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 80.81 MHz ( period = 12.375 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 81.03 MHz ( period = 12.341 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.327 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 81.46 MHz ( period = 12.276 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 81.46 MHz ( period = 12.276 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 81.89 MHz ( period = 12.211 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 82.01 MHz ( period = 12.193 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 82.09 MHz ( period = 12.182 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 82.34 MHz ( period = 12.145 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 82.54 MHz ( period = 12.116 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 82.66 MHz ( period = 12.098 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 82.69 MHz ( period = 12.094 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 82.71 MHz ( period = 12.091 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 82.86 MHz ( period = 12.069 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 82.90 MHz ( period = 12.063 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 82.92 MHz ( period = 12.060 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 83.20 MHz ( period = 12.019 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 83.24 MHz ( period = 12.013 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 83.24 MHz ( period = 12.013 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 83.48 MHz ( period = 11.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 84.79 MHz ( period = 11.794 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 84.96 MHz ( period = 11.770 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 85.12 MHz ( period = 11.748 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 85.39 MHz ( period = 11.711 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 85.68 MHz ( period = 11.671 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 85.75 MHz ( period = 11.662 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 85.75 MHz ( period = 11.662 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 85.75 MHz ( period = 11.662 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 85.75 MHz ( period = 11.662 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 86.15 MHz ( period = 11.607 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 86.16 MHz ( period = 11.606 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 86.19 MHz ( period = 11.602 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 86.27 MHz ( period = 11.592 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.587 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 86.31 MHz ( period = 11.586 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.475 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.474 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 87.30 MHz ( period = 11.455 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 87.45 MHz ( period = 11.435 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 88.06 MHz ( period = 11.356 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 88.20 MHz ( period = 11.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.20 MHz ( period = 11.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.20 MHz ( period = 11.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.20 MHz ( period = 11.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.39 MHz ( period = 11.313 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 88.47 MHz ( period = 11.303 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.59 MHz ( period = 11.039 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 90.59 MHz ( period = 11.039 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 90.59 MHz ( period = 11.039 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 90.59 MHz ( period = 11.039 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 90.59 MHz ( period = 11.039 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 90.69 MHz ( period = 11.027 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 90.75 MHz ( period = 11.019 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 90.97 MHz ( period = 10.993 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.97 MHz ( period = 10.993 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.97 MHz ( period = 10.993 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.97 MHz ( period = 10.993 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 91.56 MHz ( period = 10.922 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 91.97 MHz ( period = 10.873 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 91.97 MHz ( period = 10.873 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 91.97 MHz ( period = 10.873 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 91.97 MHz ( period = 10.873 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 92.30 MHz ( period = 10.834 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 92.62 MHz ( period = 10.797 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 93.08 MHz ( period = 10.744 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 93.08 MHz ( period = 10.744 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 93.11 MHz ( period = 10.740 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 93.11 MHz ( period = 10.740 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 93.47 MHz ( period = 10.699 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; 93.55 MHz ( period = 10.690 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 93.55 MHz ( period = 10.689 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 95.17 MHz ( period = 10.507 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 95.17 MHz ( period = 10.507 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 95.17 MHz ( period = 10.507 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 95.17 MHz ( period = 10.507 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 95.17 MHz ( period = 10.507 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 95.30 MHz ( period = 10.493 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 95.36 MHz ( period = 10.487 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.784 ns                ;
; N/A                                     ; 95.47 MHz ( period = 10.474 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.474 ns                ;
; N/A                                     ; 95.48 MHz ( period = 10.473 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.391 ns                ;
; N/A                                     ; 95.62 MHz ( period = 10.458 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.375 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.644 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 96.84 MHz ( period = 10.326 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.535 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[2]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 46.93 MHz ( period = 21.308 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 49.16 MHz ( period = 20.340 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 72.01 MHz ( period = 13.887 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 73.10 MHz ( period = 13.679 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 73.13 MHz ( period = 13.675 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 73.66 MHz ( period = 13.575 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 73.69 MHz ( period = 13.570 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 73.72 MHz ( period = 13.564 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 73.72 MHz ( period = 13.564 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 73.72 MHz ( period = 13.564 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 73.73 MHz ( period = 13.563 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 73.95 MHz ( period = 13.522 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 73.97 MHz ( period = 13.519 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 73.98 MHz ( period = 13.518 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 74.00 MHz ( period = 13.514 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 74.40 MHz ( period = 13.441 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 74.40 MHz ( period = 13.440 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 74.57 MHz ( period = 13.410 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 74.61 MHz ( period = 13.403 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 74.61 MHz ( period = 13.403 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 74.71 MHz ( period = 13.385 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 74.87 MHz ( period = 13.357 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 74.89 MHz ( period = 13.353 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 74.91 MHz ( period = 13.350 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 75.02 MHz ( period = 13.330 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 75.05 MHz ( period = 13.325 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 75.17 MHz ( period = 13.303 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 75.18 MHz ( period = 13.302 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 75.20 MHz ( period = 13.298 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 75.20 MHz ( period = 13.297 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.279 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.271 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 75.62 MHz ( period = 13.224 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 75.65 MHz ( period = 13.219 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 75.65 MHz ( period = 13.218 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.213 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 75.73 MHz ( period = 13.204 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 75.80 MHz ( period = 13.192 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.189 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 76.04 MHz ( period = 13.151 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 76.06 MHz ( period = 13.148 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 76.06 MHz ( period = 13.147 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 76.09 MHz ( period = 13.143 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 76.23 MHz ( period = 13.119 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 76.23 MHz ( period = 13.119 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 76.60 MHz ( period = 13.055 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 76.63 MHz ( period = 13.050 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 76.78 MHz ( period = 13.024 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 76.82 MHz ( period = 13.018 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 77.15 MHz ( period = 12.961 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 77.17 MHz ( period = 12.958 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 77.24 MHz ( period = 12.947 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 77.30 MHz ( period = 12.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 77.31 MHz ( period = 12.935 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 77.32 MHz ( period = 12.934 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 77.34 MHz ( period = 12.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 77.35 MHz ( period = 12.929 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 77.36 MHz ( period = 12.926 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 77.39 MHz ( period = 12.922 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 77.39 MHz ( period = 12.922 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 77.44 MHz ( period = 12.913 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 77.44 MHz ( period = 12.913 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 77.45 MHz ( period = 12.912 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 77.53 MHz ( period = 12.899 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 77.63 MHz ( period = 12.882 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 77.74 MHz ( period = 12.864 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 77.74 MHz ( period = 12.864 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 77.74 MHz ( period = 12.863 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.861 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.861 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 78.31 MHz ( period = 12.770 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 78.55 MHz ( period = 12.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 78.65 MHz ( period = 12.715 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 78.75 MHz ( period = 12.699 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 78.78 MHz ( period = 12.694 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 78.94 MHz ( period = 12.668 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 78.95 MHz ( period = 12.667 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 78.95 MHz ( period = 12.666 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 79.21 MHz ( period = 12.624 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 79.36 MHz ( period = 12.601 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 79.44 MHz ( period = 12.588 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 79.45 MHz ( period = 12.587 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 79.62 MHz ( period = 12.560 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 79.74 MHz ( period = 12.541 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 79.76 MHz ( period = 12.537 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 79.78 MHz ( period = 12.534 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 79.78 MHz ( period = 12.534 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 79.81 MHz ( period = 12.530 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 79.85 MHz ( period = 12.524 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 79.85 MHz ( period = 12.524 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 79.87 MHz ( period = 12.521 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 79.87 MHz ( period = 12.521 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 79.93 MHz ( period = 12.511 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 79.97 MHz ( period = 12.505 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 80.04 MHz ( period = 12.493 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 80.26 MHz ( period = 12.459 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 80.35 MHz ( period = 12.445 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 80.93 MHz ( period = 12.356 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 81.11 MHz ( period = 12.329 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 81.55 MHz ( period = 12.263 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 81.74 MHz ( period = 12.234 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 81.86 MHz ( period = 12.216 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 81.89 MHz ( period = 12.212 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 81.91 MHz ( period = 12.209 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 82.05 MHz ( period = 12.187 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 82.10 MHz ( period = 12.181 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 82.12 MHz ( period = 12.178 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 82.39 MHz ( period = 12.137 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 82.67 MHz ( period = 12.097 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 83.80 MHz ( period = 11.933 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 83.84 MHz ( period = 11.928 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 83.95 MHz ( period = 11.912 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 84.12 MHz ( period = 11.888 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 84.27 MHz ( period = 11.866 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 84.54 MHz ( period = 11.829 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 84.82 MHz ( period = 11.789 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 84.89 MHz ( period = 11.780 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 84.89 MHz ( period = 11.780 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 84.89 MHz ( period = 11.780 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 84.89 MHz ( period = 11.780 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 85.29 MHz ( period = 11.725 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 85.30 MHz ( period = 11.724 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 85.32 MHz ( period = 11.720 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 85.44 MHz ( period = 11.704 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 86.26 MHz ( period = 11.593 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 86.27 MHz ( period = 11.592 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.588 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 86.41 MHz ( period = 11.573 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 86.56 MHz ( period = 11.553 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.474 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 87.48 MHz ( period = 11.431 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 87.56 MHz ( period = 11.421 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 89.26 MHz ( period = 11.203 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 89.26 MHz ( period = 11.203 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 89.26 MHz ( period = 11.203 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 89.26 MHz ( period = 11.203 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 89.63 MHz ( period = 11.157 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 89.63 MHz ( period = 11.157 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 89.63 MHz ( period = 11.157 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 89.63 MHz ( period = 11.157 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 89.63 MHz ( period = 11.157 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 89.73 MHz ( period = 11.145 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 89.79 MHz ( period = 11.137 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 90.00 MHz ( period = 11.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.00 MHz ( period = 11.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.00 MHz ( period = 11.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.00 MHz ( period = 11.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 90.02 MHz ( period = 11.109 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 90.21 MHz ( period = 11.085 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 90.24 MHz ( period = 11.081 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 90.24 MHz ( period = 11.081 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 90.58 MHz ( period = 11.040 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 90.65 MHz ( period = 11.031 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 90.66 MHz ( period = 11.030 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 91.31 MHz ( period = 10.952 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 91.62 MHz ( period = 10.915 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 92.30 MHz ( period = 10.834 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 92.45 MHz ( period = 10.817 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; 92.60 MHz ( period = 10.799 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 92.82 MHz ( period = 10.774 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.457 ns                ;
; N/A                                     ; 93.70 MHz ( period = 10.672 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 93.75 MHz ( period = 10.667 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 94.12 MHz ( period = 10.625 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 94.12 MHz ( period = 10.625 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 94.12 MHz ( period = 10.625 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 94.12 MHz ( period = 10.625 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 94.12 MHz ( period = 10.625 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 94.30 MHz ( period = 10.605 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.784 ns                ;
; N/A                                     ; 94.41 MHz ( period = 10.592 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.474 ns                ;
; N/A                                     ; 94.42 MHz ( period = 10.591 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.391 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[0]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 48.78 MHz ( period = 20.502 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 51.19 MHz ( period = 19.534 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 74.16 MHz ( period = 13.484 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 75.32 MHz ( period = 13.276 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 75.97 MHz ( period = 13.163 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 75.97 MHz ( period = 13.163 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.162 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.162 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.161 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.161 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.161 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 76.23 MHz ( period = 13.119 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 76.25 MHz ( period = 13.115 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 76.27 MHz ( period = 13.111 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 76.70 MHz ( period = 13.038 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 76.70 MHz ( period = 13.037 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 76.88 MHz ( period = 13.007 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 77.03 MHz ( period = 12.982 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 77.20 MHz ( period = 12.954 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 77.22 MHz ( period = 12.950 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 77.24 MHz ( period = 12.947 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 77.36 MHz ( period = 12.927 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 77.39 MHz ( period = 12.922 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 77.53 MHz ( period = 12.899 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 77.55 MHz ( period = 12.895 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 77.56 MHz ( period = 12.894 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 77.66 MHz ( period = 12.876 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 77.71 MHz ( period = 12.868 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 77.84 MHz ( period = 12.847 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 78.00 MHz ( period = 12.821 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 78.03 MHz ( period = 12.816 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 78.03 MHz ( period = 12.815 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 78.06 MHz ( period = 12.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 78.06 MHz ( period = 12.810 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 78.12 MHz ( period = 12.801 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 78.19 MHz ( period = 12.789 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 78.20 MHz ( period = 12.787 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.20 MHz ( period = 12.787 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.21 MHz ( period = 12.786 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 78.36 MHz ( period = 12.761 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 78.44 MHz ( period = 12.748 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 78.46 MHz ( period = 12.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 78.47 MHz ( period = 12.744 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 78.49 MHz ( period = 12.740 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 78.64 MHz ( period = 12.716 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 78.64 MHz ( period = 12.716 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 79.04 MHz ( period = 12.652 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 79.07 MHz ( period = 12.647 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 79.23 MHz ( period = 12.621 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 79.27 MHz ( period = 12.615 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 79.63 MHz ( period = 12.558 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 79.65 MHz ( period = 12.555 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 79.72 MHz ( period = 12.544 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 79.79 MHz ( period = 12.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.532 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.531 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 79.83 MHz ( period = 12.527 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 79.83 MHz ( period = 12.526 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 79.85 MHz ( period = 12.523 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 79.88 MHz ( period = 12.519 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 79.88 MHz ( period = 12.519 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 79.94 MHz ( period = 12.510 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 79.94 MHz ( period = 12.510 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 79.94 MHz ( period = 12.509 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 80.03 MHz ( period = 12.496 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 80.13 MHz ( period = 12.479 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 80.25 MHz ( period = 12.461 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.25 MHz ( period = 12.461 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.26 MHz ( period = 12.460 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 80.27 MHz ( period = 12.458 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 80.27 MHz ( period = 12.458 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.328 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 81.22 MHz ( period = 12.312 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 81.33 MHz ( period = 12.296 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 81.36 MHz ( period = 12.291 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 81.53 MHz ( period = 12.265 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 81.54 MHz ( period = 12.264 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 81.54 MHz ( period = 12.264 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 81.55 MHz ( period = 12.263 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 81.57 MHz ( period = 12.259 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 81.75 MHz ( period = 12.233 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 81.83 MHz ( period = 12.221 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 81.98 MHz ( period = 12.198 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 82.07 MHz ( period = 12.185 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 82.07 MHz ( period = 12.184 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 82.26 MHz ( period = 12.157 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 82.39 MHz ( period = 12.138 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 82.41 MHz ( period = 12.134 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 82.46 MHz ( period = 12.127 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 82.50 MHz ( period = 12.121 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 82.50 MHz ( period = 12.121 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 82.52 MHz ( period = 12.118 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 82.52 MHz ( period = 12.118 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 82.59 MHz ( period = 12.108 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 82.63 MHz ( period = 12.102 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 82.71 MHz ( period = 12.090 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 82.95 MHz ( period = 12.056 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 83.40 MHz ( period = 11.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 83.40 MHz ( period = 11.991 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 83.66 MHz ( period = 11.953 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 84.05 MHz ( period = 11.897 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 84.32 MHz ( period = 11.860 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 84.52 MHz ( period = 11.831 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 84.65 MHz ( period = 11.813 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 84.68 MHz ( period = 11.809 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 84.70 MHz ( period = 11.806 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 84.86 MHz ( period = 11.784 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 84.90 MHz ( period = 11.778 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 84.93 MHz ( period = 11.775 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 85.22 MHz ( period = 11.734 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.728 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.728 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.694 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 86.89 MHz ( period = 11.509 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 87.07 MHz ( period = 11.485 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 87.24 MHz ( period = 11.463 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.412 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.412 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 87.83 MHz ( period = 11.386 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 87.90 MHz ( period = 11.377 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.90 MHz ( period = 11.377 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.90 MHz ( period = 11.377 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.90 MHz ( period = 11.377 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 88.01 MHz ( period = 11.362 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 88.02 MHz ( period = 11.361 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 88.25 MHz ( period = 11.332 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.322 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 88.33 MHz ( period = 11.321 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 88.36 MHz ( period = 11.317 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 88.49 MHz ( period = 11.301 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.189 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 89.41 MHz ( period = 11.185 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.170 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 89.57 MHz ( period = 11.165 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 89.69 MHz ( period = 11.150 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 89.85 MHz ( period = 11.130 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 90.33 MHz ( period = 11.071 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 90.47 MHz ( period = 11.053 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.47 MHz ( period = 11.053 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.47 MHz ( period = 11.053 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.47 MHz ( period = 11.053 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.53 MHz ( period = 11.046 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 90.76 MHz ( period = 11.018 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.010 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 90.88 MHz ( period = 11.003 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 90.93 MHz ( period = 10.998 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 91.27 MHz ( period = 10.957 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.457 ns                ;
; N/A                                     ; 91.40 MHz ( period = 10.941 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 92.28 MHz ( period = 10.837 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.374 ns                ;
; N/A                                     ; 92.28 MHz ( period = 10.836 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.373 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.16 MHz ( period = 10.734 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 93.39 MHz ( period = 10.708 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.39 MHz ( period = 10.708 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.39 MHz ( period = 10.708 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.39 MHz ( period = 10.708 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.64 MHz ( period = 10.679 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 93.65 MHz ( period = 10.678 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.215 ns                ;
; N/A                                     ; 94.45 MHz ( period = 10.588 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.45 MHz ( period = 10.588 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.45 MHz ( period = 10.588 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.45 MHz ( period = 10.588 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.54 MHz ( period = 10.577 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 94.59 MHz ( period = 10.572 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; 94.80 MHz ( period = 10.549 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 94.95 MHz ( period = 10.532 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.95 MHz ( period = 10.532 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.95 MHz ( period = 10.532 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.95 MHz ( period = 10.532 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.95 MHz ( period = 10.532 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.98 MHz ( period = 10.528 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; 94.99 MHz ( period = 10.527 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 95.13 MHz ( period = 10.512 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 95.30 MHz ( period = 10.493 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.474 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[1]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 47.80 MHz ( period = 20.922 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 50.12 MHz ( period = 19.954 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 73.02 MHz ( period = 13.694 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 74.15 MHz ( period = 13.486 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 74.17 MHz ( period = 13.482 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 74.73 MHz ( period = 13.382 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.377 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 74.78 MHz ( period = 13.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 74.78 MHz ( period = 13.373 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 74.78 MHz ( period = 13.372 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 74.78 MHz ( period = 13.372 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.371 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.371 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.371 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 75.02 MHz ( period = 13.329 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 75.04 MHz ( period = 13.326 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 75.05 MHz ( period = 13.325 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 75.07 MHz ( period = 13.321 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 75.48 MHz ( period = 13.248 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 75.49 MHz ( period = 13.247 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 75.66 MHz ( period = 13.217 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 75.70 MHz ( period = 13.210 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 75.80 MHz ( period = 13.192 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 76.01 MHz ( period = 13.157 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 76.12 MHz ( period = 13.137 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 76.15 MHz ( period = 13.132 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 76.28 MHz ( period = 13.110 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 76.28 MHz ( period = 13.109 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 76.31 MHz ( period = 13.105 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 76.31 MHz ( period = 13.104 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 76.42 MHz ( period = 13.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 76.46 MHz ( period = 13.078 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 76.59 MHz ( period = 13.057 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 76.74 MHz ( period = 13.031 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 76.77 MHz ( period = 13.026 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 76.78 MHz ( period = 13.025 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 76.80 MHz ( period = 13.021 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 76.80 MHz ( period = 13.020 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 76.86 MHz ( period = 13.011 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 76.93 MHz ( period = 12.999 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 76.94 MHz ( period = 12.997 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 76.94 MHz ( period = 12.997 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 76.95 MHz ( period = 12.996 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 77.10 MHz ( period = 12.971 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 77.17 MHz ( period = 12.958 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 77.19 MHz ( period = 12.955 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 77.20 MHz ( period = 12.954 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 77.22 MHz ( period = 12.950 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 77.36 MHz ( period = 12.926 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 77.36 MHz ( period = 12.926 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 77.75 MHz ( period = 12.862 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 77.94 MHz ( period = 12.831 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 77.97 MHz ( period = 12.825 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 78.32 MHz ( period = 12.768 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 78.34 MHz ( period = 12.765 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 78.41 MHz ( period = 12.754 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 78.47 MHz ( period = 12.743 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 78.48 MHz ( period = 12.742 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 78.49 MHz ( period = 12.741 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 78.51 MHz ( period = 12.737 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 78.52 MHz ( period = 12.736 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 78.54 MHz ( period = 12.733 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 78.56 MHz ( period = 12.729 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 78.56 MHz ( period = 12.729 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 78.62 MHz ( period = 12.720 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 78.62 MHz ( period = 12.720 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 78.62 MHz ( period = 12.719 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 78.70 MHz ( period = 12.706 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 78.81 MHz ( period = 12.689 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 78.92 MHz ( period = 12.671 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 78.92 MHz ( period = 12.671 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 78.93 MHz ( period = 12.670 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 78.94 MHz ( period = 12.668 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 78.94 MHz ( period = 12.668 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 79.51 MHz ( period = 12.577 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 79.76 MHz ( period = 12.538 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 79.86 MHz ( period = 12.522 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 79.96 MHz ( period = 12.506 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 79.99 MHz ( period = 12.501 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 80.16 MHz ( period = 12.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.473 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 80.37 MHz ( period = 12.443 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 80.59 MHz ( period = 12.408 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.395 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 80.68 MHz ( period = 12.394 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 80.98 MHz ( period = 12.348 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 81.01 MHz ( period = 12.344 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 81.03 MHz ( period = 12.341 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 81.03 MHz ( period = 12.341 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 81.10 MHz ( period = 12.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 81.10 MHz ( period = 12.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.328 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.328 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 81.18 MHz ( period = 12.318 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 81.22 MHz ( period = 12.312 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 81.53 MHz ( period = 12.266 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 81.62 MHz ( period = 12.252 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 82.17 MHz ( period = 12.170 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 82.20 MHz ( period = 12.165 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 82.22 MHz ( period = 12.163 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 82.40 MHz ( period = 12.136 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 82.52 MHz ( period = 12.118 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 82.60 MHz ( period = 12.107 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 82.85 MHz ( period = 12.070 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 83.05 MHz ( period = 12.041 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 83.17 MHz ( period = 12.023 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 83.20 MHz ( period = 12.019 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 83.22 MHz ( period = 12.016 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 83.38 MHz ( period = 11.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 83.42 MHz ( period = 11.988 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 83.44 MHz ( period = 11.985 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 83.72 MHz ( period = 11.944 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 83.77 MHz ( period = 11.938 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 83.77 MHz ( period = 11.938 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 84.01 MHz ( period = 11.904 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 85.33 MHz ( period = 11.719 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.695 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 85.67 MHz ( period = 11.673 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 85.94 MHz ( period = 11.636 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 86.24 MHz ( period = 11.596 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.587 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.587 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.587 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.587 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 86.72 MHz ( period = 11.532 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 86.72 MHz ( period = 11.531 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 86.75 MHz ( period = 11.527 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 86.87 MHz ( period = 11.511 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 87.73 MHz ( period = 11.399 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 87.76 MHz ( period = 11.395 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 87.87 MHz ( period = 11.380 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 88.03 MHz ( period = 11.360 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.322 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.322 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.318 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.318 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 88.75 MHz ( period = 11.268 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 88.75 MHz ( period = 11.267 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 88.79 MHz ( period = 11.263 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.79 MHz ( period = 11.263 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.79 MHz ( period = 11.263 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.79 MHz ( period = 11.263 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.238 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 89.06 MHz ( period = 11.228 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 90.33 MHz ( period = 11.071 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 90.61 MHz ( period = 11.036 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.010 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.010 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.010 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.010 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 91.21 MHz ( period = 10.964 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 91.21 MHz ( period = 10.964 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 91.21 MHz ( period = 10.964 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 91.21 MHz ( period = 10.964 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 91.21 MHz ( period = 10.964 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 91.31 MHz ( period = 10.952 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 91.37 MHz ( period = 10.944 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 91.59 MHz ( period = 10.918 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 91.59 MHz ( period = 10.918 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 91.59 MHz ( period = 10.918 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 91.59 MHz ( period = 10.918 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 91.61 MHz ( period = 10.916 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 91.67 MHz ( period = 10.909 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 91.71 MHz ( period = 10.904 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 92.19 MHz ( period = 10.847 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 92.61 MHz ( period = 10.798 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 92.61 MHz ( period = 10.798 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 92.61 MHz ( period = 10.798 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 92.61 MHz ( period = 10.798 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 92.95 MHz ( period = 10.759 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 93.08 MHz ( period = 10.743 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.374 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.373 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 93.27 MHz ( period = 10.722 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 94.13 MHz ( period = 10.624 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; 94.47 MHz ( period = 10.585 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 94.48 MHz ( period = 10.584 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.215 ns                ;
; N/A                                     ; 95.39 MHz ( period = 10.483 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 95.44 MHz ( period = 10.478 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; 95.84 MHz ( period = 10.434 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; 95.85 MHz ( period = 10.433 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 95.86 MHz ( period = 10.432 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.804 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[0]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 48.75 MHz ( period = 20.514 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 51.16 MHz ( period = 19.546 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.178 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.173 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 75.94 MHz ( period = 13.169 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 75.94 MHz ( period = 13.169 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 75.94 MHz ( period = 13.168 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 75.94 MHz ( period = 13.168 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.167 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.166 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 76.19 MHz ( period = 13.125 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 76.21 MHz ( period = 13.122 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 76.21 MHz ( period = 13.121 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.117 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 76.66 MHz ( period = 13.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 76.67 MHz ( period = 13.043 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 76.85 MHz ( period = 13.013 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 76.89 MHz ( period = 13.006 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 76.89 MHz ( period = 13.006 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 76.99 MHz ( period = 12.988 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 77.16 MHz ( period = 12.960 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 77.18 MHz ( period = 12.956 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 77.20 MHz ( period = 12.953 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 77.32 MHz ( period = 12.933 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 77.35 MHz ( period = 12.928 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 77.49 MHz ( period = 12.905 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 77.51 MHz ( period = 12.901 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 77.63 MHz ( period = 12.882 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 77.68 MHz ( period = 12.874 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 77.96 MHz ( period = 12.827 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 77.99 MHz ( period = 12.822 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 78.00 MHz ( period = 12.821 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 78.02 MHz ( period = 12.817 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 78.03 MHz ( period = 12.816 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 78.08 MHz ( period = 12.807 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 78.16 MHz ( period = 12.795 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 78.17 MHz ( period = 12.793 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.17 MHz ( period = 12.793 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.17 MHz ( period = 12.792 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 78.33 MHz ( period = 12.767 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 78.41 MHz ( period = 12.754 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 78.43 MHz ( period = 12.751 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 78.43 MHz ( period = 12.750 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 78.46 MHz ( period = 12.746 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 78.60 MHz ( period = 12.722 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 78.60 MHz ( period = 12.722 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 79.00 MHz ( period = 12.658 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 79.03 MHz ( period = 12.653 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 79.20 MHz ( period = 12.627 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 79.23 MHz ( period = 12.621 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 79.59 MHz ( period = 12.564 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 79.61 MHz ( period = 12.561 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 79.68 MHz ( period = 12.550 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 79.75 MHz ( period = 12.539 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 79.76 MHz ( period = 12.538 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 79.76 MHz ( period = 12.537 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 79.79 MHz ( period = 12.533 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.532 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 79.81 MHz ( period = 12.529 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 79.84 MHz ( period = 12.525 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 79.84 MHz ( period = 12.525 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.515 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 79.99 MHz ( period = 12.502 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 80.10 MHz ( period = 12.485 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 80.21 MHz ( period = 12.467 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.21 MHz ( period = 12.467 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.22 MHz ( period = 12.466 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 80.23 MHz ( period = 12.464 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 80.23 MHz ( period = 12.464 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 80.82 MHz ( period = 12.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 81.08 MHz ( period = 12.334 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 81.18 MHz ( period = 12.318 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 81.32 MHz ( period = 12.297 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 81.49 MHz ( period = 12.271 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 81.50 MHz ( period = 12.270 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 81.51 MHz ( period = 12.269 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 81.71 MHz ( period = 12.239 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 81.79 MHz ( period = 12.227 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 81.94 MHz ( period = 12.204 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 82.03 MHz ( period = 12.191 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 82.03 MHz ( period = 12.190 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 82.22 MHz ( period = 12.163 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.144 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 82.37 MHz ( period = 12.140 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 82.39 MHz ( period = 12.137 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 82.39 MHz ( period = 12.137 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 82.42 MHz ( period = 12.133 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 82.46 MHz ( period = 12.127 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 82.46 MHz ( period = 12.127 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 82.55 MHz ( period = 12.114 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 82.59 MHz ( period = 12.108 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 82.67 MHz ( period = 12.096 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 82.90 MHz ( period = 12.062 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 83.00 MHz ( period = 12.048 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 83.35 MHz ( period = 11.997 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 83.35 MHz ( period = 11.997 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 83.57 MHz ( period = 11.966 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 83.61 MHz ( period = 11.961 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 83.62 MHz ( period = 11.959 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 83.81 MHz ( period = 11.932 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 83.93 MHz ( period = 11.914 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 84.01 MHz ( period = 11.903 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 84.27 MHz ( period = 11.866 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 84.48 MHz ( period = 11.837 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 84.61 MHz ( period = 11.819 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 84.64 MHz ( period = 11.815 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 84.66 MHz ( period = 11.812 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 84.82 MHz ( period = 11.790 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 84.86 MHz ( period = 11.784 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 84.88 MHz ( period = 11.781 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 85.18 MHz ( period = 11.740 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 85.22 MHz ( period = 11.734 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 85.22 MHz ( period = 11.734 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 87.02 MHz ( period = 11.491 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 87.19 MHz ( period = 11.469 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 87.47 MHz ( period = 11.432 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 87.78 MHz ( period = 11.392 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 87.85 MHz ( period = 11.383 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.85 MHz ( period = 11.383 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.85 MHz ( period = 11.383 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 87.85 MHz ( period = 11.383 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 88.28 MHz ( period = 11.328 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 88.28 MHz ( period = 11.327 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.323 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 88.44 MHz ( period = 11.307 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 89.32 MHz ( period = 11.196 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 89.33 MHz ( period = 11.195 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 89.36 MHz ( period = 11.191 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 89.48 MHz ( period = 11.176 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 89.64 MHz ( period = 11.156 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 89.94 MHz ( period = 11.118 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 89.94 MHz ( period = 11.118 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 89.98 MHz ( period = 11.114 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 89.98 MHz ( period = 11.114 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 90.28 MHz ( period = 11.077 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 90.38 MHz ( period = 11.064 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 90.39 MHz ( period = 11.063 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 90.42 MHz ( period = 11.059 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.42 MHz ( period = 11.059 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.42 MHz ( period = 11.059 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.42 MHz ( period = 11.059 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 90.63 MHz ( period = 11.034 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 90.71 MHz ( period = 11.024 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 92.02 MHz ( period = 10.867 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 92.32 MHz ( period = 10.832 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 92.54 MHz ( period = 10.806 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.54 MHz ( period = 10.806 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.54 MHz ( period = 10.806 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.54 MHz ( period = 10.806 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 92.94 MHz ( period = 10.760 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.94 MHz ( period = 10.760 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.94 MHz ( period = 10.760 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.94 MHz ( period = 10.760 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 92.94 MHz ( period = 10.760 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.04 MHz ( period = 10.748 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 93.11 MHz ( period = 10.740 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 93.34 MHz ( period = 10.714 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.34 MHz ( period = 10.714 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.34 MHz ( period = 10.714 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.34 MHz ( period = 10.714 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 93.35 MHz ( period = 10.712 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 93.41 MHz ( period = 10.705 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 93.46 MHz ( period = 10.700 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 93.93 MHz ( period = 10.646 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.457 ns                ;
; N/A                                     ; 93.96 MHz ( period = 10.643 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 94.39 MHz ( period = 10.594 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.39 MHz ( period = 10.594 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.39 MHz ( period = 10.594 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.39 MHz ( period = 10.594 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 94.74 MHz ( period = 10.555 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.539 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.374 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.373 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 94.89 MHz ( period = 10.538 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.08 MHz ( period = 10.518 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 95.97 MHz ( period = 10.420 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; 96.33 MHz ( period = 10.381 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 96.34 MHz ( period = 10.380 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.215 ns                ;
; N/A                                     ; 97.29 MHz ( period = 10.279 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 97.33 MHz ( period = 10.274 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; 97.75 MHz ( period = 10.230 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; 97.76 MHz ( period = 10.229 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.064 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[1]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 49.21 MHz ( period = 20.322 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 51.67 MHz ( period = 19.354 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 74.66 MHz ( period = 13.394 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 75.84 MHz ( period = 13.186 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 75.86 MHz ( period = 13.182 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 76.44 MHz ( period = 13.082 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 76.47 MHz ( period = 13.077 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 76.49 MHz ( period = 13.073 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 76.49 MHz ( period = 13.073 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 76.50 MHz ( period = 13.072 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 76.50 MHz ( period = 13.072 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 76.51 MHz ( period = 13.071 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 76.51 MHz ( period = 13.071 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 76.51 MHz ( period = 13.071 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 76.51 MHz ( period = 13.070 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 76.75 MHz ( period = 13.029 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 76.77 MHz ( period = 13.026 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 76.78 MHz ( period = 13.025 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 76.80 MHz ( period = 13.021 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 77.23 MHz ( period = 12.948 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 77.24 MHz ( period = 12.947 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 77.42 MHz ( period = 12.917 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 77.46 MHz ( period = 12.910 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 77.46 MHz ( period = 12.910 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 77.57 MHz ( period = 12.892 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 77.74 MHz ( period = 12.864 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 77.76 MHz ( period = 12.860 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 77.90 MHz ( period = 12.837 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 77.93 MHz ( period = 12.832 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 78.06 MHz ( period = 12.810 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 78.07 MHz ( period = 12.809 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 78.09 MHz ( period = 12.805 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 78.10 MHz ( period = 12.804 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 78.21 MHz ( period = 12.786 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 78.26 MHz ( period = 12.778 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 78.39 MHz ( period = 12.757 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 78.55 MHz ( period = 12.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 78.58 MHz ( period = 12.726 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 78.59 MHz ( period = 12.725 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 78.61 MHz ( period = 12.721 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 78.62 MHz ( period = 12.720 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 78.67 MHz ( period = 12.711 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 78.75 MHz ( period = 12.699 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 78.92 MHz ( period = 12.671 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 79.00 MHz ( period = 12.658 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 79.02 MHz ( period = 12.655 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 79.03 MHz ( period = 12.654 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 79.05 MHz ( period = 12.650 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 79.20 MHz ( period = 12.626 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 79.20 MHz ( period = 12.626 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 79.61 MHz ( period = 12.562 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 79.64 MHz ( period = 12.557 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.531 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 79.84 MHz ( period = 12.525 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 80.21 MHz ( period = 12.468 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 80.22 MHz ( period = 12.465 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 80.30 MHz ( period = 12.454 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 80.37 MHz ( period = 12.443 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 80.37 MHz ( period = 12.442 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 80.38 MHz ( period = 12.441 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 80.41 MHz ( period = 12.437 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 80.41 MHz ( period = 12.436 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 80.43 MHz ( period = 12.433 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 80.46 MHz ( period = 12.429 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 80.46 MHz ( period = 12.429 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.420 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.420 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 80.61 MHz ( period = 12.406 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 80.72 MHz ( period = 12.389 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 80.83 MHz ( period = 12.371 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.83 MHz ( period = 12.371 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 80.84 MHz ( period = 12.370 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.368 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.368 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 81.82 MHz ( period = 12.222 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 81.93 MHz ( period = 12.206 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 82.14 MHz ( period = 12.175 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 82.14 MHz ( period = 12.174 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 82.15 MHz ( period = 12.173 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.143 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 82.59 MHz ( period = 12.108 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 82.68 MHz ( period = 12.095 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 82.69 MHz ( period = 12.094 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 82.87 MHz ( period = 12.067 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 83.00 MHz ( period = 12.048 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 83.05 MHz ( period = 12.041 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 83.05 MHz ( period = 12.041 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 83.08 MHz ( period = 12.037 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 83.12 MHz ( period = 12.031 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 83.12 MHz ( period = 12.031 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 83.14 MHz ( period = 12.028 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 83.14 MHz ( period = 12.028 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 83.21 MHz ( period = 12.018 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 83.25 MHz ( period = 12.012 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 83.57 MHz ( period = 11.966 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 83.67 MHz ( period = 11.952 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.901 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.901 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 84.25 MHz ( period = 11.870 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 84.28 MHz ( period = 11.865 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 84.30 MHz ( period = 11.863 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 84.49 MHz ( period = 11.836 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 84.62 MHz ( period = 11.818 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 84.70 MHz ( period = 11.807 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 84.96 MHz ( period = 11.770 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 85.17 MHz ( period = 11.741 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 85.30 MHz ( period = 11.723 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 85.33 MHz ( period = 11.719 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 85.35 MHz ( period = 11.716 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.694 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 85.56 MHz ( period = 11.688 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 85.58 MHz ( period = 11.685 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 85.88 MHz ( period = 11.644 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 85.93 MHz ( period = 11.638 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 85.93 MHz ( period = 11.638 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 86.18 MHz ( period = 11.604 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 87.57 MHz ( period = 11.419 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 87.76 MHz ( period = 11.395 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 87.93 MHz ( period = 11.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 88.21 MHz ( period = 11.336 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 88.53 MHz ( period = 11.296 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 88.60 MHz ( period = 11.287 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 89.03 MHz ( period = 11.232 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 89.04 MHz ( period = 11.231 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 89.07 MHz ( period = 11.227 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 89.20 MHz ( period = 11.211 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 90.10 MHz ( period = 11.099 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 90.13 MHz ( period = 11.095 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 90.25 MHz ( period = 11.080 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 90.42 MHz ( period = 11.060 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 90.73 MHz ( period = 11.022 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 90.73 MHz ( period = 11.022 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 90.76 MHz ( period = 11.018 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 90.76 MHz ( period = 11.018 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 91.07 MHz ( period = 10.981 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 91.17 MHz ( period = 10.968 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 91.18 MHz ( period = 10.967 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 91.22 MHz ( period = 10.963 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 91.22 MHz ( period = 10.963 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 91.22 MHz ( period = 10.963 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 91.22 MHz ( period = 10.963 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 91.42 MHz ( period = 10.938 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 91.51 MHz ( period = 10.928 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 92.84 MHz ( period = 10.771 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 93.14 MHz ( period = 10.736 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 93.37 MHz ( period = 10.710 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 93.37 MHz ( period = 10.710 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 93.37 MHz ( period = 10.710 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 93.37 MHz ( period = 10.710 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 93.77 MHz ( period = 10.664 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.77 MHz ( period = 10.664 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.77 MHz ( period = 10.664 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.77 MHz ( period = 10.664 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.77 MHz ( period = 10.664 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 93.88 MHz ( period = 10.652 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 93.95 MHz ( period = 10.644 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 94.18 MHz ( period = 10.618 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 94.18 MHz ( period = 10.618 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 94.18 MHz ( period = 10.618 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 94.18 MHz ( period = 10.618 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 94.20 MHz ( period = 10.616 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 94.26 MHz ( period = 10.609 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 94.30 MHz ( period = 10.604 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 94.81 MHz ( period = 10.547 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 95.26 MHz ( period = 10.498 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 95.26 MHz ( period = 10.498 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 95.26 MHz ( period = 10.498 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 95.26 MHz ( period = 10.498 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 95.61 MHz ( period = 10.459 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 95.76 MHz ( period = 10.443 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.374 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.373 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.77 MHz ( period = 10.442 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 95.95 MHz ( period = 10.422 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 95.96 MHz ( period = 10.421 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.457 ns                ;
; N/A                                     ; 96.86 MHz ( period = 10.324 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; 97.23 MHz ( period = 10.285 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 97.24 MHz ( period = 10.284 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.215 ns                ;
; N/A                                     ; 98.20 MHz ( period = 10.183 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 98.25 MHz ( period = 10.178 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; 98.68 MHz ( period = 10.134 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; 98.69 MHz ( period = 10.133 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.064 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'MCLK'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 82.43 MHz ( period = 12.131 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F1_readADC_multimodes:inst2|sBUSYR       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.849 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[3]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[5]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[4]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[0]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[1]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 83.86 MHz ( period = 11.924 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[2]       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.642 ns                ;
; N/A                                     ; 85.03 MHz ( period = 11.760 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_end            ; MCLK       ; MCLK     ; None                        ; None                      ; 1.478 ns                ;
; N/A                                     ; 90.71 MHz ( period = 11.024 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT ; MCLK       ; MCLK     ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 99.44 MHz ( period = 10.056 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 104.64 MHz ( period = 9.557 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 105.09 MHz ( period = 9.516 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|DATA_Latch   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.638 ns                ;
; N/A                                     ; 106.96 MHz ( period = 9.349 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 107.01 MHz ( period = 9.345 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 108.17 MHz ( period = 9.245 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 108.23 MHz ( period = 9.240 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 108.28 MHz ( period = 9.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 108.28 MHz ( period = 9.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 108.30 MHz ( period = 9.234 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 108.30 MHz ( period = 9.234 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 108.30 MHz ( period = 9.234 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 108.31 MHz ( period = 9.233 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 108.79 MHz ( period = 9.192 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 108.83 MHz ( period = 9.189 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 108.84 MHz ( period = 9.188 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 108.89 MHz ( period = 9.184 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 109.09 MHz ( period = 9.167 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[1]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.289 ns                ;
; N/A                                     ; 109.10 MHz ( period = 9.166 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[0]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.288 ns                ;
; N/A                                     ; 109.11 MHz ( period = 9.165 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[2]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.287 ns                ;
; N/A                                     ; 109.21 MHz ( period = 9.157 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|CNVstop      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.279 ns                ;
; N/A                                     ; 109.76 MHz ( period = 9.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 109.77 MHz ( period = 9.110 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 110.13 MHz ( period = 9.080 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 110.22 MHz ( period = 9.073 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 110.22 MHz ( period = 9.073 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 110.36 MHz ( period = 9.061 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 110.78 MHz ( period = 9.027 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 110.83 MHz ( period = 9.023 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 110.86 MHz ( period = 9.020 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 111.11 MHz ( period = 9.000 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 111.17 MHz ( period = 8.995 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 111.45 MHz ( period = 8.973 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 111.46 MHz ( period = 8.972 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 111.51 MHz ( period = 8.968 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 111.52 MHz ( period = 8.967 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 111.74 MHz ( period = 8.949 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 111.84 MHz ( period = 8.941 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 112.07 MHz ( period = 8.923 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 112.11 MHz ( period = 8.920 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 112.13 MHz ( period = 8.918 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 112.44 MHz ( period = 8.894 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 112.50 MHz ( period = 8.889 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 112.51 MHz ( period = 8.888 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 112.56 MHz ( period = 8.884 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 112.57 MHz ( period = 8.883 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 112.69 MHz ( period = 8.874 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 112.84 MHz ( period = 8.862 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 112.87 MHz ( period = 8.860 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 112.87 MHz ( period = 8.860 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 112.88 MHz ( period = 8.859 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 113.20 MHz ( period = 8.834 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 113.37 MHz ( period = 8.821 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 113.40 MHz ( period = 8.818 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 113.42 MHz ( period = 8.817 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 113.47 MHz ( period = 8.813 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 113.78 MHz ( period = 8.789 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 113.78 MHz ( period = 8.789 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 113.96 MHz ( period = 8.775 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 114.43 MHz ( period = 8.739 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 114.61 MHz ( period = 8.725 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 114.68 MHz ( period = 8.720 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 115.02 MHz ( period = 8.694 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 115.10 MHz ( period = 8.688 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 115.34 MHz ( period = 8.670 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 115.86 MHz ( period = 8.631 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 115.90 MHz ( period = 8.628 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 116.05 MHz ( period = 8.617 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 116.21 MHz ( period = 8.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 116.23 MHz ( period = 8.604 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 116.28 MHz ( period = 8.600 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 116.29 MHz ( period = 8.599 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 116.33 MHz ( period = 8.596 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 116.39 MHz ( period = 8.592 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 116.39 MHz ( period = 8.592 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 116.51 MHz ( period = 8.583 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 116.51 MHz ( period = 8.583 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 116.52 MHz ( period = 8.582 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 116.70 MHz ( period = 8.569 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 116.93 MHz ( period = 8.552 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 117.18 MHz ( period = 8.534 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 117.18 MHz ( period = 8.534 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 117.19 MHz ( period = 8.533 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 117.22 MHz ( period = 8.531 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 117.22 MHz ( period = 8.531 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 118.48 MHz ( period = 8.440 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 119.03 MHz ( period = 8.401 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 119.26 MHz ( period = 8.385 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 119.49 MHz ( period = 8.369 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 119.56 MHz ( period = 8.364 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 119.93 MHz ( period = 8.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 120.57 MHz ( period = 8.294 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 120.90 MHz ( period = 8.271 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 121.09 MHz ( period = 8.258 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 121.11 MHz ( period = 8.257 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 121.32 MHz ( period = 8.243 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT   ; MCLK       ; MCLK     ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 121.51 MHz ( period = 8.230 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 121.62 MHz ( period = 8.222 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.474 ns                ;
; N/A                                     ; 121.73 MHz ( period = 8.215 ns )                    ; F1_readADC_multimodes:inst2|SyncOUT       ; F1_readADC_multimodes:inst2|DATA_Latch   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.093 ns                ;
; N/A                                     ; 121.79 MHz ( period = 8.211 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 121.85 MHz ( period = 8.207 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 121.89 MHz ( period = 8.204 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 121.89 MHz ( period = 8.204 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 121.95 MHz ( period = 8.200 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 122.04 MHz ( period = 8.194 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 122.04 MHz ( period = 8.194 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 122.09 MHz ( period = 8.191 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 122.09 MHz ( period = 8.191 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 122.23 MHz ( period = 8.181 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 122.32 MHz ( period = 8.175 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 122.50 MHz ( period = 8.163 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 123.02 MHz ( period = 8.129 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 123.23 MHz ( period = 8.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 123.84 MHz ( period = 8.075 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 123.84 MHz ( period = 8.075 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 123.90 MHz ( period = 8.071 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 123.90 MHz ( period = 8.071 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.949 ns                ;
; N/A                                     ; 123.92 MHz ( period = 8.070 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.322 ns                ;
; N/A                                     ; 124.01 MHz ( period = 8.064 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 124.01 MHz ( period = 8.064 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.316 ns                ;
; N/A                                     ; 124.01 MHz ( period = 8.064 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 124.04 MHz ( period = 8.062 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.314 ns                ;
; N/A                                     ; 124.12 MHz ( period = 8.057 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.309 ns                ;
; N/A                                     ; 124.60 MHz ( period = 8.026 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 124.67 MHz ( period = 8.021 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.899 ns                ;
; N/A                                     ; 124.69 MHz ( period = 8.020 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.898 ns                ;
; N/A                                     ; 124.94 MHz ( period = 8.004 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|r_DATAR[13]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.256 ns                ;
; N/A                                     ; 124.95 MHz ( period = 8.003 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.255 ns                ;
; N/A                                     ; 125.05 MHz ( period = 7.997 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|r_DATAR[5]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; 125.06 MHz ( period = 7.996 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; 125.06 MHz ( period = 7.996 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|r_DATAR[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; 125.13 MHz ( period = 7.992 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|r_DATAR[3]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.244 ns                ;
; N/A                                     ; 125.23 MHz ( period = 7.985 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 125.30 MHz ( period = 7.981 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 125.47 MHz ( period = 7.970 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 126.06 MHz ( period = 7.933 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 126.52 MHz ( period = 7.904 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 126.81 MHz ( period = 7.886 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 126.87 MHz ( period = 7.882 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 126.92 MHz ( period = 7.879 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 127.28 MHz ( period = 7.857 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 127.37 MHz ( period = 7.851 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 127.81 MHz ( period = 7.824 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 128.09 MHz ( period = 7.807 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 128.19 MHz ( period = 7.801 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 128.29 MHz ( period = 7.795 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 5.457 ns                ;
; N/A                                     ; 128.30 MHz ( period = 7.794 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 128.39 MHz ( period = 7.789 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.667 ns                ;
; N/A                                     ; 128.75 MHz ( period = 7.767 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 130.51 MHz ( period = 7.662 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.540 ns                ;
; N/A                                     ; 130.60 MHz ( period = 7.657 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.535 ns                ;
; N/A                                     ; 131.89 MHz ( period = 7.582 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 132.70 MHz ( period = 7.536 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]   ; MCLK       ; MCLK     ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 132.89 MHz ( period = 7.525 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 132.91 MHz ( period = 7.524 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 133.35 MHz ( period = 7.499 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 133.40 MHz ( period = 7.496 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.374 ns                ;
; N/A                                     ; 133.42 MHz ( period = 7.495 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.373 ns                ;
; N/A                                     ; 134.07 MHz ( period = 7.459 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 134.23 MHz ( period = 7.450 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 134.23 MHz ( period = 7.450 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 134.23 MHz ( period = 7.450 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 134.23 MHz ( period = 7.450 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 135.23 MHz ( period = 7.395 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 135.24 MHz ( period = 7.394 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 135.32 MHz ( period = 7.390 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 136.28 MHz ( period = 7.338 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 136.30 MHz ( period = 7.337 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.215 ns                ;
; N/A                                     ; 136.72 MHz ( period = 7.314 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[0]  ; F1_readADC_multimodes:inst2|AVGen_READ   ; MCLK       ; MCLK     ; None                        ; None                      ; 6.141 ns                ;
; N/A                                     ; 136.74 MHz ( period = 7.313 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[1]  ; F1_readADC_multimodes:inst2|AVG_count[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.975 ns                ;
; N/A                                     ; 137.04 MHz ( period = 7.297 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[6]  ; F1_readADC_multimodes:inst2|AVGen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.964 ns                ;
; N/A                                     ; 137.68 MHz ( period = 7.263 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 137.70 MHz ( period = 7.262 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 137.78 MHz ( period = 7.258 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 138.20 MHz ( period = 7.236 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 138.29 MHz ( period = 7.231 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]    ; MCLK       ; MCLK     ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; 138.45 MHz ( period = 7.223 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 139.00 MHz ( period = 7.194 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[2]  ; F1_readADC_multimodes:inst2|AVGen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 5.587 ns                ;
; N/A                                     ; 139.14 MHz ( period = 7.187 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 139.14 MHz ( period = 7.187 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; 139.16 MHz ( period = 7.186 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 140.33 MHz ( period = 7.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 140.33 MHz ( period = 7.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 140.33 MHz ( period = 7.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 140.33 MHz ( period = 7.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]    ; MCLK       ; MCLK     ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 141.02 MHz ( period = 7.091 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 141.04 MHz ( period = 7.090 ns )                    ; F1_readADC_multimodes:inst2|AVG_count[1]  ; F1_readADC_multimodes:inst2|AVG_count[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.752 ns                ;
; N/A                                     ; 141.12 MHz ( period = 7.086 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]     ; MCLK       ; MCLK     ; None                        ; None                      ; 0.964 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AQMODE'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 152.63 MHz ( period = 6.552 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.769 ns                ;
; N/A                                     ; 153.63 MHz ( period = 6.509 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 158.70 MHz ( period = 6.301 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 161.37 MHz ( period = 6.197 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 161.50 MHz ( period = 6.192 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 161.60 MHz ( period = 6.188 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 161.60 MHz ( period = 6.188 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 161.63 MHz ( period = 6.187 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 161.63 MHz ( period = 6.187 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 161.68 MHz ( period = 6.185 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 162.76 MHz ( period = 6.144 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 162.84 MHz ( period = 6.141 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.281 ns                ;
; N/A                                     ; 162.97 MHz ( period = 6.136 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 164.93 MHz ( period = 6.063 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 164.96 MHz ( period = 6.062 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 165.78 MHz ( period = 6.032 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 165.98 MHz ( period = 6.025 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 165.98 MHz ( period = 6.025 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 166.47 MHz ( period = 6.007 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.185 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 167.45 MHz ( period = 5.972 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 168.01 MHz ( period = 5.952 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 168.15 MHz ( period = 5.947 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.088 ns                ;
; N/A                                     ; 168.78 MHz ( period = 5.925 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 168.80 MHz ( period = 5.924 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 168.92 MHz ( period = 5.920 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 168.95 MHz ( period = 5.919 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 169.46 MHz ( period = 5.901 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.042 ns                ;
; N/A                                     ; 169.69 MHz ( period = 5.893 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 170.30 MHz ( period = 5.872 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 171.06 MHz ( period = 5.846 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 171.20 MHz ( period = 5.841 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.982 ns                ;
; N/A                                     ; 171.23 MHz ( period = 5.840 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 171.35 MHz ( period = 5.836 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.977 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 171.64 MHz ( period = 5.826 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 172.00 MHz ( period = 5.814 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 172.06 MHz ( period = 5.812 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 172.06 MHz ( period = 5.812 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.953 ns                ;
; N/A                                     ; 172.09 MHz ( period = 5.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.952 ns                ;
; N/A                                     ; 172.83 MHz ( period = 5.786 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.927 ns                ;
; N/A                                     ; 173.22 MHz ( period = 5.773 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 173.31 MHz ( period = 5.770 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.911 ns                ;
; N/A                                     ; 173.34 MHz ( period = 5.769 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 173.46 MHz ( period = 5.765 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.906 ns                ;
; N/A                                     ; 174.19 MHz ( period = 5.741 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 174.19 MHz ( period = 5.741 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 176.15 MHz ( period = 5.677 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 176.30 MHz ( period = 5.672 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 177.12 MHz ( period = 5.646 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 177.30 MHz ( period = 5.640 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 179.08 MHz ( period = 5.584 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.549 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 179.21 MHz ( period = 5.580 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 179.57 MHz ( period = 5.569 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 179.95 MHz ( period = 5.557 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 179.99 MHz ( period = 5.556 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 180.12 MHz ( period = 5.552 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 180.15 MHz ( period = 5.551 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 180.25 MHz ( period = 5.548 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 180.38 MHz ( period = 5.544 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 180.38 MHz ( period = 5.544 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.685 ns                ;
; N/A                                     ; 180.67 MHz ( period = 5.535 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 180.67 MHz ( period = 5.535 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 180.70 MHz ( period = 5.534 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 181.13 MHz ( period = 5.521 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.662 ns                ;
; N/A                                     ; 181.69 MHz ( period = 5.504 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.645 ns                ;
; N/A                                     ; 182.28 MHz ( period = 5.486 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 182.28 MHz ( period = 5.486 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 182.38 MHz ( period = 5.483 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 182.38 MHz ( period = 5.483 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 185.46 MHz ( period = 5.392 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 186.81 MHz ( period = 5.353 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 187.37 MHz ( period = 5.337 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 187.93 MHz ( period = 5.321 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 188.11 MHz ( period = 5.316 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 189.04 MHz ( period = 5.290 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 189.07 MHz ( period = 5.289 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.467 ns                ;
; N/A                                     ; 189.11 MHz ( period = 5.288 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 190.19 MHz ( period = 5.258 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 190.62 MHz ( period = 5.246 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 191.94 MHz ( period = 5.210 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 191.98 MHz ( period = 5.209 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.350 ns                ;
; N/A                                     ; 192.98 MHz ( period = 5.182 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 193.69 MHz ( period = 5.163 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 193.84 MHz ( period = 5.159 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 193.95 MHz ( period = 5.156 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 193.95 MHz ( period = 5.156 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.297 ns                ;
; N/A                                     ; 194.10 MHz ( period = 5.152 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 194.33 MHz ( period = 5.146 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 194.33 MHz ( period = 5.146 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 194.44 MHz ( period = 5.143 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 194.44 MHz ( period = 5.143 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 194.82 MHz ( period = 5.133 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 195.05 MHz ( period = 5.127 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 195.50 MHz ( period = 5.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 196.81 MHz ( period = 5.081 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 197.36 MHz ( period = 5.067 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; 199.36 MHz ( period = 5.016 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 199.36 MHz ( period = 5.016 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 200.88 MHz ( period = 4.978 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 201.98 MHz ( period = 4.951 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 202.72 MHz ( period = 4.933 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 203.17 MHz ( period = 4.922 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 205.93 MHz ( period = 4.856 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 206.70 MHz ( period = 4.838 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 206.87 MHz ( period = 4.834 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 207.00 MHz ( period = 4.831 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 207.94 MHz ( period = 4.809 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 208.20 MHz ( period = 4.803 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.944 ns                ;
; N/A                                     ; 208.33 MHz ( period = 4.800 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.714 ns                ;
; N/A                                     ; 210.13 MHz ( period = 4.759 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 210.39 MHz ( period = 4.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 210.39 MHz ( period = 4.753 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 211.91 MHz ( period = 4.719 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 220.56 MHz ( period = 4.534 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.675 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 224.67 MHz ( period = 4.451 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.592 ns                ;
; N/A                                     ; 226.71 MHz ( period = 4.411 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 230.04 MHz ( period = 4.347 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 230.10 MHz ( period = 4.346 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 230.31 MHz ( period = 4.342 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.483 ns                ;
; N/A                                     ; 231.16 MHz ( period = 4.326 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 237.25 MHz ( period = 4.215 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 237.53 MHz ( period = 4.210 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.351 ns                ;
; N/A                                     ; 238.38 MHz ( period = 4.195 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 239.52 MHz ( period = 4.175 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 244.14 MHz ( period = 4.096 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 245.22 MHz ( period = 4.078 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 245.22 MHz ( period = 4.078 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 245.22 MHz ( period = 4.078 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 245.22 MHz ( period = 4.078 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 246.73 MHz ( period = 4.053 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 247.34 MHz ( period = 4.043 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 261.44 MHz ( period = 3.825 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 261.44 MHz ( period = 3.825 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 261.44 MHz ( period = 3.825 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 261.44 MHz ( period = 3.825 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.354 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 265.46 MHz ( period = 3.767 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.262 ns                ;
; N/A                                     ; 268.02 MHz ( period = 3.731 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 273.07 MHz ( period = 3.662 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.922 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; 279.80 MHz ( period = 3.574 ns )                    ; F20_EmulateADC:inst1|SRDATA[3]            ; F20_EmulateADC:inst|SRDATA[4]             ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 282.73 MHz ( period = 3.537 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 290.78 MHz ( period = 3.439 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.784 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.474 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.391 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.644 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.322 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.316 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.314 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.309 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.256 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.255 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.244 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.480 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[2]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SHFT              ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.898 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[2]'                                                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SHFT              ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.898 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[0]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.784 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[1]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SHFT              ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.898 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[0]'                                                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SHFT              ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.898 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[1]'                                                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SCK               ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVen_SHFT              ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.898 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'MCLK'                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|MCLK_div_Clear          ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|MCLK_div_Clear          ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2]                       ; F20_EmulateADC:inst1|SRDATA[3]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst|SRDATA[18]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst|SRDATA[10]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst|SRDATA[2]             ; MCLK       ; MCLK     ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[22]                      ; F20_EmulateADC:inst1|SRDATA[23]           ; MCLK       ; MCLK     ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst|SRDATA[8]             ; MCLK       ; MCLK     ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[12]                      ; F20_EmulateADC:inst1|SRDATA[13]           ; MCLK       ; MCLK     ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[10]                      ; F20_EmulateADC:inst1|SRDATA[11]           ; MCLK       ; MCLK     ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[8]                       ; F20_EmulateADC:inst1|SRDATA[9]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[4]                       ; F20_EmulateADC:inst1|SRDATA[5]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst|SRDATA[22]            ; MCLK       ; MCLK     ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[16]                      ; F20_EmulateADC:inst1|SRDATA[17]           ; MCLK       ; MCLK     ; None                       ; None                       ; 0.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst|SRDATA[16]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst|SRDATA[6]             ; MCLK       ; MCLK     ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst|SRDATA[12]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst|SRDATA[20]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[18]                      ; F20_EmulateADC:inst1|SRDATA[19]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst|SRDATA[14]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[20]                      ; F20_EmulateADC:inst1|SRDATA[21]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[6]                       ; F20_EmulateADC:inst1|SRDATA[7]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[14]                      ; F20_EmulateADC:inst1|SRDATA[15]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst|SRDATA[4]             ; MCLK       ; MCLK     ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.013 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 4.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                       ; None                       ; 0.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 4.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.320 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AQMODE'                                                                                                                                                                                                   ;
+------------------------------------------+-------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                          ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst|SRDATA[2] ; F20_EmulateADC:inst1|SRDATA[3] ; AQMODE     ; AQMODE   ; None                       ; None                       ; 0.930 ns                 ;
+------------------------------------------+-------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From   ; To                                        ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+
; N/A                                     ; None                                                ; 14.574 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 14.465 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 13.963 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 13.854 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 13.564 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 13.520 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 12.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 12.909 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 12.718 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 12.695 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 12.609 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 12.586 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 12.258 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 12.149 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 11.791 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 11.708 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 11.685 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 11.682 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 11.664 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 11.641 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 11.248 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 11.204 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 10.781 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 10.737 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 10.227 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 10.127 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 10.018 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 9.955 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 9.616 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 9.344 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 9.117 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 9.073 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 8.825 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 8.371 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 8.348 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 8.214 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 8.099 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 8.076 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.911 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.639 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.444 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 7.172 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.969 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 6.946 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.659 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 6.550 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 6.509 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.470 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 6.361 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 6.151 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.148 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.147 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.146 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.109 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.042 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.000 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.982 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|SyncOUT       ; SR[2]    ;
; N/A                                     ; None                                                ; 5.882 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.879 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.878 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.877 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.780 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 5.713 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|SyncOUT       ; SR[2]    ;
; N/A                                     ; None                                                ; 5.540 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.537 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.536 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.535 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.508 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 5.428 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 5.371 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.271 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.268 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.267 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.266 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.265 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.265 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.265 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.265 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.265 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.245 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.239 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 5.196 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.156 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.156 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.156 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.156 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.156 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.136 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.102 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.076 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.076 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.076 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.076 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.076 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.056 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.019 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.996 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.967 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.967 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.967 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.967 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.967 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.947 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.927 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.910 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.903 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.887 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.878 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.818 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.815 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.814 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.813 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.783 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.782 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.715 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.715 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.715 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.715 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.715 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.695 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.634 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.586 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.585 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.584 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|SyncOUT       ; SR[2]    ;
; N/A                                     ; None                                                ; 4.559 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.514 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.513 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.450 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.378 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 4.316 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.295 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.292 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.292 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.291 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.290 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.272 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.269 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.268 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.267 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.207 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.204 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.203 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.202 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.172 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.171 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.128 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 4.126 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|SyncOUT       ; SR[0]    ;
; N/A                                     ; None                                                ; 4.103 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.092 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 4.034 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.034 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.034 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.034 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.034 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.026 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.023 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.023 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.022 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.021 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.014 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.003 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.000 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.999 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.998 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.983 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 3.973 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[2]   ;
; N/A                                     ; None                                                ; 3.950 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 3.939 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 3.903 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 3.902 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 3.863 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 3.857 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|SyncOUT       ; SR[0]    ;
; N/A                                     ; None                                                ; 3.845 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.845 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.845 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.845 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.845 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.835 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 3.834 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.832 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 3.831 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 3.830 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 3.825 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE   ;
; N/A                                     ; None                                                ; 3.788 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 3.765 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.761 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE   ;
; N/A                                     ; None                                                ; 3.666 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|SyncOUT       ; AVG[1]   ;
; N/A                                     ; None                                                ; 3.625 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.625 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.625 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.625 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.625 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.605 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 3.602 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 3.602 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;        ;                                           ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------------------+--------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                      ; To                 ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------------------+--------------------+------------+
; N/A                                     ; None                                                ; 21.390 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; SR[1]      ;
; N/A                                     ; None                                                ; 21.254 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; SR[1]      ;
; N/A                                     ; None                                                ; 21.223 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 21.087 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 21.046 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; SR[1]      ;
; N/A                                     ; None                                                ; 20.903 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.898 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; SR[1]      ;
; N/A                                     ; None                                                ; 20.880 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.879 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.837 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; SR[1]      ;
; N/A                                     ; None                                                ; 20.744 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.736 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.731 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.670 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.643 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.613 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.559 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; SR[0]      ;
; N/A                                     ; None                                                ; 20.533 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; SR[1]      ;
; N/A                                     ; None                                                ; 20.533 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; SR[1]      ;
; N/A                                     ; None                                                ; 20.526 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.522 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.494 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; SR[1]      ;
; N/A                                     ; None                                                ; 20.476 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.473 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; SR[1]      ;
; N/A                                     ; None                                                ; 20.450 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.446 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.445 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.435 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.428 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.423 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; SR[0]      ;
; N/A                                     ; None                                                ; 20.393 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.371 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.366 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.366 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.359 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.355 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.354 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.351 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.336 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; SR[1]      ;
; N/A                                     ; None                                                ; 20.327 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.306 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.286 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; MCLK       ;
; N/A                                     ; None                                                ; 20.283 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.278 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; SR[1]      ;
; N/A                                     ; None                                                ; 20.278 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.268 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.261 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.232 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.215 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; SR[0]      ;
; N/A                                     ; None                                                ; 20.204 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.187 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.184 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.169 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.150 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; MCLK       ;
; N/A                                     ; None                                                ; 20.133 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.111 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 20.103 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.084 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.072 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; SR[0]      ;
; N/A                                     ; None                                                ; 20.067 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; SR[0]      ;
; N/A                                     ; None                                                ; 20.023 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.016 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.012 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 20.006 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; SR[0]      ;
; N/A                                     ; None                                                ; 19.940 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.935 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.925 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.918 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.861 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.844 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.841 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.826 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.812 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; SR[0]      ;
; N/A                                     ; None                                                ; 19.799 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.782 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; SR[0]      ;
; N/A                                     ; None                                                ; 19.768 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.748 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.719 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.719 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.702 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; SR[0]      ;
; N/A                                     ; None                                                ; 19.702 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; SR[0]      ;
; N/A                                     ; None                                                ; 19.695 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; SR[0]      ;
; N/A                                     ; None                                                ; 19.691 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.680 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.663 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; SR[0]      ;
; N/A                                     ; None                                                ; 19.659 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.642 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; SR[0]      ;
; N/A                                     ; None                                                ; 19.619 ns  ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; rDATAL[0]          ; SR[1]      ;
; N/A                                     ; None                                                ; 19.619 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.616 ns  ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; rDATAL[21]         ; SR[1]      ;
; N/A                                     ; None                                                ; 19.614 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.612 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.606 ns  ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; rDATAL[3]          ; SR[1]      ;
; N/A                                     ; None                                                ; 19.606 ns  ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; rDATAL[5]          ; SR[1]      ;
; N/A                                     ; None                                                ; 19.606 ns  ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; rDATAL[14]         ; SR[1]      ;
; N/A                                     ; None                                                ; 19.604 ns  ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; rDATAL[10]         ; SR[1]      ;
; N/A                                     ; None                                                ; 19.604 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.600 ns  ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; rDATAL[8]          ; SR[1]      ;
; N/A                                     ; None                                                ; 19.600 ns  ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; rDATAL[23]         ; SR[1]      ;
; N/A                                     ; None                                                ; 19.597 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.540 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; SR[0]      ;
; N/A                                     ; None                                                ; 19.539 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.523 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.520 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.509 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.505 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; SR[0]      ;
; N/A                                     ; None                                                ; 19.452 ns  ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; rDATAL[0]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.449 ns  ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; rDATAL[21]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.447 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; SR[0]      ;
; N/A                                     ; None                                                ; 19.439 ns  ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; rDATAL[3]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.439 ns  ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; rDATAL[5]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.439 ns  ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; rDATAL[14]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.437 ns  ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; rDATAL[10]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.433 ns  ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; rDATAL[8]          ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.433 ns  ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; rDATAL[23]         ; AVG[1]     ;
; N/A                                     ; None                                                ; 19.422 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.418 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.404 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.346 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.341 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.331 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.324 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.316 ns  ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; rDATAL[18]         ; SR[2]      ;
; N/A                                     ; None                                                ; 19.267 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.261 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.256 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.250 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.247 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.232 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; MCLK       ;
; N/A                                     ; None                                                ; 19.195 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 19.180 ns  ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; rDATAL[20]         ; SR[2]      ;
; N/A                                     ; None                                                ; 19.174 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; MCLK       ;
; N/A                                     ; None                                                ; 19.109 ns  ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; rDATAL[0]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.106 ns  ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; rDATAL[21]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.096 ns  ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; rDATAL[3]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.096 ns  ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; rDATAL[5]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.096 ns  ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; rDATAL[14]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.094 ns  ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; rDATAL[10]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.090 ns  ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; rDATAL[8]          ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.090 ns  ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; rDATAL[23]         ; AVG[0]     ;
; N/A                                     ; None                                                ; 19.001 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.972 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; SR[2]      ;
; N/A                                     ; None                                                ; 18.971 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.891 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.891 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.884 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.880 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.852 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.831 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.829 ns  ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; rDATAL[7]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.824 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]     ; Test_TCLK23[4]     ; SR[2]      ;
; N/A                                     ; None                                                ; 18.808 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.803 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.793 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.788 ns  ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; rDATAL[0]          ; SR[0]      ;
; N/A                                     ; None                                                ; 18.786 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.785 ns  ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; rDATAL[21]         ; SR[0]      ;
; N/A                                     ; None                                                ; 18.775 ns  ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; rDATAL[3]          ; SR[0]      ;
; N/A                                     ; None                                                ; 18.775 ns  ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; rDATAL[5]          ; SR[0]      ;
; N/A                                     ; None                                                ; 18.775 ns  ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; rDATAL[14]         ; SR[0]      ;
; N/A                                     ; None                                                ; 18.773 ns  ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; rDATAL[10]         ; SR[0]      ;
; N/A                                     ; None                                                ; 18.769 ns  ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; rDATAL[8]          ; SR[0]      ;
; N/A                                     ; None                                                ; 18.769 ns  ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; rDATAL[23]         ; SR[0]      ;
; N/A                                     ; None                                                ; 18.763 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]     ; Test_TCLK23[1]     ; SR[2]      ;
; N/A                                     ; None                                                ; 18.729 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.712 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.709 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.694 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.636 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.569 ns  ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; rDATAL[2]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.539 ns  ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; rDATAL[4]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.515 ns  ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; rDATAL[0]          ; MCLK       ;
; N/A                                     ; None                                                ; 18.512 ns  ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; rDATAL[21]         ; MCLK       ;
; N/A                                     ; None                                                ; 18.502 ns  ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; rDATAL[3]          ; MCLK       ;
; N/A                                     ; None                                                ; 18.502 ns  ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; rDATAL[5]          ; MCLK       ;
; N/A                                     ; None                                                ; 18.502 ns  ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; rDATAL[14]         ; MCLK       ;
; N/A                                     ; None                                                ; 18.500 ns  ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; rDATAL[10]         ; MCLK       ;
; N/A                                     ; None                                                ; 18.496 ns  ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; rDATAL[8]          ; MCLK       ;
; N/A                                     ; None                                                ; 18.496 ns  ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; rDATAL[23]         ; MCLK       ;
; N/A                                     ; None                                                ; 18.459 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR               ; SR[2]      ;
; N/A                                     ; None                                                ; 18.459 ns  ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOL               ; SR[2]      ;
; N/A                                     ; None                                                ; 18.452 ns  ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; rDATAL[1]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.448 ns  ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; rDATAL[11]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.422 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; Test_CNVclk_cnt[2] ; SR[1]      ;
; N/A                                     ; None                                                ; 18.420 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]     ; Test_TCLK23[3]     ; SR[2]      ;
; N/A                                     ; None                                                ; 18.402 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; Test_CNVclk_cnt[3] ; SR[1]      ;
; N/A                                     ; None                                                ; 18.399 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]     ; Test_TCLK23[2]     ; SR[2]      ;
; N/A                                     ; None                                                ; 18.376 ns  ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; rDATAL[16]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.371 ns  ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; rDATAL[15]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.361 ns  ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; rDATAL[13]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.354 ns  ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; rDATAL[12]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.297 ns  ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; rDATAL[9]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.280 ns  ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; rDATAL[19]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.277 ns  ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; rDATAL[17]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.262 ns  ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; rDATAL[22]         ; SR[2]      ;
; N/A                                     ; None                                                ; 18.255 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; Test_CNVclk_cnt[2] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.235 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; Test_CNVclk_cnt[3] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.204 ns  ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; rDATAL[6]          ; SR[2]      ;
; N/A                                     ; None                                                ; 18.145 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; Test_CNVclk_cnt[5] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.982 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]     ; Test_TCLK23[0]     ; MCLK       ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                           ;                    ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------------------+--------------------+------------+


+--------------------------------------------------------------------------+
; tpd                                                                      ;
+-------+-------------------+-----------------+--------+-------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To                ;
+-------+-------------------+-----------------+--------+-------------------+
; N/A   ; None              ; 16.077 ns       ; SR[1]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 16.077 ns       ; SR[1]  ; SCKR              ;
; N/A   ; None              ; 15.910 ns       ; AVG[1] ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.910 ns       ; AVG[1] ; SCKR              ;
; N/A   ; None              ; 15.532 ns       ; SR[1]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 15.412 ns       ; SR[1]  ; SCKL              ;
; N/A   ; None              ; 15.365 ns       ; AVG[1] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 15.263 ns       ; AVG[0] ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.263 ns       ; AVG[0] ; SCKR              ;
; N/A   ; None              ; 15.246 ns       ; SR[0]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.246 ns       ; SR[0]  ; SCKR              ;
; N/A   ; None              ; 15.245 ns       ; AVG[1] ; SCKL              ;
; N/A   ; None              ; 15.238 ns       ; SR[1]  ; Test_ReadCLK      ;
; N/A   ; None              ; 15.071 ns       ; AVG[1] ; Test_ReadCLK      ;
; N/A   ; None              ; 14.718 ns       ; AVG[0] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 14.701 ns       ; SR[0]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 14.598 ns       ; AVG[0] ; SCKL              ;
; N/A   ; None              ; 14.581 ns       ; SR[0]  ; SCKL              ;
; N/A   ; None              ; 14.435 ns       ; AVG[2] ; Test_ADC_CLK      ;
; N/A   ; None              ; 14.435 ns       ; AVG[2] ; SCKR              ;
; N/A   ; None              ; 14.424 ns       ; AVG[0] ; Test_ReadCLK      ;
; N/A   ; None              ; 14.407 ns       ; SR[0]  ; Test_ReadCLK      ;
; N/A   ; None              ; 14.003 ns       ; SR[2]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 14.003 ns       ; SR[2]  ; SCKR              ;
; N/A   ; None              ; 13.890 ns       ; AVG[2] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 13.770 ns       ; AVG[2] ; SCKL              ;
; N/A   ; None              ; 13.596 ns       ; AVG[2] ; Test_ReadCLK      ;
; N/A   ; None              ; 13.458 ns       ; SR[2]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 13.338 ns       ; SR[2]  ; SCKL              ;
; N/A   ; None              ; 13.164 ns       ; SR[2]  ; Test_ReadCLK      ;
; N/A   ; None              ; 12.272 ns       ; SR[1]  ; nFS               ;
; N/A   ; None              ; 11.904 ns       ; AVG[0] ; nFS               ;
; N/A   ; None              ; 11.805 ns       ; AVG[1] ; nFS               ;
; N/A   ; None              ; 11.570 ns       ; SR[0]  ; nFS               ;
; N/A   ; None              ; 10.961 ns       ; SR[1]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.794 ns       ; AVG[1] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.739 ns       ; SR[1]  ; Fsox128           ;
; N/A   ; None              ; 10.706 ns       ; MCLK   ; Test_ADC_CLK      ;
; N/A   ; None              ; 10.706 ns       ; MCLK   ; SCKR              ;
; N/A   ; None              ; 10.450 ns       ; SR[1]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 10.283 ns       ; AVG[1] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 10.272 ns       ; AVG[1] ; Fsox128           ;
; N/A   ; None              ; 10.186 ns       ; AQMODE ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 10.161 ns       ; MCLK   ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 10.153 ns       ; SR[0]  ; Fso               ;
; N/A   ; None              ; 10.147 ns       ; AVG[0] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.130 ns       ; SR[0]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.077 ns       ; AVG[2] ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 10.041 ns       ; MCLK   ; SCKL              ;
; N/A   ; None              ; 9.867 ns        ; MCLK   ; Test_ReadCLK      ;
; N/A   ; None              ; 9.842 ns        ; SR[2]  ; nFS               ;
; N/A   ; None              ; 9.835 ns        ; AVG[0] ; Fsox128           ;
; N/A   ; None              ; 9.812 ns        ; SR[0]  ; Fsox128           ;
; N/A   ; None              ; 9.688 ns        ; AVG[2] ; nFS               ;
; N/A   ; None              ; 9.636 ns        ; AVG[0] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 9.619 ns        ; SR[0]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 9.459 ns        ; SR[1]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 9.336 ns        ; SR[1]  ; Fso               ;
; N/A   ; None              ; 9.319 ns        ; AVG[2] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 9.146 ns        ; SR[1]  ; Test_OutOfRange   ;
; N/A   ; None              ; 9.107 ns        ; SR[0]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 9.106 ns        ; SR[1]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 8.972 ns        ; AVG[2] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 8.887 ns        ; SR[2]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 8.679 ns        ; AVG[1] ; Test_OutOfRange   ;
; N/A   ; None              ; 8.639 ns        ; AVG[1] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 8.567 ns        ; AVG[2] ; Fsox128           ;
; N/A   ; None              ; 8.517 ns        ; AVG[1] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 8.376 ns        ; SR[2]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 8.311 ns        ; AVG[2] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 8.242 ns        ; AVG[0] ; Test_OutOfRange   ;
; N/A   ; None              ; 8.219 ns        ; SR[0]  ; Test_OutOfRange   ;
; N/A   ; None              ; 8.202 ns        ; AVG[0] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 8.179 ns        ; SR[0]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 7.984 ns        ; AVG[2] ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 7.960 ns        ; SR[2]  ; Fsox128           ;
; N/A   ; None              ; 7.943 ns        ; AVG[0] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 7.640 ns        ; AVG[1] ; Fso               ;
; N/A   ; None              ; 7.602 ns        ; AVG[1] ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 7.596 ns        ; SR[0]  ; Test_SpdifOK      ;
; N/A   ; None              ; 7.585 ns        ; AVG[1] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.451 ns        ; SR[1]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 7.291 ns        ; AQMODE ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.252 ns        ; AVG[0] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.203 ns        ; AVG[0] ; Fso               ;
; N/A   ; None              ; 7.202 ns        ; AVG[2] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.197 ns        ; AVG[0] ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 7.195 ns        ; SR[1]  ; Test_SpdifOK      ;
; N/A   ; None              ; 7.153 ns        ; AVG[1] ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 7.101 ns        ; AVG[0] ; Test_SEL_nFS[0]   ;
; N/A   ; None              ; 7.067 ns        ; AVG[1] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 7.019 ns        ; AQMODE ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 6.974 ns        ; AVG[2] ; Test_OutOfRange   ;
; N/A   ; None              ; 6.911 ns        ; AVG[0] ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 6.861 ns        ; AVG[2] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 6.855 ns        ; SR[0]  ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 6.814 ns        ; AQMODE ; Test_ADC_CLK      ;
; N/A   ; None              ; 6.814 ns        ; AQMODE ; SCKR              ;
; N/A   ; None              ; 6.767 ns        ; SR[0]  ; Test_SEL_nFS[0]   ;
; N/A   ; None              ; 6.743 ns        ; AVG[2] ; Fso               ;
; N/A   ; None              ; 6.732 ns        ; AQMODE ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 6.697 ns        ; SR[1]  ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 6.684 ns        ; AVG[1] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 6.676 ns        ; SR[2]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 6.632 ns        ; AVG[1] ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 6.618 ns        ; AVG[2] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 6.547 ns        ; AVG[0] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 6.524 ns        ; SR[0]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 6.522 ns        ; AVG[2] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 6.444 ns        ; AQMODE ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 6.444 ns        ; SR[2]  ; Test_SpdifOK      ;
; N/A   ; None              ; 6.367 ns        ; SR[2]  ; Test_OutOfRange   ;
; N/A   ; None              ; 6.269 ns        ; AQMODE ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 6.211 ns        ; AVG[0] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 6.149 ns        ; AQMODE ; SCKL              ;
; N/A   ; None              ; 6.110 ns        ; SR[2]  ; Fso               ;
; N/A   ; None              ; 6.094 ns        ; AVG[1] ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 6.036 ns        ; AVG[2] ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 5.975 ns        ; AQMODE ; Test_ReadCLK      ;
; N/A   ; None              ; 5.789 ns        ; SR[2]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 5.742 ns        ; SR[2]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 5.635 ns        ; AVG[0] ; Test_CK_cycle[2]  ;
+-------+-------------------+-----------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From   ; To                                        ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+
; N/A                                     ; None                                                ; 9.091 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 9.047 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 8.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.880 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.277 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 8.260 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 8.247 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.233 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 8.227 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.227 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.227 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.227 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.227 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 8.216 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 8.080 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.060 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.060 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.060 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.060 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 8.060 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.854 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 7.854 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.834 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.834 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.834 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.834 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.834 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.804 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.784 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.784 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.784 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.784 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.784 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.687 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.687 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.667 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.667 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.667 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.667 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.667 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.637 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.586 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.566 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.566 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.566 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.566 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.566 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 7.449 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 7.433 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.419 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.416 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.413 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.413 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.413 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.413 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.413 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.405 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 7.399 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.399 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.399 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.399 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.399 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 7.396 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.396 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.396 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.396 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.396 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.040 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.040 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.026 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 7.023 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 7.023 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.020 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.020 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.020 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.020 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.020 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 7.017 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 7.003 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.003 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.003 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.003 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 7.003 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.990 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.973 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 6.973 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.970 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.970 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.970 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.970 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.970 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.953 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.917 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 6.833 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.772 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.755 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.752 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.752 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.752 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.752 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.752 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.735 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.735 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.735 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.735 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.735 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 6.713 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 6.666 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.658 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.605 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.585 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.585 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.585 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.585 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.585 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.559 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.549 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.546 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.450 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.440 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 6.273 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.223 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.215 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 6.212 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.212 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.192 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.192 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.192 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.192 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.192 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.173 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.172 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 6.162 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.153 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.153 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.153 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.153 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.153 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.142 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.142 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.142 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.142 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.142 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.064 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 6.019 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.005 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.002 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 5.955 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 5.944 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.924 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.899 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.882 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 5.780 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 5.780 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.760 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.760 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.760 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.760 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.760 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.730 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.710 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.710 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.710 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.710 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.710 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.626 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.609 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 5.584 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 5.576 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.559 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 5.512 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.492 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.492 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.492 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.492 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.492 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.358 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.341 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 5.216 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.215 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 5.191 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.171 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 5.117 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.111 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 5.071 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;        ;                                           ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Feb 14 14:38:46 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off AA2380_MAXV -c AA2380-MAXV_TSTQ9
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "AVG[2]" is an undefined clock
    Info: Assuming node "SR[2]" is an undefined clock
    Info: Assuming node "AVG[0]" is an undefined clock
    Info: Assuming node "AVG[1]" is an undefined clock
    Info: Assuming node "SR[0]" is an undefined clock
    Info: Assuming node "SR[1]" is an undefined clock
    Info: Assuming node "MCLK" is an undefined clock
    Info: Assuming node "AQMODE" is an undefined clock
Warning: Found 66 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|T_CNVen_SHFT" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[3]~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux14~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux14~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux14~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux6~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux6~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux6~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux6~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux6~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|T_CNVen_SCK" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[7]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[8]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[9]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[10]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[6]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[11]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[12]" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[1]~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add2~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add2~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Equal2~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_ADC_SHIFT" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux7" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Fso" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|ReadCLK~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|AVGen_SCK" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_ReadCLK" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|AVGen_READ" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[5]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[4]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[2]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[3]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[0]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[1]" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SCKL" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|nFS" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|CNVA" as buffer
Info: Clock "AVG[2]" has Internal fmax of 47.46 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 21.072 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -8.324 ns
        Info: + Shortest clock path from clock "AVG[2]" to destination register is 4.217 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_D8; Fanout = 29; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.932 ns) + CELL(0.571 ns) = 3.211 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.432 ns) + CELL(0.574 ns) = 4.217 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 1.853 ns ( 43.94 % )
            Info: Total interconnect delay = 2.364 ns ( 56.06 % )
        Info: - Longest clock path from clock "AVG[2]" to source register is 12.541 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_D8; Fanout = 29; CLK Node = 'AVG[2]'
            Info: 2: + IC(2.016 ns) + CELL(0.319 ns) = 3.043 ns; Loc. = LC_X8_Y6_N3; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal2~0'
            Info: 3: + IC(1.263 ns) + CELL(0.319 ns) = 4.625 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 4: + IC(1.148 ns) + CELL(0.571 ns) = 6.344 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 5: + IC(1.149 ns) + CELL(0.462 ns) = 7.955 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 6: + IC(1.155 ns) + CELL(0.462 ns) = 9.572 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 7: + IC(0.458 ns) + CELL(0.125 ns) = 10.155 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 8: + IC(0.191 ns) + CELL(0.125 ns) = 10.471 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 9: + IC(1.496 ns) + CELL(0.574 ns) = 12.541 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 3.665 ns ( 29.22 % )
            Info: Total interconnect delay = 8.876 ns ( 70.78 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[2]" has Internal fmax of 46.93 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 21.308 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -8.442 ns
        Info: + Shortest clock path from clock "SR[2]" to destination register is 3.667 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_P9; Fanout = 19; CLK Node = 'SR[2]'
            Info: 2: + IC(1.491 ns) + CELL(0.462 ns) = 2.661 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.432 ns) + CELL(0.574 ns) = 3.667 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 1.744 ns ( 47.56 % )
            Info: Total interconnect delay = 1.923 ns ( 52.44 % )
        Info: - Longest clock path from clock "SR[2]" to source register is 12.109 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_P9; Fanout = 19; CLK Node = 'SR[2]'
            Info: 2: + IC(1.509 ns) + CELL(0.125 ns) = 2.342 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 3: + IC(0.455 ns) + CELL(0.125 ns) = 2.922 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 4: + IC(1.146 ns) + CELL(0.125 ns) = 4.193 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 5: + IC(1.148 ns) + CELL(0.571 ns) = 5.912 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 6: + IC(1.149 ns) + CELL(0.462 ns) = 7.523 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 7: + IC(1.155 ns) + CELL(0.462 ns) = 9.140 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 8: + IC(0.458 ns) + CELL(0.125 ns) = 9.723 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.191 ns) + CELL(0.125 ns) = 10.039 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.496 ns) + CELL(0.574 ns) = 12.109 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 3.402 ns ( 28.09 % )
            Info: Total interconnect delay = 8.707 ns ( 71.91 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "AVG[0]" has Internal fmax of 48.78 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 20.502 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -8.039 ns
        Info: + Shortest clock path from clock "AVG[0]" to destination register is 5.330 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_V5; Fanout = 19; CLK Node = 'AVG[0]'
            Info: 2: + IC(1.847 ns) + CELL(0.125 ns) = 2.680 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.324 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.574 ns) = 5.330 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 1.726 ns ( 32.38 % )
            Info: Total interconnect delay = 3.604 ns ( 67.62 % )
        Info: - Longest clock path from clock "AVG[0]" to source register is 13.369 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_V5; Fanout = 19; CLK Node = 'AVG[0]'
            Info: 2: + IC(1.845 ns) + CELL(0.125 ns) = 2.678 ns; Loc. = LC_X8_Y6_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.462 ns) + CELL(0.462 ns) = 3.602 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.182 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 5.453 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.172 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 8.783 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 10.400 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 10.983 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 11.299 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(1.496 ns) + CELL(0.574 ns) = 13.369 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 3.864 ns ( 28.90 % )
            Info: Total interconnect delay = 9.505 ns ( 71.10 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "AVG[1]" has Internal fmax of 47.8 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 20.922 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -8.249 ns
        Info: + Shortest clock path from clock "AVG[1]" to destination register is 5.767 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_K6; Fanout = 20; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.071 ns) + CELL(0.319 ns) = 3.117 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.761 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.574 ns) = 5.767 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 1.939 ns ( 33.62 % )
            Info: Total interconnect delay = 3.828 ns ( 66.38 % )
        Info: - Longest clock path from clock "AVG[1]" to source register is 14.016 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_K6; Fanout = 20; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.027 ns) + CELL(0.571 ns) = 3.325 ns; Loc. = LC_X8_Y6_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.462 ns) + CELL(0.462 ns) = 4.249 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.829 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.100 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.819 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.430 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.047 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.630 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 11.946 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(1.496 ns) + CELL(0.574 ns) = 14.016 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 4.329 ns ( 30.89 % )
            Info: Total interconnect delay = 9.687 ns ( 69.11 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[0]" has Internal fmax of 48.75 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 20.514 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -8.045 ns
        Info: + Shortest clock path from clock "SR[0]" to destination register is 5.307 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R9; Fanout = 17; CLK Node = 'SR[0]'
            Info: 2: + IC(1.487 ns) + CELL(0.462 ns) = 2.657 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.301 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.574 ns) = 5.307 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 2.063 ns ( 38.87 % )
            Info: Total interconnect delay = 3.244 ns ( 61.13 % )
        Info: - Longest clock path from clock "SR[0]" to source register is 13.352 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R9; Fanout = 17; CLK Node = 'SR[0]'
            Info: 2: + IC(1.491 ns) + CELL(0.462 ns) = 2.661 ns; Loc. = LC_X8_Y6_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.462 ns) + CELL(0.462 ns) = 3.585 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.165 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 5.436 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.155 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 8.766 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 10.383 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 10.966 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 11.282 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(1.496 ns) + CELL(0.574 ns) = 13.352 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 4.201 ns ( 31.46 % )
            Info: Total interconnect delay = 9.151 ns ( 68.54 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[1]" has Internal fmax of 49.21 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 20.322 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -7.949 ns
        Info: + Shortest clock path from clock "SR[1]" to destination register is 6.234 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
            Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 5.228 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.574 ns) = 6.234 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 2.172 ns ( 34.84 % )
            Info: Total interconnect delay = 4.062 ns ( 65.16 % )
        Info: - Longest clock path from clock "SR[1]" to source register is 14.183 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
            Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(0.513 ns) + CELL(0.319 ns) = 4.416 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.996 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.267 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.986 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.597 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.214 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.797 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 12.113 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(1.496 ns) + CELL(0.574 ns) = 14.183 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 4.167 ns ( 29.38 % )
            Info: Total interconnect delay = 10.016 ns ( 70.62 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "MCLK" has Internal fmax of 82.43 MHz between source register "F20_EmulateADC:inst1|BUSY_on" and destination register "F1_readADC_multimodes:inst2|sBUSYR" (period= 12.131 ns)
    Info: + Longest register to register delay is 1.849 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y6_N7; Fanout = 10; REG Node = 'F20_EmulateADC:inst1|BUSY_on'
        Info: 2: + IC(1.674 ns) + CELL(0.175 ns) = 1.849 ns; Loc. = LC_X7_Y8_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|sBUSYR'
        Info: Total cell delay = 0.175 ns ( 9.46 % )
        Info: Total interconnect delay = 1.674 ns ( 90.54 % )
    Info: - Smallest clock skew is -9.839 ns
        Info: + Shortest clock path from clock "MCLK" to destination register is 2.472 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_J6; Fanout = 35; CLK Node = 'MCLK'
            Info: 2: + IC(1.171 ns) + CELL(0.574 ns) = 2.472 ns; Loc. = LC_X7_Y8_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|sBUSYR'
            Info: Total cell delay = 1.301 ns ( 52.63 % )
            Info: Total interconnect delay = 1.171 ns ( 47.37 % )
        Info: - Longest clock path from clock "MCLK" to source register is 12.311 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_J6; Fanout = 35; CLK Node = 'MCLK'
            Info: 2: + IC(1.171 ns) + CELL(0.809 ns) = 2.707 ns; Loc. = LC_X9_Y8_N9; Fanout = 5; REG Node = 'F1_readADC_multimodes:inst2|MCLK_divider[6]'
            Info: 3: + IC(1.199 ns) + CELL(0.462 ns) = 4.368 ns; Loc. = LC_X11_Y8_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6~4'
            Info: 4: + IC(0.487 ns) + CELL(0.319 ns) = 5.174 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6~5'
            Info: 5: + IC(0.485 ns) + CELL(0.319 ns) = 5.978 ns; Loc. = LC_X11_Y8_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6'
            Info: 6: + IC(1.596 ns) + CELL(0.571 ns) = 8.145 ns; Loc. = LC_X9_Y7_N0; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 7: + IC(1.188 ns) + CELL(0.809 ns) = 10.142 ns; Loc. = LC_X9_Y6_N0; Fanout = 10; REG Node = 'F1_readADC_multimodes:inst2|CNVA'
            Info: 8: + IC(1.595 ns) + CELL(0.574 ns) = 12.311 ns; Loc. = LC_X4_Y6_N7; Fanout = 10; REG Node = 'F20_EmulateADC:inst1|BUSY_on'
            Info: Total cell delay = 4.590 ns ( 37.28 % )
            Info: Total interconnect delay = 7.721 ns ( 62.72 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
Info: Clock "AQMODE" has Internal fmax of 152.63 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SHFT" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SHFT" (period= 6.552 ns)
    Info: + Longest register to register delay is 1.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: 2: + IC(1.594 ns) + CELL(0.175 ns) = 1.769 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: Total cell delay = 0.175 ns ( 9.89 % )
        Info: Total interconnect delay = 1.594 ns ( 90.11 % )
    Info: - Smallest clock skew is -1.064 ns
        Info: + Shortest clock path from clock "AQMODE" to destination register is 3.856 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R8; Fanout = 10; CLK Node = 'AQMODE'
            Info: 2: + IC(1.364 ns) + CELL(0.462 ns) = 2.534 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.191 ns) + CELL(0.125 ns) = 2.850 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.574 ns) = 3.856 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: Total cell delay = 1.869 ns ( 48.47 % )
            Info: Total interconnect delay = 1.987 ns ( 51.53 % )
        Info: - Longest clock path from clock "AQMODE" to source register is 4.920 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R8; Fanout = 10; CLK Node = 'AQMODE'
            Info: 2: + IC(1.364 ns) + CELL(0.462 ns) = 2.534 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.191 ns) + CELL(0.125 ns) = 2.850 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(1.496 ns) + CELL(0.574 ns) = 4.920 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 1.869 ns ( 37.99 % )
            Info: Total interconnect delay = 3.051 ns ( 62.01 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[2]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "AVG[2]" (Hold time is 7.261 ns)
    Info: + Largest clock skew is 8.288 ns
        Info: + Longest clock path from clock "AVG[2]" to destination register is 15.908 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_D8; Fanout = 29; CLK Node = 'AVG[2]'
            Info: 2: + IC(2.016 ns) + CELL(0.319 ns) = 3.043 ns; Loc. = LC_X8_Y6_N3; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal2~0'
            Info: 3: + IC(1.263 ns) + CELL(0.319 ns) = 4.625 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 4: + IC(1.148 ns) + CELL(0.571 ns) = 6.344 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 5: + IC(1.149 ns) + CELL(0.462 ns) = 7.955 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 6: + IC(1.155 ns) + CELL(0.462 ns) = 9.572 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 7: + IC(0.458 ns) + CELL(0.125 ns) = 10.155 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 8: + IC(0.191 ns) + CELL(0.125 ns) = 10.471 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 9: + IC(0.432 ns) + CELL(0.809 ns) = 11.712 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 10: + IC(0.000 ns) + CELL(0.372 ns) = 12.084 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 11: + IC(3.250 ns) + CELL(0.574 ns) = 15.908 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 4.846 ns ( 30.46 % )
            Info: Total interconnect delay = 11.062 ns ( 69.54 % )
        Info: - Shortest clock path from clock "AVG[2]" to source register is 7.620 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_D8; Fanout = 29; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.932 ns) + CELL(0.571 ns) = 3.211 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.460 ns) + CELL(0.125 ns) = 3.796 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 4: + IC(3.250 ns) + CELL(0.574 ns) = 7.620 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 1.978 ns ( 25.96 % )
            Info: Total interconnect delay = 5.642 ns ( 74.04 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[2]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "SR[2]" (Hold time is 7.379 ns)
    Info: + Largest clock skew is 8.406 ns
        Info: + Longest clock path from clock "SR[2]" to destination register is 15.476 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_P9; Fanout = 19; CLK Node = 'SR[2]'
            Info: 2: + IC(1.509 ns) + CELL(0.125 ns) = 2.342 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 3: + IC(0.455 ns) + CELL(0.125 ns) = 2.922 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 4: + IC(1.146 ns) + CELL(0.125 ns) = 4.193 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 5: + IC(1.148 ns) + CELL(0.571 ns) = 5.912 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 6: + IC(1.149 ns) + CELL(0.462 ns) = 7.523 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 7: + IC(1.155 ns) + CELL(0.462 ns) = 9.140 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 8: + IC(0.458 ns) + CELL(0.125 ns) = 9.723 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.191 ns) + CELL(0.125 ns) = 10.039 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(0.432 ns) + CELL(0.809 ns) = 11.280 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 11: + IC(0.000 ns) + CELL(0.372 ns) = 11.652 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 12: + IC(3.250 ns) + CELL(0.574 ns) = 15.476 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 4.583 ns ( 29.61 % )
            Info: Total interconnect delay = 10.893 ns ( 70.39 % )
        Info: - Shortest clock path from clock "SR[2]" to source register is 7.070 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_P9; Fanout = 19; CLK Node = 'SR[2]'
            Info: 2: + IC(1.491 ns) + CELL(0.462 ns) = 2.661 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.460 ns) + CELL(0.125 ns) = 3.246 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 4: + IC(3.250 ns) + CELL(0.574 ns) = 7.070 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 1.869 ns ( 26.44 % )
            Info: Total interconnect delay = 5.201 ns ( 73.56 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[0]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F1_readADC_multimodes:inst2|r_DATAR[1]" and destination pin or register "F1_readADC_multimodes:inst2|r_DATAR[1]" for clock "AVG[0]" (Hold time is 7.242 ns)
    Info: + Largest clock skew is 8.576 ns
        Info: + Longest clock path from clock "AVG[0]" to destination register is 16.921 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_V5; Fanout = 19; CLK Node = 'AVG[0]'
            Info: 2: + IC(2.096 ns) + CELL(0.462 ns) = 3.266 ns; Loc. = LC_X8_Y8_N8; Fanout = 9; COMB Node = 'F1_readADC_multimodes:inst2|Add0~4'
            Info: 3: + IC(1.125 ns) + CELL(0.571 ns) = 4.962 ns; Loc. = LC_X11_Y8_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6~4'
            Info: 4: + IC(0.487 ns) + CELL(0.319 ns) = 5.768 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6~5'
            Info: 5: + IC(0.485 ns) + CELL(0.319 ns) = 6.572 ns; Loc. = LC_X11_Y8_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux6'
            Info: 6: + IC(1.596 ns) + CELL(0.571 ns) = 8.739 ns; Loc. = LC_X9_Y7_N0; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 7: + IC(1.597 ns) + CELL(0.809 ns) = 11.145 ns; Loc. = LC_X6_Y10_N9; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|AVGen_READ'
            Info: 8: + IC(1.609 ns) + CELL(0.462 ns) = 13.216 ns; Loc. = LC_X8_Y7_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
            Info: 9: + IC(3.131 ns) + CELL(0.574 ns) = 16.921 ns; Loc. = LC_X1_Y7_N1; Fanout = 4; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[1]'
            Info: Total cell delay = 4.795 ns ( 28.34 % )
            Info: Total interconnect delay = 12.126 ns ( 71.66 % )
        Info: - Shortest clock path from clock "AVG[0]" to source register is 8.345 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_V5; Fanout = 19; CLK Node = 'AVG[0]'
            Info: 2: + IC(1.847 ns) + CELL(0.125 ns) = 2.680 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.324 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.191 ns) + CELL(0.125 ns) = 4.640 ns; Loc. = LC_X8_Y7_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
            Info: 5: + IC(3.131 ns) + CELL(0.574 ns) = 8.345 ns; Loc. = LC_X1_Y7_N1; Fanout = 4; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[1]'
            Info: Total cell delay = 1.851 ns ( 22.18 % )
            Info: Total interconnect delay = 6.494 ns ( 77.82 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 1.237 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X1_Y7_N1; Fanout = 4; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[1]'
        Info: 2: + IC(0.574 ns) + CELL(0.663 ns) = 1.237 ns; Loc. = LC_X1_Y7_N1; Fanout = 4; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[1]'
        Info: Total cell delay = 0.663 ns ( 53.60 % )
        Info: Total interconnect delay = 0.574 ns ( 46.40 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[1]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "AVG[1]" (Hold time is 7.186 ns)
    Info: + Largest clock skew is 8.213 ns
        Info: + Longest clock path from clock "AVG[1]" to destination register is 17.383 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_K6; Fanout = 20; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.027 ns) + CELL(0.571 ns) = 3.325 ns; Loc. = LC_X8_Y6_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.462 ns) + CELL(0.462 ns) = 4.249 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.829 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.100 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.819 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.430 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.047 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.630 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 11.946 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(0.432 ns) + CELL(0.809 ns) = 13.187 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 12: + IC(0.000 ns) + CELL(0.372 ns) = 13.559 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 13: + IC(3.250 ns) + CELL(0.574 ns) = 17.383 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 5.510 ns ( 31.70 % )
            Info: Total interconnect delay = 11.873 ns ( 68.30 % )
        Info: - Shortest clock path from clock "AVG[1]" to source register is 9.170 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_K6; Fanout = 20; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.071 ns) + CELL(0.319 ns) = 3.117 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.761 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.460 ns) + CELL(0.125 ns) = 5.346 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.250 ns) + CELL(0.574 ns) = 9.170 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 2.064 ns ( 22.51 % )
            Info: Total interconnect delay = 7.106 ns ( 77.49 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[0]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "SR[0]" (Hold time is 6.982 ns)
    Info: + Largest clock skew is 8.009 ns
        Info: + Longest clock path from clock "SR[0]" to destination register is 16.719 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R9; Fanout = 17; CLK Node = 'SR[0]'
            Info: 2: + IC(1.491 ns) + CELL(0.462 ns) = 2.661 ns; Loc. = LC_X8_Y6_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.462 ns) + CELL(0.462 ns) = 3.585 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.165 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 5.436 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.155 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 8.766 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 10.383 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 10.966 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 11.282 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(0.432 ns) + CELL(0.809 ns) = 12.523 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 12: + IC(0.000 ns) + CELL(0.372 ns) = 12.895 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 13: + IC(3.250 ns) + CELL(0.574 ns) = 16.719 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 5.382 ns ( 32.19 % )
            Info: Total interconnect delay = 11.337 ns ( 67.81 % )
        Info: - Shortest clock path from clock "SR[0]" to source register is 8.710 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R9; Fanout = 17; CLK Node = 'SR[0]'
            Info: 2: + IC(1.487 ns) + CELL(0.462 ns) = 2.657 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 4.301 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.460 ns) + CELL(0.125 ns) = 4.886 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.250 ns) + CELL(0.574 ns) = 8.710 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 2.188 ns ( 25.12 % )
            Info: Total interconnect delay = 6.522 ns ( 74.88 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[1]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "SR[1]" (Hold time is 6.886 ns)
    Info: + Largest clock skew is 7.913 ns
        Info: + Longest clock path from clock "SR[1]" to destination register is 17.550 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
            Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(0.513 ns) + CELL(0.319 ns) = 4.416 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.996 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.267 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.986 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
            Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.597 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
            Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.214 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
            Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.797 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 12.113 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 11: + IC(0.432 ns) + CELL(0.809 ns) = 13.354 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 12: + IC(0.000 ns) + CELL(0.372 ns) = 13.726 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 13: + IC(3.250 ns) + CELL(0.574 ns) = 17.550 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 5.348 ns ( 30.47 % )
            Info: Total interconnect delay = 12.202 ns ( 69.53 % )
        Info: - Shortest clock path from clock "SR[1]" to source register is 9.637 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
            Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.325 ns) + CELL(0.319 ns) = 5.228 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.460 ns) + CELL(0.125 ns) = 5.813 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.250 ns) + CELL(0.574 ns) = 9.637 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 2.297 ns ( 23.84 % )
            Info: Total interconnect delay = 7.340 ns ( 76.16 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "MCLK" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F1_readADC_multimodes:inst2|MCLK_div_Clear" and destination pin or register "F1_readADC_multimodes:inst2|CNVen_SCK" for clock "MCLK" (Hold time is 5.419 ns)
    Info: + Largest clock skew is 7.571 ns
        Info: + Longest clock path from clock "MCLK" to destination register is 10.043 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_J6; Fanout = 35; CLK Node = 'MCLK'
            Info: 2: + IC(1.171 ns) + CELL(0.809 ns) = 2.707 ns; Loc. = LC_X9_Y8_N6; Fanout = 5; REG Node = 'F1_readADC_multimodes:inst2|MCLK_divider[3]'
            Info: 3: + IC(1.286 ns) + CELL(0.319 ns) = 4.312 ns; Loc. = LC_X8_Y8_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~1'
            Info: 4: + IC(0.723 ns) + CELL(0.462 ns) = 5.497 ns; Loc. = LC_X7_Y8_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
            Info: 5: + IC(0.448 ns) + CELL(0.462 ns) = 6.407 ns; Loc. = LC_X7_Y8_N5; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 6: + IC(1.195 ns) + CELL(0.319 ns) = 7.921 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 7: + IC(0.191 ns) + CELL(0.125 ns) = 8.237 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 8: + IC(1.232 ns) + CELL(0.574 ns) = 10.043 ns; Loc. = LC_X7_Y8_N1; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 3.797 ns ( 37.81 % )
            Info: Total interconnect delay = 6.246 ns ( 62.19 % )
        Info: - Shortest clock path from clock "MCLK" to source register is 2.472 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_J6; Fanout = 35; CLK Node = 'MCLK'
            Info: 2: + IC(1.171 ns) + CELL(0.574 ns) = 2.472 ns; Loc. = LC_X6_Y9_N5; Fanout = 19; REG Node = 'F1_readADC_multimodes:inst2|MCLK_div_Clear'
            Info: Total cell delay = 1.301 ns ( 52.63 % )
            Info: Total interconnect delay = 1.171 ns ( 47.37 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 2.055 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y9_N5; Fanout = 19; REG Node = 'F1_readADC_multimodes:inst2|MCLK_div_Clear'
        Info: 2: + IC(1.278 ns) + CELL(0.777 ns) = 2.055 ns; Loc. = LC_X7_Y8_N1; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: Total cell delay = 0.777 ns ( 37.81 % )
        Info: Total interconnect delay = 1.278 ns ( 62.19 % )
    Info: + Micro hold delay of destination is 0.138 ns
Warning: Circuit may not operate. Detected 1 non-operational path(s) clocked by clock "AQMODE" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst|SRDATA[2]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[3]" for clock "AQMODE" (Hold time is 1 ps)
    Info: + Largest clock skew is 1.028 ns
        Info: + Longest clock path from clock "AQMODE" to destination register is 8.287 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R8; Fanout = 10; CLK Node = 'AQMODE'
            Info: 2: + IC(1.364 ns) + CELL(0.462 ns) = 2.534 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.191 ns) + CELL(0.125 ns) = 2.850 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.432 ns) + CELL(0.809 ns) = 4.091 ns; Loc. = LC_X8_Y7_N0; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: 5: + IC(0.000 ns) + CELL(0.372 ns) = 4.463 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 6: + IC(3.250 ns) + CELL(0.574 ns) = 8.287 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
            Info: Total cell delay = 3.050 ns ( 36.80 % )
            Info: Total interconnect delay = 5.237 ns ( 63.20 % )
        Info: - Shortest clock path from clock "AQMODE" to source register is 7.259 ns
            Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R8; Fanout = 10; CLK Node = 'AQMODE'
            Info: 2: + IC(1.364 ns) + CELL(0.462 ns) = 2.534 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.191 ns) + CELL(0.125 ns) = 2.850 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.460 ns) + CELL(0.125 ns) = 3.435 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.250 ns) + CELL(0.574 ns) = 7.259 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
            Info: Total cell delay = 1.994 ns ( 27.47 % )
            Info: Total interconnect delay = 5.265 ns ( 72.53 % )
    Info: - Micro clock to output delay of source is 0.235 ns
    Info: - Shortest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; REG Node = 'F20_EmulateADC:inst|SRDATA[2]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X11_Y5_N5; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[3]'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
    Info: + Micro hold delay of destination is 0.138 ns
Info: tsu for register "F1_readADC_multimodes:inst2|AVGen_READ" (data pin = "AQMODE", clock pin = "SR[2]") is 14.574 ns
    Info: + Longest pin to register delay is 19.071 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_R8; Fanout = 10; CLK Node = 'AQMODE'
        Info: 2: + IC(1.812 ns) + CELL(0.125 ns) = 2.645 ns; Loc. = LC_X6_Y10_N5; Fanout = 14; COMB Node = 'F1_readADC_multimodes:inst2|Test_CK_cycle[0]~8'
        Info: 3: + IC(1.645 ns) + CELL(0.467 ns) = 4.757 ns; Loc. = LC_X5_Y8_N2; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[0]~COUT'
        Info: 4: + IC(0.000 ns) + CELL(0.509 ns) = 5.266 ns; Loc. = LC_X5_Y8_N3; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~20'
        Info: 5: + IC(1.197 ns) + CELL(0.467 ns) = 6.930 ns; Loc. = LC_X5_Y9_N1; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~17'
        Info: 6: + IC(0.000 ns) + CELL(0.077 ns) = 7.007 ns; Loc. = LC_X5_Y9_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~12'
        Info: 7: + IC(0.000 ns) + CELL(0.077 ns) = 7.084 ns; Loc. = LC_X5_Y9_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~7'
        Info: 8: + IC(0.000 ns) + CELL(0.509 ns) = 7.593 ns; Loc. = LC_X5_Y9_N4; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~0'
        Info: 9: + IC(1.496 ns) + CELL(0.125 ns) = 9.214 ns; Loc. = LC_X5_Y10_N8; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|StageOut[10]~4'
        Info: 10: + IC(1.221 ns) + CELL(0.467 ns) = 10.902 ns; Loc. = LC_X5_Y9_N6; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~17'
        Info: 11: + IC(0.000 ns) + CELL(0.077 ns) = 10.979 ns; Loc. = LC_X5_Y9_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~12'
        Info: 12: + IC(0.000 ns) + CELL(0.077 ns) = 11.056 ns; Loc. = LC_X5_Y9_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~7'
        Info: 13: + IC(0.000 ns) + CELL(0.509 ns) = 11.565 ns; Loc. = LC_X5_Y9_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~0'
        Info: 14: + IC(1.554 ns) + CELL(0.125 ns) = 13.244 ns; Loc. = LC_X6_Y10_N3; Fanout = 5; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|selnose[18]'
        Info: 15: + IC(0.751 ns) + CELL(0.319 ns) = 14.314 ns; Loc. = LC_X5_Y10_N9; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|StageOut[16]~5'
        Info: 16: + IC(0.443 ns) + CELL(0.467 ns) = 15.224 ns; Loc. = LC_X5_Y10_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~17'
        Info: 17: + IC(0.000 ns) + CELL(0.163 ns) = 15.387 ns; Loc. = LC_X5_Y10_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~12'
        Info: 18: + IC(0.000 ns) + CELL(0.609 ns) = 15.996 ns; Loc. = LC_X5_Y10_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~0'
        Info: 19: + IC(0.727 ns) + CELL(0.319 ns) = 17.042 ns; Loc. = LC_X6_Y10_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~0'
        Info: 20: + IC(0.458 ns) + CELL(0.125 ns) = 17.625 ns; Loc. = LC_X6_Y10_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~1'
        Info: 21: + IC(0.191 ns) + CELL(0.125 ns) = 17.941 ns; Loc. = LC_X6_Y10_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~2'
        Info: 22: + IC(0.191 ns) + CELL(0.125 ns) = 18.257 ns; Loc. = LC_X6_Y10_N2; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~3'
        Info: 23: + IC(0.445 ns) + CELL(0.369 ns) = 19.071 ns; Loc. = LC_X6_Y10_N9; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|AVGen_READ'
        Info: Total cell delay = 6.940 ns ( 36.39 % )
        Info: Total interconnect delay = 12.131 ns ( 63.61 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "SR[2]" to destination register is 4.705 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_P9; Fanout = 19; CLK Node = 'SR[2]'
        Info: 2: + IC(1.507 ns) + CELL(0.319 ns) = 2.534 ns; Loc. = LC_X9_Y7_N0; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
        Info: 3: + IC(1.597 ns) + CELL(0.574 ns) = 4.705 ns; Loc. = LC_X6_Y10_N9; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|AVGen_READ'
        Info: Total cell delay = 1.601 ns ( 34.03 % )
        Info: Total interconnect delay = 3.104 ns ( 65.97 % )
Info: tco from clock "SR[1]" to destination pin "rDATAL[18]" through register "F1_readADC_multimodes:inst2|r_DATAR[18]" is 21.390 ns
    Info: + Longest clock path from clock "SR[1]" to source register is 17.431 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
        Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
        Info: 3: + IC(0.513 ns) + CELL(0.319 ns) = 4.416 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
        Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.996 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
        Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.267 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
        Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.986 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
        Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.597 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
        Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.214 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
        Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.797 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
        Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 12.113 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
        Info: 11: + IC(0.432 ns) + CELL(0.809 ns) = 13.354 ns; Loc. = LC_X8_Y7_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
        Info: 12: + IC(0.000 ns) + CELL(0.372 ns) = 13.726 ns; Loc. = LC_X8_Y7_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
        Info: 13: + IC(3.131 ns) + CELL(0.574 ns) = 17.431 ns; Loc. = LC_X5_Y12_N8; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[18]'
        Info: Total cell delay = 5.348 ns ( 30.68 % )
        Info: Total interconnect delay = 12.083 ns ( 69.32 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 3.724 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y12_N8; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[18]'
        Info: 2: + IC(2.270 ns) + CELL(1.454 ns) = 3.724 ns; Loc. = PIN_D18; Fanout = 0; PIN Node = 'rDATAL[18]'
        Info: Total cell delay = 1.454 ns ( 39.04 % )
        Info: Total interconnect delay = 2.270 ns ( 60.96 % )
Info: Longest tpd from source pin "SR[1]" to destination pin "Test_ADC_CLK" is 16.077 ns
    Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
    Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
    Info: 3: + IC(0.513 ns) + CELL(0.319 ns) = 4.416 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
    Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.996 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
    Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.267 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
    Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.986 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
    Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.597 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
    Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.214 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
    Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.797 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
    Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 12.113 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
    Info: 11: + IC(0.460 ns) + CELL(0.125 ns) = 12.698 ns; Loc. = LC_X8_Y7_N0; Fanout = 32; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
    Info: 12: + IC(1.925 ns) + CELL(1.454 ns) = 16.077 ns; Loc. = PIN_V7; Fanout = 0; PIN Node = 'Test_ADC_CLK'
    Info: Total cell delay = 5.172 ns ( 32.17 % )
    Info: Total interconnect delay = 10.905 ns ( 67.83 % )
Info: th for register "F1_readADC_multimodes:inst2|CNVen_SHFT" (data pin = "AVG[1]", clock pin = "SR[1]") is 9.091 ns
    Info: + Longest clock path from clock "SR[1]" to destination register is 14.183 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_K15; Fanout = 15; CLK Node = 'SR[1]'
        Info: 2: + IC(2.305 ns) + CELL(0.571 ns) = 3.584 ns; Loc. = LC_X8_Y6_N6; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
        Info: 3: + IC(0.513 ns) + CELL(0.319 ns) = 4.416 ns; Loc. = LC_X8_Y6_N1; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
        Info: 4: + IC(0.455 ns) + CELL(0.125 ns) = 4.996 ns; Loc. = LC_X8_Y6_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
        Info: 5: + IC(1.146 ns) + CELL(0.125 ns) = 6.267 ns; Loc. = LC_X8_Y7_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
        Info: 6: + IC(1.148 ns) + CELL(0.571 ns) = 7.986 ns; Loc. = LC_X8_Y6_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2'
        Info: 7: + IC(1.149 ns) + CELL(0.462 ns) = 9.597 ns; Loc. = LC_X9_Y8_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14~4'
        Info: 8: + IC(1.155 ns) + CELL(0.462 ns) = 11.214 ns; Loc. = LC_X8_Y7_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux14'
        Info: 9: + IC(0.458 ns) + CELL(0.125 ns) = 11.797 ns; Loc. = LC_X8_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
        Info: 10: + IC(0.191 ns) + CELL(0.125 ns) = 12.113 ns; Loc. = LC_X8_Y7_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
        Info: 11: + IC(1.496 ns) + CELL(0.574 ns) = 14.183 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: Total cell delay = 4.167 ns ( 29.38 % )
        Info: Total interconnect delay = 10.016 ns ( 70.62 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 5.230 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_K6; Fanout = 20; CLK Node = 'AVG[1]'
        Info: 2: + IC(1.578 ns) + CELL(0.319 ns) = 2.624 ns; Loc. = LC_X5_Y8_N6; Fanout = 9; COMB Node = 'F1_readADC_multimodes:inst2|Test_CK_cycle[0]~7'
        Info: 3: + IC(0.465 ns) + CELL(0.571 ns) = 3.660 ns; Loc. = LC_X5_Y8_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan4~1'
        Info: 4: + IC(0.450 ns) + CELL(0.125 ns) = 4.235 ns; Loc. = LC_X5_Y8_N5; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan4~2'
        Info: 5: + IC(0.493 ns) + CELL(0.502 ns) = 5.230 ns; Loc. = LC_X5_Y8_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: Total cell delay = 2.244 ns ( 42.91 % )
        Info: Total interconnect delay = 2.986 ns ( 57.09 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 164 megabytes
    Info: Processing ended: Wed Feb 14 14:38:47 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:03


