# 1. Introduction

半導体産業は過去50年以上にわたり **Moore’s Law** に従って微細化を進めてきた。  
その進化の過程は大きく分けて以下の4ステージに整理できる：

1. **Planar MOSFET** – 平面構造による基本的CMOS設計  
2. **FinFET** – チャネルの立体化による短チャネル効果抑制  
3. **Gate-All-Around (GAA)** – 全方向ゲートによる制御性最大化  
4. **Complementary FET (CFET)** – nFETとpFETの垂直積層による密度極限  

しかし、CFETの次には従来型CMOSスケーリングでは対応できない物理限界が待ち受けている。  
そこで登場するのが **量子デバイス (Quantum Semiconductors)** である。

---

## 1.1 Moore’s Law とその限界

- **定義**: 集積回路におけるトランジスタ数はおよそ18〜24か月で2倍になるという経験則。  
- **限界要因**:
  - **短チャネル効果 (SCE)**: ゲート長の縮小に伴う電気的制御の劣化  
  - **リーク電流**: ゲート酸化膜の極薄化に伴うトンネル電流増大  
  - **熱雑音**: 動作電圧の低下によりS/N比が悪化  

数式的に短チャネル補正を表すと、臨界電圧 $V_{th}$ の変化は次のように近似される：

$$
\Delta V_{th} \approx \frac{q N_{dep} t_{ox}^2}{2 \epsilon_{si} L^2}
$$

ここで  
- $L$: チャネル長  
- $t_{ox}$: 酸化膜厚  
- $N_{dep}$: チャネル不純物濃度  
- $\epsilon_{si}$: シリコンの誘電率  

$L$ が縮小すると $\Delta V_{th}$ が急増し、制御困難となる。

---

## 1.2 ポストCMOSの必要性

- CFETによってトランジスタ密度は理論限界に近づくが、**消費電力・信号遅延・熱管理** の問題は残る。  
- 「微細化」から「新しい計算原理」へのシフトが必然となる。  
- その最有力候補が **量子コンピューティング** である。  

---

## 1.3 教育的意義

- 学生が「PlanarからQuantumまで」を一貫して学ぶことで、技術ロードマップを俯瞰できる。  
- Quantumを「別世界の話」ではなく「CMOSの自然な延長」と理解できる。  
- 本チュートリアルは、**Edusemi-Plus** カリキュラムの「ポストCFET」モジュールとして設計されている。  
