// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

`timescale 1 ns / 1 ps 

module myproject (
        ap_start,
        start_full_n,
        start_out,
        start_write,
        conv1_input_V_data_0_V_dout,
        conv1_input_V_data_0_V_empty_n,
        conv1_input_V_data_0_V_read,
        conv1_input_V_data_1_V_dout,
        conv1_input_V_data_1_V_empty_n,
        conv1_input_V_data_1_V_read,
        conv1_input_V_data_2_V_dout,
        conv1_input_V_data_2_V_empty_n,
        conv1_input_V_data_2_V_read,
        layer12_out_V_data_0_V_din,
        layer12_out_V_data_0_V_full_n,
        layer12_out_V_data_0_V_write,
        layer12_out_V_data_1_V_din,
        layer12_out_V_data_1_V_full_n,
        layer12_out_V_data_1_V_write,
        layer12_out_V_data_2_V_din,
        layer12_out_V_data_2_V_full_n,
        layer12_out_V_data_2_V_write,
        layer12_out_V_data_3_V_din,
        layer12_out_V_data_3_V_full_n,
        layer12_out_V_data_3_V_write,
        ap_clk,
        ap_rst,
        ap_done,
        ap_ready,
        ap_idle,
        ap_continue
);


input   ap_start;
input   start_full_n;
output   start_out;
output   start_write;
input  [15:0] conv1_input_V_data_0_V_dout;
input   conv1_input_V_data_0_V_empty_n;
output   conv1_input_V_data_0_V_read;
input  [15:0] conv1_input_V_data_1_V_dout;
input   conv1_input_V_data_1_V_empty_n;
output   conv1_input_V_data_1_V_read;
input  [15:0] conv1_input_V_data_2_V_dout;
input   conv1_input_V_data_2_V_empty_n;
output   conv1_input_V_data_2_V_read;
output  [15:0] layer12_out_V_data_0_V_din;
input   layer12_out_V_data_0_V_full_n;
output   layer12_out_V_data_0_V_write;
output  [15:0] layer12_out_V_data_1_V_din;
input   layer12_out_V_data_1_V_full_n;
output   layer12_out_V_data_1_V_write;
output  [15:0] layer12_out_V_data_2_V_din;
input   layer12_out_V_data_2_V_full_n;
output   layer12_out_V_data_2_V_write;
output  [15:0] layer12_out_V_data_3_V_din;
input   layer12_out_V_data_3_V_full_n;
output   layer12_out_V_data_3_V_write;
input   ap_clk;
input   ap_rst;
output   ap_done;
output   ap_ready;
output   ap_idle;
input   ap_continue;

reg start_write;

reg    real_start;
reg    start_once_reg;
wire    internal_ap_ready;
wire    conv_2d_cl_1_U0_ap_start;
wire    conv_2d_cl_1_U0_ap_done;
wire    conv_2d_cl_1_U0_ap_continue;
wire    conv_2d_cl_1_U0_ap_idle;
wire    conv_2d_cl_1_U0_ap_ready;
wire    conv_2d_cl_1_U0_start_out;
wire    conv_2d_cl_1_U0_start_write;
wire    conv_2d_cl_1_U0_data_V_data_0_V_read;
wire    conv_2d_cl_1_U0_data_V_data_1_V_read;
wire    conv_2d_cl_1_U0_data_V_data_2_V_read;
wire   [15:0] conv_2d_cl_1_U0_res_V_data_0_V_din;
wire    conv_2d_cl_1_U0_res_V_data_0_V_write;
wire   [15:0] conv_2d_cl_1_U0_res_V_data_1_V_din;
wire    conv_2d_cl_1_U0_res_V_data_1_V_write;
wire   [15:0] conv_2d_cl_1_U0_res_V_data_2_V_din;
wire    conv_2d_cl_1_U0_res_V_data_2_V_write;
wire   [15:0] conv_2d_cl_1_U0_res_V_data_3_V_din;
wire    conv_2d_cl_1_U0_res_V_data_3_V_write;
wire    relu_1_U0_ap_start;
wire    relu_1_U0_ap_done;
wire    relu_1_U0_ap_continue;
wire    relu_1_U0_ap_idle;
wire    relu_1_U0_ap_ready;
wire    relu_1_U0_start_out;
wire    relu_1_U0_start_write;
wire    relu_1_U0_data_V_data_0_V_read;
wire    relu_1_U0_data_V_data_1_V_read;
wire    relu_1_U0_data_V_data_2_V_read;
wire    relu_1_U0_data_V_data_3_V_read;
wire   [5:0] relu_1_U0_res_V_data_0_V_din;
wire    relu_1_U0_res_V_data_0_V_write;
wire   [5:0] relu_1_U0_res_V_data_1_V_din;
wire    relu_1_U0_res_V_data_1_V_write;
wire   [5:0] relu_1_U0_res_V_data_2_V_din;
wire    relu_1_U0_res_V_data_2_V_write;
wire   [5:0] relu_1_U0_res_V_data_3_V_din;
wire    relu_1_U0_res_V_data_3_V_write;
wire    pooling2d_cl_1_U0_ap_start;
wire    pooling2d_cl_1_U0_ap_done;
wire    pooling2d_cl_1_U0_ap_continue;
wire    pooling2d_cl_1_U0_ap_idle;
wire    pooling2d_cl_1_U0_ap_ready;
wire    pooling2d_cl_1_U0_start_out;
wire    pooling2d_cl_1_U0_start_write;
wire    pooling2d_cl_1_U0_data_V_data_0_V_read;
wire    pooling2d_cl_1_U0_data_V_data_1_V_read;
wire    pooling2d_cl_1_U0_data_V_data_2_V_read;
wire    pooling2d_cl_1_U0_data_V_data_3_V_read;
wire   [15:0] pooling2d_cl_1_U0_res_V_data_0_V_din;
wire    pooling2d_cl_1_U0_res_V_data_0_V_write;
wire   [15:0] pooling2d_cl_1_U0_res_V_data_1_V_din;
wire    pooling2d_cl_1_U0_res_V_data_1_V_write;
wire   [15:0] pooling2d_cl_1_U0_res_V_data_2_V_din;
wire    pooling2d_cl_1_U0_res_V_data_2_V_write;
wire   [15:0] pooling2d_cl_1_U0_res_V_data_3_V_din;
wire    pooling2d_cl_1_U0_res_V_data_3_V_write;
wire    conv_2d_cl_U0_ap_start;
wire    conv_2d_cl_U0_ap_done;
wire    conv_2d_cl_U0_ap_continue;
wire    conv_2d_cl_U0_ap_idle;
wire    conv_2d_cl_U0_ap_ready;
wire    conv_2d_cl_U0_start_out;
wire    conv_2d_cl_U0_start_write;
wire    conv_2d_cl_U0_data_V_data_0_V_read;
wire    conv_2d_cl_U0_data_V_data_1_V_read;
wire    conv_2d_cl_U0_data_V_data_2_V_read;
wire    conv_2d_cl_U0_data_V_data_3_V_read;
wire   [15:0] conv_2d_cl_U0_res_V_data_0_V_din;
wire    conv_2d_cl_U0_res_V_data_0_V_write;
wire   [15:0] conv_2d_cl_U0_res_V_data_1_V_din;
wire    conv_2d_cl_U0_res_V_data_1_V_write;
wire   [15:0] conv_2d_cl_U0_res_V_data_2_V_din;
wire    conv_2d_cl_U0_res_V_data_2_V_write;
wire   [15:0] conv_2d_cl_U0_res_V_data_3_V_din;
wire    conv_2d_cl_U0_res_V_data_3_V_write;
wire    relu_U0_ap_start;
wire    relu_U0_ap_done;
wire    relu_U0_ap_continue;
wire    relu_U0_ap_idle;
wire    relu_U0_ap_ready;
wire    relu_U0_start_out;
wire    relu_U0_start_write;
wire    relu_U0_data_V_data_0_V_read;
wire    relu_U0_data_V_data_1_V_read;
wire    relu_U0_data_V_data_2_V_read;
wire    relu_U0_data_V_data_3_V_read;
wire   [5:0] relu_U0_res_V_data_0_V_din;
wire    relu_U0_res_V_data_0_V_write;
wire   [5:0] relu_U0_res_V_data_1_V_din;
wire    relu_U0_res_V_data_1_V_write;
wire   [5:0] relu_U0_res_V_data_2_V_din;
wire    relu_U0_res_V_data_2_V_write;
wire   [5:0] relu_U0_res_V_data_3_V_din;
wire    relu_U0_res_V_data_3_V_write;
wire    pooling2d_cl_U0_ap_start;
wire    pooling2d_cl_U0_ap_done;
wire    pooling2d_cl_U0_ap_continue;
wire    pooling2d_cl_U0_ap_idle;
wire    pooling2d_cl_U0_ap_ready;
wire    pooling2d_cl_U0_start_out;
wire    pooling2d_cl_U0_start_write;
wire    pooling2d_cl_U0_data_V_data_0_V_read;
wire    pooling2d_cl_U0_data_V_data_1_V_read;
wire    pooling2d_cl_U0_data_V_data_2_V_read;
wire    pooling2d_cl_U0_data_V_data_3_V_read;
wire   [15:0] pooling2d_cl_U0_res_V_data_0_V_din;
wire    pooling2d_cl_U0_res_V_data_0_V_write;
wire   [15:0] pooling2d_cl_U0_res_V_data_1_V_din;
wire    pooling2d_cl_U0_res_V_data_1_V_write;
wire   [15:0] pooling2d_cl_U0_res_V_data_2_V_din;
wire    pooling2d_cl_U0_res_V_data_2_V_write;
wire   [15:0] pooling2d_cl_U0_res_V_data_3_V_din;
wire    pooling2d_cl_U0_res_V_data_3_V_write;
wire    dense_U0_ap_start;
wire    dense_U0_ap_done;
wire    dense_U0_ap_continue;
wire    dense_U0_ap_idle;
wire    dense_U0_ap_ready;
wire    dense_U0_start_out;
wire    dense_U0_start_write;
wire    dense_U0_data_stream_V_data_0_V_read;
wire    dense_U0_data_stream_V_data_1_V_read;
wire    dense_U0_data_stream_V_data_2_V_read;
wire    dense_U0_data_stream_V_data_3_V_read;
wire   [15:0] dense_U0_res_stream_V_data_0_V_din;
wire    dense_U0_res_stream_V_data_0_V_write;
wire   [15:0] dense_U0_res_stream_V_data_1_V_din;
wire    dense_U0_res_stream_V_data_1_V_write;
wire   [15:0] dense_U0_res_stream_V_data_2_V_din;
wire    dense_U0_res_stream_V_data_2_V_write;
wire   [15:0] dense_U0_res_stream_V_data_3_V_din;
wire    dense_U0_res_stream_V_data_3_V_write;
wire    softmax_U0_ap_start;
wire    softmax_U0_ap_done;
wire    softmax_U0_ap_continue;
wire    softmax_U0_ap_idle;
wire    softmax_U0_ap_ready;
wire    softmax_U0_data_V_data_0_V_read;
wire    softmax_U0_data_V_data_1_V_read;
wire    softmax_U0_data_V_data_2_V_read;
wire    softmax_U0_data_V_data_3_V_read;
wire   [15:0] softmax_U0_res_V_data_0_V_din;
wire    softmax_U0_res_V_data_0_V_write;
wire   [15:0] softmax_U0_res_V_data_1_V_din;
wire    softmax_U0_res_V_data_1_V_write;
wire   [15:0] softmax_U0_res_V_data_2_V_din;
wire    softmax_U0_res_V_data_2_V_write;
wire   [15:0] softmax_U0_res_V_data_3_V_din;
wire    softmax_U0_res_V_data_3_V_write;
wire    ap_sync_continue;
wire    layer2_out_V_data_0_full_n;
wire   [15:0] layer2_out_V_data_0_dout;
wire    layer2_out_V_data_0_empty_n;
wire    layer2_out_V_data_1_full_n;
wire   [15:0] layer2_out_V_data_1_dout;
wire    layer2_out_V_data_1_empty_n;
wire    layer2_out_V_data_2_full_n;
wire   [15:0] layer2_out_V_data_2_dout;
wire    layer2_out_V_data_2_empty_n;
wire    layer2_out_V_data_3_full_n;
wire   [15:0] layer2_out_V_data_3_dout;
wire    layer2_out_V_data_3_empty_n;
wire    layer4_out_V_data_0_full_n;
wire   [5:0] layer4_out_V_data_0_dout;
wire    layer4_out_V_data_0_empty_n;
wire    layer4_out_V_data_1_full_n;
wire   [5:0] layer4_out_V_data_1_dout;
wire    layer4_out_V_data_1_empty_n;
wire    layer4_out_V_data_2_full_n;
wire   [5:0] layer4_out_V_data_2_dout;
wire    layer4_out_V_data_2_empty_n;
wire    layer4_out_V_data_3_full_n;
wire   [5:0] layer4_out_V_data_3_dout;
wire    layer4_out_V_data_3_empty_n;
wire    layer5_out_V_data_0_full_n;
wire   [15:0] layer5_out_V_data_0_dout;
wire    layer5_out_V_data_0_empty_n;
wire    layer5_out_V_data_1_full_n;
wire   [15:0] layer5_out_V_data_1_dout;
wire    layer5_out_V_data_1_empty_n;
wire    layer5_out_V_data_2_full_n;
wire   [15:0] layer5_out_V_data_2_dout;
wire    layer5_out_V_data_2_empty_n;
wire    layer5_out_V_data_3_full_n;
wire   [15:0] layer5_out_V_data_3_dout;
wire    layer5_out_V_data_3_empty_n;
wire    layer6_out_V_data_0_full_n;
wire   [15:0] layer6_out_V_data_0_dout;
wire    layer6_out_V_data_0_empty_n;
wire    layer6_out_V_data_1_full_n;
wire   [15:0] layer6_out_V_data_1_dout;
wire    layer6_out_V_data_1_empty_n;
wire    layer6_out_V_data_2_full_n;
wire   [15:0] layer6_out_V_data_2_dout;
wire    layer6_out_V_data_2_empty_n;
wire    layer6_out_V_data_3_full_n;
wire   [15:0] layer6_out_V_data_3_dout;
wire    layer6_out_V_data_3_empty_n;
wire    layer8_out_V_data_0_full_n;
wire   [5:0] layer8_out_V_data_0_dout;
wire    layer8_out_V_data_0_empty_n;
wire    layer8_out_V_data_1_full_n;
wire   [5:0] layer8_out_V_data_1_dout;
wire    layer8_out_V_data_1_empty_n;
wire    layer8_out_V_data_2_full_n;
wire   [5:0] layer8_out_V_data_2_dout;
wire    layer8_out_V_data_2_empty_n;
wire    layer8_out_V_data_3_full_n;
wire   [5:0] layer8_out_V_data_3_dout;
wire    layer8_out_V_data_3_empty_n;
wire    layer9_out_V_data_0_full_n;
wire   [15:0] layer9_out_V_data_0_dout;
wire    layer9_out_V_data_0_empty_n;
wire    layer9_out_V_data_1_full_n;
wire   [15:0] layer9_out_V_data_1_dout;
wire    layer9_out_V_data_1_empty_n;
wire    layer9_out_V_data_2_full_n;
wire   [15:0] layer9_out_V_data_2_dout;
wire    layer9_out_V_data_2_empty_n;
wire    layer9_out_V_data_3_full_n;
wire   [15:0] layer9_out_V_data_3_dout;
wire    layer9_out_V_data_3_empty_n;
wire    layer11_out_V_data_0_full_n;
wire   [15:0] layer11_out_V_data_0_dout;
wire    layer11_out_V_data_0_empty_n;
wire    layer11_out_V_data_1_full_n;
wire   [15:0] layer11_out_V_data_1_dout;
wire    layer11_out_V_data_1_empty_n;
wire    layer11_out_V_data_2_full_n;
wire   [15:0] layer11_out_V_data_2_dout;
wire    layer11_out_V_data_2_empty_n;
wire    layer11_out_V_data_3_full_n;
wire   [15:0] layer11_out_V_data_3_dout;
wire    layer11_out_V_data_3_empty_n;
wire    ap_sync_done;
wire    ap_sync_ready;
wire   [0:0] start_for_relu_1_U0_din;
wire    start_for_relu_1_U0_full_n;
wire   [0:0] start_for_relu_1_U0_dout;
wire    start_for_relu_1_U0_empty_n;
wire   [0:0] start_for_pooling2d_cl_1_U0_din;
wire    start_for_pooling2d_cl_1_U0_full_n;
wire   [0:0] start_for_pooling2d_cl_1_U0_dout;
wire    start_for_pooling2d_cl_1_U0_empty_n;
wire   [0:0] start_for_conv_2d_cl_U0_din;
wire    start_for_conv_2d_cl_U0_full_n;
wire   [0:0] start_for_conv_2d_cl_U0_dout;
wire    start_for_conv_2d_cl_U0_empty_n;
wire   [0:0] start_for_relu_U0_din;
wire    start_for_relu_U0_full_n;
wire   [0:0] start_for_relu_U0_dout;
wire    start_for_relu_U0_empty_n;
wire   [0:0] start_for_pooling2d_cl_U0_din;
wire    start_for_pooling2d_cl_U0_full_n;
wire   [0:0] start_for_pooling2d_cl_U0_dout;
wire    start_for_pooling2d_cl_U0_empty_n;
wire   [0:0] start_for_dense_U0_din;
wire    start_for_dense_U0_full_n;
wire   [0:0] start_for_dense_U0_dout;
wire    start_for_dense_U0_empty_n;
wire   [0:0] start_for_softmax_U0_din;
wire    start_for_softmax_U0_full_n;
wire   [0:0] start_for_softmax_U0_dout;
wire    start_for_softmax_U0_empty_n;
wire    softmax_U0_start_full_n;
wire    softmax_U0_start_write;

// power-on initialization
initial begin
#0 start_once_reg = 1'b0;
end

conv_2d_cl_1 conv_2d_cl_1_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(conv_2d_cl_1_U0_ap_start),
    .start_full_n(start_for_relu_1_U0_full_n),
    .ap_done(conv_2d_cl_1_U0_ap_done),
    .ap_continue(conv_2d_cl_1_U0_ap_continue),
    .ap_idle(conv_2d_cl_1_U0_ap_idle),
    .ap_ready(conv_2d_cl_1_U0_ap_ready),
    .start_out(conv_2d_cl_1_U0_start_out),
    .start_write(conv_2d_cl_1_U0_start_write),
    .data_V_data_0_V_dout(conv1_input_V_data_0_V_dout),
    .data_V_data_0_V_empty_n(conv1_input_V_data_0_V_empty_n),
    .data_V_data_0_V_read(conv_2d_cl_1_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(conv1_input_V_data_1_V_dout),
    .data_V_data_1_V_empty_n(conv1_input_V_data_1_V_empty_n),
    .data_V_data_1_V_read(conv_2d_cl_1_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(conv1_input_V_data_2_V_dout),
    .data_V_data_2_V_empty_n(conv1_input_V_data_2_V_empty_n),
    .data_V_data_2_V_read(conv_2d_cl_1_U0_data_V_data_2_V_read),
    .res_V_data_0_V_din(conv_2d_cl_1_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer2_out_V_data_0_full_n),
    .res_V_data_0_V_write(conv_2d_cl_1_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(conv_2d_cl_1_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer2_out_V_data_1_full_n),
    .res_V_data_1_V_write(conv_2d_cl_1_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(conv_2d_cl_1_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer2_out_V_data_2_full_n),
    .res_V_data_2_V_write(conv_2d_cl_1_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(conv_2d_cl_1_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer2_out_V_data_3_full_n),
    .res_V_data_3_V_write(conv_2d_cl_1_U0_res_V_data_3_V_write)
);

relu_1 relu_1_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(relu_1_U0_ap_start),
    .start_full_n(start_for_pooling2d_cl_1_U0_full_n),
    .ap_done(relu_1_U0_ap_done),
    .ap_continue(relu_1_U0_ap_continue),
    .ap_idle(relu_1_U0_ap_idle),
    .ap_ready(relu_1_U0_ap_ready),
    .start_out(relu_1_U0_start_out),
    .start_write(relu_1_U0_start_write),
    .data_V_data_0_V_dout(layer2_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer2_out_V_data_0_empty_n),
    .data_V_data_0_V_read(relu_1_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer2_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer2_out_V_data_1_empty_n),
    .data_V_data_1_V_read(relu_1_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer2_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer2_out_V_data_2_empty_n),
    .data_V_data_2_V_read(relu_1_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer2_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer2_out_V_data_3_empty_n),
    .data_V_data_3_V_read(relu_1_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(relu_1_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer4_out_V_data_0_full_n),
    .res_V_data_0_V_write(relu_1_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(relu_1_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer4_out_V_data_1_full_n),
    .res_V_data_1_V_write(relu_1_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(relu_1_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer4_out_V_data_2_full_n),
    .res_V_data_2_V_write(relu_1_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(relu_1_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer4_out_V_data_3_full_n),
    .res_V_data_3_V_write(relu_1_U0_res_V_data_3_V_write)
);

pooling2d_cl_1 pooling2d_cl_1_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(pooling2d_cl_1_U0_ap_start),
    .start_full_n(start_for_conv_2d_cl_U0_full_n),
    .ap_done(pooling2d_cl_1_U0_ap_done),
    .ap_continue(pooling2d_cl_1_U0_ap_continue),
    .ap_idle(pooling2d_cl_1_U0_ap_idle),
    .ap_ready(pooling2d_cl_1_U0_ap_ready),
    .start_out(pooling2d_cl_1_U0_start_out),
    .start_write(pooling2d_cl_1_U0_start_write),
    .data_V_data_0_V_dout(layer4_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer4_out_V_data_0_empty_n),
    .data_V_data_0_V_read(pooling2d_cl_1_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer4_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer4_out_V_data_1_empty_n),
    .data_V_data_1_V_read(pooling2d_cl_1_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer4_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer4_out_V_data_2_empty_n),
    .data_V_data_2_V_read(pooling2d_cl_1_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer4_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer4_out_V_data_3_empty_n),
    .data_V_data_3_V_read(pooling2d_cl_1_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(pooling2d_cl_1_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer5_out_V_data_0_full_n),
    .res_V_data_0_V_write(pooling2d_cl_1_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(pooling2d_cl_1_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer5_out_V_data_1_full_n),
    .res_V_data_1_V_write(pooling2d_cl_1_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(pooling2d_cl_1_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer5_out_V_data_2_full_n),
    .res_V_data_2_V_write(pooling2d_cl_1_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(pooling2d_cl_1_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer5_out_V_data_3_full_n),
    .res_V_data_3_V_write(pooling2d_cl_1_U0_res_V_data_3_V_write)
);

conv_2d_cl conv_2d_cl_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(conv_2d_cl_U0_ap_start),
    .start_full_n(start_for_relu_U0_full_n),
    .ap_done(conv_2d_cl_U0_ap_done),
    .ap_continue(conv_2d_cl_U0_ap_continue),
    .ap_idle(conv_2d_cl_U0_ap_idle),
    .ap_ready(conv_2d_cl_U0_ap_ready),
    .start_out(conv_2d_cl_U0_start_out),
    .start_write(conv_2d_cl_U0_start_write),
    .data_V_data_0_V_dout(layer5_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer5_out_V_data_0_empty_n),
    .data_V_data_0_V_read(conv_2d_cl_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer5_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer5_out_V_data_1_empty_n),
    .data_V_data_1_V_read(conv_2d_cl_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer5_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer5_out_V_data_2_empty_n),
    .data_V_data_2_V_read(conv_2d_cl_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer5_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer5_out_V_data_3_empty_n),
    .data_V_data_3_V_read(conv_2d_cl_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(conv_2d_cl_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer6_out_V_data_0_full_n),
    .res_V_data_0_V_write(conv_2d_cl_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(conv_2d_cl_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer6_out_V_data_1_full_n),
    .res_V_data_1_V_write(conv_2d_cl_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(conv_2d_cl_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer6_out_V_data_2_full_n),
    .res_V_data_2_V_write(conv_2d_cl_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(conv_2d_cl_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer6_out_V_data_3_full_n),
    .res_V_data_3_V_write(conv_2d_cl_U0_res_V_data_3_V_write)
);

relu relu_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(relu_U0_ap_start),
    .start_full_n(start_for_pooling2d_cl_U0_full_n),
    .ap_done(relu_U0_ap_done),
    .ap_continue(relu_U0_ap_continue),
    .ap_idle(relu_U0_ap_idle),
    .ap_ready(relu_U0_ap_ready),
    .start_out(relu_U0_start_out),
    .start_write(relu_U0_start_write),
    .data_V_data_0_V_dout(layer6_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer6_out_V_data_0_empty_n),
    .data_V_data_0_V_read(relu_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer6_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer6_out_V_data_1_empty_n),
    .data_V_data_1_V_read(relu_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer6_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer6_out_V_data_2_empty_n),
    .data_V_data_2_V_read(relu_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer6_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer6_out_V_data_3_empty_n),
    .data_V_data_3_V_read(relu_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(relu_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer8_out_V_data_0_full_n),
    .res_V_data_0_V_write(relu_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(relu_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer8_out_V_data_1_full_n),
    .res_V_data_1_V_write(relu_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(relu_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer8_out_V_data_2_full_n),
    .res_V_data_2_V_write(relu_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(relu_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer8_out_V_data_3_full_n),
    .res_V_data_3_V_write(relu_U0_res_V_data_3_V_write)
);

pooling2d_cl pooling2d_cl_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(pooling2d_cl_U0_ap_start),
    .start_full_n(start_for_dense_U0_full_n),
    .ap_done(pooling2d_cl_U0_ap_done),
    .ap_continue(pooling2d_cl_U0_ap_continue),
    .ap_idle(pooling2d_cl_U0_ap_idle),
    .ap_ready(pooling2d_cl_U0_ap_ready),
    .start_out(pooling2d_cl_U0_start_out),
    .start_write(pooling2d_cl_U0_start_write),
    .data_V_data_0_V_dout(layer8_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer8_out_V_data_0_empty_n),
    .data_V_data_0_V_read(pooling2d_cl_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer8_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer8_out_V_data_1_empty_n),
    .data_V_data_1_V_read(pooling2d_cl_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer8_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer8_out_V_data_2_empty_n),
    .data_V_data_2_V_read(pooling2d_cl_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer8_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer8_out_V_data_3_empty_n),
    .data_V_data_3_V_read(pooling2d_cl_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(pooling2d_cl_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer9_out_V_data_0_full_n),
    .res_V_data_0_V_write(pooling2d_cl_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(pooling2d_cl_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer9_out_V_data_1_full_n),
    .res_V_data_1_V_write(pooling2d_cl_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(pooling2d_cl_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer9_out_V_data_2_full_n),
    .res_V_data_2_V_write(pooling2d_cl_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(pooling2d_cl_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer9_out_V_data_3_full_n),
    .res_V_data_3_V_write(pooling2d_cl_U0_res_V_data_3_V_write)
);

dense dense_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(dense_U0_ap_start),
    .start_full_n(start_for_softmax_U0_full_n),
    .ap_done(dense_U0_ap_done),
    .ap_continue(dense_U0_ap_continue),
    .ap_idle(dense_U0_ap_idle),
    .ap_ready(dense_U0_ap_ready),
    .start_out(dense_U0_start_out),
    .start_write(dense_U0_start_write),
    .data_stream_V_data_0_V_dout(layer9_out_V_data_0_dout),
    .data_stream_V_data_0_V_empty_n(layer9_out_V_data_0_empty_n),
    .data_stream_V_data_0_V_read(dense_U0_data_stream_V_data_0_V_read),
    .data_stream_V_data_1_V_dout(layer9_out_V_data_1_dout),
    .data_stream_V_data_1_V_empty_n(layer9_out_V_data_1_empty_n),
    .data_stream_V_data_1_V_read(dense_U0_data_stream_V_data_1_V_read),
    .data_stream_V_data_2_V_dout(layer9_out_V_data_2_dout),
    .data_stream_V_data_2_V_empty_n(layer9_out_V_data_2_empty_n),
    .data_stream_V_data_2_V_read(dense_U0_data_stream_V_data_2_V_read),
    .data_stream_V_data_3_V_dout(layer9_out_V_data_3_dout),
    .data_stream_V_data_3_V_empty_n(layer9_out_V_data_3_empty_n),
    .data_stream_V_data_3_V_read(dense_U0_data_stream_V_data_3_V_read),
    .res_stream_V_data_0_V_din(dense_U0_res_stream_V_data_0_V_din),
    .res_stream_V_data_0_V_full_n(layer11_out_V_data_0_full_n),
    .res_stream_V_data_0_V_write(dense_U0_res_stream_V_data_0_V_write),
    .res_stream_V_data_1_V_din(dense_U0_res_stream_V_data_1_V_din),
    .res_stream_V_data_1_V_full_n(layer11_out_V_data_1_full_n),
    .res_stream_V_data_1_V_write(dense_U0_res_stream_V_data_1_V_write),
    .res_stream_V_data_2_V_din(dense_U0_res_stream_V_data_2_V_din),
    .res_stream_V_data_2_V_full_n(layer11_out_V_data_2_full_n),
    .res_stream_V_data_2_V_write(dense_U0_res_stream_V_data_2_V_write),
    .res_stream_V_data_3_V_din(dense_U0_res_stream_V_data_3_V_din),
    .res_stream_V_data_3_V_full_n(layer11_out_V_data_3_full_n),
    .res_stream_V_data_3_V_write(dense_U0_res_stream_V_data_3_V_write)
);

softmax softmax_U0(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(softmax_U0_ap_start),
    .ap_done(softmax_U0_ap_done),
    .ap_continue(softmax_U0_ap_continue),
    .ap_idle(softmax_U0_ap_idle),
    .ap_ready(softmax_U0_ap_ready),
    .data_V_data_0_V_dout(layer11_out_V_data_0_dout),
    .data_V_data_0_V_empty_n(layer11_out_V_data_0_empty_n),
    .data_V_data_0_V_read(softmax_U0_data_V_data_0_V_read),
    .data_V_data_1_V_dout(layer11_out_V_data_1_dout),
    .data_V_data_1_V_empty_n(layer11_out_V_data_1_empty_n),
    .data_V_data_1_V_read(softmax_U0_data_V_data_1_V_read),
    .data_V_data_2_V_dout(layer11_out_V_data_2_dout),
    .data_V_data_2_V_empty_n(layer11_out_V_data_2_empty_n),
    .data_V_data_2_V_read(softmax_U0_data_V_data_2_V_read),
    .data_V_data_3_V_dout(layer11_out_V_data_3_dout),
    .data_V_data_3_V_empty_n(layer11_out_V_data_3_empty_n),
    .data_V_data_3_V_read(softmax_U0_data_V_data_3_V_read),
    .res_V_data_0_V_din(softmax_U0_res_V_data_0_V_din),
    .res_V_data_0_V_full_n(layer12_out_V_data_0_V_full_n),
    .res_V_data_0_V_write(softmax_U0_res_V_data_0_V_write),
    .res_V_data_1_V_din(softmax_U0_res_V_data_1_V_din),
    .res_V_data_1_V_full_n(layer12_out_V_data_1_V_full_n),
    .res_V_data_1_V_write(softmax_U0_res_V_data_1_V_write),
    .res_V_data_2_V_din(softmax_U0_res_V_data_2_V_din),
    .res_V_data_2_V_full_n(layer12_out_V_data_2_V_full_n),
    .res_V_data_2_V_write(softmax_U0_res_V_data_2_V_write),
    .res_V_data_3_V_din(softmax_U0_res_V_data_3_V_din),
    .res_V_data_3_V_full_n(layer12_out_V_data_3_V_full_n),
    .res_V_data_3_V_write(softmax_U0_res_V_data_3_V_write)
);

fifo_w16_d3844_A layer2_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_1_U0_res_V_data_0_V_din),
    .if_full_n(layer2_out_V_data_0_full_n),
    .if_write(conv_2d_cl_1_U0_res_V_data_0_V_write),
    .if_dout(layer2_out_V_data_0_dout),
    .if_empty_n(layer2_out_V_data_0_empty_n),
    .if_read(relu_1_U0_data_V_data_0_V_read)
);

fifo_w16_d3844_A layer2_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_1_U0_res_V_data_1_V_din),
    .if_full_n(layer2_out_V_data_1_full_n),
    .if_write(conv_2d_cl_1_U0_res_V_data_1_V_write),
    .if_dout(layer2_out_V_data_1_dout),
    .if_empty_n(layer2_out_V_data_1_empty_n),
    .if_read(relu_1_U0_data_V_data_1_V_read)
);

fifo_w16_d3844_A layer2_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_1_U0_res_V_data_2_V_din),
    .if_full_n(layer2_out_V_data_2_full_n),
    .if_write(conv_2d_cl_1_U0_res_V_data_2_V_write),
    .if_dout(layer2_out_V_data_2_dout),
    .if_empty_n(layer2_out_V_data_2_empty_n),
    .if_read(relu_1_U0_data_V_data_2_V_read)
);

fifo_w16_d3844_A layer2_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_1_U0_res_V_data_3_V_din),
    .if_full_n(layer2_out_V_data_3_full_n),
    .if_write(conv_2d_cl_1_U0_res_V_data_3_V_write),
    .if_dout(layer2_out_V_data_3_dout),
    .if_empty_n(layer2_out_V_data_3_empty_n),
    .if_read(relu_1_U0_data_V_data_3_V_read)
);

fifo_w6_d3844_A layer4_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_1_U0_res_V_data_0_V_din),
    .if_full_n(layer4_out_V_data_0_full_n),
    .if_write(relu_1_U0_res_V_data_0_V_write),
    .if_dout(layer4_out_V_data_0_dout),
    .if_empty_n(layer4_out_V_data_0_empty_n),
    .if_read(pooling2d_cl_1_U0_data_V_data_0_V_read)
);

fifo_w6_d3844_A layer4_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_1_U0_res_V_data_1_V_din),
    .if_full_n(layer4_out_V_data_1_full_n),
    .if_write(relu_1_U0_res_V_data_1_V_write),
    .if_dout(layer4_out_V_data_1_dout),
    .if_empty_n(layer4_out_V_data_1_empty_n),
    .if_read(pooling2d_cl_1_U0_data_V_data_1_V_read)
);

fifo_w6_d3844_A layer4_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_1_U0_res_V_data_2_V_din),
    .if_full_n(layer4_out_V_data_2_full_n),
    .if_write(relu_1_U0_res_V_data_2_V_write),
    .if_dout(layer4_out_V_data_2_dout),
    .if_empty_n(layer4_out_V_data_2_empty_n),
    .if_read(pooling2d_cl_1_U0_data_V_data_2_V_read)
);

fifo_w6_d3844_A layer4_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_1_U0_res_V_data_3_V_din),
    .if_full_n(layer4_out_V_data_3_full_n),
    .if_write(relu_1_U0_res_V_data_3_V_write),
    .if_dout(layer4_out_V_data_3_dout),
    .if_empty_n(layer4_out_V_data_3_empty_n),
    .if_read(pooling2d_cl_1_U0_data_V_data_3_V_read)
);

fifo_w16_d961_A layer5_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_1_U0_res_V_data_0_V_din),
    .if_full_n(layer5_out_V_data_0_full_n),
    .if_write(pooling2d_cl_1_U0_res_V_data_0_V_write),
    .if_dout(layer5_out_V_data_0_dout),
    .if_empty_n(layer5_out_V_data_0_empty_n),
    .if_read(conv_2d_cl_U0_data_V_data_0_V_read)
);

fifo_w16_d961_A layer5_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_1_U0_res_V_data_1_V_din),
    .if_full_n(layer5_out_V_data_1_full_n),
    .if_write(pooling2d_cl_1_U0_res_V_data_1_V_write),
    .if_dout(layer5_out_V_data_1_dout),
    .if_empty_n(layer5_out_V_data_1_empty_n),
    .if_read(conv_2d_cl_U0_data_V_data_1_V_read)
);

fifo_w16_d961_A layer5_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_1_U0_res_V_data_2_V_din),
    .if_full_n(layer5_out_V_data_2_full_n),
    .if_write(pooling2d_cl_1_U0_res_V_data_2_V_write),
    .if_dout(layer5_out_V_data_2_dout),
    .if_empty_n(layer5_out_V_data_2_empty_n),
    .if_read(conv_2d_cl_U0_data_V_data_2_V_read)
);

fifo_w16_d961_A layer5_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_1_U0_res_V_data_3_V_din),
    .if_full_n(layer5_out_V_data_3_full_n),
    .if_write(pooling2d_cl_1_U0_res_V_data_3_V_write),
    .if_dout(layer5_out_V_data_3_dout),
    .if_empty_n(layer5_out_V_data_3_empty_n),
    .if_read(conv_2d_cl_U0_data_V_data_3_V_read)
);

fifo_w16_d841_A layer6_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_U0_res_V_data_0_V_din),
    .if_full_n(layer6_out_V_data_0_full_n),
    .if_write(conv_2d_cl_U0_res_V_data_0_V_write),
    .if_dout(layer6_out_V_data_0_dout),
    .if_empty_n(layer6_out_V_data_0_empty_n),
    .if_read(relu_U0_data_V_data_0_V_read)
);

fifo_w16_d841_A layer6_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_U0_res_V_data_1_V_din),
    .if_full_n(layer6_out_V_data_1_full_n),
    .if_write(conv_2d_cl_U0_res_V_data_1_V_write),
    .if_dout(layer6_out_V_data_1_dout),
    .if_empty_n(layer6_out_V_data_1_empty_n),
    .if_read(relu_U0_data_V_data_1_V_read)
);

fifo_w16_d841_A layer6_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_U0_res_V_data_2_V_din),
    .if_full_n(layer6_out_V_data_2_full_n),
    .if_write(conv_2d_cl_U0_res_V_data_2_V_write),
    .if_dout(layer6_out_V_data_2_dout),
    .if_empty_n(layer6_out_V_data_2_empty_n),
    .if_read(relu_U0_data_V_data_2_V_read)
);

fifo_w16_d841_A layer6_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(conv_2d_cl_U0_res_V_data_3_V_din),
    .if_full_n(layer6_out_V_data_3_full_n),
    .if_write(conv_2d_cl_U0_res_V_data_3_V_write),
    .if_dout(layer6_out_V_data_3_dout),
    .if_empty_n(layer6_out_V_data_3_empty_n),
    .if_read(relu_U0_data_V_data_3_V_read)
);

fifo_w6_d841_A layer8_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_U0_res_V_data_0_V_din),
    .if_full_n(layer8_out_V_data_0_full_n),
    .if_write(relu_U0_res_V_data_0_V_write),
    .if_dout(layer8_out_V_data_0_dout),
    .if_empty_n(layer8_out_V_data_0_empty_n),
    .if_read(pooling2d_cl_U0_data_V_data_0_V_read)
);

fifo_w6_d841_A layer8_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_U0_res_V_data_1_V_din),
    .if_full_n(layer8_out_V_data_1_full_n),
    .if_write(relu_U0_res_V_data_1_V_write),
    .if_dout(layer8_out_V_data_1_dout),
    .if_empty_n(layer8_out_V_data_1_empty_n),
    .if_read(pooling2d_cl_U0_data_V_data_1_V_read)
);

fifo_w6_d841_A layer8_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_U0_res_V_data_2_V_din),
    .if_full_n(layer8_out_V_data_2_full_n),
    .if_write(relu_U0_res_V_data_2_V_write),
    .if_dout(layer8_out_V_data_2_dout),
    .if_empty_n(layer8_out_V_data_2_empty_n),
    .if_read(pooling2d_cl_U0_data_V_data_2_V_read)
);

fifo_w6_d841_A layer8_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(relu_U0_res_V_data_3_V_din),
    .if_full_n(layer8_out_V_data_3_full_n),
    .if_write(relu_U0_res_V_data_3_V_write),
    .if_dout(layer8_out_V_data_3_dout),
    .if_empty_n(layer8_out_V_data_3_empty_n),
    .if_read(pooling2d_cl_U0_data_V_data_3_V_read)
);

fifo_w16_d196_A layer9_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_U0_res_V_data_0_V_din),
    .if_full_n(layer9_out_V_data_0_full_n),
    .if_write(pooling2d_cl_U0_res_V_data_0_V_write),
    .if_dout(layer9_out_V_data_0_dout),
    .if_empty_n(layer9_out_V_data_0_empty_n),
    .if_read(dense_U0_data_stream_V_data_0_V_read)
);

fifo_w16_d196_A layer9_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_U0_res_V_data_1_V_din),
    .if_full_n(layer9_out_V_data_1_full_n),
    .if_write(pooling2d_cl_U0_res_V_data_1_V_write),
    .if_dout(layer9_out_V_data_1_dout),
    .if_empty_n(layer9_out_V_data_1_empty_n),
    .if_read(dense_U0_data_stream_V_data_1_V_read)
);

fifo_w16_d196_A layer9_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_U0_res_V_data_2_V_din),
    .if_full_n(layer9_out_V_data_2_full_n),
    .if_write(pooling2d_cl_U0_res_V_data_2_V_write),
    .if_dout(layer9_out_V_data_2_dout),
    .if_empty_n(layer9_out_V_data_2_empty_n),
    .if_read(dense_U0_data_stream_V_data_2_V_read)
);

fifo_w16_d196_A layer9_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(pooling2d_cl_U0_res_V_data_3_V_din),
    .if_full_n(layer9_out_V_data_3_full_n),
    .if_write(pooling2d_cl_U0_res_V_data_3_V_write),
    .if_dout(layer9_out_V_data_3_dout),
    .if_empty_n(layer9_out_V_data_3_empty_n),
    .if_read(dense_U0_data_stream_V_data_3_V_read)
);

fifo_w16_d1_A layer11_out_V_data_0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(dense_U0_res_stream_V_data_0_V_din),
    .if_full_n(layer11_out_V_data_0_full_n),
    .if_write(dense_U0_res_stream_V_data_0_V_write),
    .if_dout(layer11_out_V_data_0_dout),
    .if_empty_n(layer11_out_V_data_0_empty_n),
    .if_read(softmax_U0_data_V_data_0_V_read)
);

fifo_w16_d1_A layer11_out_V_data_1_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(dense_U0_res_stream_V_data_1_V_din),
    .if_full_n(layer11_out_V_data_1_full_n),
    .if_write(dense_U0_res_stream_V_data_1_V_write),
    .if_dout(layer11_out_V_data_1_dout),
    .if_empty_n(layer11_out_V_data_1_empty_n),
    .if_read(softmax_U0_data_V_data_1_V_read)
);

fifo_w16_d1_A layer11_out_V_data_2_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(dense_U0_res_stream_V_data_2_V_din),
    .if_full_n(layer11_out_V_data_2_full_n),
    .if_write(dense_U0_res_stream_V_data_2_V_write),
    .if_dout(layer11_out_V_data_2_dout),
    .if_empty_n(layer11_out_V_data_2_empty_n),
    .if_read(softmax_U0_data_V_data_2_V_read)
);

fifo_w16_d1_A layer11_out_V_data_3_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(dense_U0_res_stream_V_data_3_V_din),
    .if_full_n(layer11_out_V_data_3_full_n),
    .if_write(dense_U0_res_stream_V_data_3_V_write),
    .if_dout(layer11_out_V_data_3_dout),
    .if_empty_n(layer11_out_V_data_3_empty_n),
    .if_read(softmax_U0_data_V_data_3_V_read)
);

start_for_relu_1_U0 start_for_relu_1_U0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_relu_1_U0_din),
    .if_full_n(start_for_relu_1_U0_full_n),
    .if_write(conv_2d_cl_1_U0_start_write),
    .if_dout(start_for_relu_1_U0_dout),
    .if_empty_n(start_for_relu_1_U0_empty_n),
    .if_read(relu_1_U0_ap_ready)
);

start_for_poolingGfk start_for_poolingGfk_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_pooling2d_cl_1_U0_din),
    .if_full_n(start_for_pooling2d_cl_1_U0_full_n),
    .if_write(relu_1_U0_start_write),
    .if_dout(start_for_pooling2d_cl_1_U0_dout),
    .if_empty_n(start_for_pooling2d_cl_1_U0_empty_n),
    .if_read(pooling2d_cl_1_U0_ap_ready)
);

start_for_conv_2dHfu start_for_conv_2dHfu_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_conv_2d_cl_U0_din),
    .if_full_n(start_for_conv_2d_cl_U0_full_n),
    .if_write(pooling2d_cl_1_U0_start_write),
    .if_dout(start_for_conv_2d_cl_U0_dout),
    .if_empty_n(start_for_conv_2d_cl_U0_empty_n),
    .if_read(conv_2d_cl_U0_ap_ready)
);

start_for_relu_U0 start_for_relu_U0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_relu_U0_din),
    .if_full_n(start_for_relu_U0_full_n),
    .if_write(conv_2d_cl_U0_start_write),
    .if_dout(start_for_relu_U0_dout),
    .if_empty_n(start_for_relu_U0_empty_n),
    .if_read(relu_U0_ap_ready)
);

start_for_poolingIfE start_for_poolingIfE_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_pooling2d_cl_U0_din),
    .if_full_n(start_for_pooling2d_cl_U0_full_n),
    .if_write(relu_U0_start_write),
    .if_dout(start_for_pooling2d_cl_U0_dout),
    .if_empty_n(start_for_pooling2d_cl_U0_empty_n),
    .if_read(pooling2d_cl_U0_ap_ready)
);

start_for_dense_U0 start_for_dense_U0_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_dense_U0_din),
    .if_full_n(start_for_dense_U0_full_n),
    .if_write(pooling2d_cl_U0_start_write),
    .if_dout(start_for_dense_U0_dout),
    .if_empty_n(start_for_dense_U0_empty_n),
    .if_read(dense_U0_ap_ready)
);

start_for_softmaxJfO start_for_softmaxJfO_U(
    .clk(ap_clk),
    .reset(ap_rst),
    .if_read_ce(1'b1),
    .if_write_ce(1'b1),
    .if_din(start_for_softmax_U0_din),
    .if_full_n(start_for_softmax_U0_full_n),
    .if_write(dense_U0_start_write),
    .if_dout(start_for_softmax_U0_dout),
    .if_empty_n(start_for_softmax_U0_empty_n),
    .if_read(softmax_U0_ap_ready)
);

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        start_once_reg <= 1'b0;
    end else begin
        if (((internal_ap_ready == 1'b0) & (real_start == 1'b1))) begin
            start_once_reg <= 1'b1;
        end else if ((internal_ap_ready == 1'b1)) begin
            start_once_reg <= 1'b0;
        end
    end
end

always @ (*) begin
    if (((start_once_reg == 1'b0) & (start_full_n == 1'b0))) begin
        real_start = 1'b0;
    end else begin
        real_start = ap_start;
    end
end

always @ (*) begin
    if (((start_once_reg == 1'b0) & (real_start == 1'b1))) begin
        start_write = 1'b1;
    end else begin
        start_write = 1'b0;
    end
end

assign ap_done = softmax_U0_ap_done;

assign ap_idle = (softmax_U0_ap_idle & relu_U0_ap_idle & relu_1_U0_ap_idle & pooling2d_cl_U0_ap_idle & pooling2d_cl_1_U0_ap_idle & dense_U0_ap_idle & conv_2d_cl_U0_ap_idle & conv_2d_cl_1_U0_ap_idle);

assign ap_ready = internal_ap_ready;

assign ap_sync_continue = ap_continue;

assign ap_sync_done = softmax_U0_ap_done;

assign ap_sync_ready = conv_2d_cl_1_U0_ap_ready;

assign conv1_input_V_data_0_V_read = conv_2d_cl_1_U0_data_V_data_0_V_read;

assign conv1_input_V_data_1_V_read = conv_2d_cl_1_U0_data_V_data_1_V_read;

assign conv1_input_V_data_2_V_read = conv_2d_cl_1_U0_data_V_data_2_V_read;

assign conv_2d_cl_1_U0_ap_continue = 1'b1;

assign conv_2d_cl_1_U0_ap_start = real_start;

assign conv_2d_cl_U0_ap_continue = 1'b1;

assign conv_2d_cl_U0_ap_start = start_for_conv_2d_cl_U0_empty_n;

assign dense_U0_ap_continue = 1'b1;

assign dense_U0_ap_start = start_for_dense_U0_empty_n;

assign internal_ap_ready = ap_sync_ready;

assign layer12_out_V_data_0_V_din = softmax_U0_res_V_data_0_V_din;

assign layer12_out_V_data_0_V_write = softmax_U0_res_V_data_0_V_write;

assign layer12_out_V_data_1_V_din = softmax_U0_res_V_data_1_V_din;

assign layer12_out_V_data_1_V_write = softmax_U0_res_V_data_1_V_write;

assign layer12_out_V_data_2_V_din = softmax_U0_res_V_data_2_V_din;

assign layer12_out_V_data_2_V_write = softmax_U0_res_V_data_2_V_write;

assign layer12_out_V_data_3_V_din = softmax_U0_res_V_data_3_V_din;

assign layer12_out_V_data_3_V_write = softmax_U0_res_V_data_3_V_write;

assign pooling2d_cl_1_U0_ap_continue = 1'b1;

assign pooling2d_cl_1_U0_ap_start = start_for_pooling2d_cl_1_U0_empty_n;

assign pooling2d_cl_U0_ap_continue = 1'b1;

assign pooling2d_cl_U0_ap_start = start_for_pooling2d_cl_U0_empty_n;

assign relu_1_U0_ap_continue = 1'b1;

assign relu_1_U0_ap_start = start_for_relu_1_U0_empty_n;

assign relu_U0_ap_continue = 1'b1;

assign relu_U0_ap_start = start_for_relu_U0_empty_n;

assign softmax_U0_ap_continue = ap_continue;

assign softmax_U0_ap_start = start_for_softmax_U0_empty_n;

assign softmax_U0_start_full_n = 1'b1;

assign softmax_U0_start_write = 1'b0;

assign start_for_conv_2d_cl_U0_din = 1'b1;

assign start_for_dense_U0_din = 1'b1;

assign start_for_pooling2d_cl_1_U0_din = 1'b1;

assign start_for_pooling2d_cl_U0_din = 1'b1;

assign start_for_relu_1_U0_din = 1'b1;

assign start_for_relu_U0_din = 1'b1;

assign start_for_softmax_U0_din = 1'b1;

assign start_out = real_start;

endmodule //myproject
