#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 350 350 1
1 125 125 0
2 150 150 0
3 462 462 1
4 125 125 0
5 150 150 0
6 279 279 1
7 150 150 0
8 498 498 1
9 261 261 1
10 468 468 1
11 468 468 1
12 998 998 1
13 500 500 1
14 730 730 1
15 280 280 1
16 37 37 0
17 493 493 1
18 150 150 0
19 150 150 0
20 243 243 1
21 336 336 0
22 100 100 0
23 150 150 0
24 150 150 0
25 274 274 0
26 125 125 0
27 150 150 0
28 405 405 1
29 261 261 1
# Arcs: idS idT delay bandwidth
0 1 1 75
0 2 3 75
0 3 3 125
0 4 1 75
6 9 1 93
6 10 2 93
6 11 2 93
12 13 1 125
12 10 1 125
12 11 1 125
12 14 1 187
12 7 3 75
12 15 4 93
12 16 4 37
12 17 4 156
12 18 4 75
4 1 1 50
4 0 1 75
1 0 1 75
1 4 1 50
19 9 4 75
19 20 1 75
21 17 1 112
21 3 4 112
21 15 1 112
9 14 2 93
9 6 1 93
9 19 4 75
23 17 1 75
23 3 4 75
24 17 1 75
24 3 4 75
22 25 3 50
22 26 3 50
15 21 1 112
15 12 4 93
15 27 3 75
16 12 4 37
17 21 1 112
17 23 1 75
17 24 1 75
17 12 4 156
17 27 3 75
25 28 1 112
25 22 3 50
25 8 1 112
2 0 3 75
2 14 3 75
26 29 1 75
26 22 3 50
28 29 1 93
28 25 1 112
28 7 3 75
28 8 1 125
8 20 4 93
8 5 1 75
8 29 1 93
8 25 1 112
8 28 1 125
7 12 3 75
7 28 3 75
27 17 3 75
27 15 3 75
10 13 1 125
10 14 1 125
10 6 2 93
10 12 1 125
20 5 4 75
20 19 1 75
20 8 4 93
29 26 1 75
29 28 1 93
29 8 1 93
5 20 4 75
5 8 1 75
13 10 1 125
13 11 1 125
13 14 1 125
13 12 1 125
11 13 1 125
11 14 1 125
11 6 2 93
11 12 1 125
14 9 2 93
14 13 1 125
14 10 1 125
14 2 3 75
14 11 1 125
14 12 1 187
3 0 3 125
3 23 4 75
3 24 4 75
3 21 4 112
3 18 1 75
18 3 1 75
18 12 4 75
