Timing Analyzer report for FPGA
Thu May 22 09:47:27 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FPGA                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 390.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.564 ; -45.285            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -37.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.564 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.497      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.527 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.460      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.482 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.415      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.468 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.439     ; 2.024      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.392      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.384      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.423 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.406 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.378 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.439     ; 1.934      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.370 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.303      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.337 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.270      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
; -1.330 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.263      ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; uart_rx:uart_rx_inst|is_valid          ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.375 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|data_out[0]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.381 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|data_out[2]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|data_out[4]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[3]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[5]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[2]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|data_out[5]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[4]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[0]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[1]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|data_out[3]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.384 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|data_out[6]       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.602      ;
; 0.418 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.637      ;
; 0.547 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.781      ;
; 0.556 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.573 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.592 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.605 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.839      ;
; 0.607 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.841      ;
; 0.623 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.857      ;
; 0.630 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.864      ;
; 0.640 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.874      ;
; 0.676 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.077      ; 0.910      ;
; 0.704 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.923      ;
; 0.718 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.937      ;
; 0.763 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.997      ;
; 0.775 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.439      ; 1.371      ;
; 0.779 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.375      ;
; 0.781 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.377      ;
; 0.784 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.003      ;
; 0.786 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.020      ;
; 0.789 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.023      ;
; 0.789 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.023      ;
; 0.790 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.024      ;
; 0.810 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.406      ;
; 0.810 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.439      ; 1.406      ;
; 0.812 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.408      ;
; 0.822 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.439      ; 1.418      ;
; 0.831 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.832 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.847 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.859 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.883 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.117      ;
; 0.892 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.077      ; 1.126      ;
; 0.906 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.140      ;
; 0.936 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.155      ;
; 0.941 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.160      ;
; 0.942 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.161      ;
; 0.943 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.943 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.947 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.950 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.077      ; 1.184      ;
; 0.971 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 0.991 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.225      ;
; 0.992 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.211      ;
; 0.994 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.213      ;
; 1.015 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.234      ;
; 1.019 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.253      ;
; 1.022 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.256      ;
; 1.039 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.635      ;
; 1.039 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.439      ; 1.635      ;
; 1.041 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.637      ;
; 1.041 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.260      ;
; 1.046 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.439      ; 1.642      ;
; 1.050 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.646      ;
; 1.052 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.648      ;
; 1.053 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.272      ;
; 1.054 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.273      ;
; 1.055 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.274      ;
; 1.056 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.275      ;
; 1.063 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.077      ; 1.297      ;
; 1.077 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.673      ;
; 1.079 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.675      ;
; 1.082 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.083 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.439      ; 1.679      ;
; 1.083 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.303      ;
; 1.085 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.304      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 431.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.316 ; -37.394           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.255      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.272 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.211      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.245 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.184      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.228 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.168      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.223 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.162      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.221 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.205 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.808      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.188 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.127      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.167 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.106      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.146 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.128 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.392     ; 1.731      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.116 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.055      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; uart_rx:uart_rx_inst|is_valid          ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.340 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|data_out[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.345 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|data_out[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|data_out[4]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[5]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|data_out[5]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[4]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|data_out[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|data_out[6]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.371 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.570      ;
; 0.500 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.507 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.720      ;
; 0.515 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.530 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.540 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.753      ;
; 0.543 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.756      ;
; 0.558 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.771      ;
; 0.560 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.773      ;
; 0.568 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.781      ;
; 0.598 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.639 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.838      ;
; 0.648 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.696 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.909      ;
; 0.701 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.914      ;
; 0.704 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.917      ;
; 0.708 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.391      ; 1.243      ;
; 0.713 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.926      ;
; 0.713 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.912      ;
; 0.713 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.248      ;
; 0.714 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.249      ;
; 0.722 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.935      ;
; 0.744 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.747 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.282      ;
; 0.748 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.283      ;
; 0.749 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.391      ; 1.285      ;
; 0.752 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.391      ; 1.287      ;
; 0.759 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.763 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.770 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.793 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.006      ;
; 0.801 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.069      ; 1.014      ;
; 0.818 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.031      ;
; 0.833 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.834 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.834 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.840 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.841 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.850 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.854 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.069      ; 1.067      ;
; 0.859 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.866 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.888 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.087      ;
; 0.893 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.106      ;
; 0.895 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.094      ;
; 0.906 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.119      ;
; 0.917 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.130      ;
; 0.919 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.118      ;
; 0.929 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.128      ;
; 0.930 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.129      ;
; 0.934 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.391      ; 1.469      ;
; 0.935 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.134      ;
; 0.936 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.136      ;
; 0.939 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.474      ;
; 0.940 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.475      ;
; 0.949 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.484      ;
; 0.950 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.485      ;
; 0.953 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.069      ; 1.166      ;
; 0.954 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.391      ; 1.489      ;
; 0.955 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.155      ;
; 0.962 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.161      ;
; 0.963 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.162      ;
; 0.977 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.512      ;
; 0.977 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.190      ;
; 0.980 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.515      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.418 ; -10.634           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -39.092                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.405 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.356      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.382 ; uart_rx:uart_rx_inst|state.STATE_STOP ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.128      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.375 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; uart_rx:uart_rx_inst|clk_count[6]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.357 ; uart_rx:uart_rx_inst|clk_count[4]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; uart_rx:uart_rx_inst|clk_count[2]     ; uart_rx:uart_rx_inst|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.329 ; uart_rx:uart_rx_inst|state.STATE_DATA ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.241     ; 1.075      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.328 ; uart_rx:uart_rx_inst|clk_count[7]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|clk_count[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.290 ; uart_rx:uart_rx_inst|clk_count[0]     ; uart_rx:uart_rx_inst|rx_shift[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; uart_rx:uart_rx_inst|clk_count[1]     ; uart_rx:uart_rx_inst|clk_count[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
+--------+---------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_rx:uart_rx_inst|is_valid          ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|data_out[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|data_out[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|data_out[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|data_out[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|data_out[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|data_out[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.221 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.285 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.297 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.307 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.317 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.327 ; uart_rx:uart_rx_inst|state.STATE_STOP  ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.456      ;
; 0.328 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.457      ;
; 0.337 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|is_valid          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.466      ;
; 0.338 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.467      ;
; 0.346 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.475      ;
; 0.365 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.494      ;
; 0.373 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.385 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.505      ;
; 0.407 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.536      ;
; 0.414 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.241      ; 0.739      ;
; 0.415 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.241      ; 0.740      ;
; 0.415 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.740      ;
; 0.416 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.545      ;
; 0.416 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.741      ;
; 0.419 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.419 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.744      ;
; 0.419 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.744      ;
; 0.422 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.551      ;
; 0.427 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.556      ;
; 0.430 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.559      ;
; 0.437 ; uart_rx:uart_rx_inst|state.STATE_IDLE  ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.241      ; 0.762      ;
; 0.446 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.449 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.458 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; uart_rx:uart_rx_inst|clk_count[6]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; uart_rx:uart_rx_inst|state.STATE_DATA  ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.597      ;
; 0.468 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.478 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.607      ;
; 0.483 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.612      ;
; 0.508 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.637      ;
; 0.509 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.528 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.657      ;
; 0.530 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|clk_count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; uart_rx:uart_rx_inst|clk_count[4]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; uart_rx:uart_rx_inst|clk_count[2]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.542 ; uart_rx:uart_rx_inst|clk_count[0]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.544 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.241      ; 0.869      ;
; 0.545 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.870      ;
; 0.548 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.873      ;
; 0.549 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.678      ;
; 0.561 ; uart_rx:uart_rx_inst|state.STATE_START ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.690      ;
; 0.562 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.241      ; 0.887      ;
; 0.563 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|state.STATE_STOP  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.888      ;
; 0.566 ; uart_rx:uart_rx_inst|clk_count[5]      ; uart_rx:uart_rx_inst|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.891      ;
; 0.567 ; uart_rx:uart_rx_inst|clk_count[7]      ; uart_rx:uart_rx_inst|data_valid        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.687      ;
; 0.568 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.893      ;
; 0.570 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.895      ;
; 0.572 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.897      ;
; 0.573 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|state.STATE_DATA  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.898      ;
; 0.574 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|state.STATE_START ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.575 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.696      ;
; 0.578 ; uart_rx:uart_rx_inst|clk_count[3]      ; uart_rx:uart_rx_inst|clk_count[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; uart_rx:uart_rx_inst|rx_shift[7]       ; uart_rx:uart_rx_inst|data_out[7]       ; clk          ; clk         ; 0.000        ; -0.146     ; 0.517      ;
; 0.579 ; uart_rx:uart_rx_inst|rx_shift[7]       ; uart_rx:uart_rx_inst|rx_shift[6]       ; clk          ; clk         ; 0.000        ; -0.146     ; 0.517      ;
; 0.579 ; uart_rx:uart_rx_inst|clk_count[1]      ; uart_rx:uart_rx_inst|clk_count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.699      ;
; 0.582 ; uart_rx:uart_rx_inst|clk_count[8]      ; uart_rx:uart_rx_inst|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.241      ; 0.907      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.564  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.564  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45.285 ; 0.0   ; 0.0      ; 0.0     ; -39.092             ;
;  clk             ; -45.285 ; 0.000 ; N/A      ; N/A     ; -39.092             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_pin    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data_valid  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_is_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx_pin             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_pin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; rx_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; rx_data_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_is_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_pin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; rx_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; rx_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; rx_data_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_is_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_pin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; rx_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; rx_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; rx_data_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_is_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 463      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 463      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; rst_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_pin ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; rx_data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_valid  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_is_valid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; rst_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_pin ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; rx_data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data_valid  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_is_valid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Thu May 22 09:47:25 2025
Info: Command: quartus_sta FPGA -c FPGA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.564             -45.285 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.316
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.316             -37.394 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.418             -10.634 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.092 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4789 megabytes
    Info: Processing ended: Thu May 22 09:47:27 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


