<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(230,200)" to="(330,200)"/>
    <wire from="(410,120)" to="(410,150)"/>
    <wire from="(380,100)" to="(380,120)"/>
    <wire from="(500,160)" to="(610,160)"/>
    <wire from="(80,190)" to="(80,210)"/>
    <wire from="(410,150)" to="(450,150)"/>
    <wire from="(80,100)" to="(80,190)"/>
    <wire from="(260,60)" to="(260,100)"/>
    <wire from="(70,90)" to="(100,90)"/>
    <wire from="(100,190)" to="(180,190)"/>
    <wire from="(430,160)" to="(430,170)"/>
    <wire from="(260,100)" to="(310,100)"/>
    <wire from="(380,120)" to="(410,120)"/>
    <wire from="(430,170)" to="(450,170)"/>
    <wire from="(340,100)" to="(380,100)"/>
    <wire from="(100,90)" to="(100,190)"/>
    <wire from="(260,60)" to="(620,60)"/>
    <wire from="(80,210)" to="(180,210)"/>
    <wire from="(70,190)" to="(80,190)"/>
    <wire from="(330,160)" to="(330,200)"/>
    <wire from="(330,160)" to="(430,160)"/>
    <wire from="(230,100)" to="(260,100)"/>
    <wire from="(80,100)" to="(180,100)"/>
    <wire from="(100,90)" to="(180,90)"/>
    <comp lib="0" loc="(610,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,200)" name="OR Gate">
      <a name="label" val="OR"/>
    </comp>
    <comp lib="0" loc="(76,260)" name="Text"/>
    <comp lib="1" loc="(340,100)" name="NOT Gate"/>
    <comp lib="0" loc="(70,90)" name="Pin">
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(620,60)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,100)" name="AND Gate">
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(146,315)" name="Text">
      <a name="text" val="Alvaro Henrique de Araujo Rungue - 395487"/>
    </comp>
    <comp lib="0" loc="(70,190)" name="Pin">
      <a name="label" val="y"/>
    </comp>
    <comp lib="1" loc="(500,160)" name="AND Gate"/>
    <comp lib="0" loc="(87,252)" name="Text"/>
  </circuit>
</project>
