Timing Analyzer report for TubesSisdig
Sun Jan 12 00:38:03 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 13. Slow 1200mV 85C Model Setup: 'i_clk'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 24. Slow 1200mV 0C Model Setup: 'i_clk'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 34. Fast 1200mV 0C Model Setup: 'i_clk'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
;     Processor 3            ;   3.5%      ;
;     Processor 4            ;   2.4%      ;
;     Processors 5-14        ;   1.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 98.61 MHz  ; 98.61 MHz       ; i_clk                                            ;      ;
; 177.53 MHz ; 177.53 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -14.385 ; -202.764      ;
; i_clk                                            ; -9.141  ; -1987.832     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.411 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.761 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -690.107      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.428       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -14.385 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.435     ;
; -14.300 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.351     ;
; -14.298 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.349     ;
; -14.293 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.344     ;
; -14.287 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.337     ;
; -14.247 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.297     ;
; -14.227 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.278     ;
; -14.225 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.276     ;
; -14.224 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.274     ;
; -14.222 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.272     ;
; -14.220 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.271     ;
; -14.151 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.201     ;
; -14.149 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.199     ;
; -14.148 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.199     ;
; -14.128 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.179     ;
; -14.125 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.176     ;
; -14.124 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.175     ;
; -14.103 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.153     ;
; -14.084 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.134     ;
; -14.075 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.126     ;
; -14.044 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.094     ;
; -14.030 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.080     ;
; -13.985 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.059      ; 15.035     ;
; -13.968 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.060      ; 15.019     ;
; -13.286 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.041      ; 14.318     ;
; -13.284 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.041      ; 14.316     ;
; -13.279 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.041      ; 14.311     ;
; -13.210 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 14.241     ;
; -13.134 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.041      ; 14.166     ;
; -13.089 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 14.120     ;
; -13.080 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 14.111     ;
; -12.922 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 13.953     ;
; -10.529 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 11.578     ;
; -10.527 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 11.576     ;
; -10.522 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 11.571     ;
; -10.453 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 11.501     ;
; -10.377 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 11.426     ;
; -10.332 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 11.380     ;
; -10.323 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 11.371     ;
; -10.165 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 11.213     ;
; -8.164  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 9.213      ;
; -8.162  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 9.211      ;
; -8.157  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 9.206      ;
; -8.088  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 9.136      ;
; -8.012  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 9.061      ;
; -7.967  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 9.015      ;
; -7.891  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 8.939      ;
; -7.800  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 8.848      ;
; -5.301  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 6.349      ;
; -5.163  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 6.211      ;
; -5.142  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 6.191      ;
; -5.139  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 6.188      ;
; -5.138  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 6.187      ;
; -4.999  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 6.047      ;
; -4.995  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.057      ; 6.043      ;
; -4.929  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.058      ; 5.978      ;
; -4.633  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.569      ;
; -4.630  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.566      ;
; -4.618  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.553      ;
; -4.610  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.545      ;
; -4.540  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.476      ;
; -4.537  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.473      ;
; -4.525  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.460      ;
; -4.517  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.452      ;
; -4.487  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.422      ;
; -4.461  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.396      ;
; -4.456  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.392      ;
; -4.394  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.329      ;
; -4.377  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.313      ;
; -4.368  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.303      ;
; -4.332  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.268      ;
; -4.329  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.265      ;
; -4.317  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.252      ;
; -4.313  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.249      ;
; -4.310  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.246      ;
; -4.309  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.244      ;
; -4.301  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.237      ;
; -4.298  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.233      ;
; -4.290  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.225      ;
; -4.287  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.223      ;
; -4.284  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.220      ;
; -4.272  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.207      ;
; -4.264  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.199      ;
; -4.218  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.154      ;
; -4.215  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.151      ;
; -4.209  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.145      ;
; -4.208  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.144      ;
; -4.206  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.142      ;
; -4.203  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.138      ;
; -4.195  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.130      ;
; -4.194  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.129      ;
; -4.186  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.121      ;
; -4.186  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.121      ;
; -4.167  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.102      ;
; -4.160  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.095      ;
; -4.155  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.091      ;
; -4.152  ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.088      ;
; -4.149  ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.065     ; 5.085      ;
; -4.147  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.082      ;
; -4.144  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.079      ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.141 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.510     ;
; -9.140 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.509     ;
; -9.138 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.507     ;
; -9.133 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.502     ;
; -9.130 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.499     ;
; -9.112 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.481     ;
; -9.093 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.462     ;
; -9.092 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.461     ;
; -9.090 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.459     ;
; -9.085 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.454     ;
; -9.082 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.451     ;
; -9.064 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.433     ;
; -8.975 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.350     ;
; -8.974 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.349     ;
; -8.972 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.347     ;
; -8.967 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.342     ;
; -8.964 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.339     ;
; -8.946 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.321     ;
; -8.941 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.861      ;
; -8.940 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.860      ;
; -8.938 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.858      ;
; -8.933 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.853      ;
; -8.930 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.850      ;
; -8.925 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.294     ;
; -8.912 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.832      ;
; -8.907 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.276     ;
; -8.900 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.820      ;
; -8.899 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.819      ;
; -8.897 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.817      ;
; -8.892 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.812      ;
; -8.889 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.258     ;
; -8.889 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.809      ;
; -8.888 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.257     ;
; -8.885 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.254     ;
; -8.883 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.252     ;
; -8.877 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.246     ;
; -8.873 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.242     ;
; -8.871 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.791      ;
; -8.865 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.234     ;
; -8.859 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.235     ;
; -8.859 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.228     ;
; -8.858 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.234     ;
; -8.857 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.244     ;
; -8.856 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.232     ;
; -8.856 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.243     ;
; -8.854 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.241     ;
; -8.851 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.227     ;
; -8.849 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.236     ;
; -8.848 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.224     ;
; -8.846 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.233     ;
; -8.841 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.210     ;
; -8.840 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.209     ;
; -8.837 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.206     ;
; -8.835 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.204     ;
; -8.830 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.214     ;
; -8.830 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.206     ;
; -8.829 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.213     ;
; -8.828 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.215     ;
; -8.827 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.211     ;
; -8.825 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.194     ;
; -8.822 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.206     ;
; -8.820 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.209     ;
; -8.819 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.203     ;
; -8.819 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.208     ;
; -8.817 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.186     ;
; -8.817 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.206     ;
; -8.812 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.201     ;
; -8.809 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.198     ;
; -8.801 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.336      ; 10.185     ;
; -8.797 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.717      ;
; -8.796 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.716      ;
; -8.794 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.714      ;
; -8.791 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.341      ; 10.180     ;
; -8.789 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.709      ;
; -8.786 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.706      ;
; -8.768 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.688      ;
; -8.759 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.134     ;
; -8.741 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.116     ;
; -8.725 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.645      ;
; -8.723 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.098     ;
; -8.722 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.097     ;
; -8.719 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.094     ;
; -8.717 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.092     ;
; -8.707 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.082     ;
; -8.707 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.627      ;
; -8.699 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.327      ; 10.074     ;
; -8.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.609      ;
; -8.688 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.608      ;
; -8.685 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.605      ;
; -8.684 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.604      ;
; -8.683 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.603      ;
; -8.673 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.593      ;
; -8.666 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.586      ;
; -8.665 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.585      ;
; -8.648 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.568      ;
; -8.647 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.567      ;
; -8.644 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.564      ;
; -8.643 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.328      ; 10.019     ;
; -8.642 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 9.562      ;
; -8.641 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.028     ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0   ; i_clk        ; i_clk       ; 0.000        ; 0.485      ; 1.150      ;
; 0.453 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_rden             ; uart:uart_module|uart_rx:u_RX|img_rden                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_wren             ; uart:uart_module|uart_rx:u_RX|img_wren                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.running    ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.finished   ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.758      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.796      ;
; 0.524 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.817      ;
; 0.526 ; uart:uart_module|uart_rx:u_RX|img_addr[4]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[9]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.819      ;
; 0.528 ; uart:uart_module|uart_rx:u_RX|img_addr[11]         ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[23]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.821      ;
; 0.535 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.503      ; 1.292      ;
; 0.548 ; uart:uart_module|uart_rx:u_RX|img_addr[0]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.503      ; 1.305      ;
; 0.623 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~porta_address_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.483      ; 1.360      ;
; 0.630 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.576      ; 1.418      ;
; 0.639 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.576      ; 1.427      ;
; 0.642 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.935      ;
; 0.645 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32] ; uart:uart_module|uart_rx:u_RX|img_dout[11]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.938      ;
; 0.652 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.945      ;
; 0.685 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.979      ;
; 0.685 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.978      ;
; 0.699 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.992      ;
; 0.736 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.030      ;
; 0.741 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.059      ;
; 0.752 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.046      ;
; 0.752 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.047      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.047      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.576      ; 1.541      ;
; 0.754 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.046      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.047      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|s_TX_START                                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.756 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.050      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|r_TX_DATA[0]                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.758 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.050      ;
; 0.758 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.050      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[11]     ; clockmodifier:clockmodifier_module|counter[11]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[11]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[11]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.761 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 1.116 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.247 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.551      ;
; 1.265 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.559      ;
; 1.267 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.560      ;
; 1.274 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.567      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 106.59 MHz ; 106.59 MHz      ; i_clk                                            ;      ;
; 190.08 MHz ; 190.08 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -13.066 ; -181.471      ;
; i_clk                                            ; -8.382  ; -1831.679     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.389 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.705 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -690.107      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.428       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -13.066 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 14.109     ;
; -13.062 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 14.105     ;
; -13.055 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.099     ;
; -13.053 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.097     ;
; -13.049 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.093     ;
; -12.992 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 14.035     ;
; -12.987 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 14.030     ;
; -12.980 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.024     ;
; -12.978 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.022     ;
; -12.974 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 14.018     ;
; -12.946 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.989     ;
; -12.941 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.984     ;
; -12.926 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.969     ;
; -12.917 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.961     ;
; -12.903 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.946     ;
; -12.896 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.940     ;
; -12.894 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.938     ;
; -12.890 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.934     ;
; -12.872 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.915     ;
; -12.866 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.909     ;
; -12.842 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.886     ;
; -12.806 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.849     ;
; -12.782 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.051      ; 13.825     ;
; -12.758 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.052      ; 13.802     ;
; -12.144 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.032      ; 13.168     ;
; -12.137 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.033      ; 13.162     ;
; -12.135 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.033      ; 13.160     ;
; -12.131 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.033      ; 13.156     ;
; -12.023 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.032      ; 13.047     ;
; -11.999 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.033      ; 13.024     ;
; -11.964 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.032      ; 12.988     ;
; -11.845 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.032      ; 12.869     ;
; -9.683  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 10.722     ;
; -9.676  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 10.716     ;
; -9.674  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 10.714     ;
; -9.670  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 10.710     ;
; -9.562  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 10.601     ;
; -9.538  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 10.578     ;
; -9.503  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 10.542     ;
; -9.384  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 10.423     ;
; -7.459  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 8.498      ;
; -7.452  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 8.492      ;
; -7.450  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 8.490      ;
; -7.446  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 8.486      ;
; -7.338  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 8.377      ;
; -7.314  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 8.354      ;
; -7.279  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 8.318      ;
; -7.160  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 8.199      ;
; -4.879  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 5.918      ;
; -4.759  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 5.798      ;
; -4.749  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 5.789      ;
; -4.745  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 5.785      ;
; -4.744  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 5.784      ;
; -4.668  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 5.707      ;
; -4.623  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.047      ; 5.662      ;
; -4.516  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.048      ; 5.556      ;
; -4.261  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 5.208      ;
; -4.258  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.204      ;
; -4.258  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 5.205      ;
; -4.253  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.199      ;
; -4.181  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 5.128      ;
; -4.178  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.124      ;
; -4.178  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 5.125      ;
; -4.173  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.119      ;
; -4.144  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.090      ;
; -4.118  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.064      ;
; -4.094  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 5.041      ;
; -4.064  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.010      ;
; -4.038  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.984      ;
; -4.014  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.961      ;
; -3.988  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.935      ;
; -3.985  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.931      ;
; -3.985  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.932      ;
; -3.980  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.926      ;
; -3.951  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.898      ;
; -3.944  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.057     ; 4.889      ;
; -3.941  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.885      ;
; -3.941  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.057     ; 4.886      ;
; -3.936  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.880      ;
; -3.921  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.057     ; 4.866      ;
; -3.918  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.862      ;
; -3.918  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.057     ; 4.863      ;
; -3.913  ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.857      ;
; -3.887  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.834      ;
; -3.884  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.831      ;
; -3.884  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.830      ;
; -3.884  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.831      ;
; -3.881  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.827      ;
; -3.881  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.828      ;
; -3.879  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.825      ;
; -3.876  ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.822      ;
; -3.871  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.817      ;
; -3.871  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.055     ; 4.818      ;
; -3.845  ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.791      ;
; -3.832  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.776      ;
; -3.829  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.059     ; 4.772      ;
; -3.829  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.773      ;
; -3.827  ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.771      ;
; -3.827  ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.058     ; 4.771      ;
; -3.824  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.059     ; 4.767      ;
+---------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.382 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.706      ;
; -8.379 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.703      ;
; -8.379 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.703      ;
; -8.374 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.698      ;
; -8.369 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.693      ;
; -8.353 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.677      ;
; -8.345 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.669      ;
; -8.342 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.666      ;
; -8.342 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.666      ;
; -8.337 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.661      ;
; -8.332 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.656      ;
; -8.316 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.640      ;
; -8.280 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.607      ;
; -8.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.604      ;
; -8.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.604      ;
; -8.272 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.599      ;
; -8.267 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.594      ;
; -8.251 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.578      ;
; -8.164 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.491      ;
; -8.161 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.488      ;
; -8.161 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.488      ;
; -8.160 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.089      ;
; -8.157 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.086      ;
; -8.157 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.086      ;
; -8.156 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.483      ;
; -8.152 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.081      ;
; -8.151 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.478      ;
; -8.147 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.471      ;
; -8.147 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.076      ;
; -8.135 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.462      ;
; -8.134 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.470      ;
; -8.133 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.457      ;
; -8.131 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.060      ;
; -8.131 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.467      ;
; -8.131 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.467      ;
; -8.129 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.058      ;
; -8.126 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.462      ;
; -8.126 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.055      ;
; -8.126 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.055      ;
; -8.121 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.457      ;
; -8.121 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.050      ;
; -8.116 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.440      ;
; -8.116 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.045      ;
; -8.113 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.437      ;
; -8.110 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.434      ;
; -8.109 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.448      ;
; -8.109 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.433      ;
; -8.108 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.432      ;
; -8.106 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.445      ;
; -8.106 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.445      ;
; -8.105 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.441      ;
; -8.104 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.428      ;
; -8.101 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.440      ;
; -8.100 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 9.029      ;
; -8.096 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.420      ;
; -8.096 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.435      ;
; -8.088 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.412      ;
; -8.080 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.300      ; 9.419      ;
; -8.079 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.403      ;
; -8.076 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.400      ;
; -8.072 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.396      ;
; -8.071 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.395      ;
; -8.067 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.391      ;
; -8.064 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.399      ;
; -8.061 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.396      ;
; -8.061 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.396      ;
; -8.058 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.987      ;
; -8.056 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.391      ;
; -8.055 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.984      ;
; -8.055 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.984      ;
; -8.051 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.375      ;
; -8.051 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.386      ;
; -8.050 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.979      ;
; -8.045 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.372      ;
; -8.045 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.974      ;
; -8.035 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.296      ; 9.370      ;
; -8.031 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.358      ;
; -8.029 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|img_addr[11]                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.958      ;
; -8.014 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.341      ;
; -8.011 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.338      ;
; -8.007 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.334      ;
; -8.006 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.333      ;
; -8.002 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.329      ;
; -7.986 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.313      ;
; -7.929 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.256      ;
; -7.925 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.854      ;
; -7.915 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.242      ;
; -7.911 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.840      ;
; -7.899 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.235      ;
; -7.898 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.225      ;
; -7.895 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.222      ;
; -7.894 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.823      ;
; -7.894 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.823      ;
; -7.891 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.218      ;
; -7.891 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.820      ;
; -7.890 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.217      ;
; -7.887 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.816      ;
; -7.886 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 9.213      ;
; -7.886 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 8.815      ;
; -7.885 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.221      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.389 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0   ; i_clk        ; i_clk       ; 0.000        ; 0.431      ; 1.050      ;
; 0.401 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_rden             ; uart:uart_module|uart_rx:u_RX|img_rden                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_wren             ; uart:uart_module|uart_rx:u_RX|img_wren                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.running    ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.finished   ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.684      ;
; 0.471 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.740      ;
; 0.489 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.757      ;
; 0.492 ; uart:uart_module|uart_rx:u_RX|img_addr[4]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[9]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; uart:uart_module|uart_rx:u_RX|img_addr[11]         ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[23]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.760      ;
; 0.494 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.762      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.445      ; 1.191      ;
; 0.541 ; uart:uart_module|uart_rx:u_RX|img_addr[0]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.445      ; 1.216      ;
; 0.559 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.294      ;
; 0.574 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.309      ;
; 0.576 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~porta_address_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.235      ;
; 0.598 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.866      ;
; 0.602 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32] ; uart:uart_module|uart_rx:u_RX|img_dout[11]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.870      ;
; 0.602 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.870      ;
; 0.605 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 0.875      ;
; 0.607 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.876      ;
; 0.646 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.914      ;
; 0.659 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.394      ;
; 0.668 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.936      ;
; 0.670 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.938      ;
; 0.681 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.416      ;
; 0.681 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.416      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.422      ;
; 0.688 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.979      ;
; 0.695 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[34]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.539      ; 1.429      ;
; 0.696 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.431      ;
; 0.696 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.431      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.968      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.969      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.970      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.970      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[29]     ; clockmodifier:clockmodifier_module|counter[29]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[21]     ; clockmodifier:clockmodifier_module|counter[21]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[29]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[29]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[21]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[21]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[21]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.705 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.980      ;
; 1.026 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.314      ;
; 1.120 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.392      ;
; 1.126 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.396      ;
; 1.148 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.422      ;
; 1.163 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.433      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -5.608 ; -63.172       ;
; i_clk                                            ; -3.511 ; -659.775      ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.139 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.304 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -425.986      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -44.000       ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+--------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.608 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.597      ;
; -5.556 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.545      ;
; -5.545 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.534      ;
; -5.540 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.530      ;
; -5.540 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.529      ;
; -5.538 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.528      ;
; -5.534 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.524      ;
; -5.522 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.512      ;
; -5.520 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.510      ;
; -5.516 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.506      ;
; -5.488 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.477      ;
; -5.477 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.466      ;
; -5.474 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.463      ;
; -5.466 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.456      ;
; -5.456 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.446      ;
; -5.456 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.445      ;
; -5.454 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.444      ;
; -5.450 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.440      ;
; -5.448 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.438      ;
; -5.416 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.405      ;
; -5.398 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.387      ;
; -5.390 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.379      ;
; -5.382 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.013      ; 6.372      ;
; -5.337 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.012      ; 6.326      ;
; -5.150 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.001      ; 6.128      ;
; -5.148 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.001      ; 6.126      ;
; -5.144 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.001      ; 6.122      ;
; -5.084 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.000      ; 6.061      ;
; -5.076 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.001      ; 6.054      ;
; -5.060 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.000      ; 6.037      ;
; -5.026 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.000      ; 6.003      ;
; -4.974 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.000      ; 5.951      ;
; -3.975 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 4.963      ;
; -3.973 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 4.961      ;
; -3.969 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 4.957      ;
; -3.909 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 4.896      ;
; -3.901 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 4.889      ;
; -3.901 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 4.888      ;
; -3.851 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 4.838      ;
; -3.815 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 4.802      ;
; -2.912 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 3.900      ;
; -2.910 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 3.898      ;
; -2.906 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 3.894      ;
; -2.879 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 3.866      ;
; -2.878 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 3.865      ;
; -2.838 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 3.826      ;
; -2.805 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 3.792      ;
; -2.793 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 3.780      ;
; -1.816 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 2.803      ;
; -1.748 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 2.735      ;
; -1.678 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 2.666      ;
; -1.639 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 2.627      ;
; -1.634 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 2.622      ;
; -1.633 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.011      ; 2.621      ;
; -1.613 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 2.600      ;
; -1.583 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.010      ; 2.570      ;
; -1.425 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.387      ;
; -1.421 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.383      ;
; -1.397 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.358      ;
; -1.393 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.354      ;
; -1.386 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.348      ;
; -1.382 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.344      ;
; -1.358 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.319      ;
; -1.354 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.315      ;
; -1.348 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.310      ;
; -1.328 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.289      ;
; -1.323 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.284      ;
; -1.309 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.271      ;
; -1.291 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.253      ;
; -1.289 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.250      ;
; -1.287 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.249      ;
; -1.284 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.245      ;
; -1.268 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.230      ;
; -1.263 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.224      ;
; -1.259 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.220      ;
; -1.259 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.220      ;
; -1.255 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.216      ;
; -1.247 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.208      ;
; -1.243 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.204      ;
; -1.231 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.193      ;
; -1.231 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.027     ; 2.191      ;
; -1.230 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.192      ;
; -1.229 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.191      ;
; -1.227 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.189      ;
; -1.227 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.027     ; 2.187      ;
; -1.226 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.188      ;
; -1.219 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.027     ; 2.179      ;
; -1.215 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.027     ; 2.175      ;
; -1.214 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.176      ;
; -1.212 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.173      ;
; -1.211 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.172      ;
; -1.208 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.169      ;
; -1.207 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.168      ;
; -1.203 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.164      ;
; -1.202 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.163      ;
; -1.202 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.163      ;
; -1.200 ; sevensegment:sevs_module|counter[16]       ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.025     ; 2.162      ;
; -1.199 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.160      ;
; -1.198 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.159      ;
; -1.198 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.026     ; 2.159      ;
+--------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.511 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.669      ;
; -3.509 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.667      ;
; -3.503 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.661      ;
; -3.501 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.659      ;
; -3.500 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.658      ;
; -3.500 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.658      ;
; -3.481 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.639      ;
; -3.479 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.637      ;
; -3.473 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.631      ;
; -3.471 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.629      ;
; -3.470 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.628      ;
; -3.470 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.628      ;
; -3.416 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.574      ;
; -3.407 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.564      ;
; -3.407 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.565      ;
; -3.405 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.562      ;
; -3.400 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.558      ;
; -3.399 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.560      ;
; -3.399 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.556      ;
; -3.398 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.556      ;
; -3.397 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.554      ;
; -3.397 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.558      ;
; -3.396 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.554      ;
; -3.396 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.553      ;
; -3.396 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.553      ;
; -3.395 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.553      ;
; -3.393 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.554      ;
; -3.391 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.549      ;
; -3.391 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.552      ;
; -3.391 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.552      ;
; -3.390 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.555      ;
; -3.389 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.547      ;
; -3.389 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.550      ;
; -3.388 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.549      ;
; -3.388 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.549      ;
; -3.388 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.553      ;
; -3.386 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.544      ;
; -3.385 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.546      ;
; -3.383 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.544      ;
; -3.382 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.543      ;
; -3.382 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.543      ;
; -3.382 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.547      ;
; -3.380 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.545      ;
; -3.379 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.544      ;
; -3.379 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.544      ;
; -3.377 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.535      ;
; -3.370 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.528      ;
; -3.368 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.526      ;
; -3.366 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.524      ;
; -3.365 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.523      ;
; -3.361 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.519      ;
; -3.359 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.517      ;
; -3.349 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.506      ;
; -3.347 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.504      ;
; -3.341 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.498      ;
; -3.339 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.496      ;
; -3.338 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.495      ;
; -3.338 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.495      ;
; -3.337 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.284      ;
; -3.335 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.282      ;
; -3.330 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.277      ;
; -3.329 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.276      ;
; -3.328 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.275      ;
; -3.327 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.274      ;
; -3.326 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.273      ;
; -3.326 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|address_reg_b[0]                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.273      ;
; -3.322 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.269      ;
; -3.320 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.267      ;
; -3.319 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.266      ;
; -3.319 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[28]                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.266      ;
; -3.312 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.469      ;
; -3.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.465      ;
; -3.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.460      ;
; -3.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.459      ;
; -3.296 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.453      ;
; -3.295 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.456      ;
; -3.295 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.460      ;
; -3.294 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.451      ;
; -3.292 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.449      ;
; -3.291 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.448      ;
; -3.289 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.450      ;
; -3.288 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.449      ;
; -3.287 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.444      ;
; -3.286 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.447      ;
; -3.286 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.451      ;
; -3.285 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.442      ;
; -3.284 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.445      ;
; -3.283 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.444      ;
; -3.282 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.443      ;
; -3.280 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.441      ;
; -3.279 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.440      ;
; -3.279 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.444      ;
; -3.278 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.439      ;
; -3.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.438      ;
; -3.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.438      ;
; -3.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.442      ;
; -3.275 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.440      ;
; -3.274 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.439      ;
; -3.273 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.434      ;
; -3.271 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.432      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                            ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.139 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0   ; i_clk                                            ; i_clk       ; 0.000        ; 0.226      ; 0.469      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                               ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_rden             ; uart:uart_module|uart_rx:u_RX|img_rden                                                                             ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_wren             ; uart:uart_module|uart_rx:u_RX|img_wren                                                                             ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.running    ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.finished   ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.316      ;
; 0.200 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.238      ; 0.542      ;
; 0.205 ; uart:uart_module|uart_rx:u_RX|img_addr[4]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[9]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; uart:uart_module|uart_rx:u_RX|img_addr[11]         ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[23]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.210 ; uart:uart_module|uart_rx:u_RX|img_addr[0]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_address_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.238      ; 0.552      ;
; 0.219 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.340      ;
; 0.224 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.345      ;
; 0.228 ; uart:uart_module|uart_rx:u_RX|img_addr[1]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~porta_address_reg0  ; i_clk                                            ; i_clk       ; 0.000        ; 0.230      ; 0.562      ;
; 0.234 ; clockmodifier:clockmodifier_module|clk_out_intem   ; clockmodifier:clockmodifier_module|clk_out_intem                                                                   ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk       ; 0.000        ; 1.180      ; 1.633      ;
; 0.253 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.373      ;
; 0.257 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32] ; uart:uart_module|uart_rx:u_RX|img_dout[11]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.038      ; 0.381      ;
; 0.261 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                            ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.237      ; 0.584      ;
; 0.265 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.237      ; 0.587      ;
; 0.268 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.388      ;
; 0.288 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.409      ;
; 0.289 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.410      ;
; 0.296 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|img_din[15]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~porta_datain_reg0   ; i_clk                                            ; i_clk       ; 0.000        ; 0.227      ; 0.627      ;
; 0.297 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|s_TX_START                                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[34]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.236      ; 0.617      ;
; 0.297 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|r_TX_DATA[0]                                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[3]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[31]     ; clockmodifier:clockmodifier_module|counter[31]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]       ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[6]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[6]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[29]     ; clockmodifier:clockmodifier_module|counter[29]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[27]     ; clockmodifier:clockmodifier_module|counter[27]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[21]     ; clockmodifier:clockmodifier_module|counter[21]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[17]     ; clockmodifier:clockmodifier_module|counter[17]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
+-------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.304 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.453 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.516 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.529 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.653      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -14.385   ; 0.139 ; N/A      ; N/A     ; -4.000              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -14.385   ; 0.304 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -9.141    ; 0.139 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS                                   ; -2190.596 ; 0.0   ; 0.0      ; 0.0     ; -755.535            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -202.764  ; 0.000 ; N/A      ; N/A     ; -65.428             ;
;  i_clk                                            ; -1987.832 ; 0.000 ; N/A      ; N/A     ; -690.107            ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1648     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1735821  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 122670   ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1648     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1735821  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 122670   ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 62    ; 62   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jan 12 00:38:01 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.385            -202.764 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -9.141           -1987.832 i_clk 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.411               0.000 i_clk 
    Info (332119):     0.761               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -690.107 i_clk 
    Info (332119):    -1.487             -65.428 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.066            -181.471 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -8.382           -1831.679 i_clk 
Info (332146): Worst-case hold slack is 0.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.389               0.000 i_clk 
    Info (332119):     0.705               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -690.107 i_clk 
    Info (332119):    -1.487             -65.428 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.608
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.608             -63.172 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -3.511            -659.775 i_clk 
Info (332146): Worst-case hold slack is 0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.139               0.000 i_clk 
    Info (332119):     0.304               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -425.986 i_clk 
    Info (332119):    -1.000             -44.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4893 megabytes
    Info: Processing ended: Sun Jan 12 00:38:03 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


