= 順序回路のRTL設計 --- ミーリーマシンとムーアマシン
三浦克介 <k-miura@persol-rd.co.jp>
v1.0, 2021-05-02
:lang: ja
:toc: left
:toc-levels: 3
:toc-title: 目次
:sectnums:
:sectnum-levels: 3
:icons: font
:imagesdir: Images
:xrefstyle: short
:figure-caption: 図
:table-caption: 表
:listing-caption: リスト
:appendix-caption: 付録
:example-caption: 例
:source-highlighter: highlightjs

この文書では、順序回路の構成方式であるミーリーマシンとムーアマシンについて説明する。

[cols="1,1,3"]
|===
|更新日 |更新者 |更新内容

|2021-05-02 |三浦克介 |新規作成
|===

== 順序回路の構成

順序回路の一般的な構成を <<fig:mealy_machine>> に示す。ここで、*_x_*(_t_), *_y_*(_t_), *_s_*(_t_) は複数ビットの信号（ベクトル）である。煩雑な説明を避けるため、ビット数は省略する。_t_ は自然数で、クロックサイクルを示す。*_x_*(_t_) が入力、*_y_*(_t_) が出力、*_s_*(_t_) が現在の状態（フリップフロップが記憶している値）を表す。

[[fig:mealy_machine]]
.順序回路の一般的な構成（ミーリーマシン）
image::mealy_machine.svg[]

一般的には、出力 *_y_*(_t_) は、次式に示されるように、入力 *_x_*(_t_) と、現在の状態 *_s_*(_t_) の関数となる。

*_y_*(_t_) = _f_{*_x_*(_t_), *_s_*(_t_)}

これに対し、<<fig:moore_machine>> および次式で示されるように、出力 *_y_*(_t_) が現在の状態 *_s_*(_t_) にのみ依存する順序回路を構成することができる。

*_y_*(_t_) = _g_{*_s_*(_t_)}

[[fig:moore_machine]]
.出力が現在の状態に飲み依存する順序回路（ムーアマシン）
image::moore_machine.svg[]

<<fig:moore_machine>> の回路から、出力 *_y_*(_t_) を計算する組み合わせ回路部分を無くし、現在の状態 *_s_*(_t_) （の一部）がそのまま出力 *_y_*(_t_) となるように順序回路を構成することもできる。この構成を <<fig:moore_machine_alpha>> に示す。本文書では、表記を簡単にするため、現在の状態 *_s_*(_t_) が全て出力 *_y_*(_t_) になるものとし、以下の式で表す。

*_y_*(_t_) = *_s_*(_t_)

[[fig:moore_machine_alpha]]
.現在の状態（の一部）がそのまま出力となる順序回路（出力直結ムーアマシン）
image::moore_machine_alpha.svg[]

<<fig:mealy_machine>> の構成は、ミーリーマシン（Mealy machine）と呼ばれる。
<<fig:moore_machine>> の構成は、ムーアマシン（Moore macihne）と呼ばれる。
<<fig:moore_machine_alpha>> の構成は、ムーアマシンの一種であり、特に一般的な名称は無いが、本文書では一般的なムーアマシンと区別するため、出力直結ムーアマシンと呼ぶことにする。出力直結ムーアマシンは、本文書独自の呼び名であるので、他では使用しないよう注意されたい。

以降の節では、これらの順序回路の構成について、その特徴、設計法を述べる。

== ミーリーマシン

<<fig:mealy_machine>> に示した、出力 *_y_*(_t_) が 入力 *_x_*(_t_) と 現在の状態 *_s_*(_t_) の関数となる順序回路は、ミーリーマシンと呼ばれる。

=== ミーリーマシンの特徴

複数のミーリーマシンを接続したシステムを <<fig:mealy_machine_system>> に示す。

ミーリーマシンでは、組み合わせ回路のみを経由して入力から出力に至るパスが生じうる。複数のミーリーマシンを接続した場合、複数のモジュールの組み合わせ回路のみを経由する長いパスが生じうる。<<fig:mealy_machine_system>> の例では、左端のモジュールのFFから右端のモジュールのFFまで、組み合わせ回路のみを経由するパスを信号が伝搬する可能性があり、この場合の伝搬遅延は _τ_~1~ + _τ_~2~ + _τ_~3~ となる。

[[fig:mealy_machine_system]]
.複数のミーリーマシンを接続したシステム
image::mealy_machine_system.svg[]

大規模なシステムにおいて、各モジュールをミーリーマシンとして設計した場合、レイテンシを少なくできるメリットがある反面、システム全体の最高動作周波数が低くなったり、遅延設計が難しくなったりするデメリットがある。

NOTE: レイテンシとは、入力を与えてから所望の出力が得られるまでのクロックサイクル数を意味する。

ミーリーマシンとして各モジュールを設計し、これらを接続すると、組み合わせ回路のみを経由した長いパスを構成できるので、1クロックで多くの計算を行うことができる。この為、レイテンシを少なくすることが可能である。この反面、組み合わせ回路のみを経由した長いパスは遅延が大きくなるので、最高動作周波数は低くなる。また、各モジュールの設計段階では、システム全体の最長遅延パス（クリティカルパス）を予想することはできず、システムを組み上げた段階で、初めて、システムの最高動作周波数を求めることができる。設計工程の後半にならなければシステムの動作周波数が仕様を満たすかどうか判明せず、遅延設計は難しくなる。

=== ミーリーマシンの設計

エッジ検出回路、即ち、入力信号の立ち上がりで、ワンショット（1クロック）のパルスを出力する回路を例に、ミーリーマシンの設計法を説明する。

ミーリーマシンとして構成するエッジ検出回路の状態遷移図を <<fig:mealy_machine_state_transition>> に示す。状態遷移図において、角丸の四角は現在の状態（FFの出力）を、矢印は状態遷移を、それぞれ、示す。"s0 (s=0)" と書かれた角丸四角は、フリップフロップ _s_ が 0 を出力している状態を示す。"in=1/out=1" と書かれた矢印は、s0 状態において、in=1 が入力されると、out=1 を出力し、次のクロックサイクルに s1 状態へ遷移することを示す。

[[fig:mealy_machine_state_transition]]
.エッジ検出回路の状態遷移図（ミーリーマシン）
image::mealy_machine_state_transition.svg[]

ミーリーマシンとして構成するエッジ検出回路のタイミングチャートを <<fig:mealy_machine_waveform>> に示す。in が立ち上がるのと同時に out も立ち上がり、次の clk の立ち上がりまで out=1 となる。

[[fig:mealy_machine_waveform]]
.エッジ検出回路のタイミングチャート（ミーリーマシン）
image::mealy_machine_waveform.svg[]

ミーリーマシンとして構成するエッジ検出回路のHDL記述（SystemVerilog）を <<list:mealy_machine_RTL>> に示す。inが立ち上がるのと同時に out も立ち上がり、次の clk の立ち上がりまで out=1 となる。


[[list:mealy_machine_RTL]]
.エッジ検出回路のRTL（ミーリーマシン）
[source,SystemVerilog]
----
include::Sources/mealy_machine.sv[]
----

<<list:mealy_machine_RTL>> の回路を <<list:testbench>> に示すテストベンチでシミュレーションした波形を、<<fig:mealy_machine_simulation>> に示す。この回路では、組み合わせ回路のみを経由して入力から出力に至るパスがあるため、入力信号の遷移タイミングやグリッチが出力信号に影響を与える。時刻40～50nsのサイクルでは、入力信号の遷移が遅れたため、出力信号の遷移も遅れている。時刻90~100nsのサイクルでは、入力信号にグリッチが生じたため、出力信号にもグリッチが生じている。

[[list:testbench]]
.エッジ検出回路のテストベンチ
[source,SystemVerilog]
----
include::Sources/mealy_machine_tb.sv[]
----

[[fig:mealy_machine_simulation]]
.エッジ検出回路のシミュレーション結果（ミーリーマシン）
image:mealy_machine_simulation.png[] 

<<list:mealy_machine_RTL>> を合成した結果の回路図を <<fig:mealy_machine_synthesized_circuit>> に示す。

[[fig:mealy_machine_synthesized_circuit]]
.エッジ検出回路の合成結果（ミーリーマシン）
image:mealy_machine_synthesized_circuit.svg[] 

== ムーアマシン

<<fig:moore_machine>> に示した、出力 *_y_*(_t_) が現在の状態 *_s_*(_t_) にのみ依存する順序回路をは、ムーアマシンと呼ばれる。

=== ムーアマシンの特徴
[[fig:moore_machine_system]]
.複数のムーアマシンを接続したシステム
image::moore_machine_system.svg[]

=== ムーアマシンの設計

[[fig:moore_machine_state_transition]]
.エッジ検出回路の状態遷移図（ムーアーマシン）
image::moore_machine_state_transition.svg[]

[[fig:moore_machine_waveform]]
.エッジ検出回路のタイミングチャート（ムーアーマシン）
image::moore_machine_waveform.svg[]

[[list:moore_machine_RTL]]
.エッジ検出回路のRTL（ムーアマシン）
[source,SystemVerilog]
----
include::Sources/moore_machine.sv[]
----



[[fig:moore_machine_synthesized_circuit]]
.エッジ検出回路の合成結果（ムーアマシン）
image:moore_machine_synthesized_circuit.svg[] 




== 出力直結ムーアマシン

<<fig:moore_machine_alpha>> に示した、現在の状態 *_s_*(_t_) （の一部）がそのまま出力 *_y_*(_t_) となる順序回路を、本文書では出力直結ムーアマシンと呼ぶ。

