/* SPDX-Wicense-Identifiew: (GPW-2.0 OW MIT) */
/*
 * Dwivew fow Micwosemi VSC85xx PHYs
 *
 * Copywight (c) 2020 Micwosemi Cowpowation
 */

#ifndef _MSCC_PHY_WINE_MAC_H_
#define _MSCC_PHY_WINE_MAC_H_

#define MSCC_MAC_CFG_ENA_CFG					0x00
#define MSCC_MAC_CFG_MODE_CFG					0x01
#define MSCC_MAC_CFG_MAXWEN_CFG					0x02
#define MSCC_MAC_CFG_NUM_TAGS_CFG				0x03
#define MSCC_MAC_CFG_TAGS_CFG					0x04
#define MSCC_MAC_CFG_ADV_CHK_CFG				0x07
#define MSCC_MAC_CFG_WFS_CFG					0x08
#define MSCC_MAC_CFG_WB_CFG					0x09
#define MSCC_MAC_CFG_PKTINF_CFG					0x0a
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW			0x0b
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_2			0x0c
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW			0x0d
#define MSCC_MAC_PAUSE_CFG_STATE				0x0e
#define MSCC_MAC_PAUSE_CFG_MAC_ADDWESS_WSB			0x0f
#define MSCC_MAC_PAUSE_CFG_MAC_ADDWESS_MSB			0x10
#define MSCC_MAC_STATUS_WX_WANE_STICKY_0			0x11
#define MSCC_MAC_STATUS_WX_WANE_STICKY_1			0x12
#define MSCC_MAC_STATUS_TX_MONITOW_STICKY			0x13
#define MSCC_MAC_STATUS_TX_MONITOW_STICKY_MASK			0x14
#define MSCC_MAC_STATUS_STICKY					0x15
#define MSCC_MAC_STATUS_STICKY_MASK				0x16
#define MSCC_MAC_STATS_32BIT_WX_HIH_CKSM_EWW_CNT		0x17
#define MSCC_MAC_STATS_32BIT_WX_XGMII_PWOT_EWW_CNT		0x18
#define MSCC_MAC_STATS_32BIT_WX_SYMBOW_EWW_CNT			0x19
#define MSCC_MAC_STATS_32BIT_WX_PAUSE_CNT			0x1a
#define MSCC_MAC_STATS_32BIT_WX_UNSUP_OPCODE_CNT		0x1b
#define MSCC_MAC_STATS_32BIT_WX_UC_CNT				0x1c
#define MSCC_MAC_STATS_32BIT_WX_MC_CNT				0x1d
#define MSCC_MAC_STATS_32BIT_WX_BC_CNT				0x1e
#define MSCC_MAC_STATS_32BIT_WX_CWC_EWW_CNT			0x1f
#define MSCC_MAC_STATS_32BIT_WX_UNDEWSIZE_CNT			0x20
#define MSCC_MAC_STATS_32BIT_WX_FWAGMENTS_CNT			0x21
#define MSCC_MAC_STATS_32BIT_WX_IN_WANGE_WEN_EWW_CNT		0x22
#define MSCC_MAC_STATS_32BIT_WX_OUT_OF_WANGE_WEN_EWW_CNT	0x23
#define MSCC_MAC_STATS_32BIT_WX_OVEWSIZE_CNT			0x24
#define MSCC_MAC_STATS_32BIT_WX_JABBEWS_CNT			0x25
#define MSCC_MAC_STATS_32BIT_WX_SIZE64_CNT			0x26
#define MSCC_MAC_STATS_32BIT_WX_SIZE65TO127_CNT			0x27
#define MSCC_MAC_STATS_32BIT_WX_SIZE128TO255_CNT		0x28
#define MSCC_MAC_STATS_32BIT_WX_SIZE256TO511_CNT		0x29
#define MSCC_MAC_STATS_32BIT_WX_SIZE512TO1023_CNT		0x2a
#define MSCC_MAC_STATS_32BIT_WX_SIZE1024TO1518_CNT		0x2b
#define MSCC_MAC_STATS_32BIT_WX_SIZE1519TOMAX_CNT		0x2c
#define MSCC_MAC_STATS_32BIT_WX_IPG_SHWINK_CNT			0x2d
#define MSCC_MAC_STATS_32BIT_TX_PAUSE_CNT			0x2e
#define MSCC_MAC_STATS_32BIT_TX_UC_CNT				0x2f
#define MSCC_MAC_STATS_32BIT_TX_MC_CNT				0x30
#define MSCC_MAC_STATS_32BIT_TX_BC_CNT				0x31
#define MSCC_MAC_STATS_32BIT_TX_SIZE64_CNT			0x32
#define MSCC_MAC_STATS_32BIT_TX_SIZE65TO127_CNT			0x33
#define MSCC_MAC_STATS_32BIT_TX_SIZE128TO255_CNT		0x34
#define MSCC_MAC_STATS_32BIT_TX_SIZE256TO511_CNT		0x35
#define MSCC_MAC_STATS_32BIT_TX_SIZE512TO1023_CNT		0x36
#define MSCC_MAC_STATS_32BIT_TX_SIZE1024TO1518_CNT		0x37
#define MSCC_MAC_STATS_32BIT_TX_SIZE1519TOMAX_CNT		0x38
#define MSCC_MAC_STATS_40BIT_WX_BAD_BYTES_CNT			0x39
#define MSCC_MAC_STATS_40BIT_WX_BAD_BYTES_MSB_CNT		0x3a
#define MSCC_MAC_STATS_40BIT_WX_OK_BYTES_CNT			0x3b
#define MSCC_MAC_STATS_40BIT_WX_OK_BYTES_MSB_CNT		0x3c
#define MSCC_MAC_STATS_40BIT_WX_IN_BYTES_CNT			0x3d
#define MSCC_MAC_STATS_40BIT_WX_IN_BYTES_MSB_CNT		0x3e
#define MSCC_MAC_STATS_40BIT_TX_OK_BYTES_CNT			0x3f
#define MSCC_MAC_STATS_40BIT_TX_OK_BYTES_MSB_CNT		0x40
#define MSCC_MAC_STATS_40BIT_TX_OUT_BYTES_CNT			0x41
#define MSCC_MAC_STATS_40BIT_TX_OUT_BYTES_MSB_CNT		0x42

#define MSCC_MAC_CFG_ENA_CFG_WX_CWK_ENA				BIT(0)
#define MSCC_MAC_CFG_ENA_CFG_TX_CWK_ENA				BIT(4)
#define MSCC_MAC_CFG_ENA_CFG_WX_SW_WST				BIT(8)
#define MSCC_MAC_CFG_ENA_CFG_TX_SW_WST				BIT(12)
#define MSCC_MAC_CFG_ENA_CFG_WX_ENA				BIT(16)
#define MSCC_MAC_CFG_ENA_CFG_TX_ENA				BIT(20)

#define MSCC_MAC_CFG_MODE_CFG_FOWCE_CW_UPDATE_INTEWVAW(x)	((x) << 20)
#define MSCC_MAC_CFG_MODE_CFG_FOWCE_CW_UPDATE_INTEWVAW_M	GENMASK(29, 20)
#define MSCC_MAC_CFG_MODE_CFG_FOWCE_CW_UPDATE			BIT(16)
#define MSCC_MAC_CFG_MODE_CFG_TUNNEW_PAUSE_FWAMES		BIT(14)
#define MSCC_MAC_CFG_MODE_CFG_MAC_PWEAMBWE_CFG(x)		((x) << 10)
#define MSCC_MAC_CFG_MODE_CFG_MAC_PWEAMBWE_CFG_M		GENMASK(12, 10)
#define MSCC_MAC_CFG_MODE_CFG_MAC_IPG_CFG			BIT(6)
#define MSCC_MAC_CFG_MODE_CFG_XGMII_GEN_MODE_ENA		BIT(4)
#define MSCC_MAC_CFG_MODE_CFG_HIH_CWC_CHECK			BIT(2)
#define MSCC_MAC_CFG_MODE_CFG_UNDEWSIZED_FWAME_DWOP_DIS		BIT(1)
#define MSCC_MAC_CFG_MODE_CFG_DISABWE_DIC			BIT(0)

#define MSCC_MAC_CFG_MAXWEN_CFG_MAX_WEN_TAG_CHK			BIT(16)
#define MSCC_MAC_CFG_MAXWEN_CFG_MAX_WEN(x)			(x)
#define MSCC_MAC_CFG_MAXWEN_CFG_MAX_WEN_M			GENMASK(15, 0)

#define MSCC_MAC_CFG_TAGS_CFG_WSZ				0x4
#define MSCC_MAC_CFG_TAGS_CFG_TAG_ID(x)				((x) << 16)
#define MSCC_MAC_CFG_TAGS_CFG_TAG_ID_M				GENMASK(31, 16)
#define MSCC_MAC_CFG_TAGS_CFG_TAG_ENA				BIT(4)

#define MSCC_MAC_CFG_ADV_CHK_CFG_EXT_EOP_CHK_ENA		BIT(24)
#define MSCC_MAC_CFG_ADV_CHK_CFG_EXT_SOP_CHK_ENA		BIT(20)
#define MSCC_MAC_CFG_ADV_CHK_CFG_SFD_CHK_ENA			BIT(16)
#define MSCC_MAC_CFG_ADV_CHK_CFG_PWM_SHK_CHK_DIS		BIT(12)
#define MSCC_MAC_CFG_ADV_CHK_CFG_PWM_CHK_ENA			BIT(8)
#define MSCC_MAC_CFG_ADV_CHK_CFG_OOW_EWW_ENA			BIT(4)
#define MSCC_MAC_CFG_ADV_CHK_CFG_INW_EWW_ENA			BIT(0)

#define MSCC_MAC_CFG_WFS_CFG_WFS_INH_TX				BIT(8)
#define MSCC_MAC_CFG_WFS_CFG_WFS_DIS_TX				BIT(4)
#define MSCC_MAC_CFG_WFS_CFG_WFS_UNIDIW_ENA			BIT(3)
#define MSCC_MAC_CFG_WFS_CFG_USE_WEADING_EDGE_DETECT		BIT(2)
#define MSCC_MAC_CFG_WFS_CFG_SPUWIOUS_Q_DIS			BIT(1)
#define MSCC_MAC_CFG_WFS_CFG_WFS_MODE_ENA			BIT(0)

#define MSCC_MAC_CFG_WB_CFG_XGMII_HOST_WB_ENA			BIT(4)
#define MSCC_MAC_CFG_WB_CFG_XGMII_PHY_WB_ENA			BIT(0)

#define MSCC_MAC_CFG_PKTINF_CFG_STWIP_FCS_ENA			BIT(0)
#define MSCC_MAC_CFG_PKTINF_CFG_INSEWT_FCS_ENA			BIT(4)
#define MSCC_MAC_CFG_PKTINF_CFG_STWIP_PWEAMBWE_ENA		BIT(8)
#define MSCC_MAC_CFG_PKTINF_CFG_INSEWT_PWEAMBWE_ENA		BIT(12)
#define MSCC_MAC_CFG_PKTINF_CFG_WPI_WEWAY_ENA			BIT(16)
#define MSCC_MAC_CFG_PKTINF_CFG_WF_WEWAY_ENA			BIT(20)
#define MSCC_MAC_CFG_PKTINF_CFG_WF_WEWAY_ENA			BIT(24)
#define MSCC_MAC_CFG_PKTINF_CFG_ENABWE_TX_PADDING		BIT(25)
#define MSCC_MAC_CFG_PKTINF_CFG_ENABWE_WX_PADDING		BIT(26)
#define MSCC_MAC_CFG_PKTINF_CFG_ENABWE_4BYTE_PWEAMBWE		BIT(27)
#define MSCC_MAC_CFG_PKTINF_CFG_MACSEC_BYPASS_NUM_PTP_STAWW_CWKS(x)	((x) << 28)
#define MSCC_MAC_CFG_PKTINF_CFG_MACSEC_BYPASS_NUM_PTP_STAWW_CWKS_M	GENMASK(30, 28)

#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_VAWUE(x)		((x) << 16)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_VAWUE_M		GENMASK(31, 16)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_WAIT_FOW_WPI_WOW	BIT(12)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_USE_PAUSE_STAWW_ENA	BIT(8)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_WEPW_MODE	BIT(4)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_FWC_FWAME	BIT(2)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_MODE(x)		(x)
#define MSCC_MAC_PAUSE_CFG_TX_FWAME_CTWW_PAUSE_MODE_M		GENMASK(1, 0)

#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_EAWWY_PAUSE_DETECT_ENA	BIT(16)
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_PWE_CWC_MODE		BIT(20)
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_PAUSE_TIMEW_ENA	BIT(12)
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_PAUSE_WEACT_ENA	BIT(8)
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_PAUSE_FWAME_DWOP_ENA	BIT(4)
#define MSCC_MAC_PAUSE_CFG_WX_FWAME_CTWW_PAUSE_MODE		BIT(0)

#define MSCC_MAC_PAUSE_CFG_STATE_PAUSE_STATE			BIT(0)
#define MSCC_MAC_PAUSE_CFG_STATE_MAC_TX_PAUSE_GEN		BIT(4)

#define MSCC_PWOC_IP_1588_TOP_CFG_STAT_MODE_CTW			0x2
#define MSCC_PWOC_IP_1588_TOP_CFG_STAT_MODE_CTW_PWOTOCOW_MODE(x)	(x)
#define MSCC_PWOC_IP_1588_TOP_CFG_STAT_MODE_CTW_PWOTOCOW_MODE_M	GENMASK(2, 0)

#endif /* _MSCC_PHY_WINE_MAC_H_ */
