# 解码器

> 原文:[https://www.javatpoint.com/decoder-digital-electronics](https://www.javatpoint.com/decoder-digital-electronics)

将二进制信息转换为 2 <sup>N</sup> 条输出线的组合电路称为**解码器。**二进制信息以 N 条输入线的形式传递。输出行为二进制信息定义了 2 <sup>N</sup> 位代码。简单来说**解码器**执行**编码器**的反向操作。为简单起见，每次仅激活一条输入线。产生的 2 <sup>N</sup> 位输出码相当于二进制信息。

![Decoder](../Images/c24f0e5dd97b98373d7a45753b14c532.png)

有如下各种类型的解码器:

## 2 至 4 线解码器:

在 2 至 4 线解码器中，共有三个输入，即 A <sub>0</sub> ，A <sub>1</sub> 和 E，以及四个输出，即 Y <sub>0</sub> ，Y <sub>1</sub> ，Y <sub>2</sub> ，Y <sub>3</sub> 。对于每个输入组合，当使能“E”设置为 1 时，这四个输出之一将为 1。下面给出了 2 至 4 线解码器的框图和真值表。

### 框图:

![Decoder](../Images/56b1afda9d686cfe638b0ac558fa2134.png)

### 真值表:

![Decoder](../Images/4ddbf01d0458c76f7cd493b21b921936.png)

术语 Y0、Y0、Y2 和 Y3 的逻辑表达式如下:

Y <sub>3</sub> =E.A <sub>1</sub> 。A<sub>0</sub>
Y<sub>2</sub>= E . A<sub>1</sub>。A<sub>0</sub>'
Y<sub>1</sub>= E . A<sub>1</sub>。A<sub>0</sub>
Y0 = E . A<sub>1</sub>。A <sub>0</sub>

上述表达式的逻辑电路如下:

![Decoder](../Images/18216d89e62bf17b7fef45792b77837c.png)

## 3 至 8 线解码器:

3 至 8 线解码器也称为**二进制至八进制解码器**。在一个 3 至 8 线解码器中，总共有 8 个输出，即 Y <sub>0</sub> 、Y <sub>1</sub> 、Y <sub>2</sub> 、Y <sub>3</sub> 、Y <sub>4</sub> 、Y <sub>5</sub> 、Y <sub>6</sub> 、Y <sub>7</sub> 和 3 个输出，即 A <sub>0</sub> 、A1 和 A【A 该电路有一个使能输入“E”。就像 2 至 4 线解码器一样，当使能“E”设置为 1 时，这四个输出之一将为 1。3 至 8 线编码器的框图和真值表如下所示。

### 框图:

![Decoder](../Images/cc579403f34014a9affdec054763e11c.png)

### 真值表:

![Decoder](../Images/edddaa0f3a4274d6a376a9f5b5c6e4d7.png)

术语 Y <sub>0</sub> ，Y <sub>1</sub> ，Y <sub>2</sub> ，Y <sub>3</sub> ，Y <sub>4</sub> ，Y <sub>5</sub> ，Y <sub>6</sub> ，Y <sub>7</sub> 的逻辑表达如下:

Y <sub>0</sub> =A <sub>0</sub> 。A <sub>1</sub> 。a<sub>2</sub>
和 <sub>1</sub> =A <sub>0</sub> 。A <sub>1</sub> 。a<sub>2</sub>
和 <sub>2</sub> =A <sub>0</sub> 。A <sub>1</sub> 。a<sub>2</sub>
和 <sub>3</sub> =A <sub>0</sub> 。A <sub>1</sub> 。a<sub>2</sub>
和 <sub>4</sub> =A <sub>0</sub> 。A <sub>1</sub> 。a <sub>和<sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub>
和<sub>【6】</sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub>
和<sub>【7】</sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub></sub></sub>

上述表达式的逻辑电路如下:

![Decoder](../Images/c5f40e4ad4e9fa7b31455daa8e698117.png)

## 4 至 16 线解码器

在 4 至 16 线解码器中，共有 16 个输出，即 Y <sub>0</sub> 、Y <sub>1</sub> 、Y <sub>2</sub> 、……、Y <sub>16</sub> 和四个输入，即 A <sub>0</sub> 、A1、A <sub>2</sub> 、A <sub>3</sub> 。3 至 16 线解码器可以使用 2 至 4 解码器或 3 至 8 解码器来构建。下面的公式用于计算所需的低阶解码器数量。

所需的低阶解码器数量=m <sub>2</sub> /m <sub>1</sub>

m <sub>1</sub> = 8
m <sub>2</sub> = 16

所需的 3 至 8 个解码器的数量= ![Decoder](../Images/f76d41d43aee4993eae12011c90f55c8.png) =2

### 框图:

![Decoder](../Images/15174b29414eafdb700b185a83d3c787.png)

### 真值表:

![Decoder](../Images/4fa7833d1dd407368c6a58066618cb57.png)

术语 A0、A1、A2、…、A15 的逻辑表达式如下:

Y <sub>0</sub> =A <sub>0</sub> 。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和<sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和<sub>【2】</sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和<sub>= a<sub>0</sub>。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和<sub>= a<sub>0</sub>。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和<sub>= a<sub>。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和<sub>【6】</sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和 <sub>7</sub> =A <sub>0</sub> 。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和 <sub>8</sub> =A <sub>0</sub> 。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和<sub>= a<sub>。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和<sub>【T1111】= a【T1112】0</sub>。A <sub>1</sub> 。a2<sub>。a<sub>3【T1119】
和 <sub>11</sub> =A <sub>0</sub> 。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>【T1131】和<sub>= a<sub>0</sub>。A <sub>1</sub> 。a<sub>2【T1139】。a<sub>3</sub>
和<sub>= a<sub>【0】t146】。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub>
和<sub>【14】</sub>= a<sub>【0】</sub>。A <sub>1</sub> 。A <sub>2</sub> 。a<sub>3</sub>
和 <sub>15</sub> =A <sub>0</sub> 。A <sub>1</sub> 。A <sub>2</sub> 。A <sub>3</sub></sub></sub></sub></sub></sub></sub></sub></sub></sub></sub></sub></sub></sub>

上述表达式的逻辑电路如下:

![Decoder](../Images/24e44103c7bdea61c0092cb4136e6ad7.png)

* * *