# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 21
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:27.1-47.10"
module \top2
  parameter \A_WIDTH 6
  parameter \B_WIDTH 6
  wire width 12 $auto$rtlil.cc:3017:Add$12
  wire width 6 $auto$rtlil.cc:3019:Mul$10
  attribute \src "dut.sv:27.17-27.18"
  wire width 6 input 2 \a
  attribute \src "dut.sv:27.19-27.20"
  wire width 6 input 3 \b
  attribute \src "dut.sv:27.21-27.22"
  wire width 12 output 4 \c
  attribute \src "dut.sv:27.13-27.16"
  wire input 1 \clk
  attribute \src "dut.sv:27.23-27.27"
  wire input 5 \hold
  attribute \reg 1
  attribute \src "dut.sv:35.26-35.31"
  wire width 6 \reg_a
  attribute \reg 1
  attribute \src "dut.sv:36.26-36.31"
  wire width 6 \reg_b
  attribute \reg 1
  attribute \src "dut.sv:37.33-37.42"
  wire width 12 \reg_tmp_c
  cell $add $auto$expression.cpp:308:import_operation$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 6
    parameter \B_SIGNED 0
    parameter \B_WIDTH 12
    parameter \Y_WIDTH 12
    connect \A $auto$rtlil.cc:3019:Mul$10
    connect \B \reg_tmp_c
    connect \Y $auto$rtlil.cc:3017:Add$12
  end
  cell $mul $auto$expression.cpp:316:import_operation$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 6
    parameter \B_SIGNED 0
    parameter \B_WIDTH 6
    parameter \Y_WIDTH 6
    connect \A \reg_a
    connect \B \reg_b
    connect \Y $auto$rtlil.cc:3019:Mul$10
  end
  attribute \always_ff 1
  attribute \src "dut.sv:39.1-46.4"
  cell $dffe $auto$ff.cc:266:slice$18
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 0
    parameter \WIDTH 6
    connect \CLK \clk
    connect \D \a
    connect \EN \hold
    connect \Q \reg_a
  end
  attribute \always_ff 1
  attribute \src "dut.sv:39.1-46.4"
  cell $dffe $auto$ff.cc:266:slice$19
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 0
    parameter \WIDTH 6
    connect \CLK \clk
    connect \D \b
    connect \EN \hold
    connect \Q \reg_b
  end
  attribute \always_ff 1
  attribute \src "dut.sv:39.1-46.4"
  cell $dffe $auto$ff.cc:266:slice$20
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 0
    parameter \WIDTH 12
    connect \CLK \clk
    connect \D $auto$rtlil.cc:3017:Add$12
    connect \EN \hold
    connect \Q \reg_tmp_c
  end
  connect \c \reg_tmp_c
end
