<!doctype html>
<html class="no-js" lang="fr">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üçê üìº üê∂ Le d√©but de la guerre des processus technologiques: 5 nm et 3 nm üïï üòè üôáüèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="De nouvelles structures de transistors, de nouveaux outils et processus apparaissent √† l'horizon - et avec eux beaucoup de probl√®mes
 Plusieurs usines...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>Le d√©but de la guerre des processus technologiques: 5 nm et 3 nm</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/487908/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">De nouvelles structures de transistors, de nouveaux outils et processus apparaissent √† l'horizon - et avec eux beaucoup de probl√®mes</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Plusieurs usines tentent de mettre sur le march√© la technologie des processus 5 nm, mais leurs clients doivent d√©cider de concevoir de nouvelles puces sur les transistors actuels ou de passer √† de nouvelles cr√©√©es dans la technologie des processus 3 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pour la transition, vous devez soit √©tendre le finFET actuel de 3 nm, soit impl√©menter la nouvelle technologie FET tout autour de la porte, GAA FET] de 3 nm ou 2 nm. GAA FET est la prochaine √©tape √©volutive par rapport au finFET, ils fonctionnent plus rapidement, mais ces nouveaux transistors sont plus compliqu√©s et plus chers √† fabriquer, et leur passage peut √™tre trop douloureux. D'autre part, l'industrie d√©veloppe de nouvelles technologies pour la gravure, la structuration, etc., afin d'ouvrir la voie √† ces nouveaux processus technologiques.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les dates de sortie de ces FET GAA varient d'une usine √† l'autre. Samsung et TSMC font finFET √† 7 nm, et cette ann√©e, ils pr√©voient de refaire finFET √† 5 nm, ainsi que de produire des puces dans une gamme de demi-pas de 5 nm. Ces processus techniques am√©lioreront √† la fois la vitesse de fonctionnement et la consommation d'√©nergie.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En ce qui concerne 3 nm, Samsung pr√©voit de passer au nanofeuille FAN dans un an ou deux - un nouveau type de transistor GAA. TSMC pr√©voit de lib√©rer finFET √† 3 nm pour la premi√®re fois. TSMC publiera GAA √† 3 nm ou 2 nm comme prochaine √©tape, comme le pensent de nombreux analystes et √©quipementiers. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
¬´TSMC acc√©l√®re le d√©veloppement de finFET √† 3 nm, qui sont des versions r√©duites de 5 nm¬ª, a d√©clar√© Handel Jones, directeur d'IBS. - La production des premi√®res copies d'essai de finFET √† 3 nm TSMC commencera en 2020. La production industrielle est pr√©vue pour le 3√®me trimestre 2021, soit un quart plus t√¥t que le d√©but de la technologie de traitement 3 nm de Samsung. "Le d√©veloppement de GAA chez TSMC est en retard sur Samsung de 12 √† 18 mois, mais une strat√©gie agressive pour la lib√©ration de finFET √† 3 nm peut compenser cet √©cart."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC continue d'√©valuer ses options √† 3 nm et les plans peuvent encore changer. Certes, la soci√©t√© ne commente pas la situation, mais promet de d√©voiler prochainement ses plans pour 3 nm. N√©anmoins, la transition de TSMC √† finFET 3 nm est une √©tape logique. Le passage √† de nouveaux transistors peut nuire aux clients. Mais en fin de compte, finFET sera √©puis√©, donc TSMC n'a pas d'autre choix que de passer √† GAA. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
D'autres soci√©t√©s d√©veloppent √©galement des processus avanc√©s. Intel, parfois impliqu√© dans la production commerciale, produit des puces √† 10 nm, √©tudiant 7 nm en laboratoire. Pendant ce temps, SMIC fabrique finFET √† 16 nm / 12 nm, tout en explorant en laboratoire 10 nm / 7 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tous les processus avanc√©s n√©cessitent un financement important et toutes les puces ne n√©cessitent pas 3 nm ou d'autres technologies avanc√©es. </font><font style="vertical-align: inherit;">Les hausses de prix obligent les entreprises √† explorer d'autres options de d√©veloppement. </font><font style="vertical-align: inherit;">Une autre fa√ßon de b√©n√©ficier des avantages de la mise √† l'√©chelle consiste √† utiliser de nouveaux types de packages de puces avanc√©s. </font><font style="vertical-align: inherit;">Plusieurs entreprises d√©veloppent de tels cas. </font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/c8f/413/5a0/c8f4135a02d3b2ec4c123c4677aafc5c.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tension de fonctionnement de diverses technologies</font></font></i><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La mise √† l'√©chelle a-t-elle pris fin?</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les puces sont constitu√©es de transistors, de contacts et de leurs connexions. Les transistors jouent le r√¥le de commutateurs. Les puces avanc√©es peuvent contenir jusqu'√† 35 milliards de transistors. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les connexions au sommet du transistor sont constitu√©es de minuscules fils de cuivre qui conduisent des signaux √©lectriques entre les transistors. Les transistors et le c√¢blage sont connect√©s par une couche interm√©diaire interm√©diaire (MOL). MOL se compose de minuscules contacts. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La mise √† l'√©chelle des circuits int√©gr√©s (CI), leur mode de d√©veloppement traditionnel, consiste √† r√©duire la taille des circuits int√©gr√©s √† chaque nouveau processus de fabrication et √† les emballer sur un cristal monolithique.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
√Ä cette fin, les fabricants de puces pr√©sentent tous les 18 √† 24 mois un nouveau proc√©d√© qui fournit une densit√© croissante de bo√Ætier de transistors. Chaque processus re√ßoit un nom num√©rique. Initialement, ces noms √©taient associ√©s √† la longueur de la valve √† transistor. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pour chaque processus ult√©rieur, les fabricants adaptent les sp√©cifications des transistors de 0,7 fois, ce qui permet √† l'industrie d'augmenter les performances de 40% avec la m√™me consommation d'√©nergie et de r√©duire la taille de 50%. La mise √† l'√©chelle des puces vous permet de lancer de nouveaux produits √©lectroniques plus fonctionnels.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La formule a fonctionn√© et les fabricants de puces ont progressivement modifi√© les processus technologiques. Mais au tournant de 20 nm, un changement s'est produit - les transistors plats traditionnels ont choisi toute leur ressource. Depuis 2011, les fabricants sont pass√©s au finFET, ce qui leur a permis de faire √©voluer davantage les appareils. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cependant, le finFET est plus cher √† fabriquer. En cons√©quence, le co√ªt de la recherche et du d√©veloppement est mont√© en fl√®che. Par cons√©quent, les p√©riodes de transition d'un processus technique √† un autre sont pass√©es de 18 √† 30 mois ou plus. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel a suivi la tendance g√©n√©rale de mise √† l'√©chelle 0,7 fois. Cependant, √† partir de 16 nm / 14 nm, d'autres fabricants ont d√©plac√© cette formule, ce qui a introduit une certaine confusion.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
√Ä ce stade, la num√©rotation des processus techniques a commenc√© √† s'estomper et √† perdre le contact avec les sp√©cifications des transistors. Aujourd'hui, ces noms ne sont que des termes marketing. ¬´La d√©signation des processus technologiques devient moins significative et compr√©hensible¬ª, a d√©clar√© Samuel Vaughn, analyste chez Gartner. - Par exemple, √† 5 nm ou 3 nm, il n'y a pas une seule taille g√©om√©trique √©gale √† 5 ou 3 nm. De plus, les processus de diff√©rents fabricants deviennent de plus en plus diff√©rents. Pour la m√™me technologie de processus, les performances des puces diff√®rent entre TSMC, Samsung et, bien s√ªr, Intel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La mise √† l'√©chelle ralentit dans les processus de fabrication avanc√©s. Pour un processus √† 7 nm, l'√©tape de grille du transistor [poly pitch contact√©, CPP] est de 56 √† 57 nm avec une √©tape m√©tallique de 40 nm, selon IC Knowledge et TEL. Pour 5 nm, le CPP est d'environ 45 √† 50 nm avec un pas m√©tallique de 26 nm. CPP, une mesure cl√© pour les transistors, fait r√©f√©rence √† la distance entre les contacts de source et de drain. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De plus, le rapport co√ªt / vitesse ne ressemble pas du tout √† cela, car beaucoup pensent que la loi de Moore a d√©j√† surv√©cu.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
¬´La loi de Moore n'est en fait qu'une observation, qui est devenue une proph√©tie auto-r√©alisatrice qui fait avancer l'industrie des semi-conducteurs. L‚Äôaspect √©conomique de la loi de Moore a commenc√© √† se d√©t√©riorer avec l‚Äôaugmentation du co√ªt des motifs multiples et de la lithographie ultraviolette extr√™me (EUV), a d√©clar√© Douglas Guerero, directeur de la technologie chez Brewer Science. ¬´Les nouvelles architectures et conceptions augmenteront la puissance de calcul, mais elles ne seront plus √©volutives.¬ª Cela signifie qu'√† l'avenir, les puces augmenteront la puissance de calcul, mais leur co√ªt ne diminuera pas n√©cessairement √† la m√™me vitesse qu'auparavant. "</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La mise √† l'√©chelle n'est pas quelque chose qui s'arr√™te compl√®tement. L'IA, les serveurs et les smartphones n√©cessitent des puces toujours plus rapides et des processus de fabrication avanc√©s. ¬´Il y a une dizaine d'ann√©es, certaines personnes ont demand√©: qui a besoin d'encore plus de transistors? Certains pensaient qu'il n'y avait plus d'id√©es au monde sur ce qu'il fallait faire avec des ordinateurs plus rapides, √† l'exception des applications compl√®tement exotiques ¬ª, a d√©clar√© Aki Fujimura, directeur de D2S. - Aujourd'hui, pour l'Internet des objets, des co√ªts moindres, des performances assez bonnes et des capacit√©s d'int√©gration surpassent une simple augmentation de densit√©. Cependant, pour la fabrication de puces plus rapides et plus √©conomiques, dans lesquelles le co√ªt des transistors baissera, des transistors plus rapides sont n√©cessaires. "</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De toute √©vidence, les processus technologiques avanc√©s ne sont pas n√©cessaires pour tout. </font><font style="vertical-align: inherit;">Pour les puces produites par des processus technologiques bien √©tablis, la demande est √©lev√©e. </font><font style="vertical-align: inherit;">"Cela inclut les circuits int√©gr√©s pour travailler avec les ondes radio et les √©crans OLED dans les smartphones, ainsi que les circuits int√©gr√©s pour la gestion de l'alimentation, qui sont utilis√©s dans les ordinateurs et les disques SSD", a d√©clar√© Jason Vaughn, l'un des pr√©sidents d'UMC.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Mise √† l'√©chelle FinFET</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En mati√®re de mise √† l'√©chelle des puces, les fabricants ont suivi pendant des ann√©es le m√™me sch√©ma, avec des types de transistors identiques. En 2011, Intel est pass√© au finFET √† 22 nm, puis √† 16 nm / 14 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dans finFET, le courant est contr√¥l√© en pla√ßant des vannes sur les trois c√¥t√©s de l'ailette. FinFET a 2 √† 4 ailettes. Chacun a sa propre largeur, hauteur et forme. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le finFET de premi√®re g√©n√©ration d'Intel √† 22 nm avait un pas d'ailette de 60 nm et une hauteur de 34 nm. Puis, √† 14 nm, le pas et la hauteur √©taient les m√™mes, 42 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel a rendu les ailettes plus hautes et plus minces √† l'√©chelle du finFET. ¬´La mise √† l'√©chelle du finFET r√©duit les dimensions transversales de l'appareil, augmentant la densit√© sur la zone et l'augmentation de la hauteur des ailettes am√©liore les performances¬ª, a √©crit Nerissa Draeger, directrice des relations universitaires chez Lam Research, sur son blog. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Avec une technologie de processus de 10 nm / 7 nm, les fabricants de puces ont fait de m√™me avec la mise √† l'√©chelle finFET. En 2018, TSMC a commenc√© la production des premiers finFET de 7 nm, suivi par Samsung. Intel l'ann√©e derni√®re, apr√®s plusieurs retards, la production a commenc√© √† 10 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2020, la concurrence des usines s'intensifiera. Samsung et TSMC pr√©parent 5 nm et divers processus de fabrication demi-entiers. Des √©tudes sont en cours concernant 3 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tous les processus sont co√ªteux. Le co√ªt de conception d'une puce 3 nm est de 650 millions de dollars - comparez cela √† 436,3 millions de dollars pour un appareil √† 5 ‚Äã‚Äãnm et √† 222,3 millions de dollars pour un appareil √† 7 nm. C'est le co√ªt d'un tel d√©veloppement, apr√®s quoi un an plus tard, la technologie entre en production. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Compar√© √† 7 nm, le finFET de 5 nm de Samsung donnera une augmentation de 25% de la zone logique et une diminution de 20% de la consommation d'√©nergie ou une augmentation de 10% de la vitesse. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En comparaison, finMET 5 mm de TSMC offre "une vitesse de 15% de plus √† la m√™me consommation d'√©nergie ou une r√©duction de 30% de la consommation d'√©nergie √† la m√™me vitesse, avec une augmentation de 1,84 fois de la densit√© logique", a d√©clar√© Joffrey Yep, PDG de technologie de pointe chez TSMC.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dans les processus technologiques √† 7 nm et 5 nm, les fabricants de puces ont apport√© des changements majeurs. Pour fabriquer des √©l√©ments essentiels √† la mission dans des puces, les deux soci√©t√©s sont pass√©es de la lithographie traditionnelle √† 193 nm √† la lithographie ultraviolette extr√™me (EUV). EUV utilise des longueurs d'onde de 13,5 nm, ce qui simplifie le processus. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mais EUV ne r√©sout pas tous les probl√®mes de mise √† l'√©chelle des puces. ¬´La r√©solution de ces probl√®mes n√©cessite une vari√©t√© de technologies, pas seulement une mise √† l'√©chelle, y compris l'utilisation de nouveaux mat√©riaux, de nouveaux types de m√©moire non volatile int√©gr√©e et des architectures logiques avanc√©es, de nouvelles approches de gravure, des innovations dans la fabrication de bo√Ætiers et de conceptions de puces¬ª, a d√©clar√© Regina Fried, directrice g√©n√©rale de la technologie chez Mat√©riaux appliqu√©s.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pendant ce temps, dans les coulisses, Samsung et TSMC pr√©parent leurs options de processus 3 nm. Dans le pass√©, les fabricants de puces suivaient le m√™me chemin, mais aujourd'hui leurs chemins divergent. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"3 nm est disponible en diff√©rentes saveurs, telles que finFET et GAA", a d√©clar√© Vaughn. ¬´Cela permet aux clients de choisir diff√©rentes combinaisons de co√ªts, de densit√©, de consommation d'√©nergie et de vitesse, afin de satisfaire leurs besoins.¬ª </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Samsung promet d'introduire un FET en feuille nanom√©trique √† 3 nm. TSMC y travaille √©galement, mais pr√©voit d'√©tendre l'utilisation de finFET √† la prochaine g√©n√©ration. "TSMC aura un finFET de 3 nm au troisi√®me trimestre de 2021", a d√©clar√© Jones. ¬´Le GAA de la TSA appara√Ætra en 2022-2023.¬ª</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ici, les clients des usines devraient peser le pour et le contre en ce qui concerne les co√ªts et les compromis techniques. L'extension finFET est un moyen s√ªr. ¬´De nombreux clients consid√®rent TSMC comme le producteur le moins risqu√©¬ª, a d√©clar√© Jones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cependant, GAA offre une l√©g√®re augmentation des performances. ¬´Le GAA a une tension de seuil inf√©rieure de 3 nm et une consommation d'√©nergie potentiellement inf√©rieure de 15 √† 20% par rapport √† un finFET de 3 nm¬ª, a d√©clar√© Jones. "Cependant, la diff√©rence de vitesse sera au niveau de 8%, puisque MOL et BEOL sont les m√™mes." </font></font><br>
<br>
<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le backend of the line</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> (BEOL) et le MOL sont des goulots d'√©tranglement dans les puces avanc√©es. Le probl√®me de MOL est la r√©sistance de contact.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
BEOL est la phase de production o√π le c√¢blage est connect√©. En raison de leur r√©duction progressive, des retards associ√©s √† la r√©sistance capacitive se produisent. FinFET et GAA utilisent des transistors diff√©rents, mais leurs sch√©mas de connexion dans le processus de fabrication √† 3 nm sont probablement les m√™mes. Les retards capacitifs endommageront les deux types de transistors. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Il y a d'autres probl√®mes. finFET √©puisera ses capacit√©s lorsque la largeur de l'ailette atteint 5 nm. finFET √† 5 nm / 3 nm d√©passe d√©j√† cette limite.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De plus, les finFET √† 3 nm peuvent √™tre constitu√©s d'une seule ailette, par rapport √† deux ou plusieurs ailettes dans d'autres processus de fabrication. </font><font style="vertical-align: inherit;">¬´Pour √©tendre finFET de 3 nm, nous aurons besoin de technologies sp√©ciales qui augmentent la puissance d'une seule ailette et r√©duisent les ph√©nom√®nes parasites¬ª, a d√©clar√© Naoto Horiguchi, directeur CMOS chez Imec. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Une fa√ßon d'√©tendre finFET √† 3 nm est de passer au germanium pour le canal p. </font><font style="vertical-align: inherit;">finFET √† 3 nm avec des canaux √† large bande passante aidera √† augmenter la vitesse des puces, cependant, ils rencontreront certains probl√®mes d'int√©gration.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Transition vers des nanofeuilles</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En fin de compte, finFET ne sera plus mis √† l'√©chelle, et les fabricants de puces devront passer √† de nouveaux transistors, √† savoir les transistors √† effet nanofeuille. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les FET nanosheet ont commenc√© √† prendre de l'ampleur en 2017 lorsque Samsung a introduit le FET multi-canaux √† 3 nm (MBCFET). Les MBCFET sont des FET √† nanofeuilles. Des √©chantillons d'essai commenceront √† √™tre produits cette ann√©e et la production industrielle commencera en 2022. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC fonctionne √©galement avec les transistors √† effet nanom√©trique, qui sont un type de transistor GAA. Les FET √† nanofeuilles offrent un l√©ger avantage pour la mise √† l'√©chelle des finFET √† 5 nm, mais ils pr√©sentent plusieurs avantages.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le nanofeuillet FET est, en fait, finFET, pos√© sur un c√¥t√© et envelopp√© d'obturateurs. Une nanofeuille se compose de plusieurs feuilles horizontales minces s√©par√©es pos√©es les unes sur les autres. Chaque feuille est un canal distinct. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Autour de chaque feuille est une grille, et le r√©sultat est un transistor en anneau. Th√©oriquement, les transistors √† effet nanom√©trique en feuille offrent des performances sup√©rieures avec moins de fuites, car le courant est contr√¥l√© des quatre c√¥t√©s de la structure. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Initialement, il y aura environ quatre feuilles par nanofeuille FET. "La largeur d'une nanofeuille typique est de 12 √† 16 nm, et l'√©paisseur est de 5 nm", a d√©clar√© Horiguchi.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cela diff√®re de la nano feuille finFET. FinFET a un nombre limit√© d'ailettes, ce qui limite le travail des concepteurs. ¬´L'avantage d'une nanofeuille est qu'elle peut √™tre modifi√©e en largeur. La largeur peut √™tre choisie √† la demande du concepteur. Cela leur donne une certaine libert√©. Ils peuvent trouver la meilleure option pour le rapport entre la consommation d'√©nergie et la vitesse ¬ª, a d√©clar√© Horiguchi. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Par exemple, un transistor avec une feuille plus large aura un courant d'excitation plus important. Une feuille √©troite vous permet de rendre l'appareil plus petit avec un courant de champ plus petit. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les nanolithes sont associ√©s √† la technologie des nanofils, dans laquelle les fils servent de canaux. Limiter la largeur du canal limite le courant de champ.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Par cons√©quent, nanofeuillet FET et gagne du terrain. Cependant, cette technologie et finFET √† 3 nm pr√©sentent plusieurs probl√®mes. ¬´Les probl√®mes FinFET sont li√©s au contr√¥le quantique de la largeur et du profil des ailettes. Les probl√®mes des nanofeuilles sont li√©s au d√©s√©quilibre p / n, √† l'efficacit√© de la feuille inf√©rieure, aux intercouches entre les feuilles, au contr√¥le de la longueur de la valve ¬ª, a d√©clar√© Gene Kai, directeur adjoint de TSMC, lors de la pr√©sentation √† l'IEDM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Compte tenu de toutes ces difficult√©s, il faudra un certain temps pour entrer dans la technologie des nanofeuilles FET. "La transition vers de nouvelles architectures de transistors pr√©sente de nombreux obstacles", a d√©clar√© Guerrero. "Certainement, cela n√©cessitera de nouveaux mat√©riaux."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dans la version la plus simple du proc√©d√©, la fabrication d'un nanofeuillet FET commence par la formation d'un super-r√©seau sur un substrat. L'instrument √©pitaxial place des couches entrelac√©es d'un alliage silicium-germanium (SiGe) et de silicium sur un substrat. L'empilement sera compos√© d'au moins trois couches de SiGe et de trois couches de silicium. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ensuite, des ailettes verticales sont form√©es dans le super-r√©seau au moyen d'une structuration et d'une gravure, ce qui n√©cessite un contr√¥le tr√®s pr√©cis du processus. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Commence alors l'une des √©tapes les plus difficiles - la formation de joints internes. Tout d'abord, les parties externes des couches de SiGe sont noy√©es √† fleur dans le super-r√©seau. Cela cr√©e de petites cavit√©s remplies de di√©lectrique. ¬´Des joints int√©rieurs sont n√©cessaires pour r√©duire la capacit√© des vannes¬ª, a d√©clar√© Kai. "Leur fabrication est une partie essentielle du processus."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Et de telles technologies existent d√©j√† - IBM et TEL ont r√©cemment d√©crit une nouvelle technique de gravure, adapt√©e √† la fois aux joints internes et √† la production de canaux. Pour cela, une gravure s√®che isotrope de SiGe avec un rapport de 150: 1 est utilis√©e. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cette technologie vous permet d'obtenir des joints internes tr√®s pr√©cis. ¬´La r√©alisation de cavit√©s dans SiGe n√©cessite une gravure aveugle lat√©rale tr√®s s√©lective des couches¬ª, a d√©clar√© Nicholas Loubet, responsable R&amp;D d'IBM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ensuite, la source et le drain sont form√©s. Apr√®s cela, les couches de SiGe sont retir√©es du super-r√©seau par gravure. Il reste des couches ou feuilles de silicium constituant les canaux. </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">Des</font></a><font style="vertical-align: inherit;"> mat√©riaux √† </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">haute teneur en k</font></a></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
sont plac√©s dans la structure </font><font style="vertical-align: inherit;">, et enfin, des compos√©s MOL sont form√©s, ce qui donne la nanofeuille.</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Il s'agit d'une description simplifi√©e de ce processus complexe. Cependant, comme toute nouvelle technologie, les nanofeuilles peuvent √™tre sujettes √† des d√©fauts. Une √©tude et une mesure suppl√©mentaires de toutes les √©tapes sont n√©cessaires. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
¬´Comme pour les transitions pr√©c√©dentes entre les technologies, nous voyons des probl√®mes associ√©s √† l'√©tude et √† la mesure des nanofeuilles¬ª, a d√©clar√© Chet Lenox, directeur des solutions de gestion des processus chez KLA. ¬´De nombreuses conditions d√©fectueuses peuvent appara√Ætre √† la fois dans les joints int√©rieurs et dans les nanofeuilles. Les fabricants d'IP ont besoin de la taille exacte des nanofeuilles individuelles, et pas seulement de la taille moyenne de chaque pile pour r√©duire la variabilit√© de leurs processus de fabrication. ¬ª</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cela n√©cessite √©galement de nouvelles technologies. </font><font style="vertical-align: inherit;">Par exemple, Imec et Applied Materials ont r√©cemment introduit la technologie de microscopie √† r√©sistance √©tal√©e par balayage du scalpel (s-SSRM) pour les fermetures d'anneaux. </font><font style="vertical-align: inherit;">Dans la technologie s-SSRM, un minuscule scalpel brise une petite partie de la structure et des dopants peuvent √™tre ajout√©s √† cette section.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Autres options</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dans le cadre de la R&amp;D, Imec d√©veloppe des types plus avanc√©s de GAA, tels que les CFET et les FET de feuille de fourche, ciblant 2 nm ou moins. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
√Ä ce moment-l√†, pour la plupart des fabricants, la mise √† l'√©chelle des adresses IP deviendrait trop co√ªteuse, surtout √† la lumi√®re des avantages diminu√©s en termes de consommation d'√©nergie et de vitesse. Par cons√©quent, les configurations de puces avanc√©es gagnent en popularit√©. Au lieu de regrouper toutes les fonctions en un seul cristal, il est pr√©vu de diviser les appareils en cristaux plus petits et de les int√©grer dans des bo√Ætiers avanc√©s.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
¬´Tout d√©pend de l'application¬ª, a expliqu√© Rich Rice, vice-pr√©sident directeur du d√©veloppement commercial chez ASE. </font><font style="vertical-align: inherit;">- Nous constatons certainement une augmentation de ces tentatives, m√™me dans les processus technologiques qui ont p√©n√©tr√© profond√©ment dans les tailles submicroniques. </font><font style="vertical-align: inherit;">Cette √©volution se poursuivra. </font><font style="vertical-align: inherit;">De nombreuses entreprises le font. </font><font style="vertical-align: inherit;">Ils d√©cident s'ils peuvent int√©grer les puces de 5 nm et s'ils le souhaitent. </font><font style="vertical-align: inherit;">Ils recherchent activement des moyens de briser les syst√®mes. ¬ª </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ce n'est pas si facile √† faire. </font><font style="vertical-align: inherit;">De plus, il existe plusieurs options de shell avec divers compromis - 2.5D, 3D-IC, chipsets et fan-out.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Conclusion</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Certainement, tout le monde n'aura pas besoin de processus de fabrication aussi avanc√©s. </font><font style="vertical-align: inherit;">Cependant, Apple, HiSilicon, Intel, Samsung et Qualcomm ne comptent pas en vain sur des technologies avanc√©es. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les consommateurs ont besoin des syst√®mes les plus r√©cents et les plus performants avec des performances accrues. </font><font style="vertical-align: inherit;">La seule question est de savoir si les nouvelles technologies apporteront de r√©els avantages √† un prix abordable.</font></font></div>
      
    </div><p class="reference-to-source js-reference-to-source">Source: https://habr.com/ru/post/undefined/</p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr487896/index.html">Quand la mort se transforme en art: √©pitaphes de personnages c√©l√®bres avec un sens profond en anglais</a></li>
<li><a href="../fr487898/index.html">Mesurer la bande passante m√©moire sur le genou</a></li>
<li><a href="../fr487900/index.html">pyqtdeploy, ou nous emballons le programme Python dans exe'shnik ... √† la dure</a></li>
<li><a href="../fr487902/index.html">D'incendie en incendie: √©lectrolyte √† l'√©tat solide r√©fractaire pour batteries lithium-ion</a></li>
<li><a href="../fr487906/index.html">Le livre "R√©seaux informatiques. Principes, technologies, protocoles: √©dition anniversaire ¬ª</a></li>
<li><a href="../fr487910/index.html">Lois naturelles et math√©matiques √©l√©gantes: probl√®mes et solutions</a></li>
<li><a href="../fr487912/index.html">9 conseils pour acc√©l√©rer le processus d'embauche en 2020</a></li>
<li><a href="../fr487914/index.html">Offre √† Londres en une journ√©e: comment l'obtenir et quoi faire apr√®s un d√©m√©nagement</a></li>
<li><a href="../fr487916/index.html">L'histoire de l'audio compact: comment les bobines miniatures ont migr√© dans un facteur de forme de cassette</a></li>
<li><a href="../fr487920/index.html">Surcharge en C ++. Partie I. Fonctions et mod√®les de surcharge</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>