{"patent_id": "10-2023-0091137", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0011801", "출원번호": "10-2023-0091137", "발명의 명칭": "스테이지 회로 및 스테이지 회로를 구비하는 표시 장치, 표시 장치를 구비하는 전자 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "김경호"}}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1신호 및 반전된 제 1신호를 생성하는구동부와;이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성하는 제 1생성부를 구비하며;상기 구동부 및 상기 제 1생성부는 제 1전원이 입력되는 제 1전원 입력 단자 및 제 2전원이 입력되는 제 2전원입력 단자와 전기적으로 접속되는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 제 1클럭 신호 및 제 2클럭 신호는 동일한 주기를 가지며, 위상이 반대인 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서, 상기 구동부는상기 시작 신호, 상기 제 1클럭 신호 및 상기 제 2클럭 신호를 이용하여 제 1노드의 전압을 제어하는 입력부와;상기 제 1전원 입력 단자 및 상기 제 2전원 입력 단자와 접속되며, 상기 제 1노드의 전압에 대응하여 제 1출력단자의 전압을 제어하는 제 1출력부와;상기 제 1전원 입력 단자 및 상기 제 2전원 입력 단자와 접속되며, 상기 제 1출력 단자의 전압에 대응하여 제 2출력 단자의 전압을 제어하는 제 2출력부를 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3항에 있어서, 상기 제 1출력 단자는 상기 반전된 제 1신호를 출력하고, 상기 제 2출력 단자는 상기 제 1신호를 출력하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 3항에 있어서, 상기 입력부는 상기 시작 신호가 입력되는 제 1입력 단자와 상기 제 1노드 사이에 병렬로 접속되는 제 1트랜지스터 및 제 2트랜지스터를 구비하며;상기 제 1트랜지스터의 게이트 전극은 제 1클럭 신호가 입력되는 제 2입력 단자에 접속되고, 상기 제 2트랜지스터의 게이트 전극은 상기 제 2클럭 신호가 입력되는 제 3입력 단자에 접속되는 스테이지회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5항에 있어서,상기 제 1트랜지스터는 N타입 트랜지스터이고, 상기 제 2트랜지스터는 P타입 트랜지스터인 스테이지 회로. 공개특허 10-2025-0011801-3-청구항 7 제 3항에 있어서, 상기 제 1출력부 및 상기 제 2출력부는 각각 인버터인 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 3항에 있어서,상기 제 1출력부는상기 제 1전원 입력 단자와 상기 제 2전원 입력 단자 사이에 직렬로 배치되는 P타입의 제 3트랜지스터 및 N타입의 제 4트랜지스터를 구비하며;상기 제 3트랜지스터 및 상기 제 4트랜지스터의 게이트 전극은 상기 제 1노드에 접속되며, 상기 제 3트랜지스터및 상기 4트랜지스터 사이의 공통 노드는 상기 제 1출력 단자에 접속되는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 3항에 있어서,상기 제 2출력부는상기 제 1전원 입력 단자와 상기 제 2전원 입력 단자 사이에 직렬로 배치되는 P타입의 제 5트랜지스터 및 N타입의 제 6트랜지스터를 구비하며;상기 제 5트랜지스터 및 상기 제 6트랜지스터의 게이트 전극은 상기 제 1출력 단자에 접속되며, 상기 제 5트랜지스터 및 상기 6트랜지스터 사이의 공통 노드는 상기 제 2출력 단자에 접속되는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 3항에 있어서,상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되는 제 1커패시터를 더 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1항에 있어서, 상기 제 1생성부는 제 1신호 입력 단자로 공급되는 제 1입력 신호 및 제 2신호 입력 단자로 공급되는 제 2입력 신호를 이용하여 제1노드의 전압을 제어하는 제어부와,제 3신호 입력 단자로 공급되는 제 3입력 신호 및 상기 제 1노드의 전압에 대응하여 출력 단자로 상기 제 2신호를 출력하는 출력부를 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11항에 있어서, 상기 제 1입력 신호는 상기 다음단 제 1신호, 상기 제 2입력 신호는 상기 이전단 반전된 제 1신호, 상기 제 3입력 신호는 상기 이전단 제 1신호인 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11항에 있어서,상기 제어부는 상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되며, 게이트 전극이 상기 제 1신호 입력 단자에 접속되는 P타입의 제 1트랜지스터와;상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되며, 게이트 전극이 상기 제 2신호 입력 단자에 접속되공개특허 10-2025-0011801-4-는 N타입의 제 2트랜지스터를 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11항에 있어서,상기 출력부는상기 제 1전원 입력 단자와 상기 출력 단자 사이에 접속되며, 게이트 전극이 상기 제 3신호 입력 단자에 접속되는 P타입의 제 3트랜지스터와;상기 출력 단자와 상기 제 2전원 입력 단자 사이에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 N타입의제 4트랜지스터를 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11항에 있어서,상기 출력부는 상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되는 제 2커패시터를 더 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 1항에 있어서,상기 제 1전원은 하이 레벨 전압으로 설정되고, 상기 제 2전원은 상기 제 1전원보다 낮은 전압인 로우 레벨 전압으로 설정되는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 11항에 있어서,상기 제 1생성부와 동일한 회로를 포함하며, 제 4신호 입력 단자로 입력되는 제 4입력 신호, 제 5신호 입력 단자로 입력되는 제 5입력 신호, 제 6신호 입력 단자로 입력되는 제 6입력 신호를 이용하여 제 3신호를 출력하는제 2생성부를 더 구비하는 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17항에 있어서,상기 제 4입력 신호는 상기 제 1입력 신호와 상이하며, 상기 제 5입력 신호는 상기 제 2입력 신호와 상이하며,상기 제 6입력 신호는 상기 제 3입력 신호와 상이한 스테이지 회로."}
{"patent_id": "10-2023-0091137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과;상기 주사선들 및 발광 제어선들 중 적어도 하나를 구동하기 위한 복수의 스테이지 회로들, 상기 복수의 스테이지 회로들 앞단에 위치된 복수의 제 1더미 스테이지 회로들, 상기 복수의 스테이지 회로들 뒷단에 위치된 복수의 제 2더미 스테이지 회로들을 구비하는 주사/발광 구동부를 구비하며;상기 스테이지 회로들 중 i번째 스테이지 회로는시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1신호 및 반전된 제 1신호를 생성하는구동부와;이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성하는 생성부를 구비하며;상기 시작 신호는 i-1번째 스테이지 회로의 제 1신호이며, 상기 제 1신호는 i번째 제 1주사선으로 공급되는 제1주사 신호이며, 상기 제 2신호는 i번째 제 2주사선으로 공급되는 제 2주사 신호 또는 i번째 발광 제어선으로공급되는 발광 제어 신호인 표시 장치.공개특허 10-2025-0011801-5-청구항 20 소정의 영상을 표시하는 표시 패널을 포함하는 표시 모듈과;상기 표시 모듈로 상기 소정의 영상에 대응하는 데이터를 공급하는 프로세서와;상기 표시 모듈에 포함되며, 상기 표시 패널에 포함된 화소들로 주사 신호 및 발광 제어 신호 중 적어도 하나를공급하기 위하여 복수의 스테이지 회로들, 상기 복수의 스테이지 회로들 앞단에 위치된 복수의 제 1더미 스테이지 회로들, 상기 복수의 스테이지 회로들 뒷단에 위치된 복수의 제 2더미 스테이지 회로들을 구비하는 게이트드라이버를 구비하며;상기 스테이지 회로들 중 i번째 스테이지 회로는시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1신호 및 반전된 제 1신호를 생성하는구동부와;이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성하는 생성부를 구비하며;상기 시작 신호는 i-1번째 스테이지 회로의 제 1신호이며, 상기 제 1신호는 i번째 제 1주사선으로 공급되는 제1주사 신호이며, 상기 제 2신호는 i번째 제 2주사선으로 공급되는 제 2주사 신호 또는 i번째 발광 제어선으로공급되는 발광 제어 신호인 전자 장치."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예들에 의한 스테이지 회로는 시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1신호 및 반전된 제 1신호를 생성하는 구동부와; 이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1 신호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성하는 제 1생성부를 구비하며; 상기 구동부 및 상기 제 1생성부는 제 1전원이 입력되는 제 1전원 입력 단자 및 제 2전원이 입력되는 제 2전원 입력 단자와 전기적으로 접속된다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 스테이지 회로 및 스테이지 회로를 구비하는 표시 장치, 표시 장치를 구비하는 전자 장치에 관한 것 이다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예 를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양 한 전자기기에 적용되고 있다. 표시 장치는 화소들을 이용하여 영상을 표시한다. 표시 장치는 화소들을 구동하기 위하여 복수의 주사 구동부 및 발광 구동부를 구비할 수 있다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "표시 장치를 높은 구동 주파수에서 구동함과 동시에 소비 전력을 최소화하기 위하여 화소들은 P타입 트랜지스터 (일례로, PMOS) 및 N타입 트랜지스터(일례로, NMOS)를 포함할 수 있다. 화소들이 P타입 트랜지스터 및 N타입 트랜지스터를 포함하는 경우, 화소들을 구동하기 위하여 표시 장치에는 다 수의 구동부들을 포함되고, 이에 따라 데드 스페이스(Dead Space)가 증가될 수 있다. 또한, 표시 장치에 다수의 구동부들이 포함되는 경우 소비 전력이 증가될 수 있다. 본 발명의 일 목적은 데드 스페이스 및 소비 전력을 감소시킬 수 있는 스테이지 회로 및 스테이지 회로를 구비 하는 표시 장치, 표시 장치를 구비하는 전자 장치를 제공하는 것이다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 의한 스테이지 회로는 시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하 여 제 1신호 및 반전된 제 1신호를 생성하는 구동부와; 이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이 용하여 제 2신호를 생성하는 제 1생성부를 구비하며; 상기 구동부 및 상기 제 1생성부는 제 1전원이 입력되는 제 1전원 입력 단자 및 제 2전원이 입력되는 제 2전원 입력 단자와 전기적으로 접속된다. 실시예에 의한, 상기 제 1클럭 신호 및 제 2클럭 신호는 동일한 주기를 가지며, 위상이 반대이다. 실시예에 의한, 상기 구동부는 상기 시작 신호, 상기 제 1클럭 신호 및 상기 제 2클럭 신호를 이용하여 제 1노 드의 전압을 제어하는 입력부와; 상기 제 1전원 입력 단자 및 상기 제 2전원 입력 단자와 접속되며, 상기 제 1 노드의 전압에 대응하여 제 1출력 단자의 전압을 제어하는 제 1출력부와; 상기 제 1전원 입력 단자 및 상기 제 2전원 입력 단자와 접속되며, 상기 제 1출력 단자의 전압에 대응하여 제 2출력 단자의 전압을 제어하는 제 2출 력부를 구비한다. 실시예에 의한, 상기 제 1출력 단자는 상기 반전된 제 1신호를 출력하고, 상기 제 2출력 단자는 상기 제 1신호 를 출력한다. 실시예에 의한, 상기 입력부는 상기 시작 신호가 입력되는 제 1입력 단자와 상기 제 1노드 사이에 병렬로 접속 되는 제 1트랜지스터 및 제 2트랜지스터를 구비하며; 상기 제 1트랜지스터의 게이트 전극은 제 1클럭 신호가 입 력되는 제 2입력 단자에 접속되고, 상기 제 2트랜지스터의 게이트 전극은 상기 제 2클럭 신호가 입력되는 제 3 입력 단자에 접속된다 실시예에 의한, 상기 제 1트랜지스터는 N타입 트랜지스터이고, 상기 제 2트랜지스터는 P타입 트랜지스터이다. 실시예에 의한, 상기 제 1출력부 및 상기 제 2출력부는 각각 인버터이다. 실시예에 의한, 상기 제 1출력부는 상기 제 1전원 입력 단자와 상기 제 2전원 입력 단자 사이에 직렬로 배치되 는 P타입의 제 3트랜지스터 및 N타입의 제 4트랜지스터를 구비하며; 상기 제 3트랜지스터 및 상기 제 4트랜지스 터의 게이트 전극은 상기 제 1노드에 접속되며, 상기 제 3트랜지스터 및 상기 4트랜지스터 사이의 공통 노드는 상기 제 1출력 단자에 접속된다. 실시예에 의한, 상기 제 2출력부는 상기 제 1전원 입력 단자와 상기 제 2전원 입력 단자 사이에 직렬로 배치되 는 P타입의 제 5트랜지스터 및 N타입의 제 6트랜지스터를 구비하며; 상기 제 5트랜지스터 및 상기 제 6트랜지스 터의 게이트 전극은 상기 제 1출력 단자에 접속되며, 상기 제 5트랜지스터 및 상기 6트랜지스터 사이의 공통 노 드는 상기 제 2출력 단자에 접속된다. 실시예에 의한, 상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되는 제 1커패시터를 더 구비한다. 실시예에 의한, 상기 제 1생성부는 제 1신호 입력 단자로 공급되는 제 1입력 신호 및 제 2신호 입력 단자로 공 급되는 제 2입력 신호를 이용하여 제 1노드의 전압을 제어하는 제어부와, 제 3신호 입력 단자로 공급되는 제 3 입력 신호 및 상기 제 1노드의 전압에 대응하여 출력 단자로 상기 제 2신호를 출력하는 출력부를 구비한다. 실시예에 의한, 상기 제 1입력 신호는 상기 다음단 제 1신호, 상기 제 2입력 신호는 상기 이전단 반전된 제 1신 호, 상기 제 3입력 신호는 상기 이전단 제 1신호이다. 실시예에 의한, 상기 제어부는 상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되며, 게이트 전극이 상기 제 1신호 입력 단자에 접속되는 P타입의 제 1트랜지스터와; 상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되며, 게이트 전극이 상기 제 2신호 입력 단자에 접속되는 N타입의 제 2트랜지스터를 구비한다. 실시예에 의한, 상기 출력부는 상기 제 1전원 입력 단자와 상기 출력 단자 사이에 접속되며, 게이트 전극이 상 기 제 3신호 입력 단자에 접속되는 P타입의 제 3트랜지스터와; 상기 출력 단자와 상기 제 2전원 입력 단자 사이 에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 N타입의 제 4트랜지스터를 구비한다. 실시예에 의한, 상기 출력부는 상기 제 1노드와 상기 제 2전원 입력 단자 사이에 접속되는 제 2커패시터를 더 구비한다. 실시예에 의한, 상기 제 1전원은 하이 레벨 전압으로 설정되고, 상기 제 2전원은 상기 제 1전원보다 낮은 전압 인 로우 레벨 전압으로 설정된다. 실시예에 의한, 상기 제 1생성부와 동일한 회로를 포함하며, 제 4신호 입력 단자로 입력되는 제 4입력 신호, 제 5신호 입력 단자로 입력되는 제 5입력 신호, 제 6신호 입력 단자로 입력되는 제 6입력 신호를 이용하여 제 3신 호를 출력하는 제 2생성부를 더 구비한다. 실시예에 의한, 상기 제 4입력 신호는 상기 제 1입력 신호와 상이하며, 상기 제 5입력 신호는 상기 제 2입력 신 호와 상이하며, 상기 제 6입력 신호는 상기 제 3입력 신호와 상이하다. 본 발명의 실시예에 의한 표시 장치는 주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과; 상기 주사선들 및 발광 제어선들 중 적어도 하나를 구동하기 위한 복수의 스테이지 회로들, 상기 복 수의 스테이지 회로들 앞단에 위치된 복수의 제 1더미 스테이지 회로들, 상기 복수의 스테이지 회로들 뒷단에 위치된 복수의 제 2더미 스테이지 회로들을 구비하는 주사/발광 구동부를 구비하며; 상기 스테이지 회로들 중 i 번째 스테이지 회로는 시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1신호 및 반전된 제 1신호를 생성하는 구동부와; 이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신호 및 이전단 반 전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성 하는 생성부를 구비하며; 상기 시작 신호는 i-1번째 스테이지 회로의 제 1신호이며, 상기 제 1신호는 i번째 제 1주사선으로 공급되는 제 1주사 신호이며, 상기 제 2신호는 i번째 제 2주사선으로 공급되는 제 2주사 신호 또는 i번째 발광 제어선으로 공급되는 발광 제어 신호이다. 본 발명의 실시예에 의한 전자 장치는 소정의 영상을 표시하는 표시 패널을 포함하는 표시 모듈과; 상기 표시 모듈로 상기 소정의 영상에 대응하는 데이터를 공급하는 프로세서와; 상기 표시 모듈에 포함되며, 상기 표시 패 널에 포함된 화소들로 주사 신호 및 발광 제어 신호 중 적어도 하나를 공급하기 위하여 복수의 스테이지 회로들, 상기 복수의 스테이지 회로들 앞단에 위치된 복수의 제 1더미 스테이지 회로들, 상기 복수의 스테이지 회로들 뒷단에 위치된 복수의 제 2더미 스테이지 회로들을 구비하는 게이트 드라이버를 구비하며; 상기 스테이 지 회로들 중 i번째 스테이지 회로는 시작 신호를 입력받고, 제 1클럭 신호 및 제 2클럭 신호를 이용하여 제 1 신호 및 반전된 제 1신호를 생성하는 구동부와; 이전단 스테이지 회로의 구동부로부터 공급되는 이전단 제 1신 호 및 이전단 반전된 제 1신호 및 다음단 스테이지 회로의 구동부로부터 공급되는 다음단 제 1신호를 이용하여 제 2신호를 생성하는 생성부를 구비하며; 상기 시작 신호는 i-1번째 스테이지 회로의 제 1신호이며, 상기 제 1 신호는 i번째 제 1주사선으로 공급되는 제 1주사 신호이며, 상기 제 2신호는 i번째 제 2주사선으로 공급되는 제 2주사 신호 또는 i번째 발광 제어선으로 공급되는 발광 제어 신호이다. 본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 의한 스테이지 회로 및 스테이지 회로를 구비하는 표시 장치, 표시 장치를 구비하는 전자 장치에 의하면 하나의 스테이지 회로를 이용하여 로우 레벨의 제 1신호 및 하이 레벨의 제 2신호를 생성할 수 있다. 즉, 본 발명의 실시예에서는 하나의 스테이지 회로를 이용하여 P타입 트랜지스터 및 N타입 트랜지스터를 구동하 는 신호들을 생성할 수 있고, 이에 따라 데드 스페이스를 최소화할 수 있다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2023-0091137", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에 서도 사용할 수 있다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드 시 도시된 바에 한정되지 않는다. 또한, 설명에서 “동일하다”라고 표현한 것은, “실질적으로 동일하다”는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 “실질적으로”가 생략된 표 현들일 수 있다. 일부 실시예가 기능 블록, 유닛 및/또는 모듈과 관련하여 첨부된 도면에서 설명된다. 당업자는 이러한 블록, 유 닛 및/또는 모듈이 논리 회로, 개별 구성 요소, 마이크로 프로세서, 하드 와이어 회로, 메모리 소자, 배선 연결, 및 기타 전자 회로에 의해 물리적으로 구현된다는 것을 이해할 것이다. 이는 반도체 기반 제조 기술 또는 기타 제조 기술을 사용하여 형성될 수 있다. 마이크로 프로세서 또는 다른 유사한 하드웨어에 의해 구현되는 블 록, 유닛 및/또는 모듈의 경우, 소프트웨어를 사용하여 프로그래밍 및 제어되어 본 발명에서 논의되는 다양한 기능을 수행할 수 있으며, 선택적으로 펌웨어 및/또는 또는 소프트웨어에 의해 구동될 수 있다. 또한, 각각의 블록, 유닛 및/또는 모듈은 전용 하드웨어에 의해 구현될 수 있거나, 일부 기능을 수행하는 전용 하드웨어와 다 른 기능을 수행하는 프로세서(예를 들어, 하나 이상의 프로그래밍된 마이크로 프로세서 및 관련 회로)의 조합으 로 구현될 수 있다. 또한, 일부 실시예에서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 상호 작용하는 둘 이상의 개별 블록, 유닛 및/또는 모듈로 물리적으로 분리될 수도 있다. 또한, 일 부 실시예서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 물리적으로 더 복 잡한 블록, 유닛 및/또는 모듈로 결합될 수도 있다. 두 구성들 간의 “연결”이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있 으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 회로도를 기준으로 사용된 \"연결\"은 전기적 연결을 의미 하고, 단면도 및 평면도를 기준으로 사용된 \"연결\"은 물리적 연결을 의미할 수 있다. 비록 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제 한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것 이다. 따라서, 이하에서 언급되는 제 1구성요소는 본 발명의 기술적 사상 내에서 제 2구성요소일 수도 있음은 물론이다. 한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되 어 복합적으로 실시될 수 있을 것이다. 도 1은 본 발명의 일 실시예에 의한 스테이지 회로를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 의한 스테이지 회로는 구동부 및 생성부를 구비할 수 있다. 구동부 및 생성부는 제 1전원 입력 단자 및 제 2전원 입력 단자와 접속될 수 있다. 제 1전 원 입력 단자는 제 1전원(VGH)을 공급받고, 제 2전원 입력 단자는 제 2전원(VGL)을 공급받을 수 있다. 여기서, 제 1전원(VGH)은 제 2전원(VGL)보다 높은 전압으로 설정될 수 있다. 일례로, 제 1전원(VGH)의 전압은 P타입 트랜지스터의 게이트 오프 전압, N타입 트랜지스터의 게이트 온 전압으 로 설정될 수 있다. 일례로, 제 2전원(VGL)의 전압은 P타입 트랜지스터의 게이트 온 전압, N타입 트랜지스터의 게이트 오프 전압으로 설정될 수 있다. 구동부는 제 1타입(일례로, P형) 트랜지스터를 구동하기 위한 제 1신호(FS)를 출력할 수 있다. 이를 위하 여 구동부는 입력부, 제 1출력부, 제 2출력부 및 제 1커패시터(C1)를 구비할 수 있다. 입력부는 제 1입력 단자, 제 2입력 단자 및 제 3입력 단자와 전기적으로 접속될 수 있다. 제 1입력 단자는 시작 신호(FLM)를 공급받고, 제 2입력 단자는 제 1클럭 신호(CLK1)를 공급받고, 제 3입력 단자는 제 2클럭 신호(CLK2)를 공급받을 수 있다. 시작 신호(FLM)는 도시되지 않은 타이밍 제어부로부터 공급될 수 있다. 시작 신호(FLM)는 이전단 스테이지의 구 동부의 출력 신호(또는, 제 1신호)일 수 있다. 제 1클럭 신호(CLK1)는 도 2에 도시된 바와 같이 하이 전압 및 로우 전압을 반복하는 구형파 신호일 수 있다. 제 1클럭 신호(CLK1)의 하이 전압은 P타입 트랜지스터의 게이트 오프 전압, N타입 트랜지스터의 게이트 온 전압 으로 설정될 수 있다. 제 1클럭 신호(CLK1)의 로우 전압은 P타입 트랜지스터의 게이트 온 전압, N타입 트랜지스 터의 게이트 오프 전압으로 설정될 수 있다. 제 2클럭 신호(CLK2)는 도 2에 도시된 바와 같이 하이 전압 및 로우 전압을 반복하는 구형파 신호일 수 있다. 제 2클럭 신호(CLK2)의 하이 전압은 P타입 트랜지스터의 게이트 오프 전압, N타입 트랜지스터의 게이트 온 전압 으로 설정될 수 있다. 제 2클럭 신호(CLK2)의 로우 전압은 P타입 트랜지스터의 게이트 온 전압, N타입 트랜지스 터의 게이트 오프 전압으로 설정될 수 있다. 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)는 주기가 동일하며, 위상이 반전된 신호일 수 있다. 입력부는 제 2입력 단자 및 제 3입력 단자로 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 제 1출력부와 접속된 제 1노드(N1)의 전압을 제어할 수 있다. 입력부는 제 1입력 단자와 제 1노드 (N1) 사이에 병렬로 접속된 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)를 구비할 수 있다. 제 1트랜지스터(M1)는 N타입 트랜지스터로 형성되며, 제 1입력 단자와 제 1노드(N1) 사이에 접속된다. 여 기서, 접속된다라는 의미는 전기적으로 연결된다라는 의미를 포함할 수 있다. 제 1트랜지스터(M1)의 게이트 전 극은 제 2입력 단자에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 2입력 단자로 공급되는 제 1클 럭 신호(CLK1)에 대응하여 턴-온 또는 턴-오프되면서 제 1입력 단자와 제 1노드(N1)의 전기적 접속을 제어 할 수 있다. 제 2트랜지스터(M2)는 P타입 트랜지스터로 형성되며, 제 1입력 단자와 제 1노드(N1) 사이에 접속된다. 제 2트랜지스터(M2)의 게이트 전극은 제 3입력 단자에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 3입력 단자로 공급되는 제 2클럭 신호(CLK2)에 대응하여 턴-온 또는 턴-오프되면서 제 1입력 단자와 제 1노 드(N1)의 전기적 접속을 제어할 수 있다. 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 서로 다른 타입의 트랜지스터로 설정되며, 제 1입력 단자와 제 1노드(N1) 사이에 병렬로 접속된다. 즉, 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 트랜스미션 게이트 (Transmission Gate)로 구성되며, 클럭 신호들(CLK1, CLK2)에 대응하여 제 1입력 단자로 공급되는 시작 신호(FLM)를 제 1노드(N1)로 전달할 수 있다. 한편, 다음단 스테이지 회로에 포함된 제 2입력 단자는 제 2클럭 신호(CLK2)를 입력받고, 제 3입력 단자는 제 1 클럭 신호(CLK1)를 입력받을 수 있다. 그러면, 연속된 스테이지 회로들은 시프트 레지스터로 구동되면서 클럭 신호들(CLK1, CLK2)의 반 주기마다 제 1신호(FS)를 시프트 하면서 출력할 수 있다. 제 1출력부는 인버터로 구동되며, 제 1노드(N1)의 전압에 대응하여 제 1출력 단자의 전압을 제어할 수 있다. 이를 위하여, 제 1출력부는 제 1전원 입력 단자와 제 2전원 입력 단자 사이에 직렬로 접속되는 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)를 구비할 수 있다. 제 3트랜지스터(M3) 및 제 4트랜지스터 (M4)의 게이트 전극은 제 1노드(N1)에 접속될 수 있다. 제 3트랜지스터(M3)는 P타입 트랜지스터로 형성되며, 제 1전원 입력 단자와 제 1출력 단자 사이에 접 속될 수 있다. 이와 같은 제 3트랜지스터(M3)는 제 1노드(N1)의 전압에 대응하여 제 1전원 입력 단자와 제 1출력 단자의 전기적 접속을 제어할 수 있다. 제 4트랜지스터(M4)는 N타입 트랜지스터로 형성되며, 제 2전원 입력 단자와 제 1출력 단자 사이에 접 속될 수 있다. 이와 같은 제 4트랜지스터(M4)는 제 1노드(N1)의 전압에 대응하여 제 2전원 입력 단자와 제 1출력 단자의 전기적 접속을 제어할 수 있다. 제 1출력 단자는 제 1출력부로부터 공급되는 전압을 반전된 제 1신호(/FS)로써 출력할 수 있다. 제 2출력부는 인버터로 구동되며, 제 1출력 단자의 전압을 반전하여 제 2출력 단자로 공급할 수 있다. 이 경우, 제 2출력 단자로는 제 1신호(FS)가 출력될 수 있다. 반전된 제 1신호(/FS)는 제 1신호(F S)가 반전된 전압을 가질 수 있다. 일례로, 제 1신호(FS)가 하이 전압(또는, 로우 전압)으로 설정되는 경우, 반 전된 제 1신호(/FS)는 로우 전압(또는, 하이 전압)으로 설정될 수 있다. 제 2출력부는 제 1전원 입력 단자와 제 2전원 입력 단자 사이에 직렬로 접속되는 제 5트랜지스 터(M5) 및 제 6트랜지스터(M6)를 구비할 수 있다. 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)의 게이트 전극은 제 1출력 단자에 접속될 수 있다. 제 5트랜지스터(M5)는 P타입 트랜지스터로 형성되며, 제 1전원 입력 단자와 제 2출력 단자 사이에 접 속될 수 있다. 이와 같은 제 5트랜지스터(M5)는 제 1출력 단자의 전압에 대응하여 제 1전원 입력 단자 와 제 2출력 단자의 전기적 접속을 제어할 수 있다. 제 6트랜지스터(M6)는 N타입 트랜지스터로 형성되며, 제 2전원 입력 단자와 제 2출력 단자 사이에 접 속될 수 있다. 이와 같은 제 6트랜지스터(M6)는 제 1출력 단자의 전압에 대응하여 제 2전원 입력 단자 와 제 2출력 단자의 전기적 접속을 제어할 수 있다. 제 2출력 단자는 제 2출력부로부터 공급되는 전압을 제 1신호(FS)로써 출력할 수 있다. 제 1커패시터(C1)는 제 1노드(N1)와 제 2전원 입력 단자 사이에 접속될 수 있다. 이와 같은 제 1커패시터 (C1)는 제 1노드(N1)의 전압을 저장할 수 있다. 생성부는 제 2타입(일례로, N형) 및/또는 제 1타입(일례로, P형) 트랜지스터를 구동하기 위한 제 2신호 (SS)를 출력할 수 있다. 이를 위하여, 생성부는 제어부 및 출력부를 구비할 수 있다. 제어부는 제 1신호 입력 단자 및 제 2신호 입력 단자와 전기적으로 접속될 수 있다. 제 1신호 입력 단자는 다음 단 스테이지 회로의 제 1신호(FS_N)(또는, 제 1입력 신호)를 입력받을 수 있다. 소정의 구동부(주사 구동부, 발광 구동부, 주사/발광 구동부 등)는 다수의 스테이지 회로들을 포함하며, 스테이지 회로들은 시프트 레지스터로 구동되면서 제 1신호(FS) 및 제 2신호(SS)를 순차적으로 출력할 수 있다. 스테이지 회로가 i(i는 자연수)번째 화소행(또는, 수평 라인)에 위치된다고 가정하는 경우, 다음 단스테이지 회로의 제 1신호(FS_N)(즉, 제 1입력 신호)는 i번째 화소행 이후에 위치된 스테이지 회로들 중 어느 하나로부터 출력되는 제 1신호일 수 있다. 제 2신호 입력 단자는 이전 단 스테이지 회로의 반전된 제 1신호(/FS_F)(또는, 제 2입력 신호)를 입력받을 수 있다. 스테이지 회로가 i번째 화소행(또는, 수평 라인)에 위치된다고 가정하는 경우, 이전 단 스테이지 회로의 반전된 제 1신호(/FS_F)(즉, 제 2입력 신호)는 i번째 화소행 이전에 위치된 스테이지 회로들 중 어느 하 나로부터 출력되는 반전된 제 1신호일 수 있다. 제어부는 제 1신호 입력 단자 및 제 2신호 입력 단자로 공급되는 제 1입력 신호(FS_N) 및 제 2 입력 신호(/FS_F)에 대응하여 제 1노드(N11)의 전압을 제어할 수 있다. 제어부는 제 1전원 입력 단자 및 제 2전원 입력 단자 사이에 직렬로 접속되는 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비할 수 있다. 제 1트랜지스터(M11)는 P타입 트랜지스터로 형성되며, 제 1전원 입력 단자 및 제 1노드(N11) 사이에 접속 될 수 있다. 제 1트랜지스터(M11)의 게이트 전극은 제 1신호 입력 단자에 접속될 수 있다. 이와 같은 제 1 트랜지스터(M11)는 제 1신호 입력 단자로 공급되는 제 1입력 신호에 대응하여 턴-온 또는 턴-오프되면서 제 1전원 입력 단자와 제 1노드(N11)의 전기적 접속을 제어할 수 있다. 제 2트랜지스터(M12)는 N타입 트랜지스터로 형성되며, 제 1노드(N11)와 제 2전원 입력 단자 사이에 접속될 수 있다. 제 2트랜지스터(M12)의 게이트 전극은 제 2신호 입력 단자에 접속될 수 있다. 이와 같은 제 2트 랜지스터(M12)는 제 2신호 입력 단자로 공급되는 제 2입력 신호에 대응하여 턴-온 또는 턴-오프되면서 제 2전원 입력 단자와 제 1노드(N11)의 전기적 접속을 제어할 수 있다. 출력부는 제 1노드(N11)의 전압에 대응하여 출력 단자의 전압을 제어할 수 있다. 일례로, 출력부 는 출력 단자로 제 2신호(SS)를 출력할 수 있다. 이를 위하여, 출력부는 제 1전원 입력 단자 및 제 2전원 입력 단자 사이에 직렬로 접속되는 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)를 구 비할 수 있다. 제 3트랜지스터(M13)는 P타입 트랜지스터로 형성되며, 제 1전원 입력 단자 및 출력 단자 사이에 접속 될 수 있다. 제 3트랜지스터(M13)의 게이트 전극은 제 3신호 입력 단자에 접속될 수 있다. 이와 같은 제 3 트랜지스터(M13)는 제 3신호 입력 단자로 공급되는 이전 단 스테이지의 제 1신호(FS_F)(또는, 제 3입력 신 호)에 대응하여 턴-온 또는 턴-오프되면서 제 1전원 입력 단자와 출력 단자의 전기적 접속을 제어할 수 있다. 스테이지 회로가 i번째 화소행(또는, 수평 라인)에 위치된다고 가정하는 경우, 이전 단 스테이지 회로의 제 1신호(FS_F)(즉, 제 3입력 신호)는 i번째 화소행 이전에 위치된 스테이지 회로들 중 어느 하나로부터 출력되 는 제 1신호일 수 있다. 제 3입력 신호(FS_F)는 제 2입력 신호(/FS_F)를 반전한 신호에 해당할 수 있다. 즉, 제 2입력 신호(/FS_F) 및 제 3입력 신호(FS_F)는 동일한 스테이지 회로의 출력 신호일 수 있다. 제 4트랜지스터(M14)는 N타입 트랜지스터로 형성되며, 출력 단자와 제 2전원 입력 단자 사이에 접속 될 수 있다. 제 4트랜지스터(M14)의 게이트 전극은 제 1노드(N11)에 접속될 수 있다. 이와 같은 제 4트랜지스터 (M14)는 제 1노드(N11)의 전압에 대응하여 턴-온 또는 턴-오프되면서 제 2전원 입력 단자와 출력 단자 의 전기적 접속을 제어할 수 있다. 제 2커패시터(C2)는 제 1노드(N11)와 제 2전원 입력 단자 사이에 접속될 수 있다. 이와 같은 제 2커패시터 (C2)는 제 1노드(N11)의 전압을 저장할 수 있다. 도 2는 도 1에 도시된 스테이지 회로의 구동 방법의 일 실시예를 나타내는 도면이다. 도 3은 도 1에 도시된 스 테이지 회로의 구동 방법의 일 실시예를 나타내는 도면이다. 도 2에서는 스테이지 회로가 i번째 수평 라인에 위치되는 것으로 가정하기로 한다. 그리고, 제 1입력 신호 (FS_N)는 i+4번째 스테이지 회로의 제 1신호, 제 2입력 신호(/FS_F)는 i-2번째 스테이지 회로의 반전된 제 1신 호, 제 3입력 신호(FS_F)는 i-2번째 스테이지 회로의 제 1신호로 가정하기로 한다. 도 2를 참조하면, 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)는 동일한 주기를 가지며, 위상이 반전된다. 먼저, 제 1시점(t1)에 하이 레벨(또는, 하이 전압)의 제 2입력 신호(/FS_F)가 제 2신호 입력 단자로 입력 되고, 로우 레벨(또는, 로우 전압)의 제 3입력 신호(FS_F)가 제 3신호 입력 단자로 입력된다. 제 2신호 입력 단자로 하이 레벨의 제 2입력 신호(/FS_F)가 입력되면 제 2트랜지스터(M12)가 턴-온된다. 제 2트랜지스터(M12)가 턴-온되면 제 1노드(N11)로 제 2전원(VGL)이 공급된다. 제 1노드(N11)로 제 2전원(VGL) 이 공급되면 제 4트랜지스터(M14)가 턴-오프된다. 제 3신호 입력 단자로 로우 레벨의 제 3입력 신호(FS_F)가 입력되면 제 3트랜지스터(M13)가 턴-온된다. 제 3트랜지스터(M13)가 턴-온되면 출력 단자로 제 1전원(VGH)의 전압이 공급된다. 출력 단자로 공급된 제 1전원(VGH)의 전압은 제 2신호(SSi)(또는, 하이 레벨의 제 2신호)로써 별도의 신호선(일례로, 주사선 또는 발광 제어선)으로 공급될 수 있다. 제 2시점(t2)에 제 1입력 단자로는 로우 레벨의 시작 신호(FLM)가 공급된다. 여기서, 시작 신호(FLM)는 i- 1스테이지 회로의 제 1신호(FSi-1)일 수 있다. 제 2시점(t2)에 제 1클럭 신호(CLK1)는 로우 레벨, 제 2클럭 신 호(CLK2)는 하이 레벨로 설정되기 때문에 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 턴-오프 상태를 유지한 다. 제 3시점(t3)에 로우 레벨의 제 2입력 신호(/FS_F)가 제 2신호 입력 단자로 입력되고, 하이 레벨의 제 3입 력 신호(FS_F)가 제 3신호 입력 단자로 입력된다. 제 2신호 입력 단자로 로우 레벨의 제 2입력 신호(/FS_F)가 입력되면 제 2트랜지스터(M12)가 턴-오프된다. 이때, 제 2커패시터(C2)에 충전된 전압에 의하여 제 4트랜지스터(M4)는 턴-오프 상태를 유지한다. 제 3신호 입력 단자로 하이 레벨의 제 3입력 신호(FS_F)가 입력되면 제 3트랜지스터(M13)가 턴-오프된다. 이때, 출력 단자 및 별도의 신호선의 기생 커패시터에 의하여 출력 단자는 하이 레벨의 제 2신호 (SSi)의 전압을 유지할 수 있다. 제 3시점(t3)에 제 2입력 단자로는 하이 레벨의 제 1클럭 신호(CLK1)가 공급되고, 이에 따라 제 1트랜지스 터(M1)가 턴-온된다. 제 3시점(t3) 제 3입력 단자로는 로우 레벨의 제 2클럭 신호(CLK2)가 공급되고, 이에 따라 제 2트랜지스터(M2)가 턴-온된다. 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온되면 로우 레벨의 시작 신호(FLM)가 제 1노드(N1)로 공급될 수 있다. 제 1노드(N1)로 로우 레벨의 시작 신호(FLM)가 공급되면 제 3트랜지스터(M3)가 턴-온되고, 제 4트랜지 스터(M4)가 턴-오프될 수 있다. 제 3트랜지스터(M3)가 턴-온되면 제 1전원(VGH)의 전압이 제 1출력 단자로 공급된다. 제 1출력 단자 로 공급된 제 1전원(VGH)은 반전된 제 1신호(/FSi)로써 다음 단 스테이지(일례로, i+2번째 스테이지)로 공급될 수 있다. 제 1출력 단자로 제 1전원(VGH)의 전압이 공급되면 제 5트랜지스터(M5)가 턴-오프되고, 제 6트랜지스터 (M6)가 턴-온된다 제 6트랜지스터(M6)가 턴-온되면 제 2전원(VGL)의 전압이 제 2출력 단자로 공급된다. 제 2출력 단자로 공급된 제 2전원(VGL)의 전압은 제 1신호(FSi)(또는, 로우 레벨의 제 1신호)로써 별도의 신 호선(일례로, 주사선)으로 공급될 수 있다. 제 4시점(t4)에 제 1입력 단자로는 하이 레벨의 전압(또는, 하이 레벨의 시작 신호(FLM))이 공급된다. 제 4시점(t4)에 제 1클럭 신호(CLK1)는 로우 레벨, 제 2클럭 신호(CLK2)는 하이 레벨로 설정되기 때문에 제 1트랜 지스터(M1) 및 제 2트랜지스터(M2)는 턴-오프 상태를 유지한다. 제 5시점(t5)에 제 1클럭 신호(CLK1)는 하이 레벨, 제 2클럭 신호(CLK2)는 로우 레벨로 설정되고, 이에 따라 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 턴-온된다. 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온되면 하이 레벨의 전압이 제 1노드(N1)로 공급되고, 이에 따 라 제 3트랜지스터(M3)가 턴-오프되고, 제 4트랜지스터(M4)가 턴-온될 수 있다. 제 4트랜지스터(M4)가 턴-온되면 제 2전원(VGL)의 전압이 제 1출력 단자로 공급된다. 제 1출력 단자 로 제 2전원(VGL)의 전압이 공급되면 반전된 제 1신호(/FSi)의 공급이 중단(또는, 로우 레벨의 반전된 제 1신호 (/FSi)가 공급)될 수 있다. 제 1출력 단자로 제 2전원(VGL)의 전압이 공급되면 제 5트랜지스터(M5)가 턴-온되고, 제 6트랜지스터(M6) 가 턴-오프된다 제 5트랜지스터(M5)가 턴-온되면 제 1전원(VGH)의 전압이 제 2출력 단자로 공급된다. 제 2출력 단자로 제 1전원(VGH)의 전압이 공급되면 제 1신호(FSi)의 공급이 중단(또는, 하이 레벨의 제 1신호 (FSi)가 공급)될 수 있다. 제 6시점(t6)에 로우 레벨의 제 1입력 신호(FS_N)가 제 1신호 입력 단자로 입력된다. 제 1신호 입력 단자 로 로우 레벨의 제 1입력 신호(FS_N)가 입력되면 제 1트랜지스터(M11)가 턴-온된다. 제 1트랜지스터(M11)가 턴-온되면 제 1전원(VGH)의 전압이 제 1노드(N11)로 공급된다. 제 1노드(N11)로 제 1전 원(VGH)의 전압이 공급되면 제 4트랜지스터(M14)가 턴-온된다. 제 4트랜지스터(M14)가 턴-온되면 출력 단자 로 제 2전원(VGL)의 전압이 공급된다. 출력 단자로 제 2전원(VGL)의 전압이 공급되면 제 2신호(SSi) 의 출력이 중단(또는, 로우 레벨의 제 2신호(SSi) 공급)된다. 상술한 바와 같이, 본 발명의 실시예에 의한 스테이지 회로는 구동부로 시작 신호(FLM)를 공급함으로 써 구동부에서 로우 레벨의 제 1신호(FSi)를 출력할 수 있다. 구동부에서 출력되는 로우 레벨의 제 1 신호(FSi)는 주사 신호로써 P타입 트랜지스터로 공급될 수 있다. 또한, 본 발명의 실시예에 의한 스테이지 회로는 생성부로 제 1입력 신호(FS_N), 제 2입력 신호 (/FS_F) 및 제 3입력 신호(FS_F)를 공급함으로써 하이 레벨의 제 2신호(SSi)를 출력할 수 있다. 생성부에 서 출력되는 하이 레벨의 제 2신호(SSi)는 발광 제어 신호로써 P타입 트랜지스터로 공급될 수 있다. 또한, 생성 부에서 출력되는 하이 레벨의 제 2신호(SSi)는 주사 신호로써 N타입 트랜지스터로 공급될 수 있다. 추가적으로, 본 발명의 실시예에서는 생성부로 공급되는 제 1입력 신호(FS_N), 제 2입력 신호(/FS_F) 및 제 3입력 신호(FS_F)를 제어함으로써 하이 레벨의 제 2신호(SSi)의 공급 기간을 제어할 수 있다. 일례로, 도 2 에서 제 2신호(SSi)는 제 1클럭 신호(CLK1)의 3주기만큼 하이 레벨의 전압을 유지할 수 있다. 일례로, 도 3에 도시된 바와 같이 제 1입력 신호(FS_N)는 i+7번째 스테이지 회로의 제 1신호, 제 2입력 신호 (/FS_F)는 i-4번째 스테이지 회로의 반전된 제 1신호, 제 3입력 신호(FS_F)는 i-4번째 스테이지 회로의 제 1신 호일 수 있다. 이 경우, 제 2신호(SSi)는 제 1클럭 신호(CLK1)의 5주기 이상의 기간 동안 하이 레벨의 전압을 유지할 수 있다. 도 4는 본 발명의 일 실시예에 의한 스테이지 회로를 나타내는 도면이다. 도 4를 설명할 때 도 1과 동일한 구성 에 대해서 상세한 설명은 생략하기로 한다. 도 4를 참조하면, 본 발명의 일 실시예에 의한 스테이지 회로(200a)는 구동부 및 생성부를 구비할 수 있다. 구동부 및 생성부는 제 1전원 입력 단자 및 제 2전원 입력 단자와 전기적으로 접속될 수 있다. 구동부는 제 1신호(FS) 및 반전된 제 1신호(/FS)를 출력할 수 있다. 이를 위하여 구동부는 입력부 , 제 1출력부, 제 2출력부 및 제 1커패시터(C1)를 구비할 수 있다. 구동부의 구성은 도 1 에서 설명하였기 때문에 중복되는 설명은 생략하기로 한다. 생성부는 제 2신호(SSa, SSb)를 출력할 수 있다. 이를 위하여, 생성부는 제 1생성부(220a) 및 제 2생 성부(220b)를 구비할 수 있다. 제 1생성부(220a)는 제어부(260a) 및 출력부(270a)를 구비할 수 있다. 제어부(260a) 및 출력부(270a)의 구성은 도 1에 도시된 제어부 및 출력부와 동일하며, 중복되는 설명은 생략하기로 한다. 제 1생성부(220a)의 제 1신호 입력 단자(221a)는 제 1입력 신호(FS_Na)를 입력받고, 제 2신호 입력 단자(222a) 는 제 2입력 신호(/FS_Fa)를 입력받고, 제 3신호 입력 단자(223a)는 제 3입력 신호(FS_Fa)를 입력받을 수 있다. 이와 같은 제 1생성부(220a)는 제 1입력 신호(FS_Na), 제 2입력 신호(/FS_Fa) 및 제 3입력 신호(FS_Fa)에 대응 하여 출력 단자(224a)로 제 2신호(SSa)를 출력할 수 있다. 제 2생성부(220b)는 제어부(260b) 및 출력부(270b)를 구비할 수 있다. 제어부(260b) 및 출력부(270b)의 구성은 도 1에 도시된 제어부 및 출력부와 동일하며, 중복되는 설명은 생략하기로 한다. 제 2생성부(220b)의 제 1신호 입력 단자(221b)(또는, 제 4신호 입력 단자)는 제 1입력 신호(FS_Nb)(또는, 제 4 입력 신호)를 입력받고, 제 2신호 입력 단자(222b)(또는, 제 5신호 입력 단자)는 제 2입력 신호(/FS_Fb)(또는,제 5입력 신호)를 입력받고, 제 3신호 입력 단자(223b)(또는, 제 6신호 입력 단자)는 제 3입력 신호(FS_Fb)(또 는, 제 6입력 신호)를 입력받을 수 있다. 이와 같은 제 2생성부(220b)는 제 1입력 신호(FS_Nb), 제 2입력 신호 (/FS_Fb) 및 제 3입력 신호(FS_Fb)에 대응하여 출력 단자(224b)로 제 2신호(SSb)(또는, 제 3신호)를 출력할 수 있다. 여기서, 제 1생성부(220a)에서 출력되는 하이 레벨의 제 2신호(SSa)의 폭(또는, 길이)은 제 2생성부(220b)에서 출력되는 하이 레벨의 제 2신호(SSb)의 폭과 상이하다. 일례로, 제 1입력 신호(FS_Na)는 i+4번째 스테이지 회로의 제 1신호, 제 2입력 신호(/FS_Fa)는 i-2번째 스테이 지 회로의 반전된 제 1신호, 제 3입력 신호(FS_Fa)는 i-2번째 스테이지 회로의 제 1신호일 수 있다. 이 경우, 제 1생성부(220a)에서 출력되는 하이 레벨의 제 2신호(SSa)는 제 1클럭 신호(CLK1)의 3주기만큼 하이 레벨의 전 압을 유지할 수 있다. 일례로, 제 1입력 신호(FS_Nb)는 i+7번째 스테이지 회로의 제 1신호, 제 2입력 신호(/FS_Fb)는 i-4번째 스테이 지 회로의 반전된 제 1신호, 제 3입력 신호(FS_Fb)는 i-4번째 스테이지 회로의 제 1신호일 수 있다. 이 경우, 제 2생성부(220b)에서 출력되는 하이 레벨의 제 2신호(SSb)는 제 1클럭 신호(CLK1)의 5주기 이상의 기간 동안 하이 레벨의 전압을 유지할 수 있다. 즉, 본 발명의 실시예에서 스테이지 회로(200, 200a)는 필요에 의하여 복수의 생성부를 구비할 수 있고, 이에 대응하여 다양한 폭을 갖는 제 2신호(SS)를 생성할 수 있다. 상술한 본 발명의 실시예에 의한 스테이지 회로(200, 200a)는 하나의 스테이지를 이용하여 로우 레벨의 신호 및 하이 레벨의 신호를 생성할 수 있고, 이에 따라 스테이지 회로(200, 200a)의 실장 면적을 최소화할 수 있다. 또 한, 본 발명의 실시예에 의한 스테이지 회로(200, 200a)는 2개의 클럭 신호(CLK1, CLK2), 하나의 시작 신호 (FLM), 2개의 전원(VGH, VGL)을 사용하기 때문에 스테이지 회로(200, 200a)의 실장 면적을 최소화할 수 있다(즉, 데드 스페이스 감소). 또한, 본원 발명의 실시예에서는 2개의 클럭 신호(CLK1, CLK2)를 이용하여 다양한 신호를 생성할 수 있고, 이에 따라 커패시터들(C1, C2)의 충전 및 방전에 의한 소비 전력 소모를 최소화할 수 있다. 도 5는 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 5를 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 화소부(또는, 패널), 타이밍 제어부 , 주사/발광 구동부, 데이터 구동부 및 전원 공급부를 구비할 수 있다. 상술한 구성들은 별개의 집적 회로로 구현될 수 있고, 상술한 구성들 중 둘 이상의 구성들은 하나의 집적 회로로 통합되어 구현 될 수 있다. 또한, 주사/발광 구동부는 화소부에 형성될 수 있다. 화소부는 제 1주사선들(SL11, SL12, ..., SL1n), 제 2주사선들(SL21, SL22, ..., SL2n), 제 3주사선들 (SL31, SL32, ..., SL3n), 제 4주사선들(SL41, SL42, ..., SL4n), 데이터선들(DL1, DL2, ..., DLm), 발광 제어 선들(EL1, EL2, ..., ELn) 및 전원선들(PL1, PL2, PL3, PL4)과 접속되는 화소들(PX)을 구비할 수 있다(여기서, n, m은 자연수). 일례로, i번째 수평 라인(또는, 화소행) 및 j번째 수직 라인(또는, 화소열)에 위치된 화소(PXij)(도 6참고)는 i 번째 제 1주사선(SL1i), i번째 제 2주사선(SL2i), i번째 제 3주사선(SL3i), i번째 제 4주사선(SL4i), i번째 발 광 제어선(ELi) 및 j번째 데이터선(DLj)과 접속될 수 있다. 화소들(PX)은 제 1주사선들(SL11 내지 SL1n)로 제 1주사 신호가 공급될 때 수평 라인 단위(일례로, 동일 주사선 에 접속된 화소들(PX)이 하나의 수평 라인(또는, 화소행)으로 분류될 수 있다)로 선택되며, 제 1주사 신호에 의 하여 선택된 화소들(PX)은 자신과 접속된 데이터선(DL1 내지 DLm 중 어느 하나)으로부터 데이터 신호를 공급받 을 수 있다. 데이터 신호를 공급받은 화소들(PX)은 데이터 신호의 전압에 대응하여 소정 휘도의 빛을 생성할 수 있다. 주사/발광 구동부는 타이밍 제어부로부터 제 1구동 제어 신호(SCS)를 수신할 수 있다. 제 1구동 제어 신호(SCS)에는 주사/발광 구동부의 구동에 필요한 시작 신호(FLM) 및 클럭 신호들(CLK1, CLK2)이 포함될 수 있다. 주사/발광 구동부는 클럭 신호들(CLK1, CLK2)을 이용하여 시작 신호(FLM)를 쉬프트하면서 순차적으로 제 1 신호(FS)를 생성할 수 있다. 여기서, 제 1신호(FS)는 제 1주사 신호일 수 있다. 주사/발광 구동부는 제 1 신호(FS)를 이용하여 적어도 하나 이상이 제 2신호(SS)를 생성할 수 있다. 여기서, 제 2신호(SS)는 제 2주사 신 호 및/또는 발광 제어 신호일 수 있다. 주사/발광 구동부는 복수의 스테이지 회로를 구비하며, 이와 관련 하여 상세한 설명은 후술하기로 한다. 주사 신호는 화소들(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정될 수 있다. 일례로, P형 트랜지스터로 공급되는 주사 신호는 로우 레벨로 설정될 수 있다. 일례로, N형 트랜지스터로 공급 되는 주사 신호는 하이 레벨로 설정될 수 있다. 이후, 주사 신호가 공급된다는 것은, 게이트 온 전압이 주사선 (SL1, SL2, SL3, SL4)으로 공급되는 것을 의미할 수 있다. 그리고, 주사 신호가 공급되지 않는다는 것은, 게이 트 오프 전압이 주사선(SL1, SL2, SL3, SL4)으로 공급되는 것을 의미할 수 있다. 발광 제어 신호는 화소들(PX)에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압으로 설정될 수 있 다. 일례로, P형 트랜지스터로 공급되는 발광 제어 신호는 하이 레벨로 설정될 수 있다. 일례로, N형 트랜지스 터로 공급되는 발광 제어 신호는 로우 레벨로 설정될 수 있다. 이후, 발광 제어 신호가 공급된다는 것은, 게이 트 오프 전압이 발광 제어선(EL)으로 공급되는 것을 의미할 수 있다. 그리고, 발광 제어 신호가 공급되지 않는 다는 것은, 게이트 온 전압이 발광 제어선(EL)으로 공급되는 것을 의미할 수 있다. 데이터 구동부는 타이밍 제어부로부터 출력 데이터(Dout) 및 제 2구동 제어 신호(DCS)를 수신할 수 있다. 제 2구동 제어 신호(DCS)는 데이터 구동부의 구동에 필요한 샘플링 신호 및/또는 타이밍 신호들을 포함할 수 있다. 데이터 구동부는 제 2구동 제어 신호(DCS) 및 출력 데이터(Dout)에 기초하여 데이터 신호 를 생성할 수 있다. 일례로, 데이터 구동부는 출력 데이터(Dout)의 계조에 기초하여 아날로그 데이터 신호 를 생성할 수 있다. 데이터 구동부는 1 수평 기간 단위로 데이터 신호를 공급할 수 있다. 타이밍 제어부는 인터페이스를 통해 호스트 시스템으로부터 입력 데이터(Din) 및 제어 신호(CS)를 수신할 수 있다. 일례로, 타이밍 제어부는 호스트 시스템에 포함된 GPU(Graphics Processing Unit), CPU(Central Processing Unit), AP(Application Processor) 중 적어도 하나로부터 입력 데이터(Din) 및 제어 신호(CS)를 수 신할 수 있다. 제어 신호(CS)에는 클럭 신호를 포함한 다양한 신호들이 포함될 수 있다. 타이밍 제어부는 제어 신호(CS)에 기초하여, 제 1구동 제어 신호(SCS) 및 제 2구동 제어 신호(DCS)를 생성 할 수 있다. 제 1구동 제어 신호(SCS) 및 제 2구동 제어 신호(DCS)는, 각각 주사/발광 구동부 및 데이터 구동부로 공급될 수 있다. 타이밍 제어부는 입력 데이터(Din)를 표시 장치의 사양에 맞게 재정렬할 수 있다. 또한, 타이밍 제어 부는 입력 데이터(Din)를 보정하여 출력 데이터(Dout)를 생성하고, 출력 데이터(Dout)를 데이터 구동부 로 공급할 수 있다. 실시예에서, 타이밍 제어부는 공정 과정에서 측정된 광학 측정 결과에 대응하여 입력 데이터(Din)를 보정할 수 있다. 전원 공급부는 표시 장치의 구동에 필요한 다양한 전원을 생성할 수 있다. 일례로, 전원 공급부(15 0)는 제 1구동 전원(VDD), 제 2구동 전원(VSS), 제 1초기화 전원(Vint1) 및 제 2초기화 전원(Vint2)을 생성할 수 있다. 제 1구동 전원(VDD)은 화소들(PX)로 구동 전류를 공급하는 전원일 수 있다. 제 2구동 전원(VSS)은 화소들(PX)로 부터 구동 전류를 공급받는 전원일 수 있다. 화소들(PX)이 발광 상태로 설정되는 기간 동안 제 1구동 전원(VD D)은 제 2구동 전원(VSS)보다 높은 전압으로 설정될 수 있다. 제 1초기화 전원(Vint1)은 화소들(PX) 각각에 포함된 구동 트랜지스터의 게이트 전극을 초기화하는 전원이다. 제 2초기화 전원(Vint2)은 화소들(PX) 각각에 포함된 발광 소자(LD)(도 6참고)의 제 1전극(또는, 애노드 전극) 을 초기화하는 전원이다. 제 1초기화 전원(Vint1)은 제 2초기화 전원(Vint2)과 동일 또는 상이한 전압으로 설정 될 수 있다. 제 1초기화 전원(Vint1)은 데이터 신호보다 낮은 전압으로 설정될 수 있다. 전원 공급부에서 생성된 제 1구동 전원(VDD)은 제 1전원선(PL1), 제 2구동 전원(VSS)은 제 2전원선(PL2), 제 1초기화 전원(Vint1)은 제 3전원선(PL3), 제 2초기화 전원(Vint2)은 제 4전원선(PL4)으로 공급될 수 있다. 제 1전원선(PL1), 제 2전원선(PL2), 제 3전원선(PL3) 및 제 4전원선(PL4)은 화소들(PX)과 공통적으로 접속될 수 있으나, 본 발명이 실시예가 이에 한정되지는 않는다. 실시예에서, 제 1전원선(PL1)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속 될 수 있다. 실시예에서, 제 2전원선(PL2)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속될 수 있다. 실시예에서, 제 3전원선(PL3)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속될 수 있다. 실시예에서, 제 4전원선(PL4)은 복수의 전원선들로 구성되며, 복수의 전원 선들은 서로 다른 화소들(PX)과 접속될 수 있다. 즉, 본 발명의 실시예에서 화소들(PX)은 제 1전원선(PL1) 중 어느 하나, 제 2전원선(PL2) 중 어느 하나, 제 3전원선(PL3) 중 어느 하나, 제 4전원선(PL4)중 어느 하나에 접 속될 수 있다. 도 6은 도 5에 도시된 화소의 일 실시예를 나타내는 도면이다. 도 6에서는 i번째 수평 라인 및 j번째 수직 라인 에 위치된 화소를 도시하기로 한다. 도 6을 참조하면, 본 발명의 실시예에 의한 화소(PXij)는 해당하는 신호선들(SL1i, SL2i, SL3i, SL4i, ELi, DLj)에 접속될 수 있다. 예를 들어, 화소(PXij)는 i번째 제 1주사선(SL1i), i번째 제 2주사선(SL2i), i번째 제 3주사선(SL3i), i번째 제 4주사선(SL4i), i번째 발광 제어선(ELi) 및 j번째 데이터선(DLj)에 접속될 수 있다. 실시예에서, 화소(PXij)는 제 1전원선(PL1), 제 2전원선(PL2), 제 3전원선(PL3) 및 제 4전원선(PL4)에 더 접속 될 수 있다. i번째 제 3주사선(SL3i)은 i-1번째 제 2주사선(SL2i-1)일 수 있다. i번째 제 4주사선(SL4i)은 i-1번째 제 1주 사선(SL1i-1)일 수 있다. 이 경우, 실제 화소(PXij)의 구동에 필요한 신호는 제 1주사 신호(GW), 제 2주사 신호 (GC) 및 발광 제어 신호(EM)로 설정된다. 즉, i번째 제 3주사선(SL3i)은 이전 화소행의 제 2주사 신호, i번째 제 4주사선(SL4i)은 이전 화소행의 제 1주사 신호에 의하여 구동된다. 본 발명의 실시예에 의한 화소(PXij)는 발광 소자(LD)와, 발광 소자(LD)로 공급되는 전류량을 제어하기 위한 화 소 회로를 구비할 수 있다. 발광 소자(LD)는 제 1전원선(PL1)과 제 2전원선(PL2) 사이에 접속될 수 있다. 일례로, 발광 소자(LD)의 제 1전 극(또는, 애노드 전극)은 제 6트랜지스터(M26), 제 3노드(N23), 제 1트랜지스터(M21), 제 2노드(N22) 및 제 5트 랜지스터(M25)를 경유하여 제 1전원선(PL1)에 전기적으로 연결되고, 발광 소자(LD)의 제 2전극(또는, 캐소드 전 극)은 제 2전원선(PL2)에 전기적으로 연결될 수 있다. 발광 소자(LD)는 제 1전원선(PL1)으로부터 화소 회로를 경유하여 제 2전원선(PL2)으로 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD) 는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무 기 발광 다이오드(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 유기물과 무기 물이 복합적으로 구성된 소자일 수도 있다. 도 6에서는 화소(PXij)가 단일(single) 발광 소자(LD)를 포함하는 것으로 도시하였으나, 다른 실시예에서 화소(PXij)는 복수의 발광 소자(LD)들을 포함하며, 복수의 발광 소자 (LD)들은 상호 직렬, 병렬 또는 직병렬로 연결될 수 있다. 화소 회로는 제 1트랜지스터(M21), 제 2트랜지스터(M22), 제 3트랜지스터(M23), 제 4트랜지스터(M24), 제 5트랜 지스터(M25), 제 6트랜지스터(M26), 제 7트랜지스터(M27) 및 스토리지 커패시터(Cst)를 구비할 수 있다. 제 1트랜지스터(M21)(또는, 구동 트랜지스터)의 제 1전극은 제 2노드(N22)에 접속되고, 제 2전극은 제 3노드 (N23)에 접속될 수 있다. 그리고, 제 1트랜지스터(M21)의 게이트 전극은 제 1노드(N21)에 접속될 수 있다. 제 1 트랜지스터(M21)는 제 1노드(N21)의 전압에 대응하여 제 1구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제 2구동 전원(VSS)으로 공급되는 전류량을 제어할 수 있다. 제 2트랜지스터(M22)는 데이터선(DLj)과 제 2노드(N22) 사이에 접속될 수 있다. 그리고, 제 2트랜지스터(M22)의 게이트 전극은 제 1주사선(SL1i)과 전기적으로 연결될 수 있다. 이와 같은 제 2트랜지스터(M22)는 제 1주사선 (SL1i)으로 제 1주사 신호(GW)가 공급될 때 턴-온되어 데이터선(DLj)과 제 2노드(N22)를 전기적으로 연결시킬 수 있다. 제 3트랜지스터(M23)의 제 1전극은 제 1노드(N21)에 접속되고, 제 2전극은 제 3전원선(PL3)과 전기적으로 연결 될 수 있다. 그리고, 제 3트랜지스터(M23)의 게이트 전극은 제 3주사선(SL3i)과 전기적으로 연결될 수 있다. 제 3트랜지스터(M23)는 제 3주사선(SL3i)으로 제 3주사 신호(GI)가 공급될 때 턴-온되어 제 1초기화 전원(Vint1)의 전압을 제 1노드(N21)로 공급할 수 있다. 제 1초기화 전원(Vint1)은 데이터선(DLj)으로 공급되는 데이터 신호보 다 낮은 전압으로 설정될 수 있다. 제 4트랜지스터(M24)는 제 1노드(N21)와 제 3노드(N23) 사이에 접속될 수 있다. 그리고, 제 4트랜지스터(M24)의 게이트 전극은 제 2주사선(SL2i)과 전기적으로 연결될 수 있다. 이와 같은 제 4트랜지스터(M24)는 제 2주사선 (SL2i)으로 제 2주사 신호(GC)가 공급될 때 턴-온되어 제 1노드(N21) 및 제 3노드(N23)를 전기적으로 접속시킬 수 있다. 즉, 제 4트랜지스터(M24)가 턴-온되면, 제 1트랜지스터(M21)는 다이오드로 접속될 수 있다. 제 5트랜지스터(M25)의 제 1전극은 제 1전원선(PL1)과 전기적으로 연결되고, 제 2전극은 제 2노드(N22)에 접속 될 수 있다. 그리고, 제 5트랜지스터(M25)의 게이트 전극은 발광 제어선(ELi)과 전기적으로 연결될 수 있다. 제 5트랜지스터(M25)는 발광 제어선(ELi)으로 발광 제어 신호(EM)가 공급될 때 턴-오프되고, 발광 제어 신호(EM)가 공급되지 않을 때 턴-온될 수 있다. 제 6트랜지스터(M26)는 제 3노드(N23)와 발광 소자(LD)의 제 1전극 사이에 접속될 수 있다. 그리고, 제 6트랜지 스터(M26)의 게이트 전극은 발광 제어선(ELi)과 전기적으로 연결될 수 있다. 제 6트랜지스터(M26)는 발광 제어 선(ELi)으로 발광 제어 신호(EM)가 공급될 때 턴-오프되고, 발광 제어 신호(EM)가 공급되지 않을 때 턴-온될 수 있다. 제 7트랜지스터(M27)의 제 1전극은 발광 소자(LD)의 제 1전극에 접속되고, 제 2전극은 제 4전원선(PL4)과 전기 적으로 연결될 수 있다. 그리고, 제 7트랜지스터(M27)의 게이트 전극은 제 4주사선(SL4i)과 전기적으로 연결될 수 있다. 이와 같은 제 7트랜지스터(M27)는 제 4주사선(SL4i)으로 제 4주사 신호(GB)가 공급될 때 턴-온되어 제 2초기화 전원(Vint2)의 전압을 발광 소자(LD)의 제 1전극으로 공급할 수 있다. 발광 소자(LD)의 제 1전극으로 제 2초기화 전원(Vint2)의 전압이 공급되면 발광 소자(LD)의 기생 커패시터가 방 전될 수 있다. 발광 소자(LD)의 기생 커패시터에 충전된 잔류 전압이 방전(또는 제거)됨에 따라 의도치 않은 미 세 발광이 방지될 수 있다. 따라서, 화소(PXij)의 블랙 표현 능력이 향상될 수 있다. 스토리지 커패시터(Cst)는 제 1전원선(PL1)과 제 1노드(N21) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 제 1노드(N21)에 인가된 전압을 저장할 수 있다. 일 실시예에서, 제 1트랜지스터(M21), 제 2트랜지스터(M22), 제 5트랜지스터(M25), 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 폴리 실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제 1트랜지스터(M21), 제 2 트랜지스터(M22), 제 5트랜지스터(M25), 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 액티브층(채널)으로 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 또한, 제 1 트랜지스터(M21), 제 2트랜지스터(M22), 제 5트랜지스터(M25), 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 P형 트랜지스터(예를 들어, PMOS 트랜지스터)일 수 있다. 이에 따라, 제 1트랜지스터(M21), 제 2트랜지스터 (M22), 제 5트랜지스터(M25), 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)를 턴-온시키는 게이트-온 전압은 논 리 로우 레벨일 수 있다. 폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다. 일 실시예에서, 제 3트랜지스터(M23) 및 제 4트랜지스터(M24)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제 3트랜지스터(M23) 및 제 4트랜지스터(M24)는 N형 산화물 반도체 트랜지스터(예를 들어, NMOS 트 랜지스터)일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제 3트랜지스터(M23) 및 제 4트랜지스터(M24)를 턴-온시키는 게이트-온 전압은 논리 하이 레벨일 수 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도 를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제 3트랜지스터(M23) 및 제 4 트랜지스터(M24)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동에 따른 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다. 도 7은 도 6에 도시된 화소의 구동 방법의 일 실시예를 나타내는 파형도이다. 도 7에서 i번째 제 3주사선(SL3 i)은 i-1번째 제 2주사선(SL2i-1), i번째 제 4주사선(SL4i)은 i-1번째 제 1주사선(SL1i-1)으로 가정하기로 한 다. 도 7을 참조하면, 한 프레임 구간은 비발광 구간(P_NE)을 포함하고, 비발광 구간(P_NE)은 초기화 구간(P_INT), 보상 구간(P_C) 및 기입 구간(P_W)을 포함할 수 있다. 기입 구간(P_W)은 보상 구간(P_C)에 포함될 수 있다. 비발광 구간(P_NE)에서 발광 제어 신호(EM)는 하이 레벨을 가질 수 있다. 이 경우, 하이 레벨의 발광 제어 신호 (EM)에 응답하여 제 5트랜지스터(M25) 및 제 6트랜지스터(M26)가 턴-오프되고, 화소(PXij)는 비발광될 수 있다. 초기화 구간(P_INT)에서 제 3주사 신호(GI)는 하이 레벨을 가질 수 있다. 이 경우, 하이 레벨의 제 3주사 신호 (GI)에 응답하여 제 3트랜지스터(M23)가 턴-온되고, 제 3전원선(PL3)의 제 1초기화 전원(Vint1)의 전압이 제 1 노드(N21)로 제공될 수 있다. 이후, 보상 구간(P_C) 동안 제 2주사 신호(GC)는 하이 레벨을 가질 수 있다. 하이 레벨의 제 2주사 신호(GC)에 응답하여 제 4트랜지스터(M24)가 턴-온되고, 제 1트랜지스터(M21)는 다이오드 연결될 수 있다. 기입 구간(P_W)에서 제 1주사 신호(GW)는 로우 레벨을 가질 수 있다. 이 경우, 로우 레벨의 제 1주사 신호(GW) 에 응답하여 제 2트랜지스터(M22)가 턴-온되며, 데이터 신호가 j번째 데이터선(DLj)으로부터 제 2노드(N22)에 제공될 수 있다. 또한, 하이 레벨의 제 2주사 신호(GC)에 응답하여 제 4트랜지스터(M24)가 턴-온 상태이므로, 제 2노드(N22)로부터 제 1트랜지스터(M21) 및 제 4트랜지스터(M24)를 경유하여 제 1노드(N21)로 데이터 신호가 전달될 수 있다. 턴-온된 제 4트랜지스터(M24)에 의해 제 1트랜지스터(M21)가 다이오드 연결된 형태를 유지하므 로, 제 1노드(N21)는 데이터 신호에 제 1트랜지스터(M21)의 문턱 전압이 보상된 전압을 가질 수 있다. 기입 구간(P_W) 이전에, 제 4주사 신호(GB)는 로우 레벨을 가질 수 있다. 이 경우, 로우 레벨의 제 4주사 신호 (GB)에 응답하여 제 7트랜지스터(M27)가 턴-온되며, 발광 소자(LD)의 제 1전극에 제 2초기화 전원(Vint2)의 전 압이 공급될 수 있다. 이후, 비발광 구간(P_NE)이 종료되고, 발광 제어 신호(EM)는 로우 레벨을 가질 수 있다. 이 경우, 로우 레벨의 발광 제어 신호(EM)에 응답하여 제 5트랜지스터(M25) 및 제 6트랜지스터(M26)가 턴-온된다. 제 5트랜지스터 (M25) 및 제 6트랜지스터(M26)가 턴-온되면 제 1전원선(PL1), 제 5트랜지스터(M25), 제 1트랜지스터(M21), 제 6트랜지스터(M26) 및 발광 소자(LD)를 통해 제 2전원선(PL2)까지 전류 이동 경로가 형성된다. 이때, 제 1트랜지 스터(M21)의 동작에 따라 제 1노드(N21)의 전압에 대응하는 구동 전류가 발광 소자(LD)를 통해 흐르며, 발광 소 자(LD)는 구동 전류에 대응하는 휘도를 가지고 발광할 수 있다. 도 8은 도 5에 도시된 주사/발광 구동부의 일 실시예를 나타내는 도면이다. 도 8을 참조하면, 본 발명의 일 실시예에 의한 주사/발광 구동부는 복수의 제 1더미 스테이지 회로들 (FDST1, FDST2, ...), 스테이지 회로들(ST1, ..., STi, STi+1, ..., STn), 제 2더미 스테이지 회로들(SDST1, SDST2, ...)을 구비한다. 제 1더미 스테이지 회로들(FDST), 스테이지 회로들(ST) 및 제 2더미 스테이지 회로들(SDST) 각각은 도 4에 도시 된 스테이지 회로(200a)와 동일한 구조를 가질 수 있다. 일례로, 제 1더미 스테이지 회로들(FDST), 스테이지 회 로들(ST) 및 제 2더미 스테이지 회로들(SDST) 각각은 구동부, 제 1생성부(220a) 및 제 2생성부(220b)를 구 비할 수 있다. 제 1더미 스테이지 회로들(FDST)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS)) 및 반전된 제 1주사 신호(/GW; 즉, 반전된 제 1신호(/FS))를 순차적으로 생 성할 수 있다. 제 1더미 스테이지 회로들(FDST)에서 생성된 반전된 제 1주사 신호(/GW)는 스테이지 회로들(ST) 중 어느 하나에 포함된 제 1생성부(220a) 및 제 2생성부(220b)의 제 2입력 신호(/FS_Fa, /FS_Fb)로 사용될 수 있다. 제 1더미 스테이지 회로들(FDST)에서 생성된 제 1주사 신호(GW)는 스테이지 회로들(ST) 중 어느 하나에 포함된 제 1생성 부(220a) 및 제 2생성부(220b)의 제 3입력 신호(FS_Fa, FS_Fb)로 사용될 수 있다. 제 1더미 스테이지 회로들(FDST)의 수는 하이 레벨의 발광 제어 신호(EM) 및/또는 하이 레벨의 제 2주사 신호 (GC)의 폭에 대응하여 결정될 수 있다. 일례로, 하이 레벨의 발광 제어 신호(EM)의 폭이 증가할수록 제 1더미 스테이지 회로들(FDST)의 수가 증가될 수 있다. 제 2더미 스테이지 회로들(SDST)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS))를 순차적으로 생성할 수 있다. 제 2더미 스테이지 회로들(SDST)에서 생성된 제 1주사 신호(GW)는 스테이지 회로들(ST) 중 어느 하나에 포함된 제 1생성부(220a) 및 제 2생성부(220b)의 제 1입력 신호(FS_Na, FS_Nb)로 사용될 수 있다. 제 2더미 스테이지 회로들(SDST)의 수는 하이 레벨의 발광 제어 신호(EM) 및/또는 하이 레벨의 제 2주사 신호 (GC)의 폭에 대응하여 결정될 수 있다. 일례로, 하이 레벨의 발광 제어 신호(EM)의 폭이 증가할수록 제 2더미스테이지 회로들(SDST)의 수가 증가될 수 있다. 스테이지 회로들(ST)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호 (GW; 즉 제 1신호(FS)), 제 2주사 신호(GC; 즉, 제 2신호(SSa)) 및 발광 제어 신호(EM; 즉, 제 2신호(SSb))를 생성할 수 있다. 스테이지 회로들(ST) 각각은 도 4에 도시된 구동부를 이용하여 제 1주사 신호(GW)를 생성하고, 제 1생성부 (220a)를 이용하여 제 2주사 신호(GC)를 생성하고, 제 2생성부(220b)를 이용하여 발광 제어 신호(EM)를 생성할 수 있다. 이와 같은 스테이지 회로들(ST) 각각의 동작 과정은 도 4와 동일하다. 도 9는 도 8에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 10은 도 9의 스테이지 회로를 기능적으로 분리한 도면이다. 도 9 및 도 10에서는 i번째 스테이지 회로(STi)를 도시하기로 한다. 도 1, 도 4, 도 9 및 도 10을 참조하면, 스테이지 회로(STi)는 구동부, 제 1생성부(220a) 및 제 2생성부 (220b)를 구비한다. 상술한 바와 같이 구동부, 제 1생성부(220a) 및 제 2생성부(220b)의 구성은 도 4에 도 시된 스테이지 회로(200a)와 동일하다. 스테이지 회로(STi)는 제 1입력 단자, 제 2입력 단자, 제 3입력 단자, 제 1신호 입력 단자 (221a), 제 2신호 입력 단자(222a), 제 3신호 입력 단자(223a), 제 1신호 입력 단자(221b), 제 2신호 입력 단 자(222b), 제 3신호 입력 단자(223b), 제 1출력 단자, 제 2출력 단자, 출력 단자(224a), 출력 단자 (224b), 제 1전원 입력 단자 및 제 2전원 입력 단자와 접속될 수 있다. 제 1입력 단자는 시작 신호(FLM; 또는, 이전 단 스테이지 회로의 주사 신호(GWi-1)), 제 2입력 단자 는 제 1클럭 신호(CLK1), 제 3입력 단자는 제 2클럭 신호(CLK2)를 공급받는다. 구동부는 시작 신호 (FLM; 또는 GWi-1), 제 1클럭 신호(CLK1), 제 2클럭 신호(CLK2)를 이용하여 제 1출력 단자로 반전된 주사 신호(/GW), 제 2출력 단자로 주사 신호(GW)를 출력할 수 있다. 제 2출력 단자로 출력된 주사 신호 (GW)는 i번째 제 1주사선(SL1i)으로 공급될 수 있다. 제 1신호 입력 단자(221a)는 제 1입력 신호(FS_Na; 또는 GW_Na), 제 2신호 입력 단자(222a)는 제 2입력 신호 (/FS_Fa; 또는 /GW_Fa), 제 3신호 입력 단자(223a)는 제 3입력 신호(FS_Fa; 또는 GW_Fa)를 공급받는다. 제 1생 성부(220a)는 제 1입력 신호(FS_Na; 또는 GW_Na), 제 2입력 신호(/FS_Fa; 또는 /GW_Fa) 및 제 3입력 신호 (FS_Fa; 또는 GW_Fa)에 대응하여 출력 단자(224a)로 주사 신호(GC)를 출력할 수 있다. 출력 단자(224a)로 출력 된 주사 신호(GC)는 i번째 제 2주사선(SL2i)으로 공급될 수 있다. 여기서, 주사 신호(GC)의 폭은 제 1입력 신호 (FS_Na; 또는 GW_Na), 제 2입력 신호(/FS_Fa; 또는 /GW_Fa) 및 제 3입력 신호(FS_Fa; 또는 GW_Fa)에 대응하여 결정될 수 있다. 제 1신호 입력 단자(221b)는 제 1입력 신호(FS_Nb; 또는 GW_Nb), 제 2신호 입력 단자(222b)는 제 2입력 신호 (/FS_Fb; 또는 /GW_Fb), 제 3신호 입력 단자(223b)는 제 3입력 신호(FS_Fb; 또는 GW_Fb)를 공급받는다. 제 2생 성부(220b)는 제 1입력 신호(FS_Nb; 또는 GW_Nb), 제 2입력 신호(/FS_Fb; 또는 /GW_Fb) 및 제 3입력 신호 (FS_Fb; 또는 GW_Fb)에 대응하여 출력 단자(224b)로 발광 제어 신호(EM)를 출력할 수 있다. 출력 단자(224b)로 출력된 발광 제어 신호(EM)는 i번째 발광 제어선(ELi)으로 공급될 수 있다. 여기서, 발광 제어 신호(EM)의 폭은 제 1입력 신호(FS_Nb; 또는 GW_Nb), 제 2입력 신호(/FS_Fb; 또는 /GW_Fb) 및 제 3입력 신호(FS_Fb; 또는 GW_Fb)에 대응하여 결정될 수 있다. 제 1생성부(220a)의 제 1입력 신호(FS_Na; 또는 GW_Na)는 제 2생성부(220b)의 제 1입력 신호(FS_Nb; 또는 GW_Nb)와 상이한 신호일 수 있다. 일례로, 제 1생성부(220a)의 제 1입력 신호(FS_Na; 또는 GW_Na) 및 제 2생성 부(220b)의 제 1입력 신호(FS_Nb; 또는 GW_Nb)는 서로 다른 스테이지 회로의 출력 신호일 수 있다. 또한, 제 1생성부(220a)의 제 2입력 신호(/FS_Fa; 또는 /GW_Fa)(및, 제 3입력 신호(FS_Fa; 또는 GW_Fa))는 제 2생성부(220b)의 제 2입력 신호(/FS_Fb; 또는 /GW_Fb)(및, 제 3입력 신호(FS_Fb; 또는 GW_Fb))와 상이한 신호 일 수 있다. 일례로, 제 1생성부(220a)의 제 2입력 신호(/FS_Fa; 또는 /GW_Fa)(및, 제 3입력 신호(FS_Fa; 또는 GW_Fa)) 및 제 2생성부(220b)의 제 2입력 신호(/FS_Fb; 또는 /GW_Fb)(및, 제 3입력 신호(FS_Fb; 또는 GW_Fb)) 는 서로 다른 스테이지 회로의 출력 신호일 수 있다. 도 11은 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 11을 설명할 때 도 5와 동일한 부분에 대 하여 중복되는 설명은 생략하기로 한다. 도 11을 참조하면, 본 발명의 실시예에 의한 표시 장치(100a)는 제 1주사/발광 구동부(130a) 및 제 2주사/발광 구동부(130b)를 구비한다. 제 1주사/발광 구동부(130a)는 화소부의 일측에 위치되며, 주사선들(SL1, SL2, SL3, SL4)로 주사 신호를 공급하고, 발광 제어선들(EL)로 발광 제어 신호를 공급할 수 있다. 제 2주사/발광 구 동부(130b)는 화소부의 타측에 위치되며, 주사선들(SL1, SL2, SL3, SL4)로 주사 신호를 공급하고, 발광 제 어선들(EL)로 발광 제어 신호를 공급할 수 있다. 제 1주사/발광 구동부(130a) 및 제 2주사/발광 구동부(130b)는 도 5의 주사/발광 구동부와 실질적으로 동 일한 구조를 가질 수 있다. 따라서, 상세한 설명은 생략하기로 한다. 도 12는 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 12를 설명할 때 도 5와 동일한 부분에 대 하여 중복되는 설명은 생략하기로 한다. 도 12를 참조하면, 본 발명의 실시예에 의한 표시 장치(100b)는 화소부의 일측에 위치된 주사 구동부 및 화소부의 타측에 위치된 발광 구동부를 구비할 수 있다. 주사 구동부는 타이밍 제어부로부터 제 1구동 제어 신호(SCS)를 수신할 수 있다. 제 1구동 제어 신호 (SCS)에는 주사 구동부의 구동에 필요한 시작 신호(FLM) 및 클럭 신호들(CLK1, CLK2)이 포함될 수 있다. 주사 구동부는 클럭 신호들(CLK1, CLK2)을 이용하여 시작 신호(FLM)를 쉬프트하면서 순차적으로 주사 신호 를 생성할 수 있다. 일례로, 주사 구동부는 도 13에 도시된 바와 같이 제 1주사 신호(GW) 및 제 2주사 신 호(GC)를 생성할 수 있다. 발광 구동부는 타이밍 제어부로부터 제 3구동 제어 신호(ECS)를 수신할 수 있다. 제 3구동 제어 신호 (ECS)에는 발광 구동부의 구동에 필요한 시작 신호(FLM) 및 클럭 신호들(CLK1, CLK2)이 포함될 수 있다. 발광 구동부는 클럭 신호들(CLK1, CLK2)을 이용하여 시작 신호(FLM)를 쉬프트하면서 순차적으로 발광 제어 신호를 생성할 수 있다. 일례로, 발광 구동부는 도 16에 도시된 바와 같이 발광 제어 신호(EM)를 생성할 수 있다. 도 13은 도 12에 도시된 주사 구동부의 일 실시예를 나타내는 도면이다. 도 13을 참조하면, 본 발명의 일 실시예에 의한 주사 구동부는 복수의 제 1더미 스테이지 회로들(FDST1a, FDST2a, ...), 스테이지 회로들(ST1a, ..., STia, STi+1a, ..., STna), 제 2더미 스테이지 회로들(SDST1a, SDST2a, ...)을 구비한다. 제 1더미 스테이지 회로들(FDSTa), 스테이지 회로들(STa) 및 제 2더미 스테이지 회로들(SDSTa) 각각은 도 1에 도시된 스테이지 회로와 동일한 구조를 가질 수 있다. 일례로, 제 1더미 스테이지 회로들(FDSTa), 스테이 지 회로들(STa) 및 제 2더미 스테이지 회로들(SDSTa) 각각은 구동부 및 생성부를 구비할 수 있다. 제 1더미 스테이지 회로들(FDSTa)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS)) 및 반전된 제 1주사 신호(/GW; 즉, 반전된 제 1신호(/FS))를 순차적으로 생성할 수 있다. 제 1더미 스테이지 회로들(FDSTa)에서 생성된 반전된 제 1주사 신호(/GW)는 스테이지 회로들(STa) 중 어느 하나 에 포함된 생성부의 제 2입력 신호(/FS_F)로 사용될 수 있다. 제 1더미 스테이지 회로들(FDSTa)에서 생성 된 제 1주사 신호(GW)는 스테이지 회로들(STa) 중 어느 하나에 포함된 생성부의 제 3입력 신호(FS_F)로 사 용될 수 있다. 제 1더미 스테이지 회로들(FDSTa)의 수는 하이 레벨의 제 2주사 신호(GC)의 폭에 대응하여 결정될 수 있다. 일 례로, 제 2주사 신호(GC)의 폭이 증가할 수록 제 1더미 스테이지 회로들(FDSTa)의 수가 증가될 수 있다. 제 2더미 스테이지 회로들(SDSTa)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS))를 순차적으로 생성할 수 있다. 제 2더미 스테이지 회로들(SDSTa)에서 생성된 제 1주사 신호(GW)는 스테이지 회로들(ST) 중 어느 하나에 포함된 생성부의 제 1입력 신호(FS_N)로 사용될 수 있다. 제 2더미 스테이지 회로들(SDSTa)의 수는 하이 레벨의 제 2주사 신호(GC)의 폭에 대응하여 결정될 수 있다. 일례로, 하이 레벨의 제 2주사 신호(GC)의 폭이 증가할수 록 제 2더미 스테이지 회로들(SDSTa)의 수가 증가될 수 있다. 스테이지 회로들(STa)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신 호(GW; 즉 제 1신호(FS)) 및 제 2주사 신호(GC; 즉, 제 2신호(SS))를 생성할 수 있다. 스테이지 회로들(STa) 각각은 도 1에 도시된 구동부를 이용하여 제 1주사 신호(GW)를 생성하고, 생성부 를 이용하여 제 2주사 신호(GC)를 생성할 수 있다. 이와 같은 스테이지 회로들(STa) 각각의 동작 과정은 도 1과 동일하다. 도 14는 도 13에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 15는 도 14의 스테이지 회로 를 기능적으로 분리한 도면이다. 도 14 및 도 15에서는 i번째 스테이지 회로(STia)를 도시하기로 한다. 도 1, 도 14 및 도 15을 참조하면, 스테이지 회로(STia)는 구동부 및 생성부를 구비한다. 상술한 바 와 같이 구동부 및 생성부의 구성은 도 1에 도시된 스테이지 회로와 동일하다. 스테이지 회로(STia)는 제 1입력 단자, 제 2입력 단자, 제 3입력 단자, 제 1신호 입력 단자 , 제 2신호 입력 단자, 제 3신호 입력 단자, 제 1출력 단자, 제 2출력 단자, 출력 단자, 제 1전원 입력 단자 및 제 2전원 입력 단자와 접속될 수 있다. 제 1입력 단자는 시작 신호(FLM; 또는, 이전 단 스테이지 회로의 주사 신호(GWi-1)), 제 2입력 단자 는 제 1클럭 신호(CLK1), 제 3입력 단자는 제 2클럭 신호(CLK2)를 공급받는다. 구동부는 시작 신호 (FLM; 또는 GWi-1), 제 1클럭 신호(CLK1), 제 2클럭 신호(CLK2)를 이용하여 제 1출력 단자로 반전된 주사 신호(/GW), 제 2출력 단자로 주사 신호(GW)를 출력할 수 있다. 제 2출력 단자로 출력된 주사 신호 (GW)는 i번째 제 1주사선(SL1i)으로 공급될 수 있다. 제 1신호 입력 단자는 제 1입력 신호(FS_N; 또는 GW_N), 제 2신호 입력 단자는 제 2입력 신호 (/FS_F; 또는 /GW_F), 제 3신호 입력 단자는 제 3입력 신호(FS_F; 또는 GW_F)를 공급받는다. 생성부(22 0)는 제 1입력 신호(FS_N; 또는 GW_N), 제 2입력 신호(/FS_F; 또는 /GW_F) 및 제 3입력 신호(FS_F; 또는 GW_ F)에 대응하여 출력 단자로 주사 신호(GC)를 출력할 수 있다. 출력 단자로 출력된 주사 신호(GC)는 i 번째 제 2주사선(SL2i)으로 공급될 수 있다. 여기서, 주사 신호(GC)의 폭은 제 1입력 신호(FS_N; 또는 GW_N), 제 2입력 신호(/FS_F; 또는 /GW_F) 및 제 3입력 신호(FS_F; 또는 GW_F)에 대응하여 결정될 수 있다. 도 16은 도 12에 도시된 발광 구동부의 일 실시예를 나타내는 도면이다. 도 16을 참조하면, 본 발명의 일 실시예에 의한 발광 구동부는 복수의 제 1더미 스테이지 회로들(FDST1b, FDST2b, ...), 스테이지 회로들(ST1b, ..., STib, STi+1b, ..., STnb), 제 2더미 스테이지 회로들(SDST1b, SDST2b, ...)을 구비한다. 제 1더미 스테이지 회로들(FDSTb), 스테이지 회로들(STb) 및 제 2더미 스테이지 회로들(SDSTb) 각각은 도 1에 도시된 스테이지 회로와 동일한 구조를 가질 수 있다. 일례로, 제 1더미 스테이지 회로들(FDSTb), 스테이 지 회로들(STb) 및 제 2더미 스테이지 회로들(SDSTb) 각각은 구동부 및 생성부를 구비할 수 있다. 제 1더미 스테이지 회로들(FDSTb)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS)) 및 반전된 제 1주사 신호(/GW; 즉, 반전된 제 1신호(/FS))를 순차적으로 생성할 수 있다. 제 1더미 스테이지 회로들(FDSTb)에서 생성된 반전된 제 1주사 신호(/GW)는 스테이지 회로들(STb) 중 어느 하나 에 포함된 생성부의 제 2입력 신호(/FS_F)로 사용될 수 있다. 제 1더미 스테이지 회로들(FDSTb)에서 생성 된 제 1주사 신호(GW)는 스테이지 회로들(STb) 중 어느 하나에 포함된 생성부의 제 3입력 신호(FS_F)로 사 용될 수 있다. 제 1더미 스테이지 회로들(FDSTb)의 수는 하이 레벨의 발광 제어 신호(EM)의 폭에 대응하여 결정될 수 있다. 일 례로, 발광 제어 신호(EM)의 폭이 증가할 수록 제 1더미 스테이지 회로들(FDSTb)의 수가 증가될 수 있다. 제 2더미 스테이지 회로들(SDSTb)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신호(GW; 즉, 제 1신호(FS))를 생성할 수 있다. 제 2더미 스테이지 회로들(SDSTb)에서 생성된 제 1주사 신호(GW)는 스테이지 회로들(ST) 중 어느 하나에 포함된 생성부의 제 1입력 신호(FS_N)로 사용될 수 있다. 제 2더미 스테이지 회로들(SDSTb)의 수는 하이 레벨의 발광 제어 신호(EM)의 폭에 대응하여 결정될 수 있다. 일례로, 하이 레벨의 발광 제어 신호(EM)의 폭이 증가할 수록 제 2더미 스테이지 회로들(SDSTb)의 수가 증가될 수 있다. 스테이지 회로들(STb)은 제 1클럭 신호(CLK1) 및 제 2클럭 신호(CLK2)를 교번적으로 공급받으면서 제 1주사 신 호(GW; 즉 제 1신호(FS)) 및 발광 제어 신호(EM; 즉, 제 2신호(SS))를 생성할 수 있다. 스테이지 회로들(STb)에 서 생성된 제 1주사 신호(GW)(및 반전된 제 1주사 신호(/GW))는 외부로 공급되지 않고, 이전단 또는 다음단 스 테이지 회로들로 공급될 수 있다. 스테이지 회로들(STb)에서 생성된 발광 제어 신호(EM)는 발광 제어선들(EL)로 공급될 수 있다. 일례로, i번째 스테이지 회로(STib)에서 생성된 발광 제어 신호(EM)는 i번째 발광 제어선(ELi)으로 공급될 수 있다. 스테이지 회로들(STb) 각각의 동작 과정은 도 1과 동일하다. 도 17은 도 16에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 18은 도 17의 스테이지 회로 를 기능적으로 분리한 도면이다. 도 1, 도 17 및 도 18을 참조하면, 스테이지 회로(STib)는 구동부 및 생성부를 구비한다. 상술한 바 와 같이 구동부 및 생성부의 구성은 도 1에 도시된 스테이지 회로와 동일하다. 스테이지 회로(STib)는 제 1입력 단자, 제 2입력 단자, 제 3입력 단자, 제 1신호 입력 단자 , 제 2신호 입력 단자, 제 3신호 입력 단자, 제 1출력 단자, 제 2출력 단자, 출력 단자, 제 1전원 입력 단자 및 제 2전원 입력 단자와 접속될 수 있다. 제 1입력 단자는 시작 신호(FLM; 또는, 이전 단 스테이지 회로의 주사 신호(GWi-1)), 제 2입력 단자 는 제 1클럭 신호(CLK1), 제 3입력 단자는 제 2클럭 신호(CLK2)를 공급받는다. 구동부는 시작 신호 (FLM; 또는 GWi-1), 제 1클럭 신호(CLK1), 제 2클럭 신호(CLK2)를 이용하여 제 1출력 단자로 반전된 주사 신호(/GW), 제 2출력 단자로 주사 신호(GW)를 출력할 수 있다. 구동부에서 출력된 주사 신호(GW) 및 반전된 주사 신호(/GW)는 이전단 및/또는 다음단 스테이지 회로로 공급될 수 있다. 제 1신호 입력 단자는 제 1입력 신호(FS_N; 또는 GW_N), 제 2신호 입력 단자는 제 2입력 신호 (/FS_F; 또는 /GW_F), 제 3신호 입력 단자는 제 3입력 신호(FS_F; 또는 GW_F)를 공급받는다. 생성부(22 0)는 제 1입력 신호(FS_N; 또는 GW_N), 제 2입력 신호(/FS_F; 또는 /GW_F) 및 제 3입력 신호(FS_F; 또는 GW_ F)에 대응하여 출력 단자로 발광 제어 신호(EM)를 출력할 수 있다. 출력 단자로 출력된 발광 제어 신 호(EM)는 i번째 발광 제어선(ELi)으로 공급될 수 있다. 여기서, 발광 제어 신호(EM)의 폭은 제 1입력 신호 (FS_N; 또는 GW_N), 제 2입력 신호(/FS_F; 또는 /GW_F) 및 제 3입력 신호(FS_F; 또는 GW_F)에 대응하여 결정될 수 있다. 도 19는 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다. 도 19를 참조하면, 본 발명의 실시예에 의한 전자 장치는 표시 모듈을 통해서 다양한 정보를 출력 한다. 프로세서가 메모리에 저장된 어플리케이션을 실행시키면, 표시 모듈은 표시 패널 을 통해 어플리케이션 정보를 사용자에게 제공한다. 프로세서는 입력 모듈 또는 센서 모듈을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널에 표시된 카메라 아이콘(또는, 카메라 어플 리케이션 아이콘)을 선택한 경우, 프로세서는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 카메 라 모듈을 활성화시킨다. 프로세서는 카메라 모듈을 통해 획득한 촬영 이미지에 대응하는 영 상 데이터를 표시 모듈에 전달한다. 표시 모듈은 촬영 이미지에 대응하는 이미지를 표시 패널 을 통해 표시할 수 있다.또 다른 예로, 표시 모듈에서 개인 정보 인증이 실행되는 경우, 지문 센서(1161-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서는 지문 센서(1161-1)를 통해 획득한 입력 데이터를 메모리에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈은 어플리케이션 의 로직에 따라 실행된 정보를 표시 패널을 통해 표시할 수 있다. 지문 센서(1161-1)는 표시 모듈 (또는, 표시 패널)의 전체 영역에서 지문 정보를 획득할 수 있도록 배치될 수 있다. 또 다른 예로, 표시 모듈에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서는 입력 센서 (1161-2)를 통해서 사용자 입력을 획득하고, 메모리에 저장된 음악 스트리밍 어플리케이션을 활성화시킨 다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서는 음향 출력 모듈을 활 성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다. 이상에서, 전자 장치의 동작을 간략히 설명하였다. 이하에서 전자 장치의 구성에 대해 상세히 설명 한다. 후술하는 전자 장치의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성 이 둘 이상의 구성으로 분리되어 제공될 수도 있다. 전자 장치는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외 부 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 표시 모듈, 전원 모듈, 내장형 모듈, 및 외장형 모듈을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈, 안테나 모듈, 또는 음향 출력 모듈) 다른 하나의 구성요소(예컨대, 표시 모듈) 에 통합될 수 있다. 프로세서는, 소프트웨어를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구 성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행 할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소 (예컨대, 입력 모듈, 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발 성 메모리에 저장할 수 있다. 프로세서는 메인 프로세서와 보조 프로세서를 포함할 수 있다. 메인 프로세서는 중앙 처리장치(1111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서는 그래픽 처리 유닛(1111-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서는 신경망 처리 장치(1111-3, NPU: neural processing unit)를 더 포함할 수도 있다. 신경망 처리 장치(1111-3)는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어 들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이 상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적 으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다. 보조 프로세서는 컨트롤러(1112-1)를 포함할 수 있다. 컨트롤러(1112-1)는 인터페이스 변환 회로 및 타이 밍 제어 회로를 포함할 수 있다. 일례로, 컨트롤러(1112-1)는 도 5, 도 11 및/또는 도 12에 도시된 타이밍 제어 부를 포함할 수 있다. 컨트롤러(1112-1)는 메인 프로세서로부터 영상 신호를 수신하고, 표시 모듈 과의 인터페이스 사양에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력한다. 컨트롤러 (1112-1)는 표시 모듈의 구동에 필요한 각종 제어 신호를 출력할 수 있다. 보조 프로세서는 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 도시되지 않 은 터치 제어 회로 등을 더 포함할 수 있다. 데이터 변환회로(1112-2)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(1112-3)는 전자 장치에 표시되는 영상이 원하는 감마 특성을 갖도록 영상 데이터 또는 감 마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1112-4)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치에 적용되는 표시 패널의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 터치 제어 회로는 입력 센서(1161-2)로 터치 신호를 공급하고, 터치 신호에 대응하여 입력 센서(1161-2)로부터 센싱 신호를 공급받을 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 터치 제어 회로 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서 또는 컨트롤러(1112-1))에 통합될 수 있다. 데이터 변환회로(1112- 2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 후술하는 소스 드라이버에 통합될 수 도 있다. 메모리는 전자 장치의 적어도 하나의 구성 요소(예컨대, 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 또한, 메모리에는 사용자의 설정에 대응한 다양한 설정 데이터들이 저장될 수 있다. 메모리는 휘발 성 메모리 및 비휘발성 메모리 중 적어도 하나 이상을 포함할 수 있다. 입력 모듈은 전자 장치의 구성 요소(예컨대, 프로세서, 센서 모듈 또는 음향 출력 모 듈)에 사용될 명령 또는 데이터를 전자 장치의 외부(예컨대, 사용자 또는 외부의 전자 장치(200 0))로부터 수신할 수 있다. 입력 모듈은 사용자로부터 명령 또는 데이터가 입력되는 제 1입력 모듈 및 외부 전자 장치로 부터 명령 또는 데이터가 입력되는 제 2입력 모듈을 포함할 수 있다. 제 1입력 모듈은 마이크, 마 우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제 2입력 모듈 은 외부 전자 장치와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시예에 따르면, 제 2입력 모듈은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제 2입력 모듈은 외부 전자 장치와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다. 표시 모듈은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈은 표시 패널, 게이트 드라 이버, 및 소스 드라이버를 포함할 수 있다. 표시 모듈은 표시 패널을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다. 이와 같은 표시 모듈은 도 5, 도 11 및/또는 도 12에 도시된 표시 장치(100, 100a, 100b)를 포함할 수 있다. 표시 패널(또는, 디스플레이)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함 할 수 있으며, 표시 패널의 종류는 특별히 제한되지 않는다. 표시 패널은 리지드 타입이거나, 롤링 이 가능하거나 폴딩이 가능한 플렉서블 타입일 수 있다. 표시 모듈은 표시 패널을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다. 표시 패널은 보조 프로세서로부터 영상 데이터를 수신하고, 영상 데이터에 대응하여 제 1구동 전원 (VDD)으로부터 화소들(PX)을 경유하여 제 2구동 전원(VSS)으로 공급되는 전류량을 제어하면서 영상을 표시할 수 있다. 게이트 드라이버는 구동칩으로써 표시 패널에 실장될 수 있다. 또한, 게이트 드라이버는 표 시 패널에 집적화될 수 있다. 예컨대, 게이트 드라이버는 표시 패널에 내재화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystalline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)를 포함할 수 있다. 게이트 드라이버 는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널에 주사 신호들 을 출력한다. 게이트 드라이버는 도 5 및 도 11에 도시된 주사/발광 구동부(130, 130a, 130b), 도 12에 도시된 주사 구동부를 포함할 수 있다. 표시 모듈은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(1112-1)로부터 수신한 제어 신호에 응답하여 표시 패널에 발광 제어 신호를 출력한다. 발광 드라이버는 게이트 드라이버와 구 별되어 형성되거나, 게이트 드라이버에 통합될 수 있다. 발광 드라이버는 도 12에 도시된 발광 구동부를 포함할 수 있다. 소스 드라이버는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아 날로그 전압(예컨대, 데이터 신호)으로 변환한 후 표시 패널에 데이터 신호들을 출력한다. 소스 드라이버 는 도 5, 도 11 및/또는 도 12에 도시된 데이터 구동부를 포함할 수 있다. 소스 드라이버는 다른 구성요소(예컨대, 컨트롤러(1112-1))에 통합될 수 있다. 상술한 컨트롤러(1112- 1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 소스 드라이버에 통합될 수도 있다. 표시 모듈은 전압 발생 회로를 더 포함할 수 있다. 전압 발생 회로는 표시 패널의 구 동에 필요한 각종 전압들을 출력할 수 있다. 일례로, 전압 발생 회로는 도 5, 도 11 및/또는 도 12에 도 시된 전원 공급부를 포함할 수 있다. 실시예에서, 표시 패널은 복수의 화소들을 각각 포함하는 복수의 화소열들을 포함할 수 있다. 실시예에서, 소스 드라이버는 프로세서로부터 수신한 영상 데이터에 포함된 적색(R), 녹색(G) 및 청색(B)에 대응하는 데이터를 적색 데이터 신호(또는 데이터 전압), 녹색 데이터 신호 및 청색 데이터 신호로 변환하여 하나의 수평 기간 동안 표시 패널에 포함된 복수의 화소열들로 제공할 수 있다. 전원 모듈은 전자 장치의 구성 요소에 전력을 공급한다. 전원 모듈은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함 할 수 있다. 전원 모듈은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다. 전자 장치는 내장형 모듈과 외장형 모듈을 더 포함할 수 있다. 내장형 모듈은 센서 모 듈, 안테나 모듈, 및 음향 출력 모듈을 포함할 수 있다. 외장형 모듈은 카메라 모듈 , 라이트 모듈, 및 통신 모듈을 포함할 수 있다. 센서 모듈은 사용자의 신체에 의한 입력 또는 제 1입력 모듈 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은 지문 센서(1161-1), 입력 센 서(1161-2), 및 디지타이저(1161-3) 중 적어도 어느 하나 이상을 포함할 수 있다. 지문 센서(1161-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1161-1)는 광 방식 또 는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다. 입력 센서(1161-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생 성할 수 있다. 입력 센서(1161-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성한다. 입력 센서(1161- 2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 입력 센서(1161-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장 (electric field) 변화에 기초하여, 입력 센서(1161-2)는 생체 신호를 감지하여 사용자가 원하는 정보를 표시 모듈로 출력할 수 있다. 디지타이저(1161-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1161- 3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(1161-3)는 패시브 펜에 의한 입력을 감 지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 연속공정을 통해 표시 패널 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저 (1161-3) 중 적어도 하나는 표시 패널의 상측에 배치될 수 있고, 지문 센서(1161-1), 입력 센서(1161- 2), 및 디지타이저(1161-3) 중 어느 하나, 예컨대 디지타이저(1161-3)는 표시 패널의 하측에 배치될 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 둘 이상은 동일한 공정을 통해서 하 나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널 과 표시 패널의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 표시 패널에 내장될 수 있다. 즉, 표시 패널에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지 문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나를 동시에 형성할 수 있다. 그밖에 센서 모듈은 전자 장치의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값 을 생성할 수 있다. 센서 모듈은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속 도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다. 안테나 모듈은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전 자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈의 안테나 패턴은 표시 모듈 의 하나의 구성(예컨대 표시 패널) 또는 입력 센서(1161-2) 등에 일체화될 수도 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디 어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포 함할 수 있다. 일 실시예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈 의 음향 출력 패턴은 표시 모듈에 일체화될 수도 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈은 사용자의 유 무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다. 라이트 모듈은 광을 제공할 수 있다. 라이트 모듈은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈은 카메라 모듈과 연동하여 동작하거나 독립적으로 동작할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치 사이의 유선 또는 무선 통신 채널의 수립, 및 수립 된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 셀룰러 통신 모듈, 근거리 무선 통신 모 듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네 트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트 워크를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다. 입력 모듈, 센서 모듈, 카메라 모듈 등은 프로세서와 연동하여 표시 모듈의 동 작을 제어하는데 활용될 수 있다. 프로세서는 입력 모듈로부터 수신된 입력 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈 에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈 또는 라이트 모듈에 출력할 수 있다. 프로세서는 입력 모듈로부터 입력 데이터가 수신되지 않을 경우, 전자 장치(100 0)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치에서 소비되는 전력을 저감시킬 수 있다. 프로세서는 센서 모듈로부터 수신된 센싱 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 지문 센서(1161-1)에 의해 인가된 인증 데이터를 메모리에 저장된 인증 데이터와 비교한 후, 비교 결 과에 따라 어플리케이션을 실행할 수 있다. 프로세서는 입력 센서(1161-2) 또는 디지타이저(1161-3)에 의 해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈에 출력할 수 있 다. 센서 모듈에 온도 센서가 포함되는 경우, 프로세서는 센서 모듈로부터 측정된 온도에 대 한 온도 데이터를 수신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 프로세서는 카메라 모듈로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이 터를 수신할 수 있다. 프로세서는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈로부터의 입력을 통해 사용자의 유무를 판단한 프로세서는 데이터 변 환회로(1112-2) 또는 감마 보정회로(1112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈에 출력할 수 있다. 상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서는 표시 모듈과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통 신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다. 이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재 된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음 을 이해할 수 있을 것이다."}
{"patent_id": "10-2023-0091137", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 의한 스테이지 회로를 나타내는 도면이다. 도 2는 도 1에 도시된 스테이지 회로의 구동 방법의 일 실시예를 나타내는 도면이다. 도 3은 도 1에 도시된 스테이지 회로의 구동 방법의 일 실시예를 나타내는 도면이다.도 4는 본 발명의 일 실시예에 의한 스테이지 회로를 나타내는 도면이다. 도 5는 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 6은 도 5에 도시된 화소의 일 실시예를 나타내는 도면이다. 도 7은 도 6에 도시된 화소의 구동 방법의 일 실시예를 나타내는 파형도이다. 도 8은 도 5에 도시된 주사/발광 구동부의 일 실시예를 나타내는 도면이다. 도 9는 도 8에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 10은 도 9의 스테이지 회로를 기능적으로 분리한 도면이다. 도 11은 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 12는 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다. 도 13은 도 12에 도시된 주사 구동부의 일 실시예를 나타내는 도면이다. 도 14는 도 13에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 15는 도 14의 스테이지 회로를 기능적으로 분리한 도면이다. 도 16은 도 12에 도시된 발광 구동부의 일 실시예를 나타내는 도면이다. 도 17은 도 16에 도시된 스테이지 회로에 연결된 단자들을 나타내는 도면이다. 도 18은 도 17의 스테이지 회로를 기능적으로 분리한 도면이다. 도 19는 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다."}
