# ğŸ· Sistema de AutomaÃ§Ã£o Industrial - VINHOVASF

> **Projeto de Circuitos Digitais Sequenciais em FPGA**

Este repositÃ³rio contÃ©m os artefatos de desenvolvimento (cÃ³digo-fonte, documentaÃ§Ã£o e apresentaÃ§Ã£o) de um controlador digital para uma linha de produÃ§Ã£o de vinhos, desenvolvido como requisito da disciplina **TEC498 - Projeto de Circuitos Digitais** da Universidade Estadual de Feira de Santana (UEFS).

## ğŸ“‹ Sobre o Projeto

O objetivo deste projeto foi modernizar o processo de envase do **Instituto do Vinho do Vale do SÃ£o Francisco (VINHOVASF)**, substituindo o controle manual por um sistema digital automatizado e sÃ­ncrono.

A soluÃ§Ã£o foi implementada na placa de desenvolvimento **DE10-Lite (Intel MAX 10)** utilizando a linguagem de descriÃ§Ã£o de hardware **Verilog**. O sistema coordena sensores e atuadores simulados para gerenciar o transporte, enchimento, vedaÃ§Ã£o e controle de qualidade das garrafas.

### ğŸš€ Principais Funcionalidades

* **Arquitetura Modular:** Controle distribuÃ­do entre 4 MÃ¡quinas de Estados Finitos (FSM).
* **Abordagem HÃ­brida:** Uso estratÃ©gico de modelos **Moore** (para estabilidade de atuadores) e **Mealy** (para responsividade da interface humana).
* **SeguranÃ§a de Intertravamento:** LÃ³gica de seguranÃ§a na FSM do Motor para impedir acionamentos indevidos.
* **GestÃ£o de Estoque:** Contadores com carga paralela para monitoramento e reposiÃ§Ã£o automÃ¡tica de rolhas.
* **Contagem HierÃ¡rquica:** Sistema de contadores em cascata para rastreamento de unidades e lotes (dÃºzias).
* **Interface Rica:** Feedback visual completo via LEDs e Displays de 7 Segmentos (conversÃ£o BinÃ¡rio-BCD).

## ğŸ› ï¸ Tecnologias e Ferramentas

* **Hardware:** FPGA DE10-Lite (Altera/Intel MAX 10 10M50DAF484C7G).
* **Linguagem:** Verilog HDL (IEEE 1364-2005).
* **IDE / SÃ­ntese:** Quartus Prime Lite Edition.
* **SimulaÃ§Ã£o:** ModelSim / Waveform Editor.

## ğŸ“‚ Estrutura do RepositÃ³rio

```text
.
â”œâ”€â”€ src/                  # CÃ³digos fonte em Verilog (.v)
â”‚   â”œâ”€â”€ top_level/        # MÃ³dulo principal (vinhovasfTOP.v)
â”‚   â”œâ”€â”€ fsm/              # MÃ¡quinas de Estados (Motor, Enchimento, VedaÃ§Ã£o, Qualidade)
â”‚   â”œâ”€â”€ datapath/         # Contadores e Dispensador
â”‚   â””â”€â”€ utils/            # Divisor de Clock, Debouncers, Conversores BCD
â”œâ”€â”€ docs/                 # DocumentaÃ§Ã£o
â”‚   â””â”€â”€ Relatorio_Tecnico_Final.pdf
â”œâ”€â”€ presentation/         # Material de ApresentaÃ§Ã£o
â”‚   â””â”€â”€ Slides_Defesa.pdf
â”œâ”€â”€ simulation/           # Arquivos de simulaÃ§Ã£o e waveforms
â””â”€â”€ README.md
