TimeQuest Timing Analyzer report for lab2
Wed Feb 04 22:39:59 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Clock Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; lab2                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -126.360                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~18 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~19 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~20 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~21 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~22 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~23 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~24 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~25 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~26 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~27 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~28 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~29 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~30 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~31 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~32 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~33 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~34 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~35 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~36 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~37 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~38 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~39 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~40 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~41 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~42 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~43 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~44 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~45 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~46 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~47 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~1    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~10   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~11   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~12   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~13   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~14   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~15   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~17   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~18   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~19   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~2    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~20   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~21   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~22   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~23   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~24   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~25   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~26   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~27   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~28   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~29   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~3    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~30   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~31   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~32   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~33   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~34   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~35   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~36   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~37   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~38   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~39   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~4    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~40   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~41   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~42   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~43   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~44   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~45   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~46   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~47   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~5    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~6    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~7    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~8    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~9    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers~32 ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers~33 ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; general_registers~34 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; label_write    ; clk        ; 3.793 ; 4.138 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.653 ; 4.023 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 3.279 ; 3.692 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 3.173 ; 3.607 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 3.653 ; 4.023 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.741 ; 4.148 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 2.403 ; 2.795 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.884 ; 2.217 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 2.317 ; 2.679 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 2.403 ; 2.795 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.788 ; 2.137 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.786 ; 2.145 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.989 ; 2.312 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 2.367 ; 2.732 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 2.111 ; 2.450 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; label_write    ; clk        ; -3.175 ; -3.543 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -2.363 ; -2.762 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -2.363 ; -2.762 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -2.424 ; -2.814 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -2.859 ; -3.172 ; Rise       ; clk             ;
; reg_write      ; clk        ; -2.856 ; -3.127 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.693 ; -1.044 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.693 ; -1.044 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -1.375 ; -1.774 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -1.183 ; -1.538 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.876 ; -1.226 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.715 ; -1.071 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.718 ; -1.068 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -1.300 ; -1.677 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.911 ; -1.280 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.854 ; 11.878 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 11.463 ; 11.344 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 10.334 ; 10.258 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 10.529 ; 10.422 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 11.243 ; 11.232 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 10.372 ; 10.312 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 10.444 ; 10.315 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 11.854 ; 11.878 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 10.680 ; 10.595 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 11.319 ; 11.136 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 11.017 ; 10.930 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 10.777 ; 10.703 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 10.207 ; 10.103 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 11.319 ; 11.136 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 10.129 ; 10.086 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 10.801 ; 10.702 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 10.964 ; 10.962 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 10.616 ; 10.519 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 7.724  ; 7.642  ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 8.438  ; 8.322  ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 7.724  ; 7.642  ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 8.222  ; 8.086  ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 8.522  ; 8.404  ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 8.365  ; 8.311  ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 8.123  ; 8.031  ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 10.213 ; 10.173 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 7.753  ; 7.684  ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 7.691  ; 7.578  ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 8.449  ; 8.296  ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 7.763  ; 7.650  ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 8.007  ; 7.918  ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 8.573  ; 8.405  ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 7.691  ; 7.578  ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 8.218  ; 8.085  ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 8.520  ; 8.398  ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 7.747  ; 7.637  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; label_read ; regA_o[0]   ; 9.656  ; 9.592  ; 10.066 ; 10.013 ;
; label_read ; regA_o[1]   ; 8.719  ; 8.668  ; 9.127  ; 9.089  ;
; label_read ; regA_o[2]   ; 9.575  ; 9.474  ; 10.007 ; 9.937  ;
; label_read ; regA_o[3]   ; 9.456  ; 9.406  ; 9.849  ; 9.790  ;
; label_read ; regA_o[4]   ; 9.370  ; 9.310  ; 9.814  ; 9.745  ;
; label_read ; regA_o[5]   ; 9.178  ; 9.077  ; 9.587  ; 9.498  ;
; label_read ; regA_o[6]   ; 11.177 ; 11.201 ; 11.553 ; 11.580 ;
; label_read ; regA_o[7]   ; 8.757  ; 8.670  ; 9.175  ; 9.088  ;
; label_read ; regB_o[0]   ; 9.660  ; 9.578  ; 10.081 ; 9.999  ;
; label_read ; regB_o[1]   ; 9.347  ; 9.253  ; 9.768  ; 9.674  ;
; label_read ; regB_o[2]   ; 9.034  ; 8.930  ; 9.481  ; 9.368  ;
; label_read ; regB_o[3]   ; 9.630  ; 9.456  ; 10.086 ; 9.903  ;
; label_read ; regB_o[4]   ; 8.856  ; 8.813  ; 9.277  ; 9.234  ;
; label_read ; regB_o[5]   ; 9.586  ; 9.520  ; 10.052 ; 9.953  ;
; label_read ; regB_o[6]   ; 9.699  ; 9.631  ; 10.109 ; 10.107 ;
; label_read ; regB_o[7]   ; 9.312  ; 9.248  ; 9.778  ; 9.681  ;
; rs1[0]     ; regA_o[0]   ; 12.547 ; 12.428 ; 12.955 ; 12.855 ;
; rs1[0]     ; regA_o[1]   ; 11.419 ; 11.343 ; 11.829 ; 11.767 ;
; rs1[0]     ; regA_o[2]   ; 11.888 ; 11.800 ; 12.333 ; 12.226 ;
; rs1[0]     ; regA_o[3]   ; 12.178 ; 12.177 ; 12.639 ; 12.531 ;
; rs1[0]     ; regA_o[4]   ; 11.452 ; 11.392 ; 11.860 ; 11.800 ;
; rs1[0]     ; regA_o[5]   ; 11.528 ; 11.399 ; 11.938 ; 11.809 ;
; rs1[0]     ; regA_o[6]   ; 13.090 ; 13.128 ; 13.516 ; 13.554 ;
; rs1[0]     ; regA_o[7]   ; 11.762 ; 11.675 ; 12.236 ; 12.158 ;
; rs1[1]     ; regA_o[0]   ; 11.464 ; 11.364 ; 11.836 ; 11.736 ;
; rs1[1]     ; regA_o[1]   ; 10.401 ; 10.363 ; 10.779 ; 10.703 ;
; rs1[1]     ; regA_o[2]   ; 11.250 ; 11.117 ; 11.610 ; 11.468 ;
; rs1[1]     ; regA_o[3]   ; 11.141 ; 11.079 ; 11.513 ; 11.432 ;
; rs1[1]     ; regA_o[4]   ; 10.902 ; 10.842 ; 11.286 ; 11.217 ;
; rs1[1]     ; regA_o[5]   ; 10.546 ; 10.417 ; 10.903 ; 10.774 ;
; rs1[1]     ; regA_o[6]   ; 12.468 ; 12.492 ; 12.860 ; 12.884 ;
; rs1[1]     ; regA_o[7]   ; 10.747 ; 10.669 ; 11.119 ; 11.041 ;
; rs1[2]     ; regA_o[0]   ; 9.255  ; 9.179  ; 9.633  ; 9.577  ;
; rs1[2]     ; regA_o[1]   ; 8.309  ; 8.246  ; 8.685  ; 8.642  ;
; rs1[2]     ; regA_o[2]   ; 9.000  ; 8.900  ; 9.433  ; 9.363  ;
; rs1[2]     ; regA_o[3]   ; 9.339  ; 9.287  ; 9.687  ; 9.673  ;
; rs1[2]     ; regA_o[4]   ; 8.804  ; 8.744  ; 9.251  ; 9.182  ;
; rs1[2]     ; regA_o[5]   ; 8.770  ; 8.657  ; 9.146  ; 9.053  ;
; rs1[2]     ; regA_o[6]   ; 10.728 ; 10.752 ; 11.111 ; 11.135 ;
; rs1[2]     ; regA_o[7]   ; 8.187  ; 8.100  ; 8.616  ; 8.529  ;
; rs2[0]     ; regB_o[0]   ; 11.435 ; 11.322 ; 11.856 ; 11.736 ;
; rs2[0]     ; regB_o[1]   ; 11.341 ; 11.282 ; 11.763 ; 11.704 ;
; rs2[0]     ; regB_o[2]   ; 10.944 ; 10.840 ; 11.417 ; 11.313 ;
; rs2[0]     ; regB_o[3]   ; 11.740 ; 11.566 ; 12.146 ; 11.972 ;
; rs2[0]     ; regB_o[4]   ; 11.237 ; 11.170 ; 11.688 ; 11.645 ;
; rs2[0]     ; regB_o[5]   ; 11.544 ; 11.473 ; 12.019 ; 11.920 ;
; rs2[0]     ; regB_o[6]   ; 11.406 ; 11.377 ; 11.812 ; 11.774 ;
; rs2[0]     ; regB_o[7]   ; 11.444 ; 11.382 ; 11.892 ; 11.830 ;
; rs2[1]     ; regB_o[0]   ; 11.648 ; 11.561 ; 12.033 ; 11.913 ;
; rs2[1]     ; regB_o[1]   ; 11.549 ; 11.475 ; 11.935 ; 11.876 ;
; rs2[1]     ; regB_o[2]   ; 10.792 ; 10.679 ; 11.204 ; 11.091 ;
; rs2[1]     ; regB_o[3]   ; 12.015 ; 11.832 ; 12.427 ; 12.244 ;
; rs2[1]     ; regB_o[4]   ; 11.149 ; 11.090 ; 11.535 ; 11.492 ;
; rs2[1]     ; regB_o[5]   ; 11.351 ; 11.252 ; 11.763 ; 11.664 ;
; rs2[1]     ; regB_o[6]   ; 11.675 ; 11.661 ; 12.075 ; 12.073 ;
; rs2[1]     ; regB_o[7]   ; 11.357 ; 11.295 ; 11.741 ; 11.679 ;
; rs2[2]     ; regB_o[0]   ; 9.883  ; 9.801  ; 10.322 ; 10.240 ;
; rs2[2]     ; regB_o[1]   ; 9.261  ; 9.179  ; 9.658  ; 9.585  ;
; rs2[2]     ; regB_o[2]   ; 9.263  ; 9.159  ; 9.720  ; 9.607  ;
; rs2[2]     ; regB_o[3]   ; 9.628  ; 9.454  ; 10.080 ; 9.897  ;
; rs2[2]     ; regB_o[4]   ; 9.078  ; 9.035  ; 9.517  ; 9.474  ;
; rs2[2]     ; regB_o[5]   ; 9.822  ; 9.755  ; 10.298 ; 10.199 ;
; rs2[2]     ; regB_o[6]   ; 9.544  ; 9.499  ; 9.927  ; 9.920  ;
; rs2[2]     ; regB_o[7]   ; 9.547  ; 9.482  ; 10.023 ; 9.926  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; label_read ; regA_o[0]   ; 9.259  ; 9.154  ; 9.635  ; 9.563  ;
; label_read ; regA_o[1]   ; 8.404  ; 8.339  ; 8.788  ; 8.715  ;
; label_read ; regA_o[2]   ; 9.127  ; 9.039  ; 9.527  ; 9.421  ;
; label_read ; regA_o[3]   ; 9.048  ; 8.980  ; 9.432  ; 9.356  ;
; label_read ; regA_o[4]   ; 8.982  ; 8.921  ; 9.382  ; 9.321  ;
; label_read ; regA_o[5]   ; 8.844  ; 8.729  ; 9.227  ; 9.105  ;
; label_read ; regA_o[6]   ; 10.623 ; 10.736 ; 11.112 ; 11.051 ;
; label_read ; regA_o[7]   ; 8.367  ; 8.290  ; 8.766  ; 8.681  ;
; label_read ; regB_o[0]   ; 9.250  ; 9.135  ; 9.640  ; 9.558  ;
; label_read ; regB_o[1]   ; 8.844  ; 8.849  ; 9.287  ; 9.163  ;
; label_read ; regB_o[2]   ; 8.661  ; 8.559  ; 9.063  ; 8.961  ;
; label_read ; regB_o[3]   ; 9.230  ; 9.061  ; 9.644  ; 9.475  ;
; label_read ; regB_o[4]   ; 8.476  ; 8.399  ; 8.866  ; 8.822  ;
; label_read ; regB_o[5]   ; 9.115  ; 9.074  ; 9.518  ; 9.455  ;
; label_read ; regB_o[6]   ; 9.221  ; 9.160  ; 9.632  ; 9.567  ;
; label_read ; regB_o[7]   ; 8.852  ; 8.814  ; 9.255  ; 9.195  ;
; rs1[0]     ; regA_o[0]   ; 9.537  ; 9.397  ; 9.896  ; 9.813  ;
; rs1[0]     ; regA_o[1]   ; 8.831  ; 8.725  ; 9.191  ; 9.142  ;
; rs1[0]     ; regA_o[2]   ; 9.325  ; 9.165  ; 9.684  ; 9.581  ;
; rs1[0]     ; regA_o[3]   ; 9.871  ; 9.751  ; 10.231 ; 10.103 ;
; rs1[0]     ; regA_o[4]   ; 9.471  ; 9.393  ; 9.831  ; 9.810  ;
; rs1[0]     ; regA_o[5]   ; 9.221  ; 9.105  ; 9.579  ; 9.520  ;
; rs1[0]     ; regA_o[6]   ; 11.474 ; 11.399 ; 11.832 ; 11.814 ;
; rs1[0]     ; regA_o[7]   ; 8.857  ; 8.838  ; 9.294  ; 9.181  ;
; rs1[1]     ; regA_o[0]   ; 9.436  ; 8.947  ; 9.430  ; 9.676  ;
; rs1[1]     ; regA_o[1]   ; 8.609  ; 8.315  ; 8.785  ; 8.921  ;
; rs1[1]     ; regA_o[2]   ; 10.231 ; 8.669  ; 9.176  ; 10.386 ;
; rs1[1]     ; regA_o[3]   ; 9.499  ; 9.377  ; 9.827  ; 9.770  ;
; rs1[1]     ; regA_o[4]   ; 9.122  ; 8.826  ; 9.283  ; 9.404  ;
; rs1[1]     ; regA_o[5]   ; 9.276  ; 8.500  ; 9.038  ; 9.536  ;
; rs1[1]     ; regA_o[6]   ; 10.892 ; 10.621 ; 11.037 ; 11.270 ;
; rs1[1]     ; regA_o[7]   ; 8.872  ; 8.207  ; 8.666  ; 9.145  ;
; rs1[2]     ; regA_o[0]   ; 8.010  ; 7.906  ; 8.393  ; 8.281  ;
; rs1[2]     ; regA_o[1]   ; 7.262  ; 7.187  ; 7.645  ; 7.562  ;
; rs1[2]     ; regA_o[2]   ; 7.782  ; 7.662  ; 8.166  ; 8.038  ;
; rs1[2]     ; regA_o[3]   ; 8.379  ; 8.286  ; 8.718  ; 8.662  ;
; rs1[2]     ; regA_o[4]   ; 8.133  ; 8.066  ; 8.490  ; 8.494  ;
; rs1[2]     ; regA_o[5]   ; 7.931  ; 7.882  ; 8.373  ; 8.232  ;
; rs1[2]     ; regA_o[6]   ; 9.746  ; 9.753  ; 10.087 ; 10.129 ;
; rs1[2]     ; regA_o[7]   ; 7.524  ; 7.441  ; 7.882  ; 7.870  ;
; rs2[0]     ; regB_o[0]   ; 9.273  ; 9.118  ; 9.681  ; 9.518  ;
; rs2[0]     ; regB_o[1]   ; 8.582  ; 8.467  ; 8.986  ; 8.863  ;
; rs2[0]     ; regB_o[2]   ; 8.827  ; 8.736  ; 9.231  ; 9.132  ;
; rs2[0]     ; regB_o[3]   ; 9.400  ; 9.230  ; 9.809  ; 9.631  ;
; rs2[0]     ; regB_o[4]   ; 8.522  ; 8.451  ; 8.926  ; 8.847  ;
; rs2[0]     ; regB_o[5]   ; 9.034  ; 8.899  ; 9.438  ; 9.295  ;
; rs2[0]     ; regB_o[6]   ; 9.567  ; 9.496  ; 10.031 ; 9.865  ;
; rs2[0]     ; regB_o[7]   ; 8.561  ; 8.449  ; 8.965  ; 8.845  ;
; rs2[1]     ; regB_o[0]   ; 10.589 ; 9.071  ; 9.612  ; 10.834 ;
; rs2[1]     ; regB_o[1]   ; 10.390 ; 8.597  ; 9.057  ; 10.634 ;
; rs2[1]     ; regB_o[2]   ; 10.107 ; 8.772  ; 9.267  ; 10.374 ;
; rs2[1]     ; regB_o[3]   ; 9.257  ; 9.088  ; 9.608  ; 9.431  ;
; rs2[1]     ; regB_o[4]   ; 10.090 ; 8.334  ; 8.815  ; 10.379 ;
; rs2[1]     ; regB_o[5]   ; 9.753  ; 8.642  ; 9.116  ; 9.969  ;
; rs2[1]     ; regB_o[6]   ; 9.275  ; 9.152  ; 9.611  ; 9.550  ;
; rs2[1]     ; regB_o[7]   ; 10.222 ; 8.644  ; 9.128  ; 10.436 ;
; rs2[2]     ; regB_o[0]   ; 9.003  ; 8.916  ; 9.416  ; 9.297  ;
; rs2[2]     ; regB_o[1]   ; 8.538  ; 8.530  ; 8.992  ; 8.833  ;
; rs2[2]     ; regB_o[2]   ; 8.582  ; 8.466  ; 8.952  ; 8.885  ;
; rs2[2]     ; regB_o[3]   ; 8.931  ; 8.752  ; 9.294  ; 9.159  ;
; rs2[2]     ; regB_o[4]   ; 8.230  ; 8.181  ; 8.643  ; 8.562  ;
; rs2[2]     ; regB_o[5]   ; 8.805  ; 8.793  ; 9.258  ; 9.095  ;
; rs2[2]     ; regB_o[6]   ; 8.580  ; 8.488  ; 8.957  ; 8.902  ;
; rs2[2]     ; regB_o[7]   ; 8.543  ; 8.534  ; 8.996  ; 8.836  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -126.360                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~18 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~19 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~20 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~21 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~22 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~23 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~24 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~25 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~26 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~27 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~28 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~29 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~30 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~31 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~32 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~33 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~34 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~35 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~36 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~37 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~38 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~39 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~40 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~41 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~42 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~43 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~44 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~45 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~46 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~47 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; general_registers~9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~1    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~10   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~11   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~12   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~13   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~14   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~15   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~17   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~18   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~19   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~2    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~20   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~21   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~22   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~23   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~24   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~25   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~26   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~27   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~28   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~29   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~3    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~30   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~31   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~32   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~33   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~34   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~35   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~36   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~37   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~38   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~39   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~4    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~40   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~41   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~42   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~43   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~44   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~45   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~46   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~47   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~5    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~6    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~7    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~8    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; label_registers~9    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers~32 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers~33 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; general_registers~34 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; label_write    ; clk        ; 3.431 ; 3.598 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.244 ; 3.521 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 2.907 ; 3.226 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 2.795 ; 3.170 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 3.244 ; 3.521 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.314 ; 3.646 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 2.132 ; 2.381 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.650 ; 1.851 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 2.052 ; 2.276 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 2.132 ; 2.381 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.549 ; 1.787 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.542 ; 1.792 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.742 ; 1.947 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 2.097 ; 2.323 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 1.870 ; 2.062 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; label_write    ; clk        ; -2.864 ; -3.073 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -2.065 ; -2.388 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -2.065 ; -2.388 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -2.136 ; -2.412 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -2.559 ; -2.723 ; Rise       ; clk             ;
; reg_write      ; clk        ; -2.562 ; -2.694 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.548 ; -0.812 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.548 ; -0.812 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -1.191 ; -1.470 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -1.023 ; -1.260 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.730 ; -0.974 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.569 ; -0.834 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.573 ; -0.836 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -1.125 ; -1.381 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.760 ; -1.023 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 10.680 ; 10.608 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 10.425 ; 10.238 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 9.346  ; 9.266  ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 9.549  ; 9.379  ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 10.265 ; 10.085 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 9.411  ; 9.313  ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 9.466  ; 9.320  ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 10.680 ; 10.608 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 9.723  ; 9.642  ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 10.244 ; 10.021 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 10.045 ; 9.873  ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 9.783  ; 9.706  ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 9.265  ; 9.143  ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 10.244 ; 10.021 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 9.211  ; 9.128  ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 9.756  ; 9.655  ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 9.928  ; 9.825  ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 9.579  ; 9.498  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 6.958 ; 6.841 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 7.649 ; 7.445 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 6.958 ; 6.841 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 7.432 ; 7.240 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 7.717 ; 7.513 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 7.560 ; 7.440 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 7.328 ; 7.186 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 9.205 ; 9.044 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 6.980 ; 6.877 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 6.939 ; 6.778 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 7.669 ; 7.427 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 7.012 ; 6.851 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 7.233 ; 7.085 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 7.755 ; 7.517 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 6.939 ; 6.778 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 7.446 ; 7.236 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 7.732 ; 7.511 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 6.997 ; 6.840 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; label_read ; regA_o[0]   ; 8.706  ; 8.565  ; 8.964  ; 8.854  ;
; label_read ; regA_o[1]   ; 7.812  ; 7.746  ; 8.080  ; 8.035  ;
; label_read ; regA_o[2]   ; 8.610  ; 8.468  ; 8.879  ; 8.786  ;
; label_read ; regA_o[3]   ; 8.514  ; 8.388  ; 8.778  ; 8.647  ;
; label_read ; regA_o[4]   ; 8.426  ; 8.328  ; 8.716  ; 8.613  ;
; label_read ; regA_o[5]   ; 8.241  ; 8.112  ; 8.511  ; 8.401  ;
; label_read ; regA_o[6]   ; 10.023 ; 9.947  ; 10.273 ; 10.210 ;
; label_read ; regA_o[7]   ; 7.834  ; 7.748  ; 8.110  ; 8.024  ;
; label_read ; regB_o[0]   ; 8.707  ; 8.570  ; 8.980  ; 8.843  ;
; label_read ; regB_o[1]   ; 8.388  ; 8.281  ; 8.661  ; 8.554  ;
; label_read ; regB_o[2]   ; 8.117  ; 7.995  ; 8.405  ; 8.278  ;
; label_read ; regB_o[3]   ; 8.677  ; 8.454  ; 8.980  ; 8.752  ;
; label_read ; regB_o[4]   ; 7.932  ; 7.884  ; 8.205  ; 8.157  ;
; label_read ; regB_o[5]   ; 8.629  ; 8.528  ; 8.931  ; 8.800  ;
; label_read ; regB_o[6]   ; 8.752  ; 8.601  ; 9.008  ; 8.932  ;
; label_read ; regB_o[7]   ; 8.370  ; 8.289  ; 8.671  ; 8.560  ;
; rs1[0]     ; regA_o[0]   ; 11.365 ; 11.178 ; 11.646 ; 11.459 ;
; rs1[0]     ; regA_o[1]   ; 10.286 ; 10.206 ; 10.572 ; 10.492 ;
; rs1[0]     ; regA_o[2]   ; 10.765 ; 10.597 ; 11.017 ; 10.847 ;
; rs1[0]     ; regA_o[3]   ; 11.020 ; 10.874 ; 11.338 ; 11.158 ;
; rs1[0]     ; regA_o[4]   ; 10.347 ; 10.249 ; 10.620 ; 10.522 ;
; rs1[0]     ; regA_o[5]   ; 10.405 ; 10.259 ; 10.680 ; 10.534 ;
; rs1[0]     ; regA_o[6]   ; 11.831 ; 11.768 ; 12.060 ; 11.997 ;
; rs1[0]     ; regA_o[7]   ; 10.643 ; 10.562 ; 10.960 ; 10.879 ;
; rs1[1]     ; regA_o[0]   ; 10.397 ; 10.210 ; 10.650 ; 10.463 ;
; rs1[1]     ; regA_o[1]   ; 9.319  ; 9.239  ; 9.616  ; 9.536  ;
; rs1[1]     ; regA_o[2]   ; 10.166 ; 9.996  ; 10.364 ; 10.194 ;
; rs1[1]     ; regA_o[3]   ; 10.081 ; 9.905  ; 10.333 ; 10.153 ;
; rs1[1]     ; regA_o[4]   ; 9.841  ; 9.743  ; 10.035 ; 9.937  ;
; rs1[1]     ; regA_o[5]   ; 9.474  ; 9.328  ; 9.740  ; 9.594  ;
; rs1[1]     ; regA_o[6]   ; 11.151 ; 11.084 ; 11.457 ; 11.385 ;
; rs1[1]     ; regA_o[7]   ; 9.713  ; 9.632  ; 9.967  ; 9.886  ;
; rs1[2]     ; regA_o[0]   ; 8.315  ; 8.160  ; 8.581  ; 8.455  ;
; rs1[2]     ; regA_o[1]   ; 7.412  ; 7.332  ; 7.676  ; 7.625  ;
; rs1[2]     ; regA_o[2]   ; 8.053  ; 7.920  ; 8.357  ; 8.264  ;
; rs1[2]     ; regA_o[3]   ; 8.382  ; 8.255  ; 8.630  ; 8.537  ;
; rs1[2]     ; regA_o[4]   ; 7.878  ; 7.780  ; 8.206  ; 8.103  ;
; rs1[2]     ; regA_o[5]   ; 7.842  ; 7.699  ; 8.106  ; 7.992  ;
; rs1[2]     ; regA_o[6]   ; 9.591  ; 9.526  ; 9.871  ; 9.795  ;
; rs1[2]     ; regA_o[7]   ; 7.292  ; 7.206  ; 7.603  ; 7.517  ;
; rs2[0]     ; regB_o[0]   ; 10.368 ; 10.196 ; 10.662 ; 10.490 ;
; rs2[0]     ; regB_o[1]   ; 10.271 ; 10.194 ; 10.565 ; 10.488 ;
; rs2[0]     ; regB_o[2]   ; 9.900  ; 9.778  ; 10.210 ; 10.088 ;
; rs2[0]     ; regB_o[3]   ; 10.635 ; 10.412 ; 10.918 ; 10.695 ;
; rs2[0]     ; regB_o[4]   ; 10.161 ; 10.078 ; 10.469 ; 10.386 ;
; rs2[0]     ; regB_o[5]   ; 10.448 ; 10.347 ; 10.757 ; 10.656 ;
; rs2[0]     ; regB_o[6]   ; 10.330 ; 10.137 ; 10.613 ; 10.420 ;
; rs2[0]     ; regB_o[7]   ; 10.362 ; 10.281 ; 10.670 ; 10.589 ;
; rs2[1]     ; regB_o[0]   ; 10.520 ; 10.348 ; 10.813 ; 10.641 ;
; rs2[1]     ; regB_o[1]   ; 10.401 ; 10.324 ; 10.712 ; 10.635 ;
; rs2[1]     ; regB_o[2]   ; 9.718  ; 9.596  ; 9.969  ; 9.847  ;
; rs2[1]     ; regB_o[3]   ; 10.876 ; 10.653 ; 11.126 ; 10.903 ;
; rs2[1]     ; regB_o[4]   ; 10.078 ; 9.995  ; 10.329 ; 10.246 ;
; rs2[1]     ; regB_o[5]   ; 10.231 ; 10.130 ; 10.481 ; 10.380 ;
; rs2[1]     ; regB_o[6]   ; 10.574 ; 10.405 ; 10.825 ; 10.677 ;
; rs2[1]     ; regB_o[7]   ; 10.281 ; 10.200 ; 10.532 ; 10.451 ;
; rs2[2]     ; regB_o[0]   ; 8.918  ; 8.781  ; 9.188  ; 9.051  ;
; rs2[2]     ; regB_o[1]   ; 8.307  ; 8.227  ; 8.559  ; 8.482  ;
; rs2[2]     ; regB_o[2]   ; 8.325  ; 8.203  ; 8.610  ; 8.483  ;
; rs2[2]     ; regB_o[3]   ; 8.661  ; 8.438  ; 8.969  ; 8.741  ;
; rs2[2]     ; regB_o[4]   ; 8.142  ; 8.094  ; 8.412  ; 8.364  ;
; rs2[2]     ; regB_o[5]   ; 8.843  ; 8.742  ; 9.144  ; 9.013  ;
; rs2[2]     ; regB_o[6]   ; 8.601  ; 8.468  ; 8.861  ; 8.763  ;
; rs2[2]     ; regB_o[7]   ; 8.583  ; 8.502  ; 8.883  ; 8.772  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; label_read ; regA_o[0]   ; 8.336  ; 8.162  ; 8.584  ; 8.439  ;
; label_read ; regA_o[1]   ; 7.507  ; 7.447  ; 7.769  ; 7.695  ;
; label_read ; regA_o[2]   ; 8.192  ; 8.071  ; 8.454  ; 8.311  ;
; label_read ; regA_o[3]   ; 8.131  ; 7.995  ; 8.387  ; 8.246  ;
; label_read ; regA_o[4]   ; 8.061  ; 7.965  ; 8.323  ; 8.227  ;
; label_read ; regA_o[5]   ; 7.919  ; 7.795  ; 8.181  ; 8.044  ;
; label_read ; regA_o[6]   ; 9.522  ; 9.531  ; 9.866  ; 9.707  ;
; label_read ; regA_o[7]   ; 7.477  ; 7.398  ; 7.731  ; 7.647  ;
; label_read ; regB_o[0]   ; 8.322  ; 8.160  ; 8.568  ; 8.435  ;
; label_read ; regB_o[1]   ; 7.931  ; 7.908  ; 8.231  ; 8.085  ;
; label_read ; regB_o[2]   ; 7.764  ; 7.645  ; 8.025  ; 7.906  ;
; label_read ; regB_o[3]   ; 8.299  ; 8.083  ; 8.578  ; 8.362  ;
; label_read ; regB_o[4]   ; 7.577  ; 7.499  ; 7.823  ; 7.774  ;
; label_read ; regB_o[5]   ; 8.188  ; 8.100  ; 8.449  ; 8.339  ;
; label_read ; regB_o[6]   ; 8.299  ; 8.179  ; 8.576  ; 8.435  ;
; label_read ; regB_o[7]   ; 7.937  ; 7.869  ; 8.199  ; 8.109  ;
; rs1[0]     ; regA_o[0]   ; 8.598  ; 8.376  ; 8.817  ; 8.650  ;
; rs1[0]     ; regA_o[1]   ; 7.915  ; 7.780  ; 8.135  ; 8.055  ;
; rs1[0]     ; regA_o[2]   ; 8.385  ; 8.175  ; 8.604  ; 8.449  ;
; rs1[0]     ; regA_o[3]   ; 8.903  ; 8.698  ; 9.116  ; 8.906  ;
; rs1[0]     ; regA_o[4]   ; 8.516  ; 8.378  ; 8.736  ; 8.653  ;
; rs1[0]     ; regA_o[5]   ; 8.276  ; 8.116  ; 8.494  ; 8.389  ;
; rs1[0]     ; regA_o[6]   ; 10.329 ; 10.103 ; 10.547 ; 10.376 ;
; rs1[0]     ; regA_o[7]   ; 7.934  ; 7.876  ; 8.224  ; 8.088  ;
; rs1[1]     ; regA_o[0]   ; 8.456  ; 7.944  ; 8.406  ; 8.526  ;
; rs1[1]     ; regA_o[1]   ; 7.656  ; 7.377  ; 7.777  ; 7.857  ;
; rs1[1]     ; regA_o[2]   ; 9.157  ; 7.705  ; 8.151  ; 9.162  ;
; rs1[1]     ; regA_o[3]   ; 8.515  ; 8.317  ; 8.733  ; 8.628  ;
; rs1[1]     ; regA_o[4]   ; 8.142  ; 7.841  ; 8.248  ; 8.287  ;
; rs1[1]     ; regA_o[5]   ; 8.281  ; 7.541  ; 8.019  ; 8.438  ;
; rs1[1]     ; regA_o[6]   ; 9.753  ; 9.380  ; 9.819  ; 9.891  ;
; rs1[1]     ; regA_o[7]   ; 7.895  ; 7.283  ; 7.668  ; 8.076  ;
; rs1[2]     ; regA_o[0]   ; 7.163  ; 7.003  ; 7.447  ; 7.282  ;
; rs1[2]     ; regA_o[1]   ; 6.440  ; 6.363  ; 6.724  ; 6.642  ;
; rs1[2]     ; regA_o[2]   ; 6.934  ; 6.791  ; 7.219  ; 7.071  ;
; rs1[2]     ; regA_o[3]   ; 7.491  ; 7.348  ; 7.732  ; 7.621  ;
; rs1[2]     ; regA_o[4]   ; 7.254  ; 7.160  ; 7.506  ; 7.474  ;
; rs1[2]     ; regA_o[5]   ; 7.060  ; 6.998  ; 7.391  ; 7.237  ;
; rs1[2]     ; regA_o[6]   ; 8.699  ; 8.608  ; 8.941  ; 8.880  ;
; rs1[2]     ; regA_o[7]   ; 6.677  ; 6.600  ; 6.929  ; 6.914  ;
; rs2[0]     ; regB_o[0]   ; 8.362  ; 8.119  ; 8.643  ; 8.395  ;
; rs2[0]     ; regB_o[1]   ; 7.699  ; 7.537  ; 7.977  ; 7.810  ;
; rs2[0]     ; regB_o[2]   ; 7.921  ; 7.772  ; 8.199  ; 8.045  ;
; rs2[0]     ; regB_o[3]   ; 8.460  ; 8.212  ; 8.742  ; 8.489  ;
; rs2[0]     ; regB_o[4]   ; 7.625  ; 7.512  ; 7.904  ; 7.786  ;
; rs2[0]     ; regB_o[5]   ; 8.130  ; 7.919  ; 8.409  ; 8.193  ;
; rs2[0]     ; regB_o[6]   ; 8.627  ; 8.460  ; 8.951  ; 8.693  ;
; rs2[0]     ; regB_o[7]   ; 7.679  ; 7.521  ; 7.958  ; 7.795  ;
; rs2[1]     ; regB_o[0]   ; 9.511  ; 8.064  ; 8.576  ; 9.576  ;
; rs2[1]     ; regB_o[1]   ; 9.375  ; 7.658  ; 8.039  ; 9.400  ;
; rs2[1]     ; regB_o[2]   ; 9.048  ; 7.809  ; 8.238  ; 9.161  ;
; rs2[1]     ; regB_o[3]   ; 8.314  ; 8.096  ; 8.535  ; 8.314  ;
; rs2[1]     ; regB_o[4]   ; 9.022  ; 7.404  ; 7.811  ; 9.172  ;
; rs2[1]     ; regB_o[5]   ; 8.767  ; 7.673  ; 8.121  ; 8.798  ;
; rs2[1]     ; regB_o[6]   ; 8.335  ; 8.135  ; 8.565  ; 8.445  ;
; rs2[1]     ; regB_o[7]   ; 9.194  ; 7.702  ; 8.099  ; 9.216  ;
; rs2[2]     ; regB_o[0]   ; 8.098  ; 7.969  ; 8.353  ; 8.189  ;
; rs2[2]     ; regB_o[1]   ; 7.657  ; 7.628  ; 7.947  ; 7.780  ;
; rs2[2]     ; regB_o[2]   ; 7.693  ; 7.570  ; 7.907  ; 7.826  ;
; rs2[2]     ; regB_o[3]   ; 8.011  ; 7.795  ; 8.248  ; 8.069  ;
; rs2[2]     ; regB_o[4]   ; 7.354  ; 7.309  ; 7.609  ; 7.529  ;
; rs2[2]     ; regB_o[5]   ; 7.911  ; 7.859  ; 8.199  ; 8.009  ;
; rs2[2]     ; regB_o[6]   ; 7.708  ; 7.553  ; 7.963  ; 7.840  ;
; rs2[2]     ; regB_o[7]   ; 7.662  ; 7.630  ; 7.951  ; 7.781  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -105.084                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; general_registers~9  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~10   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~11   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~12   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~13   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~14   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~15   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~16   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~17   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~18   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~19   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~20   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~21   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~22   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~23   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~24   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~25   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~26   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~27   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~28   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~29   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~30   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~31   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~32   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~33   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~34   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~35   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~36   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~37   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~38   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~39   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~40   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~41   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~42   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~43   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~44   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~45   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~46   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~47   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~8    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; label_registers~9    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers~19 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers~22 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; general_registers~27 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; label_write    ; clk        ; 1.785 ; 2.486 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 1.753 ; 2.318 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 1.604 ; 2.157 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 1.558 ; 2.086 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 1.753 ; 2.318 ; Rise       ; clk             ;
; reg_write      ; clk        ; 1.824 ; 2.371 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 1.129 ; 1.803 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 0.834 ; 1.451 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 1.085 ; 1.737 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 1.129 ; 1.803 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 0.803 ; 1.419 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 0.791 ; 1.419 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 0.900 ; 1.524 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 1.099 ; 1.760 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 0.937 ; 1.575 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; label_write    ; clk        ; -1.489 ; -2.175 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -1.124 ; -1.672 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -1.124 ; -1.672 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -1.152 ; -1.730 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -1.291 ; -1.953 ; Rise       ; clk             ;
; reg_write      ; clk        ; -1.320 ; -1.950 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.277 ; -0.827 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.277 ; -0.827 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.633 ; -1.254 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.535 ; -1.126 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.344 ; -0.921 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.285 ; -0.841 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.305 ; -0.854 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.582 ; -1.189 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.367 ; -0.955 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 6.346 ; 6.486 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 5.918 ; 6.018 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 5.370 ; 5.423 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 5.487 ; 5.559 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 5.793 ; 5.915 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 5.402 ; 5.480 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 5.377 ; 5.446 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 6.346 ; 6.486 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 5.606 ; 5.637 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 5.861 ; 5.920 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 5.710 ; 5.801 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 5.630 ; 5.663 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 5.335 ; 5.377 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 5.861 ; 5.920 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 5.302 ; 5.353 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 5.640 ; 5.687 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 5.674 ; 5.787 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 5.536 ; 5.569 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 4.018 ; 4.101 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 4.369 ; 4.483 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 4.027 ; 4.101 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 4.277 ; 4.365 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 4.380 ; 4.506 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 4.343 ; 4.476 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 4.201 ; 4.307 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 5.476 ; 5.658 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 4.018 ; 4.107 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 3.994 ; 4.070 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 4.379 ; 4.490 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 4.056 ; 4.135 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 4.160 ; 4.262 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 4.408 ; 4.483 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 3.994 ; 4.070 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 4.277 ; 4.376 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 4.397 ; 4.512 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 4.045 ; 4.123 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; label_read ; regA_o[0]   ; 4.996 ; 5.096 ; 5.642 ; 5.742 ;
; label_read ; regA_o[1]   ; 4.533 ; 4.586 ; 5.179 ; 5.232 ;
; label_read ; regA_o[2]   ; 4.957 ; 5.029 ; 5.636 ; 5.708 ;
; label_read ; regA_o[3]   ; 4.854 ; 4.976 ; 5.474 ; 5.589 ;
; label_read ; regA_o[4]   ; 4.854 ; 4.939 ; 5.532 ; 5.610 ;
; label_read ; regA_o[5]   ; 4.731 ; 4.800 ; 5.378 ; 5.447 ;
; label_read ; regA_o[6]   ; 5.999 ; 6.139 ; 6.616 ; 6.756 ;
; label_read ; regA_o[7]   ; 4.536 ; 4.567 ; 5.194 ; 5.225 ;
; label_read ; regB_o[0]   ; 4.983 ; 5.074 ; 5.642 ; 5.733 ;
; label_read ; regB_o[1]   ; 4.856 ; 4.889 ; 5.514 ; 5.547 ;
; label_read ; regB_o[2]   ; 4.677 ; 4.726 ; 5.355 ; 5.397 ;
; label_read ; regB_o[3]   ; 4.944 ; 5.010 ; 5.613 ; 5.672 ;
; label_read ; regB_o[4]   ; 4.581 ; 4.632 ; 5.239 ; 5.290 ;
; label_read ; regB_o[5]   ; 4.976 ; 5.031 ; 5.655 ; 5.702 ;
; label_read ; regB_o[6]   ; 4.993 ; 5.092 ; 5.648 ; 5.761 ;
; label_read ; regB_o[7]   ; 4.832 ; 4.873 ; 5.511 ; 5.544 ;
; rs1[0]     ; regA_o[0]   ; 6.413 ; 6.513 ; 7.058 ; 7.158 ;
; rs1[0]     ; regA_o[1]   ; 5.865 ; 5.918 ; 6.514 ; 6.567 ;
; rs1[0]     ; regA_o[2]   ; 6.099 ; 6.171 ; 6.803 ; 6.875 ;
; rs1[0]     ; regA_o[3]   ; 6.216 ; 6.338 ; 6.847 ; 6.969 ;
; rs1[0]     ; regA_o[4]   ; 5.894 ; 5.972 ; 6.540 ; 6.618 ;
; rs1[0]     ; regA_o[5]   ; 5.871 ; 5.940 ; 6.518 ; 6.587 ;
; rs1[0]     ; regA_o[6]   ; 6.896 ; 7.036 ; 7.600 ; 7.740 ;
; rs1[0]     ; regA_o[7]   ; 6.099 ; 6.130 ; 6.729 ; 6.760 ;
; rs1[1]     ; regA_o[0]   ; 5.849 ; 5.949 ; 6.445 ; 6.545 ;
; rs1[1]     ; regA_o[1]   ; 5.346 ; 5.399 ; 5.926 ; 5.979 ;
; rs1[1]     ; regA_o[2]   ; 5.735 ; 5.807 ; 6.388 ; 6.460 ;
; rs1[1]     ; regA_o[3]   ; 5.645 ; 5.767 ; 6.247 ; 6.369 ;
; rs1[1]     ; regA_o[4]   ; 5.581 ; 5.659 ; 6.234 ; 6.312 ;
; rs1[1]     ; regA_o[5]   ; 5.365 ; 5.434 ; 5.957 ; 6.026 ;
; rs1[1]     ; regA_o[6]   ; 6.588 ; 6.728 ; 7.172 ; 7.312 ;
; rs1[1]     ; regA_o[7]   ; 5.538 ; 5.569 ; 6.134 ; 6.165 ;
; rs1[2]     ; regA_o[0]   ; 4.761 ; 4.861 ; 5.374 ; 5.474 ;
; rs1[2]     ; regA_o[1]   ; 4.293 ; 4.343 ; 4.900 ; 4.953 ;
; rs1[2]     ; regA_o[2]   ; 4.642 ; 4.714 ; 5.286 ; 5.358 ;
; rs1[2]     ; regA_o[3]   ; 4.765 ; 4.883 ; 5.369 ; 5.491 ;
; rs1[2]     ; regA_o[4]   ; 4.547 ; 4.632 ; 5.193 ; 5.271 ;
; rs1[2]     ; regA_o[5]   ; 4.492 ; 4.559 ; 5.100 ; 5.169 ;
; rs1[2]     ; regA_o[6]   ; 5.752 ; 5.892 ; 6.359 ; 6.499 ;
; rs1[2]     ; regA_o[7]   ; 4.230 ; 4.261 ; 4.859 ; 4.890 ;
; rs2[0]     ; regB_o[0]   ; 5.858 ; 5.949 ; 6.502 ; 6.593 ;
; rs2[0]     ; regB_o[1]   ; 5.859 ; 5.892 ; 6.504 ; 6.537 ;
; rs2[0]     ; regB_o[2]   ; 5.644 ; 5.686 ; 6.324 ; 6.366 ;
; rs2[0]     ; regB_o[3]   ; 6.024 ; 6.083 ; 6.657 ; 6.716 ;
; rs2[0]     ; regB_o[4]   ; 5.784 ; 5.835 ; 6.464 ; 6.515 ;
; rs2[0]     ; regB_o[5]   ; 5.956 ; 6.003 ; 6.637 ; 6.684 ;
; rs2[0]     ; regB_o[6]   ; 5.837 ; 5.950 ; 6.470 ; 6.583 ;
; rs2[0]     ; regB_o[7]   ; 5.878 ; 5.911 ; 6.558 ; 6.591 ;
; rs2[1]     ; regB_o[0]   ; 5.976 ; 6.067 ; 6.553 ; 6.644 ;
; rs2[1]     ; regB_o[1]   ; 5.972 ; 6.005 ; 6.550 ; 6.583 ;
; rs2[1]     ; regB_o[2]   ; 5.541 ; 5.583 ; 6.203 ; 6.245 ;
; rs2[1]     ; regB_o[3]   ; 6.146 ; 6.205 ; 6.808 ; 6.867 ;
; rs2[1]     ; regB_o[4]   ; 5.748 ; 5.799 ; 6.392 ; 6.443 ;
; rs2[1]     ; regB_o[5]   ; 5.835 ; 5.882 ; 6.497 ; 6.544 ;
; rs2[1]     ; regB_o[6]   ; 5.961 ; 6.074 ; 6.624 ; 6.737 ;
; rs2[1]     ; regB_o[7]   ; 5.844 ; 5.877 ; 6.488 ; 6.521 ;
; rs2[2]     ; regB_o[0]   ; 5.061 ; 5.152 ; 5.751 ; 5.842 ;
; rs2[2]     ; regB_o[1]   ; 4.795 ; 4.828 ; 5.455 ; 5.488 ;
; rs2[2]     ; regB_o[2]   ; 4.755 ; 4.804 ; 5.463 ; 5.505 ;
; rs2[2]     ; regB_o[3]   ; 4.926 ; 4.992 ; 5.598 ; 5.657 ;
; rs2[2]     ; regB_o[4]   ; 4.658 ; 4.709 ; 5.348 ; 5.399 ;
; rs2[2]     ; regB_o[5]   ; 5.060 ; 5.115 ; 5.770 ; 5.817 ;
; rs2[2]     ; regB_o[6]   ; 4.901 ; 5.014 ; 5.535 ; 5.648 ;
; rs2[2]     ; regB_o[7]   ; 4.915 ; 4.956 ; 5.625 ; 5.658 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; label_read ; regA_o[0]   ; 4.780 ; 4.870 ; 5.397 ; 5.487 ;
; label_read ; regA_o[1]   ; 4.376 ; 4.409 ; 4.993 ; 5.026 ;
; label_read ; regA_o[2]   ; 4.732 ; 4.796 ; 5.368 ; 5.432 ;
; label_read ; regA_o[3]   ; 4.654 ; 4.742 ; 5.265 ; 5.353 ;
; label_read ; regA_o[4]   ; 4.662 ; 4.744 ; 5.297 ; 5.379 ;
; label_read ; regA_o[5]   ; 4.565 ; 4.612 ; 5.181 ; 5.228 ;
; label_read ; regA_o[6]   ; 5.702 ; 5.884 ; 6.374 ; 6.485 ;
; label_read ; regA_o[7]   ; 4.335 ; 4.373 ; 4.983 ; 5.014 ;
; label_read ; regB_o[0]   ; 4.778 ; 4.846 ; 5.415 ; 5.502 ;
; label_read ; regB_o[1]   ; 4.590 ; 4.682 ; 5.249 ; 5.288 ;
; label_read ; regB_o[2]   ; 4.491 ; 4.539 ; 5.126 ; 5.174 ;
; label_read ; regB_o[3]   ; 4.749 ; 4.814 ; 5.380 ; 5.445 ;
; label_read ; regB_o[4]   ; 4.390 ; 4.421 ; 5.027 ; 5.077 ;
; label_read ; regB_o[5]   ; 4.725 ; 4.819 ; 5.360 ; 5.453 ;
; label_read ; regB_o[6]   ; 4.761 ; 4.843 ; 5.391 ; 5.473 ;
; label_read ; regB_o[7]   ; 4.587 ; 4.667 ; 5.223 ; 5.302 ;
; rs1[0]     ; regA_o[0]   ; 4.880 ; 4.969 ; 5.501 ; 5.621 ;
; rs1[0]     ; regA_o[1]   ; 4.545 ; 4.594 ; 5.168 ; 5.248 ;
; rs1[0]     ; regA_o[2]   ; 4.791 ; 4.854 ; 5.413 ; 5.507 ;
; rs1[0]     ; regA_o[3]   ; 5.012 ; 5.134 ; 5.670 ; 5.785 ;
; rs1[0]     ; regA_o[4]   ; 4.860 ; 4.968 ; 5.482 ; 5.621 ;
; rs1[0]     ; regA_o[5]   ; 4.711 ; 4.792 ; 5.331 ; 5.443 ;
; rs1[0]     ; regA_o[6]   ; 6.054 ; 6.226 ; 6.673 ; 6.876 ;
; rs1[0]     ; regA_o[7]   ; 4.534 ; 4.637 ; 5.197 ; 5.251 ;
; rs1[1]     ; regA_o[0]   ; 4.799 ; 4.767 ; 5.212 ; 5.467 ;
; rs1[1]     ; regA_o[1]   ; 4.420 ; 4.412 ; 4.907 ; 5.039 ;
; rs1[1]     ; regA_o[2]   ; 5.161 ; 4.628 ; 5.109 ; 5.821 ;
; rs1[1]     ; regA_o[3]   ; 4.806 ; 4.894 ; 5.383 ; 5.472 ;
; rs1[1]     ; regA_o[4]   ; 4.666 ; 4.701 ; 5.153 ; 5.334 ;
; rs1[1]     ; regA_o[5]   ; 4.725 ; 4.519 ; 5.000 ; 5.351 ;
; rs1[1]     ; regA_o[6]   ; 5.752 ; 5.867 ; 6.240 ; 6.515 ;
; rs1[1]     ; regA_o[7]   ; 4.513 ; 4.337 ; 4.828 ; 5.130 ;
; rs1[2]     ; regA_o[0]   ; 4.158 ; 4.238 ; 4.752 ; 4.825 ;
; rs1[2]     ; regA_o[1]   ; 3.799 ; 3.836 ; 4.392 ; 4.422 ;
; rs1[2]     ; regA_o[2]   ; 4.064 ; 4.118 ; 4.660 ; 4.707 ;
; rs1[2]     ; regA_o[3]   ; 4.312 ; 4.387 ; 4.890 ; 4.985 ;
; rs1[2]     ; regA_o[4]   ; 4.231 ; 4.299 ; 4.818 ; 4.924 ;
; rs1[2]     ; regA_o[5]   ; 4.100 ; 4.178 ; 4.731 ; 4.765 ;
; rs1[2]     ; regA_o[6]   ; 5.261 ; 5.395 ; 5.841 ; 5.994 ;
; rs1[2]     ; regA_o[7]   ; 3.909 ; 3.933 ; 4.497 ; 4.559 ;
; rs2[0]     ; regB_o[0]   ; 4.750 ; 4.857 ; 5.390 ; 5.490 ;
; rs2[0]     ; regB_o[1]   ; 4.426 ; 4.501 ; 5.064 ; 5.132 ;
; rs2[0]     ; regB_o[2]   ; 4.531 ; 4.629 ; 5.169 ; 5.260 ;
; rs2[0]     ; regB_o[3]   ; 4.781 ; 4.881 ; 5.423 ; 5.516 ;
; rs2[0]     ; regB_o[4]   ; 4.372 ; 4.456 ; 5.010 ; 5.087 ;
; rs2[0]     ; regB_o[5]   ; 4.645 ; 4.740 ; 5.283 ; 5.371 ;
; rs2[0]     ; regB_o[6]   ; 4.872 ; 5.013 ; 5.545 ; 5.636 ;
; rs2[0]     ; regB_o[7]   ; 4.411 ; 4.485 ; 5.049 ; 5.116 ;
; rs2[1]     ; regB_o[0]   ; 5.361 ; 4.844 ; 5.355 ; 6.084 ;
; rs2[1]     ; regB_o[1]   ; 5.271 ; 4.559 ; 5.105 ; 6.018 ;
; rs2[1]     ; regB_o[2]   ; 5.167 ; 4.657 ; 5.170 ; 5.825 ;
; rs2[1]     ; regB_o[3]   ; 4.719 ; 4.784 ; 5.333 ; 5.391 ;
; rs2[1]     ; regB_o[4]   ; 5.129 ; 4.413 ; 4.945 ; 5.815 ;
; rs2[1]     ; regB_o[5]   ; 4.974 ; 4.625 ; 5.094 ; 5.677 ;
; rs2[1]     ; regB_o[6]   ; 4.747 ; 4.829 ; 5.324 ; 5.406 ;
; rs2[1]     ; regB_o[7]   ; 5.186 ; 4.575 ; 5.142 ; 5.933 ;
; rs2[2]     ; regB_o[0]   ; 4.644 ; 4.722 ; 5.315 ; 5.376 ;
; rs2[2]     ; regB_o[1]   ; 4.427 ; 4.511 ; 5.122 ; 5.127 ;
; rs2[2]     ; regB_o[2]   ; 4.439 ; 4.471 ; 5.087 ; 5.145 ;
; rs2[2]     ; regB_o[3]   ; 4.600 ; 4.652 ; 5.210 ; 5.285 ;
; rs2[2]     ; regB_o[4]   ; 4.256 ; 4.297 ; 4.927 ; 4.951 ;
; rs2[2]     ; regB_o[5]   ; 4.558 ; 4.657 ; 5.252 ; 5.272 ;
; rs2[2]     ; regB_o[6]   ; 4.447 ; 4.518 ; 5.053 ; 5.144 ;
; rs2[2]     ; regB_o[7]   ; 4.422 ; 4.506 ; 5.117 ; 5.122 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -126.36             ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -126.360            ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; label_write    ; clk        ; 3.793 ; 4.138 ; Rise       ; clk             ;
; rd[*]          ; clk        ; 3.653 ; 4.023 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; 3.279 ; 3.692 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; 3.173 ; 3.607 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; 3.653 ; 4.023 ; Rise       ; clk             ;
; reg_write      ; clk        ; 3.741 ; 4.148 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; 2.403 ; 2.795 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; 1.884 ; 2.217 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; 2.317 ; 2.679 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; 2.403 ; 2.795 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; 1.788 ; 2.137 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; 1.786 ; 2.145 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; 1.989 ; 2.312 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; 2.367 ; 2.732 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; 2.111 ; 2.450 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; label_write    ; clk        ; -1.489 ; -2.175 ; Rise       ; clk             ;
; rd[*]          ; clk        ; -1.124 ; -1.672 ; Rise       ; clk             ;
;  rd[0]         ; clk        ; -1.124 ; -1.672 ; Rise       ; clk             ;
;  rd[1]         ; clk        ; -1.152 ; -1.730 ; Rise       ; clk             ;
;  rd[2]         ; clk        ; -1.291 ; -1.953 ; Rise       ; clk             ;
; reg_write      ; clk        ; -1.320 ; -1.950 ; Rise       ; clk             ;
; write_data[*]  ; clk        ; -0.277 ; -0.812 ; Rise       ; clk             ;
;  write_data[0] ; clk        ; -0.277 ; -0.812 ; Rise       ; clk             ;
;  write_data[1] ; clk        ; -0.633 ; -1.254 ; Rise       ; clk             ;
;  write_data[2] ; clk        ; -0.535 ; -1.126 ; Rise       ; clk             ;
;  write_data[3] ; clk        ; -0.344 ; -0.921 ; Rise       ; clk             ;
;  write_data[4] ; clk        ; -0.285 ; -0.834 ; Rise       ; clk             ;
;  write_data[5] ; clk        ; -0.305 ; -0.836 ; Rise       ; clk             ;
;  write_data[6] ; clk        ; -0.582 ; -1.189 ; Rise       ; clk             ;
;  write_data[7] ; clk        ; -0.367 ; -0.955 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.854 ; 11.878 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 11.463 ; 11.344 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 10.334 ; 10.258 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 10.529 ; 10.422 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 11.243 ; 11.232 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 10.372 ; 10.312 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 10.444 ; 10.315 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 11.854 ; 11.878 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 10.680 ; 10.595 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 11.319 ; 11.136 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 11.017 ; 10.930 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 10.777 ; 10.703 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 10.207 ; 10.103 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 11.319 ; 11.136 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 10.129 ; 10.086 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 10.801 ; 10.702 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 10.964 ; 10.962 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 10.616 ; 10.519 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 4.018 ; 4.101 ; Rise       ; clk             ;
;  regA_o[0] ; clk        ; 4.369 ; 4.483 ; Rise       ; clk             ;
;  regA_o[1] ; clk        ; 4.027 ; 4.101 ; Rise       ; clk             ;
;  regA_o[2] ; clk        ; 4.277 ; 4.365 ; Rise       ; clk             ;
;  regA_o[3] ; clk        ; 4.380 ; 4.506 ; Rise       ; clk             ;
;  regA_o[4] ; clk        ; 4.343 ; 4.476 ; Rise       ; clk             ;
;  regA_o[5] ; clk        ; 4.201 ; 4.307 ; Rise       ; clk             ;
;  regA_o[6] ; clk        ; 5.476 ; 5.658 ; Rise       ; clk             ;
;  regA_o[7] ; clk        ; 4.018 ; 4.107 ; Rise       ; clk             ;
; regB_o[*]  ; clk        ; 3.994 ; 4.070 ; Rise       ; clk             ;
;  regB_o[0] ; clk        ; 4.379 ; 4.490 ; Rise       ; clk             ;
;  regB_o[1] ; clk        ; 4.056 ; 4.135 ; Rise       ; clk             ;
;  regB_o[2] ; clk        ; 4.160 ; 4.262 ; Rise       ; clk             ;
;  regB_o[3] ; clk        ; 4.408 ; 4.483 ; Rise       ; clk             ;
;  regB_o[4] ; clk        ; 3.994 ; 4.070 ; Rise       ; clk             ;
;  regB_o[5] ; clk        ; 4.277 ; 4.376 ; Rise       ; clk             ;
;  regB_o[6] ; clk        ; 4.397 ; 4.512 ; Rise       ; clk             ;
;  regB_o[7] ; clk        ; 4.045 ; 4.123 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; label_read ; regA_o[0]   ; 9.656  ; 9.592  ; 10.066 ; 10.013 ;
; label_read ; regA_o[1]   ; 8.719  ; 8.668  ; 9.127  ; 9.089  ;
; label_read ; regA_o[2]   ; 9.575  ; 9.474  ; 10.007 ; 9.937  ;
; label_read ; regA_o[3]   ; 9.456  ; 9.406  ; 9.849  ; 9.790  ;
; label_read ; regA_o[4]   ; 9.370  ; 9.310  ; 9.814  ; 9.745  ;
; label_read ; regA_o[5]   ; 9.178  ; 9.077  ; 9.587  ; 9.498  ;
; label_read ; regA_o[6]   ; 11.177 ; 11.201 ; 11.553 ; 11.580 ;
; label_read ; regA_o[7]   ; 8.757  ; 8.670  ; 9.175  ; 9.088  ;
; label_read ; regB_o[0]   ; 9.660  ; 9.578  ; 10.081 ; 9.999  ;
; label_read ; regB_o[1]   ; 9.347  ; 9.253  ; 9.768  ; 9.674  ;
; label_read ; regB_o[2]   ; 9.034  ; 8.930  ; 9.481  ; 9.368  ;
; label_read ; regB_o[3]   ; 9.630  ; 9.456  ; 10.086 ; 9.903  ;
; label_read ; regB_o[4]   ; 8.856  ; 8.813  ; 9.277  ; 9.234  ;
; label_read ; regB_o[5]   ; 9.586  ; 9.520  ; 10.052 ; 9.953  ;
; label_read ; regB_o[6]   ; 9.699  ; 9.631  ; 10.109 ; 10.107 ;
; label_read ; regB_o[7]   ; 9.312  ; 9.248  ; 9.778  ; 9.681  ;
; rs1[0]     ; regA_o[0]   ; 12.547 ; 12.428 ; 12.955 ; 12.855 ;
; rs1[0]     ; regA_o[1]   ; 11.419 ; 11.343 ; 11.829 ; 11.767 ;
; rs1[0]     ; regA_o[2]   ; 11.888 ; 11.800 ; 12.333 ; 12.226 ;
; rs1[0]     ; regA_o[3]   ; 12.178 ; 12.177 ; 12.639 ; 12.531 ;
; rs1[0]     ; regA_o[4]   ; 11.452 ; 11.392 ; 11.860 ; 11.800 ;
; rs1[0]     ; regA_o[5]   ; 11.528 ; 11.399 ; 11.938 ; 11.809 ;
; rs1[0]     ; regA_o[6]   ; 13.090 ; 13.128 ; 13.516 ; 13.554 ;
; rs1[0]     ; regA_o[7]   ; 11.762 ; 11.675 ; 12.236 ; 12.158 ;
; rs1[1]     ; regA_o[0]   ; 11.464 ; 11.364 ; 11.836 ; 11.736 ;
; rs1[1]     ; regA_o[1]   ; 10.401 ; 10.363 ; 10.779 ; 10.703 ;
; rs1[1]     ; regA_o[2]   ; 11.250 ; 11.117 ; 11.610 ; 11.468 ;
; rs1[1]     ; regA_o[3]   ; 11.141 ; 11.079 ; 11.513 ; 11.432 ;
; rs1[1]     ; regA_o[4]   ; 10.902 ; 10.842 ; 11.286 ; 11.217 ;
; rs1[1]     ; regA_o[5]   ; 10.546 ; 10.417 ; 10.903 ; 10.774 ;
; rs1[1]     ; regA_o[6]   ; 12.468 ; 12.492 ; 12.860 ; 12.884 ;
; rs1[1]     ; regA_o[7]   ; 10.747 ; 10.669 ; 11.119 ; 11.041 ;
; rs1[2]     ; regA_o[0]   ; 9.255  ; 9.179  ; 9.633  ; 9.577  ;
; rs1[2]     ; regA_o[1]   ; 8.309  ; 8.246  ; 8.685  ; 8.642  ;
; rs1[2]     ; regA_o[2]   ; 9.000  ; 8.900  ; 9.433  ; 9.363  ;
; rs1[2]     ; regA_o[3]   ; 9.339  ; 9.287  ; 9.687  ; 9.673  ;
; rs1[2]     ; regA_o[4]   ; 8.804  ; 8.744  ; 9.251  ; 9.182  ;
; rs1[2]     ; regA_o[5]   ; 8.770  ; 8.657  ; 9.146  ; 9.053  ;
; rs1[2]     ; regA_o[6]   ; 10.728 ; 10.752 ; 11.111 ; 11.135 ;
; rs1[2]     ; regA_o[7]   ; 8.187  ; 8.100  ; 8.616  ; 8.529  ;
; rs2[0]     ; regB_o[0]   ; 11.435 ; 11.322 ; 11.856 ; 11.736 ;
; rs2[0]     ; regB_o[1]   ; 11.341 ; 11.282 ; 11.763 ; 11.704 ;
; rs2[0]     ; regB_o[2]   ; 10.944 ; 10.840 ; 11.417 ; 11.313 ;
; rs2[0]     ; regB_o[3]   ; 11.740 ; 11.566 ; 12.146 ; 11.972 ;
; rs2[0]     ; regB_o[4]   ; 11.237 ; 11.170 ; 11.688 ; 11.645 ;
; rs2[0]     ; regB_o[5]   ; 11.544 ; 11.473 ; 12.019 ; 11.920 ;
; rs2[0]     ; regB_o[6]   ; 11.406 ; 11.377 ; 11.812 ; 11.774 ;
; rs2[0]     ; regB_o[7]   ; 11.444 ; 11.382 ; 11.892 ; 11.830 ;
; rs2[1]     ; regB_o[0]   ; 11.648 ; 11.561 ; 12.033 ; 11.913 ;
; rs2[1]     ; regB_o[1]   ; 11.549 ; 11.475 ; 11.935 ; 11.876 ;
; rs2[1]     ; regB_o[2]   ; 10.792 ; 10.679 ; 11.204 ; 11.091 ;
; rs2[1]     ; regB_o[3]   ; 12.015 ; 11.832 ; 12.427 ; 12.244 ;
; rs2[1]     ; regB_o[4]   ; 11.149 ; 11.090 ; 11.535 ; 11.492 ;
; rs2[1]     ; regB_o[5]   ; 11.351 ; 11.252 ; 11.763 ; 11.664 ;
; rs2[1]     ; regB_o[6]   ; 11.675 ; 11.661 ; 12.075 ; 12.073 ;
; rs2[1]     ; regB_o[7]   ; 11.357 ; 11.295 ; 11.741 ; 11.679 ;
; rs2[2]     ; regB_o[0]   ; 9.883  ; 9.801  ; 10.322 ; 10.240 ;
; rs2[2]     ; regB_o[1]   ; 9.261  ; 9.179  ; 9.658  ; 9.585  ;
; rs2[2]     ; regB_o[2]   ; 9.263  ; 9.159  ; 9.720  ; 9.607  ;
; rs2[2]     ; regB_o[3]   ; 9.628  ; 9.454  ; 10.080 ; 9.897  ;
; rs2[2]     ; regB_o[4]   ; 9.078  ; 9.035  ; 9.517  ; 9.474  ;
; rs2[2]     ; regB_o[5]   ; 9.822  ; 9.755  ; 10.298 ; 10.199 ;
; rs2[2]     ; regB_o[6]   ; 9.544  ; 9.499  ; 9.927  ; 9.920  ;
; rs2[2]     ; regB_o[7]   ; 9.547  ; 9.482  ; 10.023 ; 9.926  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; label_read ; regA_o[0]   ; 4.780 ; 4.870 ; 5.397 ; 5.487 ;
; label_read ; regA_o[1]   ; 4.376 ; 4.409 ; 4.993 ; 5.026 ;
; label_read ; regA_o[2]   ; 4.732 ; 4.796 ; 5.368 ; 5.432 ;
; label_read ; regA_o[3]   ; 4.654 ; 4.742 ; 5.265 ; 5.353 ;
; label_read ; regA_o[4]   ; 4.662 ; 4.744 ; 5.297 ; 5.379 ;
; label_read ; regA_o[5]   ; 4.565 ; 4.612 ; 5.181 ; 5.228 ;
; label_read ; regA_o[6]   ; 5.702 ; 5.884 ; 6.374 ; 6.485 ;
; label_read ; regA_o[7]   ; 4.335 ; 4.373 ; 4.983 ; 5.014 ;
; label_read ; regB_o[0]   ; 4.778 ; 4.846 ; 5.415 ; 5.502 ;
; label_read ; regB_o[1]   ; 4.590 ; 4.682 ; 5.249 ; 5.288 ;
; label_read ; regB_o[2]   ; 4.491 ; 4.539 ; 5.126 ; 5.174 ;
; label_read ; regB_o[3]   ; 4.749 ; 4.814 ; 5.380 ; 5.445 ;
; label_read ; regB_o[4]   ; 4.390 ; 4.421 ; 5.027 ; 5.077 ;
; label_read ; regB_o[5]   ; 4.725 ; 4.819 ; 5.360 ; 5.453 ;
; label_read ; regB_o[6]   ; 4.761 ; 4.843 ; 5.391 ; 5.473 ;
; label_read ; regB_o[7]   ; 4.587 ; 4.667 ; 5.223 ; 5.302 ;
; rs1[0]     ; regA_o[0]   ; 4.880 ; 4.969 ; 5.501 ; 5.621 ;
; rs1[0]     ; regA_o[1]   ; 4.545 ; 4.594 ; 5.168 ; 5.248 ;
; rs1[0]     ; regA_o[2]   ; 4.791 ; 4.854 ; 5.413 ; 5.507 ;
; rs1[0]     ; regA_o[3]   ; 5.012 ; 5.134 ; 5.670 ; 5.785 ;
; rs1[0]     ; regA_o[4]   ; 4.860 ; 4.968 ; 5.482 ; 5.621 ;
; rs1[0]     ; regA_o[5]   ; 4.711 ; 4.792 ; 5.331 ; 5.443 ;
; rs1[0]     ; regA_o[6]   ; 6.054 ; 6.226 ; 6.673 ; 6.876 ;
; rs1[0]     ; regA_o[7]   ; 4.534 ; 4.637 ; 5.197 ; 5.251 ;
; rs1[1]     ; regA_o[0]   ; 4.799 ; 4.767 ; 5.212 ; 5.467 ;
; rs1[1]     ; regA_o[1]   ; 4.420 ; 4.412 ; 4.907 ; 5.039 ;
; rs1[1]     ; regA_o[2]   ; 5.161 ; 4.628 ; 5.109 ; 5.821 ;
; rs1[1]     ; regA_o[3]   ; 4.806 ; 4.894 ; 5.383 ; 5.472 ;
; rs1[1]     ; regA_o[4]   ; 4.666 ; 4.701 ; 5.153 ; 5.334 ;
; rs1[1]     ; regA_o[5]   ; 4.725 ; 4.519 ; 5.000 ; 5.351 ;
; rs1[1]     ; regA_o[6]   ; 5.752 ; 5.867 ; 6.240 ; 6.515 ;
; rs1[1]     ; regA_o[7]   ; 4.513 ; 4.337 ; 4.828 ; 5.130 ;
; rs1[2]     ; regA_o[0]   ; 4.158 ; 4.238 ; 4.752 ; 4.825 ;
; rs1[2]     ; regA_o[1]   ; 3.799 ; 3.836 ; 4.392 ; 4.422 ;
; rs1[2]     ; regA_o[2]   ; 4.064 ; 4.118 ; 4.660 ; 4.707 ;
; rs1[2]     ; regA_o[3]   ; 4.312 ; 4.387 ; 4.890 ; 4.985 ;
; rs1[2]     ; regA_o[4]   ; 4.231 ; 4.299 ; 4.818 ; 4.924 ;
; rs1[2]     ; regA_o[5]   ; 4.100 ; 4.178 ; 4.731 ; 4.765 ;
; rs1[2]     ; regA_o[6]   ; 5.261 ; 5.395 ; 5.841 ; 5.994 ;
; rs1[2]     ; regA_o[7]   ; 3.909 ; 3.933 ; 4.497 ; 4.559 ;
; rs2[0]     ; regB_o[0]   ; 4.750 ; 4.857 ; 5.390 ; 5.490 ;
; rs2[0]     ; regB_o[1]   ; 4.426 ; 4.501 ; 5.064 ; 5.132 ;
; rs2[0]     ; regB_o[2]   ; 4.531 ; 4.629 ; 5.169 ; 5.260 ;
; rs2[0]     ; regB_o[3]   ; 4.781 ; 4.881 ; 5.423 ; 5.516 ;
; rs2[0]     ; regB_o[4]   ; 4.372 ; 4.456 ; 5.010 ; 5.087 ;
; rs2[0]     ; regB_o[5]   ; 4.645 ; 4.740 ; 5.283 ; 5.371 ;
; rs2[0]     ; regB_o[6]   ; 4.872 ; 5.013 ; 5.545 ; 5.636 ;
; rs2[0]     ; regB_o[7]   ; 4.411 ; 4.485 ; 5.049 ; 5.116 ;
; rs2[1]     ; regB_o[0]   ; 5.361 ; 4.844 ; 5.355 ; 6.084 ;
; rs2[1]     ; regB_o[1]   ; 5.271 ; 4.559 ; 5.105 ; 6.018 ;
; rs2[1]     ; regB_o[2]   ; 5.167 ; 4.657 ; 5.170 ; 5.825 ;
; rs2[1]     ; regB_o[3]   ; 4.719 ; 4.784 ; 5.333 ; 5.391 ;
; rs2[1]     ; regB_o[4]   ; 5.129 ; 4.413 ; 4.945 ; 5.815 ;
; rs2[1]     ; regB_o[5]   ; 4.974 ; 4.625 ; 5.094 ; 5.677 ;
; rs2[1]     ; regB_o[6]   ; 4.747 ; 4.829 ; 5.324 ; 5.406 ;
; rs2[1]     ; regB_o[7]   ; 5.186 ; 4.575 ; 5.142 ; 5.933 ;
; rs2[2]     ; regB_o[0]   ; 4.644 ; 4.722 ; 5.315 ; 5.376 ;
; rs2[2]     ; regB_o[1]   ; 4.427 ; 4.511 ; 5.122 ; 5.127 ;
; rs2[2]     ; regB_o[2]   ; 4.439 ; 4.471 ; 5.087 ; 5.145 ;
; rs2[2]     ; regB_o[3]   ; 4.600 ; 4.652 ; 5.210 ; 5.285 ;
; rs2[2]     ; regB_o[4]   ; 4.256 ; 4.297 ; 4.927 ; 4.951 ;
; rs2[2]     ; regB_o[5]   ; 4.558 ; 4.657 ; 5.252 ; 5.272 ;
; rs2[2]     ; regB_o[6]   ; 4.447 ; 4.518 ; 5.053 ; 5.144 ;
; rs2[2]     ; regB_o[7]   ; 4.422 ; 4.506 ; 5.117 ; 5.122 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; regA_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rs1[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_read              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_write               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_write             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 592   ; 592  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Feb 04 22:39:55 2015
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.084 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 674 megabytes
    Info: Processing ended: Wed Feb 04 22:39:59 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


