Fitter report for WiFi_Network_Time
Tue May 24 21:21:10 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue May 24 21:21:10 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; WiFi_Network_Time                           ;
; Top-level Entity Name           ; WiFi_Network_Time                           ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,638 / 41,910 ( 23 % )                     ;
; Total registers                 ; 16829                                       ;
; Total pins                      ; 108 / 314 ( 34 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 4,317,376 / 5,662,720 ( 76 % )              ;
; Total RAM Blocks                ; 540 / 553 ( 98 % )                          ;
; Total DSP Blocks                ; 5 / 112 ( 4 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Dont Care                             ; Care                                  ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.8%      ;
;     Processor 3            ;  11.9%      ;
;     Processor 4            ;  11.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                  ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; MIPI_PIXEL_CLK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[0]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[1]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[2]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[3]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[4]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[5]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[6]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|q_b[7]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_rvc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_rvc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|rst2~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|state~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|ien_AE~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_height_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_height_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_key_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_key_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_width_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_width_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_x_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_x_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:wifi_uart0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:wifi_uart0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_key_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_key_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_width_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_width_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_width_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_width_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_y_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_y_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wifi_uart0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wifi_uart0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wifi_uart0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wifi_uart0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|has_pending_responses                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_want_fill                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_want_fill~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wb_active                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wb_active~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_starting~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_exc_allowed                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_exc_allowed~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_exc_any                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_exc_any~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_inst_result[8]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_inst_result[8]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[13]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[13]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[15]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[16]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_baddr[16]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_byte_en[0]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_byte_en[0]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_st_data[3]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_st_data[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_st_data[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_st_data[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_valid_from_M                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_valid_from_M~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_ctrl_b_is_dst~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw_valid~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[10]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[16]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[17]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_compare_op[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_compare_op[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_compare_op[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_extra_pc[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_extra_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[8]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[8]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_pc[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[10]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_dst_regnum[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_dst_regnum[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_regnum_a_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_rot_fill_bit                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_rot_fill_bit~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_rot_sel_fill1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_rot_sel_fill1~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_st_data[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_st_data[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_st_data[14]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_st_data[14]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[35]~DUPLICATE                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~DUPLICATE                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]~DUPLICATE                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready~DUPLICATE                                                                                                             ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]~DUPLICATE                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|address[4]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|address[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|writedata[1]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|writedata[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|W_debug_mode~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|clr_break_line~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|d_address_line_field[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|d_address_line_field[4]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|d_address_offset_field[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|d_address_offset_field[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_tag[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|d_read                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|d_read~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|d_write                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|i_read                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|counter_is_running                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[7]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[9]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[10]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[11]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[14]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[17]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[23]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[24]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[25]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[26]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[27]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[28]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[29]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[31]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|period_h_register[13]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_timer:timer|period_h_register[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|control_reg[4]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|control_reg[4]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|control_reg[6]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|control_reg[6]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|baud_rate_counter[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|baud_rate_counter[5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|do_start_rx                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|do_start_rx~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|framing_error                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|framing_error~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|rx_char_ready                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|rx_char_ready~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[2]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[2]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[4]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[4]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[6]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[6]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[8]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[8]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[9]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[9]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|tx_overrun                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|tx_overrun~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|tx_ready                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|tx_ready~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[4]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[7]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[13]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[14]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[29]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[29]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[13]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[13]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[15]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[15]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[5]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[11]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[13]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[13]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[0]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[0]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[4]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[6]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[8]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[8]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[13]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[13]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[2]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[4]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[4]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[7]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[11]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[11]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[13]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[13]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[15]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[15]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[5]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[7]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[11]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[11]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[13]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[13]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[15]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[15]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[7]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[9]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[9]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[5]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[13]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[13]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[23]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[23]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[28]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[28]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CNT[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[7]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[14]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[15]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[16]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[16]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[22]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[22]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[28]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[28]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[2]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[2]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[3]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|END_OK                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|END_OK~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[0]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|W_POINTER_GO                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|W_POINTER_GO~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|sclk_Count[2]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|sclk_Count[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|ST[4]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|ST[4]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[5]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[5]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[6]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[6]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[3]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[13]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[15]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[15]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[18]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[18]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[1]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[4]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[4]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[1]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[1]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[3]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[2]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[19]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[19]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[21]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[21]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[2]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[2]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[4]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[4]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[22]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[22]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[28]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[28]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[1]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[5]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[12]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[12]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[14]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[14]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[14]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[14]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[25]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[25]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[0]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|out_address_reg_b[1]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|out_address_reg_b[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|ADDR[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|ADDR[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|ADDR[12]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|ADDR[10]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|ADDR[10]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|ADDR[14]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD0[5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin|rD1[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|mX_Cont[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|mX_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[2]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[4]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[4]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[5]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[5]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[6]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[8]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[8]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[12]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[12]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[14]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[17]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[17]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[21]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[21]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[25]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[25]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[8]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[8]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[5]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[8]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_y[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_y[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_y[8]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_y[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_x[4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_x[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_x[5]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_x[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[3]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[9]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[9]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[10]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[10]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[11]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y[11]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|center_x[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|center_x[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|center_x[10]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|center_x[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[3]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[8]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[8]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[9]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[9]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[11]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_x[11]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[3]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[4]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[7]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[10]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[10]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                   ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 28233 ) ; 0.00 % ( 0 / 28233 )       ; 0.00 % ( 0 / 28233 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 28233 ) ; 0.00 % ( 0 / 28233 )       ; 0.00 % ( 0 / 28233 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27724 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 312 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 31 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/CE392/DE10_Nano_Merge/output_files/WiFi_Network_Time.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,638 / 41,910        ; 23 %  ;
; ALMs needed [=A-B+C]                                        ; 9,638                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,245 / 41,910       ; 29 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,898                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,781                 ;       ;
;         [c] ALMs used for registers                         ; 4,566                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,662 / 41,910        ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 55 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 12                    ;       ;
;         [c] Due to LAB input limits                         ; 43                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,730 / 4,191         ; 41 %  ;
;     -- Logic LABs                                           ; 1,730                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,617                ;       ;
;     -- 7 input functions                                    ; 147                   ;       ;
;     -- 6 input functions                                    ; 6,213                 ;       ;
;     -- 5 input functions                                    ; 998                   ;       ;
;     -- 4 input functions                                    ; 791                   ;       ;
;     -- <=3 input functions                                  ; 2,468                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,063                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 16,829                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 14,926 / 83,820       ; 18 %  ;
;         -- Secondary logic registers                        ; 1,903 / 83,820        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 16,491                ;       ;
;         -- Routing optimization registers                   ; 338                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 108 / 314             ; 34 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 540 / 553             ; 98 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,317,376 / 5,662,720 ; 76 %  ;
; Total block memory implementation bits                      ; 5,529,600 / 5,662,720 ; 98 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 5 / 112               ; 4 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 14.3% / 14.5% / 14.0% ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.7% / 36.9% / 39.1% ;       ;
; Maximum fan-out                                             ; 13159                 ;       ;
; Highest non-global fan-out                                  ; 1377                  ;       ;
; Total fan-out                                               ; 126161                ;       ;
; Average fan-out                                             ; 3.79                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                          ;
+-------------------------------------------------------------+------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                    ; pzdyqx:nabboc        ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9445 / 41910 ( 23 % )  ; 64 / 41910 ( < 1 % ) ; 130 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9445                   ; 64                   ; 130                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12027 / 41910 ( 29 % ) ; 75 / 41910 ( < 1 % ) ; 144 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2850                   ; 13                   ; 36                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4673                   ; 38                   ; 70                    ; 0                              ;
;         [c] ALMs used for registers                         ; 4504                   ; 24                   ; 38                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                    ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2637 / 41910 ( 6 % )   ; 11 / 41910 ( < 1 % ) ; 14 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 55 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )     ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                    ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 12                     ; 0                    ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 43                     ; 0                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                    ; 0                     ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                  ; Low                   ; Low                            ;
;                                                             ;                        ;                      ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1703 / 4191 ( 41 % )   ; 11 / 4191 ( < 1 % )  ; 21 / 4191 ( < 1 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1703                   ; 11                   ; 21                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                    ; 0                     ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 10358                  ; 94                   ; 165                   ; 0                              ;
;     -- 7 input functions                                    ; 143                    ; 3                    ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 6150                   ; 13                   ; 50                    ; 0                              ;
;     -- 5 input functions                                    ; 953                    ; 15                   ; 30                    ; 0                              ;
;     -- 4 input functions                                    ; 750                    ; 18                   ; 23                    ; 0                              ;
;     -- <=3 input functions                                  ; 2362                   ; 45                   ; 61                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 4968                   ; 37                   ; 58                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                    ; 0                     ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- By type:                                             ;                        ;                      ;                       ;                                ;
;         -- Primary logic registers                          ; 14707 / 83820 ( 18 % ) ; 72 / 83820 ( < 1 % ) ; 147 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1896 / 83820 ( 2 % )   ; 5 / 83820 ( < 1 % )  ; 2 / 83820 ( < 1 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                      ;                       ;                                ;
;         -- Design implementation registers                  ; 16272                  ; 72                   ; 147                   ; 0                              ;
;         -- Routing optimization registers                   ; 331                    ; 5                    ; 2                     ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
;                                                             ;                        ;                      ;                       ;                                ;
; Virtual pins                                                ; 0                      ; 0                    ; 0                     ; 0                              ;
; I/O pins                                                    ; 104                    ; 0                    ; 0                     ; 4                              ;
; I/O registers                                               ; 0                      ; 0                    ; 0                     ; 0                              ;
; Total block memory bits                                     ; 4317376                ; 0                    ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 5529600                ; 0                    ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 540 / 553 ( 97 % )     ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 5 / 112 ( 4 % )        ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )       ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                        ;                      ;                       ;                                ;
; Connections                                                 ;                        ;                      ;                       ;                                ;
;     -- Input Connections                                    ; 16744                  ; 63                   ; 258                   ; 1                              ;
;     -- Registered Input Connections                         ; 16193                  ; 28                   ; 158                   ; 0                              ;
;     -- Output Connections                                   ; 76                     ; 7                    ; 429                   ; 16554                          ;
;     -- Registered Output Connections                        ; 20                     ; 5                    ; 429                   ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Internal Connections                                        ;                        ;                      ;                       ;                                ;
;     -- Total Connections                                    ; 132734                 ; 583                  ; 1815                  ; 16647                          ;
;     -- Registered Connections                               ; 76943                  ; 352                  ; 1325                  ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; External Connections                                        ;                        ;                      ;                       ;                                ;
;     -- Top                                                  ; 52                     ; 1                    ; 443                   ; 16324                          ;
;     -- pzdyqx:nabboc                                        ; 1                      ; 0                    ; 39                    ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 443                    ; 39                   ; 4                     ; 201                            ;
;     -- hard_block:auto_generated_inst                       ; 16324                  ; 30                   ; 201                   ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Partition Interface                                         ;                        ;                      ;                       ;                                ;
;     -- Input Ports                                          ; 124                    ; 11                   ; 198                   ; 6                              ;
;     -- Output Ports                                         ; 83                     ; 4                    ; 215                   ; 15                             ;
;     -- Bidir Ports                                          ; 26                     ; 0                    ; 0                     ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Registered Ports                                            ;                        ;                      ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 2                    ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 3                    ; 138                   ; 0                              ;
;                                                             ;                        ;                      ;                       ;                                ;
; Port Connectivity                                           ;                        ;                      ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                    ; 24                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                    ; 47                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                    ; 149                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 2                    ; 154                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                    ; 145                   ; 0                              ;
+-------------------------------------------------------------+------------------------+----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; BT_UART_RX      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50    ; V11   ; 3B       ; 32           ; 0            ; 0            ; 2919                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50    ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50    ; E11   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT     ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 50                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LSENSOR_INT     ; Y15   ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_CLK  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 421                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[0] ; D11   ; 8A       ; 32           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[1] ; D8    ; 8A       ; 38           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[2] ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[3] ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[4] ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[5] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[6] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[7] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[8] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[9] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_HS   ; Y19   ; 5A       ; 89           ; 4            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_VS   ; AC23  ; 4A       ; 84           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MPU_INT         ; AA15  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RH_TEMP_DRDY_n  ; AG28  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; W24   ; 5B       ; 89           ; 25           ; 20           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; W20   ; 5B       ; 89           ; 23           ; 20           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART2USB_CTS    ; AE22  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART2USB_RX     ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; WIFI_UART0_CTS  ; AH23  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; WIFI_UART0_RX   ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; WIFI_UART1_RX   ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; BT_UART_TX     ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_PWDN_n  ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK    ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE     ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]   ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10]  ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11]  ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12]  ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13]  ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14]  ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15]  ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16]  ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17]  ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18]  ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19]  ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]   ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20]  ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21]  ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22]  ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23]  ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]   ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]   ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]   ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]   ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]   ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]   ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]   ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]   ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS     ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS     ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]         ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]         ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]         ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]         ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]         ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]         ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]         ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]         ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_CS_n      ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_MCLK      ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_REFCLK    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_RESET_n   ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MPU_CS_n       ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MPU_FSYNC      ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART2USB_RTS   ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART2USB_TX    ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WIFI_EN        ; AG25  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WIFI_RST_n     ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WIFI_UART0_RTS ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WIFI_UART0_TX  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BT_KEY          ; AG26  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; CAMERA_I2C_SCL  ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; CAMERA_I2C_SDA  ; W14   ; 4A       ; 60           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~2 (inverted)                                     ;
; HDMI_I2C_SCL    ; U10   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; HDMI_I2C_SDA    ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
; HDMI_I2S        ; T13   ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; HDMI_LRCLK      ; T11   ; 3B       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; HDMI_MCLK       ; U11   ; 3B       ; 28           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; HDMI_SCLK       ; T12   ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; LSENSOR_SCL     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; LSENSOR_SDA     ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; MIPI_I2C_SCL    ; AB25  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; MIPI_I2C_SDA    ; AB26  ; 5B       ; 89           ; 23           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1 (inverted)                                      ;
; MPU_AD0_SDO     ; AH19  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; MPU_SCL_SCLK    ; AH26  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; MPU_SDA_SDI     ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; RH_TEMP_I2C_SCL ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; RH_TEMP_I2C_SDA ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[0]        ; AF20  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[1]        ; AF18  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[2]        ; AG18  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[3]        ; AH18  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[4]        ; AE17  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[5]        ; AE19  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[6]        ; AE20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; TMD_D[7]        ; AG15  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 30 / 32 ( 94 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 43 / 68 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 15 / 16 ( 94 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 6 / 7 ( 86 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 6 ( 83 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; MPU_INT                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; CAMERA_I2C_SCL                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; MIPI_RESET_n                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; WIFI_UART0_RTS                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; MIPI_CS_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; MIPI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; MIPI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; MIPI_PIXEL_VS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; WIFI_RST_n                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; MIPI_PIXEL_D[7]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RH_TEMP_I2C_SCL                 ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; TMD_D[4]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; TMD_D[5]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; TMD_D[6]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; UART2USB_CTS                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; MIPI_PIXEL_D[9]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; MPU_FSYNC                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; MIPI_PIXEL_D[5]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; MIPI_PIXEL_D[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; TMD_D[1]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; TMD_D[0]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; UART2USB_RTS                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; WIFI_UART0_TX                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; MPU_SDA_SDI                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; LSENSOR_SCL                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; RH_TEMP_I2C_SDA                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; MIPI_PIXEL_D[8]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; TMD_D[7]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; TMD_D[2]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; MPU_CS_n                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; BT_UART_TX                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; WIFI_UART0_RX                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; UART2USB_TX                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; WIFI_EN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; BT_KEY                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RH_TEMP_DRDY_n                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; MIPI_PIXEL_D[6]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; MIPI_PIXEL_D[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; MIPI_PIXEL_D[4]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; TMD_D[3]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; MPU_AD0_SDO                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; BT_UART_RX                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; UART2USB_RX                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; WIFI_UART0_CTS                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; WIFI_UART1_RX                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; MPU_SCL_SCLK                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; LSENSOR_SDA                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; MIPI_REFCLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; MIPI_PIXEL_D[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; MIPI_PIXEL_D[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; MIPI_PIXEL_CLK                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; CAMERA_PWDN_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; CAMERA_I2C_SDA                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LSENSOR_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; MIPI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; MIPI_PIXEL_HS                   ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; LED[0]          ; Missing drive strength and slew rate ;
; LED[1]          ; Missing drive strength and slew rate ;
; LED[2]          ; Missing drive strength and slew rate ;
; LED[3]          ; Missing drive strength and slew rate ;
; LED[7]          ; Missing drive strength and slew rate ;
; UART2USB_TX     ; Missing drive strength and slew rate ;
; WIFI_RST_n      ; Missing drive strength and slew rate ;
; MIPI_RESET_n    ; Missing drive strength and slew rate ;
; HDMI_TX_CLK     ; Missing drive strength and slew rate ;
; HDMI_TX_DE      ; Missing drive strength and slew rate ;
; HDMI_TX_HS      ; Missing drive strength and slew rate ;
; HDMI_TX_VS      ; Missing drive strength and slew rate ;
; MIPI_REFCLK     ; Missing drive strength and slew rate ;
; LED[6]          ; Missing drive strength and slew rate ;
; WIFI_UART0_RTS  ; Missing drive strength and slew rate ;
; WIFI_UART0_TX   ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[10]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[11]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[12]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[13]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[14]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[15]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[16]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[17]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[18]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[19]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[20]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[21]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[22]   ; Missing drive strength and slew rate ;
; HDMI_TX_D[23]   ; Missing drive strength and slew rate ;
; LED[4]          ; Missing drive strength and slew rate ;
; LED[5]          ; Missing drive strength and slew rate ;
; BT_UART_TX      ; Missing drive strength and slew rate ;
; MPU_CS_n        ; Missing drive strength and slew rate ;
; MPU_FSYNC       ; Missing drive strength and slew rate ;
; UART2USB_RTS    ; Missing drive strength and slew rate ;
; WIFI_EN         ; Missing drive strength and slew rate ;
; CAMERA_PWDN_n   ; Missing drive strength and slew rate ;
; MIPI_CS_n       ; Missing drive strength and slew rate ;
; MIPI_MCLK       ; Missing drive strength and slew rate ;
; HDMI_I2S        ; Missing drive strength and slew rate ;
; HDMI_LRCLK      ; Missing drive strength and slew rate ;
; HDMI_SCLK       ; Missing drive strength and slew rate ;
; MIPI_I2C_SCL    ; Missing drive strength and slew rate ;
; MIPI_I2C_SDA    ; Missing drive strength and slew rate ;
; CAMERA_I2C_SDA  ; Missing drive strength and slew rate ;
; CAMERA_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL    ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA    ; Missing drive strength and slew rate ;
; HDMI_MCLK       ; Missing drive strength and slew rate ;
; BT_KEY          ; Missing drive strength and slew rate ;
; LSENSOR_SCL     ; Missing drive strength and slew rate ;
; LSENSOR_SDA     ; Missing drive strength and slew rate ;
; MPU_AD0_SDO     ; Missing drive strength and slew rate ;
; MPU_SCL_SCLK    ; Missing drive strength and slew rate ;
; MPU_SDA_SDI     ; Missing drive strength and slew rate ;
; RH_TEMP_I2C_SCL ; Missing drive strength and slew rate ;
; RH_TEMP_I2C_SDA ; Missing drive strength and slew rate ;
; TMD_D[0]        ; Missing drive strength and slew rate ;
; TMD_D[1]        ; Missing drive strength and slew rate ;
; TMD_D[2]        ; Missing drive strength and slew rate ;
; TMD_D[3]        ; Missing drive strength and slew rate ;
; TMD_D[4]        ; Missing drive strength and slew rate ;
; TMD_D[5]        ; Missing drive strength and slew rate ;
; TMD_D[6]        ; Missing drive strength and slew rate ;
; TMD_D[7]        ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                             ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                    ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                    ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                                            ; 12                         ;
;     -- N Counter                                                                                                                                                            ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                   ;                            ;
;         -- painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                       ; 20.0 MHz                   ;
;             -- Output Clock Location                                                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                    ; 15                         ;
;             -- C Counter PH Mux PRST                                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                                               ; 1                          ;
;         -- painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                       ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                    ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                                               ; 1                          ;
;                                                                                                                                                                             ;                            ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                              ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                    ; 312.5 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                    ; 48.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                    ; 128.000000 MHz             ;
;     -- PLL Enable                                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                                            ; 25                         ;
;     -- N Counter                                                                                                                                                            ; 4                          ;
;     -- PLL Refclk Select                                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                   ;                            ;
;         -- painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                       ; 1.531862 MHz               ;
;             -- Output Clock Location                                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y4_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                    ; 204                        ;
;             -- C Counter PH Mux PRST                                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                                               ; 1                          ;
;                                                                                                                                                                             ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                            ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |WiFi_Network_Time                                                                                                                      ; 9638.5 (1.2)         ; 12244.7 (1.3)                    ; 2661.2 (0.2)                                      ; 55.0 (0.0)                       ; 0.0 (0.0)            ; 10617 (3)           ; 16829 (0)                 ; 0 (0)         ; 4317376           ; 540   ; 5          ; 108  ; 0            ; |WiFi_Network_Time                                                                                                                                                                                                                                                                                                                                                                                                             ; WiFi_Network_Time                                ; work         ;
;    |RFS_WiFi:u0|                                                                                                                        ; 1610.7 (0.0)         ; 1875.0 (0.0)                     ; 287.3 (0.0)                                       ; 23.0 (0.0)                       ; 0.0 (0.0)            ; 2391 (0)            ; 2465 (0)                  ; 0 (0)         ; 1183936           ; 159   ; 3          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0                                                                                                                                                                                                                                                                                                                                                                                                 ; RFS_WiFi                                         ; RFS_WiFi     ;
;       |RFS_WiFi_jtag_uart:jtag_uart|                                                                                                    ; 62.5 (14.5)          ; 73.5 (15.8)                      ; 11.0 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (32)            ; 116 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                    ; RFS_WiFi_jtag_uart                               ; RFS_WiFi     ;
;          |RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|                                                                  ; 12.5 (0.0)           ; 12.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                        ; RFS_WiFi_jtag_uart_scfifo_r                      ; RFS_WiFi     ;
;             |scfifo:rfifo|                                                                                                              ; 12.5 (0.0)           ; 12.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_5k21:auto_generated|                                                                                             ; 12.5 (0.0)           ; 12.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated                                                                                                                                                                                                                                                                ; scfifo_5k21                                      ; work         ;
;                   |a_dpfifo_7p01:dpfifo|                                                                                                ; 12.5 (0.0)           ; 12.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_7p01                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.5 (3.5)            ; 6.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                              ; cntr_vg7                                         ; work         ;
;                      |altsyncram_9bo1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram                                                                                                                                                                                                                   ; altsyncram_9bo1                                  ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                     ; cntr_jgb                                         ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                           ; cntr_jgb                                         ; work         ;
;          |RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|                                                                  ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                        ; RFS_WiFi_jtag_uart_scfifo_w                      ; RFS_WiFi     ;
;             |scfifo:wfifo|                                                                                                              ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_5k21:auto_generated|                                                                                             ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated                                                                                                                                                                                                                                                                ; scfifo_5k21                                      ; work         ;
;                   |a_dpfifo_7p01:dpfifo|                                                                                                ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_7p01                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.3 (3.3)            ; 7.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 11 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                              ; cntr_vg7                                         ; work         ;
;                      |altsyncram_9bo1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram                                                                                                                                                                                                                   ; altsyncram_9bo1                                  ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                     ; cntr_jgb                                         ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                           ; cntr_jgb                                         ; work         ;
;          |alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|                                                                       ; 23.3 (23.3)          ; 32.1 (32.1)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                ; work         ;
;       |RFS_WiFi_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 296.4 (0.0)          ; 320.0 (0.0)                      ; 25.0 (0.0)                                        ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 527 (0)             ; 306 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; RFS_WiFi_mm_interconnect_0                       ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 14.8 (14.8)          ; 17.3 (17.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; RFS_WiFi_mm_interconnect_0_cmd_demux             ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                             ; RFS_WiFi_mm_interconnect_0_cmd_demux_001         ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_003|                                                                           ; 18.4 (16.1)          ; 18.4 (16.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_003                                                                                                                                                                                                                                                                                                 ; RFS_WiFi_mm_interconnect_0_cmd_mux_003           ; RFS_WiFi     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_013|                                                                           ; 24.7 (22.3)          ; 28.0 (25.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (55)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_013                                                                                                                                                                                                                                                                                                 ; RFS_WiFi_mm_interconnect_0_cmd_mux_003           ; RFS_WiFi     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_router:router|                                                                                     ; 17.7 (17.7)          ; 19.8 (19.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; RFS_WiFi_mm_interconnect_0_router                ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_router_001:router_001|                                                                             ; 1.1 (1.1)            ; 2.0 (2.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                   ; RFS_WiFi_mm_interconnect_0_router_001            ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_rsp_demux_003:rsp_demux_003|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_rsp_demux_003:rsp_demux_003                                                                                                                                                                                                                                                                                             ; RFS_WiFi_mm_interconnect_0_rsp_demux_003         ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_rsp_demux_003:rsp_demux_013|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_rsp_demux_003:rsp_demux_013                                                                                                                                                                                                                                                                                             ; RFS_WiFi_mm_interconnect_0_rsp_demux_003         ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 59.3 (59.3)          ; 64.2 (64.2)                      ; 5.5 (5.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 123 (123)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; RFS_WiFi_mm_interconnect_0_rsp_mux               ; RFS_WiFi     ;
;          |RFS_WiFi_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 29.8 (29.8)          ; 30.1 (30.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                 ; RFS_WiFi_mm_interconnect_0_rsp_mux_001           ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 3.0 (3.0)            ; 3.1 (3.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|                                                                       ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_height_s1_agent_rsp_fifo|                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_height_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_key_s1_agent_rsp_fifo|                                                                              ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|                                                                              ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_width_s1_agent_rsp_fifo|                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_width_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_wifi_reset_s1_agent_rsp_fifo|                                                                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_wifi_reset_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_x_s1_agent_rsp_fifo|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_x_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:pio_y_s1_agent_rsp_fifo|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo|                                                                  ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_if_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                                ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_avalon_sc_fifo:wifi_uart0_s1_agent_rsp_fifo|                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:wifi_uart0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; RFS_WiFi     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 0.7 (0.7)            ; 2.0 (2.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:pio_height_s1_agent|                                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_height_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:pio_width_s1_agent|                                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_width_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:pio_x_s1_agent|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_x_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:pio_y_s1_agent|                                                                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_y_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:seg7_if_0_avalon_slave_agent|                                                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seg7_if_0_avalon_slave_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_agent:wifi_uart0_s1_agent|                                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:wifi_uart0_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_height_s1_translator|                                                                      ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_height_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_key_s1_translator|                                                                         ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_key_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_led_s1_translator|                                                                         ; 4.6 (4.6)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_width_s1_translator|                                                                       ; 5.9 (5.9)            ; 6.7 (6.7)                        ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_width_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_wifi_reset_s1_translator|                                                                  ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_wifi_reset_s1_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_x_s1_translator|                                                                           ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_x_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:pio_y_s1_translator|                                                                           ; 5.5 (5.5)            ; 6.1 (6.1)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_y_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:seg7_if_0_avalon_slave_translator|                                                             ; 2.4 (2.4)            ; 2.8 (2.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_if_0_avalon_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                           ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 6.6 (6.6)            ; 8.9 (8.9)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_slave_translator:wifi_uart0_s1_translator|                                                                      ; 6.7 (6.7)            ; 8.1 (8.1)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wifi_uart0_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; RFS_WiFi     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                               ; 10.2 (10.2)          ; 10.4 (10.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                     ; altera_merlin_traffic_limiter                    ; RFS_WiFi     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                        ; 4.1 (4.1)            ; 4.9 (4.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                    ; RFS_WiFi     ;
;       |RFS_WiFi_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 1038.5 (10.8)        ; 1215.2 (11.8)                    ; 190.6 (0.9)                                       ; 13.9 (0.0)                       ; 0.0 (0.0)            ; 1444 (1)            ; 1644 (42)                 ; 0 (0)         ; 62912             ; 13    ; 3          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; RFS_WiFi_nios2_gen2_0                            ; RFS_WiFi     ;
;          |RFS_WiFi_nios2_gen2_0_cpu:cpu|                                                                                                ; 1027.7 (880.8)       ; 1203.4 (1031.9)                  ; 189.7 (163.6)                                     ; 13.9 (12.5)                      ; 0.0 (0.0)            ; 1443 (1272)         ; 1602 (1321)               ; 0 (0)         ; 62912             ; 13    ; 3          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; RFS_WiFi_nios2_gen2_0_cpu                        ; RFS_WiFi     ;
;             |RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                             ; RFS_WiFi_nios2_gen2_0_cpu_bht_module             ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                       ; work         ;
;                   |altsyncram_rvc1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_rvc1:auto_generated                                                                                                                                                                                                    ; altsyncram_rvc1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_dc_data_module:RFS_WiFi_nios2_gen2_0_cpu_dc_data|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_data_module:RFS_WiFi_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                     ; RFS_WiFi_nios2_gen2_0_cpu_dc_data_module         ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_data_module:RFS_WiFi_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_66f1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_data_module:RFS_WiFi_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_66f1:auto_generated                                                                                                                                                                                            ; altsyncram_66f1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module:RFS_WiFi_nios2_gen2_0_cpu_dc_tag|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module:RFS_WiFi_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                       ; RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module          ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module:RFS_WiFi_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_7bc1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module:RFS_WiFi_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_7bc1:auto_generated                                                                                                                                                                                              ; altsyncram_7bc1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module:RFS_WiFi_nios2_gen2_0_cpu_dc_victim|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module:RFS_WiFi_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                 ; RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module       ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module:RFS_WiFi_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                       ; work         ;
;                   |altsyncram_dsc1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module:RFS_WiFi_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_dsc1:auto_generated                                                                                                                                                                                        ; altsyncram_dsc1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_ic_data_module:RFS_WiFi_nios2_gen2_0_cpu_ic_data|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_data_module:RFS_WiFi_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                     ; RFS_WiFi_nios2_gen2_0_cpu_ic_data_module         ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_data_module:RFS_WiFi_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_ubd1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_data_module:RFS_WiFi_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_ubd1:auto_generated                                                                                                                                                                                            ; altsyncram_ubd1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module:RFS_WiFi_nios2_gen2_0_cpu_ic_tag|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module:RFS_WiFi_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                       ; RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module          ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module:RFS_WiFi_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_v2d1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module:RFS_WiFi_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_v2d1:auto_generated                                                                                                                                                                                              ; altsyncram_v2d1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                    ; RFS_WiFi_nios2_gen2_0_cpu_mult_cell              ; RFS_WiFi     ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                             ; altera_mult_add_37p2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                             ; altera_mult_add_37p2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                 ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                             ; altera_mult_add_37p2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                          ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|                                               ; 146.9 (32.0)         ; 171.5 (32.0)                     ; 26.1 (0.0)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 171 (8)             ; 281 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; RFS_WiFi_nios2_gen2_0_cpu_nios2_oci              ; RFS_WiFi     ;
;                |RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 44.9 (0.0)           ; 61.8 (0.0)                       ; 17.8 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper    ; RFS_WiFi     ;
;                   |RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 10.8 (10.3)          ; 23.4 (22.3)                      ; 12.6 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk     ; RFS_WiFi     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.0 (0.0)            ; 0.6 (0.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|                             ; 32.7 (32.0)          ; 36.8 (35.3)                      ; 5.2 (4.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck                                                            ; RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck        ; RFS_WiFi     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:RFS_WiFi_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:RFS_WiFi_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 5.5 (5.5)            ; 6.1 (6.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg       ; RFS_WiFi     ;
;                |RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break|                                ; 8.7 (8.7)            ; 14.2 (14.2)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break        ; RFS_WiFi     ;
;                |RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 5.0 (4.8)            ; 5.5 (5.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug        ; RFS_WiFi     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 50.4 (50.4)          ; 52.0 (52.0)                      ; 2.1 (2.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 79 (79)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem           ; RFS_WiFi     ;
;                   |RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module:RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module:RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module   ; RFS_WiFi     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module:RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_s471:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module:RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_s471:auto_generated                  ; altsyncram_s471                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_a|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_1bc1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_1bc1:auto_generated                                                                                                                                                                            ; altsyncram_1bc1                                  ; work         ;
;             |RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_b|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module ; RFS_WiFi     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_1bc1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_1bc1:auto_generated                                                                                                                                                                            ; altsyncram_1bc1                                  ; work         ;
;       |RFS_WiFi_onchip_memory2:onchip_memory2|                                                                                          ; 28.5 (0.7)           ; 38.0 (0.7)                       ; 17.0 (0.0)                                        ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 40 (2)              ; 3 (0)                     ; 0 (0)         ; 1120000           ; 144   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                                                          ; RFS_WiFi_onchip_memory2                          ; RFS_WiFi     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 27.8 (0.0)           ; 37.3 (0.0)                       ; 17.0 (0.0)                                        ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (0)                     ; 0 (0)         ; 1120000           ; 144   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                ; altsyncram                                       ; work         ;
;             |altsyncram_06d1:auto_generated|                                                                                            ; 27.8 (0.8)           ; 37.3 (1.5)                       ; 17.0 (0.7)                                        ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (3)                     ; 0 (0)         ; 1120000           ; 144   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated                                                                                                                                                                                                                                                                                                 ; altsyncram_06d1                                  ; work         ;
;                |decode_ala:decode3|                                                                                                     ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3                                                                                                                                                                                                                                                                              ; decode_ala                                       ; work         ;
;                |mux_7hb:mux2|                                                                                                           ; 24.0 (24.0)          ; 31.8 (31.8)                      ; 15.3 (15.3)                                       ; 7.5 (7.5)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|mux_7hb:mux2                                                                                                                                                                                                                                                                                    ; mux_7hb                                          ; work         ;
;       |RFS_WiFi_pio_height:pio_height|                                                                                                  ; 2.6 (2.6)            ; 4.8 (4.8)                        ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_height:pio_height                                                                                                                                                                                                                                                                                                                                                                  ; RFS_WiFi_pio_height                              ; RFS_WiFi     ;
;       |RFS_WiFi_pio_height:pio_width|                                                                                                   ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.2 (2.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_height:pio_width                                                                                                                                                                                                                                                                                                                                                                   ; RFS_WiFi_pio_height                              ; RFS_WiFi     ;
;       |RFS_WiFi_pio_height:pio_x|                                                                                                       ; 3.6 (3.6)            ; 4.1 (4.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_height:pio_x                                                                                                                                                                                                                                                                                                                                                                       ; RFS_WiFi_pio_height                              ; RFS_WiFi     ;
;       |RFS_WiFi_pio_height:pio_y|                                                                                                       ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_height:pio_y                                                                                                                                                                                                                                                                                                                                                                       ; RFS_WiFi_pio_height                              ; RFS_WiFi     ;
;       |RFS_WiFi_pio_key:pio_key|                                                                                                        ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_key:pio_key                                                                                                                                                                                                                                                                                                                                                                        ; RFS_WiFi_pio_key                                 ; RFS_WiFi     ;
;       |RFS_WiFi_pio_led:pio_led|                                                                                                        ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_led:pio_led                                                                                                                                                                                                                                                                                                                                                                        ; RFS_WiFi_pio_led                                 ; RFS_WiFi     ;
;       |RFS_WiFi_pio_wifi_reset:pio_wifi_reset|                                                                                          ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_pio_wifi_reset:pio_wifi_reset                                                                                                                                                                                                                                                                                                                                                          ; RFS_WiFi_pio_wifi_reset                          ; RFS_WiFi     ;
;       |RFS_WiFi_timer:timer|                                                                                                            ; 64.3 (64.3)          ; 80.3 (80.3)                      ; 15.9 (15.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_timer:timer                                                                                                                                                                                                                                                                                                                                                                            ; RFS_WiFi_timer                                   ; RFS_WiFi     ;
;       |RFS_WiFi_wifi_uart0:wifi_uart0|                                                                                                  ; 63.0 (0.0)           ; 70.5 (0.0)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (0)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0                                                                                                                                                                                                                                                                                                                                                                  ; RFS_WiFi_wifi_uart0                              ; RFS_WiFi     ;
;          |RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|                                                                        ; 21.3 (21.3)          ; 26.0 (26.0)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs                                                                                                                                                                                                                                                                                                            ; RFS_WiFi_wifi_uart0_regs                         ; RFS_WiFi     ;
;          |RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|                                                                            ; 25.1 (24.8)          ; 27.5 (27.0)                      ; 2.4 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 46 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx                                                                                                                                                                                                                                                                                                                ; RFS_WiFi_wifi_uart0_rx                           ; RFS_WiFi     ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                            ; altera_std_synchronizer                          ; work         ;
;          |RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|                                                                            ; 16.6 (16.6)          ; 17.0 (17.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx                                                                                                                                                                                                                                                                                                                ; RFS_WiFi_wifi_uart0_tx                           ; RFS_WiFi     ;
;       |SEG7_IF:seg7_if_0|                                                                                                               ; 27.2 (27.2)          ; 33.3 (33.3)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|SEG7_IF:seg7_if_0                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_IF                                          ; RFS_WiFi     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.7 (3.2)            ; 8.5 (5.0)                        ; 4.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                          ; RFS_WiFi     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; RFS_WiFi     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                        ; RFS_WiFi     ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 4.1 (3.6)            ; 6.9 (4.4)                        ; 2.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                          ; RFS_WiFi     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                        ; RFS_WiFi     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|RFS_WiFi:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; RFS_WiFi     ;
;    |painting_top:pt|                                                                                                                    ; 7833.7 (0.0)         ; 10150.8 (0.0)                    ; 2349.2 (0.0)                                      ; 32.0 (0.0)                       ; 0.0 (0.0)            ; 7964 (0)            ; 14138 (0)                 ; 0 (0)         ; 3133440           ; 381   ; 2          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt                                                                                                                                                                                                                                                                                                                                                                                             ; painting_top                                     ; work         ;
;       |DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|                                                                                        ; 7833.7 (13.3)        ; 10150.8 (15.7)                   ; 2349.2 (2.4)                                      ; 32.0 (0.0)                       ; 0.0 (0.0)            ; 7964 (33)           ; 14138 (5)                 ; 0 (0)         ; 3133440           ; 381   ; 2          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST                                                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_D8M_RTL                                ; work         ;
;          |AUDIO_PLL:pll1|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1                                                                                                                                                                                                                                                                                                                                     ; AUDIO_PLL                                        ; AUDIO_PLL    ;
;             |AUDIO_PLL_0002:audio_pll_inst|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst                                                                                                                                                                                                                                                                                                       ; AUDIO_PLL_0002                                   ; AUDIO_PLL    ;
;                |altera_pll:altera_pll_i|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                               ; altera_pll                                       ; work         ;
;          |AUTO_FOCUS_ON:u9|                                                                                                             ; 21.0 (21.0)          ; 22.5 (22.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9                                                                                                                                                                                                                                                                                                                                   ; AUTO_FOCUS_ON                                    ; work         ;
;          |D8M_LUT:g_lut|                                                                                                                ; 0.6 (0.6)            ; 11.7 (11.7)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut                                                                                                                                                                                                                                                                                                                                      ; D8M_LUT                                          ; work         ;
;          |FOCUS_ADJ:adl|                                                                                                                ; 567.8 (10.3)         ; 603.3 (10.3)                     ; 35.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 906 (17)            ; 642 (24)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl                                                                                                                                                                                                                                                                                                                                      ; FOCUS_ADJ                                        ; work         ;
;             |AUTO_SYNC_MODIFY:RE|                                                                                                       ; 42.5 (0.0)           ; 54.2 (0.0)                       ; 11.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 110 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE                                                                                                                                                                                                                                                                                                                  ; AUTO_SYNC_MODIFY                                 ; work         ;
;                |MODIFY_SYNC:hs|                                                                                                         ; 21.0 (21.0)          ; 27.0 (27.0)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs                                                                                                                                                                                                                                                                                                   ; MODIFY_SYNC                                      ; work         ;
;                |MODIFY_SYNC:vs|                                                                                                         ; 21.5 (21.5)          ; 27.2 (27.2)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs                                                                                                                                                                                                                                                                                                   ; MODIFY_SYNC                                      ; work         ;
;             |I2C_DELAY:i2c|                                                                                                             ; 22.5 (22.5)          ; 23.0 (23.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c                                                                                                                                                                                                                                                                                                                        ; I2C_DELAY                                        ; work         ;
;             |LCD_COUNTER:cv1|                                                                                                           ; 112.7 (112.7)        ; 113.3 (113.3)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (192)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1                                                                                                                                                                                                                                                                                                                      ; LCD_COUNTER                                      ; work         ;
;             |VCM_CTRL_P:pp|                                                                                                             ; 118.2 (69.8)         ; 131.3 (80.7)                     ; 13.2 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 199 (100)           ; 161 (134)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp                                                                                                                                                                                                                                                                                                                        ; VCM_CTRL_P                                       ; work         ;
;                |F_VCM:f|                                                                                                                ; 48.3 (48.3)          ; 50.7 (50.7)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (99)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f                                                                                                                                                                                                                                                                                                                ; F_VCM                                            ; work         ;
;             |VCM_I2C:i2c2|                                                                                                              ; 261.7 (105.5)        ; 271.2 (107.2)                    ; 9.5 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 391 (153)           ; 229 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2                                                                                                                                                                                                                                                                                                                         ; VCM_I2C                                          ; work         ;
;                |CLOCKMEM:c1|                                                                                                            ; 23.0 (23.0)          ; 23.5 (23.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1                                                                                                                                                                                                                                                                                                             ; CLOCKMEM                                         ; work         ;
;                |I2C_READ_DATA:rd|                                                                                                       ; 45.5 (45.5)          ; 49.8 (49.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                                                        ; I2C_READ_DATA                                    ; work         ;
;                |I2C_WRITE_PTR:wpt|                                                                                                      ; 51.7 (51.7)          ; 53.0 (53.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                                                       ; I2C_WRITE_PTR                                    ; work         ;
;                |I2C_WRITE_WDATA:wrd|                                                                                                    ; 36.0 (36.0)          ; 37.7 (37.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                                                     ; I2C_WRITE_WDATA                                  ; work         ;
;          |HDMI_TX_AD7513:hdmi|                                                                                                          ; 89.5 (0.0)           ; 95.4 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi                                                                                                                                                                                                                                                                                                                                ; HDMI_TX_AD7513                                   ; work         ;
;             |AUDIO_IF:u_AVG|                                                                                                            ; 27.0 (27.0)          ; 29.4 (29.4)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG                                                                                                                                                                                                                                                                                                                 ; AUDIO_IF                                         ; work         ;
;             |I2C_HDMI_Config:u_I2C_HDMI_Config|                                                                                         ; 62.5 (26.2)          ; 66.0 (28.1)                      ; 3.5 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (49)            ; 73 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config                                                                                                                                                                                                                                                                                              ; I2C_HDMI_Config                                  ; work         ;
;                |I2C_Controller:u0|                                                                                                      ; 36.3 (0.0)           ; 37.9 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0                                                                                                                                                                                                                                                                            ; I2C_Controller                                   ; work         ;
;                   |HDMI_I2C_WRITE_WDATA:wrd|                                                                                            ; 36.3 (36.3)          ; 37.9 (37.9)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                   ; HDMI_I2C_WRITE_WDATA                             ; work         ;
;          |MIPI_BRIDGE_CAMERA_Config:cfin|                                                                                               ; 908.8 (0.5)          ; 945.8 (0.5)                      ; 39.0 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1321 (1)            ; 598 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin                                                                                                                                                                                                                                                                                                                     ; MIPI_BRIDGE_CAMERA_Config                        ; work         ;
;             |MIPI_BRIDGE_CONFIG:mpiv|                                                                                                   ; 257.5 (132.0)        ; 270.0 (134.6)                    ; 12.5 (2.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 394 (202)           ; 219 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv                                                                                                                                                                                                                                                                                             ; MIPI_BRIDGE_CONFIG                               ; work         ;
;                |CLOCKMEM:c1|                                                                                                            ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                                                                                                                                                                                                                                                 ; CLOCKMEM                                         ; work         ;
;                |I2C_READ_DATA:rd|                                                                                                       ; 44.2 (44.2)          ; 45.9 (45.9)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                            ; I2C_READ_DATA                                    ; work         ;
;                |I2C_WRITE_PTR:wpt|                                                                                                      ; 49.3 (49.3)          ; 52.7 (52.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                           ; I2C_WRITE_PTR                                    ; work         ;
;                |I2C_WRITE_WDATA:wrd|                                                                                                    ; 31.3 (31.3)          ; 36.0 (36.0)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                         ; I2C_WRITE_WDATA                                  ; work         ;
;             |MIPI_CAMERA_CONFIG:camiv|                                                                                                  ; 650.8 (445.0)        ; 675.3 (451.6)                    ; 26.5 (7.1)                                        ; 2.0 (0.5)                        ; 0.0 (0.0)            ; 926 (641)           ; 379 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv                                                                                                                                                                                                                                                                                            ; MIPI_CAMERA_CONFIG                               ; work         ;
;                |B_GAIN:b2|                                                                                                              ; 27.5 (0.0)           ; 29.5 (0.0)                       ; 3.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2                                                                                                                                                                                                                                                                                  ; B_GAIN                                           ; work         ;
;                   |lpm_constant:LPM_CONSTANT_component|                                                                                 ; 27.5 (0.0)           ; 29.5 (0.0)                       ; 3.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                                     ; work         ;
;                      |lpm_constant_oa8:ag|                                                                                              ; 27.5 (0.0)           ; 29.5 (0.0)                       ; 3.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag                                                                                                                                                                                                                          ; lpm_constant_oa8                                 ; work         ;
;                         |sld_mod_ram_rom:mgl_prim1|                                                                                     ; 27.5 (17.3)          ; 29.5 (19.7)                      ; 3.0 (3.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 28 (12)             ; 41 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                                  ; work         ;
;                            |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                        ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                                       ; work         ;
;                |CLOCKMEM:c1|                                                                                                            ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                                                                                                                                                                                                                                                ; CLOCKMEM                                         ; work         ;
;                |G_GAIN:g2|                                                                                                              ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2                                                                                                                                                                                                                                                                                  ; G_GAIN                                           ; work         ;
;                   |lpm_constant:LPM_CONSTANT_component|                                                                                 ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                                     ; work         ;
;                      |lpm_constant_0b8:ag|                                                                                              ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag                                                                                                                                                                                                                          ; lpm_constant_0b8                                 ; work         ;
;                         |sld_mod_ram_rom:mgl_prim1|                                                                                     ; 25.0 (16.3)          ; 29.0 (20.0)                      ; 4.0 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (16)             ; 41 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                                  ; work         ;
;                            |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                        ; 8.7 (8.7)            ; 9.0 (9.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                                       ; work         ;
;                |I2C_READ_DATA:rd|                                                                                                       ; 45.7 (45.7)          ; 51.2 (51.2)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                           ; I2C_READ_DATA                                    ; work         ;
;                |I2C_WRITE_PTR:wpt|                                                                                                      ; 49.1 (49.1)          ; 50.8 (50.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                          ; I2C_WRITE_PTR                                    ; work         ;
;                |I2C_WRITE_WDATA:wrd|                                                                                                    ; 32.8 (32.8)          ; 33.7 (33.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                        ; I2C_WRITE_WDATA                                  ; work         ;
;                |R_GAIN:r2|                                                                                                              ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2                                                                                                                                                                                                                                                                                  ; R_GAIN                                           ; work         ;
;                   |lpm_constant:LPM_CONSTANT_component|                                                                                 ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                              ; lpm_constant                                     ; work         ;
;                      |lpm_constant_sc8:ag|                                                                                              ; 25.0 (0.0)           ; 29.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag                                                                                                                                                                                                                          ; lpm_constant_sc8                                 ; work         ;
;                         |sld_mod_ram_rom:mgl_prim1|                                                                                     ; 25.0 (16.2)          ; 29.0 (19.7)                      ; 4.5 (4.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 31 (16)             ; 39 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                ; sld_mod_ram_rom                                  ; work         ;
;                            |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                        ; 8.8 (8.8)            ; 9.3 (9.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                                       ; work         ;
;          |ON_CHIP_FRAM:fra|                                                                                                             ; 199.4 (0.0)          ; 200.0 (0.0)                      ; 6.6 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 270 (0)             ; 56 (0)                    ; 0 (0)         ; 3072000           ; 375   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra                                                                                                                                                                                                                                                                                                                                   ; ON_CHIP_FRAM                                     ; work         ;
;             |FRAM_BUFF:GG|                                                                                                              ; 178.5 (0.0)          ; 178.7 (0.0)                      ; 6.2 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 228 (0)             ; 13 (0)                    ; 0 (0)         ; 3072000           ; 375   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG                                                                                                                                                                                                                                                                                                                      ; FRAM_BUFF                                        ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 178.5 (0.0)          ; 178.7 (0.0)                      ; 6.2 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 228 (0)             ; 13 (0)                    ; 0 (0)         ; 3072000           ; 375   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                      ; altsyncram                                       ; work         ;
;                   |altsyncram_kmj1:auto_generated|                                                                                      ; 178.5 (3.4)          ; 178.7 (5.8)                      ; 6.2 (2.7)                                         ; 6.0 (0.2)                        ; 0.0 (0.0)            ; 228 (0)             ; 13 (13)                   ; 0 (0)         ; 3072000           ; 375   ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_kmj1                                  ; work         ;
;                      |decode_3na:wren_decode_a|                                                                                         ; 25.0 (25.0)          ; 25.3 (25.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a                                                                                                                                                                                                                              ; decode_3na                                       ; work         ;
;                      |decode_s2a:rden_decode_b|                                                                                         ; 21.7 (21.7)          ; 21.7 (21.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b                                                                                                                                                                                                                              ; decode_s2a                                       ; work         ;
;                      |mux_sib:mux3|                                                                                                     ; 128.1 (128.1)        ; 125.8 (125.8)                    ; 3.5 (3.5)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|mux_sib:mux3                                                                                                                                                                                                                                          ; mux_sib                                          ; work         ;
;             |FRM_COUNTER:rrr|                                                                                                           ; 10.5 (10.5)          ; 11.0 (11.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr                                                                                                                                                                                                                                                                                                                   ; FRM_COUNTER                                      ; work         ;
;             |FRM_COUNTER:wrw|                                                                                                           ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw                                                                                                                                                                                                                                                                                                                   ; FRM_COUNTER                                      ; work         ;
;          |RAW2RGB_J:u4|                                                                                                                 ; 71.7 (22.5)          ; 77.9 (22.8)                      ; 6.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (49)            ; 76 (24)                   ; 0 (0)         ; 61440             ; 6     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4                                                                                                                                                                                                                                                                                                                                       ; RAW2RGB_J                                        ; work         ;
;             |Line_Buffer_J:u0|                                                                                                          ; 22.5 (22.5)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 2 (2)                     ; 0 (0)         ; 61440             ; 6     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0                                                                                                                                                                                                                                                                                                                      ; Line_Buffer_J                                    ; work         ;
;                |int_line:d1|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1                                                                                                                                                                                                                                                                                                          ; int_line                                         ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                       ; work         ;
;                      |altsyncram_87k1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_87k1                                  ; work         ;
;                |int_line:d2|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2                                                                                                                                                                                                                                                                                                          ; int_line                                         ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                       ; work         ;
;                      |altsyncram_87k1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_87k1                                  ; work         ;
;                |int_line:d3|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3                                                                                                                                                                                                                                                                                                          ; int_line                                         ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                       ; work         ;
;                      |altsyncram_87k1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_87k1                                  ; work         ;
;             |RAW_RGB_BIN:bin|                                                                                                           ; 26.7 (26.7)          ; 32.7 (32.7)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|RAW_RGB_BIN:bin                                                                                                                                                                                                                                                                                                                       ; RAW_RGB_BIN                                      ; work         ;
;          |RESET_DELAY:dl|                                                                                                               ; 26.5 (26.5)          ; 28.3 (28.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl                                                                                                                                                                                                                                                                                                                                     ; RESET_DELAY                                      ; work         ;
;          |VGA_Controller:u1|                                                                                                            ; 19.5 (19.5)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1                                                                                                                                                                                                                                                                                                                                  ; VGA_Controller                                   ; work         ;
;          |VIDEO_PLL:pll2|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2                                                                                                                                                                                                                                                                                                                                     ; VIDEO_PLL                                        ; VIDEO_PLL    ;
;             |VIDEO_PLL_0002:video_pll_inst|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst                                                                                                                                                                                                                                                                                                       ; VIDEO_PLL_0002                                   ; VIDEO_PLL    ;
;                |altera_pll:altera_pll_i|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                               ; altera_pll                                       ; work         ;
;          |tracking:tracking_dut|                                                                                                        ; 5915.0 (173.0)       ; 8130.7 (184.4)                   ; 2239.7 (11.4)                                     ; 24.0 (0.0)                       ; 0.0 (0.0)            ; 5062 (297)          ; 12529 (196)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut                                                                                                                                                                                                                                                                                                                              ; tracking                                         ; work         ;
;             |fifo:fifo_in_inst|                                                                                                         ; 5742.0 (5742.0)      ; 7946.3 (7946.3)                  ; 2228.3 (2228.3)                                   ; 24.0 (24.0)                      ; 0.0 (0.0)            ; 4765 (4765)         ; 12333 (12333)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst                                                                                                                                                                                                                                                                                                            ; fifo                                             ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 63.5 (0.0)           ; 74.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                               ; pzdyqx                                           ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 63.5 (6.8)           ; 74.0 (7.3)                       ; 10.5 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 77 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx_impl                                      ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 27.3 (10.8)          ; 34.0 (15.5)                      ; 6.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                    ; GHVD5181                                         ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.5 (16.5)          ; 18.5 (18.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                  ; LQYT7093                                         ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 7.0 (7.0)            ; 7.5 (7.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                ; KIFI3548                                         ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 13.2 (13.2)          ; 15.7 (15.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                ; LQYT7093                                         ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                ; PUDL0439                                         ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 129.5 (0.5)          ; 143.5 (0.5)                      ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (1)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 129.0 (0.0)          ; 143.0 (0.0)                      ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 129.0 (0.0)          ; 143.0 (0.0)                      ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                         ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 129.0 (3.2)          ; 143.0 (4.7)                      ; 14.0 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (1)             ; 149 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 125.8 (0.0)          ; 138.3 (0.0)                      ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 139 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                         ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 125.8 (102.6)        ; 138.3 (114.8)                    ; 12.5 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (124)           ; 139 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                            ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.5 (11.5)          ; 12.7 (12.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                    ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.9 (10.9)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WiFi_Network_Time|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                  ; sld_shadow_jsm                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART2USB_TX     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WIFI_RST_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WIFI_UART0_RTS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WIFI_UART0_TX   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK3_50    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BT_UART_RX      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BT_UART_TX      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LSENSOR_INT     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MPU_CS_n        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MPU_FSYNC       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MPU_INT         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RH_TEMP_DRDY_n  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART2USB_CTS    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART2USB_RTS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART2USB_RX     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WIFI_EN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WIFI_UART1_RX   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BT_KEY          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LSENSOR_SCL     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LSENSOR_SDA     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MPU_AD0_SDO     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MPU_SCL_SCLK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MPU_SDA_SDI     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RH_TEMP_I2C_SCL ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RH_TEMP_I2C_SDA ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[0]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[1]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[2]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[3]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[4]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[5]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[6]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TMD_D[7]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WIFI_UART0_RX   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_CLK  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_VS   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_HS   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[5] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[6] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[8] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WIFI_UART0_CTS  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FPGA_CLK3_50                                                                                                                                                              ;                   ;         ;
; SW[2]                                                                                                                                                                     ;                   ;         ;
; BT_UART_RX                                                                                                                                                                ;                   ;         ;
; LSENSOR_INT                                                                                                                                                               ;                   ;         ;
; MPU_INT                                                                                                                                                                   ;                   ;         ;
; RH_TEMP_DRDY_n                                                                                                                                                            ;                   ;         ;
; UART2USB_CTS                                                                                                                                                              ;                   ;         ;
; UART2USB_RX                                                                                                                                                               ;                   ;         ;
; WIFI_UART1_RX                                                                                                                                                             ;                   ;         ;
; HDMI_I2S                                                                                                                                                                  ;                   ;         ;
; HDMI_LRCLK                                                                                                                                                                ;                   ;         ;
; HDMI_SCLK                                                                                                                                                                 ;                   ;         ;
; MIPI_I2C_SCL                                                                                                                                                              ;                   ;         ;
; MIPI_I2C_SDA                                                                                                                                                              ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~0                           ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~5                     ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector11~1                     ; 1                 ; 0       ;
; CAMERA_I2C_SDA                                                                                                                                                            ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~6                          ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|SCLO~6                                                       ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector11~1                                                 ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[2]~11                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~2                    ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[2]~13                                                     ; 1                 ; 0       ;
; CAMERA_I2C_SCL                                                                                                                                                            ;                   ;         ;
; HDMI_I2C_SCL                                                                                                                                                              ;                   ;         ;
; HDMI_I2C_SDA                                                                                                                                                              ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|ACK_OK~2 ; 1                 ; 0       ;
; HDMI_MCLK                                                                                                                                                                 ;                   ;         ;
; BT_KEY                                                                                                                                                                    ;                   ;         ;
; LSENSOR_SCL                                                                                                                                                               ;                   ;         ;
; LSENSOR_SDA                                                                                                                                                               ;                   ;         ;
; MPU_AD0_SDO                                                                                                                                                               ;                   ;         ;
; MPU_SCL_SCLK                                                                                                                                                              ;                   ;         ;
; MPU_SDA_SDI                                                                                                                                                               ;                   ;         ;
; RH_TEMP_I2C_SCL                                                                                                                                                           ;                   ;         ;
; RH_TEMP_I2C_SDA                                                                                                                                                           ;                   ;         ;
; TMD_D[0]                                                                                                                                                                  ;                   ;         ;
; TMD_D[1]                                                                                                                                                                  ;                   ;         ;
; TMD_D[2]                                                                                                                                                                  ;                   ;         ;
; TMD_D[3]                                                                                                                                                                  ;                   ;         ;
; TMD_D[4]                                                                                                                                                                  ;                   ;         ;
; TMD_D[5]                                                                                                                                                                  ;                   ;         ;
; TMD_D[6]                                                                                                                                                                  ;                   ;         ;
; TMD_D[7]                                                                                                                                                                  ;                   ;         ;
; WIFI_UART0_RX                                                                                                                                                             ;                   ;         ;
;      - UART2USB_TX~0                                                                                                                                                      ; 0                 ; 0       ;
;      - RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1            ; 0                 ; 0       ;
;      - LED[7]~output                                                                                                                                                      ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                     ;                   ;         ;
;      - UART2USB_TX~0                                                                                                                                                      ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_I2S~0                                                                                                ; 1                 ; 0       ;
; KEY[0]                                                                                                                                                                    ;                   ;         ;
;      - WIFI_RST_n~0                                                                                                                                                       ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|READY0                                                                                     ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[15]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[2]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[31]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[30]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[29]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[28]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[27]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[26]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[1]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[0]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[13]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[12]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[25]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[18]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[11]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[4]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[3]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[9]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[8]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[7]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[21]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[20]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[19]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[24]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[23]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[22]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[17]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[16]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[14]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[10]                                                                                  ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[6]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[5]                                                                                   ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|READY1                                                                                     ; 1                 ; 0       ;
;      - RFS_WiFi:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                              ; 1                 ; 0       ;
;      - RFS_WiFi:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                               ; 1                 ; 0       ;
;      - RFS_WiFi:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                              ; 1                 ; 0       ;
;      - RFS_WiFi:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                               ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[2]~DUPLICATE                                                                         ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[1]~DUPLICATE                                                                         ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[12]~DUPLICATE                                                                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[25]~DUPLICATE                                                                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[4]~DUPLICATE                                                                         ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[8]~DUPLICATE                                                                         ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[21]~DUPLICATE                                                                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[17]~DUPLICATE                                                                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[14]~DUPLICATE                                                                        ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[6]~DUPLICATE                                                                         ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|DELAY[5]~DUPLICATE                                                                         ; 1                 ; 0       ;
; SW[1]                                                                                                                                                                     ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[0]~0                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[1]~1                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[2]~2                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[3]~3                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[4]~4                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[5]~5                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[6]~6                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[7]~7                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[8]~8                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[9]~9                                                                                            ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[10]~10                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[11]~11                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[12]~12                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[13]~13                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[14]~14                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[15]~15                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[16]~16                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[17]~17                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[18]~18                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[19]~19                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[20]~20                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[21]~21                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[22]~22                                                                                          ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_D[23]~23                                                                                          ; 0                 ; 0       ;
; FPGA_CLK1_50                                                                                                                                                              ;                   ;         ;
; FPGA_CLK2_50                                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                                                     ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~0                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~1                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~2                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~3                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~4                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~5                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~6                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~7                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~8                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~9                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~10                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~11                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~12                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~13                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~14                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~15                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~16                                                                                   ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[27]~2                                                                    ; 0                 ; 0       ;
; MIPI_PIXEL_CLK                                                                                                                                                            ;                   ;         ;
;      - MIPI_PIXEL_CLK~inputCLKENA0                                                                                                                                        ; 1                 ; 0       ;
; KEY[1]                                                                                                                                                                    ;                   ;         ;
;      - RFS_WiFi:u0|RFS_WiFi_pio_key:pio_key|d1_data_in[0]                                                                                                                 ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|comb~1                                                                                                    ; 0                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[0]~1                                                                  ; 0                 ; 0       ;
;      - RFS_WiFi:u0|RFS_WiFi_pio_key:pio_key|read_mux_out[0]~0                                                                                                             ; 0                 ; 0       ;
; HDMI_TX_INT                                                                                                                                                               ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[4]~0                                      ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]~1                                      ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[0]~2                                      ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[2]~3                                      ; 1                 ; 0       ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[1]~4                                      ; 1                 ; 0       ;
; MIPI_PIXEL_VS                                                                                                                                                             ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_VS                                                                                     ; 1                 ; 0       ;
; MIPI_PIXEL_HS                                                                                                                                                             ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_HS~feeder                                                                              ; 0                 ; 0       ;
; MIPI_PIXEL_D[2]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[2]~feeder                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[3]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[3]~feeder                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[4]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[4]~feeder                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[5]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[5]                                                                                ; 1                 ; 0       ;
; MIPI_PIXEL_D[6]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[6]~feeder                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[7]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[7]                                                                                ; 1                 ; 0       ;
; MIPI_PIXEL_D[8]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[8]~feeder                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[9]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[9]~feeder                                                                         ; 1                 ; 0       ;
; WIFI_UART0_CTS                                                                                                                                                            ;                   ;         ;
;      - RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|cts_status_bit                                                    ; 0                 ; 0       ;
; MIPI_PIXEL_D[1]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[1]~feeder                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[0]                                                                                                                                                           ;                   ;         ;
;      - painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|Pipe_Data[0]~feeder                                                                         ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                                                                  ; PIN_V11                    ; 2910    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                        ; PIN_AH17                   ; 50      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                                                                                                                                ; PIN_E8                     ; 421     ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                 ; LABCELL_X51_Y6_N57         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                 ; LABCELL_X50_Y5_N48         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                                                    ; MLABCELL_X8_Y3_N21         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y5_N27         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|read~0                                                                                                                                                                                                                                                                        ; MLABCELL_X8_Y3_N24         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|alt_jtag_atlantic:RFS_WiFi_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                       ; MLABCELL_X8_Y3_N27         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X51_Y6_N27         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                              ; FF_X55_Y7_N14              ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y6_N27         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y5_N21         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                               ; FF_X50_Y6_N59              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y6_N48         ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; LABCELL_X55_Y6_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                    ; LABCELL_X55_Y6_N42         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N54       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|RFS_WiFi_mm_interconnect_0_cmd_mux_003:cmd_mux_013|update_grant~0                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y10_N21       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; MLABCELL_X59_Y6_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y8_N24        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                        ; LABCELL_X62_Y6_N24         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                 ; MLABCELL_X65_Y6_N15        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_fill_dp_offset_en                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y7_N48        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y8_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                            ; MLABCELL_X65_Y7_N27        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[0]~0                                                                                                                                                                                                                                                                            ; MLABCELL_X65_Y8_N18        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                       ; FF_X68_Y7_N50              ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                              ; FF_X74_Y8_N1               ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                            ; LABCELL_X71_Y5_N48         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_inst_result[28]~1                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y9_N51         ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                      ; FF_X70_Y8_N26              ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                      ; FF_X65_Y7_N2               ; 843     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y9_N33         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                   ; LABCELL_X68_Y5_N3          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                          ; LABCELL_X81_Y9_N6          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                              ; MLABCELL_X78_Y4_N27        ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                           ; FF_X77_Y6_N38              ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y5_N12         ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X70_Y5_N41              ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y5_N15         ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                      ; FF_X70_Y5_N50              ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_src2[14]~1                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y7_N3          ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y8_N21         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                       ; LABCELL_X79_Y5_N39         ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                        ; LABCELL_X75_Y5_N0          ; 171     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                           ; LABCELL_X71_Y5_N57         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[7]~0                                                                                                                                                                                                                                                                     ; LABCELL_X73_Y3_N39         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                         ; FF_X67_Y7_N53              ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                        ; FF_X74_Y9_N14              ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|M_exc_break~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X72_Y7_N3         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X12_Y2_N10              ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X13_Y2_N27         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~2 ; LABCELL_X22_Y5_N3          ; 16      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X19_Y6_N39         ; 36      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X12_Y2_N2               ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[18]~14                    ; LABCELL_X12_Y2_N51         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[2]~10                     ; LABCELL_X9_Y2_N27          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[2]~9                      ; LABCELL_X9_Y2_N48          ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~21                    ; LABCELL_X12_Y2_N15         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_wrapper|RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck:the_RFS_WiFi_nios2_gen2_0_cpu_debug_slave_tck|sr~15                        ; LABCELL_X19_Y4_N36         ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LABCELL_X31_Y6_N3          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                       ; LABCELL_X31_Y6_N45         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[15]~0                                                                                                          ; LABCELL_X13_Y2_N45         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[15]~1                                                                                                          ; LABCELL_X13_Y2_N48         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[18]~2                                                                                                                      ; LABCELL_X22_Y4_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                                      ; LABCELL_X22_Y4_N3          ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[8]~0                                                                                                                       ; LABCELL_X22_Y6_N33         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; MLABCELL_X25_Y5_N51        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                     ; LABCELL_X29_Y6_N30         ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X66_Y6_N26              ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y7_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|d_address_offset_field[1]~2                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y7_N0          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y9_N12         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                ; LABCELL_X68_Y7_N9          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y8_N24         ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y7_N36        ; 1376    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X60_Y10_N28             ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y4_N12         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LABCELL_X71_Y4_N24         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en~0                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y4_N36         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                        ; MLABCELL_X72_Y4_N45        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LABCELL_X71_Y4_N45         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|d_writedata[25]~0                                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y8_N12        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3|w_anode1333w[3]                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N30       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3|w_anode1350w[3]                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N15       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3|w_anode1360w[3]                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N12       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3|w_anode1370w[3]                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N6        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|decode_ala:decode3|w_anode1380w[3]                                                                                                                                                                                                                                ; MLABCELL_X59_Y10_N36       ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|wren~1                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y10_N0        ; 144     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_pio_key:pio_key|always1~2                                                                                                                                                                                                                                                                                                                                ; LABCELL_X63_Y8_N36         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_pio_led:pio_led|Equal0~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y7_N42         ; 51      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_pio_led:pio_led|always0~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y7_N51         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_pio_wifi_reset:pio_wifi_reset|always0~2                                                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y7_N24         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y5_N9         ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y5_N30        ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y5_N3         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y4_N45         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y4_N42         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y3_N30         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|control_wr_strobe~2                                                                                                                                                                                                                                                          ; LABCELL_X56_Y4_N21         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_regs:the_RFS_WiFi_wifi_uart0_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                               ; LABCELL_X56_Y5_N42         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|got_new_char                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y3_N9          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_rx:the_RFS_WiFi_wifi_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[3]~0                                                                                                                                                                                                                         ; LABCELL_X48_Y3_N15         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|always4~0                                                                                                                                                                                                                                                                        ; LABCELL_X57_Y3_N39         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|do_load_shifter                                                                                                                                                                                                                                                                  ; FF_X57_Y5_N59              ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|RFS_WiFi_wifi_uart0:wifi_uart0|RFS_WiFi_wifi_uart0_tx:the_RFS_WiFi_wifi_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[0]~1                                                                                                                                                                                                                  ; LABCELL_X57_Y4_N54         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|read_data[5]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y5_N36         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[1]~3                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X63_Y5_N18         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[22]~5                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y5_N42         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[29]~6                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y5_N48         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[33]~1                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y5_N9          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[40]~2                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y5_N51         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|SEG7_IF:seg7_if_0|reg_file[8]~4                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X64_Y5_N45         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y6_N6          ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                             ; FF_X25_Y5_N17              ; 78      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                ; FF_X45_Y6_N32              ; 147     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RFS_WiFi:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                 ; FF_X45_Y6_N26              ; 628     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3              ; 389     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3              ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 15      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|LessThan0~6                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y21_N54       ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[8]~0                                                                                                                                                                                                                                                            ; LABCELL_X70_Y35_N48        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~0                                                                                                                                                                                                                                                           ; MLABCELL_X72_Y35_N51       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~1                                                                                                                                                                                                                                                           ; MLABCELL_X72_Y35_N54       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]~0                                                                                                                                                                                                                                                            ; LABCELL_X80_Y20_N51        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS                                                                                                                                                                                                                                                                  ; FF_X83_Y19_N44             ; 41      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~0                                                                                                                                                                                                                                                           ; LABCELL_X83_Y20_N15        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~1                                                                                                                                                                                                                                                           ; LABCELL_X83_Y20_N45        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|LessThan0~5                                                                                                                                                                                                                                                                              ; LABCELL_X75_Y30_N18        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY                                                                                                                                                                                                                                                                                    ; FF_X74_Y29_N56             ; 77      ; Async. clear, Latch enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|H_CNT[12]~0                                                                                                                                                                                                                                                                            ; LABCELL_X71_Y32_N12        ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|V_CNT[11]~0                                                                                                                                                                                                                                                                            ; LABCELL_X73_Y31_N48        ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|LCD_COUNTER:cv1|always0~0                                                                                                                                                                                                                                                                              ; MLABCELL_X72_Y32_N51       ; 39      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|LessThan0~2                                                                                                                                                                                                                                                                      ; MLABCELL_X82_Y19_N54       ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|LessThan1~7                                                                                                                                                                                                                                                                      ; LABCELL_X83_Y18_N42        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END                                                                                                                                                                                                                                                                          ; FF_X82_Y19_N11             ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C                                                                                                                                                                                                                                                                              ; FF_X83_Y19_N59             ; 46      ; Async. clear, Latch enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|LessThan1~4                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y36_N54       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[0]~0                                                                                                                                                                                                                                                                             ; MLABCELL_X82_Y20_N54       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[0]~1                                                                                                                                                                                                                                                                             ; MLABCELL_X82_Y20_N21       ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|always0~0                                                                                                                                                                                                                                                                                ; LABCELL_X73_Y31_N51        ; 107     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[31]~0                                                                                                                                                                                                                                                                            ; MLABCELL_X82_Y20_N39       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[27]~2                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y32_N27        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                                        ; FF_X79_Y17_N44             ; 193     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|LessThan0~6                                                                                                                                                                                                                                                                   ; LABCELL_X83_Y21_N48        ; 39      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CNT[0]~2                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y18_N30        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[25]~6                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y16_N42        ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[25]~7                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y16_N48        ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[0]~0                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y15_N9        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[0]~2                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y15_N18       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[3]~0                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y14_N6        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[3]~1                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y14_N12       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|DELY[6]~0                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y14_N54       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                                    ; FF_X78_Y16_N14             ; 37      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                                             ; LABCELL_X79_Y16_N3         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                                             ; LABCELL_X79_Y16_N45        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|A[7]~5                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y17_N6         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[0]~2                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y16_N24       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[1]~0                                                                                                                                                                                                                                                                ; MLABCELL_X82_Y16_N42       ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[1]~2                                                                                                                                                                                                                                                                ; MLABCELL_X82_Y16_N54       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|DELY[6]~1                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y17_N9        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[1]~12                                                                                                                                                                                                                                                                ; LABCELL_X77_Y17_N3         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|A[8]~4                                                                                                                                                                                                                                                                ; LABCELL_X79_Y18_N24        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[3]~1                                                                                                                                                                                                                                                             ; LABCELL_X79_Y18_N0         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[7]~0                                                                                                                                                                                                                                                              ; LABCELL_X77_Y18_N42        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[7]~1                                                                                                                                                                                                                                                              ; LABCELL_X77_Y18_N24        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[1]                                                                                                                                                                                                                                                                 ; FF_X79_Y17_N20             ; 20      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                                 ; FF_X80_Y17_N56             ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|Selector23~2                                                                                                                                                                                                                                                          ; LABCELL_X80_Y18_N57        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|POINTER[5]~4                                                                                                                                                                                                                                                                              ; MLABCELL_X82_Y17_N0        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|Selector6~7                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y18_N45        ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[7]~0                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y17_N33       ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[7]~2                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y17_N57        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|concat~0                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y39_N54        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|LessThan1~1                                                                                                                                                                                                                                                                       ; MLABCELL_X52_Y10_N12       ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|lrclk                                                                                                                                                                                                                                                                             ; FF_X53_Y10_N56             ; 11      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|A[8]~4                                                                                                                                                                                                              ; MLABCELL_X47_Y4_N12        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|CNT[2]~0                                                                                                                                                                                                            ; LABCELL_X46_Y4_N42         ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|CNT[2]~1                                                                                                                                                                                                            ; LABCELL_X46_Y4_N27         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]                                                                                                                                                                                                                                                   ; FF_X46_Y4_N20              ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|LessThan0~3                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y5_N54        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                                                                                                                                                  ; FF_X46_Y4_N26              ; 55      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_DATA[7]~0                                                                                                                                                                                                                                                 ; LABCELL_X45_Y4_N27         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|I2C_RELEASE                                                                                                                                                                                                                                                                                                          ; LABCELL_X80_Y22_N39        ; 79      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                            ; FF_X81_Y30_N41             ; 219     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[1]~0                                                                                                                                                                                                                                                      ; MLABCELL_X82_Y29_N24       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]~0                                                                                                                                                                                                                                                     ; LABCELL_X80_Y30_N3         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]~11                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y31_N39       ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]~12                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y30_N36       ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|Decoder0~0                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y30_N54       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[1]~0                                                                                                                                                                                                                                    ; MLABCELL_X82_Y32_N9        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[1]~2                                                                                                                                                                                                                                    ; MLABCELL_X82_Y32_N24       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~0                                                                                                                                                                                                                                     ; LABCELL_X80_Y28_N18        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~1                                                                                                                                                                                                                                     ; MLABCELL_X82_Y28_N0        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[2]~0                                                                                                                                                                                                                                    ; LABCELL_X80_Y28_N57        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                        ; FF_X82_Y28_N56             ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                 ; LABCELL_X80_Y28_N45        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                 ; LABCELL_X80_Y28_N42        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                                                                                                                                                                                                                                                     ; LABCELL_X80_Y29_N54        ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[0]~0                                                                                                                                                                                                                                      ; LABCELL_X77_Y30_N51        ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]~1                                                                                                                                                                                                                                      ; LABCELL_X83_Y30_N54        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[6]~1                                                                                                                                                                                                                                    ; LABCELL_X77_Y30_N30        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[7]~0                                                                                                                                                                                                                                   ; MLABCELL_X78_Y30_N42       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~7                                                                                                                                                                                                                                ; LABCELL_X77_Y30_N48        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[7]~1                                                                                                                                                                                                                                    ; LABCELL_X85_Y30_N6         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[3]~0                                                                                                                                                                                                                                 ; LABCELL_X80_Y31_N12        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[6]~0                                                                                                                                                                                                                                  ; LABCELL_X85_Y30_N45        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[6]~2                                                                                                                                                                                                                                  ; MLABCELL_X78_Y29_N24       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[1]                                                                                                                                                                                                                                     ; FF_X81_Y30_N53             ; 24      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                     ; FF_X82_Y30_N59             ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|Selector19~2                                                                                                                                                                                                                              ; LABCELL_X85_Y30_N12        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~5                                                                                                                                                                                                                                                  ; LABCELL_X80_Y30_N24        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[10]~1                                                                                                                                                                                                                                            ; LABCELL_X81_Y29_N0         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                                                                                                                                                                                                                                                         ; FF_X82_Y31_N38             ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~0                                                                                                                                                                                                                                                   ; MLABCELL_X82_Y29_N33       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                                                                                                                                                                                                                                                       ; FF_X81_Y29_N8              ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                                                                                                                                                                                                                                                       ; FF_X81_Y29_N17             ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]~2                                                                                                                                                                                                                                                     ; LABCELL_X81_Y29_N24        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                                                                                                                                                                                                                                                       ; FF_X81_Y29_N14             ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                                                                                                                                                                                                                                               ; MLABCELL_X84_Y29_N21       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]~0                                                                                                                                          ; LABCELL_X4_Y2_N48          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                      ; LABCELL_X4_Y2_N45          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                      ; LABCELL_X4_Y2_N54          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                            ; LABCELL_X4_Y2_N6           ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~3                                                                                                 ; LABCELL_X4_Y2_N33          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|B_GAIN:b2|lpm_constant:LPM_CONSTANT_component|lpm_constant_oa8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                            ; MLABCELL_X3_Y2_N15         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                           ; FF_X78_Y23_N44             ; 258     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[4]~0                                                                                                                                                                                                                                                     ; LABCELL_X81_Y22_N6         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[31]~0                                                                                                                                                                                                                                                   ; LABCELL_X81_Y22_N36        ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[31]~8                                                                                                                                                                                                                                                   ; MLABCELL_X78_Y22_N42       ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                          ; MLABCELL_X3_Y1_N42         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                      ; MLABCELL_X3_Y1_N51         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                      ; MLABCELL_X3_Y5_N54         ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                            ; MLABCELL_X3_Y1_N3          ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~0                                                                                                 ; LABCELL_X1_Y5_N48          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|G_GAIN:g2|lpm_constant:LPM_CONSTANT_component|lpm_constant_0b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                            ; LABCELL_X1_Y5_N51          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[4]~1                                                                                                                                                                                                                                   ; LABCELL_X79_Y20_N54        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[6]~0                                                                                                                                                                                                                                    ; LABCELL_X77_Y20_N30        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[6]~1                                                                                                                                                                                                                                    ; LABCELL_X77_Y20_N27        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[6]~1                                                                                                                                                                                                                                 ; MLABCELL_X78_Y20_N24       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[6]~0                                                                                                                                                                                                                                   ; LABCELL_X79_Y20_N21        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]                                                                                                                                                                                                                                       ; FF_X78_Y23_N38             ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                       ; FF_X77_Y23_N59             ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector16~0                                                                                                                                                                                                                                ; LABCELL_X75_Y24_N48        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                ; LABCELL_X77_Y20_N36        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                ; LABCELL_X77_Y20_N15        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~2                                                                                                                                                                                                                                                    ; LABCELL_X77_Y23_N24        ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[1]~3                                                                                                                                                                                                                                     ; LABCELL_X81_Y23_N54        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[2]~0                                                                                                                                                                                                                                   ; LABCELL_X83_Y23_N33        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[2]~2                                                                                                                                                                                                                                   ; LABCELL_X81_Y23_N9         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[5]~1                                                                                                                                                                                                                                  ; MLABCELL_X82_Y23_N18       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]~14                                                                                                                                                                                                                                   ; LABCELL_X79_Y23_N57        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[8]~2                                                                                                                                                                                                                                   ; MLABCELL_X78_Y23_N24       ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[8]~4                                                                                                                                                                                                                                   ; MLABCELL_X78_Y23_N45       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[3]~1                                                                                                                                                                                                                                ; MLABCELL_X84_Y23_N42       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[4]~0                                                                                                                                                                                                                                 ; LABCELL_X74_Y23_N9         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[4]~3                                                                                                                                                                                                                                 ; LABCELL_X74_Y23_N24        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                    ; FF_X77_Y23_N50             ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~2                                                                                                                                                                                                                                                     ; MLABCELL_X78_Y21_N57       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|MIPI_CAMERA_RELAESE~1                                                                                                                                                                                                                                        ; LABCELL_X77_Y25_N18        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[2]~0                                                                                                                                          ; LABCELL_X1_Y6_N12          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                      ; LABCELL_X2_Y6_N54          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                      ; MLABCELL_X3_Y6_N42         ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                            ; LABCELL_X4_Y2_N42          ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                 ; LABCELL_X1_Y1_N48          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GAIN:r2|lpm_constant:LPM_CONSTANT_component|lpm_constant_sc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                            ; LABCELL_X1_Y1_N6           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[3]~2                                                                                                                                                                                                                                              ; MLABCELL_X78_Y24_N42       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                                                                                                                                                                                                                                                        ; FF_X78_Y22_N5              ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                                                                                                                                                                                                                                                        ; FF_X79_Y22_N23             ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|Selector5~4                                                                                                                                                                                                                                                  ; LABCELL_X79_Y22_N0         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]~0                                                                                                                                                                                                                                                   ; LABCELL_X81_Y22_N45        ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]~3                                                                                                                                                                                                                                                   ; LABCELL_X81_Y22_N54        ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~3                                                                                                                                                                                                                                               ; LABCELL_X80_Y22_N21        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|comb~0                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y22_N36        ; 83      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3309w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N45        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3326w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N36        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3336w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N27        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3346w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N30        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3356w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N12        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3366w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N51        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3376w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N3         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3386w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N54        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3409w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N36        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3420w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N39        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3430w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N42        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3440w[3]                                                                                                                                                                                ; LABCELL_X31_Y47_N36        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3450w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N27        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3460w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N24        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3470w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N45        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3480w[3]                                                                                                                                                                                ; LABCELL_X31_Y47_N45        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3502w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N42        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3513w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N30        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3523w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N0         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3533w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N33        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3543w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N33        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3553w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N0         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3563w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N3         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3573w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N57        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3595w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N12        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3606w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N15        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3616w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N18        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3626w[3]                                                                                                                                                                                ; LABCELL_X31_Y47_N12        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3636w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N9         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3646w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N6         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3656w[3]                                                                                                                                                                                ; LABCELL_X29_Y47_N21        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3666w[3]                                                                                                                                                                                ; LABCELL_X31_Y47_N39        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3688w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N18        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3699w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N15        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3709w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N24        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3719w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N6         ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3729w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N21        ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_3na:wren_decode_a|w_anode3739w[3]                                                                                                                                                                                ; LABCELL_X33_Y47_N48        ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4070w[3]                                                                                                                                                                                ; MLABCELL_X25_Y47_N36       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4087w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N18       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4097w[3]~0                                                                                                                                                                              ; MLABCELL_X28_Y51_N21       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4107w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N36       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4117w[3]~0                                                                                                                                                                              ; MLABCELL_X28_Y51_N30       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4127w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N24       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4137w[3]~0                                                                                                                                                                              ; MLABCELL_X28_Y51_N27       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4147w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N12       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4171w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N33       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4182w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N6        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4192w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N39       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4202w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N15       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4212w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N45       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4222w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N48       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4232w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N51       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4242w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N48       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4265w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N30       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4276w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N21       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4286w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N0        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4296w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N39       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4306w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N18       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4316w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N27       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4326w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N36       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4336w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N57       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4359w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N42       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4370w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N6        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4380w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N9        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4390w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N42       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4400w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N24       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4410w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N51       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4420w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N54       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4430w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N54       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4453w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N33       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4464w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N3        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4474w[3]                                                                                                                                                                                ; MLABCELL_X25_Y45_N3        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4484w[3]                                                                                                                                                                                ; MLABCELL_X28_Y46_N27       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4494w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N0        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|decode_s2a:rden_decode_b|w_anode4504w[3]                                                                                                                                                                                ; MLABCELL_X28_Y51_N12       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|ADDR[10]~0                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y34_N24        ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:rrr|always0~0                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y34_N21        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|ADDR[6]~0                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y47_N39        ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRM_COUNTER:wrw|always0~0                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y47_N33        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~0                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y43_N24        ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~2                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y43_N54        ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|comb~3                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y43_N27        ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|always0~0                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y32_N45        ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|rDVAL                                                                                                                                                                                                                                                                                                   ; FF_X68_Y32_N14             ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|LessThan0~5                                                                                                                                                                                                                                                                                           ; MLABCELL_X72_Y11_N42       ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|READY0                                                                                                                                                                                                                                                                                                ; FF_X52_Y10_N56             ; 310     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|READY1                                                                                                                                                                                                                                                                                                ; FF_X73_Y12_N41             ; 77      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|LessThan2~0                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y28_N36        ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|LessThan3~1                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y30_N54        ; 426     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_HS                                                                                                                                                                                                                                                                                            ; FF_X73_Y30_N53             ; 25      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_VS                                                                                                                                                                                                                                                                                            ; FF_X73_Y30_N38             ; 121     ; Async. clear, Clock, Clock enable                  ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X89_Y0_N1 ; 13153   ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|comb~1                                                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y21_N42       ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|Equal0~2                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y9_N36         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|Equal1~2                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y9_N57         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_x_c~6                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y9_N18         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|a_y_c~1                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y8_N6          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|always1~7                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y10_N54        ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_x_c~0                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y9_N57         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|b_y_c~0                                                                                                                                                                                                                                                                                        ; LABCELL_X43_Y8_N24         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|center_x[10]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y9_N48         ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|coord_y[11]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y10_N57        ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14498                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14500                                                                                                                                                                                                                                                               ; LABCELL_X22_Y25_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14502                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14504                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14506                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14508                                                                                                                                                                                                                                                               ; LABCELL_X18_Y14_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14510                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14512                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14514                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N0        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14516                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14518                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14520                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14522                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14524                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14526                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14528                                                                                                                                                                                                                                                               ; LABCELL_X30_Y15_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14530                                                                                                                                                                                                                                                               ; LABCELL_X27_Y14_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14532                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14534                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14536                                                                                                                                                                                                                                                               ; LABCELL_X19_Y22_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14538                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N12       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14540                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14542                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14544                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14546                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14548                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14550                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14552                                                                                                                                                                                                                                                               ; LABCELL_X19_Y29_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14554                                                                                                                                                                                                                                                               ; LABCELL_X17_Y22_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14556                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14558                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14560                                                                                                                                                                                                                                                               ; LABCELL_X56_Y13_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14562                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14564                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y22_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14566                                                                                                                                                                                                                                                               ; LABCELL_X33_Y15_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14568                                                                                                                                                                                                                                                               ; LABCELL_X19_Y22_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14570                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14572                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14574                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14576                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14578                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14580                                                                                                                                                                                                                                                               ; LABCELL_X30_Y23_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14582                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14584                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14586                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14588                                                                                                                                                                                                                                                               ; LABCELL_X37_Y23_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14590                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14592                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14594                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14596                                                                                                                                                                                                                                                               ; LABCELL_X33_Y15_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14598                                                                                                                                                                                                                                                               ; LABCELL_X17_Y18_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14600                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14602                                                                                                                                                                                                                                                               ; LABCELL_X19_Y27_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14604                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14606                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14608                                                                                                                                                                                                                                                               ; LABCELL_X22_Y28_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14610                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14612                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y23_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14614                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14616                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14618                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14620                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y21_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14622                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14624                                                                                                                                                                                                                                                               ; LABCELL_X27_Y14_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14626                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y36_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14628                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N54       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14630                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14632                                                                                                                                                                                                                                                               ; LABCELL_X53_Y35_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14634                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14636                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14638                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N27       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14640                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14642                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14644                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14646                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14648                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14650                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14652                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14654                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14656                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14658                                                                                                                                                                                                                                                               ; LABCELL_X35_Y34_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14660                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14662                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N45       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14664                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14666                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N54       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14668                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N15       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14670                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14672                                                                                                                                                                                                                                                               ; LABCELL_X33_Y34_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14674                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14676                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14678                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14680                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14682                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N36       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14684                                                                                                                                                                                                                                                               ; LABCELL_X31_Y36_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14686                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14688                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N12       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14690                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y36_N45       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14692                                                                                                                                                                                                                                                               ; LABCELL_X33_Y34_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14694                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14696                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14698                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14700                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14702                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N36       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14704                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14706                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14708                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14710                                                                                                                                                                                                                                                               ; LABCELL_X53_Y32_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14712                                                                                                                                                                                                                                                               ; LABCELL_X53_Y32_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14714                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14716                                                                                                                                                                                                                                                               ; LABCELL_X33_Y34_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14718                                                                                                                                                                                                                                                               ; LABCELL_X36_Y36_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14720                                                                                                                                                                                                                                                               ; LABCELL_X37_Y37_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14722                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14724                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14726                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14728                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14730                                                                                                                                                                                                                                                               ; LABCELL_X48_Y31_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14732                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14734                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14736                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14738                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y30_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14740                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14742                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14744                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14746                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14748                                                                                                                                                                                                                                                               ; LABCELL_X36_Y36_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14750                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14752                                                                                                                                                                                                                                                               ; LABCELL_X37_Y37_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14754                                                                                                                                                                                                                                                               ; LABCELL_X48_Y27_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14755                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14756                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14757                                                                                                                                                                                                                                                               ; LABCELL_X18_Y30_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14758                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14759                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14760                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14761                                                                                                                                                                                                                                                               ; LABCELL_X51_Y30_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14762                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14763                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14764                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14765                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14766                                                                                                                                                                                                                                                               ; LABCELL_X51_Y24_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14767                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14768                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14769                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14770                                                                                                                                                                                                                                                               ; LABCELL_X18_Y24_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14771                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14772                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14773                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14774                                                                                                                                                                                                                                                               ; LABCELL_X53_Y29_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14775                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14776                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14777                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y29_N30       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14778                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14779                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14780                                                                                                                                                                                                                                                               ; LABCELL_X63_Y34_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14781                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14782                                                                                                                                                                                                                                                               ; LABCELL_X61_Y31_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14783                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y25_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14784                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14785                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y25_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14786                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14787                                                                                                                                                                                                                                                               ; LABCELL_X43_Y31_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14788                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14789                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14790                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14791                                                                                                                                                                                                                                                               ; LABCELL_X48_Y27_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14792                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14793                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14794                                                                                                                                                                                                                                                               ; LABCELL_X51_Y25_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14795                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N39       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14796                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14797                                                                                                                                                                                                                                                               ; LABCELL_X51_Y25_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14798                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14799                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y23_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14800                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y27_N54       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14801                                                                                                                                                                                                                                                               ; LABCELL_X61_Y34_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14802                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y23_N24       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14803                                                                                                                                                                                                                                                               ; LABCELL_X53_Y29_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14804                                                                                                                                                                                                                                                               ; LABCELL_X51_Y30_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14805                                                                                                                                                                                                                                                               ; LABCELL_X51_Y30_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14806                                                                                                                                                                                                                                                               ; LABCELL_X53_Y29_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14807                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y29_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14808                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14809                                                                                                                                                                                                                                                               ; LABCELL_X61_Y31_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14810                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14811                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14812                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14813                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14814                                                                                                                                                                                                                                                               ; LABCELL_X60_Y30_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14815                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y29_N15       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14816                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N0        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14817                                                                                                                                                                                                                                                               ; LABCELL_X60_Y30_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14902                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14903                                                                                                                                                                                                                                                               ; LABCELL_X55_Y14_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14904                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14905                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14906                                                                                                                                                                                                                                                               ; LABCELL_X56_Y24_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14907                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14908                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y21_N15       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14909                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14910                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N27       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14911                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14912                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14913                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14914                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N24       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14915                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14916                                                                                                                                                                                                                                                               ; LABCELL_X71_Y26_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14917                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14918                                                                                                                                                                                                                                                               ; LABCELL_X55_Y14_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14919                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14920                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14921                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14922                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14923                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14924                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y21_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14925                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14926                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14927                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N30       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14928                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14929                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14930                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N15       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14931                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14932                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y21_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14933                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14934                                                                                                                                                                                                                                                               ; LABCELL_X56_Y24_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14935                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14936                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14937                                                                                                                                                                                                                                                               ; LABCELL_X51_Y17_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14938                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14939                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y21_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14940                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14941                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14942                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14943                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14944                                                                                                                                                                                                                                                               ; LABCELL_X56_Y23_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14945                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14946                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14947                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14948                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14949                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14950                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N36       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14951                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14952                                                                                                                                                                                                                                                               ; LABCELL_X73_Y16_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14953                                                                                                                                                                                                                                                               ; LABCELL_X62_Y19_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14954                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14955                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14956                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14957                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14958                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14959                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N15       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14960                                                                                                                                                                                                                                                               ; LABCELL_X73_Y16_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14961                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N45       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14962                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14963                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y21_N39       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14964                                                                                                                                                                                                                                                               ; LABCELL_X73_Y16_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~14965                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16898                                                                                                                                                                                                                                                               ; LABCELL_X19_Y27_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16899                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16900                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16901                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16902                                                                                                                                                                                                                                                               ; LABCELL_X17_Y24_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16903                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16904                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16905                                                                                                                                                                                                                                                               ; LABCELL_X17_Y22_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16906                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16907                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16908                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16909                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16910                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16911                                                                                                                                                                                                                                                               ; LABCELL_X23_Y24_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16912                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16913                                                                                                                                                                                                                                                               ; LABCELL_X23_Y24_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16914                                                                                                                                                                                                                                                               ; LABCELL_X22_Y25_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16915                                                                                                                                                                                                                                                               ; LABCELL_X18_Y14_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16916                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16917                                                                                                                                                                                                                                                               ; LABCELL_X17_Y25_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16918                                                                                                                                                                                                                                                               ; LABCELL_X19_Y25_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16919                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y28_N0        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16920                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16921                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16922                                                                                                                                                                                                                                                               ; LABCELL_X37_Y23_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16923                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16924                                                                                                                                                                                                                                                               ; LABCELL_X30_Y23_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16925                                                                                                                                                                                                                                                               ; LABCELL_X37_Y23_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16926                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16927                                                                                                                                                                                                                                                               ; LABCELL_X22_Y25_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16928                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16929                                                                                                                                                                                                                                                               ; LABCELL_X22_Y28_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16930                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16931                                                                                                                                                                                                                                                               ; LABCELL_X22_Y25_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16932                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16933                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16934                                                                                                                                                                                                                                                               ; LABCELL_X19_Y25_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16935                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16936                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16937                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16938                                                                                                                                                                                                                                                               ; LABCELL_X48_Y21_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16939                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16940                                                                                                                                                                                                                                                               ; LABCELL_X30_Y23_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16941                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16942                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16943                                                                                                                                                                                                                                                               ; LABCELL_X22_Y28_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16944                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16945                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16946                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16947                                                                                                                                                                                                                                                               ; LABCELL_X33_Y30_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16948                                                                                                                                                                                                                                                               ; LABCELL_X19_Y22_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16949                                                                                                                                                                                                                                                               ; LABCELL_X33_Y30_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16950                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16951                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N18       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16952                                                                                                                                                                                                                                                               ; LABCELL_X35_Y30_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16953                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16954                                                                                                                                                                                                                                                               ; LABCELL_X33_Y28_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16955                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y24_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16956                                                                                                                                                                                                                                                               ; LABCELL_X30_Y23_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16957                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16958                                                                                                                                                                                                                                                               ; LABCELL_X30_Y15_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16959                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16960                                                                                                                                                                                                                                                               ; LABCELL_X35_Y30_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16961                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16962                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16963                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16964                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16965                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16966                                                                                                                                                                                                                                                               ; LABCELL_X35_Y34_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16967                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16968                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16969                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16970                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16971                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16972                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16973                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N30       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16974                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16975                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16976                                                                                                                                                                                                                                                               ; LABCELL_X36_Y30_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16977                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y34_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16978                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N36       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16979                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16980                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16981                                                                                                                                                                                                                                                               ; LABCELL_X36_Y32_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16982                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16983                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N45       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16984                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16985                                                                                                                                                                                                                                                               ; LABCELL_X31_Y36_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16986                                                                                                                                                                                                                                                               ; LABCELL_X43_Y31_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16987                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16988                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16989                                                                                                                                                                                                                                                               ; LABCELL_X35_Y23_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16990                                                                                                                                                                                                                                                               ; LABCELL_X48_Y31_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16991                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16992                                                                                                                                                                                                                                                               ; LABCELL_X40_Y31_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16993                                                                                                                                                                                                                                                               ; LABCELL_X43_Y32_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16994                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N24       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16995                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16996                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16997                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16998                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~16999                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17000                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N30       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17001                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17002                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17003                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17004                                                                                                                                                                                                                                                               ; LABCELL_X53_Y32_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17005                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17006                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17007                                                                                                                                                                                                                                                               ; LABCELL_X36_Y31_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17008                                                                                                                                                                                                                                                               ; LABCELL_X53_Y35_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17009                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N54       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17010                                                                                                                                                                                                                                                               ; LABCELL_X53_Y35_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17011                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17012                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y31_N54       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17013                                                                                                                                                                                                                                                               ; LABCELL_X35_Y37_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17014                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17015                                                                                                                                                                                                                                                               ; LABCELL_X33_Y34_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17016                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17017                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y33_N42       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17018                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y30_N18       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17019                                                                                                                                                                                                                                                               ; LABCELL_X35_Y31_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17020                                                                                                                                                                                                                                                               ; LABCELL_X53_Y32_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17021                                                                                                                                                                                                                                                               ; LABCELL_X37_Y37_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17022                                                                                                                                                                                                                                                               ; LABCELL_X43_Y32_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17023                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17024                                                                                                                                                                                                                                                               ; LABCELL_X33_Y33_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17025                                                                                                                                                                                                                                                               ; LABCELL_X37_Y37_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17026                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17027                                                                                                                                                                                                                                                               ; LABCELL_X43_Y17_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17028                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17029                                                                                                                                                                                                                                                               ; LABCELL_X45_Y13_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17030                                                                                                                                                                                                                                                               ; LABCELL_X43_Y20_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17031                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17032                                                                                                                                                                                                                                                               ; LABCELL_X36_Y15_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17033                                                                                                                                                                                                                                                               ; LABCELL_X45_Y13_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17034                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17035                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17036                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17037                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17038                                                                                                                                                                                                                                                               ; LABCELL_X45_Y13_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17039                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17040                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17041                                                                                                                                                                                                                                                               ; LABCELL_X45_Y13_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17042                                                                                                                                                                                                                                                               ; LABCELL_X37_Y15_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17043                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N39       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17044                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17045                                                                                                                                                                                                                                                               ; LABCELL_X33_Y15_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17046                                                                                                                                                                                                                                                               ; LABCELL_X37_Y15_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17047                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17048                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17049                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17050                                                                                                                                                                                                                                                               ; LABCELL_X36_Y15_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17051                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17052                                                                                                                                                                                                                                                               ; LABCELL_X30_Y24_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17053                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y23_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17054                                                                                                                                                                                                                                                               ; LABCELL_X37_Y15_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17055                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y21_N33       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17056                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y16_N0        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17057                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17058                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17059                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17060                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y26_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17061                                                                                                                                                                                                                                                               ; LABCELL_X43_Y15_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17062                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17063                                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17064                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17065                                                                                                                                                                                                                                                               ; LABCELL_X42_Y19_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17066                                                                                                                                                                                                                                                               ; LABCELL_X46_Y17_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17067                                                                                                                                                                                                                                                               ; LABCELL_X30_Y23_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17068                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17069                                                                                                                                                                                                                                                               ; LABCELL_X33_Y21_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17070                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17071                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17072                                                                                                                                                                                                                                                               ; LABCELL_X37_Y28_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17073                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17074                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N21       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17075                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17076                                                                                                                                                                                                                                                               ; LABCELL_X46_Y17_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17077                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N57       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17078                                                                                                                                                                                                                                                               ; LABCELL_X51_Y23_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17079                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17080                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17081                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17082                                                                                                                                                                                                                                                               ; LABCELL_X33_Y22_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17083                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N27        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17084                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17085                                                                                                                                                                                                                                                               ; LABCELL_X37_Y21_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17086                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17087                                                                                                                                                                                                                                                               ; LABCELL_X43_Y20_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17088                                                                                                                                                                                                                                                               ; LABCELL_X36_Y14_N18        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17089                                                                                                                                                                                                                                                               ; LABCELL_X46_Y12_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17090                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17091                                                                                                                                                                                                                                                               ; LABCELL_X56_Y24_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17092                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N51       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17093                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17094                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N0         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17095                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17096                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17097                                                                                                                                                                                                                                                               ; LABCELL_X73_Y24_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17098                                                                                                                                                                                                                                                               ; LABCELL_X56_Y24_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17099                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17100                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17101                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17102                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N24       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17103                                                                                                                                                                                                                                                               ; LABCELL_X70_Y33_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17104                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17105                                                                                                                                                                                                                                                               ; LABCELL_X73_Y24_N42        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17106                                                                                                                                                                                                                                                               ; LABCELL_X55_Y23_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17107                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17108                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N9        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17109                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17110                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N12        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17111                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17112                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17113                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17114                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17115                                                                                                                                                                                                                                                               ; LABCELL_X71_Y30_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17116                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17117                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N57        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17118                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17119                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17120                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N3        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17121                                                                                                                                                                                                                                                               ; LABCELL_X64_Y30_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17122                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17123                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N3         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17124                                                                                                                                                                                                                                                               ; LABCELL_X55_Y23_N24        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17125                                                                                                                                                                                                                                                               ; LABCELL_X71_Y26_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17126                                                                                                                                                                                                                                                               ; LABCELL_X55_Y23_N30        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17127                                                                                                                                                                                                                                                               ; LABCELL_X71_Y26_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17128                                                                                                                                                                                                                                                               ; LABCELL_X55_Y23_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17129                                                                                                                                                                                                                                                               ; LABCELL_X71_Y26_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17130                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17131                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17132                                                                                                                                                                                                                                                               ; LABCELL_X56_Y23_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17133                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N48        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17134                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N48       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17135                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N15        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17136                                                                                                                                                                                                                                                               ; LABCELL_X55_Y23_N33        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17137                                                                                                                                                                                                                                                               ; LABCELL_X71_Y26_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17138                                                                                                                                                                                                                                                               ; LABCELL_X55_Y21_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17139                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17140                                                                                                                                                                                                                                                               ; LABCELL_X53_Y21_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17141                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y23_N45       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17142                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N51        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17143                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N36        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17144                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N45        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17145                                                                                                                                                                                                                                                               ; LABCELL_X55_Y20_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17146                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N6         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17147                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17148                                                                                                                                                                                                                                                               ; LABCELL_X55_Y22_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17149                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N39       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17150                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N21        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17151                                                                                                                                                                                                                                                               ; LABCELL_X56_Y22_N9         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17152                                                                                                                                                                                                                                                               ; LABCELL_X51_Y21_N54        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf~17153                                                                                                                                                                                                                                                               ; LABCELL_X56_Y24_N39        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr_t~0                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y19_N6         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr_t~0                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y19_N18        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|out[23]~0                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y19_N33        ; 68      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|start                                                                                                                                                                                                                                                                                          ; FF_X45_Y8_N50              ; 49      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|state.s2                                                                                                                                                                                                                                                                                       ; FF_X43_Y19_N5              ; 57      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                           ; LABCELL_X10_Y9_N54         ; 21      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                           ; FF_X7_Y6_N59               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                           ; FF_X7_Y6_N26               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                           ; FF_X9_Y6_N14               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                           ; FF_X12_Y9_N20              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                           ; FF_X12_Y9_N2               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                           ; FF_X11_Y9_N20              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                           ; FF_X11_Y9_N26              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                           ; FF_X10_Y9_N47              ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                        ; FF_X10_Y9_N50              ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                              ; LABCELL_X7_Y6_N57          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X7_Y4_N24          ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X7_Y4_N33          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                         ; FF_X7_Y5_N31               ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                        ; FF_X7_Y4_N59               ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y4_N30          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y4_N18          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X7_Y5_N30          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X7_Y4_N21          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X6_Y5_N54         ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                      ; FF_X1_Y3_N14               ; 130     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]~4                                         ; MLABCELL_X6_Y1_N3          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                           ; LABCELL_X4_Y3_N12          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                              ; FF_X2_Y2_N26               ; 51      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                              ; LABCELL_X2_Y3_N42          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                              ; MLABCELL_X6_Y2_N18         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                             ; MLABCELL_X6_Y2_N21         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~13                                             ; MLABCELL_X6_Y2_N30         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~15                                             ; MLABCELL_X6_Y2_N33         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~18                                             ; MLABCELL_X6_Y2_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~7                                                ; LABCELL_X2_Y3_N30          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~17                                               ; LABCELL_X7_Y2_N51          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                                 ; LABCELL_X1_Y2_N42          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                   ; LABCELL_X7_Y3_N24          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                         ; LABCELL_X1_Y2_N9           ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                       ; LABCELL_X1_Y4_N48          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                                       ; LABCELL_X1_Y4_N54          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~9                                       ; LABCELL_X1_Y4_N51          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~10                                      ; LABCELL_X1_Y4_N57          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~13                                      ; MLABCELL_X6_Y2_N57         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                         ; LABCELL_X2_Y3_N48          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                    ; LABCELL_X2_Y3_N51          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                           ; FF_X1_Y2_N14               ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                          ; FF_X1_Y2_N2                ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                           ; FF_X1_Y2_N41               ; 87      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                           ; FF_X1_Y2_N38               ; 96      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                    ; LABCELL_X1_Y2_N27          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                          ; FF_X1_Y3_N32               ; 96      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                        ; LABCELL_X7_Y3_N3           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                                                 ; PIN_V11                    ; 2910    ; Global Clock         ; GCLK4            ; --                        ;
; MIPI_PIXEL_CLK                                                                                                                               ; PIN_E8                     ; 421     ; Global Clock         ; GCLK15           ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 15      ; Global Clock         ; GCLK0            ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 1       ; Global Clock         ; GCLK11           ; --                        ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X89_Y0_N1 ; 13153   ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0         ; 1377    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[4]~3 ; 1348    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[5]~4 ; 1348    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[0]~7 ; 1348    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[1]~8 ; 1348    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[2]~5 ; 1339    ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|fifo_buf.raddr_a[3]~6 ; 1339    ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|A_mem_stall                               ; 843     ;
; RFS_WiFi:u0|altera_reset_controller:rst_controller|r_sync_rst                                                          ; 628     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[0]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[1]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[2]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[3]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[4]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[5]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[6]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[7]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[8]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|D8M_LUT:g_lut|NEW_MIPI_PIXEL_D[9]                             ; 600     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[8]            ; 515     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[0]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[1]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[2]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[3]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[4]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[5]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[6]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oB[7]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[0]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[1]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[2]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[3]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[4]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[5]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[6]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oG[7]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[0]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[1]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[2]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[3]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[4]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[5]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[6]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|oR[7]                                           ; 513     ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|full                  ; 512     ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_r:the_RFS_WiFi_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M10K_X26_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; RFS_WiFi:u0|RFS_WiFi_jtag_uart:jtag_uart|RFS_WiFi_jtag_uart_scfifo_w:the_RFS_WiFi_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_5k21:auto_generated|a_dpfifo_7p01:dpfifo|altsyncram_9bo1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M10K_X41_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_bht_module:RFS_WiFi_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_rvc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None ; M10K_X76_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_data_module:RFS_WiFi_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_66f1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None ; M10K_X69_Y8_N0, M10K_X69_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_tag_module:RFS_WiFi_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_7bc1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704     ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0     ; None ; M10K_X69_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_dc_victim_module:RFS_WiFi_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_dsc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None ; M10K_X69_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_data_module:RFS_WiFi_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_ubd1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None ; M10K_X69_Y5_N0, M10K_X76_Y5_N0, M10K_X69_Y6_N0, M10K_X76_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_ic_tag_module:RFS_WiFi_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_v2d1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None ; M10K_X76_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_nios2_oci:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_oci|RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem:the_RFS_WiFi_nios2_gen2_0_cpu_nios2_ocimem|RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram_module:RFS_WiFi_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_s471:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_a_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_1bc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X76_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_register_bank_b_module:RFS_WiFi_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_1bc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X76_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RFS_WiFi:u0|RFS_WiFi_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_06d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 35000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1120000 ; 35000                       ; 32                          ; --                          ; --                          ; 1120000             ; 144         ; 0     ; None ; M10K_X76_Y18_N0, M10K_X69_Y29_N0, M10K_X69_Y28_N0, M10K_X69_Y12_N0, M10K_X69_Y30_N0, M10K_X38_Y3_N0, M10K_X41_Y4_N0, M10K_X41_Y3_N0, M10K_X49_Y6_N0, M10K_X38_Y6_N0, M10K_X49_Y4_N0, M10K_X49_Y5_N0, M10K_X49_Y8_N0, M10K_X41_Y8_N0, M10K_X49_Y3_N0, M10K_X76_Y30_N0, M10K_X76_Y31_N0, M10K_X76_Y28_N0, M10K_X69_Y23_N0, M10K_X76_Y32_N0, M10K_X76_Y13_N0, M10K_X76_Y15_N0, M10K_X69_Y15_N0, M10K_X76_Y14_N0, M10K_X58_Y11_N0, M10K_X58_Y10_N0, M10K_X49_Y10_N0, M10K_X49_Y7_N0, M10K_X38_Y10_N0, M10K_X38_Y7_N0, M10K_X58_Y7_N0, M10K_X38_Y9_N0, M10K_X58_Y30_N0, M10K_X58_Y32_N0, M10K_X58_Y34_N0, M10K_X69_Y34_N0, M10K_X58_Y27_N0, M10K_X58_Y28_N0, M10K_X49_Y25_N0, M10K_X58_Y15_N0, M10K_X58_Y29_N0, M10K_X69_Y26_N0, M10K_X76_Y26_N0, M10K_X69_Y18_N0, M10K_X76_Y20_N0, M10K_X76_Y24_N0, M10K_X69_Y33_N0, M10K_X58_Y33_N0, M10K_X58_Y31_N0, M10K_X69_Y24_N0, M10K_X69_Y32_N0, M10K_X49_Y17_N0, M10K_X41_Y16_N0, M10K_X41_Y17_N0, M10K_X58_Y8_N0, M10K_X69_Y14_N0, M10K_X49_Y15_N0, M10K_X58_Y12_N0, M10K_X49_Y13_N0, M10K_X49_Y11_N0, M10K_X76_Y22_N0, M10K_X76_Y10_N0, M10K_X49_Y21_N0, M10K_X69_Y22_N0, M10K_X76_Y33_N0, M10K_X69_Y35_N0, M10K_X76_Y35_N0, M10K_X76_Y34_N0, M10K_X58_Y2_N0, M10K_X58_Y1_N0, M10K_X49_Y2_N0, M10K_X49_Y1_N0, M10K_X76_Y2_N0, M10K_X76_Y1_N0, M10K_X69_Y2_N0, M10K_X76_Y11_N0, M10K_X38_Y5_N0, M10K_X38_Y2_N0, M10K_X41_Y2_N0, M10K_X38_Y4_N0, M10K_X76_Y19_N0, M10K_X58_Y23_N0, M10K_X76_Y21_N0, M10K_X76_Y23_N0, M10K_X41_Y14_N0, M10K_X49_Y14_N0, M10K_X41_Y15_N0, M10K_X41_Y6_N0, M10K_X69_Y21_N0, M10K_X69_Y20_N0, M10K_X69_Y19_N0, M10K_X69_Y11_N0, M10K_X69_Y13_N0, M10K_X38_Y8_N0, M10K_X38_Y11_N0, M10K_X41_Y13_N0, M10K_X41_Y11_N0, M10K_X38_Y13_N0, M10K_X76_Y17_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X76_Y12_N0, M10K_X58_Y17_N0, M10K_X49_Y24_N0, M10K_X49_Y22_N0, M10K_X58_Y24_N0, M10K_X49_Y12_N0, M10K_X49_Y23_N0, M10K_X69_Y3_N0, M10K_X58_Y3_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X69_Y4_N0, M10K_X58_Y4_N0, M10K_X41_Y1_N0, M10K_X41_Y10_N0, M10K_X76_Y9_N0, M10K_X69_Y1_N0, M10K_X58_Y25_N0, M10K_X58_Y26_N0, M10K_X76_Y29_N0, M10K_X58_Y16_N0, M10K_X76_Y27_N0, M10K_X58_Y22_N0, M10K_X58_Y21_N0, M10K_X58_Y19_N0, M10K_X58_Y14_N0, M10K_X58_Y18_N0, M10K_X41_Y9_N0, M10K_X49_Y9_N0, M10K_X41_Y7_N0, M10K_X58_Y9_N0, M10K_X69_Y25_N0, M10K_X76_Y16_N0, M10K_X69_Y27_N0, M10K_X76_Y25_N0, M10K_X41_Y12_N0, M10K_X49_Y20_N0, M10K_X41_Y18_N0, M10K_X58_Y20_N0, M10K_X58_Y13_N0, M10K_X49_Y19_N0, M10K_X49_Y16_N0, M10K_X49_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 307200       ; 10           ; 307200       ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 3072000 ; 307200                      ; 10                          ; 307200                      ; 10                          ; 3072000             ; 375         ; 0     ; None ; M10K_X38_Y47_N0, M10K_X26_Y30_N0, M10K_X26_Y32_N0, M10K_X14_Y29_N0, M10K_X38_Y31_N0, M10K_X41_Y20_N0, M10K_X38_Y69_N0, M10K_X41_Y62_N0, M10K_X49_Y30_N0, M10K_X38_Y76_N0, M10K_X14_Y76_N0, M10K_X5_Y55_N0, M10K_X41_Y60_N0, M10K_X49_Y70_N0, M10K_X26_Y76_N0, M10K_X49_Y63_N0, M10K_X41_Y74_N0, M10K_X41_Y46_N0, M10K_X38_Y16_N0, M10K_X49_Y76_N0, M10K_X26_Y14_N0, M10K_X14_Y56_N0, M10K_X26_Y13_N0, M10K_X5_Y35_N0, M10K_X14_Y31_N0, M10K_X41_Y28_N0, M10K_X38_Y15_N0, M10K_X14_Y18_N0, M10K_X41_Y27_N0, M10K_X41_Y26_N0, M10K_X38_Y24_N0, M10K_X26_Y20_N0, M10K_X5_Y34_N0, M10K_X14_Y30_N0, M10K_X26_Y70_N0, M10K_X26_Y12_N0, M10K_X26_Y72_N0, M10K_X14_Y19_N0, M10K_X5_Y43_N0, M10K_X14_Y37_N0, M10K_X26_Y9_N0, M10K_X14_Y12_N0, M10K_X26_Y23_N0, M10K_X41_Y49_N0, M10K_X49_Y48_N0, M10K_X26_Y18_N0, M10K_X41_Y59_N0, M10K_X49_Y54_N0, M10K_X26_Y5_N0, M10K_X14_Y55_N0, M10K_X26_Y45_N0, M10K_X14_Y52_N0, M10K_X41_Y57_N0, M10K_X26_Y56_N0, M10K_X41_Y41_N0, M10K_X49_Y27_N0, M10K_X26_Y59_N0, M10K_X26_Y17_N0, M10K_X26_Y49_N0, M10K_X26_Y22_N0, M10K_X5_Y4_N0, M10K_X14_Y22_N0, M10K_X41_Y34_N0, M10K_X26_Y3_N0, M10K_X14_Y16_N0, M10K_X49_Y35_N0, M10K_X14_Y9_N0, M10K_X14_Y11_N0, M10K_X41_Y39_N0, M10K_X14_Y36_N0, M10K_X26_Y44_N0, M10K_X49_Y42_N0, M10K_X14_Y3_N0, M10K_X41_Y48_N0, M10K_X38_Y23_N0, M10K_X41_Y51_N0, M10K_X49_Y29_N0, M10K_X26_Y33_N0, M10K_X41_Y35_N0, M10K_X38_Y12_N0, M10K_X38_Y20_N0, M10K_X41_Y72_N0, M10K_X41_Y73_N0, M10K_X26_Y24_N0, M10K_X26_Y62_N0, M10K_X49_Y72_N0, M10K_X14_Y5_N0, M10K_X38_Y72_N0, M10K_X26_Y64_N0, M10K_X14_Y72_N0, M10K_X38_Y63_N0, M10K_X26_Y73_N0, M10K_X14_Y46_N0, M10K_X14_Y60_N0, M10K_X49_Y60_N0, M10K_X26_Y16_N0, M10K_X38_Y68_N0, M10K_X5_Y5_N0, M10K_X14_Y7_N0, M10K_X14_Y21_N0, M10K_X5_Y73_N0, M10K_X14_Y8_N0, M10K_X5_Y6_N0, M10K_X26_Y26_N0, M10K_X26_Y8_N0, M10K_X14_Y10_N0, M10K_X14_Y20_N0, M10K_X14_Y38_N0, M10K_X38_Y27_N0, M10K_X5_Y47_N0, M10K_X26_Y4_N0, M10K_X14_Y73_N0, M10K_X5_Y38_N0, M10K_X49_Y75_N0, M10K_X41_Y36_N0, M10K_X26_Y40_N0, M10K_X38_Y28_N0, M10K_X38_Y29_N0, M10K_X38_Y62_N0, M10K_X49_Y74_N0, M10K_X38_Y48_N0, M10K_X38_Y71_N0, M10K_X38_Y79_N0, M10K_X26_Y53_N0, M10K_X5_Y52_N0, M10K_X41_Y67_N0, M10K_X5_Y78_N0, M10K_X26_Y63_N0, M10K_X49_Y65_N0, M10K_X49_Y39_N0, M10K_X38_Y59_N0, M10K_X14_Y74_N0, M10K_X26_Y74_N0, M10K_X38_Y51_N0, M10K_X38_Y57_N0, M10K_X5_Y36_N0, M10K_X26_Y28_N0, M10K_X41_Y30_N0, M10K_X14_Y70_N0, M10K_X38_Y30_N0, M10K_X38_Y34_N0, M10K_X49_Y34_N0, M10K_X38_Y46_N0, M10K_X49_Y28_N0, M10K_X14_Y34_N0, M10K_X26_Y35_N0, M10K_X5_Y48_N0, M10K_X5_Y40_N0, M10K_X41_Y69_N0, M10K_X26_Y29_N0, M10K_X49_Y51_N0, M10K_X14_Y71_N0, M10K_X41_Y37_N0, M10K_X41_Y38_N0, M10K_X26_Y37_N0, M10K_X38_Y37_N0, M10K_X38_Y75_N0, M10K_X41_Y76_N0, M10K_X26_Y48_N0, M10K_X49_Y66_N0, M10K_X26_Y80_N0, M10K_X49_Y46_N0, M10K_X41_Y56_N0, M10K_X49_Y68_N0, M10K_X26_Y58_N0, M10K_X49_Y62_N0, M10K_X14_Y80_N0, M10K_X14_Y44_N0, M10K_X14_Y61_N0, M10K_X41_Y79_N0, M10K_X14_Y63_N0, M10K_X14_Y64_N0, M10K_X14_Y57_N0, M10K_X14_Y39_N0, M10K_X14_Y58_N0, M10K_X14_Y53_N0, M10K_X41_Y77_N0, M10K_X5_Y39_N0, M10K_X26_Y42_N0, M10K_X38_Y41_N0, M10K_X14_Y65_N0, M10K_X26_Y57_N0, M10K_X14_Y51_N0, M10K_X41_Y52_N0, M10K_X5_Y45_N0, M10K_X5_Y41_N0, M10K_X5_Y77_N0, M10K_X38_Y80_N0, M10K_X41_Y29_N0, M10K_X26_Y39_N0, M10K_X38_Y14_N0, M10K_X5_Y12_N0, M10K_X38_Y19_N0, M10K_X49_Y61_N0, M10K_X5_Y50_N0, M10K_X41_Y19_N0, M10K_X49_Y59_N0, M10K_X41_Y58_N0, M10K_X5_Y7_N0, M10K_X49_Y50_N0, M10K_X49_Y55_N0, M10K_X38_Y60_N0, M10K_X26_Y52_N0, M10K_X38_Y61_N0, M10K_X26_Y43_N0, M10K_X41_Y23_N0, M10K_X49_Y57_N0, M10K_X5_Y54_N0, M10K_X14_Y54_N0, M10K_X26_Y2_N0, M10K_X14_Y4_N0, M10K_X5_Y32_N0, M10K_X5_Y14_N0, M10K_X5_Y3_N0, M10K_X14_Y6_N0, M10K_X41_Y32_N0, M10K_X5_Y8_N0, M10K_X5_Y10_N0, M10K_X14_Y24_N0, M10K_X5_Y37_N0, M10K_X26_Y34_N0, M10K_X5_Y42_N0, M10K_X26_Y7_N0, M10K_X26_Y41_N0, M10K_X38_Y18_N0, M10K_X49_Y52_N0, M10K_X5_Y75_N0, M10K_X38_Y32_N0, M10K_X41_Y24_N0, M10K_X38_Y22_N0, M10K_X38_Y25_N0, M10K_X41_Y54_N0, M10K_X14_Y77_N0, M10K_X38_Y77_N0, M10K_X41_Y25_N0, M10K_X38_Y73_N0, M10K_X41_Y22_N0, M10K_X49_Y49_N0, M10K_X38_Y74_N0, M10K_X41_Y21_N0, M10K_X5_Y76_N0, M10K_X26_Y69_N0, M10K_X26_Y79_N0, M10K_X49_Y77_N0, M10K_X49_Y53_N0, M10K_X38_Y38_N0, M10K_X41_Y50_N0, M10K_X14_Y23_N0, M10K_X5_Y33_N0, M10K_X14_Y27_N0, M10K_X14_Y62_N0, M10K_X41_Y78_N0, M10K_X38_Y33_N0, M10K_X49_Y26_N0, M10K_X41_Y31_N0, M10K_X38_Y21_N0, M10K_X14_Y35_N0, M10K_X14_Y47_N0, M10K_X38_Y35_N0, M10K_X26_Y71_N0, M10K_X38_Y45_N0, M10K_X49_Y41_N0, M10K_X41_Y80_N0, M10K_X41_Y75_N0, M10K_X38_Y40_N0, M10K_X41_Y40_N0, M10K_X38_Y42_N0, M10K_X41_Y47_N0, M10K_X49_Y67_N0, M10K_X5_Y80_N0, M10K_X38_Y78_N0, M10K_X5_Y49_N0, M10K_X26_Y75_N0, M10K_X38_Y56_N0, M10K_X38_Y49_N0, M10K_X14_Y79_N0, M10K_X49_Y47_N0, M10K_X38_Y65_N0, M10K_X41_Y71_N0, M10K_X5_Y79_N0, M10K_X49_Y73_N0, M10K_X26_Y65_N0, M10K_X41_Y45_N0, M10K_X41_Y66_N0, M10K_X5_Y53_N0, M10K_X5_Y46_N0, M10K_X38_Y58_N0, M10K_X14_Y59_N0, M10K_X26_Y67_N0, M10K_X38_Y53_N0, M10K_X49_Y45_N0, M10K_X14_Y41_N0, M10K_X41_Y65_N0, M10K_X41_Y55_N0, M10K_X14_Y50_N0, M10K_X41_Y53_N0, M10K_X14_Y69_N0, M10K_X14_Y43_N0, M10K_X5_Y51_N0, M10K_X49_Y78_N0, M10K_X49_Y33_N0, M10K_X14_Y42_N0, M10K_X26_Y46_N0, M10K_X14_Y32_N0, M10K_X41_Y33_N0, M10K_X49_Y64_N0, M10K_X14_Y66_N0, M10K_X26_Y36_N0, M10K_X41_Y64_N0, M10K_X14_Y68_N0, M10K_X49_Y56_N0, M10K_X26_Y68_N0, M10K_X49_Y69_N0, M10K_X38_Y64_N0, M10K_X26_Y61_N0, M10K_X41_Y68_N0, M10K_X49_Y38_N0, M10K_X49_Y58_N0, M10K_X41_Y70_N0, M10K_X26_Y60_N0, M10K_X38_Y66_N0, M10K_X38_Y55_N0, M10K_X14_Y40_N0, M10K_X38_Y67_N0, M10K_X41_Y63_N0, M10K_X41_Y61_N0, M10K_X38_Y52_N0, M10K_X49_Y31_N0, M10K_X49_Y32_N0, M10K_X41_Y42_N0, M10K_X49_Y40_N0, M10K_X26_Y51_N0, M10K_X26_Y31_N0, M10K_X49_Y71_N0, M10K_X38_Y36_N0, M10K_X38_Y70_N0, M10K_X49_Y36_N0, M10K_X38_Y50_N0, M10K_X5_Y44_N0, M10K_X14_Y33_N0, M10K_X5_Y11_N0, M10K_X5_Y13_N0, M10K_X26_Y27_N0, M10K_X26_Y77_N0, M10K_X26_Y54_N0, M10K_X26_Y19_N0, M10K_X26_Y55_N0, M10K_X26_Y66_N0, M10K_X14_Y25_N0, M10K_X5_Y74_N0, M10K_X26_Y47_N0, M10K_X14_Y67_N0, M10K_X26_Y50_N0, M10K_X26_Y78_N0, M10K_X38_Y39_N0, M10K_X14_Y17_N0, M10K_X14_Y75_N0, M10K_X26_Y15_N0, M10K_X38_Y54_N0, M10K_X14_Y14_N0, M10K_X14_Y13_N0, M10K_X14_Y49_N0, M10K_X14_Y15_N0, M10K_X14_Y78_N0, M10K_X26_Y25_N0, M10K_X38_Y26_N0, M10K_X26_Y21_N0, M10K_X26_Y10_N0, M10K_X14_Y26_N0, M10K_X26_Y38_N0, M10K_X14_Y28_N0, M10K_X14_Y48_N0, M10K_X26_Y11_N0, M10K_X14_Y45_N0, M10K_X38_Y17_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; None ; M10K_X38_Y43_N0, M10K_X49_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; None ; M10K_X41_Y43_N0, M10K_X41_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RAW2RGB_J:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_87k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960   ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 2           ; 0     ; None ; M10K_X38_Y44_N0, M10K_X49_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Independent 18x18 plus 36       ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 5           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 6           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                        ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RFS_WiFi:u0|RFS_WiFi_nios2_gen2_0:nios2_gen2_0|RFS_WiFi_nios2_gen2_0_cpu:cpu|RFS_WiFi_nios2_gen2_0_cpu_mult_cell:the_RFS_WiFi_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y6_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|Mult2~mac                                                                                                                                                                                                                              ; Independent 18x18 plus 36 ; DSP_X54_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|Add0~8                                                                                                                                                                                                                                 ; Sum of two 18x18          ; DSP_X54_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 48,991 / 289,320 ( 17 % ) ;
; C12 interconnects                           ; 1,377 / 13,420 ( 10 % )   ;
; C2 interconnects                            ; 13,721 / 119,108 ( 12 % ) ;
; C4 interconnects                            ; 9,353 / 56,300 ( 17 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,537 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 7,985 / 84,580 ( 9 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,694 / 12,676 ( 13 % )   ;
; R14/C12 interconnect drivers                ; 2,383 / 20,720 ( 12 % )   ;
; R3 interconnects                            ; 18,329 / 130,992 ( 14 % ) ;
; R6 interconnects                            ; 32,510 / 266,960 ( 12 % ) ;
; Spine clocks                                ; 34 / 360 ( 9 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 108          ; 0            ; 108          ; 0            ; 0            ; 112       ; 108          ; 0            ; 112       ; 112       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 112          ; 4            ; 112          ; 112          ; 0         ; 4            ; 112          ; 0         ; 0         ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 94           ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2USB_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_RST_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_UART0_RTS      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_UART0_TX       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BT_UART_RX          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BT_UART_TX          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LSENSOR_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_CS_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_FSYNC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_INT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RH_TEMP_DRDY_n      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2USB_CTS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2USB_RTS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2USB_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_EN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_UART1_RX       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BT_KEY              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LSENSOR_SCL         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LSENSOR_SDA         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_AD0_SDO         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_SCL_SCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MPU_SDA_SDI         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RH_TEMP_I2C_SCL     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RH_TEMP_I2C_SDA     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TMD_D[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_UART0_RX       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WIFI_UART0_CTS      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                   ; Destination Clock(s)                                                                                 ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
; FPGA_CLK1_50,pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 2601.0            ;
; altera_reserved_tck                                                                                               ; altera_reserved_tck                                                                                  ; 521.0             ;
; FPGA_CLK1_50                                                                                                      ; FPGA_CLK1_50                                                                                         ; 401.1             ;
+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                             ; Destination Register                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|RESET_DELAY:dl|READY0                              ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|Data_Count[0]   ; 6.612             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[1] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.842             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[6] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.840             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[4] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.811             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[9] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.809             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[8] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.787             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[7] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.780             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[2] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.713             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[0] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.625             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[5] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.569             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|rd_addr[3] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 5.493             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[29]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.284             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[31]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.232             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[27]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.227             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[19]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.201             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[13]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.189             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[14]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.184             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[18]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.179             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[28]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.135             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[30]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.121             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[16]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.086             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[9]                          ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.042             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[11]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 5.009             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[17]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.995             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[10]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.882             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[15]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.853             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[24]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.849             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[8]                          ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.849             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[12]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.830             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[23]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.822             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[26]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.808             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[25]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.799             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[2] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.659             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.659             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[1] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.659             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[5] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.643             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[3] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.643             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[4] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.643             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[8] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.632             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[6] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.632             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[7] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.632             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[21]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.596             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[22]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.595             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[9] ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 4.576             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUTO_FOCUS_ON:u9|PULSE[20]                         ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 4.165             ;
; KEY[1]                                                                                                      ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 3.414             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[10]                       ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[9]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[8]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[6]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[5]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[4]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[3]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[2]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[10]                       ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[9]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[7]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[6]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[5]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|H_Cont[8]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|V_Cont[7]                        ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|tracking:tracking_dut|fifo:fifo_in_inst|wr_addr[0] ; 2.812             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[1]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[1]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[0]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[0]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[3]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[3]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[2]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[2]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[5]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[5]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[4]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[4]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[7]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[7]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[6]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[6]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[14]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[14]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[13]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[13]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[12]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[12]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[11]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[11]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[9]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[9]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[10]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[10]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[8]                 ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[8]             ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[16]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[16]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[15]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[15]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[18]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[18]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[17]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[17]            ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[21]                ; painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[19]            ; 2.126             ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "WiFi_Network_Time"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|general[1].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: e:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning: RST port on the PLL is not properly connected on instance painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: e:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G11
    Info (11162): painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VIDEO_PLL:pll2|VIDEO_PLL_0002:video_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 13175 fanout uses global clock CLKCTRL_G9
    Info (11162): painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|AUDIO_PLL:pll1|AUDIO_PLL_0002:audio_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 14 fanout uses global clock CLKCTRL_G0
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 3092 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): MIPI_PIXEL_CLK~inputCLKENA0 with 424 fanout uses global clock CLKCTRL_G14
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver MIPI_PIXEL_CLK~inputCLKENA0, placed at CLKCTRL_G14
        Info (179012): Refclk input I/O pad MIPI_PIXEL_CLK is placed onto PIN_E8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'RFS_WiFi/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'RFS_WiFi/synthesis/submodules/RFS_WiFi_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'WiFi_Network_Time.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 4 -multiply_by 25 -duty_cycle 50.00 -name {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 204 -duty_cycle 50.00 -name {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_VS is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_HS
Warning (332060): Node: MIPI_PIXEL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|ON_CHIP_FRAM:fra|FRAM_BUFF:GG|altsyncram:altsyncram_component|altsyncram_kmj1:auto_generated|ram_block1a312~porta_memory_reg is being clocked by MIPI_PIXEL_CLK
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_VS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|VGA_Controller:u1|oVGA_VS
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|MIPI_BRIDGE_CONFIG_RELEASE is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|MIPI_CAMERA_RELAESE is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[0] is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_f[4]~17 is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|VCM_I2C:i2c2|rTR_IN~1 is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|FOCUS_ADJ:adl|I2C_DELAY:i2c|READY
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|HDMI_I2C_WRITE_WDATA:wrd|CNT[2] is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK
Warning (332060): Node: painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|lrclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|SIN_Cont[0] is being clocked by painting_top:pt|DE10_NANO_D8M_RTL:DE10_NANO_D8M_RTL_INST|HDMI_TX_AD7513:hdmi|AUDIO_IF:u_AVG|lrclk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    3.200 pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):  652.800 pt|DE10_NANO_D8M_RTL_INST|pll1|audio_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   50.000 pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   40.000 pt|DE10_NANO_D8M_RTL_INST|pll2|video_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:24
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:45
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:17
Info (11888): Total time spent on timing analysis during the Fitter is 64.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:02
Warning (169064): Following 23 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HDMI_I2S has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 55
    Info (169065): Pin HDMI_LRCLK has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 56
    Info (169065): Pin HDMI_SCLK has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 58
    Info (169065): Pin MIPI_I2C_SCL has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 71
    Info (169065): Pin CAMERA_I2C_SCL has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 67
    Info (169065): Pin HDMI_I2C_SCL has a permanently enabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 53
    Info (169065): Pin HDMI_MCLK has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 57
    Info (169065): Pin BT_KEY has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 23
    Info (169065): Pin LSENSOR_SCL has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 27
    Info (169065): Pin LSENSOR_SDA has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 28
    Info (169065): Pin MPU_AD0_SDO has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 29
    Info (169065): Pin MPU_SCL_SCLK has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 33
    Info (169065): Pin MPU_SDA_SDI has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 34
    Info (169065): Pin RH_TEMP_I2C_SCL has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 36
    Info (169065): Pin RH_TEMP_I2C_SDA has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 37
    Info (169065): Pin TMD_D[0] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[1] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[2] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[3] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[4] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[5] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[6] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
    Info (169065): Pin TMD_D[7] has a permanently disabled output enable File: E:/CE392/DE10_Nano_Merge/WiFi_Network_Time.v Line: 38
Info (144001): Generated suppressed messages file E:/CE392/DE10_Nano_Merge/output_files/WiFi_Network_Time.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 6982 megabytes
    Info: Processing ended: Tue May 24 21:21:18 2022
    Info: Elapsed time: 00:06:14
    Info: Total CPU time (on all processors): 00:15:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/CE392/DE10_Nano_Merge/output_files/WiFi_Network_Time.fit.smsg.


