Si/SiO2介面。RVS試驗中所使用的電流影像模組
量測範圍為 5× 10-13 to 1× 10-10 安培。RVS的施加
電壓範圍為 0 ~ 10 V。CVS之施加電壓為 6V，並
取不同的限制電流，以觀察限制電流對介電層電
壓-電流特性的影響。 
 
本年度的研究成果如下:  
A. 共計發表 5篇期刊及研討會論文:  
  1. Y.L. Wu and S.T. Lin, “Post-Breakdown Oxide 
Voltage Oscillation in Ultra-Thin SiO2 under 
Nano-Scaled Repetitive Ramped Voltage 
Stress,” Electronics Lett., Vol. 42, no. 2, pp.118 
-119, 2006. 
  2. Y.L. Wu and S.T. Lin, “Two-Trap-Assisted 
Tunneling Model for Post-breakdown I-V 
Characteristics in Ultra-Thin Silicon Dioxide,” 
IEEE Trans. Device and Materials Reliability, 
Vol. 6, No. 1, pp. 75-80, 2006. 
  3. Y.L. Wu, T.Y. Cheng, and H.F. Chen, 
“Degradation in Hafnium Oxynitride (HfNO) 
High-k Dielectric under Nano-scaled Ramped 
Voltage Stress by Using Conductive Atomic 
Froce Microscopy,” ECS Transactions, Vol. 2, 
No. 1, pp. 267-272, 2006. 
  4. Y.L. Wu, and S.T. Lin, “Breakdown Spots 
Propagation in Ultra-thin SiO2 films under 
Repetitive Ramped Voltage Stress by 
Conductive Atomic Force Microscopy,” 
International 2nd Symposium on Point Defects 
and Nonstoichiometry, ISPN2005, Oct. 4-6, 
2005. 
  5. Y.L. Wu, T.Y. Cheng, and H.F. Chen, 
“Degradation in Hafnium Oxynitride (HfNO) 
High-k Dielectric under Nano-scaled Ramped 
Voltage Stress by Using Conductive Atomic 
Force Microscopy,” International Symposium 
on Dielectrics for Nanosystems: Materials 
Science, Processing, Reliability, and 
Manufacturing at the 209th Meeting of ECS - 
Denver, Colorado (May 7-12, 2006). 
B.  指導兩位碩士班學生畢業: 
1. 陳輝峯 – 在奈米尺度應力下觀察高介電
係數介電質氮氧化鉿之退化特性(The 
degradation of HfOxNy dielectric under 
nano-scale stress) 國立暨南國際大學電機
工程學系碩士論文，民國九十五年六月。 
2. 張淙旻 – 以傳導式原子力顯微鏡研究經
輻射照射後極薄氧化層在奈米應力作用下
之行為(The Study of Post-Irradiation 
Behavior of Ultra-Thin Oxide under 
Nano-Scale Stress by using Conductive 
Atomic Force Microscopy) 國立暨南國際大
學電機工程學系碩士論文，民國九十五年
六月。 
 
五、結果與討論： 
圖一為厚度 3.4nm 二氧化矽之典型 RVS電壓-電
流特性曲線。其中 RVS1的特性基本上與
Fowler-Nordheim (FN)穿隧相吻合[9]。在經過數次
RVS後，電流-電壓曲線位移到較小的電壓，且有
崩潰的現象發生。電流-電壓曲線位移的現象是由
於應力施加的同時，氧化層內已遭到破壞，並產
生缺陷以及一些不穩定的電流路徑。若我們定義
當電流達到 1pA時為門檻電壓 Vth，並找出 Vth
與 RVS次數的關係，(如圖二)，我們可以很輕易
的發現 Vth在發生崩潰時大量的減小，若我們繼
續針對崩潰後的氧化層施加 RVS，則 Vth呈現震
盪的趨勢。崩潰時 Vth的大量減小應是由於氧化
層結構遭受破壞而造成氧化層的傳導率增加
[10]，而崩潰後的的 Vth震盪行為應是由於缺陷本
身的補陷半徑改變而造造成電流變化[11,12]。 
 
0 1 2 3 4 5 6 7
1
10
100
 
C
ur
re
nt
 (p
A)
VTip (V)
9th RVS
  BD 2nd RVS
1st RVS
 
圖一、以傳導式顯微鏡量測 3.4nm二氧化矽薄膜
之典型電流-電壓特性曲線 
 
0 5 10 15 20
0
1
2
3
4
5
6
 
 
V t
h (
V)
No. of RVS  
圖二、RVS次數與門檻電壓 Vth之關係圖。我們
定義電流為 1pA之對應電壓為門檻電壓 
 
以C-AFM量測氧化層退化與崩潰的另一個好處是
我們可以得到受應力地區的表面形貌以及電流影
像。圖三 (a)、(b)分別為氧化層在第一次 RVS後
的表面形貌以及電流影像。圖四(a)、(b)則分別為
氧化層崩潰後的表面形貌與電流影像。很明顯
的，崩潰後的區域可由電流影像很清楚地分辨出
來，因其崩潰前後的電流變化非常大。而表面影
像則由於其崩潰前後的圖形相差不大，我們無法
清楚地分辨出崩潰的區域。由以上的結果我們可
