 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0 ; SLCCONF0 ; clk ; rst ;;;; [31:19]; 23'b0; RO   ;;;;
;;;;;; slc0_wr_retry_mask_en; [18] ; 1'b1 ; R/W ;;;;
;;;;;;; [17:16]; 2'b0 ; RO   ;;;;
;;;;;; slc0_token_sel; [15]; 1'h1 ; R/W ;;;;
;;;;;; slc0_token_auto_clr; [14]; 1'h1 ; R/W ;;;;
;;;;;; slc0_txdata_burst_en ; [13] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_txdscr_burst_en ; [12] ; 1'b1; R/W ;;;;
;;;;;; slc0_txlink_auto_ret; [11] ; 1'h1 ; R/W ;;;;
;;;;;; slc0_rxlink_auto_ret; [10] ; 1'h1 ; R/W ;;;;
;;;;;; slc0_rxdata_burst_en ; [9] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_rxdscr_burst_en ; [8] ; 1'b1; R/W ;;;;
;;;;;; slc0_rx_no_restart_clr ; [7] ; 1'b0 ; R/W ;;;;
;;;;;; slc0_rx_auto_wrback ; [6] ; 1'b0 ; R/W ;;;;
;;;;;; slc0_rx_loop_test ; [5] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_tx_loop_test ; [4] ; 1'b1; R/W ;;;;
;;;;;; slc_ahbm_rst ; [3] ; 1'b0 ; R/W ;;;;
;;;;;; slc_ahbm_fifo_rst ; [2] ; 1'b0 ; R/W ;;;;
;;;;;; slc0_rx_rst ; [1] ; 1'b0 ; R/W ;;;;
;;;;;; slc0_tx_rst ; [0] ; 1'h0 ; R/W ;;;;
 0x4 ; SLC0INT_RAW ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;; INT_RAW ;
;;;; Not ;; slc0_host_pop_eof_err_int_raw; [27]; 1'b0 ; RO   ; slc0_host_pop_eof_err/1'b1 ; slc0_host_pop_eof_err_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_quick_eof_int_raw ; [26] ; 1'b0 ; RO   ; slc0_rx_quick_eof/1'b1 ; slc0_rx_quick_eof_int_clr/1'b0 ;;
;;;; Not ;; cmd_dtc_int_raw ; [25] ; 1'b0 ; RO   ; cmd_dtc/1'b1 ; cmd_dtc_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_err_eof_int_raw ; [24] ; 1'b0 ; RO   ; slc0_tx_err_eof/1'b1 ; slc0_tx_err_eof_int_clr/1'b0 ;;
;;;; Not ;; slc0_wr_retry_done_int_raw ; [23] ; 1'b0 ; RO   ; slc0_wr_retry_mask_done/1'b1 ; slc0_wr_retry_done_int_clr/1'b0 ;;
;;;; Not ;; slc0_host_rd_ack_int_raw ; [22] ; 1'b0 ; RO   ; slc0_host_rd_ack/1'b1 ; slc0_host_rd_ack_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_dscr_empty_int_raw ; [21] ; 1'b0 ; RO   ; slc0_txlink_dscr_empty/1'b1 ; slc0_tx_dscr_empty_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_dscr_err_int_raw ; [20] ; 1'b0 ; RO   ; slc0_rxlink_dscr_error/1'b1 ; slc0_rx_dscr_err_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_dscr_err_int_raw ; [19] ; 1'b0 ; RO   ; slc0_txlink_dscr_error/1'b1 ; slc0_tx_dscr_err_int_clr/1'b0 ;;
;;;; Not ;; slc0_tohost_int_raw ; [18] ; 1'b0 ; RO   ; slc0_host_int/1'b1 ; slc0_tohost_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_eof_int_raw ; [17] ; 1'b0 ; RO   ; slc0_rx_eof/1'b1 ; slc0_rx_eof_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_done_int_raw ; [16] ; 1'b0 ; RO   ; slc0_rx_done/1'b1 ; slc0_rx_done_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_suc_eof_int_raw ; [15] ; 1'b0 ; RO   ; slc0_tx_suc_eof/1'b1 ; slc0_tx_suc_eof_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_done_int_raw ; [14] ; 1'b0 ; RO   ; slc0_tx_done/1'b1 ; slc0_tx_done_int_clr/1'b0 ;;
;;;; Not ;; slc0_token1_1to0_int_raw ; [13] ; 1'b0 ; RO   ; slc0_token1_1to0/1'b1 ; slc0_token1_1to0_int_clr/1'b0 ;;
;;;; Not ;; slc0_token0_1to0_int_raw ; [12] ; 1'b0 ; RO   ; slc0_token0_1to0/1'b1 ; slc0_token0_1to0_int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_ovf_int_raw ; [11] ; 1'b0 ; RO   ; slc0_tx_ovf/1'b1 ; slc0_tx_ovf_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_udf_int_raw ; [10] ; 1'b0 ; RO   ; slc0_rx_udf/1'b1 ; slc0_rx_udf  _int_clr/1'b0 ;;
;;;; Not ;; slc0_tx_start_int_raw ; [9] ; 1'b0 ; RO   ; slc0_tx_start/1'b1 ; slc0_tx_start_int_clr/1'b0 ;;
;;;; Not ;; slc0_rx_start_int_raw ; [8] ; 1'b0 ; RO   ; slc0_rx_start/1'b1 ; slc0_rx_start_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit7_int_raw ; [7] ; 1'b0 ; RO   ; slc_frhost_intvec_bit7/1'b1 ; slc_frhost_bit7_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit6_int_raw ; [6] ; 1'b0 ; RO   ; slc_frhost_intvec_bit6/1'b1 ; slc_frhost_bit6_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit5_int_raw ; [5] ; 1'b0 ; RO   ; slc_frhost_intvec_bit5/1'b1 ; slc_frhost_bit5_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit4_int_raw ; [4] ; 1'b0 ; RO   ; slc_frhost_intvec_bit4/1'b1 ; slc_frhost_bit4_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit3_int_raw ; [3] ; 1'b0 ; RO   ; slc_frhost_intvec_bit3/1'b1 ; slc_frhost_bit3_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit2_int_raw ; [2] ; 1'b0 ; RO   ; slc_frhost_intvec_bit2/1'b1 ; slc_frhost_bit2_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit1_int_raw ; [1] ; 1'b0 ; RO   ; slc_frhost_intvec_bit1/1'b1 ; slc_frhost_bit1_int_clr/1'b0 ;;
;;;; Not ;; slc_frhost_bit0_int_raw ; [0] ; 1'b0 ; RO   ; slc_frhost_intvec_bit0/1'b1 ; slc_frhost_bit0_int_clr/1'b0 ;;
 0x8 ; SLC0INT_ST ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;; INT_ST ;
;;;; Not ;; slc0_host_pop_eof_err_int_st; [27]; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_quick_eof_int_st ; [26] ; 1'b0 ; RO   ;;;;
;;;; Not ;; cmd_dtc_int_st; [25] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_err_eof_int_st ; [24] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_wr_retry_done_int_st ; [23] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_host_rd_ack_int_st; [22] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_dscr_empty_int_st ; [21] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_dscr_err_int_st ; [20] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_dscr_err_int_st ; [19] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tohost_int_st ; [18] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_eof_int_st ; [17] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_done_int_st ; [16] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_suc_eof_int_st ; [15] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_done_int_st ; [14] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_token1_1to0_int_st ; [13] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_token0_1to0_int_st ; [12] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_ovf_int_st ; [11] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_udf_int_st ; [10] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_start_int_st ; [9] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_start_int_st ; [8] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit7_int_st ; [7] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit6_int_st ; [6] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit5_int_st ; [5] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit4_int_st ; [4] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit3_int_st ; [3] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit2_int_st ; [2] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit1_int_st ; [1] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit0_int_st ; [0] ; 1'b0 ; RO   ;;;;
 0xC ; SLC0INT_ENA ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;;;
;;;; Not ;; slc0_host_pop_eof_err_int_ena; [27]; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_quick_eof_int_ena ; [26] ; 1'b0 ; R/W ;;;;
;;;; Not ;; cmd_dtc_int_ena; [25] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_err_eof_int_ena ; [24] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_wr_retry_done_int_ena; [23] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_host_rd_ack_int_ena; [22] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_dscr_empty_int_ena ; [21] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_dscr_err_int_ena ; [20] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_dscr_err_int_ena ; [19] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tohost_int_ena ; [18] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_eof_int_ena ; [17] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_done_int_ena ; [16] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_suc_eof_int_ena ; [15] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_done_int_ena ; [14] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_token1_1to0_int_ena ; [13] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_token0_1to0_int_ena ; [12] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_ovf_int_ena ; [11] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_udf_int_ena ; [10] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_start_int_ena ; [9] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_start_int_ena ; [8] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit7_int_ena ; [7] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit6_int_ena ; [6] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit5_int_ena ; [5] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit4_int_ena ; [4] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit3_int_ena ; [3] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit2_int_ena ; [2] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit1_int_ena ; [1] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit0_int_ena ; [0] ; 1'b0 ; R/W ;;;;
 0x10 ; SLC0INT_CLR ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;;;
;;;; Not ;; slc0_host_pop_eof_err_int_clr; [27]; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_quick_eof_int_clr ; [26] ; 1'b0 ; WO ;;;;
;;;; Not ;; cmd_dtc_int_clr ; [25] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_err_eof_int_clr ; [24] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_wr_retry_done_int_clr; [23] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_host_rd_ack_int_clr; [22] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_dscr_empty_int_clr ; [21] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_dscr_err_int_clr ; [20] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_dscr_err_int_clr ; [19] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tohost_int_clr ; [18] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_eof_int_clr ; [17] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_done_int_clr ; [16] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_suc_eof_int_clr ; [15] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_done_int_clr ; [14] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_token1_1to0_int_clr ; [13] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_token0_1to0_int_clr ; [12] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_ovf_int_clr ; [11] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_udf_int_clr ; [10] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_tx_start_int_clr ; [9] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc0_rx_start_int_clr ; [8] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit7_int_clr ; [7] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit6_int_clr ; [6] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit5_int_clr ; [5] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit4_int_clr ; [4] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit3_int_clr ; [3] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit2_int_clr ; [2] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit1_int_clr ; [1] ; 1'b0 ; WO ;;;;
;;;; Not ;; slc_frhost_bit0_int_clr ; [0] ; 1'b0 ; WO ;;;;
 0x24 ; SLCRX_STATUS ; clk ; rst ;;;; [31:14]   ; 18'h0 ; RO   ;;;;
;;;;;; slc0_rx_buf_len; [13:2]   ; 12'h0 ; RO   ;;;;
;;;;;; slc0_rx_empty ; [1]   ; 1'b1 ; RO   ;;;;
;;;;;; slc0_rx_full ; [0]   ; 1'b0 ; RO   ;;;;
 0x28 ; SLC0RXFIFO_PUSH ; clk ; rst ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;;;; slc0_rxfifo_push ; [16] ; 1'h0 ; R/W ; slc0_rxfifo_push_clr/1'b0 ;;;
;;;;;;; [15:9] ; 7'h0 ; RO   ;;;;
;;;;;; slc0_rxfifo_wdata ; [8:0] ; 9'h0 ; R/W ;;;;
 0x30 ; SLCTX_STATUS ; clk ; rst ;;;; [31:2]   ; 30'h0 ; RO   ;;;;
;;;;;; slc0_tx_empty ; [1]   ; 1'b1 ; RO   ;;;;
;;;;;; slc0_tx_full ; [0]   ; 1'b0 ; RO   ;;;;
 0x34 ; SLC0TXFIFO_POP ; clk ; rst ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;;;; slc0_txfifo_pop ; [16] ; 1'h0 ; R/W ; slc0_txfifo_pop_clr/1'b0 ;;;
;;;;;;; [15:11] ; 5'h0 ; RO   ;;;;
;;;;;; slc0_txfifo_rdata ; [10:0] ; 11'h0 ; RO   ;;;;
 0x3C ; SLC0RX_LINK ; clk ; rst ;;; slc0_rxlink_park ; [31] ; 1'h0 ; RO   ;;;;
;;;;;; slc0_rxlink_restart ; [30] ; 1'b0 ; R/W ; slc0_rxlink_restart_clr/1'b0 ;;;
;;;;;; slc0_rxlink_start   ; [29] ; 1'b0 ; R/W ; slc0_rxlink_start_clr/1'b0 ;;;
;;;;;; slc0_rxlink_stop   ; [28] ; 1'b0 ; R/W ; slc0_rxlink_stop_clr/1'b0 ;;;
;;;;;;; [27:20] ; 8'b0 ; RO   ;;;;
;;;;;; slc0_rxlink_addr ; [19:0] ; 20'h0 ; R/W ;;;;
 0x40 ; SLC0TX_LINK ; clk ; rst ;;; slc0_txlink_park ; [31] ; 1'h0 ; RO   ;;;;
;;;;;; slc0_txlink_restart ; [30] ; 1'b0 ; R/W ; slc0_txlink_restart_clr/1'b0 ;;;
;;;;;; slc0_txlink_start   ; [29] ; 1'b0 ; R/W ; slc0_txlink_start_clr/1'b0 ;;;
;;;;;; slc0_txlink_stop   ; [28] ; 1'b0 ; R/W ; slc0_txlink_stop_clr/1'b0 ;;;
;;;;;;; [27:20] ; 8'b0 ; RO   ;;;;
;;;;;; slc0_txlink_addr ; [19:0] ; 20'h0 ; R/W ;;;;
 0x4C ; SLCINTVEC_TOHOST ; clk ; rst ;;;; [31:8] ; 24'h0 ; RO   ;;;;
;;;;;; slc0_tohost_intvec ; [7:0] ; 8'h0 ; WO ;;;;
 0x50 ; SLC0TOKEN0 ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;;;
;;;;;; slc0_token0 ; [27:16] ; 12'h0 ; RO   ;;;;
;;;;;;; [15] ; 1'h0 ; RO   ;;;;
;;;;;; slc0_token0_inc_more ; [14] ; 1'h0 ; WO ;;;;
;;;;;; slc0_token0_inc ; [13] ; 1'b0 ; WO ;;;;
;;;;;; slc0_token0_wr ; [12] ; 1'b0 ; WO ;;;;
;;;;;; slc0_token0_wdata ; [11:0] ; 12'h0 ; WO ;;;;
 0x54 ; SLC0TOKEN1 ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;;;
;;;;;; slc0_token1 ; [27:16] ; 12'h0 ; RO   ;;;;
;;;;;;; [15] ; 1'h0 ; RO   ;;;;
;;;;;; slc0_token1_inc_more ; [14] ; 1'b0 ; WO ;;;;
;;;;;; slc0_token1_inc ; [13] ; 1'b0 ; WO ;;;;
;;;;;; slc0_token1_wr ; [12] ; 1'b0 ; WO ;;;;
;;;;;; slc0_token1_wdata ; [11:0] ; 12'h0 ; WO ;;;;
 0x60 ; SLCCONF1 ; clk ; rst ;;;; [31:23] ; 9'h0 ; RO   ;;;;
;;;; Not ;; reg_clk_en; [22]; 1'b0 ; R/W   ;;;;
;;;;;;; [21:20]; 2'b0 ; RO   ;;;;
;;;;;; host_int_level_sel; [19]; 1'b0 ; R/W   ;;;;
;;;;;;; [18:7]; 12'b0; RO   ;;;;
;;;;;; slc0_rx_stitch_en; [6]; 1'b1; R/W   ;;;;
;;;;;; slc0_tx_stitch_en; [5]; 1'b1; R/W   ;;;;
;;;;;; slc0_len_auto_clr; [4] ; 1'b1; R/W   ;;;;
;;;;;; reg_cmd_hold_en; [3] ; 1'b1; R/W   ;;;;
;;;;;; slc0_rx_check_sum_en; [2]; 1'b0 ; R/W   ;;;;
;;;;;; slc0_tx_check_sum_en; [1]; 1'b0 ; R/W   ;;;;
;;;;;; slc0_check_owner; [0]; 1'b0 ; R/W   ;;;;
 0x64 ; SLC0_STATE0 ; clk ; rst ;;; slc0_state0 ; [31:0] ; 32'h0 ; RO   ;;;;
 0x68 ; SLC0_STATE1 ; clk ; rst ;;; slc0_state1 ; [31:0] ; 32'h0 ; RO   ;;;;
 0x74 ; SLCBRIDGE_CONF ; clk ; rst ;;; slc_tx_push_idle_num; [31:16] ; 16'ha; R/W   ;;;;
;;;;;;; [15:14] ; 2'h0 ; RO   ;;;;
;;;;;; slc_hda_map_128k ; [13] ; 1'h1 ; R/W ;;;;
;;;;;; slc0_tx_dummy_mode ; [12] ; 1'h1 ; R/W ;;;;
;;;;;; slc_fifo_map_ena ; [11:8] ; 4'h7; R/W ;;;;
;;;;;;; [7:6] ; 2'h0 ; RO   ;;;;
;;;;;; slc_txeof_ena   ; [5:0] ; 6'h20 ; R/W ;;;;
 0x78 ; SLC0_TO_EOF_DES_ADDR ; clk ; rst ;;; slc0_to_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x7C ; SLC0_TX_EOF_DES_ADDR ; clk ; rst ;;; slc0_tx_suc_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x80; SLC0_TO_EOF_BFR_DES_ADDR ; clk ; rst ;;; slc0_to_eof_bfr_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x90; SLC_AHB_TEST ; clk ; rst ;;;; [31:6] ; 26'b0 ; RO   ;;;;
;;;;;; slc_ahb_testaddr ; [5:4] ; 2'b0 ; R/W ;;;;
;;;;;;; [3] ; 1'b0 ; RO   ;;;;
;;;;;; slc_ahb_testmode ; [2:0] ; 3'b0 ; R/W ;;;;
 0x94; SLC_SDIO_ST ; clk ; rst ;;;; [31:21] ; 11'b0 ; RO   ;;;;
;;;;;; func1_acc_state; [20:16]; 5'b0 ; RO   ;;;;
;;;;;;; [15] ; 1'b0 ; RO   ;;;;
;;;;;; bus_st ; [14:12] ; 3'b0 ; RO   ;;;;
;;;;;;; [11:9] ; 3'b0 ; RO   ;;;;
;;;;;; sdio_wakeup ; [8] ; 1'b0 ; RO   ;;;;
;;;;;; func_st ; [7:4] ; 4'b0 ; RO   ;;;;
;;;;;;; [3] ; 1'b0 ; RO   ;;;;
;;;;;; cmd_st ; [2:0] ; 3'b0 ; RO   ;;;;
 0x98; SLC_RX_DSCR_CONF ; clk ; rst ;;;; [31:16] ; 16'h0; RO   ;;;;
;;;;;; slc0_rd_retry_threshold; [15:5] ; 11'h80; R/W ;;;;
;;;;;; slc0_rx_fill_en ; [4] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_rx_eof_mode ; [3] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_rx_fill_mode ; [2] ; 1'b0 ; R/W ;;;;
;;;;;; slc0_infor_no_replace ; [1] ; 1'b1 ; R/W ;;;;
;;;;;; slc0_token_no_replace ; [0] ; 1'b0 ; R/W ;;;;
 0x9C; SLC0_TXLINK_DSCR ; clk ; rst ;;; slc0_txlink_dscr ; [31:0] ; 32'b0 ; RO   ;;;;
 0xA0 ; SLC0_TXLINK_DSCR_BF0 ; clk ; rst ;;; slc0_txlink_dscr_bf0 ; [31:0] ; 32'b0 ; RO   ;;;;
 0xA4 ; SLC0_TXLINK_DSCR_BF1 ; clk ; rst ;;; slc0_txlink_dscr_bf1 ; [31:0] ; 32'b0 ; RO   ;;;;
 0xA8 ; SLC0_RXLINK_DSCR ; clk ; rst ;;; slc0_rxlink_dscr ; [31:0] ; 32'b0 ; RO   ;;;;
 0xAC; SLC0_RXLINK_DSCR_BF0 ; clk ; rst ;;; slc0_rxlink_dscr_bf0 ; [31:0] ; 32'b0 ; RO   ;;;;
 0xB0; SLC0_RXLINK_DSCR_BF1 ; clk ; rst ;;; slc0_rxlink_dscr_bf1 ; [31:0] ; 32'b0 ; RO   ;;;;
 0xCC ; SLC0_TX_ERREOF_DES_ADDR ; clk ; rst ;;; slc0_tx_err_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0xD4; SLC_TOKEN_LAT; clk ; rst ;;;; [31:12] ; 20'h0 ; RO   ;;;;
;;;;;; slc0_token; [11:0]; 12'b0; RO   ;;;;
 0xD8; SLC_TX_DSCR_CONF ; clk ; rst ;;;; [31:11]; 21'b0; RO   ;;;;
;;;;;; slc_wr_retry_threshold; [10:0] ; 11'h80; R/W ;;;;
 0xDC; SLC_CMD_INFOR0 ; clk ; rst ;;; cmd_content0; [31:0]; 32'b0; RO   ;;;;
 0xE0; SLC_CMD_INFOR1 ; clk ; rst ;;; cmd_content1; [31:0]; 32'b0; RO   ;;;;
 0xE4; SLC0_LEN_CONF; clk ; rst ;;;; [31:29] ; 3'h0 ; RO   ;;;;
;;;;;; slc0_tx_new_pkt_ind; [28]; 1'b0 ; RO   ;;;;
;;;;;; slc0_rx_new_pkt_ind; [27]; 1'b0 ; RO   ;;;;
;;;;;; slc0_tx_get_used_dscr; [26]; 1'b0 ; WO ;;;;
;;;;;; slc0_rx_get_used_dscr; [25]; 1'b0 ; WO ;;;;
;;;;;; slc0_tx_packet_load_en; [24] ; 1'b0 ; R/W ; slc0_tx_packet_load_en_clr/1'b0;;;
;;;;;; slc0_rx_packet_load_en; [23] ; 1'b0 ; R/W ; slc0_rx_packet_load_en_clr/1'b0;;;
;;;;;; slc0_len_inc_more ; [22] ; 1'b0 ; WO ;;;;
;;;;;; slc0_len_inc ; [21] ; 1'b0 ; WO ;;;;
;;;;;; slc0_len_wr ; [20] ; 1'b0 ; WO ;;;;
;;;;;; slc0_len_wdata ; [19:0] ; 20'h0 ; WO ;;;;
 0xE8; SLC0_LENGTH ; clk ; rst ;;;; [31:20] ; 12'h0 ; RO   ;;;;
;;;;;; slc0_len; [19:0]; 20'h0 ; RO   ;;;;
 0xEC; SLC0_TXPKT_H_DSCR; clk ; rst ;;; slc0_tx_pkt_h_dscr_addr; [31:0] ; 32'h0 ; R/W ;;;;
 0xF0; SLC0_TXPKT_E_DSCR; clk ; rst ;;; slc0_tx_pkt_e_dscr_addr; [31:0] ; 32'h0 ; R/W ;;;;
 0xF4; SLC0_RXPKT_H_DSCR; clk ; rst ;;; slc0_rx_pkt_h_dscr_addr; [31:0] ; 32'h0 ; R/W ;;;;
 0xF8 ; SLC0_RXPKT_E_DSCR; clk ; rst ;;; slc0_rx_pkt_e_dscr_addr; [31:0] ; 32'h0 ; R/W ;;;;
 0xFC ; SLC0_TXPKTU_H_DSCR; clk ; rst ;;; slc0_tx_pkt_start_dscr_addr; [31:0] ; 32'h0 ; RO   ;;;;
 0x100; SLC0_TXPKTU_E_DSCR; clk ; rst ;;; slc0_tx_pkt_end_dscr_addr; [31:0] ; 32'h0 ; RO   ;;;;
 0x104; SLC0_RXPKTU_H_DSCR; clk ; rst ;;; slc0_rx_pkt_start_dscr_addr; [31:0] ; 32'h0 ; RO   ;;;;
 0x108; SLC0_RXPKTU_E_DSCR; clk ; rst ;;; slc0_rx_pkt_end_dscr_addr; [31:0] ; 32'h0 ; RO   ;;;;
 0x114; SLC_SEQ_POSITION; clk ; rst ;;;; [31:8]; 24'h0; RO;;;;
;;;;;; slc0_seq_position; [7:0] ; 8'h9; R/W ;;;;
 0x118; SLC0_DSCR_REC_CONF; clk ; rst ;;;; [31:10]; 22'b0; RO;;;;
;;;;;; slc0_rx_dscr_rec_lim; [9:0]; 10'h3ff; R/W ;;;;
 0x11C; SLC_SDIO_CRC_ST0; clk ; rst ;;; dat3_crc_err_cnt; [31:24]; 8'h0; RO;;;;
;;;;;; dat2_crc_err_cnt; [23:16]; 8'h0; RO;;;;
;;;;;; dat1_crc_err_cnt; [15:8]; 8'h0; RO;;;;
;;;;;; dat0_crc_err_cnt; [7:0]; 8'h0; RO;;;;
 0x120; SLC_SDIO_CRC_ST1; clk ; rst ;;; err_cnt_clr; [31]; 1'b0 ; R/W ;;;;
;;;;;;; [30:8]; 23'h0; RO;;;;
;;;;;; cmd_crc_err_cnt; [7:0]; 8'h0; RO;;;;
 0x124; SLC0_EOF_START_DES; clk ; rst ;;; slc0_eof_start_des_addr; [31:0]; 32'b0; RO;;;;
 0x128; SLC0_PUSH_DSCR_ADDR; clk ; rst ;;; slc0_rx_push_dscr_addr; [31:0]; 32'b0; RO;;;;
 0x12C; SLC0_DONE_DSCR_ADDR; clk ; rst ;;; slc0_rx_done_dscr_addr; [31:0]; 32'b0; RO;;;;
 0x130; SLC0_SUB_START_DES; clk ; rst ;;; slc0_sub_pac_start_dscr_addr; [31:0]; 32'b0; RO;;;;
 0x134; SLC0_DSCR_CNT; clk ; rst ;;;; [31:17]; 15'b0 ; RO;;;;
;;;;;; slc0_rx_get_eof_occ; [16]; 1'b0 ; RO;;;;
;;;;;;; [15:10]; 6'b0; RO;;;;
;;;;;; slc0_rx_dscr_cnt_lat; [9:0]; 10'b0; RO;;;;
0x138; SLC0_LEN_LIM_CONF; clk ; rst ;;;; [31:20]; 12'b0 ; RO;;;;
;;;;;; slc0_len_lim; [19:0]; 20'h5400; R/W ;;;;
 0x13C ; SLC0INT_ST1 ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;; INT_ST ;
;;;; Not ;; slc0_host_pop_eof_err_int_st1; [27]; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_quick_eof_int_st1 ; [26] ; 1'b0 ; RO   ;;;;
;;;; Not ;; cmd_dtc_int_st1; [25] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_err_eof_int_st1 ; [24] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_wr_retry_done_int_st1 ; [23] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_host_rd_ack_int_st1; [22] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_dscr_empty_int_st1 ; [21] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_dscr_err_int_st1 ; [20] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_dscr_err_int_st1 ; [19] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tohost_int_st1 ; [18] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_eof_int_st1 ; [17] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_done_int_st1 ; [16] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_suc_eof_int_st1 ; [15] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_done_int_st1 ; [14] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_token1_1to0_int_st1 ; [13] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_token0_1to0_int_st1 ; [12] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_ovf_int_st1 ; [11] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_udf_int_st1 ; [10] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_tx_start_int_st1 ; [9] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc0_rx_start_int_st1 ; [8] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit7_int_st1 ; [7] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit6_int_st1 ; [6] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit5_int_st1 ; [5] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit4_int_st1 ; [4] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit3_int_st1 ; [3] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit2_int_st1 ; [2] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit1_int_st1 ; [1] ; 1'b0 ; RO   ;;;;
;;;; Not ;; slc_frhost_bit0_int_st1 ; [0] ; 1'b0 ; RO   ;;;;
 0x140 ; SLC0INT_ENA1 ; clk ; rst ;;;; [31:28] ; 4'h0 ; RO   ;;;;
;;;; Not ;; slc0_host_pop_eof_err_int_ena1; [27]; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_quick_eof_int_ena1 ; [26] ; 1'b0 ; R/W ;;;;
;;;; Not ;; cmd_dtc_int_ena1; [25] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_err_eof_int_ena1 ; [24] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_wr_retry_done_int_ena1; [23] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_host_rd_ack_int_ena1; [22] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_dscr_empty_int_ena1 ; [21] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_dscr_err_int_ena1 ; [20] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_dscr_err_int_ena1 ; [19] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tohost_int_ena1 ; [18] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_eof_int_ena1 ; [17] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_done_int_ena1 ; [16] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_suc_eof_int_ena1 ; [15] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_done_int_ena1 ; [14] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_token1_1to0_int_ena1 ; [13] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_token0_1to0_int_ena1 ; [12] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_ovf_int_ena1 ; [11] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_udf_int_ena1 ; [10] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_tx_start_int_ena1 ; [9] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc0_rx_start_int_ena1 ; [8] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit7_int_ena1 ; [7] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit6_int_ena1 ; [6] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit5_int_ena1 ; [5] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit4_int_ena1 ; [4] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit3_int_ena1 ; [3] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit2_int_ena1 ; [2] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit1_int_ena1 ; [1] ; 1'b0 ; R/W ;;;;
;;;; Not ;; slc_frhost_bit0_int_ena1 ; [0] ; 1'b0 ; R/W ;;;;
 0x1F8 ; SLCDATE ; clk ; rst ; Not ;; slc_date ; [31:0] ; 32'h18080700; R/W ;;;;
 0x1FC ; SLCID ; clk ; rst ; Not ;; slc_id ; [31:0] ; 32'h0100 ; R/W ;;;;
