# ZCU104 FPGA AI 가속기 주차별 실행 로드맵 체크리스트

대상 스택: ZCU104, Vivado/Vitis 2024.2, 베어메탈, MobileNet 베이스라인, memcpy/HLS 최적화.

## 1주차 - 환경 점검 및 베이스라인 준비
- [ ] Vivado/Vitis 2024.2 설치 상태와 보드 연결(JTAG/UART/SD) 확인.
- [ ] `Hello World` 재실행 후 UART 로그를 `logs/week1_hello.txt`에 저장.
- [ ] 작업 폴더 구조를 `src/`, `assets/`, `logs/`, `reports/`로 고정.
- [ ] 실험 파일 `baseline_results.csv`, `run_config.md` 초기화.
- [ ] 종료 기준: 연속 2회 빌드/실행 성공.

## 2주차 - `zcu104-baremetal-imgio` 재현
- [ ] 원본 저장소 기준으로 SD 마운트 및 파일 I/O 흐름 재현.
- [ ] BMP 로드 경로와 오류 처리(파일 없음, 포맷 오류) 검증.
- [ ] 힙/스택 설정과 런타임 동작 기록.
- [ ] 실행 절차와 증적을 `reports/week2_imgio.md`에 정리.
- [ ] 종료 기준: BMP 10장 연속 읽기 성공.

## 3주차 - `zcu104-a53-mobilenetv1-baseline` 2024.2 이식
- [ ] `mobilenet_bm.cpp`, `ref_kernels.c`, `ref_kernels.h` 프로젝트에 포함.
- [ ] SD 및 타이밍 측정을 위한 BSP/라이브러리 설정 확인.
- [ ] `assets` 파일(가중치, 라벨, 샘플) 배치 및 경로 검증.
- [ ] 단일 이미지 추론 실행 및 Top-K 출력 확인.
- [ ] 종료 기준: 최소 1개 입력에서 결정적 추론 성공.

## 4주차 - 소프트웨어 베이스라인 성능 고정
- [ ] DW/PW/Pool/Softmax 구간별 시간 측정 포인트 활성화.
- [ ] 고정 입력셋으로 30회 반복 측정.
- [ ] 평균/표준편차를 `reports/week4_baseline.csv`에 기록.
- [ ] 클럭/빌드옵션/입력셋 조건 고정.
- [ ] 종료 기준: 재실행 편차가 허용 범위 이내.

## 5주차 - ZCU104용 memcpy 가속기 설계
- [ ] `zybo_memcopy_accel_interrupt`의 레지스터/IRQ 흐름 분석.
- [ ] ZCU104 기준 아키텍처 초안(PS-PL, DMA, IRQ) 작성.
- [ ] AXI 매핑표(주소, 폭, 버스트 정책) 정의.
- [ ] 캐시 동기화 지점(Flush/Invalidate) 정의.
- [ ] 종료 기준: `reports/week5_design.md` 작성 완료.

## 6주차 - memcpy HLS IP 통합
- [ ] HLS memcpy IP 생성 후 Vivado 블록 디자인 연결.
- [ ] 비트스트림 생성 및 플랫폼 반영.
- [ ] 베어메탈 앱에서 start/done 제어 경로 검증.
- [ ] IRQ 경로(GIC 등록, ISR 트리거/클리어) 검증.
- [ ] 종료 기준: 바이트 단위 memcpy 정합성 확인.

## 7주차 - memcpy 성능/안정성 검증
- [ ] 전송 크기별 SW memcpy vs HW memcpy 벤치마크.
- [ ] 폴링 방식과 인터럽트 방식 오버헤드 비교.
- [ ] 캐시 일관성 오류 케이스 재현 및 수정 검증.
- [ ] 결과를 `reports/week7_memcpy_perf.csv`에 저장.
- [ ] 종료 기준: 모든 테스트 벡터 데이터 무결성 통과.

## 8주차 - DW3x3 오프로딩(HLS)
- [ ] 기능 정합성 우선으로 DW3x3 HLS 커널 구현.
- [ ] SW DW 출력과 HW DW 출력 정합성 비교.
- [ ] 합성 리포트(지연/자원) 수집.
- [ ] 추론 파이프라인에 HW DW 경로 통합.
- [ ] 종료 기준: 정합성 충족 + 측정 가능한 속도 향상.

## 9주차 - PW1x1 오프로딩(HLS)
- [ ] PW1x1 HLS 커널 구현 및 정합성 검증.
- [ ] DW -> PW 실행 경로 연결.
- [ ] 중간 버퍼 크기/정렬 튜닝.
- [ ] 합성 결과와 런타임 결과 기록.
- [ ] 종료 기준: end-to-end 추론 성공 및 SW 대비 비교 완료.

## 10주차 - 엣지 지향 데이터 경로 최적화
- [ ] AXI 버스트 길이와 전송 단위 최적화.
- [ ] 불필요한 memcpy/중복 복사 경로 최소화.
- [ ] 전력 측정 프로토콜(유휴/동작/피크) 정의.
- [ ] 성능-전력-정확도 비교표 작성.
- [ ] 종료 기준: 근거 데이터 기반 최적 설정 1개 확정.

## 11주차 - 재현 가능한 실험 패키지 고정
- [ ] 코드 버전, 입력, 빌드 옵션, 실행 스크립트 고정.
- [ ] 베이스라인 대비 최적화 결과 표/그래프 초안 작성.
- [ ] 제약사항 및 타당성 위협 요인 문서화.
- [ ] `reports/repro_protocol.md`에 재현 절차 확정.
- [ ] 종료 기준: 제3자 재현 가능 수준 문서 완성.

## 12주차 - 논문 최종화
- [ ] 본문 작성(문제, 방법, 실험, 결과, 결론).
- [ ] 핵심 그림 3종(아키텍처, 데이터플로우, 성능) 확정.
- [ ] 수치/단위/캡션 교차 검증.
- [ ] 최종 재현성 체크리스트 실행.
- [ ] 종료 기준: 제출 가능한 원고 + 부록 + 원시 데이터 완성.
