{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 27,
    "month": 5,
    "day": 15
  },
  "case_number": "平成22(ワ)46241",
  "case_name": "特許権侵害差止等請求事件",
  "court_name": "東京地方裁判所",
  "right_type": "特許権",
  "lawsuit_type": "民事訴訟",
  "lawsuit_id": "85200",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=85200",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/200/085200_hanrei.pdf",
  "contents": "平成２７年５月１５日判決言渡  同日原本交付  裁判所書記官\n平成２２年(ﾜ)第４６２４１号  特許権侵害差止等請求事件\n口頭弁論終結日  平成２７年２月２７日\n判              決\nアメリカ合衆国・９７０７０・オレゴン州＜以下略＞\n原 告        メンター・グラフィクス・コーポレーション\n同訴訟代理人弁護 士        城山康 文\n同           岩瀬吉 和\n同          山本健 策\n同          後藤未 来\n同訴訟復代理人弁護士       岡   浩 喜\n同訴訟代理人弁理 士       山本秀 策\n同 補 佐 人 弁 理 士       市川英 彦\n横浜市港北区＜以下略＞\n被 告        日本イヴ 株式会 社\n同訴訟代理人弁護 士        塚原朋 一\n同           岡田   誠\n同           小坂準 記\n同           友村明 弘\n同訴訟復代理人弁護士        髙 梨義 幸\n同 補 佐 人 弁 理 士        佐藤   睦\n同           伊   藤   健太 郎\n主              文\n１  原告の請求をいずれも棄却する。\n２  訴訟費用は原告の負担とする。\n３  この判決に対する控訴のための付加期間を３０日と定める。\n事 実 及 び 理 由\n第１  請求の趣旨\n１  被告は，別紙物件目録記載の物件を使用し，譲渡し，輸入し，貸渡し，又は\n譲渡若しくは貸渡しの申出をしてはならない。\n２  被告は，その占有にかかる別紙物件目録記載の物件を廃棄せよ。\n３  被告は，原告に対し，３億３０００万円及びこれに対する平成２２年１２月\n２８日（訴状送達の日の翌日）から支払済みまで年５分の割合による金員を\n支払え。\n４  訴訟費用は被告の負担とする。\n５  仮執行宣言\n第２  事案の概要\n１  事案の要旨\n本件は，原告が，被告に対し，被告は別紙物件目録記載の物件（エミュレ\nータ。以下，同目録記載１ないし６の番号に従って，「被告製品１」ないし\n「被告製品６」といい，併せて「被告各製品」という。）の輸入及び販売等\nを行うことにより，原告が有する後記２(2)記載の特許権の特許請求の範囲請\n求項１，３ないし７の各発明に係る特許を侵害していると主張して，(1)特許\n法１００条１項に基づき，被告各製品の使用，譲渡，輸入，貸渡し及び譲渡\n若しくは貸渡しの申出の差止め（請求の趣旨第１項），(2)同条２項に基づき，\nその占有する被告各製品の廃棄（請求の趣旨第２項），(3)民法７０９条及び\n特許法１０２条３項に基づき，損害賠償金として３億３０００万円及びこれ\nに対する訴状送達の日の翌日である平成２２年１２月２８日から支払済みま\nで民法所定の年５分の割合による遅延損害金の支払（請求の趣旨第３項）を\nそれぞれ求めた事案である。\n２  前提事実（証拠等を掲げたもののほかは，当事者間に争いがない。なお，以\n下，書証の枝番号については，特に記載しない限り省略する。）\n(1) 当事者\nア  原告は，アメリカ合衆国オレゴン州に本店を有し，ＥＤＡ（electronic\ndesign automationの略。回路設計の自動化，電気回路設計用のＣＡＤ。）\n製品を供給している会社である。\nイ  被告は，コンピュータ及び半導体関連機器の設計用ソフトウェア・ハー\nドウェアの開発，輸入，販売等を業とする株式会社である。\n(2) 原告の特許権\n原告は，次の特許権を有している（以下「本件特許権」といい，その発\n明に係る特許を「本件特許」と，特許請求の範囲請求項１，３ないし７の発\n明をそれぞれ「本件発明１」，「本件発明３」ないし「本件発明７」といい，\nこれら発明を併せて「本件各発明」と，本件特許に係る明細書及び図面を\n「本件明細書等」という。なお，その内容は，末尾に添付した本件特許の特\n許公報のとおりである。）。〔甲１，２，弁論の全趣旨〕\n特許番号   特許第３５８８３２４号\n発明の名称  「エミュレーションシステム用の統合デバッグ機能を備\nえた再構成可能な集積回路」\n出願日      平成１２年２月７日\n優先日      平成１１年（１９９９年）９月２４日〔米国〕\n登録日      平成１６年８月２０日\n(3) 本件各発明の構成要件\n本件各発明を構成要件に分説すると以下のとおりである。なお，以下，各\n構成要件を請求項の番号とアルファベットに従って「構成要件１Ａ」等と表\n記する。\nア  本件発明１\n１Ａ  集積回路設計の回路素子をエミュレートするように再構成可能であ\nり，\n１Ｂ  各々が複数の出力を有する複数の論理素子であって，\n１Ｃ  上記論理素子に対応して与えられる複数の入力信号に応答して複数\nの出力信号を生成するように作動する複数の論理素子と，\n１Ｄ  選択された論理素子の部分集合によってエミュレートされた回路素\n子の複数の信号状態値の記録をエミュレーション・クロックの１クロ\nック・サイクルにおいて捉え，そして走査バスに出力する部分走査レ\nジスタと，\n１Ｅ  上記エミュレーション・クロックの１クロック・サイクルにおいて，\n上記部分走査レジスタを上記選択された論理素子の部分集合のみに再\n構成可能に接続する，上記複数の論理素子と上記部分走査レジスタに\n結合した再構成可能なネットワークとを含むことを特徴とする\n１Ｆ  エミュレーションシステムに使用される集積回路。\nイ  本件発明３\n３Ａ  上記論理素子に結合され，上記論理素子の上記複数の信号状態値の\n少なくとも一部に基づき，少なくとも１つのトリガ値を条件付きで生\n成するように作動するトリガ回路を更に含むことを特徴とする\n３Ｂ  請求項１に記載の集積回路。\nウ  本件発明４\n４Ａ  上記複数の論理素子及び複数の集積回路出力に結合された相互接続\nネットワークを更に含み，\n４Ｂ  上記相互接続ネットワークは，上記相互接続ネットワークを構成す\nる再コンパイル可能命令セットに基づき，上記複数の論理素子及び上\n記複数の集積回路出力に信号を経路指定するように作動することを特\n徴とする\n４Ｃ  請求項１に記載の集積回路。\nエ  本件発明５\n５Ａ  ホストとエミュレーション基板とを含み，\n５Ｂ  上記エミュレーション基板は，少なくとも一部が上記ホストに通信\n可能に接続した複数の基板入力／出力ピンと，\n５Ｃ  少なくとも一部が基板入力／出力ピンに接続した複数のＩＣ入力／\n出力ピンを具備した集積回路とを含み，\n５Ｄ  上記集積回路は，集積回路設計の回路素子をエミュレートするよう\nに再構成可能であり，各々が複数の出力を有する複数の論理素子であ\nって，\n５Ｅ  上記論理素子に対応して与えられる複数の入力信号に応答して複数\nの出力信号を生成するように作動する複数の論理素子と，\n５Ｆ  選択された論理素子の部分集合によってエミュレートされた回路素\n子の複数の信号状態値の記録をエミュレーション・クロックの１クロ\nック・サイクルにおいて捉え，そして走査バスに出力する部分走査レ\nジスタと，\n５Ｇ  上記エミュレーション・クロックの１クロック・サイクルにおいて，\n上記部分走査レジスタを上記選択された論理素子の部分集合のみに再\n構成可能に接続する，\n５Ｈ  上記複数の論理素子と上記部分走査レジスタに結合した再構成可能\nなネットワークとを含むことを特徴とする\n５Ｉ  エミュレーションシステム。\nオ  本件発明６\n６Ａ  上記論理素子に結合され，上記論理素子の上記複数の信号状態値の\n少なくとも一部に基づき，少なくとも１つのトリガ値を条件付きで生\n成するように作動するトリガ回路を更に含むことを特徴とする\n６Ｂ  請求項５に記載のエミュレーションシステム。\nカ  本件発明７\n７Ａ  複数の入力／出力ピンと，上記複数の入力／出力ピンに結合した集\n積回路を含み，\n７Ｂ  上記集積回路は，集積回路設計の回路素子をエミュレートするよう\nに再構成可能であり，\n７Ｃ  各々が複数の出力を有する複数の論理素子であって，\n７Ｄ  上記論理素子に対応して与えられる複数の入力信号に応答して複数\nの出力信号を生成するように作動する複数の論理素子と，\n７Ｅ  選択された論理素子の部分集合によってエミュレートされた回路素\n子の複数の信号状態値の記録をエミュレーション・クロックの１クロ\nック・サイクルにおいて捉え，そして走査バスに出力する部分走査レ\nジスタであって，\n７Ｆ  上記エミュレーション・クロックに対して適切な一定の割合である\n走査クロックの印加によって使用可能な状態になる部分走査レジスタ\nと，\n７Ｇ  上記エミュレーション・クロックの１クロック・サイクルにおいて，\n上記部分走査レジスタを上記選択された論理素子の部分集合のみに再\n構成可能に接続する，上記複数の論理素子と上記部分走査レジスタに\n結合した再構成可能なネットワークとを含むことを特徴とする\n７Ｈ  エミュレータ基板。\n(4) 本件特許の出願経過等\nア  原告は，平成１２年２月７日，本件特許につき，国際出願をし（ＰＣＴ\n／ＵＳ２０００／００３１３８。パリ条約による優先日：平成１１年〔１\n９９９年〕９月２４日，米国），平成１２年５月２６日，発明の名称を\n「エミュレーションシステム用の統合デバック機能を備えた再構成可能な\n集積回路」として，国内書面を提出した（特許２０００－６１６１９７号。\n甲５８の１。平成１３年４月５日国際公開，ＷＯ０１／２３９０１，平成\n１４年１２月２４日国内公表，特表２００２－５４４５７６。請求項の数\n３３。以下，かかる特許出願を「本件出願」といい，その特許請求の範囲\n請求項１を「出願当初請求項１」という。）。\n出願当初請求項１は，以下のとおりである（なお，文中の「/」は，原\n文における改行箇所を示す。以下，同様である。）。\n「集積回路設計の回路素子をエミュレートするように再構成可能であ\nり，各々が複数の出力を有する複数の論理素子（ＬＥ）であって，そ\nのＬＥに対応して与えられる複数の入力信号に応答する複数の出力信\n号を生成するように作動する論理素子，/上記複数のＬＥの選択された\nものと動的に結合され，使用可能な状態において，オペレーティング\n・クロックの特定のクロック・サイクルにおいて，上記選択されたＬ\nＥによってエミュレートされた回路素子の信号状態値の記録を捉え，\n走査バスに出力するように作動する部分走査レジスタ/を含むことを特\n徴とするエミュレーションシステムに使用される集積回路。」\nイ  原告は，平成１３年１０月２６日付けで早期審査に関する事情説明書\n（以下「本件事情説明書」という。乙６）を提出するとともに，手続補正\n（以下「第１次補正」という。）をして特許請求の範囲について補正を行\nい，請求項の数も８とした（甲５８の２。その特許請求の範囲請求項１を\n「第１次補正請求項１」という。）。\n(ｱ)  第１次補正請求項１は，以下のとおりである（下線部は補正箇所）。\n「集積回路設計の回路素子をエミュレートするように再構成可能であ\nり，各々が複数の出力を有する複数の論理素子（ＬＥ）であって，そ\nのＬＥに対応して与えられる複数の入力信号に応答する複数の出力信\n号を生成するように作動する論理素子と；/オペレーティング・クロッ\nクの特定のクロック・サイクルにおいて選択されたＬＥのサブセット\nによってエミュレートされた回路素子の信号状態値の記録を捉え，且\nつ走査バスに出力する部分走査レジスタと；/オペレーティング・クロ\nックの特定のクロック・サイクルにおいて，上記複数のＬＥ群と部分\n走査レジスタと結合し，上記の選択されたＬＥのサブセットに排他的\nに且つ再構成可能に接続する再構成可能なネットワークと；/を含むこ\nとを特徴とするエミュレーションシステムに使用される集積回路。」\n(ｲ) 本件事情説明書には，以下の記載がある。\n「本早期審査に関する事情説明書と同日に提出した手続補正書によって\n補正された請求項１乃至８は本願に対応する米国特許第６，２６５，\n８９４  Ｂ１のクレーム１，３，５，６，９，１３，１６および２２\nにそれぞれ対応すると共に対応する２つの発明はその内容において同\n一関係にある。\n本願の請求項１，５，７及び８は独立請求項である。請求項２乃至４\nは請求項１の従属項であり，また請求項６は独立請求項５の従属項で\nある。\n本願の請求項１，５，７及び８の構成要件として少なくとも次の２つ\nを挙げている。\nＡ．再構成可能な論理素子（ＬＥ）によってエミュレートされる回路\n素子群の信号状態値を捉え且つ出力する部分走査レジスタ\nＢ．部分走査レジスタを再構成可能な論理回路素子の選択されたサブ\nセットに排他的に且つ再構成可能に結合させ，その時の対応する\n状態値を捕捉し且つ出力する再構成可能なネットワーク」\nウ  特許庁審査官は，平成１３年１２月１９日付けで，原告に対し，拒絶理\n由通知をした（甲５８の３）。同通知においては，請求項１ないし８につ\nき，特開平８－０９５８１８号公報（拒絶理由通知で示された引用例１。\n以下「引用例１」という。），特開平６－７７８１４号公報（引用例２）\nに記載されるごとく，ＦＰＧＡ（判決注；「 field programmable gate\narray」の略語であり，現場でプログラム可能なゲートアレイ，の意。以\n下，単に「ＦＰＧＡ」という場合は，この意で用いる。）において各セル\nを走査してデータを収集しテストをすることは公知であるから進歩性を欠\nく，発明の詳細な説明の段落【０００８】，【００１２】において，「分\n離走査レジスタを，すなわち部分走査レジスタ１３５が」等と記載されて\nいるが，図１には１３５等が記載されていないから，特許法３６条４項の\n要件を満たさない，部分走査レジスタの意味及び構成が不明である，請求\n項１については「オペレーティング・クロックの特定のクロック・サイク\nル」とする「特定」とは具体的にどのクロックを指しているのか不明瞭で\nある，請求項７については，段落【００２６】に「適切に分割された周波\n数を持つ走査クロックの適用」とは記載されているが，「適切に比例した\n走査クロック」とは発明の詳細な説明に記載されていない等のことから，\n特許法３６条６項１号，２号の要件を満たさない（拒絶理由（Ｃ１０）），\n等との指摘がされた。\nエ(ｱ) 原告は，平成１４年７月２日付けで意見書を提出し（甲５８の４，乙\n１８），同日付けで手続補正（以下「第２次補正」という。）をした\n（甲５８の５。その特許請求の範囲請求項１を「第２次補正請求項１」\nという。）。\n第２次補正請求項１は，以下のとおりである（下線部は補正箇所）。\n「集積回路設計の回路素子をエミュレートするように再構成可能であり，\n各々が複数の出力を有する複数の論理素子であって，上記論理素子に対\n応して与えられる複数の入力信号に応答して複数の出力信号を生成する\nように作動する論理素子と，/エミュレーション・クロックのクロック\n・サイクルにおいて，選択された論理素子の部分集合によってエミュレ\nートされた回路素子の信号状態値の記録を捉え，且つ走査バスに出力す\nる部分走査レジスタと，/上記エミュレーション・クロックの上記クロ\nック・サイクルにおいて，上記部分走査レジスタを上記選択された論理\n素子の部分集合のみに再構成可能に接続する，上記複数の論理素子と上\n記部分集合レジスタに結合した再構成可能なネットワークを含むことを\n特徴とするエミュレーションシステムに使用される集積回路。」\n(ｲ) また，原告が上記第２次補正と同日付けで提出した意見書（甲５８の\n４，乙１８）には，以下の記載がある。\n「請求項１～４及び８に係る発明は，集積回路において，部分走査レ\nジスタと，論理素子の部分集合のみを上記部分走査レジスタに再構成可\n能に接続する再構成可能なネットワークを含むことを特徴の一つとして\nいます。・・・これら部分走査レジスタ及び再構成可能なネットワーク\nにより，走査レジスタ１０８と同様に，『（作動エミュレーション・ク\nロックに比例して）適切に分割された周波数を持つ走査クロックを適用\n（【００２６】）』することにより，『ユーザーが負荷の多い再構成及\nび従来技術に固有の回路設計マッピングソフトの再コンパイルを必要と\nせずに，所与のクロック・サイクルに選択したＬＥのサブセットを動的\nに再構成して観察することを可能に』（【００２９】）するものです。\nすなわち，エミュレーション・クロックを適切に分周した走査（判決注\n；「操作」は誤記）クロックを部分走査レジスタに与えることにより，\nエミュレーション・クロックのそのクロック・サイクルにおいて，再構\n成可能なネットワークにより選択された論理素子の部分集合の信号状態\n値を，走査バスに出力するものであります。」（［意見の内容］１頁）\n「（１５）請求項７において『オペレーティング・クロックに適切に\n比例した走査クロック』を，『エミュレーション・クロックに対して適\n切に一定の割合で伸縮した走査クロック』と補正しました。詳細な説明\nでは，『走査レジスタ』１０８の場合について，『適切に分割された周\n波数を持つ走査クロックの適用』（【００２６】）と記載しており，請\n求項７における部分走査レジスタの場合もこれと同様です。これで拒絶\n理由（Ｃ１０）は解消したものと確信いたします。」（［意見の内容］\n４頁）\nオ  特許庁審査官は，平成１４年１２月１７日付けで拒絶査定をした（甲５\n８の６，乙１７）。\nカ  原告は，上記拒絶査定に対し，不服審判請求をした（不服２００３－４\n８３１号）。\nキ  原告は，平成１５年４月２３日付けで手続補正（以下「本件補正」とい\nい，その特許請求の範囲請求項１を「本件補正後請求項１」という。）を\nし，同日付けで手続補正書（方式）を提出した。その手続補正書（方式）\nには，以下のとおりの記載がある。〔乙１６の１，２〕\n「本願につき，本理由補充書と同日付の手続補正書により，請求項１乃\n至８を補正し，引用例１との相違点を明確にした。請求項１に係る発明に\nよれば，部分走査レジスタが『選択された論理素子の部分集合によってエ\nミュレートされた回路素子の複数の信号状態値の記録を，エミュレーショ\nン・クロックの１クロック・サイクルにおいて捉え』ることができる。実\n施例においては，図８ｂに示されている通り，動的再構成ネットワーク１\n３７によって『最大３２までのLE200状態値の選択サブセットを部分走査\nレジスタ１３５に再構成可能に経路指定することができる』（【００２\n７】）。したがって，『複数の信号状態値の記録』を捉えるために，エミ\nュレーション・クロックを停止する必要はなく，エミュレーションを継続\nしたまま『複数の信号状態値の記録』を捉えることができる。捉えられた\n『複数の信号状態値の記録』は，部分走査レジスタから走査バスへ出力す\nることができる。・・・引用例１に開示された発明は，・・・つまり，複\n数の論理素子の複数の出力を１本のデータ線Ｓに出力する場合，システム\nクロックを一旦停止させて，複数の論理素子の行と列とを順次指定する必\n要がある。」\n本件補正後請求項１の記載は以下のとおりである。\n「集積回路設計の回路素子をエミュレートするように再構成可能であ\nり，各々が複数の出力を有する複数の論理素子であって，上記論理素子\nに対応して与えられる複数の入力信号に応答して複数の出力信号を生成\nするように作動する複数の論理素子と，\n選択された論理素子の部分集合によってエミュレートされた回路素子\nの複数の信号状態値の記録をエミュレーション・クロックの１クロック\n・サイクルにおいて捉え，且つ走査バスに出力する部分走査レジスタと，\n上記エミュレーション・クロックのクロック・サイクルにおいて，上\n記部分走査レジスタを上記選択された論理素子の部分集合のみに再構成\n可能に接続する，上記複数の論理素子と上記部分走査レジスタに結合し\nた再構成可能なネットワークを含むことを特徴とするエミュレーション\nシステムに使用される集積回路。」\nク  特許庁審判官は，原告に対し，平成１６年３月５日付けで，請求項１，\n４，５，７，８の「上記エミュレーション・クロックのクロック・サイク\nル」及び請求項４の「上記複数の～信号」の記載が不明であるとして，特\n許法３６条６項に定める要件を満たしていないとする拒絶理由通知をした\n（甲３１，乙３１）。\nケ  原告は，平成１６年３月３０日付けで意見書を提出し（甲５８の７，乙\n３３），また，同日付けで手続補正をし，特許請求の範囲の記載を末尾添\n付の特許公報記載のとおりとする補正をした（甲５８の８，乙３２）。\nコ  特許庁審判官は，平成１６年６月２５日付け審決において，本件各発明\nを特許すべきものとした（甲５８の９）。\n(5) 被告の行為\n被告は，業として，被告各製品の輸入及び販売を行っている。〔甲３，\n１８，４８〕。\n(6) 被告各製品の構成（一部争いがある）\nア  被告各製品の構成及び動作は，別紙「被告各製品の構成及び動作の説\n明書」（以下「別紙構成説明書」という。）記載のとおりである（なお，\n争いのある部分に下線を付し，これについての被告の主張を被告の主張\n欄に記載した。）。\nイ  被告各製品におけるダイナミックプローブとは，訴外米国法人ＸＩＬ\nＩＮＸ社（以下「ザイリンクス社」という。）製のＦＰＧＡ製品である\nＶｉｒｔｅｘ５又はＶｉｒｔｅｘ４（以下，両者をまとめて「Ｖｉｒｔ\nｅｘ」という。）が備える「リードバック（Ｒｅａｄｂａｃｋ）」と呼\nばれる機能（以下「リードバック機能」という。）を利用して，ＦＰＧ\nＡにおける各論理素子から出力された信号の信号状態値を捕捉すること\nによって，ＦＰＧＡの内部信号を観測可能にするツールである。\n被告各製品におけるダイナミックプローブは，下記のとおりの構成を\n有する。\n記\n上\n記図において，「論理素子の論理状態：『０』または『１』の値を有す\nるデータの集合として表される。」とされているのは，集積回路設計の\n回路素子をエミュレートする論理素子の論理状態を模式的に示したもの\nである。リードバックキャプチャを実行することにより，まず，論理素\n子（ＣＬＢ）の論理状態の値が，コンフィギュレーションメモリに格納\nされる（図の（Ａ））。次に，ＦＡＲレジスタにおけるフレームの指定\nに基づいて，コンフィギュレーションメモリに格納されたデータのうち，\n選択された論理素子に係るデータのみが，ＦＰＧＡ内部のレジスタであ\nるＦＤＲＯ（「Ｆｒａｍｅ  Ｄａｔａ  Ｒｅｇｉｓｔｅｒ  Ｏｕｔｐｕ\nｔ」の略）において捉えられ，バス（ＳｅｌｅｃｔＭａｐインターフェ\nイス）へと出力される（図（Ｂ－２）及び（Ｂ－３））。その際，ＦＤ\nＲＯは，図中の「アドレス回路」を介して，コンフィギュレーションメ\nモリ中の指定されたフレーム（及び当該フレームに対応する論理素子の\n部分集合）のみに接続される。〔当事者間に争いがない〕\nウ  被告各製品におけるフレキシブルプローブ（なお，被告製品３及び５\nについては，原告はソフトウェアの更新によりフレキシブルプローブを\n追加可能であるとし，被告はこれを争っている。）とは，ＦＰＧＡの論\n理素子アレイ上に形成された，測定対象となる論理回路（以下「デザイ\nン」という場合がある。）から出力された信号をプローブ（探査）する\nための特別の論理回路（以下「トレーサ」という場合がある。）を，コ\nンパイルの時にＦＰＧＡの論理素子アレイ上に設けることによって，デ\nザインから出力された信号を観測可能にする機能である。\n被告各製品におけるフレキシブルプローブは，別紙構成説明書の第２\n「被告各製品の動作」１ないし３記載の態様で作動する（以下，それぞ\nれ「フレキシブルプローブ実施態様Ⅰ」ないし「フレキシブルプローブ\n実施態様Ⅲ」という場合がある。なお，上記実施態様についても，原告\nの主張欄に下線を付した部分以外は当事者間に争いがない。）。\n(7) 争いのない構成要件充足性\n被告各製品が，構成要件１Ａないし１Ｃ，５Ａないし５Ｃ，７Ａないし\n７Ｄ，７Ｈを充足することについては当事者間に争いがない。\nまた，構成要件１Ｆ，５Ｉについては，被告において明らかに争うこと\nをしない。\n(8) 本件訴訟に先立ち，原告は，東京税関長に対し，被告製品１ないし４に\nつき，関税法６９条の１３第１項に基づく輸入差止めの申立てをし，被告\nは利害関係人としてこれを争った。同手続において選任された専門委員３\n名は，被告各製品の構成要件充足性についての疎明に至っていないと し\n（甲６０〔平成２２年１１月１２日付け意見書〕，乙４６〔平成２２年１\n１ 月 １ １ 日 付 け 意 見 書 〕 ， 乙 ５ ０ 〔 平 成 ２ ２ 年 １ １ 月 １ ２ 日 付 け 意 見\n書〕），東京税関長は，平成２２年１２月６日，原告の申立てにつき不受\n理と決定した。\n(9) 原告は，平成２２年１２月１５日付けで，本件訴訟を提起した。\n３  争点\n(1) 被告各製品は本件各発明の技術的範囲に属するか\nア  「選択された論理素子の部分集合によってエミュレートされた回路素子」\n（構成要件１Ｄ，５Ｆ及び７Ｅ）の充足性\nイ  「エミュレーション・クロックの１クロック・サイクル」（構成要件１\nＤ，５Ｆ及び７Ｅ）の充足性\nウ  「部分走査レジスタ」（構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆ）の充足性\nエ  「再構成可能なネットワーク」（構成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇ）\nの充足性\n(2) 構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆの「部分走査レジスタ」につき，被告\n各製品についての均等侵害の成否\n(3) 被告各製品は本件発明３，４及び６の技術的範囲に属するか\n(4) 本件特許が特許無効審判により無効にされるべきものと認められるか\nア  無効理由１（乙１〔米国特許第５７７４８９号公報。以下「乙１公報」\nという。〕を主引例とする進歩性の欠如）\nイ  無効理由２（乙３４〔平成１１年（１９９９年）３月２１日ザイリンク\nス社作成の「VIRTEXTM Configuration and ReadBack(Version 1.0)」と題\nする書面。以下「乙３４文献」という。〕を主引例とする新規性または\n進歩性欠如：予備的主張１及び２）\nウ  無効理由３（サポート要件違反：予備的主張３の一部）\nエ  無効理由４（実施可能要件違反：予備的主張３の残りの一部）\n(5) 間接侵害の成否\n被告各製品は，本件発明５及び６に係るエミュレーションシステムの「生\n産にのみ用いる物」（特許法１０１条１号）に当たるか\n(6) 損害発生の有無及びその額\n第３  争点に関する当事者の主張\n１  争点(1)ア（「選択された論理素子の部分集合によってエミュレートされた\n回路素子」〔構成要件１Ｄ，５Ｆ及び７Ｅ〕の充足性）について\n〔原告の主張〕\n(1) 本件各発明の構成要件１Ｄ，５Ｆ及び７Ｅの「選択された論理素子」とは，\n結果ないし状態を規定するものであり，この「選択」がどのように行われる\nかを特に限定するものではない。\nすなわち，「選択された論理素子の部分集合によってエミュレートされた\n回路素子」について，実施例では，論理素子アレイ１０２の下流に位置する\n動的再構成ネットワーク１３７が信号の選択を行っているから，エミュレー\nション実行後に，観測対象とする論理素子を選択する実施形態も含まれると\n解すべきである。\n(2) 被告各製品におけるダイナミックプローブにおいては，「ＦＤＲＯ」及び\n「バス」（ＳｅｌｅｃｔＭａｐインターフェイス）は，それぞれ「部分走査\nレジスタ」及び「走査バス」に該当し，デザインがアクティブのとき，すな\nわちエミュレーションの実行中又は継続中にリードバックキャプチャを実行\nできるから，構成要件１Ｄ，５Ｆ及び７Ｅを充足する。\n(3) ●（省略）●\n(4) ●（省略）●\n〔被告の主張〕\n(1) 構成要件１Ｄ，５Ｆ及び７Ｅの「選択された論理素子」は，どのような内\n容を指すものか不明であるが，これは，エミュレーションに先立ち，エミュ\nレーションを実行する論理素子の選択がされる構成に限定解釈すべきである。\nすなわち，本件各発明は，①まず観測対象となる論理素子の部分集合の\n「選択」がされ，②選択された部分集合によって「エミュレート」され，③\n選択された部分集合の信号状態値が「捉え」られる（観測される）という順\n番で処理が行われることを要する。\n(2) 被告各製品におけるダイナミックプローブにおいては，「選択された論理\n素子」の信号状態値ではなく，全ての論理素子の信号状態値がコンフィギュ\nレーションメモリに格納され，また，論理素子の信号状態値を読み出す際に\n常にデザインクロックを止めるから，構成要件１Ｄ，５Ｆ及び７Ｅを充足し\nない。エミュレーションが実行中であることと，エミュレーション・クロッ\nクが停止するか否かは異なる概念である。\n(3) ●（省略）●\n(4) ●（省略）●\n２  争点(1)イ（「エミュレーション・クロックの１クロック・サイクル」〔構\n成要件１Ｄ，５Ｆ及び７Ｅ〕の充足性）について\n〔原告の主張〕\n(1) 構成要件１Ｄ，５Ｆ及び７Ｅには，エミュレーション・クロックを停止さ\nせるか否かについては何ら規定されていない。原告が，平成１５年４月２３\n日付けでした本件補正の際に提出した手続補正書（方式）（乙１６の２）に\nおいて，引用例１には存在しない本件各発明の特徴点として述べたのは，複\n数のデータ入力線を有する部分走査レジスタを設けたことにより，複数の信\n号状態値を同時に捉えられる部分走査レジスタの存在であって，エミュレー\nション・クロックを一切停止させない構成が引用例１との相違点として必須\nであることではない。\n(2) 「エミュレーション・クロックの１クロック・サイクルにおいて捉え，そ\nして走査バスに出力する」における「１クロック・サイクル」とはクロック\nの連続した立ち上りエッジの間の期間を意味するものである。そして，本件\n各発明においてエミュレーション・クロックが停止する構成を除外していな\nいことは本件明細書等の段落【００１１】の記載からも明らかである。仮に\nエミュレーション・クロックが一時的に停止したとしても，エミュレーショ\nンを再開できるような場合には構成要件１Ｄ，５Ｆ及び７Ｅにつき非充足と\nすべきではない。\n(3) 構成要件１Ｄ，５Ｆ及び７Ｅにおいて，捉えた複数の信号状態値の記録を\n走査バスに出力する処理については，必ずしも１クロック・サイクルにおい\nて完了する必要はない。構成要件１Ｄ，５Ｆ及び７Ｅの文言は，「部分走査\nレジスタ」に該当する構成が各クロック・サイクルにおいてエミュレートさ\nれた信号状態値の記録を漏れなく捉えて走査バスに出力することを意味する\nものである。\n〔被告の主張〕\n(1) 原告は，平成１５年４月２３日に行った本件補正において，請求項１に\n「エミュレーション・クロックの１クロック・サイクルにおいて」との限定\nを加えている（本件補正後請求項１）。そして，同日付け手続補正書（乙１\n６の２）において，「引用例１との相違点を明確にした。」として，「した\nがって，『複数の信号状態値の記録』を捉えるために，エミュレーション・\nクロックを停止する必要はなく，エミュレーションを継続したまま『複数の\n信号状態値の記録』を捉えることができる。」と主張している。この主張が，\n引用例１との対比において主張されたものであることからすると，システム\nクロック（すなわちエミュレーション・クロック）を停止させる必要がある\nものは，本件各発明の技術的範囲から除外されるべきことを原告自身が認め\nているといえる。\nまた，原告は，第２次補正と同日である平成１４年７月２日付け意見書\n（乙１８）においても，「エミュレーション・クロックを適切に分周した走\n査（判決注；「操作は誤記」）クロックを部分走査レジスタに与えることに\nより，エミュレーション・クロックのそのクロック・サイクルにおいて，再\n構成可能なネットワークにより選択された論理素子の部分集合の信号状態値\nを，走査バスに出力するものであります。」と主張している。\n出願経過における原告のかかる主張を考慮すれば，複数の信号状態値の記\n録を捉える際に，エミュレーション・クロックを停止する必要があるものは，\n本件各発明の技術的範囲に含まれないことになる。また，信号状態値の記録\nを捉える処理と走査バスへ出力する処理の両者がエミュレーション・クロッ\nクの１クロック・サイクル内で完結しないものも，本件各発明の技術的範囲\nには含まれないことになる。\nまた，そもそも「クロック（信号）」とは，「イベントの同期化に使用さ\nれる周期的な信号」（甲３０）とされているとおり，「周期的な信号」を意\n味するのであって，停止時間を含むような周期が不確定な信号は，「クロッ\nク（信号）」に含まれない。\n(2) 被告各製品においてエミュレーション・クロックは停止する場合があるか\nら，構成要件１Ｄ，５Ｆ及び７Ｅを充足しない。\n３  争点(1)ウ（「部分走査レジスタ」〔構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆ〕\nの充足性）について\n〔原告の主張〕\n構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆの文言上，「部分走査レジスタ」は，\n選択された論理素子の部分集合によってエミュレートされた回路素子の信号\n状態値を記録することのできるものであれば足りるから，これを備える被告\n各製品は構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆを充足する。\n本件明細書等の段落【００２８】及び【図８ｂ】において，「部分走査レ\nジスタ」として複数のフリップフロップが鎖状に接続された構成が記載され\nているが，これらは，あくまでも「本発明の一実施形態」を記述しているも\nのにすぎないから，構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆの「部分走査レジス\nタ」がその構成に限定される理由はない。\n〔被告の主張〕\n本件各発明においては，単に「レジスタ」とは規定せず，あえて「部分走\n査レジスタ」と規定していること，原告は，本件特許の審査過程における本\n件事情説明書（乙６）において，複数のフリップフロップが鎖状に連結され\nた構成を開示した６件もの文献について「走査レジスタ」を開示したものと\nして挙げていること，本件各発明の技術分野において，「スキャン」，つま\nり，「走査」とは，複数のフリップフロップを鎖状に接続した構成において\nテストを行うことを意味すること等を考慮すると，本件各発明における「部\n分走査レジスタ」とは，本件明細書の【図８ｂ】にあるとおり，集積回路の\n内部状態を可観測にすべく鎖状に連結された複数のフリップフロップを含む\n構成である，並列（パラレル）入力－直列（シリアル）出力のものを意味す\nると解すべきである。\n●（省略）●\n４  争点(1)エ（「再構成可能なネットワーク」〔構成要件１Ｅ，５Ｇ，５Ｈ及\nび７Ｇ〕の充足性）について\n〔原告の主張〕\n(1) 本件明細書等の段落【００１１】には，「回路素子のエミュレーションは，\n動的再構成ネットワーク１３７を動的再構成するために休止したり（しなか\nったり）する必要があるかもしれない」と記載されており，構成要件１Ｅ，\n５Ｇ，５Ｈ及び７Ｇに関して，エミュレーション・クロックが一時停止され\nる場合もあり得ることが示唆されている。ここで「再構成可能に接続する」\nとは，「部分走査レジスタ」が，論理素子のある部分集合のみに係る信号状\n態値の記録を捉えることが可能な状態から，別の（又は同一の）部分集合の\nみに係る信号状態値の記録を捉えることが可能な状態へと構成することが\n（２度以上）可能であることを意味する。また，構成要件１Ｅにおける「エ\nミュレーション・クロックの１クロック・サイクルにおいて」，「再構成可\n能に接続する」とは，上記意義を有する「接続」の「再構成」が，エミュレ\nーション・クロックの１クロック・サイクルにおいて可能であることを意味\nするものである。\n(2) 被告各製品のダイナミックプローブにおいては，コンフィギュレーション\nメモリ，ＦＡＲレジスタ，ＣＭＤ（Ｃｏｍｍａｎｄ）レジスタ，及びアドレ\nス回路は，本件各発明の「再構成可能なネットワーク」に該当するから，構\n成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇを充足する。\n(3) フレキシブルプローブの実施態様Ⅰにおいては，再コンパイルをすること\nなく論理素子の部分集合の接続を変更しており，また，被告各製品における\nクロックの停止（乙２０の２）は一時停止にすぎず，その直前までエミュレ\nーションは実行されていたから，構成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇを充足\nする。\n(4) ●（省略）●\n(5) ●（省略）●\n〔被告の主張〕\n(1) 本件明細書等の段落【００１１】の記載を考慮すると，「選択された論理\n素子の部分集合のみに再構成可能に接続する」とは，部分走査レジスタを，\n複数の論理素子のうち，ある部分集合のみに接続した状態から，他の部分集\n合のみに接続した状態へと繋ぎ替えることが可能であり，かつ，このような\n繋ぎ替えの際，集積回路を再コンパイルする必要がないことをいうと解すべ\nきである。さらに，請求項１の記載から，「再構成可能なネットワーク」は，\n「エミュレーション・クロックの１クロック・サイクルにおいて」，部分走\n査レジスタを論理素子の部分集合に「再構成可能に接続する」ものでなけれ\nばならない。\nさらに，本件各発明は，デバッグ中にエミュレーションを継続したまま，\nエミュレーション・クロックを停止する必要がない点に特徴を有する。\n以上をまとめると，「再構成可能なネットワーク」とは，①部分走査レ\nジスタを，複数の論理素子のある部分集合のみに接続した状態から，他の部\n分のみに接続した状態へと繋ぎ替えるものであり，②上記①の繋ぎ替えを行\nう際に，集積回路を再コンパイルする必要がなく，かつ，③上記①の繋ぎ替\nえが，エミュレーションを継続したまま，エミュレーション・クロックを停\n止することなく，エミュレーション・クロックの１クロック・サイクルで行\nわれる，という特徴を全て備えるものと解される。\n本件各発明は，「部分走査レジスタ」が，複数の信号状態値の記録を捉\nえ，走査バスに出力する処理（構成要件１Ｄ）と，「再構成可能なネットワ\nーク」が，複数の論理素子と部分走査レジスタとの間を再構成可能に接続さ\nせる処理（構成要件１Ｅ）の両者が，どちらも「エミュレーション・クロッ\nクの１クロック・サイクルにおいて」完了するよう構成されている点に特徴\nを有する。上記繋ぎ替えがエミュレーション・クロックの１クロック・サイ\nクルの時間内で完結しなければ，エミュレーション・クロックを停止せずに\n処理を続けることはできない。本件明細書等の段落【００１１】に記載され\nたエミュレーションを休止するような態様は，審査経過において原告がこれ\nを除外したものと解されるものである。\n(2) 被告各製品のダイナミックプローブにおいては，論理素子とコンフィギュ\nレーションメモリとの間の繋ぎ替え処理がそもそも存在せず，ＦＤＲＯは全\nての論理素子に繋がるから部分集合のみに接続するものでなく，コンフィギ\nュレーションメモリから状態値を読み出す際にはエミュレーション・クロッ\nクが停止されるから，構成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇを充足しない。\n(3) ●（省略）●\n(4) ●（省略）●\n(5) フレキシブルプローブの実施態様Ⅲにおいては，ユーザーがトレーサのオ\nン／オフを切換えるためには，エミュレーション・クロックを停止（原告の\nいう「休止」）させる必要がある。このときの停止前後におけるエミュレー\nション・クロック信号の立ち上がりエッジ間を「１クロック・サイクル」と\nは解し得ないから，同実施態様は構成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇを充足\nしない。\n５  争点(2)（構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆの「部分走査レジスタ」につ\nき，被告各製品についての均等侵害の成否）について\n〔原告の主張〕\n(1) 被告は，「部分走査レジスタ」とは，複数のフリップフロップが鎖状に結\n合された特定の構成に限定されると主張するところ，これによると，被告各\n製品のレジスタが，「部分走査レジスタ」に該当しない可能性はある。\nしかし，後記(2)以下において詳述するとおり，この場合も，①「部分走査\nレジスタ」は本件各発明の本質的部分ではなく，②「部分走査レジスタ」を\n被告各製品のレジスタに置き換えても，本件各発明の目的を達することがで\nき，同一の作用効果を奏するものであって，③上記のように置き換えること\nに，本件各発明の属する技術の分野における通常の知識を有する者が，被告\n各製品の製造の時点において容易に想到することができたものであり，④被\n告各製品が，本件各発明の優先権主張日における公知技術と同一または当業\n者がこれから上記優先権主張日に容易に推考できたものではなく，かつ，⑤\n被告各製品が本件各発明の特許出願手続において特許請求の範囲から意識的\nに除外されたものに当たるなどの特段の事情もないため，被告各製品のレジ\nスタは，本件各発明における「部分走査レジスタ」と均等というべきであり，\nしたがって，均等侵害が成立する。\n(2) 第１要件（非本質的部分性）\n特許発明の本質的部分とは，明細書の特許請求の範囲に記載された構成の\nうち，当該特許発明特有の解決手段を基礎付ける技術的思想の中核をなす特\n徴的部分をいうと解される。\n●（省略）●\nしたがって，本件各発明特有の解決手段を基礎付ける技術的思想の中核をな\nす特徴的部分は動的再構成可能ネットワークであって，「部分走査レジスタ」\nは本件各発明の本質的部分ではない。\nなお，被告は，「部分走査レジスタ」は本件各発明の本質的部分に含まれる\n旨主張するが，「部分走査レジスタ」を具体的にどのように構成するかは当業\n者にとって自明であり，「部分走査レジスタ」の構成は本件各発明の本質的部\n分たり得ない。\n(3) 第２要件（置換可能性）\n構成要件１Ｃにおいて「選択された論理素子の部分集合によってエミュレー\nトされた回路素子の複数の信号状態値の記録をエミュレーション・クロックの\n１クロック・サイクルにおいて捉え，そして走査バスに出力する部分走査レジ\nスタ」とされるとおり，本件各発明において「部分走査レジスタ」が果たす機\n能は，選択された論理素子の部分集合によってエミュレートされた信号状態値\nの記録を捉え，走査バスに出力することである。\n●（省略）●\nそうすると，「部分走査レジスタ」を被告各製品におけるレジスタに置換し\nても，再コンパイルを行うことなくエミュレータ内の可視点を動的に変えるこ\nとが可能となるという作用効果が奏されることに相違はない。\nしたがって，「部分走査レジスタ」を被告各製品のレジスタに置き換えても，\n本件各発明の目的を達することができ，同一の作用効果を奏するものである。\n(4) 第３要件（置換容易性）\n●（省略）●\n(5) 第４要件（対象製品等の公知技術との同一性または容易推考性）\n●（省略）●\nしたがって，被告各製品は，本件各発明の優先権主張日における公知技術と\n同一または当業者がこれから上記優先権主張日に容易に推考できたものではな\nい。\n(6) 第５要件（意識的除外等の特段の事情）\n被告各製品が本件各発明の特許出願手続において特許請求の範囲から意識的\nに除外されたものに当たるなどの特段の事情は存在しない。\n仮に被告が主張するように，本件特許の審査経過において，原告は，複数の\nフリップフロップが鎖状に連結された構成のみを挙げ，これらが本件各発明の\n「走査レジスタ」に相当することを認めていたとしても，複数のフリップフロ\nップが鎖状に連結された構成以外の構成が意識的に除外されたと評価すること\nはできない。\n●（省略）●\nよって，均等の第５要件も充足される。\n〔被告の主張〕\n原告は均等侵害を主張するが，「部分走査レジスタ」が本件各発明の本質的\n部分に含まれることは明らかであるから，均等の第１要件を満たさず，均等侵\n害の主張は成り立たない。\n６  争点(3)（被告各製品は本件発明３，４及び６の技術的範囲に属するか）に\nついて\n〔原告の主張〕\n(1) 本件発明３\nア  構成要件３Ａに規定する「トリガ回路」とは，所定の条件を満たす入力\nに応じて所定の動作（出力等）を行う回路をいうところ，被告各製品に\nおいては，複数の論理素子を含むＤＵＴからの出力（信号状態値）とコ\nンパレーターの値とに基づいて，トリガ信号（トリガ値）を生成するト\nリガ回路機構を含んでいる。\n被告各製品は，構成要件１Ａ及び１Ｂに係る｢複数の論理素子」の複数\nの信号状態値の少なくとも一部に基づいてトリガ値を条件付きで生成する\nトリガ回路を含んでいるといえるから，構成要件３Ａを充足する。\nイ  構成要件３Ｂは，「請求項１に記載の集積回路。」であるところ，被告\n各製品が本件発明１の構成要件を充足することは前記のとおりである。\nよって，被告各製品は構成要件３Ｂを充足する。\n(2) 本件発明４\nア  被告各製品のＤＵＴ内の論理素子は，例えば，ＦＰＧＡからハードドラ\nイブ又はテストベンチへ信号を送信するため，多数の集積回路出力に接\n続されており，相互接続ネットワークを含むものである。被告各製品は，\n構成要件１Ａ及び１Ｂに係る複数の論理素子及び複数の集積回路出力に\n結合されたネットワークを含んでいるから，構成要件４Ａを充足する。\nイ  被告各製品に搭載されたＦＰＧＡの入力／出力タイルは，再コンパイル\n可能命令セットに基づき，構成要件１Ａ及び１Ｂに係る複数の論理素子\n及び上記複数の集積回路出力に信号を経路指定するように作動する機能\nを含んでおり，構成要件４Ｂを充足する。\nウ  構成要件４Ｃは「請求項１に記載の集積回路。」であり，被告各製品が\n本件発明１の構成要件を充足することについては前記のとおりである。\n(3) 本件発明６\n構成要件６Ａは，構成要件３Ａと同様であり，構成要件６Ｂは「請求項\n５に記載のエミュレーションシステム」であるから，これらの充足性は前記\nのとおりである。\nよって，被告各製品は本件発明６の技術的範囲に属する。\n〔被告の主張〕\n本件発明３，４及び６は，いずれも本件発明１及び５に所定の構成要件を\n付加したものであるが，被告各製品は本件発明１及び５の構成要件を充足し\nないから，本件発明３，４及び６の技術的範囲に属しない。\n７  争点(4)ア（無効理由１〔乙１公報を主引例とする進歩性の欠如〕）につい\nて\n〔被告の主張〕\n(1) 乙１公報（米国特許第５７７４８９号）に記載された発明（以下「乙１\n発明」という。）と本件発明１とを対比すると，以下の相違点１ないし３\nにおいて相違し，その余については一致する。\n（相違点１）\n捉えられる信号状態値が，全ての信号状態値であって，「選択され\nた論理素子の部分集合」からの出力ではない点\n（相違点２）\n走査レジスタの出力先は走査バスであることが明記されていない点\n（相違点３）\nエミュレーション・クロックの１クロック・サイクルにおいて，部\n分走査レジスタを選択された論理素子の部分集合のみに再構成可能に\n接続するネットワークを備えていない点\n(2) 上記相違点１について，乙２（片山勝ら「通信処理用エミュレータのプ\nログラマブル信号プローブ法」１９９８年〔平成１０年〕１２月１０日発\n行。以下「乙２文献」という。）には，プログラマブルスイッチ部が８４\n０ｂｉｔの観測信号の中から１２８ｂｉｔを選択的に出力しＦＩＦＯに捉\nえる技術（以下「乙２技術」という。）が記載されており，これを適用し\n得る。組み合わせの動機付けとしても，選択された論理素子の部分集合か\nらの出力を観測する課題は周知である。\n相違点２については，一般的な技術の採用にすぎず，格別のものでは\nない。\n相違点３については，乙２文献記載のプログラマブルスイッチ部は，\n本件発明１の再構成可能なネットワークに相当し，リアルタイムでプロー\nブが可能であることから，当然エミュレーション・クロックの１クロック\n・サイクルと同等以上に早く動作する。そして，乙２技術は，再コンパイ\nルの必要性を減少させる点で乙１発明と共通の課題を有するものである。\n本件発明３ないし７は，本件発明１に周知慣用な構成を付加するなどし\nたものにすぎず，これらについても同様である。\n(3) そうすると，本件特許は特許法２９条２項に規定する進歩性の要件を欠\nき，同法１２３条１項２号に定める無効理由を有し，特許無効審判により\n無効にされるべきものであるから，原告は，同法１０４条の３第１項によ\nり権利を行使することができない。\n〔原告の主張〕\n(1) 乙１発明と本件発明１とにおいて，相違点１ないし３において相違し，\nその余については一致することは認める。\n(2) 相違点１については，乙２文献に記載されていると被告が主張する乙２\n技術は，ＦＰＧＡ間の分岐点における信号をＦＰＧＡの外部からプローブ\nするものであるから，乙１発明とは技術分野も技術的意義も異なる。\n相違点２について，乙１公報には「コンテクストバス」の開示はあって\nも，「走査バス」の開示はないから，一般的な技術の採用ということはで\nきない。\n相違点３については，乙１発明は全ての信号状態値を捉えるものである\nから，乙２技術を組み合わせるべき理由はなく，また，乙１発明に乙２技\n術を組み合わせることには回路設計上の阻害要因がある。\n８  争点(4)イ（無効理由２〔乙３４文献を主引例とする新規性または進歩性欠\n如〕）について\n〔被告の主張〕\n(1) 仮に原告が主張するようにリードバック機能が本件各発明の技術的範囲\nに含まれるとする構成要件の拡張解釈が許され，かかる拡張解釈と同様\nに本件各発明の要旨が認定されるのであれば，以下のとおり，本件発明\n１は乙３４文献記載の発明（以下「乙３４発明」という。）と同一とい\nうことになり，特許法２９条１項３号の規定により特許を受けることが\nできないものとなる。\nア  乙３４文献には，集積回路設計の回路素子の動作を模倣する機能を有\nする，再構成可能なＦＰＧＡが記載されており，構成要件１Ａが記載さ\nれている。そして，乙３４文献には同記載のＦＰＧＡがＣＬＢを備える\nことが記載され（１６頁左欄５行等），ここで乙３７（平成１１年〔１\n９ ９ ９ 年 〕 ザ イ リ ン ク ス 社 作 成 に か か る 「 The  Programmable  Logic\nData Book」〔Version1.2〕と題する書面。以下「乙３７文献」とい\nう。）の３－７頁右欄の「Configurable Logic Block」セクション及び\n３－８頁図４等の記載をみると，この各ＣＬＢは，複数の入力と複数の\n出力を有するＳｌｉｃｅを二つ含むことが知られていたものということ\nができる。\nよって，乙３４文献には，各々が複数の出力を有する複数のＣＬＢが\n実質的に記載されていることになり，構成要件１Ｂが実質的に記載され\nているといえる。\nイ  構成要件１Ｃについては，乙３４文献には，ＣＬＢを備えることが\n記載されており，乙３７文献の３－７頁右欄の「Look-Up Tables」セ\nクション等に示されているとおり，各ＣＬＢは，ＬＵＴを含むことが\n知られていた。\nよって，乙３４文献には，複数の入力信号に応答して複数の出力信\n号を生成するように作動するＣＬＢが実質的に記載されていることに\nなり，構成要件１Ｃが実質的に記載されているといえる。\nウ  乙３４文献には，リードバック機能を備え，ＦＤＲＯレジスタを備\nえるＦＰＧＡが記載されている。すなわち，乙３４文献には，ＦＤＲ\nＯレジスタが，リードバック時にコンフィギュレーションメモリから\nフレームデータを読み込むための出力パイプラインステージであるこ\nと（１２頁左欄１ないし３行），リードバックの際，ＦＤＲＯレジス\nタへ読み出されるフレームの開始アドレスがＦＡＲレジスタに設定さ\nれること（１７頁の図１４，同頁右欄１２ないし１３行），Ｓｅｌｅ\nｃｔＭＡＰインターフェイスでリードバックを使用できること（１６\n頁左欄７ないし８行）等が記載されている。\nよって，乙３４文献には，ＦＤＲＯレジスタが選択された論理素子の\n部分集合によってエミュレートされた回路素子の複数の信号状態値の記\n録をエミュレーション・クロックの１クロック・サイクルにおいて捉え，\n当該記録をＳｅｌｅｃｔＭＡＰデータバスへと出力していることになる\nので，構成要件１Ｄが記載されていることになる。\nエ  乙３４文献には，コンフィギュレーションメモリ，ＦＡＲ，ＣＭＤ，\n及びアドレス回路を備えることが記載されている。同文献には，リード\nバックキャプチャを実行することにより，ＣＬＢの論理状態の値がコン\nフィギュレーションメモリにロードされること（１６頁左欄２ないし６\n行及び同頁左欄１４ないし１７行），ＦＤＲＯレジスタへ読み出される\nフレームの開始アドレスがＦＡＲレジスタに設定されること（１７頁の\n図１４及び表１３，同頁右欄１２ないし１３行），ＲＣＦＧコマンドを\nＣＭＤレジスタにロードして，ＦＰＧＡをリードバック用に設定するこ\nと（１７頁右欄１７ないし１８行），所定の読込みヘッダでＦＤＲＯレ\nジスタをアドレスすること（１７頁右欄１８ないし２０行）等が記載さ\nれている。したがって，コンフィギュレーションメモリ，ＦＡＲ，ＣＭ\nＤ，及びアドレス回路を備えているといえる。\nよって，乙３４文献には，構成要件１Ｅの「再構成可能なネットワー\nク」に該当する構成が記載されていることになる。\nオ  乙３４文献に明記はされていないが，ＦＰＧＡとは，そもそも，コン\nピュータハードウェアのエミュレータに使用されることを主な用途の一\nつとする集積回路である。\nよって，乙３４文献には，構成要件１Ｆが実質的に記載されている。\nカ  以上のとおり，本件発明１の構成要件１Ａないし１Ｆは，乙３４文献\nに明示的に又は実質的に記載されていることになるので，本件発明１は\n乙３４発明と同一であり，特許法２９条１項３号に規定する新規性の要\n件を欠く。\nそうすると，本件特許は同法１２３条１項２号に定める無効理由を有\nし，特許無効審判により無効にされるべきものであるから，原告は，同\n法１０４条の３第１項により権利を行使することができない。\n(2) 本件発明１，３ないし７は，以下のとおり，乙３４発明に乙１発明を適\n用することにより，当業者が容易に発明をすることができたものであるか\nら，特許法２９条２項の規定により特許を受けることができないものであ\nる。\nア  乙３４発明と本件発明１との対比は前記(1)のとおりであり，乙３４\n発明には構成要件１Ｂ，１Ｃ及び１Ｆについて明示的には記載されてい\nないから，仮にこれらの点において乙３４発明と本件発明１とが相違す\nるとしても，当該相違点にかかる技術的事項は乙１発明に開示されてい\nる。\n乙３４発明と乙１発明はともに集積回路設計の回路素子をエミュレー\nトするように再構成可能なＦＰＧＡに関するものであり，両者は技術分\n野が共通するので，乙３４発明に乙１発明を適用する動機付けが存在す\nる。そして，乙３４発明に乙１発明を適用して，乙３４文献記載のＦＰ\nＧＡのＣＬＢの各々が複数の出力を有し（構成要件１Ｂ），複数の入力\n信号に応答して複数の出力信号を生成するように作動する（構成要件１\nＣ）ものとするとともに，そのＦＰＧＡをエミュレーションシステムに\n使用すること（構成要件１Ｆ）は，当業者が容易に想到し得たことであ\nる。\nイ  構成要件３Ａは，「上記論理素子に結合され，上記論理素子の上記複\n数の信号状態値の少なくとも一部に基づき，少なくとも１つのトリガ値\nを条件付きで生成するように作動するトリガ回路を更に含むことを特徴\nとする」とするところ，乙３４文献には，リードバックにおいてトリガ\nが使用されることは記載されているが（同１６頁の図１３），その詳細\nまでは記載されていない。そうすると，乙３４発明は，上記のほか，構\n成要件３Ａが記載されていないという点で本件発明３と相違するが，こ\nの点について乙１発明には構成要件３Ａの内容が開示されているから，\n乙３４発明に乙１発明を適用して，トリガ回路（構成要件３Ａ）を含む\nよう構成することは，当業者が容易に想到し得たものである。\nウ  構成要件４Ａは，「上記複数の論理素子及び複数の集積回路出力に結\n合された相互接続ネットワークを更に含み，」であり，構成要件４Ｂは，\n「上記相互接続ネットワークは，上記相互接続ネットワークを構成する\n再コンパイル可能命令セットに基づき，上記複数の論理素子及び上記複\n数の集積回路出力に信号を経路指定するように作動することを特徴とす\nる」である。乙３４文献にはこれらの構成について特段記載されていな\nい。そうすると，乙３４発明は，上記の相違点のほか，構成要件４Ａ及\nび４Ｂが記載されていないという点で，本件発明４と相違する。しかし，\n乙１発明には，所定の命令セットに基づいて信号の経路指定をすること\nを除き構成要件４Ａ及び４Ｂが開示されている。また，所定の命令セッ\nトに基づいて信号の経路指定をすることは，エミュレーションシステム\nの技術分野においてごく一般的に行われている周知技術にすぎず，格別\nのものではないから，乙３４発明に乙１発明及び上記周知技術を適用し\nて，相互接続ネットワーク（構成要件４Ａ及び４Ｂ）を含むよう構成す\nることは，当業者が容易に想到し得たものである。\nエ  本件発明５は実質的に，本件発明１の集積回路を含むエミュレーショ\nンシステムであるが，集積回路を除いた構成要素については，周知慣用\nされている構成を付加したものにすぎない。また，本件発明６は，実質\n的に本件発明３の集積回路を含むエミュレーションシステムであるが，\n本件発明５と同様に，集積回路を除いた構成要素については，周知慣用\nされている構成を付加したものにすぎない。さらに，本件発明７も，実\n質的に本件発明１の集積回路を含むエミュレータ基板であり，本件発明\n５と同様に集積回路を除いた構成要素については，周知慣用されている\n構成を付加したものにすぎない。\nよって，本件発明５ないし７も，乙３４発明に，乙１発明及び周知慣\n用技術を適用することによって，当業者が容易に想到し得たものである。\nオ  以上のとおり，本件発明１，３ないし７は，特許法２９条２項に規定\nする進歩性の要件を欠く。そうすると，本件特許は同法１２３条１項２\n号に定める無効理由を有し，特許無効審判により無効にされるべきもの\nであるから，原告は，同法１０４条の３第１項により権利を行使するこ\nとができない。\n〔原告の主張〕\nＦＰＧＡをエミュレーションに用いることは，ＦＰＧＡの利用態様と\nして当然に予定されているものではない。乙３４文献にはエミュレーシ\nョンシステムに係る記載が全く見られず，乙３４文献に記載のＦＤＲＯ\nレジスタは，全てのデータを読み出すものであって，選択されたデータ\nを読み出すものではない。また，リードバック機能を駆動するクロック\n信号はエミュレーション・クロックではないから，エミュレーション・\nクロックの１クロック・サイクルにおける制御を開示しない。\nそうすると，これに基づき本件各発明が想到容易であるということは\nできず，特許無効審判により無効にされるべきものであるとはいえない。\n９  争点(4)ウ（無効理由３〔サポート要件違反〕）について\n〔被告の主張〕\n原告は，本件各発明の解釈につき，「部分走査レジスタ」は，「選択\nされた論理素子の部分集合によってエミュレートされた回路素子の複数\nの信号状態値の記録を捉えて，当該信号状態値を可観測にし得るレジス\nタを意味すると主張するが，仮に，原告の主張のとおりに本件各発明の\n要旨を認定した場合にはサポート要件を満たさないことになる。すなわ\nち，本件明細書等の発明の詳細な説明の欄には，「部分走査レジスタ」\nの具体的な実施例として，鎖状に連結された複数のフリップフロップを\n含む構成についてのみ開示されているが，これ以外の構成については何\nら記載されていない。そして，本件明細書等の記載や優先日当時の技術\n常識上，部分走査レジスタの具体的構成を，鎖状に連結された複数のフ\nリップフロップを含む構成以外の構成にまで拡張解釈することが許され\nる事情があるとは到底認められない。\nそうすると，本件明細書等の発明の詳細な説明は，鎖状に連結された\n複数のフリップフロップを含む構成以外の構成についての裏付けを欠く\nため，特許法３６条６項１号に規定するサポート要件を満たしていない\nことになる。\nよって，本件特許は特許法１２３条１項４号に定める無効理由を有し，\n特許無効審判により無効にされるべきものであるから，原告は，同法１\n０４条の３第１項により権利を行使することができない。\n〔原告の主張〕\n否認ないし争う。鎖状に連結された複数のフリップフロップに限定する\n意図を有していないからこそ，「鎖状に連結された複数のフリップフロッ\nプ」ではなく「部分走査レジスタ」という文言を本件明細書等において使\n用しているものである。\nしたがって，被告の主張は前提を欠くというべきである。\n１０  争点(4)エ（無効理由４〔実施可能要件違反〕）について\n〔被告の主張〕\n本件各発明に係る特許において，「部分走査レジスタ」として，鎖状に\n連結された複数のフリップフロップを含む構成以外の構成を適用したとき\nに，どのように部分走査処理を実現すればよいのかについて，本件明細書\n等の発明の詳細な説明には何ら記載がされていない。また，鎖状に連結さ\nれた複数のフリップフロップを含む構成以外の構成で部分走査処理を実施\nすることが，本件各発明の優先日当時，技術常識であったことを示す事情\nも存在しない。したがって，本件明細書等の発明の詳細な説明の記載は，\n明細書による裏付けを欠く部分について，当業者が実施可能な程度に明確\nかつ十分に記載されているとはいえない。\nそうすると，本件特許は平成１４年法律第２４号による改正前の特許法\n３６条４項に規定する実施可能要件を満たしておらず，同法１２３条１項\n４号に定める無効理由を有し，特許無効審判により無効にされるべきもの\nであるから，原告は，特許法１０４条の３第１項により権利を行使するこ\nとができない。\n〔原告の主張〕\n否認ないし争う。前記９〔原告の主張〕と同様であり，被告の主張は前\n提を欠くというべきである。\n１１  争点(5)（間接侵害の成否）について\n〔原告の主張〕\n本件発明５及び６に関しては，被告各製品は，少なくとも本件発明５また\nは６に係るエミュレーションシステムの「生産にのみ用いる物」に該当する\nため，被告が業として被告各製品の譲渡，輸入，貸渡し又は譲渡若しくは貸\n渡しの申出をする行為は，本件特許権を侵害するものとみなされる（特許法\n１０１条１号）。\n〔被告の反論〕\n否認ないし争う。\n１２  争点(6)（損害発生の有無及びその額）について\n〔原告の主張〕\n被告は，業として被告各製品の輸入，販売及び貸渡し行為を行っており，\n被告が本件特許権の設定登録日である平成１６年８月２０日から本件訴え提\n起の日である平成２２年１２月１５日までに輸入，販売及び貸し渡した被告\n各製品の売上総額は，３２億円を下らない。\n原告は特許法１０２条３項に基づき本件特許権の実施料相当額を損害額と\nして賠償請求するものであるところ，本件特許権の実施料率は１０％を下ら\nないから，被告の本件特許権侵害行為による原告の損害額は３億２０００万\n円を下らない。\nさらに，原告は，被告の本件特許権侵害行為により本件訴訟を提起せざる\nを得なくなり，弁護士費用の支出を余儀なくされた。その額は，１０００万\n円を下らない。\n上記を合計すると，被告による本件特許権の侵害による原告の損害額は３\n億３０００万円を下らない。\n〔被告の主張〕\n否認ないし争う。\n第４  当裁判所の判断\n１  争点(1)ウ（「部分走査レジスタ」（構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆ）\nの充足性）について\n(1) 本件明細書等の記載内容\n本件特許に係る特許請求の範囲請求項１，３ないし７の内容は前記第２，\n２(3)記載のとおりであるところ，本件明細書等には，発明の詳細な説明及\nび図面として，以下の記載がある。\nア  発明の詳細な説明\n「２．背景情報\n回路設計をエミュレートするエミュレーションシステムは，当分野\nでは周知である。通常，従来のエミュレーションシステムは，汎用の\n統合デバッグ機能のないフィールド・プログラマブル・ゲートアレイ\n（ＦＰＧＡ）を用いて形成されている。エミュレートされる回路設計\nは，回路設計の『公式的』記述をコンパイル するとともに，回路設計\nをＦＰＧＡの論理素子（ＬＥ）（組合せ論理ブロック （ＣＬＢ）とし\nても知られる）上へに（判決注；ママ）マッピングすることによって，\nエミュレーションシステム上に『実現』される。これら汎用フィール\nド・プログラマブルゲートアレイは，そのエミュレーションシステム\nへの適用に関する限り，多くの不利な点を抱えている。第一に，ＦＰ\nＧＡの内部にマップ化されている個々のノードにおける信号の状態が，\n直接的に観察できないということであり，これは，『隠された』ノー\nドと呼ばれる。この『隠された』ノードにおける信号の状態を観察可\n能にするためには，信号をＦＰＧＡの外に出し，ロジック・アナライ\nザに入れるＦＰＧＡの再構成が必要である。それには，膨大な時間を\n費やす再コンパイルを必要とする。加えて，検査システム，例えば ロ\nジック・アナライザによって観察可能（追跡可能）なポート／ノード\nに信号を持込むために，通常，多数のＦＰＧＡのＩ／Ｏ が占有される。\n更に，経路選定すべき付加的信号により，信号経路選定の輻輳が増加\nされる。最後に，時間に鋭敏なアプリケーションに関しては，読取り\nをトリガ するイベントが検出される前に，信号をＦＰＧＡの外へ取出\nさなければならないので，あるイベントの発生に応答して信号が読取\nられるものとすると，『隠された』ノード上の信号が，正しい時刻に\n読取られたか否かを知ることは困難である。エミュレータが複雑化す\nるにつれ，ＦＰＧＡのネットワーク及び相互接続した追跡も増加し，\n上記の問題は一層悪化する。監視追跡に要する時間が複雑化を伴いど\nこまでも増えるにつれ，エミュレーションが実行できる頻度は，容認\nできないレベルにまで減少する。」（段落【０００３】）\n「従って，必要とされるものは，一旦隠されたノードに容易にアク\nセスできるとともに，再構成の必要を減少させながら追跡することに\nよって，許容できるエミュレーション頻度でエミュレーションするこ\nとを容易にする統合デバッグ機能を備えた再構成集積回路である。」\n（段落【０００４】）\n「発明の要旨\n本発明の教示に基づき，エミュレーションシステムに使用される統\n合デバッグ機能を備えた再構成集積回路（ＩＣ）が説明される。特に，\n本発明の第１実施形態によれば，集積回路は，複数の出力及び部分走\n査レジスタを各々有する複数の論理素子（ＬＥ）を含むものとして説\n明される。複数のＬＥは，ＬＥに対応して与えられる複数の入力信号\nに応答し複数の出力信号を生成するように作動する。部分走査レジス\nタは，ＬＥの選択された１つに再構成可能に結合され，使用可能とさ\nれた場合には，オペレーティング・クロックの特定クロック・サイク\nルにおいて，選択されたＬＥによりエミュレートされた信号状態値回\n路素子の記録を捉えて走査バスに出力するよう作動し，そこにおいて，\n部分走査レジスタは，オペレーティング・クロックに適切に比例した\n走査クロックの印加により使用可能とされる。」（段落【０００５】）\n「図１を参照すると，本発明の教示を組み込んだ再構成集積回路１\n００の例に関するブロック図が示されている。以下の説明から明らか\nになるように，再構成回路１００は，本発明の教示を除き，本技術分\n野において周知である多数の再構成回路のいずれをも意味するように\n意図されている。例えば一実施形態では，再構成回路１００は，本発\n明の教示を組み込んで強化された再構成回路である。本発明の一実施\n形態によれば，再構成回路１００は，単一の集積回路に配置され，機\n能強化されたＬＥ１０２のアレイを含む。機能強化されたＬＥ１０２\nは，種々の回路設計素子を『実現』するために使用され，革新的なデ\nバッグ特性を含む。」（段落【０００７】）\n「加えて，更に有利なことに再構成回路１００は，機能強化された\nＬＥ１０２に結合された，オンチップのコンテキスト・バス１０６，\n走査レジスタ１０８，及びトリガ回路素子１１０を含んでいる。以下\nに更に詳細に開示するように，コンテキスト・バス１０６は，ＬＥに\n値を入力し，更に，そこから値を出力するために用いられ，これに対\nし，走査レジスタ１０８及びトリガ回路素子１１０は，各々，追跡デ\nータ履歴，及びトリガ入力を，再構成回路１００に対し出力するのに\n用いられる。本発明の教示に従い，以下により完全に説明するように，\n再構成回路１００は，動的再構成ネットワーク１３７及び部分走査レ\nジスタ１３５を含むことが示されているが，これらは再構成回路１０\n０の選択論理素子１０２の部分的追跡履歴を選択的に出力するのに用\nいられる。すなわち，回路中に静的に規定された『見える』ノードか\nらの走査出力のみのために備えられた（又は，『隠された』ノードを\n見るために再コンパイルとＩ／Ｏリソースの割振りを必要とされる）\n従来技術のエミュレータ回路とは異なり，再構成回路１００は，動的\n再構成ネットワーク１３７及び機能強化された論理素子アレイ１０２\n内のどの追跡／ノードにも，再コンパイルを必要とせずに動的可視性\nを与える部分走査レジスタ１３５を含んでいる。 」（段落【０００\n８】）\n「本発明の一実施形態では，再構成回路１００は，メモリーを備え\nた回路設計をエミュレートするために再構成回路１００の使用を容易\nとするメモリー１１２を含んでいる。一実施形態では，再構成回路１\n００のピン１１３は，入力又は出力に用いることができる。また，図\n示され一（判決注；ママ）実施形態例によれば，再構成回路１００は，\n図示されるように，ＬＥ，メモリー１１２，及びＩ／Ｏピン１１３を\n相互接続するためのＬＥ相互クロスバー（つまり，ｘ－バー）ネット\nワーク １０４を含んでいる。一実施形態では，再構成回路１００は，\n再構成回路１００を，他の再構成集積回路や『ホストシステム』（図\n示せず）のようなものと相互接続するための，第１ステージ・クロス\nバー・ネットワーク１１４ａ―１１４ｂに『２つのコピー』を含んで\nいる。」（段落【０００９】）\n「更に動的再構成ネットワーク１３７のコンテキストで，動的再構\n成可能と言う用語は，回路素子のエミュレーションは，動的再構成ネ\nットワーク１３７を動的再構成するために休止したり（しなかったり）\nする必要があるかもしれないが，エミュレーションは，その最初から\n再スタートさせる必要が無いという意味を意図している。更に具体的\nには，動的再構成ネットワーク１３７の再構成には，再コンパイルが\n不必要であるが，相互接続ネットワーク１０４は，再コンパイルを必\n要とし，これは先に述べたように時間のかかるプロセスである。従っ\nて，動的再構成ネットワーク１３７が，ＬＥ１０２領域における，他\nの方法では隠されているノードが，エミュレータ及び／又はエミュレ\nートされる回路の高速デバッグを容易にするために（部分走査レジス\nタ１３５を介して）アクセスすることにより，効率的な手段を提供す\nることは，当業者であれば予測できるであろう。 」（段落【００１\n１】）\n「示されるように，図１１は，再構成回路１１００のブロック図を\n示す。当業者は，再構成回路１１００が，再構成回路１００のブロッ\nク図に非常に似ていることが認識できよう。すなわち，再構成回路１\n１００は，ＬＥ１０２のアレイ，メモリー１１２，動的再構成ネット\nワーク１３７，及びトリガ回路素子１１０を備え，図示されたように，\n各々が通信可能なように結合されている。しかし，再構成回路１１０\n０が，全ての追跡／ノード活動，又は  単に選択したそのサブセット\nのみを徹底的に監視するために，マルチプレクサ１１０６と関連した\n１つの走査レジスタ１１０８しか必要としない点で再構成回路１００\nと識別可能である。すなわち ， 分離した部分走査レジスタ１３５と\n（徹底的）走査レジスタ１０８とを採用する代わりに，再構成回路１\n１００は，徹底的走査モードで全追跡／ノードの出力を，又は  部分\n走査モードで，追跡／ノードの選択されたサブセットの出力を，走査\nレジスタ１１０８に選択的に供給するマルチプレクサ１１０６を使用\nする。換言すれば，走査レジスタ１１０８は，図１の走査レジスタ１\n０８として全体を使用することも，図１の部分走査レジスタ１３５と\nして部分的に使用することもできる。」（段落【００１３】）\n「ここで，図２に目を向けると，図１の再構成回路に用いるのに適\nした機能強化されたＬＥのアレイの例のブロック図が，本発明の実施\n形態により示されている。図に示すように，ＬＥアレイ１０２は，本\n発明の機能強化された複数のＬＥ２００を含む。例えば，一実施形態\nでは，ＬＥアレイ１０２は，１２８のＬＥ２００を含む。当業者であ\nれば，以下により詳細に説明する関連読み出し／書き込み及び制御回\n路の増減に応じて，より大きな又はより小さいＬＥ２００のアレイを\n使用できることが理解できよう。図２に示すように各ＬＥ２００は，\n多入力単出力真理表２０２，一対のマスター－スレーブ・ラッチ２０\n４－２０６，出力マルチプレクサ２０８，入力マルチプレクサ２１２，\n及び制御ロジック２１４を含み，図のように各々が互いに結合されて\nいる。」（段落【００１５】）\n「また，各ＬＥ２００も，多数のエミュレ－ション・クロック又は\nデバッグ・クロック（ＬＤ）を，選択的にマスター－スレーブ・ラッ\nチ２０４－２０６に提供するクロック選択マルチプレクサ２１６ａ－\n２１６ｃを含んでいる。好もしくは，このエミュレ－ション・クロッ\nクは，他の論理素子２００を使用した構造化エミュレ－ション・クロ\nックを含むものである。図示した実施形態では，この『構造化』エミ\nュレ－ション・クロックは，真理表２０２のＩ０を通じて利用可能に\nなる。エミュレ－ション・クロックの１つは，正常作動時にマスター\n－スレーブ・ラッチ２０４－２０６に提供され，一方，デバッグ・ク\nロック（ＬＤ）は，デバッグ時に供給される。クロック選択は，ＣＴ\nＸ信号によって制御される。最後に，ＬＥ２００は，選択出力をＬＥ\n相互  Ｘ－バー・ネットワーク１０４及びオンチップ・デバッグ機能\n体に出力するバッファー２１４ａ，及び選択出力を再構成回路１００\nの外で直接観察するために，コンテキスト・バス１０６に出力するバ\nッファー２１４ｂを含んでいる。」（段落【００１８】）\n「簡単に図４ａ－４ｂを参照するが，ここではＬＥを相互接続する\nためのＬＥ相互クロスバー・ネットワーク１０４，メモリー及び入出\n力（Ｉ／Ｏ）ピンの一実施形態を示する（判決注；ママ）。特に，図\n４ａ及び４ｂは，１２８のＬＥ２００を相互接続するＬＥ相互クロス\nバー・ネットワーク１０４の一実施形態を図示する。当業者は本発明\nの精神と範囲を逸脱することなく，より大きいあるいはより小さいＬ\nＥ相互クロスバー・ネットワークを採用し得ることが理解できよう。\n図示された実施形態図に関して，４ａに示すように，ＬＥ相互クロス\nバー・ネットワーク１０４は，４つのサブネットワーク２２０を含む。\n最初の２つのサブネットワークであるサブネット０とサブネット１と\nは，７２の信号経路として使用され，一方，残る２つのサブネットワ\nークであるサブネット２とサブネット３とは，６４の信号経路として\n使用される。」（段落【００２１】）\n「各サブネットワーク２２０は，第一ステージにおける，９又は８\nの８―８クロスバー２２０，第二ステージにおける，９－２０又は８\n－２０のクロスバー２２４又は２２６，第三ステージにおける，２０\nの８－８クロスバー２２８のいずれかを含む３ステージのクラウス\n（Ｃｌａｕｓ）ネットワークである。各ステージは，周知の 『バタフ\nライ』方式で相互に結合される。」（段落【００２２】）\n「更に詳細にＬＥ相互クロスバー・ネットワーク１０４を説明する\nために，前に挙げた参照文献として援用した米国特許第５，５７４，\n３８８号を参照する。\nまた，簡単に図５を参照するが，ここでは再構成集積回路を，他の\n再構成集積回路及び『ホスト』コンピュータ（図示せず）に相互接続\nするための再構成回路相互クロスバー・ネットワーク１１４ａ－１１\n４ｂの一実施形態を示す。図に示すように，図の実施形態では，再構\n成回路相互クロスバー・ネットワーク・ステージ０ １１４ａ－１１４\nｂは，再構成集積回路の６４のＩ／Ｏ信号を，再構成集積回路を他の\n再構成集積回路及び『ホスト』コンピュータに相互接続するクラウス\n・ネットワークの次のステージに結合するための４組の１６－１６ク\nロスバー２３０を含む。クロスバー・ネットワーク・１１４ａ－１１\n４ｂを更に説明するために，また前に挙げた参照文献として援用した\n米国特許第５，５７４，３８８号を参照する。」（段落【００２３】）\n「図８ａは，全ＬＥ２００の追跡データの全走査を出力するための\n走査レジスタ１０８の一実施形態を示す。図８で示される一実施形態\n例によれば，走査レジスタ１０８には，８つのフリップフロップの１\n６セットと，８つのマルチプレクサ２４４（すなわち，１２８のＬＥ\n２００が設けられている）の１５セットがあり，マルチプレクサ２４\n４は，フリップフロップ２４２のセットの間に配置されている。フリ\nップフロップ２４２第０セットは，８つのＬＥ２００の第１群に結合\nしている。マルチプレクサ２４４第０セット２４４第０セット（判決\n注；ママ）は，フリップフロップ２４２第０セットと論理素子２００\nとの第２群に結合している。フリップフロップ２４２第１セットは，\nマルチプレクサ第０セットと結合しており，以下同様である。フリッ\nプフロップ２４４（判決注；「２４２」は誤記）第０セットは，ＬＥ\n２００の出力を順次受けては伝播する。マルチプレクサ２４２第０セ\nットも，フリップフロップ２４２第０セットの出力又は８つのＬＥ２\n００の第２群の出力を連続的に提供する。フリップフロップ２４２第\n１セットは，マルチプレクサ２４４第０セットからの入力を，順次シ\nーケンシャル的に伝搬する。フリップフロップ２４２のセットは，走\n査クロックに制御されるが，マルチプレクサ２４４のセットは，走査\n制御信号によって制御される。従って，（作動エミュレーション・ク\nロックに比例して）適切に分割された周波数を持つ走査クロックを適\n用し，マルチプレクサ２４４のセットに適切な走査制御信号を選択的\nに適用することにより，クロック・サイクルにおける１２８全てのＬ\nＥ２００のスナップショットを再構成可能回路１００から順次，走査\nして得ることができる。」（段落【００２６】）\n「図８ｂに目を向け，本発明の教示に基づき，部分走査レジスタ１\n３５及び動的再構成ネットワーク１３７の統合デバッグ機能体（判決\n注；ママ）を更に詳細に説明する。図８ｂに示すように，動的再構成\nネットワーク１３７は，複数のＬＥ２００と結合した複数の４：１マ\nルチプレクサ５０２を含む。図示した一実施形態例によれば，動的再\n構成ネットワーク１３７は，１２８のＬＥ２００出力に結合した３２\nの４：１マルチプレクサを含む。従って，動的再構成ネットワーク１\n３７によって，ユーザーは，最大３２までのＬＥ２００状態値の選択\nサブセットを部分走査レジスタ１３５に再構成可能に経路指定するこ\nとができる。」（段落【００２７】）\n「本発明の一実施形態によれば，部分走査レジスタ１３５は，８つ\nのフリップフロップ５６２の４セットと，フリップフロップ５６２の\nセットの間に８つのマルチプレクサ５６４の３セットを含む。図１の\n一実施形態例に示すように，部分走査レジスタ１３５は，動的再構成\nネットワーク１３７からの入力を受けて走査（判決注；「操作」は誤\n記）バス１３９に出す。特に，全走査レジスタ１０８とは異なり，部\n分走査レジスタ１３５は，選択したＬＥ２００のサブセット（例えば\n４分の１）の状態値を走査バス１３９に出力する。全走査レジスタ１\n０８と部分走査レジスタ１３５とが出力として走査バス１３９を分か\nち合う範囲で，走査コントロール１４２及び走査クロック１４０が，\nどちらの走査（判決注；「操作」は誤記）レジスタを活動状態にする\nかを選択的に制御する。特に，図示した一実施形態例によれば，ＬＥ\nアレイ１０２内のユーザー選択のＬＥ２００を部分走査できるように\nするためには，ユーザーは，走査コントロール１４２及び走査クロッ\nク１４０で部分走査レジスタ１３５を活動状態にするが，ＬＥアレイ\n１０２内のＬＥ２００全てを全走査できるようにするには，走査コン\nトロール１４２及び走査クロック１４０信号で全走査レジスタ１０８\nを活動状態にする。しかし，当業者であれば，どちらの活動された走\n査（判決注；「操作」は誤記）レジスタを採用するかを決定する代替\n的な方法を認識できるであろう。例えば，本発明の代替的一実施形態\nにおいて，走査レジスタ１０８と部分走査レジスタ１３５のどちらか\nは，単に走査クロック１４０の各々を希望のレジスタ，すなわち全走\n査レジスタ１０８又は部分走査レジスタ１３５に適用することで選択\nされる。かくして本発明はその精神と範囲とを逸脱することなく，こ\nのような変形例を推測できる。」（段落【００２８】）\n「このように，当業者は動的再構成ネットワーク１３７及び部分走\n査レジスタ１３５が再構成回路１００に新しいレベルの自由度を与え，\nユーザーが負荷の多い再構成及び従来技術に固有の回路設計マッピン\nグソフトの再コンパイルを必要とせずに，所与のクロック・サイクル\nに選択したＬＥのサブセットを動的に再構成して観察することを可能\nにするのである。更に全てのＬＥの状態値における完全なセットを観\n察する必要があるときには，再構成回路１００は革新的な全走査レジ\nスタを与えられるのである。本発明によれば，統合デバッグ機能を備\nえた再構成集積回路が得られるので，エミュレーションシステムのユ\nーザーは，あるクロック・サイクルには，ＬＥアレイ１０２のＬＥの\nサブセットを観察することを選択することもでき，他のクロック・サ\nイクルには，ＬＥアレイ１０２を構成する全てのＬＥの状態値をも全\n走査して観察することも選択できる。」（段落【００２９】）\n「図９を参照すれば，トリガ入力を出力するためのトリガ回路素子\n１１０の一実施形態例のブロック図が示されている。示されるように\n図の実施形態では，トリガ回路素子１１０は，各コンパレーター・レ\nジスタ回路２６０から各々１つ，４つのトリガ出力を生成する４つの\nコンパレーター・レジスタ回路２６０を含んでいる。各コンパレータ\nー・レジスタ回路２６０は，信号パターンを記憶するパターン・レジ\nスタ２６２と，ＬＥからの出力とパターン・レジスタ２６２の記憶さ\nれている内容とを比較する相等性コンパレーター２６４とを含んでい\nる。一実施形態では，信号パターンは，ＬＥあたり２ビットから成り，\nハイ，ロー，及びコード化不要の値を採ることができる。記憶パター\nンが検出されると，常に，再構成回路１００外のトリガへの入力が生\n成される。換言すれば，図示した一実施形態では，４つのＬＥ内部状\n態事象が同時にモニターできる。」（段落【００３０】）\n「図１０は，本発明の一実施形態による，本発明の教示を組み込ん\nだエミュレーションシステム１０００の例のブロック図である。図１\n１のエミュレーションシステムの図示した例によれば，エミュレータ\n１０６０と結合して通信できるホストシステム１０２０を含むエミュ\nレーションシステム１０００が示される。図示されるように，エミュ\nレータ１０６０は，エミュレーションアレイ・相互接続ネットワーク\n１０８０，構成回路１２２０，及びホストインターフェイス１２４０\nを含んでおり，図のように通信できるように結合している。本発明の\n教示に従えば，エミュレーションアレイ・相互接続ネットワーク１０\n８０は，本発明の動的再構成集積回路１２２０ａ―１２００ｎを含ん\nでおり，回路設計を組み立てる前に特定の回路設計をエミュレートし\nて『実現する』ようプログラムできるように構成された複数のＬＥ含\nんでいる（判決注；ママ）。更に詳細に説明すれば，革新的な動的再\n構成集積回路１２２０ａ―１２００ｎによって，選択ＬＥの状態値の\nサブセット，前述の時間のかかる再コンパイル法，もしくは 従来技術\nに典型的な従来技術の走査レジスタからの全走査出力を選択的に出力\nする経路選定ネットワークを，エミュレーションシステムのユーザー\nが，部分走査レジスタ経由で制御することが可能になる。従って，エ\nミュレーションシステム１００のように，本発明の革新的な特徴を組\nみ込んだエミュレーションシステムを使えば，設計マッピングプログ\nラムのように，複雑な回路設計ではしばしば何日もかかる方法で回路\nを変えたり，再コンパイルする方法を使ったりせず，このエミュレー\nションシステムのユーザーは，エミュレータ内の可視点を動的に変え\nることが可能になる。」（段落【００３１】）\nイ  図面の簡単な説明\n【図１】本発明の再構成集積回路の主要機能ブロックを示す。\n【図２】図１のＬＥアレイの一実施形態を図示し，かつ機能強化された\nＬＥの一実施形態を示す。\n【図４ａ】図１のＬＥ相互クロスバー・ネットワークの一実施形態を示\nす。\n【図５】再構成回路相互クロスバー・ネットワーク・ステージ０の一実\n施形態を示す。\n【図８ａ】図１の集積回路で用いるのに適した全走査レジスタの一実施\n形態を示す。\n【図８ｂ】本発明の一実施形態による，図１の集積回路で用いるのに適\nした，本発明の教示による，例示的な動的再構成集積回路及び部分走\n査レジスタのブロック図である。\n【図９】図１の集積回路で用いるのに適したトリガ回路の一実施形態を\n示す。\n【図１０】本発明の教示を組み込み，本発明の一実施形態によるエミュ\nレーションシステム例のブロック図である。\nウ  図面\n【図１】\n【図２】\n【図４ａ】\n【図５】\n【図８ａ】\n【図８ｂ】\n【図９】\n【図１０】\n(2) 前記第２，２(3)及び上記(1)の記載によれば，本件各発明は，開発，設\n計した集積回路の動作を実証するため，当該回路と等価な回路を再構成可\n能な集積回路上に模擬的に再現（エミュレート）し，外部から試験的な信\n号を入力して回路を動作させ，出力信号の状態を調べること等を通じて回\n路に不具合がないかの検証をすることが行われるものであるが（段落【０\n００３】），従来の再構成可能な集積回路においては，再構成可能な集積\n回路中の節々の点である各ノードの信号の状態が直接的に観察できないも\nのであり，その観察のためにはプログラムの再コンパイルが必要なことや，\n信号の取り出しが入出力ポート（Ｉ／Ｏ）を占有して行われることなどに\nより，本来の動作が妨げられ，監視追跡時間が増大するといった問題があ\nった（段落【０００３】，【０００４】）ところ，その課題を解決するた\nめ，集積回路設計の回路素子をエミュレートするための複数の論理素子を\n備えるとともに，再構成可能なネットワーク及び部分走査レジスタを設け，\n再構成可能なネットワークにより複数の論理素子の全部のうちの一部を部\n分集合として選択した上で，当該部分集合を部分走査レジスタに再構成可\n能に接続するようにし，エミュレーション・クロックの１クロック・サイ\nクル単位で複数の論理素子の信号状態値を捉えることができるようにした\n発明である，と認められる。\n(3) 構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆにおける「部分走査レジスタ」の意\n義\n構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆには，それぞれ走査バスに信号状態\n値を出力する「部分走査レジスタ」との記載があるところ，本件各発明の\n請求項には「部分走査レジスタ」と対比すべきそれ以外のレジスタについ\nての記載はなく，本件明細書等の発明の詳細な説明にも，「部分走査レジ\nスタ」ないし「走査レジスタ」についての定義はない。加えて，「部分走\n査レジスタ」の意味を技術常識に照らし明らかにする証拠もない。\n本件明細書等には，前記(1)のとおり，「分離した部分走査レジスタ１\n３５と（徹底的）走査レジスタ１０８とを採用する代わりに，再構成回路\n１１００は，徹底的走査モードで全追跡／ノードの出力を，又は  部分走\n査モードで，追跡／ノードの選択されたサブセットの出力を，走査レジス\nタ１１０８に選択的に供給するマルチプレクサ１１０６を使用する。換言\nすれば，走査レジスタ１１０８は，図１の走査レジスタ１０８として全体\nを使用することも，図１の部分走査レジスタ１３５として部分的に使用す\nることもできる。」（段落【００１３】），「部分走査レジスタ１３５は，\n動的再構成ネットワーク１３７からの入力を受けて走査（判決注；「操作」\nは誤記）バス１３９に出す。特に，全走査レジスタ１０８とは異なり，部\n分走査レジスタ１３５は，選択したＬＥ２００のサブセット（例えば４分\nの１）の状態値を走査バス１３９に出力する。」（段落【００２８】）と\nの記載があり，これらによれば，本件各発明の「部分走査レジスタ」は，\n走査レジスタないし全走査レジスタの機能ないし構成を縮小したものであ\nると認められるが，いかなる意味でそれらを縮小等するものであるかは明\nらかではない。そして，構成要件１Ｅ，５Ｇ及び７Ｇにおいて部分走査レ\nジスタは選択された論理素子の部分集合のみに接続されるものであり，構\n成要件１Ｄ，５Ｆ及び７Ｅにおいて部分走査レジスタは信号状態値の記録\nを走査バスに出力するものとされていること，前記(1)のとおり，「発明\nの要旨」である段落【０００５】において，「部分走査レジスタは，ＬＥ\nの選択された１つに再構成可能に結合され，使用可能とされた場合には，\nオペレーティング・クロックの特定クロック・サイクルにおいて，選択さ\nれたＬＥによりエミュレートされた信号状態値回路素子の記録を捉えて走\n査バスに出力するよう作動し，そこにおいて，部分走査レジスタは，オペ\nレーティング・クロックに適切に比例した走査クロックの印加により使用\n可能とされる。」との記載があることからすると，部分走査レジスタは，\n選択された論理素子の部分集合にのみ接続され，オペレーティング・クロ\nックに適切に比例した走査クロックが印加されることにより使用可能とさ\nれるものであることが認められる。\nそこで，部分走査レジスタに対しオペレーティング・クロックに適切に\n比例した走査クロックが印加されることの技術的意義につき本件明細書等\nの記載に基づき検討すると，まず，本件発明１の集積回路は，集積回路設\n計の回路素子をエミュレートするように再構成可能であり （構成要件１\nＡ），各々が複数の出力（【図２】では外へ向かう矢印）を有する複数の\n論理素子（【図２】ではＬＥ０～ＬＥ１２７）であって（構成要件１Ｂ），\n上記論理素子に対応して与えられる複数の入力信号（【図２】ではＩ０～\nＩ３等）に応答して複数の出力信号を生成するように作動する複数の論理\n素子と（構成要件１Ｃ），選択された（【図８ｂ】では４：１マルチプレ\nクサ５０２によって選択される）論理素子の部分集合によってエミュレー\nトされた回路素子の複数の信号状態値（【図２】ではバッファ２１４ａの\n出力）の記録をエミュレーション・クロックの１クロック・サイクルにお\nいて捉え（【図２】のＬＥ０～ＬＥ１２７では，エミュレーション・クロ\nックＣＬＫ０－２又は構造化エミュレーション・クロックの１サイクルご\nとに信号を出力するものであり，その際に走査クロックが適用され，その\n結果，論理素子の出力を１クロック・サイクルにおいて捉えることができ\nる），走査バスに出力（【図１】，【図８ｂ】では１３９）する部分走査\nレジスタ（【図１】，【図８ｂ】では１３５）と（構成要件１Ｄ），上記\nエミュレーション・クロックの１クロック・サイクルにおいて，上記部分\n走査レジスタを上記選択された論理素子の部分集合のみに再構成可能に接\n続する，上記複数の論理素子と上記部分走査レジスタに結合した再構成可\n能なネットワーク（【図１】，【図８ｂ】では１３７）とを含むことを特\n徴とする（構成要件１Ｅ），エミュレーションシステムに使用される集積\n回路（構成要件１Ｆ）をいうものである。\nそうすると，本件発明１の構成要件には「エミュレーション・クロック」\n及びその「１クロック・サイクル」以外には，部分走査レジスタに印可す\nべきクロック（これが必要なことは，発明の要旨を記載した段落【０００\n５】の記載から明らかである。）については何らの記載もないところ，構\n成要件１Ｄにおける「選択された論理素子の部分集合によってエミュレー\nトされた回路素子の複数の信号状態値の記録」を，「エミュレーション・\nクロックの１クロック・サイクルにおいて」，「捉え」てこれを「走査バ\nスに出力する」ためには，「オペレーティング・クロックに適切に比例し\nた走査クロック」（段落【０００５】）ないし「（作動エミュレーション\n・クロックに比例して）適切に分割された周波数を持つ走査クロック」\n（段落【００２６】）が印可されることが必要である。\nこの解釈は，原告が，構成要件１Ｄは，部分走査レジスタをして漏れな\nく信号状態値を捉え走査バスに出力するように走査クロックを制御するこ\nとについて，本件明細書等の段落【０００５】で「部分走査レジスタは，\nＬＥの選択された１つに再構成可能に結合され，使用可能とされた場合に\nは，オペレーティング・クロックの特定クロック・サイクルにおいて，選\n択されたＬＥによりエミュレートされた信号状態値回路素子の記録を捉え\nて走査バスに出力するよう作動し，そこにおいて，部分走査レジスタは，\nオペレーティング・クロックに適切に比例した走査クロックの印加により\n使用可能とされる。」と説明されているとする主張（原告第１５準備書面\n１３頁。なお，下線は原告代理人が付加）とも整合するものである。また，\n「論理素子の信号状態値は，エミュレーション・クロックの１クロック・\nサイクルごとに遷移する」ところ（原告第１６準備書面１３頁），１クロ\nック・サイクルにおける信号状態値の記録を捉えて出力する構成要件１Ｄ\nの部分走査レジスタや請求項２の全走査レジスタは，信号状態値の記録を\n捉えてから出力するまでの期間が限定されていなかったとしても，エミュ\nレーション・クロックが変化する速度（周波数）及びタイミングに適合し\nて動作するように走査クロックによって制御されるべきことが明らかであ\nるから，上記解釈は，本件明細書等には（請求項２の）「信号状態値の記\n録を上記エミュレーション・クロックの１クロック・サイクルにおいて捉\nえ・・・出力する」に対応する実施例の説明として「クロック・サイクル\nにおける・・・ＬＥ２００のスナップショットを・・・得る」（段落【０\n０ ２ ６ 】 ） と の 記 載 が あ り， 電 算 用 語 と し て の 「 ス ナ ッ プ シ ョ ッ ト 」\n（snapshot）は，所与のタイミングにおけるデータ内容を意味するところ，\n上記段落【００２６】の「クロック・サイクルにおける・・・ＬＥのスナ\nップショットを・・・得る」は，要するに１クロック・サイクルにおける\n論理素子の信号状態値の記録を捉えて出力することを説明したものであり，\nかかる本件明細書等の記載内容に照らせば，構成要件１Ｄや請求項２にお\nける「信号状態値の記録を・・・１クロック・サイクルにおいて捉え・・\n・出力する」という文言は１クロック・サイクルにおける信号状態値の記\n録を捉えて出力することを表現したものであるとの主張（原告第１６準備\n書面１７頁）とも整合するものである。\n加えて，上記解釈は，前記第２，２(4)エ(ｲ)記載のとおり，第２次補正\nと同日の平成１４年７月２日付け意見書（甲５８の４，乙１８）における，\n原告の「請求項１～４及び８に係る発明は，集積回路において，部分走査\nレジスタと，論理素子の部分集合のみを上記部分走査レジスタに再構成可\n能に接続する再構成可能なネットワークを含むことを特徴の一つとしてい\nます。・・・これら部分走査レジスタ及び再構成可能なネットワークによ\nり，走査レジスタ１０８と同様に，『（作動エミュレーション・クロック\nに比例して）適切に分割された周波数を持つ走査クロックを適用（【００\n２６】）』することにより，・・・，所与のクロック・サイクルに選択し\nたＬＥのサブセットを動的に再構成して観察することを可能に』（【００\n２９】）するものです。すなわち，エミュレーション・クロックを適切に\n分周した走査（判決注；「操作」は誤記）クロックを部分走査レジスタに\n与えることにより，エミュレーション・クロックのそのクロック・サイク\nルにおいて，再構成可能なネットワークにより選択された論理素子の部分\n集合の信号状態値を，走査バスに出力するものであります。」とする内容\nとも整合するものである。\nそうすると，本件発明１の部分走査レジスタは，エミュレーション・ク\nロック（構成要件１Ｄ。オペレーティング・クロックないし作動エミュレ\nーション・クロックも同旨）に対して適切に比例した走査クロックを印加\nすることにより使用可能とされるものであるところ，上記のとおり，走査\nクロックが適用される部分走査レジスタが，エミュレーション・クロック\nの１クロック・サイクル単位の信号状態値を受信して（捉えて）走査バス\nへ出力すること，適切に比例ないし分割された周波数とされていること\n（上記のとおり原告の意見書には「分周」するとの記載もある。）等から\nすれば，エミュレーション・クロックと走査クロックを比較してエミュレ\nーション・クロックの周波数が高い態様や，両者の周波数が同一である態\n様は除かれることとなるから，エミュレーション・クロックの周波数と走\n査クロックの周波数との関係の意味するところは，結局，走査クロックの\n周波数をエミュレーション・クロックの周波数に比して高くすることであ\nると解される。\nそして，この走査クロックの周波数をエミュレーション・クロックの周\n波数に比して高くすることについては，信号出力線の数が信号入力線の数\nよりも少ないという走査レジスタ及び部分走査レジスタの構造にも基づく\nものであり，これと異なる解釈を採用すべき根拠は，本件明細書等からは\n何ら見出すことはできない。\nすなわち，本件明細書等の段落【００２６】及び【図８ａ】の記載によ\nれば，走査レジスタ１０８は，１２８本の信号入力線に対して８本の信号\n出力線を持つことが明らかであるところ，「８つのフリップフロップの１\n６セット」（段落【００２６】）の各々が，「走査クロック１４０の立ち\n上りエッジに同期して，その入力端子に供給されている信号状態値の記録\nをロードして出力端子から出力開始する」（原告第１６準備書面１９ない\nし２０頁）ものであるとすると，走査レジスタ１０８の出力側に設けられ\nたフリップフロップ２４２第１５セット（ＦＦ１５）は，走査クロックの\n１クロック・サイクル当たり高々８つの信号を出力可能とするものにすぎ\nず，エミュレーション・クロックの１クロック・サイクルにおける最大１\n２８個の信号状態値の記録を失うことなく捉えて出力するためには，走査\nクロックの周波数をエミュレーション・クロックの周波数に対して高くす\nる必要があることが明らかである。\nまた，部分走査レジスタ１３５に含まれるフリップフロップが有する出\n力信号線の本数については，本件明細書等の段落【００２７】及び【図８\nｂ】には明記されていないものの，【図１】には，部分走査レジスタ１３\n５に対しても，走査レジスタと同様に「走査クロック１４０」及び「走査\nコントロール１４２」（段落【００２８】）を印可することが図示されて\nおり，また，原告も，前記第２，２(4)エ(ｲ)記載のとおり，意見書（平成\n１４年７月２日付け，甲５８の４，乙１８）において，「・・・詳細な説\n明では，『走査レジスタ』１０８の場合について，『適切に分割された周\n波数を持つ走査クロックの適用』（【００２６】）と記載しており，請求\n項７における部分走査レジスタの場合もこれと同様です。・・・」として\nいるとおり，部分走査レジスタの出力信号線の本数は信号入力線の本数\n（３２本）よりも少なく，それゆえ，走査クロックの周波数をエミュレー\nション・クロックの周波数に対して高くする必要があるものと認められる。\nなお，本件明細書等に開示された実施例とは異なり，並列入力－並列出\n力タイプの（走査）レジスタにおいて，これを駆動（走査）するクロック\nの周波数をエミュレーション・クロックの周波数に比して高くした場合，\n処理の高速化といったような一般的な効果は得られるものの，それは本件\n各発明の技術的特徴の一つである「部分走査レジスタ」によるものとはい\nえないというべきである。すなわち，既に検討したとおり，本件発明１の\n「部分走査レジスタ」は，エミュレーション・クロックに対して適切に比\n例した走査クロックの印加により使用可能とされる点に技術的特徴がある\nものと認められるところ，並列入力－直列出力タイプの部分走査レジスタ\nにおける「適切に比例した」状態とは，エミュレーション・クロックと走\n査クロックの周波数比が例えば１：ｎ（ここでｎは部分走査レジスタ内の\nフリップフロップセットの数）であることを意味する点については，原告\nが，「以下では，エミュレーション・クロックと走査クロック１４０との\n周波数比が１：４であり・・・場合を例に，上図１に示した部分走査レジ\nスタの一実施例について，その動作例を説明する。・・・なお，１：４と\nいう周波数比は，エミュレーション・クロックの１クロック・サイクルに\nおける選択された論理素子に係る信号状態値の記録を，失うことなく部分\n走査レジスタが捉えて出力する（すなわち『クロック・サイクルにおける\nＬＥ２００のスナップショットを・・・得る』）ことを可能とする，『適\n切に分割された』（本件特許明細書の段落【００２６】）周波数比の一例\nである。」（原告第１６準備書面２０ないし２１頁）と主張し，被告が，\n「・・・部分走査レジスタ内のフリップフロップが４個よりも多いｎ個の\n場合，部分走査レジスタが信号状態値の記録を失うことなく捉えて出力す\nるためには，走査クロックに対するエミュレーション・クロックの周期\n（１クロック・サイクルの時間）の比が，少なくとも１：ｎでなければな\nらない。」（被告第１５準備書面２７ないし２８頁）と主張しているとお\nり，当事者双方が前提としているところであり，「適切に比例した」状態\nは，部分走査レジスタの構造的特徴と密接に関連しているものといえる。\nこれに対して，並列入力－並列出力タイプの（走査）レジスタにおける\n「適切に比例した」状態が，どのような周波数比を意味するのかについて，\n原告は何ら主張・立証しておらず，また，本件明細書等にも何らの記載が\nない。\n以上によると，本件各発明の「部分走査レジスタ」は，部分走査レジス\nタをして信号状態値を漏れなく捉え走査バスに出力するように走査クロッ\nクを制御するため，その信号出力線が信号入力線よりも少ないことに起因\nして，走査クロックの周波数をエミュレーション・クロックの周波数より\nも高くして，これを印可するものをいうと解される。\nそうすると，いわゆる並列入力－並列出力タイプのレジスタは，信号入\n力線と信号出力線の本数が等しいことから，構成要件１Ｄ，５Ｆ，７Ｅ及\nび７Ｆにいう「部分走査レジスタ」には当たらないということができる。\n(4) フレキシブルプローブの実施態様ⅠないしⅢについて\nア  ●（省略）●\nイ  ●（省略）●\nウ  ●（省略）●\n２  争点１(1)エ（「再構成可能なネットワーク」〔構成要件１Ｅ，５Ｇ，５Ｈ\n及び７Ｇ〕の充足性）について\n(1) ダイナミックプローブについて\n構成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇにおける「再構成可能なネットワーク」\nとは，部分走査レジスタが選択された論理素子の部分集合のみに再構成可能\nに接続する，複数の論理素子と部分走査レジスタに結合したものであるとさ\nれているところ，前記第２，２(6)イのとおり，被告各製品のダイナミック\nプローブにおけるコンフィギュレーションメモリは，全ての論理素子の状\n態が格納されるものであるから，論理素子の全てと接続されていることと\nなり，「選択された論理素子の部分集合のみに再構成可能に接続する」も\nのではない。\nそうすると，被告各製品のダイナミックプローブは，構成要件１Ｅ，５Ｇ，\n５Ｈ及び７Ｇを充足しない。\n(2) フレキシブルプローブの実施態様Ⅰについて\nフレキシブルプローブの実施態様Ⅰについては，前記１(4)アのとおり，\n構成要件１Ｄ，５Ｆ，７Ｅ及び７Ｆを充足しないものであるが，さらに構\n成要件１Ｅ，５Ｇ，５Ｈ及び７Ｇの充足性についても検討する。\n●（省略）●\nしたがって，原告の上記主張は採用することができない。\n３  争点(2)（構成要件１Ｄの「部分走査レジスタ」につき，被告各製品につい\nての均等侵害の成否）について\n原告は，本件各発明の「部分走査レジスタ」の構成が限定的に解される\n場合でも，そのような部分走査レジスタを，被告各製品の並列入力－並列\n出力タイプのレジスタへ置換した構成は均等侵害に当たる旨主張するので，\n以下検討する。\n(1) 明細書の特許請求の範囲に記載された構成中に他人が製造等をする製品\n又は用いる方法と異なる部分が存する場合であっても，上記部分が特許発\n明の本質的部分ではなく，上記部分を上記製品等におけるものと置き換え\nても特許発明の目的を達することができ同一の作用効果を奏するものであ\nって，上記のように置き換えることに当該発明の属する技術の分野におけ\nる通常の知識を有する者が上記製品等の製造等の時点において容易に想到\nすることができたものであり，上記製品等が特許発明の特許出願時におけ\nる公知技術と同一又は上記の者がこれから上記出願時に容易に推考できた\nものではなく，かつ，上記製品等が特許出願手続において特許請求の範囲\nから意識的に除外されたものに当たるなどの特段の事情もないときは，上\n記製品等は，特許請求の範囲に記載された構成と均等なものとして，特許\n発明の技術的範囲に属するものと解するべきである(最高裁判所平成６年\n（オ）第１０８３号・平成１０年２月２４日第三小法廷判決・民集５２巻\n１号１１３頁参照)。\nそして，上記「特許発明の本質的部分」とは，特許請求の範囲に記載さ\nれた構成のうち，当該特許発明特有の解決手段を基礎付ける技術的思想の\n中核をなす特徴的部分を指すというべきである。\n(2) 前記１(2)で検討したとおり，本件各発明は，開発，設計した集積回路\nの動作を実証するため，当該回路と等価な回路を再構成可能な集積回路上\nに模擬的に再現（エミュレート）し，外部から試験的な信号を入力して回\n路を動作させ，出力信号の状態を調べること等を通じて回路に不具合がな\nいか否かの検証をすることが行われるものであるが（段落【０００３】），\n従来の再構成可能な集積回路においては，再構成可能な集積回路中の節々\nの点である各ノードの信号の状態が直接的に観察できないものであり，そ\nの観察のためにはプログラムの再コンパイルが必要なことや，信号の取り\n出しが入出力ポート（Ｉ／Ｏ）を占有して行われることなどにより，本来\nの動作が妨げられ，監視追跡時間が増大するといった問題があったところ\n（段落【０００３】，【０００４】），その課題を解決するため，集積回\n路設計の回路素子をエミュレートするための複数の論理素子を備えるとと\nもに，再構成可能なネットワーク及び部分走査レジスタを設け，再構成可\n能なネットワークにより複数の論理素子の全部のうちの一部を部分集合と\nして選択した上で，当該部分集合を部分走査レジスタに再構成可能に接続\nするようにし，エミュレーション・クロックの１クロック・サイクル単位\nで複数の論理素子の信号状態値を捉えることができるようにしたものであ\nる。\nそして，本件明細書等には，発明の「背景情報」として，「この『隠さ\nれた』ノードにおける信号の状態を観察可能にするためには，・・・検査\nシステム，例えば  ロジック・アナライザによって観察可能（追跡可能）\nなポート／ノードに信号を持込むために，通常，多数のＦＰＧＡのＩ／Ｏ\nが占有される。」（段落【０００３】）との記載があり，この記載は，信\n号を観察するために必要な信号を送り込み，また所望の信号を外部へ取り\n出すために，入力（Ｉｎｐｕｔ）端子と，出力（Ｏｕｔｐｕｔ）端子を多\n数占有しなければならないが，これは「集積回路」においては好ましくな\nいことを述べるものと解されるところ，直列出力タイプのレジスタにおい\nては出力線が少数で済むことから信号読み出しのための出力線を減らす効\n果があるのに対し，並列出力タイプのレジスタにおいては出力線が多数必\n要となることから，直列出力タイプであるか，あるいは並列出力タイプで\nあるかにより両者の作用効果は異なるものと認められる。そして，並列出\n力タイプのレジスタにおいても，例えばマルチプレクサを設けることによ\nって最終的な信号出力線の数を減らすことは可能であるものの，その場合\nには，直列出力タイプの走査レジスタに比べて，回路規模が増大したり，\nマルチプレクサの制御が複雑化したりすることによって，本件各発明の解\n決課題に反することになる。\nすなわち，本件各発明においては，全走査レジスタではなく，選択され\nた論理素子の部分集合のみに接続される部分走査レジスタを構成要件とし\nて規定していること，また，本件明細書等には，「経路選定すべき付加的\n信号により，信号経路選定の輻輳が増加される。・・・時間に鋭敏なアプ\nリケーションに関しては，・・・『隠されたノード』上の信号が，正しい\n時刻に読み取られたか否かを知ることは困難である。」（段落【０００\n３】）などの背景的な問題点を指摘した上で，「必要とされるものは，一\n旦隠されたノードに容易にアクセスできる・・・再構成集積回路である。」\n（段落【０００４】）と記載されていることなどを考慮すれば，本件各発\n明においては，簡単確実に制御可能である小規模な走査レジスタによって，\n従来技術における問題点を克服することをも解決課題としていると解され，\nこの観点において，レジスタにおける直列出力タイプと並列出力タイプと\nでは，作用効果も異なるものである。\n上記によれば，本件各発明における「部分走査レジスタ」は，全走査レ\nジスタや一般的なレジスタとは文言上区別されるものであり，ＦＰＧＡに\nおける多数のＩ／Ｏの占有，監視追跡時間の増大，複雑な制御といった従\n来技術の課題と関連し，信号出力線の数が信号入力線の数よりも少ないと\nいう構造に基づき，エミュレーション・クロックの周波数に適切に比例し，\nあるいは分割され，エミュレーション・クロックよりも高い周波数を有す\nる走査クロックの印加によって使用可能となる点に技術的特徴を有するも\nのであって，本件各発明の課題を解決するために不可欠の部分であるとい\nうことができる。\nそうすると，本件各発明における「部分走査レジスタ」において，これ\nが信号出力線の数が信号入力線の数よりも少ないタイプのレジスタである\n点は，本件各発明特有の解決手段を基礎付ける技術的思想の中核をなす特\n徴的部分であると認められるところ，被告各製品はこれと異なる並列入力\n－並列出力タイプのレジスタであるから，本件各発明とは特許発明の本質\n的部分において相違するから，均等侵害に当たるということはできない。\n(3) この点に関して原告は，部分走査レジスタを具体的にどのように構成す\nるかは当業者にとって自明であり，その構成は本件各発明の本質的部分た\nり得ない旨主張する。\nしかし，本件特許の出願人である原告において，特許請求の範囲に用い\nる用語として，汎用的なレジスタではなく，「部分走査レジスタ」という\n限定的な用語を選択したものであるから，何らかの特徴的構成を備えたレ\nジスタに限定する意図をもって特許請求の範囲を決定したものと解される\nところ，「部分走査レジスタ」の定義は，本件明細書等には記載されてお\nらず，しかもその技術的意義ないしこれに関する技術常識を示す証拠も何\nら提出されていないから，部分走査レジスタを具体的にどのように構成す\nるかは当業者にとって自明であるということはできないし，上記(2)で検討\nした結果によれば，「部分走査レジスタ」の構成が，本件各発明の本質的\n部分たり得ないとすることはできない。\nしたがって，原告の上記主張は採用することができない。\n４  争点(3)（被告各製品は本件発明３，４及び６の技術的範囲に属するか）\nについて\n本件発明３，４及び６は，いずれも本件発明１及び５所定の構成要件を付\n加したものであるが，被告各製品は，上記１ないし３で検討のとおり，本件\n発明１及び５の構成要件を充足しないから，本件発明３，４及び６の技術的\n範囲にも属しない。\n５  争点(5)（間接侵害の成否）について\n原告は，本件発明５及び６に関し，被告各製品は，少なくとも本件発明５ま\nたは６に係るエミュレーションシステムの「生産にのみ用いる物」に当たる\nから，被告各製品を譲渡等する行為については特許法１０１条１号の間接侵\n害が成立する旨主張する。\n原告の主張は必ずしも判然とはしないが，これを善解すれば，本件発明５及\nび６はいずれも物である「エミュレーションシステム」（構成要件５Ｉ，６Ｂ）\nに関する発明であるところ，エミュレータ（エミュレーションに使用される集\n積回路であるＦＰＧＡを含む物）である被告各製品は，エミュレーションシス\nテムの生産にのみ用いられる物となる場合があるものとして，その譲渡等は間\n接侵害に当たる旨主張するものと解される。\nしかし，上記１ないし４で検討したとおり，被告各製品は，本件各特許発明\nにいう「部分走査レジスタ」及び「再構成可能なネットワーク」を備えないか\nら，構成要件５ＦないしＨを充足せず，構成要件１Ｄ（「部分走査レジスタ」\nにつき）に関しての均等侵害も成立しないことから，構成要件６Ｂを充足する\nこともない。そうすると，被告各製品につき本件発明５及び６の間接侵害が成\n立する余地はない。\nしたがって，原告の間接侵害の主張には理由がないものというべきである。\n６  結論\n以上のとおりであるから，その余の点について判断するまでもなく，原告\nの請求はいずれも理由がないから，これを棄却することとし，主文のとおり判\n決する。\n東京地方裁判所民事第４０部\n裁判長裁判官\n東 海 林     保\n裁判官\n今井弘晃\n裁判官足立拓人は転補のため署名押印することができない。\n裁判長裁判官\n東 海 林     保\n（別紙）\n物   件   目   録\n下記の製品名のエミュレータ。\n記\n１．製品名「ＺｅＢｕ－Ｓｅｒｖｅｒ」\n２．製品名「ＺｅＢｕ－ＸＸＬ」\n３．製品名「ＺｅＢｕ－Ｐｅｒｓｏｎａｌ」\n４．製品名「ＺｅＢｕ－ＵＦ」\n５．製品名「ＺｅＢｕ－ＸＬ」\n６．製品名「ＺｅＢｕ－Ｂｌａｄｅ２」\n（別紙）\n被告各製品の構成及び動作の説明書\n第１  被告各製品の構成及び一般的機能の説明\n１ 別紙Ａについて\n(1) 概略\n●（省略）●\n(2) 論理状態素子セット（甲６３の２第９８項）\n●（省略）●\n２  別紙Ｂについて（甲６３の２第１０７及び第１０８項）\n別紙Ｂは，上記別紙Ａに示された回路を，より大きなスケールで，簡略化して示\nすものである。別紙Ｂにおける構成要素のうち別紙Ａに示されたものと同一の構成\n要素については，別紙Ａにおいて用いられたものと同一の参照符号を付している。\n●（省略）●\n３  別紙Ｃについて（甲６３の２第１０９ないし第１１１項）\n●（省略）\n第２  被告各製品の動作\n●（省略）●\n別紙ＡないしＤ－Ⅲ\n●（省略）●\n本件特許公報省略\n"
}