TimeQuest Timing Analyzer report for processor
Sat Mar 19 12:01:38 2016
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Setup: 'proc:p|regn:reg_IR|Q[7]'
 13. Slow Model Setup: 'KEY[1]'
 14. Slow Model Hold: 'proc:p|regn:reg_IR|Q[7]'
 15. Slow Model Hold: 'KEY[0]'
 16. Slow Model Hold: 'KEY[1]'
 17. Slow Model Minimum Pulse Width: 'KEY[1]'
 18. Slow Model Minimum Pulse Width: 'KEY[0]'
 19. Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[7]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'KEY[0]'
 28. Fast Model Setup: 'proc:p|regn:reg_IR|Q[7]'
 29. Fast Model Setup: 'KEY[1]'
 30. Fast Model Hold: 'proc:p|regn:reg_IR|Q[7]'
 31. Fast Model Hold: 'KEY[0]'
 32. Fast Model Hold: 'KEY[1]'
 33. Fast Model Minimum Pulse Width: 'KEY[1]'
 34. Fast Model Minimum Pulse Width: 'KEY[0]'
 35. Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[7]'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; KEY[0]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                  ;
; KEY[1]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                  ;
; proc:p|regn:reg_IR|Q[7] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:p|regn:reg_IR|Q[7] } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                  ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
; 196.77 MHz  ; 196.77 MHz      ; KEY[0]                  ;                                                       ;
; 577.37 MHz  ; 260.01 MHz      ; KEY[1]                  ; limit due to high minimum pulse width violation (tch) ;
; 3289.47 MHz ; 211.51 MHz      ; proc:p|regn:reg_IR|Q[7] ; limit due to hold check                               ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; KEY[0]                  ; -6.747 ; -917.650      ;
; proc:p|regn:reg_IR|Q[7] ; -2.696 ; -49.746       ;
; KEY[1]                  ; -0.732 ; -3.216        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[7] ; -2.364 ; -36.286       ;
; KEY[0]                  ; -2.034 ; -4.068        ;
; KEY[1]                  ; 0.391  ; 0.000         ;
+-------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; KEY[1]                  ; -1.423 ; -20.452       ;
; KEY[0]                  ; -1.222 ; -172.222      ;
; proc:p|regn:reg_IR|Q[7] ; 0.500  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                           ;
+--------+------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -6.747 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 7.321      ;
; -6.669 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 7.281      ;
; -6.596 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 7.172      ;
; -6.588 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 7.162      ;
; -6.518 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.050      ; 7.104      ;
; -6.517 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 7.091      ;
; -6.510 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 7.122      ;
; -6.439 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 7.051      ;
; -6.437 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 7.013      ;
; -6.390 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.964      ;
; -6.388 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.555     ; 6.369      ;
; -6.366 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 6.942      ;
; -6.359 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.050      ; 6.945      ;
; -6.331 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.097      ; 6.964      ;
; -6.319 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[11] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.893      ;
; -6.310 ; proc:p|BusSel[1] ; proc:p|regn:reg_2|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.517     ; 6.329      ;
; -6.307 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.402     ; 6.441      ;
; -6.288 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.050      ; 6.874      ;
; -6.268 ; proc:p|BusSel[2] ; proc:p|regn:reg_7|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.027     ; 6.777      ;
; -6.248 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.822      ;
; -6.246 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.049      ; 6.831      ;
; -6.237 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.658     ; 6.115      ;
; -6.237 ; proc:p|BusSel[3] ; proc:p|regn:reg_2|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.553     ; 6.220      ;
; -6.236 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.657     ; 6.115      ;
; -6.218 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 6.794      ;
; -6.214 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.657     ; 6.093      ;
; -6.212 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.658     ; 6.090      ;
; -6.197 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.500     ; 6.233      ;
; -6.190 ; proc:p|BusSel[1] ; proc:p|regn:reg_7|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.011      ; 6.737      ;
; -6.188 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.064      ; 6.788      ;
; -6.181 ; proc:p|BusSel[2] ; proc:p|regn:reg_7|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.351     ; 6.366      ;
; -6.177 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[9]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.751      ;
; -6.172 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.097      ; 6.805      ;
; -6.162 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.658     ; 6.040      ;
; -6.159 ; proc:p|BusSel[4] ; proc:p|regn:reg_2|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.543     ; 6.152      ;
; -6.153 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.566      ;
; -6.152 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.565      ;
; -6.151 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.067      ; 6.754      ;
; -6.147 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[11] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 6.723      ;
; -6.137 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.550      ;
; -6.135 ; proc:p|BusSel[3] ; proc:p|regn:reg_1|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.400     ; 6.271      ;
; -6.132 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 6.744      ;
; -6.131 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.351     ; 6.316      ;
; -6.117 ; proc:p|BusSel[3] ; proc:p|regn:reg_7|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.025     ; 6.628      ;
; -6.106 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[8]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.680      ;
; -6.103 ; proc:p|BusSel[1] ; proc:p|regn:reg_7|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.313     ; 6.326      ;
; -6.101 ; proc:p|BusSel[0] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.097      ; 6.734      ;
; -6.093 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.506      ;
; -6.091 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.504      ;
; -6.087 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.049      ; 6.672      ;
; -6.078 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.514     ; 6.100      ;
; -6.076 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 6.652      ;
; -6.075 ; proc:p|BusSel[1] ; proc:p|regn:reg_5|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.085     ; 6.526      ;
; -6.074 ; proc:p|BusSel[1] ; proc:p|regn:reg_6|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.085     ; 6.525      ;
; -6.070 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.688     ; 5.918      ;
; -6.065 ; proc:p|BusSel[3] ; proc:p|regn:reg_0|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.656     ; 5.945      ;
; -6.064 ; proc:p|BusSel[9] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.079      ; 6.679      ;
; -6.064 ; proc:p|BusSel[3] ; proc:p|regn:reg_4|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.655     ; 5.945      ;
; -6.061 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[11] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 6.673      ;
; -6.060 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.351     ; 6.245      ;
; -6.059 ; proc:p|BusSel[1] ; proc:p|regn:reg_6|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.085     ; 6.510      ;
; -6.054 ; proc:p|BusSel[2] ; proc:p|regn:reg_3|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.189      ; 6.779      ;
; -6.048 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.402     ; 6.182      ;
; -6.043 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.692     ; 5.887      ;
; -6.042 ; proc:p|BusSel[2] ; proc:p|regn:reg_7|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.027     ; 6.551      ;
; -6.042 ; proc:p|BusSel[3] ; proc:p|regn:reg_4|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.655     ; 5.923      ;
; -6.041 ; proc:p|BusSel[2] ; proc:p|regn:reg_0|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.658     ; 5.919      ;
; -6.040 ; proc:p|BusSel[3] ; proc:p|regn:reg_0|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.656     ; 5.920      ;
; -6.039 ; proc:p|BusSel[4] ; proc:p|regn:reg_7|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.015     ; 6.560      ;
; -6.035 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.038      ; 6.609      ;
; -6.034 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.657     ; 5.913      ;
; -6.031 ; proc:p|BusSel[5] ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 6.643      ;
; -6.030 ; proc:p|BusSel[3] ; proc:p|regn:reg_7|Q[5]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.349     ; 6.217      ;
; -6.029 ; proc:p|BusSel[6] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.064      ; 6.629      ;
; -6.025 ; proc:p|BusSel[3] ; proc:p|regn:reg_2|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.498     ; 6.063      ;
; -6.024 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.437      ;
; -6.022 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.514     ; 6.044      ;
; -6.021 ; proc:p|BusSel[1] ; proc:p|regn:reg_1|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.364     ; 6.193      ;
; -6.020 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[11] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.555     ; 6.001      ;
; -6.020 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.313     ; 6.243      ;
; -6.019 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[0]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.657     ; 5.898      ;
; -6.017 ; proc:p|BusSel[2] ; proc:p|regn:reg_4|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.692     ; 5.861      ;
; -6.016 ; proc:p|BusSel[8] ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.049      ; 6.601      ;
; -6.015 ; proc:p|BusSel[2] ; proc:p|regn:reg_2|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.555     ; 5.996      ;
; -6.005 ; proc:p|BusSel[3] ; proc:p|regn:reg_G|Q[9]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.040      ; 6.581      ;
; -6.002 ; proc:p|BusSel[3] ; proc:p|regn:reg_5|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.121     ; 6.417      ;
; -6.001 ; proc:p|BusSel[3] ; proc:p|regn:reg_6|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.121     ; 6.416      ;
; -6.000 ; proc:p|BusSel[1] ; proc:p|regn:reg_0|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.620     ; 5.916      ;
; -5.992 ; proc:p|BusSel[7] ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.067      ; 6.595      ;
; -5.992 ; proc:p|BusSel[1] ; proc:p|regn:reg_0|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.650     ; 5.878      ;
; -5.990 ; proc:p|BusSel[2] ; proc:p|regn:reg_1|Q[3]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.152     ; 6.374      ;
; -5.990 ; proc:p|BusSel[3] ; proc:p|regn:reg_0|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.656     ; 5.870      ;
; -5.990 ; proc:p|BusSel[1] ; proc:p|regn:reg_G|Q[10] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.076      ; 6.602      ;
; -5.989 ; proc:p|BusSel[2] ; proc:p|regn:reg_G|Q[4]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.351     ; 6.174      ;
; -5.987 ; proc:p|BusSel[4] ; proc:p|regn:reg_G|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.050      ; 6.573      ;
; -5.986 ; proc:p|BusSel[2] ; proc:p|regn:reg_6|Q[3]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.399      ;
; -5.986 ; proc:p|BusSel[3] ; proc:p|regn:reg_6|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.121     ; 6.401      ;
; -5.985 ; proc:p|BusSel[2] ; proc:p|regn:reg_5|Q[3]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.123     ; 6.398      ;
; -5.976 ; proc:p|BusSel[1] ; proc:p|regn:reg_3|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; 0.227      ; 6.739      ;
; -5.970 ; proc:p|BusSel[1] ; proc:p|regn:reg_1|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.364     ; 6.142      ;
+--------+------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:p|regn:reg_IR|Q[7]'                                                                                             ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -2.696 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.761      ; 3.252      ;
; -2.674 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.764      ; 3.246      ;
; -2.669 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.762      ; 3.226      ;
; -2.668 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.790      ; 3.264      ;
; -2.647 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.765      ; 3.220      ;
; -2.641 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.791      ; 3.238      ;
; -2.573 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.752      ; 2.932      ;
; -2.569 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.779      ; 2.972      ;
; -2.546 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.788      ; 3.140      ;
; -2.546 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.753      ; 2.906      ;
; -2.542 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.780      ; 2.946      ;
; -2.538 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.749      ; 2.921      ;
; -2.534 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.778      ; 3.118      ;
; -2.519 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.789      ; 3.114      ;
; -2.511 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.750      ; 2.895      ;
; -2.507 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.779      ; 3.092      ;
; -2.427 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.779      ; 2.830      ;
; -2.415 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.761      ; 2.971      ;
; -2.393 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.764      ; 2.965      ;
; -2.392 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.778      ; 2.976      ;
; -2.389 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.873      ; 2.777      ;
; -2.387 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.790      ; 2.983      ;
; -2.375 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.874      ; 2.773      ;
; -2.329 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.729      ; 2.712      ;
; -2.322 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.790      ; 2.754      ;
; -2.292 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.752      ; 2.651      ;
; -2.280 ; proc:p|upcount:Tstep|Q[0] ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.728      ; 2.662      ;
; -2.265 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.788      ; 2.859      ;
; -2.257 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.749      ; 2.640      ;
; -2.247 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.812      ; 2.854      ;
; -2.247 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.765      ; 2.820      ;
; -2.243 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.924      ; 2.682      ;
; -2.231 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.762      ; 2.788      ;
; -2.231 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.841      ; 2.878      ;
; -2.229 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.925      ; 2.678      ;
; -2.222 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.815      ; 2.845      ;
; -2.214 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.873      ; 2.602      ;
; -2.205 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.753      ; 2.565      ;
; -2.200 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.874      ; 2.598      ;
; -2.178 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.789      ; 2.606      ;
; -2.176 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.750      ; 2.560      ;
; -2.169 ; proc:p|upcount:Tstep|Q[1] ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.728      ; 2.551      ;
; -2.156 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[1] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.752      ; 2.574      ;
; -2.154 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.788      ; 2.613      ;
; -2.136 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.803      ; 2.546      ;
; -2.135 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.744      ; 2.515      ;
; -2.126 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.649      ; 2.570      ;
; -2.109 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.839      ; 2.754      ;
; -2.103 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.652      ; 2.563      ;
; -2.090 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.743      ; 2.652      ;
; -2.085 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.753      ; 2.445      ;
; -2.078 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.800      ; 2.512      ;
; -2.060 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.750      ; 2.444      ;
; -2.059 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.795      ; 2.490      ;
; -2.055 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.812      ; 2.662      ;
; -2.052 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[1] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.752      ; 2.470      ;
; -2.049 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[2]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.876      ; 2.480      ;
; -2.042 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.815      ; 2.665      ;
; -2.021 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.841      ; 2.668      ;
; -2.002 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.790      ; 2.434      ;
; -2.001 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.667      ; 2.292      ;
; -1.995 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.794      ; 2.608      ;
; -1.993 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[0] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.731      ; 2.540      ;
; -1.989 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.795      ; 2.420      ;
; -1.966 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.666      ; 2.438      ;
; -1.960 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.744      ; 2.340      ;
; -1.958 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.676      ; 2.440      ;
; -1.957 ; proc:p|upcount:Tstep|Q[1] ; proc:p|RAin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.737      ; 2.330      ;
; -1.953 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.839      ; 2.598      ;
; -1.944 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.794      ; 2.557      ;
; -1.915 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.743      ; 2.477      ;
; -1.877 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.924      ; 2.316      ;
; -1.870 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.678      ; 2.354      ;
; -1.858 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.789      ; 2.286      ;
; -1.848 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.841      ; 2.495      ;
; -1.842 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.925      ; 2.291      ;
; -1.834 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.788      ; 2.293      ;
; -1.820 ; proc:p|upcount:Tstep|Q[0] ; proc:p|RAin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.737      ; 2.193      ;
; -1.818 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.874      ; 2.207      ;
; -1.800 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.875      ; 2.199      ;
; -1.729 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[2]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.876      ; 2.160      ;
; -1.697 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.789      ; 2.292      ;
; -1.696 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.830      ; 2.150      ;
; -1.661 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.829      ; 2.296      ;
; -1.617 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.791      ; 2.214      ;
; -1.616 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.841      ; 2.099      ;
; -1.601 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.841      ; 2.084      ;
; -1.577 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.762      ; 2.134      ;
; -1.570 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.803      ; 1.980      ;
; -1.568 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.803      ; 1.978      ;
; -1.562 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.791      ; 1.995      ;
; -1.541 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.800      ; 1.975      ;
; -1.532 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[0] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.731      ; 2.079      ;
; -1.518 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.800      ; 1.952      ;
; -1.502 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.745      ; 1.883      ;
; -1.477 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.840      ; 1.956      ;
; -1.472 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.840      ; 1.951      ;
; -1.459 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.839      ; 1.969      ;
; -1.457 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.744      ; 2.020      ;
; -1.454 ; proc:p|upcount:Tstep|Q[0] ; proc:p|RGin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.715      ; 1.993      ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                                                              ;
+--------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.732 ; counter:c|Q[1] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.065      ; 1.762      ;
; -0.688 ; counter:c|Q[0] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.724      ;
; -0.642 ; counter:c|Q[1] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.678      ;
; -0.617 ; counter:c|Q[0] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.653      ;
; -0.571 ; counter:c|Q[1] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.607      ;
; -0.546 ; counter:c|Q[0] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.582      ;
; -0.525 ; counter:c|Q[2] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.561      ;
; -0.500 ; counter:c|Q[1] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.536      ;
; -0.454 ; counter:c|Q[2] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.490      ;
; -0.408 ; counter:c|Q[3] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.444      ;
; -0.189 ; counter:c|Q[3] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.065      ; 1.219      ;
; -0.188 ; counter:c|Q[2] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.065      ; 1.218      ;
; -0.187 ; counter:c|Q[4] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.065      ; 1.217      ;
; -0.069 ; counter:c|Q[0] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; counter:c|Q[4] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counter:c|Q[2] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.104      ;
; -0.025 ; counter:c|Q[3] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.061      ;
; -0.025 ; counter:c|Q[1] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.061      ;
; 0.061  ; counter:c|Q[0] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.065      ; 0.969      ;
; 0.379  ; counter:c|Q[0] ; counter:c|Q[0]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:p|regn:reg_IR|Q[7]'                                                                                                         ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.364 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.317      ; 2.203      ;
; -2.230 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.414      ; 2.434      ;
; -2.217 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.316      ; 2.349      ;
; -2.064 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.290      ; 2.476      ;
; -2.062 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.287      ; 2.475      ;
; -2.037 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.328      ; 2.541      ;
; -2.017 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.327      ; 2.560      ;
; -2.009 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.326      ; 2.567      ;
; -1.957 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.326      ; 2.619      ;
; -1.922 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.302      ; 2.630      ;
; -1.922 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.299      ; 2.627      ;
; -1.917 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.282      ; 2.615      ;
; -1.870 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.328      ; 2.708      ;
; -1.864 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.317      ; 2.203      ;
; -1.789 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.412      ; 2.873      ;
; -1.784 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.411      ; 2.877      ;
; -1.779 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.281      ; 2.752      ;
; -1.730 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.414      ; 2.434      ;
; -1.717 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.316      ; 2.349      ;
; -1.564 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.290      ; 2.476      ;
; -1.562 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.287      ; 2.475      ;
; -1.547 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.269      ; 2.972      ;
; -1.537 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.328      ; 2.541      ;
; -1.517 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.327      ; 2.560      ;
; -1.509 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.326      ; 2.567      ;
; -1.480 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.266      ; 3.036      ;
; -1.457 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.326      ; 2.619      ;
; -1.422 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.302      ; 2.630      ;
; -1.422 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.299      ; 2.627      ;
; -1.417 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.282      ; 2.615      ;
; -1.370 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.328      ; 2.708      ;
; -1.319 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RAin      ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 4.275      ; 3.206      ;
; -1.289 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.412      ; 2.873      ;
; -1.284 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.411      ; 2.877      ;
; -1.279 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.281      ; 2.752      ;
; -1.047 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.269      ; 2.972      ;
; -0.980 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.266      ; 3.036      ;
; -0.819 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RAin      ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 4.275      ; 3.206      ;
; 1.180  ; proc:p|upcount:Tstep|Q[0] ; proc:p|IRin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.762      ; 1.442      ;
; 1.230  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.780      ; 1.510      ;
; 1.356  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.877      ; 1.733      ;
; 1.358  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[6] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.815      ; 1.673      ;
; 1.359  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[7] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.812      ; 1.671      ;
; 1.377  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.779      ; 1.656      ;
; 1.390  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.830      ; 1.720      ;
; 1.398  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.927      ; 1.825      ;
; 1.414  ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.732      ; 1.646      ;
; 1.415  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.927      ; 1.842      ;
; 1.461  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.830      ; 1.791      ;
; 1.462  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.839      ; 1.801      ;
; 1.468  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[6] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.765      ; 1.733      ;
; 1.502  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.640      ; 1.642      ;
; 1.504  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.637      ; 1.641      ;
; 1.527  ; proc:p|upcount:Tstep|Q[1] ; proc:p|IRin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.762      ; 1.789      ;
; 1.543  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.780      ; 1.823      ;
; 1.566  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.789      ; 1.855      ;
; 1.569  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.829      ; 1.898      ;
; 1.574  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.790      ; 1.864      ;
; 1.590  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|AddSub    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.779      ; 1.869      ;
; 1.594  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.789      ; 1.883      ;
; 1.604  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.829      ; 1.933      ;
; 1.611  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.840      ; 1.951      ;
; 1.616  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.840      ; 1.956      ;
; 1.619  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.839      ; 1.958      ;
; 1.620  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.791      ; 1.911      ;
; 1.630  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.839      ; 1.969      ;
; 1.638  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.745      ; 1.883      ;
; 1.652  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.800      ; 1.952      ;
; 1.667  ; proc:p|upcount:Tstep|Q[1] ; proc:p|RGin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.715      ; 1.882      ;
; 1.675  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.803      ; 1.978      ;
; 1.675  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.800      ; 1.975      ;
; 1.677  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.803      ; 1.980      ;
; 1.690  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.779      ; 1.969      ;
; 1.704  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.791      ; 1.995      ;
; 1.743  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.841      ; 2.084      ;
; 1.758  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.841      ; 2.099      ;
; 1.776  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[7]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.744      ; 2.020      ;
; 1.778  ; proc:p|upcount:Tstep|Q[0] ; proc:p|RGin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.715      ; 1.993      ;
; 1.784  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.876      ; 2.160      ;
; 1.820  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.830      ; 2.150      ;
; 1.824  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[5]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.875      ; 2.199      ;
; 1.833  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.874      ; 2.207      ;
; 1.848  ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[0] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.731      ; 2.079      ;
; 1.866  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[5]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.925      ; 2.291      ;
; 1.872  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[7] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.762      ; 2.134      ;
; 1.892  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[6]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.924      ; 2.316      ;
; 1.923  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.791      ; 2.214      ;
; 1.956  ; proc:p|upcount:Tstep|Q[0] ; proc:p|RAin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.737      ; 2.193      ;
; 1.967  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.829      ; 2.296      ;
; 1.997  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.789      ; 2.286      ;
; 2.003  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.789      ; 2.292      ;
; 2.005  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.788      ; 2.293      ;
; 2.087  ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.779      ; 2.366      ;
; 2.093  ; proc:p|upcount:Tstep|Q[1] ; proc:p|RAin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.737      ; 2.330      ;
; 2.096  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.744      ; 2.340      ;
; 2.104  ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.876      ; 2.480      ;
; 2.125  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.667      ; 2.292      ;
; 2.125  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.795      ; 2.420      ;
; 2.144  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.790      ; 2.434      ;
; 2.154  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.841      ; 2.495      ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                       ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.034 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[0] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.000        ; 3.538      ; 2.020      ;
; -2.034 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[1] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.000        ; 3.538      ; 2.020      ;
; -1.534 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[0] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 3.538      ; 2.020      ;
; -1.534 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[1] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 3.538      ; 2.020      ;
; 0.157  ; proc:p|regn:reg_7|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.723      ; 1.146      ;
; 0.280  ; proc:p|regn:reg_7|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.509      ; 1.055      ;
; 0.378  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[6]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.759      ; 0.903      ;
; 0.378  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[8]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.759      ; 0.903      ;
; 0.378  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[9]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.759      ; 0.903      ;
; 0.378  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[11]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.759      ; 0.903      ;
; 0.391  ; proc:p|upcount:Tstep|Q[0] ; proc:p|upcount:Tstep|Q[0] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; proc:p|upcount:Tstep|Q[1] ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.417  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.838      ; 1.521      ;
; 0.457  ; proc:p|regn:reg_2|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.630      ; 1.353      ;
; 0.499  ; proc:p|regn:reg_3|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.719      ; 1.484      ;
; 0.577  ; proc:p|regn:reg_5|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.773      ; 1.616      ;
; 0.595  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.501      ; 1.362      ;
; 0.631  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|upcount:Tstep|Q[0] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.051      ; 0.948      ;
; 0.633  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.051      ; 0.950      ;
; 0.665  ; proc:p|regn:reg_1|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.858      ; 1.789      ;
; 0.726  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_A|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.220      ; 2.212      ;
; 0.749  ; proc:p|regn:reg_6|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.829      ; 1.844      ;
; 0.750  ; proc:p|regn:reg_0|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.364      ; 2.380      ;
; 0.753  ; proc:p|regn:reg_2|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.838      ; 1.857      ;
; 0.755  ; proc:p|regn:reg_5|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.773      ; 1.794      ;
; 0.794  ; proc:p|regn:reg_5|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.796      ; 1.856      ;
; 0.829  ; proc:p|upcount:Tstep|Q[0] ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 1.095      ;
; 0.875  ; proc:p|regn:reg_3|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.094      ; 1.235      ;
; 0.876  ; proc:p|regn:reg_3|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.094      ; 1.236      ;
; 0.889  ; proc:p|Rin[4]             ; proc:p|regn:reg_3|Q[0]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.248      ; 0.903      ;
; 0.889  ; proc:p|Rin[4]             ; proc:p|regn:reg_3|Q[1]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.248      ; 0.903      ;
; 0.889  ; proc:p|Rin[4]             ; proc:p|regn:reg_3|Q[2]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.248      ; 0.903      ;
; 0.889  ; proc:p|Rin[4]             ; proc:p|regn:reg_3|Q[3]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.248      ; 0.903      ;
; 0.889  ; proc:p|Rin[4]             ; proc:p|regn:reg_3|Q[4]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.248      ; 0.903      ;
; 0.903  ; proc:p|regn:reg_2|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.838      ; 2.007      ;
; 0.922  ; proc:p|regn:reg_7|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.310      ; 1.498      ;
; 0.940  ; proc:p|regn:reg_3|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.094      ; 1.300      ;
; 0.948  ; proc:p|regn:reg_4|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.975      ; 2.189      ;
; 0.975  ; proc:p|regn:reg_5|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.220      ; 2.461      ;
; 0.982  ; proc:p|regn:reg_7|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.310      ; 1.558      ;
; 1.009  ; proc:p|regn:reg_2|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.377      ; 1.652      ;
; 1.011  ; proc:p|regn:reg_1|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.685      ; 1.962      ;
; 1.022  ; proc:p|regn:reg_2|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.296      ; 1.584      ;
; 1.051  ; proc:p|regn:reg_3|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.295      ; 1.612      ;
; 1.065  ; proc:p|regn:reg_6|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.495      ; 1.826      ;
; 1.065  ; proc:p|regn:reg_5|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 1.331      ;
; 1.065  ; proc:p|regn:reg_7|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.228      ; 1.559      ;
; 1.077  ; proc:p|regn:reg_2|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.630      ; 1.973      ;
; 1.078  ; proc:p|regn:reg_3|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.295      ; 1.639      ;
; 1.089  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_7|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.711      ; 2.066      ;
; 1.089  ; proc:p|regn:reg_3|Q[11]   ; proc:p|regn:reg_A|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.719      ; 2.074      ;
; 1.098  ; proc:p|regn:reg_3|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.385      ; 1.749      ;
; 1.099  ; proc:p|regn:reg_3|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.719      ; 2.084      ;
; 1.107  ; proc:p|regn:reg_6|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.654      ; 2.027      ;
; 1.147  ; proc:p|regn:reg_G|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.723      ; 2.136      ;
; 1.161  ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.057      ; 2.484      ;
; 1.186  ; proc:p|regn:reg_7|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.085      ; 1.537      ;
; 1.187  ; proc:p|regn:reg_4|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.363      ; 2.816      ;
; 1.199  ; proc:p|regn:reg_6|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.406      ; 1.871      ;
; 1.207  ; proc:p|regn:reg_6|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.405      ; 1.878      ;
; 1.230  ; proc:p|regn:reg_7|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.085      ; 1.581      ;
; 1.233  ; proc:p|regn:reg_1|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.524      ; 2.023      ;
; 1.266  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_3|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.744      ; 2.276      ;
; 1.281  ; proc:p|regn:reg_3|Q[11]   ; proc:p|regn:reg_5|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.501     ; 1.046      ;
; 1.295  ; proc:p|regn:reg_3|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; proc:p|regn:reg_0|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.940      ; 2.501      ;
; 1.301  ; proc:p|regn:reg_0|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.940      ; 2.507      ;
; 1.307  ; proc:p|regn:reg_6|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.654      ; 2.227      ;
; 1.329  ; proc:p|regn:reg_2|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.206      ; 1.801      ;
; 1.340  ; proc:p|regn:reg_4|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 1.029      ; 2.635      ;
; 1.343  ; proc:p|regn:reg_1|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.685      ; 2.294      ;
; 1.358  ; proc:p|regn:reg_7|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.310      ; 1.934      ;
; 1.385  ; proc:p|regn:reg_0|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.971      ; 2.622      ;
; 1.413  ; proc:p|regn:reg_6|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.829      ; 2.508      ;
; 1.426  ; proc:p|regn:reg_3|Q[8]    ; proc:p|regn:reg_A|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.719      ; 2.411      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[7]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[8]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[9]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[10]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[11]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[12]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[13]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[14]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.439  ; proc:p|RGin               ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.113      ; 1.318      ;
; 1.446  ; proc:p|regn:reg_A|Q[13]   ; proc:p|regn:reg_G|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.245     ; 1.467      ;
; 1.473  ; proc:p|regn:reg_A|Q[10]   ; proc:p|regn:reg_G|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.244     ; 1.495      ;
; 1.475  ; proc:p|regn:reg_1|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.685      ; 2.426      ;
; 1.482  ; proc:p|regn:reg_A|Q[7]    ; proc:p|regn:reg_G|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.244     ; 1.504      ;
; 1.486  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_7|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.528      ; 2.280      ;
; 1.497  ; proc:p|regn:reg_6|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 1.763      ;
; 1.510  ; proc:p|AddSub             ; proc:p|regn:reg_G|Q[15]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.100      ; 1.376      ;
; 1.515  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_2|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.590      ; 2.371      ;
; 1.528  ; proc:p|regn:reg_A|Q[15]   ; proc:p|regn:reg_G|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.245     ; 1.549      ;
; 1.529  ; proc:p|regn:reg_4|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.321      ; 2.116      ;
; 1.529  ; proc:p|regn:reg_4|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.321      ; 2.116      ;
; 1.529  ; proc:p|Rin[7]             ; proc:p|regn:reg_0|Q[3]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.008      ; 1.303      ;
; 1.529  ; proc:p|Rin[7]             ; proc:p|regn:reg_0|Q[4]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.008      ; 1.303      ;
; 1.529  ; proc:p|Rin[7]             ; proc:p|regn:reg_0|Q[8]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.008      ; 1.303      ;
; 1.529  ; proc:p|Rin[7]             ; proc:p|regn:reg_0|Q[9]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.008      ; 1.303      ;
; 1.529  ; proc:p|Rin[7]             ; proc:p|regn:reg_0|Q[11]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.008      ; 1.303      ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                              ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter:c|Q[0] ; counter:c|Q[0]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.670 ; counter:c|Q[0] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.065      ; 0.969      ;
; 0.795 ; counter:c|Q[1] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; counter:c|Q[3] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.838 ; counter:c|Q[2] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter:c|Q[4] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; counter:c|Q[0] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.918 ; counter:c|Q[4] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.065      ; 1.217      ;
; 0.919 ; counter:c|Q[2] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.065      ; 1.218      ;
; 0.920 ; counter:c|Q[3] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.065      ; 1.219      ;
; 1.178 ; counter:c|Q[3] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.224 ; counter:c|Q[2] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.270 ; counter:c|Q[1] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.536      ;
; 1.295 ; counter:c|Q[2] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.316 ; counter:c|Q[0] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.582      ;
; 1.341 ; counter:c|Q[1] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.607      ;
; 1.387 ; counter:c|Q[0] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.653      ;
; 1.412 ; counter:c|Q[1] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.678      ;
; 1.458 ; counter:c|Q[0] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.724      ;
; 1.463 ; counter:c|Q[1] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.065      ; 1.762      ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[3]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[3]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[4]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[4]                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[0]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[0]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[1]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[1]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[2]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[2]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[3]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[3]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[4]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[4]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[10] ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[7]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|AddSub             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|AddSub             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|IRin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|IRin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RAin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RAin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RGin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RGin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|AddSub|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|AddSub|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|IRin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|IRin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RAin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RAin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RGin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RGin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[2]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[2]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[5]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[5]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|reg_IR|Q[7]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|reg_IR|Q[7]|regout      ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 8.951  ; 8.951  ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 8.816  ; 8.816  ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 8.951  ; 8.951  ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 12.701 ; 12.701 ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 12.112 ; 12.112 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 11.715 ; 11.715 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 12.334 ; 12.334 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 12.433 ; 12.433 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 12.701 ; 12.701 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 12.184 ; 12.184 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 11.966 ; 11.966 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 12.351 ; 12.351 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 12.211 ; 12.211 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 11.955 ; 11.955 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 11.672 ; 11.672 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 11.798 ; 11.798 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 12.113 ; 12.113 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 12.008 ; 12.008 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 11.902 ; 11.902 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 11.833 ; 11.833 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 11.148 ; 11.148 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 14.595 ; 14.595 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 13.486 ; 13.486 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 13.543 ; 13.543 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 14.060 ; 14.060 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 14.376 ; 14.376 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 14.595 ; 14.595 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 13.645 ; 13.645 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 14.043 ; 14.043 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 14.110 ; 14.110 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 14.141 ; 14.141 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 13.977 ; 13.977 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 13.395 ; 13.395 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 13.557 ; 13.557 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 13.815 ; 13.815 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 13.778 ; 13.778 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 13.796 ; 13.796 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 13.905 ; 13.905 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 14.958 ; 14.958 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 13.779 ; 13.779 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 13.588 ; 13.588 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 14.328 ; 14.328 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 14.829 ; 14.829 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 14.958 ; 14.958 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 14.372 ; 14.372 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 14.391 ; 14.391 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 14.307 ; 14.307 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 14.034 ; 14.034 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 13.963 ; 13.963 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 13.497 ; 13.497 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 13.972 ; 13.972 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 14.288 ; 14.288 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 13.814 ; 13.814 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 13.996 ; 13.996 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 13.913 ; 13.913 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 6.048  ;        ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 8.816  ; 8.816  ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 8.816  ; 8.816  ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 8.951  ; 8.951  ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 9.420  ; 9.420  ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 10.296 ; 10.296 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 10.289 ; 10.289 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 10.889 ; 10.889 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 11.153 ; 11.153 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 10.968 ; 10.968 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 10.564 ; 10.564 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 11.059 ; 11.059 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 10.857 ; 10.857 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 10.044 ; 10.044 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 10.285 ; 10.285 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 10.360 ; 10.360 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 10.319 ; 10.319 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 10.172 ; 10.172 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 10.319 ; 10.319 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 10.462 ; 10.462 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 10.253 ; 10.253 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 9.420  ; 9.420  ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 13.395 ; 13.395 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 13.486 ; 13.486 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 13.543 ; 13.543 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 14.060 ; 14.060 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 14.376 ; 14.376 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 14.595 ; 14.595 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 13.645 ; 13.645 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 14.043 ; 14.043 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 14.110 ; 14.110 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 14.141 ; 14.141 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 13.977 ; 13.977 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 13.395 ; 13.395 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 13.557 ; 13.557 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 13.815 ; 13.815 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 13.778 ; 13.778 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 13.796 ; 13.796 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 13.905 ; 13.905 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 6.048  ; 11.569 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 11.638 ; 11.638 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 12.073 ; 12.073 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 12.658 ; 12.658 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 12.817 ; 12.817 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 12.753 ; 12.753 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 12.663 ; 12.663 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 12.352 ; 12.352 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 12.590 ; 12.590 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 11.899 ; 11.899 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 11.569 ; 11.569 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 11.796 ; 11.796 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 11.974 ; 11.974 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 12.084 ; 12.084 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 11.826 ; 11.826 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 12.096 ; 12.096 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 12.159 ; 12.159 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 6.048  ;        ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; KEY[0]                  ; -2.766 ; -384.310      ;
; proc:p|regn:reg_IR|Q[7] ; -0.827 ; -14.100       ;
; KEY[1]                  ; 0.210  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; proc:p|regn:reg_IR|Q[7] ; -1.443 ; -23.609       ;
; KEY[0]                  ; -1.253 ; -2.499        ;
; KEY[1]                  ; 0.215  ; 0.000         ;
+-------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; KEY[1]                  ; -1.423 ; -20.452       ;
; KEY[0]                  ; -1.222 ; -172.222      ;
; proc:p|regn:reg_IR|Q[7] ; 0.500  ; 0.000         ;
+-------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.766 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.036     ; 3.262      ;
; -2.748 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_G|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.445      ;
; -2.748 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_G|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.445      ;
; -2.748 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_G|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.445      ;
; -2.748 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_G|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.445      ;
; -2.748 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_G|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.445      ;
; -2.729 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_2|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.412      ; 4.173      ;
; -2.729 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_2|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.412      ; 4.173      ;
; -2.729 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_2|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.412      ; 4.173      ;
; -2.729 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_2|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.412      ; 4.173      ;
; -2.729 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_2|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.412      ; 4.173      ;
; -2.710 ; proc:p|BusSel[1]                                                                                        ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.013     ; 3.229      ;
; -2.687 ; proc:p|BusSel[3]                                                                                        ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.035     ; 3.184      ;
; -2.678 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_0|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.029      ;
; -2.678 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_0|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.029      ;
; -2.678 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_0|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.029      ;
; -2.678 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_0|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.029      ;
; -2.678 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_0|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.029      ;
; -2.672 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.036     ; 3.168      ;
; -2.671 ; proc:p|BusSel[4]                                                                                        ; proc:p|regn:reg_G|Q[15] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.027     ; 3.176      ;
; -2.663 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_4|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.014      ;
; -2.663 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_4|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.014      ;
; -2.663 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_4|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.014      ;
; -2.663 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_4|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.014      ;
; -2.663 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_4|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.014      ;
; -2.662 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_0|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.013      ;
; -2.662 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_0|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.013      ;
; -2.662 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_0|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.013      ;
; -2.662 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_0|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.013      ;
; -2.662 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_0|Q[7]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 4.013      ;
; -2.657 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_6|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.557      ; 4.246      ;
; -2.657 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_6|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.557      ; 4.246      ;
; -2.657 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_6|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.557      ; 4.246      ;
; -2.657 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_6|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.557      ; 4.246      ;
; -2.657 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_6|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.557      ; 4.246      ;
; -2.654 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_G|Q[14] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.351      ;
; -2.654 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_G|Q[14] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.351      ;
; -2.654 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_G|Q[14] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.351      ;
; -2.654 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_G|Q[14] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.351      ;
; -2.654 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_G|Q[14] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.351      ;
; -2.637 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.036     ; 3.133      ;
; -2.619 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_G|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.316      ;
; -2.619 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_G|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.316      ;
; -2.619 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_G|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.316      ;
; -2.619 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_G|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.316      ;
; -2.619 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_G|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.316      ;
; -2.616 ; proc:p|BusSel[1]                                                                                        ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.013     ; 3.135      ;
; -2.605 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_2|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.289     ; 2.848      ;
; -2.601 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_4|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.339      ; 3.972      ;
; -2.601 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_4|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.339      ; 3.972      ;
; -2.601 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_4|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.339      ; 3.972      ;
; -2.601 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_4|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.339      ; 3.972      ;
; -2.601 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_4|Q[15] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.339      ; 3.972      ;
; -2.595 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_7|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.086     ; 3.041      ;
; -2.594 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_5|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.027      ;
; -2.594 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_5|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.027      ;
; -2.594 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_5|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.027      ;
; -2.594 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_5|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.027      ;
; -2.594 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_5|Q[10] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.027      ;
; -2.593 ; proc:p|BusSel[3]                                                                                        ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.035     ; 3.090      ;
; -2.591 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_4|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.382     ; 2.741      ;
; -2.590 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_0|Q[7]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.382     ; 2.740      ;
; -2.589 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_4|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.940      ;
; -2.589 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_4|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.940      ;
; -2.589 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_4|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.940      ;
; -2.589 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_4|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.940      ;
; -2.589 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_4|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.940      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_0|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.939      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_7|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.615      ; 4.235      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_0|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.939      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_0|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.939      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_0|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.939      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_0|Q[6]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.319      ; 3.939      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_7|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.615      ; 4.235      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_7|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.615      ; 4.235      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_7|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.615      ; 4.235      ;
; -2.588 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_7|Q[13] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.615      ; 4.235      ;
; -2.584 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_G|Q[12] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.281      ;
; -2.584 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_G|Q[12] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.281      ;
; -2.584 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_G|Q[12] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.281      ;
; -2.584 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_G|Q[12] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.281      ;
; -2.584 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_G|Q[12] ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.665      ; 4.281      ;
; -2.583 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_6|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.144     ; 2.971      ;
; -2.583 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_5|Q[12] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.143     ; 2.972      ;
; -2.581 ; proc:p|BusSel[1]                                                                                        ; proc:p|regn:reg_G|Q[13] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.013     ; 3.100      ;
; -2.577 ; proc:p|BusSel[4]                                                                                        ; proc:p|regn:reg_G|Q[14] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.027     ; 3.082      ;
; -2.571 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_4|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.382     ; 2.721      ;
; -2.570 ; proc:p|BusSel[2]                                                                                        ; proc:p|regn:reg_0|Q[6]  ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.500        ; -0.382     ; 2.720      ;
; -2.569 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_5|Q[8]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.002      ;
; -2.569 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_5|Q[8]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.002      ;
; -2.569 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_5|Q[8]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.002      ;
; -2.569 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_5|Q[8]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.002      ;
; -2.569 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_5|Q[8]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.401      ; 4.002      ;
; -2.567 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_0|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.229      ;
; -2.567 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_0|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.229      ;
; -2.567 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; proc:p|regn:reg_0|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.229      ;
; -2.567 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; proc:p|regn:reg_0|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.229      ;
; -2.567 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; proc:p|regn:reg_0|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.229      ;
; -2.566 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; proc:p|regn:reg_4|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.228      ;
; -2.566 ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; proc:p|regn:reg_4|Q[9]  ; KEY[1]                  ; KEY[0]      ; 1.000        ; 0.630      ; 4.228      ;
+--------+---------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:p|regn:reg_IR|Q[7]'                                                                                             ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+
; -0.827 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.422      ; 1.464      ;
; -0.812 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.475      ;
; -0.810 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.423      ; 1.448      ;
; -0.800 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.425      ; 1.447      ;
; -0.795 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 1.459      ;
; -0.783 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.426      ; 1.431      ;
; -0.780 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.418      ; 1.328      ;
; -0.771 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.415      ; 1.323      ;
; -0.768 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.433      ; 1.338      ;
; -0.763 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.440      ; 1.424      ;
; -0.763 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.419      ; 1.312      ;
; -0.758 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.432      ; 1.410      ;
; -0.754 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.416      ; 1.307      ;
; -0.751 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.434      ; 1.322      ;
; -0.746 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.408      ;
; -0.741 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.433      ; 1.394      ;
; -0.704 ; proc:p|regn:reg_IR|Q[6]   ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.397      ; 1.249      ;
; -0.699 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.433      ; 1.269      ;
; -0.698 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.422      ; 1.335      ;
; -0.691 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.460      ; 1.247      ;
; -0.689 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.432      ; 1.341      ;
; -0.683 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.461      ; 1.245      ;
; -0.683 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.346      ;
; -0.671 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.425      ; 1.318      ;
; -0.659 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.248      ;
; -0.657 ; proc:p|upcount:Tstep|Q[0] ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.396      ; 1.201      ;
; -0.651 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.418      ; 1.199      ;
; -0.647 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[1] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.418      ; 1.219      ;
; -0.646 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.423      ; 1.284      ;
; -0.642 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.415      ; 1.194      ;
; -0.641 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.484      ; 1.221      ;
; -0.634 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.440      ; 1.295      ;
; -0.633 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.485      ; 1.219      ;
; -0.629 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.460      ; 1.185      ;
; -0.622 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.419      ; 1.171      ;
; -0.621 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.446      ; 1.282      ;
; -0.621 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.461      ; 1.183      ;
; -0.619 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 1.306      ;
; -0.618 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.426      ; 1.266      ;
; -0.615 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.416      ; 1.168      ;
; -0.605 ; proc:p|upcount:Tstep|Q[1] ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.396      ; 1.149      ;
; -0.591 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.449      ; 1.262      ;
; -0.590 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.440      ; 1.175      ;
; -0.587 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.439      ; 1.182      ;
; -0.587 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.370      ; 1.172      ;
; -0.587 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 1.159      ;
; -0.579 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.409      ; 1.132      ;
; -0.573 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[1] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.418      ; 1.145      ;
; -0.572 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.439      ; 1.148      ;
; -0.570 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.464      ; 1.255      ;
; -0.568 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.419      ; 1.117      ;
; -0.567 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.433      ; 1.144      ;
; -0.563 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.416      ; 1.116      ;
; -0.561 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.408      ; 1.196      ;
; -0.559 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.446      ; 1.220      ;
; -0.556 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.373      ; 1.151      ;
; -0.550 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[6] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.449      ; 1.221      ;
; -0.549 ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[2]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 1.125      ;
; -0.547 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.432      ; 1.206      ;
; -0.534 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.381      ; 1.052      ;
; -0.530 ; proc:p|upcount:Tstep|Q[1] ; proc:p|BusSel[0] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.403      ; 1.159      ;
; -0.529 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.433      ; 1.106      ;
; -0.526 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.115      ;
; -0.525 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.388      ; 1.134      ;
; -0.525 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.380      ; 1.125      ;
; -0.520 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 1.207      ;
; -0.517 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.409      ; 1.070      ;
; -0.511 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.432      ; 1.170      ;
; -0.507 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.484      ; 1.087      ;
; -0.502 ; proc:p|upcount:Tstep|Q[1] ; proc:p|RAin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.407      ; 1.053      ;
; -0.499 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.464      ; 1.184      ;
; -0.499 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[7]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.408      ; 1.134      ;
; -0.489 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.485      ; 1.075      ;
; -0.474 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[5]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.462      ; 1.037      ;
; -0.467 ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.389      ; 1.078      ;
; -0.459 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.461      ; 1.016      ;
; -0.457 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.440      ; 1.042      ;
; -0.454 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.439      ; 1.049      ;
; -0.453 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 1.140      ;
; -0.447 ; proc:p|upcount:Tstep|Q[0] ; proc:p|RAin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.407      ; 0.998      ;
; -0.416 ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[2]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 0.992      ;
; -0.380 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[3] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.441      ; 1.042      ;
; -0.374 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 0.987      ;
; -0.366 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[8] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.457      ; 0.960      ;
; -0.364 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.465      ; 0.977      ;
; -0.356 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[4] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.456      ; 1.032      ;
; -0.354 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 0.926      ;
; -0.347 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.439      ; 0.923      ;
; -0.334 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[7] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.423      ; 0.972      ;
; -0.334 ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[2] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 0.998      ;
; -0.333 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[4]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.410      ; 0.887      ;
; -0.327 ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[0] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.403      ; 0.956      ;
; -0.324 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[5] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 0.896      ;
; -0.323 ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[3]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.442      ; 0.913      ;
; -0.321 ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[9] ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.439      ; 0.897      ;
; -0.314 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.464      ; 0.923      ;
; -0.305 ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[1]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.464      ; 0.914      ;
; -0.304 ; proc:p|upcount:Tstep|Q[0] ; proc:p|RGin      ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.389      ; 0.922      ;
; -0.302 ; proc:p|regn:reg_IR|Q[8]   ; proc:p|AddSub    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.420      ; 0.870      ;
; -0.302 ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[0]    ; KEY[0]       ; proc:p|regn:reg_IR|Q[7] ; 0.500        ; 0.463      ; 0.921      ;
+--------+---------------------------+------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                             ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.210 ; counter:c|Q[1] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.859      ;
; 0.243 ; counter:c|Q[0] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.789      ;
; 0.261 ; counter:c|Q[1] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.771      ;
; 0.278 ; counter:c|Q[0] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.754      ;
; 0.296 ; counter:c|Q[1] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.736      ;
; 0.313 ; counter:c|Q[0] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.719      ;
; 0.331 ; counter:c|Q[1] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.701      ;
; 0.334 ; counter:c|Q[2] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.698      ;
; 0.369 ; counter:c|Q[2] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.663      ;
; 0.386 ; counter:c|Q[3] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.646      ;
; 0.468 ; counter:c|Q[2] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.601      ;
; 0.468 ; counter:c|Q[3] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.601      ;
; 0.469 ; counter:c|Q[4] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.600      ;
; 0.507 ; counter:c|Q[0] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; counter:c|Q[4] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; counter:c|Q[2] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.523      ;
; 0.521 ; counter:c|Q[1] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.511      ;
; 0.524 ; counter:c|Q[3] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.508      ;
; 0.586 ; counter:c|Q[0] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.483      ;
; 0.665 ; counter:c|Q[0] ; counter:c|Q[0]                                                                                          ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:p|regn:reg_IR|Q[7]'                                                                                                         ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.443 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.329      ; 1.027      ;
; -1.388 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.361      ; 1.114      ;
; -1.369 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.328      ; 1.100      ;
; -1.326 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.314      ; 1.129      ;
; -1.324 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.311      ; 1.128      ;
; -1.313 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.336      ; 1.164      ;
; -1.305 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.335      ; 1.171      ;
; -1.302 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.337      ; 1.176      ;
; -1.251 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.336      ; 1.226      ;
; -1.248 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.305      ; 1.198      ;
; -1.241 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.337      ; 1.237      ;
; -1.235 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.321      ; 1.227      ;
; -1.233 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.318      ; 1.226      ;
; -1.187 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.357      ; 1.311      ;
; -1.184 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.356      ; 1.313      ;
; -1.183 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.304      ; 1.262      ;
; -1.070 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.299      ; 1.370      ;
; -1.034 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.292      ; 1.399      ;
; -0.973 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RAin      ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0.000        ; 2.303      ; 1.471      ;
; -0.943 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[8] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.329      ; 1.027      ;
; -0.888 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[2]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.361      ; 1.114      ;
; -0.869 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[4] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.328      ; 1.100      ;
; -0.826 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[5] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.314      ; 1.129      ;
; -0.824 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[9] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.311      ; 1.128      ;
; -0.813 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[1]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.336      ; 1.164      ;
; -0.805 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[0]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.335      ; 1.171      ;
; -0.802 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[2] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.337      ; 1.176      ;
; -0.751 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[3] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.336      ; 1.226      ;
; -0.748 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[4]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.305      ; 1.198      ;
; -0.741 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[3]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.337      ; 1.237      ;
; -0.735 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[6] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.321      ; 1.227      ;
; -0.733 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[7] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.318      ; 1.226      ;
; -0.687 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[5]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.357      ; 1.311      ;
; -0.684 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[6]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.356      ; 1.313      ;
; -0.683 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|Rin[7]    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.304      ; 1.262      ;
; -0.570 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|BusSel[0] ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.299      ; 1.370      ;
; -0.534 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|AddSub    ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.292      ; 1.399      ;
; -0.473 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|RAin      ; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 2.303      ; 1.471      ;
; 0.748  ; proc:p|upcount:Tstep|Q[0] ; proc:p|IRin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.423      ; 0.671      ;
; 0.784  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.434      ; 0.718      ;
; 0.822  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[6] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.449      ; 0.771      ;
; 0.822  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[7] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.446      ; 0.768      ;
; 0.837  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.466      ; 0.803      ;
; 0.845  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.457      ; 0.802      ;
; 0.853  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.457      ; 0.810      ;
; 0.858  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.433      ; 0.791      ;
; 0.863  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.464      ; 0.827      ;
; 0.866  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[6] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.426      ; 0.792      ;
; 0.875  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.489      ; 0.864      ;
; 0.884  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.489      ; 0.873      ;
; 0.886  ; proc:p|upcount:Tstep|Q[1] ; proc:p|IRin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.423      ; 0.809      ;
; 0.888  ; proc:p|regn:reg_IR|Q[6]   ; proc:p|BusSel[0] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.404      ; 0.792      ;
; 0.902  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.366      ; 0.768      ;
; 0.904  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.363      ; 0.767      ;
; 0.914  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.434      ; 0.848      ;
; 0.915  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.441      ; 0.856      ;
; 0.919  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.456      ; 0.875      ;
; 0.925  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.442      ; 0.867      ;
; 0.927  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.456      ; 0.883      ;
; 0.937  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.440      ; 0.877      ;
; 0.942  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.441      ; 0.883      ;
; 0.950  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|AddSub    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.420      ; 0.870      ;
; 0.950  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.464      ; 0.914      ;
; 0.954  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.442      ; 0.896      ;
; 0.958  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.439      ; 0.897      ;
; 0.958  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.463      ; 0.921      ;
; 0.958  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.463      ; 0.921      ;
; 0.959  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.464      ; 0.923      ;
; 0.971  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.442      ; 0.913      ;
; 0.977  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.410      ; 0.887      ;
; 0.981  ; proc:p|upcount:Tstep|Q[1] ; proc:p|RGin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.389      ; 0.870      ;
; 0.984  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[5] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.442      ; 0.926      ;
; 0.984  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[9] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.439      ; 0.923      ;
; 0.987  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.433      ; 0.920      ;
; 1.003  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.457      ; 0.960      ;
; 1.012  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.465      ; 0.977      ;
; 1.016  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[7]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.409      ; 0.925      ;
; 1.022  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.465      ; 0.987      ;
; 1.027  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.465      ; 0.992      ;
; 1.033  ; proc:p|upcount:Tstep|Q[0] ; proc:p|RGin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.389      ; 0.922      ;
; 1.049  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|BusSel[7] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.423      ; 0.972      ;
; 1.053  ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[0] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.403      ; 0.956      ;
; 1.055  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[6]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.461      ; 1.016      ;
; 1.056  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.442      ; 0.998      ;
; 1.075  ; proc:p|regn:reg_IR|Q[4]   ; proc:p|Rin[5]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.462      ; 1.037      ;
; 1.076  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|BusSel[4] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.456      ; 1.032      ;
; 1.090  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[5]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.485      ; 1.075      ;
; 1.091  ; proc:p|upcount:Tstep|Q[0] ; proc:p|RAin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.407      ; 0.998      ;
; 1.101  ; proc:p|regn:reg_IR|Q[0]   ; proc:p|BusSel[3] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.441      ; 1.042      ;
; 1.102  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[1]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.440      ; 1.042      ;
; 1.103  ; proc:p|regn:reg_IR|Q[3]   ; proc:p|Rin[6]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.484      ; 1.087      ;
; 1.110  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[0]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.439      ; 1.049      ;
; 1.134  ; proc:p|upcount:Tstep|Q[0] ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.433      ; 1.067      ;
; 1.146  ; proc:p|upcount:Tstep|Q[1] ; proc:p|RAin      ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.407      ; 1.053      ;
; 1.160  ; proc:p|upcount:Tstep|Q[1] ; proc:p|Rin[2]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.465      ; 1.125      ;
; 1.161  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.409      ; 1.070      ;
; 1.171  ; proc:p|regn:reg_IR|Q[1]   ; proc:p|BusSel[8] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.381      ; 1.052      ;
; 1.173  ; proc:p|regn:reg_IR|Q[5]   ; proc:p|Rin[4]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.433      ; 1.106      ;
; 1.174  ; proc:p|upcount:Tstep|Q[0] ; proc:p|Rin[3]    ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.441      ; 1.115      ;
; 1.175  ; proc:p|regn:reg_IR|Q[2]   ; proc:p|BusSel[2] ; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; -0.500       ; 0.465      ; 1.140      ;
+--------+---------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                       ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.253 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[0] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.000        ; 1.896      ; 0.936      ;
; -1.246 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[1] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; 0.000        ; 1.896      ; 0.943      ;
; -0.753 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[0] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 1.896      ; 0.936      ;
; -0.746 ; proc:p|regn:reg_IR|Q[7]   ; proc:p|upcount:Tstep|Q[1] ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 1.896      ; 0.943      ;
; 0.097  ; proc:p|regn:reg_7|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.286      ; 0.535      ;
; 0.105  ; proc:p|regn:reg_7|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.321      ; 0.578      ;
; 0.215  ; proc:p|upcount:Tstep|Q[0] ; proc:p|upcount:Tstep|Q[0] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; proc:p|upcount:Tstep|Q[1] ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.223  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.364      ; 0.739      ;
; 0.226  ; proc:p|regn:reg_2|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.295      ; 0.673      ;
; 0.250  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.258      ; 0.660      ;
; 0.263  ; proc:p|regn:reg_5|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.373      ; 0.788      ;
; 0.266  ; proc:p|regn:reg_1|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.407      ; 0.825      ;
; 0.271  ; proc:p|regn:reg_3|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.303      ; 0.726      ;
; 0.295  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|upcount:Tstep|Q[0] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.024      ; 0.471      ;
; 0.297  ; proc:p|regn:reg_IR|Q[8]   ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.024      ; 0.473      ;
; 0.316  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_A|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.561      ; 1.029      ;
; 0.327  ; proc:p|regn:reg_0|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.643      ; 1.122      ;
; 0.332  ; proc:p|regn:reg_5|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.373      ; 0.857      ;
; 0.333  ; proc:p|regn:reg_5|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.402      ; 0.887      ;
; 0.337  ; proc:p|regn:reg_6|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.405      ; 0.894      ;
; 0.354  ; proc:p|regn:reg_3|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.103      ; 0.609      ;
; 0.355  ; proc:p|regn:reg_3|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.103      ; 0.610      ;
; 0.365  ; proc:p|regn:reg_2|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.364      ; 0.881      ;
; 0.378  ; proc:p|upcount:Tstep|Q[0] ; proc:p|upcount:Tstep|Q[1] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.400  ; proc:p|regn:reg_3|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.103      ; 0.655      ;
; 0.414  ; proc:p|regn:reg_7|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.161      ; 0.727      ;
; 0.428  ; proc:p|regn:reg_5|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.561      ; 1.141      ;
; 0.432  ; proc:p|regn:reg_1|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.311      ; 0.895      ;
; 0.435  ; proc:p|regn:reg_2|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.364      ; 0.951      ;
; 0.437  ; proc:p|regn:reg_7|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.161      ; 0.750      ;
; 0.448  ; proc:p|regn:reg_G|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.371      ; 0.971      ;
; 0.450  ; proc:p|regn:reg_2|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.165      ; 0.767      ;
; 0.456  ; proc:p|regn:reg_6|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.275      ; 0.883      ;
; 0.469  ; proc:p|regn:reg_4|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.437      ; 1.058      ;
; 0.474  ; proc:p|regn:reg_2|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.295      ; 0.921      ;
; 0.475  ; proc:p|regn:reg_7|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.127      ; 0.754      ;
; 0.476  ; proc:p|regn:reg_G|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.501      ; 1.129      ;
; 0.480  ; proc:p|regn:reg_4|Q[6]    ; proc:p|regn:reg_A|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.643      ; 1.275      ;
; 0.493  ; proc:p|regn:reg_1|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.277      ; 0.922      ;
; 0.498  ; proc:p|regn:reg_5|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.001     ; 0.649      ;
; 0.498  ; proc:p|regn:reg_2|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.163      ; 0.813      ;
; 0.500  ; proc:p|regn:reg_6|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.287      ; 0.939      ;
; 0.500  ; proc:p|regn:reg_7|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.127      ; 0.779      ;
; 0.504  ; proc:p|regn:reg_3|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.144      ; 0.800      ;
; 0.506  ; proc:p|regn:reg_3|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.144      ; 0.802      ;
; 0.509  ; proc:p|regn:reg_6|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.246      ; 0.907      ;
; 0.518  ; proc:p|regn:reg_3|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.173      ; 0.843      ;
; 0.526  ; proc:p|regn:reg_3|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.303      ; 0.981      ;
; 0.534  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[6]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.295      ; 0.481      ;
; 0.534  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[8]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.295      ; 0.481      ;
; 0.534  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[9]    ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.295      ; 0.481      ;
; 0.534  ; proc:p|RAin               ; proc:p|regn:reg_A|Q[11]   ; proc:p|regn:reg_IR|Q[7] ; KEY[0]      ; -0.500       ; 0.295      ; 0.481      ;
; 0.542  ; proc:p|regn:reg_6|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.219      ; 0.913      ;
; 0.553  ; proc:p|regn:reg_3|Q[11]   ; proc:p|regn:reg_A|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.303      ; 1.008      ;
; 0.553  ; proc:p|regn:reg_0|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.484      ; 1.189      ;
; 0.560  ; proc:p|regn:reg_0|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.484      ; 1.196      ;
; 0.566  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_7|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.275      ; 0.993      ;
; 0.568  ; proc:p|regn:reg_4|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.513      ; 1.233      ;
; 0.569  ; proc:p|regn:reg_6|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.287      ; 1.008      ;
; 0.570  ; proc:p|regn:reg_7|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.046      ; 0.768      ;
; 0.572  ; proc:p|regn:reg_3|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; proc:p|regn:reg_1|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.311      ; 1.035      ;
; 0.576  ; proc:p|regn:reg_2|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.136      ; 0.864      ;
; 0.588  ; proc:p|regn:reg_7|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.161      ; 0.901      ;
; 0.620  ; proc:p|regn:reg_0|Q[15]   ; proc:p|regn:reg_A|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.437      ; 1.209      ;
; 0.623  ; proc:p|regn:reg_6|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.405      ; 1.180      ;
; 0.635  ; proc:p|regn:reg_3|Q[11]   ; proc:p|regn:reg_5|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.258     ; 0.529      ;
; 0.638  ; proc:p|regn:reg_3|Q[8]    ; proc:p|regn:reg_A|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.303      ; 1.093      ;
; 0.643  ; proc:p|regn:reg_1|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.311      ; 1.106      ;
; 0.647  ; proc:p|regn:reg_6|Q[0]    ; proc:p|regn:reg_6|Q[0]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.651  ; proc:p|regn:reg_A|Q[13]   ; proc:p|regn:reg_G|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.111     ; 0.692      ;
; 0.667  ; proc:p|regn:reg_5|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.431      ; 1.250      ;
; 0.679  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_3|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.261      ; 1.092      ;
; 0.682  ; proc:p|regn:reg_2|Q[7]    ; proc:p|regn:reg_A|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.136      ; 0.970      ;
; 0.684  ; proc:p|regn:reg_A|Q[10]   ; proc:p|regn:reg_G|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.138     ; 0.698      ;
; 0.688  ; proc:p|regn:reg_A|Q[7]    ; proc:p|regn:reg_G|Q[7]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.138     ; 0.702      ;
; 0.693  ; proc:p|regn:reg_4|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.146      ; 0.991      ;
; 0.693  ; proc:p|regn:reg_4|Q[13]   ; proc:p|regn:reg_A|Q[13]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.146      ; 0.991      ;
; 0.696  ; proc:p|regn:reg_7|Q[11]   ; proc:p|regn:reg_A|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.286      ; 1.134      ;
; 0.697  ; proc:p|upcount:Tstep|Q[1] ; proc:p|upcount:Tstep|Q[0] ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.849      ;
; 0.698  ; proc:p|regn:reg_5|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.402      ; 1.252      ;
; 0.702  ; proc:p|regn:reg_A|Q[15]   ; proc:p|regn:reg_G|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.111     ; 0.743      ;
; 0.704  ; proc:p|regn:reg_2|Q[2]    ; proc:p|regn:reg_5|Q[2]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.124     ; 0.732      ;
; 0.707  ; proc:p|regn:reg_1|Q[10]   ; proc:p|regn:reg_A|Q[10]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.248      ; 1.107      ;
; 0.710  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_2|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.266      ; 1.128      ;
; 0.714  ; proc:p|regn:reg_7|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.017     ; 0.849      ;
; 0.716  ; proc:p|regn:reg_6|Q[8]    ; proc:p|regn:reg_3|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.170      ; 1.038      ;
; 0.723  ; proc:p|regn:reg_0|Q[5]    ; proc:p|regn:reg_A|Q[5]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.513      ; 1.388      ;
; 0.731  ; proc:p|regn:reg_3|Q[11]   ; proc:p|regn:reg_3|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.000      ; 0.883      ;
; 0.739  ; proc:p|regn:reg_2|Q[15]   ; proc:p|regn:reg_7|Q[15]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.203      ; 1.094      ;
; 0.743  ; proc:p|regn:reg_1|Q[9]    ; proc:p|regn:reg_A|Q[9]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.407      ; 1.302      ;
; 0.749  ; proc:p|regn:reg_3|Q[3]    ; proc:p|regn:reg_A|Q[3]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.095      ; 0.996      ;
; 0.749  ; proc:p|regn:reg_0|Q[14]   ; proc:p|regn:reg_A|Q[14]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.437      ; 1.338      ;
; 0.753  ; proc:p|regn:reg_7|Q[6]    ; proc:p|regn:reg_2|Q[6]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.009     ; 0.896      ;
; 0.757  ; proc:p|regn:reg_7|Q[1]    ; proc:p|regn:reg_5|Q[1]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; -0.241     ; 0.668      ;
; 0.759  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_G|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.264      ; 1.175      ;
; 0.764  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_4|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.229      ; 1.145      ;
; 0.769  ; proc:p|regn:reg_5|Q[8]    ; proc:p|regn:reg_0|Q[8]    ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.229      ; 1.150      ;
; 0.771  ; proc:p|regn:reg_1|Q[11]   ; proc:p|regn:reg_A|Q[11]   ; KEY[0]                  ; KEY[0]      ; 0.000        ; 0.407      ; 1.330      ;
+--------+---------------------------+---------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                              ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter:c|Q[0] ; counter:c|Q[0]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.275 ; counter:c|Q[0] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.483      ;
; 0.356 ; counter:c|Q[3] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; counter:c|Q[1] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; counter:c|Q[2] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter:c|Q[4] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; counter:c|Q[0] ; counter:c|Q[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.392 ; counter:c|Q[4] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.600      ;
; 0.393 ; counter:c|Q[2] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.601      ;
; 0.393 ; counter:c|Q[3] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.601      ;
; 0.494 ; counter:c|Q[3] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.646      ;
; 0.511 ; counter:c|Q[2] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.546 ; counter:c|Q[2] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; counter:c|Q[1] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.701      ;
; 0.567 ; counter:c|Q[0] ; counter:c|Q[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.584 ; counter:c|Q[1] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.736      ;
; 0.602 ; counter:c|Q[0] ; counter:c|Q[3]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.754      ;
; 0.619 ; counter:c|Q[1] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.771      ;
; 0.637 ; counter:c|Q[0] ; counter:c|Q[4]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.651 ; counter:c|Q[1] ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.859      ;
+-------+----------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_r081:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[3]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[3]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; counter:c|Q[4]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; counter:c|Q[4]                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[0]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[0]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[1]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[1]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[2]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[2]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[3]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[3]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; c|Q[4]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; c|Q[4]|clk                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; proc:p|regn:reg_3|Q[10] ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:p|regn:reg_IR|Q[7]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|AddSub             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|AddSub             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|BusSel[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|IRin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|IRin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RAin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RAin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RGin               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|RGin               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Fall       ; proc:p|Rin[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|AddSub|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|AddSub|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|BusSel[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|IRin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|IRin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Mux28~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RAin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RAin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RGin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|RGin|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[2]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[2]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[5]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[5]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|Rin[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|reg_IR|Q[7]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:p|regn:reg_IR|Q[7] ; Rise       ; p|reg_IR|Q[7]|regout      ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 4.753 ; 4.753 ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 4.720 ; 4.720 ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 4.753 ; 4.753 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 6.353 ; 6.353 ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 6.149 ; 6.149 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 5.939 ; 5.939 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 6.249 ; 6.249 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 6.202 ; 6.202 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 6.353 ; 6.353 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 6.119 ; 6.119 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 6.021 ; 6.021 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 6.239 ; 6.239 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 6.150 ; 6.150 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 6.067 ; 6.067 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 5.904 ; 5.904 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 5.961 ; 5.961 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 6.132 ; 6.132 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 6.026 ; 6.026 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 6.038 ; 6.038 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 5.984 ; 5.984 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 5.698 ; 5.698 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 7.900 ; 7.900 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 7.468 ; 7.468 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 7.462 ; 7.462 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 7.746 ; 7.746 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 7.772 ; 7.772 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 7.900 ; 7.900 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 7.478 ; 7.478 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 7.673 ; 7.673 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 7.686 ; 7.686 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 7.682 ; 7.682 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 7.639 ; 7.639 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 7.353 ; 7.353 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 7.441 ; 7.441 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 7.568 ; 7.568 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 7.498 ; 7.498 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 7.573 ; 7.573 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 7.583 ; 7.583 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 7.402 ; 7.402 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 6.942 ; 6.942 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 6.833 ; 6.833 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 7.197 ; 7.197 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 7.322 ; 7.322 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 7.402 ; 7.402 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 7.150 ; 7.150 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 7.155 ; 7.155 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 7.114 ; 7.114 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 6.963 ; 6.963 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 6.979 ; 6.979 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 6.729 ; 6.729 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 6.968 ; 6.968 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 7.145 ; 7.145 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 6.874 ; 6.874 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 7.014 ; 7.014 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 6.964 ; 6.964 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 3.073 ;       ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 4.720 ; 4.720 ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 4.720 ; 4.720 ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 4.753 ; 4.753 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 4.949 ; 4.949 ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 5.391 ; 5.391 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 5.411 ; 5.411 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 5.660 ; 5.660 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 5.661 ; 5.661 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 5.636 ; 5.636 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 5.501 ; 5.501 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 5.638 ; 5.638 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 5.578 ; 5.578 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 5.198 ; 5.198 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 5.345 ; 5.345 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 5.364 ; 5.364 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 5.368 ; 5.368 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 5.310 ; 5.310 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 5.340 ; 5.340 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 5.427 ; 5.427 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 5.343 ; 5.343 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 4.949 ; 4.949 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 7.353 ; 7.353 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 7.468 ; 7.468 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 7.462 ; 7.462 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 7.746 ; 7.746 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 7.772 ; 7.772 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 7.900 ; 7.900 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 7.478 ; 7.478 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 7.673 ; 7.673 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 7.686 ; 7.686 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 7.682 ; 7.682 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 7.639 ; 7.639 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 7.353 ; 7.353 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 7.441 ; 7.441 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 7.568 ; 7.568 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 7.498 ; 7.498 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 7.573 ; 7.573 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 7.583 ; 7.583 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 3.073 ; 5.919 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 5.948 ; 5.948 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 6.140 ; 6.140 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 6.455 ; 6.455 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 6.410 ; 6.410 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 6.424 ; 6.424 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 6.365 ; 6.365 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 6.212 ; 6.212 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 6.325 ; 6.325 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 5.985 ; 5.985 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 5.919 ; 5.919 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 5.947 ; 5.947 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 6.038 ; 6.038 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 6.143 ; 6.143 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 5.969 ; 5.969 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 6.135 ; 6.135 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 6.148 ; 6.148 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 3.073 ;       ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+--------------------------+----------+---------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack         ; -6.747   ; -2.364  ; N/A      ; N/A     ; -1.423              ;
;  KEY[0]                  ; -6.747   ; -2.034  ; N/A      ; N/A     ; -1.222              ;
;  KEY[1]                  ; -0.732   ; 0.215   ; N/A      ; N/A     ; -1.423              ;
;  proc:p|regn:reg_IR|Q[7] ; -2.696   ; -2.364  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS          ; -970.612 ; -40.354 ; 0.0      ; 0.0     ; -192.674            ;
;  KEY[0]                  ; -917.650 ; -4.068  ; N/A      ; N/A     ; -172.222            ;
;  KEY[1]                  ; -3.216   ; 0.000   ; N/A      ; N/A     ; -20.452             ;
;  proc:p|regn:reg_IR|Q[7] ; -49.746  ; -36.286 ; N/A      ; N/A     ; 0.000               ;
+--------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 8.951  ; 8.951  ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 8.816  ; 8.816  ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 8.951  ; 8.951  ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 12.701 ; 12.701 ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 12.112 ; 12.112 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 11.715 ; 11.715 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 12.334 ; 12.334 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 12.433 ; 12.433 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 12.701 ; 12.701 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 12.184 ; 12.184 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 11.966 ; 11.966 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 12.351 ; 12.351 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 12.211 ; 12.211 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 11.955 ; 11.955 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 11.672 ; 11.672 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 11.798 ; 11.798 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 12.113 ; 12.113 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 12.008 ; 12.008 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 11.902 ; 11.902 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 11.833 ; 11.833 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 11.148 ; 11.148 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 14.595 ; 14.595 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 13.486 ; 13.486 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 13.543 ; 13.543 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 14.060 ; 14.060 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 14.376 ; 14.376 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 14.595 ; 14.595 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 13.645 ; 13.645 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 14.043 ; 14.043 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 14.110 ; 14.110 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 14.141 ; 14.141 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 13.977 ; 13.977 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 13.395 ; 13.395 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 13.557 ; 13.557 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 13.815 ; 13.815 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 13.778 ; 13.778 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 13.796 ; 13.796 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 13.905 ; 13.905 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;        ; 6.048  ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 14.958 ; 14.958 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 13.779 ; 13.779 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 13.588 ; 13.588 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 14.328 ; 14.328 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 14.829 ; 14.829 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 14.958 ; 14.958 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 14.372 ; 14.372 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 14.391 ; 14.391 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 14.307 ; 14.307 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 14.034 ; 14.034 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 13.963 ; 13.963 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 13.497 ; 13.497 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 13.972 ; 13.972 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 14.288 ; 14.288 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 13.814 ; 13.814 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 13.996 ; 13.996 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 13.913 ; 13.913 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 6.048  ;        ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDG[*]   ; KEY[0]                  ; 4.720 ; 4.720 ; Rise       ; KEY[0]                  ;
;  LEDG[0]  ; KEY[0]                  ; 4.720 ; 4.720 ; Rise       ; KEY[0]                  ;
;  LEDG[1]  ; KEY[0]                  ; 4.753 ; 4.753 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[0]                  ; 4.949 ; 4.949 ; Rise       ; KEY[0]                  ;
;  LEDR[0]  ; KEY[0]                  ; 5.391 ; 5.391 ; Rise       ; KEY[0]                  ;
;  LEDR[1]  ; KEY[0]                  ; 5.411 ; 5.411 ; Rise       ; KEY[0]                  ;
;  LEDR[2]  ; KEY[0]                  ; 5.660 ; 5.660 ; Rise       ; KEY[0]                  ;
;  LEDR[3]  ; KEY[0]                  ; 5.661 ; 5.661 ; Rise       ; KEY[0]                  ;
;  LEDR[4]  ; KEY[0]                  ; 5.636 ; 5.636 ; Rise       ; KEY[0]                  ;
;  LEDR[5]  ; KEY[0]                  ; 5.501 ; 5.501 ; Rise       ; KEY[0]                  ;
;  LEDR[6]  ; KEY[0]                  ; 5.638 ; 5.638 ; Rise       ; KEY[0]                  ;
;  LEDR[7]  ; KEY[0]                  ; 5.578 ; 5.578 ; Rise       ; KEY[0]                  ;
;  LEDR[8]  ; KEY[0]                  ; 5.198 ; 5.198 ; Rise       ; KEY[0]                  ;
;  LEDR[9]  ; KEY[0]                  ; 5.345 ; 5.345 ; Rise       ; KEY[0]                  ;
;  LEDR[10] ; KEY[0]                  ; 5.364 ; 5.364 ; Rise       ; KEY[0]                  ;
;  LEDR[11] ; KEY[0]                  ; 5.368 ; 5.368 ; Rise       ; KEY[0]                  ;
;  LEDR[12] ; KEY[0]                  ; 5.310 ; 5.310 ; Rise       ; KEY[0]                  ;
;  LEDR[13] ; KEY[0]                  ; 5.340 ; 5.340 ; Rise       ; KEY[0]                  ;
;  LEDR[14] ; KEY[0]                  ; 5.427 ; 5.427 ; Rise       ; KEY[0]                  ;
;  LEDR[15] ; KEY[0]                  ; 5.343 ; 5.343 ; Rise       ; KEY[0]                  ;
;  LEDR[17] ; KEY[0]                  ; 4.949 ; 4.949 ; Rise       ; KEY[0]                  ;
; LEDR[*]   ; KEY[1]                  ; 7.353 ; 7.353 ; Rise       ; KEY[1]                  ;
;  LEDR[0]  ; KEY[1]                  ; 7.468 ; 7.468 ; Rise       ; KEY[1]                  ;
;  LEDR[1]  ; KEY[1]                  ; 7.462 ; 7.462 ; Rise       ; KEY[1]                  ;
;  LEDR[2]  ; KEY[1]                  ; 7.746 ; 7.746 ; Rise       ; KEY[1]                  ;
;  LEDR[3]  ; KEY[1]                  ; 7.772 ; 7.772 ; Rise       ; KEY[1]                  ;
;  LEDR[4]  ; KEY[1]                  ; 7.900 ; 7.900 ; Rise       ; KEY[1]                  ;
;  LEDR[5]  ; KEY[1]                  ; 7.478 ; 7.478 ; Rise       ; KEY[1]                  ;
;  LEDR[6]  ; KEY[1]                  ; 7.673 ; 7.673 ; Rise       ; KEY[1]                  ;
;  LEDR[7]  ; KEY[1]                  ; 7.686 ; 7.686 ; Rise       ; KEY[1]                  ;
;  LEDR[8]  ; KEY[1]                  ; 7.682 ; 7.682 ; Rise       ; KEY[1]                  ;
;  LEDR[9]  ; KEY[1]                  ; 7.639 ; 7.639 ; Rise       ; KEY[1]                  ;
;  LEDR[10] ; KEY[1]                  ; 7.353 ; 7.353 ; Rise       ; KEY[1]                  ;
;  LEDR[11] ; KEY[1]                  ; 7.441 ; 7.441 ; Rise       ; KEY[1]                  ;
;  LEDR[12] ; KEY[1]                  ; 7.568 ; 7.568 ; Rise       ; KEY[1]                  ;
;  LEDR[13] ; KEY[1]                  ; 7.498 ; 7.498 ; Rise       ; KEY[1]                  ;
;  LEDR[14] ; KEY[1]                  ; 7.573 ; 7.573 ; Rise       ; KEY[1]                  ;
;  LEDR[15] ; KEY[1]                  ; 7.583 ; 7.583 ; Rise       ; KEY[1]                  ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ;       ; 3.073 ; Rise       ; proc:p|regn:reg_IR|Q[7] ;
; LEDR[*]   ; proc:p|regn:reg_IR|Q[7] ; 3.073 ; 5.919 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[0]  ; proc:p|regn:reg_IR|Q[7] ; 5.948 ; 5.948 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[1]  ; proc:p|regn:reg_IR|Q[7] ; 6.140 ; 6.140 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[2]  ; proc:p|regn:reg_IR|Q[7] ; 6.455 ; 6.455 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[3]  ; proc:p|regn:reg_IR|Q[7] ; 6.410 ; 6.410 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[4]  ; proc:p|regn:reg_IR|Q[7] ; 6.424 ; 6.424 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[5]  ; proc:p|regn:reg_IR|Q[7] ; 6.365 ; 6.365 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[6]  ; proc:p|regn:reg_IR|Q[7] ; 6.212 ; 6.212 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[7]  ; proc:p|regn:reg_IR|Q[7] ; 6.325 ; 6.325 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[8]  ; proc:p|regn:reg_IR|Q[7] ; 5.985 ; 5.985 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[9]  ; proc:p|regn:reg_IR|Q[7] ; 5.919 ; 5.919 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[10] ; proc:p|regn:reg_IR|Q[7] ; 5.947 ; 5.947 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[11] ; proc:p|regn:reg_IR|Q[7] ; 6.038 ; 6.038 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[12] ; proc:p|regn:reg_IR|Q[7] ; 6.143 ; 6.143 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[13] ; proc:p|regn:reg_IR|Q[7] ; 5.969 ; 5.969 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[14] ; proc:p|regn:reg_IR|Q[7] ; 6.135 ; 6.135 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[15] ; proc:p|regn:reg_IR|Q[7] ; 6.148 ; 6.148 ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
;  LEDR[17] ; proc:p|regn:reg_IR|Q[7] ; 3.073 ;       ; Fall       ; proc:p|regn:reg_IR|Q[7] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; KEY[0]                  ; KEY[0]                  ; 2662     ; 0        ; 0        ; 0        ;
; KEY[1]                  ; KEY[0]                  ; 1445     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[7] ; KEY[0]                  ; 2        ; 28073    ; 0        ; 0        ;
; KEY[1]                  ; KEY[1]                  ; 20       ; 0        ; 0        ; 0        ;
; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; 0        ; 0        ; 167      ; 0        ;
; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0        ; 0        ; 35       ; 35       ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; KEY[0]                  ; KEY[0]                  ; 2662     ; 0        ; 0        ; 0        ;
; KEY[1]                  ; KEY[0]                  ; 1445     ; 0        ; 0        ; 0        ;
; proc:p|regn:reg_IR|Q[7] ; KEY[0]                  ; 2        ; 28073    ; 0        ; 0        ;
; KEY[1]                  ; KEY[1]                  ; 20       ; 0        ; 0        ; 0        ;
; KEY[0]                  ; proc:p|regn:reg_IR|Q[7] ; 0        ; 0        ; 167      ; 0        ;
; proc:p|regn:reg_IR|Q[7] ; proc:p|regn:reg_IR|Q[7] ; 0        ; 0        ; 35       ; 35       ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 390   ; 390  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 19 12:01:36 2016
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "p|RGin|combout" is a latch
    Warning (335094): Node "p|RAin|combout" is a latch
    Warning (335094): Node "p|AddSub|combout" is a latch
    Warning (335094): Node "p|BusSel[2]|combout" is a latch
    Warning (335094): Node "p|BusSel[3]|combout" is a latch
    Warning (335094): Node "p|Rin[0]|combout" is a latch
    Warning (335094): Node "p|IRin|combout" is a latch
    Warning (335094): Node "p|BusSel[6]|combout" is a latch
    Warning (335094): Node "p|BusSel[7]|combout" is a latch
    Warning (335094): Node "p|Rin[4]|combout" is a latch
    Warning (335094): Node "p|Rin[1]|combout" is a latch
    Warning (335094): Node "p|BusSel[4]|combout" is a latch
    Warning (335094): Node "p|Rin[2]|combout" is a latch
    Warning (335094): Node "p|BusSel[8]|combout" is a latch
    Warning (335094): Node "p|Rin[5]|combout" is a latch
    Warning (335094): Node "p|Rin[6]|combout" is a latch
    Warning (335094): Node "p|BusSel[5]|combout" is a latch
    Warning (335094): Node "p|BusSel[1]|combout" is a latch
    Warning (335094): Node "p|BusSel[9]|combout" is a latch
    Warning (335094): Node "p|BusSel[0]|combout" is a latch
    Warning (335094): Node "p|Rin[3]|combout" is a latch
    Warning (335094): Node "p|Rin[7]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name proc:p|regn:reg_IR|Q[7] proc:p|regn:reg_IR|Q[7]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.747      -917.650 KEY[0] 
    Info (332119):    -2.696       -49.746 proc:p|regn:reg_IR|Q[7] 
    Info (332119):    -0.732        -3.216 KEY[1] 
Info (332146): Worst-case hold slack is -2.364
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.364       -36.286 proc:p|regn:reg_IR|Q[7] 
    Info (332119):    -2.034        -4.068 KEY[0] 
    Info (332119):     0.391         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -20.452 KEY[1] 
    Info (332119):    -1.222      -172.222 KEY[0] 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 27 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.766      -384.310 KEY[0] 
    Info (332119):    -0.827       -14.100 proc:p|regn:reg_IR|Q[7] 
    Info (332119):     0.210         0.000 KEY[1] 
Info (332146): Worst-case hold slack is -1.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.443       -23.609 proc:p|regn:reg_IR|Q[7] 
    Info (332119):    -1.253        -2.499 KEY[0] 
    Info (332119):     0.215         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -20.452 KEY[1] 
    Info (332119):    -1.222      -172.222 KEY[0] 
    Info (332119):     0.500         0.000 proc:p|regn:reg_IR|Q[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 315 megabytes
    Info: Processing ended: Sat Mar 19 12:01:38 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


