<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:31.1831</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0042874</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2023.10.16</openDate><openNumber>10-2023-0144157</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.02.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예는 표시 패널, 제1 게이트를 포함하는 실리콘 트랜지스터, 및 제2 게이트를 포함하는 산화물 트랜지스터를 포함하는 전자 부품, 및 도전성 접착층을 포함하고, 표시패널은 베이스층, 화소, 제2 게이트와 동일한 층상에 배치된 말단 부분을 포함하는 신호라인, 신호패드, 하부 졀연층, 및 컨택홀이 정의된 상부 절연층을 포함하고, 말단부분은 하부 절연층 상에 배치되며, 컨택홀에 의해 노출된 제1 부분과 상부 절연층에 의해 커버된 제2 부분을 포함하고, 신호라인의 말단부분과 전기적으로 연결된 최상부 도전 패턴을 포함하고, 전자부품은 최상부 도전 패턴 상에 배치되고, 도전성 접착층을 통해 최상부 도전 패턴에 전기적으로 연결된 접속단자를 포함하여, 제2 부분에 가해지는 압력을 최소화함으로써, 제2 부분의 파손을 방지할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 표시패널;상기 표시패널에 전기적으로 연결된 전자부품; 및접착층, 및 접착층 내에 배치되고 단층을 정의하는 복수 개의 도전볼들을 포함하고, 상기 표시패널과 상기 전자부품을 전기적으로 연결하는 도전성 접착층을 포함하고,상기 표시패널은,베이스층;상기 베이스층 상에 배치되고, 제1 게이트를 포함하는 실리콘 트랜지스터 상기 실리콘 트랜지스터보다 상측에 배치된 제2 게이트를 포함하는 산화물 트랜지스터, 및 상기 제1 게이트와 상기 제2 게이트 사이에 배치되고 상기 산화물 트랜지스터에 중첩하는 차폐전극을 포함하는 화소 구동 회로, 및 상기 화소 구동 회로와 전기적으로 연결된 발광소자를 포함하는 화소;상기 비표시 영역에 중첩하며, 상기 제2 게이트와 동일한 층 상에 배치된 말단부분을 포함하고, 상기 화소 구동 회로에 전기적으로 연결된 신호라인;상기 말단부분에 전기적으로 연결된 신호패드;상기 베이스층 상에 배치되며, 상기 실리콘 트랜지스터를 커버하는 하부 절연층; 및상기 하부 절연층 상에 배치되며, 상기 제2 게이트를 커버하며 컨택홀이 정의된 상부 절연층; 을 포함하고,상기 말단부분은 상기 하부 절연층 상에 배치되며, 상기 컨택홀에 의해 노출된 제1 부분과 상기 상부 절연층에 의해 커버된 제2 부분을 포함하고,상기 신호패드는 상기 말단부분 상에 배치되며, 상기 신호라인의 상기 말단부분과 전기적으로 연결된 최상부 도전 패턴을 포함하고,상기 전자부품은 상기 최상부 도전 패턴 상에 배치되고, 상기 도전성 접착층을 통해 상기 최상부 도전 패턴에 전기적으로 연결된 접속단자를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 도전볼들은 상기 제1 부분 및 상기 접속단자에 중첩하는 제1 도전볼, 상기 제2 부분 및 상기 접속단자에 중첩하는 제2 도전볼, 및 상기 접속단자에 비-중첩하는 제3 도전볼을 포함하고,상기 표시패널과 상기 전자부품의 두께 방향 내에서 상기 최상부 도전 패턴의 상기 제1 부분과 중첩하는 부분과 상기 접속단자 간의 이격 거리는 상기 제3 도전볼의 직경과 같거나, 작은 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 표시패널과 상기 전자부품의 두께 방향 내에서 상기 최상부 도전 패턴의 상기 제1 부분과 중첩하는 부분과 상기 접속단자 간의 이격 거리는 3㎛ 이하인 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 전자부품은 구동칩이고,상기 접속단자는 범프인 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 최상부 도전 패턴은 상기 제1 부분에 대응하는 제3 부분과 상기 제2 부분에 대응하는 제4 부분을 포함하고,상기 표시패널의 두께 방향 내에서 상기 제3 부분과 상기 제4 부분의 높이차는 1㎛ 이하인 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 신호패드는 상기 최상부 도전 패턴과 상기 말단부분 사이에 배치되며, 상기 최상부 도전 패턴과 상기 말단부분을 전기적으로 연결하는 중간 도전 패턴을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 중간 도전 패턴은상기 말단부분에 인접한 제1 중간 도전 패턴; 및상기 제1 중간 도전 패턴과 상기 최상부 도전 패턴 사이에 배치된 제2 중간 도전 패턴을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 상부 절연층은 상기 제2 부분에 중첩하는 부분에 서브 컨택홀이 정의되고,상기 제2 중간 도전 패턴은 상기 서브 컨택홀을 통해 상기 말단부분과 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 상부 절연층 상에 배치된 제1 유기층;상기 제1 유기층 상에 배치된 제2 유기층;상기 상부 절연층과 상기 제1 유기층 사이에 배치되고, 상기 실리콘 트랜지스터 또는 상기 산화물 트랜지스터에 전기적으로 연결된 제1 연결전극;상기 제1 유기층과 상기 제2 유기층 사이에 배치되고, 상기 제1 연결전극과 상기 발광소자를 연결하는 제2 연결전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 중간 도전 패턴은 상기 제1 연결전극과 동일한 물질을 포함하고,상기 제2 중간 도전 패턴은 상기 제2 연결전극과 동일한 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,적어도 하나의 절연층 및 적어도 하나의 도전 패턴층을 포함하고, 상기 표시패널 상에 배치된 입력센서를 더 포함하고,상기 최상부 도전 패턴은 상기 적어도 하나의 도전 패턴층과 동일한 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 표시패널;상기 표시패널에 전기적으로 연결된 전자부품; 및접착층, 및 접착층 내에 배치되고 단층을 정의하는 복수 개의 도전볼들을 포함하고, 상기 표시패널과 상기 전자부품을 전기적으로 연결하는 도전성 접착층을 포함하고,상기 표시패널은베이스층;상기 베이스층 상에 배치되고, 제1 게이트를 포함하는 실리콘 트랜지스터, 상기 실리콘 트랜지스터보다 상측에 배치된 제2 게이트를 포함하는 산화물 트랜지스터, 상기 제1 게이트와 상기 제2 게이트 사이에 배치되고 상기 산화물 트랜지스터에 중첩하는 차폐전극을 포함하는 화소 구동 회로, 및 상기 화소 구동 회로와 전기적으로 연결된 발광소자를 포함하는 화소;상기 비표시 영역에 중첩하며, 상기 제1 게이트 또는 상기 차폐전극과 동일한 층 상에 배치된 말단부분을 포함하고, 상기 화소 구동 회로에 전기적으로 연결된 신호라인;상기 말단부분에 전기적으로 연결된 신호패드;상기 화소에 중첩하고, 상기 말단부분과 상기 신호패드 사이에 배치된 중간 절연층;상기 중간 절연층 상에 배치되며, 컨택홀이 정의된 상부 절연층; 및상기 중간 절연층 상에 배치되며, 상기 컨택홀에 의해 노출된 제1 부분과, 상기 상부 절연층에 의해 커버된 제2 부분을 포함하는 상부 보조 전극; 을 포함하고,상기 신호패드는 상기 상부 보조 전극 상에 배치되며, 상기 상부 보조 전극과 전기적으로 연결된 최상부 도전 패턴을 포함하고, 상기 전자부품은 상기 최상부 도전 패턴 상에 배치되고, 상기 도전성 접착층을 통해 상기 최상부 도전 패턴에 전기적으로 연결된 접속단자를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 도전볼들은 상기 제1 부분 및 상기 접속단자에 중첩하는 제1 도전볼, 상기 제2 부분 및 상기 접속단자에 중첩하는 제2 도전볼, 및 상기 접속단자에 비-중첩하는 제3 도전볼을 포함하고,상기 표시패널과 상기 전자부품의 두께 방향 내에서 상기 최상부 도전 패턴의 상기 제1 부분과 중첩하는 부분과 상기 접속단자 간의 이격 거리는 상기 제3 도전볼의 상기 두께 방향으로의 직경과 같거나, 작은 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 도전볼의 상기 두께 방향으로의 직경은 상기 제3 도전볼의 상기 두께 방향으로의 직경과 같거나, 작은 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 표시패널과 상기 전자부품의 두께 방향 내에서 상기 최상부 도전 패턴과 상기 접속단자 간의 이격 거리는 3㎛ 이하인 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 최상부 도전 패턴은 상기 제1 부분에 대응하는 제3 부분과 상기 제2 부분에 대응하는 제4 부분을 포함하고,상기 표시패널의 두께 방향 내에서 상기 제3 부분과 상기 제4 부분의 높이차는 1㎛ 이하인 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 신호패드는 상기 상부 보조 전극과 상기 최상부 도전 패턴 사이에 배치되며, 상기 최상부 도전 패턴과 상기 상부 보조 전극을 전기적으로 연결하는 중간 도전 패턴을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 상부 절연층에는 상기 제2 부분에 중첩하는 제1 서브 컨택홀이 정의되고,상기 상부 절연층 및 상기 중간 절연층에는 상기 제2 부분에 중첩하는 제2 서브 컨택홀이 정의되고,상기 중간 도전 패턴은 상기 제1 서브 컨택홀을 통해 상기 상부 보조 전극에 연결되고,상기 중간 도전 패턴은 상기 제2 서브 컨택홀을 통해 상기 말단부분에 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제12항에 있어서,상기 말단부분과 상기 상부 보조 전극 사이에 배치되며, 상기 말단부분과 상기 상부 보조 전극 각각과 전기적으로 연결된 하부 보조 전극을 더 포함하고,상기 중간 절연층은 상기 말단부분을 커버하는 제1 중간 절연층 및 상기 하부 보조 전극을 커버하는 제2 중간 절연층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 신호패드는 상기 상부 보조 전극과 상기 최상부 도전 패턴 사이에 배치되며, 상기 최상부 도전 패턴과 상기 상부 보조 전극, 및 상기 하부 보조 전극을 각각 전기적으로 연결하는 중간 도전 패턴을 더 포함하고,상기 상부 절연층에는 상기 제2 부분에 중첩하는 제1 서브 컨택홀이 정의되고,상기 상부 절연층 및 상기 제2 중간 절연층에는 상기 제2 부분에 중첩하는 제2 서브 컨택홀이 정의되고,상기 상부 절연층, 상기 제1 중간 절연층, 및 제2 중간 절연층에는 상기 제2 부분에 중첩하는 제3 서브 컨택홀이 정의되고,상기 중간 도전 패턴은 상기 제1 서브 컨택홀을 통해 상기 상부 보조 전극에 연결되고,상기 중간 도전 패턴은 상기 제2 서브 컨택홀을 통해 상기 하부 보조 전극에 연결되고,상기 중간 도전 패턴은 상기 제3 서브 컨택홀을 통해 상기 말단부분에 연결된 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>충청남도 천안시 서북구...</address><code> </code><country> </country><engName>KIM, KEONWOO</engName><name>김건우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, DEOK-YOUNG</engName><name>최덕영</name></inventorInfo><inventorInfo><address>충청남도 천안시 서북구...</address><code> </code><country> </country><engName>KIM, DEUKJONG</engName><name>김득종</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>1-1-2022-0368443-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.02.05</receiptDate><receiptNumber>1-1-2025-0132836-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220042874.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b05719d23c16415118fb0bf333c56f918db88d28d7cfdf90ae6b14833ae37e25feaca30aa1565e6e7fa78452577605cef3a56b52e496461a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef48fe31170fb037f8f2f3c5c5323637c88632ef606cfbb1abb8c6f52ac9552055bfcb2ba71f74366c86f6bdb331ce2504d56df0efdc0e5c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>