module Clocks (CLK, EN, CLK_MHZ, CLK_KHZ, CLK_HZ);
	parameter INPUT_FREQ = 50_000_000;
	
	input CLK, EN;
	output CLK_MHZ, CLK_KHZ, CLK_HZ;
	
	ClockDivider #(50) toMhz(CLK, EN, CLK_MHZ);
	ClockDivider #(1000) toKhz(CLK_MHZ, EN, CLK_KHZ);
	ClockDivider #(1000) toHz(CLK_KHZ, EN, CLK_HZ);
endmodule