*******************************************************************

  Device    [CCS]

  Author    [jhxie]

  Abstract  []

  Revision History:

********************************************************************************/
symbol logsym of CCS // pragma PAP_ARC_COLOR="210:45:45"
{
    // The bounding box
    generate ( 100 # 6600 );
    //
    // Poloygon declaration
    //
    shape
    [0, 0]  ->  [0, 6600]
                         <
                            GRS_N                               @[ , 3306],                             
                            GWEN                                @[ , 3304],                                
                            GOUTEN                              @[ , 3302],

//                 _MUX_150_548

                            DRCFG_ERR                           @[ , 50+470+6048],                                                      
                            ISPAL_DOUT[26]                      @[ , 48+470+6048],//1
                            ISPAL_DOUT[28]                      @[ , 34+470+6052],//6
                            ISPAL_DOUT[31]                      @[ , 32+470+6052],//7
                            WAKEUP_OVER_N                       @[ , 30+470+6052],//8 
                            ISPAL_DOUT[25]                      @[ , 28+470+6050],//10                            
                            ISPAL_DOUT[29]                      @[ , 24+470+6050],//12
                            ISPAL_DOUT[30]                      @[ , 22+470+6050],//13 
                            ISPAL_DOUT[24]                      @[ , 16+470+6050],//16   
                            DRCFG_OVER                          @[ , 48+470+6010],                            
                            ISPAL_DOUT[27]                      @[ , 6 +470+6050],//21     
                                                        

//                 _MUX_150_542 4
                            ISPAL_DOUT[20]                      @[ , 48+470+4850],
                            ISPAL_DOUT[2]                       @[ , 46+470+4850],
                            ISPAL_DOUT[9]                       @[ , 44+470+4850],
                            ISPAL_DOUT[15]                      @[ , 42+470+4850],
                            ISPAL_DOUT[13]                      @[ , 40+470+4850],
                            ISPAL_DOUT[22]                      @[ , 38+470+4850],
                            ISPAL_DOUT[4]                       @[ , 36+470+4850],//6
                            ISPAL_DOUT[7]                       @[ , 34+470+4850],
                            ISPAL_DOUT[16]                      @[ , 32+470+4850],
                            ISPAL_DOUT[19]                      @[ , 30+470+4850],
                            ISPAL_DOUT[1]                       @[ , 28+470+4850],
                            ISPAL_DOUT[10]                      @[ , 26+470+4850],
                            ISPAL_DOUT[5]                       @[ , 24+470+4850],//12
                            ISPAL_DOUT[6]                       @[ , 22+470+4850],
                            ISPAL_DOUT[12]                      @[ , 20+470+4850],
                            ISPAL_DOUT[23]                      @[ , 18+470+4850],
                            ISPAL_DOUT[0]                       @[ , 16+470+4850],
                            ISPAL_DOUT[11]                      @[ , 14+470+4850],
                            ISPAL_DOUT[17]                      @[ , 12+470+4850],
                            ISPAL_DOUT[18]                      @[ , 10+470+4850],
                            ISPAL_DOUT[21]                      @[ , 8 +470+4850],
                            ISPAL_DOUT[3]                       @[ , 6 +470+4850],
                            ISPAL_DOUT[8]                       @[ , 4 +470+4850],
                            ISPAL_DOUT[14]                      @[ , 2 +470+4850],
//                   _MUX_150_536
                            OSC_EN                              @[ , 50+470+3600],
                            SEU_INDEX[11]                       @[ , 48+470+3650],  
                            SEU_COLUMN_ADDR[3]                  @[ , 46+470+3650],  
                            SEU_INDEX[0]                        @[ , 44+470+3650],  
                            SEU_INDEX[6]                        @[ , 42+470+3650],  
                            SEU_INDEX[4]                        @[ , 40+470+3650],  
                            RBCRC_VALID                         @[ , 38+470+3650],  
                            SEU_COLUMN_ADDR[5]                  @[ , 36+470+3650],  
                            SEU_DED                             @[ , 34+470+3650],  
                            SEU_INDEX[7]                        @[ , 32+470+3650],  
                            SEU_INDEX[10]                       @[ , 30+470+3650],  
                            SEU_COLUMN_ADDR[2]                  @[ , 28+470+3650],  
                            SEU_INDEX[1]                        @[ , 26+470+3650],  
                            SEU_COLUMN_ADDR[6]                  @[ , 24+470+3650],  
                            SEU_COLUMN_ADDR[7]                  @[ , 22+470+3650],  
                            SEU_INDEX[3]                        @[ , 20+470+3650],  
                            RBCRC_ERR                           @[ , 18+470+3650],  
                            SEU_COLUMN_ADDR[1]                  @[ , 16+470+3650],  
                            SEU_INDEX[2]                        @[ , 14+470+3650],  
                             SEU_INDEX[8]                       @[ , 12+470+3650],  
                            SEU_INDEX[9]                        @[ , 10+470+3650],  
                             SEU_VALID                          @[ , 8 +470+3650],  
                            SEU_COLUMN_ADDR[4]                  @[ , 6 +470+3650],  
                            SEU_SEC                             @[ , 4 +470+3650],  
                            SEU_INDEX[5]                        @[ , 2 +470+3650],  

//SRB_150_534                                                               
                                                                                                                           
                            ISPAL_DIN[12]                       @[ , 168+300+3600],//S_D5
                            ISPAL_DIN[13]                       @[ , 166+300+3600],//S_D4
                            ISPAL_DIN[31]                       @[ , 164+300+3600], //S_D3                            
                            ISPAL_DIN[30]                       @[ , 162+300+3600], //S_D2
                            GOUTEN_I                            @[ , 160+300+3600], //S_C4                                                                                                      
                            ISPAL_DIN[22]                       @[ , 158+300+3600], //S_C3
                            ISPAL_DIN[21]                       @[ , 156+300+3600], //S_C2                                                        
                            ISPAL_DIN[28]                       @[ , 154+300+3600], //S_C0 
                            ISPAL_DIN[25]                       @[ , 152+300+3600], //S_B5
                            ISPAL_DIN[10]                       @[ , 150+300+3600], //S_B3                            
                            ISPAL_DIN[19]                       @[ , 148+300+3600], //S_B0                                                      
                            ISPAL_DIN[16]                       @[ , 146+300+3600], //S_A4                           
                            UID_DIN                             @[ , 144+300+3600],//S_A3   
                            GWEN_I                              @[ , 142+300+3600], //S_A2                                                                                 
                            UID_CLK                             @[ , 140+300+3600],//S_CLK                              
                            
                            
                            ISPAL_DIN[14]                       @[ , 168+80+3600],//A_D5
                            ISPAL_DIN[15]                       @[ , 166+80+3600],//A_D4                                                                                                                
                            ISPAL_CS_N                          @[ , 164+80+3600], //A_D3                                           
                            ISPAL_RDWR_N                        @[ , 162+80+3600], //A_D2
                            ISPAL_DIN[24]                       @[ , 128+80+3600], //A_C3
                            ISPAL_DIN[23]                       @[ , 126+80+3600], //A_C2                           
                            ISPAL_DIN[29]                       @[ , 122+80+3600], //A_C0
                            ISPAL_DIN[26]                       @[ , 96+80 +3600], //A_B5
                            ISPAL_DIN[27]                       @[ , 94+80 +3600], //A_B4 
                            ISPAL_DIN[11]                       @[ , 92+80 +3600],//A_B3                            
                            ISPAL_DIN[20]                       @[ , 86+80 +3600], //A_B0 
                            ISPAL_DIN[17]                       @[ , 60+80 +3600], //A_A5
                            ISPAL_DIN[18]                       @[ , 58+80 +3600], //A_A4 
                            GRS_N_I                             @[ , 54+80 +3600], //A_A2                                                        
                            ISPAL_DIN[9]                        @[ , 52+80 +3600],//A_A1 
                            UCLK                                @[ , 22+80 +3600], //A_CLK  
//                 _MUX_150_530
                            SEU_COLUMN_NADDR[5]                 @[ , 48+470+2450],//0
                            SEU_FRAME_NADDR[3]                  @[ , 46+470+2450],
                            SEU_FRAME_ADDR[2]                   @[ , 44+470+2450],
                            SEU_COLUMN_NADDR[0]                 @[ , 42+470+2450],
                            SEU_FRAME_ADDR[6]                   @[ , 40+470+2450],
                            SEU_COLUMN_NADDR[7]                 @[ , 38+470+2450],
                            SEU_FRAME_NADDR[5]                  @[ , 36+470+2450],
                            SEU_FRAME_ADDR[0]                   @[ , 34+470+2450],
                            SEU_COLUMN_NADDR[1]                 @[ , 32+470+2450],
                            SEU_COLUMN_NADDR[4]                 @[ , 30+470+2450],
                            SEU_FRAME_NADDR[2]                  @[ , 28+470+2450],//10
                            SEU_FRAME_ADDR[3]                   @[ , 26+470+2450],//11
                            SEU_FRAME_NADDR[6]                  @[ , 24+470+2450],//12
                            SEU_FRAME_NADDR[7]                  @[ , 22+470+2450],
                            SEU_FRAME_ADDR[5]                   @[ , 20+470+2450],//14
                            SEU_COLUMN_ADDR[0]                  @[ , 18+470+2450],//15
                            SEU_FRAME_NADDR[1]                  @[ , 16+470+2450],
                            SEU_FRAME_ADDR[4]                   @[ , 14+470+2450],//17
                            SEU_COLUMN_NADDR[2]                 @[ , 12+470+2450],
                            SEU_COLUMN_NADDR[3]                 @[ , 10+470+2450],
                            SEU_COLUMN_NADDR[6]                 @[ , 8 +470+2450],//20
                            SEU_FRAME_NADDR[4]                  @[ , 6 +470+2450],//21
                            SEU_FRAME_ADDR[1]                   @[ , 4 +470+2450],//22
                            SEU_FRAME_ADDR[7]                   @[ , 2 +470+2450],//23 

//SRB_150_528
                            UTMS                                @[ , 127+340+2400],//S_D2
                            ISPAL_DIN[8]                        @[ , 125+340+2400],//A_D1
                            ISPAL_DIN[5]                        @[ , 123+340+2400],//S_C5
                            ISPAL_DIN[4]                        @[ , 121+340+2400],//S_C4
                            UMCLK_EN_N                          @[ , 119 +340+2400], //S_b5 
                            ISPAL_DIN[2]                        @[ , 117 +340+2400],//S_A2
                            UTCK                                @[ , 115 +340+2400],////S_CLK                           

                            

                            
                            ISPAL_DIN[1]                        @[ , 164+80+2400],//A_D3
                            ISPAL_DIN[0]                        @[ , 162+80+2400],//A_D2
                            
                            
                            ISPAL_DIN[7]                        @[ , 132+80+2400],//A_C5
                            ISPAL_DIN[6]                        @[ , 130+80+2400],//A_C4
                            OSC_OFF                             @[ , 126+80+2400],//A_C2
                            UTDI                                @[ , 122+80+2400],//A_C0                             

                            UID_SE                              @[ , 96+80+2400],//A_B5                              
                            UID_LOAD                            @[ , 94+80+2400],//A_B4                                                      
                                                        
                            ISPAL_DIN[3]                        @[ , 54+80+2400],//A_A2                            
                            ISPAL_CLK                           @[ , 22+80+2400],////A_CLK 
                            
                            
                            
//                 _MUX_150_524
                            SEU_REGION_ADDR[2]                  @[ , 504+1264],
                            FUSE[25]                            @[ , 502+1264],//1
                            UID_DOUT                            @[ , 500+1264],//2
                            SEU_REGION_NADDR[2]                 @[ , 498+1264],//3
                            SEU_REGION_NADDR[0]                 @[ , 496+1264],    
                            SEU_REGION_ADDR[4]                  @[ , 494+1264],                                                                                                            
                            FUSE[27]                            @[ , 492+1264],//6
                            FUSE[30]                            @[ , 490+1264],//7
                            SEU_REGION_NADDR[3]                 @[ , 488+1264], 
                            SEU_REGION_ADDR[1]                  @[ , 486+1264],                                                       
                            FUSE[24]                            @[ , 484+1264],//10
                            UTDO                                @[ , 482+1264],//11 
                            FUSE[28]                            @[ , 480+1264],
                            FUSE[29]                            @[ , 478+1264],
                            PRCFG_ERR                           @[ , 476+1264], //14
                            SEU_FRAME_NADDR[0]                  @[ , 474+1264],
                            FUSE[23]                            @[ , 472+1264],
                            PRCFG_OVER                          @[ , 470+1264],
                            SEU_REGION_NADDR[4]                 @[ , 468+1264],
                            SEU_REGION_ADDR[0]                  @[ , 466+1264],
                            SEU_REGION_ADDR[3]                  @[ , 464+1264],
                            FUSE[26]                            @[ , 462+1264],//21
                            FUSE[31]                            @[ , 460+1264],//22
                            SEU_REGION_NADDR[1]                 @[ , 458+1264],

//SRB_150_522
                            UMCLK                               @[ , 22+80+1200], //S_CLK                     
//                 _MUX_150_518 2
                            FUSE[19]                             @[ , 48+50+470],
                            FUSE[1]                              @[ , 46+50+470],
                            FUSE[8]                              @[ , 44+50+470],
                            FUSE[14]                             @[ , 42+50+470],
                            FUSE[12]                             @[ , 40+50+470],
                            FUSE[21]                             @[ , 38+50+470],
                            FUSE[3]                              @[ , 36+50+470],
                            FUSE[6]                              @[ , 34+50+470],
                            FUSE[15]                             @[ , 32+50+470],
                            FUSE[18]                             @[ , 30+50+470],
                            FUSE[0]                              @[ , 28+50+470],
                            FUSE[9]                              @[ , 26+50+470],
                            FUSE[4]                              @[ , 24+50+470],
                            FUSE[5]                              @[ , 22+50+470],
                            FUSE[11]                             @[ , 20+50+470],
                            FUSE[22]                             @[ , 18+50+470],
                            
                            FUSE[10]                             @[ , 14+50+470],
                            FUSE[16]                             @[ , 12+50+470],
                            FUSE[17]                             @[ , 10+50+470],
                            FUSE[20]                             @[ , 8+50+470],
                            FUSE[2]                              @[ , 6 +50+470],
                            FUSE[7]                              @[ , 4 +50+470],
                            FUSE[13]                             @[ , 2 +50+470]                            
                         >   
            ->  [100, 6600]
            
            ->  [100, 0]
            ->  [0, 0] ;
              
}; // symbol logsym of CCS



/*******************************************************************************
  Device    [CCS]

  Author    []

  Abstract  []

  Revision History:

********************************************************************************/
symbol fpsym of CCS // pragma PAP_ARC_COLOR="210:45:45"
{
    // The bounding box
    generate ( 100 # 320 * 6 );
    //
    // Poloygon declaration
    //
    shape
    [0, 0]  ->  [0, 320 * 6 ]                     
            ->  [100, 320 * 6 ]           
            ->  [100, 0]                     
            ->  [0, 0] ;
            
     "CCS" @ [50,320 * 3];             
}; // symbol fpsym of CCS
