# verilog  
大二上用verilog实现的逻辑电路  
.v拓展名的为电路设计文件（除testbench.v为仿真文件）
pin.xdc为引脚约束文件，clock.xdc为时钟约束文件
pdf文件为波形仿真分析，用于理解波形
