<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>FPGA控制DDS产生1CLK周期误差的分析（二） - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="FPGA控制DDS产生1CLK周期误差的分析（二）" />
<meta property="og:description" content="前文简短的介绍了DDS的产生原理，其实相当的简单，所以也不需要多做解释，本文详细阐述一下在调试DDS的过程中所产生的一个bug
问题发现 正如上文所述，再用FPGA控制存储在rom中的波形信号输出之后，在上板之前，我们可以先用仿真软件仿真一下，看看波形是否有误。我们的测试条件要求为：从2550Hz开始，每间隔1s的周期以20Hz的步长向下递减至2310Hz的频率，仿真波形如下所示（为节省仿真时间，我们将扫频间隔缩短）：
不知大家是否能看清上图中的周期结果分析，按照上图所示，2550Hz、2530Hz除开频率交接处会有一定的抖动之外，在扫频周期中的频率是比较稳定的，但是当我们看到2510Hz的扫频周期过程中却发现，波形的周期呈现为398420ns、398400ns的周期变化，虽然说二者的周期对应基本上都为2510Hz，但是对频率信号敏感的场合是不能接受的。本文便对这一问题进行考究。
问题探究 首先，我们追根溯源，DDS信号发生的来源就是ROM当中存储的波形数据，而波形数据的来源是所输入的地址addr，这么一来我们就将目光放在addr上面。
addr是一个12位的变量，来源于频率信号叠加寄存器的高12位，为什么要设置叠加器为32位，就像前文所述，为了提高但个周期的分辨率，使得输出更加精确。接下来让我们分别来看看398420 ns和398400 ns的波形细节。
我们发现多的20ns（一个CLK周期）来源于高电平期间的差异，所以我们进一步的查看高电平的细节。先来看看199220ns的这个高电平。
可见，高电平的持续时间应该为 20ns × 5 × (2048-0) = 204800ns，这和我们的波形图上实现显示的差了204800ns - 199220ns = 5,580ns。我们记为error1。
然后再来看199200ns的这个高电平。
上面两幅图的高电平的持续时间应该为 20ns × 5 × (2048-0) = 204800ns，这和我们的波形图上实现显示的差了204800ns - 199200ns = 5600ns。我们记为error2。
好了，通过分析波形我们发现逻辑设计上是没有问题的，该在什么时候下降，什么时候上升都符合要求，那么其中的error1、2是从何而来的呢？这时候我们注意到上面的这个5，代表5个时钟周期变化一次地址，那么此时我们不禁要问，这个5个时钟周期变化一次，它真的那么诚实可靠，人畜无害吗，答案是否定的。
像上面两幅这样的问题时序还有很多，相信数量也是5600ns / 20ns = 280个。好了接下来问题就是分析问什么会少一个了。
讲了这么久，终于该回到代码层面了。让我们看一下地址递增的部分代码。
reg [31:0] freq_cnt; assign addr = freq_cnt[31:20] &#43; phase_offset; always @(posedge sys_clk or posedge sys_rst)begin if(sys_rst) freq_cnt &lt;= 32&#39;d0; else freq_cnt &lt;= freq_cnt &#43; freq_k; end 从上图中可以看到。此时的freq_k为215607，而我们的地址是从220开始进位的，也就是说计数220 = 1,048,576次之后，addr &#43; 1。那么215607需要加多少次呢？如下表所示：（表中标红表示进位）" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/41d33d95e9a880e769a65a637cb1110a/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-03-16T10:16:35+08:00" />
<meta property="article:modified_time" content="2023-03-16T10:16:35+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">FPGA控制DDS产生1CLK周期误差的分析（二）</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p><em>前文简短的介绍了DDS的产生原理，其实相当的简单，所以也不需要多做解释，本文详细阐述一下在调试DDS的过程中所产生的一个bug</em></p> 
<h3><a id="_1"></a>问题发现</h3> 
<p>正如上文所述，再用FPGA控制存储在rom中的波形信号输出之后，在上板之前，我们可以先用仿真软件仿真一下，看看波形是否有误。我们的测试条件要求为：从2550Hz开始，每间隔1s的周期以20Hz的步长向下递减至2310Hz的频率，仿真波形如下所示（为节省仿真时间，我们将扫频间隔缩短）：<br> <img src="https://images2.imgbox.com/b8/9f/U1a51n7f_o.png" alt="整体时序图"><br> 不知大家是否能看清上图中的周期结果分析，按照上图所示，2550Hz、2530Hz除开频率交接处会有一定的抖动之外，在扫频周期中的频率是比较稳定的，但是当我们看到2510Hz的扫频周期过程中却发现，波形的周期呈现为398420ns、398400ns的周期变化，虽然说二者的周期对应基本上都为2510Hz，但是对频率信号敏感的场合是不能接受的。本文便对这一问题进行考究。<br> <img src="https://images2.imgbox.com/4d/4e/KQuEP7ne_o.png" alt="问题时序"></p> 
<h3><a id="_6"></a>问题探究</h3> 
<p>首先，我们追根溯源，DDS信号发生的来源就是ROM当中存储的波形数据，而波形数据的来源是所输入的地址addr，这么一来我们就将目光放在addr上面。<br> addr是一个12位的变量，来源于频率信号叠加寄存器的高12位，为什么要设置叠加器为32位，就像前文所述，为了提高但个周期的分辨率，使得输出更加精确。接下来让我们分别来看看398420 ns和398400 ns的波形细节。<br> <img src="https://images2.imgbox.com/b7/39/Esxrd6u5_o.png" alt="误差细节时序图"><br> 我们发现多的20ns（一个CLK周期）来源于高电平期间的差异，所以我们进一步的查看高电平的细节。先来看看199220ns的这个高电平。<br> <img src="https://images2.imgbox.com/aa/fe/m6UISgl0_o.png" alt="多一个CLK周期高电平开始细节"><br> <img src="https://images2.imgbox.com/cd/55/lwgCDpHr_o.png" alt="多一个CLK周期高电平结束细节"><br> 可见，高电平的持续时间应该为 20ns × 5 × (2048-0) = 204800ns，这和我们的波形图上实现显示的差了204800ns - 199220ns = 5,580ns。我们记为error1。<br> 然后再来看199200ns的这个高电平。<br> <img src="https://images2.imgbox.com/d7/89/II9vMFbi_o.png" alt="少一个CLK周期高电平开始细节"><br> <img src="https://images2.imgbox.com/ba/3a/7947WlTV_o.png" alt="少一个CLK周期高电平结束细节"><br> 上面两幅图的高电平的持续时间应该为 20ns × 5 × (2048-0) = 204800ns，这和我们的波形图上实现显示的差了204800ns - 199200ns = 5600ns。我们记为error2。<br> 好了，通过分析波形我们发现逻辑设计上是没有问题的，该在什么时候下降，什么时候上升都符合要求，那么其中的error1、2是从何而来的呢？这时候我们注意到上面的这个5，代表5个时钟周期变化一次地址，那么此时我们不禁要问，这个5个时钟周期变化一次，它真的那么诚实可靠，人畜无害吗，答案是否定的。<br> <img src="https://images2.imgbox.com/0e/a5/Bmpf1UoY_o.png" alt="问题图1"><br> <img src="https://images2.imgbox.com/7d/cc/UDcInr1R_o.png" alt="问题图2"><br> 像上面两幅这样的问题时序还有很多，相信数量也是5600ns / 20ns = 280个。好了接下来问题就是分析问什么会少一个了。<br> 讲了这么久，终于该回到代码层面了。让我们看一下地址递增的部分代码。</p> 
<pre><code class="prism language-csharp">reg     <span class="token punctuation">[</span><span class="token number">31</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  freq_cnt<span class="token punctuation">;</span>
<span class="token class-name">assign</span> addr <span class="token operator">=</span> freq_cnt<span class="token punctuation">[</span><span class="token number">31</span><span class="token punctuation">:</span><span class="token number">20</span><span class="token punctuation">]</span> <span class="token operator">+</span> phase_offset<span class="token punctuation">;</span>
always @<span class="token punctuation">(</span>posedge sys_clk <span class="token keyword">or</span> <span class="token class-name">posedge</span> sys_rst<span class="token punctuation">)</span>begin
	<span class="token keyword">if</span><span class="token punctuation">(</span>sys_rst<span class="token punctuation">)</span>
		freq_cnt <span class="token operator">&lt;=</span> <span class="token number">32</span>'d0<span class="token punctuation">;</span>
	<span class="token keyword">else</span>
		freq_cnt <span class="token operator">&lt;=</span> freq_cnt <span class="token operator">+</span> freq_k<span class="token punctuation">;</span>
end
</code></pre> 
<p>从上图中可以看到。此时的freq_k为215607，而我们的地址是从220开始进位的，也就是说计数220 = 1,048,576次之后，addr + 1。那么215607需要加多少次呢？如下表所示：（表中标红表示进位）<br> <img src="https://images2.imgbox.com/40/de/peKrK31Q_o.png" alt="在这里插入图片描述"><br> 上表我想已经表示的很明白了，因为每一轮都会有一个误差叠加，最后不断累积起来就会造成每一个周期输出的周期数不一样，虽然每一次都只是一个CLK的误差，但是总归是有误差的。目前我们给的频率参数是2510Hz，有这个现象，那前面2550、2530Hz有没有这个情况呢？答案是有的，如下图所示：<br> <img src="https://images2.imgbox.com/31/e4/bIF2rkBN_o.png" alt="2550Hz的情况高电平开始时"><br> <img src="https://images2.imgbox.com/8b/f2/Kb4SoTlp_o.png" alt="2550Hz的情况高电平结束时"><br> 同样的，2048 × 20 × 5 = 204800ns，但是实际上仿真结果为：196080ns，也是有这个误差的。至于为什么此时没有出现前面那样子一个CLK周期的误差，原因我想就是刚刚好误差的次数为偶数，根据差分原理消除了。不论怎样，这个问题我们都应该消除，下面探讨一下解决办法。</p> 
<h3><a id="_40"></a>问题解决</h3> 
<p>知道了问题所在，接下来找找解决办法，既然已经确定这个是算法的问题，就从算法设计上下功夫。首先可以确定的一点是，我们既然已经得到对应的freq_k即每一次叠加的值，那么每一次就应该叠加这么多，也就是说每一次就应该加这么多才能得到正确的输出频率，如果修改了这个输出的频率值也就是错的了。<br> <strong>解决办法1</strong>：一开始我想的办法是，依旧按照这个计数值叠加，如果叠加的值超过了220 = 1,048,576马上让叠加的值清0，然后让addr+1。这样子相当于舍弃了每一次的叠加误差。但是后来想了想，这样子的频率输出误差也太大了，分析如下：假设我刚好要计数5次，那么每一次计数的值就是1048576 / 5 = 209,715.2 ≈209716（必须要向上取整）；而如若要计数计数6次，对应的就是174,763；4次对应262,144。这样子按照之前根据频率计算次数的公式对应回去的频率分别为：3,051.8Hz、2,441Hz和2,034.5Hz，也就是说，位于这三个点之间的设定频率都会被忽略，然后变成上述的固定点的频率值，有点类似于模数转换中的量化误差。而如若要减少量化误差，办法是降低addr跳变的临界值也就是1048576，即在N不变的前提下，提高ROM的深度，但这总归不是个好办法。<br> <strong>解决办法2</strong>：通过上述分析我们知道，叠加误差不能够省略，那么我们又如何让叠加误差“进场”呢？通过思考，我发现叠加误差本来就要进去的，那么转变枪头，将目光从叠加误差转移到波形误差，为什么上一个周期的叠加误差和下一个周期的叠加误差会不同？如何才能让它们变得相同？为什么会不同，因为每一个周期在结束的时候，对应的freq_cnt的不为0，这边就也会有一个误差（freq_cnt就是那个32位的寄存器，取高12位作为ROM的寻址信息）。还是上面那个例子，地址+1所需要的叠加量为1 048 576，然后我们每一次始终到来时给它 +215 607，但是如果每一个周期结束时都会有一个会累加的误差，当这个误差累加到215 607时，就省了一个时钟周期的叠加，此时误差重新回0，这就是为什么会出现周期之间会有一个CLK周期的误差的原因，之所以前面2550Hz和2530Hz没有出现，是因为他们每一次叠加的误差量太小，而仿真的时间太短，还没来得及叠加上去就跳到下一个频率周期了！针对这个周期间的误差，我想到解决办法是，检测到一个周期输出完毕之后，手动的将叠加器变量给清空，也就是说人为消除周期叠加误差。这个误差和上面那个不同，上面那个累加误差决定着输出的精度，这个周期误差的值不会超过一个地址周期，可以忽略不计，虽然精度会受损，但总归是消除了这个误差了。<br> <img src="https://images2.imgbox.com/77/3e/3GAMAz8t_o.png" alt="误差消除"></p> 
<h3><a id="_45"></a>结语</h3> 
<p>起始本次设计的bug来源就是算法的问题，最后的解决办法也想但简单就是清个0就好了。啰嗦了这么多总归是讲完了，说实话，当初在调DDS的时候，根本就没想这么多，只觉得输出的时候频率正确即可。也根本发现不了这个问题，毕竟1个CLK周期的误差，真的太难发现了。所幸一位朋友发现了这个问题，在与他交流许久后才做了这次的实验，最终也是不负使命，找出了问题所在，也于此感谢他的细心观察的结果。</p> 
<h3><a id="_48"></a>资源链接</h3> 
<p>百度网盘链接：链接：https://pan.baidu.com/s/1LqOMz0f9FBW-6bxZFUzlQA?pwd=wvq6<br> 提取码：wvq6<br> CSDN链接：<a href="https://download.csdn.net/download/qq_46284844/87581884">FPGA控制AD9767实现DDS信号发生器</a></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/9d9249c4cc69ddb5a9eca97d48c07d33/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">汽车智能化基本概念：CPU、GPU、NPU、DPU、MCU、ECU……</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/7625d1098a6fef9210837f57f57c44ea/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Java方法【返回类型】</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>