---
layout: post
title: "mini2440--裸机--part03--时钟初始化"
date: 2016-01-18 23:21:45 +8010
comments: true
categories: ARM mini2440
keywords: ARM,mini2440,博客,AnnPeter's Blog
description: "mini2440--裸机--part03--时钟初始化"
zTree: true

---

时钟信号主要由晶振和锁相环PLL产生。

1. 晶振全称晶体振荡器，是用石英晶体做成。由于石英晶体化学性能非常稳定，热膨胀系数非常小，其振荡频率也非常稳定。
它的主要优点有结构简单和噪声低，但要批量生产特定频率的晶体生产成本高、交货周期较长。

2. PLL(锁相环)合成器由一个外部晶体提供和能够对晶体的特定频率加倍或分频的集成锁相环(PLL)电路构成。

<!-- more -->

首先，我们应该知道一点，mini2440开发板在没有开启时钟前，整个开发板全靠一个12MHz的外部晶振提供频率来工作运行的，也就是说CPU、内存、UART、ADC等所有需要用到时钟频率的硬件都工作在12MHz下，而S3C2440A可以正常工作在400MHz下，可想而知两者速度相差会有多大了。如果CPU工作在12MHz频率下，开发板的使用效率非常低，所有依赖系统时钟工作的硬件，其工作效率也很低，比如，我们电脑里面经常提到的超频，超频就是让CPU工作在更高的频率下，让电脑运算速度更快，虽然频率是越高越好，但是由于硬件特性决定了任何一个设备都不可能无止境的超频，电脑超频时要考虑到CPU或主板发热过大，烧坏的危险，同样开发板的主板上的外设和CPU也有一个频率限度。ARM920T内核的S3C2440的最高正常工作频率如下：

* FCLK:400MHz
* HCLK:100MHz
* PCLK:500MHz

mini2440时钟体系

| 时钟 | 应用场合 | 应用举例 | 所属PLL |
|--------|--------|-------|--------|
|FCLK|处理器|arm920T|MPLL|
|HCLK|AHB总线|LCD,DMA|MPLL|
|PCLK|APB总线|Uart,GPIO|MPLL|
|UCLK|USB总线|USB主从口|UPLL|

总的来说，与S3C2440处理器有关的时钟主要有4种：Fin、FCLK、HCLK、PCLK。
* Fin：外部输入的晶振频率
* FCLK：用于CPU核。由Fin得来
* HCLK：用在与AHB总线互连的设备(如存储控制器、LCD控制器、NAND、中断控制器、DMA等)上。由FCLK得来
* PCLK：用在与APB总线互连的低俗设备上(如定时器、UART、ADC、GPIO等)上。由FCLK得来
* UCLK：主要用于USB总线(USB主从口)上。这里不做考虑

![mini2440时钟原理图](/upload/2016/JAN/29/imgs/1454095788.png)


系统上电后，S3C2440处理器会自动锁存OM3和OM2引脚的电平值，这两个引脚用于选择外部时钟输入方式，如下表所示。你可以从我们的mini2440开发板的电路图看到，开发板上的OM3和OM2均接地，即OM[3:2]=00。所以，时钟源为外部晶振。


外部时钟输入方式选择

| 模式 OM[3:2] | MPLL状态 | UPLL状态 | 主时钟源 | USB时钟源|
|--------|--------|------|------|--------|
|00|开启|开启|外部晶振|外部晶振|
|01|开启|开启|外部晶振|外部时钟|
|10|开启|开启|外部时钟|外部晶振|
|11|开启|开启|外部时钟|外部时钟|

[Tip:]外部晶振，就是时钟产生电路在内部，只是使用了一个外部的晶振，外部时钟，则时钟产生电路在外部，至于是否使用晶振，要看它的具体实现。




系统时钟初始化流程如下：
 ① 系统刚上电几毫秒后，FCLK等于外部晶振(OSC)的时钟频率，即FCLK=Fin；
 ② 当复位信号nRESET恢复高电平后，锁相环按照寄存器MPLLCON和CLKDIVN设定的倍频比例开始生成所需要的时钟频率。从图1可以看到，从锁相环开始工作到输出新的稳定的频率值需要一定的时间(Lock Time，也叫锁相环的捕获时间)，经过这段时间后，锁相环输出新的频率值，这时FCLK等于锁相环的输出。寄存器LOCKTIME中的值对应着图1中的Lock Time，初始化时一般将其设为0xffffff，这是S3C2440数据手册上给出的默认值，一般按照这个值初始化LOCKTIME寄存器即可满足要求。
 ③ 经过一段时间后，锁相环PLL输出新的时钟频率。

![系统时钟初始化流程-当外部时钟源为晶振时](/upload/2016/JAN/29/imgs/1454097484.png)

S3C2440处理器内部有两个寄存器：MPLLCON寄存器控制FCLK与Fin的比例关系，CLKDIVN寄存器控制FCLK和HCLK、PCLK的比例关系。

![各个时钟间的关系](/upload/2016/JAN/29/imgs/1454098767.png)

1. Fin得到FCLK，Fin与FCLK之间的关系为：FCLK=(2*m*Fin) / (p*2^s)。
 	式中，m=MDIV+8，p=PDIV+2，s=SDIV。其中，MDIV、PDIV和SDIV是MPLLCON寄存器中的数据
    ![PLLCON中的值](/upload/2016/JAN/29/imgs/1454099167.png)
2. 通过FCLK得到HCLK、PCLK
	在CLKDIVN寄存器中，HDIVN用于控制FCLK和PCLK的比例关系，PDIVN主要用于控制HCLK和PCLK的比例关系
    ![时钟间的关系](/upload/2016/JAN/29/imgs/1454099521.png)
    [Tip:]如果HDIVN不为0(即FCLK和PCLK不相等时),CPU总线模式应该从快总线模式改变为异步总线模式(S3C2440不支持同步总线模式)

##所以，我们的工作大概分为4步：
1. 设置lock time
2. 设置分频系数
3. 设置cpu到异步工作模式
4. 设置fclk
