# 二进制加法器

> 原文:[https://www.javatpoint.com/coa-binary-adder](https://www.javatpoint.com/coa-binary-adder)

加法微操作需要能够保存数据的寄存器和能够执行算术加法的数字元件。

二进制加法器是一种数字电路，它对任意长度的两个二进制数进行算术求和。

二进制加法器使用串联的全加器电路构成，一个全加器的输出进位连接到下一个全加器的输入进位。

下面的框图显示了四个全加器电路的互连，以提供一个 4 位二进制加法器。

![Binary Adder](../Images/2ca3cffded4a34c83dde34f4a1d16a02.png)

*   被加数位(A)和加数位(B)由右至左用下标表示，下标“0”表示低位。
*   进位输入从 C0 开始到 C3，通过全加器连接成一个链。C4 是最后一个全加器电路产生的结果输出进位。
*   每个全加器的输出进位连接到下一个高阶全加器的输入进位。
*   求和输出(S0 至 S3)产生所需的加数和加数位的算术和。
*   **A** 和 **B** 输入的 ***n*** 数据位来自不同的源寄存器。例如， **A** 输入的数据位来自源寄存器 R1， **B** 输入的数据位来自源寄存器 R2。
*   A 和 B 的数据输入的算术和可以传送到第三个寄存器或其中一个源寄存器(R1 或 R2)。