// Start of script
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// Project language 3
// For: BootDown
// I have decided to make Verilog the 3rd project language file for this project (BootDown) as it is a good alternative scripting language for the low-level parts of the system this project is designed for.
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
`define PROJECT_LANG 3'00000011 // Random data to test syntax
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// File info:
// File type: Verilog source file (*.v *.vh)
// File version: 1 (Monday, 2021 September 20th at 2:10 pm)
// Line count (including blank lines and compiler line): 15
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// End of script
