TimeQuest Timing Analyzer report for uartRX
Wed Feb 13 13:28:24 2019
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CK'
 12. Slow Model Hold: 'CK'
 13. Slow Model Minimum Pulse Width: 'CK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CK'
 24. Fast Model Hold: 'CK'
 25. Fast Model Minimum Pulse Width: 'CK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; uartRX                                                          ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 365.36 MHz ; 365.36 MHz      ; CK         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -1.737 ; -57.074       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CK'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.737 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.000      ; 2.773      ;
; -1.733 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.000      ; 2.769      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.549 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.586      ;
; -1.543 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.000      ; 2.579      ;
; -1.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.000      ; 2.575      ;
; -1.525 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.000      ; 2.561      ;
; -1.515 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.000      ; 2.551      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.502 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.540      ;
; -1.499 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.000      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.497 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 2.535      ;
; -1.495 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 1.000        ; -0.005     ; 2.526      ;
; -1.495 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 1.000        ; -0.005     ; 2.526      ;
; -1.495 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 1.000        ; -0.005     ; 2.526      ;
; -1.495 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 1.000        ; -0.005     ; 2.526      ;
; -1.491 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.528      ;
; -1.490 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 1.000        ; -0.001     ; 2.525      ;
; -1.490 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 1.000        ; -0.001     ; 2.525      ;
; -1.490 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 1.000        ; -0.001     ; 2.525      ;
; -1.490 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 1.000        ; -0.001     ; 2.525      ;
; -1.489 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.525      ;
; -1.488 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.524      ;
; -1.487 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 2.524      ;
; -1.478 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.515      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.474 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 2.507      ;
; -1.473 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 2.510      ;
; -1.450 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; -0.004     ; 2.482      ;
; -1.440 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.000      ; 2.476      ;
; -1.437 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 1.000        ; 0.000      ; 2.473      ;
; -1.433 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.000      ; 2.469      ;
; -1.429 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.000      ; 2.465      ;
; -1.418 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.004      ; 2.458      ;
; -1.417 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 2.454      ;
; -1.414 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 1.000        ; 0.001      ; 2.451      ;
; -1.408 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; 0.001      ; 2.445      ;
; -1.408 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; 0.001      ; 2.445      ;
; -1.408 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; 0.001      ; 2.445      ;
; -1.408 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; 0.001      ; 2.445      ;
; -1.402 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.004      ; 2.442      ;
; -1.395 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.000      ; 2.431      ;
; -1.381 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 2.418      ;
; -1.379 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.004     ; 2.411      ;
; -1.379 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.004     ; 2.411      ;
; -1.379 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.004     ; 2.411      ;
; -1.379 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.004     ; 2.411      ;
; -1.378 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 1.000        ; 0.001      ; 2.415      ;
; -1.362 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 2.394      ;
; -1.362 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 2.394      ;
; -1.362 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 2.394      ;
; -1.362 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 2.394      ;
; -1.354 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.390      ;
; -1.354 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.390      ;
; -1.350 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 2.385      ;
; -1.350 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 2.385      ;
; -1.350 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 2.385      ;
; -1.350 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 2.385      ;
; -1.349 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.001     ; 2.384      ;
; -1.349 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.001     ; 2.384      ;
; -1.349 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.001     ; 2.384      ;
; -1.349 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 1.000        ; -0.001     ; 2.384      ;
; -1.349 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.001     ; 2.384      ;
; -1.347 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.383      ;
; -1.346 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.382      ;
; -1.337 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.373      ;
; -1.337 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.373      ;
; -1.337 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.373      ;
; -1.337 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 2.373      ;
; -1.326 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.005      ; 2.367      ;
; -1.324 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 2.361      ;
; -1.298 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.004      ; 2.338      ;
; -1.298 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.334      ;
; -1.298 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.334      ;
; -1.298 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; 0.000      ; 2.334      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CK'                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.795      ;
; 0.534 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.800      ;
; 0.539 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.805      ;
; 0.556 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.822      ;
; 0.565 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.831      ;
; 0.659 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.925      ;
; 0.667 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.933      ;
; 0.674 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.940      ;
; 0.720 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.985      ;
; 0.747 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.014      ;
; 0.802 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.068      ;
; 0.809 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 1.077      ;
; 0.830 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; CK           ; CK          ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 1.105      ;
; 0.845 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 1.111      ;
; 0.850 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.116      ;
; 0.856 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.124      ;
; 0.867 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.133      ;
; 0.926 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.193      ;
; 0.940 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.207      ;
; 1.008 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.274      ;
; 1.010 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.275      ;
; 1.014 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.281      ;
; 1.014 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.280      ;
; 1.015 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.280      ;
; 1.021 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.287      ;
; 1.024 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.290      ;
; 1.027 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 1.294      ;
; 1.031 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 1.298      ;
; 1.037 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.302      ;
; 1.040 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; CK           ; CK          ; 0.000        ; -0.005     ; 1.301      ;
; 1.046 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.311      ;
; 1.112 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.377      ;
; 1.112 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.377      ;
; 1.116 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.381      ;
; 1.126 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.393      ;
; 1.126 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.393      ;
; 1.128 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.395      ;
; 1.131 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.398      ;
; 1.132 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.399      ;
; 1.133 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.400      ;
; 1.169 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.435      ;
; 1.185 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 1.455      ;
; 1.191 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.458      ;
; 1.194 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 1.460      ;
; 1.208 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.474      ;
; 1.219 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; CK           ; CK          ; 0.000        ; -0.001     ; 1.484      ;
; 1.221 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.490      ;
; 1.230 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 0.000        ; 0.004      ; 1.500      ;
; 1.232 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 1.499      ;
; 1.235 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.503      ;
; 1.235 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.501      ;
; 1.236 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.504      ;
; 1.236 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.504      ;
; 1.236 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.502      ;
; 1.240 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 1.506      ;
; 1.242 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.510      ;
; 1.242 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.510      ;
; 1.243 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.511      ;
; 1.244 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.512      ;
; 1.250 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 1.515      ;
; 1.253 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.519      ;
; 1.254 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.522      ;
; 1.255 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.523      ;
; 1.256 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; CK           ; CK          ; 0.000        ; 0.005      ; 1.527      ;
; 1.256 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.524      ;
; 1.256 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.526      ;
; 1.259 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.527      ;
; 1.261 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.529      ;
; 1.261 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 1.529      ;
; 1.262 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 1.527      ;
; 1.263 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 1.529      ;
; 1.284 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; CK           ; CK          ; 0.000        ; 0.005      ; 1.555      ;
; 1.285 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.005      ; 1.556      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CK'                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK|combout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK|combout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|inclk[0]                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|inclk[0]                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|outclk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|outclk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.DATA_AVAILABLE|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.DATA_AVAILABLE|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_COUNT|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_COUNT|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_SHIFT_IN|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_SHIFT_IN|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_1|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_1|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_2|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_2|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_3|clk                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD        ; CK         ; 0.382 ; 0.382 ; Rise       ; CK              ;
; RX        ; CK         ; 0.075 ; 0.075 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD        ; CK         ; -0.001 ; -0.001 ; Rise       ; CK              ;
; RX        ; CK         ; 0.155  ; 0.155  ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 7.631 ; 7.631 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 8.598 ; 8.598 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 8.598 ; 8.598 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 6.651 ; 6.651 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 7.188 ; 7.188 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 6.846 ; 6.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 8.582 ; 8.582 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 6.894 ; 6.894 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 6.654 ; 6.654 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 7.200 ; 7.200 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 7.143 ; 7.143 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 6.651 ; 6.651 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 8.598 ; 8.598 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 6.651 ; 6.651 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 7.188 ; 7.188 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 6.846 ; 6.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 8.582 ; 8.582 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 6.894 ; 6.894 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 6.654 ; 6.654 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 7.200 ; 7.200 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -0.266 ; -6.650        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CK'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.266 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.297      ;
; -0.266 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.297      ;
; -0.266 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.297      ;
; -0.266 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.297      ;
; -0.239 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.269      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.262      ;
; -0.222 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.255      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.215 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.249      ;
; -0.214 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.000      ; 1.246      ;
; -0.212 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 1.000        ; -0.005     ; 1.239      ;
; -0.212 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 1.000        ; -0.005     ; 1.239      ;
; -0.212 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 1.000        ; -0.005     ; 1.239      ;
; -0.212 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 1.000        ; -0.005     ; 1.239      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.208 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; 0.002      ; 1.242      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.205 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 1.000        ; -0.002     ; 1.235      ;
; -0.201 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.233      ;
; -0.200 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.233      ;
; -0.194 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 1.227      ;
; -0.193 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.226      ;
; -0.190 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; -0.003     ; 1.219      ;
; -0.181 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.212      ;
; -0.181 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.212      ;
; -0.181 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.212      ;
; -0.181 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.212      ;
; -0.174 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.205      ;
; -0.174 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.205      ;
; -0.174 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.205      ;
; -0.174 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.205      ;
; -0.171 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.199      ;
; -0.171 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.199      ;
; -0.171 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.199      ;
; -0.171 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.004     ; 1.199      ;
; -0.161 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.189      ;
; -0.161 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.189      ;
; -0.161 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.189      ;
; -0.161 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.189      ;
; -0.153 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; -0.001     ; 1.184      ;
; -0.148 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.179      ;
; -0.148 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.179      ;
; -0.148 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.179      ;
; -0.148 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.179      ;
; -0.148 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.179      ;
; -0.139 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.172      ;
; -0.134 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.001      ; 1.167      ;
; -0.132 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.001      ; 1.165      ;
; -0.120 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.153      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.147      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.147      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.147      ;
; -0.116 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 1.000        ; -0.001     ; 1.147      ;
; -0.111 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.004      ; 1.147      ;
; -0.111 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 1.000        ; 0.001      ; 1.144      ;
; -0.111 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 1.000        ; 0.001      ; 1.144      ;
; -0.109 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 1.000        ; 0.004      ; 1.145      ;
; -0.106 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 1.000        ; 0.001      ; 1.139      ;
; -0.102 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 1.000        ; 0.001      ; 1.135      ;
; -0.101 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.129      ;
; -0.101 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 1.000        ; -0.004     ; 1.129      ;
; -0.097 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.127      ;
; -0.097 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.127      ;
; -0.097 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 1.000        ; -0.002     ; 1.127      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CK'                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.400      ;
; 0.259 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.415      ;
; 0.319 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.471      ;
; 0.326 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.480      ;
; 0.342 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.495      ;
; 0.358 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; CK           ; CK          ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.533      ;
; 0.386 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.000      ; 0.541      ;
; 0.409 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; 0.000      ; 0.561      ;
; 0.418 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.571      ;
; 0.435 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.588      ;
; 0.450 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.602      ;
; 0.456 ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 0.000        ; 0.001      ; 0.609      ;
; 0.456 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 0.609      ;
; 0.460 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 0.613      ;
; 0.471 ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; CK           ; CK          ; 0.000        ; -0.004     ; 0.619      ;
; 0.476 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.627      ;
; 0.476 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.627      ;
; 0.478 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.629      ;
; 0.478 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.629      ;
; 0.481 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.632      ;
; 0.481 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.632      ;
; 0.484 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.635      ;
; 0.496 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.648      ;
; 0.500 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.651      ;
; 0.500 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.651      ;
; 0.501 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.656      ;
; 0.509 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.664      ;
; 0.520 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.673      ;
; 0.526 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.678      ;
; 0.531 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.685      ;
; 0.533 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.686      ;
; 0.535 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.688      ;
; 0.536 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.692      ;
; 0.539 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.692      ;
; 0.540 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.693      ;
; 0.544 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; CK           ; CK          ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; CK           ; CK          ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; CK           ; CK          ; 0.000        ; -0.001     ; 0.699      ;
; 0.549 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ; CK           ; CK          ; 0.000        ; 0.001      ; 0.705      ;
; 0.554 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ; CK           ; CK          ; 0.000        ; 0.001      ; 0.707      ;
; 0.555 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.707      ;
; 0.561 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ; CK           ; CK          ; 0.000        ; 0.003      ; 0.719      ;
; 0.564 ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; CK           ; CK          ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ; CK           ; CK          ; 0.000        ; 0.004      ; 0.727      ;
; 0.572 ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ; CK           ; CK          ; 0.000        ; 0.004      ; 0.732      ;
; 0.577 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.731      ;
; 0.578 ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ; CK           ; CK          ; 0.000        ; 0.004      ; 0.734      ;
; 0.578 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.732      ;
; 0.579 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.733      ;
; 0.580 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.734      ;
; 0.581 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.735      ;
; 0.581 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.735      ;
; 0.581 ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ; CK           ; CK          ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.737      ;
; 0.583 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.737      ;
; 0.583 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.734      ;
; 0.583 ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ; CK           ; CK          ; 0.000        ; -0.001     ; 0.734      ;
; 0.584 ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ; CK           ; CK          ; 0.000        ; 0.002      ; 0.738      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CK'                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.DATA_AVAILABLE                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_COUNT                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.END_STATE_SHIFT_IN                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_1                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_2                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.IDLE_3                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.RESET                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_DOUT                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_1                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_2                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_3                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_CU:inst6|PRESENT_STATE.SHIFT_IN_4                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_12:inst15|lpm_counter:LPM_COUNTER_component|cntr_gnj:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_26:inst14|lpm_counter:LPM_COUNTER_component|cntr_4oi:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|CNT_8:inst3|lpm_counter:LPM_COUNTER_component|cntr_3oi:auto_generated|safe_q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|DOUT_REG:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; uartRX_DP:inst|RX_REG:inst8|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK|combout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK|combout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|inclk[0]                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|inclk[0]                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; CK~clkctrl|outclk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~clkctrl|outclk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.DATA_AVAILABLE|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.DATA_AVAILABLE|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_COUNT|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_COUNT|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_SHIFT_IN|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.END_STATE_SHIFT_IN|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_1|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_1|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_2|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_2|clk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CK    ; Rise       ; inst6|PRESENT_STATE.IDLE_3|clk                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD        ; CK         ; -0.085 ; -0.085 ; Rise       ; CK              ;
; RX        ; CK         ; -0.248 ; -0.248 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD        ; CK         ; 0.258 ; 0.258 ; Rise       ; CK              ;
; RX        ; CK         ; 0.368 ; 0.368 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 4.204 ; 4.204 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 4.719 ; 4.719 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 4.719 ; 4.719 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 3.777 ; 3.777 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 3.975 ; 3.975 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 3.846 ; 3.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 4.688 ; 4.688 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 3.885 ; 3.885 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 3.782 ; 3.782 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 3.984 ; 3.984 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 3.976 ; 3.976 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 3.777 ; 3.777 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 4.719 ; 4.719 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 3.777 ; 3.777 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 3.975 ; 3.975 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 3.846 ; 3.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 4.688 ; 4.688 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 3.885 ; 3.885 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 3.782 ; 3.782 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 3.984 ; 3.984 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.737  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CK              ; -1.737  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -57.074 ; 0.0   ; 0.0      ; 0.0     ; -42.38              ;
;  CK              ; -57.074 ; 0.000 ; N/A      ; N/A     ; -42.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD        ; CK         ; 0.382 ; 0.382 ; Rise       ; CK              ;
; RX        ; CK         ; 0.075 ; 0.075 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD        ; CK         ; 0.258 ; 0.258 ; Rise       ; CK              ;
; RX        ; CK         ; 0.368 ; 0.368 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 7.631 ; 7.631 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 8.598 ; 8.598 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 8.598 ; 8.598 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 6.651 ; 6.651 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 7.188 ; 7.188 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 6.846 ; 6.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 8.582 ; 8.582 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 6.894 ; 6.894 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 6.654 ; 6.654 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 7.200 ; 7.200 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAV       ; CK         ; 3.976 ; 3.976 ; Rise       ; CK              ;
; DOUT[*]   ; CK         ; 3.777 ; 3.777 ; Rise       ; CK              ;
;  DOUT[0]  ; CK         ; 4.719 ; 4.719 ; Rise       ; CK              ;
;  DOUT[1]  ; CK         ; 3.777 ; 3.777 ; Rise       ; CK              ;
;  DOUT[2]  ; CK         ; 3.975 ; 3.975 ; Rise       ; CK              ;
;  DOUT[3]  ; CK         ; 3.846 ; 3.846 ; Rise       ; CK              ;
;  DOUT[4]  ; CK         ; 4.688 ; 4.688 ; Rise       ; CK              ;
;  DOUT[5]  ; CK         ; 3.885 ; 3.885 ; Rise       ; CK              ;
;  DOUT[6]  ; CK         ; 3.782 ; 3.782 ; Rise       ; CK              ;
;  DOUT[7]  ; CK         ; 3.984 ; 3.984 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Feb 13 13:28:22 2019
Info: Command: quartus_sta uartRX -c uartRX
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uartRX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.737       -57.074 CK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 9 output pins without output pin load capacitance assignment
    Info (306007): Pin "DAV" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DOUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.266        -6.650 CK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 303 megabytes
    Info: Processing ended: Wed Feb 13 13:28:24 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


