/* ==================================================================
* Family:				Cyclone V
* Device:				5CSEMA5F31C6
* Stage:				   DE1-SOC			
* Version:				Quartus II 64-Bit Version & 13.1.0 Build 162 10/23/2013 SJ Full Version
* Author: 				Qiaoxu
* Address:				Lab
* Data:					2017/5/25
* Function:				将sync_signal_collect模块提取出的位同步信号的周期，进行解码输出到数码管上。
* 
* ==================================================================*/

module freq_smg(
	
	input wire 			clk,
	input	wire			rst_n,	
	input wire [19:0] sync_period,		//位同步时钟的周期
	
	//输出到数码管相应位
	output wire [6:0] One_hundred_thousand_data,	//十万
	output wire [6:0]	Ten_thousand_data,			//万
	output wire [6:0]	Thousand_data,					//千
	output wire [6:0]	Hundred_data,					//百
	output wire [6:0]	Ten_data,						//十
	output wire [6:0]	One_data							//个
);


//====================================================================
// ********** Define Parameter and Internal Signals *************
//====================================================================
	//数码管对应位
	parameter   _0   = 7'b1000000,
					_1   = 7'b1111001,
					_2   = 7'b0100100,
					_3   = 7'b0110000,
					_4   = 7'b0011001,
					_5   = 7'b0010010,
					_6   = 7'b0000010,
					_7   = 7'b1111000,
					_8   = 7'b0000000,
					_9   = 7'b0010000;

//====================================================================
// ************************* Main Code *************************
//====================================================================

	/************************* Function ****************************/
	
	
	
	

endmodule
