Fitter report for cq_viola_top
Wed May 14 01:01:05 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |cq_viola_top|cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed May 14 01:01:05 2014      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; cq_viola_top                               ;
; Top-level Entity Name              ; cq_viola_top                               ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 6,225 / 6,272 ( 99 % )                     ;
;     Total combinational functions  ; 5,721 / 6,272 ( 91 % )                     ;
;     Dedicated logic registers      ; 4,289 / 6,272 ( 68 % )                     ;
; Total registers                    ; 4357                                       ;
; Total pins                         ; 60 / 92 ( 65 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 156,416 / 276,480 ( 57 % )                 ;
; Embedded Multiplier 9-bit elements ; 18 / 30 ( 60 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.88        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  29.6%      ;
;     Processor 4            ;  28.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; mmc_nCS   ; Missing drive strength ;
; lcdc_nCS  ; Missing drive strength ;
; lcdc_RS   ; Missing drive strength ;
; lcdc_nWR  ; Missing drive strength ;
; adc_DCLK  ; Missing drive strength ;
; adc_DIN   ; Missing drive strength ;
; mmc_DI    ; Missing drive strength ;
; mmc_CLK   ; Missing drive strength ;
; START_LED ; Missing drive strength ;
; lcdc_D[7] ; Missing drive strength ;
; lcdc_D[6] ; Missing drive strength ;
; lcdc_D[5] ; Missing drive strength ;
; lcdc_D[4] ; Missing drive strength ;
; lcdc_D[3] ; Missing drive strength ;
; lcdc_D[2] ; Missing drive strength ;
; lcdc_D[1] ; Missing drive strength ;
; lcdc_D[0] ; Missing drive strength ;
+-----------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                        ; PORTBDATAOUT     ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[14]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[15]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[15]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|always5~2_wirecell                                                                                                                                                                                                                                                                             ; Deleted         ; Register Packing ; Fast Output Enable Register assignment ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[0]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[1]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[2]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[3]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[4]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[5]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[6]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[7]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[8]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[9]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[10]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_A[11]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_BA[0]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_BA[1]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_WE_N~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_CAS_N~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_RAS_N~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_CS_N~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[0]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[1]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[2]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[3]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[4]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[5]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[6]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[7]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[8]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[9]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[10]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[11]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[12]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[13]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[14]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQ[15]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQM[0]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_DQM[1]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[15]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[14]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[13]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[12]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[11]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[10]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[9]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[8]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[7]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[6]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[5]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[4]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[3]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[2]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[1]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_DQ[0]~output                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[0]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[1]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[2]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[3]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[4]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[5]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[6]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[7]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[8]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[9]~input                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[10]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[11]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[12]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[13]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[14]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDR_DQ[15]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                                                                                                                                                                          ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAB            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                               ; DATAA            ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]                                                                                                                                                                               ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[1]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[2]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[3]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[4]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[5]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[6]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[7]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[8]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[9]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[10]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[11]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[12]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[13]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[14]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[15]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[8]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[9]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[10]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[11]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[12]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[13]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[14]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[15]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[16]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[17]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[1]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[2]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[3]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[4]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[5]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[6]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[7]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[8]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[9]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[10]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[11]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[12]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[13]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[14]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[15]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[16]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[17]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[8]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[9]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[10]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[11]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[12]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[13]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[14]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[15]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[16]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[17]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[1]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[2]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[3]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[4]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[5]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[6]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[7]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[8]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[9]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[10]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[11]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[12]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[13]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[14]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[15]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[16]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[17]                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; DCLK_OUT         ; PIN_10        ; QSF Assignment             ;
; Location                    ;                ;              ; D_14             ; PIN_2         ; QSF Assignment             ;
; Location                    ;                ;              ; D_15             ; PIN_3         ; QSF Assignment             ;
; Location                    ;                ;              ; D_18             ; PIN_46        ; QSF Assignment             ;
; Location                    ;                ;              ; D_22             ; PIN_54        ; QSF Assignment             ;
; Location                    ;                ;              ; D_23             ; PIN_55        ; QSF Assignment             ;
; Location                    ;                ;              ; D_24             ; PIN_64        ; QSF Assignment             ;
; Location                    ;                ;              ; D_25             ; PIN_65        ; QSF Assignment             ;
; Location                    ;                ;              ; D_26             ; PIN_77        ; QSF Assignment             ;
; Location                    ;                ;              ; D_27             ; PIN_80        ; QSF Assignment             ;
; Location                    ;                ;              ; EPCS_ASDO        ; PIN_6         ; QSF Assignment             ;
; Location                    ;                ;              ; EPCS_CSO_N       ; PIN_8         ; QSF Assignment             ;
; Location                    ;                ;              ; EPCS_DATA0       ; PIN_13        ; QSF Assignment             ;
; Location                    ;                ;              ; SCI_RXD          ; PIN_33        ; QSF Assignment             ;
; Location                    ;                ;              ; SCI_RXR_N        ; PIN_28        ; QSF Assignment             ;
; Location                    ;                ;              ; SCI_SCLK         ; PIN_32        ; QSF Assignment             ;
; Location                    ;                ;              ; SCI_TXD          ; PIN_34        ; QSF Assignment             ;
; Location                    ;                ;              ; SCI_TXR_N        ; PIN_30        ; QSF Assignment             ;
; Location                    ;                ;              ; adc_IRQ          ; PIN_141       ; QSF Assignment             ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cq_viola_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cq_viola_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; Weak Pull-Up Resistor       ; cq_viola_top   ;              ; EPCS_*           ; ON            ; QSF Assignment             ;
; Weak Pull-Up Resistor       ; cq_viola_top   ;              ; SCI_*            ; ON            ; QSF Assignment             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10659 ) ; 0.00 % ( 0 / 10659 )       ; 0.00 % ( 0 / 10659 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10659 ) ; 0.00 % ( 0 / 10659 )       ; 0.00 % ( 0 / 10659 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10394 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 259 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/PROJECT/Physicaloid/c85_peridot/fpga/peridot_lcdunit/output_files/cq_viola_top.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,225 / 6,272 ( 99 % )     ;
;     -- Combinational with no register       ; 1936                       ;
;     -- Register only                        ; 504                        ;
;     -- Combinational with a register        ; 3785                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2748                       ;
;     -- 3 input functions                    ; 2049                       ;
;     -- <=2 input functions                  ; 924                        ;
;     -- Register only                        ; 504                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5045                       ;
;     -- arithmetic mode                      ; 676                        ;
;                                             ;                            ;
; Total registers*                            ; 4,357 / 6,684 ( 65 % )     ;
;     -- Dedicated logic registers            ; 4,289 / 6,272 ( 68 % )     ;
;     -- I/O registers                        ; 68 / 412 ( 17 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 392 / 392 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 60 / 92 ( 65 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 24 / 30 ( 80 % )           ;
; Total block memory bits                     ; 156,416 / 276,480 ( 57 % ) ;
; Total block memory implementation bits      ; 221,184 / 276,480 ( 80 % ) ;
; Embedded Multiplier 9-bit elements          ; 18 / 30 ( 60 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 7 / 10 ( 70 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 35% / 35% / 36%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 47% / 53%            ;
; Maximum fan-out                             ; 3258                       ;
; Highest non-global fan-out                  ; 647                        ;
; Total fan-out                               ; 35787                      ;
; Average fan-out                             ; 3.34                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                               ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                ; Low                            ;
;                                              ;                      ;                    ;                                ;
; Total logic elements                         ; 6045 / 6272 ( 96 % ) ; 180 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register        ; 1853                 ; 83                 ; 0                              ;
;     -- Register only                         ; 486                  ; 18                 ; 0                              ;
;     -- Combinational with a register         ; 3706                 ; 79                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                    ;                                ;
;     -- 4 input functions                     ; 2676                 ; 72                 ; 0                              ;
;     -- 3 input functions                     ; 2000                 ; 49                 ; 0                              ;
;     -- <=2 input functions                   ; 883                  ; 41                 ; 0                              ;
;     -- Register only                         ; 486                  ; 18                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic elements by mode                       ;                      ;                    ;                                ;
;     -- normal mode                           ; 4891                 ; 154                ; 0                              ;
;     -- arithmetic mode                       ; 668                  ; 8                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total registers                              ; 4260                 ; 97                 ; 0                              ;
;     -- Dedicated logic registers             ; 4192 / 6272 ( 67 % ) ; 97 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                         ; 136                  ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total LABs:  partially or completely used    ; 385 / 392 ( 98 % )   ; 15 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Virtual pins                                 ; 0                    ; 0                  ; 0                              ;
; I/O pins                                     ; 59                   ; 0                  ; 1                              ;
; Embedded Multiplier 9-bit elements           ; 18 / 30 ( 60 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                            ; 156416               ; 0                  ; 0                              ;
; Total RAM block bits                         ; 221184               ; 0                  ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                          ; 24 / 30 ( 80 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                          ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )     ; 3 / 12 ( 25 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 185 ( 19 % )    ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 185 ( 8 % )     ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Connections                                  ;                      ;                    ;                                ;
;     -- Input Connections                     ; 4520                 ; 141                ; 2                              ;
;     -- Registered Input Connections          ; 4320                 ; 105                ; 0                              ;
;     -- Output Connections                    ; 262                  ; 169                ; 4232                           ;
;     -- Registered Output Connections         ; 4                    ; 168                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Internal Connections                         ;                      ;                    ;                                ;
;     -- Total Connections                     ; 35414                ; 1033               ; 4239                           ;
;     -- Registered Connections                ; 17438                ; 712                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; External Connections                         ;                      ;                    ;                                ;
;     -- Top                                   ; 240                  ; 308                ; 4234                           ;
;     -- sld_hub:auto_hub                      ; 308                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 4234                 ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Partition Interface                          ;                      ;                    ;                                ;
;     -- Input Ports                           ; 44                   ; 23                 ; 2                              ;
;     -- Output Ports                          ; 38                   ; 40                 ; 4                              ;
;     -- Bidir Ports                           ; 24                   ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Registered Ports                             ;                      ;                    ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 29                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Port Connectivity                            ;                      ;                    ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 9                  ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 1                  ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 1                  ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 26                 ; 0                              ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RESET_N  ; 31    ; 2        ; 0            ; 7            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; adc_DOUT ; 136   ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; mmc_DO   ; 144   ; 8        ; 1            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDR_A[0]   ; 106   ; 6        ; 34           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[10]  ; 110   ; 7        ; 30           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[11]  ; 70    ; 4        ; 32           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[12]  ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[1]   ; 104   ; 6        ; 34           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[2]   ; 103   ; 6        ; 34           ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[3]   ; 100   ; 6        ; 34           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[4]   ; 76    ; 5        ; 34           ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[5]   ; 75    ; 5        ; 34           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[6]   ; 74    ; 5        ; 34           ; 2            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[7]   ; 73    ; 5        ; 34           ; 2            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[8]   ; 72    ; 4        ; 32           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_A[9]   ; 71    ; 4        ; 32           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_BA[0]  ; 112   ; 7        ; 28           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_BA[1]  ; 111   ; 7        ; 30           ; 24           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_CAS_N  ; 120   ; 7        ; 23           ; 24           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_CKE    ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_CS_N   ; 113   ; 7        ; 28           ; 24           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_DQM[0] ; 124   ; 7        ; 18           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_DQM[1] ; 66    ; 4        ; 28           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_RAS_N  ; 114   ; 7        ; 28           ; 24           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDR_WE_N   ; 121   ; 7        ; 23           ; 24           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; START_LED  ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_DCLK   ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_DIN    ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdc_RS    ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdc_nCS   ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcdc_nWR   ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mmc_CLK    ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mmc_DI     ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mmc_nCS    ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_clk    ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                 ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------+---------------------+
; SDR_DQ[0]  ; 138   ; 8        ; 7            ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_15                  ; -                   ;
; SDR_DQ[10] ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                   ; -                   ;
; SDR_DQ[11] ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                   ; -                   ;
; SDR_DQ[12] ; 49    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                   ; -                   ;
; SDR_DQ[13] ; 44    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                   ; -                   ;
; SDR_DQ[14] ; 39    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                   ; -                   ;
; SDR_DQ[15] ; 38    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe                                ; -                   ;
; SDR_DQ[1]  ; 137   ; 8        ; 7            ; 24           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                  ; -                   ;
; SDR_DQ[2]  ; 135   ; 8        ; 11           ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                  ; -                   ;
; SDR_DQ[3]  ; 133   ; 8        ; 13           ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                  ; -                   ;
; SDR_DQ[4]  ; 132   ; 8        ; 13           ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                  ; -                   ;
; SDR_DQ[5]  ; 127   ; 7        ; 16           ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                  ; -                   ;
; SDR_DQ[6]  ; 126   ; 7        ; 16           ; 24           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                   ; -                   ;
; SDR_DQ[7]  ; 125   ; 7        ; 18           ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                   ; -                   ;
; SDR_DQ[8]  ; 60    ; 4        ; 23           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                   ; -                   ;
; SDR_DQ[9]  ; 59    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                   ; -                   ;
; lcdc_D[0]  ; 83    ; 5        ; 34           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[1]  ; 84    ; 5        ; 34           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[2]  ; 85    ; 5        ; 34           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[3]  ; 86    ; 5        ; 34           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[4]  ; 87    ; 5        ; 34           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[5]  ; 115   ; 7        ; 28           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[6]  ; 128   ; 8        ; 16           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
; lcdc_D[7]  ; 129   ; 8        ; 16           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                        ;
+----------+-----------------------+-------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As       ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+-------------------+---------------------+---------------------------+
; 9        ; nSTATUS               ; -                 ; -                   ; Dedicated Programming Pin ;
; 14       ; nCONFIG               ; -                 ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                   ; -                 ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                   ; -                 ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                   ; -                 ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                   ; -                 ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                   ; -                 ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE    ; Use as regular IO ; lcdc_D[3]           ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn  ; Use as regular IO ; lcdc_D[4]           ; Dual Purpose Pin          ;
; 92       ; CONF_DONE             ; -                 ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                 ; -                 ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                 ; -                 ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                 ; -                 ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                 ; -                 ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE ; Use as regular IO ; START_LED           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR    ; Use as regular IO ; SDR_A[2]            ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2    ; Use as regular IO ; SDR_DQ[4]           ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3    ; Use as regular IO ; SDR_DQ[3]           ; Dual Purpose Pin          ;
; 137      ; DATA5                 ; Use as regular IO ; SDR_DQ[1]           ; Dual Purpose Pin          ;
; 138      ; DATA6                 ; Use as regular IO ; SDR_DQ[0]           ; Dual Purpose Pin          ;
+----------+-----------------------+-------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 11 ( 18 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 3.3V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 14 ( 71 % ) ; 3.3V          ; --           ;
; 5        ; 9 / 13 ( 69 % )  ; 3.3V          ; --           ;
; 6        ; 5 / 10 ( 50 % )  ; 3.3V          ; --           ;
; 7        ; 12 / 13 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 12 ( 92 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; mmc_CLK                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESET_N                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; SDR_DQ[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; SDR_DQ[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; adc_DIN                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; adc_DCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; SDR_DQ[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; SDR_DQ[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; SDR_DQ[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; lcdc_nCS                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 52       ; 72         ; 3        ; lcdc_nWR                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 53       ; 73         ; 3        ; lcdc_RS                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; SDR_DQ[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; SDR_DQ[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; SDR_DQ[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; SDR_DQM[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; sdr_clk                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; SDR_CKE                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; SDR_A[12]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; SDR_A[11]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; SDR_A[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; SDR_A[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; SDR_A[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; SDR_A[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; SDR_A[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; SDR_A[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; lcdc_D[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 84       ; 118        ; 5        ; lcdc_D[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 85       ; 119        ; 5        ; lcdc_D[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 86       ; 120        ; 5        ; lcdc_D[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 87       ; 121        ; 5        ; lcdc_D[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; START_LED                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; SDR_A[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; SDR_A[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; SDR_A[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; SDR_A[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; SDR_A[10]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; SDR_BA[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; SDR_BA[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; SDR_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; SDR_RAS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; lcdc_D[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; SDR_CAS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; SDR_WE_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; SDR_DQM[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; SDR_DQ[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; SDR_DQ[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; SDR_DQ[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; lcdc_D[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 129      ; 178        ; 8        ; lcdc_D[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SDR_DQ[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; SDR_DQ[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; SDR_DQ[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; adc_DOUT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; SDR_DQ[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; SDR_DQ[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; mmc_nCS                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; mmc_DI                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; mmc_DO                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; inst2|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 3                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                               ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -23 (-625 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 3       ; inst2|altpll_component|auto_generated|pll1|clk[1] ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)      ; 3.00 (208 ps)    ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; --            ; 1       ; 3       ; inst2|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                   ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cq_viola_top                                                                                                      ; 6225 (1)    ; 4289 (0)                  ; 68 (68)       ; 156416      ; 24   ; 18           ; 6       ; 6         ; 60   ; 0            ; 1936 (1)     ; 504 (0)           ; 3785 (0)         ; |cq_viola_top                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |cq_viola:inst|                                                                                                 ; 6042 (0)    ; 4191 (0)                  ; 0 (0)         ; 156416      ; 24   ; 18           ; 6       ; 6         ; 0    ; 0            ; 1851 (0)     ; 486 (0)           ; 3705 (0)         ; |cq_viola_top|cq_viola:inst                                                                                                                                                                                                                                                                                                                           ; cq_viola     ;
;       |altera_avalon_mm_bridge:mm_bridge_0|                                                                        ; 130 (130)   ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 15 (15)           ; 111 (111)        ; |cq_viola_top|cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0                                                                                                                                                                                                                                                                                       ; cq_viola     ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                             ; cq_viola     ;
;          |altera_std_synchronizer_bundle:sync|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                             ; cq_viola     ;
;          |altera_std_synchronizer_bundle:sync|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                             ; cq_viola     ;
;          |altera_std_synchronizer_bundle:sync|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                 ; cq_viola     ;
;          |altera_std_synchronizer_bundle:sync|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                             ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                           ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cq_viola_top|cq_viola:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                ; cq_viola     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                     ; cq_viola     ;
;       |altera_reset_controller:rst_controller|                                                                     ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 8 (5)             ; 8 (5)            ; |cq_viola_top|cq_viola:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                    ; cq_viola     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                     ; cq_viola     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                         ; cq_viola     ;
;       |avalonif_mmcdma:mmcdma|                                                                                     ; 274 (138)   ; 142 (61)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (48)      ; 3 (2)             ; 173 (88)         ; |cq_viola_top|cq_viola:inst|avalonif_mmcdma:mmcdma                                                                                                                                                                                                                                                                                                    ; cq_viola     ;
;          |avalonif_mmc:U_mmcif|                                                                                    ; 137 (137)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 1 (1)             ; 86 (86)          ; |cq_viola_top|cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif                                                                                                                                                                                                                                                                               ; cq_viola     ;
;          |dmamem:U_mem|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem                                                                                                                                                                                                                                                                                       ; cq_viola     ;
;             |altsyncram:altsyncram_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_p7o1:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_p7o1:auto_generated                                                                                                                                                                                                                        ; work         ;
;       |cq_viola_ipl_memory:ipl_memory|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_ipl_memory:ipl_memory                                                                                                                                                                                                                                                                                            ; cq_viola     ;
;          |altsyncram:the_altsyncram|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_n1c1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated                                                                                                                                                                                                                                   ; work         ;
;       |cq_viola_jtag_uart:jtag_uart|                                                                               ; 160 (42)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (7)       ; 15 (3)            ; 115 (30)         ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                              ; cq_viola     ;
;          |alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|                                                  ; 69 (69)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 12 (12)           ; 43 (43)          ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                       ; work         ;
;          |cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r                                                                                                                                                                                                                                  ; cq_viola     ;
;             |scfifo:rfifo|                                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                     ; work         ;
;                |scfifo_jr21:auto_generated|                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                     ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                             ; work         ;
;                         |cntr_do7:count_usedw|                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                     ; work         ;
;                      |dpram_nl21:FIFOram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                  ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                      ; work         ;
;          |cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w                                                                                                                                                                                                                                  ; cq_viola     ;
;             |scfifo:wfifo|                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                     ; work         ;
;                |scfifo_jr21:auto_generated|                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                             ; work         ;
;                         |cntr_do7:count_usedw|                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                     ; work         ;
;                      |dpram_nl21:FIFOram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                  ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                      ; work         ;
;       |cq_viola_led:led|                                                                                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_led:led                                                                                                                                                                                                                                                                                                          ; cq_viola     ;
;       |cq_viola_mm_interconnect_0:mm_interconnect_0|                                                               ; 1896 (0)    ; 1209 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 560 (0)      ; 169 (0)           ; 1167 (0)         ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                              ; cq_viola     ;
;          |altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                     ; cq_viola     ;
;          |altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 20 (20)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ; cq_viola     ;
;          |altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|               ; 102 (102)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (28)           ; 73 (73)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                    ; cq_viola     ;
;          |altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                      ; cq_viola     ;
;          |altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                         ; cq_viola     ;
;          |altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                           ; cq_viola     ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                     ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 74 (74)           ; 96 (96)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                          ; cq_viola     ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 187 (187)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 170 (170)        ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ; cq_viola     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                    ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 68 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                         ; cq_viola     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                             ; 73 (69)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 68 (64)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                ; cq_viola     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                        ; 101 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 44 (0)            ; 56 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                             ; cq_viola     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                             ; 101 (97)    ; 100 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 44 (44)           ; 56 (52)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                    ; cq_viola     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                     ; work         ;
;          |altera_merlin_burst_adapter:burst_adapter_001|                                                           ; 288 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 1 (0)             ; 155 (0)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                                ; cq_viola     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                             ; 288 (288)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 1 (1)             ; 155 (155)        ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                       ; cq_viola     ;
;          |altera_merlin_burst_adapter:burst_adapter_002|                                                           ; 154 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 97 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                                ; cq_viola     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                             ; 154 (154)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 97 (97)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                       ; cq_viola     ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                               ; 148 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 1 (0)             ; 106 (0)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                    ; cq_viola     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                             ; 148 (148)   ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 106 (106)        ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                           ; cq_viola     ;
;          |altera_merlin_master_agent:lcdc_m1_translator_avalon_universal_master_0_agent|                           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcdc_m1_translator_avalon_universal_master_0_agent                                                                                                                                                                                                ; cq_viola     ;
;          |altera_merlin_master_agent:nios2_s_data_master_translator_avalon_universal_master_0_agent|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_s_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                    ; cq_viola     ;
;          |altera_merlin_master_agent:nios2_s_instruction_master_translator_avalon_universal_master_0_agent|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_s_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                             ; cq_viola     ;
;          |altera_merlin_master_translator:lcdc_m1_translator|                                                      ; 54 (54)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 40 (40)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator                                                                                                                                                                                                                           ; cq_viola     ;
;          |altera_merlin_master_translator:nios2_s_data_master_translator|                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_data_master_translator                                                                                                                                                                                                               ; cq_viola     ;
;          |altera_merlin_master_translator:nios2_s_instruction_master_translator|                                   ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 39 (39)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator                                                                                                                                                                                                        ; cq_viola     ;
;          |altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|                       ; 21 (2)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 0 (0)             ; 12 (1)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                            ; cq_viola     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                        ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                              ; cq_viola     ;
;          |altera_merlin_slave_agent:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent|                      ; 6 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 4 (4)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                           ; cq_viola     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                             ; cq_viola     ;
;          |altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|           ; 20 (2)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 0 (0)             ; 11 (1)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                ; cq_viola     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                        ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                  ; cq_viola     ;
;          |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                            ; 33 (5)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (5)       ; 0 (0)             ; 16 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ; cq_viola     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                        ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                   ; cq_viola     ;
;          |altera_merlin_slave_translator:ipl_memory_s1_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ipl_memory_s1_translator                                                                                                                                                                                                                      ; cq_viola     ;
;          |altera_merlin_slave_translator:nios2_s_jtag_debug_module_translator|                                     ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 22 (22)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_s_jtag_debug_module_translator                                                                                                                                                                                                          ; cq_viola     ;
;          |altera_merlin_traffic_limiter:limiter|                                                                   ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                        ; cq_viola     ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                           ; 65 (65)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 63 (63)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                ; cq_viola     ;
;          |altera_merlin_width_adapter:width_adapter_002|                                                           ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                ; cq_viola     ;
;          |altera_merlin_width_adapter:width_adapter_003|                                                           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                ; cq_viola     ;
;          |altera_merlin_width_adapter:width_adapter|                                                               ; 37 (37)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 29 (29)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                    ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_addr_router:addr_router|                                                      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                           ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_addr_router_001:addr_router_001|                                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                                   ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                     ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                             ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|                                                ; 49 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 41 (39)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                     ; cq_viola     ;
;             |altera_merlin_arbitrator:arb|                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                        ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                    ; 49 (46)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 46 (43)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                         ; cq_viola     ;
;             |altera_merlin_arbitrator:arb|                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|                                            ; 47 (36)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (24)      ; 0 (0)             ; 15 (11)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                 ; cq_viola     ;
;             |altera_merlin_arbitrator:arb|                                                                         ; 12 (8)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 4 (4)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; cq_viola     ;
;                |altera_merlin_arb_adder:adder|                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                      ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                 ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                     ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001                                                                                                                                                                                                             ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                    ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 101 (101)        ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                         ; cq_viola     ;
;          |cq_viola_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                            ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 51 (51)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                 ; cq_viola     ;
;       |cq_viola_mm_interconnect_1:mm_interconnect_1|                                                               ; 525 (0)     ; 421 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 82 (0)            ; 389 (0)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                              ; cq_viola     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|    ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ; cq_viola     ;
;          |altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                      ; 100 (100)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 80 (80)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                           ; cq_viola     ;
;          |altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; cq_viola     ;
;          |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ; cq_viola     ;
;          |altera_avalon_sc_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ; cq_viola     ;
;          |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ; cq_viola     ;
;          |altera_avalon_sc_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ; cq_viola     ;
;          |altera_avalon_sc_fifo:touchpanel_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|    ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:touchpanel_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ; cq_viola     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                    ; 76 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 61 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                         ; cq_viola     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                             ; 76 (72)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 61 (57)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                ; cq_viola     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                        ; 84 (0)      ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 30 (0)            ; 52 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                             ; cq_viola     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                             ; 84 (80)     ; 82 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 52 (48)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                    ; cq_viola     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                     ; work         ;
;          |altera_merlin_master_agent:mm_bridge_0_m0_translator_avalon_universal_master_0_agent|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:mm_bridge_0_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                         ; cq_viola     ;
;          |altera_merlin_slave_agent:lcdc_s1_translator_avalon_universal_slave_0_agent|                             ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:lcdc_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; cq_viola     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:lcdc_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                    ; cq_viola     ;
;          |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ; cq_viola     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                   ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 20 (20)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                        ; cq_viola     ;
;          |altera_merlin_slave_translator:lcdc_s1_translator|                                                       ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 38 (38)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator                                                                                                                                                                                                                            ; cq_viola     ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                             ; cq_viola     ;
;          |altera_merlin_slave_translator:mmcdma_s1_translator|                                                     ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 31 (31)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:mmcdma_s1_translator                                                                                                                                                                                                                          ; cq_viola     ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                ; cq_viola     ;
;          |altera_merlin_slave_translator:systimer_s1_translator|                                                   ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:systimer_s1_translator                                                                                                                                                                                                                        ; cq_viola     ;
;          |altera_merlin_slave_translator:touchpanel_spi_control_port_translator|                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 14 (14)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:touchpanel_spi_control_port_translator                                                                                                                                                                                                        ; cq_viola     ;
;          |altera_merlin_traffic_limiter:limiter|                                                                   ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                        ; cq_viola     ;
;          |cq_viola_mm_interconnect_1_addr_router:addr_router|                                                      ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router                                                                                                                                                                                                                           ; cq_viola     ;
;          |cq_viola_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|                                                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                     ; cq_viola     ;
;          |cq_viola_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|                                                    ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 88 (88)          ; |cq_viola_top|cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                         ; cq_viola     ;
;       |cq_viola_nios2_s:nios2_s|                                                                                   ; 2113 (1718) ; 1292 (1019)               ; 0 (0)         ; 81664       ; 12   ; 4            ; 0       ; 2         ; 0    ; 0            ; 726 (623)    ; 73 (60)           ; 1314 (1037)      ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s                                                                                                                                                                                                                                                                                                  ; cq_viola     ;
;          |cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data                                                                                                                                                                                                                                         ; cq_viola     ;
;             |altsyncram:the_altsyncram|                                                                            ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_sjd1:auto_generated|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated                                                                                                                                                                                ; work         ;
;          |cq_viola_nios2_s_ic_tag_module:cq_viola_nios2_s_ic_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_tag_module:cq_viola_nios2_s_ic_tag                                                                                                                                                                                                                                           ; cq_viola     ;
;             |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_tag_module:cq_viola_nios2_s_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_seh1:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_tag_module:cq_viola_nios2_s_ic_tag|altsyncram:the_altsyncram|altsyncram_seh1:auto_generated                                                                                                                                                                                  ; work         ;
;          |cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell                                                                                                                                                                                                                                        ; cq_viola     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                            ; work         ;
;                            |mult_jp01:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                   ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                            ; work         ;
;                            |mult_j011:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                   ; work         ;
;          |cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|                                               ; 340 (84)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (6)       ; 13 (7)            ; 272 (36)         ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci                                                                                                                                                                                                                                        ; cq_viola     ;
;             |cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|            ; 135 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 5 (0)             ; 97 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper                                                                                                                                              ; cq_viola     ;
;                |cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|           ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 49 (45)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk                                                      ; cq_viola     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|                 ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 4 (1)             ; 57 (56)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck                                                            ; cq_viola     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy|                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy                                                                                ; work         ;
;             |cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|                              ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg                                                                                                                                                                ; cq_viola     ;
;             |cq_viola_nios2_s_nios2_oci_break:the_cq_viola_nios2_s_nios2_oci_break|                                ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_oci_break:the_cq_viola_nios2_s_nios2_oci_break                                                                                                                                                                  ; cq_viola     ;
;             |cq_viola_nios2_s_nios2_oci_debug:the_cq_viola_nios2_s_nios2_oci_debug|                                ; 10 (8)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (7)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_oci_debug:the_cq_viola_nios2_s_nios2_oci_debug                                                                                                                                                                  ; cq_viola     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_oci_debug:the_cq_viola_nios2_s_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; work         ;
;             |cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|                                      ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 104 (104)        ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem                                                                                                                                                                        ; cq_viola     ;
;                |cq_viola_nios2_s_ociram_sp_ram_module:cq_viola_nios2_s_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|cq_viola_nios2_s_ociram_sp_ram_module:cq_viola_nios2_s_ociram_sp_ram                                                                                                   ; cq_viola     ;
;                   |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|cq_viola_nios2_s_ociram_sp_ram_module:cq_viola_nios2_s_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_nq81:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|cq_viola_nios2_s_ociram_sp_ram_module:cq_viola_nios2_s_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_nq81:auto_generated                                          ; work         ;
;          |cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a                                                                                                                                                                                                                         ; cq_viola     ;
;             |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_n4h1:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a|altsyncram:the_altsyncram|altsyncram_n4h1:auto_generated                                                                                                                                                                ; work         ;
;          |cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b                                                                                                                                                                                                                         ; cq_viola     ;
;             |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_o4h1:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b|altsyncram:the_altsyncram|altsyncram_o4h1:auto_generated                                                                                                                                                                ; work         ;
;          |lpm_add_sub:Add6|                                                                                        ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 22 (0)           ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|lpm_add_sub:Add6                                                                                                                                                                                                                                                                                 ; work         ;
;             |add_sub_qvi:auto_generated|                                                                           ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 22 (22)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s:nios2_s|lpm_add_sub:Add6|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                      ; work         ;
;       |cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect| ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 27 (27)          ; |cq_viola_top|cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                ; cq_viola     ;
;       |cq_viola_sdram:sdram|                                                                                       ; 301 (226)   ; 207 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (88)      ; 8 (2)             ; 200 (139)        ; |cq_viola_top|cq_viola:inst|cq_viola_sdram:sdram                                                                                                                                                                                                                                                                                                      ; cq_viola     ;
;          |cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|                                 ; 98 (98)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 87 (87)          ; |cq_viola_top|cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module                                                                                                                                                                                                                              ; cq_viola     ;
;       |cq_viola_systimer:systimer|                                                                                 ; 159 (159)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 20 (20)           ; 110 (110)        ; |cq_viola_top|cq_viola:inst|cq_viola_systimer:systimer                                                                                                                                                                                                                                                                                                ; cq_viola     ;
;       |cq_viola_touchpanel:touchpanel|                                                                             ; 160 (160)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 9 (9)             ; 122 (122)        ; |cq_viola_top|cq_viola:inst|cq_viola_touchpanel:touchpanel                                                                                                                                                                                                                                                                                            ; cq_viola     ;
;       |lcdc_component:lcdc|                                                                                        ; 303 (0)     ; 220 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 40 (0)            ; 225 (8)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc                                                                                                                                                                                                                                                                                                       ; cq_viola     ;
;          |lcdc_dma:U1|                                                                                             ; 202 (87)    ; 154 (47)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (20)      ; 33 (1)            ; 141 (67)         ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1                                                                                                                                                                                                                                                                                           ; cq_viola     ;
;             |lcdc_dmafifo:U0|                                                                                      ; 115 (0)     ; 107 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 32 (0)            ; 75 (0)           ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0                                                                                                                                                                                                                                                                           ; cq_viola     ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                 ; 115 (0)     ; 107 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 32 (0)            ; 75 (0)           ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                         ; work         ;
;                   |dcfifo_kak1:auto_generated|                                                                     ; 115 (30)    ; 107 (27)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 32 (11)           ; 75 (16)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated                                                                                                                                                                                              ; work         ;
;                      |a_gray2bin_ugb:wrptr_g_gray2bin|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                              ; work         ;
;                      |a_gray2bin_ugb:ws_dgrp_gray2bin|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                              ; work         ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 15 (15)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                  ; work         ;
;                      |a_graycounter_s57:rdptr_g1p|                                                                 ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                  ; work         ;
;                      |alt_synch_pipe_ikd:rs_dgwp|                                                                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 10 (0)           ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                                   ; work         ;
;                         |dffpipe_hd9:dffpipe12|                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 10 (10)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe12                                                                                                                                             ; work         ;
;                      |alt_synch_pipe_jkd:ws_dgrp|                                                                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                                   ; work         ;
;                         |dffpipe_id9:dffpipe17|                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17                                                                                                                                             ; work         ;
;                      |altsyncram_5b11:fifo_ram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram                                                                                                                                                                     ; work         ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                     ; work         ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                      ; work         ;
;                      |cntr_54e:cntr_b|                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                              ; work         ;
;                      |dffpipe_8d9:wrfull_reg|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                       ; work         ;
;                      |dffpipe_gd9:ws_brp|                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                           ; work         ;
;                      |dffpipe_gd9:ws_bwp|                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                           ; work         ;
;          |lcdc_regs:U0|                                                                                            ; 88 (88)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 77 (77)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0                                                                                                                                                                                                                                                                                          ; cq_viola     ;
;          |lcdc_wrstate:U2|                                                                                         ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |cq_viola_top|cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2                                                                                                                                                                                                                                                                                       ; cq_viola     ;
;       |pixelsimd:pixelsimd|                                                                                        ; 450 (160)   ; 202 (66)                  ; 0 (0)         ; 0           ; 0    ; 14           ; 6       ; 4         ; 0    ; 0            ; 184 (74)     ; 39 (5)            ; 227 (81)         ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd                                                                                                                                                                                                                                                                                                       ; cq_viola     ;
;          |pixelsimd_blend_u8:blend_b|                                                                              ; 56 (56)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 15 (15)      ; 10 (10)           ; 31 (31)          ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b                                                                                                                                                                                                                                                                            ; cq_viola     ;
;             |pixelsimd_mult_u8xu8:u0|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;             |pixelsimd_mult_u8xu8:u1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;          |pixelsimd_blend_u8:blend_g|                                                                              ; 46 (46)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 24 (24)          ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g                                                                                                                                                                                                                                                                            ; cq_viola     ;
;             |pixelsimd_mult_u8xu8:u0|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;             |pixelsimd_mult_u8xu8:u1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;          |pixelsimd_blend_u8:blend_r|                                                                              ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 10 (10)      ; 8 (8)             ; 16 (16)          ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r                                                                                                                                                                                                                                                                            ; cq_viola     ;
;             |pixelsimd_mult_u8xu8:u0|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;             |pixelsimd_mult_u8xu8:u1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                    ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                        ; work         ;
;                   |mult_scn:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated                                                                                                                                                                                                ; work         ;
;          |pixelsimd_sat_u8:sat_u0|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u0                                                                                                                                                                                                                                                                               ; cq_viola     ;
;          |pixelsimd_sat_u8:sat_u1|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 5 (5)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u1                                                                                                                                                                                                                                                                               ; cq_viola     ;
;          |pixelsimd_sat_u8:sat_u2|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u2                                                                                                                                                                                                                                                                               ; cq_viola     ;
;          |pixelsimd_sat_u8:sat_u3|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u3                                                                                                                                                                                                                                                                               ; cq_viola     ;
;          |pixelsimd_yuvdec:yuvdec|                                                                                 ; 133 (133)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 37 (37)      ; 5 (5)             ; 91 (91)          ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec                                                                                                                                                                                                                                                                               ; cq_viola     ;
;             |pixelsimd_mult_s8xs10:u0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0                                                                                                                                                                                                                                                      ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_47n:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated                                                                                                                                                                                                  ; work         ;
;             |pixelsimd_mult_s8xs10:u1|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1                                                                                                                                                                                                                                                      ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_47n:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_47n:auto_generated                                                                                                                                                                                                  ; work         ;
;             |pixelsimd_mult_s8xs10:v0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0                                                                                                                                                                                                                                                      ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_47n:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated                                                                                                                                                                                                  ; work         ;
;             |pixelsimd_mult_s8xs10:v1|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1                                                                                                                                                                                                                                                      ; cq_viola     ;
;                |lpm_mult:lpm_mult_component|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_47n:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cq_viola_top|cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_47n:auto_generated                                                                                                                                                                                                  ; work         ;
;    |sld_hub:auto_hub|                                                                                              ; 180 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (1)       ; 18 (0)            ; 79 (0)           ; |cq_viola_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                               ; 179 (134)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (65)      ; 18 (16)           ; 79 (54)          ; |cq_viola_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                           ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                 ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |cq_viola_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                   ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                               ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |cq_viola_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                 ; work         ;
;    |syspll:inst2|                                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cq_viola_top|syspll:inst2                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |altpll:altpll_component|                                                                                    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cq_viola_top|syspll:inst2|altpll:altpll_component                                                                                                                                                                                                                                                                                                    ; work         ;
;          |syspll_altpll:auto_generated|                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cq_viola_top|syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated                                                                                                                                                                                                                                                                       ; work         ;
+--------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+------------+----------+---------------+---------------+-----------------------+----------+----------+
; sdr_clk    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; mmc_nCS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_nCS   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_RS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_nWR   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; adc_DCLK   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; adc_DIN    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; mmc_DI     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; mmc_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDR_CAS_N  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDR_CS_N   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_RAS_N  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; START_LED  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDR_WE_N   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDR_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; lcdc_D[7]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[6]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[5]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[4]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[3]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[2]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[1]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcdc_D[0]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SDR_DQ[15] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[14] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[13] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[12] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[11] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[10] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[9]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[8]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[7]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[6]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[5]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[4]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[3]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[2]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[1]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDR_DQ[0]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; RESET_N    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; mmc_DO     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; adc_DOUT   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; lcdc_D[7]                                                                              ;                   ;         ;
; lcdc_D[6]                                                                              ;                   ;         ;
; lcdc_D[5]                                                                              ;                   ;         ;
; lcdc_D[4]                                                                              ;                   ;         ;
; lcdc_D[3]                                                                              ;                   ;         ;
; lcdc_D[2]                                                                              ;                   ;         ;
; lcdc_D[1]                                                                              ;                   ;         ;
; lcdc_D[0]                                                                              ;                   ;         ;
; SDR_DQ[15]                                                                             ;                   ;         ;
; SDR_DQ[14]                                                                             ;                   ;         ;
; SDR_DQ[13]                                                                             ;                   ;         ;
; SDR_DQ[12]                                                                             ;                   ;         ;
; SDR_DQ[11]                                                                             ;                   ;         ;
; SDR_DQ[10]                                                                             ;                   ;         ;
; SDR_DQ[9]                                                                              ;                   ;         ;
; SDR_DQ[8]                                                                              ;                   ;         ;
; SDR_DQ[7]                                                                              ;                   ;         ;
; SDR_DQ[6]                                                                              ;                   ;         ;
; SDR_DQ[5]                                                                              ;                   ;         ;
; SDR_DQ[4]                                                                              ;                   ;         ;
; SDR_DQ[3]                                                                              ;                   ;         ;
; SDR_DQ[2]                                                                              ;                   ;         ;
; SDR_DQ[1]                                                                              ;                   ;         ;
; SDR_DQ[0]                                                                              ;                   ;         ;
; RESET_N                                                                                ;                   ;         ;
;      - syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll_lock_sync ; 1                 ; 6       ;
;      - syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1          ; 1                 ; 6       ;
; CLOCK_50                                                                               ;                   ;         ;
; mmc_DO                                                                                 ;                   ;         ;
;      - cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[0]            ; 0                 ; 6       ;
; adc_DOUT                                                                               ;                   ;         ;
;      - cq_viola:inst|cq_viola_touchpanel:touchpanel|MISO_reg~0                         ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                    ; PIN_23                 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; RESET_N                                                                                                                                                                                                                                                                                                     ; PIN_31                 ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0         ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0         ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest~1                                                                                                                                                                                                                                         ; LCCOMB_X5_Y4_N12       ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y4_N26       ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; FF_X3_Y5_N7            ; 904     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                            ; FF_X14_Y8_N11          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                             ; FF_X16_Y5_N1           ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                             ; FF_X16_Y5_N1           ; 2417    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Selector1~6                                                                                                                                                                                                                                       ; LCCOMB_X3_Y3_N16       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|bitcount[0]~0                                                                                                                                                                                                                                     ; LCCOMB_X3_Y3_N26       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[3]~10                                                                                                                                                                                                                                    ; LCCOMB_X3_Y3_N14       ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[7]~12                                                                                                                                                                                                                                    ; LCCOMB_X3_Y2_N28       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                                                   ; LCCOMB_X7_Y2_N28       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[0]~52                                                                                                                                                                                                                                     ; LCCOMB_X10_Y2_N6       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|ncs_reg~0                                                                                                                                                                                                                                         ; LCCOMB_X7_Y2_N24       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~8                                                                                                                                                                                                                                       ; LCCOMB_X9_Y3_N26       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~1                                                                                                                                                                                                                                      ; LCCOMB_X3_Y3_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDI                                                                                                                                                                                                                                         ; FF_X2_Y3_N7            ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[7]~0                                                                                                                                                                                                                                      ; LCCOMB_X3_Y5_N18       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~1                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y4_N20       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|memsel_sig                                                                                                                                                                                                                                                             ; LCCOMB_X3_Y4_N4        ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|memwen_sig                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y2_N20      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|state.READWAIT                                                                                                                                                                                                                                                         ; FF_X10_Y3_N31          ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|wren~0                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y12_N0      ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                   ; LCCOMB_X14_Y6_N8       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                             ; LCCOMB_X8_Y17_N4       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                           ; LCCOMB_X14_Y7_N30      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                   ; LCCOMB_X14_Y7_N16      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                             ; LCCOMB_X9_Y6_N8        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                             ; LCCOMB_X10_Y6_N0       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y6_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                          ; FF_X10_Y6_N31          ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y7_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y6_N6       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                           ; FF_X7_Y6_N7            ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y6_N22      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                             ; LCCOMB_X23_Y12_N20     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                              ; LCCOMB_X7_Y8_N30       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                            ; LCCOMB_X8_Y8_N30       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~8                                                                                                                                 ; LCCOMB_X13_Y13_N14     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                         ; LCCOMB_X24_Y8_N8       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~203                                                                                                                                                      ; LCCOMB_X23_Y4_N4       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~204                                                                                                                                                      ; LCCOMB_X23_Y4_N30      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~205                                                                                                                                                      ; LCCOMB_X23_Y4_N10      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~206                                                                                                                                                      ; LCCOMB_X23_Y4_N26      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~207                                                                                                                                                      ; LCCOMB_X23_Y4_N28      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                      ; LCCOMB_X23_Y4_N14      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                      ; LCCOMB_X23_Y4_N8       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                      ; LCCOMB_X23_Y4_N2       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                        ; LCCOMB_X24_Y5_N14      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                      ; LCCOMB_X24_Y8_N24      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                      ; LCCOMB_X23_Y8_N16      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                      ; LCCOMB_X26_Y7_N28      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                      ; LCCOMB_X26_Y7_N16      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                      ; LCCOMB_X26_Y7_N0       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                      ; LCCOMB_X29_Y7_N10      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                      ; LCCOMB_X26_Y7_N4       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                    ; FF_X29_Y7_N9           ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                  ; LCCOMB_X29_Y7_N24      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                         ; LCCOMB_X24_Y8_N6       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                       ; LCCOMB_X8_Y8_N14       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                           ; LCCOMB_X21_Y13_N18     ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                        ; LCCOMB_X28_Y10_N24     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                         ; LCCOMB_X26_Y9_N18      ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                        ; LCCOMB_X23_Y11_N24     ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                         ; LCCOMB_X24_Y12_N24     ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                            ; LCCOMB_X22_Y13_N8      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                             ; LCCOMB_X18_Y14_N22     ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|address_register[12]~65                                                                                                                                                                       ; LCCOMB_X16_Y9_N14      ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|always2~0                                                                                                                                                                                     ; LCCOMB_X16_Y9_N30      ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|always2~0                                                                                                                                                                  ; LCCOMB_X30_Y10_N22     ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                         ; LCCOMB_X19_Y12_N10     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                             ; LCCOMB_X14_Y13_N30     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~10                                                                                   ; LCCOMB_X23_Y8_N28      ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                    ; LCCOMB_X22_Y8_N4       ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                ; LCCOMB_X29_Y12_N0      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                             ; LCCOMB_X30_Y11_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[5]~4                                                                                                                                                                                  ; LCCOMB_X25_Y13_N20     ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                            ; FF_X25_Y13_N27         ; 73      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[2]~4                                                                                                                                                                                      ; LCCOMB_X25_Y13_N10     ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                ; FF_X25_Y13_N15         ; 39      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                      ; LCCOMB_X22_Y11_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                          ; LCCOMB_X23_Y11_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                          ; LCCOMB_X24_Y11_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                              ; LCCOMB_X22_Y13_N26     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                  ; LCCOMB_X29_Y10_N26     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                      ; FF_X26_Y10_N19         ; 56      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                      ; LCCOMB_X28_Y10_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid~3                                                                                                                                                                    ; LCCOMB_X24_Y8_N18      ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid                                                                                                                                                                      ; LCCOMB_X24_Y8_N28      ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                               ; LCCOMB_X5_Y6_N18       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                     ; LCCOMB_X10_Y11_N12     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                   ; LCCOMB_X10_Y11_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                    ; LCCOMB_X7_Y4_N28       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                 ; LCCOMB_X5_Y7_N2        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                       ; LCCOMB_X5_Y5_N8        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                               ; LCCOMB_X3_Y5_N16       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:touchpanel_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                               ; LCCOMB_X2_Y5_N12       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                       ; LCCOMB_X7_Y11_N30      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                    ; FF_X8_Y9_N27           ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                    ; FF_X11_Y9_N13          ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                         ; LCCOMB_X4_Y4_N20       ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                ; LCCOMB_X5_Y3_N2        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|save_dest_id~1                                                                                                                                                                                             ; LCCOMB_X2_Y4_N20       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ic_fill_starting~1                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y14_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_crst                                                                                                                                                                                                                                                          ; FF_X30_Y17_N29         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal2~0                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N0      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ienable_reg_irq4~1                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y15_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[7]                                                                                                                                                                                                                                                              ; FF_X24_Y15_N15         ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[8]                                                                                                                                                                                                                                                              ; FF_X23_Y17_N29         ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_stall                                                                                                                                                                                                                                                          ; FF_X28_Y17_N23         ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_stall_d3                                                                                                                                                                                                                                                       ; FF_X25_Y21_N27         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass1                                                                                                                                                                                                                                                          ; FF_X21_Y18_N15         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass2                                                                                                                                                                                                                                                          ; FF_X22_Y20_N9          ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass3                                                                                                                                                                                                                                                          ; FF_X21_Y18_N3          ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_status_reg_pie~0                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y14_N22     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_dst_reg                                                                                                                                                                                                                                                         ; FF_X29_Y17_N1          ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|W_stall                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y14_N12     ; 647     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                     ; LCCOMB_X24_Y14_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|address[8]                                                                                                                                                                                                 ; FF_X12_Y19_N21         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|jxuir                    ; FF_X19_Y14_N11         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X13_Y18_N30     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X14_Y18_N20     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X14_Y18_N24     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X14_Y18_N18     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X14_Y18_N30     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X18_Y16_N19         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr[26]~30                      ; LCCOMB_X13_Y20_N28     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X11_Y17_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr[4]~13                       ; LCCOMB_X11_Y18_N24     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy|virtual_state_sdr~0                                ; LCCOMB_X11_Y18_N2      ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy|virtual_state_uir~0                                ; LCCOMB_X11_Y18_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X17_Y20_N24     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|MonDReg[0]~15                                                                                                                              ; LCCOMB_X14_Y18_N8      ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|ociram_wr_en~1                                                                                                                             ; LCCOMB_X12_Y19_N24     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|i_readdatavalid_d1                                                                                                                                                                                                                                                   ; FF_X22_Y10_N17         ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                               ; LCCOMB_X28_Y12_N22     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_valid_bits_en                                                                                                                                                                                                                                                ; LCCOMB_X28_Y12_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                          ; LCCOMB_X31_Y14_N24     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_wraddress[6]~6                                                                                                                                                                                                                                                ; LCCOMB_X30_Y14_N4      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_wren                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y14_N2      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect|LessThan1~1                                                                                                                                                                        ; LCCOMB_X25_Y11_N10     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect|ci_slave_result[31]~49                                                                                                                                                             ; LCCOMB_X21_Y9_N26      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y7_N0       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|Selector34~3                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y7_N18      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|Selector89~1                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y6_N12      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y5_N8       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y3_N0       ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                    ; LCCOMB_X26_Y5_N28      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                    ; LCCOMB_X26_Y5_N10      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                        ; FF_X30_Y7_N15          ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                        ; FF_X30_Y3_N29          ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe                                                                                                                                                                                                                                                                       ; DDIOOECELL_X1_Y0_N26   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y0_N19   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                         ; DDIOOECELL_X13_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                         ; DDIOOECELL_X13_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                         ; DDIOOECELL_X11_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y24_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y24_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                          ; DDIOOECELL_X5_Y0_N19   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                          ; DDIOOECELL_X13_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                          ; DDIOOECELL_X13_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                          ; DDIOOECELL_X21_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                          ; DDIOOECELL_X23_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                          ; DDIOOECELL_X23_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|always0~0                                                                                                                                                                                                                                                          ; LCCOMB_X5_Y8_N0        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|always0~1                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y7_N2        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|control_wr_strobe                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y4_N0       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|period_h_wr_strobe                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y5_N28       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|period_l_wr_strobe                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y7_N24       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_systimer:systimer|snap_strobe~0                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y7_N4        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|always11~0                                                                                                                                                                                                                                                     ; LCCOMB_X7_Y3_N14       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|always6~0                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y4_N20      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|control_wr_strobe                                                                                                                                                                                                                                              ; LCCOMB_X10_Y4_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                     ; LCCOMB_X10_Y4_N14      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|p1_slowcount~0                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y3_N20       ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|shift_reg[6]~2                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y3_N10       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|slaveselect_wr_strobe                                                                                                                                                                                                                                          ; LCCOMB_X6_Y9_N24       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|transmitting~0                                                                                                                                                                                                                                                 ; LCCOMB_X8_Y5_N28       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|write_tx_holding                                                                                                                                                                                                                                               ; LCCOMB_X7_Y5_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|_~0                                                                                                                                                              ; LCCOMB_X12_Y7_N8       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|valid_rdreq~0                                                                                                                                                    ; LCCOMB_X12_Y7_N26      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|valid_wrreq~0                                                                                                                                                    ; LCCOMB_X11_Y8_N22      ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linecyclecount[1]~16                                                                                                                                                                                                                                          ; LCCOMB_X7_Y17_N18      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linecyclecount[4]~18                                                                                                                                                                                                                                          ; LCCOMB_X13_Y9_N28      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linenumcount[8]~12                                                                                                                                                                                                                                            ; LCCOMB_X12_Y10_N0      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|memaddr_reg[3]~3                                                                                                                                                                                                                                              ; LCCOMB_X13_Y9_N18      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|ready_reg                                                                                                                                                                                                                                                     ; FF_X13_Y10_N25         ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|fbaddr_reg[21]~1                                                                                                                                                                                                                                             ; LCCOMB_X11_Y9_N14      ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|iors_reg~1                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y9_N30      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg                                                                                                                                                                                                                                                   ; FF_X12_Y9_N5           ; 11      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|Equal0~0                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y5_N26      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|lcdc_d_reg[7]~1                                                                                                                                                                                                                                           ; LCCOMB_X14_Y7_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|pixelsimd:pixelsimd|done_reg~7                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y3_N26      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                                                                                                                    ; FF_X22_Y6_N13          ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                       ; FF_X10_Y17_N13         ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                            ; LCCOMB_X7_Y18_N12      ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                              ; LCCOMB_X8_Y18_N14      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                            ; LCCOMB_X8_Y17_N30      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                               ; LCCOMB_X8_Y18_N28      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                              ; LCCOMB_X8_Y18_N22      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                               ; LCCOMB_X9_Y18_N14      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                              ; LCCOMB_X9_Y18_N22      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                 ; LCCOMB_X10_Y19_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                                                                          ; LCCOMB_X7_Y18_N30      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~14                                                                                                                                                                                                                          ; LCCOMB_X10_Y18_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                    ; LCCOMB_X9_Y17_N2       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                        ; LCCOMB_X8_Y18_N0       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                        ; LCCOMB_X9_Y18_N4       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                         ; LCCOMB_X10_Y18_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                    ; LCCOMB_X11_Y18_N22     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                    ; LCCOMB_X10_Y18_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                            ; FF_X6_Y17_N11          ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                           ; FF_X10_Y17_N27         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                            ; FF_X10_Y17_N1          ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                            ; FF_X10_Y19_N11         ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                            ; FF_X8_Y17_N21          ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                     ; LCCOMB_X10_Y17_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                           ; FF_X6_Y17_N13          ; 30      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|locked                                                                                                                                                                                                                                    ; LCCOMB_X9_Y2_N22       ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                          ; PLL_1                  ; 3249    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                          ; PLL_1                  ; 968     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                          ; PLL_1                  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                ; JTAG_X1_Y12_N0   ; 183     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X3_Y5_N7      ; 904     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X16_Y5_N1     ; 2417    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|locked                                                                    ; LCCOMB_X9_Y2_N22 ; 6       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0]                                                          ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                                          ; PLL_1            ; 3249    ; 321                                  ; Global Clock         ; GCLK4            ; --                        ;
; syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                                          ; PLL_1            ; 968     ; 93                                   ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cq_viola:inst|cq_viola_nios2_s:nios2_s|W_stall                                                                                                                                                                                                                                                              ; 647     ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                               ; 96      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ctrl_mul_lsw                                                                                                                                                                                                                                                       ; 85      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[2]                                                                                                                                                                                                                                            ; 85      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[6]                                                                                                                                                                                                                                                              ; 84      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src2_hazard_M                                                                                                                                                                                                                                                      ; 84      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                             ; 84      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002|always10~1                                                                                                                                                                                         ; 82      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                      ; 81      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                            ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                       ; 71      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_stall                                                                                                                                                                                                                                                          ; 71      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                         ; 66      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                          ; 64      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[4]                                                                                                                                                                                                                                                              ; 62      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                              ; 61      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1_hazard_M                                                                                                                                                                                                                                                      ; 59      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                      ; 56      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[3]                                                                                                                                                                                                                                            ; 56      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[4]                                                                                                                                                                                                                                            ; 55      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[3]~0_OTERM375                                                                                                                                                                                                                                   ; 53      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_shift_rot_right                                                                                                                                                                                                                                               ; 52      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmadone_reg                                                                                                                                                                                                                                                            ; 51      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[3]~1_OTERM377                                                                                                                                                                                                                                   ; 49      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                              ; 49      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                              ; 49      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|i_read                                                                                                                                                                                                                                                               ; 49      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid                                                                                                                                                                      ; 48      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|jtag_ram_access                                                                                                                            ; 48      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest~1                                                                                                                                                                                                                                         ; 48      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|always2~0                                                                                                                                                                                     ; 47      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                           ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                            ; 46      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                            ; 46      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[7]                                                                                                                                                                                                                                                              ; 46      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                                                                                                   ; 46      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                        ; 45      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                                                                                                                                                                                                 ; 45      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                        ; 45      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[21]                                                                                                                                                                                                                                                             ; 44      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                             ; 44      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[5]~4                                                                                                                                                                                  ; 44      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                         ; 43      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_kill~2                                                                                                                                                                                                                                                             ; 42      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|rd_address                                                                                                                                                                                       ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                 ; 41      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[8]                                                                                                                                                                                                                                                              ; 41      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                    ; 41      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                    ; 41      ;
; cq_viola:inst|cq_viola_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                             ; 41      ;
; cq_viola:inst|pixelsimd:pixelsimd|Mux12~0                                                                                                                                                                                                                                                                   ; 40      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|always2~0                                                                                                                                                                  ; 40      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                             ; 40      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                      ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                            ; 39      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_pipe_flush_waddr[19]~1                                                                                                                                                                                                                                             ; 39      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_pipe_flush_waddr[19]~0                                                                                                                                                                                                                                             ; 39      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[17]~0                                                                                                                                                                                                                                                           ; 39      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_s_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                    ; 39      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ipl_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                ; 39      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|end_begintransfer                                                                                                                                                          ; 39      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                ; 39      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy|virtual_state_sdr~0                                ; 39      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                         ; 38      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|read_reg                                                                                                                                                                                                                                                      ; 38      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:mmcdma_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                    ; 38      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|ready_reg                                                                                                                                                                                                                                                     ; 38      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[2]                                                                                                                                                                                                                                                              ; 37      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                 ; 37      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                            ; 37      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                   ; 37      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid~3                                                                                                                                                                    ; 36      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|address[8]                                                                                                                                                                                                 ; 36      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_compare_op[0]                                                                                                                                                                                                                                                      ; 36      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_compare_op[1]                                                                                                                                                                                                                                                      ; 36      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[5]                                                                                                       ; 36      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdatavalid                                                                                                                                                                                                                                         ; 36      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 36      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_write                                                                                                                                                                                                                                                 ; 36      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                            ; 35      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                      ; 35      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                       ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                        ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                            ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                        ; 34      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_alu_subtract                                                                                                                                                                                                                                                  ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                            ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                   ; 34      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                       ; 33      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Add10~0                                                                                                                                                                                                                                                              ; 33      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_logic                                                                                                                                                                                                                                                         ; 33      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                        ; 33      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~8                                                                                                                                                                                                                                       ; 32      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                     ; 32      ;
; cq_viola:inst|cq_viola_systimer:systimer|snap_strobe~0                                                                                                                                                                                                                                                      ; 32      ;
; cq_viola:inst|cq_viola_systimer:systimer|always0~1                                                                                                                                                                                                                                                          ; 32      ;
; cq_viola:inst|cq_viola_systimer:systimer|always0~0                                                                                                                                                                                                                                                          ; 32      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                              ; 32      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_003|LessThan11~0                                                                                                                                                                                       ; 32      ;
; cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect|ci_slave_result[31]~49                                                                                                                                                             ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[8]~0                                                                                                                                                                                                                                                            ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_src1_hazard_M                                                                                                                                                                                                                                                      ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_src1_hazard_W                                                                                                                                                                                                                                                      ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_stall_d3                                                                                                                                                                                                                                                       ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_src2_hazard_M                                                                                                                                                                                                                                                      ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_src2_hazard_W                                                                                                                                                                                                                                                      ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_rn[4]                                                                                                                                                                                                                                                          ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_rn[3]                                                                                                                                                                                                                                                          ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_fill_bit                                                                                                                                                                                                                                                       ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[5]                                                                                                                                                                                                                                                              ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ic_fill_starting~1                                                                                                                                                                                                                                                 ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_alu_result~0                                                                                                                                                                                                                                                       ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|jtag_ram_rd_d1                                                                                                                             ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[0]~52                                                                                                                                                                                                                                     ; 32      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                    ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Add10~5                                                                                                                                                                                                                                                              ; 32      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Add10~3                                                                                                                                                                                                                                                              ; 32      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                        ; 31      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|Equal1~0                                                                                                                           ; 31      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_crst                                                                                                                                                                                                                                                          ; 31      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[3]                                                                                                                                                                                                                                                              ; 31      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|MonDReg[0]~15                                                                                                                              ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                           ; 30      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|memsel_sig                                                                                                                                                                                                                                                             ; 30      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[12]                                                                                                                                                                                                                                                             ; 30      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                    ; 30      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_break                                                                                                                                                                                                                                                         ; 29      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|fbaddr_reg[21]~1                                                                                                                                                                                                                                             ; 29      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|end_begintransfer                                                                                                                                                                             ; 29      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_exception                                                                                                                                                                                                                                                     ; 28      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 28      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|oci_ienable[7]                                                                                                                     ; 27      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                 ; 27      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                          ; 27      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_retaddr                                                                                                                                                                                                                                                       ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                 ; 26      ;
; cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect|LessThan1~0                                                                                                                                                                        ; 26      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[9]                                                                                                                                                                                                                                                              ; 26      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[2]~4                                                                                                                                                                                      ; 26      ;
; cq_viola:inst|cq_viola_sdram:sdram|refresh_request                                                                                                                                                                                                                                                          ; 26      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[14]                                                                                                                                                                                                                                                             ; 25      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                              ; 25      ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                                                                                                                    ; 24      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[11]                                                                                                                                                                                                                                                             ; 24      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[16]                                                                                                                                                                                                                                                             ; 24      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                         ; 24      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linecyclecount[4]~18                                                                                                                                                                                                                                          ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                               ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                    ; 23      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                        ; 23      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:touchpanel_spi_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 22      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:systimer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                ; 21      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|address_register[12]~65                                                                                                                                                                       ; 21      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_iw[4]                                                                                                                                                                                                                                                              ; 21      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                   ; 21      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|d_write                                                                                                                                                                                                                                                              ; 21      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                             ; 21      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                          ; 21      ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                             ; 21      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[0]                                                                                                                                                                                                                                                              ; 20      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[1]                                                                                                                                                                                                                                                              ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                      ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                         ; 20      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcdc_m1_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                   ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                ; 19      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|i_readdatavalid_d1                                                                                                                                                                                                                                                   ; 19      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[3]                                                                                                                                                                                                                                                              ; 19      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|valid_wrreq~0                                                                                                                                                    ; 19      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[66]                                                                                                                                                                        ; 19      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                               ; 19      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                             ; 19      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; 19      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|state.IDLE                                                                                                                                                                                                                                                             ; 19      ;
; cq_viola:inst|cq_viola_sdram:sdram|WideOr9~1                                                                                                                                                                                                                                                                ; 19      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                    ; 19      ;
; cq_viola:inst|cq_viola_sdram:sdram|always5~2                                                                                                                                                                                                                                                                ; 18      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr[26]~30                      ; 18      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_status_reg_pie~0                                                                                                                                                                                                                                                   ; 18      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                        ; 18      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                              ; 17      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|av_sign_bit~2                                                                                                                                                                                                                                                        ; 17      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ctrl_ld_signed                                                                                                                                                                                                                                                     ; 17      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[94]                                                                                                           ; 17      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                    ; 17      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[15]                                                                                                                                                                                                                                                             ; 17      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[4]                                                                                                                                                                                                                                                              ; 17      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                          ; 17      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~0                                                                                                                                                                                                                                                   ; 17      ;
; cq_viola:inst|cq_viola_sdram:sdram|init_done                                                                                                                                                                                                                                                                ; 17      ;
; cq_viola:inst|cq_viola_systimer:systimer|period_l_wr_strobe                                                                                                                                                                                                                                                 ; 16      ;
; cq_viola:inst|cq_viola_systimer:systimer|period_h_wr_strobe                                                                                                                                                                                                                                                 ; 16      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|slaveselect_wr_strobe                                                                                                                                                                                                                                          ; 16      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|always6~0                                                                                                                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                     ; 16      ;
; cq_viola:inst|cq_viola_systimer:systimer|Equal6~3                                                                                                                                                                                                                                                           ; 16      ;
; cq_viola:inst|cq_viola_systimer:systimer|Equal6~1                                                                                                                                                                                                                                                           ; 16      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                           ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|src_payload~1                                                                                                                                                                               ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~207                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~206                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~205                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~204                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~203                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr~28                          ; 16      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                          ; 16      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                                                           ; 16      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_src2_imm[15]~2                                                                                                                                                                                                                                                     ; 16      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ld_align_sh16                                                                                                                                                                                                                                                      ; 16      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_data[13]~0                                                                                                                                                                                                                                                             ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                             ; 16      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; 16      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcregsel_sig                                                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                            ; 15      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                    ; 15      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|state.READWAIT                                                                                                                                                                                                                                                         ; 15      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entries[0]                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                   ; 14      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                         ; 14      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ic_fill_starting_d1                                                                                                                                                                                                                                                ; 14      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|jdo[34]                  ; 14      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][49]                                                                                                                                                     ; 14      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[3]                                                                                                                                                                                                                                          ; 14      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entries[1]                                                                                                                                                                                       ; 14      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][94]~0                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                   ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[94]                                                                                                               ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                    ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[6]                                                                                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|d_read                                                                                                                                                                                                                                                               ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_ready_hold                                                                                                             ; 13      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[2]                                                                                                                                                                                                                                          ; 13      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[1]                                                                                                                                                                                                                                          ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_tck:the_cq_viola_nios2_s_jtag_debug_module_tck|sr[4]~13                       ; 13      ;
; cq_viola:inst|cq_viola_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                 ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                                          ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                                          ; 13      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[0]                                                                                                                                                                                                                                          ; 13      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcifaddr_sig[1]~1                                                                                                                                                                                                                                                     ; 13      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_read                                                                                                                                                                                                                                                  ; 13      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcifaddr_sig[0]~0                                                                                                                                                                                                                                                     ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src2[1]~1                                                                                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src2[0]~0                                                                                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src2[2]~2                                                                                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src2[3]~3                                                                                                                                                                                                                                                      ; 13      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src2[4]~4                                                                                                                                                                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                           ; 12      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|readdara_reg[10]~73                                                                                                                                                                                                                                                    ; 12      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|readdara_reg[20]~23                                                                                                                                                                                                                                                    ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[24]                                                                                                                                                                                                                                                  ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                        ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                 ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                    ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|waitrequest                                                                                                                                ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[3]                                                                                                       ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[0]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[1]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[2]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[3]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[5]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[4]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                    ; 12      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[7]                                                                                                                                                                                                                                                      ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcdc_m1_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                                     ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                     ; 12      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[6]                                                                                                                                                                                                                                          ; 12      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[4]                                                                                                                                                                                                                                          ; 12      ;
; cq_viola:inst|cq_viola_sdram:sdram|i_state.000                                                                                                                                                                                                                                                              ; 12      ;
; cq_viola:inst|cq_viola_sdram:sdram|i_state.101                                                                                                                                                                                                                                                              ; 12      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[7]                                                                                                                                                                                                                                          ; 12      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|save_dest_id~1                                                                                                                                                                                             ; 12      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_addr[0]~0                                                                                                                                                                                                                                                              ; 12      ;
; cq_viola:inst|cq_viola_sdram:sdram|Selector89~1                                                                                                                                                                                                                                                             ; 12      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                        ; 12      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[6]                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                             ; 11      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                          ; 11      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[5]                                                                                                                                                                                                                                          ; 11      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~1                                                                                                                                                                                                                                                   ; 11      ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                  ; 11      ;
; cq_viola:inst|cq_viola_sdram:sdram|i_state.011                                                                                                                                                                                                                                                              ; 11      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|transmitting~0                                                                                                                                                                                                                                                 ; 11      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|valid_rdreq~0                                                                                                                                                    ; 11      ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                        ; 11      ;
; cq_viola:inst|cq_viola_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                               ; 11      ;
; cq_viola:inst|cq_viola_sdram:sdram|pending~9                                                                                                                                                                                                                                                                ; 11      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDO                                                                                                                                                                                                                                         ; 11      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|ready                                                                                                                                                                                                                                                         ; 11      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[5]                                                                                                                                                                                                                                            ; 11      ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|lcdsel_reg                                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                             ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~8                                                                                                                                 ; 10      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|data_to_cpu[6]~2                                                                                                                                                                                                                                               ; 10      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcregsel_sig~1                                                                                                                                                                                                                                                        ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                       ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[7]~15                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset_nxt[1]~2                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset_nxt[2]~1                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                 ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_op_rdctl~0                                                                                                                                                                                                                                                         ; 10      ;
; cq_viola:inst|cq_viola_nios2_s_custom_instruction_master_multi_xconnect:nios2_s_custom_instruction_master_multi_xconnect|LessThan1~1                                                                                                                                                                        ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ctrl_shift_right_arith~0                                                                                                                                                                                                                                           ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                    ; 10      ;
; cq_viola:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                            ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_s_instruction_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                  ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                     ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|hbreak_enabled                                                                                                                                                                                                                                                       ; 10      ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|MonAReg[2]                                                                                                                                 ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                          ; 10      ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[10]                                                                                                                                                                                                                                         ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                   ; 10      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|mmc_cd_0_reg                                                                                                                                                                                                                                      ; 10      ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                         ; 10      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal0~1                                                                                                                                                                                                                                          ; 10      ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal0~0                                                                                                                                                                                                                                          ; 10      ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|transmitting                                                                                                                                                                                                                                                   ; 10      ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|Equal6~0                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                             ; 9       ;
; cq_viola:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                ; 9       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|readdara_reg~79                                                                                                                                                                                                                                                        ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                            ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[12]                                                                                                  ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[11]                                                                                                  ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[10]                                                                                                  ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[9]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[8]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[7]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[6]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[5]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                 ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                          ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[8]                                                                                                                                                                                                                                                              ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                             ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|write                                                                                                                                                                                                      ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                   ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[19]~32                                                                                                                                                                                                                                          ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                       ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|burstcount_register_lint[2]                                                                                                                                                ; 9       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|MonAReg[4]                                                                                                                                 ; 9       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linenumcount[8]~12                                                                                                                                                                                                                                            ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                       ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                               ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                    ; 9       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                     ; 9       ;
; cq_viola:inst|cq_viola_sdram:sdram|i_state.010                                                                                                                                                                                                                                                              ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[49]                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[52]                                                                                                           ; 9       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|iors_reg~1                                                                                                                                                                                                                                                   ; 9       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmastart_reg                                                                                                                                                                                                                                                           ; 9       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                        ; 9       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                       ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_pipe_flush_nxt~3                                                                                                                                                                                                                                                   ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Mux22~5                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|control_wr_strobe                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                   ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_valid_bits_en                                                                                                                                                                                                                                                ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_wraddress[6]~6                                                                                                                                                                                                                                                ; 8       ;
; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|wren~0                                                                                                                                                                                                                                                         ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ienable_reg_irq4~1                                                                                                                                                                                                                                                 ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[28]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[29]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[30]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[25]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[26]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[27]                                                                                                                                                                                                                                                  ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                        ; 8       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass1                                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_sel_fill1                                                                                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal2~0                                                                                                                                                                                                                                                             ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|av_fill_bit                                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass2                                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_sel_fill2                                                                                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass3                                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_sel_fill3                                                                                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                       ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_pass0                                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_sel_fill0                                                                                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[31]~88                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ld_align_sh8                                                                                                                                                                                                                                                       ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[13]                                                                                                                                                                                                                                                             ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                               ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|first_burst_stalled                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                    ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[8]~65                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[9]~62                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[10]~59                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[11]~56                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[12]~53                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[13]~50                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[14]~47                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[15]~44                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[17]~38                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[21]~26                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                         ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal183~0                                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|internal_begintransfer                                                                                                                                                                        ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                       ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                            ; 8       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|lcdc_d_reg[7]~1                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|MonAReg[3]                                                                                                                                 ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                   ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[12]                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[11]                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                            ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                                            ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                                                   ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~1                                                                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|comb~0                                                                                                                                                                                                                                                                   ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[50]                                                                                                           ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                             ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[7]~12                                                                                                                                                                                                                                    ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[3]~10                                                                                                                                                                                                                                    ; 8       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|write_tx_holding                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                                                                                         ; 8       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|lcdc_state.DONE                                                                                                                                                                                                                                           ; 8       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[9]                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                              ; 8       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                   ; 8       ;
; cq_viola:inst|cq_viola_sdram:sdram|pending~10                                                                                                                                                                                                                                                               ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDI                                                                                                                                                                                                                                         ; 8       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|shift_reg[6]~2                                                                                                                                                                                                                                                 ; 8       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|shift_reg[6]~0                                                                                                                                                                                                                                                 ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.IDLE                                                                                                                                                                                                                                        ; 8       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|process_1~0                                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|Equal2~0                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|Equal5~1                                                                                                                                                                                      ; 8       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[8]                                                                                                                                                                                                                                          ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u1|Add0~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u1|Add1~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u2|Add0~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u2|Add1~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u3|Add0~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u3|Add1~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u0|Add0~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_sat_u8:sat_u0|Add1~0                                                                                                                                                                                                                                            ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[16]~0                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[17]~1                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[18]~2                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[19]~3                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[20]~4                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[21]~5                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[22]~6                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[23]~7                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[24]~8                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[25]~9                                                                                                                                                                                                                                                     ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[26]~10                                                                                                                                                                                                                                                    ; 8       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[27]~11                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                       ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_s_instruction_master_translator_avalon_universal_master_0_agent|cp_data[67]~2                                                                                                                                   ; 7       ;
; cq_viola:inst|cq_viola_sdram:sdram|f_select                                                                                                                                                                                                                                                                 ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|src_payload~7                                                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[31]                                                                                                                                                                                                                                                  ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[8]                                                                                                                                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[6]                                                                                                                                                                                                                                                              ; 7       ;
; cq_viola:inst|pixelsimd:pixelsimd|Mux3~0                                                                                                                                                                                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[91]                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[90]                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[67]                                                                                                           ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                              ; 7       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[60]~4                                                                                                        ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[57]~3                                                                                                        ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[56]~2                                                                                                        ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[58]~1                                                                                                        ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[59]~0                                                                                                        ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[2]~15                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[3]~14                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[4]~13                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[5]~12                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[6]~11                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[6]~71                                                                                                                                                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[7]~10                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[7]~68                                                                                                                                                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[8]~9                                                                                                                                                                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[9]~8                                                                                                                                                                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[10]~7                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[11]~6                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[12]~5                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[13]~4                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[14]~3                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[15]~2                                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[24]~17                                                                                                                                                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[25]~14                                                                                                                                                                                                                                          ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                             ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]                                                                                                ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[76]                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[77]                                                                                                           ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                          ; 7       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[15]                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[5]                                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[6]                                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[7]                                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[8]                                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[10]                                                                                                                                                                                                                                                     ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[9]                                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|burstcount_register_lint[3]                                                                                                                                                ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router:addr_router|Equal1~6                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router:addr_router|Equal2~3                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_data_master_translator|read_accepted                                                                                                                                                                     ; 7       ;
; cq_viola:inst|cq_viola_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                               ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                    ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|_~0                                                                                                                                                              ; 7       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[7]~0                                                                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|dma_state.DONE                                                                                                                                                                                                                                                ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                                                                                         ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                                                                                         ; 7       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                                                                                         ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                       ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:touchpanel_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                 ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                 ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cq_viola_nios2_s_jtag_debug_module_phy|virtual_state_cdr                                  ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 7       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|ncs_reg~0                                                                                                                                                                                                                                         ; 7       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcifwrite_sig~1                                                                                                                                                                                                                                                       ; 7       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|Equal2~2                                                                                                                                                                                      ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[29]~13                                                                                                                                                                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[30]~14                                                                                                                                                                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[31]~15                                                                                                                                                                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_src1[28]~12                                                                                                                                                                                                                                                    ; 7       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|slowcount[4]                                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_payload~36                                                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~35                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~3                                                                                                                                                                    ; 6       ;
; cq_viola:inst|cq_viola_systimer:systimer|period_l_wr_strobe~3                                                                                                                                                                                                                                               ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_status_reg_pie_inst_nxt~7                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[8]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[11]                                                                                                                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[12]                                                                                                                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[13]                                                                                                                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[14]                                                                                                                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[4]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[5]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[6]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[7]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[0]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[7]                                                                                                                                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[3]                                                                                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                         ; 6       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                         ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~0                                                                               ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~0                                                                   ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[0]                                                                                                                                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                 ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[7]                                                                                                                                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[29]~94                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[30]~91                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_wrctl_data_ienable_reg_irq0~1                                                                                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal4~5                                                                                                                                                                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                    ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                                                                                           ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                                                                                           ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~10                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|response_sink_accepted~2                                                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                 ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                               ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                                    ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                     ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[13]                                                                                                                                                                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[15]                                                                                                                                                                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[16]                                                                                                                                                                                                                                                             ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_rdctl_inst                                                                                                                                                                                                                                                    ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_cmp                                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[2]~83                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[3]~80                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[4]~77                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[5]~74                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[16]~41                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[18]~35                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[20]~29                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[22]~23                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[23]~20                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_stall~0                                                                                                                                                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                 ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                               ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|W_stall~1                                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_valid_from_E                                                                                                                                                                                                                                                       ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[1]~1                                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[1]~7                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_src1[0]~0                                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[0]~4                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|uav_burstcount[5]~3                                                                                                                                                        ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|burstcount_register_lint[1]                                                                                                                                                                   ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[1]                                                                                                                                                       ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[4]                                                                                                                                                       ; 6       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[14]                                                                                                                                                                                                                                         ; 6       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[13]                                                                                                                                                                                                                                         ; 6       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[11]                                                                                                                                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[2]                                                                                                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[3]                                                                                                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_initial_offset[1]                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|memaddr_reg[4]                                                                                                                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[4]                                                                                                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[49]~9                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                 ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[17]                                                                                                                                                                                                                                                     ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[21]                                                                                                                                                                                                                                                     ; 6       ;
; cq_viola:inst|cq_viola_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                               ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][93]                                                                                                                                                     ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|dma_state.DATAWAIT                                                                                                                                                                                                                                            ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                              ; 6       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[12]                                                                                                                                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                               ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                                                                                         ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                                                                                         ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcdc_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                     ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                ; 6       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|state.RESWAIT                                                                                                                                                                                                                                                          ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 6       ;
; cq_viola:inst|cq_viola_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                        ; 6       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|tx_holding_primed                                                                                                                                                                                                                                              ; 6       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|Equal2~0                                                                                                                                                                                                                                                       ; 6       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|state[0]                                                                                                                                                                                                                                                       ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|waitcount[0]                                                                                                                                                                                                                                              ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|lcdc_state.IDLE                                                                                                                                                                                                                                           ; 6       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|iowrreq_reg                                                                                                                                                                                                                                                  ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                   ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|src_data[75]~1                                                                                                                                                                                ; 6       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_addr_router:addr_router|Equal3~0                                                                                                                                                                                      ; 6       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[0]                                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~14                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Mux19~5                                                                                                                                                                                                                                           ; 5       ;
; cq_viola:inst|cq_viola_systimer:systimer|control_wr_strobe                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|data_to_cpu[6]~4                                                                                                                                                                                                                                               ; 5       ;
; cq_viola:inst|cq_viola_systimer:systimer|Equal6~4                                                                                                                                                                                                                                                           ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|data_to_cpu[14]~3                                                                                                                                                                                                                                              ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|ROE                                                                                                                                                                                                                                                            ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[8]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[15]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[9]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[10]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[11]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[12]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[16]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[16]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[20]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[21]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[21]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[22]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[22]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[23]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[23]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[13]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[14]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[15]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[19]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[20]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[19]                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[1]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[3]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[4]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[5]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[6]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[7]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[0]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[2]                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                        ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                         ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[1]                                                                                                                                                                                                                                                              ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[28]~97                                                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[18]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[19]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[20]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[26]~96                                                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_data_unfiltered[27]~95                                                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_dst_regnum[2]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_dst_regnum[3]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_dst_regnum[0]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_dst_regnum[1]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_wr_dst_reg                                                                                                                                                                                                                                                         ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_dst_regnum[4]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_wrctl_data_ienable_reg_irq0~2                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[26]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal4~6                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[25]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[24]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[23]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[22]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[6]                                                                                                                                                                                                                                                              ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|Equal4~1                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                    ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                                                                           ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                                                                                           ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                                                                                           ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|mmc_cd_1_reg                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                           ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|Equal0~2                                                                                                                           ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|address[0]                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                 ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                     ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[14]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_iw[12]                                                                                                                                                                                                                                                             ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_arith_src2[28]~14                                                                                                                                                                                                                                                  ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_arith_src2[26]~5                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_arith_src2[27]~2                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_s_data_master_translator_avalon_universal_master_0_agent|av_readdatavalid~2                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][67]                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_shift_rot_stall                                                                                                                                                                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|uav_burstcount[4]~2                                                                                                                                                        ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                           ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[3]                                                                                                                                                       ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[7]                                                                                                                                                       ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[6]                                                                                                                                                       ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[8]                                                                                                                                                       ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_initial_offset[0]                                                                                                                                                                                                                                            ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_initial_offset[2]                                                                                                                                                                                                                                            ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_s_instruction_master_translator|burstcount_register_lint[4]                                                                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcdc_m1_translator|burstcount_register_lint[2]                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|src1_valid~3                                                                                                                                                                            ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router:addr_router|Equal1~3                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_tag[11]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_tag[1]                                                                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_tag[12]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_tag[13]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_tag[14]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_addr_router_001:addr_router_001|Equal3~3                                                                                                                                                                              ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[16]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[18]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[19]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[20]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_alu_result[22]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|wr_strobe                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linecyclecount[1]~16                                                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|dma_state.READISSUE                                                                                                                                                                                                                                           ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|sink_ready~2                                                                                                                                                                            ; 5       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_waitrequest                                                                                                                                                                                                                                        ; 5       ;
; cq_viola:inst|cq_viola_sdram:sdram|comb~1                                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                            ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|mmcifwrdata_sig[9]~1                                                                                                                                                                                                                                                   ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|always11~0                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|Equal1~1                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|av_waitrequest_generated~0                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                 ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|Equal3~1                                                                                                                                                                                                                                                               ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[0]                                                                                                                                                                         ; 5       ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|rd_data[40]~1                                                                                                                                                                                    ; 5       ;
; cq_viola:inst|cq_viola_sdram:sdram|f_pop                                                                                                                                                                                                                                                                    ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.DONE                                                                                                                                                                                                                                        ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|state[4]                                                                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|waitcount[1]                                                                                                                                                                                                                                              ; 5       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|waitcount[2]                                                                                                                                                                                                                                              ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|wait_latency_counter[0]                                                                                                                                                                        ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                ; 5       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:mmcdma_s1_translator|wait_latency_counter[0]                                                                                                                                                                      ; 5       ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[12]                                                                                                                                                                                                                                           ; 5       ;
; cq_viola:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; 5       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|SCLK_reg                                                                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_g0_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_g0_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_r0_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_r0_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_b1_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_b1_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_g1_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_g1_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_r1_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_r1_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_b0_sig[17]~12                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|add_b0_sig[16]~10                                                                                                                                                                                                                                 ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[29]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[28]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[10]~7                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[2]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[11]~6                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[3]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[12]~5                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[4]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[13]~4                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[5]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[14]~3                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[15]~2                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[26]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[27]                                                                                                                                                                                                                                                     ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|lpm_add_sub:Add6|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[9]~1                                                                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[1]                                                                                                                                                                                                                                                      ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|lpm_add_sub:Add6|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                          ; 5       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[8]~0                                                                                                                                                                                                                                                       ; 5       ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|alt_jtag_atlantic:cq_viola_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                               ; 5       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmaread_count[8]                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                            ; 4       ;
; ~GND                                                                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|readdara_reg~75                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~2                                                                                                                                                                    ; 4       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~2                                                                                                                                                                    ; 4       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|status_wr_strobe                                                                                                                                                                                                                                               ; 4       ;
; cq_viola:inst|avalonif_mmcdma:mmcdma|readdara_reg[10]~27                                                                                                                                                                                                                                                    ; 4       ;
; cq_viola:inst|cq_viola_systimer:systimer|Equal6~2                                                                                                                                                                                                                                                           ; 4       ;
; cq_viola:inst|cq_viola_systimer:systimer|Equal0~10                                                                                                                                                                                                                                                          ; 4       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|RRDY                                                                                                                                                                                                                                                           ; 4       ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|TOE                                                                                                                                                                                                                                                            ; 4       ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|cq_viola_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|src_payload~12                                                                                                                                                                              ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|Equal0~2                                                                                                                                   ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|Equal0~1                                                                                                                                   ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_wrctl_inst                                                                                                                                                                                                                                                    ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                               ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[9]                                                                                                                                                                                                                                                   ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[10]                                                                                                                                                                                                                                                  ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[17]                                                                                                                                                                                                                                                  ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[17]                                                                                                                                                                                                                                                  ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[18]                                                                                                                                                                                                                                                  ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_rot                                                                                                                                                                                                                                                           ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[1]                                                                                                                                                                                                                                                   ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src2[2]                                                                                                                                                                                                                                                   ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_src1[18]                                                                                                                                                                                                                                                  ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_ctrl_b_is_dst                                                                                                                                                                                                                                                      ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_dst_regnum[4]~4                                                                                                                                                                                                                                                    ; 4       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                                                                                                                                  ; 4       ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                                                                                              ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[1]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[2]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[3]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[4]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[5]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_st_data[6]                                                                                                                                                                                                                                                         ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_control_reg_rddata_muxed[8]~0                                                                                                                                                                                                                                      ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[23]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[22]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[21]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[20]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[19]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[18]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[25]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[24]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[17]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[16]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[15]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[14]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[11]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[13]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|F_pc[12]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_jtag_debug_module_wrapper:the_cq_viola_nios2_s_jtag_debug_module_wrapper|cq_viola_nios2_s_jtag_debug_module_sysclk:the_cq_viola_nios2_s_jtag_debug_module_sysclk|take_action_ocimem_a     ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[4]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[5]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[6]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[7]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[2]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_iw[17]                                                                                                                                                                                                                                                             ; 4       ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_rot_mask[3]                                                                                                                                                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|Add4~0                                                                                                                        ; 4       ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                 ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                          ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; cq_viola:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_p7o1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 128                         ; 32                          ; 4096                ; 1    ; None                                         ; M9K_X15_Y2_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; cq_viola_boot.hex                            ; M9K_X15_Y12_N0, M9K_X15_Y11_N0, M9K_X15_Y13_N0, M9K_X15_Y16_N0, M9K_X15_Y18_N0, M9K_X15_Y15_N0, M9K_X15_Y17_N0, M9K_X15_Y14_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_r:the_cq_viola_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M9K_X15_Y7_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_jtag_uart:jtag_uart|cq_viola_jtag_uart_scfifo_w:the_cq_viola_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M9K_X15_Y6_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                         ; M9K_X27_Y10_N0, M9K_X27_Y14_N0, M9K_X27_Y13_N0, M9K_X27_Y12_N0, M9K_X27_Y16_N0, M9K_X27_Y17_N0, M9K_X27_Y9_N0, M9K_X27_Y15_N0  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_tag_module:cq_viola_nios2_s_ic_tag|altsyncram:the_altsyncram|altsyncram_seh1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1    ; cq_viola_nios2_s_ic_tag_ram.mif              ; M9K_X27_Y11_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_ocimem:the_cq_viola_nios2_s_nios2_ocimem|cq_viola_nios2_s_ociram_sp_ram_module:cq_viola_nios2_s_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_nq81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; cq_viola_nios2_s_ociram_default_contents.mif ; M9K_X15_Y19_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a|altsyncram:the_altsyncram|altsyncram_n4h1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cq_viola_nios2_s_rf_ram_a.mif                ; M9K_X27_Y18_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b|altsyncram:the_altsyncram|altsyncram_o4h1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cq_viola_nios2_s_rf_ram_b.mif                ; M9K_X27_Y19_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 512                         ; 8                           ; 4096                ; 1    ; None                                         ; M9K_X15_Y8_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cq_viola_top|cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ALTSYNCRAM                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000100010000000000000010100) (42000024) (8912916) (880014)    ;(00010000000000010100100000111010) (2000244072) (268519482) (1001483A)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00000000101111111111110100010110) (57776426) (12582166) (BFFD16)   ;(00000000010000111100000000110100) (20740064) (4440116) (43C034)   ;(00001000010000000000100000010100) (1020004024) (138414100) (8400814)   ;(00001000000000000110100000111010) (1000064072) (134244410) (800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000110110000111100000000110100) (660740064) (113492020) (6C3C034)    ;(11011110110010000000000000010100) (179189542) (-557318124) (-2-1-3-7-15-15-14-12)   ;(00000110100000111100000000110100) (640740064) (109297716) (683C034)   ;(11010110101001011101111000010100) (-831453458) (-693772780) (-2-9-5-10-2-1-14-12)   ;(00000000100000111100000000110100) (40740064) (8634420) (83C034)   ;(00010000100001011101111100010100) (2041357424) (277208852) (1085DF14)   ;(00000000110000111100000000110100) (60740064) (12828724) (C3C034)   ;(00011000110001100000011000010100) (-1233564272) (415630868) (18C60614)   ;
;16;(00010000110000000000001100100110) (2060001446) (281019174) (10C00326)    ;(00010000000000000000000000010101) (2000000025) (268435477) (10000015)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00010000111111111111110100110110) (2077776466) (285211958) (10FFFD36)   ;(11110000000000010101110100000000) (-1777521400) (-268346112) (-15-15-14-10-300)   ;(11110000000000010110110101000000) (-1777511300) (-268341952) (-15-15-14-9-2-120)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;
;24;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)    ;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)   ;(10001000100000000011111111001100) (-295289120) (-2004860980) (-7-7-7-15-120-3-4)   ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)   ;
;32;(00100000001001011000100000111010) (-283663224) (539330618) (2025883A)    ;(00101000001000011000100000111010) (715336776) (673286202) (2821883A)   ;(00010000000000000000011100001110) (2000003416) (268437262) (1000070E)   ;(00000001000000000001110111000100) (100016704) (16784836) (1001DC4)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000110000000011111111001100) (2060037714) (281034700) (10C03FCC)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;
;40;(00100000110000000010010100110110) (-234944830) (549463350) (20C02536)    ;(10010100010000000001111111001100) (1084690880) (-1807736884) (-6-11-11-15-140-3-4)   ;(11110000000000000100001101000000) (-1777736300) (-268418240) (-15-15-15-11-12-120)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(11110000000000000100001000000000) (-1777737000) (-268418560) (-15-15-15-11-1400)   ;(10001100010000000011111111001100) (84710880) (-1941946420) (-7-3-11-15-120-3-4)   ;(10001000000010011000100000111010) (-333022762) (-2012641222) (-7-7-15-6-7-7-12-6)   ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;
;48;(10000000000010001101011000111010) (-1333173762) (-2146904518) (-7-15-15-7-2-9-12-6)    ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;(10000000000010001101010000111010) (-1333174762) (-2146905030) (-7-15-15-7-2-11-12-6)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;(10000000000010001101001000111010) (-1333175762) (-2146905542) (-7-15-15-7-2-13-12-6)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;
;56;(10000001000000000011111111001100) (-1235289120) (-2130690100) (-7-14-15-15-120-3-4)    ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;(00000000100000000001000000000100) (40010004) (8392708) (801004)   ;(10001000100000000000010000100110) (-295324788) (-2004876250) (-7-7-7-15-15-11-13-10)   ;(00000000100000000001001000000100) (40011004) (8393220) (801204)   ;(10001000100000000000010000100110) (-295324788) (-2004876250) (-7-7-7-15-15-11-13-10)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;
;64;(00000001001111111110010101000100) (117762504) (20964676) (13FE544)    ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000001001111111110000111000100) (117760704) (20963780) (13FE1C4)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;(00000100000000000000001010000100) (400001204) (67109508) (4000284)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(00010000110000000011111111001100) (2060037714) (281034700) (10C03FCC)   ;
;72;(00011000110000000010000000011100) (-1234947262) (415244316) (18C0201C)    ;(00011000111111111110000000000100) (-1217207292) (419422212) (18FFE004)   ;(00011000000000000000001100001110) (-1294965880) (402653966) (1800030E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000110000000011111111001100) (-1275289120) (-2134884404) (-7-15-3-15-120-3-4)   ;(00011000001111111111100000011110) (-1277193260) (406845470) (183FF81E)   ;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;
;80;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)    ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)   ;(11011100010000000000001000010101) (-62809457) (-599784939) (-2-3-11-15-15-13-14-11)   ;
;88;(00000100000000000000001010000100) (400001204) (67109508) (4000284)    ;(11110000000000000101010010000000) (-1777725600) (-268413824) (-15-15-15-10-11-80)   ;(11110000000000000100001101000000) (-1777736300) (-268418240) (-15-15-15-11-12-120)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000101111111111111111001100) (-1277549120) (-2134900788) (-7-15-4000-3-4)   ;(00010000001111111111110000011110) (2017776036) (272628766) (103FFC1E)   ;(00000001000000000001000000000100) (100010004) (16781316) (1001004)   ;
;96;(00000000000010111000100000111010) (2704072) (755770) (B883A)    ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010100000000000011111111001100) (-1894929582) (335560652) (14003FCC)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(10000000100000000000000100100110) (-1295326388) (-2139094746) (-7-15-7-15-15-14-13-10)   ;(00000000000000000011111100000110) (37406) (16134) (3F06)   ;(00000001000000000001001000000100) (100011004) (16781828) (1001204)   ;(00000001010000000110101010000100) (120065204) (20998788) (1406A84)   ;
;104;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010100000000000010011100011110) (-1894943860) (335554334) (1400271E)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00000100010000000000000100000100) (420000404) (71303428) (4400104)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(11011100000001111000100000111010) (-81106410) (-603486150) (-2-3-15-8-7-7-12-6)   ;(00011000100000000000000000000101) (-1254967291) (411041797) (18800005)   ;
;112;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)    ;(10000100011111111111101100011110) (-897551398) (-2071987426) (-7-11-800-4-14-2)   ;(11011000110000000000000010000011) (-422810279) (-658505597) (-2-7-3-15-15-15-7-13)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00011000100000000011000000011110) (-1254937260) (411054110) (1880301E)   ;(11011000110000000000000011000011) (-422810179) (-658505533) (-2-7-3-15-15-15-3-13)   ;(00000000100000000010101010000100) (40025204) (8399492) (802A84)   ;(00011000100000000010110100011110) (-1254940860) (411053342) (18802D1E)   ;
;120;(00000100000000001111101000000100) (400175004) (67172868) (400FA04)    ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000001010100000000000000110100) (124000064) (22020148) (1500034)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000011001000100110) (2000031046) (268448294) (10003226)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(11110000000000000101000010000000) (-1777727600) (-268414848) (-15-15-15-10-15-80)   ;
;128;(11110000000000000101000111000000) (-1777727100) (-268414528) (-15-15-15-10-14-40)    ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111010100011110) (-1317554398) (-2143292130) (-7-15-1200-10-14-2)   ;(00000000000000000010000000000110) (20006) (8198) (2006)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00000100010000000000000100000100) (420000404) (71303428) (4400104)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;
;136;(11011100000001111000100000111010) (-81106410) (-603486150) (-2-3-15-8-7-7-12-6)    ;(00011000100000000000000000000101) (-1254967291) (411041797) (18800005)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;(10000100011111111111101100011110) (-897551398) (-2071987426) (-7-11-800-4-14-2)   ;(11011000100000000000000000000011) (-442810479) (-662700029) (-2-7-7-15-15-15-15-13)   ;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000001011000100110) (2000013046) (268441126) (10001626)   ;
;144;(00000100000000000000001100000100) (400001404) (67109636) (4000304)    ;(00000000000000000001010000000110) (12006) (5126) (1406)   ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(10000000101000011000000000111010) (-1285026762) (-2136899526) (-7-15-5-14-7-15-12-6)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;
;152;(00010100001000011100100000111010) (-1884623224) (337758266) (1421C83A)    ;(00000100010000001111101000000100) (420175004) (71367172) (440FA04)   ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000001011100100110) (2000013446) (268441382) (10001726)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;
;160;(11110000000000000101000010000000) (-1777727600) (-268414848) (-15-15-15-10-15-80)    ;(11110000000000000101000111000000) (-1777727100) (-268414528) (-15-15-15-10-14-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(10001100011111111111111111000100) (102450870) (-1937768508) (-7-3-8000-3-12)   ;(10001000001111111111010100011110) (-317554398) (-2009074402) (-7-7-1200-10-14-2)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(11010100001000000000000100000101) (-1072810077) (-736100091) (-2-11-13-15-15-14-15-11)   ;(11110000000000000100001101000000) (-1777736300) (-268418240) (-15-15-15-11-12-120)   ;
;168;(10000100000000000011111111001100) (-935289120) (-2080358452) (-7-11-15-15-120-3-4)    ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10000000000000000000001100100110) (-1335325388) (-2147482842) (-7-15-15-15-15-12-13-10)   ;(11110000000000000100111110000000) (-1777730200) (-268415104) (-15-15-15-110-80)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000110000000110) (6006) (3078) (C06)   ;
;176;(00000001000000000001111010000100) (100017204) (16785028) (1001E84)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000001111111101000000100110) (2017750046) (272617510) (103FD026)   ;(00000000001111111110111100000110) (17767406) (4189958) (3FEF06)   ;(00000001000000000001010000000100) (100012004) (16782340) (1001404)   ;(00000001010000001000000000000100) (120100004) (21004292) (1408004)   ;
;184;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000001111111110101000011110) (2017765036) (272624158) (103FEA1E)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)   ;(11011100010000000000001000010111) (-62809455) (-599784937) (-2-3-11-15-15-13-14-9)   ;(11011100000000000000000100010111) (-82810055) (-603979497) (-2-3-15-15-15-14-14-9)   ;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)   ;
;192;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11010000101000000000000100000011) (-1432810079) (-794820349) (-2-15-5-15-15-14-15-13)   ;(11011110111111111111100000000100) (194963522) (-553650172) (-2-1000-7-15-12)   ;(11011101010000000000010100010101) (37191943) (-583006955) (-2-2-11-15-15-10-14-11)   ;(00010000100000000000001000001100) (2040001014) (276824588) (1080020C)   ;(11011101000000000000010000010101) (17191543) (-587201515) (-2-2-15-15-15-11-14-11)   ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;
;200;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)    ;(11011111110000000000011100010101) (277192943) (-541063403) (-20-3-15-15-8-14-11)   ;(11011101100000000000011000010101) (57192543) (-578812395) (-2-2-7-15-15-9-14-11)   ;(11011100110000000000001100010101) (-22809057) (-591396075) (-2-3-3-15-15-12-14-11)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00110000001001011000100000111010) (1716336776) (807766074) (3025883A)   ;(00111000001010011000100000111010) (-1577630520) (942245946) (3829883A)   ;
;208;(00110000001000111000100000111010) (1715736776) (807635002) (3023883A)    ;(00111000001010111000100000111010) (-1577230520) (942377018) (382B883A)   ;(00010000000000000000000100011110) (2000000436) (268435742) (1000011E)   ;(00101000000010101001001001111010) (707543876) (671781498) (280A927A)   ;(00000001000000000001010001000100) (100012104) (16782404) (1001444)   ;(11110000000000000000010111000000) (-1777775100) (-268433984) (-15-15-15-15-10-40)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;
;216;(00000100000000000000000001000100) (400000104) (67108932) (4000044)    ;(00000000000000000010000100000110) (20406) (8454) (2106)   ;(00000100110000001111101000000100) (460175004) (79755780) (4C0FA04)   ;(00000101100000000011111111000100) (540037704) (92291012) (5803FC4)   ;(11110000000000000101001011000000) (-1777726500) (-268414272) (-15-15-15-10-13-40)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010101100000000000010000011110) (-1754965260) (360711198) (1580041E)   ;
;224;(10011100111111111111111111000100) (2142450870) (-1660944444) (-6-30000-3-12)    ;(10011000101111111111111111001100) (1722450880) (-1732247604) (-6-7-4000-3-4)   ;(00010000001111111111100100011110) (2017774436) (272627998) (103FF91E)   ;(00000000001111111111010000000110) (17772006) (4191238) (3FF406)   ;(00000000110000000011111110000100) (60037604) (12599172) (C03F84)   ;(00010000111111111111001000011110) (2077771036) (285209118) (10FFF21E)   ;(00000000100000001000000010000100) (40100204) (8421508) (808084)   ;(00010100101001011100100000111010) (-1843623224) (346409018) (14A5C83A)   ;
;232;(10010101001001011100100000111010) (1176017238) (-1792686022) (-6-10-13-10-3-7-12-6)    ;(10001000101111111111111111001100) (-277549120) (-2000683060) (-7-7-4000-3-4)   ;(00010000000000000000001100011110) (2000001436) (268436254) (1000031E)   ;(10101100001010111000100000111010) (-217590058) (-1406433222) (-5-3-13-4-7-7-12-6)   ;(10101101011111111111111111001100) (-92516416) (-1384120372) (-5-2-8000-3-4)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10001100011111111111111111000100) (102450870) (-1937768508) (-7-3-8000-3-12)   ;
;240;(00000000001111111111100000000110) (17774006) (4192262) (3FF806)    ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10000000100000000000000000000101) (-1295326829) (-2139095035) (-7-15-7-15-15-15-15-11)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;(10000000101111111111111111001100) (-1277549120) (-2134900788) (-7-15-4000-3-4)   ;(10101000101111111111101100011110) (-572518694) (-1463813346) (-5-7-400-4-14-2)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10010100101111111111111111000100) (1122450870) (-1799356476) (-6-11-4000-3-12)   ;
;248;(10010000101111111111111111001100) (722450880) (-1866465332) (-6-15-4000-3-4)    ;(00010000001111111111110000011110) (2017776036) (272628766) (103FFC1E)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(11110000000000000100001101000000) (-1777736300) (-268418240) (-15-15-15-11-12-120)   ;(11110000000000000100011100000000) (-1777734400) (-268417280) (-15-15-15-11-900)   ;(10000000000001011000100000111010) (-1334022762) (-2147121094) (-7-15-15-10-7-7-12-6)   ;(11011111110000000000011100010111) (277192945) (-541063401) (-20-3-15-15-8-14-9)   ;(11011101100000000000011000010111) (57192545) (-578812393) (-2-2-7-15-15-9-14-9)   ;
;256;(11011101010000000000010100010111) (37191945) (-583006953) (-2-2-11-15-15-10-14-9)    ;(11011101000000000000010000010111) (17191545) (-587201513) (-2-2-15-15-15-11-14-9)   ;(11011100110000000000001100010111) (-22809055) (-591396073) (-2-3-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000100000000100) (177193522) (-557840380) (-2-1-3-15-15-7-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;264;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)    ;(11010000001000000000001000010101) (-1472809457) (-803208683) (-2-15-13-15-15-13-14-11)   ;(00000000110000001011111111000100) (60137704) (12632004) (C0BFC4)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000100000000100000000000100) (40040004) (8404996) (804004)   ;(11010000101000000000001000010101) (-1432809457) (-794820075) (-2-15-5-15-15-13-14-11)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;
;272;(00000000110000001111111111000100) (60177704) (12648388) (C0FFC4)    ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000110000000000000000110111) (2060000067) (281018423) (10C00037)   ;(00011000110000001000000000001100) (-1234867282) (415268876) (18C0800C)   ;(00011000001111111111110000100110) (-1277191250) (406846502) (183FFC26)   ;(11010000111000000000001000010111) (-1412809455) (-790625769) (-2-15-1-15-15-13-14-9)   ;
;280;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)    ;(00100000110010001011000000111010) (-232837224) (550023226) (20C8B03A)   ;(00010001000000000000000000110101) (2100000065) (285212725) (11000035)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000110000000000000000110111) (2060000067) (281018423) (10C00037)   ;(00011000110000001000000000001100) (-1234867282) (415268876) (18C0800C)   ;(00011000001111111111110000100110) (-1277191250) (406846502) (183FFC26)   ;
;288;(11010000111000000000001000010111) (-1412809455) (-790625769) (-2-15-1-15-15-13-14-9)    ;(00011000110000000011111111010100) (-1234929572) (415252436) (18C03FD4)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000110000001000000000001100) (2060100014) (281051148) (10C0800C)   ;(00011000001111111111110000100110) (-1277191250) (406846502) (183FFC26)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;296;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)    ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000100000010000000000001100) (2040200014) (276889612) (1081000C)   ;(00010000000001010000000000111010) (2001200072) (268763194) (1005003A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000000100101000000000) (-1777733000) (-268416512) (-15-15-15-11-600)   ;
;304;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)    ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000100000100000000000001100) (2040400014) (276955148) (1082000C)   ;(00010000000001010000000000111010) (2001200072) (268763194) (1005003A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;
;312;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000000000110010000100) (60006204) (12586116) (C00C84)   ;(00010000110000000000000100110101) (2060000465) (281018677) (10C00135)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;
;320;(00010000110000000000000100110101) (2060000465) (281018677) (10C00135)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000101001110001000000010100) (51610024) (10948628) (A71014)   ;(00100000100010010011100000111010) (-252733224) (545863738) (2089383A)   ;(11010000111000000000001100010111) (-1412809055) (-790625513) (-2-15-1-15-15-12-14-9)   ;(00011001000000000000001000110101) (-1194966231) (419430965) (19000235)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;
;328;(00010000100000000000001000110111) (2040001067) (276824631) (10800237)    ;(00010000000001001100000000111010) (2001140072) (268746810) (1004C03A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000111110100000000100) (60764004) (12838916) (C3E804)   ;(00010000110000000000001000110101) (2060001065) (281018933) (10C00235)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000100000000000001000110111) (2040001067) (276824631) (10800237)   ;
;336;(00010000001111111111110100011110) (2017776436) (272629022) (103FFD1E)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;(00010000100000010000000000000100) (2040200004) (276889604) (10810004)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11010000101000000000001100010101) (-1432809057) (-794819819) (-2-15-5-15-15-12-14-11)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;
;344;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)    ;(00010000100000001000000000001100) (2040100014) (276856844) (1080800C)   ;(00010000001111111111110000100110) (2017776046) (272628774) (103FFC26)   ;(11110000000000000100001101000000) (-1777736300) (-268418240) (-15-15-15-11-12-120)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000000100111010000001) (-1777730577) (-268415359) (-15-15-15-11-1-7-15)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;
;352;(11011001010000000000000000010101) (-362810457) (-650117099) (-2-6-11-15-15-15-14-11)    ;(11011001100000000000000100010101) (-342810057) (-645922539) (-2-6-7-15-15-14-14-11)   ;(11011001110000000000001000010101) (-322809457) (-641727979) (-2-6-3-15-15-13-14-11)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111001000000100) (194960522) (-553651708) (-2-1000-13-15-12)   ;(11011101000000000000100000010101) (17193543) (-587200491) (-2-2-15-15-15-7-14-11)   ;
;360;(11011111110000000000110100010101) (277195943) (-541061867) (-20-3-15-15-2-14-11)    ;(11011111000000000000110000010101) (217195543) (-553645035) (-20-15-15-15-3-14-11)   ;(11011101110000000000101100010101) (77194943) (-574616811) (-2-2-3-15-15-4-14-11)   ;(11011101100000000000101000010101) (57194543) (-578811371) (-2-2-7-15-15-5-14-11)   ;(11011101010000000000100100010101) (37193943) (-583005931) (-2-2-11-15-15-6-14-11)   ;(11011100110000000000011100010101) (-22807057) (-591395051) (-2-3-3-15-15-8-14-11)   ;(11011100100000000000011000010101) (-42807457) (-595589611) (-2-3-7-15-15-9-14-11)   ;(11011100010000000000010100010101) (-62808057) (-599784171) (-2-3-11-15-15-10-14-11)   ;
;368;(11011100000000000000010000010101) (-82808457) (-603978731) (-2-3-15-15-15-11-14-11)    ;(00000101000001000000000000110100) (501000064) (84148276) (5040034)   ;(10100101000000000001100000000100) (-1130280126) (-1526720508) (-5-10-15-15-14-7-15-12)   ;(10100000000000000000000000110101) (-1630294065) (-1610612683) (-5-15-15-15-15-15-12-11)   ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011111101100000100) (-193591892) (554040068) (2105FB04)   ;(11110000000000001011111111000000) (-1777640100) (-268386368) (-15-15-15-40-40)   ;(00010000000000001011000000011110) (2000130036) (268480542) (1000B01E)   ;
;376;(00000001000000111100000000110100) (100740064) (17023028) (103C034)    ;(00100001000001011101100100000100) (-193612892) (554031364) (2105D904)   ;(11110000000000001110010100000000) (-1777615400) (-268376832) (-15-15-15-1-1100)   ;(00010000000000001010110000011110) (2000126036) (268479518) (1000AC1E)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(11110000000000010011010011000000) (-1777545500) (-268356416) (-15-15-14-12-11-40)   ;(00010000000000001010100100011110) (2000124436) (268478750) (1000A91E)   ;(00000100000000111100000000110100) (400740064) (67354676) (403C034)   ;
;384;(10000100000001011110011000000100) (-933963830) (-2079988220) (-7-11-15-10-1-9-15-12)    ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(00000001010000000000110100000100) (120006404) (20974852) (1400D04)   ;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)   ;(11110000000000010001110001000000) (-1777561700) (-268362688) (-15-15-14-14-3-120)   ;(10000000001011011000100000111010) (-1322022762) (-2144499654) (-7-15-13-2-7-7-12-6)   ;(00010000000000001010000100011110) (2000120436) (268476702) (1000A11E)   ;(10000001000000000000000000000011) (-1235326831) (-2130706429) (-7-14-15-15-15-15-15-13)   ;
;392;(00000000100000000001111111000100) (40017704) (8396740) (801FC4)    ;(00100000100000001001111000011110) (-254850260) (545299998) (20809E1E)   ;(10000001000000000000000001000011) (-1235326731) (-2130706365) (-7-14-15-15-15-15-11-13)   ;(00000000100000000001000101000100) (40010504) (8393028) (801144)   ;(00100000100000001001101100011110) (-254851860) (545299230) (20809B1E)   ;(10000001000000000000000010000011) (-1235326631) (-2130706301) (-7-14-15-15-15-15-7-13)   ;(00000000100000000001001100000100) (40011404) (8393476) (801304)   ;(00100000100000001001100000011110) (-254853260) (545298462) (2080981E)   ;
;400;(10000001000000000000000011000011) (-1235326531) (-2130706237) (-7-14-15-15-15-15-3-13)    ;(00000000100000000001000110000100) (40010604) (8393092) (801184)   ;(00100000100000001001010100011110) (-254854860) (545297694) (2080951E)   ;(10000001000000000000010001000011) (-1235324731) (-2130705341) (-7-14-15-15-15-11-11-13)   ;(10000000100000000000010000000011) (-1295324831) (-2139094013) (-7-15-7-15-15-11-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;
;408;(00100000100000001000111100011110) (-254859860) (545296158) (20808F1E)    ;(10000001000000000000010011000011) (-1235324531) (-2130705213) (-7-14-15-15-15-11-3-13)   ;(10000000100000000000010010000011) (-1295324631) (-2139093885) (-7-15-7-15-15-11-7-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)   ;(00000000100000000001110001000100) (40016104) (8395844) (801C44)   ;(00100000100000001000100100011110) (-254862860) (545294622) (2080891E)   ;(10000001000000000000011001000011) (-1235323731) (-2130704829) (-7-14-15-15-15-9-11-13)   ;
;416;(10000000100000000000011010000011) (-1295323631) (-2139093373) (-7-15-7-15-15-9-7-13)    ;(10000101010000000000011011000011) (-815323531) (-2059401533) (-7-10-11-15-15-9-3-13)   ;(10000001010000000000011000000011) (-1215323831) (-2126510589) (-7-14-11-15-15-9-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(10000100110000000000101001000011) (-875321731) (-2067789245) (-7-11-3-15-15-5-11-13)   ;(10101000001010101001011000111010) (-617781058) (-1473604038) (-5-7-13-5-6-9-12-6)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;
;424;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)    ;(10101000101010101011000000111010) (-577764058) (-1465208774) (-5-7-5-5-4-15-12-6)   ;(10011000001001101001001000111010) (1676184238) (-1742302662) (-6-7-13-9-6-13-12-6)   ;(10000000100000000000101000000011) (-1295321831) (-2139092477) (-7-15-7-15-15-5-15-13)   ;(10000000001001011000100000111010) (-1324022762) (-2145023942) (-7-15-13-10-7-7-12-6)   ;(00000100010000000000000001000100) (420000104) (71303236) (4400044)   ;(10011000101001101011000000111010) (1716203238) (-1733906374) (-6-7-5-9-4-15-12-6)   ;(00000100000000111100000000110100) (400740064) (67354676) (403C034)   ;
;432;(10000100000001011111001100000100) (-933955430) (-2079984892) (-7-11-15-100-12-15-12)    ;(00000101110000111100000000110100) (560740064) (96714804) (5C3C034)   ;(00000111000111111111111111000100) (707777704) (119537604) (71FFFC4)   ;(00000000000000000110110000000110) (66006) (27654) (6C06)   ;(10011000000010011000100000111010) (1666977238) (-1744205766) (-6-7-15-6-7-7-12-6)   ;(11110000000000010011010011000000) (-1777545500) (-268356416) (-15-15-14-12-11-40)   ;(00010000000000000111000100011110) (2000070436) (268464414) (1000711E)   ;(10010001010000000000101011000011) (784678469) (-1858073917) (-6-14-11-15-15-5-3-13)   ;
;440;(10010000100000000000101010000011) (704678369) (-1870656893) (-6-15-7-15-15-5-7-13)    ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011111001100000100) (-193595892) (554038020) (2105F304)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)   ;(00101000100010101011000000111010) (747562776) (680177722) (288AB03A)   ;(11110000000000010001110001000000) (-1777561700) (-268362688) (-15-15-14-14-3-120)   ;(00010000000000000110100000011110) (2000064036) (268462110) (1000681E)   ;
;448;(10010000100000000000101011000011) (704678469) (-1870656829) (-6-15-7-15-15-5-3-13)    ;(10010001000000000000101010000011) (764678369) (-1862268285) (-6-14-15-15-15-5-7-13)   ;(10000001010000000000000001000011) (-1215326731) (-2126512061) (-7-14-11-15-15-15-11-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10000001100000000000000000000011) (-1195326831) (-2122317821) (-7-14-7-15-15-15-15-13)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(10000001000000000000000010000011) (-1235326631) (-2130706301) (-7-14-15-15-15-15-7-13)   ;
;456;(10011000101001111000100000111010) (1716377238) (-1733851078) (-6-7-5-8-7-7-12-6)    ;(10000000100000000000000011000011) (-1295326531) (-2139094845) (-7-15-7-15-15-15-3-13)   ;(00100000000010001001010000111010) (-292855224) (537433146) (2008943A)   ;(00101001100010101011000000111010) (847562776) (696954938) (298AB03A)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;
;464;(00010000110000000000001000100110) (2060001046) (281018918) (10C00226)    ;(10001100010000000000000001000100) (84673270) (-1941962684) (-7-3-11-15-15-15-11-12)   ;(00000000000000000100110100000110) (46406) (19718) (4D06)   ;(10000001010000000000010001000011) (-1215324731) (-2126511037) (-7-14-11-15-15-11-11-13)   ;(10000001000000000000010010000011) (-1235324631) (-2130705277) (-7-14-15-15-15-11-7-13)   ;(10000000100000000000010011000011) (-1295324531) (-2139093821) (-7-15-7-15-15-11-3-13)   ;(10000001100000000000010000000011) (-1195324831) (-2122316797) (-7-14-7-15-15-11-15-13)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;
;472;(00100000000010001001010000111010) (-292855224) (537433146) (2008943A)    ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00101001100010101011000000111010) (847562776) (696954938) (298AB03A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00010000001111111111001100100110) (2017771446) (272626470) (103FF326)   ;(10000001010000000000001001000011) (-1215325731) (-2126511549) (-7-14-11-15-15-13-11-13)   ;(10000001000000000000001010000011) (-1235325631) (-2130705789) (-7-14-15-15-15-13-7-13)   ;
;480;(10000000100000000000001011000011) (-1295325531) (-2139094333) (-7-15-7-15-15-13-3-13)    ;(10000001100000000000001000000011) (-1195325831) (-2122317309) (-7-14-7-15-15-13-15-13)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;(00100000000010001001010000111010) (-292855224) (537433146) (2008943A)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00101001100010101011000000111010) (847562776) (696954938) (298AB03A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;
;488;(00010101110000000011111100100110) (-1734929850) (364920614) (15C03F26)    ;(10000001000000000000000101000011) (-1235326331) (-2130706109) (-7-14-15-15-15-14-11-13)   ;(10000000100000000000000110000011) (-1295326231) (-2139094653) (-7-15-7-15-15-14-7-13)   ;(10000001010000000000000100000011) (-1215326431) (-2126511869) (-7-14-11-15-15-14-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;
;496;(10000001000000000000000111000011) (-1235326131) (-2130705981) (-7-14-15-15-15-14-3-13)    ;(00100000000010001001011000111010) (-292854224) (537433658) (2008963A)   ;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)   ;(11110000000000010011010011000000) (-1777545500) (-268356416) (-15-15-14-12-11-40)   ;(00010000000000000011001100011110) (2000031436) (268448542) (1000331E)   ;(10000001000000000000001001000011) (-1235325731) (-2130705853) (-7-14-15-15-15-13-11-13)   ;(10000000100000000000001010000011) (-1295325631) (-2139094397) (-7-15-7-15-15-13-7-13)   ;(10000010000000000000001011000011) (-1135325531) (-2113928509) (-7-13-15-15-15-13-3-13)   ;
;504;(10000001010000000000001000000011) (-1215325831) (-2126511613) (-7-14-11-15-15-13-15-13)    ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(01000000000100001001011000111010) (-2143370576) (1074828858) (4010963A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(10000001000000000000010001000011) (-1235324731) (-2130705341) (-7-14-15-15-15-11-11-13)   ;(01000000100100001011000000111010) (-2103353576) (1083224122) (4090B03A)   ;
;512;(10000000100000000000010010000011) (-1295324631) (-2139093885) (-7-15-7-15-15-11-7-13)    ;(10000001110000000000010011000011) (-1175324531) (-2118122301) (-7-14-3-15-15-11-3-13)   ;(10000001010000000000010000000011) (-1215324831) (-2126511101) (-7-14-11-15-15-11-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00111000000011101001011000111010) (-1586421520) (940480058) (380E963A)   ;(00100001010010001011000000111010) (-172837224) (558411834) (2148B03A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;
;520;(01000010001000000000000000110100) (-1937483584) (1109393460) (42200034)    ;(00111000100011101011000000111010) (-1546404520) (948875322) (388EB03A)   ;(00000000000000000001001100000110) (11406) (4870) (1306)   ;(11100001110000000000001100101110) (677190974) (-507509970) (-1-14-3-15-15-12-13-2)   ;(00111001111000000000000000000100) (-1419934588) (970981380) (39E00004)   ;(00000010011000000000000000000100) (230000004) (39845892) (2600004)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00111000000100111000100000111010) (-1585230520) (940804154) (3813883A)   ;
;528;(00000000000011111000100000111010) (3704072) (1017914) (F883A)    ;(01001010011111111111111111001100) (-909705934) (1249902540) (4A7FFFCC)   ;(01000000000010011000100000111010) (-2145179576) (1074366522) (4009883A)   ;(01001000000010111000100000111010) (-1144779576) (1208715322) (480B883A)   ;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)   ;(11011001110000000000000100010101) (-322810057) (-641728235) (-2-6-3-15-15-14-14-11)   ;(11011010000000000000001000010101) (-282809457) (-637533675) (-2-5-15-15-15-13-14-11)   ;(11011010010000000000001100010101) (-262809057) (-633339115) (-2-5-11-15-15-12-14-11)   ;
;536;(11110000000000010001110001000000) (-1777561700) (-268362688) (-15-15-14-14-3-120)    ;(11011001110000000000000100010111) (-322810055) (-641728233) (-2-6-3-15-15-14-14-9)   ;(11011010000000000000001000010111) (-282809455) (-637533673) (-2-5-15-15-15-13-14-9)   ;(11011010010000000000001100010111) (-262809055) (-633339113) (-2-5-11-15-15-12-14-9)   ;(00010000000000000000101100011110) (2000005436) (268438302) (10000B1E)   ;(01000010010100011000100000111010) (-1923179576) (1112639546) (4251883A)   ;(00111000001111111110110000011110) (-1572168556) (943713310) (383FEC1E)   ;(00000000001111111011000100000110) (17730406) (4174086) (3FB106)   ;
;544;(10110000100000000000101101000011) (409711373) (-1333785789) (-4-15-7-15-15-4-11-13)    ;(10110001000000000000101100000011) (469711273) (-1325397245) (-4-14-15-15-15-4-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00010100011111111000111100001110) (-1857259880) (343904014) (147F8F0E)   ;(11110000000000010101110000000000) (-1777522000) (-268346368) (-15-15-14-10-400)   ;(11110000000000010101110001000000) (-1777521700) (-268346304) (-15-15-14-10-3-120)   ;(10101000001111101110100000111010) (-612730058) (-1472272326) (-5-7-12-1-1-7-12-6)   ;
;552;(00000100001111111111111111000100) (417777704) (71303108) (43FFFC4)    ;(10100000000000000000000000110101) (-1630294065) (-1610612683) (-5-15-15-15-15-15-12-11)   ;(00000001000000000011001000000100) (100031004) (16790020) (1003204)   ;(11110000000000000101000010000000) (-1777727600) (-268414848) (-15-15-15-10-15-80)   ;(11110000000000000101000111000000) (-1777727100) (-268414528) (-15-15-15-10-14-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(10100100000000000000000000110101) (-1230294065) (-1543503819) (-5-11-15-15-15-15-12-11)   ;(00000001000000000100101100000100) (100045404) (16796420) (1004B04)   ;
;560;(11110000000000000101000010000000) (-1777727600) (-268414848) (-15-15-15-10-15-80)    ;(11110000000000000101000111000000) (-1777727100) (-268414528) (-15-15-15-10-14-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(11010000111000000000010000010111) (-1412808455) (-790625257) (-2-15-1-15-15-11-14-9)   ;(00100001001111111111111110000100) (-177189692) (557842308) (213FFF84)   ;(00011000100000000000001000010111) (-1254966269) (411042327) (18800217)   ;(00010000101111111111111110000100) (2057777604) (281018244) (10BFFF84)   ;
;568;(00100000100000000000010100101110) (-254964840) (545260846) (2080052E)    ;(00011000100000000000000010000011) (-1254967093) (411041923) (18800083)   ;(00011000110000000000010100010111) (-1234964869) (415237399) (18C00517)   ;(00100000100001010011100000111010) (-253733224) (545601594) (2085383A)   ;(00010000110001011000100000111010) (2061304072) (281380922) (10C5883A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;576;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)    ;(00100000100000000000001000010111) (-254966269) (545260055) (20800217)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00100000000000000000000000001101) (-294967281) (536870925) (2000000D)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(11010000111000000000010000010111) (-1412808455) (-790625257) (-2-15-1-15-15-11-14-9)   ;
;584;(00010001000000000001000100100110) (2100010446) (285217062) (11001126)    ;(00011001010000000000001000010111) (-1174966269) (423625239) (19400217)   ;(00010001010000000000111000101110) (2120007056) (289410606) (11400E2E)   ;(00010000000000000000010000011110) (2000002036) (268436510) (1000041E)   ;(00011001010000000000000000000011) (-1174967293) (423624707) (19400003)   ;(00000001000000000000000011000100) (100000304) (16777412) (10000C4)   ;(00101001000000000000000100011110) (805033140) (687866142) (2900011E)   ;(00011000100000000000010000010111) (-1254965269) (411042839) (18800417)   ;
;592;(10000000100000000000001100010101) (-1295325409) (-2139094251) (-7-15-7-15-15-12-14-11)    ;(00010000000000000000001100100110) (2000001446) (268436262) (10000326)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11110000000000001000110100000000) (-1777671400) (-268399360) (-15-15-15-7-300)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00011000100000000000010000010111) (-1254965269) (411042839) (18800417)   ;(10000000100000000000010000010101) (-1295324809) (-2139093995) (-7-15-7-15-15-11-14-11)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;
;600;(00000000000000000000000100000110) (406) (262) (106)    ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;(11011100010000000000001000010101) (-62809457) (-599784939) (-2-3-11-15-15-13-14-11)   ;
;608;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)    ;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)   ;(11011100110000000000010000010101) (-22808457) (-591395819) (-2-3-3-15-15-11-14-11)   ;(11011100100000000000001100010101) (-42809057) (-595590379) (-2-3-7-15-15-12-14-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(11010100011000000000010000010111) (-1052808455) (-731905001) (-2-11-9-15-15-11-14-9)   ;(00010001000000000000001000110110) (2100001066) (285213238) (11000236)   ;
;616;(00000000100000000000000001000100) (40000104) (8388676) (800044)    ;(00000000000000000101000100000110) (50406) (20742) (5106)   ;(10001000110000000000001000010111) (-275325807) (-2000682473) (-7-7-3-15-15-13-14-9)   ;(00100000111111111111110000101110) (-217191240) (553647150) (20FFFC2E)   ;(10001100100000000000000000000011) (104673169) (-1937768445) (-7-3-7-15-15-15-15-13)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;(10010001110000000010011100100110) (824696612) (-1849678042) (-6-14-3-15-13-8-13-10)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;
;624;(10010000110000000011001100100110) (724704612) (-1866452186) (-6-15-3-15-12-12-13-10)    ;(10010000100000000100100100011110) (704717602) (-1870640866) (-6-15-7-15-11-6-14-2)   ;(00100001101111111111111111001100) (-137189582) (566230988) (21BFFFCC)   ;(00110000000011001101000001111010) (1708182876) (806146170) (300CD07A)   ;(10001001010000000000001100010111) (-215325407) (-1992293609) (-7-6-11-15-15-12-14-9)   ;(00000000100000000111111111000100) (40077704) (8421316) (807FC4)   ;(00110001000011011000100000111010) (1808336776) (822970426) (310D883A)   ;(00110100111111111111111111001100) (-2112156878) (889192396) (34FFFFCC)   ;
;632;(10011000001001101101001001111010) (1676224338) (-1742286214) (-6-7-13-9-2-13-8-6)    ;(00110001100000000111111111001100) (1845110418) (830504908) (31807FCC)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(10011001010010111000100000111010) (1787377238) (-1723103174) (-6-6-11-4-7-7-12-6)   ;(00110000100000000000100000100110) (1745036750) (813697062) (30800826)   ;(00000000000000000001000000000110) (10006) (4102) (1006)   ;(11011000100000000000000001000011) (-442810379) (-662699965) (-2-7-7-15-15-15-11-13)   ;(11011000110000000000000000000011) (-422810479) (-658505725) (-2-7-3-15-15-15-15-13)   ;
;640;(10000100000000000000000001001100) (-935326720) (-2080374708) (-7-11-15-15-15-15-11-4)    ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(10000000000000000000110100011110) (-1335320398) (-2147480290) (-7-15-15-15-15-2-14-2)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10010000000011111000100000111010) (668377238) (-1878030278) (-6-15-150-7-7-12-6)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000001111111110000000011110) (2017760036) (272621598) (103FE01E)   ;
;648;(10001001010000000000001100010111) (-215325407) (-1992293609) (-7-6-11-15-15-12-14-9)    ;(11011001000000000000000001000100) (-382810378) (-654311356) (-2-6-15-15-15-15-11-12)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00101001010000000000000001000100) (825032808) (692060228) (29400044)   ;(00101100110010111000100000111010) (1167736776) (751536186) (2CCB883A)   ;(10010000000011111000100000111010) (668377238) (-1878030278) (-6-15-150-7-7-12-6)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000001111111110111000100110) (2017767046) (272625190) (103FEE26)   ;
;656;(00000000001111111101011100000110) (17753406) (4183814) (3FD706)    ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000000001001101000100111010) (2001150472) (268751162) (1004D13A)   ;(00000000000000000010011100000110) (23406) (9990) (2706)   ;(00010000100000111111111111001100) (2040777714) (277086156) (1083FFCC)   ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(00100000000010101101001000111010) (-292416224) (537580090) (200AD23A)   ;(10001000100000000000001100010111) (-295325407) (-2004876521) (-7-7-7-15-15-12-14-9)   ;
;664;(00100001100000000011111111001100) (-154929582) (562053068) (21803FCC)    ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00101000100010111000100000111010) (747736776) (680233018) (288B883A)   ;(10010000000011111000100000111010) (668377238) (-1878030278) (-6-15-150-7-7-12-6)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000001111111100100100011110) (2017744436) (272615710) (103FC91E)   ;(11011000100000000000000001000011) (-442810379) (-662699965) (-2-7-7-15-15-15-11-13)   ;
;672;(11011000110000000000000000000011) (-422810479) (-658505725) (-2-7-3-15-15-15-15-13)    ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00000000000000000001011100000110) (13406) (5894) (1706)   ;(00100000000010101101000111111010) (-292416524) (537580026) (200AD1FA)   ;(10001000100000000000001100010111) (-295325407) (-2004876521) (-7-7-7-15-15-12-14-9)   ;(00100001100000000001111111001100) (-154949582) (562044876) (21801FCC)   ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;
;680;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)    ;(00101000100010111000100000111010) (747736776) (680233018) (288B883A)   ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;(00000001110000000000000100000100) (160000404) (29360388) (1C00104)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000001111111011101000011110) (2017735036) (272611870) (103FBA1E)   ;(11011000110000000000000011000011) (-422810179) (-658505533) (-2-7-3-15-15-15-3-13)   ;(11011000100000000000000010000011) (-442810279) (-662699901) (-2-7-7-15-15-15-7-13)   ;
;688;(00011000000001101001011000111010) (-1293454224) (403084858) (1806963A)    ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11011000110000000000000000000011) (-422810479) (-658505725) (-2-7-3-15-15-15-15-13)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(11011000110000000000000001000011) (-422810379) (-658505661) (-2-7-3-15-15-15-11-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;
;696;(00000000110001000000000000110100) (61000064) (12845108) (C40034)    ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(00010000110001000111000000111010) (2061070072) (281309242) (10C4703A)   ;(11011111110000000000010100010111) (277191945) (-541063913) (-20-3-15-15-10-14-9)   ;(11011100110000000000010000010111) (-22808455) (-591395817) (-2-3-3-15-15-11-14-9)   ;(11011100100000000000001100010111) (-42809055) (-595590377) (-2-3-7-15-15-12-14-9)   ;(11011100010000000000001000010111) (-62809455) (-599784937) (-2-3-11-15-15-13-14-9)   ;(11011100000000000000000100010111) (-82810055) (-603979497) (-2-3-15-15-15-14-14-9)   ;
;704;(11011110110000000000011000000100) (177192522) (-557840892) (-2-1-3-15-15-9-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(00000001100000000111111110000100) (140077604) (25198468) (1807F84)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;
;712;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)    ;(00101000001000111000100000111010) (715736776) (673417274) (2823883A)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000000000000010100100011110) (2000024436) (268445982) (1000291E)   ;(10000000110000000000000001000011) (-1275326731) (-2134900669) (-7-15-3-15-15-15-11-13)   ;(10000000100000000000000000000011) (-1295326831) (-2139095037) (-7-15-7-15-15-15-15-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;
;720;(00011000111111111111111111001100) (-1217189582) (419430348) (18FFFFCC)    ;(00011000111000000000000000011100) (-1224967262) (417333276) (18E0001C)   ;(00011000111000000000000000000100) (-1224967292) (417333252) (18E00004)   ;(00000000101010101001010101000100) (52512504) (11179332) (AA9544)   ;(00011000100000000010001000011110) (-1254946260) (411050526) (1880221E)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(00000001100000000000110110000100) (140006604) (25169284) (1800D84)   ;
;728;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)    ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000000000000000100100011110) (2000004436) (268437790) (1000091E)   ;(10000000110000000000000001000011) (-1275326731) (-2134900669) (-7-15-3-15-15-15-11-13)   ;(10000000100000000000000000000011) (-1295326831) (-2139095037) (-7-15-7-15-15-15-15-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(00011000111111111111111111001100) (-1217189582) (419430348) (18FFFFCC)   ;
;736;(00011000111000000000000000011100) (-1224967262) (417333276) (18E0001C)    ;(00011000111000000000000000000100) (-1224967292) (417333252) (18E00004)   ;(00000000100100000101000110000100) (44050604) (9458052) (905184)   ;(00011000100000000001010100100110) (-1254954850) (411047206) (18801526)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(00000001100000000001010010000100) (140012204) (25171076) (1801484)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;
;744;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)    ;(00010000000000000000100100011110) (2000004436) (268437790) (1000091E)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(10000000110000000000000000000011) (-1275326831) (-2134900733) (-7-15-3-15-15-15-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;
;752;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)    ;(00010000100100000101000110011000) (2044050630) (277893528) (10905198)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;
;760;(00000000000000000000000100000110) (406) (262) (106)    ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11011111110000000000001000010111) (277190545) (-541064681) (-20-3-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111001000000100) (194960522) (-553651708) (-2-1000-13-15-12)   ;
;768;(11011100000000000000100100010101) (-82806057) (-603977451) (-2-3-15-15-15-6-14-11)    ;(11011111110000000000110100010101) (277195943) (-541061867) (-20-3-15-15-2-14-11)   ;(11011100110000000000110000010101) (-22804457) (-591393771) (-2-3-3-15-15-3-14-11)   ;(11011100100000000000101100010101) (-42805057) (-595588331) (-2-3-7-15-15-4-14-11)   ;(11011100010000000000101000010101) (-62805457) (-599782891) (-2-3-11-15-15-5-14-11)   ;(11010000001000000000010000010101) (-1472808457) (-803208171) (-2-15-13-15-15-11-14-11)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00100000000000001000001000100110) (-294866250) (536904230) (20008226)   ;
;776;(11110000000000000001010100000000) (-1777765400) (-268430080) (-15-15-15-14-1100)    ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000001000000100011110) (2000100436) (268468510) (1000811E)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000001011000010000000) (-1777647600) (-268390272) (-15-15-15-4-15-80)   ;(00010001000000000011111111001100) (2100037714) (285229004) (11003FCC)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;
;784;(00100000110000000001101000011110) (-234952260) (549460510) (20C01A1E)    ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000110111110000100) (140067604) (25194372) (1806F84)   ;(00000001110000000000010000000100) (160002004) (29361156) (1C00404)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;792;(00000000000000000111010000000110) (72006) (29702) (7406)    ;(11011000100000000000000100000011) (-442810079) (-662699773) (-2-7-7-15-15-14-15-13)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000000100000000000000111000100) (40000704) (8389060) (8001C4)   ;(00000000000000000111000000000110) (70006) (28678) (7006)   ;(11011100010000000000001011000011) (-62809179) (-599784765) (-2-3-11-15-15-13-3-13)   ;(11011000100000000000001010000011) (-442809279) (-662699389) (-2-7-7-15-15-13-7-13)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;
;800;(10001000001000101001011000111010) (-324813762) (-2010999238) (-7-7-13-13-6-9-12-6)    ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(10001000101000101011000000111010) (-284796762) (-2002603974) (-7-7-5-13-4-15-12-6)   ;(11011000100000000000001000000011) (-442809479) (-662699517) (-2-7-7-15-15-13-15-13)   ;(10001000101000101011000000111010) (-284796762) (-2002603974) (-7-7-5-13-4-15-12-6)   ;(11011000100000000000001001000011) (-442809379) (-662699453) (-2-7-7-15-15-13-11-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10001000101000101011000000111010) (-284796762) (-2002603974) (-7-7-5-13-4-15-12-6)   ;
;808;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)    ;(11110000000000001011000010000000) (-1777647600) (-268390272) (-15-15-15-4-15-80)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000111111111110100000100110) (2077764046) (285206566) (10FFE826)   ;(00010000001111111110101100011110) (2017765436) (272624414) (103FEB1E)   ;
;816;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)    ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(00000001100000000000001101000100) (140001504) (25166660) (1800344)   ;(00000001110000000000100100000100) (160004404) (29362436) (1C00904)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000001111111110000100011110) (2017760436) (272621854) (103FE11E)   ;(11011100100000000000001010000011) (-42809279) (-595590525) (-2-3-7-15-15-13-7-13)   ;(11011000100000000000001001000011) (-442809379) (-662699453) (-2-7-7-15-15-13-11-13)   ;
;824;(10010000001001001001001000111010) (675784238) (-1876651462) (-6-15-13-11-6-13-12-6)    ;(10010000101001001011000000111010) (715803238) (-1868255174) (-6-15-5-11-4-15-12-6)   ;(10010000000000000000101000011110) (664678202) (-1879045602) (-6-15-15-15-15-5-14-2)   ;(11011100100000000000011010000011) (-42807279) (-595589501) (-2-3-7-15-15-9-7-13)   ;(11011000100000000000011001000011) (-442807379) (-662698429) (-2-7-7-15-15-9-11-13)   ;(10010000001001001001011000111010) (675786238) (-1876650438) (-6-15-13-11-6-9-12-6)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(10010000101001001011000000111010) (715803238) (-1868255174) (-6-15-5-11-4-15-12-6)   ;
;832;(11011000100000000000010111000011) (-442807779) (-662698557) (-2-7-7-15-15-10-3-13)    ;(10010000101001001011000000111010) (715803238) (-1868255174) (-6-15-5-11-4-15-12-6)   ;(11011000100000000000011000000011) (-442807479) (-662698493) (-2-7-7-15-15-9-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10010000101001001011000000111010) (715803238) (-1868255174) (-6-15-5-11-4-15-12-6)   ;(11011000100000000000000011000011) (-442810179) (-662699837) (-2-7-7-15-15-15-3-13)   ;(11011000110000000000000010000011) (-422810279) (-658505597) (-2-7-3-15-15-15-7-13)   ;(11011001000000000000000100000011) (-382810079) (-654311165) (-2-6-15-15-15-14-15-13)   ;
;840;(10010000101001010011100000111010) (715907238) (-1868220358) (-6-15-5-10-12-7-12-6)    ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(11011000100000000000000001000011) (-442810379) (-662699965) (-2-7-7-15-15-15-11-13)   ;(11011001010000000000000000000011) (-362810479) (-650117117) (-2-6-11-15-15-15-15-13)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(11011000100000000000000101000011) (-442809979) (-662699709) (-2-7-7-15-15-14-11-13)   ;(10001000111000111000100000111010) (-264622762) (-1998354374) (-7-7-1-12-7-7-12-6)   ;(10000100010000000000001100010101) (-915325409) (-2076179691) (-7-11-11-15-15-12-14-11)   ;
;848;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)    ;(10000001010000000000000010000101) (-1215326629) (-2126511995) (-7-14-11-15-15-15-7-11)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00010000001001111000100000111010) (2011704072) (271026234) (1027883A)   ;(10000000100000000000000100001101) (-1295326419) (-2139094771) (-7-15-7-15-15-14-15-3)   ;(11011000100000000000000111000011) (-442809779) (-662699581) (-2-7-7-15-15-14-3-13)   ;(11011001000000000000000110000011) (-382809879) (-654311037) (-2-6-15-15-15-14-7-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;
;856;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)    ;(00010000000000000000101000011110) (2000005036) (268438046) (10000A1E)   ;(11011001000000000000010110000011) (-382807879) (-654310013) (-2-6-15-15-15-10-7-13)   ;(11011000100000000000010101000011) (-442807979) (-662698685) (-2-7-7-15-15-10-11-13)   ;(00100000000010001001011000111010) (-292854224) (537433658) (2008963A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00100000100001001011000000111010) (-253837224) (545566778) (2084B03A)   ;(11011001000000000000010011000011) (-382808179) (-654310205) (-2-6-15-15-15-11-3-13)   ;
;864;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)    ;(11011001000000000000010100000011) (-382808079) (-654310141) (-2-6-15-15-15-10-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(10011100111111111111111111001100) (2142450880) (-1660944436) (-6-30000-3-4)   ;(10011000001001101101000100111010) (1676223638) (-1742286534) (-6-7-13-9-2-14-12-6)   ;(00010000110001011100100000111010) (2061344072) (281397306) (10C5C83A)   ;(00010100100010011100100000111010) (-1852623224) (344574010) (1489C83A)   ;
;872;(00100100110010011100100000111010) (167376776) (617203770) (24C9C83A)    ;(00101001010000000011111111001100) (825070418) (692076492) (29403FCC)   ;(11110000000000010101101100000000) (-1777522400) (-268346624) (-15-15-14-10-500)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(10000000100000000000001000010101) (-1295325809) (-2139094507) (-7-15-7-15-15-13-14-11)   ;(00000000110000111111110110000100) (60776604) (12844420) (C3FD84)   ;(00011000100000000000010000101110) (-1254965240) (411042862) (1880042E)   ;(00000000111111111111110110010100) (77776624) (16776596) (FFFD94)   ;
;880;(00011000100001011000000000111010) (-1253667224) (411402298) (1885803A)    ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(10000000100000000000000000000101) (-1295326829) (-2139095035) (-7-15-7-15-15-15-15-11)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000110000000000101100011110) (2060005436) (281021214) (10C00B1E)   ;
;888;(11011000110000000000100010000011) (-422806279) (-658503549) (-2-7-3-15-15-7-7-13)    ;(11011000100000000000100001000011) (-442806379) (-662697917) (-2-7-7-15-15-7-11-13)   ;(00011000000001101001011000111010) (-1293454224) (403084858) (1806963A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11011000110000000000011111000011) (-422806779) (-658503741) (-2-7-3-15-15-8-3-13)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(11011000110000000000100000000011) (-422806479) (-658503677) (-2-7-3-15-15-7-15-13)   ;
;896;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)    ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(10010100010001011000100000111010) (1085977238) (-1807382470) (-6-11-11-10-7-7-12-6)   ;(10001100111000111000100000111010) (135377238) (-1931245510) (-7-3-1-12-7-7-12-6)   ;(10001100101001011000100000111010) (115977238) (-1935308742) (-7-3-5-10-7-7-12-6)   ;(10000000100000000000010000010101) (-1295324809) (-2139093995) (-7-15-7-15-15-11-14-11)   ;(10000100100000000000010100010101) (-895324409) (-2071984875) (-7-11-7-15-15-10-14-11)   ;
;904;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)    ;(11010100001000000000010000010101) (-1072808457) (-736099307) (-2-11-13-15-15-11-14-11)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011111110000000000110100010111) (277195945) (-541061865) (-20-3-15-15-2-14-9)   ;(11011100110000000000110000010111) (-22804455) (-591393769) (-2-3-3-15-15-3-14-9)   ;(11011100100000000000101100010111) (-42805055) (-595588329) (-2-3-7-15-15-4-14-9)   ;
;912;(11011100010000000000101000010111) (-62805455) (-599782889) (-2-3-11-15-15-5-14-9)    ;(11011100000000000000100100010111) (-82806055) (-603977449) (-2-3-15-15-15-6-14-9)   ;(11011110110000000000111000000100) (177196522) (-557838844) (-2-1-3-15-15-1-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111110011000000100) (194952522) (-553654780) (-2-100-1-9-15-12)   ;(11011100010000000001000100010101) (-62800057) (-599781099) (-2-3-11-15-14-14-14-11)   ;(11010100011000000000010000010111) (-1052808455) (-731905001) (-2-11-9-15-15-11-14-9)   ;(11011100000000000001000000010101) (-82800457) (-603975659) (-2-3-15-15-14-15-14-11)   ;
;920;(11011111110000000001100100010101) (277203943) (-541058795) (-20-3-15-14-6-14-11)    ;(11011111000000000001100000010101) (217203543) (-553641963) (-20-15-15-14-7-14-11)   ;(11011101110000000001011100010101) (77202943) (-574613739) (-2-2-3-15-14-8-14-11)   ;(11011101100000000001011000010101) (57202543) (-578808299) (-2-2-7-15-14-9-14-11)   ;(11011101010000000001010100010101) (37201943) (-583002859) (-2-2-11-15-14-10-14-11)   ;(11011101000000000001010000010101) (17201543) (-587197419) (-2-2-15-15-14-11-14-11)   ;(11011100110000000001001100010101) (-22799057) (-591391979) (-2-3-3-15-14-12-14-11)   ;(11011100100000000001001000010101) (-42799457) (-595586539) (-2-3-7-15-14-13-14-11)   ;
;928;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)    ;(10001000000000001010111000100110) (-335199788) (-2013221338) (-7-7-15-15-5-1-13-10)   ;(10001000000000000000000001000101) (-335326729) (-2013265851) (-7-7-15-15-15-15-11-11)   ;(11011000100000000000110100000100) (-442804078) (-662696700) (-2-7-7-15-15-2-15-12)   ;(11011000100000000000100100010101) (-442806057) (-662697707) (-2-7-7-15-15-6-14-11)   ;(00000000110000000000100000000100) (60004004) (12584964) (C00804)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;
;936;(10000000100000000000000000000111) (-1295326827) (-2139095033) (-7-15-7-15-15-15-15-9)    ;(00010000111111111111110100100110) (2077776446) (285211942) (10FFFD26)   ;(00000000110000000000101111000100) (60005704) (12585924) (C00BC4)   ;(00010000110000000000000100011110) (2060000436) (281018654) (10C0011E)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;(10000000100000000000000000000011) (-1295326831) (-2139095037) (-7-15-7-15-15-15-15-13)   ;(11011000000000000000101000010101) (-482805457) (-671086059) (-2-7-15-15-15-5-14-11)   ;(00000000110000000000100000000100) (60004004) (12584964) (C00804)   ;
;944;(00011000100000000000010100110110) (-1254964830) (411043126) (18800536)    ;(11011000110010011000100000111010) (-420506410) (-657881030) (-2-7-3-6-7-7-12-6)   ;(11110000000000001001000000000000) (-1777670000) (-268398592) (-15-15-15-7000)   ;(11011000000000000000000000000101) (-482810477) (-671088635) (-2-7-15-15-15-15-15-11)   ;(00010000000000000111101000100110) (2000075046) (268466726) (10007A26)   ;(00000000000000001010111100000110) (127406) (44806) (AF06)   ;(00000100100000000000100000000100) (440004004) (75499524) (4800804)   ;(00000100110000000000100000000100) (460004004) (79693828) (4C00804)   ;
;952;(00000101000000000000101111000100) (500005704) (83889092) (5000BC4)    ;(11011001000000000000100100010111) (-382806055) (-654309097) (-2-6-15-15-15-6-14-9)   ;(00100000110000000000001011000100) (-234965992) (549454532) (20C002C4)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00010100100000000000000000000101) (-1854967291) (343932933) (14800005)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(00010000111111111111110100011110) (2077776436) (285211934) (10FFFD1E)   ;
;960;(00000000000001111000100000111010) (1704072) (493626) (7883A)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000001000000100) (140001004) (25166340) (1800204)   ;(00000010010000000000101110000100) (220005604) (37751684) (2400B84)   ;(00000010100000000000001000000100) (240001004) (41943556) (2800204)   ;(00000010110000000000011001000100) (260003104) (46138948) (2C00644)   ;(00101000100000000011111111001100) (745070418) (679493580) (28803FCC)   ;(10000000100001011000100000111010) (-1294022762) (-2138732486) (-7-15-7-10-7-7-12-6)   ;
;968;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)    ;(00101001010000000000000001000100) (825032808) (692060228) (29400044)   ;(00010001110000000011111111001100) (-2134929582) (297811916) (11C03FCC)   ;(10011001110000000000111000101110) (1824680222) (-1715466706) (-6-6-3-15-15-1-13-2)   ;(00111101000000000000110100100110) (-1089928146) (1023413542) (3D000D26)   ;(00110010000000000011111111001100) (1905070418) (838877132) (32003FCC)   ;(00111010010000001000010100100110) (-1369832146) (977306918) (3A408526)   ;(00011001110000000011111111001100) (-1134929582) (432029644) (19C03FCC)   ;
;976;(00111010000000000000100100101110) (-1389930136) (973080878) (3A00092E)    ;(00010001111111111110011111000100) (-2117203592) (301983684) (11FFE7C4)   ;(00111001110000000011111111001100) (-1429896878) (968900556) (39C03FCC)   ;(01011001110000000000000100110110) (1012516818) (1505755446) (59C00136)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00011001110000000011111111001100) (-1134929582) (432029644) (19C03FCC)   ;(00100001110011111000100000111010) (-131263224) (567248954) (21CF883A)   ;(00111000100000000000000000000101) (-1549934587) (947912709) (38800005)   ;
;984;(00011000110000000000000001000100) (-1234967192) (415236164) (18C00044)    ;(00000000001111111110110000000110) (17766006) (4189190) (3FEC06)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000100001110000) (2040004160) (276826224) (10800870)   ;(00101001010000000011111111001100) (825070418) (692076492) (29403FCC)   ;(00100000100000000000001011000101) (-254965991) (545260229) (208002C5)   ;(11011001000000000000100000000100) (-382806478) (-654309372) (-2-6-15-15-15-7-15-12)   ;(10000001011000011000100000111010) (-1205022762) (-2124314566) (-7-14-9-14-7-7-12-6)   ;
;992;(11110000000000001001000000000000) (-1777670000) (-268398592) (-15-15-15-7000)    ;(00010000000000000111110100011110) (2000076436) (268467486) (10007D1E)   ;(00000101010000000000001011000100) (520001304) (88081092) (54002C4)   ;(00000101100000000000000001000100) (540000104) (92274756) (5800044)   ;(11011001100000000000100000001011) (-342806469) (-645920757) (-2-6-7-15-15-7-15-5)   ;(11011001010000000000110000010111) (-362804455) (-650114025) (-2-6-11-15-15-3-14-9)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00110001100000000000001111001100) (1845034418) (830473164) (318003CC)   ;
;1000;(00110000000011001001000101111010) (1708143276) (806130042) (300C917A)    ;(00000001110000000000100000000100) (160004004) (29362180) (1C00804)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000000000000111011000011110) (2000073036) (268465694) (1000761E)   ;(11011000100000000000000000000011) (-442810479) (-662700029) (-2-7-7-15-15-15-15-13)   ;(00010000000000000010110100100110) (2000026446) (268447014) (10002D26)   ;(11011001000000000000001011000011) (-382809179) (-654310717) (-2-6-15-15-15-13-3-13)   ;(00100000100000000000001000001100) (-254966282) (545260044) (2080020C)   ;
;1008;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000000000000000100100011110) (2000004436) (268437790) (1000091E)   ;(11011000110000000000100100010111) (-422806055) (-658503401) (-2-7-3-15-15-6-14-9)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00010101010000000110011100100110) (-1774903850) (356542246) (15406726)   ;(11011000100011011000100000111010) (-439506410) (-661813190) (-2-7-7-2-7-7-12-6)   ;(00011000100010111000100000111010) (-1252263224) (411797562) (188B883A)   ;(00110001100000000000000000000111) (1845032711) (830472199) (31800007)   ;
;1016;(00101001010000000000000000000111) (825032711) (692060167) (29400007)    ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(00110001011111111111100100100110) (1842807150) (830470438) (317FF926)   ;(11011001000000000000100000001011) (-382806469) (-654309365) (-2-6-15-15-15-7-15-5)   ;(11010111001000000000010000010111) (-772808455) (-685767657) (-2-8-13-15-15-11-14-9)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000101111111111111111001100) (-237189582) (549453772) (20BFFFCC)   ;(00100000001011111000100000111010) (-281263224) (539985978) (202F883A)   ;
;1024;(00010000000000000101011100100110) (2000053446) (268457766) (10005726)    ;(11011000110000000000110000010111) (-422804455) (-658502633) (-2-7-3-15-15-3-14-9)   ;(00011000000000000101010100100110) (-1294914850) (402674982) (18005526)   ;(00100001000000000000001111001100) (-194965582) (553649100) (210003CC)   ;(00100000000000000001010000011110) (-294955260) (536876062) (2000141E)   ;(11011001000000000000101100010111) (-382805055) (-654308585) (-2-6-15-15-15-4-14-9)   ;(00011000110000000000000001000100) (-1234967192) (415236164) (18C00044)   ;(11011000110000000000110000010101) (-422804457) (-658502635) (-2-7-3-15-15-3-14-11)   ;
;1032;(00100000000000000000001100011110) (-294965860) (536871710) (2000031E)    ;(11100000110000000000000100001011) (577189931) (-524287733) (-1-15-3-15-15-14-15-5)   ;(00010000110000000100110100101110) (2060046456) (281038126) (10C04D2E)   ;(00000000000000000000110100000110) (6406) (3334) (D06)   ;(11100000110000000000000010000011) (577189721) (-524287869) (-1-15-3-15-15-15-7-13)   ;(00010000000001001101000100111010) (2001150472) (268751162) (1004D13A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(00010000110001000111000000111010) (2061070072) (281309242) (10C4703A)   ;
;1040;(00010000000000000000100000011110) (2000004036) (268437534) (1000081E)    ;(11110000000000001001011110000000) (-1777664200) (-268396672) (-15-15-15-6-8-80)   ;(10110000100000000100011100101110) (409749326) (-1333770450) (-4-15-7-15-11-8-13-2)   ;(11100000110000000000001000010111) (577190545) (-524287465) (-1-15-3-15-15-13-14-9)   ;(00010000110000000100001100101110) (2060041456) (281035566) (10C0432E)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11011000100000000000101100010101) (-442805057) (-662697195) (-2-7-7-15-15-4-14-11)   ;(11110000000000001000110100000000) (-1777671400) (-268399360) (-15-15-15-7-300)   ;
;1048;(11011000100000000000110000010101) (-442804457) (-662696939) (-2-7-7-15-15-3-14-11)    ;(11011101110000000000100000001101) (77193533) (-574617587) (-2-2-3-15-15-7-15-3)   ;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)   ;(11011000100000000000100100010111) (-442806055) (-662697705) (-2-7-7-15-15-6-14-9)   ;(00010000100000000000001011000011) (2040001303) (276824771) (108002C3)   ;(00010000000001010000000000111010) (2001200072) (268763194) (1005003A)   ;(00010000100000000000000011000100) (2040000304) (276824260) (108000C4)   ;(00000000000000000100010100000110) (42406) (17670) (4506)   ;
;1056;(00100001000000000000010000001100) (-194965282) (553649164) (2100040C)    ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(00100000000000000100000100100110) (-294926850) (536887590) (20004126)   ;(11011000110000000000010101000011) (-422807979) (-658504381) (-2-7-3-15-15-10-11-13)   ;(11011000100000000000010100000011) (-442808079) (-662698749) (-2-7-7-15-15-10-15-13)   ;(11011001000000000000011010000011) (-382807279) (-654309757) (-2-6-15-15-15-9-7-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;
;1064;(11011000100000000000011011000011) (-442807179) (-662698301) (-2-7-7-15-15-9-3-13)    ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11011000100000000000101000010101) (-442805457) (-662697451) (-2-7-7-15-15-5-14-11)   ;(00000000001111111000101000000110) (17705006) (4164102) (3F8A06)   ;(11011000100000000000000000000011) (-442810479) (-662700029) (-2-7-7-15-15-15-15-13)   ;
;1072;(00010000000000000010000100100110) (2000020446) (268443942) (10002126)    ;(11011000100000000000001011000011) (-442809179) (-662699325) (-2-7-7-15-15-13-3-13)   ;(00010000100000000000010000001100) (2040002014) (276825100) (1080040C)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000001110100011110) (2000016436) (268442910) (10001D1E)   ;(11011000110000000000010101000011) (-422807979) (-658504381) (-2-7-3-15-15-10-11-13)   ;(11011000100000000000010100000011) (-442808079) (-662698749) (-2-7-7-15-15-10-15-13)   ;(11011001000000000000011010000011) (-382807279) (-654309757) (-2-6-15-15-15-9-7-13)   ;
;1080;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)    ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(11011000100000000000011011000011) (-442807179) (-662698301) (-2-7-7-15-15-9-3-13)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(10001000100000000000100000010101) (-295322809) (-2004875243) (-7-7-7-15-15-7-14-11)   ;
;1088;(11011000110000000000011111000011) (-422806779) (-658503741) (-2-7-3-15-15-8-3-13)    ;(11011000100000000000011110000011) (-442806879) (-662698109) (-2-7-7-15-15-8-7-13)   ;(00011000000001101001011000111010) (-1293454224) (403084858) (1806963A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11011000110000000000011100000011) (-422807079) (-658503933) (-2-7-3-15-15-8-15-13)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(11011000110000000000011101000011) (-422806979) (-658503869) (-2-7-3-15-15-8-11-13)   ;
;1096;(10001000000000000000011000010101) (-335323809) (-2013264363) (-7-7-15-15-15-9-14-11)    ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(10001000100000000000011100010101) (-295323409) (-2004875499) (-7-7-7-15-15-8-14-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(10001000100000000000000001000101) (-295326729) (-2004877243) (-7-7-7-15-15-15-11-11)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000001010100000110) (12406) (5382) (1506)   ;
;1104;(00000000100000000000000110000100) (40000604) (8388996) (800184)    ;(00000000000000000001001100000110) (11406) (4870) (1306)   ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(00000000000000000001000100000110) (10406) (4358) (1106)   ;(01000010101111111000010100011110) (-1889781212) (1119847710) (42BF851E)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000001100000000000001011000100) (140001304) (25166532) (18002C4)   ;(00000000001111110110111000000110) (17667006) (4156934) (3F6E06)   ;
;1112;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)    ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00011000100000000000001011000011) (-1254965993) (411042499) (188002C3)   ;(00010000001111111100001000100110) (2017741046) (272613926) (103FC226)   ;(00000000001111111101000000000110) (17750006) (4182022) (3FD006)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;
;1120;(00010000110000000000010000011110) (2060002036) (281019422) (10C0041E)    ;(00000000001111111011100100000110) (17734406) (4176134) (3FB906)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000100000100) (40000404) (8388868) (800104)   ;(11011111110000000001100100010111) (277203945) (-541058793) (-20-3-15-14-6-14-9)   ;(11011111000000000001100000010111) (217203545) (-553641961) (-20-15-15-14-7-14-9)   ;(11011101110000000001011100010111) (77202945) (-574613737) (-2-2-3-15-14-8-14-9)   ;
;1128;(11011101100000000001011000010111) (57202545) (-578808297) (-2-2-7-15-14-9-14-9)    ;(11011101010000000001010100010111) (37201945) (-583002857) (-2-2-11-15-14-10-14-9)   ;(11011101000000000001010000010111) (17201545) (-587197417) (-2-2-15-15-14-11-14-9)   ;(11011100110000000001001100010111) (-22799055) (-591391977) (-2-3-3-15-14-12-14-9)   ;(11011100100000000001001000010111) (-42799455) (-595586537) (-2-3-7-15-14-13-14-9)   ;(11011100010000000001000100010111) (-62800055) (-599781097) (-2-3-11-15-14-14-14-9)   ;(11011100000000000001000000010111) (-82800455) (-603975657) (-2-3-15-15-14-15-14-9)   ;(11011110110000000001101000000100) (177204522) (-557835772) (-2-1-3-15-14-5-15-12)   ;
;1136;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111011000000100) (194962522) (-553650684) (-2-1000-9-15-12)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11010100001000000000010000010111) (-1072808455) (-736099305) (-2-11-13-15-15-11-14-9)   ;(11011101100000000000011000010101) (57192543) (-578812395) (-2-2-7-15-15-9-14-11)   ;(11011101000000000000010000010101) (17191543) (-587201515) (-2-2-15-15-15-11-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011111110000000000100100010101) (277193943) (-541062891) (-20-3-15-15-6-14-11)   ;
;1144;(11011111000000000000100000010101) (217193543) (-553646059) (-20-15-15-15-7-14-11)    ;(11011101110000000000011100010101) (77192943) (-574617835) (-2-2-3-15-15-8-14-11)   ;(11011101010000000000010100010101) (37191943) (-583006955) (-2-2-11-15-15-10-14-11)   ;(11011100110000000000001100010101) (-22809057) (-591396075) (-2-3-3-15-15-12-14-11)   ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(00110000000000000000000000001101) (1705032719) (805306381) (3000000D)   ;(00100000001011011000100000111010) (-281663224) (539854906) (202D883A)   ;(00110000001010011000100000111010) (1717336776) (808028218) (3029883A)   ;
;1152;(00101000001000111000100000111010) (715736776) (673417274) (2823883A)    ;(10000000000000000100001000100110) (-1335285788) (-2147466714) (-7-15-15-15-11-13-13-10)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000100000100100110) (2000040446) (268452134) (10004126)   ;(10000000110000000000011100010111) (-1275323407) (-2134898921) (-7-15-3-15-15-8-14-9)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;(00011000100001011100100000111010) (-1253623224) (411420730) (1885C83A)   ;
;1160;(00101000111111111111111111001100) (782810418) (687865804) (28FFFFCC)    ;(00010000110000000000000100101110) (2060000456) (281018670) (10C0012E)   ;(00010000001000111000100000111010) (2010704072) (270764090) (1023883A)   ;(10110000001001111000100000111010) (381409942) (-1339586502) (-4-15-13-8-7-7-12-6)   ;(00000101110000000000000001000100) (560000104) (96469060) (5C00044)   ;(00000111000000001000000000000100) (700100004) (117473284) (7008004)   ;(00000000000000000010111100000110) (27406) (12038) (2F06)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;
;1168;(00010000110000000111111111001100) (2060077714) (281051084) (10C07FCC)    ;(00011000000000000001001100011110) (-1294955860) (402658078) (1800131E)   ;(10000000110000000000000010000011) (-1275326631) (-2134900605) (-7-15-3-15-15-15-7-13)   ;(00010000001001001101001001111010) (2011151172) (270848634) (1024D27A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(10010000111001000111000000111010) (735743238) (-1864077254) (-6-15-1-11-8-15-12-6)   ;(10010000110000000011111111001100) (724710880) (-1866448948) (-6-15-3-15-120-3-4)   ;(00011000000000000000011100011110) (-1294963860) (402655006) (1800071E)   ;
;1176;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)    ;(10000000100000000000100000010111) (-1295322807) (-2139092969) (-7-15-7-15-15-7-14-9)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(10000001000000000000100100010111) (-1235322407) (-2130704105) (-7-14-15-15-15-6-14-9)   ;(11110000000000001001011110000000) (-1777664200) (-268396672) (-15-15-15-6-8-80)   ;(10111000100000000010001100101110) (1409727326) (-1199561938) (-4-7-7-15-13-12-13-2)   ;(10000000100000000000100100010101) (-1295322409) (-2139092715) (-7-15-7-15-15-6-14-11)   ;(10000001000000000000100100010111) (-1235322407) (-2130704105) (-7-14-15-15-15-6-14-9)   ;
;1184;(11110000000000001000110100000000) (-1777671400) (-268399360) (-15-15-15-7-300)    ;(00010000000000000001111100100110) (2000017446) (268443430) (10001F26)   ;(10010100100000000011111111001100) (1104710880) (-1803534388) (-6-11-7-15-120-3-4)   ;(00010100100001011000100000111010) (-1853663224) (344295482) (1485883A)   ;(10000000100000000000101000010101) (-1295321809) (-2139092459) (-7-15-7-15-15-5-14-11)   ;(10000001100000000000011000010111) (-1195323807) (-2122316265) (-7-14-7-15-15-9-14-9)   ;(10001000111111111111111111001100) (-257549120) (-1996488756) (-7-70000-3-4)   ;(10001000001001011000100000111010) (-324022762) (-2010806214) (-7-7-13-10-7-7-12-6)   ;
;1192;(00110001100000000111111111001100) (1845110418) (830504908) (31807FCC)    ;(11100001100001011100100000111010) (658533590) (-511326150) (-1-14-7-10-3-7-12-6)   ;(00010001001111111111111111001100) (2117777714) (289406924) (113FFFCC)   ;(00100000110000000000000100101110) (-234966840) (549454126) (20C0012E)   ;(00010000001001011000100000111010) (2011304072) (270895162) (1025883A)   ;(10110000000000000000001000011110) (369706906) (-1342176738) (-4-15-15-15-15-13-14-2)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;
;1200;(10011000000010011000100000111010) (1666977238) (-1744205766) (-6-7-15-6-7-7-12-6)    ;(10000001010000000000101000010111) (-1215321807) (-2126509545) (-7-14-11-15-15-5-14-9)   ;(10010101011111111111111111001100) (1202450880) (-1786773556) (-6-10-8000-3-4)   ;(10101000000011111000100000111010) (-626590058) (-1475377094) (-5-7-150-7-7-12-6)   ;(11110000000000000011000001000000) (-1777747700) (-268423104) (-15-15-15-12-15-120)   ;(00010000000000000000101100011110) (2000005436) (268438302) (10000B1E)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;(10001100101000111100100000111010) (115417238) (-1935423430) (-7-3-5-12-3-7-12-6)   ;
;1208;(10011101011001111000100000111010) (-2098590058) (-1654159302) (-6-2-9-8-7-7-12-6)    ;(00010101010001011000100000111010) (-1773663224) (356878394) (1545883A)   ;(10000000100000000000011000010101) (-1295323809) (-2139093483) (-7-15-7-15-15-9-14-11)   ;(10100000100000000000000000001011) (-1590294117) (-1602224117) (-5-15-7-15-15-15-15-5)   ;(10010000101001011000100000111010) (715977238) (-1868199878) (-6-15-5-10-7-7-12-6)   ;(10100100100000000000000000001101) (-1190294115) (-1535115251) (-5-11-7-15-15-15-15-3)   ;(10001000101111111111111111001100) (-277549120) (-2000683060) (-7-7-4000-3-4)   ;(00010000001111111100111100011110) (2017747436) (272617246) (103FCF1E)   ;
;1216;(00000000000000000000011000000110) (3006) (1542) (606)    ;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00000000100000000000000110000100) (40000604) (8388996) (800184)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000101000100) (40000504) (8388932) (800144)   ;(11011111110000000000100100010111) (277193945) (-541062889) (-20-3-15-15-6-14-9)   ;
;1224;(11011111000000000000100000010111) (217193545) (-553646057) (-20-15-15-15-7-14-9)    ;(11011101110000000000011100010111) (77192945) (-574617833) (-2-2-3-15-15-8-14-9)   ;(11011101100000000000011000010111) (57192545) (-578812393) (-2-2-7-15-15-9-14-9)   ;(11011101010000000000010100010111) (37191945) (-583006953) (-2-2-11-15-15-10-14-9)   ;(11011101000000000000010000010111) (17191545) (-587201513) (-2-2-15-15-15-11-14-9)   ;(11011100110000000000001100010111) (-22809055) (-591396073) (-2-3-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;
;1232;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)    ;(11011110110000000000101000000100) (177194522) (-557839868) (-2-1-3-15-15-5-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11010100001000000000010000010111) (-1072808455) (-736099305) (-2-11-13-15-15-11-14-9)   ;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)   ;(11011101000000000000010000010101) (17191543) (-587201515) (-2-2-15-15-15-11-14-11)   ;
;1240;(11011100110000000000001100010101) (-22809057) (-591396075) (-2-3-3-15-15-12-14-11)    ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(10000000000000000011101100100110) (-1335291388) (-2147468506) (-7-15-15-15-12-4-13-10)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000011101000100110) (2000035046) (268450342) (10003A26)   ;(10000000100000000000011100010111) (-1295323407) (-2139093225) (-7-15-7-15-15-8-14-9)   ;
;1248;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)    ;(00010001000000000000000100101110) (2100000456) (285212974) (1100012E)   ;(00010000001000111000100000111010) (2010704072) (270764090) (1023883A)   ;(10000100110000000000011000010111) (-875323807) (-2067790313) (-7-11-3-15-15-9-14-9)   ;(10000000000000000000011000010101) (-1335323809) (-2147482091) (-7-15-15-15-15-9-14-11)   ;(10001000000000000011010100100110) (-335294388) (-2013252314) (-7-7-15-15-12-10-13-10)   ;(10000100100000000000000010000011) (-895326631) (-2071986045) (-7-11-7-15-15-15-7-13)   ;(10010000001001001001001001111010) (675784338) (-1876651398) (-6-15-13-11-6-13-8-6)   ;
;1256;(10011000000000000000111100100110) (1664680612) (-1744826586) (-6-7-15-15-150-13-10)    ;(10001001001111111111111111000100) (-217549130) (-1992294460) (-7-6-12000-3-12)   ;(10010000000010111000100000111010) (667377238) (-1878292422) (-6-15-15-4-7-7-12-6)   ;(11110000000000010101101100000000) (-1777522400) (-268346624) (-15-15-14-10-500)   ;(10011100111111111111111111000100) (2142450870) (-1660944444) (-6-30000-3-12)   ;(10011000000010011000100000111010) (1666977238) (-1744205766) (-6-7-15-6-7-7-12-6)   ;(10010000000010111000100000111010) (667377238) (-1878292422) (-6-15-15-4-7-7-12-6)   ;(00010000001010011000100000111010) (2012304072) (271157306) (1029883A)   ;
;1264;(11110000000000010101101100000000) (-1777522400) (-268346624) (-15-15-14-10-500)    ;(10100000100000000000011000110110) (-1590291064) (-1602222538) (-5-15-7-15-15-9-12-10)   ;(00000100100001011100100000111010) (441344072) (75876410) (485C83A)   ;(00010100111001100111000000111010) (-1823497224) (350646330) (14E6703A)   ;(10000100110000000000011000010101) (-875323809) (-2067790315) (-7-11-3-15-15-9-14-11)   ;(10001100111000111100100000111010) (135417238) (-1931229126) (-7-3-1-12-3-7-12-6)   ;(10000001000000000000100100010111) (-1235322407) (-2130704105) (-7-14-15-15-15-6-14-9)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;
;1272;(10000001000000000000100000010111) (-1235322807) (-2130704361) (-7-14-15-15-15-7-14-9)    ;(10000001000000000000100100010101) (-1235322409) (-2130704107) (-7-14-15-15-15-6-14-11)   ;(00000000000000000000101100000110) (5406) (2822) (B06)   ;(11110000000000001001011110000000) (-1777664200) (-268396672) (-15-15-15-6-8-80)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(10011000100000000001011000101110) (1704686222) (-1736436178) (-6-7-7-15-14-9-13-2)   ;(10000000100000000000001000010111) (-1295325807) (-2139094505) (-7-15-7-15-15-13-14-9)   ;(00100000100000000001010000101110) (-254955240) (545264686) (2080142E)   ;
;1280;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)    ;(10000001000000000000100100010101) (-1235322409) (-2130704107) (-7-14-15-15-15-6-14-11)   ;(10001100101000111100100000111010) (115417238) (-1935423430) (-7-3-5-12-3-7-12-6)   ;(00010100100001011000100000111010) (-1853663224) (344295482) (1485883A)   ;(10000000100000000000011000010101) (-1295323809) (-2139093483) (-7-15-7-15-15-9-14-11)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000100110000000000000001000100) (460000104) (79691844) (4C00044)   ;(10010100011111111111001100110110) (1102444632) (-1803553994) (-6-11-800-12-12-10)   ;
;1288;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)    ;(10001000101000111000100000111010) (-284622762) (-2002548678) (-7-7-5-12-7-7-12-6)   ;(10000100010000000000011000010101) (-915323809) (-2076178923) (-7-11-11-15-15-9-14-11)   ;(11110000000000001000110100000000) (-1777671400) (-268399360) (-15-15-15-7-300)   ;(00010000000000000000011100100110) (2000003446) (268437286) (10000726)   ;(10000000110000000000000010000011) (-1275326631) (-2134900605) (-7-15-3-15-15-15-7-13)   ;(10001000001000101101001001111010) (-324775662) (-2010983814) (-7-7-13-13-2-13-8-6)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;1296;(10001000111000100111000000111010) (-264856762) (-1998426054) (-7-7-1-13-8-15-12-6)    ;(10001000100001011000100000111010) (-294022762) (-2004514758) (-7-7-7-10-7-7-12-6)   ;(10000000100000000000101000010101) (-1295321809) (-2139092459) (-7-15-7-15-15-5-14-11)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00000000100000000000000110000100) (40000604) (8388996) (800184)   ;
;1304;(00000000000000000000001100000110) (1406) (774) (306)    ;(00000000100000000000000101000100) (40000504) (8388932) (800144)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11011111110000000000010100010111) (277191945) (-541063913) (-20-3-15-15-10-14-9)   ;(11011101000000000000010000010111) (17191545) (-587201513) (-2-2-15-15-15-11-14-9)   ;(11011100110000000000001100010111) (-22809055) (-591396073) (-2-3-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;
;1312;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)    ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000011000000100) (177192522) (-557840892) (-2-1-3-15-15-9-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(00101001000000000001100000101110) (805046760) (687872046) (2900182E)   ;(00101000000000000001011100010110) (705046130) (671094550) (28001716)   ;(00000001000000000000100000000100) (100004004) (16779268) (1000804)   ;
;1320;(00000000110000000000000001000100) (60000104) (12582980) (C00044)    ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00100000000000000001000100100110) (-294956850) (536875302) (20001126)   ;(00101000000000000000010100010110) (705035130) (671089942) (28000516)   ;(00101001010010111000100000111010) (827736776) (692815930) (294B883A)   ;(00100001001111111111111111000100) (-177189592) (557842372) (213FFFC4)   ;(00011000110001111000100000111010) (-1233263224) (415729722) (18C7883A)   ;(00101000101111111111101000110110) (762807770) (683670070) (28BFFA36)   ;
;1328;(00011000000000000000101100100110) (-1294961850) (402656038) (18000B26)    ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00010001010000000000001000110110) (2120001066) (289407542) (11400236)   ;(00010001010001011100100000111010) (2121344072) (289785914) (1145C83A)   ;(00100000110010001011000000111010) (-232837224) (550023226) (20C8B03A)   ;(00011000000001101101000001111010) (-1293417124) (403099770) (1806D07A)   ;(00101000000010101101000001111010) (707582876) (671797370) (280AD07A)   ;(00011000001111111111101000011110) (-1277192260) (406845982) (183FFA1E)   ;
;1336;(00110000000000000000001000011110) (1705033740) (805306910) (3000021E)    ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000001111111111101000000110) (17775006) (4192774) (3FFA06)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;
;1344;(00000000001111111111000100000110) (17770406) (4190470) (3FF106)    ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(00100000000000000000101000010110) (-294962270) (536873494) (20000A16)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00101000000000000000101100010110) (705038130) (671091478) (28000B16)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;
;1352;(11110000000000010100100100000000) (-1777533400) (-268351232) (-15-15-14-11-700)    ;(10000000000000000000000100100110) (-1335326388) (-2147483354) (-7-15-15-15-15-14-13-10)   ;(00000000100001011100100000111010) (41344072) (8767546) (85C83A)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000001000010011100100000111010) (102344072) (17418298) (109C83A)   ;
;1360;(00000100000000000000000001000100) (400000104) (67108932) (4000044)    ;(00101000001111111111010100001110) (722805120) (675280142) (283FF50E)   ;(00000001010010111100100000111010) (122744072) (21743674) (14BC83A)   ;(10000100000000000000000001011100) (-935326700) (-2080374692) (-7-11-15-15-15-15-10-4)   ;(00000000001111111111001000000110) (17771006) (4190726) (3FF206)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(00100000000000000000010100010110) (-294964870) (536872214) (20000516)   ;
;1368;(00101000000000000000110000010110) (705038730) (671091734) (28000C16)    ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000010100100100000001) (-1777533377) (-268351231) (-15-15-14-11-6-15-15)   ;(00000001000010011100100000111010) (102344072) (17418298) (109C83A)   ;(00101000000000000000101100010110) (705038130) (671091478) (28000B16)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;
;1376;(11110000000000010100100100000000) (-1777533400) (-268351232) (-15-15-14-11-700)    ;(00000000100001011100100000111010) (41344072) (8767546) (85C83A)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000001010010111100100000111010) (122744072) (21743674) (14BC83A)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;
;1384;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)    ;(11110000000000010100100100000001) (-1777533377) (-268351231) (-15-15-14-11-6-15-15)   ;(00000001010010111100100000111010) (122744072) (21743674) (14BC83A)   ;(00000000001111111111001100000110) (17771406) (4190982) (3FF306)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(11110000000000010100100100000001) (-1777533377) (-268351231) (-15-15-14-11-6-15-15)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(11110000000000010100100100000001) (-1777533377) (-268351231) (-15-15-14-11-6-15-15)   ;
;1392;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000001010010000000000000000100) (122000004) (21495812) (1480004)   ;(11110000000000010111001001000001) (-1777506677) (-268340671) (-15-15-14-8-13-11-15)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(00000000110000111100000000110100) (60740064) (12828724) (C3C034)   ;(00011000110001011101111000000100) (-1233610292) (415620612) (18C5DE04)   ;
;1400;(00000001000000111100000000110100) (100740064) (17023028) (103C034)    ;(00100001000001011101111000000100) (-193610292) (554032644) (2105DE04)   ;(00011001000000000000011000011110) (-1194964260) (419431966) (1900061E)   ;(00000000110000000000000000110100) (60000064) (12582964) (C00034)   ;(00011000110000000000100000000100) (-1234963292) (415238148) (18C00804)   ;(00000001000000000000000000110100) (100000064) (16777268) (1000034)   ;(00100001000000000000100000000100) (-194963292) (553650180) (21000804)   ;(00011001000000000001010100011110) (-1194954860) (419435806) (1900151E)   ;
;1408;(00000000000000000000111000000110) (7006) (3590) (E06)    ;(00000001010000111100000000110100) (120740064) (21217332) (143C034)   ;(00101001010001011101111100000100) (826390108) (692444932) (2945DF04)   ;(00000000101111111111111100000100) (57777404) (12582660) (BFFF04)   ;(00101000110010111100100000111010) (767776776) (684443706) (28CBC83A)   ;(00101000100010100111000000111010) (747502776) (680161338) (288A703A)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;
;1416;(00100000100011111000100000111010) (-251263224) (546277434) (208F883A)    ;(00111001110000000000000000010111) (-1429934565) (968884247) (39C00017)   ;(00011000100011011000100000111010) (-1251663224) (411928634) (188D883A)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00110001110000000000000000010101) (1865032729) (834666517) (31C00015)   ;(00010001011111111111101000011110) (2137775036) (293599774) (117FFA1E)   ;(00000000001111111110110000000110) (17766006) (4189190) (3FEC06)   ;(00000000110000111100000000110100) (60740064) (12828724) (C3C034)   ;
;1424;(00011000110001011101100100000100) (-1233612892) (415619332) (18C5D904)    ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011101100100000100) (-193612892) (554031364) (2105D904)   ;(00011001000000000001001100011110) (-1194955860) (419435294) (1900131E)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;(00000001010000000000000000110100) (120000064) (20971572) (1400034)   ;(00101001010000000000100000000100) (825036708) (692062212) (29400804)   ;(00000000101111111111111100000100) (57777404) (12582660) (BFFF04)   ;
;1432;(00101000110010111100100000111010) (767776776) (684443706) (28CBC83A)    ;(00101000100010100111000000111010) (747502776) (680161338) (288A703A)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00100000100011111000100000111010) (-251263224) (546277434) (208F883A)   ;(00111001110000000000000000010111) (-1429934565) (968884247) (39C00017)   ;(00011000100011011000100000111010) (-1251663224) (411928634) (188D883A)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;
;1440;(00110001110000000000000000010101) (1865032729) (834666517) (31C00015)    ;(00010001011111111111101000011110) (2137775036) (293599774) (117FFA1E)   ;(00000000001111111110110000000110) (17766006) (4189190) (3FEC06)   ;(11110000000000010101110000000000) (-1777522000) (-268346368) (-15-15-14-10-400)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000010101110001000001) (-1777521677) (-268346303) (-15-15-14-10-3-11-15)   ;(00000001010000111100000000110100) (120740064) (21217332) (143C034)   ;
;1448;(00101001010001011101111000000100) (826389708) (692444676) (2945DE04)    ;(00000000101111111111111100000100) (57777404) (12582660) (BFFF04)   ;(00101000110010111100100000111010) (767776776) (684443706) (28CBC83A)   ;(00101000100010100111000000111010) (747502776) (680161338) (288A703A)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00100000100011111000100000111010) (-251263224) (546277434) (208F883A)   ;(00111001110000000000000000010111) (-1429934565) (968884247) (39C00017)   ;
;1456;(00011000100011011000100000111010) (-1251663224) (411928634) (188D883A)    ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00110001110000000000000000010101) (1865032729) (834666517) (31C00015)   ;(00010001011111111111101000011110) (2137775036) (293599774) (117FFA1E)   ;(00000000001111111110111000000110) (17767006) (4189702) (3FEE06)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;
;1464;(11110000000000010111000000000000) (-1777510000) (-268341248) (-15-15-14-9000)    ;(11110000000000010111001000000000) (-1777507000) (-268340736) (-15-15-14-8-1400)   ;(11010001001000000000011100010111) (-1372807055) (-786430185) (-2-14-13-15-15-8-14-9)   ;(11010001011000000000011000010111) (-1352807455) (-782236137) (-2-14-9-15-15-9-14-9)   ;(11010001101000000000010100010111) (-1332808055) (-778042089) (-2-14-5-15-15-10-14-9)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000000101100110000001) (-1777723177) (-268412543) (-15-15-15-10-6-7-15)   ;
;1472;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)    ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000010111010111000000) (-1777505100) (-268339776) (-15-15-14-8-10-40)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010000000000010111000000111010) (2000270072) (268529722) (1001703A)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;1480;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(00000000100010000000000000000100) (42000004) (8912900) (880004)   ;(00010001010000000000000100101110) (2120000456) (289407278) (1140012E)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00100001010010111000100000111010) (-172263224) (558598202) (214B883A)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00010000000000000110000000111010) (2000060072) (268460090) (1000603A)   ;
;1488;(00010000100000000000100000000100) (2040004004) (276826116) (10800804)    ;(00010001011111111111110100110110) (2137776466) (293600566) (117FFD36)   ;(00100001000000000000011111001100) (-194963582) (553650124) (210007CC)   ;(00100000000000000000000100100110) (-294966850) (536871206) (20000126)   ;(00010000000000000110000000111010) (2000060072) (268460090) (1000603A)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000000000010111000011111010) (270372) (94458) (170FA)   ;
;1496;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(01010010010001010101000000101111) (73766409) (1380274223) (5245502F)   ;(01010100010011110100010001001001) (276158463) (1414480969) (544F4449)   ;(01101111011011110110001000101111) (-708789887) (1869570607) (6F6F622F)   ;(01101100011001010010111001110100) (-1011223780) (1818570356) (6C652E74)   ;(00000000000000000000000001100110) (146) (102) (66)   ;(00010000000000000000000001000000) (2000000100) (268435520) (10000040)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 6           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 5           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 7           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y1_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y1_N1  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y1_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|mac_mult1                                                                                                                                                                              ;                            ; DSPMULT_X20_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y21_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|result[0]                                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_47n:auto_generated|mac_mult1                                                                                                                                                                              ;                            ; DSPMULT_X20_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_mult_cell:the_cq_viola_nios2_s_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_47n:auto_generated|mac_mult1                                                                                                                                                                              ;                            ; DSPMULT_X20_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_47n:auto_generated|mac_mult1                                                                                                                                                                              ;                            ; DSPMULT_X20_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y7_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y7_N1  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y7_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y4_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y4_N1  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                        ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cq_viola:inst|pixelsimd:pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1                                                                                                                                                                            ;                            ; DSPMULT_X20_Y4_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,517 / 32,401 ( 36 % ) ;
; C16 interconnects     ; 248 / 1,326 ( 19 % )     ;
; C4 interconnects      ; 7,503 / 21,816 ( 34 % )  ;
; Direct links          ; 1,343 / 32,401 ( 4 % )   ;
; Global clocks         ; 7 / 10 ( 70 % )          ;
; Local interconnects   ; 2,993 / 10,320 ( 29 % )  ;
; R24 interconnects     ; 273 / 1,289 ( 21 % )     ;
; R4 interconnects      ; 9,556 / 28,186 ( 34 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.88) ; Number of LABs  (Total = 392) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 2                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 12                            ;
; 16                                          ; 370                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.85) ; Number of LABs  (Total = 392) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 326                           ;
; 1 Clock                            ; 359                           ;
; 1 Clock enable                     ; 226                           ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 46                            ;
; 2 Async. clears                    ; 22                            ;
; 2 Clock enables                    ; 95                            ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 26.34) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 0                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 19                            ;
; 21                                           ; 8                             ;
; 22                                           ; 21                            ;
; 23                                           ; 22                            ;
; 24                                           ; 26                            ;
; 25                                           ; 34                            ;
; 26                                           ; 39                            ;
; 27                                           ; 40                            ;
; 28                                           ; 40                            ;
; 29                                           ; 30                            ;
; 30                                           ; 18                            ;
; 31                                           ; 29                            ;
; 32                                           ; 49                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.27) ; Number of LABs  (Total = 392) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 0                             ;
; 2                                                ; 1                             ;
; 3                                                ; 5                             ;
; 4                                                ; 3                             ;
; 5                                                ; 6                             ;
; 6                                                ; 9                             ;
; 7                                                ; 13                            ;
; 8                                                ; 19                            ;
; 9                                                ; 24                            ;
; 10                                               ; 26                            ;
; 11                                               ; 21                            ;
; 12                                               ; 35                            ;
; 13                                               ; 44                            ;
; 14                                               ; 36                            ;
; 15                                               ; 29                            ;
; 16                                               ; 50                            ;
; 17                                               ; 18                            ;
; 18                                               ; 17                            ;
; 19                                               ; 9                             ;
; 20                                               ; 8                             ;
; 21                                               ; 4                             ;
; 22                                               ; 2                             ;
; 23                                               ; 0                             ;
; 24                                               ; 6                             ;
; 25                                               ; 2                             ;
; 26                                               ; 1                             ;
; 27                                               ; 1                             ;
; 28                                               ; 0                             ;
; 29                                               ; 2                             ;
; 30                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.57) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 10                            ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 11                            ;
; 19                                           ; 7                             ;
; 20                                           ; 14                            ;
; 21                                           ; 16                            ;
; 22                                           ; 15                            ;
; 23                                           ; 12                            ;
; 24                                           ; 23                            ;
; 25                                           ; 14                            ;
; 26                                           ; 17                            ;
; 27                                           ; 23                            ;
; 28                                           ; 20                            ;
; 29                                           ; 18                            ;
; 30                                           ; 22                            ;
; 31                                           ; 21                            ;
; 32                                           ; 14                            ;
; 33                                           ; 19                            ;
; 34                                           ; 15                            ;
; 35                                           ; 18                            ;
; 36                                           ; 11                            ;
; 37                                           ; 18                            ;
; 38                                           ; 10                            ;
; 39                                           ; 3                             ;
; 40                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 59           ; 36           ; 59           ; 0            ; 0            ; 64        ; 59           ; 0            ; 64        ; 64        ; 39           ; 0            ; 0            ; 11           ; 28           ; 39           ; 0            ; 28           ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 64        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 28           ; 5            ; 64           ; 64           ; 0         ; 5            ; 64           ; 0         ; 0         ; 25           ; 64           ; 64           ; 53           ; 36           ; 25           ; 64           ; 36           ; 53           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 0         ; 64           ; 64           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdr_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mmc_nCS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_nCS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_nWR            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_DCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mmc_DI              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mmc_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_CAS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_CKE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_CS_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_RAS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; START_LED           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_WE_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_BA[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_BA[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQM[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQM[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcdc_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_DQ[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mmc_DO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDR_A[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; On            ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; inst2|altpll_component|auto_generated|pll1|clk[1] ; inst2|altpll_component|auto_generated|pll1|clk[1] ; 10.3              ;
; inst2|altpll_component|auto_generated|pll1|clk[2] ; inst2|altpll_component|auto_generated|pll1|clk[2] ; 2.0               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[12] ; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ram_block1a17~porta_address_reg0                                                                  ; 0.338             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                             ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a5~porta_datain_reg0     ; 0.308             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a1~porta_datain_reg0     ; 0.308             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                           ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                        ; 0.133             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_nios2_oci:the_cq_viola_nios2_s_nios2_oci|cq_viola_nios2_s_nios2_avalon_reg:the_cq_viola_nios2_s_nios2_avalon_reg|oci_ienable[7]                    ; cq_viola:inst|cq_viola_nios2_s:nios2_s|d_readdata_d1[19]                                                                                                                                                ; 0.133             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[4]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_b_module:cq_viola_nios2_s_register_bank_b|altsyncram:the_altsyncram|altsyncram_o4h1:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.133             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 0.133             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][59]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][59]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][58]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][58]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][57]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][57]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][56]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][56]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][60]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][60]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][19]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][19]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][61]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][61]                                                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][51]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][51]                                                 ; 0.132             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                 ; 0.132             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][49]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][49]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][76]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][76]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][18]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][18]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][93]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][93]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][16]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][16]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][52]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][52]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][77]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][77]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][91]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][91]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][67]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][67]                                                 ; 0.130             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][94]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][94]                                                 ; 0.130             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 0.130             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                 ; 0.127             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_st                                                                                                                                                           ; cq_viola:inst|cq_viola_nios2_s:nios2_s|d_write                                                                                                                                                          ; 0.116             ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|av_readdata_pre[23]                                                                           ; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[23]                             ; 0.079             ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|av_readdata_pre[10]                                                                           ; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                             ; 0.079             ;
; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|av_readdata_pre[26]                                                                           ; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                             ; 0.079             ;
; cq_viola:inst|cq_viola_sdram:sdram|m_next.000010000                                                                                                                                                        ; cq_viola:inst|cq_viola_sdram:sdram|m_state.000010000                                                                                                                                                    ; 0.077             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][49]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][49]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][76]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][93]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][93]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][17]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][17]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][16]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][16]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][52]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][52]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][77]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][77]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_result[1]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_register_bank_a_module:cq_viola_nios2_s_register_bank_a|altsyncram:the_altsyncram|altsyncram_n4h1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.076             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][94]                                                    ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][94]                                                 ; 0.076             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|D_pc[5]                                                                                                                                                             ; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_tag_wraddress[2]                                                                                                                                              ; 0.074             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[0]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a21~porta_address_reg0               ; 0.069             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[1]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a21~porta_address_reg0               ; 0.069             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[4]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a21~porta_address_reg0               ; 0.069             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_line[5]                                                                                                                                                     ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a21~porta_address_reg0               ; 0.069             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[5]                                                                                                                                        ; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|wait_latency_counter[1]                                                                    ; 0.067             ;
; cq_viola:inst|cq_viola_touchpanel:touchpanel|spi_slave_select_reg[15]                                                                                                                                      ; cq_viola:inst|cq_viola_touchpanel:touchpanel|data_to_cpu[15]                                                                                                                                            ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[18]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[18]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[17]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[17]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[16]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[16]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[15]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[15]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[12]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[12]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[10]                                                                                                                                        ; cq_viola:inst|avalonif_mmcdma:mmcdma|dmastart_reg                                                                                                                                                       ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[2]                                                                                                                                      ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[2]                                                                                                                                      ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[4]                                                                                                                                        ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[4]                                                                                                                                        ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[19]                                                                                                                                     ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[19]                                                                                                                                     ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[3]                                                                                                                                        ; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[3]                                                                                                                                        ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[6]                                                                                                                                        ; cq_viola:inst|cq_viola_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcdc_s1_translator|wait_latency_counter[1]                                                                    ; 0.067             ;
; cq_viola:inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[0]                                                                                                                                         ; cq_viola:inst|cq_viola_led:led|data_out                                                                                                                                                                 ; 0.063             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|E_ctrl_custom_multi                                                                                                                                                 ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ctrl_custom_multi                                                                                                                                              ; 0.062             ;
; cq_viola:inst|cq_viola_sdram:sdram|m_next.000001000                                                                                                                                                        ; cq_viola:inst|cq_viola_sdram:sdram|m_state.000001000                                                                                                                                                    ; 0.060             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[2]         ; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ram_block1a17~porta_bytena_reg0                                                                   ; 0.057             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|lcdc_state.WRNEGATE                                                                                                                                      ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a0~portb_address_reg0    ; 0.035             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a2~porta_datain_reg0     ; 0.033             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a0~porta_datain_reg0     ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                             ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a6~porta_datain_reg0     ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a0~porta_datain_reg0     ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a3~porta_datain_reg0     ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                              ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a4~porta_datain_reg0     ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]  ; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ram_block1a17~porta_address_reg0                                                                  ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]  ; cq_viola:inst|cq_viola_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_n1c1:auto_generated|ram_block1a17~porta_address_reg0                                                                  ; 0.027             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[94]              ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_s_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][94]                                ; 0.024             ;
; cq_viola:inst|cq_viola_sdram:sdram|cq_viola_sdram_input_efifo_module:the_cq_viola_sdram_input_efifo_module|entry_0[25]                                                                                     ; SDR_A[7]                                                                                                                                                                                                ; 0.022             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[0]                                                                                                                                                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a24~porta_address_reg0               ; 0.022             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[1]                                                                                                                                                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a24~porta_address_reg0               ; 0.022             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|ic_fill_dp_offset[2]                                                                                                                                                ; cq_viola:inst|cq_viola_nios2_s:nios2_s|cq_viola_nios2_s_ic_data_module:cq_viola_nios2_s_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a24~porta_address_reg0               ; 0.022             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|wrptr_g[0]                                                      ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|altsyncram_5b11:fifo_ram|ram_block11a7~porta_address_reg0    ; 0.020             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                           ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|cq_viola_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                        ; 0.016             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                   ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                ; 0.016             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                   ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                ; 0.016             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                   ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                ; 0.016             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                   ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                ; 0.016             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                       ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                     ; 0.016             ;
; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                   ; cq_viola:inst|cq_viola_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                ; 0.016             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|hbreak_enabled                                                                                                                                                      ; cq_viola:inst|cq_viola_nios2_s:nios2_s|wait_for_one_post_bret_inst                                                                                                                                      ; 0.016             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|datacount[0]                                                                                                                                                 ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|datacount[1]                                                                                                                                              ; 0.015             ;
; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_cnt[1]                                                                                                                                                        ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_mul_cnt[2]                                                                                                                                                     ; 0.015             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                        ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                     ; 0.015             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]                    ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 0.015             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[4]     ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|dffpipe_gd9:ws_brp|dffe16a[2]                                ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[30]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[30]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[24]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[24]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[29]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[29]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[28]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[28]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[26]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[26]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|pixelsimd:pixelsimd|resultpack_reg[27]                                                                                                                                                       ; cq_viola:inst|cq_viola_nios2_s:nios2_s|M_ci_multi_result_d1[27]                                                                                                                                         ; 0.014             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                       ; 0.014             ;
; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                          ; cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|lcdc_dmafifo:U0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_kak1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                 ; 0.014             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "cq_viola_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -23 degrees (-625 ps) for syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (176584): Output pin "sdr_clk" (external output clock of PLL "syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 4mA, output load 0pF, and output clock frequency of 100 MHz, but target device can support only maximum output clock frequency of 85 MHz for this combination of I/O standard, current strength and load
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_kak1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cq_viola/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'cq_viola/synthesis/submodules/cq_viola_nios2_s.sdc'
Info (332104): Reading SDC File: 'peridot_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -22.50 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[0]} {inst2|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[1]} {inst2|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[2]} {inst2|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at peridot_top.sdc(14): SCI_SCLK could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at peridot_top.sdc(14): Argument <targets> is not an object ID
    Info (332050): create_clock -period "83.333 ns" -name {SCI_SCLK} {SCI_SCLK}
Warning (332174): Ignored filter at peridot_top.sdc(16): SCI_SCLK could not be matched with a clock
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst2|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst2|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst2|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst2|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst2|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst2|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 inst2|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 inst2|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   25.000 inst2|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cq_viola:inst|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cq_viola:inst|pixelsimd:pixelsimd|done_reg[0]
        Info (176357): Destination node cq_viola:inst|pixelsimd:pixelsimd|done_reg[1]
        Info (176357): Destination node cq_viola:inst|pixelsimd:pixelsimd|done_reg[2]
        Info (176357): Destination node cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|waitcount[2]
        Info (176357): Destination node cq_viola:inst|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node cq_viola:inst|lcdc_component:lcdc|lcdc_regs:U0|iors_reg~1
        Info (176357): Destination node cq_viola:inst|lcdc_component:lcdc|lcdc_wrstate:U2|waitcount[1]~2
        Info (176357): Destination node cq_viola:inst|cq_viola_sdram:sdram|active_rnw~2
        Info (176357): Destination node cq_viola:inst|cq_viola_sdram:sdram|active_cs_n~0
        Info (176357): Destination node cq_viola:inst|lcdc_component:lcdc|lcdc_dma:U1|linenumcount[8]~12
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node cq_viola:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[7]~12
        Info (176357): Destination node cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[7]~0
        Info (176357): Destination node cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~1
        Info (176357): Destination node cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|bitcount[0]~0
        Info (176357): Destination node cq_viola:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[0]~1
Info (176353): Automatically promoted node syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[15]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[15]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[14]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[14]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[13]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[13]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[12]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[12]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[11]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[11]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[10]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[10]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[9]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[9]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[8]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[8]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[7]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[7]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[6]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[6]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[5]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[5]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[4]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[4]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[3]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[3]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[2]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[2]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[1]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[1]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[0]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cq_viola:inst|cq_viola_sdram:sdram|m_data[0]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "SDR_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "SDR_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "SDR_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 112 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 200 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 124 register duplicates
Warning (15058): PLL "syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "syspll:inst2|altpll:altpll_component|syspll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sdr_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DCLK_OUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "D_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_CSO_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCI_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCI_RXR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCI_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCI_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCI_TXR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc_IRQ" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:36
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 25% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:45
Info (11888): Total time spent on timing analysis during the Fitter is 17.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 28 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin lcdc_D[7] uses I/O standard 3.3-V LVTTL at 129
    Info (169178): Pin lcdc_D[6] uses I/O standard 3.3-V LVTTL at 128
    Info (169178): Pin lcdc_D[5] uses I/O standard 3.3-V LVTTL at 115
    Info (169178): Pin lcdc_D[4] uses I/O standard 3.3-V LVTTL at 87
    Info (169178): Pin lcdc_D[3] uses I/O standard 3.3-V LVTTL at 86
    Info (169178): Pin lcdc_D[2] uses I/O standard 3.3-V LVTTL at 85
    Info (169178): Pin lcdc_D[1] uses I/O standard 3.3-V LVTTL at 84
    Info (169178): Pin lcdc_D[0] uses I/O standard 3.3-V LVTTL at 83
    Info (169178): Pin SDR_DQ[15] uses I/O standard 3.3-V LVTTL at 38
    Info (169178): Pin SDR_DQ[14] uses I/O standard 3.3-V LVTTL at 39
    Info (169178): Pin SDR_DQ[13] uses I/O standard 3.3-V LVTTL at 44
    Info (169178): Pin SDR_DQ[12] uses I/O standard 3.3-V LVTTL at 49
    Info (169178): Pin SDR_DQ[11] uses I/O standard 3.3-V LVTTL at 50
    Info (169178): Pin SDR_DQ[10] uses I/O standard 3.3-V LVTTL at 58
    Info (169178): Pin SDR_DQ[9] uses I/O standard 3.3-V LVTTL at 59
    Info (169178): Pin SDR_DQ[8] uses I/O standard 3.3-V LVTTL at 60
    Info (169178): Pin SDR_DQ[7] uses I/O standard 3.3-V LVTTL at 125
    Info (169178): Pin SDR_DQ[6] uses I/O standard 3.3-V LVTTL at 126
    Info (169178): Pin SDR_DQ[5] uses I/O standard 3.3-V LVTTL at 127
    Info (169178): Pin SDR_DQ[4] uses I/O standard 3.3-V LVTTL at 132
    Info (169178): Pin SDR_DQ[3] uses I/O standard 3.3-V LVTTL at 133
    Info (169178): Pin SDR_DQ[2] uses I/O standard 3.3-V LVTTL at 135
    Info (169178): Pin SDR_DQ[1] uses I/O standard 3.3-V LVTTL at 137
    Info (169178): Pin SDR_DQ[0] uses I/O standard 3.3-V LVTTL at 138
    Info (169178): Pin RESET_N uses I/O standard 3.3-V LVTTL at 31
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at 23
    Info (169178): Pin mmc_DO uses I/O standard 3.3-V LVTTL at 144
    Info (169178): Pin adc_DOUT uses I/O standard 3.3-V LVTTL at 136
Info (144001): Generated suppressed messages file C:/PROJECT/Physicaloid/c85_peridot/fpga/peridot_lcdunit/output_files/cq_viola_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 72 warnings
    Info: Peak virtual memory: 1257 megabytes
    Info: Processing ended: Wed May 14 01:01:07 2014
    Info: Elapsed time: 00:02:08
    Info: Total CPU time (on all processors): 00:02:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/PROJECT/Physicaloid/c85_peridot/fpga/peridot_lcdunit/output_files/cq_viola_top.fit.smsg.


