#### 时序逻辑和组合逻辑
数字逻辑可分为组合逻辑和时序逻辑。组合逻辑电路由基本的逻辑门电路组成，特点是输出值只与当前的输入值有关，电路没有记忆功能。输出状态随电路的输入状态变化；时序逻辑电路由基本的逻辑门电路和反馈逻辑回路组成，与组合逻辑电路的本质区别在于其具有记忆功能，特点是输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
 
#### 建立时间(setup time)和保持时间(hold up time)
建立时间是指在时钟边沿前数据需要保持不变的时间，保持时间是指时钟跳变边沿后数据需要保持不变的时间。触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口，如果触发器数据输入端口上的数据在这个时间窗口内发生变化（或者数据更新），那么就会产生时序违规。

#### 亚稳态概念与如何预防
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口，如果触发器数据输入端口上的数据在这个时间窗口内发生变化（或者数据更新），那么就会产生时序违规。存在这个时序违规是因为违反了建立时间要求和保持时间要求，此时触发器内部的一个节点（一个内部节点或者要输出到外部节点）可能会在一个电压范围内浮动，无法稳定在逻辑0或者逻辑1状态。换句话说，如果数据在上述窗口中被采集，触发器中的晶体管不能可靠地设置为逻辑0或者逻辑1对应的电平上。所以此时的晶体管并未处于饱和区对应的高或者低电平，而是在稳定到一个确定电平之前，徘徊在一个中间电平状态（这个中间电平或许是一个正确值，又或许不是）。如下图所示，这就是所谓的亚稳态。

![异步时钟域亚稳态波形图](https://img-blog.csdn.net/20180308133201391)

解决方法：
1. 降低系统时钟
2. 用反应更快的FF（Flip-Flop，触发器）
3. 引入同步机制，防止亚稳态传播
4. 改善时钟质量，用边沿变化快速的时钟信号
PS: 关键是器件使用比较好的工艺以及时钟周期的富余量比较大

#### 可综合和不可综合
1. 所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。
2. 所有综合工具都不支持的结构：time，defparam，$finish，fork，join，initial，delays，UDP，wait。
3. 有些工具支持有些工具不支持的结构：casex，casez，wand，triand，wor，trior，real，disable，forever，arrays，memories，repeat，task，while。 

#### 触发器的组成


#### 时序约束的概念和基本策略
时序约束主要包括周期约束、偏移约束、静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计满足时序要求。
附加时序约束的一般策略是先附加全局约束，然后对快速和慢速的例外路径附加专门约束。
