+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                         ; Type      ; Period   ; Frequency   ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                                             ; Source                                                                                                                                                                                                                                                                                                                                                            ; Targets                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altera_reserved_tck                                                                                                ; Base      ; 100.000  ; 10.0 MHz    ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { altera_reserved_tck }                                                                                                                                                                                                                                                                                                                                                ;
; altera_ts_clk                                                                                                      ; Base      ; 1000.000 ; 1.0 MHz     ; 0.000 ; 500.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_sensor_0|temp_sense_0|sd1~sn_adc_ts_clk.reg }                                                                                                                                                                                                           ;
; DDR4_RefClk                                                                                                        ; Base      ; 3.752    ; 266.52 MHz  ; 0.000 ; 1.876   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4_RefClk }                                                                                                                                                                                                                                                                                                                                                        ;
; DDR4A_DQS_P[0]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[0] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[1]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[1] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[2]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[2] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[3]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[3] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[4]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[4] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[5]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[5] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[6]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[6] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4A_DQS_P[7]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4A_DQS_P[7] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[0]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[0] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[1]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[1] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[2]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[2] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[3]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[3] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[4]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[4] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[5]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[5] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[6]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[6] }                                                                                                                                                                                                                                                                                                                                                     ;
; DDR4B_DQS_P[7]_IN                                                                                                  ; Base      ; 0.937    ; 1067.24 MHz ; 0.000 ; 0.469   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { DDR4B_DQS_P[7] }                                                                                                                                                                                                                                                                                                                                                     ;
; ETH_RefClk                                                                                                         ; Base      ; 3.103    ; 322.27 MHz  ; 0.000 ; 1.551   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { ETH_RefClk }                                                                                                                                                                                                                                                                                                                                                         ;
; filtered_sclk_negedge                                                                                              ; Generated ; 250.000  ; 4.0 MHz     ; 0.000 ; 5.000   ; 2.00       ; 1         ; 1           ;       ;        ;           ;            ; false    ; fspi_sclk                                                                                                          ; fspi_sclk                                                                                                                                                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|filtered_sclk_negedge|q }                                                                                                                                                        ;
; flash_oe_clk                                                                                                       ; Base      ; 40.000   ; 25.0 MHz    ; 0.000 ; 20.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|csr_control_data_reg[0] }                                                                                                                                                            ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; Generated ; 6.493    ; 154.0 MHz   ; 0.000 ; 3.246   ; 50.00      ; 1000      ; 1540        ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_refclk_select_inst|refclk                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; Generated ; 3.246    ; 308.0 MHz   ; 0.000 ; 1.623   ; 50.00      ; 1000      ; 3080        ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_refclk_select_inst|refclk                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; Generated ; 0.193    ; 5156.3 MHz  ; 0.000 ; 0.096   ; 50.00      ; 1         ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst|lvpecl_in                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[5] }                                                                                                                                                                                                                    ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|avmmclk                         ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; SYS_RefClk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                                                                                                                               ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_r_0_outclk0                                                                                               ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                               ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_rx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|rx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 16          ;       ;        ;           ;            ; false    ; ETH_RefClk                                                                                                         ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11]                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv_user }                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_coreclkin                    ; Generated ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; hssi_pll_t_outclk0                                                                                                 ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|outclk0~CLKENA0|outclk                                                                                                                                                                                                                                                                                 ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_tx_clk }                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_clk                      ; Generated ; 3.878    ; 257.82 MHz  ; 0.000 ; 1.939   ; 50.00      ; 20        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] }                                                                                                                              ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3]|tx_pma_div_clk                  ; Generated ; 6.399    ; 156.25 MHz  ; 0.000 ; 3.199   ; 50.00      ; 33        ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|mcgb_serial_clk                              ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_dn_bus[5]                                                                                                                           ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser|clk_divtx_user }                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[0]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[1]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[2]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[3]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[11] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[4]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[5]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[6]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|avmmclk                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; PCIE_REFCLK~inputFITTER_INSERTEDCLKENA0|outclk                                                                                                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk }                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|pma_hclk_by2             ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2 } ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clk                   ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_clkout                ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pld_clk_div_by_4_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_fref                  ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll|fref }                               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|rx_pma_clk               ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[10] ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv }                                   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_xcvr_native_insts[7]|tx_clk                   ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface|pma_hclk        ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface|hip_cmn_clk[0] }   ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pld_clk                                         ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys~CORE_CLK_OUTCLKENA0|outclk                                                                                                                                                                                                                                         ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|pld_clk }                                                                                                                                                                                                                                                             ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|pll_pcie_clk                                    ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_refclk_select_inst|ref_iqclk[11]                                                                                                                                                                             ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|hclk_out }                                                                                                                                                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[0]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[1]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[2]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[3]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[4]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[5]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[6]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|rx_pcs_clk_div_by_4[7]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|byte_deserializer_pcs_clk_div_by_2_txclk_reg  ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs|sta_rx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|twentynm_atx_pll_inst~O_CLK0_8G                 ; Generated ; 0.250    ; 4000.0 MHz  ; 0.125 ; 0.250   ; 50.00      ; 1         ; 40          ;       ;        ;           ;            ; true     ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst|ref_iqclk[11]                                                                                                                   ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst|clk0_8g }                                                                                                                                                ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 5         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|clk_fpll_b                                                                                                                                ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[0] }                                                                                                                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_clkout                                       ; Generated ; 8.000    ; 125.0 MHz   ; 0.000 ; 4.000   ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pld_clk_div_by_4_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by4_1_out }                          ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[0]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[1]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[2]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[3]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[4]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[5]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[6]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_pcs_clk_div_by_4[7]                          ; Generated ; 2.000    ; 500.0 MHz   ; 0.000 ; 1.000   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_bonding_clocks[0]                            ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|byte_serializer_pcs_clk_div_by_2_reg          ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs|sta_tx_clk2_by2_1 }                              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|tx_serial_clk                                   ; Generated ; 0.400    ; 2500.0 MHz  ; 0.000 ; 0.200   ; 50.00      ; 1         ; 25          ;       ;        ;           ;            ; false    ; PCIE_REFCLK                                                                                                        ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_refclk_select_inst|ref_iqclk[11]                                                                                                                                                                             ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|fpll_inst|clk0 }                                                                                                                                                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|wys~CORE_CLK_OUT                                ; Generated ; 4.000    ; 250.0 MHz   ; 0.000 ; 2.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|hip_cmn_clk[0]                                  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|pll_fixed_clk_central                                                                                                                                                                                                                                              ; { fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|wys|core_clk_out }                                                                                                                                                                                                                                                        ;
; fspi_sclk                                                                                                          ; Base      ; 250.000  ; 4.0 MHz     ; 0.000 ; 125.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fspi_sclk }                                                                                                                                                                                                                                                                                                                                                          ;
; hssi_pll_r_0_outclk0                                                                                               ; Base      ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                                                                   ;
; hssi_pll_r_0_outclk1                                                                                               ; Base      ; 3.800    ; 263.16 MHz  ; 0.000 ; 1.900   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                                                                   ;
; hssi_pll_t_outclk0                                                                                                 ; Base      ; 3.200    ; 312.5 MHz   ; 0.000 ; 1.600   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[0] }                                                                                                                                                                                                                                                                                     ;
; hssi_pll_t_outclk1                                                                                                 ; Base      ; 3.800    ; 263.16 MHz  ; 0.000 ; 1.900   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|fpll_inst|outclk[1] }                                                                                                                                                                                                                                                                                     ;
; mem|ddr4a|ddr4a_core_cal_slave_clk                                                                                 ; Generated ; 6.566    ; 152.3 MHz   ; 0.000 ; 3.283   ;            ; 7         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|outclk[3] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|pa_core_clk_out[0] }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_phy_clk_0                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|loaden[0] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4a|ddr4a_phy_clk_1                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4a|ddr4a_phy_clk_2                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0] }                                                                                                                                                                                                                                                                                              ;
; mem|ddr4a|ddr4a_phy_clk_l_0                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0] }                                                                                                                                                                                                                                                                                                       ;
; mem|ddr4a|ddr4a_phy_clk_l_1                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0] }                                                                                                                                                                                                                                                                                          ;
; mem|ddr4a|ddr4a_phy_clk_l_2                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4a|ddr4a_vco_clk                                                                                            ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0] }                                                                                                                                                                                                                                                                                                          ;
; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] }                                                                                                                                                                                                                                                                                             ;
; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0] }                                                                                                                                                                                                                                                                                               ;
; mem|ddr4a|ddr4a_wf_clk_0                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_1                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_2                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk                                                                                            ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_3                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_4                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_5                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_6                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_2                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_7                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_8                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_9                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4a|ddr4a_wf_clk_10                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4a|ddr4a_vco_clk_1                                                                                          ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_phy_clk_0                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|loaden[0] }                                                                                                                                                                                                                                                                                                         ;
; mem|ddr4b|ddr4b_phy_clk_1                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4b|ddr4b_phy_clk_2                                                                                          ; Generated ; 1.876    ; 533.05 MHz  ; 0.117 ; 1.055   ;            ; 2         ; 1           ; 22.5  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0] }                                                                                                                                                                                                                                                                                              ;
; mem|ddr4b|ddr4b_phy_clk_l_0                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0] }                                                                                                                                                                                                                                                                                                       ;
; mem|ddr4b|ddr4b_phy_clk_l_1                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0] }                                                                                                                                                                                                                                                                                          ;
; mem|ddr4b|ddr4b_phy_clk_l_2                                                                                        ; Generated ; 3.752    ; 266.52 MHz  ; 0.117 ; 1.993   ;            ; 4         ; 1           ; 11.2  ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0] }                                                                                                                                                                                                                                                                                            ;
; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0] }                                                                                                                                                                                                                                                                                                          ;
; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] }                                                                                                                                                                                                                                                                                             ;
; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 4           ;       ;        ;           ;            ; false    ; DDR4_RefClk                                                                                                        ; DDR4_RefClk                                                                                                                                                                                                                                                                                                                                                       ; { mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0] }                                                                                                                                                                                                                                                                                               ;
; mem|ddr4b|ddr4b_wf_clk_0                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_1                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_2                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_0                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                                                                                                                                                                                                         ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_3                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_4                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_5                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_6                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_2                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                                                                                                                                                                                                                                                              ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_7                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_8                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_9                                                                                           ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; mem|ddr4b|ddr4b_wf_clk_10                                                                                          ; Generated ; 0.938    ; 1066.1 MHz  ; 0.000 ; 0.469   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; mem|ddr4b|ddr4b_vco_clk_1                                                                                          ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                                                                                                                                                                                                                                                            ; { mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst~out_phy_reg }                                                                                                                                                                                                                                                      ;
; PCIE_REFCLK                                                                                                        ; Base      ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { PCIE_REFCLK }                                                                                                                                                                                                                                                                                                                                                        ;
; pr_clk_enable_dclk_reg2_user_clk                                                                                   ; Generated ; 10.000   ; 100.0 MHz   ; 5.000 ; 10.000  ;            ; 1         ; 1           ;       ;        ;           ;            ; true     ; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[3]                                                                                                                                                                                                                                                                                           ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|enable_dclk_reg2 }                                                                                                                                                                                              ;
; SYS_RefClk                                                                                                         ; Base      ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                   ; { SYS_RefClk }                                                                                                                                                                                                                                                                                                                                                         ;
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; Generated ; 5.000    ; 200.0 MHz   ; 0.000 ; 2.500   ; 50.00      ; 4         ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[1] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk25                                                                                       ; Generated ; 40.000   ; 25.0 MHz    ; 0.000 ; 20.000  ; 50.00      ; 32        ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[4] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk50                                                                                       ; Generated ; 20.000   ; 50.0 MHz    ; 0.000 ; 10.000  ; 50.00      ; 16        ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[2] }                                                                                                                                                                                                                                                                                            ;
; u0|dcp_iopll|dcp_iopll|clk100                                                                                      ; Generated ; 10.000   ; 100.0 MHz   ; 0.000 ; 5.000   ; 50.00      ; 8         ; 8           ;       ;        ;           ;            ; false    ; SYS_RefClk                                                                                                         ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|refclk[0]                                                                                                                                                                                                                                                                                           ; { u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst|outclk[3] }                                                                                                                                                                                                                                                                                            ;
; vl_qph_user_clk_clkpsc_clk0                                                                                        ; Generated ; 6.493    ; 154.0 MHz   ; 0.000 ; 3.246   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[0]                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout }                                                                                                                                                                                                                                          ;
; vl_qph_user_clk_clkpsc_clk1                                                                                        ; Generated ; 3.246    ; 308.0 MHz   ; 0.000 ; 1.623   ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk1 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|fpll_inst|outclk[1]                                                                                                                                                                                                                                    ; { fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0|vl_qph_user_clk_clkpsc|combout }                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------+-----------+----------+-------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
