## This file is a general .xdc for the CmodA7 rev. B
## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## 12 MHz Clock Signal
set_property -dict {PACKAGE_PIN L17 IOSTANDARD LVCMOS33} [get_ports clk]
create_clock -period 83.330 -name sys_clk_pin -waveform {0.000 41.660} -add [get_ports clk]

## LEDs
#set_property -dict { PACKAGE_PIN A17   IOSTANDARD LVCMOS33 } [get_ports { led[0] }]; #IO_L12N_T1_MRCC_16 Sch=led[1]
#set_property -dict { PACKAGE_PIN C16   IOSTANDARD LVCMOS33 } [get_ports { led[1] }]; #IO_L13P_T2_MRCC_16 Sch=led[2]

## RGB LED
set_property -dict {PACKAGE_PIN B17 IOSTANDARD LVCMOS33} [get_ports led0_b]
set_property -dict {PACKAGE_PIN B16 IOSTANDARD LVCMOS33} [get_ports led0_g]
set_property -dict {PACKAGE_PIN C17 IOSTANDARD LVCMOS33} [get_ports led0_r]

## Buttons
set_property -dict {PACKAGE_PIN A18 IOSTANDARD LVCMOS33} [get_ports {btn[0]}]
set_property -dict {PACKAGE_PIN B18 IOSTANDARD LVCMOS33} [get_ports {btn[1]}]

## Pmod Header JA
#set_property -dict { PACKAGE_PIN G17   IOSTANDARD LVCMOS33 } [get_ports { ja[0] }]; #IO_L5N_T0_D07_14 Sch=ja[1]
#set_property -dict { PACKAGE_PIN G19   IOSTANDARD LVCMOS33 } [get_ports { ja[1] }]; #IO_L4N_T0_D05_14 Sch=ja[2]
#set_property -dict { PACKAGE_PIN N18   IOSTANDARD LVCMOS33 } [get_ports { ja[2] }]; #IO_L9P_T1_DQS_14 Sch=ja[3]
#set_property -dict { PACKAGE_PIN L18   IOSTANDARD LVCMOS33 } [get_ports { ja[3] }]; #IO_L8P_T1_D11_14 Sch=ja[4]
#set_property -dict { PACKAGE_PIN H17   IOSTANDARD LVCMOS33 } [get_ports { ja[4] }]; #IO_L5P_T0_D06_14 Sch=ja[7]
#set_property -dict { PACKAGE_PIN H19   IOSTANDARD LVCMOS33 } [get_ports { ja[5] }]; #IO_L4P_T0_D04_14 Sch=ja[8]
#set_property -dict { PACKAGE_PIN J19   IOSTANDARD LVCMOS33 } [get_ports { ja[6] }]; #IO_L6N_T0_D08_VREF_14 Sch=ja[9]
#set_property -dict { PACKAGE_PIN K18   IOSTANDARD LVCMOS33 } [get_ports { ja[7] }]; #IO_L8N_T1_D12_14 Sch=ja[10]

## Analog XADC Pins
## Only declare these if you want to use pins 15 and 16 as single ended analog inputs. pin 15 -> vaux4, pin16 -> vaux12
#set_property -dict { PACKAGE_PIN G2    IOSTANDARD LVCMOS33 } [get_ports { xa_n[0] }]; #IO_L1N_T0_AD4N_35 Sch=ain_n[15]
#set_property -dict { PACKAGE_PIN G3    IOSTANDARD LVCMOS33 } [get_ports { xa_p[0] }]; #IO_L1P_T0_AD4P_35 Sch=ain_p[15]
#set_property -dict { PACKAGE_PIN J2    IOSTANDARD LVCMOS33 } [get_ports { xa_n[1] }]; #IO_L2N_T0_AD12N_35 Sch=ain_n[16]
#set_property -dict { PACKAGE_PIN H2    IOSTANDARD LVCMOS33 } [get_ports { xa_p[1] }]; #IO_L2P_T0_AD12P_35 Sch=ain_p[16]

## GPIO Pins
## Pins 15 and 16 should remain commented if using them as analog inputs
set_property -dict {PACKAGE_PIN M3 IOSTANDARD LVCMOS33} [get_ports pio1]
#set_property -dict { PACKAGE_PIN L3    IOSTANDARD LVCMOS33 } [get_ports { pio2  }]; #IO_L8P_T1_AD14P_35 Sch=pio[02]
#set_property -dict { PACKAGE_PIN A16   IOSTANDARD LVCMOS33 } [get_ports { pio3  }]; #IO_L12P_T1_MRCC_16 Sch=pio[03]
#set_property -dict { PACKAGE_PIN K3    IOSTANDARD LVCMOS33 } [get_ports { pio4  }]; #IO_L7N_T1_AD6N_35 Sch=pio[04]
#set_property -dict { PACKAGE_PIN C15   IOSTANDARD LVCMOS33 } [get_ports { pio5  }]; #IO_L11P_T1_SRCC_16 Sch=pio[05]
#set_property -dict { PACKAGE_PIN H1    IOSTANDARD LVCMOS33 } [get_ports { pio6  }]; #IO_L3P_T0_DQS_AD5P_35 Sch=pio[06]
#set_property -dict { PACKAGE_PIN A15   IOSTANDARD LVCMOS33 } [get_ports { pio7  }]; #IO_L6N_T0_VREF_16 Sch=pio[07]
#set_property -dict { PACKAGE_PIN B15   IOSTANDARD LVCMOS33 } [get_ports { pio8  }]; #IO_L11N_T1_SRCC_16 Sch=pio[08]
#set_property -dict { PACKAGE_PIN A14   IOSTANDARD LVCMOS33 } [get_ports { pio9  }]; #IO_L6P_T0_16 Sch=pio[09]
#set_property -dict { PACKAGE_PIN J3    IOSTANDARD LVCMOS33 } [get_ports { pio10 }]; #IO_L7P_T1_AD6P_35 Sch=pio[10]
#set_property -dict { PACKAGE_PIN J1    IOSTANDARD LVCMOS33 } [get_ports { pio11 }]; #IO_L3N_T0_DQS_AD5N_35 Sch=pio[11]
#set_property -dict { PACKAGE_PIN K2    IOSTANDARD LVCMOS33 } [get_ports { pio12 }]; #IO_L5P_T0_AD13P_35 Sch=pio[12]
#set_property -dict { PACKAGE_PIN L1    IOSTANDARD LVCMOS33 } [get_ports { pio13 }]; #IO_L6N_T0_VREF_35 Sch=pio[13]
#set_property -dict { PACKAGE_PIN L2    IOSTANDARD LVCMOS33 } [get_ports { pio14 }]; #IO_L5N_T0_AD13N_35 Sch=pio[14]
#set_property -dict { PACKAGE_PIN M1    IOSTANDARD LVCMOS33 } [get_ports { pio17 }]; #IO_L9N_T1_DQS_AD7N_35 Sch=pio[17]
#set_property -dict { PACKAGE_PIN N3    IOSTANDARD LVCMOS33 } [get_ports { pio18 }]; #IO_L12P_T1_MRCC_35 Sch=pio[18]
#set_property -dict { PACKAGE_PIN P3    IOSTANDARD LVCMOS33 } [get_ports { pio19 }]; #IO_L12N_T1_MRCC_35 Sch=pio[19]
#set_property -dict { PACKAGE_PIN M2    IOSTANDARD LVCMOS33 } [get_ports { pio20 }]; #IO_L9P_T1_DQS_AD7P_35 Sch=pio[20]
#set_property -dict { PACKAGE_PIN N1    IOSTANDARD LVCMOS33 } [get_ports { pio21 }]; #IO_L10N_T1_AD15N_35 Sch=pio[21]
#set_property -dict { PACKAGE_PIN N2    IOSTANDARD LVCMOS33 } [get_ports { pio22 }]; #IO_L10P_T1_AD15P_35 Sch=pio[22]
#set_property -dict { PACKAGE_PIN P1    IOSTANDARD LVCMOS33 } [get_ports { pio23 }]; #IO_L19N_T3_VREF_35 Sch=pio[23]
#set_property -dict { PACKAGE_PIN R3    IOSTANDARD LVCMOS33 } [get_ports { pio26 }]; #IO_L2P_T0_34 Sch=pio[26]
#set_property -dict { PACKAGE_PIN T3    IOSTANDARD LVCMOS33 } [get_ports { pio27 }]; #IO_L2N_T0_34 Sch=pio[27]
#set_property -dict { PACKAGE_PIN R2    IOSTANDARD LVCMOS33 } [get_ports { pio28 }]; #IO_L1P_T0_34 Sch=pio[28]
#set_property -dict { PACKAGE_PIN T1    IOSTANDARD LVCMOS33 } [get_ports { pio29 }]; #IO_L3P_T0_DQS_34 Sch=pio[29]
#set_property -dict { PACKAGE_PIN T2    IOSTANDARD LVCMOS33 } [get_ports { pio30 }]; #IO_L1N_T0_34 Sch=pio[30]
#set_property -dict { PACKAGE_PIN U1    IOSTANDARD LVCMOS33 } [get_ports { pio31 }]; #IO_L3N_T0_DQS_34 Sch=pio[31]
#set_property -dict { PACKAGE_PIN W2    IOSTANDARD LVCMOS33 } [get_ports { pio32 }]; #IO_L5N_T0_34 Sch=pio[32]
#set_property -dict { PACKAGE_PIN V2    IOSTANDARD LVCMOS33 } [get_ports { pio33 }]; #IO_L5P_T0_34 Sch=pio[33]
#set_property -dict { PACKAGE_PIN W3    IOSTANDARD LVCMOS33 } [get_ports { pio34 }]; #IO_L6N_T0_VREF_34 Sch=pio[34]
#set_property -dict { PACKAGE_PIN V3    IOSTANDARD LVCMOS33 } [get_ports { pio35 }]; #IO_L6P_T0_34 Sch=pio[35]
#set_property -dict { PACKAGE_PIN W5    IOSTANDARD LVCMOS33 } [get_ports { pio36 }]; #IO_L12P_T1_MRCC_34 Sch=pio[36]
#set_property -dict { PACKAGE_PIN V4    IOSTANDARD LVCMOS33 } [get_ports { pio37 }]; #IO_L11N_T1_SRCC_34 Sch=pio[37]
#set_property -dict { PACKAGE_PIN U4    IOSTANDARD LVCMOS33 } [get_ports { pio38 }]; #IO_L11P_T1_SRCC_34 Sch=pio[38]
#set_property -dict { PACKAGE_PIN V5    IOSTANDARD LVCMOS33 } [get_ports { pio39 }]; #IO_L16N_T2_34 Sch=pio[39]
#set_property -dict { PACKAGE_PIN W4    IOSTANDARD LVCMOS33 } [get_ports { pio40 }]; #IO_L12N_T1_MRCC_34 Sch=pio[40]
#set_property -dict { PACKAGE_PIN U5    IOSTANDARD LVCMOS33 } [get_ports { pio41 }]; #IO_L16P_T2_34 Sch=pio[41]
#set_property -dict { PACKAGE_PIN U2    IOSTANDARD LVCMOS33 } [get_ports { pio42 }]; #IO_L9N_T1_DQS_34 Sch=pio[42]
#set_property -dict { PACKAGE_PIN W6    IOSTANDARD LVCMOS33 } [get_ports { pio43 }]; #IO_L13N_T2_MRCC_34 Sch=pio[43]
#set_property -dict { PACKAGE_PIN U3    IOSTANDARD LVCMOS33 } [get_ports { pio44 }]; #IO_L9P_T1_DQS_34 Sch=pio[44]
#set_property -dict { PACKAGE_PIN U7    IOSTANDARD LVCMOS33 } [get_ports { pio45 }]; #IO_L19P_T3_34 Sch=pio[45]
#set_property -dict { PACKAGE_PIN W7    IOSTANDARD LVCMOS33 } [get_ports { pio46 }]; #IO_L13P_T2_MRCC_34 Sch=pio[46]
#set_property -dict { PACKAGE_PIN U8    IOSTANDARD LVCMOS33 } [get_ports { pio47 }]; #IO_L14P_T2_SRCC_34 Sch=pio[47]
#set_property -dict { PACKAGE_PIN V8    IOSTANDARD LVCMOS33 } [get_ports { pio48 }]; #IO_L14N_T2_SRCC_34 Sch=pio[48]

## UART
set_property -dict {PACKAGE_PIN J18 IOSTANDARD LVCMOS33} [get_ports tx]
#set_property -dict { PACKAGE_PIN J17   IOSTANDARD LVCMOS33 } [get_ports { uart_txd_in  }]; #IO_L7P_T1_D09_14 Sch=uart_txd_in

## Crypto 1 Wire Interface
#set_property -dict { PACKAGE_PIN D17   IOSTANDARD LVCMOS33 } [get_ports { crypto_sda }]; #IO_0_14 Sch=crypto_sda

## QSPI
#set_property -dict { PACKAGE_PIN K19   IOSTANDARD LVCMOS33 } [get_ports { qspi_cs    }]; #IO_L6P_T0_FCS_B_14 Sch=qspi_cs
#set_property -dict { PACKAGE_PIN D18   IOSTANDARD LVCMOS33 } [get_ports { qspi_dq[0] }]; #IO_L1P_T0_D00_MOSI_14 Sch=qspi_dq[0]
#set_property -dict { PACKAGE_PIN D19   IOSTANDARD LVCMOS33 } [get_ports { qspi_dq[1] }]; #IO_L1N_T0_D01_DIN_14 Sch=qspi_dq[1]
#set_property -dict { PACKAGE_PIN G18   IOSTANDARD LVCMOS33 } [get_ports { qspi_dq[2] }]; #IO_L2P_T0_D02_14 Sch=qspi_dq[2]
#set_property -dict { PACKAGE_PIN F18   IOSTANDARD LVCMOS33 } [get_ports { qspi_dq[3] }]; #IO_L2N_T0_D03_14 Sch=qspi_dq[3]

## Cellular RAM
#set_property -dict { PACKAGE_PIN M18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[0]  }]; #IO_L11P_T1_SRCC_14 Sch=sram- a[0]
#set_property -dict { PACKAGE_PIN M19   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[1]  }]; #IO_L11N_T1_SRCC_14 Sch=sram- a[1]
#set_property -dict { PACKAGE_PIN K17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[2]  }]; #IO_L12N_T1_MRCC_14 Sch=sram- a[2]
#set_property -dict { PACKAGE_PIN N17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[3]  }]; #IO_L13P_T2_MRCC_14 Sch=sram- a[3]
#set_property -dict { PACKAGE_PIN P17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[4]  }]; #IO_L13N_T2_MRCC_14 Sch=sram- a[4]
#set_property -dict { PACKAGE_PIN P18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[5]  }]; #IO_L14P_T2_SRCC_14 Sch=sram- a[5]
#set_property -dict { PACKAGE_PIN R18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[6]  }]; #IO_L14N_T2_SRCC_14 Sch=sram- a[6]
#set_property -dict { PACKAGE_PIN W19   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[7]  }]; #IO_L16N_T2_A15_D31_14 Sch=sram- a[7]
#set_property -dict { PACKAGE_PIN U19   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[8]  }]; #IO_L15P_T2_DQS_RDWR_B_14 Sch=sram- a[8]
#set_property -dict { PACKAGE_PIN V19   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[9]  }]; #IO_L15N_T2_DQS_DOUT_CSO_B_14 Sch=sram- a[9]
#set_property -dict { PACKAGE_PIN W18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[10] }]; #IO_L16P_T2_CSI_B_14 Sch=sram- a[10]
#set_property -dict { PACKAGE_PIN T17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[11] }]; #IO_L17P_T2_A14_D30_14 Sch=sram- a[11]
#set_property -dict { PACKAGE_PIN T18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[12] }]; #IO_L17N_T2_A13_D29_14 Sch=sram- a[12]
#set_property -dict { PACKAGE_PIN U17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[13] }]; #IO_L18P_T2_A12_D28_14 Sch=sram- a[13]
#set_property -dict { PACKAGE_PIN U18   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[14] }]; #IO_L18N_T2_A11_D27_14 Sch=sram- a[14]
#set_property -dict { PACKAGE_PIN V16   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[15] }]; #IO_L19P_T3_A10_D26_14 Sch=sram- a[15]
#set_property -dict { PACKAGE_PIN W16   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[16] }]; #IO_L20P_T3_A08_D24_14 Sch=sram- a[16]
#set_property -dict { PACKAGE_PIN W17   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[17] }]; #IO_L20N_T3_A07_D23_14 Sch=sram- a[17]
#set_property -dict { PACKAGE_PIN V15   IOSTANDARD LVCMOS33 } [get_ports { MemAdr[18] }]; #IO_L21P_T3_DQS_14 Sch=sram- a[18]
#set_property -dict { PACKAGE_PIN W15   IOSTANDARD LVCMOS33 } [get_ports { MemDB[0]   }]; #IO_L21N_T3_DQS_A06_D22_14 Sch=sram-dq[0]
#set_property -dict { PACKAGE_PIN W13   IOSTANDARD LVCMOS33 } [get_ports { MemDB[1]   }]; #IO_L22P_T3_A05_D21_14 Sch=sram-dq[1]
#set_property -dict { PACKAGE_PIN W14   IOSTANDARD LVCMOS33 } [get_ports { MemDB[2]   }]; #IO_L22N_T3_A04_D20_14 Sch=sram-dq[2]
#set_property -dict { PACKAGE_PIN U15   IOSTANDARD LVCMOS33 } [get_ports { MemDB[3]   }]; #IO_L23P_T3_A03_D19_14 Sch=sram-dq[3]
#set_property -dict { PACKAGE_PIN U16   IOSTANDARD LVCMOS33 } [get_ports { MemDB[4]   }]; #IO_L23N_T3_A02_D18_14 Sch=sram-dq[4]
#set_property -dict { PACKAGE_PIN V13   IOSTANDARD LVCMOS33 } [get_ports { MemDB[5]   }]; #IO_L24P_T3_A01_D17_14 Sch=sram-dq[5]
#set_property -dict { PACKAGE_PIN V14   IOSTANDARD LVCMOS33 } [get_ports { MemDB[6]   }]; #IO_L24N_T3_A00_D16_14 Sch=sram-dq[6]
#set_property -dict { PACKAGE_PIN U14   IOSTANDARD LVCMOS33 } [get_ports { MemDB[7]   }]; #IO_25_14 Sch=sram-dq[7]
#set_property -dict { PACKAGE_PIN P19   IOSTANDARD LVCMOS33 } [get_ports { RamOEn     }]; #IO_L10P_T1_D14_14 Sch=sram-oe
#set_property -dict { PACKAGE_PIN R19   IOSTANDARD LVCMOS33 } [get_ports { RamWEn     }]; #IO_L10N_T1_D15_14 Sch=sram-we
#set_property -dict { PACKAGE_PIN N19   IOSTANDARD LVCMOS33 } [get_ports { RamCEn     }]; #IO_L9N_T1_DQS_D13_14 Sch=sram-ce





create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list clk_IBUF_BUFG]]
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe0]
set_property port_width 512 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {blake_blockdata_bitmask[0]} {blake_blockdata_bitmask[1]} {blake_blockdata_bitmask[2]} {blake_blockdata_bitmask[3]} {blake_blockdata_bitmask[4]} {blake_blockdata_bitmask[5]} {blake_blockdata_bitmask[6]} {blake_blockdata_bitmask[7]} {blake_blockdata_bitmask[8]} {blake_blockdata_bitmask[9]} {blake_blockdata_bitmask[10]} {blake_blockdata_bitmask[11]} {blake_blockdata_bitmask[12]} {blake_blockdata_bitmask[13]} {blake_blockdata_bitmask[14]} {blake_blockdata_bitmask[15]} {blake_blockdata_bitmask[16]} {blake_blockdata_bitmask[17]} {blake_blockdata_bitmask[18]} {blake_blockdata_bitmask[19]} {blake_blockdata_bitmask[20]} {blake_blockdata_bitmask[21]} {blake_blockdata_bitmask[22]} {blake_blockdata_bitmask[23]} {blake_blockdata_bitmask[24]} {blake_blockdata_bitmask[25]} {blake_blockdata_bitmask[26]} {blake_blockdata_bitmask[27]} {blake_blockdata_bitmask[28]} {blake_blockdata_bitmask[29]} {blake_blockdata_bitmask[30]} {blake_blockdata_bitmask[31]} {blake_blockdata_bitmask[32]} {blake_blockdata_bitmask[33]} {blake_blockdata_bitmask[34]} {blake_blockdata_bitmask[35]} {blake_blockdata_bitmask[36]} {blake_blockdata_bitmask[37]} {blake_blockdata_bitmask[38]} {blake_blockdata_bitmask[39]} {blake_blockdata_bitmask[40]} {blake_blockdata_bitmask[41]} {blake_blockdata_bitmask[42]} {blake_blockdata_bitmask[43]} {blake_blockdata_bitmask[44]} {blake_blockdata_bitmask[45]} {blake_blockdata_bitmask[46]} {blake_blockdata_bitmask[47]} {blake_blockdata_bitmask[48]} {blake_blockdata_bitmask[49]} {blake_blockdata_bitmask[50]} {blake_blockdata_bitmask[51]} {blake_blockdata_bitmask[52]} {blake_blockdata_bitmask[53]} {blake_blockdata_bitmask[54]} {blake_blockdata_bitmask[55]} {blake_blockdata_bitmask[56]} {blake_blockdata_bitmask[57]} {blake_blockdata_bitmask[58]} {blake_blockdata_bitmask[59]} {blake_blockdata_bitmask[60]} {blake_blockdata_bitmask[61]} {blake_blockdata_bitmask[62]} {blake_blockdata_bitmask[63]} {blake_blockdata_bitmask[64]} {blake_blockdata_bitmask[65]} {blake_blockdata_bitmask[66]} {blake_blockdata_bitmask[67]} {blake_blockdata_bitmask[68]} {blake_blockdata_bitmask[69]} {blake_blockdata_bitmask[70]} {blake_blockdata_bitmask[71]} {blake_blockdata_bitmask[72]} {blake_blockdata_bitmask[73]} {blake_blockdata_bitmask[74]} {blake_blockdata_bitmask[75]} {blake_blockdata_bitmask[76]} {blake_blockdata_bitmask[77]} {blake_blockdata_bitmask[78]} {blake_blockdata_bitmask[79]} {blake_blockdata_bitmask[80]} {blake_blockdata_bitmask[81]} {blake_blockdata_bitmask[82]} {blake_blockdata_bitmask[83]} {blake_blockdata_bitmask[84]} {blake_blockdata_bitmask[85]} {blake_blockdata_bitmask[86]} {blake_blockdata_bitmask[87]} {blake_blockdata_bitmask[88]} {blake_blockdata_bitmask[89]} {blake_blockdata_bitmask[90]} {blake_blockdata_bitmask[91]} {blake_blockdata_bitmask[92]} {blake_blockdata_bitmask[93]} {blake_blockdata_bitmask[94]} {blake_blockdata_bitmask[95]} {blake_blockdata_bitmask[96]} {blake_blockdata_bitmask[97]} {blake_blockdata_bitmask[98]} {blake_blockdata_bitmask[99]} {blake_blockdata_bitmask[100]} {blake_blockdata_bitmask[101]} {blake_blockdata_bitmask[102]} {blake_blockdata_bitmask[103]} {blake_blockdata_bitmask[104]} {blake_blockdata_bitmask[105]} {blake_blockdata_bitmask[106]} {blake_blockdata_bitmask[107]} {blake_blockdata_bitmask[108]} {blake_blockdata_bitmask[109]} {blake_blockdata_bitmask[110]} {blake_blockdata_bitmask[111]} {blake_blockdata_bitmask[112]} {blake_blockdata_bitmask[113]} {blake_blockdata_bitmask[114]} {blake_blockdata_bitmask[115]} {blake_blockdata_bitmask[116]} {blake_blockdata_bitmask[117]} {blake_blockdata_bitmask[118]} {blake_blockdata_bitmask[119]} {blake_blockdata_bitmask[120]} {blake_blockdata_bitmask[121]} {blake_blockdata_bitmask[122]} {blake_blockdata_bitmask[123]} {blake_blockdata_bitmask[124]} {blake_blockdata_bitmask[125]} {blake_blockdata_bitmask[126]} {blake_blockdata_bitmask[127]} {blake_blockdata_bitmask[128]} {blake_blockdata_bitmask[129]} {blake_blockdata_bitmask[130]} {blake_blockdata_bitmask[131]} {blake_blockdata_bitmask[132]} {blake_blockdata_bitmask[133]} {blake_blockdata_bitmask[134]} {blake_blockdata_bitmask[135]} {blake_blockdata_bitmask[136]} {blake_blockdata_bitmask[137]} {blake_blockdata_bitmask[138]} {blake_blockdata_bitmask[139]} {blake_blockdata_bitmask[140]} {blake_blockdata_bitmask[141]} {blake_blockdata_bitmask[142]} {blake_blockdata_bitmask[143]} {blake_blockdata_bitmask[144]} {blake_blockdata_bitmask[145]} {blake_blockdata_bitmask[146]} {blake_blockdata_bitmask[147]} {blake_blockdata_bitmask[148]} {blake_blockdata_bitmask[149]} {blake_blockdata_bitmask[150]} {blake_blockdata_bitmask[151]} {blake_blockdata_bitmask[152]} {blake_blockdata_bitmask[153]} {blake_blockdata_bitmask[154]} {blake_blockdata_bitmask[155]} {blake_blockdata_bitmask[156]} {blake_blockdata_bitmask[157]} {blake_blockdata_bitmask[158]} {blake_blockdata_bitmask[159]} {blake_blockdata_bitmask[160]} {blake_blockdata_bitmask[161]} {blake_blockdata_bitmask[162]} {blake_blockdata_bitmask[163]} {blake_blockdata_bitmask[164]} {blake_blockdata_bitmask[165]} {blake_blockdata_bitmask[166]} {blake_blockdata_bitmask[167]} {blake_blockdata_bitmask[168]} {blake_blockdata_bitmask[169]} {blake_blockdata_bitmask[170]} {blake_blockdata_bitmask[171]} {blake_blockdata_bitmask[172]} {blake_blockdata_bitmask[173]} {blake_blockdata_bitmask[174]} {blake_blockdata_bitmask[175]} {blake_blockdata_bitmask[176]} {blake_blockdata_bitmask[177]} {blake_blockdata_bitmask[178]} {blake_blockdata_bitmask[179]} {blake_blockdata_bitmask[180]} {blake_blockdata_bitmask[181]} {blake_blockdata_bitmask[182]} {blake_blockdata_bitmask[183]} {blake_blockdata_bitmask[184]} {blake_blockdata_bitmask[185]} {blake_blockdata_bitmask[186]} {blake_blockdata_bitmask[187]} {blake_blockdata_bitmask[188]} {blake_blockdata_bitmask[189]} {blake_blockdata_bitmask[190]} {blake_blockdata_bitmask[191]} {blake_blockdata_bitmask[192]} {blake_blockdata_bitmask[193]} {blake_blockdata_bitmask[194]} {blake_blockdata_bitmask[195]} {blake_blockdata_bitmask[196]} {blake_blockdata_bitmask[197]} {blake_blockdata_bitmask[198]} {blake_blockdata_bitmask[199]} {blake_blockdata_bitmask[200]} {blake_blockdata_bitmask[201]} {blake_blockdata_bitmask[202]} {blake_blockdata_bitmask[203]} {blake_blockdata_bitmask[204]} {blake_blockdata_bitmask[205]} {blake_blockdata_bitmask[206]} {blake_blockdata_bitmask[207]} {blake_blockdata_bitmask[208]} {blake_blockdata_bitmask[209]} {blake_blockdata_bitmask[210]} {blake_blockdata_bitmask[211]} {blake_blockdata_bitmask[212]} {blake_blockdata_bitmask[213]} {blake_blockdata_bitmask[214]} {blake_blockdata_bitmask[215]} {blake_blockdata_bitmask[216]} {blake_blockdata_bitmask[217]} {blake_blockdata_bitmask[218]} {blake_blockdata_bitmask[219]} {blake_blockdata_bitmask[220]} {blake_blockdata_bitmask[221]} {blake_blockdata_bitmask[222]} {blake_blockdata_bitmask[223]} {blake_blockdata_bitmask[224]} {blake_blockdata_bitmask[225]} {blake_blockdata_bitmask[226]} {blake_blockdata_bitmask[227]} {blake_blockdata_bitmask[228]} {blake_blockdata_bitmask[229]} {blake_blockdata_bitmask[230]} {blake_blockdata_bitmask[231]} {blake_blockdata_bitmask[232]} {blake_blockdata_bitmask[233]} {blake_blockdata_bitmask[234]} {blake_blockdata_bitmask[235]} {blake_blockdata_bitmask[236]} {blake_blockdata_bitmask[237]} {blake_blockdata_bitmask[238]} {blake_blockdata_bitmask[239]} {blake_blockdata_bitmask[240]} {blake_blockdata_bitmask[241]} {blake_blockdata_bitmask[242]} {blake_blockdata_bitmask[243]} {blake_blockdata_bitmask[244]} {blake_blockdata_bitmask[245]} {blake_blockdata_bitmask[246]} {blake_blockdata_bitmask[247]} {blake_blockdata_bitmask[248]} {blake_blockdata_bitmask[249]} {blake_blockdata_bitmask[250]} {blake_blockdata_bitmask[251]} {blake_blockdata_bitmask[252]} {blake_blockdata_bitmask[253]} {blake_blockdata_bitmask[254]} {blake_blockdata_bitmask[255]} {blake_blockdata_bitmask[256]} {blake_blockdata_bitmask[257]} {blake_blockdata_bitmask[258]} {blake_blockdata_bitmask[259]} {blake_blockdata_bitmask[260]} {blake_blockdata_bitmask[261]} {blake_blockdata_bitmask[262]} {blake_blockdata_bitmask[263]} {blake_blockdata_bitmask[264]} {blake_blockdata_bitmask[265]} {blake_blockdata_bitmask[266]} {blake_blockdata_bitmask[267]} {blake_blockdata_bitmask[268]} {blake_blockdata_bitmask[269]} {blake_blockdata_bitmask[270]} {blake_blockdata_bitmask[271]} {blake_blockdata_bitmask[272]} {blake_blockdata_bitmask[273]} {blake_blockdata_bitmask[274]} {blake_blockdata_bitmask[275]} {blake_blockdata_bitmask[276]} {blake_blockdata_bitmask[277]} {blake_blockdata_bitmask[278]} {blake_blockdata_bitmask[279]} {blake_blockdata_bitmask[280]} {blake_blockdata_bitmask[281]} {blake_blockdata_bitmask[282]} {blake_blockdata_bitmask[283]} {blake_blockdata_bitmask[284]} {blake_blockdata_bitmask[285]} {blake_blockdata_bitmask[286]} {blake_blockdata_bitmask[287]} {blake_blockdata_bitmask[288]} {blake_blockdata_bitmask[289]} {blake_blockdata_bitmask[290]} {blake_blockdata_bitmask[291]} {blake_blockdata_bitmask[292]} {blake_blockdata_bitmask[293]} {blake_blockdata_bitmask[294]} {blake_blockdata_bitmask[295]} {blake_blockdata_bitmask[296]} {blake_blockdata_bitmask[297]} {blake_blockdata_bitmask[298]} {blake_blockdata_bitmask[299]} {blake_blockdata_bitmask[300]} {blake_blockdata_bitmask[301]} {blake_blockdata_bitmask[302]} {blake_blockdata_bitmask[303]} {blake_blockdata_bitmask[304]} {blake_blockdata_bitmask[305]} {blake_blockdata_bitmask[306]} {blake_blockdata_bitmask[307]} {blake_blockdata_bitmask[308]} {blake_blockdata_bitmask[309]} {blake_blockdata_bitmask[310]} {blake_blockdata_bitmask[311]} {blake_blockdata_bitmask[312]} {blake_blockdata_bitmask[313]} {blake_blockdata_bitmask[314]} {blake_blockdata_bitmask[315]} {blake_blockdata_bitmask[316]} {blake_blockdata_bitmask[317]} {blake_blockdata_bitmask[318]} {blake_blockdata_bitmask[319]} {blake_blockdata_bitmask[320]} {blake_blockdata_bitmask[321]} {blake_blockdata_bitmask[322]} {blake_blockdata_bitmask[323]} {blake_blockdata_bitmask[324]} {blake_blockdata_bitmask[325]} {blake_blockdata_bitmask[326]} {blake_blockdata_bitmask[327]} {blake_blockdata_bitmask[328]} {blake_blockdata_bitmask[329]} {blake_blockdata_bitmask[330]} {blake_blockdata_bitmask[331]} {blake_blockdata_bitmask[332]} {blake_blockdata_bitmask[333]} {blake_blockdata_bitmask[334]} {blake_blockdata_bitmask[335]} {blake_blockdata_bitmask[336]} {blake_blockdata_bitmask[337]} {blake_blockdata_bitmask[338]} {blake_blockdata_bitmask[339]} {blake_blockdata_bitmask[340]} {blake_blockdata_bitmask[341]} {blake_blockdata_bitmask[342]} {blake_blockdata_bitmask[343]} {blake_blockdata_bitmask[344]} {blake_blockdata_bitmask[345]} {blake_blockdata_bitmask[346]} {blake_blockdata_bitmask[347]} {blake_blockdata_bitmask[348]} {blake_blockdata_bitmask[349]} {blake_blockdata_bitmask[350]} {blake_blockdata_bitmask[351]} {blake_blockdata_bitmask[352]} {blake_blockdata_bitmask[353]} {blake_blockdata_bitmask[354]} {blake_blockdata_bitmask[355]} {blake_blockdata_bitmask[356]} {blake_blockdata_bitmask[357]} {blake_blockdata_bitmask[358]} {blake_blockdata_bitmask[359]} {blake_blockdata_bitmask[360]} {blake_blockdata_bitmask[361]} {blake_blockdata_bitmask[362]} {blake_blockdata_bitmask[363]} {blake_blockdata_bitmask[364]} {blake_blockdata_bitmask[365]} {blake_blockdata_bitmask[366]} {blake_blockdata_bitmask[367]} {blake_blockdata_bitmask[368]} {blake_blockdata_bitmask[369]} {blake_blockdata_bitmask[370]} {blake_blockdata_bitmask[371]} {blake_blockdata_bitmask[372]} {blake_blockdata_bitmask[373]} {blake_blockdata_bitmask[374]} {blake_blockdata_bitmask[375]} {blake_blockdata_bitmask[376]} {blake_blockdata_bitmask[377]} {blake_blockdata_bitmask[378]} {blake_blockdata_bitmask[379]} {blake_blockdata_bitmask[380]} {blake_blockdata_bitmask[381]} {blake_blockdata_bitmask[382]} {blake_blockdata_bitmask[383]} {blake_blockdata_bitmask[384]} {blake_blockdata_bitmask[385]} {blake_blockdata_bitmask[386]} {blake_blockdata_bitmask[387]} {blake_blockdata_bitmask[388]} {blake_blockdata_bitmask[389]} {blake_blockdata_bitmask[390]} {blake_blockdata_bitmask[391]} {blake_blockdata_bitmask[392]} {blake_blockdata_bitmask[393]} {blake_blockdata_bitmask[394]} {blake_blockdata_bitmask[395]} {blake_blockdata_bitmask[396]} {blake_blockdata_bitmask[397]} {blake_blockdata_bitmask[398]} {blake_blockdata_bitmask[399]} {blake_blockdata_bitmask[400]} {blake_blockdata_bitmask[401]} {blake_blockdata_bitmask[402]} {blake_blockdata_bitmask[403]} {blake_blockdata_bitmask[404]} {blake_blockdata_bitmask[405]} {blake_blockdata_bitmask[406]} {blake_blockdata_bitmask[407]} {blake_blockdata_bitmask[408]} {blake_blockdata_bitmask[409]} {blake_blockdata_bitmask[410]} {blake_blockdata_bitmask[411]} {blake_blockdata_bitmask[412]} {blake_blockdata_bitmask[413]} {blake_blockdata_bitmask[414]} {blake_blockdata_bitmask[415]} {blake_blockdata_bitmask[416]} {blake_blockdata_bitmask[417]} {blake_blockdata_bitmask[418]} {blake_blockdata_bitmask[419]} {blake_blockdata_bitmask[420]} {blake_blockdata_bitmask[421]} {blake_blockdata_bitmask[422]} {blake_blockdata_bitmask[423]} {blake_blockdata_bitmask[424]} {blake_blockdata_bitmask[425]} {blake_blockdata_bitmask[426]} {blake_blockdata_bitmask[427]} {blake_blockdata_bitmask[428]} {blake_blockdata_bitmask[429]} {blake_blockdata_bitmask[430]} {blake_blockdata_bitmask[431]} {blake_blockdata_bitmask[432]} {blake_blockdata_bitmask[433]} {blake_blockdata_bitmask[434]} {blake_blockdata_bitmask[435]} {blake_blockdata_bitmask[436]} {blake_blockdata_bitmask[437]} {blake_blockdata_bitmask[438]} {blake_blockdata_bitmask[439]} {blake_blockdata_bitmask[440]} {blake_blockdata_bitmask[441]} {blake_blockdata_bitmask[442]} {blake_blockdata_bitmask[443]} {blake_blockdata_bitmask[444]} {blake_blockdata_bitmask[445]} {blake_blockdata_bitmask[446]} {blake_blockdata_bitmask[447]} {blake_blockdata_bitmask[448]} {blake_blockdata_bitmask[449]} {blake_blockdata_bitmask[450]} {blake_blockdata_bitmask[451]} {blake_blockdata_bitmask[452]} {blake_blockdata_bitmask[453]} {blake_blockdata_bitmask[454]} {blake_blockdata_bitmask[455]} {blake_blockdata_bitmask[456]} {blake_blockdata_bitmask[457]} {blake_blockdata_bitmask[458]} {blake_blockdata_bitmask[459]} {blake_blockdata_bitmask[460]} {blake_blockdata_bitmask[461]} {blake_blockdata_bitmask[462]} {blake_blockdata_bitmask[463]} {blake_blockdata_bitmask[464]} {blake_blockdata_bitmask[465]} {blake_blockdata_bitmask[466]} {blake_blockdata_bitmask[467]} {blake_blockdata_bitmask[468]} {blake_blockdata_bitmask[469]} {blake_blockdata_bitmask[470]} {blake_blockdata_bitmask[471]} {blake_blockdata_bitmask[472]} {blake_blockdata_bitmask[473]} {blake_blockdata_bitmask[474]} {blake_blockdata_bitmask[475]} {blake_blockdata_bitmask[476]} {blake_blockdata_bitmask[477]} {blake_blockdata_bitmask[478]} {blake_blockdata_bitmask[479]} {blake_blockdata_bitmask[480]} {blake_blockdata_bitmask[481]} {blake_blockdata_bitmask[482]} {blake_blockdata_bitmask[483]} {blake_blockdata_bitmask[484]} {blake_blockdata_bitmask[485]} {blake_blockdata_bitmask[486]} {blake_blockdata_bitmask[487]} {blake_blockdata_bitmask[488]} {blake_blockdata_bitmask[489]} {blake_blockdata_bitmask[490]} {blake_blockdata_bitmask[491]} {blake_blockdata_bitmask[492]} {blake_blockdata_bitmask[493]} {blake_blockdata_bitmask[494]} {blake_blockdata_bitmask[495]} {blake_blockdata_bitmask[496]} {blake_blockdata_bitmask[497]} {blake_blockdata_bitmask[498]} {blake_blockdata_bitmask[499]} {blake_blockdata_bitmask[500]} {blake_blockdata_bitmask[501]} {blake_blockdata_bitmask[502]} {blake_blockdata_bitmask[503]} {blake_blockdata_bitmask[504]} {blake_blockdata_bitmask[505]} {blake_blockdata_bitmask[506]} {blake_blockdata_bitmask[507]} {blake_blockdata_bitmask[508]} {blake_blockdata_bitmask[509]} {blake_blockdata_bitmask[510]} {blake_blockdata_bitmask[511]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe1]
set_property port_width 512 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {fifo_out_cache[0]} {fifo_out_cache[1]} {fifo_out_cache[2]} {fifo_out_cache[3]} {fifo_out_cache[4]} {fifo_out_cache[5]} {fifo_out_cache[6]} {fifo_out_cache[7]} {fifo_out_cache[8]} {fifo_out_cache[9]} {fifo_out_cache[10]} {fifo_out_cache[11]} {fifo_out_cache[12]} {fifo_out_cache[13]} {fifo_out_cache[14]} {fifo_out_cache[15]} {fifo_out_cache[16]} {fifo_out_cache[17]} {fifo_out_cache[18]} {fifo_out_cache[19]} {fifo_out_cache[20]} {fifo_out_cache[21]} {fifo_out_cache[22]} {fifo_out_cache[23]} {fifo_out_cache[24]} {fifo_out_cache[25]} {fifo_out_cache[26]} {fifo_out_cache[27]} {fifo_out_cache[28]} {fifo_out_cache[29]} {fifo_out_cache[30]} {fifo_out_cache[31]} {fifo_out_cache[32]} {fifo_out_cache[33]} {fifo_out_cache[34]} {fifo_out_cache[35]} {fifo_out_cache[36]} {fifo_out_cache[37]} {fifo_out_cache[38]} {fifo_out_cache[39]} {fifo_out_cache[40]} {fifo_out_cache[41]} {fifo_out_cache[42]} {fifo_out_cache[43]} {fifo_out_cache[44]} {fifo_out_cache[45]} {fifo_out_cache[46]} {fifo_out_cache[47]} {fifo_out_cache[48]} {fifo_out_cache[49]} {fifo_out_cache[50]} {fifo_out_cache[51]} {fifo_out_cache[52]} {fifo_out_cache[53]} {fifo_out_cache[54]} {fifo_out_cache[55]} {fifo_out_cache[56]} {fifo_out_cache[57]} {fifo_out_cache[58]} {fifo_out_cache[59]} {fifo_out_cache[60]} {fifo_out_cache[61]} {fifo_out_cache[62]} {fifo_out_cache[63]} {fifo_out_cache[64]} {fifo_out_cache[65]} {fifo_out_cache[66]} {fifo_out_cache[67]} {fifo_out_cache[68]} {fifo_out_cache[69]} {fifo_out_cache[70]} {fifo_out_cache[71]} {fifo_out_cache[72]} {fifo_out_cache[73]} {fifo_out_cache[74]} {fifo_out_cache[75]} {fifo_out_cache[76]} {fifo_out_cache[77]} {fifo_out_cache[78]} {fifo_out_cache[79]} {fifo_out_cache[80]} {fifo_out_cache[81]} {fifo_out_cache[82]} {fifo_out_cache[83]} {fifo_out_cache[84]} {fifo_out_cache[85]} {fifo_out_cache[86]} {fifo_out_cache[87]} {fifo_out_cache[88]} {fifo_out_cache[89]} {fifo_out_cache[90]} {fifo_out_cache[91]} {fifo_out_cache[92]} {fifo_out_cache[93]} {fifo_out_cache[94]} {fifo_out_cache[95]} {fifo_out_cache[96]} {fifo_out_cache[97]} {fifo_out_cache[98]} {fifo_out_cache[99]} {fifo_out_cache[100]} {fifo_out_cache[101]} {fifo_out_cache[102]} {fifo_out_cache[103]} {fifo_out_cache[104]} {fifo_out_cache[105]} {fifo_out_cache[106]} {fifo_out_cache[107]} {fifo_out_cache[108]} {fifo_out_cache[109]} {fifo_out_cache[110]} {fifo_out_cache[111]} {fifo_out_cache[112]} {fifo_out_cache[113]} {fifo_out_cache[114]} {fifo_out_cache[115]} {fifo_out_cache[116]} {fifo_out_cache[117]} {fifo_out_cache[118]} {fifo_out_cache[119]} {fifo_out_cache[120]} {fifo_out_cache[121]} {fifo_out_cache[122]} {fifo_out_cache[123]} {fifo_out_cache[124]} {fifo_out_cache[125]} {fifo_out_cache[126]} {fifo_out_cache[127]} {fifo_out_cache[128]} {fifo_out_cache[129]} {fifo_out_cache[130]} {fifo_out_cache[131]} {fifo_out_cache[132]} {fifo_out_cache[133]} {fifo_out_cache[134]} {fifo_out_cache[135]} {fifo_out_cache[136]} {fifo_out_cache[137]} {fifo_out_cache[138]} {fifo_out_cache[139]} {fifo_out_cache[140]} {fifo_out_cache[141]} {fifo_out_cache[142]} {fifo_out_cache[143]} {fifo_out_cache[144]} {fifo_out_cache[145]} {fifo_out_cache[146]} {fifo_out_cache[147]} {fifo_out_cache[148]} {fifo_out_cache[149]} {fifo_out_cache[150]} {fifo_out_cache[151]} {fifo_out_cache[152]} {fifo_out_cache[153]} {fifo_out_cache[154]} {fifo_out_cache[155]} {fifo_out_cache[156]} {fifo_out_cache[157]} {fifo_out_cache[158]} {fifo_out_cache[159]} {fifo_out_cache[160]} {fifo_out_cache[161]} {fifo_out_cache[162]} {fifo_out_cache[163]} {fifo_out_cache[164]} {fifo_out_cache[165]} {fifo_out_cache[166]} {fifo_out_cache[167]} {fifo_out_cache[168]} {fifo_out_cache[169]} {fifo_out_cache[170]} {fifo_out_cache[171]} {fifo_out_cache[172]} {fifo_out_cache[173]} {fifo_out_cache[174]} {fifo_out_cache[175]} {fifo_out_cache[176]} {fifo_out_cache[177]} {fifo_out_cache[178]} {fifo_out_cache[179]} {fifo_out_cache[180]} {fifo_out_cache[181]} {fifo_out_cache[182]} {fifo_out_cache[183]} {fifo_out_cache[184]} {fifo_out_cache[185]} {fifo_out_cache[186]} {fifo_out_cache[187]} {fifo_out_cache[188]} {fifo_out_cache[189]} {fifo_out_cache[190]} {fifo_out_cache[191]} {fifo_out_cache[192]} {fifo_out_cache[193]} {fifo_out_cache[194]} {fifo_out_cache[195]} {fifo_out_cache[196]} {fifo_out_cache[197]} {fifo_out_cache[198]} {fifo_out_cache[199]} {fifo_out_cache[200]} {fifo_out_cache[201]} {fifo_out_cache[202]} {fifo_out_cache[203]} {fifo_out_cache[204]} {fifo_out_cache[205]} {fifo_out_cache[206]} {fifo_out_cache[207]} {fifo_out_cache[208]} {fifo_out_cache[209]} {fifo_out_cache[210]} {fifo_out_cache[211]} {fifo_out_cache[212]} {fifo_out_cache[213]} {fifo_out_cache[214]} {fifo_out_cache[215]} {fifo_out_cache[216]} {fifo_out_cache[217]} {fifo_out_cache[218]} {fifo_out_cache[219]} {fifo_out_cache[220]} {fifo_out_cache[221]} {fifo_out_cache[222]} {fifo_out_cache[223]} {fifo_out_cache[224]} {fifo_out_cache[225]} {fifo_out_cache[226]} {fifo_out_cache[227]} {fifo_out_cache[228]} {fifo_out_cache[229]} {fifo_out_cache[230]} {fifo_out_cache[231]} {fifo_out_cache[232]} {fifo_out_cache[233]} {fifo_out_cache[234]} {fifo_out_cache[235]} {fifo_out_cache[236]} {fifo_out_cache[237]} {fifo_out_cache[238]} {fifo_out_cache[239]} {fifo_out_cache[240]} {fifo_out_cache[241]} {fifo_out_cache[242]} {fifo_out_cache[243]} {fifo_out_cache[244]} {fifo_out_cache[245]} {fifo_out_cache[246]} {fifo_out_cache[247]} {fifo_out_cache[248]} {fifo_out_cache[249]} {fifo_out_cache[250]} {fifo_out_cache[251]} {fifo_out_cache[252]} {fifo_out_cache[253]} {fifo_out_cache[254]} {fifo_out_cache[255]} {fifo_out_cache[256]} {fifo_out_cache[257]} {fifo_out_cache[258]} {fifo_out_cache[259]} {fifo_out_cache[260]} {fifo_out_cache[261]} {fifo_out_cache[262]} {fifo_out_cache[263]} {fifo_out_cache[264]} {fifo_out_cache[265]} {fifo_out_cache[266]} {fifo_out_cache[267]} {fifo_out_cache[268]} {fifo_out_cache[269]} {fifo_out_cache[270]} {fifo_out_cache[271]} {fifo_out_cache[272]} {fifo_out_cache[273]} {fifo_out_cache[274]} {fifo_out_cache[275]} {fifo_out_cache[276]} {fifo_out_cache[277]} {fifo_out_cache[278]} {fifo_out_cache[279]} {fifo_out_cache[280]} {fifo_out_cache[281]} {fifo_out_cache[282]} {fifo_out_cache[283]} {fifo_out_cache[284]} {fifo_out_cache[285]} {fifo_out_cache[286]} {fifo_out_cache[287]} {fifo_out_cache[288]} {fifo_out_cache[289]} {fifo_out_cache[290]} {fifo_out_cache[291]} {fifo_out_cache[292]} {fifo_out_cache[293]} {fifo_out_cache[294]} {fifo_out_cache[295]} {fifo_out_cache[296]} {fifo_out_cache[297]} {fifo_out_cache[298]} {fifo_out_cache[299]} {fifo_out_cache[300]} {fifo_out_cache[301]} {fifo_out_cache[302]} {fifo_out_cache[303]} {fifo_out_cache[304]} {fifo_out_cache[305]} {fifo_out_cache[306]} {fifo_out_cache[307]} {fifo_out_cache[308]} {fifo_out_cache[309]} {fifo_out_cache[310]} {fifo_out_cache[311]} {fifo_out_cache[312]} {fifo_out_cache[313]} {fifo_out_cache[314]} {fifo_out_cache[315]} {fifo_out_cache[316]} {fifo_out_cache[317]} {fifo_out_cache[318]} {fifo_out_cache[319]} {fifo_out_cache[320]} {fifo_out_cache[321]} {fifo_out_cache[322]} {fifo_out_cache[323]} {fifo_out_cache[324]} {fifo_out_cache[325]} {fifo_out_cache[326]} {fifo_out_cache[327]} {fifo_out_cache[328]} {fifo_out_cache[329]} {fifo_out_cache[330]} {fifo_out_cache[331]} {fifo_out_cache[332]} {fifo_out_cache[333]} {fifo_out_cache[334]} {fifo_out_cache[335]} {fifo_out_cache[336]} {fifo_out_cache[337]} {fifo_out_cache[338]} {fifo_out_cache[339]} {fifo_out_cache[340]} {fifo_out_cache[341]} {fifo_out_cache[342]} {fifo_out_cache[343]} {fifo_out_cache[344]} {fifo_out_cache[345]} {fifo_out_cache[346]} {fifo_out_cache[347]} {fifo_out_cache[348]} {fifo_out_cache[349]} {fifo_out_cache[350]} {fifo_out_cache[351]} {fifo_out_cache[352]} {fifo_out_cache[353]} {fifo_out_cache[354]} {fifo_out_cache[355]} {fifo_out_cache[356]} {fifo_out_cache[357]} {fifo_out_cache[358]} {fifo_out_cache[359]} {fifo_out_cache[360]} {fifo_out_cache[361]} {fifo_out_cache[362]} {fifo_out_cache[363]} {fifo_out_cache[364]} {fifo_out_cache[365]} {fifo_out_cache[366]} {fifo_out_cache[367]} {fifo_out_cache[368]} {fifo_out_cache[369]} {fifo_out_cache[370]} {fifo_out_cache[371]} {fifo_out_cache[372]} {fifo_out_cache[373]} {fifo_out_cache[374]} {fifo_out_cache[375]} {fifo_out_cache[376]} {fifo_out_cache[377]} {fifo_out_cache[378]} {fifo_out_cache[379]} {fifo_out_cache[380]} {fifo_out_cache[381]} {fifo_out_cache[382]} {fifo_out_cache[383]} {fifo_out_cache[384]} {fifo_out_cache[385]} {fifo_out_cache[386]} {fifo_out_cache[387]} {fifo_out_cache[388]} {fifo_out_cache[389]} {fifo_out_cache[390]} {fifo_out_cache[391]} {fifo_out_cache[392]} {fifo_out_cache[393]} {fifo_out_cache[394]} {fifo_out_cache[395]} {fifo_out_cache[396]} {fifo_out_cache[397]} {fifo_out_cache[398]} {fifo_out_cache[399]} {fifo_out_cache[400]} {fifo_out_cache[401]} {fifo_out_cache[402]} {fifo_out_cache[403]} {fifo_out_cache[404]} {fifo_out_cache[405]} {fifo_out_cache[406]} {fifo_out_cache[407]} {fifo_out_cache[408]} {fifo_out_cache[409]} {fifo_out_cache[410]} {fifo_out_cache[411]} {fifo_out_cache[412]} {fifo_out_cache[413]} {fifo_out_cache[414]} {fifo_out_cache[415]} {fifo_out_cache[416]} {fifo_out_cache[417]} {fifo_out_cache[418]} {fifo_out_cache[419]} {fifo_out_cache[420]} {fifo_out_cache[421]} {fifo_out_cache[422]} {fifo_out_cache[423]} {fifo_out_cache[424]} {fifo_out_cache[425]} {fifo_out_cache[426]} {fifo_out_cache[427]} {fifo_out_cache[428]} {fifo_out_cache[429]} {fifo_out_cache[430]} {fifo_out_cache[431]} {fifo_out_cache[432]} {fifo_out_cache[433]} {fifo_out_cache[434]} {fifo_out_cache[435]} {fifo_out_cache[436]} {fifo_out_cache[437]} {fifo_out_cache[438]} {fifo_out_cache[439]} {fifo_out_cache[440]} {fifo_out_cache[441]} {fifo_out_cache[442]} {fifo_out_cache[443]} {fifo_out_cache[444]} {fifo_out_cache[445]} {fifo_out_cache[446]} {fifo_out_cache[447]} {fifo_out_cache[448]} {fifo_out_cache[449]} {fifo_out_cache[450]} {fifo_out_cache[451]} {fifo_out_cache[452]} {fifo_out_cache[453]} {fifo_out_cache[454]} {fifo_out_cache[455]} {fifo_out_cache[456]} {fifo_out_cache[457]} {fifo_out_cache[458]} {fifo_out_cache[459]} {fifo_out_cache[460]} {fifo_out_cache[461]} {fifo_out_cache[462]} {fifo_out_cache[463]} {fifo_out_cache[464]} {fifo_out_cache[465]} {fifo_out_cache[466]} {fifo_out_cache[467]} {fifo_out_cache[468]} {fifo_out_cache[469]} {fifo_out_cache[470]} {fifo_out_cache[471]} {fifo_out_cache[472]} {fifo_out_cache[473]} {fifo_out_cache[474]} {fifo_out_cache[475]} {fifo_out_cache[476]} {fifo_out_cache[477]} {fifo_out_cache[478]} {fifo_out_cache[479]} {fifo_out_cache[480]} {fifo_out_cache[481]} {fifo_out_cache[482]} {fifo_out_cache[483]} {fifo_out_cache[484]} {fifo_out_cache[485]} {fifo_out_cache[486]} {fifo_out_cache[487]} {fifo_out_cache[488]} {fifo_out_cache[489]} {fifo_out_cache[490]} {fifo_out_cache[491]} {fifo_out_cache[492]} {fifo_out_cache[493]} {fifo_out_cache[494]} {fifo_out_cache[495]} {fifo_out_cache[496]} {fifo_out_cache[497]} {fifo_out_cache[498]} {fifo_out_cache[499]} {fifo_out_cache[500]} {fifo_out_cache[501]} {fifo_out_cache[502]} {fifo_out_cache[503]} {fifo_out_cache[504]} {fifo_out_cache[505]} {fifo_out_cache[506]} {fifo_out_cache[507]} {fifo_out_cache[508]} {fifo_out_cache[509]} {fifo_out_cache[510]} {fifo_out_cache[511]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe2]
set_property port_width 8 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {fifo_in_reg[0]} {fifo_in_reg[1]} {fifo_in_reg[2]} {fifo_in_reg[3]} {fifo_in_reg[4]} {fifo_in_reg[5]} {fifo_in_reg[6]} {fifo_in_reg[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe3]
set_property port_width 8 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {fifo_out[0]} {fifo_out[1]} {fifo_out[2]} {fifo_out[3]} {fifo_out[4]} {fifo_out[5]} {fifo_out[6]} {fifo_out[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe4]
set_property port_width 512 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {blake_blockdata_reg[0]} {blake_blockdata_reg[1]} {blake_blockdata_reg[2]} {blake_blockdata_reg[3]} {blake_blockdata_reg[4]} {blake_blockdata_reg[5]} {blake_blockdata_reg[6]} {blake_blockdata_reg[7]} {blake_blockdata_reg[8]} {blake_blockdata_reg[9]} {blake_blockdata_reg[10]} {blake_blockdata_reg[11]} {blake_blockdata_reg[12]} {blake_blockdata_reg[13]} {blake_blockdata_reg[14]} {blake_blockdata_reg[15]} {blake_blockdata_reg[16]} {blake_blockdata_reg[17]} {blake_blockdata_reg[18]} {blake_blockdata_reg[19]} {blake_blockdata_reg[20]} {blake_blockdata_reg[21]} {blake_blockdata_reg[22]} {blake_blockdata_reg[23]} {blake_blockdata_reg[24]} {blake_blockdata_reg[25]} {blake_blockdata_reg[26]} {blake_blockdata_reg[27]} {blake_blockdata_reg[28]} {blake_blockdata_reg[29]} {blake_blockdata_reg[30]} {blake_blockdata_reg[31]} {blake_blockdata_reg[32]} {blake_blockdata_reg[33]} {blake_blockdata_reg[34]} {blake_blockdata_reg[35]} {blake_blockdata_reg[36]} {blake_blockdata_reg[37]} {blake_blockdata_reg[38]} {blake_blockdata_reg[39]} {blake_blockdata_reg[40]} {blake_blockdata_reg[41]} {blake_blockdata_reg[42]} {blake_blockdata_reg[43]} {blake_blockdata_reg[44]} {blake_blockdata_reg[45]} {blake_blockdata_reg[46]} {blake_blockdata_reg[47]} {blake_blockdata_reg[48]} {blake_blockdata_reg[49]} {blake_blockdata_reg[50]} {blake_blockdata_reg[51]} {blake_blockdata_reg[52]} {blake_blockdata_reg[53]} {blake_blockdata_reg[54]} {blake_blockdata_reg[55]} {blake_blockdata_reg[56]} {blake_blockdata_reg[57]} {blake_blockdata_reg[58]} {blake_blockdata_reg[59]} {blake_blockdata_reg[60]} {blake_blockdata_reg[61]} {blake_blockdata_reg[62]} {blake_blockdata_reg[63]} {blake_blockdata_reg[64]} {blake_blockdata_reg[65]} {blake_blockdata_reg[66]} {blake_blockdata_reg[67]} {blake_blockdata_reg[68]} {blake_blockdata_reg[69]} {blake_blockdata_reg[70]} {blake_blockdata_reg[71]} {blake_blockdata_reg[72]} {blake_blockdata_reg[73]} {blake_blockdata_reg[74]} {blake_blockdata_reg[75]} {blake_blockdata_reg[76]} {blake_blockdata_reg[77]} {blake_blockdata_reg[78]} {blake_blockdata_reg[79]} {blake_blockdata_reg[80]} {blake_blockdata_reg[81]} {blake_blockdata_reg[82]} {blake_blockdata_reg[83]} {blake_blockdata_reg[84]} {blake_blockdata_reg[85]} {blake_blockdata_reg[86]} {blake_blockdata_reg[87]} {blake_blockdata_reg[88]} {blake_blockdata_reg[89]} {blake_blockdata_reg[90]} {blake_blockdata_reg[91]} {blake_blockdata_reg[92]} {blake_blockdata_reg[93]} {blake_blockdata_reg[94]} {blake_blockdata_reg[95]} {blake_blockdata_reg[96]} {blake_blockdata_reg[97]} {blake_blockdata_reg[98]} {blake_blockdata_reg[99]} {blake_blockdata_reg[100]} {blake_blockdata_reg[101]} {blake_blockdata_reg[102]} {blake_blockdata_reg[103]} {blake_blockdata_reg[104]} {blake_blockdata_reg[105]} {blake_blockdata_reg[106]} {blake_blockdata_reg[107]} {blake_blockdata_reg[108]} {blake_blockdata_reg[109]} {blake_blockdata_reg[110]} {blake_blockdata_reg[111]} {blake_blockdata_reg[112]} {blake_blockdata_reg[113]} {blake_blockdata_reg[114]} {blake_blockdata_reg[115]} {blake_blockdata_reg[116]} {blake_blockdata_reg[117]} {blake_blockdata_reg[118]} {blake_blockdata_reg[119]} {blake_blockdata_reg[120]} {blake_blockdata_reg[121]} {blake_blockdata_reg[122]} {blake_blockdata_reg[123]} {blake_blockdata_reg[124]} {blake_blockdata_reg[125]} {blake_blockdata_reg[126]} {blake_blockdata_reg[127]} {blake_blockdata_reg[128]} {blake_blockdata_reg[129]} {blake_blockdata_reg[130]} {blake_blockdata_reg[131]} {blake_blockdata_reg[132]} {blake_blockdata_reg[133]} {blake_blockdata_reg[134]} {blake_blockdata_reg[135]} {blake_blockdata_reg[136]} {blake_blockdata_reg[137]} {blake_blockdata_reg[138]} {blake_blockdata_reg[139]} {blake_blockdata_reg[140]} {blake_blockdata_reg[141]} {blake_blockdata_reg[142]} {blake_blockdata_reg[143]} {blake_blockdata_reg[144]} {blake_blockdata_reg[145]} {blake_blockdata_reg[146]} {blake_blockdata_reg[147]} {blake_blockdata_reg[148]} {blake_blockdata_reg[149]} {blake_blockdata_reg[150]} {blake_blockdata_reg[151]} {blake_blockdata_reg[152]} {blake_blockdata_reg[153]} {blake_blockdata_reg[154]} {blake_blockdata_reg[155]} {blake_blockdata_reg[156]} {blake_blockdata_reg[157]} {blake_blockdata_reg[158]} {blake_blockdata_reg[159]} {blake_blockdata_reg[160]} {blake_blockdata_reg[161]} {blake_blockdata_reg[162]} {blake_blockdata_reg[163]} {blake_blockdata_reg[164]} {blake_blockdata_reg[165]} {blake_blockdata_reg[166]} {blake_blockdata_reg[167]} {blake_blockdata_reg[168]} {blake_blockdata_reg[169]} {blake_blockdata_reg[170]} {blake_blockdata_reg[171]} {blake_blockdata_reg[172]} {blake_blockdata_reg[173]} {blake_blockdata_reg[174]} {blake_blockdata_reg[175]} {blake_blockdata_reg[176]} {blake_blockdata_reg[177]} {blake_blockdata_reg[178]} {blake_blockdata_reg[179]} {blake_blockdata_reg[180]} {blake_blockdata_reg[181]} {blake_blockdata_reg[182]} {blake_blockdata_reg[183]} {blake_blockdata_reg[184]} {blake_blockdata_reg[185]} {blake_blockdata_reg[186]} {blake_blockdata_reg[187]} {blake_blockdata_reg[188]} {blake_blockdata_reg[189]} {blake_blockdata_reg[190]} {blake_blockdata_reg[191]} {blake_blockdata_reg[192]} {blake_blockdata_reg[193]} {blake_blockdata_reg[194]} {blake_blockdata_reg[195]} {blake_blockdata_reg[196]} {blake_blockdata_reg[197]} {blake_blockdata_reg[198]} {blake_blockdata_reg[199]} {blake_blockdata_reg[200]} {blake_blockdata_reg[201]} {blake_blockdata_reg[202]} {blake_blockdata_reg[203]} {blake_blockdata_reg[204]} {blake_blockdata_reg[205]} {blake_blockdata_reg[206]} {blake_blockdata_reg[207]} {blake_blockdata_reg[208]} {blake_blockdata_reg[209]} {blake_blockdata_reg[210]} {blake_blockdata_reg[211]} {blake_blockdata_reg[212]} {blake_blockdata_reg[213]} {blake_blockdata_reg[214]} {blake_blockdata_reg[215]} {blake_blockdata_reg[216]} {blake_blockdata_reg[217]} {blake_blockdata_reg[218]} {blake_blockdata_reg[219]} {blake_blockdata_reg[220]} {blake_blockdata_reg[221]} {blake_blockdata_reg[222]} {blake_blockdata_reg[223]} {blake_blockdata_reg[224]} {blake_blockdata_reg[225]} {blake_blockdata_reg[226]} {blake_blockdata_reg[227]} {blake_blockdata_reg[228]} {blake_blockdata_reg[229]} {blake_blockdata_reg[230]} {blake_blockdata_reg[231]} {blake_blockdata_reg[232]} {blake_blockdata_reg[233]} {blake_blockdata_reg[234]} {blake_blockdata_reg[235]} {blake_blockdata_reg[236]} {blake_blockdata_reg[237]} {blake_blockdata_reg[238]} {blake_blockdata_reg[239]} {blake_blockdata_reg[240]} {blake_blockdata_reg[241]} {blake_blockdata_reg[242]} {blake_blockdata_reg[243]} {blake_blockdata_reg[244]} {blake_blockdata_reg[245]} {blake_blockdata_reg[246]} {blake_blockdata_reg[247]} {blake_blockdata_reg[248]} {blake_blockdata_reg[249]} {blake_blockdata_reg[250]} {blake_blockdata_reg[251]} {blake_blockdata_reg[252]} {blake_blockdata_reg[253]} {blake_blockdata_reg[254]} {blake_blockdata_reg[255]} {blake_blockdata_reg[256]} {blake_blockdata_reg[257]} {blake_blockdata_reg[258]} {blake_blockdata_reg[259]} {blake_blockdata_reg[260]} {blake_blockdata_reg[261]} {blake_blockdata_reg[262]} {blake_blockdata_reg[263]} {blake_blockdata_reg[264]} {blake_blockdata_reg[265]} {blake_blockdata_reg[266]} {blake_blockdata_reg[267]} {blake_blockdata_reg[268]} {blake_blockdata_reg[269]} {blake_blockdata_reg[270]} {blake_blockdata_reg[271]} {blake_blockdata_reg[272]} {blake_blockdata_reg[273]} {blake_blockdata_reg[274]} {blake_blockdata_reg[275]} {blake_blockdata_reg[276]} {blake_blockdata_reg[277]} {blake_blockdata_reg[278]} {blake_blockdata_reg[279]} {blake_blockdata_reg[280]} {blake_blockdata_reg[281]} {blake_blockdata_reg[282]} {blake_blockdata_reg[283]} {blake_blockdata_reg[284]} {blake_blockdata_reg[285]} {blake_blockdata_reg[286]} {blake_blockdata_reg[287]} {blake_blockdata_reg[288]} {blake_blockdata_reg[289]} {blake_blockdata_reg[290]} {blake_blockdata_reg[291]} {blake_blockdata_reg[292]} {blake_blockdata_reg[293]} {blake_blockdata_reg[294]} {blake_blockdata_reg[295]} {blake_blockdata_reg[296]} {blake_blockdata_reg[297]} {blake_blockdata_reg[298]} {blake_blockdata_reg[299]} {blake_blockdata_reg[300]} {blake_blockdata_reg[301]} {blake_blockdata_reg[302]} {blake_blockdata_reg[303]} {blake_blockdata_reg[304]} {blake_blockdata_reg[305]} {blake_blockdata_reg[306]} {blake_blockdata_reg[307]} {blake_blockdata_reg[308]} {blake_blockdata_reg[309]} {blake_blockdata_reg[310]} {blake_blockdata_reg[311]} {blake_blockdata_reg[312]} {blake_blockdata_reg[313]} {blake_blockdata_reg[314]} {blake_blockdata_reg[315]} {blake_blockdata_reg[316]} {blake_blockdata_reg[317]} {blake_blockdata_reg[318]} {blake_blockdata_reg[319]} {blake_blockdata_reg[320]} {blake_blockdata_reg[321]} {blake_blockdata_reg[322]} {blake_blockdata_reg[323]} {blake_blockdata_reg[324]} {blake_blockdata_reg[325]} {blake_blockdata_reg[326]} {blake_blockdata_reg[327]} {blake_blockdata_reg[328]} {blake_blockdata_reg[329]} {blake_blockdata_reg[330]} {blake_blockdata_reg[331]} {blake_blockdata_reg[332]} {blake_blockdata_reg[333]} {blake_blockdata_reg[334]} {blake_blockdata_reg[335]} {blake_blockdata_reg[336]} {blake_blockdata_reg[337]} {blake_blockdata_reg[338]} {blake_blockdata_reg[339]} {blake_blockdata_reg[340]} {blake_blockdata_reg[341]} {blake_blockdata_reg[342]} {blake_blockdata_reg[343]} {blake_blockdata_reg[344]} {blake_blockdata_reg[345]} {blake_blockdata_reg[346]} {blake_blockdata_reg[347]} {blake_blockdata_reg[348]} {blake_blockdata_reg[349]} {blake_blockdata_reg[350]} {blake_blockdata_reg[351]} {blake_blockdata_reg[352]} {blake_blockdata_reg[353]} {blake_blockdata_reg[354]} {blake_blockdata_reg[355]} {blake_blockdata_reg[356]} {blake_blockdata_reg[357]} {blake_blockdata_reg[358]} {blake_blockdata_reg[359]} {blake_blockdata_reg[360]} {blake_blockdata_reg[361]} {blake_blockdata_reg[362]} {blake_blockdata_reg[363]} {blake_blockdata_reg[364]} {blake_blockdata_reg[365]} {blake_blockdata_reg[366]} {blake_blockdata_reg[367]} {blake_blockdata_reg[368]} {blake_blockdata_reg[369]} {blake_blockdata_reg[370]} {blake_blockdata_reg[371]} {blake_blockdata_reg[372]} {blake_blockdata_reg[373]} {blake_blockdata_reg[374]} {blake_blockdata_reg[375]} {blake_blockdata_reg[376]} {blake_blockdata_reg[377]} {blake_blockdata_reg[378]} {blake_blockdata_reg[379]} {blake_blockdata_reg[380]} {blake_blockdata_reg[381]} {blake_blockdata_reg[382]} {blake_blockdata_reg[383]} {blake_blockdata_reg[384]} {blake_blockdata_reg[385]} {blake_blockdata_reg[386]} {blake_blockdata_reg[387]} {blake_blockdata_reg[388]} {blake_blockdata_reg[389]} {blake_blockdata_reg[390]} {blake_blockdata_reg[391]} {blake_blockdata_reg[392]} {blake_blockdata_reg[393]} {blake_blockdata_reg[394]} {blake_blockdata_reg[395]} {blake_blockdata_reg[396]} {blake_blockdata_reg[397]} {blake_blockdata_reg[398]} {blake_blockdata_reg[399]} {blake_blockdata_reg[400]} {blake_blockdata_reg[401]} {blake_blockdata_reg[402]} {blake_blockdata_reg[403]} {blake_blockdata_reg[404]} {blake_blockdata_reg[405]} {blake_blockdata_reg[406]} {blake_blockdata_reg[407]} {blake_blockdata_reg[408]} {blake_blockdata_reg[409]} {blake_blockdata_reg[410]} {blake_blockdata_reg[411]} {blake_blockdata_reg[412]} {blake_blockdata_reg[413]} {blake_blockdata_reg[414]} {blake_blockdata_reg[415]} {blake_blockdata_reg[416]} {blake_blockdata_reg[417]} {blake_blockdata_reg[418]} {blake_blockdata_reg[419]} {blake_blockdata_reg[420]} {blake_blockdata_reg[421]} {blake_blockdata_reg[422]} {blake_blockdata_reg[423]} {blake_blockdata_reg[424]} {blake_blockdata_reg[425]} {blake_blockdata_reg[426]} {blake_blockdata_reg[427]} {blake_blockdata_reg[428]} {blake_blockdata_reg[429]} {blake_blockdata_reg[430]} {blake_blockdata_reg[431]} {blake_blockdata_reg[432]} {blake_blockdata_reg[433]} {blake_blockdata_reg[434]} {blake_blockdata_reg[435]} {blake_blockdata_reg[436]} {blake_blockdata_reg[437]} {blake_blockdata_reg[438]} {blake_blockdata_reg[439]} {blake_blockdata_reg[440]} {blake_blockdata_reg[441]} {blake_blockdata_reg[442]} {blake_blockdata_reg[443]} {blake_blockdata_reg[444]} {blake_blockdata_reg[445]} {blake_blockdata_reg[446]} {blake_blockdata_reg[447]} {blake_blockdata_reg[448]} {blake_blockdata_reg[449]} {blake_blockdata_reg[450]} {blake_blockdata_reg[451]} {blake_blockdata_reg[452]} {blake_blockdata_reg[453]} {blake_blockdata_reg[454]} {blake_blockdata_reg[455]} {blake_blockdata_reg[456]} {blake_blockdata_reg[457]} {blake_blockdata_reg[458]} {blake_blockdata_reg[459]} {blake_blockdata_reg[460]} {blake_blockdata_reg[461]} {blake_blockdata_reg[462]} {blake_blockdata_reg[463]} {blake_blockdata_reg[464]} {blake_blockdata_reg[465]} {blake_blockdata_reg[466]} {blake_blockdata_reg[467]} {blake_blockdata_reg[468]} {blake_blockdata_reg[469]} {blake_blockdata_reg[470]} {blake_blockdata_reg[471]} {blake_blockdata_reg[472]} {blake_blockdata_reg[473]} {blake_blockdata_reg[474]} {blake_blockdata_reg[475]} {blake_blockdata_reg[476]} {blake_blockdata_reg[477]} {blake_blockdata_reg[478]} {blake_blockdata_reg[479]} {blake_blockdata_reg[480]} {blake_blockdata_reg[481]} {blake_blockdata_reg[482]} {blake_blockdata_reg[483]} {blake_blockdata_reg[484]} {blake_blockdata_reg[485]} {blake_blockdata_reg[486]} {blake_blockdata_reg[487]} {blake_blockdata_reg[488]} {blake_blockdata_reg[489]} {blake_blockdata_reg[490]} {blake_blockdata_reg[491]} {blake_blockdata_reg[492]} {blake_blockdata_reg[493]} {blake_blockdata_reg[494]} {blake_blockdata_reg[495]} {blake_blockdata_reg[496]} {blake_blockdata_reg[497]} {blake_blockdata_reg[498]} {blake_blockdata_reg[499]} {blake_blockdata_reg[500]} {blake_blockdata_reg[501]} {blake_blockdata_reg[502]} {blake_blockdata_reg[503]} {blake_blockdata_reg[504]} {blake_blockdata_reg[505]} {blake_blockdata_reg[506]} {blake_blockdata_reg[507]} {blake_blockdata_reg[508]} {blake_blockdata_reg[509]} {blake_blockdata_reg[510]} {blake_blockdata_reg[511]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 4 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {fsm_state_reg[0]} {fsm_state_reg[1]} {fsm_state_reg[2]} {fsm_state_reg[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe6]
set_property port_width 8 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {neotrng_data_reg[0]} {neotrng_data_reg[1]} {neotrng_data_reg[2]} {neotrng_data_reg[3]} {neotrng_data_reg[4]} {neotrng_data_reg[5]} {neotrng_data_reg[6]} {neotrng_data_reg[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe7]
set_property port_width 8 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {neotrng_data_wire[0]} {neotrng_data_wire[1]} {neotrng_data_wire[2]} {neotrng_data_wire[3]} {neotrng_data_wire[4]} {neotrng_data_wire[5]} {neotrng_data_wire[6]} {neotrng_data_wire[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 1 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list blake_finish_reg]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 1 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list blake_init_reg]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 1 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list blake_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 1 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list blake_update_reg]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 1 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list fifo_empty]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 1 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list fifo_full]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 1 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list fifo_re_reg]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 1 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list fifo_we_reg]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA [get_debug_ports u_ila_0/probe16]
set_property port_width 1 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list valid_neotrng_output]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk_IBUF_BUFG]
