{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.6.11  2017-06-12 bk=1.3860 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port CLOCK_PL -pg 1 -y 2830 -defaultsOSRD
preplace port cfg_abselector_0 -pg 1 -y 920 -defaultsOSRD
preplace port LINK0_FIFO_IN -pg 1 -y -650 -defaultsOSRD
preplace port GT_RX_3 -pg 1 -y -980 -defaultsOSRD
preplace port FS_0 -pg 1 -y 1830 -defaultsOSRD
preplace port SMADC_3_CSA_0 -pg 1 -y 1060 -defaultsOSRD
preplace port MAIN_CLOCK -pg 1 -y 1400 -defaultsOSRD
preplace port GT_REFCLK_0 -pg 1 -y -460 -defaultsOSRD
preplace port GT_TX_2 -pg 1 -y -500 -defaultsOSRD
preplace port LINK0_RXCLK -pg 1 -y -220 -defaultsOSRD
preplace port cfg_serdes1_delay_exc_0 -pg 1 -y 880 -defaultsOSRD
preplace port SMADC_4_CSB_0 -pg 1 -y 1120 -defaultsOSRD
preplace port SMADC_3_CSB_0 -pg 1 -y 1080 -defaultsOSRD
preplace port GT_TX_3 -pg 1 -y -990 -defaultsOSRD
preplace port clock_source_commutator -pg 1 -y 340 -defaultsOSRD
preplace port INVALID_EXT_CLK -pg 1 -y 390 -defaultsOSRD
preplace port LINK1_FIFO_OUT -pg 1 -y -1070 -defaultsOSRD
preplace port LINK0_FIFO_OUT -pg 1 -y -340 -defaultsOSRD
preplace port SPI_MOSI_1_0 -pg 1 -y 710 -defaultsOSRD
preplace port SMADC_2_CSA_0 -pg 1 -y 1020 -defaultsOSRD
preplace port SPI_MOSI_0_0 -pg 1 -y 690 -defaultsOSRD
preplace port SMADC_CLK_0 -pg 1 -y 1140 -defaultsOSRD
preplace port DDR_0 -pg 1 -y 1260 -defaultsOSRD
preplace port CLOCK_RESET -pg 1 -y 360 -defaultsOSRD
preplace port SPI_CS_0 -pg 1 -y 750 -defaultsOSRD
preplace port SPI_CLK_0 -pg 1 -y 730 -defaultsOSRD
preplace port SMADC_1_CSA_0 -pg 1 -y 980 -defaultsOSRD
preplace port SIRcClock -pg 1 -y 20 -defaultsOSRD
preplace port LINK1_FIFO_IN -pg 1 -y -1110 -defaultsOSRD
preplace port IIC_0 -pg 1 -y 1640 -defaultsOSRD
preplace port SMADC_MOSI_0 -pg 1 -y 1160 -defaultsOSRD
preplace port M_AVALON_0 -pg 1 -y 1780 -defaultsOSRD
preplace port FIXED_IO_0 -pg 1 -y 1280 -defaultsOSRD
preplace port cfg_pulse_bitsleep_0 -pg 1 -y 900 -defaultsOSRD
preplace port SMADC_4_CSA_0 -pg 1 -y 1100 -defaultsOSRD
preplace port SMADC_2_CSB_0 -pg 1 -y 1040 -defaultsOSRD
preplace port SMADC_1_CSB_0 -pg 1 -y 1000 -defaultsOSRD
preplace port GT_RX_2 -pg 1 -y -420 -defaultsOSRD
preplace portBus cfg_selected_prw_0 -pg 1 -y 960 -defaultsOSRD
preplace portBus FW_VER_0 -pg 1 -y 90 -defaultsOSRD
preplace portBus MAIN_RESET -pg 1 -y 1890 -defaultsOSRD
preplace portBus BOARDPOSITION -pg 1 -y 350 -defaultsOSRD
preplace portBus FW_STRING_0 -pg 1 -y 330 -defaultsOSRD
preplace portBus cfg_channel_selector_0 -pg 1 -y 940 -defaultsOSRD
preplace portBus CLOCK_SOURCE -pg 1 -y 370 -defaultsOSRD
preplace portBus FW_RELEASE_DATE_0 -pg 1 -y 110 -defaultsOSRD
preplace portBus cfg_serdes1_delay_0 -pg 1 -y 860 -defaultsOSRD
preplace portBus serdes_reset_0 -pg 1 -y 960 -defaultsOSRD
preplace inst axis_data_fifo_1 -pg 1 -lvl 5 -y -310 -defaultsOSRD
preplace inst rst_ps7_0_125M -pg 1 -lvl 1 -y 2270 -defaultsOSRD
preplace inst axis_data_fifo_2 -pg 1 -lvl 3 -y -1070 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 5 -y 1650 -defaultsOSRD
preplace inst RESET_TX -pg 1 -lvl 1 -y -810 -defaultsOSRD
preplace inst FIRMWAREBUILD -pg 1 -lvl 1 -y 40 -defaultsOSRD
preplace inst axis_data_fifo_3 -pg 1 -lvl 5 -y -1040 -defaultsOSRD
preplace inst FirmwareStatus_0 -pg 1 -lvl 3 -y 30 -defaultsOSRD
preplace inst IICBaseInterconnection_0 -pg 1 -lvl 3 -y 350 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -y 1990 -defaultsOSRD
preplace inst RESET_RX -pg 1 -lvl 3 -y 1030 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 5 -y 1890 -defaultsOSRD
preplace inst tft_display_0 -pg 1 -lvl 5 -y 720 -defaultsOSRD
preplace inst axi_amm_bridge_0 -pg 1 -lvl 5 -y 1780 -defaultsOSRD
preplace inst OPTOLINK_0 -pg 1 -lvl 4 -y -400 -defaultsOSRD
preplace inst FIRMWAREVERSION -pg 1 -lvl 1 -y 160 -defaultsOSRD
preplace inst data_mover_0 -pg 1 -lvl 3 -y 1300 -defaultsOSRD
preplace inst OPTOLINK_1 -pg 1 -lvl 4 -y -940 -defaultsOSRD
preplace inst ps7_0_axi_periph -pg 1 -lvl 2 -y 2450 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 4 -y 1310 -defaultsOSRD
preplace inst rst_ps7_0_125M1 -pg 1 -lvl 1 -y 2900 -defaultsOSRD
preplace inst FS_0_AXIFIFO -pg 1 -lvl 2 -y 1850 -defaultsOSRD
preplace inst processing_system7_0 -pg 1 -lvl 5 -y 1330 -defaultsOSRD
preplace inst axis_data_fifo_0 -pg 1 -lvl 3 -y -610 -defaultsOSRD
preplace inst NIDNAPort_0 -pg 1 -lvl 3 -y 2390 -defaultsOSRD
preplace inst FIRMWAREOPTIONS -pg 1 -lvl 2 -y 160 -defaultsOSRD
preplace inst ADCSyncModule_0 -pg 1 -lvl 5 -y 1000 -defaultsOSRD
preplace netloc axi_amm_bridge_0_M_AVALON 1 5 1 NJ
preplace netloc tft_display_0_SPI_CS 1 5 1 NJ
preplace netloc ADCSyncModule_0_SMADC_3_CSB 1 5 1 2440J
preplace netloc tft_display_0_SPI_MOSI_0 1 5 1 NJ
preplace netloc ADCSyncModule_0_SMADC_4_CSA 1 5 1 2440J
preplace netloc axis_data_fifo_3_M_AXIS 1 5 1 NJ
preplace netloc util_vector_logic_0_Res 1 2 2 730J -380 1310
preplace netloc tft_display_0_SPI_MOSI_1 1 5 1 NJ
preplace netloc ADCSyncModule_0_SMADC_4_CSB 1 5 1 2440J
preplace netloc processing_system7_0_FIXED_IO 1 5 1 NJ
preplace netloc HLINK_0_gt_qpllclk_quad1_out 1 3 2 1350 -760 1830
preplace netloc FIRMWAREBUILD1_dout 1 2 1 740J
preplace netloc ADCSyncModule_0_SMADC_1_CSA 1 5 1 2440J
preplace netloc HLINK_0_gt_refclk1_out 1 3 3 1340 -170 1830 -220 NJ
preplace netloc ADCSyncModule_0_SMADC_1_CSB 1 5 1 2440J
preplace netloc HLINK_0_GT_SERIAL_TX 1 4 2 NJ -500 NJ
preplace netloc ps7_0_axi_periph_M02_AXI 1 2 1 750
preplace netloc axi_iic_0_IIC 1 5 1 2440J
preplace netloc ps7_0_axi_periph_M04_AXI 1 2 1 780
preplace netloc RESET_TX_Res 1 1 2 NJ -810 820
preplace netloc FW_STRING_0_1 1 0 3 NJ 330 NJ 330 NJ
preplace netloc ADCSyncModule_0_cfg_channel_selector 1 5 1 2440J
preplace netloc ps7_0_axi_periph_M03_AXI 1 2 1 790
preplace netloc GT_SERIAL_RX_1_2 1 0 4 NJ -420 NJ -420 NJ -420 NJ
preplace netloc processing_system7_0_DDR 1 5 1 NJ
preplace netloc BOARDPOSITION_1 1 0 3 NJ 350 NJ 350 NJ
preplace netloc HLINK_0_tx_sys_reset_out 1 0 5 -20 -160 NJ -160 NJ -160 NJ -160 1820
preplace netloc axis_data_fifo_1_M_AXIS 1 5 1 NJ
preplace netloc CLOCK_PL_1 1 0 5 -40 2390 360 920 770 920 N 920 1910
preplace netloc FS_0_1 1 0 2 NJ 1830 NJ
preplace netloc ps7_0_axi_periph_M00_AXI 1 2 3 760 970 NJ 970 NJ
preplace netloc HLINK_1_USER_DATA_M_AXIS_RX 1 4 1 1850
preplace netloc processing_system7_0_FCLK_RESET0_N 1 0 6 -30 2050 NJ 2050 NJ 2050 NJ 2050 NJ 2050 2430
preplace netloc axi_iic_0_iic2intc_irpt 1 4 2 1920 1490 2410
preplace netloc ADCSyncModule_0_SMADC_2_CSA 1 5 1 2440J
preplace netloc GT_SERIAL_RX_0_2 1 0 4 NJ -980 NJ -980 NJ -980 1310J
preplace netloc ps7_0_axi_periph_M01_AXI 1 2 3 800 1760 NJ 1760 NJ
preplace netloc ADCSyncModule_0_SMADC_2_CSB 1 5 1 2440J
preplace netloc ADCSyncModule_0_SMADC_CLK 1 5 1 2440J
preplace netloc HLINK_0_user_clk_out 1 2 3 830 -970 1330 -1140 1880
preplace netloc HLINK_1_GT_SERIAL_TX 1 4 2 1900J -950 2440J
preplace netloc HLINK_0_rx_sys_reset_out 1 2 3 840 -120 NJ -120 1810
preplace netloc CLOCK_SOURCE_1 1 0 3 NJ 370 NJ 370 N
preplace netloc ps7_0_axi_periph_M07_AXI 1 2 3 810 700 NJ 700 NJ
preplace netloc rst_ps7_0_125M1_peripheral_aresetn 1 1 4 350 960 760 960 N 960 1890
preplace netloc axis_data_fifo_2_M_AXIS 1 3 1 1340
preplace netloc cfg_selected_prw_0_1 1 0 5 -20J 950 NJ 950 NJ 950 NJ 950 1830J
preplace netloc axis_data_fifo_0_M_AXIS 1 3 1 1300
preplace netloc tft_display_0_SPI_CLK 1 5 1 NJ
preplace netloc FW_VER_0_1 1 0 3 NJ 90 NJ 90 800
preplace netloc processing_system7_0_FCLK_CLK0 1 0 6 -20 2360 390 1930 820 130 1330 720 1870 1470 2440
preplace netloc S_AXIS_0_1 1 0 3 NJ -650 NJ -650 NJ
preplace netloc RESET_RX_Res 1 3 2 1300J -150 1860
preplace netloc ADCSyncModule_0_SMADC_MOSI 1 5 1 2440J
preplace netloc S_AXIS_0_2 1 0 3 NJ -1110 NJ -1110 NJ
preplace netloc FW_RELEASE_DATE_0_1 1 0 3 NJ 110 NJ 110 810
preplace netloc IICBaseInterconnection_0_CLOCK_RESET 1 3 3 N 360 NJ 360 NJ
preplace netloc HLINK_0_sync_clk_out 1 3 2 1350 -1150 1840
preplace netloc axis_data_fifo_4_M_AXIS 1 2 1 770
preplace netloc HLINK_0_mmcm_not_locked_out 1 3 2 1360 -1120 1810
preplace netloc IICBaseInterconnection_0_CLOCK_COMMUTATOR 1 3 3 NJ 340 NJ 340 N
preplace netloc HLINK_0_USER_DATA_M_AXIS_RX 1 4 1 1870
preplace netloc GT_REFCLK_0_1 1 0 4 NJ -460 NJ -460 NJ -460 NJ
preplace netloc util_vector_logic_1_Res 1 5 1 NJ
preplace netloc ps7_0_axi_periph_M06_AXI 1 2 1 850
preplace netloc HLINK_0_gt_qpllrefclk_quad1_out 1 3 2 1360 -750 1820
preplace netloc ps7_0_axi_periph_M05_AXI 1 2 3 840 1630 NJ 1630 NJ
preplace netloc ADCSyncModule_0_cfg_serdes1_delay 1 5 1 2440J
preplace netloc processing_system7_0_M_AXI_GP0 1 1 5 400 1500 NJ 1500 NJ 1500 NJ 1500 2420
preplace netloc ADCSyncModule_0_cfg_abselector 1 5 1 2440J
preplace netloc data_mover_0_m_axi_a_V 1 3 1 1310
preplace netloc rst_ps7_0_125M_interconnect_aresetn 1 1 3 370 1110 NJ 1110 1300
preplace netloc ADCSyncModule_0_cfg_pulse_bitsleep 1 5 1 2440J
preplace netloc INVALID_EXT_CLK_1 1 0 3 NJ 390 NJ 390 N
preplace netloc ADCSyncModule_0_cfg_serdes1_delay_exc 1 5 1 2440J
preplace netloc ADCSyncModule_0_serdes_reset 1 5 1 2440J
preplace netloc rst_ps7_0_125M_peripheral_aresetn 1 1 4 380 1770 830 1130 1320 1130 1900
preplace netloc axi_interconnect_0_M00_AXI 1 4 1 N
preplace netloc ADCSyncModule_0_SMADC_3_CSA 1 5 1 2440J
levelinfo -pg 1 -60 180 570 1090 1600 2170 2580 -top -1160 -bot 2990
",
}

