Fitter report for qimo
Fri Dec 18 09:29:25 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Estimated Delay Added for Hold Timing
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Fri Dec 18 09:29:25 2020   ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name         ; qimo                                    ;
; Top-level Entity Name ; qimo                                    ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C12Q240C8                            ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 1,376 / 12,060 ( 11 % )                 ;
; Total pins            ; 53 / 173 ( 31 % )                       ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 5,632 / 239,616 ( 2 % )                 ;
; Total PLLs            ; 0 / 2 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                   ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1466 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1466 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1466    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Desktop/qimo_v10/qimo.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,376 / 12,060 ( 11 % ) ;
;     -- Combinational with no register       ; 748                     ;
;     -- Register only                        ; 7                       ;
;     -- Combinational with a register        ; 621                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 651                     ;
;     -- 3 input functions                    ; 640                     ;
;     -- 2 input functions                    ; 75                      ;
;     -- 1 input functions                    ; 3                       ;
;     -- 0 input functions                    ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1322                    ;
;     -- arithmetic mode                      ; 54                      ;
;     -- qfbk mode                            ; 25                      ;
;     -- register cascade mode                ; 0                       ;
;     -- synchronous clear/load mode          ; 538                     ;
;     -- asynchronous clear/load mode         ; 0                       ;
;                                             ;                         ;
; Total registers                             ; 628 / 12,567 ( 5 % )    ;
; Total LABs                                  ; 149 / 1,206 ( 12 % )    ;
; Logic elements in carry chains              ; 61                      ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 53 / 173 ( 31 % )       ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )          ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 2 / 52 ( 4 % )          ;
; Total memory bits                           ; 5,632 / 239,616 ( 2 % ) ;
; Total RAM block bits                        ; 9,216 / 239,616 ( 4 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 2 / 8 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 14% / 15% / 13%         ;
; Maximum fan-out node                        ; clk                     ;
; Maximum fan-out                             ; 604                     ;
; Highest non-global fan-out signal           ; reset                   ;
; Highest non-global fan-out                  ; 529                     ;
; Total fan-out                               ; 6444                    ;
; Average fan-out                             ; 4.50                    ;
+---------------------------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 28    ; 1        ; 0            ; 15           ; 2           ; 604                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; left  ; 100   ; 4        ; 32           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; reset ; 99    ; 4        ; 32           ; 0            ; 2           ; 529                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; right ; 101   ; 4        ; 32           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; up    ; 98    ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                      ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; martix_c[0]   ; 42    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[10]  ; 14    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[11]  ; 13    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[12]  ; 12    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[13]  ; 11    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[14]  ; 8     ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[15]  ; 7     ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[1]   ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[2]   ; 23    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[3]   ; 21    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[4]   ; 20    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[5]   ; 19    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[6]   ; 18    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[7]   ; 17    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[8]   ; 16    ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_c[9]   ; 15    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[0]  ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[10] ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[11] ; 47    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[12] ; 46    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[13] ; 45    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[14] ; 44    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[15] ; 43    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[1]  ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[2]  ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[3]  ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[4]  ; 56    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[5]  ; 55    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[6]  ; 54    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[7]  ; 53    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[8]  ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r1[9]  ; 49    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[0]  ; 6     ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[10] ; 68    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[11] ; 73    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[12] ; 2     ; 1        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[13] ; 238   ; 2        ; 4            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[14] ; 237   ; 2        ; 4            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[15] ; 236   ; 2        ; 4            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[1]  ; 5     ; 1        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[2]  ; 4     ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[3]  ; 61    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[4]  ; 62    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[5]  ; 63    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[6]  ; 64    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[7]  ; 65    ; 4        ; 4            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[8]  ; 66    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
; martix_r2[9]  ; 67    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 10 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 37 / 44 ( 84 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 42 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 13 / 42 ( 31 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; martix_r2[12]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; martix_r2[2]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; martix_r2[1]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; martix_r2[0]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; martix_c[15]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; martix_c[14]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; martix_c[13]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; martix_c[12]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; martix_c[11]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; martix_c[10]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; martix_c[9]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; martix_c[8]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; martix_c[7]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; martix_c[6]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; martix_c[5]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; martix_c[4]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; martix_c[3]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; martix_c[2]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 30         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; clk            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ; 40         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; martix_c[1]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 53         ; 1        ; martix_c[0]    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ; 54         ; 1        ; martix_r1[15]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 55         ; 1        ; martix_r1[14]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 56         ; 1        ; martix_r1[13]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 57         ; 1        ; martix_r1[12]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 58         ; 1        ; martix_r1[11]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 59         ; 1        ; martix_r1[10]  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 60         ; 1        ; martix_r1[9]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 61         ; 1        ; martix_r1[8]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; martix_r1[7]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 63         ; 1        ; martix_r1[6]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 64         ; 1        ; martix_r1[5]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 65         ; 1        ; martix_r1[4]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 66         ; 1        ; martix_r1[3]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 67         ; 1        ; martix_r1[2]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 68         ; 1        ; martix_r1[1]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 69         ; 1        ; martix_r1[0]   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 70         ; 4        ; martix_r2[3]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 71         ; 4        ; martix_r2[4]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 72         ; 4        ; martix_r2[5]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 73         ; 4        ; martix_r2[6]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 74         ; 4        ; martix_r2[7]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 75         ; 4        ; martix_r2[8]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 76         ; 4        ; martix_r2[9]   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 77         ; 4        ; martix_r2[10]  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; martix_r2[11]  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 103        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 104        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; up             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 107        ; 4        ; reset          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 108        ; 4        ; left           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 109        ; 4        ; right          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 119        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 122        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 133        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 134        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 138        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 141        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 142        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 143        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 144        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 145        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 146        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 147        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 148        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 149        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 161        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 181        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 182        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 183        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 184        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 185        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 186        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 187        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 188        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 189        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 190        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 191        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 192        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 194        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 195        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 196        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 197        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 198        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 199        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 200        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 202        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 211        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 223        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 224        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 225        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 240        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 241        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 242        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 243        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 253        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 255        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 256        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 257        ; 2        ; martix_r2[15]  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; martix_r2[14]  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; martix_r2[13]  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 261        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                      ; Library Name ;
+------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
; |qimo                                    ; 1376 (0)    ; 628          ; 5632        ; 2    ; 53   ; 0            ; 748 (0)      ; 7 (0)             ; 621 (0)          ; 61 (0)          ; 7 (0)      ; |qimo                                                                    ; work         ;
;    |contorller:c4|                       ; 410 (410)   ; 26           ; 0           ; 0    ; 0    ; 0            ; 384 (384)    ; 3 (3)             ; 23 (23)          ; 25 (25)         ; 2 (2)      ; |qimo|contorller:c4                                                      ; work         ;
;    |decorder:d4|                         ; 37 (37)     ; 19           ; 5632        ; 2    ; 0    ; 0            ; 18 (18)      ; 4 (4)             ; 15 (15)          ; 9 (9)           ; 5 (5)      ; |qimo|decorder:d4                                                        ; work         ;
;       |altsyncram:WideOr1_rtl_0|         ; 0 (0)       ; 0            ; 5632        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |qimo|decorder:d4|altsyncram:WideOr1_rtl_0                               ; work         ;
;          |altsyncram_5lu:auto_generated| ; 0 (0)       ; 0            ; 5632        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |qimo|decorder:d4|altsyncram:WideOr1_rtl_0|altsyncram_5lu:auto_generated ; work         ;
;    |div_c:d3|                            ; 12 (12)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 9 (9)           ; 0 (0)      ; |qimo|div_c:d3                                                           ; work         ;
;    |div_f:d2|                            ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |qimo|div_f:d2                                                           ; work         ;
;    |flasher:f1|                          ; 368 (368)   ; 48           ; 0           ; 0    ; 0    ; 0            ; 320 (320)    ; 0 (0)             ; 48 (48)          ; 0 (0)           ; 0 (0)      ; |qimo|flasher:f1                                                         ; work         ;
;    |shifter:s1|                          ; 546 (546)   ; 522          ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 522 (522)        ; 18 (18)         ; 0 (0)      ; |qimo|shifter:s1                                                         ; work         ;
+------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; martix_c[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_c[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[10] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[11] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[12] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[13] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[14] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r1[15] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[10] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[11] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[12] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[13] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[14] ; Output   ; --            ; --            ; --                    ; --  ;
; martix_r2[15] ; Output   ; --            ; --            ; --                    ; --  ;
; clk           ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset         ; Input    ; ON            ; ON            ; --                    ; --  ;
; left          ; Input    ; ON            ; ON            ; --                    ; --  ;
; right         ; Input    ; ON            ; ON            ; --                    ; --  ;
; up            ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; clk                                         ;                   ;         ;
; reset                                       ;                   ;         ;
;      - contorller:c4|counter_process[0]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[6]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[5]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[4]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[3]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[2]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[1]     ; 1                 ; ON      ;
;      - shifter:s1|martix[128]               ; 1                 ; ON      ;
;      - shifter:s1|martix[64]                ; 1                 ; ON      ;
;      - shifter:s1|martix[192]               ; 1                 ; ON      ;
;      - shifter:s1|martix[32]                ; 1                 ; ON      ;
;      - shifter:s1|martix[160]               ; 1                 ; ON      ;
;      - shifter:s1|martix[96]                ; 1                 ; ON      ;
;      - shifter:s1|martix[224]               ; 1                 ; ON      ;
;      - shifter:s1|martix[16]                ; 1                 ; ON      ;
;      - shifter:s1|martix[144]               ; 1                 ; ON      ;
;      - shifter:s1|martix[80]                ; 1                 ; ON      ;
;      - shifter:s1|martix[208]               ; 1                 ; ON      ;
;      - shifter:s1|martix[48]                ; 1                 ; ON      ;
;      - contorller:c4|player[3]              ; 1                 ; ON      ;
;      - contorller:c4|player[2]              ; 1                 ; ON      ;
;      - contorller:c4|player[0]              ; 1                 ; ON      ;
;      - shifter:s1|martix[176]               ; 1                 ; ON      ;
;      - shifter:s1|martix[112]               ; 1                 ; ON      ;
;      - shifter:s1|martix[240]               ; 1                 ; ON      ;
;      - shifter:s1|martix[129]               ; 1                 ; ON      ;
;      - shifter:s1|martix[65]                ; 1                 ; ON      ;
;      - shifter:s1|martix[193]               ; 1                 ; ON      ;
;      - shifter:s1|martix[33]                ; 1                 ; ON      ;
;      - shifter:s1|martix[161]               ; 1                 ; ON      ;
;      - shifter:s1|martix[97]                ; 1                 ; ON      ;
;      - shifter:s1|martix[225]               ; 1                 ; ON      ;
;      - shifter:s1|martix[17]                ; 1                 ; ON      ;
;      - shifter:s1|martix[145]               ; 1                 ; ON      ;
;      - shifter:s1|martix[81]                ; 1                 ; ON      ;
;      - shifter:s1|martix[209]               ; 1                 ; ON      ;
;      - shifter:s1|martix[49]                ; 1                 ; ON      ;
;      - shifter:s1|martix[177]               ; 1                 ; ON      ;
;      - shifter:s1|martix[113]               ; 1                 ; ON      ;
;      - shifter:s1|martix[241]               ; 1                 ; ON      ;
;      - shifter:s1|martix[130]               ; 1                 ; ON      ;
;      - shifter:s1|martix[66]                ; 1                 ; ON      ;
;      - shifter:s1|martix[194]               ; 1                 ; ON      ;
;      - shifter:s1|martix[34]                ; 1                 ; ON      ;
;      - shifter:s1|martix[162]               ; 1                 ; ON      ;
;      - shifter:s1|martix[98]                ; 1                 ; ON      ;
;      - shifter:s1|martix[226]               ; 1                 ; ON      ;
;      - shifter:s1|martix[18]                ; 1                 ; ON      ;
;      - shifter:s1|martix[146]               ; 1                 ; ON      ;
;      - shifter:s1|martix[82]                ; 1                 ; ON      ;
;      - shifter:s1|martix[210]               ; 1                 ; ON      ;
;      - shifter:s1|martix[50]                ; 1                 ; ON      ;
;      - shifter:s1|martix[178]               ; 1                 ; ON      ;
;      - shifter:s1|martix[114]               ; 1                 ; ON      ;
;      - shifter:s1|martix[242]               ; 1                 ; ON      ;
;      - shifter:s1|martix[3]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[131]               ; 1                 ; ON      ;
;      - shifter:s1|martix[67]                ; 1                 ; ON      ;
;      - shifter:s1|martix[195]               ; 1                 ; ON      ;
;      - shifter:s1|martix[35]                ; 1                 ; ON      ;
;      - shifter:s1|martix[163]               ; 1                 ; ON      ;
;      - shifter:s1|martix[99]                ; 1                 ; ON      ;
;      - shifter:s1|martix[227]               ; 1                 ; ON      ;
;      - shifter:s1|martix[19]                ; 1                 ; ON      ;
;      - shifter:s1|martix[147]               ; 1                 ; ON      ;
;      - shifter:s1|martix[83]                ; 1                 ; ON      ;
;      - shifter:s1|martix[211]               ; 1                 ; ON      ;
;      - shifter:s1|martix[51]                ; 1                 ; ON      ;
;      - shifter:s1|martix[179]               ; 1                 ; ON      ;
;      - shifter:s1|martix[115]               ; 1                 ; ON      ;
;      - shifter:s1|martix[243]               ; 1                 ; ON      ;
;      - shifter:s1|martix[4]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[132]               ; 1                 ; ON      ;
;      - shifter:s1|martix[68]                ; 1                 ; ON      ;
;      - shifter:s1|martix[196]               ; 1                 ; ON      ;
;      - shifter:s1|martix[36]                ; 1                 ; ON      ;
;      - shifter:s1|martix[164]               ; 1                 ; ON      ;
;      - shifter:s1|martix[100]               ; 1                 ; ON      ;
;      - shifter:s1|martix[228]               ; 1                 ; ON      ;
;      - shifter:s1|martix[20]                ; 1                 ; ON      ;
;      - shifter:s1|martix[148]               ; 1                 ; ON      ;
;      - shifter:s1|martix[84]                ; 1                 ; ON      ;
;      - shifter:s1|martix[212]               ; 1                 ; ON      ;
;      - shifter:s1|martix[52]                ; 1                 ; ON      ;
;      - shifter:s1|martix[180]               ; 1                 ; ON      ;
;      - shifter:s1|martix[116]               ; 1                 ; ON      ;
;      - shifter:s1|martix[244]               ; 1                 ; ON      ;
;      - shifter:s1|martix[5]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[133]               ; 1                 ; ON      ;
;      - shifter:s1|martix[69]                ; 1                 ; ON      ;
;      - shifter:s1|martix[197]               ; 1                 ; ON      ;
;      - shifter:s1|martix[37]                ; 1                 ; ON      ;
;      - shifter:s1|martix[165]               ; 1                 ; ON      ;
;      - shifter:s1|martix[101]               ; 1                 ; ON      ;
;      - shifter:s1|martix[229]               ; 1                 ; ON      ;
;      - shifter:s1|martix[21]                ; 1                 ; ON      ;
;      - shifter:s1|martix[149]               ; 1                 ; ON      ;
;      - shifter:s1|martix[85]                ; 1                 ; ON      ;
;      - shifter:s1|martix[213]               ; 1                 ; ON      ;
;      - shifter:s1|martix[53]                ; 1                 ; ON      ;
;      - shifter:s1|martix[181]               ; 1                 ; ON      ;
;      - shifter:s1|martix[117]               ; 1                 ; ON      ;
;      - shifter:s1|martix[245]               ; 1                 ; ON      ;
;      - shifter:s1|martix[6]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[134]               ; 1                 ; ON      ;
;      - shifter:s1|martix[70]                ; 1                 ; ON      ;
;      - shifter:s1|martix[198]               ; 1                 ; ON      ;
;      - shifter:s1|martix[38]                ; 1                 ; ON      ;
;      - shifter:s1|martix[166]               ; 1                 ; ON      ;
;      - shifter:s1|martix[102]               ; 1                 ; ON      ;
;      - shifter:s1|martix[230]               ; 1                 ; ON      ;
;      - shifter:s1|martix[22]                ; 1                 ; ON      ;
;      - shifter:s1|martix[150]               ; 1                 ; ON      ;
;      - shifter:s1|martix[86]                ; 1                 ; ON      ;
;      - shifter:s1|martix[214]               ; 1                 ; ON      ;
;      - shifter:s1|martix[54]                ; 1                 ; ON      ;
;      - shifter:s1|martix[182]               ; 1                 ; ON      ;
;      - shifter:s1|martix[118]               ; 1                 ; ON      ;
;      - shifter:s1|martix[246]               ; 1                 ; ON      ;
;      - shifter:s1|martix[7]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[135]               ; 1                 ; ON      ;
;      - shifter:s1|martix[71]                ; 1                 ; ON      ;
;      - shifter:s1|martix[199]               ; 1                 ; ON      ;
;      - shifter:s1|martix[39]                ; 1                 ; ON      ;
;      - shifter:s1|martix[167]               ; 1                 ; ON      ;
;      - shifter:s1|martix[103]               ; 1                 ; ON      ;
;      - shifter:s1|martix[231]               ; 1                 ; ON      ;
;      - shifter:s1|martix[23]                ; 1                 ; ON      ;
;      - shifter:s1|martix[151]               ; 1                 ; ON      ;
;      - shifter:s1|martix[87]                ; 1                 ; ON      ;
;      - shifter:s1|martix[215]               ; 1                 ; ON      ;
;      - shifter:s1|martix[55]                ; 1                 ; ON      ;
;      - shifter:s1|martix[183]               ; 1                 ; ON      ;
;      - shifter:s1|martix[119]               ; 1                 ; ON      ;
;      - shifter:s1|martix[247]               ; 1                 ; ON      ;
;      - shifter:s1|martix[8]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[136]               ; 1                 ; ON      ;
;      - shifter:s1|martix[72]                ; 1                 ; ON      ;
;      - shifter:s1|martix[200]               ; 1                 ; ON      ;
;      - shifter:s1|martix[40]                ; 1                 ; ON      ;
;      - shifter:s1|martix[168]               ; 1                 ; ON      ;
;      - shifter:s1|martix[104]               ; 1                 ; ON      ;
;      - shifter:s1|martix[232]               ; 1                 ; ON      ;
;      - shifter:s1|martix[24]                ; 1                 ; ON      ;
;      - shifter:s1|martix[152]               ; 1                 ; ON      ;
;      - shifter:s1|martix[88]                ; 1                 ; ON      ;
;      - shifter:s1|martix[216]               ; 1                 ; ON      ;
;      - shifter:s1|martix[56]                ; 1                 ; ON      ;
;      - shifter:s1|martix[184]               ; 1                 ; ON      ;
;      - shifter:s1|martix[120]               ; 1                 ; ON      ;
;      - shifter:s1|martix[248]               ; 1                 ; ON      ;
;      - shifter:s1|martix[9]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[137]               ; 1                 ; ON      ;
;      - shifter:s1|martix[73]                ; 1                 ; ON      ;
;      - shifter:s1|martix[201]               ; 1                 ; ON      ;
;      - shifter:s1|martix[41]                ; 1                 ; ON      ;
;      - shifter:s1|martix[169]               ; 1                 ; ON      ;
;      - shifter:s1|martix[105]               ; 1                 ; ON      ;
;      - shifter:s1|martix[233]               ; 1                 ; ON      ;
;      - shifter:s1|martix[25]                ; 1                 ; ON      ;
;      - shifter:s1|martix[153]               ; 1                 ; ON      ;
;      - shifter:s1|martix[89]                ; 1                 ; ON      ;
;      - shifter:s1|martix[217]               ; 1                 ; ON      ;
;      - shifter:s1|martix[57]                ; 1                 ; ON      ;
;      - shifter:s1|martix[185]               ; 1                 ; ON      ;
;      - shifter:s1|martix[121]               ; 1                 ; ON      ;
;      - shifter:s1|martix[249]               ; 1                 ; ON      ;
;      - shifter:s1|martix[10]                ; 1                 ; ON      ;
;      - shifter:s1|martix[138]               ; 1                 ; ON      ;
;      - shifter:s1|martix[74]                ; 1                 ; ON      ;
;      - shifter:s1|martix[202]               ; 1                 ; ON      ;
;      - shifter:s1|martix[42]                ; 1                 ; ON      ;
;      - shifter:s1|martix[170]               ; 1                 ; ON      ;
;      - shifter:s1|martix[106]               ; 1                 ; ON      ;
;      - shifter:s1|martix[234]               ; 1                 ; ON      ;
;      - shifter:s1|martix[26]                ; 1                 ; ON      ;
;      - shifter:s1|martix[154]               ; 1                 ; ON      ;
;      - shifter:s1|martix[90]                ; 1                 ; ON      ;
;      - shifter:s1|martix[218]               ; 1                 ; ON      ;
;      - shifter:s1|martix[58]                ; 1                 ; ON      ;
;      - shifter:s1|martix[186]               ; 1                 ; ON      ;
;      - shifter:s1|martix[122]               ; 1                 ; ON      ;
;      - shifter:s1|martix[250]               ; 1                 ; ON      ;
;      - shifter:s1|martix[11]                ; 1                 ; ON      ;
;      - shifter:s1|martix[139]               ; 1                 ; ON      ;
;      - shifter:s1|martix[75]                ; 1                 ; ON      ;
;      - shifter:s1|martix[203]               ; 1                 ; ON      ;
;      - shifter:s1|martix[43]                ; 1                 ; ON      ;
;      - shifter:s1|martix[171]               ; 1                 ; ON      ;
;      - shifter:s1|martix[107]               ; 1                 ; ON      ;
;      - shifter:s1|martix[235]               ; 1                 ; ON      ;
;      - shifter:s1|martix[27]                ; 1                 ; ON      ;
;      - shifter:s1|martix[155]               ; 1                 ; ON      ;
;      - shifter:s1|martix[91]                ; 1                 ; ON      ;
;      - shifter:s1|martix[219]               ; 1                 ; ON      ;
;      - shifter:s1|martix[59]                ; 1                 ; ON      ;
;      - shifter:s1|martix[187]               ; 1                 ; ON      ;
;      - shifter:s1|martix[123]               ; 1                 ; ON      ;
;      - shifter:s1|martix[251]               ; 1                 ; ON      ;
;      - shifter:s1|martix[12]                ; 1                 ; ON      ;
;      - shifter:s1|martix[140]               ; 1                 ; ON      ;
;      - shifter:s1|martix[76]                ; 1                 ; ON      ;
;      - shifter:s1|martix[204]               ; 1                 ; ON      ;
;      - shifter:s1|martix[44]                ; 1                 ; ON      ;
;      - shifter:s1|martix[172]               ; 1                 ; ON      ;
;      - shifter:s1|martix[108]               ; 1                 ; ON      ;
;      - shifter:s1|martix[236]               ; 1                 ; ON      ;
;      - shifter:s1|martix[28]                ; 1                 ; ON      ;
;      - shifter:s1|martix[156]               ; 1                 ; ON      ;
;      - shifter:s1|martix[92]                ; 1                 ; ON      ;
;      - shifter:s1|martix[220]               ; 1                 ; ON      ;
;      - shifter:s1|martix[60]                ; 1                 ; ON      ;
;      - shifter:s1|martix[188]               ; 1                 ; ON      ;
;      - shifter:s1|martix[124]               ; 1                 ; ON      ;
;      - shifter:s1|martix[252]               ; 1                 ; ON      ;
;      - shifter:s1|martix[13]                ; 1                 ; ON      ;
;      - shifter:s1|martix[141]               ; 1                 ; ON      ;
;      - shifter:s1|martix[77]                ; 1                 ; ON      ;
;      - shifter:s1|martix[205]               ; 1                 ; ON      ;
;      - shifter:s1|martix[45]                ; 1                 ; ON      ;
;      - shifter:s1|martix[173]               ; 1                 ; ON      ;
;      - shifter:s1|martix[109]               ; 1                 ; ON      ;
;      - shifter:s1|martix[237]               ; 1                 ; ON      ;
;      - shifter:s1|martix[29]                ; 1                 ; ON      ;
;      - shifter:s1|martix[157]               ; 1                 ; ON      ;
;      - shifter:s1|martix[93]                ; 1                 ; ON      ;
;      - shifter:s1|martix[221]               ; 1                 ; ON      ;
;      - shifter:s1|martix[61]                ; 1                 ; ON      ;
;      - shifter:s1|martix[189]               ; 1                 ; ON      ;
;      - shifter:s1|martix[125]               ; 1                 ; ON      ;
;      - shifter:s1|martix[253]               ; 1                 ; ON      ;
;      - shifter:s1|martix[14]                ; 1                 ; ON      ;
;      - shifter:s1|martix[142]               ; 1                 ; ON      ;
;      - shifter:s1|martix[78]                ; 1                 ; ON      ;
;      - shifter:s1|martix[206]               ; 1                 ; ON      ;
;      - shifter:s1|martix[46]                ; 1                 ; ON      ;
;      - shifter:s1|martix[174]               ; 1                 ; ON      ;
;      - shifter:s1|martix[110]               ; 1                 ; ON      ;
;      - shifter:s1|martix[238]               ; 1                 ; ON      ;
;      - shifter:s1|martix[30]                ; 1                 ; ON      ;
;      - shifter:s1|martix[158]               ; 1                 ; ON      ;
;      - shifter:s1|martix[94]                ; 1                 ; ON      ;
;      - shifter:s1|martix[222]               ; 1                 ; ON      ;
;      - shifter:s1|martix[62]                ; 1                 ; ON      ;
;      - shifter:s1|martix[190]               ; 1                 ; ON      ;
;      - shifter:s1|martix[126]               ; 1                 ; ON      ;
;      - shifter:s1|martix[254]               ; 1                 ; ON      ;
;      - shifter:s1|martix[15]                ; 1                 ; ON      ;
;      - shifter:s1|martix[143]               ; 1                 ; ON      ;
;      - shifter:s1|martix[79]                ; 1                 ; ON      ;
;      - shifter:s1|martix[207]               ; 1                 ; ON      ;
;      - shifter:s1|martix[47]                ; 1                 ; ON      ;
;      - shifter:s1|martix[175]               ; 1                 ; ON      ;
;      - shifter:s1|martix[111]               ; 1                 ; ON      ;
;      - shifter:s1|martix[239]               ; 1                 ; ON      ;
;      - shifter:s1|martix[31]                ; 1                 ; ON      ;
;      - shifter:s1|martix[159]               ; 1                 ; ON      ;
;      - shifter:s1|martix[95]                ; 1                 ; ON      ;
;      - shifter:s1|martix[223]               ; 1                 ; ON      ;
;      - shifter:s1|martix[63]                ; 1                 ; ON      ;
;      - shifter:s1|martix[191]               ; 1                 ; ON      ;
;      - shifter:s1|martix[127]               ; 1                 ; ON      ;
;      - shifter:s1|martix[255]               ; 1                 ; ON      ;
;      - shifter:s1|martix[256]               ; 1                 ; ON      ;
;      - shifter:s1|martix[384]               ; 1                 ; ON      ;
;      - shifter:s1|martix[320]               ; 1                 ; ON      ;
;      - shifter:s1|martix[448]               ; 1                 ; ON      ;
;      - shifter:s1|martix[288]               ; 1                 ; ON      ;
;      - shifter:s1|martix[416]               ; 1                 ; ON      ;
;      - shifter:s1|martix[352]               ; 1                 ; ON      ;
;      - shifter:s1|martix[480]               ; 1                 ; ON      ;
;      - shifter:s1|martix[272]               ; 1                 ; ON      ;
;      - shifter:s1|martix[400]               ; 1                 ; ON      ;
;      - shifter:s1|martix[336]               ; 1                 ; ON      ;
;      - shifter:s1|martix[464]               ; 1                 ; ON      ;
;      - shifter:s1|martix[304]               ; 1                 ; ON      ;
;      - shifter:s1|martix[432]               ; 1                 ; ON      ;
;      - shifter:s1|martix[368]               ; 1                 ; ON      ;
;      - shifter:s1|martix[257]               ; 1                 ; ON      ;
;      - shifter:s1|martix[385]               ; 1                 ; ON      ;
;      - shifter:s1|martix[321]               ; 1                 ; ON      ;
;      - shifter:s1|martix[449]               ; 1                 ; ON      ;
;      - shifter:s1|martix[289]               ; 1                 ; ON      ;
;      - shifter:s1|martix[417]               ; 1                 ; ON      ;
;      - shifter:s1|martix[353]               ; 1                 ; ON      ;
;      - shifter:s1|martix[481]               ; 1                 ; ON      ;
;      - shifter:s1|martix[273]               ; 1                 ; ON      ;
;      - shifter:s1|martix[401]               ; 1                 ; ON      ;
;      - shifter:s1|martix[337]               ; 1                 ; ON      ;
;      - shifter:s1|martix[465]               ; 1                 ; ON      ;
;      - shifter:s1|martix[305]               ; 1                 ; ON      ;
;      - shifter:s1|martix[433]               ; 1                 ; ON      ;
;      - shifter:s1|martix[369]               ; 1                 ; ON      ;
;      - shifter:s1|martix[258]               ; 1                 ; ON      ;
;      - shifter:s1|martix[386]               ; 1                 ; ON      ;
;      - shifter:s1|martix[322]               ; 1                 ; ON      ;
;      - shifter:s1|martix[450]               ; 1                 ; ON      ;
;      - shifter:s1|martix[290]               ; 1                 ; ON      ;
;      - shifter:s1|martix[418]               ; 1                 ; ON      ;
;      - shifter:s1|martix[354]               ; 1                 ; ON      ;
;      - shifter:s1|martix[482]               ; 1                 ; ON      ;
;      - shifter:s1|martix[274]               ; 1                 ; ON      ;
;      - shifter:s1|martix[402]               ; 1                 ; ON      ;
;      - shifter:s1|martix[338]               ; 1                 ; ON      ;
;      - shifter:s1|martix[466]               ; 1                 ; ON      ;
;      - shifter:s1|martix[306]               ; 1                 ; ON      ;
;      - shifter:s1|martix[434]               ; 1                 ; ON      ;
;      - shifter:s1|martix[370]               ; 1                 ; ON      ;
;      - shifter:s1|martix[259]               ; 1                 ; ON      ;
;      - shifter:s1|martix[387]               ; 1                 ; ON      ;
;      - shifter:s1|martix[323]               ; 1                 ; ON      ;
;      - shifter:s1|martix[451]               ; 1                 ; ON      ;
;      - shifter:s1|martix[291]               ; 1                 ; ON      ;
;      - shifter:s1|martix[419]               ; 1                 ; ON      ;
;      - shifter:s1|martix[355]               ; 1                 ; ON      ;
;      - shifter:s1|martix[483]               ; 1                 ; ON      ;
;      - shifter:s1|martix[275]               ; 1                 ; ON      ;
;      - shifter:s1|martix[403]               ; 1                 ; ON      ;
;      - shifter:s1|martix[339]               ; 1                 ; ON      ;
;      - shifter:s1|martix[467]               ; 1                 ; ON      ;
;      - shifter:s1|martix[307]               ; 1                 ; ON      ;
;      - shifter:s1|martix[435]               ; 1                 ; ON      ;
;      - shifter:s1|martix[371]               ; 1                 ; ON      ;
;      - shifter:s1|martix[499]               ; 1                 ; ON      ;
;      - shifter:s1|martix[260]               ; 1                 ; ON      ;
;      - shifter:s1|martix[388]               ; 1                 ; ON      ;
;      - shifter:s1|martix[324]               ; 1                 ; ON      ;
;      - shifter:s1|martix[452]               ; 1                 ; ON      ;
;      - shifter:s1|martix[292]               ; 1                 ; ON      ;
;      - shifter:s1|martix[420]               ; 1                 ; ON      ;
;      - shifter:s1|martix[356]               ; 1                 ; ON      ;
;      - shifter:s1|martix[484]               ; 1                 ; ON      ;
;      - shifter:s1|martix[276]               ; 1                 ; ON      ;
;      - shifter:s1|martix[404]               ; 1                 ; ON      ;
;      - shifter:s1|martix[340]               ; 1                 ; ON      ;
;      - shifter:s1|martix[468]               ; 1                 ; ON      ;
;      - shifter:s1|martix[308]               ; 1                 ; ON      ;
;      - shifter:s1|martix[436]               ; 1                 ; ON      ;
;      - shifter:s1|martix[372]               ; 1                 ; ON      ;
;      - shifter:s1|martix[500]               ; 1                 ; ON      ;
;      - shifter:s1|martix[261]               ; 1                 ; ON      ;
;      - shifter:s1|martix[389]               ; 1                 ; ON      ;
;      - shifter:s1|martix[325]               ; 1                 ; ON      ;
;      - shifter:s1|martix[453]               ; 1                 ; ON      ;
;      - shifter:s1|martix[293]               ; 1                 ; ON      ;
;      - shifter:s1|martix[421]               ; 1                 ; ON      ;
;      - shifter:s1|martix[357]               ; 1                 ; ON      ;
;      - shifter:s1|martix[485]               ; 1                 ; ON      ;
;      - shifter:s1|martix[277]               ; 1                 ; ON      ;
;      - shifter:s1|martix[405]               ; 1                 ; ON      ;
;      - shifter:s1|martix[341]               ; 1                 ; ON      ;
;      - shifter:s1|martix[469]               ; 1                 ; ON      ;
;      - shifter:s1|martix[309]               ; 1                 ; ON      ;
;      - shifter:s1|martix[437]               ; 1                 ; ON      ;
;      - shifter:s1|martix[373]               ; 1                 ; ON      ;
;      - shifter:s1|martix[501]               ; 1                 ; ON      ;
;      - shifter:s1|martix[262]               ; 1                 ; ON      ;
;      - shifter:s1|martix[390]               ; 1                 ; ON      ;
;      - shifter:s1|martix[326]               ; 1                 ; ON      ;
;      - shifter:s1|martix[454]               ; 1                 ; ON      ;
;      - shifter:s1|martix[294]               ; 1                 ; ON      ;
;      - shifter:s1|martix[422]               ; 1                 ; ON      ;
;      - shifter:s1|martix[358]               ; 1                 ; ON      ;
;      - shifter:s1|martix[486]               ; 1                 ; ON      ;
;      - shifter:s1|martix[278]               ; 1                 ; ON      ;
;      - shifter:s1|martix[406]               ; 1                 ; ON      ;
;      - shifter:s1|martix[342]               ; 1                 ; ON      ;
;      - shifter:s1|martix[470]               ; 1                 ; ON      ;
;      - shifter:s1|martix[310]               ; 1                 ; ON      ;
;      - shifter:s1|martix[438]               ; 1                 ; ON      ;
;      - shifter:s1|martix[374]               ; 1                 ; ON      ;
;      - shifter:s1|martix[502]               ; 1                 ; ON      ;
;      - shifter:s1|martix[263]               ; 1                 ; ON      ;
;      - shifter:s1|martix[391]               ; 1                 ; ON      ;
;      - shifter:s1|martix[327]               ; 1                 ; ON      ;
;      - shifter:s1|martix[455]               ; 1                 ; ON      ;
;      - shifter:s1|martix[295]               ; 1                 ; ON      ;
;      - shifter:s1|martix[423]               ; 1                 ; ON      ;
;      - shifter:s1|martix[359]               ; 1                 ; ON      ;
;      - shifter:s1|martix[487]               ; 1                 ; ON      ;
;      - shifter:s1|martix[279]               ; 1                 ; ON      ;
;      - shifter:s1|martix[407]               ; 1                 ; ON      ;
;      - shifter:s1|martix[343]               ; 1                 ; ON      ;
;      - shifter:s1|martix[471]               ; 1                 ; ON      ;
;      - shifter:s1|martix[311]               ; 1                 ; ON      ;
;      - shifter:s1|martix[439]               ; 1                 ; ON      ;
;      - shifter:s1|martix[375]               ; 1                 ; ON      ;
;      - shifter:s1|martix[503]               ; 1                 ; ON      ;
;      - shifter:s1|martix[264]               ; 1                 ; ON      ;
;      - shifter:s1|martix[392]               ; 1                 ; ON      ;
;      - shifter:s1|martix[328]               ; 1                 ; ON      ;
;      - shifter:s1|martix[456]               ; 1                 ; ON      ;
;      - shifter:s1|martix[296]               ; 1                 ; ON      ;
;      - shifter:s1|martix[424]               ; 1                 ; ON      ;
;      - shifter:s1|martix[360]               ; 1                 ; ON      ;
;      - shifter:s1|martix[488]               ; 1                 ; ON      ;
;      - shifter:s1|martix[280]               ; 1                 ; ON      ;
;      - shifter:s1|martix[408]               ; 1                 ; ON      ;
;      - shifter:s1|martix[344]               ; 1                 ; ON      ;
;      - shifter:s1|martix[472]               ; 1                 ; ON      ;
;      - shifter:s1|martix[312]               ; 1                 ; ON      ;
;      - shifter:s1|martix[440]               ; 1                 ; ON      ;
;      - shifter:s1|martix[376]               ; 1                 ; ON      ;
;      - shifter:s1|martix[504]               ; 1                 ; ON      ;
;      - shifter:s1|martix[265]               ; 1                 ; ON      ;
;      - shifter:s1|martix[393]               ; 1                 ; ON      ;
;      - shifter:s1|martix[329]               ; 1                 ; ON      ;
;      - shifter:s1|martix[457]               ; 1                 ; ON      ;
;      - shifter:s1|martix[297]               ; 1                 ; ON      ;
;      - shifter:s1|martix[425]               ; 1                 ; ON      ;
;      - shifter:s1|martix[361]               ; 1                 ; ON      ;
;      - shifter:s1|martix[489]               ; 1                 ; ON      ;
;      - shifter:s1|martix[281]               ; 1                 ; ON      ;
;      - shifter:s1|martix[409]               ; 1                 ; ON      ;
;      - shifter:s1|martix[345]               ; 1                 ; ON      ;
;      - shifter:s1|martix[473]               ; 1                 ; ON      ;
;      - shifter:s1|martix[313]               ; 1                 ; ON      ;
;      - shifter:s1|martix[441]               ; 1                 ; ON      ;
;      - shifter:s1|martix[377]               ; 1                 ; ON      ;
;      - shifter:s1|martix[505]               ; 1                 ; ON      ;
;      - shifter:s1|martix[266]               ; 1                 ; ON      ;
;      - shifter:s1|martix[394]               ; 1                 ; ON      ;
;      - shifter:s1|martix[330]               ; 1                 ; ON      ;
;      - shifter:s1|martix[458]               ; 1                 ; ON      ;
;      - shifter:s1|martix[298]               ; 1                 ; ON      ;
;      - shifter:s1|martix[426]               ; 1                 ; ON      ;
;      - shifter:s1|martix[362]               ; 1                 ; ON      ;
;      - shifter:s1|martix[490]               ; 1                 ; ON      ;
;      - shifter:s1|martix[282]               ; 1                 ; ON      ;
;      - shifter:s1|martix[410]               ; 1                 ; ON      ;
;      - shifter:s1|martix[346]               ; 1                 ; ON      ;
;      - shifter:s1|martix[474]               ; 1                 ; ON      ;
;      - shifter:s1|martix[314]               ; 1                 ; ON      ;
;      - shifter:s1|martix[442]               ; 1                 ; ON      ;
;      - shifter:s1|martix[378]               ; 1                 ; ON      ;
;      - shifter:s1|martix[506]               ; 1                 ; ON      ;
;      - shifter:s1|martix[267]               ; 1                 ; ON      ;
;      - shifter:s1|martix[395]               ; 1                 ; ON      ;
;      - shifter:s1|martix[331]               ; 1                 ; ON      ;
;      - shifter:s1|martix[459]               ; 1                 ; ON      ;
;      - shifter:s1|martix[299]               ; 1                 ; ON      ;
;      - shifter:s1|martix[427]               ; 1                 ; ON      ;
;      - shifter:s1|martix[363]               ; 1                 ; ON      ;
;      - shifter:s1|martix[491]               ; 1                 ; ON      ;
;      - shifter:s1|martix[283]               ; 1                 ; ON      ;
;      - shifter:s1|martix[411]               ; 1                 ; ON      ;
;      - shifter:s1|martix[347]               ; 1                 ; ON      ;
;      - shifter:s1|martix[475]               ; 1                 ; ON      ;
;      - shifter:s1|martix[315]               ; 1                 ; ON      ;
;      - shifter:s1|martix[443]               ; 1                 ; ON      ;
;      - shifter:s1|martix[379]               ; 1                 ; ON      ;
;      - shifter:s1|martix[507]               ; 1                 ; ON      ;
;      - shifter:s1|martix[268]               ; 1                 ; ON      ;
;      - shifter:s1|martix[396]               ; 1                 ; ON      ;
;      - shifter:s1|martix[332]               ; 1                 ; ON      ;
;      - shifter:s1|martix[460]               ; 1                 ; ON      ;
;      - shifter:s1|martix[300]               ; 1                 ; ON      ;
;      - shifter:s1|martix[428]               ; 1                 ; ON      ;
;      - shifter:s1|martix[364]               ; 1                 ; ON      ;
;      - shifter:s1|martix[492]               ; 1                 ; ON      ;
;      - shifter:s1|martix[284]               ; 1                 ; ON      ;
;      - shifter:s1|martix[412]               ; 1                 ; ON      ;
;      - shifter:s1|martix[348]               ; 1                 ; ON      ;
;      - shifter:s1|martix[476]               ; 1                 ; ON      ;
;      - shifter:s1|martix[316]               ; 1                 ; ON      ;
;      - shifter:s1|martix[444]               ; 1                 ; ON      ;
;      - shifter:s1|martix[380]               ; 1                 ; ON      ;
;      - shifter:s1|martix[508]               ; 1                 ; ON      ;
;      - shifter:s1|martix[269]               ; 1                 ; ON      ;
;      - shifter:s1|martix[397]               ; 1                 ; ON      ;
;      - shifter:s1|martix[333]               ; 1                 ; ON      ;
;      - shifter:s1|martix[461]               ; 1                 ; ON      ;
;      - shifter:s1|martix[301]               ; 1                 ; ON      ;
;      - shifter:s1|martix[429]               ; 1                 ; ON      ;
;      - shifter:s1|martix[365]               ; 1                 ; ON      ;
;      - shifter:s1|martix[493]               ; 1                 ; ON      ;
;      - shifter:s1|martix[285]               ; 1                 ; ON      ;
;      - shifter:s1|martix[413]               ; 1                 ; ON      ;
;      - shifter:s1|martix[349]               ; 1                 ; ON      ;
;      - shifter:s1|martix[477]               ; 1                 ; ON      ;
;      - shifter:s1|martix[317]               ; 1                 ; ON      ;
;      - shifter:s1|martix[445]               ; 1                 ; ON      ;
;      - shifter:s1|martix[381]               ; 1                 ; ON      ;
;      - shifter:s1|martix[509]               ; 1                 ; ON      ;
;      - shifter:s1|martix[270]               ; 1                 ; ON      ;
;      - shifter:s1|martix[398]               ; 1                 ; ON      ;
;      - shifter:s1|martix[334]               ; 1                 ; ON      ;
;      - shifter:s1|martix[462]               ; 1                 ; ON      ;
;      - shifter:s1|martix[302]               ; 1                 ; ON      ;
;      - shifter:s1|martix[430]               ; 1                 ; ON      ;
;      - shifter:s1|martix[366]               ; 1                 ; ON      ;
;      - shifter:s1|martix[494]               ; 1                 ; ON      ;
;      - shifter:s1|martix[286]               ; 1                 ; ON      ;
;      - shifter:s1|martix[414]               ; 1                 ; ON      ;
;      - shifter:s1|martix[350]               ; 1                 ; ON      ;
;      - shifter:s1|martix[478]               ; 1                 ; ON      ;
;      - shifter:s1|martix[318]               ; 1                 ; ON      ;
;      - shifter:s1|martix[446]               ; 1                 ; ON      ;
;      - shifter:s1|martix[382]               ; 1                 ; ON      ;
;      - shifter:s1|martix[510]               ; 1                 ; ON      ;
;      - shifter:s1|martix[271]               ; 1                 ; ON      ;
;      - shifter:s1|martix[399]               ; 1                 ; ON      ;
;      - shifter:s1|martix[335]               ; 1                 ; ON      ;
;      - shifter:s1|martix[463]               ; 1                 ; ON      ;
;      - shifter:s1|martix[303]               ; 1                 ; ON      ;
;      - shifter:s1|martix[431]               ; 1                 ; ON      ;
;      - shifter:s1|martix[367]               ; 1                 ; ON      ;
;      - shifter:s1|martix[495]               ; 1                 ; ON      ;
;      - shifter:s1|martix[287]               ; 1                 ; ON      ;
;      - shifter:s1|martix[415]               ; 1                 ; ON      ;
;      - shifter:s1|martix[351]               ; 1                 ; ON      ;
;      - shifter:s1|martix[479]               ; 1                 ; ON      ;
;      - shifter:s1|martix[319]               ; 1                 ; ON      ;
;      - shifter:s1|martix[447]               ; 1                 ; ON      ;
;      - shifter:s1|martix[383]               ; 1                 ; ON      ;
;      - shifter:s1|martix[511]               ; 1                 ; ON      ;
;      - contorller:c4|flag_lose              ; 1                 ; ON      ;
;      - shifter:s1|martix[0]                 ; 1                 ; ON      ;
;      - contorller:c4|player[1]              ; 1                 ; ON      ;
;      - shifter:s1|martix[1]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[2]                 ; 1                 ; ON      ;
;      - shifter:s1|martix[496]               ; 1                 ; ON      ;
;      - shifter:s1|martix[497]               ; 1                 ; ON      ;
;      - shifter:s1|martix[498]               ; 1                 ; ON      ;
;      - shifter:s1|martix[1]~2048            ; 1                 ; ON      ;
;      - contorller:c4|counter_process[8]     ; 1                 ; ON      ;
;      - contorller:c4|counter_process[7]     ; 1                 ; ON      ;
;      - contorller:c4|player[2]~83           ; 1                 ; ON      ;
;      - contorller:c4|counter_process[4]~100 ; 1                 ; ON      ;
; left                                        ;                   ;         ;
;      - contorller:c4|counter_process~90     ; 0                 ; ON      ;
; right                                       ;                   ;         ;
;      - contorller:c4|counter_process~92     ; 0                 ; ON      ;
;      - contorller:c4|counter_process~96     ; 0                 ; ON      ;
;      - contorller:c4|counter_process[4]~99  ; 0                 ; ON      ;
; up                                          ;                   ;         ;
;      - contorller:c4|flag_up                ; 0                 ; ON      ;
+---------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                                 ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; clk                                  ; PIN_28        ; 604     ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; contorller:c4|counter_process[4]~100 ; LC_X29_Y12_N0 ; 7       ; Clock enable ; no     ; --                   ; --               ;
; contorller:c4|flag_lose              ; LC_X31_Y14_N3 ; 17      ; Sync. load   ; no     ; --                   ; --               ;
; contorller:c4|flag_up~11             ; LC_X29_Y12_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; contorller:c4|player[2]~83           ; LC_X38_Y10_N2 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; contorller:c4|up_tmp[0]~44           ; LC_X29_Y11_N2 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; div_c:d3|LessThan0~2                 ; LC_X8_Y13_N2  ; 9       ; Sync. clear  ; no     ; --                   ; --               ;
; div_c:d3|clk_c                       ; LC_X8_Y13_N2  ; 26      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
; reset                                ; PIN_99        ; 529     ; Sync. clear  ; no     ; --                   ; --               ;
; shifter:s1|martix[1]~2048            ; LC_X25_Y10_N2 ; 512     ; Clock enable ; no     ; --                   ; --               ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                       ;
+----------------+--------------+---------+----------------------+------------------+
; Name           ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------+--------------+---------+----------------------+------------------+
; clk            ; PIN_28       ; 604     ; Global Clock         ; GCLK2            ;
; div_c:d3|clk_c ; LC_X8_Y13_N2 ; 26      ; Global Clock         ; GCLK3            ;
+----------------+--------------+---------+----------------------+------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; reset                            ; 529     ;
; shifter:s1|LessThan0~0           ; 513     ;
; shifter:s1|martix[1]~2048        ; 512     ;
; div_f:d2|count[2]                ; 140     ;
; div_c:d3|count[0]                ; 140     ;
; div_f:d2|count[1]                ; 138     ;
; div_f:d2|count[3]                ; 137     ;
; contorller:c4|player[3]          ; 66      ;
; contorller:c4|player[2]          ; 66      ;
; contorller:c4|player[1]          ; 61      ;
; contorller:c4|player[0]          ; 56      ;
; contorller:c4|Mux4~5             ; 42      ;
; contorller:c4|Mux6~4             ; 29      ;
; contorller:c4|Mux5~10            ; 26      ;
; contorller:c4|Mux7~3             ; 23      ;
; contorller:c4|counter_process[8] ; 23      ;
; contorller:c4|up_tmp[3]          ; 20      ;
; contorller:c4|counter_process~90 ; 18      ;
; contorller:c4|up_tmp[1]          ; 18      ;
; contorller:c4|up_tmp[0]          ; 18      ;
; contorller:c4|up_tmp[2]          ; 17      ;
; contorller:c4|flag_lose          ; 17      ;
; shifter:s1|martix[55]            ; 17      ;
; contorller:c4|counter_process[5] ; 16      ;
; shifter:s1|martix[58]            ; 16      ;
; shifter:s1|martix[50]            ; 16      ;
; contorller:c4|counter_process[7] ; 15      ;
; contorller:c4|counter_process[4] ; 15      ;
; contorller:c4|counter_process[3] ; 15      ;
; contorller:c4|counter_process[6] ; 15      ;
; shifter:s1|martix[59]            ; 15      ;
; shifter:s1|martix[56]            ; 15      ;
; shifter:s1|martix[54]            ; 15      ;
; shifter:s1|martix[51]            ; 15      ;
; shifter:s1|martix[62]            ; 14      ;
; shifter:s1|martix[52]            ; 14      ;
; shifter:s1|martix[49]            ; 14      ;
; contorller:c4|Add0~27            ; 13      ;
; contorller:c4|counter_process[0] ; 13      ;
; contorller:c4|counter_process[2] ; 13      ;
; shifter:s1|martix[60]            ; 13      ;
; shifter:s1|martix[57]            ; 13      ;
; contorller:c4|counter_process[1] ; 12      ;
; shifter:s1|martix[61]            ; 12      ;
; shifter:s1|martix[53]            ; 12      ;
; contorller:c4|player~76          ; 11      ;
; contorller:c4|player~69          ; 11      ;
; contorller:c4|LessThan33~0       ; 11      ;
; contorller:c4|LessThan3~0        ; 10      ;
; shifter:s1|flag                  ; 10      ;
+----------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
; Name                                                                          ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                 ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
; decorder:d4|altsyncram:WideOr1_rtl_0|altsyncram_5lu:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 512          ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 5632 ; 512                         ; 11                          ; --                          ; --                          ; 5632                ; 2    ; qimo.qimo0.rtl.mif ; M4K_X19_Y13, M4K_X19_Y12 ;
+-------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 1,113 / 30,600 ( 4 % ) ;
; Direct links               ; 236 / 43,552 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )         ;
; LAB clocks                 ; 17 / 312 ( 5 % )       ;
; LUT chains                 ; 109 / 10,854 ( 1 % )   ;
; Local interconnects        ; 2,062 / 43,552 ( 5 % ) ;
; M4K buffers                ; 11 / 1,872 ( < 1 % )   ;
; R4s                        ; 1,249 / 28,560 ( 4 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.23) ; Number of LABs  (Total = 149) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 6                             ;
; 2                                          ; 2                             ;
; 3                                          ; 2                             ;
; 4                                          ; 2                             ;
; 5                                          ; 1                             ;
; 6                                          ; 1                             ;
; 7                                          ; 1                             ;
; 8                                          ; 1                             ;
; 9                                          ; 4                             ;
; 10                                         ; 129                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 149) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 103                           ;
; 1 Clock enable                     ; 93                            ;
; 1 Sync. clear                      ; 92                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.21) ; Number of LABs  (Total = 149) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 8                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 119                           ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 0                             ;
; 14                                          ; 1                             ;
; 15                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.44) ; Number of LABs  (Total = 149) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 10                            ;
; 2                                               ; 4                             ;
; 3                                               ; 7                             ;
; 4                                               ; 28                            ;
; 5                                               ; 25                            ;
; 6                                               ; 32                            ;
; 7                                               ; 20                            ;
; 8                                               ; 9                             ;
; 9                                               ; 10                            ;
; 10                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.00) ; Number of LABs  (Total = 149) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 15                            ;
; 9                                            ; 9                             ;
; 10                                           ; 8                             ;
; 11                                           ; 17                            ;
; 12                                           ; 16                            ;
; 13                                           ; 9                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 8                             ;
; 17                                           ; 6                             ;
; 18                                           ; 12                            ;
; 19                                           ; 5                             ;
; 20                                           ; 16                            ;
; 21                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; Unreserved          ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                              ;
+--------------------------------------------------------------------------------+-------------------+
; Name                                                                           ; Value             ;
+--------------------------------------------------------------------------------+-------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                ;
; Mid Wire Use - Fit Attempt 1                                                   ; 6                 ;
; Mid Slack - Fit Attempt 1                                                      ; -21755            ;
; Internal Atom Count - Fit Attempt 1                                            ; 1377              ;
; LE/ALM Count - Fit Attempt 1                                                   ; 1377              ;
; LAB Count - Fit Attempt 1                                                      ; 150               ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.407             ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.200            ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.727             ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:150             ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:56;1:91;2:3     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:54;1:3;2:93     ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:54;1:3;2:93     ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:54;1:3;2:93     ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:54;1:3;2:93     ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:58;1:92         ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:150             ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:56;1:91;2:3     ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:44;1:103;2:3    ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:44;1:81;2:25    ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:150             ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:44;1:106        ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:53;1:97         ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:6;1:144         ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:150             ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:150             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:57;2:88;3:4 ;
; LEs in Chains - Fit Attempt 1                                                  ; 61                ;
; LEs in Long Chains - Fit Attempt 1                                             ; 0                 ;
; LABs with Chains - Fit Attempt 1                                               ; 7                 ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                 ;
; Time - Fit Attempt 1                                                           ; 0                 ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.016             ;
+--------------------------------------------------------------------------------+-------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -25605 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; -25546 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; -25546 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 4      ;
; Late Slack - Fit Attempt 1          ; -25546 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.063  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -20549      ;
; Early Wire Use - Fit Attempt 1      ; 4           ;
; Peak Regional Wire - Fit Attempt 1  ; 12          ;
; Mid Slack - Fit Attempt 1           ; -23366      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 5           ;
; Time - Fit Attempt 1                ; 1           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.109       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Fri Dec 18 09:29:21 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off qimo -c qimo
Info: Selected device EP1C12Q240C8 for design "qimo"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 28
Info: Automatically promoted signal "div_c:d3|clk_c" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Slack time is -24.297 ns between source register "contorller:c4|up_tmp[1]" and destination register "contorller:c4|up_tmp[2]"
    Info: + Largest register to register requirement is 0.739 ns
    Info:   Shortest clock path from clock "clk" to destination register is 7.733 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 701; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.935 ns) = 3.423 ns; Loc. = Unassigned; Fanout = 26; REG Node = 'div_c:d3|clk_c'
        Info: 3: + IC(3.599 ns) + CELL(0.711 ns) = 7.733 ns; Loc. = Unassigned; Fanout = 17; REG Node = 'contorller:c4|up_tmp[2]'
        Info: Total cell delay = 3.115 ns ( 40.28 % )
        Info: Total interconnect delay = 4.618 ns ( 59.72 % )
    Info:   Longest clock path from clock "clk" to destination register is 7.733 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 701; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.935 ns) = 3.423 ns; Loc. = Unassigned; Fanout = 26; REG Node = 'div_c:d3|clk_c'
        Info: 3: + IC(3.599 ns) + CELL(0.711 ns) = 7.733 ns; Loc. = Unassigned; Fanout = 17; REG Node = 'contorller:c4|up_tmp[2]'
        Info: Total cell delay = 3.115 ns ( 40.28 % )
        Info: Total interconnect delay = 4.618 ns ( 59.72 % )
    Info:   Shortest clock path from clock "clk" to source register is 7.733 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 701; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.935 ns) = 3.423 ns; Loc. = Unassigned; Fanout = 26; REG Node = 'div_c:d3|clk_c'
        Info: 3: + IC(3.599 ns) + CELL(0.711 ns) = 7.733 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'contorller:c4|up_tmp[1]'
        Info: Total cell delay = 3.115 ns ( 40.28 % )
        Info: Total interconnect delay = 4.618 ns ( 59.72 % )
    Info:   Longest clock path from clock "clk" to source register is 7.733 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 701; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.935 ns) = 3.423 ns; Loc. = Unassigned; Fanout = 26; REG Node = 'div_c:d3|clk_c'
        Info: 3: + IC(3.599 ns) + CELL(0.711 ns) = 7.733 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'contorller:c4|up_tmp[1]'
        Info: Total cell delay = 3.115 ns ( 40.28 % )
        Info: Total interconnect delay = 4.618 ns ( 59.72 % )
    Info:   Micro clock to output delay of source is 0.224 ns
    Info:   Micro setup delay of destination is 0.037 ns
    Info: - Longest register to register delay is 25.036 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'contorller:c4|up_tmp[1]'
        Info: 2: + IC(1.162 ns) + CELL(0.292 ns) = 1.454 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'contorller:c4|Mux5~4'
        Info: 3: + IC(0.606 ns) + CELL(0.292 ns) = 2.352 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|Mux4~2'
        Info: 4: + IC(0.361 ns) + CELL(0.292 ns) = 3.005 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|Mux4~3'
        Info: 5: + IC(0.539 ns) + CELL(0.114 ns) = 3.658 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|Mux4~4'
        Info: 6: + IC(0.063 ns) + CELL(0.590 ns) = 4.311 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|Mux4~6'
        Info: 7: + IC(0.211 ns) + CELL(0.442 ns) = 4.964 ns; Loc. = Unassigned; Fanout = 7; COMB Node = 'contorller:c4|Mux4~7'
        Info: 8: + IC(0.361 ns) + CELL(0.292 ns) = 5.617 ns; Loc. = Unassigned; Fanout = 42; COMB Node = 'contorller:c4|Mux4~5'
        Info: 9: + IC(1.484 ns) + CELL(0.114 ns) = 7.215 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'contorller:c4|tmp_count~84'
        Info: 10: + IC(1.050 ns) + CELL(0.292 ns) = 8.557 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|count_p~142'
        Info: 11: + IC(0.752 ns) + CELL(0.590 ns) = 9.899 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|count_p~143'
        Info: 12: + IC(0.361 ns) + CELL(0.292 ns) = 10.552 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|count_p~155'
        Info: 13: + IC(0.539 ns) + CELL(0.114 ns) = 11.205 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|Equal2~0'
        Info: 14: + IC(1.264 ns) + CELL(0.114 ns) = 12.583 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|player~59'
        Info: 15: + IC(0.775 ns) + CELL(0.590 ns) = 13.948 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|player~62'
        Info: 16: + IC(0.211 ns) + CELL(0.442 ns) = 14.601 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'contorller:c4|player~63'
        Info: 17: + IC(1.246 ns) + CELL(0.114 ns) = 15.961 ns; Loc. = Unassigned; Fanout = 11; COMB Node = 'contorller:c4|player~76'
        Info: 18: + IC(0.978 ns) + CELL(0.292 ns) = 17.231 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|Add9~0'
        Info: 19: + IC(1.008 ns) + CELL(0.590 ns) = 18.829 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|Mux10~9'
        Info: 20: + IC(0.361 ns) + CELL(0.292 ns) = 19.482 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|Mux10~13'
        Info: 21: + IC(0.539 ns) + CELL(0.114 ns) = 20.135 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|up_tmp~46'
        Info: 22: + IC(0.841 ns) + CELL(0.590 ns) = 21.566 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|up_tmp[3]~COMBOUT'
        Info: 23: + IC(1.086 ns) + CELL(0.292 ns) = 22.944 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'contorller:c4|up_tmp[3]~47'
        Info: 24: + IC(0.063 ns) + CELL(0.590 ns) = 23.597 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'contorller:c4|up_tmp~49'
        Info: 25: + IC(1.324 ns) + CELL(0.115 ns) = 25.036 ns; Loc. = Unassigned; Fanout = 17; REG Node = 'contorller:c4|up_tmp[2]'
        Info: Total cell delay = 7.851 ns ( 31.36 % )
        Info: Total interconnect delay = 17.185 ns ( 68.64 % )
Info: Estimated most critical path is register to register delay of 25.036 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X35_Y13; Fanout = 19; REG Node = 'contorller:c4|up_tmp[1]'
    Info: 2: + IC(1.162 ns) + CELL(0.292 ns) = 1.454 ns; Loc. = LAB_X35_Y10; Fanout = 3; COMB Node = 'contorller:c4|Mux5~4'
    Info: 3: + IC(0.606 ns) + CELL(0.292 ns) = 2.352 ns; Loc. = LAB_X36_Y10; Fanout = 1; COMB Node = 'contorller:c4|Mux4~2'
    Info: 4: + IC(0.361 ns) + CELL(0.292 ns) = 3.005 ns; Loc. = LAB_X36_Y10; Fanout = 1; COMB Node = 'contorller:c4|Mux4~3'
    Info: 5: + IC(0.539 ns) + CELL(0.114 ns) = 3.658 ns; Loc. = LAB_X36_Y10; Fanout = 2; COMB Node = 'contorller:c4|Mux4~4'
    Info: 6: + IC(0.063 ns) + CELL(0.590 ns) = 4.311 ns; Loc. = LAB_X36_Y10; Fanout = 1; COMB Node = 'contorller:c4|Mux4~6'
    Info: 7: + IC(0.211 ns) + CELL(0.442 ns) = 4.964 ns; Loc. = LAB_X36_Y10; Fanout = 7; COMB Node = 'contorller:c4|Mux4~7'
    Info: 8: + IC(0.361 ns) + CELL(0.292 ns) = 5.617 ns; Loc. = LAB_X36_Y10; Fanout = 42; COMB Node = 'contorller:c4|Mux4~5'
    Info: 9: + IC(1.484 ns) + CELL(0.114 ns) = 7.215 ns; Loc. = LAB_X31_Y10; Fanout = 4; COMB Node = 'contorller:c4|tmp_count~84'
    Info: 10: + IC(1.050 ns) + CELL(0.292 ns) = 8.557 ns; Loc. = LAB_X31_Y11; Fanout = 2; COMB Node = 'contorller:c4|count_p~142'
    Info: 11: + IC(0.752 ns) + CELL(0.590 ns) = 9.899 ns; Loc. = LAB_X32_Y10; Fanout = 2; COMB Node = 'contorller:c4|count_p~143'
    Info: 12: + IC(0.361 ns) + CELL(0.292 ns) = 10.552 ns; Loc. = LAB_X32_Y10; Fanout = 1; COMB Node = 'contorller:c4|count_p~155'
    Info: 13: + IC(0.539 ns) + CELL(0.114 ns) = 11.205 ns; Loc. = LAB_X32_Y10; Fanout = 1; COMB Node = 'contorller:c4|Equal2~0'
    Info: 14: + IC(1.264 ns) + CELL(0.114 ns) = 12.583 ns; Loc. = LAB_X32_Y13; Fanout = 1; COMB Node = 'contorller:c4|player~59'
    Info: 15: + IC(0.775 ns) + CELL(0.590 ns) = 13.948 ns; Loc. = LAB_X31_Y11; Fanout = 1; COMB Node = 'contorller:c4|player~62'
    Info: 16: + IC(0.211 ns) + CELL(0.442 ns) = 14.601 ns; Loc. = LAB_X31_Y11; Fanout = 4; COMB Node = 'contorller:c4|player~63'
    Info: 17: + IC(1.246 ns) + CELL(0.114 ns) = 15.961 ns; Loc. = LAB_X32_Y13; Fanout = 11; COMB Node = 'contorller:c4|player~76'
    Info: 18: + IC(0.978 ns) + CELL(0.292 ns) = 17.231 ns; Loc. = LAB_X30_Y13; Fanout = 2; COMB Node = 'contorller:c4|Add9~0'
    Info: 19: + IC(1.008 ns) + CELL(0.590 ns) = 18.829 ns; Loc. = LAB_X35_Y13; Fanout = 1; COMB Node = 'contorller:c4|Mux10~9'
    Info: 20: + IC(0.361 ns) + CELL(0.292 ns) = 19.482 ns; Loc. = LAB_X35_Y13; Fanout = 2; COMB Node = 'contorller:c4|Mux10~13'
    Info: 21: + IC(0.539 ns) + CELL(0.114 ns) = 20.135 ns; Loc. = LAB_X35_Y13; Fanout = 2; COMB Node = 'contorller:c4|up_tmp~46'
    Info: 22: + IC(0.841 ns) + CELL(0.590 ns) = 21.566 ns; Loc. = LAB_X35_Y10; Fanout = 1; COMB Node = 'contorller:c4|up_tmp[3]~COMBOUT'
    Info: 23: + IC(1.086 ns) + CELL(0.292 ns) = 22.944 ns; Loc. = LAB_X35_Y13; Fanout = 2; COMB Node = 'contorller:c4|up_tmp[3]~47'
    Info: 24: + IC(0.063 ns) + CELL(0.590 ns) = 23.597 ns; Loc. = LAB_X35_Y13; Fanout = 1; COMB Node = 'contorller:c4|up_tmp~49'
    Info: 25: + IC(1.324 ns) + CELL(0.115 ns) = 25.036 ns; Loc. = LAB_X36_Y10; Fanout = 17; REG Node = 'contorller:c4|up_tmp[2]'
    Info: Total cell delay = 7.851 ns ( 31.36 % )
    Info: Total interconnect delay = 17.185 ns ( 68.64 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 12% of the available device resources in the region that extends from location X21_Y0 to location X31_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 280 megabytes
    Info: Processing ended: Fri Dec 18 09:29:25 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


