<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:12:29.1229</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.07.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7033420</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판, 그 제조 방법 및 디스플레이 디바이스</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY APPARATUS</inventionTitleEng><openDate>2023.09.06</openDate><openNumber>10-2023-0129069</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.10.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/90</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 102/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 기판, 그 제조 방법, 및 디스플레이 디바이스가 개시된다. 디스플레이 기판(100)에서, 각각의 서브픽셀(300)은: 도전성 차광 구조(122); 베이스 기판(110)으로부터 멀리 있는 도전성 차광 구조(122)의 면 상에 위치되는 버퍼 층(130); 도전성 차광 구조(122)로부터 멀리 있는 버퍼 층(130)의 면 상에 위치되는 반도체 층(140); 버퍼 층(130)으로부터 멀리 있는 반도체 층(140)의 면 상에 위치되는 층간 절연층(170); 및 반도체 층(140)으로부터 멀리 있는 층간 절연층(170)의 면 상에 위치되고, 도전성 구조(181)를 포함하는 도전층(180)을 포함한다. 도전성 차광 구조(122)는 제1 본체 부분(1220) 및 제1 오목형 부분(1224)을 포함하고, 베이스 기판(110)에 직교하는 방향에서의 제1 오목형 부분(1224)의 평균 두께는 베이스 기판(110)에 직교하는 방향에서의 제1 본체 부분(1220)의 평균 두께보다 작다. 디스플레이 기판(100)은 제1 콘택트 홀(251)을 더 포함하고, 제1 콘택트 홀(251)은 층간 절연층(170) 및 버퍼 층(130) 양자 모두를 관통하며, 도전성 구조(181)는 제1 콘택트 홀(251)을 통해 제1 오목형 부분(1224)과 전기적으로 연결된다. 따라서, 디스플레이 기판은 도전성 구조와 도전성 차광 구조 사이의 전기 연결 효과를 개선시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.07.21</internationOpenDate><internationOpenNumber>WO2022151681</internationOpenNumber><internationalApplicationDate>2021.07.08</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/105278</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스 기판 및 상기 베이스 기판 상에 위치되는 복수의 서브픽셀들을 포함하는 디스플레이 기판으로서, 상기 복수의 서브픽셀들 각각은,상기 베이스 기판 상에 위치되는 도전성 차광 구조;상기 베이스 기판으로부터 멀리 있는 상기 도전성 차광 구조의 면 상에 위치되는 버퍼 층;상기 도전성 차광 구조로부터 멀리 있는 상기 버퍼 층의 면 상에 위치되는 반도체 층;상기 버퍼 층으로부터 멀리 있는 상기 반도체 층의 면 상에 위치되는 층간 절연층; 및상기 반도체 층으로부터 멀리 있는 상기 층간 절연층의 면 상에 위치되고, 도전성 구조를 포함하는 도전층을 포함하고,상기 도전성 차광 구조는 제1 본체 부분 및 제1 오목형 부분을 포함하고, 상기 디스플레이 기판은 제1 콘택트 홀을 더 포함하며, 상기 제1 콘택트 홀은 상기 층간 절연층 및 상기 버퍼 층 양자 모두를 관통하며, 상기 도전성 구조는 상기 제1 콘택트 홀을 통해 상기 제1 오목형 부분과 전기적으로 연결되고, 상기 도전층에 가까운 상기 제1 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 면적보다 크며, 상기 베이스 기판에 직교하는 방향에서의 상기 제1 오목형 부분의 평균 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제1 본체 부분의 평균 두께보다 작은, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 버퍼 층은:제1 버퍼 부분 - 상기 베이스 기판으로부터 멀리 있는 상기 제1 버퍼 부분의 면은 상기 도전층과 접촉하여 배열되고, 상기 베이스 기판에 가까운 상기 제1 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열됨 -; 및제2 버퍼 부분 - 상기 베이스 기판으로부터 멀리 있는 상기 제2 버퍼 부분의 면은 상기 층간 절연층과 접촉하여 배열되며, 상기 베이스 기판에 가까운 상기 제2 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열됨 - 을 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 콘택트 홀은 측벽을 포함하고, 상기 측벽은 적어도:상기 층간 절연층에 위치되는 제1 서브 측벽; 및상기 버퍼 층에 위치되는 제2 서브 측벽을 포함하며,상기 제1 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제1 경사각을 구성하고, 상기 제2 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제2 경사각을 구성하며, 상기 제1 경사각은 상기 제2 경사각보다 작고; 상기 제2 서브 측벽 및 상기 제1 버퍼 부분의 접촉 부분은 상기 제1 버퍼 부분과 상기 제2 버퍼 부분 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 콘택트 홀의 상기 측벽은:상기 제1 버퍼 부분에 위치되는 제3 서브 측벽을 더 포함하고,상기 제3 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제3 경사각을 구성하고, 상기 제1 경사각, 상기 제2 경사각, 및 상기 제3 경사각은 서로 상이한, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 콘택트 홀의 반경 방향을 따라, 상기 제1 버퍼 부분의 길이 대 상기 제1 버퍼 부분의 평균 두께의 비율은 상기 베이스 기판 상의 상기 제1 서브 측벽의 돌출 길이 대 상기 층간 절연층의 평균 두께의 비율보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 제1 콘택트 홀의 반경 방향을 따라, 상기 베이스 기판 상의 상기 제1 서브 측벽의 돌출 길이 대 상기 층간 절연층의 평균 두께의 비율은 상기 베이스 기판 상의 상기 제2 서브 측벽의 돌출 길이 대 상기 버퍼 층의 평균 두께의 비율보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서, 상기 제2 경사각은 상기 제3 경사각보다 크고, 상기 제1 경사각은 상기 제3 경사각보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 베이스 기판에 평행한 방향에서의 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 치수 L은 다음의 수학식을 만족시키고:2(Acotβ+Bcotγ+Ccotθ)＜L＜D여기서 A는 상기 제1 버퍼 부분의 최대 두께이고, B는 상기 제2 버퍼 부분의 최대 두께이며, C는 상기 층간 절연층의 최대 두께이고, β는 상기 제1 경사각이며, γ는 상기 제2 경사각이고, θ는 상기 제3 경사각이고, D는 상기 베이스 기판에 평행한 방향에서 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영의 최대 치수인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 제1 오목형 부분의 에지로부터 상기 제1 오목형 부분의 중심으로의 방향에서, 상기 베이스 기판에 직교하는 방향에서의 상기 제1 에지 부분의 두께는 점진적으로 감소하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 베이스 기판에 직교하는 방향에서, 상기 도전층에 가까운 상기 제1 에지 부분의 표면의 제4 경사각은 연속적으로 변경되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 도전성 구조에 가까운 상기 제1 오목형 부분의 표면은 연속적인 아크 표면이거나, 또는 연속적인 아크 표면의 적어도 하나의 세그먼트 및 평면의 적어도 하나의 세그먼트로 구성되는 조합된 표면인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 도전층에 가까운 상기 제1 에지 부분의 표면의 제4 경사각(α)은 다음 수학식을 만족시키고:0＜α＜k*H/Lmax여기서, Lmax는 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 최대 애퍼처이고, H는 상기 제1 본체 부분의 평균 두께이며, k는 1보다 크고 2 이하인 상수인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, k=2이고, 상기 제4 경사각의 범위는 1 내지 π/18인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제4항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 도전층에 가까운 상기 제1 에지 부분의 표면의 제4 경사각(α)은 상기 제3 서브 측벽의 상기 제3 경사각보다 작고, 다음 수학식이 만족되며:(Acotβ+Bcotγ+Ccotθ+L/2tanα)≤ D/2여기서 A는 상기 제1 버퍼 부분의 최대 두께이고, B는 상기 제2 버퍼 부분의 최대 두께이며, C는 상기 층간 절연층의 최대 두께이고, β는 상기 제1 경사각이며, γ는 상기 제2 경사각이고, θ는 상기 제3 경사각이고, D는 상기 베이스 기판에 평행한 방향에서 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영의 최대 치수인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,평탄화 층 - 상기 평탄화 층은 상기 반도체 층으로부터 멀리 있는 상기 도전층의 면 상에 위치되고, 상기 평탄화 층은 애노드 홀을 포함함 -; 및애노드를 더 포함하고, 상기 애노드는 상기 반도체 층으로부터 멀리 있는 상기 평탄화 층의 면 상에 위치되며, 발광 부분, 구동 부분, 및 상기 발광 부분과 상기 구동 부분을 연결하는 연장 부분을 포함하고, 상기 구동 부분의 적어도 일부는 상기 애노드 홀 내에 위치되고,상기 서브픽셀들 중 적어도 하나에서, 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 구동 부분의 정사 투영과 적어도 부분적으로 중첩되며,상기 디스플레이 기판은: 상기 도전층에 위치되는 전력 라인; 및 상기 도전층에 위치되는 감지 라인을 더 포함하며; 상기 전력 라인 및 상기 감지 라인은 제1 방향으로 배열되고, 상기 전력 라인 및 상기 감지 라인 양자 모두는 상기 제1 방향과 교차하는 제2 방향으로 연장되고;상기 복수의 서브픽셀들은 제1 서브픽셀 쌍 및 제2 서브픽셀 쌍을 포함하며, 상기 제1 서브픽셀 쌍은 상기 전력 라인의 2개의 측면 상에 각각 위치되는 서브픽셀들 중 2개를 포함하며, 상기 제2 서브픽셀 쌍은 상기 감지 라인의 2개의 측면 상에 각각 위치되는 서브픽셀들 중 2개를 포함하고; 상기 제1 서브픽셀 쌍과 상기 제2 서브픽셀 쌍은 상기 제1 방향으로 교대로 배열되고,상기 제2 서브픽셀 쌍의 2개의 서브픽셀들에서, 제1 중첩 영역이 상기 베이스 기판 상의 상기 애노드 홀의 정사 투영과 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영 사이에 제공되며, 상기 제1 중첩 영역의 면적은 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영의 면적보다 작은, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 애노드는 상기 애노드 홀의 에지 위치에서 오목한 구조를 더 포함하고, 상기 오목한 구조의 오목한 방향은 상기 도전성 차광 구조를 향하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 베이스 기판에 평행한 방향에서의 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 크기 범위는 5 마이크로미터 내지 10 마이크로미터인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 서브픽셀들 각각은 픽셀 구동 회로를 포함하고, 상기 픽셀 구동 회로는 제1 박막 트랜지스터를 포함하며, 상기 도전성 구조는 상기 제1 박막 트랜지스터의 제1 드레인 전극인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 박막 트랜지스터는:제1 활성 층 - 상기 제1 활성 층은 상기 반도체 층에 위치되고, 제1 채널 영역, 및 상기 제1 채널 영역의 2개의 측면 상에 각각 위치되는 제1 소스 전극 영역과 제1 드레인 전극 영역을 포함함 -; 및상기 도전층에 위치되는 제1 소스 전극을 더 포함하고,상기 디스플레이 기판은 제1 비아 홀 및 제2 비아 홀을 더 포함하며, 상기 제1 비아 홀 및 상기 제2 비아 홀은 층간 절연층에 위치되고, 상기 제1 소스 전극은 상기 제1 비아 홀을 통해 상기 제1 소스 전극 영역과 연결되며, 상기 제1 드레인 전극은 상기 제2 비아 홀을 통해 상기 제1 드레인 전극 영역과 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 도전성 차광 구조는:제1 절연 부분을 더 포함하고, 상기 베이스 기판 상의 상기 제1 절연 부분의 정사 투영은 상기 베이스 기판 상의 상기 제1 비아 홀의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제1 절연 부분의 정사 투영은 상기 베이스 기판 상의 상기 제1 소스 전극 영역의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 제1 절연 부분은 제1 중공 부분을 포함하고, 상기 제1 중공 부분은 상기 버퍼 층의 재료로 채워지는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 제1 중공 부분은 제1 중공 링을 포함하고, 상기 제1 중공 링의 내부 부분의 재료 및 상기 제1 중공 링의 외측면의 재료 양자 모두는 상기 도전성 차광 구조의 재료인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제1 절연 부분은 산화 부분인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>25. 제15항에 있어서,상기 반도체 층과 상기 층간 절연층 사이에 위치되는 게이트 절연층;상기 게이트 절연층과 상기 층간 절연층 사이에 위치되는 게이트 전극층;상기 베이스 기판으로부터 멀리 있는 상기 도전층의 면 상에 위치되는 패시베이션 층;컬러 필터층 - 상기 컬러 필터층은 상기 도전층으로부터 멀리 있는 상기 패시베이션 층의 면 상에 위치되고, 상이한 컬러들을 갖는 적어도 3개의 컬러 필터를 포함함 -; 및애노드 층을 더 포함하고,상기 평탄화 층은 상기 패시베이션 층으로부터 멀리 있는 상기 컬러 필터층의 면 상에 위치되며, 상기 애노드 층은 상기 컬러 필터층으로부터 멀리 있는 상기 평탄화 층의 면 상에 위치되고, 상기 애노드는 상기 애노드 층에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 도전성 차광 구조와 동일한 층 상에 배열되는 전력 연결 라인을 더 포함하고,상기 전력 연결 라인은 제2 본체 부분 및 복수의 전력 오목형 부분들을 포함하며, 상기 베이스 기판에 직교하는 방향에서의 상기 전력 오목형 부분들의 평균 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제2 본체 부분의 평균 두께보다 작고, 상기 도전층에 가까운 상기 전력 오목형 부분들 중 하나의 표면의 면적은 상기 베이스 기판 상의 상기 전력 오목형 부분들 중 하나의 정사 투영의 면적보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 베이스 기판 상의 상기 복수의 전력 오목형 부분들 중 적어도 하나의 정사 투영은 상기 베이스 기판 상의 상기 컬러 필터층 내의 상기 컬러 필터들의 정사 투영들과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 전력 오목형 부분들 각각은 제2 에지 부분을 포함하고, 상기 전력 오목형 부분들 중 하나의 에지로부터 상기 전력 오목형 부분들 중 하나의 중심으로의 방향에서, 상기 베이스 기판에 직교하는 방향에서의 상기 제2 에지 부분의 두께는 연속적으로 그리고 점진적으로 감소하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서, 상기 전력 오목형 부분들 각각은 제2 에지 부분을 포함하고, 상기 베이스 기판에 직교하는 방향에서, 상기 도전층에 가까운 상기 제2 에지 부분의 표면의 제5 경사각이 연속적으로 변경되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>30. 제27항에 있어서, 상기 디스플레이 기판은 전력 콘택트 홀을 더 포함하고, 상기 전력 콘택트 홀은 상기 층간 절연층 및 상기 버퍼 층에 위치되며, 상기 베이스 기판 상의 상기 전력 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 전력 콘택트 홀에 대응하는 상기 전력 오목형 부분들 중 하나의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서, 상기 버퍼 층은: 제3 버퍼 부분 - 상기 제3 버퍼 부분은 상기 전력 콘택트 홀에 위치되고, 상기 베이스 기판으로부터 멀리 있는 상기 제3 버퍼 부분의 면은 상기 전력 연결 라인과 접촉하여 배열되며, 상기 베이스 기판에 가까운 상기 제3 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열됨 -; 및 제4 버퍼 부분을 포함하고, 상기 제4 버퍼 부분은 상기 전력 오목형 부분들 중 하나의 중심으로부터 멀리 있는 상기 제3 버퍼 부분의 면 상에 위치되며, 상기 전력 콘택트 홀의 측벽은:상기 층간 절연층에 위치되는 제4 서브 측벽; 및상기 제4 버퍼 부분에 위치되는 제5 서브 측벽을 포함하며, 상기 제4 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제6 경사각을 구성하고, 상기 제5 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제7 경사각을 구성하며, 상기 제6 경사각은 상기 제7 경사각보다 작고; 상기 제5 서브 측벽 및 상기 제3 버퍼 부분의 접촉 부분은 상기 제3 버퍼 부분과 상기 제4 버퍼 부분 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서, 상기 전력 콘택트 홀의 측벽은:상기 제3 버퍼 부분에 위치되는 제6 서브 측벽을 더 포함하고,상기 제6 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제8 경사각을 구성하며, 상기 제6 경사각, 상기 제7 경사각, 및 상기 제8 경사각은 서로 상이한, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 제7 경사각은 상기 제2 경사각보다 작은, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>34. 제32항에 있어서, 상기 제8 경사각은 상기 제3 경사각보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>35. 제25항에 있어서,상기 도전성 차광 구조와 동일한 층 상에 배열되는 감지 연결 라인을 더 포함하고,상기 감지 연결 라인은 제3 본체 부분 및 복수의 감지 오목형 부분들을 포함하며, 상기 베이스 기판에 직교하는 방향에서의 상기 감지 오목형 부분들의 평균 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제3 본체 부분의 평균 두께보다 작고, 상기 도전층에 가까운 상기 감지 오목형 부분들 중 하나의 표면의 면적은 상기 베이스 기판 상의 상기 감지 오목형 부분들 중 하나의 정사 투영의 면적보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서, 상기 베이스 기판 상의 상기 복수의 감지 오목형 부분들 중 적어도 하나의 정사 투영은 상기 베이스 기판 상의 상기 컬러 필터층 내의 상기 컬러 필터들의 정사 투영들과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서, 상기 감지 오목형 부분들 각각은 제3 에지 부분을 포함하고, 상기 감지 오목형 부분들 중 하나의 에지로부터 상기 감지 오목형 부분들 중 하나의 중심으로의 방향에서, 상기 베이스 기판에 직교하는 방향에서의 상기 제3 에지 부분의 두께는 연속적으로 그리고 점진적으로 감소하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>38. 제36항에 있어서, 상기 감지 오목형 부분들 각각은 제3 에지 부분을 포함하고, 상기 베이스 기판에 직교하는 방향에서, 상기 도전층에 가까운 상기 제3 에지 부분의 표면의 제9 경사각이 연속적으로 변경되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>39. 제36항에 있어서, 상기 디스플레이 기판은 감지 콘택트 홀을 더 포함하고, 상기 감지 콘택트 홀은 상기 층간 절연층 및 상기 버퍼 층에 위치되며, 상기 베이스 기판 상의 상기 감지 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 감지 콘택트 홀에 대응하는 상기 감지 오목형 부분들 중 하나의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서, 상기 버퍼 층은: 상기 감지 콘택트 홀에 위치되는 제5 버퍼 부분 - 상기 베이스 기판으로부터 멀리 있는 상기 제5 버퍼 부분의 면은 상기 감지 연결 라인과 접촉하여 배열되고, 상기 베이스 기판에 가까운 상기 제5 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열됨 -; 및 상기 감지 콘택트 홀에 대응하는 상기 감지 오목형 부분들 중 하나의 중심으로부터 멀리 있는 상기 제5 버퍼 부분의 면 상에 위치되는 제6 버퍼 부분을 포함하고, 상기 감지 콘택트 홀의 측벽은:상기 층간 절연층에 위치되는 제7 서브 측벽; 및상기 제6 버퍼 부분에 위치되는 제8 서브 측벽을 포함하며;상기 제7 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제10 경사각을 구성하고, 상기 제8 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제11 경사각을 구성하며, 상기 제10 경사각은 제11 경사각보다 작고; 상기 제8 서브 측벽 및 상기 제5 버퍼 부분의 접촉 부분은 상기 제5 버퍼 부분과 상기 제6 버퍼 부분 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>41. 제40항에 있어서, 상기 버퍼 층은:상기 제5 버퍼 부분에 위치되는 제9 서브 측벽을 더 포함하고,상기 제9 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제12 경사각을 구성하고, 상기 제10 경사각, 상기 제11 경사각, 및 상기 제12 경사각은 서로 상이한, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>42. 제41항에 있어서, 상기 제11 경사각은 상기 제2 경사각보다 작은, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>43. 제41항에 있어서, 상기 제12 경사각은 상기 제3 경사각보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>44. 제25항에 있어서, 상기 서브픽셀들 각각은 구동 영역 및 발광 영역을 포함하고, 상기 도전성 차광 구조는 상기 구동 영역에 위치되며, 상기 애노드의 상기 구동 부분은 상기 구동 영역에 위치되고, 상기 애노드의 상기 발광 부분은 상기 발광 영역에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>45. 제44항에 있어서,제1 게이트 라인 - 상기 제1 게이트 라인은 상기 게이트 전극층에 위치되고, 상기 제1 방향을 따라 연장됨 -;제2 게이트 라인 - 상기 제2 게이트 라인은 상기 게이트 전극층에 위치되고, 상기 제1 방향을 따라 연장됨 -; 및데이터 라인 - 상기 데이터 라인은 상기 도전층에 위치되고, 상기 제2 방향을 따라 연장됨 - 을 더 포함하고,상기 전력 라인은 상기 제2 방향을 따라 연장되고, 상기 감지 라인은 상기 제2 방향을 따라 연장되며,상기 복수의 서브픽셀들은 상기 제1 방향 및 상기 제2 방향을 따라 어레이로 배열되어 상기 제2 방향으로 배열된 복수의 서브픽셀 행들 및 상기 제1 방향으로 배열된 복수의 서브픽셀 열들을 형성하고,상기 서브픽셀 행들 각각에서, 상기 제1 게이트 라인은 상기 구동 영역과 상기 발광 영역 사이에 위치되며, 상기 제2 게이트 라인은 상기 서브픽셀 행들 중 인접한 2개 사이에 위치되고, 상기 전력 라인은 상기 서브픽셀 열들 중 인접한 2개 사이에 위치되며, 상기 감지 라인은 상기 서브픽셀 열들 중 인접한 2개 사이에 위치되고, 상기 데이터 라인은 상기 서브픽셀 열들 중 인접한 2개 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>46. 제45항에 있어서, 상기 서브픽셀들 각각은 픽셀 구동 회로를 포함하고, 상기 픽셀 구동 회로는 제1 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터는 제1 게이트 전극, 제1 소스 전극, 및 제1 드레인 전극을 포함하고, 상기 도전성 구조는 상기 제1 박막 트랜지스터의 제1 드레인 전극이며, 상기 픽셀 구동 회로는 제2 박막 트랜지스터 및 제3 박막 트랜지스터를 더 포함하고, 상기 제2 박막 트랜지스터는 제2 게이트 전극, 제2 소스 전극, 및 제2 드레인 전극을 포함하며, 상기 제3 박막 트랜지스터는 제3 게이트 전극, 제3 소스 전극, 및 제3 드레인 전극을 포함하고, 상기 반도체 층은 도전성 블록을 더 포함하며,상기 제1 박막 트랜지스터의 상기 제1 소스 전극은 상기 전력 라인과 연결되며, 상기 제2 박막 트랜지스터의 상기 제2 소스 전극은 상기 데이터 라인과 연결되고, 상기 제2 박막 트랜지스터의 상기 제2 게이트 전극은 상기 제1 게이트 라인과 연결되며, 상기 제2 박막 트랜지스터의 상기 제2 드레인 전극은 상기 제1 박막 트랜지스터의 상기 제1 게이트 전극 및 상기 도전성 블록과 각각 연결되고,상기 제3 박막 트랜지스터의 상기 제3 게이트 전극은 상기 제2 게이트 라인과 연결되며, 상기 제3 박막 트랜지스터의 상기 제3 소스 전극은 상기 감지 라인과 연결되고, 상기 제3 박막 트랜지스터의 상기 제3 드레인 전극은 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극과 연결되며, 상기 도전성 차광 구조, 상기 도전성 차광 구조와 연결된 상기 제1 드레인 전극, 및 상기 도전성 차광 구조와 상기 제1 드레인 전극 사이에 위치된 상기 도전성 블록은 저장 커패시터를 형성하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>47. 제46항에 있어서, 상기 제1 박막 트랜지스터의 상기 제1 소스 전극은 제1 연결 부분을 통해 상기 전력 라인과 연결되고, 상기 제2 박막 트랜지스터의 상기 제2 소스 전극은 제2 연결 부분을 통해 상기 데이터 라인과 연결되며, 상기 제1 연결 부분은 상기 전력 라인과 동일한 층 상에 배열되고, 상기 제2 연결 부분은 상기 데이터 라인과 동일한 층 상에 배열되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>48. 제47항에 있어서, 상기 제1 소스 전극으로부터 상기 제1 드레인 전극으로의 방향은 상기 제1 연결 부분의 연장 방향과 교차하고, 상기 제2 소스 전극으로부터 상기 제2 드레인 전극으로의 방향은 상기 제2 연결 부분의 연장 방향과 교차하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>49. 제46항에 있어서, 상기 복수의 서브픽셀들은 적어도 제1 컬러 서브픽셀, 제2 컬러 서브픽셀, 제3 컬러 서브픽셀, 및 제4 컬러 서브픽셀을 포함하고,상기 서브픽셀 행들 각각에서, 상기 제1 컬러 서브픽셀, 상기 제2 컬러 서브픽셀, 상기 제3 컬러 서브픽셀, 및 상기 제4 컬러 서브픽셀은 상기 제1 방향을 따라 순차적으로 배열되어 서브픽셀 그룹을 형성하며, 상기 전력 라인은 상기 서브픽셀 그룹에서 상기 제2 컬러 서브픽셀과 상기 제3 컬러 서브픽셀 사이에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>50. 제49항에 있어서, 상기 디스플레이 기판은 전력 연결 라인을 더 포함하고, 상기 전력 연결 라인은 상기 도전성 차광 구조와 동일한 층에 배열되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>51. 제50항에 있어서, 상기 디스플레이 기판은 제2 콘택트 홀, 제3 콘택트 홀 및 제4 콘택트 홀을 더 포함하고, 상기 제2 콘택트 홀, 상기 제3 콘택트 홀 및 상기 제4 콘택트 홀은 상기 층간 절연층과 상기 버퍼 층 양자 모두에 위치되고,상기 서브픽셀 그룹에서, 상기 전력 라인은 상기 제2 콘택트 홀을 통해 상기 전력 연결 라인에 연결되며, 상기 제2 컬러 서브픽셀의 상기 제1 소스 전극은 상기 동일한 층의 상기 전력 라인과 연결되며, 상기 제3 컬러 서브픽셀의 상기 제1 소스 전극은 상기 동일한 층의 상기 전력 라인과 연결되고,상기 제1 컬러 서브픽셀의 상기 제1 소스 전극은 상기 제3 콘택트 홀을 통해 상기 전력 연결 라인과 연결되며, 상기 제4 컬러 서브픽셀의 상기 제1 소스 전극은 상기 제4 콘택트 홀을 통해 상기 전력 연결 라인과 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>52. 제51항에 있어서, 상기 전력 연결 라인은 제2 본체 부분, 제2 오목형 부분, 제3 오목형 부분, 및 제4 오목형 부분을 포함하고, 상기 베이스 기판 상의 상기 제2 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제2 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제3 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제3 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제4 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제4 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되며,상기 베이스 기판에 직교하는 방향에서의 상기 제2 오목형 부분의 두께, 상기 제3 오목형 부분의 두께, 및 상기 제4 오목형 부분의 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제2 본체 부분의 두께보다 각각 더 작고, 상기 전력 라인에 가까운 상기 제2 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제2 오목형 부분의 정사 투영의 면적보다 크고, 상기 베이스 기판으로부터 멀리 있는 상기 제3 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제3 오목형 부분의 정사 투영의 면적보다 크며, 상기 베이스 기판으로부터 멀리 있는 상기 제4 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제4 오목형 부분의 정사 투영의 면적보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>53. 제52항에 있어서, 상기 베이스 기판 상의 상기 제2 오목형 부분, 상기 제3 오목형 부분, 및 상기 제4 오목형 부분 중 적어도 하나의 정사 투영은 상기 베이스 기판 상의 상기 컬러 필터층 내의 상기 컬러 필터들의 정사 투영들과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>54. 제52항에 있어서, 상기 제2 컬러 서브픽셀은 제1 컬러 필터를 포함하고, 상기 제3 컬러 서브픽셀은 제2 컬러 필터를 포함하며, 상기 제4 컬러 서브픽셀은 제3 컬러 필터를 포함하고,상기 서브픽셀 그룹에서, 상기 베이스 기판 상의 상기 제1 컬러 필터 및 상기 제2 컬러 필터 중 적어도 하나의 정사 투영은 상기 베이스 기판 상의 상기 제2 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제3 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제4 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>55. 제54항에 있어서, 상기 감지 라인은 상기 제1 방향에서 상기 서브픽셀 그룹들 중 인접한 2개 사이에 위치되고, 상기 제1 방향에서의 상기 서브픽셀 그룹들 중 인접한 2개는 제1 서브픽셀 그룹 및 제2 서브픽셀 그룹을 포함하고,상기 디스플레이 기판은 감지 연결 라인, 제5 콘택트 홀, 제6 콘택트 홀, 제7 콘택트 홀, 제8 콘택트 홀 및 제9 콘택트 홀을 더 포함하고, 상기 감지 연결 라인과 상기 도전성 차광 구조는 동일한 층에 배열되며, 상기 제5 콘택트 홀, 상기 제6 콘택트 홀, 상기 제7 콘택트 홀, 상기 제8 콘택트 홀, 및 상기 제9 콘택트 홀은 상기 층간 절연층과 상기 버퍼 층 양자 모두에 위치되며,상기 서브픽셀 그룹들 중 인접한 2개에서, 상기 감지 라인은 상기 제5 콘택트 홀을 통해 상기 감지 연결 라인과 연결되고, 상기 제1 서브픽셀 그룹의 상기 제3 컬러 서브픽셀의 상기 제3 소스 전극은 상기 제6 콘택트 홀을 통해 상기 감지 연결 라인과 연결되며, 상기 제1 서브픽셀 그룹의 상기 제4 컬러 서브픽셀의 상기 제3 소스 전극은 상기 제7 콘택트 홀을 통해 상기 감지 연결 라인과 연결되고,상기 제1 서브픽셀 그룹의 상기 제1 컬러 서브픽셀의 상기 제3 소스 전극은 상기 제8 콘택트 홀을 통해 상기 감지 연결 라인과 연결되며, 상기 제2 서브픽셀 그룹의 상기 제2 컬러 서브픽셀의 상기 제3 소스 전극은 상기 제9 콘택트 홀을 통해 상기 감지 연결 라인과 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>56. 제55항에 있어서, 상기 감지 연결 라인은 제3 본체 부분, 제5 오목형 부분, 제6 오목형 부분, 제7 오목형 부분, 제8 오목형 부분 및 제9 오목형 부분을 포함하고, 상기 베이스 기판 상의 상기 제5 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제5 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제6 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제6 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제7 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제7 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제8 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제8 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제9 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제9 콘택트 홀의 정사 투영과 적어도 부분적으로 중첩되고,상기 베이스 기판에 직교하는 방향에서의 상기 제5 오목형 부분의 두께, 상기 제6 오목형 부분의 두께, 상기 제7 오목형 부분의 두께, 상기 제8 오목형 부분의 두께, 및 상기 제9 오목형 부분의 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제3 본체 부분의 두께보다 각각 작으며, 상기 감지 라인에 가까운 상기 제5 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제5 오목형 부분의 정사 투영의 면적보다 크고, 상기 베이스 기판으로부터 멀리 있는 상기 제6 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제6 오목형 부분의 정사 투영의 면적보다 크며, 상기 베이스 기판으로부터 멀리 있는 상기 제7 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제7 오목형 부분의 정사 투영의 면적보다 크고, 상기 베이스 기판으로부터 멀리 있는 상기 제8 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제8 오목형 부분의 정사 투영의 면적보다 크며, 상기 베이스 기판으로부터 멀리 있는 상기 제9 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제9 오목형 부분의 정사 투영의 면적보다 큰, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>57. 제56항에 있어서, 상기 베이스 기판 상의 상기 제5 오목형 부분, 상기 제6 오목형 부분, 상기 제7 오목형 부분, 상기 제8 오목형 부분, 및 상기 제9 오목형 부분 중 적어도 하나의 정사 투영은 상기 베이스 기판 상의 상기 컬러 필터층 내의 상기 컬러 필터들의 정사 투영들과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>58. 제56항에 있어서, 상기 제2 방향에서, 상기 감지 연결 라인은 상기 제1 게이트 라인으로부터 멀리 있는 상기 제2 게이트 라인의 면 상에 위치되고, 상기 베이스 기판 상의 상기 제1 서브픽셀 그룹의 상기 제2 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제2 방향으로 인접한 상기 제1 서브픽셀 그룹의 상기 제6 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제1 서브픽셀 그룹의 상기 제3 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제2 방향으로 인접한 상기 제7 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제2 서브픽셀 그룹의 상기 제1 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제2 방향으로 인접한 상기 제9 오목형 부분의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>59. 제58항에 있어서, 상기 서브픽셀 그룹에서, 상기 베이스 기판 상의 상기 제1 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 전력 연결 라인의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제2 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 전력 연결 라인의 상기 정사 투영 및 상기 베이스 기판 상의 상기 제1 게이트 라인의 정사 투영과 각각 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제3 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 전력 연결 라인의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>60. 제58항에 있어서, 상기 서브픽셀 그룹에서, 상기 베이스 기판 상의 상기 제1 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 감지 연결 라인의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제2 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 감지 연결 라인의 정사 투영과 각각 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제3 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 감지 연결 라인의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>61. 제58항에 있어서, 상기 데이터 라인은 제1 데이터 라인, 제2 데이터 라인, 제3 데이터 라인, 및 제4 데이터 라인을 포함하고,상기 서브픽셀 그룹에서, 상기 제1 데이터 라인 및 상기 제2 데이터 라인은 상기 제1 컬러 서브픽셀과 상기 제2 컬러 서브픽셀 사이에 위치되며, 상기 제1 데이터 라인은 상기 제1 컬러 서브픽셀의 상기 제2 소스 전극과 연결되고, 상기 제2 데이터 라인은 상기 제2 컬러 서브픽셀의 상기 제2 소스 전극과 연결되며, 상기 제3 데이터 라인 및 상기 제4 데이터 라인은 상기 제3 컬러 서브픽셀과 상기 제4 컬러 서브픽셀 사이에 위치되고, 상기 제3 데이터 라인은 상기 제3 컬러 서브픽셀의 상기 제2 소스 전극과 연결되며, 상기 제4 데이터 라인은 상기 제4 컬러 서브픽셀의 상기 제2 소스 전극과 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>62. 제61항에 있어서, 상기 서브픽셀 그룹에서, 상기 베이스 기판 상의 상기 제1 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제2 데이터 라인의 정사 투영과 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제2 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제3 데이터 라인의 정사 투영과 각각 적어도 부분적으로 중첩되고, 상기 베이스 기판 상의 상기 제3 컬러 필터의 정사 투영은 상기 베이스 기판 상의 상기 제4 데이터 라인의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>63. 제49항에 있어서, 상기 제1 박막 트랜지스터는:제1 활성 층을 더 포함하고, 상기 제1 활성 층은 반도체 층에 위치되며, 제1 채널 영역 및 상기 제1 채널 영역의 2개의 측면 상에 위치되는 제1 소스 전극 영역과 제1 드레인 전극 영역을 포함하고;상기 제1 게이트 전극은 상기 게이트 전극층에 위치되며, 상기 베이스 기판 상의 상기 제1 게이트 전극의 정사 투영은 상기 베이스 기판 상의 상기 제1 채널 영역의 정사 투영과 적어도 부분적으로 중첩되고; 상기 제1 소스 전극 및 상기 제1 드레인 전극은 양자 모두 도전층에 위치되며,상기 디스플레이 기판은 제1 비아 홀 및 제2 비아 홀을 더 포함하며, 상기 제1 비아 홀 및 상기 제2 비아 홀은 층간 절연층에 위치되고, 상기 제1 소스 전극은 상기 제1 비아 홀을 통해 상기 제1 소스 전극 영역과 연결되며, 상기 제1 드레인 전극은 상기 제2 비아 홀을 통해 상기 제1 드레인 전극 영역과 연결되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>64. 제63항에 있어서, 상기 베이스 기판 상의 상기 제1 채널 영역의 정사 투영은 상기 베이스 기판 상의 상기 제1 본체 부분의 정사 투영에 속하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>65. 제63항에 있어서, 상기 디스플레이 기판은:상기 층간 절연층에 위치되는 제4 비아 홀을 더 포함하고, 상기 제2 드레인 전극은 상기 제4 비아 홀을 통해 상기 도전성 블록과 연결되며,상기 도전성 차광 구조는: 제2 절연 부분을 더 포함하고, 상기 베이스 기판 상의 상기 제2 절연 부분의 정사 투영은 상기 베이스 기판 상의 제4 비아 홀의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>66. 제65항에 있어서, 상기 제2 절연 부분은 제2 중공 부분을 포함하고, 상기 제2 중공 부분은 상기 버퍼 층의 재료로 채워지는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>67. 제66항에 있어서, 상기 제2 중공 부분은 제2 중공 링을 포함하고, 상기 제2 중공 링의 내부 부분의 재료 및 상기 제2 중공 링의 외측면의 재료 양자 모두는 상기 도전성 차광 구조의 재료인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>68. 제65항에 있어서, 상기 제2 절연 부분은 산화 부분인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>69. 제65항에 있어서, 상기 베이스 기판 상의 상기 제1 비아 홀 및 상기 제4 비아 홀의 정사 투영들의 형상들은 양자 모두 이방성 패턴들이고, 양자 모두는 긴 변을 포함하는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>70. 제69항에 있어서, 상기 서브픽셀 그룹에서, 상기 제2 컬러 서브픽셀의 상기 제1 비아 홀의 긴 변과 상기 제3 컬러 서브픽셀의 상기 제1 비아 홀의 긴 변 양자 모두는 상기 제1 방향을 따라 연장되고, 상기 제1 컬러 서브픽셀의 상기 제1 비아 홀의 긴 변과 상기 제4 컬러 서브픽셀의 상기 제1 비아 홀의 긴 변 양자 모두는 상기 제2 방향을 따라 연장되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>71. 제70항에 있어서, 상기 서브픽셀 그룹에서, 상기 제2 컬러 서브픽셀의 상기 제4 비아 홀의 긴 변과 상기 제3 컬러 서브픽셀의 상기 제4 비아 홀의 긴 변 양자 모두는 상기 제2 방향을 따라 연장되고, 상기 제1 컬러 서브픽셀의 상기 제4 비아 홀의 긴 변과 상기 제4 컬러 서브픽셀의 상기 제4 비아 홀의 긴 변 양자 모두는 상기 제1 방향을 따라 연장되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>72. 제70항에 있어서, 상기 서브픽셀 그룹에서, 상기 제1 컬러 서브픽셀의 상기 제4 비아 홀의 중심, 상기 제2 컬러 서브픽셀의 상기 제4 비아 홀의 중심, 상기 제3 컬러 서브픽셀의 상기 제4 비아 홀의 중심 및 상기 제4 컬러 서브픽셀의 상기 제4 비아 홀의 중심은 상기 제2 방향으로 오정렬되고,상기 제1 컬러 서브픽셀의 상기 제4 비아 홀의 상기 중심과 상기 제4 컬러 서브픽셀의 상기 제4 비아 홀의 상기 중심은 제1 가상 직선 상에 위치되고, 상기 제2 컬러 서브픽셀의 상기 제4 비아 홀의 상기 중심 및 상기 제3 컬러 서브픽셀의 상기 제4 비아 홀의 상기 중심은 상기 제1 가상 직선과 평행한 제2 가상 직선 상에 위치되는, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>73. 제1항 내지 제72항 중 어느 한 항에 있어서, 상기 도전성 차광 구조의 재료는 몰리브덴 및 티타늄으로 이루어지는 그룹으로부터 선택된 적어도 하나이고, 상기 도전층의 재료는 구리, 몰리브덴 및 티타늄으로 이루어지는 그룹으로부터 선택된 적어도 하나인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>74. 제73항에 있어서, 상기 도전층은 상기 베이스 기판에 직교하는 방향으로 적층된 제1 서브 금속 층 및 제2 서브 금속 층을 포함하고, 상기 제1 서브 금속 층의 재료는 구리이며, 상기 제2 서브 금속 층의 재료는 몰리브덴-티타늄 합금인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>75. 제25항에 있어서, 상기 게이트 전극층의 재료는 구리, 몰리브덴 및 티타늄으로 이루어지는 그룹으로부터 선택된 적어도 하나인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>76. 제25항에 있어서, 상기 베이스 기판에 직교하는 방향에서의 상기 도전성 차광 구조의 두께는 90 나노미터 내지 120 나노미터의 범위이고, 상기 베이스 기판에 직교하는 방향에서의 상기 도전층의 두께는 200 나노미터 내지 600 나노미터의 범위인, 디스플레이 기판.</claim></claimInfo><claimInfo><claim>77. 제1항 내지 제76항 중 어느 한 항에 따른 상기 디스플레이 기판을 포함하는, 디스플레이 디바이스.</claim></claimInfo><claimInfo><claim>78. 디스플레이 기판의 제조 방법으로서,베이스 기판 상에 도전성 차광 재료층을 형성하는 단계;상기 도전성 차광 재료층을 패터닝하여 도전성 차광 구조를 형성하는 단계;상기 베이스 기판으로부터 멀리 있는 상기 도전성 차광 구조의 면 상에 버퍼 층을 형성하는 단계;상기 도전성 차광 구조로부터 멀리 있는 상기 버퍼 층의 면 상에 반도체 층을 형성하는 단계;상기 버퍼 층으로부터 멀리 있는 상기 반도체 층의 면 상에 층간 절연층을 형성하는 단계;상기 층간 절연층 및 상기 버퍼 층에 제1 콘택트 홀을 형성하는 단계; 및상기 반도체 층으로부터 멀리 있는 상기 층간 절연층의 면 상에 도전층을 형성하는 단계를 포함하고;상기 도전층은 도전성 구조를 포함하며, 상기 도전성 차광 구조는 제1 본체 부분 및 제1 오목형 부분을 포함하고, 상기 베이스 기판에 직교하는 방향에서의 상기 제1 오목형 부분의 평균 두께는 상기 베이스 기판에 직교하는 방향에서의 상기 제1 본체 부분의 평균 두께보다 작고, 상기 제1 콘택트 홀은 상기 층간 절연층 및 상기 버퍼 층을 관통하며, 상기 도전성 구조는 상기 제1 콘택트 홀을 통해 상기 제1 오목형 부분과 연결되고, 상기 도전층에 가까운 상기 제1 오목형 부분의 표면의 면적은 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 면적보다 큰, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>79. 제78항에 있어서, 상기 층간 절연층 및 상기 버퍼 층에 상기 제1 콘택트 홀을 형성하는 단계는:상기 버퍼 층에 제1 버퍼 부분 및 제2 버퍼 부분을 형성하는 단계를 포함하고, 상기 베이스 기판으로부터 멀리 있는 상기 제1 버퍼 부분의 면은 상기 도전층과 접촉하여 배열되며, 상기 베이스 기판에 가까운 상기 제1 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열되고,상기 베이스 기판으로부터 멀리 있는 상기 제2 버퍼 부분의 면은 상기 층간 절연층과 접촉하여 배열되며, 상기 베이스 기판에 가까운 상기 제2 버퍼 부분의 면은 상기 도전성 차광 구조와 접촉하여 배열되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>80. 제79항에 있어서, 상기 제1 콘택트 홀은 측벽을 포함하고, 상기 측벽은 적어도:상기 층간 절연층에 위치되는 제1 서브 측벽; 및상기 버퍼 층에 위치되는 제2 측벽을 포함하며,상기 제1 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제1 경사각을 구성하고, 상기 제2 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제2 경사각을 구성하며, 상기 제1 경사각은 상기 제2 경사각보다 작고; 상기 제2 서브 측벽 및 상기 제1 버퍼 부분의 접촉 부분은 상기 제1 버퍼 부분과 상기 제2 버퍼 부분 사이에 위치되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>81. 제80항에 있어서, 상기 제1 콘택트 홀의 상기 측벽은:상기 제1 버퍼 부분에 위치되는 제3 서브 측벽을 더 포함하고,상기 제3 서브 측벽과 상기 베이스 기판 사이의 끼인각은 제3 경사각을 구성하고, 상기 제1 경사각, 상기 제2 경사각, 및 상기 제3 경사각은 서로 상이한, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>82. 제78항 내지 제81항 중 어느 한 항에 있어서,상기 층간 절연층으로부터 멀리 있는 상기 도전층의 면 상에 평탄화 층을 형성하는 단계 - 상기 평탄화 층은 애노드 홀을 포함함 -; 및상기 도전층으로부터 멀리 있는 상기 평탄화 층의 면 상에 애노드 층을 형성하여 상기 베이스 기판 상에 복수의 서브픽셀들을 형성하는 단계를 더 포함하고, 상기 서브픽셀들 각각은 애노드를 포함하며, 상기 애노드는 발광 부분, 구동 부분, 및 상기 발광 부분과 상기 구동 부분을 연결하는 연장 부분을 포함하고, 상기 구동 부분은 적어도 부분적으로 상기 애노드 홀 내에 위치되며,상기 서브픽셀들 중 적어도 하나에서, 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 구동 부분의 정사 투영과 적어도 부분적으로 중첩되며,상기 디스플레이 기판은: 상기 도전층에 위치되는 전력 라인; 및 상기 도전층에 위치되는 감지 라인을 더 포함하며; 상기 전력 라인 및 상기 감지 라인은 제1 방향으로 배열되고, 상기 전력 라인 및 상기 감지 라인 양자 모두는 상기 제1 방향과 교차하는 제2 방향으로 연장되고;상기 복수의 서브픽셀들은 제1 서브픽셀 쌍 및 제2 서브픽셀 쌍을 포함하며, 상기 제1 서브픽셀 쌍은 상기 전력 라인의 2개의 측면 상에 각각 위치되는 서브픽셀들 중 2개를 포함하며, 상기 제2 서브픽셀 쌍은 상기 감지 라인의 2개의 측면 상에 각각 위치되는 서브픽셀들 중 2개를 포함하고; 상기 제1 서브픽셀 쌍과 상기 제2 서브픽셀 쌍은 상기 제1 방향으로 교대로 배열되고,상기 제2 서브픽셀 쌍의 2개의 서브픽셀들에서, 제1 중첩 영역이 상기 베이스 기판 상의 상기 애노드 홀의 정사 투영과 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영 사이에 제공되며, 상기 제1 중첩 영역의 면적은 상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영의 면적보다 작은, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>83. 제82항에 있어서, 상기 도전층은 제1 소스 전극 및 제1 드레인 전극을 더 포함하고, 상기 도전성 구조는 상기 제1 드레인 전극인, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>84. 제83항에 있어서, 상기 반도체 층은 제1 활성 층을 포함하고, 상기 제1 활성 층은 제1 채널 영역 및 상기 제1 채널 영역의 2개의 측면 상에 위치되는 제1 소스 전극 영역과 제1 드레인 전극 영역을 포함하고, 상기 제조 방법은:상기 층간 절연층 및 상기 버퍼 층에 제1 콘택트 홀을 형성하는 동시에, 상기 층간 절연층에 제1 비아 홀 및 제2 비아 홀을 형성하는 단계를 더 포함하고,상기 제1 소스 전극은 상기 제1 비아 홀을 통해 상기 제1 소스 전극 영역과 연결되며, 상기 제1 드레인 전극은 상기 제2 비아 홀을 통해 상기 제1 드레인 전극 영역과 연결되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>85. 제84항에 있어서, 상기 층간 절연층 및 상기 버퍼 층을 동시에 패터닝하여 상기 제1 비아 홀 및 상기 제1 콘택트 홀을 형성하기 위해 동일한 에칭 프로세스가 사용되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>86. 제84항에 있어서, 상기 층간 절연층 및 상기 버퍼 층을 패터닝하여 상기 제1 비아 홀 및 상기 제1 콘택트 홀을 형성하기 위해 하프톤 마스크 프로세스가 사용되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>87. 제86항에 있어서, 하프톤 마스크 프로세스를 사용하여 상기 층간 절연층 및 상기 버퍼 층을 패터닝하여 상기 제1 비아 홀 및 상기 제1 콘택트 홀을 형성하는 단계는:상기 베이스 기판으로부터 멀리 있는 상기 층간 절연층의 면 상에 제1 포토레지스트를 형성하는 단계;제1 하프톤 마스크를 사용함으로써 상기 제1 포토레지스트를 노광 및 현상하여, 제1 포토레지스트가 완전히 제거된 부분, 제1 포토레지스트가 부분적으로 제거된 부분, 및 제1 포토레지스트가 남아 있는 부분을 포함하는 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 마스크로서 사용함으로써 상기 층간 절연층을 에칭하여, 상기 제1 포토레지스트가 완전히 제거된 부분에 대응하는 상기 층간 절연층을 제거하는 단계;상기 제1 포토레지스트 패턴을 애싱(ashing)하고, 상기 제1 포토레지스트가 부분적으로 제거된 부분을 제거하며 상기 제1 포토레지스트가 남아 있는 부분을 얇게 하여 제2 포토레지스트 패턴을 형성하는 단계; 및상기 제2 포토레지스트 패턴을 마스크로서 사용함으로써 상기 버퍼 층을 에칭하는 단계를 포함하고,상기 베이스 기판 상의 상기 제1 콘택트 홀의 정사 투영은 상기 베이스 기판 상의 상기 제1 포토레지스트가 완전히 제거된 부분의 정사 투영과 중첩되며, 상기 베이스 기판 상의 상기 제1 비아 홀의 정사 투영은 상기 베이스 기판 상의 상기 제1 포토레지스트가 부분적으로 제거된 부분의 정사 투영과 중첩되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>88. 제84항에 있어서, 상기 도전성 차광 구조는 제1 절연 부분을 더 포함하고, 상기 베이스 기판 상의 상기 제1 절연 부분의 정사 투영은 상기 베이스 기판 상의 상기 제1 비아 홀의 정사 투영과 적어도 부분적으로 중첩되며, 상기 베이스 기판 상의 상기 제1 절연 부분의 정사 투영은 상기 베이스 기판 상의 상기 제1 소스 전극 영역의 정사 투영과 적어도 부분적으로 중첩되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>89. 제88항에 있어서, 상기 제1 절연 부분은 제1 중공 부분을 포함하고, 상기 제1 중공 부분은 상기 버퍼 층의 재료로 채워지고, 상기 도전성 차광 재료층을 패터닝하여 상기 도전성 차광 구조를 형성하는 단계는:동일한 패터닝 프로세스를 사용함으로써 도전성 차광 재료층을 패터닝하여 상기 제1 본체 부분, 상기 제1 오목형 부분, 및 상기 제1 중공 부분을 형성하는 단계를 포함하는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>90. 제89항에 있어서, 상기 도전성 차광 재료층을 패터닝하여 상기 도전성 차광 구조를 형성하는 단계는:상기 베이스 기판으로부터 멀리 있는 상기 도전성 차광 구조의 면 상에 포토레지스트를 형성하는 단계;제2 하프톤 마스크를 사용함으로써 상기 포토레지스트를 노광 및 현상하여, 제2 포토레지스트가 완전히 제거된 부분, 제2 포토레지스트가 부분적으로 제거된 부분, 및 제2 포토레지스트가 남아 있는 부분을 포함하는 제3 포토레지스트 패턴을 형성하는 단계;상기 제3 포토레지스트 패턴을 마스크로서 사용함으로써 상기 도전성 차광 재료층을 에칭하여, 상기 제2 포토레지스트의 완전히 제거된 부분에 대응하는 상기 도전성 차광 재료층을 제거하는 단계;상기 제3 포토레지스트 패턴을 애싱하고, 상기 제2 포토레지스트가 부분적으로 제거된 부분을 제거하며 상기 제2 포토레지스트가 남아 있는 부분을 얇게 하여 제4 포토레지스트 패턴을 형성하는 단계; 및상기 제4 포토레지스트 패턴을 마스크로서 사용함으로써 상기 도전성 차광 재료층을 에칭하는 단계를 포함하고,상기 베이스 기판 상의 상기 제1 본체 부분의 정사 투영은 상기 베이스 기판 상의 상기 제2 포토레지스트가 남아 있는 부분의 정사 투영과 중첩되고, 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영은 상기 베이스 기판 상의 상기 제2 포토레지스트가 부분적으로 제거된 부분의 정사 투영과 중첩되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>91. 제78항 내지 제90항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 제1 오목형 부분의 에지로부터 상기 제1 오목형 부분의 중심으로의 방향에서, 상기 베이스 기판에 직교하는 방향에서의 상기 제1 에지 부분의 두께는 점진적으로 감소하는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>92. 제78항 내지 제91항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 베이스 기판에 직교하는 방향에서, 상기 도전층에 가까운 상기 제1 에지 부분의 표면의 제4 경사각은 연속적으로 변경되는, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>93. 제78항 내지 제92항 중 어느 한 항에 있어서, 상기 도전성 구조에 가까운 상기 제1 오목형 부분의 표면은 연속적인 아크 표면이거나, 또는 연속적인 아크 표면의 적어도 하나의 세그먼트 및 평면의 적어도 하나의 세그먼트로 구성되는 조합된 표면인, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>94. 제78항 내지 제93항 중 어느 한 항에 있어서, 상기 제1 오목형 부분은 제1 에지 부분을 포함하고, 상기 도전층에 가까운 상기 제1 에지 부분의 표면의 제4 경사각(α)은 다음 수학식을 만족시키고:0＜α＜k*H/Lmax여기서, Lmax는 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 최대 애퍼처이고, H는 상기 제1 본체 부분의 평균 두께이며, k는 1보다 크고 2 이하인 상수인, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>95. 제94항에 있어서, k=2이고, 상기 제4 경사각의 범위는 1 내지 π/18인, 디스플레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>96. 제78항 내지 제95항 중 어느 한 항에 있어서, 상기 베이스 기판에 평행한 방향에서의 상기 베이스 기판 상의 상기 제1 오목형 부분의 정사 투영의 크기 범위는 5 마이크로미터 내지 10 마이크로미터인, 디스플레이 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>XU, Cheng</engName><name>쉬, 청</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>XU, Chen</engName><name>쉬, 천</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.01.13</priorityApplicationDate><priorityApplicationNumber>202110039159.4</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.10.15</receiptDate><receiptNumber>1-1-2021-1183363-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.08.17</receiptDate><receiptNumber>1-5-2023-0131235-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-1-2024-0716910-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-1-2024-0716939-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.04</receiptDate><receiptNumber>9-5-2025-0741299-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217033420.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe199ed5df68302a6efc6c80005f9245ae4ae269594067c5661ed391dd6eeb896ca8df9556ddd3fd3845953bf0e743f35c5a6b49580ecd19</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf23fb8b33a21e578cdb58ac459d0d6c192082eceb8bb3e11ab1aa8720d42f1a225a357b797c4f896318239a908d14adea78ac5f98d8fbe963</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>