TimeQuest Timing Analyzer report for proc
Sun Mar 04 17:13:30 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 12. Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 13. Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'
 18. Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 35. Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 36. Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 37. Slow 1200mV 0C Model Setup: 'clk'
 38. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 41. Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 57. Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 58. Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 59. Fast 1200mV 0C Model Setup: 'clk'
 60. Fast 1200mV 0C Model Hold: 'clk'
 61. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 62. Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 63. Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; clkDiv10Khz:U1|clkOut       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv10Khz:U1|clkOut }       ;
; clkDiv:U0|clkOut            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut }            ;
; ControlBlock:ctrlBlock|eALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:ctrlBlock|eALU } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                   ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 96.12 MHz  ; 96.12 MHz       ; clkDiv:U0|clkOut      ;                                                               ;
; 245.7 MHz  ; 245.7 MHz       ; clkDiv10Khz:U1|clkOut ;                                                               ;
; 269.03 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -8.012 ; -12597.379    ;
; ControlBlock:ctrlBlock|eALU ; -6.843 ; -101.411      ;
; clkDiv10Khz:U1|clkOut       ; -3.070 ; -64.002       ;
; clk                         ; -2.717 ; -86.277       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.251 ; -0.657        ;
; clk                         ; -0.181 ; -0.318        ;
; clkDiv10Khz:U1|clkOut       ; 0.358  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.737  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.402  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                          ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -8.012 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 8.928      ;
; -7.989 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.910      ;
; -7.836 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.757      ;
; -7.716 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 8.632      ;
; -7.639 ; Memory:mem|Mem[25][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.060     ; 8.574      ;
; -7.615 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.533      ;
; -7.608 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.526      ;
; -7.584 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.502      ;
; -7.560 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.481      ;
; -7.468 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.389      ;
; -7.419 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.337      ;
; -7.413 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.331      ;
; -7.409 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 8.325      ;
; -7.352 ; Memory:mem|Mem[80][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 8.276      ;
; -7.322 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.243      ;
; -7.317 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.235      ;
; -7.284 ; Memory:mem|Mem[10][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 8.200      ;
; -7.275 ; Memory:mem|Mem[58][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.104     ; 8.166      ;
; -7.270 ; Memory:mem|Mem[9][2]    ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.188      ;
; -7.250 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.171      ;
; -7.246 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.167      ;
; -7.235 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.153      ;
; -7.229 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.150      ;
; -7.228 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.081     ; 8.142      ;
; -7.227 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.145      ;
; -7.208 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.126      ;
; -7.205 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.123      ;
; -7.200 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.118      ;
; -7.192 ; Memory:mem|Mem[34][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.110      ;
; -7.167 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 8.088      ;
; -7.154 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.072      ;
; -7.140 ; Memory:mem|Mem[68][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 8.065      ;
; -7.136 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.054      ;
; -7.122 ; Memory:mem|Mem[34][5]   ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.042      ;
; -7.113 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.031      ;
; -7.105 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 8.023      ;
; -7.102 ; Memory:mem|Mem[25][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 8.040      ;
; -7.060 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.981      ;
; -7.060 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.088     ; 7.967      ;
; -7.053 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.971      ;
; -7.044 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.965      ;
; -7.040 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.958      ;
; -7.033 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.954      ;
; -7.027 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.945      ;
; -7.011 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.932      ;
; -6.978 ; Memory:mem|Mem[24][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.102     ; 7.871      ;
; -6.973 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.891      ;
; -6.968 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.886      ;
; -6.963 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.884      ;
; -6.958 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.879      ;
; -6.950 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.871      ;
; -6.939 ; Memory:mem|Mem[45][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.089     ; 7.845      ;
; -6.925 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.843      ;
; -6.921 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.842      ;
; -6.917 ; Memory:mem|Mem[82][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 7.839      ;
; -6.914 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.835      ;
; -6.893 ; Memory:mem|Mem[56][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.098     ; 7.790      ;
; -6.881 ; Memory:mem|Mem[30][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.091     ; 7.785      ;
; -6.881 ; Memory:mem|Mem[35][15]  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 7.803      ;
; -6.868 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.789      ;
; -6.868 ; Memory:mem|Mem[41][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.087     ; 7.776      ;
; -6.865 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.786      ;
; -6.855 ; Memory:mem|Mem[109][7]  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 7.765      ;
; -6.854 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.772      ;
; -6.852 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.770      ;
; -6.845 ; Memory:mem|Mem[89][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.766      ;
; -6.833 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 7.749      ;
; -6.825 ; Memory:mem|Mem[103][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 7.737      ;
; -6.823 ; Memory:mem|Mem[28][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.064     ; 7.754      ;
; -6.807 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.725      ;
; -6.803 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 7.736      ;
; -6.798 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.716      ;
; -6.798 ; Memory:mem|Mem[35][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 7.730      ;
; -6.788 ; Memory:mem|Mem[100][2]  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.105     ; 7.678      ;
; -6.783 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.701      ;
; -6.763 ; Memory:mem|Mem[58][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 7.686      ;
; -6.760 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 7.676      ;
; -6.752 ; Memory:mem|Mem[76][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.673      ;
; -6.750 ; Memory:mem|Mem[90][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.670      ;
; -6.749 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.670      ;
; -6.741 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[5][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 7.674      ;
; -6.737 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.658      ;
; -6.732 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.650      ;
; -6.726 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.644      ;
; -6.718 ; Memory:mem|Mem[102][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 7.629      ;
; -6.714 ; Memory:mem|Mem[120][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 7.637      ;
; -6.700 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.618      ;
; -6.696 ; Memory:mem|Mem[33][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.625      ;
; -6.692 ; Memory:mem|Mem[22][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.091     ; 7.596      ;
; -6.691 ; Memory:mem|Mem[97][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.080     ; 7.606      ;
; -6.691 ; Memory:mem|Mem[121][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 7.614      ;
; -6.688 ; Memory:mem|Mem[10][5]   ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 7.604      ;
; -6.682 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 7.600      ;
; -6.672 ; Memory:mem|Mem[64][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 7.591      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
; -6.665 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.599      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                            ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -6.843 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.849      ;
; -6.808 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.814      ;
; -6.719 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 5.040      ;
; -6.714 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.449     ; 4.256      ;
; -6.679 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.449     ; 4.221      ;
; -6.672 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.769      ;
; -6.665 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.762      ;
; -6.603 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.601      ;
; -6.543 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.301     ; 4.542      ;
; -6.540 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.861      ;
; -6.504 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.504      ;
; -6.479 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.792      ;
; -6.474 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 4.008      ;
; -6.425 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.514      ;
; -6.414 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.456     ; 3.949      ;
; -6.412 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.412      ;
; -6.400 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 4.490      ;
; -6.361 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.452      ;
; -6.341 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 4.655      ;
; -6.327 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.327      ;
; -6.317 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.632      ;
; -6.308 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.312     ; 5.230      ;
; -6.283 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.455     ; 3.819      ;
; -6.277 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.277      ;
; -6.269 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.360      ;
; -6.266 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.301     ; 4.265      ;
; -6.213 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.213      ;
; -6.210 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.210      ;
; -6.198 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.455     ; 3.734      ;
; -6.188 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.194      ;
; -6.187 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.193      ;
; -6.184 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.275      ;
; -6.168 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.166      ;
; -6.159 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.157      ;
; -6.148 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.455     ; 3.684      ;
; -6.147 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.145      ;
; -6.144 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.459      ;
; -6.142 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 4.456      ;
; -6.137 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.456     ; 3.672      ;
; -6.137 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.452      ;
; -6.134 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.225      ;
; -6.126 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.124      ;
; -6.117 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 4.114      ;
; -6.112 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 4.202      ;
; -6.106 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.112      ;
; -6.104 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.104      ;
; -6.098 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 4.104      ;
; -6.088 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 4.088      ;
; -6.084 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.455     ; 3.620      ;
; -6.077 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.075      ;
; -6.071 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.299     ; 4.072      ;
; -6.070 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.161      ;
; -6.067 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.158      ;
; -6.045 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.142      ;
; -6.044 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.141      ;
; -6.039 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.573      ;
; -6.030 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.564      ;
; -6.025 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.114      ;
; -6.025 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.340      ;
; -6.023 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.336      ;
; -6.021 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.334      ;
; -6.018 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.339      ;
; -6.018 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.552      ;
; -6.016 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.105      ;
; -6.011 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.009      ;
; -6.009 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.324      ;
; -6.004 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.317      ;
; -5.997 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.531      ;
; -5.994 ; PC:pc|PCout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.299     ; 3.995      ;
; -5.989 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 3.987      ;
; -5.983 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.072      ;
; -5.979 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 3.979      ;
; -5.977 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.066      ;
; -5.975 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.455     ; 3.511      ;
; -5.974 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.305     ; 4.062      ;
; -5.964 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 3.962      ;
; -5.963 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.060      ;
; -5.962 ; PC:pc|PCout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.299     ; 3.963      ;
; -5.961 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.052      ;
; -5.957 ; AC:ac|ACout[15]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 3.963      ;
; -5.955 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.052      ;
; -5.948 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.482      ;
; -5.947 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.312     ; 4.869      ;
; -5.945 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.036      ;
; -5.942 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.257      ;
; -5.934 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.304     ; 4.023      ;
; -5.930 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 3.927      ;
; -5.928 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.301     ; 4.020      ;
; -5.927 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.305     ; 4.239      ;
; -5.923 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.301     ; 3.922      ;
; -5.922 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.303     ; 3.919      ;
; -5.919 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.240      ;
; -5.912 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.296     ; 4.233      ;
; -5.898 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.312     ; 4.820      ;
; -5.898 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 4.213      ;
; -5.891 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.306     ; 5.057      ;
; -5.882 ; AC:ac|ACout[14]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.294     ; 3.888      ;
; -5.882 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.457     ; 3.416      ;
; -5.881 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.302     ; 3.879      ;
; -5.879 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.300     ; 3.879      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -3.070 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 4.004      ;
; -2.904 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.829      ;
; -2.765 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.686      ;
; -2.764 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.685      ;
; -2.761 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.714      ;
; -2.761 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.714      ;
; -2.761 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.714      ;
; -2.761 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.714      ;
; -2.682 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.603      ;
; -2.655 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.595      ;
; -2.655 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.595      ;
; -2.655 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.595      ;
; -2.655 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.595      ;
; -2.633 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.566      ;
; -2.624 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.569      ;
; -2.624 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.569      ;
; -2.624 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.569      ;
; -2.617 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.542      ;
; -2.610 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.083     ; 3.522      ;
; -2.594 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.515      ;
; -2.581 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.515      ;
; -2.579 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.503      ;
; -2.579 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.503      ;
; -2.571 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 3.519      ;
; -2.555 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.083     ; 3.467      ;
; -2.552 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.492      ;
; -2.552 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.492      ;
; -2.552 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.492      ;
; -2.552 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.492      ;
; -2.552 ; ALU:alu|alu_out[3]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.081      ; 3.628      ;
; -2.544 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.476      ;
; -2.523 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.456      ;
; -2.521 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.083     ; 3.433      ;
; -2.518 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.450      ;
; -2.518 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.450      ;
; -2.518 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.450      ;
; -2.505 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.438      ;
; -2.495 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.420      ;
; -2.487 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.440      ;
; -2.487 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.440      ;
; -2.487 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.440      ;
; -2.487 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.440      ;
; -2.477 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.411      ;
; -2.473 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.398      ;
; -2.465 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.399      ;
; -2.461 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.395      ;
; -2.452 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.386      ;
; -2.441 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.374      ;
; -2.441 ; ALU:alu|alu_out[11]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.080      ; 3.516      ;
; -2.437 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.371      ;
; -2.436 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.075     ; 3.356      ;
; -2.429 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.083     ; 3.341      ;
; -2.421 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.353      ;
; -2.421 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.353      ;
; -2.421 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.353      ;
; -2.405 ; ALU:alu|alu_out[13]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.031     ; 3.369      ;
; -2.391 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.325      ;
; -2.385 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.331      ;
; -2.373 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.306      ;
; -2.368 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.309      ;
; -2.368 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.309      ;
; -2.368 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.309      ;
; -2.368 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.309      ;
; -2.365 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.311      ;
; -2.356 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.289      ;
; -2.356 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.289      ;
; -2.352 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.284      ;
; -2.350 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.295      ;
; -2.350 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.295      ;
; -2.350 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.295      ;
; -2.345 ; ALU:alu|alu_out[15]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.021     ; 3.319      ;
; -2.321 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.255      ;
; -2.321 ; ALU:alu|alu_out[4]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.080      ; 3.396      ;
; -2.313 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.246      ;
; -2.308 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.242      ;
; -2.293 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.214      ;
; -2.292 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.050     ; 3.237      ;
; -2.286 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.219      ;
; -2.286 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.219      ;
; -2.275 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.209      ;
; -2.267 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.192      ;
; -2.266 ; ALU:alu|alu_out[9]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 3.222      ;
; -2.262 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.073     ; 3.184      ;
; -2.260 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.185      ;
; -2.255 ; ALU:alu|alu_out[0]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.080      ; 3.330      ;
; -2.253 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.199      ;
; -2.241 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.174      ;
; -2.237 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.170      ;
; -2.237 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.170      ;
; -2.237 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.170      ;
; -2.234 ; ALU:alu|alu_out[12]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 3.193      ;
; -2.232 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.157      ;
; -2.229 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.161      ;
; -2.226 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.073     ; 3.148      ;
; -2.226 ; ALU:alu|alu_out[17]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.019     ; 3.202      ;
; -2.223 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.157      ;
; -2.220 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.145      ;
; -2.203 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.124      ;
; -2.197 ; ALU:alu|alu_out[16]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.033     ; 3.159      ;
; -2.194 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.127      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.717 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.651      ;
; -2.595 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.529      ;
; -2.578 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.513      ;
; -2.541 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.475      ;
; -2.540 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.475      ;
; -2.504 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.437      ;
; -2.483 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.419      ;
; -2.466 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.401      ;
; -2.443 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.377      ;
; -2.423 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.358      ;
; -2.413 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.348      ;
; -2.403 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.337      ;
; -2.368 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.303      ;
; -2.361 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.295      ;
; -2.357 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.292      ;
; -2.340 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.275      ;
; -2.330 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.264      ;
; -2.320 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.254      ;
; -2.318 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.249      ;
; -2.318 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.249      ;
; -2.317 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.248      ;
; -2.312 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.247      ;
; -2.310 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.245      ;
; -2.307 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.238      ;
; -2.307 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.241      ;
; -2.291 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.222      ;
; -2.291 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.222      ;
; -2.285 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.219      ;
; -2.254 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.189      ;
; -2.253 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.187      ;
; -2.247 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.181      ;
; -2.241 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.176      ;
; -2.237 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.172      ;
; -2.234 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.168      ;
; -2.232 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.166      ;
; -2.227 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.161      ;
; -2.224 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.155      ;
; -2.220 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.153      ;
; -2.216 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.149      ;
; -2.212 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.146      ;
; -2.212 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.146      ;
; -2.209 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.143      ;
; -2.201 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.134      ;
; -2.197 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.133      ;
; -2.194 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.125      ;
; -2.194 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.125      ;
; -2.189 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.120      ;
; -2.173 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.107      ;
; -2.163 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.094      ;
; -2.146 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.077      ;
; -2.144 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.078      ;
; -2.139 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.073      ;
; -2.139 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.073      ;
; -2.137 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.072      ;
; -2.137 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.071      ;
; -2.136 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.070      ;
; -2.136 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.070      ;
; -2.136 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.070      ;
; -2.132 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.063      ;
; -2.132 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.063      ;
; -2.126 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.060      ;
; -2.124 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[11]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.058      ;
; -2.120 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.113 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.044      ;
; -2.109 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.043      ;
; -2.105 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.041      ;
; -2.104 ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.037      ;
; -2.104 ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.037      ;
; -2.104 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.040      ;
; -2.102 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.036      ;
; -2.101 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.034      ;
; -2.101 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.035      ;
; -2.101 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.035      ;
; -2.100 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.034      ;
; -2.099 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.034      ;
; -2.099 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.033      ;
; -2.098 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.032      ;
; -2.098 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.032      ;
; -2.094 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.028      ;
; -2.094 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.028      ;
; -2.090 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.024      ;
; -2.088 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.024      ;
; -2.087 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.018      ;
; -2.081 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.014      ;
; -2.077 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 3.008      ;
; -2.075 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.006      ;
; -2.074 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.005      ;
; -2.059 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.989      ;
; -2.059 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.065     ; 2.989      ;
; -2.057 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.991      ;
; -2.056 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 2.992      ;
; -2.047 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.978      ;
; -2.042 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.973      ;
; -2.042 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.976      ;
; -2.039 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.973      ;
; -2.038 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.972      ;
; -2.038 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.972      ;
; -2.037 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.971      ;
; -2.037 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.971      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                              ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.251 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 3.041      ; 3.166      ;
; -0.075 ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.457      ; 0.059      ;
; -0.064 ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.446      ; 0.059      ;
; -0.064 ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.446      ; 0.059      ;
; -0.035 ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.417      ; 0.059      ;
; -0.034 ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.416      ; 0.059      ;
; -0.034 ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.416      ; 0.059      ;
; -0.034 ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.416      ; 0.059      ;
; -0.033 ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.415      ; 0.059      ;
; -0.033 ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.415      ; 0.059      ;
; 0.067  ; ALU:alu|alu_out[17]$latch       ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.315      ; 0.059      ;
; 0.069  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.313      ; 0.059      ;
; 0.076  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.306      ; 0.059      ;
; 0.077  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.305      ; 0.059      ;
; 0.077  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.305      ; 0.059      ;
; 0.078  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.304      ; 0.059      ;
; 0.079  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.303      ; 0.059      ;
; 0.079  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.303      ; 0.059      ;
; 0.080  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.302      ; 0.059      ;
; 0.148  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 3.041      ; 3.065      ;
; 0.237  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[5][6]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.457      ; 0.371      ;
; 0.248  ; ALU:alu|alu_out[2]$latch        ; Memory:mem|Mem[10][2]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.446      ; 0.371      ;
; 0.285  ; ALU:alu|alu_out[3]$latch        ; Memory:mem|Mem[5][3]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.417      ; 0.379      ;
; 0.358  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.373  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.592      ;
; 0.374  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.374  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.390  ; ALU:alu|alu_out[5]$latch        ; Memory:mem|Mem[10][5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.416      ; 0.483      ;
; 0.392  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.610      ;
; 0.455  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.674      ;
; 0.455  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.674      ;
; 0.460  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.679      ;
; 0.477  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.696      ;
; 0.478  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.697      ;
; 0.479  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.698      ;
; 0.516  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.734      ;
; 0.517  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.735      ;
; 0.517  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.735      ;
; 0.517  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.735      ;
; 0.518  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.519  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.737      ;
; 0.519  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.737      ;
; 0.519  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.737      ;
; 0.555  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.774      ;
; 0.570  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.791      ;
; 0.575  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.793      ;
; 0.576  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.794      ;
; 0.584  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.802      ;
; 0.657  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.875      ;
; 0.658  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.876      ;
; 0.658  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.876      ;
; 0.660  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.878      ;
; 0.697  ; ALU:alu|alu_out[0]$latch        ; Memory:mem|Mem[3][0]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.414      ; 0.788      ;
; 0.698  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.917      ;
; 0.698  ; ALU:alu|alu_out[4]$latch        ; Memory:mem|Mem[3][4]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.428      ; 0.803      ;
; 0.704  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.923      ;
; 0.705  ; ControlBlock:ctrlBlock|rMDR     ; ControlBlock:ctrlBlock|rMDR            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.924      ;
; 0.708  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.927      ;
; 0.717  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[28][6]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.449      ; 0.843      ;
; 0.724  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.943      ;
; 0.730  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.949      ;
; 0.731  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.950      ;
; 0.733  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.952      ;
; 0.740  ; AC:ac|AC[8]                     ; AC:ac|ACout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.957      ;
; 0.768  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.075      ; 1.000      ;
; 0.784  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.048      ; 0.989      ;
; 0.787  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.075      ; 1.019      ;
; 0.791  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.075      ; 1.023      ;
; 0.795  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.013      ;
; 0.796  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.014      ;
; 0.796  ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.014      ;
; 0.796  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.014      ;
; 0.797  ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.015      ;
; 0.798  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.075      ; 1.030      ;
; 0.800  ; ALU:alu|alu_out[15]$latch       ; Memory:mem|Mem[84][15]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.295      ; 0.772      ;
; 0.801  ; ALU:alu|alu_out[15]$latch       ; Memory:mem|Mem[86][15]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.295      ; 0.773      ;
; 0.807  ; PC:pc|PC[9]                     ; PC:pc|PCout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.079      ; 1.043      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.181 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.420      ; 2.625      ;
; -0.137 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.400      ; 2.649      ;
; 0.334  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.420      ; 2.640      ;
; 0.390  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.391  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.426  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.400      ; 2.712      ;
; 0.558  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.570  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.572  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.575  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.576  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.576  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.691  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.909      ;
; 0.695  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.832  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.845  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.848  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.859  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.076      ;
; 0.859  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.862  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.863  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.865  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.865  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.865  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.942  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.943  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.952  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.173      ;
; 0.954  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.954  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.175      ;
; 0.955  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.955  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.958  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.960  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.967  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.188      ;
; 0.969  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.188      ;
; 0.969  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.187      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                          ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.358 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.592 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.811      ;
; 0.788 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.007      ;
; 0.790 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.009      ;
; 0.863 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.082      ;
; 0.866 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.085      ;
; 0.869 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.088      ;
; 0.937 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.157      ;
; 0.953 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.173      ;
; 0.956 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.176      ;
; 0.970 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.190      ;
; 1.024 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.244      ;
; 1.042 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.261      ;
; 1.057 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.026     ; 1.208      ;
; 1.101 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.319      ;
; 1.117 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.337      ;
; 1.128 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.346      ;
; 1.142 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.360      ;
; 1.147 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.367      ;
; 1.156 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.375      ;
; 1.159 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.378      ;
; 1.166 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.386      ;
; 1.167 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.387      ;
; 1.167 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.387      ;
; 1.176 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.395      ;
; 1.189 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.408      ;
; 1.191 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.411      ;
; 1.210 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.076      ; 1.443      ;
; 1.214 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.426      ;
; 1.229 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.448      ;
; 1.240 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.451      ;
; 1.242 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.461      ;
; 1.243 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.454      ;
; 1.246 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.466      ;
; 1.256 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.488      ;
; 1.262 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.497      ;
; 1.263 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.498      ;
; 1.272 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.504      ;
; 1.275 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.507      ;
; 1.281 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 1.487      ;
; 1.282 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.019     ; 1.440      ;
; 1.296 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.515      ;
; 1.299 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.518      ;
; 1.307 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.527      ;
; 1.316 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.527      ;
; 1.319 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.530      ;
; 1.321 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.540      ;
; 1.323 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.077      ; 1.557      ;
; 1.324 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.543      ;
; 1.337 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.548      ;
; 1.340 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.551      ;
; 1.365 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.583      ;
; 1.368 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.586      ;
; 1.375 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.076      ; 1.608      ;
; 1.379 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.597      ;
; 1.393 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.613      ;
; 1.399 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.634      ;
; 1.404 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.024     ; 1.557      ;
; 1.411 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.024     ; 1.564      ;
; 1.438 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.076      ; 1.671      ;
; 1.441 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.661      ;
; 1.449 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.660      ;
; 1.455 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.666      ;
; 1.458 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.669      ;
; 1.462 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.011     ; 1.628      ;
; 1.465 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.677      ;
; 1.470 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.702      ;
; 1.471 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.703      ;
; 1.471 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.075      ; 1.703      ;
; 1.471 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.706      ;
; 1.472 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.700      ;
; 1.474 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.695      ;
; 1.479 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.714      ;
; 1.482 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.702      ;
; 1.499 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.719      ;
; 1.502 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.722      ;
; 1.505 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 1.711      ;
; 1.507 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.725      ;
; 1.514 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.733      ;
; 1.518 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.737      ;
; 1.522 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.740      ;
; 1.524 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.743      ;
; 1.524 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.744      ;
; 1.525 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.736      ;
; 1.529 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.749      ;
; 1.534 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.752      ;
; 1.536 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.764      ;
; 1.536 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.764      ;
; 1.537 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.765      ;
; 1.537 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.765      ;
; 1.556 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.074      ; 1.787      ;
; 1.556 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 1.762      ;
; 1.564 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.078      ; 1.799      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                    ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.737 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.132     ; 1.625      ;
; 1.936 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.133     ; 1.823      ;
; 1.956 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.135     ; 1.841      ;
; 1.959 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.270     ; 1.709      ;
; 1.965 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.117     ; 1.868      ;
; 1.982 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.280     ; 1.722      ;
; 2.076 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.120     ; 1.976      ;
; 2.111 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.117     ; 2.014      ;
; 2.140 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.130     ; 2.030      ;
; 2.150 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.273     ; 1.897      ;
; 2.173 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.114     ; 2.079      ;
; 2.185 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.235     ; 1.970      ;
; 2.214 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.283     ; 1.951      ;
; 2.221 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.273     ; 1.968      ;
; 2.250 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.270     ; 2.000      ;
; 2.333 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.236     ; 2.117      ;
; 2.344 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.233     ; 2.131      ;
; 2.361 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.237     ; 2.144      ;
; 2.368 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.236     ; 2.152      ;
; 2.371 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.125     ; 2.266      ;
; 2.372 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.237     ; 2.155      ;
; 2.385 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.232     ; 2.173      ;
; 2.398 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.236     ; 2.182      ;
; 2.402 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.233     ; 2.189      ;
; 2.410 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.233     ; 2.197      ;
; 2.413 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.234     ; 2.199      ;
; 2.496 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.135     ; 2.381      ;
; 2.509 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.137     ; 2.392      ;
; 2.519 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.132     ; 2.407      ;
; 2.521 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.134     ; 2.407      ;
; 2.529 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.125     ; 2.424      ;
; 2.550 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.234     ; 2.336      ;
; 2.557 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.204     ; 1.873      ;
; 2.560 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.122     ; 2.458      ;
; 2.562 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.123     ; 2.459      ;
; 2.594 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.120     ; 2.494      ;
; 2.609 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.204     ; 1.925      ;
; 2.633 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.064     ; 2.089      ;
; 2.694 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.048     ; 2.166      ;
; 2.711 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.168     ; 2.063      ;
; 2.715 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.030      ;
; 2.720 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.122     ; 2.618      ;
; 2.723 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.168     ; 2.075      ;
; 2.729 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.044      ;
; 2.782 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.065     ; 2.237      ;
; 2.797 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.065     ; 2.252      ;
; 2.803 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.064     ; 2.259      ;
; 2.825 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.064     ; 2.281      ;
; 2.886 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.048     ; 2.358      ;
; 2.912 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.381      ;
; 2.927 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.206     ; 2.241      ;
; 2.935 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.049     ; 2.406      ;
; 2.965 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.434      ;
; 2.975 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.203     ; 2.292      ;
; 2.979 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.056     ; 2.443      ;
; 3.000 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.315      ;
; 3.001 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.168     ; 2.353      ;
; 3.007 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.476      ;
; 3.011 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.066     ; 2.465      ;
; 3.013 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.169     ; 2.364      ;
; 3.023 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.065     ; 2.478      ;
; 3.028 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.169     ; 2.379      ;
; 3.037 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.070     ; 2.487      ;
; 3.042 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.357      ;
; 3.048 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 2.353      ;
; 3.051 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.070     ; 2.501      ;
; 3.056 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.197     ; 2.379      ;
; 3.056 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.371      ;
; 3.061 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.168     ; 2.413      ;
; 3.062 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 2.367      ;
; 3.070 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.065     ; 2.525      ;
; 3.071 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.167     ; 2.424      ;
; 3.071 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.386      ;
; 3.075 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.204     ; 2.391      ;
; 3.078 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.197     ; 2.401      ;
; 3.097 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.566      ;
; 3.099 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.167     ; 2.452      ;
; 3.106 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 2.558      ;
; 3.112 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.053     ; 2.579      ;
; 3.118 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.206     ; 2.432      ;
; 3.119 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.066     ; 2.573      ;
; 3.129 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.049     ; 2.600      ;
; 3.154 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.067     ; 2.607      ;
; 3.159 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.214     ; 2.465      ;
; 3.160 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.167     ; 2.513      ;
; 3.160 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.166     ; 2.514      ;
; 3.177 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.203     ; 2.494      ;
; 3.188 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.052     ; 2.656      ;
; 3.191 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.065     ; 2.646      ;
; 3.192 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.507      ;
; 3.198 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.041     ; 2.677      ;
; 3.202 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.052     ; 2.670      ;
; 3.216 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.685      ;
; 3.220 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.052     ; 2.688      ;
; 3.224 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.051     ; 2.693      ;
; 3.226 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.054     ; 2.692      ;
; 3.227 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.049     ; 2.698      ;
; 3.227 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.168     ; 2.579      ;
; 3.239 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.052     ; 2.707      ;
; 3.259 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.205     ; 2.574      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.768 ; 5.299 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.223 ; 3.695 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.963 ; -1.422 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.989 ; -1.490 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.959 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.609 ; 6.660 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.678 ; 6.710 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.691 ; 6.712 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.959 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.747 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.747 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.861 ; 6.873 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.851 ; 6.856 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.673 ; 6.723 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.610 ; 6.637 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 3.621 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 3.666 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.424 ; 6.473 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.424 ; 6.473 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.491 ; 6.522 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.503 ; 6.523 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.762 ; 6.796 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.548 ; 6.557 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.548 ; 6.557 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.666 ; 6.678 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.657 ; 6.661 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.486 ; 6.534 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.426 ; 6.451 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 3.565 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 3.608 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                    ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 106.18 MHz ; 106.18 MHz      ; clkDiv:U0|clkOut      ;                                                               ;
; 274.73 MHz ; 274.73 MHz      ; clkDiv10Khz:U1|clkOut ;                                                               ;
; 298.06 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -7.125 ; -11172.613    ;
; ControlBlock:ctrlBlock|eALU ; -6.123 ; -91.265       ;
; clkDiv10Khz:U1|clkOut       ; -2.640 ; -54.814       ;
; clk                         ; -2.355 ; -71.171       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.227 ; -0.744        ;
; clk                         ; -0.194 ; -0.337        ;
; clkDiv10Khz:U1|clkOut       ; 0.312  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.610  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.443  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                           ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -7.125 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 8.049      ;
; -7.110 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 8.039      ;
; -7.001 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.930      ;
; -6.866 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 7.790      ;
; -6.780 ; Memory:mem|Mem[25][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 7.720      ;
; -6.766 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.692      ;
; -6.765 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.691      ;
; -6.670 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.596      ;
; -6.627 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.556      ;
; -6.555 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 7.479      ;
; -6.553 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.479      ;
; -6.544 ; Memory:mem|Mem[80][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 7.476      ;
; -6.536 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.465      ;
; -6.528 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.454      ;
; -6.482 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.411      ;
; -6.453 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.379      ;
; -6.451 ; Memory:mem|Mem[10][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 7.374      ;
; -6.442 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.368      ;
; -6.438 ; Memory:mem|Mem[58][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.092     ; 7.341      ;
; -6.425 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.354      ;
; -6.408 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.337      ;
; -6.405 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.334      ;
; -6.401 ; Memory:mem|Mem[34][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 7.325      ;
; -6.391 ; Memory:mem|Mem[9][2]    ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 7.316      ;
; -6.390 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.319      ;
; -6.368 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.294      ;
; -6.363 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.289      ;
; -6.348 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.274      ;
; -6.323 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.244      ;
; -6.293 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.219      ;
; -6.289 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.215      ;
; -6.285 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.214      ;
; -6.284 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.213      ;
; -6.283 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.209      ;
; -6.274 ; Memory:mem|Mem[68][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 7.207      ;
; -6.274 ; Memory:mem|Mem[34][5]   ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.200      ;
; -6.273 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.199      ;
; -6.270 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.196      ;
; -6.268 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.194      ;
; -6.263 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.082     ; 7.176      ;
; -6.254 ; Memory:mem|Mem[25][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 7.197      ;
; -6.248 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.174      ;
; -6.223 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.152      ;
; -6.213 ; Memory:mem|Mem[24][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.094     ; 7.114      ;
; -6.212 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.141      ;
; -6.205 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.131      ;
; -6.204 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.133      ;
; -6.202 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.131      ;
; -6.175 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.101      ;
; -6.144 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.073      ;
; -6.141 ; Memory:mem|Mem[82][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.064     ; 7.072      ;
; -6.127 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.056      ;
; -6.122 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.048      ;
; -6.121 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.050      ;
; -6.117 ; Memory:mem|Mem[45][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.082     ; 7.030      ;
; -6.111 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.040      ;
; -6.095 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.021      ;
; -6.090 ; Memory:mem|Mem[41][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.080     ; 7.005      ;
; -6.052 ; Memory:mem|Mem[56][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.091     ; 6.956      ;
; -6.049 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.975      ;
; -6.049 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.978      ;
; -6.048 ; Memory:mem|Mem[30][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.081     ; 6.962      ;
; -6.046 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.972      ;
; -6.035 ; Memory:mem|Mem[89][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.964      ;
; -6.034 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.960      ;
; -6.028 ; Memory:mem|Mem[35][15]  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 6.956      ;
; -6.026 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 6.965      ;
; -6.012 ; Memory:mem|Mem[35][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 6.950      ;
; -5.995 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[5][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 6.936      ;
; -5.993 ; Memory:mem|Mem[90][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.922      ;
; -5.990 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.916      ;
; -5.988 ; Memory:mem|Mem[109][7]  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 6.906      ;
; -5.987 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.916      ;
; -5.982 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 6.906      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.974 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[45][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 6.917      ;
; -5.972 ; Memory:mem|Mem[28][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 6.910      ;
; -5.957 ; Memory:mem|Mem[33][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.060     ; 6.892      ;
; -5.952 ; Memory:mem|Mem[103][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 6.874      ;
; -5.950 ; Memory:mem|Mem[100][2]  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.097     ; 6.848      ;
; -5.946 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.872      ;
; -5.943 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 6.869      ;
; -5.942 ; Memory:mem|Mem[58][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 6.872      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
; -5.941 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[25][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.870      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -6.123 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 4.331      ;
; -6.092 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 4.300      ;
; -6.065 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 4.559      ;
; -6.028 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.465     ; 3.808      ;
; -6.001 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 4.288      ;
; -5.981 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 4.268      ;
; -5.968 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.465     ; 3.748      ;
; -5.907 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 4.105      ;
; -5.854 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.335     ; 4.053      ;
; -5.849 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 4.333      ;
; -5.849 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 4.343      ;
; -5.824 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 4.025      ;
; -5.812 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.582      ;
; -5.785 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 4.062      ;
; -5.743 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 4.021      ;
; -5.737 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 4.224      ;
; -5.730 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.343     ; 4.754      ;
; -5.730 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.474     ; 3.501      ;
; -5.727 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 4.212      ;
; -5.727 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.928      ;
; -5.713 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.993      ;
; -5.655 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.856      ;
; -5.616 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.896      ;
; -5.610 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.811      ;
; -5.603 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.472     ; 3.376      ;
; -5.600 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.335     ; 3.799      ;
; -5.559 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.760      ;
; -5.557 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.765      ;
; -5.553 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 4.040      ;
; -5.551 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.752      ;
; -5.544 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.752      ;
; -5.544 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.824      ;
; -5.542 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 4.027      ;
; -5.531 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.472     ; 3.304      ;
; -5.529 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.727      ;
; -5.516 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.714      ;
; -5.505 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.474     ; 3.276      ;
; -5.500 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.698      ;
; -5.499 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.779      ;
; -5.489 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.686      ;
; -5.487 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.765      ;
; -5.486 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.472     ; 3.259      ;
; -5.485 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.683      ;
; -5.484 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.971      ;
; -5.481 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.975      ;
; -5.473 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.681      ;
; -5.467 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.675      ;
; -5.458 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.945      ;
; -5.456 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.656      ;
; -5.448 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.932      ;
; -5.448 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.728      ;
; -5.448 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.649      ;
; -5.446 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.733      ;
; -5.445 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.332     ; 3.647      ;
; -5.442 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.926      ;
; -5.440 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.720      ;
; -5.438 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.636      ;
; -5.435 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.472     ; 3.208      ;
; -5.433 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.720      ;
; -5.433 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.917      ;
; -5.418 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.695      ;
; -5.411 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.181      ;
; -5.405 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.175      ;
; -5.405 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.682      ;
; -5.396 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.166      ;
; -5.386 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.584      ;
; -5.381 ; PC:pc|PCout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.332     ; 3.583      ;
; -5.378 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.655      ;
; -5.378 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.338     ; 3.654      ;
; -5.374 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.651      ;
; -5.368 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.862      ;
; -5.367 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.338     ; 3.850      ;
; -5.367 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.854      ;
; -5.362 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.649      ;
; -5.361 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.131      ;
; -5.356 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.643      ;
; -5.354 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.552      ;
; -5.353 ; PC:pc|PCout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.332     ; 3.555      ;
; -5.348 ; AC:ac|ACout[15]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.556      ;
; -5.348 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.548      ;
; -5.347 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.834      ;
; -5.345 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.335     ; 3.624      ;
; -5.342 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.540      ;
; -5.337 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.617      ;
; -5.334 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.333     ; 3.615      ;
; -5.332 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.473     ; 3.104      ;
; -5.327 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.604      ;
; -5.326 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.343     ; 4.350      ;
; -5.318 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.515      ;
; -5.317 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.343     ; 4.341      ;
; -5.315 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.512      ;
; -5.314 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.475     ; 3.084      ;
; -5.309 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.335     ; 3.508      ;
; -5.308 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.334     ; 3.795      ;
; -5.307 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 4.552      ;
; -5.301 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.327     ; 3.795      ;
; -5.286 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.770      ;
; -5.285 ; AC:ac|ACout[14]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.326     ; 3.493      ;
; -5.277 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.336     ; 3.475      ;
; -5.275 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.337     ; 3.552      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -2.640 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.580      ;
; -2.487 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.419      ;
; -2.430 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.357      ;
; -2.374 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.301      ;
; -2.370 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.330      ;
; -2.370 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.330      ;
; -2.370 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.330      ;
; -2.370 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.330      ;
; -2.333 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.260      ;
; -2.294 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.240      ;
; -2.294 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.240      ;
; -2.294 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.240      ;
; -2.294 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.240      ;
; -2.285 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.204      ;
; -2.248 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.181      ;
; -2.245 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.172      ;
; -2.236 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.189      ;
; -2.236 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.189      ;
; -2.236 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.189      ;
; -2.222 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.162      ;
; -2.221 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.140      ;
; -2.210 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.142      ;
; -2.210 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.129      ;
; -2.210 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.156      ;
; -2.210 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.156      ;
; -2.210 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.156      ;
; -2.210 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.156      ;
; -2.209 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.141      ;
; -2.195 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.134      ;
; -2.193 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 3.149      ;
; -2.176 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.117      ;
; -2.166 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.106      ;
; -2.162 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.102      ;
; -2.162 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.102      ;
; -2.160 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.160 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.160 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.159 ; ALU:alu|alu_out[3]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.086      ; 3.240      ;
; -2.156 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.097      ;
; -2.141 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.082      ;
; -2.124 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.084      ;
; -2.124 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.084      ;
; -2.124 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.084      ;
; -2.124 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 3.084      ;
; -2.124 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.057      ;
; -2.122 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.055      ;
; -2.099 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.018      ;
; -2.098 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.037      ;
; -2.098 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.037      ;
; -2.098 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.037      ;
; -2.097 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.069     ; 3.023      ;
; -2.085 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.025      ;
; -2.079 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.020      ;
; -2.070 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 3.017      ;
; -2.070 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 3.017      ;
; -2.070 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 3.017      ;
; -2.070 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 3.017      ;
; -2.064 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 3.017      ;
; -2.059 ; ALU:alu|alu_out[11]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.085      ; 3.139      ;
; -2.057 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.997      ;
; -2.049 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.990      ;
; -2.036 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.975      ;
; -2.033 ; ALU:alu|alu_out[13]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.014     ; 3.014      ;
; -2.020 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.947      ;
; -2.012 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.952      ;
; -2.012 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.952      ;
; -2.007 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.947      ;
; -2.006 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.946      ;
; -1.999 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.940      ;
; -1.990 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.943      ;
; -1.990 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.943      ;
; -1.990 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.943      ;
; -1.978 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.932      ;
; -1.965 ; ALU:alu|alu_out[15]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.003     ; 2.957      ;
; -1.961 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.901      ;
; -1.961 ; ALU:alu|alu_out[4]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.085      ; 3.041      ;
; -1.960 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.901      ;
; -1.958 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.898      ;
; -1.958 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.898      ;
; -1.958 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.898      ;
; -1.955 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.895      ;
; -1.953 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.893      ;
; -1.952 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.879      ;
; -1.952 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.905      ;
; -1.942 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 2.874      ;
; -1.934 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.867      ;
; -1.923 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.862      ;
; -1.923 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.877      ;
; -1.920 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.860      ;
; -1.919 ; ALU:alu|alu_out[9]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.026     ; 2.888      ;
; -1.901 ; ALU:alu|alu_out[17]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.001     ; 2.895      ;
; -1.901 ; ALU:alu|alu_out[0]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.085      ; 2.981      ;
; -1.896 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.823      ;
; -1.895 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.835      ;
; -1.895 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.828      ;
; -1.892 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.846      ;
; -1.889 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.822      ;
; -1.881 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.069     ; 2.807      ;
; -1.870 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.809      ;
; -1.866 ; ALU:alu|alu_out[12]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.023     ; 2.838      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.355 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.295      ;
; -2.262 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.203      ;
; -2.237 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.177      ;
; -2.228 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.169      ;
; -2.195 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.135      ;
; -2.157 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 3.099      ;
; -2.139 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.079      ;
; -2.123 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.064      ;
; -2.111 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.052      ;
; -2.107 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.047      ;
; -2.083 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.024      ;
; -2.079 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.020      ;
; -2.036 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.976      ;
; -2.035 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.975      ;
; -2.029 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.970      ;
; -2.027 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.968      ;
; -2.026 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.964      ;
; -2.025 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.966      ;
; -2.024 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.962      ;
; -2.020 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.958      ;
; -2.006 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.947      ;
; -1.983 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.922      ;
; -1.983 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.922      ;
; -1.983 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.923      ;
; -1.977 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.918      ;
; -1.965 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.905      ;
; -1.964 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.905      ;
; -1.959 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.899      ;
; -1.948 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.888      ;
; -1.933 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.873      ;
; -1.925 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.866      ;
; -1.907 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.847      ;
; -1.906 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.846      ;
; -1.899 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.838      ;
; -1.892 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.830      ;
; -1.891 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.830      ;
; -1.891 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.830      ;
; -1.889 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.829      ;
; -1.887 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.827      ;
; -1.886 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.826      ;
; -1.884 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.824      ;
; -1.878 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.820      ;
; -1.876 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.814      ;
; -1.872 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.812      ;
; -1.871 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.811      ;
; -1.867 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.807      ;
; -1.857 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.797      ;
; -1.850 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.791      ;
; -1.850 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.791      ;
; -1.848 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.789      ;
; -1.847 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.788      ;
; -1.846 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.787      ;
; -1.844 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.785      ;
; -1.842 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.781      ;
; -1.842 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.781      ;
; -1.837 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.777      ;
; -1.829 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.768      ;
; -1.821 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.763      ;
; -1.819 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.759      ;
; -1.817 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.759      ;
; -1.817 ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.758      ;
; -1.817 ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.758      ;
; -1.816 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.756      ;
; -1.816 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.757      ;
; -1.816 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.757      ;
; -1.814 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.752      ;
; -1.814 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.755      ;
; -1.813 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[11]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.753      ;
; -1.813 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.754      ;
; -1.812 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.753      ;
; -1.811 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.749      ;
; -1.810 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.750      ;
; -1.810 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.800 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.738      ;
; -1.797 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.736      ;
; -1.795 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.735      ;
; -1.784 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.783 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.723      ;
; -1.782 ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.720      ;
; -1.780 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.720      ;
; -1.777 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.719      ;
; -1.777 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.057     ; 2.715      ;
; -1.767 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.707      ;
; -1.767 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.707      ;
; -1.764 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.704      ;
; -1.761 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.701      ;
; -1.759 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.698      ;
; -1.745 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.684      ;
; -1.745 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.684      ;
; -1.743 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.053     ; 2.685      ;
; -1.737 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.677      ;
; -1.735 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.674      ;
; -1.723 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.662      ;
; -1.723 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.662      ;
; -1.722 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.662      ;
; -1.717 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.711 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.652      ;
; -1.711 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.652      ;
; -1.709 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.650      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                               ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.227 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.710      ; 2.827      ;
; -0.086 ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.475      ; 0.053      ;
; -0.077 ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.466      ; 0.053      ;
; -0.077 ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.466      ; 0.053      ;
; -0.047 ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.436      ; 0.053      ;
; -0.047 ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.436      ; 0.053      ;
; -0.046 ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.435      ; 0.053      ;
; -0.046 ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.435      ; 0.053      ;
; -0.046 ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.435      ; 0.053      ;
; -0.045 ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.434      ; 0.053      ;
; 0.042  ; ALU:alu|alu_out[17]$latch       ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.347      ; 0.053      ;
; 0.044  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.345      ; 0.053      ;
; 0.052  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.337      ; 0.053      ;
; 0.052  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.337      ; 0.053      ;
; 0.053  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.336      ; 0.053      ;
; 0.054  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.335      ; 0.053      ;
; 0.056  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.333      ; 0.053      ;
; 0.057  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.332      ; 0.053      ;
; 0.059  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.330      ; 0.053      ;
; 0.198  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[5][6]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.475      ; 0.337      ;
; 0.208  ; ALU:alu|alu_out[2]$latch        ; Memory:mem|Mem[10][2]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.466      ; 0.338      ;
; 0.245  ; ALU:alu|alu_out[3]$latch        ; Memory:mem|Mem[5][3]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.436      ; 0.345      ;
; 0.266  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.710      ; 2.820      ;
; 0.314  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.315  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.052      ; 0.511      ;
; 0.336  ; ALU:alu|alu_out[5]$latch        ; Memory:mem|Mem[10][5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.436      ; 0.436      ;
; 0.339  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.539      ;
; 0.349  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.547      ;
; 0.405  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.602      ;
; 0.405  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.602      ;
; 0.415  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.612      ;
; 0.430  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.629      ;
; 0.431  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.630      ;
; 0.432  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.631      ;
; 0.465  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.664      ;
; 0.465  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.664      ;
; 0.465  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.664      ;
; 0.466  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.666      ;
; 0.467  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.666      ;
; 0.467  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.666      ;
; 0.468  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.468  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.499  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.698      ;
; 0.511  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.713      ;
; 0.516  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.715      ;
; 0.518  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.716      ;
; 0.526  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.725      ;
; 0.596  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.794      ;
; 0.600  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.799      ;
; 0.600  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.799      ;
; 0.603  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.801      ;
; 0.605  ; ALU:alu|alu_out[0]$latch        ; Memory:mem|Mem[3][0]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.433      ; 0.702      ;
; 0.632  ; ALU:alu|alu_out[4]$latch        ; Memory:mem|Mem[3][4]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.447      ; 0.743      ;
; 0.642  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.841      ;
; 0.643  ; ControlBlock:ctrlBlock|rMDR     ; ControlBlock:ctrlBlock|rMDR            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.840      ;
; 0.645  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[28][6]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.466      ; 0.775      ;
; 0.646  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.845      ;
; 0.650  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.849      ;
; 0.663  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.862      ;
; 0.669  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.868      ;
; 0.673  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.872      ;
; 0.673  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.872      ;
; 0.681  ; AC:ac|AC[8]                     ; AC:ac|ACout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.878      ;
; 0.705  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 0.916      ;
; 0.713  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.912      ;
; 0.714  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.913      ;
; 0.714  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.913      ;
; 0.715  ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.914      ;
; 0.715  ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.914      ;
; 0.716  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.898      ;
; 0.719  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.069      ; 0.932      ;
; 0.720  ; ALU:alu|alu_out[15]$latch       ; Memory:mem|Mem[84][15]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.328      ; 0.712      ;
; 0.722  ; ALU:alu|alu_out[15]$latch       ; Memory:mem|Mem[86][15]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.328      ; 0.714      ;
; 0.730  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 0.941      ;
; 0.734  ; ALU:alu|alu_out[7]$latch        ; Memory:mem|Mem[76][7]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.417      ; 0.815      ;
; 0.737  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.069      ; 0.950      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.194 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.228      ; 2.388      ;
; -0.143 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.212      ; 2.423      ;
; 0.281  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.228      ; 2.363      ;
; 0.348  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.348  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.355  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.212      ; 2.421      ;
; 0.500  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.501  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.511  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.635  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.833      ;
; 0.637  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.835      ;
; 0.745  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.749  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.755  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.758  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.765  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.770  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.770  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.773  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.780  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.784  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.982      ;
; 0.834  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.836  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.841  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.843  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.041      ;
; 0.844  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.046      ;
; 0.846  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.848  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.053      ;
; 0.854  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.854  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.055      ;
; 0.855  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.855  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.856  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.856  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.857  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.857  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.858  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.056      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.532 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.731      ;
; 0.714 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.912      ;
; 0.716 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.916      ;
; 0.779 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.979      ;
; 0.781 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.980      ;
; 0.782 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.982      ;
; 0.785 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.985      ;
; 0.846 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.046      ;
; 0.865 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.065      ;
; 0.868 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.068      ;
; 0.875 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.075      ;
; 0.922 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.122      ;
; 0.937 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.137      ;
; 0.970 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.030     ; 1.104      ;
; 0.987 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.186      ;
; 1.004 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.204      ;
; 1.007 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.206      ;
; 1.017 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.216      ;
; 1.031 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.230      ;
; 1.033 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.232      ;
; 1.041 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.241      ;
; 1.045 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.245      ;
; 1.047 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.247      ;
; 1.047 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.247      ;
; 1.053 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.252      ;
; 1.073 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.272      ;
; 1.088 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.287      ;
; 1.113 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.305      ;
; 1.115 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.307      ;
; 1.117 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 1.330      ;
; 1.117 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.309      ;
; 1.123 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.322      ;
; 1.123 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.323      ;
; 1.135 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.349      ;
; 1.137 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.352      ;
; 1.140 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.339      ;
; 1.143 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.357      ;
; 1.147 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.361      ;
; 1.151 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.366      ;
; 1.162 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.361      ;
; 1.164 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.363      ;
; 1.170 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.022     ; 1.312      ;
; 1.171 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.041      ; 1.356      ;
; 1.179 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.378      ;
; 1.180 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.379      ;
; 1.181 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.380      ;
; 1.190 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.382      ;
; 1.192 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.384      ;
; 1.201 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 1.414      ;
; 1.208 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.400      ;
; 1.213 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.405      ;
; 1.227 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.425      ;
; 1.231 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 1.444      ;
; 1.234 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.432      ;
; 1.236 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.434      ;
; 1.247 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.447      ;
; 1.261 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.476      ;
; 1.273 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.028     ; 1.409      ;
; 1.287 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.486      ;
; 1.288 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.028     ; 1.424      ;
; 1.305 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.497      ;
; 1.308 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 1.521      ;
; 1.309 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.501      ;
; 1.310 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.502      ;
; 1.312 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.526      ;
; 1.314 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.528      ;
; 1.314 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.070      ; 1.528      ;
; 1.319 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.534      ;
; 1.325 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.014     ; 1.475      ;
; 1.327 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.542      ;
; 1.334 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.541      ;
; 1.339 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.538      ;
; 1.339 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.539      ;
; 1.340 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.540      ;
; 1.346 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.538      ;
; 1.354 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.554      ;
; 1.356 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.041      ; 1.541      ;
; 1.363 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.561      ;
; 1.365 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.572      ;
; 1.365 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.572      ;
; 1.366 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.573      ;
; 1.367 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.574      ;
; 1.370 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.569      ;
; 1.371 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.569      ;
; 1.371 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.569      ;
; 1.376 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.575      ;
; 1.377 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.569      ;
; 1.380 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.579      ;
; 1.380 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.579      ;
; 1.382 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.597      ;
; 1.388 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.587      ;
; 1.392 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 1.605      ;
; 1.402 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 1.586      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.610 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.136     ; 1.494      ;
; 1.781 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.137     ; 1.664      ;
; 1.798 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.118     ; 1.700      ;
; 1.805 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.263     ; 1.562      ;
; 1.814 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.139     ; 1.695      ;
; 1.818 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.272     ; 1.566      ;
; 1.909 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.121     ; 1.808      ;
; 1.932 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.118     ; 1.834      ;
; 1.968 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.134     ; 1.854      ;
; 1.973 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.266     ; 1.727      ;
; 1.994 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.229     ; 1.785      ;
; 2.003 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.115     ; 1.908      ;
; 2.033 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.266     ; 1.787      ;
; 2.037 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.275     ; 1.782      ;
; 2.073 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.263     ; 1.830      ;
; 2.141 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.229     ; 1.932      ;
; 2.154 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.226     ; 1.948      ;
; 2.163 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.230     ; 1.953      ;
; 2.172 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.229     ; 1.963      ;
; 2.176 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.230     ; 1.966      ;
; 2.180 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.130     ; 2.070      ;
; 2.195 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.226     ; 1.989      ;
; 2.203 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.229     ; 1.994      ;
; 2.211 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.226     ; 2.005      ;
; 2.213 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.226     ; 2.007      ;
; 2.214 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.227     ; 2.007      ;
; 2.299 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.138     ; 2.181      ;
; 2.305 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.141     ; 2.184      ;
; 2.318 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.143     ; 2.195      ;
; 2.332 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.140     ; 2.212      ;
; 2.343 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.130     ; 2.233      ;
; 2.352 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.227     ; 2.145      ;
; 2.363 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.126     ; 2.257      ;
; 2.371 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.127     ; 2.264      ;
; 2.378 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.129     ; 2.269      ;
; 2.424 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.251     ; 1.693      ;
; 2.458 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.250     ; 1.728      ;
; 2.504 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.121     ; 1.903      ;
; 2.517 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.127     ; 2.410      ;
; 2.545 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 1.962      ;
; 2.573 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 1.841      ;
; 2.577 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 1.882      ;
; 2.592 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 1.860      ;
; 2.594 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 1.899      ;
; 2.626 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.123     ; 2.023      ;
; 2.636 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.121     ; 2.035      ;
; 2.664 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.123     ; 2.061      ;
; 2.679 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.121     ; 2.078      ;
; 2.712 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.106     ; 2.126      ;
; 2.731 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 2.148      ;
; 2.747 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 2.164      ;
; 2.754 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.253     ; 2.021      ;
; 2.790 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.106     ; 2.204      ;
; 2.818 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.115     ; 2.223      ;
; 2.818 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.249     ; 2.089      ;
; 2.821 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 2.089      ;
; 2.822 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.126     ; 2.216      ;
; 2.827 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.106     ; 2.241      ;
; 2.831 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 2.136      ;
; 2.832 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.130     ; 2.222      ;
; 2.838 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.123     ; 2.235      ;
; 2.842 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.216     ; 2.146      ;
; 2.859 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 2.127      ;
; 2.871 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.261     ; 2.130      ;
; 2.873 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.214     ; 2.179      ;
; 2.873 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.216     ; 2.177      ;
; 2.873 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.130     ; 2.263      ;
; 2.874 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 2.142      ;
; 2.877 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.127     ; 2.270      ;
; 2.890 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.242     ; 2.168      ;
; 2.890 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.261     ; 2.149      ;
; 2.893 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 2.161      ;
; 2.894 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.250     ; 2.164      ;
; 2.897 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.242     ; 2.175      ;
; 2.897 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.123     ; 2.294      ;
; 2.903 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.213     ; 2.210      ;
; 2.905 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.106     ; 2.319      ;
; 2.908 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.124     ; 2.304      ;
; 2.912 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.215     ; 2.217      ;
; 2.917 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.108     ; 2.329      ;
; 2.939 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.253     ; 2.206      ;
; 2.947 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 2.364      ;
; 2.957 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.213     ; 2.264      ;
; 2.969 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.214     ; 2.275      ;
; 2.975 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.259     ; 2.236      ;
; 2.980 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.107     ; 2.393      ;
; 2.986 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.125     ; 2.381      ;
; 2.999 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.107     ; 2.412      ;
; 3.006 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.249     ; 2.277      ;
; 3.007 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.105     ; 2.422      ;
; 3.009 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.123     ; 2.406      ;
; 3.009 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.107     ; 2.422      ;
; 3.011 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.105     ; 2.426      ;
; 3.013 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.252     ; 2.281      ;
; 3.017 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.094     ; 2.443      ;
; 3.027 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.114     ; 2.433      ;
; 3.029 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.111     ; 2.438      ;
; 3.031 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 2.448      ;
; 3.057 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.103     ; 2.474      ;
; 3.063 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.216     ; 2.367      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.249 ; 4.687 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.914 ; 3.298 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.813 ; -1.205 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.904 ; -1.350 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.496 ; 6.501 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.176 ; 6.164 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.238 ; 6.233 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.249 ; 6.222 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.496 ; 6.501 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.292 ; 6.256 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.292 ; 6.256 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.411 ; 6.362 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.400 ; 6.396 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.230 ; 6.220 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.179 ; 6.160 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 3.531 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 3.519 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.011 ; 5.999 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.011 ; 5.999 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.070 ; 6.065 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.080 ; 6.053 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.318 ; 6.322 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.121 ; 6.086 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.121 ; 6.086 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.236 ; 6.188 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.224 ; 6.220 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.063 ; 6.052 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.012 ; 5.994 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 3.479 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 3.467 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -4.443 ; -6269.384     ;
; ControlBlock:ctrlBlock|eALU ; -3.769 ; -54.021       ;
; clkDiv10Khz:U1|clkOut       ; -1.403 ; -25.484       ;
; clk                         ; -1.057 ; -25.611       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.231 ; -0.377        ;
; clkDiv:U0|clkOut            ; -0.167 ; -0.167        ;
; clkDiv10Khz:U1|clkOut       ; 0.184  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.974  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -60.017       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.394  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                           ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -4.443 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 5.378      ;
; -4.362 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 5.301      ;
; -4.345 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 5.284      ;
; -4.302 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 5.237      ;
; -4.253 ; Memory:mem|Mem[25][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 5.203      ;
; -4.186 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 5.122      ;
; -4.184 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 5.120      ;
; -4.130 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 5.069      ;
; -4.092 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 5.028      ;
; -4.085 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 5.021      ;
; -4.070 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 5.009      ;
; -4.034 ; Memory:mem|Mem[80][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 4.976      ;
; -4.033 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.968      ;
; -4.018 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.957      ;
; -4.013 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.949      ;
; -4.011 ; Memory:mem|Mem[10][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 4.948      ;
; -4.005 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.941      ;
; -3.989 ; Memory:mem|Mem[58][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.064     ; 4.912      ;
; -3.976 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.912      ;
; -3.951 ; Memory:mem|Mem[9][2]    ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 4.888      ;
; -3.942 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.881      ;
; -3.938 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.877      ;
; -3.922 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.861      ;
; -3.910 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.846      ;
; -3.900 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.839      ;
; -3.898 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.834      ;
; -3.896 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.832      ;
; -3.892 ; Memory:mem|Mem[34][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.828      ;
; -3.891 ; Memory:mem|Mem[68][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 4.833      ;
; -3.882 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.818      ;
; -3.877 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.813      ;
; -3.872 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 4.805      ;
; -3.867 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.803      ;
; -3.862 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.798      ;
; -3.859 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.795      ;
; -3.847 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.783      ;
; -3.835 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.774      ;
; -3.830 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.769      ;
; -3.830 ; Memory:mem|Mem[24][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.751      ;
; -3.826 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.765      ;
; -3.822 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.761      ;
; -3.814 ; Memory:mem|Mem[34][5]   ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 4.751      ;
; -3.804 ; Memory:mem|Mem[25][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.034     ; 4.757      ;
; -3.802 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 4.733      ;
; -3.796 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.735      ;
; -3.790 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.726      ;
; -3.784 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.723      ;
; -3.782 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.721      ;
; -3.781 ; Memory:mem|Mem[45][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.710      ;
; -3.776 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.712      ;
; -3.772 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.708      ;
; -3.770 ; Memory:mem|Mem[30][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.700      ;
; -3.766 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.705      ;
; -3.760 ; Memory:mem|Mem[82][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.701      ;
; -3.755 ; Memory:mem|Mem[41][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 4.687      ;
; -3.750 ; Memory:mem|Mem[103][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 4.684      ;
; -3.740 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.679      ;
; -3.732 ; Memory:mem|Mem[28][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 4.679      ;
; -3.731 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.670      ;
; -3.722 ; Memory:mem|Mem[109][7]  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 4.653      ;
; -3.717 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.656      ;
; -3.716 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.652      ;
; -3.706 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.642      ;
; -3.703 ; Memory:mem|Mem[90][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.641      ;
; -3.702 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.638      ;
; -3.693 ; Memory:mem|Mem[56][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.618      ;
; -3.686 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.622      ;
; -3.681 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.617      ;
; -3.680 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.616      ;
; -3.668 ; Memory:mem|Mem[102][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 4.601      ;
; -3.664 ; Memory:mem|Mem[100][2]  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.582      ;
; -3.664 ; Memory:mem|Mem[35][15]  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.605      ;
; -3.661 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.597      ;
; -3.658 ; Memory:mem|Mem[89][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.597      ;
; -3.652 ; Memory:mem|Mem[58][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.593      ;
; -3.651 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.586      ;
; -3.650 ; Memory:mem|Mem[97][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.586      ;
; -3.649 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.585      ;
; -3.644 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.580      ;
; -3.643 ; Memory:mem|Mem[35][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.041     ; 4.589      ;
; -3.640 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.579      ;
; -3.637 ; Memory:mem|Mem[33][1]   ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.044     ; 4.580      ;
; -3.628 ; Memory:mem|Mem[101][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 4.559      ;
; -3.627 ; Memory:mem|Mem[76][9]   ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.566      ;
; -3.627 ; Memory:mem|Mem[120][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.568      ;
; -3.619 ; Memory:mem|Mem[64][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 4.556      ;
; -3.619 ; Memory:mem|Mem[121][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.560      ;
; -3.619 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.558      ;
; -3.619 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.558      ;
; -3.614 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.550      ;
; -3.605 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.544      ;
; -3.600 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.535      ;
; -3.600 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.536      ;
; -3.595 ; Memory:mem|Mem[22][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.524      ;
; -3.593 ; Memory:mem|Mem[26][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.513      ;
; -3.587 ; Memory:mem|Mem[121][13] ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.528      ;
; -3.586 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.525      ;
; -3.571 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 4.510      ;
; -3.571 ; Memory:mem|Mem[56][15]  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.501      ;
; -3.570 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.518      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -3.769 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.822      ;
; -3.736 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.789      ;
; -3.704 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.209     ; 2.450      ;
; -3.674 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.784      ;
; -3.671 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.209     ; 2.417      ;
; -3.649 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.914      ;
; -3.641 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.751      ;
; -3.583 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.848      ;
; -3.577 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.625      ;
; -3.565 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.615      ;
; -3.555 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.604      ;
; -3.512 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.214     ; 2.253      ;
; -3.490 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 2.232      ;
; -3.483 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.533      ;
; -3.482 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.131     ; 2.587      ;
; -3.470 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.577      ;
; -3.462 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.723      ;
; -3.461 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.135     ; 3.101      ;
; -3.460 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.566      ;
; -3.431 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.481      ;
; -3.424 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.131     ; 2.684      ;
; -3.418 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.466      ;
; -3.418 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 2.161      ;
; -3.412 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.674      ;
; -3.402 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.452      ;
; -3.388 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.495      ;
; -3.372 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.425      ;
; -3.366 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.419      ;
; -3.366 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 2.109      ;
; -3.366 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.416      ;
; -3.363 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.413      ;
; -3.353 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.214     ; 2.094      ;
; -3.341 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.390      ;
; -3.339 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.388      ;
; -3.337 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 2.080      ;
; -3.336 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.443      ;
; -3.330 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.592      ;
; -3.328 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.375      ;
; -3.323 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.131     ; 2.428      ;
; -3.322 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.375      ;
; -3.317 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.370      ;
; -3.317 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.366      ;
; -3.317 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.366      ;
; -3.309 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.359      ;
; -3.307 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.414      ;
; -3.298 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 2.041      ;
; -3.294 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.343      ;
; -3.292 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.342      ;
; -3.291 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.125     ; 2.343      ;
; -3.284 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.131     ; 2.544      ;
; -3.278 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.540      ;
; -3.277 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.387      ;
; -3.276 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 2.018      ;
; -3.274 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 2.016      ;
; -3.271 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.381      ;
; -3.271 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.378      ;
; -3.268 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.375      ;
; -3.255 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.135     ; 2.895      ;
; -3.252 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 1.994      ;
; -3.252 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 1.994      ;
; -3.249 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.298      ;
; -3.249 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.511      ;
; -3.247 ; PC:pc|PCout[10]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.125     ; 2.299      ;
; -3.246 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.352      ;
; -3.244 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 1.987      ;
; -3.244 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.350      ;
; -3.239 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.288      ;
; -3.238 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.288      ;
; -3.233 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.132     ; 2.337      ;
; -3.232 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.135     ; 2.872      ;
; -3.232 ; PC:pc|PCout[13]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.125     ; 2.284      ;
; -3.230 ; AC:ac|ACout[15]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.283      ;
; -3.229 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 1.971      ;
; -3.228 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.277      ;
; -3.227 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.337      ;
; -3.222 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.332      ;
; -3.222 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.328      ;
; -3.222 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.328      ;
; -3.219 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.484      ;
; -3.214 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.321      ;
; -3.213 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.126     ; 2.478      ;
; -3.213 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.475      ;
; -3.210 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.472      ;
; -3.208 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.255      ;
; -3.199 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.305      ;
; -3.197 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.304      ;
; -3.196 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.457      ;
; -3.196 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.129     ; 2.244      ;
; -3.196 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.305      ;
; -3.196 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.243      ;
; -3.192 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.453      ;
; -3.191 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.130     ; 2.452      ;
; -3.185 ; AC:ac|ACout[14]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.124     ; 2.238      ;
; -3.184 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 1.926      ;
; -3.177 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.127     ; 2.227      ;
; -3.177 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 1.920      ;
; -3.176 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.128     ; 2.225      ;
; -3.175 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.132     ; 2.434      ;
; -3.174 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.213     ; 1.916      ;
; -3.173 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.212     ; 1.916      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -1.403 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.352      ;
; -1.281 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 2.224      ;
; -1.204 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.144      ;
; -1.176 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.116      ;
; -1.153 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.093      ;
; -1.131 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.084      ;
; -1.131 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.084      ;
; -1.131 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.084      ;
; -1.131 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.084      ;
; -1.123 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 2.085      ;
; -1.123 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 2.085      ;
; -1.123 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 2.085      ;
; -1.123 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 2.085      ;
; -1.104 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.044      ;
; -1.102 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.051      ;
; -1.101 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.054      ;
; -1.101 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.054      ;
; -1.101 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.054      ;
; -1.101 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 2.054      ;
; -1.092 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.026      ;
; -1.080 ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.014      ;
; -1.072 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.006      ;
; -1.064 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 1.998      ;
; -1.057 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.005      ;
; -1.057 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.005      ;
; -1.057 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.005      ;
; -1.056 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.006      ;
; -1.049 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 2.006      ;
; -1.049 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 2.006      ;
; -1.049 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 2.006      ;
; -1.021 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.969      ;
; -1.021 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.969      ;
; -1.021 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.969      ;
; -1.019 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.963      ;
; -1.012 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 1.974      ;
; -1.008 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.957      ;
; -1.006 ; ALU:alu|alu_out[3]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.073      ; 2.066      ;
; -1.002 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 1.945      ;
; -1.002 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 1.945      ;
; -0.996 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.945      ;
; -0.993 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.943      ;
; -0.992 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.941      ;
; -0.978 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.917      ;
; -0.973 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 1.935      ;
; -0.973 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 1.935      ;
; -0.973 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 1.935      ;
; -0.973 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.025     ; 1.935      ;
; -0.966 ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.915      ;
; -0.966 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.916      ;
; -0.965 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.909      ;
; -0.961 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.910      ;
; -0.958 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.906      ;
; -0.957 ; ALU:alu|alu_out[11]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.072      ; 2.016      ;
; -0.953 ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.897      ;
; -0.951 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.901      ;
; -0.947 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.887      ;
; -0.932 ; ALU:alu|alu_out[13]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.016      ; 1.935      ;
; -0.930 ; ALU:alu|alu_out[4]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.072      ; 1.989      ;
; -0.929 ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.879      ;
; -0.929 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.878      ;
; -0.927 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.877      ;
; -0.926 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.029     ; 1.884      ;
; -0.902 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.851      ;
; -0.899 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.856      ;
; -0.899 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.856      ;
; -0.899 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.856      ;
; -0.898 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.855      ;
; -0.896 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.026     ; 1.857      ;
; -0.893 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.026     ; 1.854      ;
; -0.892 ; LCD_Driver:lcd|irst         ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.026     ; 1.853      ;
; -0.889 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.033     ; 1.843      ;
; -0.889 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.033     ; 1.843      ;
; -0.889 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.033     ; 1.843      ;
; -0.889 ; LCD_Driver:lcd|ienable      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.033     ; 1.843      ;
; -0.887 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.836      ;
; -0.887 ; ALU:alu|alu_out[15]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.024      ; 1.898      ;
; -0.887 ; ALU:alu|alu_out[0]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.072      ; 1.946      ;
; -0.881 ; ALU:alu|alu_out[17]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.026      ; 1.894      ;
; -0.879 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.828      ;
; -0.879 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.828      ;
; -0.873 ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.823      ;
; -0.866 ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.816      ;
; -0.862 ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.810      ;
; -0.859 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.816      ;
; -0.856 ; ALU:alu|alu_out[9]$latch    ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.009      ; 1.852      ;
; -0.848 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.788      ;
; -0.847 ; ALU:alu|alu_out[12]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.012      ; 1.846      ;
; -0.843 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.794      ;
; -0.842 ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.791      ;
; -0.842 ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.029     ; 1.800      ;
; -0.835 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.784      ;
; -0.835 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.784      ;
; -0.830 ; ALU:alu|alu_out[16]$latch   ; LCD_Driver:lcd|bit          ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; 0.014      ; 1.831      ;
; -0.821 ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.765      ;
; -0.820 ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.046     ; 1.761      ;
; -0.820 ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 1.763      ;
; -0.815 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.766      ;
; -0.814 ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.046     ; 1.755      ;
; -0.810 ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.030     ; 1.767      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.057 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.009      ;
; -1.011 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.963      ;
; -1.009 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.962      ;
; -0.988 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.941      ;
; -0.976 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.929      ;
; -0.972 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.925      ;
; -0.970 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.922      ;
; -0.966 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.918      ;
; -0.949 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.901      ;
; -0.939 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.892      ;
; -0.935 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.888      ;
; -0.928 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.881      ;
; -0.924 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.877      ;
; -0.923 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.875      ;
; -0.910 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.862      ;
; -0.902 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.854      ;
; -0.886 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.839      ;
; -0.879 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.831      ;
; -0.875 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.873 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.871 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.863 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.816      ;
; -0.860 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.855 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.808      ;
; -0.854 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.807      ;
; -0.853 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.853 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.851 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.801      ;
; -0.840 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.792      ;
; -0.840 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.792      ;
; -0.833 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.785      ;
; -0.828 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.780      ;
; -0.828 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.778      ;
; -0.828 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.781      ;
; -0.822 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.775      ;
; -0.817 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.767      ;
; -0.816 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.766      ;
; -0.816 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.769      ;
; -0.816 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.768      ;
; -0.814 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.766      ;
; -0.814 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.766      ;
; -0.814 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.766      ;
; -0.813 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.765      ;
; -0.813 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.765      ;
; -0.808 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.760      ;
; -0.805 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.755      ;
; -0.794 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.746      ;
; -0.787 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.739      ;
; -0.783 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.735      ;
; -0.781 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.733      ;
; -0.778 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.728      ;
; -0.777 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.729      ;
; -0.775 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.725      ;
; -0.772 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.724      ;
; -0.771 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.721      ;
; -0.770 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.722      ;
; -0.770 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.720      ;
; -0.769 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.721      ;
; -0.768 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.720      ;
; -0.767 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.719      ;
; -0.766 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.718      ;
; -0.765 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.717      ;
; -0.760 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.713      ;
; -0.759 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.709      ;
; -0.758 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.710      ;
; -0.758 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.710      ;
; -0.758 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.711      ;
; -0.757 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.710      ;
; -0.748 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.700      ;
; -0.747 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.699      ;
; -0.746 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.698      ;
; -0.746 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.698      ;
; -0.745 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.697      ;
; -0.744 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.743 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.740 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.690      ;
; -0.740 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.692      ;
; -0.738 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.690      ;
; -0.737 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.690      ;
; -0.736 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.688      ;
; -0.735 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.687      ;
; -0.734 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.686      ;
; -0.733 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.685      ;
; -0.732 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.684      ;
; -0.732 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.684      ;
; -0.732 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.683      ;
; -0.731 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.683      ;
; -0.730 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.680      ;
; -0.730 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.682      ;
; -0.729 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.682      ;
; -0.729 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.679      ;
; -0.729 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.681      ;
; -0.728 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.681      ;
; -0.728 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.680      ;
; -0.726 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.678      ;
; -0.726 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.676      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.231 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 1.409      ; 1.397      ;
; -0.146 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 1.394      ; 1.467      ;
; 0.205  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.304  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.425      ;
; 0.307  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.425      ;
; 0.307  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.425      ;
; 0.308  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.309  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.427      ;
; 0.365  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.484      ;
; 0.367  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.486      ;
; 0.368  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 1.409      ; 1.496      ;
; 0.447  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.453  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.455  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.574      ;
; 0.456  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.575      ;
; 0.457  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.575      ;
; 0.458  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.463  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.583      ;
; 0.465  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.467  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.469  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.473  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 1.394      ; 1.586      ;
; 0.510  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.511  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.513  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.516  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.517  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.638      ;
; 0.520  ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.038      ; 0.642      ;
; 0.521  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.641      ;
; 0.523  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.641      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                               ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.167 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 1.833      ; 1.875      ;
; 0.138  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 1.833      ; 1.680      ;
; 0.185  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.314      ;
; 0.195  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.316      ;
; 0.205  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.325      ;
; 0.212  ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.215      ; 0.031      ;
; 0.220  ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.207      ; 0.031      ;
; 0.220  ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.207      ; 0.031      ;
; 0.237  ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.190      ; 0.031      ;
; 0.238  ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.189      ; 0.031      ;
; 0.238  ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.189      ; 0.031      ;
; 0.239  ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.188      ; 0.031      ;
; 0.239  ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.188      ; 0.031      ;
; 0.239  ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.188      ; 0.031      ;
; 0.243  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.365      ;
; 0.243  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.365      ;
; 0.247  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.369      ;
; 0.251  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.372      ;
; 0.251  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.372      ;
; 0.253  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.374      ;
; 0.265  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.386      ;
; 0.266  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.388      ;
; 0.268  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.389      ;
; 0.288  ; ALU:alu|alu_out[17]$latch       ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.139      ; 0.031      ;
; 0.291  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.136      ; 0.031      ;
; 0.293  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.134      ; 0.031      ;
; 0.296  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.131      ; 0.031      ;
; 0.296  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.131      ; 0.031      ;
; 0.296  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.131      ; 0.031      ;
; 0.296  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.131      ; 0.031      ;
; 0.298  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.129      ; 0.031      ;
; 0.298  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.129      ; 0.031      ;
; 0.305  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.311  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.334  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.455      ;
; 0.335  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.456      ;
; 0.336  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.457      ;
; 0.337  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.458      ;
; 0.364  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.485      ;
; 0.365  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.486      ;
; 0.367  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.488      ;
; 0.367  ; ControlBlock:ctrlBlock|rMDR     ; ControlBlock:ctrlBlock|rMDR            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.489      ;
; 0.375  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[5][6]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.215      ; 0.194      ;
; 0.376  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.497      ;
; 0.376  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.497      ;
; 0.377  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.498      ;
; 0.377  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.498      ;
; 0.378  ; AC:ac|AC[8]                     ; AC:ac|ACout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.498      ;
; 0.383  ; ALU:alu|alu_out[2]$latch        ; Memory:mem|Mem[10][2]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.207      ; 0.194      ;
; 0.405  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.045      ; 0.534      ;
; 0.407  ; ALU:alu|alu_out[3]$latch        ; Memory:mem|Mem[5][3]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.190      ; 0.201      ;
; 0.412  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.532      ;
; 0.413  ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.533      ;
; 0.413  ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.533      ;
; 0.414  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.534      ;
; 0.414  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.534      ;
; 0.418  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.045      ; 0.547      ;
; 0.418  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.026      ; 0.528      ;
; 0.422  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.046      ; 0.552      ;
; 0.430  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.046      ; 0.560      ;
; 0.440  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.046      ; 0.570      ;
; 0.440  ; PC:pc|PC[9]                     ; PC:pc|PCout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.050      ; 0.574      ;
; 0.443  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.046      ; 0.573      ;
; 0.443  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.046      ; 0.573      ;
; 0.449  ; Memory:mem|DataOut[8]           ; MDR:mdr|MDR[8]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.570      ;
; 0.454  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.184 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.316 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.438      ;
; 0.414 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.536      ;
; 0.414 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.536      ;
; 0.454 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.577      ;
; 0.457 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.579      ;
; 0.462 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.584      ;
; 0.506 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.629      ;
; 0.512 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.635      ;
; 0.515 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.638      ;
; 0.517 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.640      ;
; 0.546 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.669      ;
; 0.558 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.680      ;
; 0.570 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.019     ; 0.655      ;
; 0.586 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.709      ;
; 0.589 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.711      ;
; 0.599 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.722      ;
; 0.605 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.727      ;
; 0.621 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.743      ;
; 0.625 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.748      ;
; 0.626 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.748      ;
; 0.629 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.751      ;
; 0.632 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.754      ;
; 0.637 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.759      ;
; 0.639 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.757      ;
; 0.644 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.767      ;
; 0.645 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.768      ;
; 0.645 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.768      ;
; 0.652 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 0.785      ;
; 0.653 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.775      ;
; 0.653 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.775      ;
; 0.666 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.789      ;
; 0.672 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.807      ;
; 0.675 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.810      ;
; 0.677 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.794      ;
; 0.681 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.798      ;
; 0.683 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.815      ;
; 0.684 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.029      ; 0.797      ;
; 0.684 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.012     ; 0.776      ;
; 0.689 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.821      ;
; 0.694 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.826      ;
; 0.705 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.828      ;
; 0.706 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.828      ;
; 0.707 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.824      ;
; 0.710 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.832      ;
; 0.711 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.828      ;
; 0.715 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.050      ; 0.849      ;
; 0.715 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.832      ;
; 0.717 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.834      ;
; 0.720 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.841      ;
; 0.720 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.842      ;
; 0.724 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.845      ;
; 0.724 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.846      ;
; 0.751 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.874      ;
; 0.755 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.890      ;
; 0.762 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.883      ;
; 0.765 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.888      ;
; 0.767 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.885      ;
; 0.769 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.886      ;
; 0.772 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.015     ; 0.861      ;
; 0.773 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.890      ;
; 0.774 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 0.907      ;
; 0.775 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.015     ; 0.864      ;
; 0.781 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.049      ; 0.914      ;
; 0.783 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.900      ;
; 0.784 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.912      ;
; 0.789 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.912      ;
; 0.789 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.913      ;
; 0.790 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.006     ; 0.888      ;
; 0.800 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.029      ; 0.913      ;
; 0.801 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.924      ;
; 0.802 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.937      ;
; 0.805 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.928      ;
; 0.808 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.930      ;
; 0.809 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.944      ;
; 0.809 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.931      ;
; 0.811 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.932      ;
; 0.813 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.936      ;
; 0.814 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.936      ;
; 0.817 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.938      ;
; 0.819 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.942      ;
; 0.820 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.937      ;
; 0.821 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.953      ;
; 0.822 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.954      ;
; 0.822 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 0.954      ;
; 0.830 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.951      ;
; 0.833 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 0.968      ;
; 0.841 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.969      ;
; 0.842 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.970      ;
; 0.842 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.970      ;
; 0.842 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.970      ;
; 0.844 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.972      ;
; 0.847 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.970      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.974 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.118     ; 0.876      ;
; 1.089 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.191     ; 0.918      ;
; 1.095 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.118     ; 0.997      ;
; 1.100 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.197     ; 0.923      ;
; 1.108 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.121     ; 1.007      ;
; 1.127 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.106     ; 1.041      ;
; 1.156 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.109     ; 1.067      ;
; 1.202 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.115     ; 1.107      ;
; 1.204 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.106     ; 1.118      ;
; 1.211 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.194     ; 1.037      ;
; 1.241 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.191     ; 1.070      ;
; 1.246 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.168     ; 1.098      ;
; 1.246 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.103     ; 1.163      ;
; 1.250 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.194     ; 1.076      ;
; 1.255 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.200     ; 1.075      ;
; 1.294 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.169     ; 1.145      ;
; 1.312 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.169     ; 1.163      ;
; 1.316 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.170     ; 1.166      ;
; 1.327 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.181      ;
; 1.331 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.169     ; 1.182      ;
; 1.339 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.170     ; 1.189      ;
; 1.362 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.113     ; 1.269      ;
; 1.362 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.216      ;
; 1.365 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.165     ; 1.220      ;
; 1.369 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.167     ; 1.222      ;
; 1.374 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.228      ;
; 1.392 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.121     ; 1.291      ;
; 1.410 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.118     ; 1.312      ;
; 1.430 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.123     ; 1.327      ;
; 1.437 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.108     ; 1.349      ;
; 1.438 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.120     ; 1.338      ;
; 1.442 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.113     ; 1.349      ;
; 1.451 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.167     ; 1.304      ;
; 1.456 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.111     ; 1.365      ;
; 1.469 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.110     ; 1.379      ;
; 1.530 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.110     ; 1.440      ;
; 1.556 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.069     ; 1.007      ;
; 1.567 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.067     ; 1.020      ;
; 1.599 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.009      ; 1.128      ;
; 1.625 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.043     ; 1.102      ;
; 1.630 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.082      ;
; 1.630 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.043     ; 1.107      ;
; 1.637 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.089      ;
; 1.647 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.019      ; 1.186      ;
; 1.666 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.008      ; 1.194      ;
; 1.673 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.008      ; 1.201      ;
; 1.675 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.009      ; 1.204      ;
; 1.705 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.009      ; 1.234      ;
; 1.723 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.016      ; 1.259      ;
; 1.746 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.070     ; 1.196      ;
; 1.753 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.016      ; 1.289      ;
; 1.755 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.019      ; 1.294      ;
; 1.757 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.066     ; 1.211      ;
; 1.759 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.021      ; 1.300      ;
; 1.777 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.016      ; 1.313      ;
; 1.790 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.242      ;
; 1.791 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.012      ; 1.323      ;
; 1.792 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.043     ; 1.269      ;
; 1.798 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.044     ; 1.274      ;
; 1.799 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.004      ; 1.323      ;
; 1.806 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.044     ; 1.282      ;
; 1.811 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.008      ; 1.339      ;
; 1.813 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.265      ;
; 1.813 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.265      ;
; 1.814 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.001      ; 1.335      ;
; 1.819 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.074     ; 1.265      ;
; 1.820 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.272      ;
; 1.821 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.001      ; 1.342      ;
; 1.822 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.067     ; 1.275      ;
; 1.824 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.063     ; 1.281      ;
; 1.825 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.063     ; 1.282      ;
; 1.825 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.074     ; 1.271      ;
; 1.826 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.016      ; 1.362      ;
; 1.827 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.008      ; 1.355      ;
; 1.828 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.043     ; 1.305      ;
; 1.834 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.042     ; 1.312      ;
; 1.837 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.015      ; 1.372      ;
; 1.842 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.042     ; 1.320      ;
; 1.852 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.070     ; 1.302      ;
; 1.855 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.004      ; 1.379      ;
; 1.858 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.004      ; 1.382      ;
; 1.860 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.073     ; 1.307      ;
; 1.866 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.021      ; 1.407      ;
; 1.882 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.044     ; 1.358      ;
; 1.882 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.041     ; 1.361      ;
; 1.885 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.008      ; 1.413      ;
; 1.886 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.005      ; 1.411      ;
; 1.887 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.339      ;
; 1.889 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.066     ; 1.343      ;
; 1.889 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.017      ; 1.426      ;
; 1.895 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.017      ; 1.432      ;
; 1.896 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.018      ; 1.434      ;
; 1.900 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.017      ; 1.437      ;
; 1.904 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.018      ; 1.442      ;
; 1.918 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.021      ; 1.459      ;
; 1.920 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.014      ; 1.454      ;
; 1.922 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.044     ; 1.398      ;
; 1.923 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.025      ; 1.468      ;
; 1.925 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; -0.068     ; 1.377      ;
; 1.926 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.021      ; 1.467      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 2.776 ; 3.552 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 1.733 ; 2.396 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.584 ; -1.180 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.470 ; -1.109 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.257 ; 4.369 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 4.045 ; 4.126 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 4.083 ; 4.172 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.073 ; 4.151 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.257 ; 4.369 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.091 ; 4.189 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.091 ; 4.189 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.148 ; 4.244 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.183 ; 4.289 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.075 ; 4.157 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 4.041 ; 4.110 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.239 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.343 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.935 ; 4.012 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.935 ; 4.012 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.973 ; 4.057 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 3.962 ; 4.037 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.140 ; 4.246 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 3.980 ; 4.074 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 3.980 ; 4.074 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.033 ; 4.124 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.068 ; 4.169 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 3.965 ; 4.043 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.932 ; 3.997 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.208 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.308 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+------------------------------+------------+--------+----------+---------+---------------------+
; Clock                        ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -8.012     ; -0.251 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:ctrlBlock|eALU ; -6.843     ; 0.974  ; N/A      ; N/A     ; 0.394               ;
;  clk                         ; -2.717     ; -0.231 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv10Khz:U1|clkOut       ; -3.070     ; 0.184  ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:U0|clkOut            ; -8.012     ; -0.251 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS              ; -12849.069 ; -1.081 ; 0.0      ; 0.0     ; -2606.017           ;
;  ControlBlock:ctrlBlock|eALU ; -101.411   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                         ; -86.277    ; -0.377 ; N/A      ; N/A     ; -60.017             ;
;  clkDiv10Khz:U1|clkOut       ; -64.002    ; 0.000  ; N/A      ; N/A     ; -26.000             ;
;  clkDiv:U0|clkOut            ; -12597.379 ; -0.744 ; N/A      ; N/A     ; -2520.000           ;
+------------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.768 ; 5.299 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.223 ; 3.695 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.584 ; -1.180 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.470 ; -1.109 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.959 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.609 ; 6.660 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.678 ; 6.710 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.691 ; 6.712 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.959 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.747 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.747 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.861 ; 6.873 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.851 ; 6.856 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.673 ; 6.723 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.610 ; 6.637 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 3.621 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 3.666 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.935 ; 4.012 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.935 ; 4.012 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.973 ; 4.057 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 3.962 ; 4.037 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.140 ; 4.246 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 3.980 ; 4.074 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 3.980 ; 4.074 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.033 ; 4.124 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.068 ; 4.169 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 3.965 ; 4.043 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.932 ; 3.997 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.208 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.308 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdEn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 887      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 11       ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 34816    ; 4995     ; 397      ; 272      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 2358     ; 4        ; 4        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 66       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 887      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 11       ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 34816    ; 4995     ; 397      ; 272      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 2358     ; 4        ; 4        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 66       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2515  ; 2515 ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 04 17:13:20 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv10Khz:U1|clkOut clkDiv10Khz:U1|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name ControlBlock:ctrlBlock|eALU ControlBlock:ctrlBlock|eALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.012    -12597.379 clkDiv:U0|clkOut 
    Info (332119):    -6.843      -101.411 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.070       -64.002 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.717       -86.277 clk 
Info (332146): Worst-case hold slack is -0.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.251        -0.657 clkDiv:U0|clkOut 
    Info (332119):    -0.181        -0.318 clk 
    Info (332119):     0.358         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     1.737         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.402         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.125    -11172.613 clkDiv:U0|clkOut 
    Info (332119):    -6.123       -91.265 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -2.640       -54.814 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.355       -71.171 clk 
Info (332146): Worst-case hold slack is -0.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.227        -0.744 clkDiv:U0|clkOut 
    Info (332119):    -0.194        -0.337 clk 
    Info (332119):     0.312         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     1.610         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.443         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.443     -6269.384 clkDiv:U0|clkOut 
    Info (332119):    -3.769       -54.021 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -1.403       -25.484 clkDiv10Khz:U1|clkOut 
    Info (332119):    -1.057       -25.611 clk 
Info (332146): Worst-case hold slack is -0.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.231        -0.377 clk 
    Info (332119):    -0.167        -0.167 clkDiv:U0|clkOut 
    Info (332119):     0.184         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.974         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -60.017 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.394         0.000 ControlBlock:ctrlBlock|eALU 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Sun Mar 04 17:13:30 2012
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


