<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë¥üèΩ üë©üèø‚Äçü§ù‚Äçüë©üèº üÜé Est√°ndares de dise√±o en microelectr√≥nica: ¬ød√≥nde hay realmente 7 nan√≥metros en tecnolog√≠a de 7 nm? üßëüèæ‚Äçü§ù‚Äçüßëüèæ ü¶ñ üì´</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Tecnolog√≠as microelectr√≥nicas modernas, como "Diez peque√±os indios". El costo de desarrollo y equipamiento es tan grande que con cada nuevo paso hacia...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Est√°ndares de dise√±o en microelectr√≥nica: ¬ød√≥nde hay realmente 7 nan√≥metros en tecnolog√≠a de 7 nm?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/423575/">  Tecnolog√≠as microelectr√≥nicas modernas, como "Diez peque√±os indios".  El costo de desarrollo y equipamiento es tan grande que con cada nuevo paso hacia adelante, alguien se cae.  Despu√©s de la noticia de que GlobalFoundries se neg√≥ a desarrollar 7 nm, quedaron tres de ellos: TSMC, Intel y Samsung.  ¬øY qu√© son exactamente los "est√°ndares de dise√±o" y d√≥nde est√° ese tama√±o tan apreciado de 7 nm?  ¬øY est√° √©l all√≠ en absoluto? <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/9w/0y/5z/9w0y5znav9galzxr47yeuzcjv40.jpeg"></div><br>  <i>Figura 1. Transistor Fairchild FI-100, 1964.</i> <br><br>  Los primeros transistores MOS seriales entraron al mercado en 1964 y, como los lectores sofisticados pueden ver en el dibujo, <i>casi</i> no eran diferentes de los m√°s o menos modernos, excepto por el tama√±o (mire el cable para ver la escala). <a name="habracut"></a><br><br>  ¬øPor qu√© reducir el tama√±o de los transistores?  La respuesta m√°s obvia a esta pregunta se llama la ley de Moore y establece que cada dos a√±os el n√∫mero de transistores en un chip debe duplicarse, lo que significa que las dimensiones lineales de los transistores deber√≠an disminuir en un factor de dos.  "Debe" - seg√∫n las observaciones de Gordon Moore (y algunos otros ingenieros) en los a√±os setenta.  Seg√∫n la Ley de Moore, hay muchos otros factores que componen la hoja de ruta de microelectr√≥nica de ITRS.  La formulaci√≥n m√°s simple y dura de los m√©todos para implementar la ley de Moore (tambi√©n conocida como la ley de miniaturizaci√≥n de Dennard) es que un aumento en el n√∫mero de transistores en un chip no deber√≠a conducir a un aumento en la densidad del consumo de energ√≠a, es decir, con una disminuci√≥n en el tama√±o de los transistores, el voltaje de suministro y la corriente de operaci√≥n deber√≠an reducirse proporcionalmente. <br>  La corriente a trav√©s del transistor MOS es proporcional a la relaci√≥n de su ancho a la longitud, lo que significa que podemos mantener la misma corriente, reduciendo proporcionalmente ambos par√°metros.  Adem√°s, al reducir el tama√±o del transistor, tambi√©n reducimos la capacitancia de la puerta (proporcional al producto de la longitud y el ancho del canal), haciendo que el circuito sea a√∫n m√°s r√°pido.  En general, en un circuito digital pr√°cticamente no hay raz√≥n para hacer que los transistores sean m√°s grandes que el tama√±o m√≠nimo.  A continuaci√≥n, comienzan los matices de que, en la l√≥gica, los transistores de canal p suelen ser ligeramente m√°s anchos que los de canal n para compensar la diferencia en la movilidad de los portadores de carga, y en la memoria, por el contrario, los transistores de canal n son m√°s anchos para que la memoria pueda escribirse normalmente a trav√©s de una tecla no complementaria, pero realmente matices, y globalmente, cuanto m√°s peque√±o es el tama√±o del transistor, mejor para los circuitos digitales. <br><br>  Es por eso que la longitud del canal siempre ha sido el tama√±o m√°s peque√±o en la topolog√≠a del microcircuito, y la designaci√≥n de designaci√≥n m√°s l√≥gica. <br><br>  <i>Cabe se√±alar aqu√≠ que el razonamiento anterior sobre el tama√±o no es v√°lido para circuitos anal√≥gicos.</i>  <i>Por ejemplo, en este momento en el segundo monitor de mi computadora hay un par de transistores combinados que usan tecnolog√≠a de 150 nm, 32 piezas de 8/1 micras de tama√±o.</i>  <i>Esto se hace para asegurar la identidad de estos dos transistores, a pesar de la variaci√≥n tecnol√≥gica de los par√°metros.</i>  <i>El √°rea es de importancia secundaria.</i> <br><br>  Los tecn√≥logos y top√≥logos tienen el llamado sistema lambda de tama√±os de topolog√≠a t√≠picos.  Es muy conveniente para estudiar dise√±o (y fue inventado en la Universidad de Berkeley, si no me equivoco) y transferir dise√±os de f√°brica a f√°brica.  De hecho, esta es una generalizaci√≥n de los tama√±os t√≠picos y las limitaciones tecnol√≥gicas, pero un poco √°spera, por lo que funciona exactamente en cualquier f√°brica.  En su ejemplo, es conveniente observar los tama√±os t√≠picos de los elementos en el chip.  Los principios b√°sicos del sistema lambda son muy simples: <br><br><ol><li>  Si el desplazamiento de elementos en dos m√°scaras fotolitogr√°ficas diferentes tiene consecuencias catastr√≥ficas (por ejemplo, un cortocircuito), entonces el margen de tama√±o para evitar inconsistencias debe ser de al menos dos lambdas; </li><li>  si el cambio de elementos tiene consecuencias indeseables, pero no catastr√≥ficas, el margen de tama√±o debe ser al menos una lambda; </li><li>  El tama√±o m√≠nimo permitido de las ventanas de la m√°scara de fotos es de dos lambdas. </li></ol><br>  Del tercer p√°rrafo se deduce, en particular, que lambda en tecnolog√≠as antiguas es la mitad de la norma de dise√±o (m√°s precisamente, la longitud del canal del transistor y las normas de dise√±o son dos lambdas). <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/id/tq/pi/idtqpitb-jk3ta4k6an8inn_kfq.png"></div><br>  <i>Figura 2. Un ejemplo de una topolog√≠a realizada por un sistema lambda.</i> <br><br>  El sistema lambda funcion√≥ perfectamente en los viejos est√°ndares de dise√±o, permiti√©ndole transferir convenientemente la producci√≥n de f√°brica a f√°brica, organizar proveedores de segundo chip y hacer cosas mucho m√°s √∫tiles.  Pero con el aumento de la competencia y la cantidad de transistores en un chip, las f√°bricas comenzaron a esforzarse por hacer que la topolog√≠a sea un poco m√°s compacta, por lo que ahora no puede cumplir con las reglas de dise√±o correspondientes a un sistema lambda "limpio", excepto en situaciones en las que los desarrolladores los enfatizan independientemente, teniendo en cuenta la probabilidad de producci√≥n chip en diferentes f√°bricas.  Sin embargo, a lo largo de los a√±os, la industria ha desarrollado una conexi√≥n directa "est√°ndares de dise√±o = longitud del canal del transistor", que existi√≥ con √©xito hasta que los transistores alcanzaron decenas de nan√≥metros. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3h/va/9k/3hva9kdmdz3oq28g7nmv3uqifh0.png"></div><br>  <i>Figura 3. Secci√≥n esquem√°tica del transistor.</i> <br><br>  Esta figura muestra una secci√≥n MUY simplificada de un transistor plano (plano) convencional, que muestra la diferencia entre la longitud del canal topol√≥gico (Ldrawn) y la longitud efectiva del canal (Leff).  ¬øDe d√≥nde viene la diferencia? <br><br>  Hablando de tecnolog√≠a microelectr√≥nica, la fotolitograf√≠a casi siempre se menciona, pero con mucha menos frecuencia son otras operaciones tecnol√≥gicas no menos importantes: grabado, implantaci√≥n de iones, difusi√≥n, etc.  etc.  Para nuestra conversaci√≥n con usted, un recordatorio de c√≥mo funcionan la difusi√≥n y la implantaci√≥n de iones no es superfluo. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ay/bq/rk/aybqrkelhb46dgkmdohxtpeoues.png"></div><br>  <i>Figura 4. Comparaci√≥n de difusi√≥n e implantaci√≥n de iones.</i> <br><br>  Con difusi√≥n, todo es simple.  Se toma una oblea de silicio sobre la cual se aplica de antemano (con la ayuda de la fotolitograf√≠a) un dibujo que cubre con √≥xido de silicio aquellos lugares donde no se necesita la impureza y se abren aquellos donde se necesita.  A continuaci√≥n, debe colocar la impureza gaseosa en la misma c√°mara con el cristal y calentar a una temperatura a la que la impureza comience a penetrar en el silicio.  Al ajustar la temperatura y la duraci√≥n del proceso, es posible lograr la cantidad y profundidad de impurezas deseadas. <br><br>  La desventaja obvia de la difusi√≥n es que la impureza penetra en el silicio en todas las direcciones de la misma manera, hacia abajo, en ese lado, reduciendo as√≠ la longitud efectiva del canal.  ¬°Y ahora estamos hablando de cientos de nan√≥metros!  Si bien los est√°ndares de dise√±o se midieron en decenas de micras, todo estaba bien, pero, por supuesto, este estado de cosas no pod√≠a durar mucho y la difusi√≥n se reemplaz√≥ por la implantaci√≥n de iones. <br><br>  Durante la implantaci√≥n de iones, un haz de iones de impurezas se acelera y se dirige a una oblea de silicio.  En este caso, todos los iones se mueven en una direcci√≥n, lo que pr√°cticamente elimina su propagaci√≥n hacia los lados.  En teor√≠a, por supuesto.  Sin embargo, en la pr√°ctica, los iones se separan un poco, aunque a distancias mucho m√°s cortas que durante la difusi√≥n. <br><br>  Sin embargo, si volvemos al patr√≥n del transistor, veremos que la diferencia entre la longitud del canal topol√≥gica y efectiva comienza precisamente debido a este peque√±o desplazamiento.  Ella, en principio, podr√≠a ser descuidada, pero no es la √∫nica raz√≥n de la diferencia.  Todav√≠a hay efectos de canal corto.  Hay cinco de ellos, y de varias maneras cambian los par√°metros del transistor si la longitud del canal se acerca a varias restricciones f√≠sicas.  No los describir√© a todos, me detendr√© en lo m√°s relevante para nosotros: DIBL (reducci√≥n de la barrera inducida por drenaje, disminuci√≥n inducida por drenaje en la barrera potencial). <br><br>  Para ingresar al sumidero, un electr√≥n (o agujero) debe superar la barrera potencial de la uni√≥n pn del sumidero.  El voltaje de la puerta reduce esta barrera, controlando as√≠ la corriente a trav√©s del transistor, y queremos que el voltaje de la puerta sea el √∫nico voltaje de control.  Desafortunadamente, si el canal del transistor es demasiado corto, la uni√≥n pn de drenaje comienza a influir en el transistor, lo que, en primer lugar, reduce el voltaje de poro (ver la figura a continuaci√≥n), y en segundo lugar, el voltaje a trav√©s del transistor comienza a afectar no solo el voltaje de la puerta , pero tambi√©n en el drenaje, porque el grosor de la uni√≥n pn del drenaje aumenta en proporci√≥n al voltaje en el drenaje y, en consecuencia, acorta el canal. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/3de/b25/a6e/3deb25a6efa7af1eed64af8fe529de07.png"></div><br>  <i>Figura 5. Efecto de reducci√≥n de barrera inducida por drenaje (DIBL).</i> <i><br></i>  <i>Fuente - Wikipedia.</i> <br><br>  Adem√°s, una disminuci√≥n en la longitud del canal lleva al hecho de que los portadores de carga comienzan a pasar libremente de la fuente al desag√ºe, evitando el canal y generando una corriente de fuga (mala corriente en la figura a continuaci√≥n), que tambi√©n es consumo de energ√≠a est√°tica, cuya ausencia fue una de las razones importantes para el √©xito temprano de CMOS -tecnolog√≠as, m√°s bien inhibitorias en comparaci√≥n con los competidores bipolares de la √©poca.  De hecho, cada transistor en la tecnolog√≠a moderna tiene una resistencia paralela, cuyo valor es cuanto menor es la longitud del canal. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v4/o_/zy/v4o_zy0wzajt7bdrbsrsnjaudvo.png"></div><br>  <i>Figura 6. El aumento en el consumo est√°tico debido a fugas en las tecnolog√≠as de canales cortos.</i> <i><br></i>  <i>Fuente - Sinopsis.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg"></div><br>  <i>Figura 7. La proporci√≥n del consumo de energ√≠a est√°tica de los microprocesadores en diferentes est√°ndares de dise√±o.</i> <i><br><br></i>  <i>Fuente - B. Dieny et.</i>  <i>al., "Efecto de transferencia de esp√≠n y su uso en componentes espintr√≥nicos", International Journal of Nanotechnology, 2010</i> <br><br>  Ahora, como puede ver en la figura anterior, el consumo est√°tico excede significativamente el din√°mico y es un obst√°culo importante para crear circuitos de baja potencia, por ejemplo, para dispositivos electr√≥nicos port√°tiles e Internet de las cosas.  En realidad, aproximadamente en el momento en que esto se convirti√≥ en un problema importante, comenz√≥ la comercializaci√≥n de muhlezh con est√°ndares de dise√±o, porque el progreso en la litograf√≠a comenz√≥ a superar el progreso en la f√≠sica. <br><br>  Para combatir los efectos indeseables del canal corto en los est√°ndares de dise√±o de 800-32 nan√≥metros, se inventaron muchas soluciones tecnol√≥gicas diferentes, y no las describir√© todas, de lo contrario el art√≠culo crecer√° a tama√±os muy indecentes, pero con cada nuevo paso tuve que introducir nuevas soluciones - adicionales dopaje de √°reas adyacentes a uniones pn, dopado en profundidad para evitar fugas, transformaci√≥n local de silicio en transistores en silicio-germanio ... No se hizo un solo paso para reducir el tama√±o de los transistores.  oh asi <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png"></div><br>  <i>Figura 8. La longitud efectiva del canal en tecnolog√≠as de 90 nm y 32 nm.</i>  <i>Los transistores se disparan a la misma escala.</i>  <i>Los semic√≠rculos en las figuras son una forma de emparejamiento d√©bil adicional de drenajes (LDD, drenaje ligeramente dopado), hecho para reducir el ancho de las uniones pn.</i> <i><br><br></i>  <i>Fuente - Sinopsis.</i> <br><br>  Los tama√±os de metalizaci√≥n t√≠picos y las distancias entre elementos durante la transici√≥n de 90 nm a aproximadamente 28 nm disminuyeron en proporci√≥n a una disminuci√≥n en el c√≥digo de dise√±o, es decir, el tama√±o t√≠pico de la pr√≥xima generaci√≥n fue 0.7 del anterior (de modo que, seg√∫n la ley de Moore, para obtener una reducci√≥n de dos veces en el √°rea).  Al mismo tiempo, la longitud del canal disminuy√≥ en el mejor de los casos a 0.9 de la generaci√≥n anterior, y la longitud efectiva del canal pr√°cticamente no cambi√≥ en absoluto.  Se ve claramente en la figura anterior que las dimensiones lineales de los transistores no cambiaron tres veces en absoluto de 90 nm a 32 nm, y todos los juegos de los tecn√≥logos se centraron en reducir la superposici√≥n del obturador y las √°reas dopadas, as√≠ como alrededor del control de fugas est√°ticas, que no se permitieron. El canal es m√°s corto. <br><br>  Como resultado, dos cosas quedaron claras: <br><br><ol><li>  ir por debajo de 25-20 nm sin un avance tecnol√≥gico no funciona; </li><li>  Se ha vuelto cada vez m√°s dif√≠cil para los vendedores pintar una imagen del progreso de la tecnolog√≠a con la ley de Moore. </li></ol><br>  <i>La ley de Moore es generalmente un tema controvertido, porque no es una ley de la naturaleza, sino una observaci√≥n emp√≠rica de algunos hechos de la historia de una empresa en particular, extrapolada al progreso futuro de toda la industria.</i>  <i>En realidad, la popularidad de la ley de Moore est√° indisolublemente ligada a los especialistas en marketing de Intel, quienes la convirtieron en su bandera y, de hecho, impulsaron a la industria hacia adelante durante muchos a√±os, oblig√°ndola a cumplir con la ley de Moore donde, quiz√°s, valdr√≠a la pena esperar un poco.</i> <br><br>  ¬øCu√°l es la forma en que los vendedores descubrieron la situaci√≥n?  Muy elegante <br><br>  La longitud del canal del transistor es buena, pero ¬øc√≥mo puede estimar la ganancia en el √°rea a partir de √©l, lo que da la transici√≥n a nuevos est√°ndares de dise√±o?  Hace bastante tiempo, la industria usaba el √°rea de una celda de memoria de seis transistores, el bloque de construcci√≥n de microprocesador m√°s popular.  Son estas celdas que generalmente consisten en una memoria cach√© y un archivo de registro que pueden ocupar medio cristal, y es por eso que el esquema y la topolog√≠a de una celda de seis transistores siempre se lamen cuidadosamente hasta el l√≠mite (a menudo personas especiales que hacen esto), por lo que esta es una muy buena medida Densidad de embalaje. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/da/6q/aq/da6qaqikedlois8-bb-n1norcpa.png"></div><br>  <i>Figura 9. Esquema de una celda de memoria est√°tica de seis transistores.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/g-/fd/ut/g-fdutt-oiypc_wexthqy3gaasq.jpeg"></div><br>  <i>Figura 10. Diferentes opciones de topolog√≠a para una celda de memoria est√°tica de seis transistores.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Fuente</a> - G. Apostolidis et.</i>  <i>al., "Dise√±o y simulaci√≥n de arquitecturas de c√©lulas SRAM 6T en tecnolog√≠a de 32 nm", Journal of Engineering Science and Technology Review, 2016</i> <br><br>  Por lo tanto, durante mucho tiempo en las descripciones de las tecnolog√≠as, el n√∫mero de est√°ndares de dise√±o estuvo acompa√±ado por la segunda figura: el √°rea de la celda de memoria, que, en teor√≠a, deber√≠a derivarse de la longitud del canal.  Y luego hubo una interesante sustituci√≥n de conceptos.  En un momento en que el escalado directo dej√≥ de funcionar y la longitud del canal dej√≥ de disminuir cada dos a√±os de acuerdo con la ley de Moore, ¬°los especialistas en marketing adivinaron que era posible no derivar el √°rea de la celda de memoria de las normas de dise√±o, sino deducir el n√∫mero de normas de dise√±o del √°rea de la celda de memoria! <br><br>  Es decir, naturalmente ‚Äúantes ten√≠amos una longitud de canal de 65 nm y un √°rea de celda de memoria de X, y ahora la longitud del canal es de 54 nm, pero exprimimos la metalizaci√≥n, y ahora el √°rea de celda se ha convertido en X / 5, que corresponde aproximadamente a una transici√≥n de 65 a 28 nm.  Entonces, ¬øpodemos decirle a todos que tenemos est√°ndares de dise√±o de 28 nm y que no le diremos a nadie sobre la longitud del canal de 54 nm?  Para ser justos, la "metalizaci√≥n punzante" tambi√©n es un logro importante, y durante alg√∫n tiempo despu√©s del comienzo de los problemas con la miniaturizaci√≥n de los propios transistores, el ancho m√≠nimo de metalizaci√≥n, el tama√±o del contacto con el transistor o alguna otra figura en la topolog√≠a correspondi√≥ con los est√°ndares de dise√±o establecidos.  Pero luego los bailes comenzaron con los transistores FinFET, en los que las dimensiones clave no ten√≠an nada que ver con la resoluci√≥n de la litograf√≠a, las tasas de miniaturizaci√≥n de los transistores y todo lo dem√°s finalmente divergieron, y el √°rea de la celda de memoria sigui√≥ siendo la √∫nica figura normal, sobre la base de la cual ahora se nos informa sobre "10", " 7 "y" 5 "nan√≥metros. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/hw/tf/fo/hwtffoedcyhaxm0kyg0q_qew6oq.jpeg"></div><br>  <i>Figura 11. Comparaci√≥n de las tecnolog√≠as Intel 14 nm y 10 nm.</i> <i><br></i>  <i>Fuente: Intel.</i> <br><br>  Aqu√≠ hay un gran ejemplo de esta "nueva escala".  Se nos muestra c√≥mo han cambiado los tama√±os caracter√≠sticos en la celda de memoria.  ¬°Muchos par√°metros, pero ni una palabra sobre la longitud y el ancho del canal del transistor! <br><br>  ¬øC√≥mo resolvieron el problema de la imposibilidad de reducir la longitud del canal y controlar la p√©rdida de tecnolog√≠a? <br><br>  Encontraron dos formas.  El primero est√° en la frente: si la causa de las fugas es una gran profundidad de implantaci√≥n, reduzcamosla, preferiblemente radicalmente.  La tecnolog√≠a de silicio en un aislador (SIC) se conoce desde hace mucho tiempo (y se ha utilizado activamente durante todos estos a√±os, por ejemplo, en procesadores AMD de 130-32 nm, procesador de decodificador Sony Playstation 3 de 90 nm, as√≠ como en radiofrecuencia, potencia o electr√≥nica espacial), pero Con una disminuci√≥n en los est√°ndares de dise√±o, tuvo un segundo viento. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/di/60/e9/di60e99py_kfghxaxb8no85yng0.jpeg"></div><br>  <i>Figura 12. Comparaci√≥n de los transistores realizados con tecnolog√≠as volum√©tricas convencionales y FDSOI (SOI totalmente agotado).</i> <i><br></i>  <i>Fuente - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">ST Microelectronics</a> .</i> <br><br>  Como puede ver, la idea es m√°s que elegante: ¬°el √≥xido se encuentra debajo de una capa activa muy delgada, eliminando la corriente de fuga da√±ina en la vid!  Al mismo tiempo, debido a una disminuci√≥n en la capacidad de las uniones pn (se eliminaron cuatro de los cinco lados del cubo de drenaje), la velocidad aumenta y el consumo de energ√≠a disminuye.  Es por eso que ahora la tecnolog√≠a FDSOI 28-22-20 nm se anuncia activamente como una plataforma para Internet de microchips de cosas: el consumo se reduce realmente varias veces, si no por un orden de magnitud.  Y, sin embargo, este enfoque permite en el futuro escalar el transistor plano convencional a un nivel de 14-16 nm, que la tecnolog√≠a volum√©trica ya no permitir√°. <br><br>  Sin embargo, FDSOI no cae especialmente por debajo de 14 nm, y la tecnolog√≠a tambi√©n tiene otros problemas (por ejemplo, el terrible alto costo de los sustratos SOI), en relaci√≥n con los cuales la industria lleg√≥ a otra soluci√≥n: los transistores FinFET.  La idea de un transistor FinFET tambi√©n es bastante elegante.  ¬øQueremos que la mayor parte del espacio entre el drenaje y la fuente sea controlada por el obturador?  ¬°As√≠ que rodeemos este espacio con un obturador en todos los lados!  Bueno, no todos, tres ser√°n suficientes. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/l8/fg/vt/l8fgvtnmpsxxsuiziu2cubn49e8.jpeg"></div><br>  <i>Figura 13. Estructura FinFET.</i> <i><br></i>  <i>Fuente: A. Tahrim et.al., "Dise√±o y an√°lisis de rendimiento de c√©lulas de sumador completo FinFET de 1 bit para la regi√≥n del umbral inferior a la tecnolog√≠a de proceso de 16 nm", Journal of Nanomaterials, 2015</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/zi/s6/pv/zis6pvbn8ang4zfeiq3wqhxtkfa.jpeg"></div><br>  <i>Figura 14. Comparaci√≥n del consumo de energ√≠a de diferentes opciones de sumador realizadas en transistores planos y en FinFET.</i> <i><br></i>  <i>Fuente: A. Tahrim et.al., "Dise√±o y an√°lisis de rendimiento de c√©lulas de sumador completo FinFET de 1 bit para la regi√≥n del umbral inferior a la tecnolog√≠a de proceso de 16 nm", Journal of Nanomaterials, 2015</i> <br><br>  En FinFET, el canal no es plano y est√° ubicado directamente debajo de la superficie del sustrato, sino que forma una aleta vertical (Fin es la aleta), que sobresale por encima de la superficie y est√° rodeada por un obturador en tres lados.  Por lo tanto, todo el espacio entre el drenaje y la fuente est√° controlado por un obturador, y las fugas est√°ticas se reducen considerablemente.  Los primeros FinFET que se produjeron en serie fueron Intel con est√°ndares de dise√±o de 22 nm, el resto fueron retirados por otros fabricantes importantes, incluido un apologista de KNI como Global Foundries (ex AMD). <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La verticalidad del canal en FinFET, entre otras cosas, le permite ahorrar en el √°rea de la celda, porque FinFET con un canal ancho es bastante estrecho en proyecci√≥n, y esto, a su vez, ayud√≥ nuevamente a los especialistas en marketing con sus historias sobre el √°rea de la celda de memoria y su doble disminuci√≥n con cada nueva paso "est√°ndares de dise√±o", ya no est√° vinculado a las dimensiones f√≠sicas del transistor.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/8v/m5/4q/8vm54q0igy8wk3h3fp9ym8qkdim.jpeg"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 15. Topolog√≠as de diferentes opciones para celdas de memoria (5T-9T) en tecnolog√≠a con FinFET. Fuente - M. Ansari et. al., "Una celda SRAM 7T de umbral cercano con altos m√°rgenes de escritura y lectura y bajo tiempo de escritura para tecnolog√≠as FinFET de menos de 20 nm", VLSI Journal on Integration, Volumen 50, junio de 2015.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Aqu√≠ hay ejemplos de diferentes opciones para celdas de memoria en la tecnolog√≠a con FinFET. ¬øVes c√≥mo el ancho geom√©trico del canal es mucho m√°s peque√±o que la longitud? Tambi√©n puede ver que, a pesar de todas las perturbaciones, el sistema lambda entre los top√≥logos todav√≠a se usa para estimaciones cuantitativas. ¬øY qu√© hay de los n√∫meros absolutos?</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/sz/kq/ue/szkquevxnndybtez1cx8nawvk5m.png"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 16. Algunos tama√±os de transistores en tecnolog√≠as de 14-16 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fuente: actas de la conferencia ConFab 2016.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Como se puede ver en la figura, la longitud del canal topol√≥gico en las tecnolog√≠as FinFET de 16 nm es a√∫n mayor que 20-25 nm, que se mencionaron anteriormente. Y esto es l√≥gico, porque la f√≠sica no puede ser enga√±ada. Pero otra conclusi√≥n m√°s interesante se puede extraer de la misma figura: si se mira de cerca, queda claro que el tama√±o m√≠nimo disponible en los transistores no es la longitud del canal, sino el ancho de la aleta. Y aqu√≠ nos espera un descubrimiento divertido: el ancho de la aleta en la tecnolog√≠a de proceso Intel de 16 nm es (¬°tambor!) OCHO nan√≥metros. </font></font><br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 17. Dimensiones de la aleta en la tecnolog√≠a de proceso Intel de 14 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fuente - </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">wikichip.org</font></font></a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Como puede ver, aqu√≠ los especialistas en marketing, vinculados al tama√±o de la celda de memoria, se enga√±aron a s√≠ mismos y ahora se ven obligados a expresar la cifra m√°s de lo que podr√≠an. De hecho, por supuesto, en condiciones de un cambio fundamental en la estructura del transistor y la expectativa de los usuarios de escuchar alg√∫n tipo de m√©trica, el uso de una m√©trica que refleje la densidad de empaque fue probablemente la √∫nica decisi√≥n correcta, y los vendedores en √∫ltima instancia ten√≠an raz√≥n, aunque esto a veces conduce a situaciones divertidas cuando los mismos est√°ndares de dise√±o en diferentes compa√±√≠as se llaman de manera diferente. Por ejemplo, al leer las noticias de que TSMC ya lanz√≥ 7 nm e Intel est√° demorando nuevamente el inicio de la producci√≥n de 10 nm, vale la pena recordar que TSMC de 7 nm y Intel de 10 nm son en realidad los mismos est√°ndares de dise√±o en t√©rminos de y densidad de empaque, y el tama√±o de los transistores individuales.</font></font><br><br>  Que sigue<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">De hecho, nadie lo sabe. La ley de Moore se ha agotado hace bastante tiempo, y si hace diez a√±os la respuesta a la pregunta "¬øqu√© sigue?" podr√≠a encontrarse en los informes de los centros de investigaci√≥n, ahora se escucha cada vez m√°s que los desarrollos prometedores deben abandonarse, ya que resultan ser excesivamente dif√≠ciles de implementar. Esto ya ha sucedido con las obleas con un di√°metro de 450 mil√≠metros, esto es en parte el caso de la litograf√≠a EUV (que los cient√≠ficos sol√≠an recorrer durante veinte a√±os), y esto probablemente suceder√° con los transistores en grafeno y nanotubos de carbono. Se necesita otro avance tecnol√≥gico, pero el camino hacia √©l, lamentablemente, a√∫n no es visible. Lleg√≥ al punto en que el nuevo director de TSMC Mark Liu </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">llam√≥</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La direcci√≥n m√°s prometedora en el desarrollo de la tecnolog√≠a microelectr√≥nica no es la reducci√≥n del tama√±o de los transistores, sino la integraci√≥n 3D. </font><font style="vertical-align: inherit;">La integraci√≥n 3D "verdadera", en lugar de </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">combinar varios chips en un paquete,</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ser√° un gran hito en el desarrollo de la microelectr√≥nica, pero la ley de Moore como la ley de reducir el tama√±o de los transistores parece haber muerto por completo.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es423575/">https://habr.com/ru/post/es423575/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es423565/index.html">Gamepad de Sega Mega Drive y Raspberry Pi Parte 1 (preparatoria y de tres botones)</a></li>
<li><a href="../es423567/index.html">Una vez m√°s sobre inteligencia artificial</a></li>
<li><a href="../es423569/index.html">Definimos de manera simple y precisa el lenguaje de los mensajes.</a></li>
<li><a href="../es423571/index.html">Todo tipo de cosas en MetaPost</a></li>
<li><a href="../es423573/index.html">La sincronicidad es un mito.</a></li>
<li><a href="../es423577/index.html">Creando un juego de l√≥gica para una plataforma de juego</a></li>
<li><a href="../es423579/index.html">Servicios en la nube para WebGL? No gracias</a></li>
<li><a href="../es423583/index.html">Conseguir accidentes a trav√©s de NotificationIRP en OSS</a></li>
<li><a href="../es423585/index.html">Live: CI / CD en iOS y Android</a></li>
<li><a href="../es423587/index.html">Construyendo el cl√∫ster InnoDB desde mysql 5.7 en centos 7</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>