headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
Rapidus、試作は25年7月以降　性能に自信も「楽観できない」（EE Times Japan）,https://news.yahoo.co.jp/articles/4c106f56a43a7ea4faf49713537de0a9fa327bae,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250403-00000068-it_eetimes-000-1-view.jpg?exp=10800,2025-04-03T11:30:12+09:00,2025-04-03T11:30:12+09:00,EE Times Japan,it_eetimes,EE Times Japan,1540,"Rapidusの進捗と計画［クリックで拡大］ 出所：Rapidus
Rapidusは2025年4月1日、2025年度の新エネルギー・産業技術総合開発機構（NEDO）の研究開発事業の計画／予算承認を受けたと発表した。
「2nm世代半導体のチップレットパッケージ設計・製造技術開発」開発内容［クリックで拡大］ 出所：Rapidus
Rapidusは同日、同事業についての会見を実施し、登壇したRapidus 社長兼CEOの小池淳義氏がプロジェクトの進捗と今後の計画について説明した。
2nmパイロットラインの立ち上げを開始
Rapidusが承認を受けたのは、NEDOの「ポスト5G情報通信システム基板強化研究開発事業／先端半導体製造技術の開発（委託）」における「日米連携に基づく2nm世代半導体の集積化技術と短TAT製造技術の研究開発」および「2nm世代半導体のチップレットパッケージ設計・製造技術開発」だ。

　1つ目の「日米連携に基づく2nm世代半導体の集積化技術と短TAT製造技術の研究開発」は、2022年11月に採択された半導体前工程に関するプロジェクトだ。このプロジェクトに基づき、Rapidusは開発製造拠点「IIM」（北海道千歳市）の建設やIBMへのエンジニア派遣を行ってきた。

　2024年12月には、極端紫外線（EUV）露光装置の搬入も行った。小池氏は「非常に大きな装置なので、装置を分割し、ジャンボジェット機を3機使って搬入した」と述べた。

　Rapidusは「2025年4月1日からパイロットラインの立ち上げを開始する」と発表した。小池氏によるとパイロットラインの立ち上げ開始とは、必要な装置搬入が完了し、条件出しを始められる状況にあることを指すという。実際にテストチップが確認できるのは、2025年7月中旬以降になる見込みだ。

　小池氏はパイロットラインの立ち上げ状況について「性能に自信はあるが、まだ『1合目』で、決して楽観はできない。緊張感を持って進めていく段階だ」と述べた。

　先行顧客向けのPDK（Process Design Kit）リリースも開始する。小池氏は「PDKをリリースし、試作を開始できる環境を整えることはことしの大きなテーマでもある」とした。

　小池氏は量産に向けて「歩留まりや信頼性の確保が今後の大きな課題になる」と述べた。
後工程は国内外との連携で27年以降量産を目指す
2つ目の「2nm世代半導体のチップレットパッケージ設計・製造技術開発」は、2024年3月に採択された半導体後工程に関するプロジェクトだ。2024～2025年度に取り組む開発内容は、2nm世代半導体を含む2.x次元（2.xD）および3次元（3D）パッケージの製造技術開発と、アプリケーションごとに最適な高効率／高性能チップレットパッケージの設計およびテスト技術開発だ。

　後工程分野の開発は、国内外の機関と連携して進めることも特徴だ。国内では産業総合研究所や東京大学などと協力するほか、IIMに隣接するセイコーエプソン千歳事業所の一部を活用してパイロット段階の研究開発を進める。国外では米国のIBMにエンジニアを派遣するほか、ドイツのFraunhoferと再配線層（RDL）インターポーザの開発で協力し、シンガポールの研究機関であるA*STAR IMEともダイツーウエハー（D2W）やチップレットの技術調査で連携する。

　同プロジェクトは、2025年後半に装置の導入などを始め、2027年後半～2028年前半に量産開始を目指す。量産開始時の人員規模は、Rapidus従業員だけで1000～2000人規模となる見込みだ。
EE Times Japan",[],[]
Ir添加で磁気特性が改善する理由を解明　次世代デバイス開発に期待（EE Times Japan）,https://news.yahoo.co.jp/articles/1bae6e77366cb015d2cdc9247aa5c853f4a9a210,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250403-00000071-it_eetimes-000-1-view.jpg?exp=10800,2025-04-03T10:35:21+09:00,2025-04-03T10:35:21+09:00,EE Times Japan,it_eetimes,EE Times Japan,1143,"（写真：EE Times Japan）
Ir添加によってFeとCoの軌道磁気モーメントを増強

　東京理科大学や物質・材料研究機構、高輝度光科学研究センター、兵庫県立大学らの共同研究グループは2025年3月、鉄‐コバルト‐イリジウム（Fe-Co-Ir）合金が有する優れた磁気特性のメカニズムについて解明したと発表した。今回の成果は、高効率モーターや磁気センサーなど次世代のデバイス開発につながるとみている。
研究の概要［クリックで拡大］ 出所：東京理科大学他
磁性材料は記録装置や高効率モーター、精密磁気センサーをはじめ、さまざまな機器に利用されている。こうした中で、FeCo合金にIrを添加すると、優れた磁気特性を示すことは既に知られていた。ところが、その特性の起源までは明らかにされていなかったという。

　研究グループは今回、Fe-Co-Ir合金に着目し、優れた磁気特性を引き起こすメカニズムを解明することにした。実験では、室温アルゴン雰囲気化で、MgO基板上に膜厚30nmの均一な層を形成。成膜後に真空中でポストアニール処理を行った。さらに、Fe-Co-Ir層の酸化を防ぐため、上部に2nmのルテニウム（Ru）層を設けた。この合金膜は、幅7mmの範囲でFe75.4Co24.6から（Fe76.1Co23.9）89.0Ir11.0までの組成傾斜を有していることが確認された。

　作製した合金膜について、軟X線と硬X線を用いたX線磁気円二色性（XMCD）測定により、磁気特性に与えるIr添加の影響を元素ごとに調べた。作製した合金膜の「スピン磁気モーメント」と「軌道磁気モーメント」について、Fe75Co25と比較したところ、Feではそれぞれ1.07倍と1.44倍、Coでは1.18倍と1.12倍となった。このことから、Irを添加したことで「FeとCoの軌道磁気モーメントが増強される」ことや、「軌道磁気モーメントの寄与がスピン磁気モーメントを上回る」ことが分かった。

　また、汎関数理論計算により、Ir添加が電子の局在化を促進し、スピン軌道相互作用を増大させることも明らかにした。特に、Irの5d電子と、FeおよびCoの3d電子との相互作用が主な要因であることを確認した。

　今回の研究成果は、東京理科大学研究推進機構総合研究院の山崎貴大助教と同大学大学院先進工学研究科マテリアル創成工学専攻の河崎崇広氏（2024年度修士課程2年）、同大学先進工学部マテリアル創成工学科の小嗣真人教授、物質・材料研究機構の岩崎悠真主任研究員、桜庭裕弥グループリーダー、高輝度光科学研究センターの河村直己主幹研究員、兵庫県立大学の大河内拓雄教授らによるものである。
EE Times Japan",[],[]
TSMCが2nm量産へ前進　競合引き離す（EE Times Japan）,https://news.yahoo.co.jp/articles/a4f290b9490ff17aa149a1a47fa4ceb34dd2a348,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250403-00000070-it_eetimes-000-1-view.jpg?exp=10800,2025-04-03T10:34:55+09:00,2025-04-03T10:34:55+09:00,EE Times Japan,it_eetimes,EE Times Japan,2466,"（写真：EE Times Japan）
TSMCは、国際会議「IEDM（International Electron Devices Meeting）2024」（2024年12月7～11日／米国カリフォルニア州サンフランシスコ）において、2nm世代の半導体製造プロセス技術について論文を発表し、ナノシートトランジスタと裏面電源供給における進展を強調した。この次世代ノード「N2」は、ナノシートGAA（Gate-All-Around）トランジスタを採用することにより、既存の3nmプロセスで使われているFinFETベースのアーキテクチャと比べて著しい進歩を遂げている。

　既存のFinET技術では、垂直なシリコンフィンがトランジスタの中心に形成されている。一方、ナノシートやGAAトランジスタは、このフィンを薄いリボン状のシリコン層のスタックに置き換える。このような構造的変化により、デバイス内の電流の制御を強化できるだけでなく、ナノシートの幅を変更することで異なる性能要件に対応するなど、エンジニアに高い柔軟性を提供することもできる。

　TSMCの2nmプロセスの主な特徴は以下の通りだ。

・ナノシートトランジスタ：TSMCの2nmノードは、ナノシートを採用することで、電力効率／性能の向上を実現する
・トランジスタ密度の向上：2nmのトランジスタ密度は、前世代プロセスである3nmと比べて1.15倍向上している
・性能向上：IEEE Spectrumなどによれば、2nm技術は3nmノードと比較すると、同じ電力レベルでは性能が10～15％向上し、同じ性能レベルでは消費電力量を25～30％削減できるという
TSMC、N2量産へ前進
TSMCの2nmの歩留まりは、TF International SecuritiesのアナリストであるMing-Chi Kuo氏が2024年12月に示唆していた60～70％を大きく上回るとみられ、2025年には量産が予定されている。TSMCの2nmウエハー生産能力は、2025年末までに月産5万枚に達し、さらに2026年末までには合計で月産12万～13万枚を実現できる見込みだという。

　TSMCは、台湾新竹県にある宝山工場（Fab 20）で2nm（2N）パイロット生産ラインを立ち上げ、高まる需要に対応すべく高雄工場の拡張を進めている。この宝山／高雄の2nm工場は、フル生産で月産8万枚を製造可能であり、2nmの初期需要に対応できる見込みだ。

　TSMCのロードマップによると、2025年後半には量産を開始し、2026年には大規模生産に入る予定だという。潜在的なライバルであるSamsung Electronics（以下、Samsung）とIntelの歩留まりは20～30％程度とみられ、TSMCに6カ月以上の後れを取っていることから、顧客が調達をためらう要因となるだろう。

　AppleのAシリーズプロセッサやNVIDIAのGPUなど、アーリーアダプターたちは、N2をフラッグシップ製品に採用するとみられる。N2ノードは、その効率性というメリットにより、電力使用量の低減や電池寿命の延長を実現することで、モバイルデバイスも支援できるだろう。
2nm世代における競合各社の状況は
現在、グローバルファウンドリー市場において7nm以降のプロセスノードを積極的に推進している企業は、TSMCとSamsung、Intelの3社のみである。IntelとSamsungはいずれも、独自技術の開発を進めており、2nmノードをめぐる競争が激化している。

Intelの20A／18A

　Intelの「Intel 20A」ノード（2nmに相当）と「Intel 18A」ノードは、裏面電源供給でGAAトランジスタを採用する。しかし、TSMCのN2は、より高いトランジスタ密度を提供する。Intelの暫定共同CEOを務めていたMichelle Johnston Holthaus氏は、「CES 2025」（米国ネバダ州ラスベガス、2025年1月7～10日）において、同社初となるIntel 18 Aプロセスチップである「Panther Lake」プロセッサを披露し、2025年後半には量産を開始すると発表した。

Samsungの2nm（SF2）

　Samsungの2nm技術「SF2」は、GAAトランジスタを採用している。同社は2022年6月、GAAを適用した3nmの初期生産を開始したと発表した。韓国の報告によれば、SF2プロセスは予想を上回る初期歩留まりを達成したという。

　同社の次世代プロセッサ「Exynos 2600」の試作は、30％の歩留まりを達成した。歩留まりの改善が順調に進めば、2025年第4四半期に量産が開始され、TSMCのN2プロセスと直接競合することになるだろう。
それでも課題はある
TSMCの2nm技術は進歩を遂げているが、いくつかの課題に直面している。

　2nmノードは、極端紫外線（EUV）リソグラフィに大きく依存していて、欠陥を低減する上で緻密な制御が求められる。TSMCはEUVプロセスを改善してきたが、依然としてスケーリングが課題となっている。裏面電源供給は効率性を高められるが、製造の複雑さが上昇する。

　TSMCは、2nmの量産に向けた準備を進める中で、既にポスト2nmの改善も計画しており、オングストローム時代の先駆けとなっている。最初のポスト2nmノードとなる「A16」は、次世代ナノシートトランジスタと「Super PowerRail（SPR）」アーキテクチャを採用し、計算性能とエネルギー効率のさらなる向上を実現する見込みだ。TSMCによれば、A16はAIおよびHPC（High Performance Computing）用チップに、特に適しているという。

※米国EE Timesの記事を翻訳、編集しました。
EE Times Japan",[],[]
