// vi:syntax=verilog
//
// {val3,val2,val1,val0,mod3,mod2,mod1,mod0,1'b0,lru2,lru1,lru0}
//
// ---------------------------------------------------------------------------
//                     index invalid val    mod    lru 
//                           way
// ---------------------------------------------------------------------------
@0000 1110_0111_0010 //   0   0       1110   0111   010
      1101_0110_0100 //   1   1       1101   0110   100
      1011_0110_0000 //   2   2       1011   0110   000
      0111_1111_0011 //   3   3       0111   1111   011
      0111_1111_0000 //   4   3       0111   1111   000
      1101_0010_0000 //   5   -       1111   0010   000
      1000_0100_0010 //   6   2       1011   0100   010
      0101_1110_0001 //   7   1       0101   1110   001
      1100_0010_0111 //   8   -       1100   0010   111
      1110_1001_0101 //   9   0       1110   1001   101
      1101_1111_0010 //  10   -       1101   1111   010
      1011_1111_0001 //  11   1       1011   1111   001
      0111_1111_0010 //  12   2       0111   1111   010
      1011_1111_0110 //  13   2       1011   1111   110
      0101_1111_0011 //  14   3       0101   1111   011
      1011_1111_0000 //  15   2       1011   1111   000

      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
