# ğŸ“‚ Ãndice de Arquivos do Projeto

## ğŸ· Controlador de Linha de Vinhos - Estrutura Completa

---

## ğŸ“Š VisÃ£o Geral

```
Total de Arquivos: 16
â”œâ”€â”€ MÃ³dulos Verilog: 10 (.v)
â”œâ”€â”€ DocumentaÃ§Ã£o: 4 (.md)
â””â”€â”€ ReferÃªncias: 2 (.pdf)
```

---

## ğŸ”§ MÃ“DULOS VERILOG (10 arquivos)

### ğŸ›ï¸ MÃ³dulo Top-Level

| # | Arquivo | Tipo | Linhas | FunÃ§Ã£o |
|---|---------|------|--------|--------|
| 1 | `projeto_vinho_top.v` | **ESTRUTURAL** | 261 | IntegraÃ§Ã£o de todos os mÃ³dulos (sem lÃ³gica `always`) |

### ğŸ§  Unidade de Controle (FSMs)

| # | Arquivo | Tipo FSM | Linhas | FunÃ§Ã£o |
|---|---------|----------|--------|--------|
| 2 | `fsm_mestre.v` | MOORE | 230 | Sequenciador principal (CÃ©rebro do sistema) |
| 3 | `fsm_esteira.v` | **MEALY** | 62 | Controle do motor (parada instantÃ¢nea) |
| 4 | `fsm_enchimento.v` | MOORE | 76 | Controle da vÃ¡lvula de enchimento |
| 5 | `fsm_vedacao.v` | MOORE | 106 | Controle do atuador de vedaÃ§Ã£o |
| 6 | `fsm_cq_descarte.v` | MOORE | 105 | Controle de qualidade e descarte |

### ğŸ“Š Unidade de OperaÃ§Ã£o (Datapath)

| # | Arquivo | OperaÃ§Ãµes | Linhas | FunÃ§Ã£o |
|---|---------|-----------|--------|--------|
| 7 | `contador_rolhas.v` | +1, -1, +15 | 142 | Contador com reposiÃ§Ã£o automÃ¡tica |
| 8 | `contador_duzias.v` | +1 | 57 | Contador de garrafas processadas |
| 9 | `decodificador_display.v` | /10, %10 | 55 | Conversor BCD â†’ 7 segmentos |

### ğŸ› ï¸ MÃ³dulos Auxiliares

| # | Arquivo | Linhas | FunÃ§Ã£o |
|---|---------|--------|--------|
| 10 | `debounce.v` | 66 | Tratamento de botÃµes (anti-bounce) |

---

## ğŸ“š DOCUMENTAÃ‡ÃƒO (4 arquivos)

| # | Arquivo | PÃ¡ginas | ConteÃºdo |
|---|---------|---------|----------|
| 1 | `README.md` | 12 | **Guia Principal**: Arquitetura, testes, troubleshooting |
| 2 | `DATAPATH_DETALHADO.md` | 15 | **AnÃ¡lise TÃ©cnica**: OperaÃ§Ãµes aritmÃ©ticas e decodificadores |
| 3 | `VALIDACAO_REQUISITOS_FINAL.md` | 18 | **ValidaÃ§Ã£o Oficial**: ComparaÃ§Ã£o item-a-item com PDF |
| 4 | `PROJETO_COMPLETO.md` | 8 | **VisÃ£o Executiva**: Resumo e checklist final |

---

## ğŸ“– REFERÃŠNCIAS (2 arquivos)

| # | Arquivo | Tipo | ConteÃºdo |
|---|---------|------|----------|
| 1 | `TEC498_2025_2_Problema3D.pdf` | PDF | EspecificaÃ§Ã£o oficial do problema |
| 2 | `DE10_Lite_User_Manual.pdf` | PDF | Manual da placa FPGA |

---

## ğŸ—‚ï¸ OrganizaÃ§Ã£o por FunÃ§Ã£o

### ğŸ“¦ Arquivos para SÃ­ntese (Quartus)

```
Adicionar ao projeto Quartus:
âœ“ projeto_vinho_top.v        (Top-level)
âœ“ fsm_mestre.v
âœ“ fsm_esteira.v
âœ“ fsm_enchimento.v
âœ“ fsm_vedacao.v
âœ“ fsm_cq_descarte.v
âœ“ contador_rolhas.v
âœ“ contador_duzias.v
âœ“ decodificador_display.v
âœ“ debounce.v
```

### ğŸ“– Arquivos de Leitura (Entendimento)

```
Ordem recomendada de leitura:
1. README.md                           (VisÃ£o geral)
2. PROJETO_COMPLETO.md                 (Resumo executivo)
3. VALIDACAO_REQUISITOS_FINAL.md       (ValidaÃ§Ã£o oficial)
4. DATAPATH_DETALHADO.md               (AnÃ¡lise tÃ©cnica)
```

---

## ğŸ“Š EstatÃ­sticas do CÃ³digo

### Linhas de CÃ³digo Verilog

```
MÃ³dulo                      | Linhas | %
---------------------------|--------|------
projeto_vinho_top.v        |   261  | 22.5%
fsm_mestre.v               |   230  | 19.8%
contador_rolhas.v          |   142  | 12.2%
fsm_vedacao.v              |   106  | 9.1%
fsm_cq_descarte.v          |   105  | 9.0%
fsm_enchimento.v           |   76   | 6.5%
debounce.v                 |   66   | 5.7%
fsm_esteira.v              |   62   | 5.3%
contador_duzias.v          |   57   | 4.9%
decodificador_display.v    |   55   | 4.7%
---------------------------|--------|------
TOTAL                      |  1160  | 100%
```

### DistribuiÃ§Ã£o por Tipo

```
Tipo              | Arquivos | Linhas | %
-----------------|----------|--------|------
ESTRUTURAL       |    1     |   261  | 22.5%
FSMs (MOORE)     |    4     |   517  | 44.6%
FSM (MEALY)      |    1     |    62  | 5.3%
Contadores       |    2     |   199  | 17.2%
Decodificador    |    1     |    55  | 4.7%
Auxiliares       |    1     |    66  | 5.7%
-----------------|----------|--------|------
TOTAL            |   10     |  1160  | 100%
```

### PÃ¡ginas de DocumentaÃ§Ã£o

```
Documento                   | PÃ¡ginas
---------------------------|--------
README.md                  |   12
DATAPATH_DETALHADO.md      |   15
VALIDACAO_REQUISITOS.md    |   18
PROJETO_COMPLETO.md        |    8
---------------------------|--------
TOTAL                      |   53
```

---

## ğŸ¯ Mapa de NavegaÃ§Ã£o

### Para Implementar na FPGA:

```
1. Abra Quartus Prime
2. Adicione os 10 arquivos .v
3. Configure projeto_vinho_top.v como top-level
4. Compile e programe
```

### Para Entender o Projeto:

```
Iniciante:
  â”œâ”€ README.md (comece aqui)
  â””â”€ PROJETO_COMPLETO.md

IntermediÃ¡rio:
  â”œâ”€ VALIDACAO_REQUISITOS_FINAL.md
  â””â”€ CÃ³digo dos mÃ³dulos individuais

AvanÃ§ado:
  â”œâ”€ DATAPATH_DETALHADO.md
  â””â”€ AnÃ¡lise das FSMs (MEALY vs MOORE)
```

### Para Validar Requisitos:

```
1. TEC498_2025_2_Problema3D.pdf (especificaÃ§Ã£o)
2. VALIDACAO_REQUISITOS_FINAL.md (checklist)
3. Teste na placa fÃ­sica
```

---

## ğŸ” LocalizaÃ§Ã£o RÃ¡pida de Conceitos

### Onde encontrar cada conceito:

| Conceito | Arquivo Principal | Linha/SeÃ§Ã£o |
|----------|-------------------|-------------|
| **FSM MEALY** | `fsm_esteira.v` | Linhas 52-56 |
| **FSM MOORE** | `fsm_enchimento.v` | Linhas 67-83 |
| **Soma (+15)** | `contador_rolhas.v` | Linha 112 |
| **SubtraÃ§Ã£o (-1)** | `contador_rolhas.v` | Linha 69 |
| **DivisÃ£o (/10)** | `decodificador_display.v` | Linha 18 |
| **MÃ³dulo (%10)** | `decodificador_display.v` | Linha 19 |
| **Debouncer** | `debounce.v` | Linhas 43-65 |
| **ReposiÃ§Ã£o Auto** | `contador_rolhas.v` | Linhas 97-101 |
| **Reset DÃºzias** | `contador_duzias.v` | Linhas 46-48 |
| **Alarme** | `contador_rolhas.v` | Linhas 76-81 |
| **IntegraÃ§Ã£o** | `projeto_vinho_top.v` | Linhas 118-259 |

---

## ğŸ“‹ Checklist de Arquivos

### Antes de Entregar, Verifique:

#### âœ… CÃ³digo Verilog
- [x] `projeto_vinho_top.v` (top-level estrutural)
- [x] `fsm_mestre.v` (sequenciador)
- [x] `fsm_esteira.v` (motor MEALY)
- [x] `fsm_enchimento.v` (vÃ¡lvula MOORE)
- [x] `fsm_vedacao.v` (vedaÃ§Ã£o MOORE)
- [x] `fsm_cq_descarte.v` (CQ MOORE)
- [x] `contador_rolhas.v` (aritmÃ©tica: +1, -1, +15)
- [x] `contador_duzias.v` (aritmÃ©tica: +1)
- [x] `decodificador_display.v` (divisÃ£o, mÃ³dulo)
- [x] `debounce.v` (tratamento de botÃµes)

#### âœ… DocumentaÃ§Ã£o
- [x] `README.md` (guia principal)
- [x] `DATAPATH_DETALHADO.md` (anÃ¡lise aritmÃ©tica)
- [x] `VALIDACAO_REQUISITOS_FINAL.md` (validaÃ§Ã£o oficial)
- [x] `PROJETO_COMPLETO.md` (resumo executivo)

#### âœ… ValidaÃ§Ãµes
- [x] CÃ³digo compila sem erros
- [x] Todos os 12 requisitos atendidos
- [x] Todos os 6 objetivos de aprendizagem cobertos
- [x] DocumentaÃ§Ã£o tÃ©cnica completa
- [x] Pronto para sÃ­ntese na FPGA

---

## ğŸ† Status Final

```
â•”â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•—
â•‘                                            â•‘
â•‘   âœ… 10 MÃ³dulos Verilog Completos         â•‘
â•‘   âœ… 1160 Linhas de CÃ³digo                â•‘
â•‘   âœ… 53 PÃ¡ginas de DocumentaÃ§Ã£o           â•‘
â•‘   âœ… 100% dos Requisitos Atendidos        â•‘
â•‘   âœ… CÃ³digo SintetizÃ¡vel                  â•‘
â•‘                                            â•‘
â•‘        PROJETO PRONTO PARA ENTREGA        â•‘
â•‘                  ğŸ‰ ğŸš€                      â•‘
â•‘                                            â•‘
â•šâ•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•
```

---

**Data de ConclusÃ£o:** Novembro 2025  
**Disciplina:** TEC498 - MI Circuitos Digitais  
**InstituiÃ§Ã£o:** UEFS  
**Status:** âœ… COMPLETO E VALIDADO

