<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1498534683">
  <File Type="RDS-PROPCONSTRS" Name="lab_6_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="lab_6.tcl"/>
  <File Type="RDS-RDS" Name="lab_6.vds"/>
  <File Type="RDS-UTIL" Name="lab_6_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab_6_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="lab_6.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lab_6_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="lab_6_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/characters.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/characters.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/hello_world.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/hello_world.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/driver_vga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/driver_vga.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/templates.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/templates.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/kbd_ms.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/kbd_ms.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/lab_6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/lab_6.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/video_testpattern.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/video_testpattern.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/sources_1/imports/Lab6_PS2_VGA_reference/test_pattern_previo.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Documents/GitHub/ELO212-example-modules/Lab6_PS2_VGA_reference/test_pattern_previo.v"/>
        <Attr Name="ImportTime" Val="1497381582"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab_6"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../LabDigitales2017/Lab_6_Complete/Lab_6_Complete.srcs/constrs_1/imports/LabDigitales2017/The Final Alcachofita.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../LabDigitales2017/The Final Alcachofita.xdc"/>
        <Attr Name="ImportTime" Val="1491924669"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
