{"patent_id": "10-2019-0169428", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0077923", "출원번호": "10-2019-0169428", "발명의 명칭": "전력사용량을 관리하기 위해 인공지능을 사용하는 데이터 처리 시스템", "출원인": "에스케이하이닉스 주식회사", "발명자": "이준서"}}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1메모리 장치를 포함하며, 호스트에서 전달된 다수의 누적커맨드 및 그에 대응하는 다수의 누적어드레스에 대한 동작패턴을 분석하기 위해 인공지능(AI)연산을 수행하여 분석정보를 생성하는 적어도 하나 이상의 제1메모리시스템; 및상기 제1메모리 장치보다 늦은 동작속도를 갖는 제2메모리 장치를 포함하고, 상기 분석정보에 응답하여 상기 제2메모리 장치에 대한 액세스를 선택적으로 차단하는 적어도 하나 이상의 제2메모리 시스템을 포함하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 및 제2메모리 장치는 휘발성 특성을 가지며,상기 제2메모리 장치보다 늦은 동작속도 및 비휘발성 특성을 갖는 제3메모리 장치를 포함하고, 상기 분석정보에응답하여 상기 제3메모리 장치에 대한 전력공급을 선택적으로 차단하는 적어도 하나 이상의 제3메모리 시스템을더 포함하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제1메모리 시스템은,상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상기 호스트와의 데이터 전송 대역폭(bandwidth)이 제1기준 이하인 제1구간으로 예측되는 경우, 상기 제2메모리 시스템이 상기 제2메모리 장치에대한 액세스를 차단하도록 값이 설정된 상기 분석정보를 생성하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제1메모리 시스템은,상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상기 호스트와의 데이터 전송 대역폭이 상기 제1기준을 초과하는 제2구간으로 예측되는 경우, 상기 제2메모리 시스템이 상기 제2메모리 장치에 대한 액세스를 허용하도록 값이 설정된 상기 분석정보를 생성하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 제1메모리 시스템은,상기 제1 및 제2구간 각각에서 상기 호스트로부터 전달된 커맨드 및 어드레스에 응답하여 상기 호스트로부터의액세스 요청 데이터를 상기 제1메모리 장치에서 처리하는 데이터 처리 시스템.공개특허 10-2021-0077923-3-청구항 6 제5항에 있어서,상기 제2메모리 시스템은,상기 제1구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 제2메모리 장치에 저장된 데이터를 유지시키는동작을 수행하는 휴면(sleep)모드에 진입한 뒤, 상기 휴면모드의 진입을 상기 호스트에 통보하는 데이터 처리시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 제2메모리 시스템은,상기 제2구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 휴면모드의 탈출을 상기 호스트에 통보하며, 상기 호스트로부터 전달된 커맨드 및 어드레스에 응답하여 상기 호스트로부터의액세스 요청 데이터를 상기 제2메모리 장치에서 처리하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제1메모리 시스템은,상기 제1구간에서 상기 제1메모리 장치에 저장된 데이터 중 상기 호스트로부터의 액세스 빈도(accessfrequency)가 제2기준 이하인 제1콜드(cold)데이터가 확인되는 경우, 상기 제2메모리 시스템이 상기 제2메모리장치에 대한 액세스를 제3구간동안 허용하도록 값이 설정된 상기 분석정보를 생성하며, 상기 제3구간에서 상기제1콜드데이터를 상기 제2메모리 시스템으로 전달한 뒤, 상기 제1콜드데이터를 상기 제1메모리 장치에서 삭제하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 제2메모리 시스템은,상기 제3구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 제1메모리 시스템으로부터 전달된 상기 제1콜드데이터를 상기 제2메모리 장치에 저장하고, 상기 제1콜드데이터의 저장이 완료되는 것에 응답하여 상기 휴면모드에 진입하며, 상기 제3구간에서 수행하는 상기 휴면모드의 탈출/진입을 상기호스트에 통보하지 않는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제1메모리 시스템은,상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상기 제3메모리 시스템에 대한 상기호스트로부터의 액세스 빈도가 제3기준 이하인 제4구간으로 예측되는 경우, 상기 제3메모리 시스템이 상기 제3메모리 장치에 대한 전력공급을 차단하도록 값이 설정된 상기 분석정보를 생성하는 데이터 처리 시스템.공개특허 10-2021-0077923-4-청구항 11 제10항에 있어서,상기 제1메모리 시스템은,상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상기 제3메모리 시스템에 대한 상기호스트로부터의 액세스 빈도가 제3기준 초과인 제5구간으로 예측되는 경우, 상기 제3메모리 시스템이 상기 제3메모리 장치에 대한 전력공급을 허용하도록 값이 설정된 상기 분석정보를 생성하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 제3메모리 시스템은,상기 제4구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 제3메모리 장치에 대한 전력공급을 차단하는절전모드에 진입하고, 상기 제5구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 제3메모리 장치에 대한전력공급을 허용하는 정상모드에 진입하며,상기 절전모드에 진입한 상태에서 상기 호스트로부터 커맨드 및 어드레스가 전달되는 경우, 전달된 커맨드 및어드레스에 대응하는 액세스 요청 데이터를 상기 제3메모리 장치에서 처리하는 동안만 상기 절전모드에서 탈출하며, 처리이후 상기 절전모드에 다시 진입하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 제1메모리 시스템은,상기 제1구간과 상기 제4구간이 겹쳐지는 제6구간에서 상기 제1메모리 장치에 저장된 데이터 중 상기 호스트로부터의 액세스 빈도가 제4기준 이하인 제2콜드데이터가 확인되는 경우, 상기 제2메모리 장치에 대한 액세스와상기 제3메모리 장치에 대한 전력공급을 상기 제2 및 제3메모리 시스템 각각이 제7구간동안 허용하도록 값이 설정된 상기 분석정보를 생성하며, 상기 제7구간에서 상기 제2콜드데이터를 상기 제3메모리 시스템으로 전달한뒤, 상기 제2콜드데이터를 상기 제1메모리 장치에서 삭제하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 제2메모리 시스템은,상기 제7구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 제2메모리 장치에 저장된 데이터 중 상기 제2콜드데이터가 확인되는 경우 상기 제2콜드데이터를 상기 제3메모리 시스템으로 전달한 뒤 상기 제2콜드데이터를 상기 제2메모리 장치에서 삭제하고, 상기 제2콜드데이터의 삭제가 완료되는 것에응답하여 상기 휴면모드에 진입하며, 상기 제7구간에서 수행하는 상기 휴면모드의 탈출/진입을 상기 호스트에통보하지 않는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 제3메모리 시스템은,공개특허 10-2021-0077923-5-상기 제7구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 절전모드에서 탈출한 뒤, 상기 제1 및 제2메모리 시스템 중 적어도 하나의 시스템으로부터 전달된 상기 제2콜드데이터를 상기 제3메모리 장치에 저장하고, 상기 제2콜드데이터의 저장이 완료되는 것에 응답하여 상기 절전모드에 진입하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기,이전의 상기 제1 및 제2구간 각각은, 절대적인 시간의 흐름 및 상기 호스트의 요청에 따라 진입여부가 각각 결정되며,이후의 상기 제1 및 제2구간 각각은, 인공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 각각결정되는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기,이전의 상기 제4 및 제5구간 각각은, 상기 제3메모리 시스템의 유휴(idle)상태여부 및 상기 호스트의 요청에 따라 진입여부가 결정되며,이후의 상기 제4 및 제5구간 각각은, 인공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 결정되는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제2항에 있어서,상기 제1메모리 시스템은, 비휘발성 특성을 갖는 제4메모리 장치를 더 포함하며,상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 커맨드 및 어드레스에 대한 소스정보를 상기 제4메모리 장치에 누적 저장하여 상기 누적커맨드 및 상기 누적어드레스를 생성하며, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행하여 상기 분석정보를 생성하고, 생성된 상기 분석정보를 상기 제4메모리 장치에 저장하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,상기 소스정보는,상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 커맨드의 종류정보와 관계정보와 입력시점정보 및 입력순서정보를 포함하고, 상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 어드레스의 위치정보와 위치간격정보 및 위치변동정보를 포함하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서,상기 제1메모리 시스템은,공개특허 10-2021-0077923-6-스스로에 대한 상기 호스트로부터의 액세스 빈도가 제5기준 이하로 예측되는 제8구간에서 상기 누적커맨드 및상기 누적어드레스에 대해 인공지능연산을 수행하여 상기 분석정보를 생성하는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서,상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기,이전의 상기 제8구간은, 상기 제1메모리 시스템의 유휴(idle)상태여부 및 상기 호스트의 요청에 따라 진입여부가 결정되며,이후의 상기 제8구간은, 인공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 결정되는 데이터처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 제1 내지 제3 메모리 시스템 각각은,제1 및 제2인터페이스를 포함하고,상기 제1인터페이스를 통해 상기 호스트와 연결되며,상기 제2인터페이스를 통해 서로 간에 연결되는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22항에 있어서,상기 제1메모리 시스템은,제3인터페이스를 더 포함하고,상기 제3인터페이스를 통해 상기 제4메모리 장치와 연결되는 데이터 처리 시스템."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 기술은 전력사용량을 관리하기 위해 인공지능연산을 사용하는 데이터 처리 시스템에 관한 것으로서, 제1메모 리 장치를 포함하며, 호스트에서 전달된 다수의 누적커맨드 및 그에 대응하는 다수의 누적어드레스에 대한 동작 패턴을 분석하기 위해 인공지능(AI)연산을 수행하여 분석정보를 생성하는 적어도 하나 이상의 제1메모리 시스템, 및 제1메모리 장치보다 늦은 동작속도를 갖는 제2메모리 장치를 포함하고, 분석정보에 응답하여 제2메모리 장치 에 대한 액세스를 선택적으로 차단하는 적어도 하나 이상의 제2메모리 시스템을 포함하는 데이터 처리 시스템을 포함한다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 전력사용량을 관리하기 위해 인공지능연산을 사용하는 데이터 처리 시스템에 관한 것이다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공 지능(artificial intelligence, AI)은 인간의 지능으로 할 수 있는 사고, 학습, 자기계발 등을 컴퓨터가 할 수 있도록 하는 방법을 연구하는 컴퓨터 공학 및 정보기술의 한 분야로, 컴퓨터가 인간의 지능적인 행동을 모방할 수 있도록 하는 것을 의미한다. 이와 같은 인공지능의 구현을 위해 데이터 마이닝(Data Mining)과 같은 학습 알고리즘을 사용하여 머신러닝 (machine learning) 동작을 수행하는 방식이 사용될 수 있다. 여기서, 데이터 마이닝은, 보유한 데이터를 다양한 관점에서 분석하고 그 결과를 유용한 정보로 조합하는 동작 을 의미한다. 예컨대, 데이터 마이닝을 통해 방대한 데이터 속에 숨어 있던 패턴과 상관성을 통계적 수법들로 식별해 내 가치를 부여함으로써, 방대한 양의 데이터 속에 감춰진 정보나 지식을 도출하는 것이 가능하다. 또한, 머신러닝은, 데이터 마이닝과 같은 학습 알고리즘을 사용하여 정보나 지식을 추출한 뒤, 추출된 정보나 지식을 경험기반으로 삼아 비슷한 상황의 미래 사건의 결과를 예측하는 동작을 의미한다. 이때, 머신러닝은, 여 러 가지 자체 학습 알고리즘을 사용하며, 데이터가 누적되고 시간이 경과함에 따라서 경험을 축척하면서 작업 성능이 향상될 수 있다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 실시예는 호스트에서 다수의 메모리 시스템 각각으로 전달되는 커맨드 및 어드레스에 대해 인공지능 연산을 수행하여 다수의 메모리 시스템 각각의 동작을 예측하며, 예측결과에 따라 다수의 메모리 시스템 각각의 동작모드를 제어하여 다수의 메모리 시스템 전체의 전력사용량을 관리할 수 있는 데이터 처리 시스템을 제공한 다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예에 따른 데이터 처리 시스템은, 제1메모리 장치를 포함하며, 호스트에서 전달된 다수의 누적커 맨드 및 그에 대응하는 다수의 누적어드레스에 대한 동작패턴을 분석하기 위해 인공지능(AI)연산을 수행하여 분 석정보를 생성하는 적어도 하나 이상의 제1메모리 시스템; 및 상기 제1메모리 장치보다 늦은 동작속도를 갖는 제2메모리 장치를 포함하고, 상기 분석정보에 응답하여 상기 제2메모리 장치에 대한 액세스를 선택적으로 차단 하는 적어도 하나 이상의 제2메모리 시스템을 포함할 수 있다. 또한, 상기 제1 및 제2메모리 장치는 휘발성 특성을 가지며, 상기 제2메모리 장치보다 늦은 동작속도 및 비휘발 성 특성을 갖는 제3메모리 장치를 포함하고, 상기 분석정보에 응답하여 상기 제3메모리 장치에 대한 전력공급을 선택적으로 차단하는 적어도 하나 이상의 제3메모리 시스템을 더 포함할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상 기 호스트와의 데이터 전송 대역폭(bandwidth)이 제1기준 이하인 제1구간으로 예측되는 경우, 상기 제2메모리 시스템이 상기 제2메모리 장치에 대한 액세스를 차단하도록 값이 설정된 상기 분석정보를 생성할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상 기 호스트와의 데이터 전송 대역폭이 상기 제1기준을 초과하는 제2구간으로 예측되는 경우, 상기 제2메모리 시 스템이 상기 제2메모리 장치에 대한 액세스를 허용하도록 값이 설정된 상기 분석정보를 생성할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 제1 및 제2구간 각각에서 상기 호스트로부터 전달된 커맨드 및 어드레스 에 응답하여 상기 호스트로부터의 액세스 요청 데이터를 상기 제1메모리 장치에서 처리할 수 있다. 또한, 상기 제2메모리 시스템은, 상기 제1구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 제2메모리 장 치에 저장된 데이터를 유지시키는 동작을 수행하는 휴면(sleep)모드에 진입한 뒤, 상기 휴면모드의 진입을 상기 호스트에 통보할 수 있다. 또한, 상기 제2메모리 시스템은, 상기 제2구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 휴면모드의 탈출을 상기 호스트에 통보하지 않으며, 상기 호스트로부터 전달된 커맨드 및 어드 레스에 응답하여 상기 호스트로부터의 액세스 요청 데이터를 상기 제2메모리 장치에서 처리할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 제1구간에서 상기 제1메모리 장치에 저장된 데이터 중 상기 호스트로부터 의 액세스 빈도(access frequency)가 제2기준 이하인 제1콜드(cold)데이터가 확인되는 경우, 상기 제2메모리 시 스템이 상기 제2메모리 장치에 대한 액세스를 제3구간동안 허용하도록 값이 설정된 상기 분석정보를 생성하며, 상기 제3구간에서 상기 제1콜드데이터를 상기 제2메모리 시스템으로 전달한 뒤, 상기 제1콜드데이터를 상기 제1 메모리 장치에서 삭제할 수 있다. 또한, 상기 제2메모리 시스템은, 상기 제3구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 제1메모리 시스템으로부터 전달된 상기 제1콜드데이터를 상기 제2메모리 장치에 저장하고, 상 기 제1콜드데이터의 저장이 완료되는 것에 응답하여 상기 휴면모드에 진입하며, 상기 제3구간에서 수행하는 상 기 휴면모드의 탈출/진입을 상기 호스트에 통보하지 않을 수 있다. 또한, 상기 제1메모리 시스템은, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상 기 제3메모리 시스템에 대한 상기 호스트로부터의 액세스 빈도가 제3기준 이하인 제4구간으로 예측되는 경우, 상기 제3메모리 시스템이 상기 제3메모리 장치에 대한 전력공급을 차단하도록 값이 설정된 상기 분석정보를 생성할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행한 결과 상 기 제3메모리 시스템에 대한 상기 호스트로부터의 액세스 빈도가 제3기준 초과인 제5구간으로 예측되는 경우, 상기 제3메모리 시스템이 상기 제3메모리 장치에 대한 전력공급을 허용하도록 값이 설정된 상기 분석정보를 생 성할 수 있다. 또한, 상기 제3메모리 시스템은, 상기 제4구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 제3메모리 장 치에 대한 전력공급을 차단하는 절전모드에 진입하고, 상기 제5구간의 진입에 대응하는 상기 분석정보에 응답하 여 상기 제3메모리 장치에 대한 전력공급을 허용하는 정상모드에 진입하며, 상기 절전모드에 진입한 상태에서 상기 호스트로부터 커맨드 및 어드레스가 전달되는 경우, 전달된 커맨드 및 어드레스에 대응하는 액세스 요청 데이터를 상기 제3메모리 장치에서 처리하는 동안만 상기 절전모드에서 탈출하며, 처리이후 상기 절전모드에 다 시 진입할 수 있다. 또한, 상기 제1메모리 시스템은, 상기 제1구간과 상기 제4구간이 겹쳐지는 제6구간에서 상기 제1메모리 장치에 저장된 데이터 중 상기 호스트로부터의 액세스 빈도가 제4기준 이하인 제2콜드데이터가 확인되는 경우, 상기 제 2메모리 장치에 대한 액세스와 상기 제3메모리 장치에 대한 전력공급을 상기 제2 및 제3메모리 시스템 각각이 제7구간동안 허용하도록 값이 설정된 상기 분석정보를 생성하며, 상기 제7구간에서 상기 제2콜드데이터를 상기 제3메모리 시스템으로 전달한 뒤, 상기 제2콜드데이터를 상기 제1메모리 장치에서 삭제할 수 있다. 또한, 상기 제2메모리 시스템은, 상기 제7구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 휴면모드에서 탈출한 뒤, 상기 제2메모리 장치에 저장된 데이터 중 상기 제2콜드데이터가 확인되는 경우 상기 제2콜드데이터 를 상기 제3메모리 시스템으로 전달한 뒤 상기 제2콜드데이터를 상기 제2메모리 장치에서 삭제하고, 상기 제2콜 드데이터의 삭제가 완료되는 것에 응답하여 상기 휴면모드에 진입하며, 상기 제7구간에서 수행하는 상기 휴면모 드의 탈출/진입을 상기 호스트에 통보하지 않을 수 있다. 또한, 상기 제3메모리 시스템은, 상기 제7구간의 진입에 대응하는 상기 분석정보에 응답하여 상기 절전모드에서 탈출한 뒤, 상기 제1 및 제2메모리 시스템 중 적어도 하나의 시스템으로부터 전달된 상기 제2콜드데이터를 상기 제3메모리 장치에 저장하고, 상기 제2콜드데이터의 저장이 완료되는 것에 응답하여 상기 절전모드에 진입할 수 있다. 또한, 상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기, 이전의 상기 제1 및 제2구간 각각은, 절 대적인 시간의 흐름 및 상기 호스트의 요청에 따라 진입여부가 각각 결정되며, 이후의 상기 제1 및 제2구간 각 각은, 인공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 각각 결정될 수 있다. 또한, 상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기, 이전의 상기 제4 및 제5구간 각각은, 상 기 제3메모리 시스템의 유휴(idle)상태여부 및 상기 호스트의 요청에 따라 진입여부가 결정되며, 이후의 상기 제4 및 제5구간 각각은, 인공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 결정될 수 있다. 또한, 상기 제1메모리 시스템은, 비휘발성 특성을 갖는 제4메모리 장치를 더 포함하며, 상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 커맨드 및 어드레스에 대한 소스정보를 상기 제4메모리 장치에 누 적 저장하여 상기 누적커맨드 및 상기 누적어드레스를 생성하며, 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행하여 상기 분석정보를 생성하고, 생성된 상기 분석정보를 상기 제4메모리 장치에 저장할 수 있다. 또한, 상기 소스정보는, 상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 커맨드의 종류정보 와 관계정보와 입력시점정보 및 입력순서정보를 포함하고, 상기 호스트에서 상기 제1 내지 제3 메모리 시스템 각각으로 전달된 어드레스의 위치정보와 위치간격정보 및 위치변동정보를 포함할 수 있다. 또한, 상기 제1메모리 시스템은, 스스로에 대한 상기 호스트로부터의 액세스 빈도가 제5기준 이하로 예측되는 제8구간에서 상기 누적커맨드 및 상기 누적어드레스에 대해 인공지능연산을 수행하여 상기 분석정보를 생성할 수 있다. 또한, 상기 제1메모리 시스템에서 처음으로 상기 분석정보가 생성되기, 이전의 상기 제8구간은, 상기 제1메모리 시스템의 유휴(idle)상태여부 및 상기 호스트의 요청에 따라 진입여부가 결정되며, 이후의 상기 제8구간은, 인 공지능연산의 수행결과 및 상기 호스트의 요청에 따라 진입여부가 결정될 수 있다. 또한, 상기 제1 내지 제3 메모리 시스템 각각은, 제1 및 제2인터페이스를 포함하고, 상기 제1인터페이스를 통해 상기 호스트와 연결되며, 상기 제2인터페이스를 통해 서로 간에 연결될 수 있다. 또한, 상기 제1메모리 시스템은, 제3인터페이스를 더 포함하고, 상기 제3인터페이스를 통해 상기 제4메모리 장 치와 연결될 수 있다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 기술은 호스트 및 다수의 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서, 호스트에서 다수의 메모 리 시스템 각각으로 전달되는 커맨드 및 어드레스를 누적한 뒤, 누적된 커맨드 및 어드레스에 대해 인공지능연 산을 수행하여 호스트에서 다수의 메모리 시스템 각각으로 전달되는 커맨드 및 어드레스의 미래 동작패턴을 예 측할 수 있다. 예측된 결과를 바탕으로 다수의 메모리 시스템 각각의 동작모드를 제어하여 다수의 메모리 시스 템 전체에서 사용되는 전력사용량을 최소화할 수 있다."}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개 시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명 의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도 1은 메모리 장치에서 사용되는 다수의 커맨드에 대한 동작패턴을 설명하기 위해 도시한 도면이다. 먼저, 도 1에서 예시된 메모리 장치는, DRAM(Dynamic Random Access Memory)이며, SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치도 도 1에서 예시된 DRAM과 유사하게 다수의 커맨드가 사용될 수 있다. 도 1을 참조하면, 메모리 장치에서 사용되는 커맨드의 종류는, 리프레쉬 커맨드(REF)와, 액티브 커맨드(ACT)와, 리드 커맨드(RD)와, 라이트 커맨드(WR)와, 프리차지 커맨드(PRE)가 있을 수 있다. 여기서, 리프레쉬 커맨드 (REF)는, DRAM의 리프레쉬 동작을 제어하기 위한 커맨드일 수 있다. 또한, 액티브 커맨드(ACT) 및 프리차지 커 맨드(PCG)는, DRAM의 액티브 동작 및 프리차지 동작을 제어하기 위한 커맨드일 수 있다. 또한, 리드 커맨드(RD) 및 라이트 커맨드(WR)는, DRAM의 리드 동작 및 라이트 동작을 제어하기 위한 커맨드일 수 있다. 그리고, 다수의 커맨드 각각은, 클록(CLOCK)의 값(2792171000, 2792177340, 2792177357, 2792177414, 2792177672, 2792177689)에 따라 커맨드의 입력시점과 입력순서에 대한 정보를 알 수 있다. 예컨대, 커맨드의 입력시점과 입력순서에 대한 정보는, 두 개의 커맨드가 서로 다른 시점에 입력되는 것을 기준으로 도면에서와 같은 다수의 파라미터(tRFC, tRAS, tRRD, tRCD, tCCDL, tWR, tRP)를 통해 정의될 수 있다. 그리고, 다수의 커맨드 각각에는, 대응하는 어드레스 정보(ADDRESS FIELDS)가 포함될 수 있다. 이때, 어드레스 정보(ADDRESS FIELDS)의 값(0,--,-- / 0,6,1730 / 0,6,400 / 0,6,400 / 0,6,-- / 0,6,1730)을 통해 어드레스가 가리키는 위치와 위치간격 및 위치변동에 대한 정보를 알 수 있다. 여기서, 어드레스 정보가 '--'로 표현된 부분은, 커맨드의 종류에 따라 특정 어드레스 정보가 포함되지 않을 수도 있다는 것을 의미한다. 전술한 것과 같이 메모리 장치에서 사용되는 다수의 커맨드는, 어떤 시점에서 어떤 종류가 어떤 순서로 입력되 는지에 따라 매우 다양한 동작패턴으로 구분할 수 있다. 또한, 다수의 커맨드에 대응하는 어드레스 정보의 값을 통해, 다수의 커맨드 각각이 메모리 장치의 어느 위치에 액세스하기 위한 커맨드이고, 입력시점의 차이에 따라 위치간격 및 위치변동이 어떻게 발생하였는지를 매우 다양한 동작패턴으로 구분할 수 있다. 이렇게, 다수의 커맨드를 통해 분류 가능한 다양한 동작패턴은, 그 개수가 매우 많을 뿐만 아니라 메모리 장치 의 동작환경에 따라 예측 불가능한 방식으로 확장되거나 달라질 수 있다. 예컨대, 메모리 장치의 수명에 따라 리프레쉬 동작의 반복횟수 또는 반복간격 등이 달라질 수 있다. 때문에, 다수의 커맨드를 누적한 뒤, 누적된 커맨드에 대한 동작패턴를 분석하여 메모리 장치의 미래 동작을 예 측하려는 시도는 계속 있었지만, 설계자에 의해 미리 정의된 방식으로 다수의 누적된 커맨드에 대한 동작패턴을 분석하는 것은 한계가 있었다. 따라서, 본 발명에서는 인공지능연산을 통해 다수의 누적된 커맨드에 대한 동작패턴을 분석하여 메모리 장치의 미래 동작을 예측하고, 그에 따라 메모리 장치를 포함하는 메모리 시스템 및 다수의 메모리 시스템을 포함하는 데이터 처리 시스템의 전력사용량을 관리하는 동작을 제안한다. 한편, 본 발명에서 제안하는 인공지능연산에는 클러스터링(clustering) 알고리즘이 포함될 수 있다. 즉, 메모리 장치에서 커맨드의 개수가 충분히 누적되면, 누적된 커맨드 동작패턴 중에서 유사한 특성을 갖는 커맨드의 동작 패턴을 인공지능연산을 통해 군집화하여 다수의 군집으로 구분할 수 있다. 이때, 누적된 커맨드에 대한 다수의 군집은 누적된 커맨드에 대한 다수의 동작패턴에 대응한다고 볼 수 있다. 이렇게, 다수의 군집을 구분한 후에는, 새롭게 입력되는 커맨드의 동작패턴이 어떤 군집에 포함되는지 또는 어 떤 군집에 가까운지 등을 확인할 수 있다. 즉, 인공지능연산을 통해 누적된 커맨드에 대한 동작패턴을 다수의 군집으로 구분할 수 있으며, 그 이후에는 새롭게 입력되는 커맨드의 동작패턴을 다수의 군집을 기준으로 파악하 는 것이 가능하다. 예컨대, 11340개의 커맨드 동작패턴을 포함하는 메모리 장치의 경우, 11340개의 커맨드 동작패턴에 대해 k-평균 클러스터링(k-means clustering)을 수행하여 97개의 군집으로 구분할 수 있으며, 97개의 군집으로 구분된 이후 새롭게 입력된 커맨드의 동작패턴이 어떤 군집에 포함되거나 또는 가까운지 등을 파악하여 메모리 장치의 미래 동작을 예측할 수 있다. 참고로, 본 발명에서 제안하는 인공지능연산에서 클러스터링 동작은, k-평균 클러스터링(k-means clustering)뿐 만 아니라 계층적 클러스터링(Hierarchical Clustering) 과 같은 다른 방식의 클러스터링 동작도 얼마든지 포함 할 수 있다. 또한, 본 발명에서 제안하는 인공지능연산은 클러스터링 동작으로 한정되지 않으며, 다른 방식의 인공지능연산도 얼마든지 사용가능하다. 그리고, 도 1에서 예시된 커맨드의 종류, 즉, 리프레쉬 커맨드(REF)와, 액티브 커맨드(ACT)와, 리드 커맨드(R D)와, 라이트 커맨드(WR)와, 프리차지 커맨드(PRE)는, 메모리 장치의 종류가 DRAM이라는 것을 가정하여 예시한 것이다. 때문에, 메모리 장치의 종류가 DRAM이 아닌 다른 종류일 경우, 커맨드의 종류도 크게 달라질 수 있다. 다만, 어떠한 종류의 메모리 장치라고 하여도, 사용되는 커맨드의 종류는 도 1에 예시된 것과 같이 다수개 일 수 있다. 따라서, 인공지능연산을 통해 다수의 누적된 커맨드에 대한 동작패턴을 분석하여 메모리 장치의 미래 동작을 예측하는 본 발명의 아이디어는 메모리 장치의 종류에 한정되지 않을 수 있다. 도 2a는 본 발명의 실시예에 따른 데이터 처리 시스템의 일 예를 도시한 도면이다. 도 2b는 본 발명의 실시예에 따른 데이터 처리 시스템의 다른 예를 도시한 도면이다. 먼저, 도 2a를 참조하면, 본 발명의 실시예에 따른 데이터 처리 시스템은, 호스트, 및 다수의 메모리 시스 템(20, 30, 40)을 포함할 수 있다. 여기서, 다수의 메모리 시스템(20, 30, 40)은, 적어도 하나 이상의 제1메모 리 시스템과, 적어도 하나 이상의 제2메모리 시스템, 및 적어도 하나 이상의 제3메모리 시스템을 포함할 수 있다. 참고로, 도면에서는 데이터 처리 시스템에 한 개의 제1메모리 시스템과 한 개의 제2메모리 시스템 및 한 개의 제3메모리 시스템이 포함된 것으로 예시되었지만, 이는 설명의 편의를 위한 것일 뿐 이며, 실제로는 더 많은 개수의 제1 내지 제3메모리 시스템(20, 30, 40)이 데이터 처리 시스템에 포함될 수 있 다.구체적으로, 제1메모리 시스템은, 제1메모리 장치를 포함하며, 호스트에서 전달된 다수의 누적커 맨드(SCMD<1:3>) 및 그에 대응하는 누적어드레스(SADD<1:3>)에 대한 동작패턴을 분석하기 위해 인공지능 (artificial intelligence, AI)연산을 수행하여 분석정보(ANSDT)를 생성할 수 있다. 그리고, 제2메모리 시스템은, 제2메모리 장치를 포함하며, 제1메모리 시스템에서 생성된 분석정보 (ANSDT)에 응답하여 제2메모리 장치에 대한 액세스를 선택적으로 차단할 수 있다. 그리고, 제3메모리 시스템은, 제3메모리 장치를 포함하며, 제1메모리 시스템에서 생성된 분석정보 (ANSDT)에 응답하여 제3메모리 장치에 대한 전력공급을 선택적으로 차단할 수 있다. 좀 더 구체적으로, 제1메모리 시스템은, 제1컨트롤러와, 제4메모리 장치와, 제1호스트 인터페이 스, 및 제1시스템 인터페이스를 더 포함할 수 있다. 그리고, 제2메모리 시스템은, 제2컨트롤러와, 제2호스트 인터페이스, 및 제2시스템 인터페이스 를 더 포함할 수 있다. 그리고, 제3메모리 시스템은, 제3컨트롤러와, 제3호스트 인터페이스, 및 제3시스템 인터페이스 를 더 포함할 수 있다. 여기서, 제1메모리 시스템에 포함된 제1컨트롤러는, 호스트로부터의 요청에 응답하여 제1메모리 장치의 동작을 제어할 수 있다. 예컨대, 제1컨트롤러는, 호스트로부터 전달된 리드 커맨드에 응 답하여 제1메모리 장치로부터 리드된 데이터를 호스트로 전달하고, 호스트로부터 전달된 라이트 커맨드에 응답하여 호스트로부터 전달된 데이터를 제1메모리 장치에 저장할 수 있다. 마찬가지로, 제2메모리 시스템에 포함된 제2컨트롤러는, 호스트로부터의 요청에 응답하여 제2메모 리 장치의 동작을 제어할 수 있다. 예컨대, 제2컨트롤러는, 호스트로부터 전달된 리드 커맨드에 응답하여 제2메모리 장치로부터 리드된 데이터를 호스트로 전달하고, 호스트로부터 전달된 라이트 커맨드에 응답하여 호스트로부터 전달된 데이터를 제2메모리 장치에 저장할 수 있다. 또한, 제3메모리 시스템에 포함된 제3컨트롤러는, 호스트로부터의 요청에 응답하여 제3메모리 장 치의 동작을 제어할 수 있다. 예컨대, 제3컨트롤러는, 호스트로부터 전달된 리드 커맨드에 응답 하여 제3메모리 장치로부터 리드된 데이터를 호스트로 전달하고, 호스트로부터 전달된 라이트 커 맨드에 응답하여 호스트로부터 전달된 데이터를 제3메모리 장치에 저장할 수 있다. 그리고, 제1메모리 시스템에 포함된 제1메모리 장치는, 제2메모리 시스템에 포함된 제2메모리 장 치보다 빠른 동작속도를 가질 수 있다. 즉, 제1메모리 장치는, 제2메모리 장치보다 더 빠른 속 도로 데이터를 라이트 및 리드할 수 있다. 또한, 제2메모리 장치는, 제3메모리 시스템에 포함된 제3메 모리 장치보다 빠른 동작속도를 가질 수 있다. 즉, 제2메모리 장치는, 제3메모리 장치보다 더 빠른 속도로 데이터를 라이트 및 리드할 수 있다. 이때, 제1 및 제2메모리 장치(202, 302)는, 휘발성 메모리 장 치일 수 있다. 그리고, 제3메모리 장치는, 비휘발성 메모리 장치일 수 있다. 예컨대, 제1 및 제2메모리 장치(202, 302)는, DRAM 및 SRAM 등과 같은 휘발성 메모리 장치일 수 있다. 그리고, 제3메모리 장치는, ROM, MROM, PROM, EPROM, EEPROM, FRAM, PRAM, MRAM, RRAM, 플래시 메모리 등과 같은 비휘발성 메모리 장치일 수 있다. 그리고, 제1메모리 시스템에 포함된 제1호스트 인터페이스는, 제1메모리 시스템을 호스트와 연결하기 위한 구성요소로서, 호스트와의 사이에서 커맨드(CMD1)와, 어드레스(ADD1), 및 데이터(DATA1) 등 을 전달하는 동작을 수행할 수 있다. 마찬가지로, 제2메모리 시스템에 포함된 제2호스트 인터페이스는, 제2메모리 시스템을 호스트(1 0)와 연결하기 위한 구성요소로서, 호스트와의 사이에서 커맨드(CMD2)와, 어드레스(ADD2), 및 데이터 (DATA2) 등을 전달하는 동작을 수행할 수 있다. 또한, 제3메모리 시스템에 포함된 제3호스트 인터페이스는, 제3메모리 시스템을 호스트와 연 결하기 위한 구성요소로서, 호스트와의 사이에서 커맨드(CMD3)와, 어드레스(ADD3), 및 데이터(DATA3) 등을 전달하는 동작을 수행할 수 있다. 그리고, 제1 내지 제3 메모리 시스템(20, 30, 40)은, 서로 간에 직접적으로 연결되어 호스트를 거치지 않고, 여러 가지 정보 또는 데이터(ANSDT, SCDT<2:3>, CLDT<1:2>)를 전달할 수 있다. 즉, 제1메모리 시스템에 포함된 제1시스템 인터페이스는, 제1메모리 시스템을 제2메모리 시스템 및 제3메모리 시스템과 연결하기 위한 구성요소로서, 제2 및 제3메모리 시스템(30, 40)과의 사이에서 분석정보(ANSDT)와, 소스정보(SCDT<2:3>), 및 콜드데이터(CLDT<1:2>) 등을 전달하는 동작을 수행할 수 있다. 마찬가지로, 제2메모리 시스템에 포함된 제2시스템 인터페이스는, 제2메모리 시스템을 제1메모리 시스템 및 제3메모리 시스템과 연결하기 위한 구성요소로서, 제1 및 제3메모리 시스템(20, 40)과의 사 이에서 분석정보(ANSDT)와, 소스정보(SCDT<2:3>), 및 콜드데이터(CLDT<1:2>) 등을 전달하는 동작을 수행할 수 있다. 또한, 제3메모리 시스템에 포함된 제3시스템 인터페이스는, 제3메모리 시스템을 제1메모리 시스템 및 제2메모리 시스템과 연결하기 위한 구성요소로서, 제1 및 제2메모리 시스템(20, 30)과의 사이에서 분석정보(ANSDT)와, 소스정보(SCDT<2:3>), 및 콜드데이터(CLDT<1:2>) 등을 전달하는 동작을 수행할 수 있다. 그리고, 제1메모리 시스템에 포함된 제1컨트롤러는, 인공지능연산을 수행할 수 있는 장치 또는 회로 또는 프로그램을 내장할 수 있다. 예컨대, 도면에 직접적으로 도시되진 않았지만, 제1컨트롤러에는 인공지 능연산을 수행할 수 있는 프로세서가 내장되어 있을 수 있다. 즉, 제1컨트롤러는, 인공지능연산을 수행할 수 있는 장치 또는 회로 또는 프로그램을 내장함으로써, 호스트로부터 전달된 다수의 누적커맨드 (SCMD<1:3>) 및 그에 대응하는 누적어드레스(SADD<1:3>)에 대한 동작패턴을 분석하기 위해 인공지능연산을 수행 할 수 있다. 이때, 인공지능연산의 대상인 다수의 누적커맨드(SCMD<1:3>)와 누적어드레스(SADD<1:3>)는, 호스트 에서 제1메모리 시스템로 전달되는 커맨드(CMD1)와 어드레스(ADD1)에 대한 소스정보(SCDT<1>), 호스트 에서 제2메모리 시스템으로 전달되는 커맨드(CMD2)와 어드레스(ADD2)에 대한 소스정보(SCDT<2>), 호스 트에서 제3메모리 시스템으로 전달되는 커맨드(CMD3)와 어드레스(ADD3)에 대한 소스정보(SCDT<3>)를 누 적하여 생성할 수 있다. 즉, 제1컨트롤러는, 호스트로부터 스스로가 포함된 제1메모리 시스템으로 전달된 커맨드(CMD1)와 어드레스(ADD1)에 대한 소스정보(SCDT<1>)뿐만 아니라 호스트로부터 제2 및 제3메모 리 시스템(30, 40) 각각으로 전달된 커맨드(CMD<2:3>)와 어드레스(ADD<2:3>)에 대한 소스정보(SCDT<2:3>)를 누 적하여 누적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)를 생성한 뒤, 생성된 누적커맨드(SCMD<1:3>) 및 누 적어드레스(SADD<1:3>)에 대한 동작패턴을 분석하기 위해 인공지능연산을 수행할 수 있다. 이때, 제2 및 제3메 모리 시스템(30, 40) 각각은, 호스트로부터 전달된 커맨드(CMD<2:3>)와 어드레스(ADD<2:3>)에 대한 소스정 보(SCDT<2:3>)를 제1컨트롤러에 제공할 수 있다. 여기서, 호스트에서 제1 내지 제3 메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드에 대한 소스정보 (SCDT<1:3>)는, 호스트에서 제1 내지 제3 메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드(CMD<1:3>)의 종류를 나타내는 종류정보와, 전달된 커맨드가 다른 커맨드와 어떤 관계인지를 나타내는 관계정보와, 전달된 커 맨드가 입력된 절대적인 또는 상대적인 시점을 나타내는 입력시점정보, 및 전달된 커맨드가 입력된 절대적인 또 는 상대적인 순서를 나타내는 입력순서정보를 포함할 수 있다. 이때, 전달된 커맨드와 다른 커맨드의 관계는, 전달된 커맨드가 입력되는 시점 이전 시점 또는 이후 시점에서 입력되는 커맨드일 수 있다. 또한, 호스트에서 제1 내지 제3 메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드에 대한 소스정보 (SCDT<1:3>)는, 호스트에서 제1 내지 제3 메모리 시스템(20, 30, 40) 각각으로 전달된 어드레스가 가리키는 절대적인 또는 상대적인 위치를 나타내는 위치정보와, 전달된 어드레스가 다른 어드레스와 절대적으로 또는 상 대적으로 어느 정도의 위치 차이를 갖는지를 나타내는 위치간격정보, 및 전달된 어드레스가 다른 어드레스와 절 대적으로 또는 상대적으로 어느 정도 위치 변동이 있었는지를 나타내는 위치변동정보를 포함할 수 있다. 이때, 전달된 어드레스와 다른 어드레스의 관계는, 전달된 어드레스가 입력되는 시점 이전 시점 또는 이후 시점에서 입력되는 어드레스일 수 있다. 정리하면, 제1컨트롤러는, 호스트로부터의 요청에 따라 제1메모리 장치의 동작을 제어하는 동작 을 수행할 수 있을 뿐만 아니라, 호스트로부터 제1 내지 제3 메모리 시스템(20, 30, 40)으로 전달된 다수의 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)에 대한 소스정보(SCDT<1:3>)를 누적하여 누적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)를 생성할 수 있으며, 누적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)에 대한 동작 패턴을 분석하기 위해 인공지능연산을 수행하여 분석정보(ANSDT)를 생성할 수 있다. 그리고, 제1메모리 시스템에 포함된 제4메모리 장치는, 제1컨트롤러에서 인공지능연산을 수행할 때 소스(source)가 되는 데이터, 즉, 누적커맨드(SCMD<1:3>)와 누적어드레스(SADD<1:3>)를 저장하기 위해 사용될 수 있다. 또한, 제1메모리 시스템에 포함된 제4메모리 장치는, 제1컨트롤러에서 인공지능연 산을 수행한 결과 생성된 데이터, 즉, 분석정보(ANSDT)를 저장하기 위해 사용될 수 있다. 이때, 제1컨트롤러 는, 호스트의 요청과 무관하게 제4메모리 장치의 동작을 제어할 수 있다. 즉, 제4메모리 장치 는, 제1컨트롤러에서 독점적으로 사용되는 메모리 장치로서, 호스트에서는 제4메모리 장치 의 존재를 알지 못할 수 있다. 그리고, 제4메모리 장치는, 비휘발성 특성을 갖는 메모리 장치일 수 있다. 즉, 제1메모리 시스템의 전 원이 오프(off)되는 경우에도, 제4메모리 장치에 저장된 인공지능연산에서 사용되는 정보 또는 데이터 (ANSDT, CMD<1:3>, ADD<1:3>)는 삭제되지 않을 수 있다. 따라서, 인공지능연산에서 사용되는 정보 또는 데이터 (ANSDT, CMD<1:3>, ADD<1:3>)는, 제1메모리 시스템의 전원 온/오프(on/off)와 상관없이 동작시간이 길어질 수록 더 많이 생성되어 제4메모리 장치에 누적 저장될 수 있다. 도 2b를 참조하면, 도 2a에서와 다르게 제4메모리 장치가 제1메모리 시스템 외부에서 연결되는 것을 알 수 있다. 즉, 제1메모리 시스템은, 내부에 별도의 인터페이스를 포함하며, 이를 통해 제4메모리 장 치와 연결될 수 있다. 정리하면, 제4메모리 장치는, 도 2a에 예시된 것과 같이 제1메모리 시스템 내부에 포함되어 동작할 수 도 있고, 도 2b에 예시된 것과 같이 제1메모리 시스템 외부에서 제1메모리 시스템에 연결되어 동작할 수도 있다. 한편, 제1컨트롤러에서 생성된 분석정보(ANSDT)는, 제2컨트롤러 및 제3컨트롤러로 전달될 수 있 다. 제2컨트롤러는, 분석정보(ANSDT)에 응답하여 제2메모리 장치에 대한 액세스를 선택적으로 차단할 수 있다. 제3컨트롤러는, 분석정보(ANSDT)에 응답하여 제3메모리 장치에 대한 전력공급을 선택적으로 차단할 수 있다. 여기서, 제2메모리 장치는 휘발성 특성을 갖는 메모리 장치이기 때문에, 제2컨트롤러에서 제2메모리 장치에 대한 액세스를 차단하는 동작을 통해 제2메모리 장치에서 소모하는 전력을 줄여줄 수 있다. 예컨대, 제2컨트롤러는, 제2메모리 장치를 휴면(sleep)모드에 진입시키는 동작을 통해 제2메모리 장 치에 대한 액세스를 차단할 수 있다. 이때, 휴면모드에 진입한 제2메모리 장치의 경우, 내부에 저장 된 데이터를 유지하는 동작만, 예컨대, 리프레쉬(refresh) 동작만 수행하며, 데이터를 리드/라이트하는 액세스 동작을 수행하는 것에 비해 소모되는 전력이 매우 작을 수 있다. 또한, 제3메모리 장치는, 비휘발성 특성을 갖는 메모리 장치이기 때문에, 제3컨트롤러에서 제3메모리 장치에 대한 전력공급을 차단하는 동작을 통해 제3메모리 장치에서 전력을 소모하지 않도록 할 수 있 다. 이때, 제3메모리 장치에 대한 전력공급을 차단한 상태에서 데이터를 리드/라이트하는 액세스 동작을 수행하기 위해서는 전력공급을 다시 재개하는 등의 추가적인 동작이 필요하기 때문에, 전력공급을 차단하지 않 은 상태에서 액세스 동작을 수행하는 것보다 더 긴 시간이 필요할 수 있다. 도 3a 내지 3c는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제1메모 리 시스템의 동작을 설명하기 위해 도시한 순서도이다. 먼저, 도 3a 내지 도 3c를 모두 참조하면, 데이터 처리 시스템에 포함된 제1메모리 시스템은, 호스트에 서 제1 내지 제3메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)에 대한 소스정보(SCDT<1:3>)를 누적하여 누적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)를 생성한 뒤, 누적커맨드 (SCMD<1:3>) 및 누적어드레스(SADD<1:3>)에 대한 동작패턴을 분석하기 위해 인공지능연산을 수행하여 분석정보 (ANSDT)를 생성할 수 있다(S11). 전술한 설명처럼, 제1메모리 시스템은, 누적커맨드(SCMD<1:3>)와 누적어드레스(SADD<1:3>)를 먼저 생성한 뒤, 생성된 누적커맨드(SCMD<1:3>)와 누적어드레스(SADD<1:3>)를 사용하여 분석정보(ANSDT)를 생성할 수 있다. 또한, 제1메모리 시스템은, 호스트에서 제1 내지 제3메모리 시스템(20, 30, 40) 각각으로 전달된 커맨 드(CMD<1:3>) 및 어드레스(ADD<1:3>)의 소스정보(SCDT<1:3>)가 충분히 누적되었을 때, 누적커맨드(SCMD<1:3>) 와 누적어드레스(SADD<1:3>)를 생성할 수 있다. 따라서, 호스트에서 제1 내지 제3메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)의 소스정보(SCDT<1:3>)가 충분히 누적되기 이전 에는, 제1메모리 시스템에서 분석정보(ANSDT)를 생성하지 못할 수 있다. 또한, 제1메모리 시스템에서 인공지능연산을 수행하여 분석정보(ANSDT)가 생성되었다는 것은, 인공지능연산 을 통해 제1 내지 제3메모리 시스템(20, 30, 40)의 미래 동작을 예측한다는 것을 의미할 수 있다. 따라서, 제1메모리 시스템에서 분석정보(ANSDT)를 생성한 이후에는, 인공지능연산을 통해 예측된 미래 동작을 기준으로 제1 내지 제3메모리 시스템(20, 30, 40) 각각의 동작이 제어될 수 있다. 반면, 제1메모리 시스템에서 분석정보(ANSDT)를 생성하지 못하였다는 것은, 제1 내지 제3메모리 시스템(20, 30, 40)의 미래 동작을 예측하지 못하는 것을 의미할 수 있다. 따라서, 제1메모리 시스템에서 분석정보 (ANSDT)를 생성하기 이전에는, 미리 약속된 순서 또는 패턴 또는 조건에 따라 제1 내지 제3메모리 시스템(20, 30, 40) 각각의 동작이 제어될 수 있다. 구체적으로, 도 3a를 참조하면, 제1메모리 시스템은, 분석정보(ANSDT)를 생성하지 못한 상태(S11의 NO)에서, 호스트로부터 입력된 제1커맨드(CMD1) 및 제1어드레스(ADD1)에 응답하여 내부에 포함된 제1메모리 장치의 동작을 제어할 수 있다. 특히, 제1메모리 시스템은, 분석정보(ANSDT)를 생성하지 못한 상태(S11의 NO)에서, 호스트로부터 어떠 한 액세스 요청도 받지 못하는 상태, 예컨대, 유휴(idle)상태가 될 수 있다. 따라서, 제1메모리 시스템은, 분석정보(ANSDT)를 생성하지 못한 상태(S11의 NO)에서 스스로가 유휴상태인지 여부를 확인(S32)하고, 그 결과에 따라 인공지능연산을 수행할지 여부를 선택할 수 있다. 즉, 제1메모리 시스템은, 분석정보(ANSDT)를 생성하 지 못한 상태(S11의 NO)에서 스스로가 유휴상태로 확인(S32의 YES)되는 경우, 호스트에서 제1 내지 제3메모 리 시스템(20, 30, 40) 각각으로 전달된 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)의 소스정보(SCDT<1:3>)가 충 분히 누적되었는지 여부를 확인(S34)할 수 있다. 만약, 소스정보(SCDT<1:3>)가 충분히 누적된 경우(S34의 YES), 제1메모리 시스템은, 누적커맨드 (SCMD<1:3>) 및 누적어드레스(SADD<1:3>)를 생성한 뒤, 그에 대해 인공지능연산을 수행(S35)하여 분석정보 (ANSDT)를 생성할 수 있다. 반대로, 소스정보(SCDT<1:3>)가 충분히 누적되지 못한 경우(S34의 NO), 제1메모리 시스템은, 아무런 동작도 수행하지 않을 수 있다. 또한, 제1메모리 시스템은, 분석정보(ANSDT)를 생성하지 못한 상태(S11의 NO)에서 스스로가 유휴상태가 아 닌 상태, 즉, 호스트로부터 액세스 요청을 받는 상태인 것으로 확인(S32의 NO)되는 경우, 호스트로부터 의 액세스 요청을 처리해야 하므로, 인공지능연산을 수행할 수 없다. 그리고, 제1메모리 시스템은, 분석정보(ANSDT)를 생성한 상태(S11의 YES)에서, 제1 내지 제3메모리 시스템 (20, 30, 40)의 미래 동작을 예측할 수 있다. 특히, 제1메모리 시스템은, 분석정보(ANSDT)를 생성한 상태 (S11의 YES)에서 스스로에 대한 액세스 빈도(frequency)가 정해진 제5기준 이하로 예측되는지 여부를 확인(S3 1)할 수 있다. 즉, 제1메모리 시스템은, 분석정보(ANSDT)를 생성한 상태(S11의 YES)일 때, 분석정보(ANSD T)를 참조하여 현재시점을 포함하여 예정된 미래시점까지의 특정동작구간에서 호스트로부터의 액세스 요청 이 정해진 제5기준 이하로 예측되는지 여부를 확인(S31)할 수 있다. 이때, 제1메모리 시스템에서 호스트 로부터의 액세스 요청이 정해진 제5기준 이하로 예측되는지 여부를 확인(S31)하는 동작은, 예정된 과거시점 에서 현재 시점까지 호스트로부터 제1메모리 시스템으로 전달된 다수의 제1커맨드(CMD1) 및 제1어드레 스(ADD1)의 동작패턴이 분석정보(ANSDT)를 통해 예측된 동작패턴과 어떤 형태로 어느 정도 일치하는지 여부를 판단하는 동작일 수 있다. 예컨대, 호스트로부터의 액세스 요청을 예측하는 특정동작구간의 길이는, 예정된 과거시점에서 현재시점까지 호스트로부터 전달된 다수의 제1커맨드(CMD1) 및 제1어드레스(ADD1)의 동작패턴 이 분석정보(ANSDT)를 통해 예측된 동작패턴과 비교적 많이 일치하는 경우 상대적으로 더 긴 길이를 가지는 형 태가 될 수 있다. 스스로에 대한 액세스 빈도가 정해진 기준 이하일 것으로 예측하는 경우(S31의 YES), 제1메모리 시스템은, 특정동작구간을 제8구간으로 정의하여 제8구간동안 호스트에서 제1 내지 제3메모리 시스템(20, 30, 40) 각 각으로 전달된 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)의 소스정보(SCDT<1:3>)가 충분히 누적되었는지 여부를 확인(S34)할 수 있다. 만약, 소스정보(SCDT<1:3>)가 충분히 누적된 경우(S34의 YES), 제1메모리 시스템은, 누적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)를 생성한 뒤, 그에 대해 인공지능연산을 수행(S35)하여 기 존에 생성되었던 분석정보(ANSDT)를 갱신(update)하여 생성할 수 있다. 반대로, 소스정보(SCDT<1:3>)가 충분히 누적되지 못한 경우(S34의 NO), 제1메모리 시스템은, 제8구간동안 아무런 동작도 수행하지 않을 수 있다. 이 경우, 기존에 생성된 분석정보(ANSDT)가 그대로 유지될 것이다. 이때, 분석정보(ANSDT)를 갱신하여 생성한다는 것은, 갱신 이전에 생성되었던 분석정보(ANSDT)보다 더 많은 누 적커맨드(SCMD<1:3>) 및 누적어드레스(SADD<1:3>)에 대해 인공지능연산을 수행하였다는 것을 의미할 수 있다. 따라서, 갱신하여 생성된 분석정보(ANSDT)는, 갱신 이전에 생성되었던 분석정보(ANSDT)보다 더 정확하게 제1 내지 제3메모리 시스템(20, 30, 40)의 미래 동작을 예측할 가능성이 높을 수 있다. 그리고, 스스로에 대한 액세스 빈도가 정해진 기준 이하일 것으로 예측하는 경우(S31의 NO), 제1메모리 시스템 은, 특정동작구간동안 호스트로부터 액세스 요청이 발생할 것을 대비해야 하므로, 아무런 동작도 수행 하지 않을 수 있다. 그리고, 제1메모리 시스템은, 분석정보(ANSDT)의 생성여부와 상관없이 호스트로부터 인공지능연산의 수 행여부를 확인(S33)받을 수 있다. 예컨대, 호스트는, 제1메모리 시스템이 인공지능연산을 수행할 수 있 다는 것을 미리 알고 있을 수 있다. 이와 같은 경우, 호스트에서 주도적으로 인공지능연산의 수행을 제1메 모리 시스템에 요청할 수 있다(S33). 즉, 호스트에서 제1메모리 시스템으로 인공지능연산의 수행을 요청(S33의 허용) 또는 차단을 요청(S33의 차단)할 수 있다. 다른 경우, 제1메모리 시스템에서 주도적으로 인공지능연산을 수행여부를 호스트에 확인받을 수 있다. 제1메모리 시스템은, 요청결과로서 호스트(1 0)로부터 인공지능연산의 수행을 허용(S33의 허용)받거나 또는 거부(S33의 차단)받을 수 있다. 호스트에서 인공지능연산의 수행이 요청되거나 또는 수행을 허용하는 경우(S33의 허용), 제1메모리 시스템 은, 호스트에서 제1 내지 제3메모리 시스템(20, 30, 40) 각각으로 전달된 커맨드(CMD<1:3>) 및 어드레 스(ADD<1:3>)의 소스정보(SCDT<1:3>)가 충분히 누적되었는지 여부를 확인(S34)할 수 있다. 만약, 소스정보 (SCDT<1:3>)가 충분히 누적된 경우(S34의 YES), 제1메모리 시스템은, 누적커맨드(SCMD<1:3>) 및 누적어드 레스(SADD<1:3>)를 생성한 뒤, 그에 대해 인공지능연산을 수행(S35)하여 분석정보(ANSDT)를 생성할 수 있다. 이 때, 분석정보(ANSDT)가 이미 생성된 상태에서 호스트의 요청 또는 허용에 따라 인공지능연산을 수행(S35)한 경우, 기존에 생성되었던 분석정보(ANSDT)를 갱신하여 생성할 수 있다. 반대로, 소스정보(SCDT<1:3>)가 충분히 누적되지 못한 경우(S34의 NO), 제1메모리 시스템은, 아무런 동작도 수행하지 않을 수 있다. 이때, 분석정 보(ANSDT)가 이미 생성된 상태에서 호스트로부터 인공지능연산의 수행에 대한 요청 또는 허용이 있었던 경 우라면, 기존에 생성된 분석정보(ANSDT)가 그대로 유지될 것이다. 호스트에서 인공지능연산의 수행이 차단되거나 또는 수행을 거부하는 경우(S33의 차단), 제1메모리 시스템 은, 아무런 동작도 수행하지 않을 수 있다. 이때, 분석정보(ANSDT)가 이미 생성된 상태에서 호스트로부 터 인공지능연산의 수행에 대한 차단 또는 거부가 있었던 경우라면, 기존에 생성된 분석정보(ANSDT)가 그대로 유지될 것이다. 도 3b를 참조하면, 제1메모리 시스템은, 분석정보(ANSDT)를 생성한 상태(S11의 YES)일 때, 분석정보(ANSD T)를 참조하여 현재 시점을 포함하여 예정된 미래시점까지의 특정동작구간에서 호스트와의 데이터 전송 대 역폭(bandwidth)이 정해진 제1기준 이하로 예측되는지 여부를 확인(S12)할 수 있다. 이때, 제1메모리 시스템 에서 호스트와의 데이터 전송 대역폭이 정해진 제1기준 이하로 예측되는지 여부를 확인(S12)하는 동작 은, 예정된 과거시점에서 현재 시점까지 호스트로부터 전달되는 다수의 커맨드(CMD<1:3>) 및 어드레스 (ADD<1:3>)의 동작패턴이 분석정보(ANSDT)를 통해 예측된 동작패턴과 어떤 형태로 어느 정도 일치하는지 여부를 판단하는 동작일 수 있다. 예컨대, 호스트와의 데이터 전송 대역폭을 예측하는 특정동작구간의 길이는, 예 정된 과거시점에서 현재시점까지 호스트로부터 전달되는 다수의 커맨드(CMD<1:3>) 및 어드레스(ADD<1:3>)의 동작패턴이 분석정보(ANSDT)를 통해 예측된 동작패턴과 비교적 많이 일치하는 경우 상대적으로 더 긴 길이를 가 지는 형태가 될 수 있다. 만약, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 이하로 예측되는 경우(S12의 YES), 제1메모리 시스 템은, 특정동작구간을 제1구간으로 정의하여 제1구간동안 분석정보(ANSDT)의 제1값을 차단으로 설정(S13)할 수 있다. 이렇게, 제1메모리 시스템에서 제1구간동안 분석정보(ANSDT)의 제1값을 차단으로 설정(S13)하는 경우, 제2메모리 시스템은, 제1구간동안 내부에 포함된 제2메모리 장치에 대한 액세스를 차단할 수 있 다. 반대로, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 초과로 예측되는 경우(S12의 NO), 제1메모리 시스템은, 특정동작구간을 제2구간으로 정의하여 제2구간동안 분석정보(ANSDT)의 제1값을 허용으로 설정 (S14)할 수 있다. 이렇게, 제1메모리 시스템에서 제2구간동안 분석정보(ANSDT)의 제1값을 허용으로 설정 (S14)하는 경우, 제2메모리 시스템은, 제2구간동안 내부에 포함된 제2메모리 장치에 대한 액세스를 허 용할 수 있다. 전술한 것처럼 제1메모리 시스템은, 호스트와의 데이터 전송 대역폭을 예측한 결과에 따 라, 분석정보(ANSDT)의 제1값을 조절하여 제2메모리 시스템에서 제2메모리 장치에 대한 액세스 동작을 제어, 즉, 제2메모리 시스템에서 소모하는 전력을 조절할 수 있다. 여기서, 호스트와의 데이터 전송 대역폭의 값이 의미하는 것은, 호스트와의 사이에서 한 번에 전송되는 데이터의 양 또는 데이터 크기가 어느 정도인지를 의미할 수 있다. 예컨대, 호스트와의 사이에서 전송 예정인 데이터의 크기가 10기가비트(Giga Bit)이고, 호스트와의 사이에서 최대 전송처리크기가 5기가비트인 것 을 가정할 수 있다. 이런 경우, 전송 예정인 데이터의 크기가 최대 전송처리크기보다 크기 때문에, 데이터 전송 대역폭은 최대 전송처리크기인 5기가비트가 될 수 있다. 다른 예를 들어보면, 호스트와의 사이에서 전달 예 정인 데이터의 크기가 3기가비트이고, 호스트와의 사이에서 최대 전송처리크기가 5기가비트인 것을 가정할 수 있다. 이런 경우, 전송 예정인 데이터의 크기보다 최대 전송처리크기가 더 크기 때문에, 데이터 전송 대역폭 은 최대 전송처리크기보다 작은 3기가비트가 될 수 있다. 도 2a 및 도 2b를 참조하면, 제1 내지 제3 메모리 시스템(20, 30, 40)은, 호스트와 병렬로 연결될 수 있다. 즉, 제1 내지 제3 메모리 시스템(20, 30, 40) 각각은 호스트와 독립적으로 데이터를 입/출력할 수 있다. 따 라서, 제1 내지 제3 메모리 시스템(20, 30, 40) 각각이 호스트와의 사이에서 독립적인 최대 전송처리크기가 설정될 수 있다. 여기서, 최대 전송처리크기는, 일정시간동안 라이트 또는 리드 가능한 데이터 최대 크기를 의 미할 수 있다. 예컨대, 가장 속도가 빠르고 휘발성 특징을 갖는 제1메모리 장치를 포함하는 제1메모리 시 스템의 경우, 리드 및 라이트 동작에서 모두 5기가비트의 최대 전송처리크기를 가질 수 있다. 제1메모리 장 치보다 느리지만 휘발성 특징을 갖는 제2메모리 장치를 포함하는 제2메모리 시스템의 경우, 리드 및 라이트 동작에서 모두 3기가비트의 최대 전송처리크기를 가질 수 있다. 비휘발성 특징을 갖는 제3메모리 장 치를 포함하는 제3메모리 시스템의 경우, 리드 동작에서 2기가비트의 최대 전송처리크기를 갖고 라이 트 동작에서 128메가비트(Mega Bit)의 최대 전송처리크기를 가질 수 있다. 다시 도 3b를 참조하면, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 이하로 예측되는 경우(S12의 YES)가 의미하는 것은, 특정동작구간동안 호스트와의 사이에서 전송 예정인 데이터의 크기가 제1메모리 시 스템의 최대 전송처리크기보다 작은 것으로 예측되는 경우를 의미할 수 있다. 즉, 특정동작구간동안 호스트 와의 사이에서 전송 예정인 데이터를 제1메모리 시스템에서 단독 처리하더라도 데이터 처리가 지연 (delay)되는 등의 문제없이 처리가 가능할 수 있다. 따라서, 호스트와의 데이터 전송 대역폭이 정해진 제1 기준 이하로 예측되는 경우(S12의 YES), 제1메모리 시스템은, 특정동작구간을 제1구간으로 정의하여 제1구 간동안 분석정보(ANSDT)의 제1값을 차단으로 설정(S13)함으로써, 제1구간동안 제2메모리 시스템에서 제2메 모리 장치에 대한 액세스를 차단할 수 있다. 이를 통해, 제1메모리 시스템은, 특정동작구간에서 제2메 모리 시스템에서 소모되는 전력을 최소화하면서도, 호스트와의 사이에서 처리 예정인 데이터를 문제없 이 처리할 수 있다. 반대로, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 초과로 예측되는 경우(S12의 NO)가 의미하는 것 은, 특정동작구간동안 호스트와의 사이에서 전송 예정인 데이터의 크기가 제1메모리 시스템의 최대 전 송처리크기보다 큰 것으로 예측되는 경우를 의미할 수 있다. 즉, 특정동작구간동안 호스트와의 사이에서 전 송 예정인 데이터를 제1메모리 시스템에서 단독 처리하는 경우 데이터 처리가 지연(delay)되는 등의 문제가 발생할 수 있다. 따라서, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 초과로 예측되는 경우(S12의 NO), 제1메모리 시스템은, 특정동작구간을 제2구간으로 정의하여 제2구간동안 분석정보(ANSDT)의 제1값을 허용으로 설정(S14)함으로써, 제2구간동안 제2메모리 시스템에서 제2메모리 장치에 대한 액세스를 허 용할 수 있다. 이를 통해, 특정동작구간에서 제1메모리 시스템은 제2메모리 시스템과 함께, 호스트(1 0)와의 사이에서 처리 예정인 데이터를 문제없이 처리할 수 있다. 한편, 제1메모리 시스템은, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 이하로 예측하여(S12의 YES) 특정동작구간을 제1구간으로 정의하든, 호스트와의 데이터 전송 대역폭이 정해진 제1기준 초과로 예측 하여(S12의 NO) 특정동작구간을 제2구간으로 정의하든 상관없이 호스트로부터 액세스 요청에 대응해야 한다. 즉, 제1메모리 시스템은, 제1 및 제2구간 각각에서 호스트로부터 전달된 제1커맨드(CMD1) 및 제1 어드레스(ADD1)에 응답하여 호스트로부터의 액세스 요청 데이터를 제1메모리 장치에서 처리할 수 있다. 그리고, 제1메모리 시스템은, 분석정보(ANSDT)의 제1값을 차단으로 설정(S13)한 상태, 즉, 특정동작구간이 제1구간으로 정의된 상태에서 제1메모리 장치에 저장된 데이터 중에 호스트로부터의 액세스 빈도 (access frequency)가 정해진 제2기준 이하인 제1콜드데이터(CLDT1)가 포함되는지 여부를 확인(S15)할 수 있다. 만약, 제1메모리 장치에 저장된 데이터 중에 제1콜드데이터(CLDT1)가 포함되는 경우(S15의 YES), 제1메모 리 시스템은, 제2메모리 시스템이 제2메모리 장치에 대한 액세스를 제3구간동안 허용하도록 분석 정보의 제2값을 허용으로 설정할 수 있다(S16). 이어서, 제1메모리 시스템은, 제3구간에서 제1메모리 장치 에 저장된 제1콜드데이터(CLDT1)를 제2메모리 시스템으로 전달한 뒤, 제1메모리 장치에서 제1콜드데이터(CLDT1)를 삭제할 수 있다. 즉, 제1메모리 시스템은, 호스트와의 전송 대역폭이 정해진 제1기 준 이하로 예측되는 제1구간에서 제1메모리 장치에 제1콜드데이터(CLDT1)가 저장된 것으로 확인되면, 제1 콜드데이터(CLDT1)를 제2메모리 장치로 이동시키기 위해 분석정보(ANSDT)의 제2값을 허용으로 설정하여 제 1구간 중 제3구간동안 제2메모리 시스템이 제2메모리 장치에 대한 액세스를 허용하도록 할 수 있다. 이렇게, 제1메모리 시스템에서 분석정보(ANSDT)의 제2값을 허용으로 설정(S16)하는 경우, 제2메모리 시스템 은, 제3구간동안 내부에 포함된 제2메모리 장치에 대한 액세스를 허용할 수 있다. 즉, 제2메모리 시스 템은, 제1구간의 진입으로 인해 차단하고 있던 제2메모리 장치에 대한 액세스를 제3구간동안 허용할 수 있다. 다시 말하면, 제2메모리 시스템은, 제1메모리 시스템에서 분석정보(ANSDT)의 제2값이 허용으 로 설정되는 것에 응답하여 제2메모리 장치에 대한 액세스를 허용함으로서 제3구간에 진입할 수 있다. 이 후, 제2메모리 시스템은, 제3구간에서 제1메모리 시스템으로부터 전달되는 제1콜드데이터(CLDT1)를 제2 메모리 장치에 저장할 수 있다. 또한, 제2메모리 시스템은, 제2메모리 장치에 제1콜드데이터 (CLDT1)를 저장하는 동작을 완료하는 것에 응답하여 제2메모리 장치에 대한 액세스를 차단하는 휴면모드에 진입함으로써, 제3구간에서 탈출할 수 있다. 반대로, 제1구간에서 제1메모리 장치에 저장된 데이터 중에 제1콜드데이터(CLDT1)가 포함되지 않는 경우 (S15의 NO), 제1메모리 시스템은, 제1구간에서 분석정보(ANSDT)의 제1값을 차단으로 설정(S13)한 상태를 계 속 유지할 수 있다. 도 3c를 참조하면, 제1메모리 시스템은, 분석정보(ANSDT)를 생성한 상태(S11의 YES)일 때, 분석정보(ANSD T)를 참조하여 현재 시점을 포함하여 예정된 미래시점까지의 특정동작구간에서 제3메모리 시스템에 대한 액 세스 빈도가 정해진 제3기준 이하로 예측되는지 여부를 확인(S21)할 수 있다. 이때, 제1메모리 시스템에서 제3메모리 시스템에 대한 액세스 빈도가 정해진 제3기준 이하로 예측되는지 여부를 확인(S21)하는 동작은, 예정된 과거시점에서 현재 시점까지 호스트로부터 전달되는 다수의 제3커맨드(CMD3) 및 제3어드레스(ADD3) 의 동작패턴이 분석정보(ANSDT)를 통해 예측된 동작패턴과 어떤 형태로 어느 정도 일치하는지 여부를 판단하는 동작일 수 있다. 예컨대, 호스트와의 데이터 전송 대역폭을 예측하는 특정동작구간의 길이는, 예정된 과거 시점에서 현재시점까지 호스트로부터 전달되는 다수의 제3커맨드(CMD3) 및 어드레스(ADD3)의 동작패턴이 분 석정보(ANSDT)를 통해 예측된 동작패턴과 비교적 많이 일치하는 경우 상대적으로 더 긴 길이를 가지는 형태가 될 수 있다. 만약, 제3메모리 시스템에 대한 액세스 빈도가 정해진 제3기준 이하로 예측되는 경우(S21의 YES), 제1메모 리 시스템은, 특정동작구간을 제4구간으로 정의하여 제4구간동안 분석정보(ANSDT)의 제3값을 차단으로 설정 (S22)할 수 있다. 이렇게, 제1메모리 시스템에서 제4구간동안 분석정보(ANSDT)의 제3값을 차단으로 설정 (S22)하는 경우, 제3메모리 시스템은, 제4구간동안 내부에 포함된 제3메모리 장치에 대한 전력공급을 차단할 수 있다. 반대로, 제3메모리 시스템에 대한 액세스 빈도가 정해진 제3기준 초과로 예측되는 경우 (S21의 NO), 제1메모리 시스템은, 특정동작구간을 제5구간으로 정의하여 제5구간동안 분석정보(ANSDT)의 제 3값을 허용으로 설정(S23)할 수 있다. 이렇게, 제1메모리 시스템에서 제5구간동안 분석정보(ANSDT)의 제3값 을 허용으로 설정(S23)하는 경우, 제3메모리 시스템은, 제5구간동안 내부에 포함된 제3메모리 장치에 대한 전력공급을 허용할 수 있다. 전술한 것처럼 제1메모리 시스템은, 제3메모리 시스템의 액세스 빈도 를 예측한 결과에 따라, 분석정보(ANSDT)의 제3값을 조절하여 제3메모리 시스템에서 제3메모리 장치에 대한 전력공급 동작을 제어, 즉, 제3메모리 시스템에서 소모하는 전력을 조절할 수 있다. 여기서, 제3메모리 시스템에 포함된 제3메모리 장치는, 비휘발성 특성을 갖는 메모리 장치이기 때문에, 전력공급이 차단된 상태에서도 내부에 저장된 데이터를 그대로 유지할 수 있다. 물론, 제3메모리 장치 에 대한 전력공급을 차단한 상태에서 데이터를 리드/라이트하는 액세스 동작을 수행하기 위해서는 전력공 급을 다시 재개하는 등의 추가적인 동작이 필요하기 때문에, 전력공급을 차단하지 않은 상태에서 액세스 동작을 수행하는 것보다 더 긴 시간이 필요할 수 있다. 그리고, 제1메모리 시스템은, 분석정보(ANSDT)의 제3값을 차단으로 설정(S22)한 상태에서 분석정보(ANSDT) 의 제1값이 차단으로 설정(도 3b의 S13)된 상태인지를 확인(S24)할 수 있다. 즉, 제1메모리 시스템은, 분석 정보(ANSDT)의 제1값 및 제3값이 모두 차단으로 설정된 상태, 즉, 제2메모리 시스템을 위한 특정동작구간이 제1구간으로 정의되고 제3메모리 시스템을 위한 특정동작구간이 제4구간으로 정의된 상태인지를 확인(S24) 할 수 있다. 이때, 제1구간과 제4구간이 겹쳐진 특정동작구간을 제6구간으로 정의할 수 있다. 분석정보(ANSDT)의 제1값 및 제3값이 모두 차단으로 설정된 제6구간(S24의 YES)에서, 제1메모리 시스템은, 제1메모리 장치에 저장된 데이터 중에 호스트로부터의 액세스 빈도가 정해진 제4기준 이하인 제2콜드 데이터(CLDT2)가 포함되는지 여부를 확인(S25)할 수 있다. 여기서, 제2콜드데이터(CLDT2)는, 도 3b에서 설명했 던 제1콜드데이터(CLDT1)와는 다른 데이터일 수 있다. 예컨대, 제1콜드데이터(CLDT1)가 제2콜드데이터(CLDT2)보 다 호스트로부터의 액세스 빈도가 더 높은 데이터일 수 있다. 즉, 제1콜드데이터(CLDT1)를 확인하기 위한 제2기준에 따른 호스트로부터의 액세스 빈도보다 제2콜드데이터(CLDT2)를 확인하기 위한 제4기준에 따른 호스트로부터의 액세스 빈도가 더 낮을 수 있다. 만약, 제6구간에서 제1메모리 장치에 저장된 데이터 중에 제2콜드데이터(CLDT2)가 포함되는 경우(S25의 YES), 제1메모리 시스템은, 제2메모리 장치에 대한 액세스와 제3메모리 장치에 대한 전력공급을 제2 및 제3메모리 시스템(30, 40) 각각이 제7구간동안 허용하도록 분석정보(ANSDT)의 제4값을 허용으로 설정할 수 있다(S26). 이어서, 제1메모리 시스템은, 제7구간에서 제1메모리 장치에 저장된 제2콜드데이터 (CLDT2)를 제3메모리 시스템으로 전달한 뒤, 제1메모리 장치에서 제2콜드데이터(CLDT2)를 삭제할 수 있다(S27). 즉, 제1메모리 시스템은, 호스트와의 전송 대역폭이 정해진 제1기준 이하로 예측되고 제3 메모리 시스템에 대한 액세스 빈도가 정해진 제3기준 이하로 예측되는 제6구간에서 제1메모리 장치에 제2콜드데이터(CLDT2)가 저장된 것으로 확인되면, 제2콜드데이터(CLDT2)를 제3메모리 장치로 이동시키기 위한 분석정보(ANSDT)의 제4값을 허용으로 설정하여 제6구간 중 제7구간동안 제3메모리 시스템이 제3메모리 장치에 대한 전원공급을 허용하도록 할 수 있다. 이렇게, 제1메모리 시스템에서 분석정보(ANSDT)의 제4값을 허용으로 설정(S26)하는 경우, 제2메모리 시스템 은, 제7구간동안 내부에 포함된 제2메모리 장치에 대한 액세스를 허용할 수 있다. 즉, 제2메모리 시스 템은, 제1구간의 진입으로 인해 차단하고 있던 제2메모리 장치에 대한 액세스를 제7구간동안 허용할 수 있다. 다시 말하면, 제2메모리 시스템은, 제1메모리 시스템에서 분석정보(ANSDT)의 제4값이 허용으 로 설정되는 것에 응답하여 제2메모리 장치에 대한 액세스를 허용함으로서 제7구간에 진입할 수 있다. 또 한, 제2메모리 시스템은, 제7구간에서 제2메모리 장치에 제2콜드데이터(CLDT2)가 저장되었는지 여부를 확인할 수 있다. 만약, 제2메모리 장치에 제2콜드데이터(CLDT2)가 저장된 경우, 제2메모리 시스템은, 제2콜드데이터(CLDT2)를 제3메모리 시스템으로 전달한 뒤, 제2콜드데이터(CLDT2)를 제2메모리 장치에 서 삭제할 수 있다. 또한, 제2메모리 시스템은, 제2메모리 장치에서 제2콜드데이터(CLDT2)의 삭제를 완료하는 것에 응답하여 제2메모리 장치에 대한 액세스를 차단하는 휴면모드에 진입함으로써 제7구간에서 탈출할 수 있다. 이렇게, 제1메모리 시스템에서 분석정보(ANSDT)의 제4값을 허용으로 설정(S26)하는 경우, 제3메모리 시스템 은, 제7구간동안 내부에 포함된 제3메모리 장치에 대한 전원공급을 허용할 수 있다. 즉, 제3메모리 시 스템은, 제4구간의 진입으로 차단하고 있던 제3메모리 장치에 대한 전원공급을 제7구간동안 허용할 수 있다. 다시 말하면, 제3메모리 시스템은, 제1메모리 시스템에서 분석정보(ANSDT)의 제4값이 허용으로 설정되는 것에 응답하여 제3메모리 장치에 대한 전원공급을 허용함으로서 제7구간에 진입할 수 있다. 이후, 제3메모리 시스템은, 제7구간에서 제1 및 제2메모리 시스템(20, 30) 중 적어도 하나의 시스템으로부 터 전달되는 제2콜드데이터(CLDT2)를 제3메모리 장치에 저장할 수 있다. 또한, 제3메모리 시스템은, 제3메모리 장치에 제2콜드데이터(CLDT2)를 저장하는 동작을 완료하는 것에 응답하여 제3메모리 장치 에 대한 전원공급을 차단함으로써, 제7구간에서 탈출할 수 있다. 반대로, 제6구간에서 제1메모리 장치에 저장된 데이터 중에 제2콜드데이터(CLDT2)가 포함되지 않는 경우 (S25의 NO), 제1메모리 시스템은, 제6구간에서 분석정보(ANSDT)의 제4값을 허용하지 않는 상태를 계속 유지 할 수 있다. 참고로, 전술한 설명에서 분석정보(ANSDT)를 참조하여 메모리 시스템들(20, 30, 40)의 동작을 예측하기 위해 사 용된'정해진 기준'을 제1기준, 제2기준, 제3기준, 제4기준, 제5기준 중 어느 하나로 다양하게 정의한 바 있다. 이렇게, '정해진 기준'을 제1 내지 제5 기준으로 다양하게 정의한 이유는, 예측하는 동작의 종류에 따라 '정해 진 기준'의 조건이 모두 달라질 수 있기 때문이며, 제1 내지 제5 기준 각각이 서로 간에 어떠한 연관관계가 있 음을 의미하지 않는다. 도 4는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제2메모리 시스템 의 동작을 설명하기 위해 도시한 순서도이다. 도 4를 참조하면, 제2메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되었는지 여 부를 확인(S41)할 수 있다. 만약, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되지 않은 경우(S41의NO), 제2메모리 시스템은, 호스트로부터 입력된 제2커맨드(CMD2) 및 제2어드레스(ADD2)에 응답하여 내 부에 포함된 제2메모리 장치의 동작을 제어할 수 있다. 한편, 제2메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되지 않은 상태(S41의 NO)에서, 절대적인 현재시간을 확인할 수 있다(S43). 이때, 절대적인 현재시간은, 물리적으로 절대적인 시간의 흐름 중에 현재시점을 나타낼 수 있다. 예컨대, 하루 24시간 중 현재 시간인 15시를 절대적인 현재시간이라고 할 수 있다. 만약, 절대적인 현재시간이 허용시간범위에 포함되는 경우(S43의 허용시간범위), 제2메모리 시스템은, 내부 의 제2메모리 장치에 대한 액세스를 허용하기 위해 휴면모드에서 탈출한 후, 이를 호스트에 통보할 수 있다(S47). 이때, 제2메모리 시스템에서 휴면모드의 탈출을 호스트에 통보하였으므로, 호스트(10 2)는 제2메모리 시스템이 휴면모드에서 탈출한 상태임을 인지할 수 있다. 따라서, 호스트는 제2커맨드 (CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하고, 제2메모리 시스템은 제2커맨드(CMD2) 및 제2어드레스(ADD2)에 응답하여 내부에 포함된 제2메모리 장치의 동작을 제어할 수 있을 것이다. 반대로, 절대적인 현재시간이 차단시간범위에 포함되는 경우(S43의 차단시간범위), 제2메모리 시스템은, 내 부의 제2메모리 장치에 대한 액세스를 차단하기 위해 휴면모드에 진입한 후, 이를 호스트에 통보할 수 있다(S47). 이때, 제2메모리 시스템에서 휴면모드의 진입을 호스트에 통보하였으므로, 호스트(10 2)는 제2메모리 시스템이 휴면모드에 진입한 상태임을 인지할 수 있다. 따라서, 호스트는 제2커맨드 (CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하지 않을 수 있으며, 제2메모리 시스템은 휴면모드에 진입한 상태를 유지할 수 있을 것이다. 그리고, 제2메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달된 상태(S41의 YES)에 서, 분석정보(ANSDT)의 제1값을 확인할 수 있다(S42). 만약, 분석정보(ANSDT)의 제1값이 허용으로 설정된 경우(S42의 허용), 제2메모리 시스템은, 내부의 제2메모 리 장치에 대한 액세스를 허용하기 위해 휴면모드에서 탈출한 후, 이를 호스트에 통보할 수 있다 (S45). 이때, 제2메모리 시스템에서 휴면모드의 탈출을 호스트에 통보하였으므로, 호스트는 제2 메모리 시스템이 휴면모드에서 탈출한 상태임을 인지할 수 있다. 따라서, 호스트는 제2커맨드(CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하고, 제2메모리 시스템은 제2커맨드(CMD2) 및 제2어드 레스(ADD2)에 응답하여 내부에 포함된 제2메모리 장치의 동작을 제어할 수 있을 것이다. 반대로, 분석정보(ANSDT)의 제1값이 차단으로 설정된 경우(S42의 차단), 제2메모리 시스템은, 내부의 제2메 모리 장치에 대한 액세스를 차단하기 위해 휴면모드에 진입한 후, 이를 호스트에 통보할 수 있다 (S48). 이때, 제2메모리 시스템에서 휴면모드의 진입을 호스트에 통보하였으므로, 호스트는 제2 메모리 시스템이 휴면모드에 진입한 상태임을 인지할 수 있다. 따라서, 호스트는 제2커맨드(CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하지 않을 수 있으며, 제2메모리 시스템은 휴면모드에 진입한 상태를 유지할 수 있을 것이다. 한편, 제2메모리 시스템은, 분석정보(ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 경 우, 분석정보(ANSDT)의 제2값을 확인할 수 있다(S49). 만약, 분석정보(ANSDT)의 제2값이 허용으로 설정된 경우(S49의 허용), 제2메모리 시스템은, 내부의 제2메모 리 장치에 대한 액세스를 허용하기 위해 휴면모드에서 탈출한 후, 이를 호스트에 통보하지 않을 수 있다(S51). 이렇게, 제2메모리 시스템은, 분석정보(ANSDT)의 제2값이 허용으로 설정되는 것에 응답하여 휴 면모드에서 탈출할 수 있으며, 그 이후 제1메모리 시스템으로부터 전달되는 제1콜드데이터(CLDT1)를 제2메 모리 장치에 저장할 수 있다. 또한, 제2메모리 시스템은, 제2메모리 장치에 제1콜드데이터 (CLDT1)를 저장하는 동작을 완료하는 것에 응답하여 제2메모리 장치에 대한 액세스를 차단하는 휴면모드에 진입한 후, 이를 호스트에 통보하지 않을 수 있다(S55). 여기서, 제2메모리 시스템은, 분석정보(ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 상태에서 분석정보(ANSDT)의 제2값이 허용으로 설정되는 경우, 휴면모드에서 탈출할 수 있으며, 이때, 휴면모드 의 탈출은 호스트에 통보하지 않을 수 있다. 또한, 제2메모리 시스템은, 분석정보(ANSDT)의 제2값이 허용으로 설정된 것에 따라 휴면모드에서 탈출한 이후, 다시 휴면모드에 진입할 때, 휴면모드의 진입을 호스트 에 통보하지 않을 수 있다. 이렇게, 제2메모리 시스템은, 분석정보(ANSDT)의 제2값에 의해 탈출/진입 하는 휴면모드에 대한 정보를 호스트에 통보하지 않을 수 있기 때문에, 호스트에서는 제2메모리 시스템이 계속 휴면모드에 진입한 상태인 것으로 인지할 수 있다. 따라서, 제2메모리 시스템은, 분석정보 (ANSDT)의 제2값에 의해 휴면모드를 탈출/진입하는 동안 호스트로부터 제2커맨드(CMD2) 및 제2어드레스 (ADD2)를 전달받지 않을 수 있다. 반대로, 분석정보(ANSDT)의 제2값이 차단으로 설정된 경우(S49의 차단), 제2메모리 시스템은, 분석정보 (ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 상태를 계속 유지할 수 있다. 한편, 제2메모리 시스템은, 분석정보(ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 경 우, 분석정보(ANSDT)의 제4값을 확인할 수 있다(S50). 만약, 분석정보(ANSDT)의 제4값이 허용으로 설정된 경우(S50의 허용), 제2메모리 시스템은, 내부의 제2메모 리 장치에 대한 액세스를 허용하기 위해 휴면모드에서 탈출한 후, 이를 호스트에 통보하지 않을 수 있다(S52). 이렇게, 제2메모리 시스템은, 분석정보(ANSDT)의 제4값이 허용으로 설정되는 것에 응답하여 휴 면모드에서 탈출할 수 있으며, 그 이후 제2메모리 장치에 저장된 데이터 중에 호스트로부터의 액세스 빈도가 정해진 제4기준 이하인 제2콜드데이터(CLDT2)가 포함되는지 여부를 확인(S53)할 수 있다. 만약, 제2메모리 장치에 저장된 데이터 중에 제2콜드데이터(CLDT2)가 포함되는 경우(S53의 YES), 제2메모 리 시스템은, 제2메모리 장치에 저장된 제2콜드데이터(CLDT2)를 제3메모리 시스템으로 전달한 뒤, 제2메모리 장치에서 제2콜드데이터(CLDT2)를 삭제할 수 있다. 이어서, 제2메모리 시스템은, 제2메모리 장치에서 제2콜드데이터(CLDT2)를 삭제하는 동작을 완료하는 것에 응답하여 제2메모리 장치에 대한 액세스를 차단하는 휴면모드에 진입한 후, 이를 호스트에 통보하지 않을 수 있다(S57). 반대로, 제2메모리 장치에 저장된 데이터 중에 제2콜드데이터(CLDT2)가 포함되지 않는 경우(S53의 NO), 제 2메모리 시스템은 제2메모리 장치에 대한 액세스를 차단하는 휴면모드에 진입한 후, 이를 호스트(10 2)에 통보하지 않을 수 있다(S57). 여기서, 제2메모리 시스템은, 분석정보(ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 상태에서 분석정보(ANSDT)의 제4값이 허용으로 설정되는 경우, 휴면모드에서 탈출할 수 있으며, 이때, 휴면모드 의 탈출은 호스트에 통보하지 않을 수 있다. 또한, 제2메모리 시스템은, 분석정보(ANSDT)의 제4값이 허용으로 설정된 것에 따라 휴면모드에서 탈출한 이후, 다시 휴면모드에 진입할 때, 휴면모드의 진입을 호스트 에 통보하지 않을 수 있다. 이렇게, 제2메모리 시스템은, 분석정보(ANSDT)의 제4값에 의해 탈출/진입 하는 휴면모드에 대한 정보를 호스트에 통보하지 않을 수 있기 때문에, 호스트에서는 제2메모리 시스 템이 계속 휴면모드에 진입한 상태인 것으로 인지할 수 있다. 따라서, 제2메모리 시스템은, 분석정보 (ANSDT)의 제4값에 의해 휴면모드를 탈출/진입하는 동안 호스트로부터 제2커맨드(CMD2) 및 제2어드레스 (ADD2)를 전달받지 않을 수 있다. 반대로, 분석정보(ANSDT)의 제4값이 차단으로 설정된 경우(S50의 차단), 제2메모리 시스템은, 분석정보 (ANSDT)의 제1값이 차단으로 설정된 것으로 인해 휴면모드에 진입한 상태를 계속 유지할 수 있다. 한편, 절대적인 현재시간 또는 제1메모리 시스템으로부터 전달된 분석정보(ANSDT)에 따라 제2메모리 시스템 이 휴면모드에 진입하였다고 해서 호스트에서 제2메모리 시스템에 데이터를 액세스하지 못하는 것 은 데이터 처리 시스템 입장에서 매우 비효율적일 수 있다. 따라서, 호스트는, 절대적인 현재시간 또는 제 1메모리 시스템으로부터 전달된 분석정보(ANSDT)의 값과 상관없이 제2메모리 시스템의 휴면모드 진입/ 탈출을 요청(S44)할 수 있다. 만약, 제2메모리 시스템은, 호스트로부터 휴면모드의 탈출이 요청(S44의 허용)되는 경우, 제2메모리 시스템은, 내부의 제2메모리 장치에 대한 액세스를 허용하기 위해 휴면모드에서 탈출한 후, 이를 호스 트에 통보할 수 있다(S47). 이때, 제2메모리 시스템에서 휴면모드의 탈출을 호스트에 통보하였으 므로, 호스트는 제2메모리 시스템이 휴면모드에서 탈출한 상태임을 인지할 수 있다. 따라서, 호스트 는 제2커맨드(CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하고, 제2메모리 시스템은 제2커맨드(CMD2) 및 제2어드레스(ADD2)에 응답하여 내부에 포함된 제2메모리 장치의 동작을 제어할 수 있 을 것이다. 반대로, 제2메모리 시스템은, 호스트로부터 휴면모드의 진입이 요청(S44의 차단)되는 경우, 제2메모리 시스템은, 내부의 제2메모리 장치에 대한 액세스를 차단하기 위해 휴면모드에 진입한 후, 이를 호스트 에 통보할 수 있다(S46). 이때, 제2메모리 시스템에서 휴면모드의 진입을 호스트에 통보하였으므 로, 호스트는 제2메모리 시스템이 휴면모드에 진입한 상태임을 인지할 수 있다. 따라서, 호스트는제2커맨드(CMD2) 및 제2어드레스(ADD2)를 제2메모리 시스템으로 전달하지 않을 수 있으며, 제2메모리 시스 템은 휴면모드에 진입한 상태를 유지할 수 있을 것이다. 도 5는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제3메모리 시스템 의 동작을 설명하기 위해 도시한 순서도이다. 도 5를 참조하면, 제3메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되었는지 여 부를 확인(S61)할 수 있다. 만약, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되지 않은 경우(S61의 NO), 제3메모리 시스템은, 호스트로부터 입력된 제3커맨드(CMD3) 및 제3어드레스(ADD3)에 응답하여 내 부에 포함된 제3메모리 장치의 동작을 제어할 수 있다. 한편, 제3메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되지 않은 상태(S61의 NO)에서, 스스로가 호스트로부터 어떠한 액세스 요청도 받지 못하는 상태, 예컨대, 유휴(idle)상태인지여부 를 확인할 수 있다(S63). 만약, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달되지 않은 상태(S61의 NO)에서 제3메모리 시스템 이 유휴상태가 아닌 것으로 확인되는 경우(S63의 NO), 제3메모리 시스템은, 내부의 제3메모리 장치 에 대한 전력공급을 허용하기 위해 절전모드에서 탈출할 수 있다(S67). 반대로, 제1메모리 시스템으로 부터 분석정보(ANSDT)가 전달되지 않은 상태(S61의 NO)에서 제3메모리 시스템이 유휴상태로 확인되는 경우 (S63의 YES), 제3메모리 시스템은, 내부의 제3메모리 장치에 대한 전력공급을 차단하기 위해 절전모드 에 진입할 수 있다(S66). 여기서, 제3메모리 시스템은, 절전모드의 진입/탈출과 상관없이 호스트로부터 전달된 제3커맨드(CMD3) 및 제3어드레스(ADD3)에 응답하여 내부에 포함된 제3메모리 장치의 동작을 제어할 수 있을 것이다. 다만, 제3메모리 시스템이 절전모드에 진입한 상태에서 호스트로부터 전달된 제3커맨드(CMD3) 및 제3어드레스 (ADD3)에 응답하여 내부에 포함된 제3메모리 장치의 동작을 제어하기 위해서는 먼저 제3메모리 장치 에 전력공급을 재개하는 등의 추가적인 동작이 필요할 수 있다. 그리고, 제3메모리 시스템은, 제1메모리 시스템으로부터 분석정보(ANSDT)가 전달된 상태(S61의 YES)에 서, 분석정보(ANSDT)의 제3값을 확인할 수 있다(S62). 만약, 분석정보(ANSDT)의 제3값이 허용으로 설정된 경우 (S62의 허용), 제3메모리 시스템은, 내부의 제3메모리 장치에 대한 전력공급을 허용하기 위해 절전모 드에서 탈출할 수 있다(S65). 반대로, 분석정보(ANSDT)의 제3값이 차단으로 설정된 경우(S62의 차단), 제3메모 리 시스템은, 내부의 제3메모리 장치에 대한 전력공급을 차단하기 위해 절전모드에 진입할 수 있다 (S68). 한편, 제3메모리 시스템은, 분석정보(ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입상태 에서 호스트로부터 액세스 요청이 발생할 수 있다(S69). 만약, 분석정보(ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입상태에서 호스트로부터 액 세스 요청이 발생하는 경우(S69의 YES), 제3메모리 시스템은, 내부의 제3메모리 장치에 대한 전력공급 을 허용하기 위해 절전모드에서 탈출할 수 있다(S71). 이렇게, 제3메모리 시스템은, 분석정보(ANSDT)의 제3 값이 차단으로 설정된 것으로 인해 절전모드에 진입상태에서 호스트로부터 액세스 요청이 발생하는 것에 응답하여 절전모드에서 탈출할 수 있으며, 그 이후 호스트로부터의 액세스 요청, 예컨대, 제3메모리 장치 에 대한 리드/라이트 동작을 처리할 수 있다. 또한, 제3메모리 시스템은, 호스트로부터의 액세스 요청에 대한 처리를 완료하는 것에 응답하여 제3메모리 장치에 대한 전력공급을 차단하는 절전모드에 진입 할 수 있다(S75). 반대로, 분석정보(ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입상태에서 호스트로부터 액세스 요청이 발생하지 않는 경우(S69의 NO), 제3메모리 시스템은, 분석정보(ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입한 상태를 계속 유지할 수 있다. 한편, 제3메모리 시스템은, 분석정보(ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입한 경 우, 분석정보(ANSDT)의 제4값을 확인할 수 있다(S70). 만약, 분석정보(ANSDT)의 제4값이 허용으로 설정된 경우(S70의 허용), 제3메모리 시스템은, 내부의 제3메모 리 장치에 대한 전력공급을 허용하기 위해 절전모드에서 탈출할 수 있다(S72). 이렇게, 제3메모리 시스템 은, 분석정보(ANSDT)의 제4값이 허용으로 설정되는 것에 응답하여 절전모드에서 탈출할 수 있으며, 그 이후제1 및 제2메모리 시스템(20, 30) 중 적어도 하나의 시스템에서 전달된 제2콜드데이터(CLDT2)를 제3메모리 장치 에 저장할 수 있다(S74). 이어서, 제3메모리 시스템은, 제3메모리 장치에 제2콜드데이터(CLDT2) 를 저장하는 동작을 완료하는 것에 응답하여 제3메모리 장치에 대한 전력공급을 차단하는 절전모드에 진입 할 수 있다(S76). 반대로, 분석정보(ANSDT)의 제4값이 차단으로 설정된 경우(S70의 차단), 제3메모리 시스템은, 분석정보 (ANSDT)의 제3값이 차단으로 설정된 것으로 인해 절전모드에 진입한 상태를 계속 유지할 수 있다. 한편, 제3메모리 시스템의 유휴상태여부 또는 제1메모리 시스템으로부터 전달된 분석정보(ANSDT)에 따 라 제3메모리 시스템이 절전모드에 진입하였다고 해서 호스트에서 제3메모리 시스템에 데이터를 액세스할 때, 정상모드일 때보다 제3메모리 시스템의 동작이 느려지는 것은 데이터 처리 시스템 입장에서 매우 비효율적일 수 있다. 따라서, 호스트는, 제3메모리 시스템의 유휴상태여부 또는 제1메모리 시스 템으로부터 전달된 분석정보(ANSDT)의 값과 상관없이 제3메모리 시스템의 절전모드 진입/탈출을 요청 (S64)할 수 있다. 만약, 제3메모리 시스템은, 호스트로부터 절전모드의 탈출이 요청(S64의 정상)되는 경우, 제3메모리 시스템은, 내부의 제3메모리 장치에 대한 전력공급을 허용하기 위해 절전모드에서 탈출할 수 있다 (S67). 반대로, 제3메모리 시스템은, 호스트로부터 절전모드의 진입이 요청(S64의 절전)되는 경우, 제 3메모리 시스템은, 내부의 제3메모리 장치에 대한 전력공급을 차단하기 위해 절전모드에 진입할 수 있 다(S66). 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사"}
{"patent_id": "10-2019-0169428", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에 서 통상의 지식을 가진자에게 있어 명백할 것이다."}
{"patent_id": "10-2019-0169428", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 메모리 장치에서 사용되는 다수의 커맨드에 대한 동작패턴을 설명하기 위해 도시한 도면이다. 도 2a는 본 발명의 실시예에 따른 데이터 처리 시스템의 일 예를 도시한 도면이다. 도 2b는 본 발명의 실시예에 따른 데이터 처리 시스템의 다른 예를 도시한 도면이다. 도 3a 내지 3c는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제1메모 리 시스템의 동작을 설명하기 위해 도시한 순서도이다. 도 4는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제2메모리 시스템 의 동작을 설명하기 위해 도시한 순서도이다. 도 5는 도 2a 및 도 2b에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템의 구성요소 중 제3메모리 시스템 의 동작을 설명하기 위해 도시한 순서도이다."}
