/* Generated by https://github.com/SvenMichaelKlose/bender/src/gen-opcode-map.lisp */
struct instruction {
    const char * mnemonic;
    int addrmode;
} opcode_map[256] = {
    { "brk", AM_ACCU },
    { "ora", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "ora", AM_ZP },
    { "asl", AM_ZP },
    { NULL, 0 },
    { "php", AM_ACCU },
    { "ora", AM_IMM },
    { "asl", AM_ACCU },
    { NULL, 0 },
    { NULL, 0 },
    { "ora", AM_ABS },
    { "asl", AM_ABS },
    { NULL, 0 },
    { "bpl", AM_BRANCH },
    { "ora", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "ora", AM_ZPX },
    { "asl", AM_ZPX },
    { NULL, 0 },
    { "clc", AM_ACCU },
    { "ora", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "ora", AM_ABSX },
    { "asl", AM_ABSX },
    { NULL, 0 },
    { "jsr", AM_ABS },
    { "and", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { "bit", AM_ZP },
    { "and", AM_ZP },
    { "rol", AM_ZP },
    { NULL, 0 },
    { "plp", AM_ACCU },
    { "and", AM_IMM },
    { "rol", AM_ACCU },
    { NULL, 0 },
    { "bit", AM_ABS },
    { "and", AM_ABS },
    { "rol", AM_ABS },
    { NULL, 0 },
    { "bmi", AM_BRANCH },
    { "and", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "and", AM_ZPX },
    { "rol", AM_ZPX },
    { NULL, 0 },
    { "sec", AM_ACCU },
    { "and", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "and", AM_ABSX },
    { "rol", AM_ABSX },
    { NULL, 0 },
    { "rti", AM_ACCU },
    { "eor", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "eor", AM_ZP },
    { "lsr", AM_ZP },
    { NULL, 0 },
    { "pha", AM_ACCU },
    { "eor", AM_IMM },
    { "lsr", AM_ACCU },
    { NULL, 0 },
    { "jmp", AM_ABS },
    { "eor", AM_ABS },
    { "lsr", AM_ABS },
    { NULL, 0 },
    { "bvc", AM_BRANCH },
    { "eor", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "eor", AM_ZPX },
    { "lsr", AM_ZPX },
    { NULL, 0 },
    { "cli", AM_ACCU },
    { "eor", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "eor", AM_ABSX },
    { "lsr", AM_ABSX },
    { NULL, 0 },
    { "rts", AM_ACCU },
    { "adc", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "adc", AM_ZP },
    { "ror", AM_ZP },
    { NULL, 0 },
    { "pla", AM_ACCU },
    { "adc", AM_IMM },
    { "ror", AM_ACCU },
    { NULL, 0 },
    { "jmp", AM_INDI },
    { "adc", AM_ABS },
    { "ror", AM_ABS },
    { NULL, 0 },
    { "bvs", AM_BRANCH },
    { "adc", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "adc", AM_ZPX },
    { "ror", AM_ZPX },
    { NULL, 0 },
    { "sei", AM_ACCU },
    { "adc", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "adc", AM_ABSX },
    { "ror", AM_ABSX },
    { NULL, 0 },
    { NULL, 0 },
    { "sta", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { "sty", AM_ZP },
    { "sta", AM_ZP },
    { "stx", AM_ZP },
    { NULL, 0 },
    { "dey", AM_ACCU },
    { NULL, 0 },
    { "txa", AM_ACCU },
    { NULL, 0 },
    { "sty", AM_ABS },
    { "sta", AM_ABS },
    { "stx", AM_ABS },
    { NULL, 0 },
    { "bcc", AM_BRANCH },
    { "sta", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { "sty", AM_ZPX },
    { "sta", AM_ZPX },
    { "stx", AM_ZPX },
    { NULL, 0 },
    { "tya", AM_ACCU },
    { "sta", AM_ABSY },
    { "txs", AM_ACCU },
    { NULL, 0 },
    { "sty", AM_ABSX },
    { "sta", AM_ABSX },
    { "stx", AM_ABSY },
    { NULL, 0 },
    { "ldy", AM_IMM },
    { "lda", AM_IZPX },
    { "ldx", AM_IMM },
    { NULL, 0 },
    { "ldy", AM_ZP },
    { "lda", AM_ZP },
    { "ldx", AM_ZP },
    { NULL, 0 },
    { "tay", AM_ACCU },
    { "lda", AM_IMM },
    { "tax", AM_ACCU },
    { NULL, 0 },
    { "ldy", AM_ABS },
    { "lda", AM_ABS },
    { "ldx", AM_ABS },
    { NULL, 0 },
    { "bcs", AM_BRANCH },
    { "lda", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { "ldy", AM_ZPX },
    { "lda", AM_ZPX },
    { "ldx", AM_ZPX },
    { NULL, 0 },
    { "clv", AM_ACCU },
    { "lda", AM_ABSY },
    { "tsx", AM_ACCU },
    { NULL, 0 },
    { "ldy", AM_ABSX },
    { "lda", AM_ABSX },
    { "ldx", AM_ABSY },
    { NULL, 0 },
    { "cpy", AM_IMM },
    { "cmp", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { "cpy", AM_ZP },
    { "cmp", AM_ZP },
    { "dec", AM_ZP },
    { NULL, 0 },
    { "iny", AM_ACCU },
    { "cmp", AM_IMM },
    { "dex", AM_ACCU },
    { NULL, 0 },
    { "cpy", AM_ABS },
    { "cmp", AM_ABS },
    { "dec", AM_ABS },
    { NULL, 0 },
    { "bne", AM_BRANCH },
    { "cmp", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "cmp", AM_ZPX },
    { "dec", AM_ZPX },
    { NULL, 0 },
    { "cld", AM_ACCU },
    { "cmp", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "cmp", AM_ABSX },
    { "dec", AM_ABSX },
    { NULL, 0 },
    { "cpx", AM_IMM },
    { "sbc", AM_IZPX },
    { NULL, 0 },
    { NULL, 0 },
    { "cpx", AM_ZP },
    { "sbc", AM_ZP },
    { "inc", AM_ZP },
    { NULL, 0 },
    { "inx", AM_ACCU },
    { "sbc", AM_IMM },
    { "nop", AM_ACCU },
    { NULL, 0 },
    { "cpx", AM_ABS },
    { "sbc", AM_ABS },
    { "inc", AM_ABS },
    { NULL, 0 },
    { "beq", AM_BRANCH },
    { "sbc", AM_IZPY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "sbc", AM_ZPX },
    { "inc", AM_ZPX },
    { NULL, 0 },
    { "sed", AM_ACCU },
    { "sbc", AM_ABSY },
    { NULL, 0 },
    { NULL, 0 },
    { NULL, 0 },
    { "sbc", AM_ABSX },
    { "inc", AM_ABSX },
    { NULL, 0 }
};
