# 8.2 Memory Management 2
## Paging
프로그램을 구성하는 논리적인 메모리를 동일한 크기로 잘라서 페이지로 나눔
* Page table
    * 논리적인 메모리가 어디에 올라가 있는가
    * 논리적인 페이지 개수만큼 엔트리가 존재
    * n 번째 페이지가 m 번째 페이지 프레임에 있구나 (논리적 메모리가 어디 물리적 메모리에 있나?)
* Page frame
    * 물리적인 메모리가 몇번째 페이지에 있나
* CPU 가 논리적인 주소를 주면 물리적인 메모리 주소로 줘야된다.
    * 페이징 기법에서는 페이지테이블을 이용한다.
* 페이지 번호는 바뀌는데, 실제 오프셋은 변경되지 않는다.
* 페이지 크기는 4KB 로 보통 이다.
* 페이지 테이블은 용량이 커서 레지스터나, 캐시메모리에 넣지 못한다.
    * 메모리에 넣는다.
### Implementation of Page Table
* Page table 은 Main memory 에 상주
* Page-table base register (PTBR) 가 page table 을 가리킴
* Page-table lnegth register (PTLR)가 테이블 크기를 보관
* 모든 메모리 접근 연산에는 2번의 memory access 필요
* page table 접근 1번, 실제 데이터/인스트럭션에 접근 1번
    * 총 2번
* 속도 향상을 위해
    * associative register 혹은 translation lock-asdide buffer(TLB) 라 불리는 고속의 lookup hardware cache 사용
        * 메인 메모리보다 빠른 주소변환 해주는 계층
#### Paging Hardware with TLB
주소변환을 위한 캐시 메모리
* page table 에서 빈번히 참조되는 entry 를 caching 함
* 메모리에 page table 이 있는데, 그 전에 TLB 검색 -> 없으면 -> memory  (page table) 검색
* TLB 를 이용하면 Page table -> TLB -> physical address
* TLB 는 page 의 address 와 page frame 의 address 를 저장한다.
Page 는 프로세스 별로 따로 존재한다.
### Associative Register
parallel search 가 가능

TLB 다.
* Address translation
    * page table 중 일부가 associative register 에 보관 (TLB)
    * 만약 해당 page #가 associative register 에 있는 경우 곧바로 frame # 을 얻음
    * 그렇지 않으면 main memory 에 있는 page table 로 부터 frame # 얻음
    * TLB 는 context switch 때 flush 된다
### Effective Access Time
* Associative register lookup time = 앱실론
* 메모리 사이클 타임 = 1
* Hit rate = 알파
* EAT = (1 + 앱실론)알파 + (2 + 앱실론)(1-a)
    * = 2앱실론 - 알파
## Two-Level Page Table
page table 이 2 단계로 존재한다. (안쪽 테이블 바깥쪽 테이블)
* 현대의 컴퓨터는 address space 가 큰 프로그램 지원
    * 32 bit address & 64 bit address
        * page size 가 4K 시 1M(32 bit 로 계산할 시 4G / 1000 개의 page table entry 필요
        * 각각 page entry 는 약 4B 정도 된다. 프로세스당 4M 의 page table 필요 4 * M
        * 대부분의 프로그램은 4G 의 주소 공간중 지극히 일부만 사용
            * 그래서 공간 낭비가 심하다.
* outer-page table -> page table -> memory 접근 순서
    * outer-page table
        * page table 중 어떤 것인지
    * page table
        * memory 중 어떤 것인지
    * page table 의 크기는 4KB 정도 된다.
* 1 단계 페이지 테이블 보다 공간적으로 손해인데
    * 상당 부분의 공간이 남는다.
    * outer-page table 의 pointer 즉 page table 의 사용이 안되는 부분은 NULL 로 된다.
### Two-Level Paging Example
* Logical address 의 구성 (32bit 에서는 4K page size)
    * 20 bit 의 page number (어떤 페이지 테이블인지)
    * 12 bit 의 page offset (4K = 몇번째에 있는지)
* page table 자체가 page 로 구성되기 때문에 page number 는 다음과 같이 나눈다. (각 page 의 entry 크기는 4B 개수는 1K 개)
    * 10-bit 의 page number
    * 10-bit 의 page offset
* logical address 는
    * page number
        * p1, p2 (10 bit) (index of outer-page table, outer-page table 의 page 에서의 변위(displacement)
    * page offset
        * d (12 bit) (memory 의 몇 번째 인지) (4KB)
