TimeQuest Timing Analyzer report for control_subsystem
Sun Jan  8 20:47:32 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; control_subsystem                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AT144A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 17.95 MHz ; 17.95 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -53.308 ; -448.236      ;
+-------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -19.688 ; -78.451       ;
+-------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+---------+----------------------+
; Clock ; Slack   ; End Point TNS        ;
+-------+---------+----------------------+
; clk   ; -21.680 ; -745.037             ;
+-------+---------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                             ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -53.308 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.174    ; 28.930     ;
; -53.110 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.173    ; 28.733     ;
; -52.896 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -23.466    ; 27.745     ;
; -52.698 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -23.465    ; 27.548     ;
; -52.361 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.173    ; 28.998     ;
; -52.184 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -20.355    ; 29.625     ;
; -52.163 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.172    ; 28.801     ;
; -52.154 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -20.881    ; 29.069     ;
; -51.772 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -21.647    ; 28.440     ;
; -51.742 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.173    ; 27.884     ;
; -51.351 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -23.999    ; 27.246     ;
; -51.237 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -20.354    ; 29.693     ;
; -51.207 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -20.880    ; 29.137     ;
; -51.153 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -23.998    ; 27.049     ;
; -50.227 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.180    ; 27.941     ;
; -50.197 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -22.706    ; 27.385     ;
; -47.781 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.253    ; 23.480     ;
; -47.759 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.253    ; 23.454     ;
; -47.752 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.252    ; 23.440     ;
; -47.583 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.252    ; 23.283     ;
; -47.561 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.252    ; 23.257     ;
; -47.554 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.251    ; 23.243     ;
; -47.548 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.252    ; 23.453     ;
; -47.480 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.253    ; 23.384     ;
; -47.350 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.251    ; 23.256     ;
; -47.282 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -24.252    ; 23.187     ;
; -46.657 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.434    ; 24.175     ;
; -46.635 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.434    ; 24.149     ;
; -46.628 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.433    ; 24.135     ;
; -46.627 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.960    ; 23.619     ;
; -46.605 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.960    ; 23.593     ;
; -46.598 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.959    ; 23.579     ;
; -46.424 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.433    ; 24.148     ;
; -46.394 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.959    ; 23.592     ;
; -46.356 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.434    ; 24.079     ;
; -46.326 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -22.960    ; 23.523     ;
; -27.362 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 4.662      ; 29.320     ;
; -26.950 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 3.370      ; 28.135     ;
; -26.862 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 4.662      ; 29.320     ;
; -26.450 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 3.370      ; 28.135     ;
; -26.415 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 4.663      ; 29.388     ;
; -25.915 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 4.663      ; 29.388     ;
; -25.405 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 2.837      ; 27.636     ;
; -24.905 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.837      ; 27.636     ;
; -21.832 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 2.583      ; 23.867     ;
; -21.810 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 2.583      ; 23.841     ;
; -21.803 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 2.584      ; 23.827     ;
; -21.599 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 2.584      ; 23.840     ;
; -21.531 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 2.583      ; 23.771     ;
; -21.332 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 2.583      ; 23.867     ;
; -21.310 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 2.583      ; 23.841     ;
; -21.303 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 2.584      ; 23.827     ;
; -21.099 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 2.584      ; 23.840     ;
; -21.031 ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 2.583      ; 23.771     ;
; -8.612  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.078      ; 8.486      ;
; -8.085  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.079      ; 7.960      ;
; -7.933  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.786      ; 7.034      ;
; -7.406  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.787      ; 6.508      ;
; -7.179  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.253      ; 7.326      ;
; -7.171  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.254      ; 7.319      ;
; -7.023  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.254      ; 7.171      ;
; -5.989  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.079      ; 6.878      ;
; -5.941  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.080      ; 6.831      ;
; -5.814  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.254      ; 5.962      ;
; -5.753  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.080      ; 6.643      ;
; -5.370  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.787      ; 4.472      ;
; -2.056  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.213      ;
; -1.824  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -1.818  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.766      ;
; -1.633  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.585      ;
; -1.401  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.558      ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.688 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 26.835     ; 7.147      ;
; -19.621 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 26.836     ; 7.215      ;
; -19.581 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 25.543     ; 5.962      ;
; -19.561 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 25.017     ; 5.456      ;
; -19.188 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 26.835     ; 7.147      ;
; -19.121 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 26.836     ; 7.215      ;
; -19.081 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 25.543     ; 5.962      ;
; -19.061 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 25.017     ; 5.456      ;
; -18.623 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.180     ; 3.557      ;
; -18.488 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.960     ; 4.472      ;
; -18.275 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 23.998     ; 5.723      ;
; -18.040 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.706     ; 4.666      ;
; -17.765 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 23.999     ; 6.234      ;
; -17.610 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 24.253     ; 6.643      ;
; -17.422 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 24.253     ; 6.831      ;
; -17.374 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 24.252     ; 6.878      ;
; -17.093 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.173     ; 5.080      ;
; -17.086 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 23.465     ; 6.379      ;
; -17.010 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.433     ; 5.423      ;
; -16.905 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 23.466     ; 6.561      ;
; -16.837 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 21.647     ; 4.810      ;
; -16.676 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.173     ; 5.497      ;
; -16.626 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.173     ; 5.547      ;
; -16.511 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.434     ; 5.923      ;
; -16.472 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.434     ; 5.962      ;
; -16.452 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.960     ; 6.508      ;
; -16.292 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 24.252     ; 7.960      ;
; -15.951 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 20.880     ; 4.929      ;
; -15.925 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.959     ; 7.034      ;
; -15.765 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 24.251     ; 8.486      ;
; -15.760 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.174     ; 6.414      ;
; -15.720 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 20.881     ; 5.161      ;
; -15.692 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 20.355     ; 4.663      ;
; -15.519 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.172     ; 6.653      ;
; -15.385 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 20.354     ; 4.969      ;
; -15.263 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 22.434     ; 7.171      ;
; 1.134   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 2.583      ; 3.717      ;
; 1.189   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 2.584      ; 3.773      ;
; 1.202   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 2.584      ; 3.786      ;
; 1.204   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 2.583      ; 3.787      ;
; 1.230   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 2.583      ; 3.813      ;
; 1.558   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.585   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.585      ;
; 1.634   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 2.583      ; 3.717      ;
; 1.689   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 2.584      ; 3.773      ;
; 1.702   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 2.584      ; 3.786      ;
; 1.704   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 2.583      ; 3.787      ;
; 1.730   ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 2.583      ; 3.813      ;
; 1.764   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.766   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 2.213   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.213      ;
; 3.695   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.254     ; 3.441      ;
; 3.750   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.253     ; 3.497      ;
; 3.763   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.253     ; 3.510      ;
; 3.765   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.254     ; 3.511      ;
; 3.791   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.254     ; 3.537      ;
; 6.095   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.787     ; 5.308      ;
; 6.150   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.786     ; 5.364      ;
; 6.163   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.786     ; 5.377      ;
; 6.165   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.787     ; 5.378      ;
; 6.191   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.787     ; 5.404      ;
; 7.051   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.079     ; 4.972      ;
; 7.106   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.078     ; 5.028      ;
; 7.119   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.078     ; 5.041      ;
; 7.121   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.079     ; 5.042      ;
; 7.147   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.079     ; 5.068      ;
; 7.249   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.080     ; 5.169      ;
; 7.304   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.079     ; 5.225      ;
; 7.317   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.079     ; 5.238      ;
; 7.319   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.080     ; 5.239      ;
; 7.345   ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -2.080     ; 5.265      ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                              ;
+---------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+---------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; -21.680 ; -21.680      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.680 ; -21.680      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.680 ; -21.680      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|combout                                                                                        ;
; -21.680 ; -21.680      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|combout                                                                                        ;
; -21.680 ; -21.680      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.680 ; -21.680      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|combout                                                                                       ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|combout                                                                                       ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|inclk[0]                                                                              ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|inclk[0]                                                                              ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|outclk                                                                                ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|outclk                                                                                ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -21.673 ; -21.673      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -18.945 ; -18.945      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datad                                                                                         ;
; -18.945 ; -18.945      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datad                                                                                         ;
; -18.945 ; -18.945      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datad                                                                                          ;
; -18.945 ; -18.945      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datad                                                                                          ;
; -18.945 ; -18.945      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~2|combout                                                                                      ;
; -18.945 ; -18.945      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~2|combout                                                                                      ;
; -18.257 ; -18.257      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datac                                                                                         ;
; -18.257 ; -18.257      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datac                                                                                         ;
; -18.257 ; -18.257      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datac                                                                                          ;
; -18.257 ; -18.257      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datac                                                                                          ;
; -18.257 ; -18.257      ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~1|combout                                                                                      ;
; -18.257 ; -18.257      ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~1|combout                                                                                      ;
; -1.631  ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                              ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                      ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                      ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                             ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                             ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datad                                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datab                                                                                         ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datab                                                                                         ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datab                                                                                          ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datab                                                                                          ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|combout                                                                                     ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|combout                                                                                     ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|datad                                                                                       ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|datad                                                                                       ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad                                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad                                                               ;
+---------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 9.638  ; 9.638  ; Rise       ; clk             ;
; IRQ         ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 12.331 ; 12.331 ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 10.903 ; 10.903 ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; 6.565  ; 6.565  ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; 6.383  ; 6.383  ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; 6.558  ; 6.558  ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; 6.309  ; 6.309  ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; 6.321  ; 6.321  ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 10.569 ; 10.569 ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 10.903 ; 10.903 ; Rise       ; clk             ;
; clk         ; clk        ; 27.862 ; 27.862 ; Rise       ; clk             ;
; not_reset   ; clk        ; 34.865 ; 34.865 ; Rise       ; clk             ;
; start       ; clk        ; 10.012 ; 10.012 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 13.648 ; 13.648 ; Rise       ; clk             ;
; IRQ         ; clk        ; 13.178 ; 13.178 ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 13.713 ; 13.713 ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 13.486 ; 13.486 ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; -5.722 ; -5.722 ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; -5.323 ; -5.323 ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; -5.510 ; -5.510 ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; -5.257 ; -5.257 ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; -5.478 ; -5.478 ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 13.486 ; 13.486 ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 12.383 ; 12.383 ; Rise       ; clk             ;
; clk         ; clk        ; 19.688 ; 19.688 ; Rise       ; clk             ;
; not_reset   ; clk        ; 14.833 ; 14.833 ; Rise       ; clk             ;
; start       ; clk        ; 13.949 ; 13.949 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 56.365 ; 56.365 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 55.534 ; 55.534 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 55.495 ; 55.495 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 53.492 ; 53.492 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 53.916 ; 53.916 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 55.958 ; 55.958 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 56.185 ; 56.185 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 56.620 ; 56.620 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 55.163 ; 55.163 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 54.868 ; 54.868 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 54.709 ; 54.709 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 56.007 ; 56.007 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 32.932 ; 32.932 ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 52.285 ; 52.285 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 56.060 ; 56.060 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 54.972 ; 54.972 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 54.582 ; 54.582 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 54.832 ; 54.832 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 53.527 ; 53.527 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 54.353 ; 54.353 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 54.136 ; 54.136 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 56.359 ; 56.359 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 52.669 ; 52.669 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 56.003 ; 56.003 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 53.436 ; 53.436 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 54.545 ; 54.545 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 56.176 ; 56.176 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 53.646 ; 53.646 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 56.423 ; 56.423 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 56.769 ; 56.769 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 55.958 ; 55.958 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 29.916 ; 29.916 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 29.088 ; 29.088 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 29.049 ; 29.049 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 27.043 ; 27.043 ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 27.467 ; 27.467 ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 29.512 ; 29.512 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 29.739 ; 29.739 ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 30.174 ; 30.174 ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 28.717 ; 28.717 ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 28.419 ; 28.419 ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 28.260 ; 28.260 ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 29.558 ; 29.558 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 25.836 ; 25.836 ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 29.614 ; 29.614 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 28.523 ; 28.523 ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 28.136 ; 28.136 ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 28.386 ; 28.386 ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 27.081 ; 27.081 ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 27.907 ; 27.907 ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 27.690 ; 27.690 ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 29.913 ; 29.913 ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 26.223 ; 26.223 ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 29.554 ; 29.554 ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 26.990 ; 26.990 ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 28.096 ; 28.096 ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 29.730 ; 29.730 ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 27.200 ; 27.200 ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 29.977 ; 29.977 ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 30.323 ; 30.323 ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 29.512 ; 29.512 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 8.831  ; 8.831  ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 9.984  ; 9.984  ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 10.209 ; 10.209 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 8.050  ; 8.050  ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 8.478  ; 8.478  ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 10.390 ; 10.390 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 8.023  ; 8.023  ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 9.250  ; 9.250  ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 8.409  ; 8.409  ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 9.127  ; 9.127  ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 10.425 ; 10.425 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 10.225 ; 10.225 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 7.995  ; 7.995  ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 7.792  ; 7.792  ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 8.621  ; 8.621  ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 9.297  ; 9.297  ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 10.390 ; 10.390 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 10.324 ; 10.324 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 10.248 ; 10.248 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 10.209 ; 10.209 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 8.833  ; 8.833  ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 9.257  ; 9.257  ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 10.672 ; 10.672 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 8.023  ; 8.023  ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 8.659  ; 8.659  ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 9.877  ; 9.877  ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 9.522  ; 9.522  ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 9.503  ; 9.503  ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 10.801 ; 10.801 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 7.621  ; 7.621  ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 10.774 ; 10.774 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 9.647  ; 9.647  ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 9.296  ; 9.296  ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 9.288  ; 9.288  ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 8.710  ; 8.710  ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 9.164  ; 9.164  ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 8.507  ; 8.507  ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 9.298  ; 9.298  ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 7.792  ; 7.792  ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 8.955  ; 8.955  ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 8.621  ; 8.621  ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 9.297  ; 9.297  ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 8.998  ; 8.998  ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 8.754  ; 8.754  ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 8.623  ; 8.623  ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 9.453  ; 9.453  ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 10.672 ; 10.672 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 12.396 ;        ;        ; 12.396 ;
; HRQ           ; HLT_indicator  ; 13.249 ; 12.755 ; 12.755 ; 13.249 ;
; INC_CARRY     ; LINK_COMP      ; 13.012 ;        ;        ; 13.012 ;
; IRQ           ; ALU_INC        ; 13.912 ;        ;        ; 13.912 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.489 ;        ;        ; 13.489 ;
; IRQ           ; MA_CLR_HI      ; 14.259 ;        ;        ; 14.259 ;
; IRQ           ; MA_CLR_LO      ; 13.145 ;        ;        ; 13.145 ;
; IRQ           ; MD_BUS_SEL     ; 13.112 ;        ;        ; 13.112 ;
; IRQ           ; MD_LOAD        ; 13.390 ;        ;        ; 13.390 ;
; IRQ           ; MEM_WRITE      ; 12.832 ;        ;        ; 12.832 ;
; IRQ           ; PC_LOAD_HI     ; 14.150 ;        ;        ; 14.150 ;
; IRQ           ; PC_LOAD_LO     ; 14.496 ;        ;        ; 14.496 ;
; IRQ_ON        ; ALU_INC        ; 13.871 ;        ;        ; 13.871 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.448 ;        ;        ; 13.448 ;
; IRQ_ON        ; MA_CLR_HI      ; 14.218 ;        ;        ; 14.218 ;
; IRQ_ON        ; MA_CLR_LO      ; 13.104 ;        ;        ; 13.104 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.071 ;        ;        ; 13.071 ;
; IRQ_ON        ; MD_LOAD        ; 13.349 ;        ;        ; 13.349 ;
; IRQ_ON        ; MEM_WRITE      ; 12.791 ;        ;        ; 12.791 ;
; IRQ_ON        ; PC_LOAD_HI     ; 14.109 ;        ;        ; 14.109 ;
; IRQ_ON        ; PC_LOAD_LO     ; 14.455 ;        ;        ; 14.455 ;
; IS_AUTO_INDEX ; ALU_INC        ; 12.524 ;        ;        ; 12.524 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 12.568 ;        ;        ; 12.568 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.766 ;        ;        ; 13.766 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 12.244 ;        ;        ; 12.244 ;
; IS_ZERO_LAST  ; ALU_INC        ; 13.388 ;        ;        ; 13.388 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.586 ;        ;        ; 13.586 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.626 ;        ;        ; 13.626 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 13.972 ;        ;        ; 13.972 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.472 ;        ;        ; 13.472 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.204 ;        ;        ; 13.204 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.801 ;        ;        ; 13.801 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.342 ;        ;        ; 13.342 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 11.249 ;        ;        ; 11.249 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.468 ;        ;        ; 13.468 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.200 ;        ;        ; 13.200 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.797 ;        ;        ; 13.797 ;
; MD_BUS[6]     ; AC_LOAD        ; 15.586 ;        ;        ; 15.586 ;
; MD_BUS[6]     ; ALU_COMP       ; 12.709 ;        ;        ; 12.709 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 14.089 ;        ;        ; 14.089 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 13.661 ;        ;        ; 13.661 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 13.393 ;        ;        ; 13.393 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 13.990 ;        ;        ; 13.990 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.070 ;        ;        ; 13.070 ;
; MD_BUS[7]     ; LINK_LOAD      ; 12.040 ;        ;        ; 12.040 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.453 ;        ;        ; 13.453 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.185 ;        ;        ; 13.185 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.782 ;        ;        ; 13.782 ;
; MD_BUS[8]     ; AC_LOAD        ; 15.099 ;        ;        ; 15.099 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 13.438 ;        ;        ; 13.438 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 13.602 ;        ;        ; 13.602 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 11.705 ;        ;        ; 11.705 ;
; MD_BUS[8]     ; HLT_indicator  ; 14.180 ; 13.686 ; 13.686 ; 14.180 ;
; MD_BUS[8]     ; LINK_LOAD      ; 13.447 ;        ;        ; 13.447 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.137 ; 13.137 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 12.869 ; 12.869 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.466 ; 13.466 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[9]     ; AC_LOAD        ; 15.512 ;        ;        ; 15.512 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 13.445 ;        ;        ; 13.445 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 14.015 ;        ;        ; 14.015 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 12.687 ;        ;        ; 12.687 ;
; MD_BUS[9]     ; LINK_LOAD      ; 13.502 ;        ;        ; 13.502 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[10]    ; AC_LOAD        ; 14.926 ;        ;        ; 14.926 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.429 ;        ;        ; 13.429 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.270 ;        ;        ; 13.270 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 14.568 ;        ;        ; 14.568 ;
; MD_BUS[10]    ; HLT_indicator  ; 13.411 ; 12.917 ; 12.917 ; 13.411 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.414 ;        ;        ; 13.414 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.658 ; 15.653 ; 15.653 ; 14.658 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.627 ; 12.627 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 14.485 ; 14.485 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 12.468 ;        ;        ; 12.468 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 14.299 ; 14.299 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 13.161 ; 14.156 ; 14.156 ; 13.161 ;
; MD_BUS[11]    ; HLT_indicator  ; 14.020 ; 14.514 ; 14.514 ; 14.020 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.750 ;        ;        ; 12.750 ;
; MD_BUS[11]    ; LINK_LOAD      ; 13.408 ;        ;        ; 13.408 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 14.918 ; 14.918 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 14.650 ; 14.650 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 15.247 ; 15.247 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 14.485 ; 14.485 ;        ;
; not_reset     ; AC_LOAD        ; 37.098 ; 37.098 ; 37.098 ; 37.098 ;
; not_reset     ; ALU_CLEAR      ; 35.662 ; 35.662 ; 35.662 ; 35.662 ;
; not_reset     ; ALU_COMP       ; 35.623 ; 35.623 ; 35.623 ; 35.623 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 34.225 ; 34.225 ; 34.225 ; 34.225 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 34.649 ; 34.649 ; 34.649 ; 34.649 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 36.086 ; 36.086 ; 36.086 ; 36.086 ;
; not_reset     ; ALU_INC        ; 36.748 ; 36.748 ; 36.748 ; 36.748 ;
; not_reset     ; ALU_OUT_SEL_0  ; 37.177 ; 37.177 ; 37.177 ; 37.177 ;
; not_reset     ; ALU_OUT_SEL_1  ; 35.291 ; 35.291 ; 35.291 ; 35.291 ;
; not_reset     ; ALU_OUT_SEL_2  ; 35.601 ; 35.601 ; 35.601 ; 35.601 ;
; not_reset     ; ALU_ROT_1      ; 35.442 ; 35.442 ; 35.442 ; 35.442 ;
; not_reset     ; ALU_ROT_2      ; 36.740 ; 36.740 ; 36.740 ; 36.740 ;
; not_reset     ; HLT_indicator  ; 12.805 ;        ;        ; 12.805 ;
; not_reset     ; IR_LOAD        ; 33.018 ; 33.018 ; 33.018 ; 33.018 ;
; not_reset     ; LINK_COMP      ; 36.543 ; 36.543 ; 36.543 ; 36.543 ;
; not_reset     ; LINK_LOAD      ; 35.705 ; 35.705 ; 35.705 ; 35.705 ;
; not_reset     ; LINK_OUT_SEL   ; 34.710 ; 34.710 ; 34.710 ; 34.710 ;
; not_reset     ; MA_CLR_HI      ; 35.332 ; 35.332 ; 35.332 ; 35.332 ;
; not_reset     ; MA_CLR_LO      ; 34.102 ; 34.102 ; 34.102 ; 34.102 ;
; not_reset     ; MA_LOAD_HI     ; 34.921 ; 34.921 ; 34.921 ; 34.921 ;
; not_reset     ; MA_LOAD_LO     ; 34.636 ; 34.636 ; 34.636 ; 34.636 ;
; not_reset     ; MD_BUS_SEL     ; 36.933 ; 36.933 ; 36.933 ; 36.933 ;
; not_reset     ; MD_IN_SEL      ; 33.184 ; 33.184 ; 33.184 ; 33.184 ;
; not_reset     ; MD_LOAD        ; 36.736 ; 36.736 ; 36.736 ; 36.736 ;
; not_reset     ; MEM_READ       ; 34.013 ; 34.013 ; 34.013 ; 34.013 ;
; not_reset     ; MEM_WRITE      ; 35.278 ; 35.278 ; 35.278 ; 35.278 ;
; not_reset     ; PC_BUS_SEL     ; 36.304 ; 36.304 ; 36.304 ; 36.304 ;
; not_reset     ; PC_CLR_HI      ; 34.146 ; 34.146 ; 34.146 ; 34.146 ;
; not_reset     ; PC_LOAD_HI     ; 36.986 ; 36.986 ; 36.986 ; 36.986 ;
; not_reset     ; PC_LOAD_LO     ; 37.332 ; 37.332 ; 37.332 ; 37.332 ;
; not_reset     ; SR_BUS_SEL     ; 36.086 ; 36.086 ; 36.086 ; 36.086 ;
; start         ; HLT_indicator  ; 12.467 ; 13.157 ; 13.157 ; 12.467 ;
+---------------+----------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 12.396 ;        ;        ; 12.396 ;
; HRQ           ; HLT_indicator  ; 12.755 ; 12.755 ; 12.755 ; 12.755 ;
; INC_CARRY     ; LINK_COMP      ; 13.012 ;        ;        ; 13.012 ;
; IRQ           ; ALU_INC        ; 13.912 ;        ;        ; 13.912 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.489 ;        ;        ; 13.489 ;
; IRQ           ; MA_CLR_HI      ; 14.259 ;        ;        ; 14.259 ;
; IRQ           ; MA_CLR_LO      ; 13.145 ;        ;        ; 13.145 ;
; IRQ           ; MD_BUS_SEL     ; 13.112 ;        ;        ; 13.112 ;
; IRQ           ; MD_LOAD        ; 13.390 ;        ;        ; 13.390 ;
; IRQ           ; MEM_WRITE      ; 12.832 ;        ;        ; 12.832 ;
; IRQ           ; PC_LOAD_HI     ; 14.150 ;        ;        ; 14.150 ;
; IRQ           ; PC_LOAD_LO     ; 14.496 ;        ;        ; 14.496 ;
; IRQ_ON        ; ALU_INC        ; 13.871 ;        ;        ; 13.871 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.448 ;        ;        ; 13.448 ;
; IRQ_ON        ; MA_CLR_HI      ; 14.218 ;        ;        ; 14.218 ;
; IRQ_ON        ; MA_CLR_LO      ; 13.104 ;        ;        ; 13.104 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.071 ;        ;        ; 13.071 ;
; IRQ_ON        ; MD_LOAD        ; 13.349 ;        ;        ; 13.349 ;
; IRQ_ON        ; MEM_WRITE      ; 12.791 ;        ;        ; 12.791 ;
; IRQ_ON        ; PC_LOAD_HI     ; 14.109 ;        ;        ; 14.109 ;
; IRQ_ON        ; PC_LOAD_LO     ; 14.455 ;        ;        ; 14.455 ;
; IS_AUTO_INDEX ; ALU_INC        ; 12.524 ;        ;        ; 12.524 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 12.568 ;        ;        ; 12.568 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.766 ;        ;        ; 13.766 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 12.244 ;        ;        ; 12.244 ;
; IS_ZERO_LAST  ; ALU_INC        ; 13.388 ;        ;        ; 13.388 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.586 ;        ;        ; 13.586 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.626 ;        ;        ; 13.626 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 13.972 ;        ;        ; 13.972 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.472 ;        ;        ; 13.472 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.204 ;        ;        ; 13.204 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.801 ;        ;        ; 13.801 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.342 ;        ;        ; 13.342 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 11.249 ;        ;        ; 11.249 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.468 ;        ;        ; 13.468 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.200 ;        ;        ; 13.200 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.797 ;        ;        ; 13.797 ;
; MD_BUS[6]     ; AC_LOAD        ; 15.586 ;        ;        ; 15.586 ;
; MD_BUS[6]     ; ALU_COMP       ; 12.709 ;        ;        ; 12.709 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 14.089 ;        ;        ; 14.089 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 13.661 ;        ;        ; 13.661 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 13.393 ;        ;        ; 13.393 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 13.990 ;        ;        ; 13.990 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.070 ;        ;        ; 13.070 ;
; MD_BUS[7]     ; LINK_LOAD      ; 12.040 ;        ;        ; 12.040 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.453 ;        ;        ; 13.453 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.185 ;        ;        ; 13.185 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.782 ;        ;        ; 13.782 ;
; MD_BUS[8]     ; AC_LOAD        ; 14.271 ;        ;        ; 14.271 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 13.438 ;        ;        ; 13.438 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 12.774 ;        ;        ; 12.774 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 11.705 ;        ;        ; 11.705 ;
; MD_BUS[8]     ; HLT_indicator  ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; MD_BUS[8]     ; LINK_LOAD      ; 12.759 ;        ;        ; 12.759 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.137 ; 13.137 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 12.869 ; 12.869 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.466 ; 13.466 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[9]     ; AC_LOAD        ; 14.034 ;        ;        ; 14.034 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 13.445 ;        ;        ; 13.445 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 12.537 ;        ;        ; 12.537 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 12.687 ;        ;        ; 12.687 ;
; MD_BUS[9]     ; LINK_LOAD      ; 12.522 ;        ;        ; 12.522 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[10]    ; AC_LOAD        ; 14.926 ;        ;        ; 14.926 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.429 ;        ;        ; 13.429 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.270 ;        ;        ; 13.270 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 14.568 ;        ;        ; 14.568 ;
; MD_BUS[10]    ; HLT_indicator  ; 12.917 ; 12.917 ; 12.917 ; 12.917 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.414 ;        ;        ; 13.414 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.658 ; 14.207 ; 14.207 ; 14.658 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.627 ; 12.627 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 14.485 ; 14.485 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 12.468 ;        ;        ; 12.468 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 14.299 ; 14.299 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 13.161 ; 12.710 ; 12.710 ; 13.161 ;
; MD_BUS[11]    ; HLT_indicator  ; 14.020 ; 14.020 ; 14.020 ; 14.020 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.750 ;        ;        ; 12.750 ;
; MD_BUS[11]    ; LINK_LOAD      ; 13.408 ;        ;        ; 13.408 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 14.918 ; 14.918 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 14.650 ; 14.650 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 15.247 ; 15.247 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 14.485 ; 14.485 ;        ;
; not_reset     ; AC_LOAD        ; 18.086 ; 17.422 ; 17.422 ; 18.086 ;
; not_reset     ; ALU_CLEAR      ; 17.723 ; 17.527 ; 17.527 ; 17.723 ;
; not_reset     ; ALU_COMP       ; 17.684 ; 18.249 ; 18.249 ; 17.684 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 16.308 ; 16.171 ; 16.171 ; 16.308 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 16.732 ; 16.595 ; 16.595 ; 16.732 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 18.147 ; 18.712 ; 18.712 ; 18.147 ;
; not_reset     ; ALU_INC        ; 15.785 ; 15.121 ; 15.121 ; 15.785 ;
; not_reset     ; ALU_OUT_SEL_0  ; 17.455 ; 15.757 ; 15.757 ; 17.455 ;
; not_reset     ; ALU_OUT_SEL_1  ; 17.352 ; 17.080 ; 17.080 ; 17.352 ;
; not_reset     ; ALU_OUT_SEL_2  ; 16.997 ; 17.562 ; 17.562 ; 16.997 ;
; not_reset     ; ALU_ROT_1      ; 17.417 ; 16.768 ; 16.768 ; 17.417 ;
; not_reset     ; ALU_ROT_2      ; 18.715 ; 18.066 ; 18.066 ; 18.715 ;
; not_reset     ; HLT_indicator  ; 12.805 ;        ;        ; 12.805 ;
; not_reset     ; IR_LOAD        ; 15.101 ; 14.787 ; 14.787 ; 15.101 ;
; not_reset     ; LINK_COMP      ; 18.249 ; 18.489 ; 18.489 ; 18.249 ;
; not_reset     ; LINK_LOAD      ; 17.561 ; 16.966 ; 16.966 ; 17.561 ;
; not_reset     ; LINK_OUT_SEL   ; 16.771 ; 17.336 ; 17.336 ; 16.771 ;
; not_reset     ; MA_CLR_HI      ; 21.144 ; 16.386 ; 16.386 ; 21.144 ;
; not_reset     ; MA_CLR_LO      ; 21.039 ; 16.185 ; 16.185 ; 21.039 ;
; not_reset     ; MA_LOAD_HI     ; 21.020 ; 16.262 ; 16.262 ; 21.020 ;
; not_reset     ; MA_LOAD_LO     ; 20.363 ; 15.605 ; 15.605 ; 20.363 ;
; not_reset     ; MD_BUS_SEL     ; 17.358 ; 17.247 ; 17.247 ; 17.358 ;
; not_reset     ; MD_IN_SEL      ; 15.267 ; 15.321 ; 15.321 ; 15.267 ;
; not_reset     ; MD_LOAD        ; 17.236 ; 16.430 ; 16.430 ; 17.236 ;
; not_reset     ; MEM_READ       ; 16.096 ; 16.090 ; 16.090 ; 16.096 ;
; not_reset     ; MEM_WRITE      ; 17.072 ; 16.784 ; 16.784 ; 17.072 ;
; not_reset     ; PC_BUS_SEL     ; 17.551 ; 16.274 ; 16.274 ; 17.551 ;
; not_reset     ; PC_CLR_HI      ; 21.016 ; 16.229 ; 16.229 ; 21.016 ;
; not_reset     ; PC_LOAD_HI     ; 16.098 ; 16.160 ; 16.160 ; 16.098 ;
; not_reset     ; PC_LOAD_LO     ; 17.215 ; 16.551 ; 16.551 ; 17.215 ;
; not_reset     ; SR_BUS_SEL     ; 18.147 ; 18.712 ; 18.712 ; 18.147 ;
; start         ; HLT_indicator  ; 12.467 ; 12.467 ; 12.467 ; 12.467 ;
+---------------+----------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -17.356 ; -145.046      ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -6.763 ; -26.546       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -6.925 ; -238.050              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                             ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.356 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.416     ; 9.744      ;
; -17.339 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -8.103     ; 9.313      ;
; -17.265 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.415     ; 9.654      ;
; -17.248 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -8.102     ; 9.223      ;
; -16.874 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.415     ; 9.746      ;
; -16.788 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -8.279     ; 9.150      ;
; -16.783 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.414     ; 9.656      ;
; -16.714 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -6.562     ; 9.956      ;
; -16.699 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -6.728     ; 9.775      ;
; -16.697 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.249     ; 9.525      ;
; -16.697 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -8.278     ; 9.060      ;
; -16.682 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.415     ; 9.344      ;
; -16.232 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -6.561     ; 9.958      ;
; -16.217 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -6.727     ; 9.777      ;
; -16.146 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.425     ; 9.362      ;
; -16.131 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -7.591     ; 9.181      ;
; -15.385 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.149     ; 7.898      ;
; -15.366 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.148     ; 7.878      ;
; -15.364 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.149     ; 7.877      ;
; -15.296 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.148     ; 7.878      ;
; -15.294 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.148     ; 7.808      ;
; -15.278 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.149     ; 7.860      ;
; -15.275 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.147     ; 7.788      ;
; -15.273 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.148     ; 7.787      ;
; -15.205 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.147     ; 7.788      ;
; -15.187 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -8.148     ; 7.770      ;
; -14.743 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.295     ; 8.110      ;
; -14.728 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.461     ; 7.929      ;
; -14.724 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.294     ; 8.090      ;
; -14.722 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.295     ; 8.089      ;
; -14.709 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.460     ; 7.909      ;
; -14.707 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.461     ; 7.908      ;
; -14.654 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.294     ; 8.090      ;
; -14.639 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.460     ; 7.909      ;
; -14.636 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.295     ; 8.072      ;
; -14.621 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; -7.461     ; 7.891      ;
; -8.763  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.985      ; 10.052     ;
; -8.746  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.298      ; 9.621      ;
; -8.281  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.986      ; 10.054     ;
; -8.263  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.985      ; 10.052     ;
; -8.246  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.298      ; 9.621      ;
; -8.195  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.122      ; 9.458      ;
; -7.781  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.986      ; 10.054     ;
; -7.695  ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.122      ; 9.458      ;
; -6.793  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 1.252      ; 8.207      ;
; -6.774  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 1.253      ; 8.187      ;
; -6.772  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 1.252      ; 8.186      ;
; -6.704  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 1.253      ; 8.187      ;
; -6.686  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.500        ; 1.252      ; 8.169      ;
; -6.293  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 1.252      ; 8.207      ;
; -6.274  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 1.253      ; 8.187      ;
; -6.272  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 1.252      ; 8.186      ;
; -6.204  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 1.253      ; 8.187      ;
; -6.186  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 1.252      ; 8.169      ;
; -2.382  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.732      ; 2.918      ;
; -2.275  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.045      ; 2.397      ;
; -2.187  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.733      ; 2.724      ;
; -2.080  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.046      ; 2.203      ;
; -2.015  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -0.131     ; 2.525      ;
; -1.989  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -0.130     ; 2.500      ;
; -1.914  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -0.130     ; 2.425      ;
; -1.521  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; -0.130     ; 2.032      ;
; -1.386  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.046      ; 1.509      ;
; -1.304  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.733      ; 2.324      ;
; -1.286  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.734      ; 2.307      ;
; -1.231  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.734      ; 2.252      ;
; 0.018   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.713      ;
; 0.095   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.565      ;
; 0.102   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.560      ;
; 0.151   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.511      ;
; 0.240   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.490      ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.763 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 9.400      ; 2.637      ;
; -6.762 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 9.401      ; 2.639      ;
; -6.514 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.547      ; 2.033      ;
; -6.507 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.713      ; 2.206      ;
; -6.307 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.278      ; 1.971      ;
; -6.263 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 9.400      ; 2.637      ;
; -6.262 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 9.401      ; 2.639      ;
; -6.215 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.425      ; 1.210      ;
; -6.159 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.279      ; 2.120      ;
; -6.024 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.591      ; 1.567      ;
; -6.014 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 8.547      ; 2.033      ;
; -6.007 ; clk                                                                                                                                              ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 8.713      ; 2.206      ;
; -5.952 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.461      ; 1.509      ;
; -5.923 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.102      ; 2.179      ;
; -5.897 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.149      ; 2.252      ;
; -5.882 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.103      ; 2.221      ;
; -5.842 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.149      ; 2.307      ;
; -5.824 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.148      ; 2.324      ;
; -5.689 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.415      ; 1.726      ;
; -5.624 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.249      ; 1.625      ;
; -5.519 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.415      ; 1.896      ;
; -5.517 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.415      ; 1.898      ;
; -5.443 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.294      ; 1.851      ;
; -5.424 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.148      ; 2.724      ;
; -5.275 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.295      ; 2.020      ;
; -5.263 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.295      ; 2.032      ;
; -5.258 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.461      ; 2.203      ;
; -5.234 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.416      ; 2.182      ;
; -5.229 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 8.147      ; 2.918      ;
; -5.139 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.414      ; 2.275      ;
; -5.065 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 6.727      ; 1.662      ;
; -5.063 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.460      ; 2.397      ;
; -4.979 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 6.728      ; 1.749      ;
; -4.976 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 6.562      ; 1.586      ;
; -4.880 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 6.561      ; 1.681      ;
; -4.870 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 7.295      ; 2.425      ;
; 0.175  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 1.252      ; 1.427      ;
; 0.192  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 1.252      ; 1.444      ;
; 0.192  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 1.253      ; 1.445      ;
; 0.192  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 1.253      ; 1.445      ;
; 0.213  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 1.252      ; 1.465      ;
; 0.490  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.511  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.560  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.565  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.675  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 1.252      ; 1.427      ;
; 0.692  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 1.252      ; 1.444      ;
; 0.692  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 1.253      ; 1.445      ;
; 0.692  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 1.253      ; 1.445      ;
; 0.713  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.713  ; clk                                                                                                                                              ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; -0.500       ; 1.252      ; 1.465      ;
; 1.031  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.130      ; 1.161      ;
; 1.048  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.130      ; 1.178      ;
; 1.048  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.131      ; 1.179      ;
; 1.048  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.131      ; 1.179      ;
; 1.069  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; 0.130      ; 1.199      ;
; 1.803  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.046     ; 1.757      ;
; 1.820  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.046     ; 1.774      ;
; 1.820  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.045     ; 1.775      ;
; 1.820  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.045     ; 1.775      ;
; 1.841  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.046     ; 1.795      ;
; 2.369  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.733     ; 1.636      ;
; 2.386  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.733     ; 1.653      ;
; 2.386  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.732     ; 1.654      ;
; 2.386  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.732     ; 1.654      ;
; 2.407  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.733     ; 1.674      ;
; 2.460  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.734     ; 1.726      ;
; 2.477  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.734     ; 1.743      ;
; 2.477  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.733     ; 1.744      ;
; 2.477  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.733     ; 1.744      ;
; 2.498  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ; clk          ; clk         ; 0.000        ; -0.734     ; 1.764      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; -6.925 ; -6.925       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.925 ; -6.925       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.925 ; -6.925       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|combout                                                                                        ;
; -6.925 ; -6.925       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|combout                                                                                        ;
; -6.925 ; -6.925       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.925 ; -6.925       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_1|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_2|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_3|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|combout                                                                                       ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|combout                                                                                       ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|inclk[0]                                                                              ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|inclk[0]                                                                              ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|outclk                                                                                ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output~clkctrl|outclk                                                                                ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.915 ; -6.915       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; -6.026 ; -6.026       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datad                                                                                         ;
; -6.026 ; -6.026       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datad                                                                                         ;
; -6.026 ; -6.026       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datad                                                                                          ;
; -6.026 ; -6.026       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datad                                                                                          ;
; -6.026 ; -6.026       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~2|combout                                                                                      ;
; -6.026 ; -6.026       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~2|combout                                                                                      ;
; -5.749 ; -5.749       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datac                                                                                         ;
; -5.749 ; -5.749       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datac                                                                                         ;
; -5.749 ; -5.749       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datac                                                                                          ;
; -5.749 ; -5.749       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datac                                                                                          ;
; -5.749 ; -5.749       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~1|combout                                                                                      ;
; -5.749 ; -5.749       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|or_2|output~1|combout                                                                                      ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datad                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datab                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|and_8|output|datab                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datab                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|or_2|output|datab                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|combout                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|combout                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|datad                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|and_4|output~0|datad                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 4.176  ; 4.176  ; Rise       ; clk             ;
; IRQ         ; clk        ; 5.168  ; 5.168  ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 4.960  ; 4.960  ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 4.606  ; 4.606  ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; 2.913  ; 2.913  ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; 2.771  ; 2.771  ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; 2.872  ; 2.872  ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; 2.794  ; 2.794  ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; 2.780  ; 2.780  ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 4.504  ; 4.504  ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 4.257  ; 4.257  ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 4.606  ; 4.606  ; Rise       ; clk             ;
; clk         ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; not_reset   ; clk        ; 12.514 ; 12.514 ; Rise       ; clk             ;
; start       ; clk        ; 4.315  ; 4.315  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 3.608  ; 3.608  ; Rise       ; clk             ;
; IRQ         ; clk        ; 3.443  ; 3.443  ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 3.663  ; 3.663  ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 3.527  ; 3.527  ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; -2.644 ; -2.644 ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; -2.431 ; -2.431 ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; -2.534 ; -2.534 ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; -2.456 ; -2.456 ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 3.280  ; 3.280  ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 3.527  ; 3.527  ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 3.178  ; 3.178  ; Rise       ; clk             ;
; clk         ; clk        ; 6.763  ; 6.763  ; Rise       ; clk             ;
; not_reset   ; clk        ; 4.266  ; 4.266  ; Rise       ; clk             ;
; start       ; clk        ; 3.712  ; 3.712  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 19.832 ; 19.832 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 19.512 ; 19.512 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 19.513 ; 19.513 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 18.858 ; 18.858 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 18.989 ; 18.989 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 19.644 ; 19.644 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 19.658 ; 19.658 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 19.806 ; 19.806 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 19.359 ; 19.359 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 19.344 ; 19.344 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 19.262 ; 19.262 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 19.736 ; 19.736 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 11.974 ; 11.974 ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 18.436 ; 18.436 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 19.670 ; 19.670 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 19.349 ; 19.349 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 19.191 ; 19.191 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 19.263 ; 19.263 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 18.800 ; 18.800 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 19.060 ; 19.060 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 19.039 ; 19.039 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 19.753 ; 19.753 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 18.468 ; 18.468 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 19.658 ; 19.658 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 18.800 ; 18.800 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 19.189 ; 19.189 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 19.679 ; 19.679 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 18.888 ; 18.888 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 19.722 ; 19.722 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 19.898 ; 19.898 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 19.644 ; 19.644 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 10.740 ; 10.740 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 10.419 ; 10.419 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 10.420 ; 10.420 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 9.766  ; 9.766  ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 9.897  ; 9.897  ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 10.551 ; 10.551 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 10.565 ; 10.565 ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 10.713 ; 10.713 ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 10.266 ; 10.266 ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 10.252 ; 10.252 ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 10.170 ; 10.170 ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 10.644 ; 10.644 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 9.344  ; 9.344  ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 10.577 ; 10.577 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 10.257 ; 10.257 ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 10.098 ; 10.098 ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 10.170 ; 10.170 ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 9.707  ; 9.707  ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 9.967  ; 9.967  ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 9.946  ; 9.946  ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 10.660 ; 10.660 ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 9.375  ; 9.375  ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 10.566 ; 10.566 ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 9.707  ; 9.707  ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 10.097 ; 10.097 ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 10.586 ; 10.586 ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 9.795  ; 9.795  ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 10.629 ; 10.629 ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 10.805 ; 10.805 ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 10.551 ; 10.551 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; AC_LOAD        ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 3.281 ; 3.281 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.563 ; 3.563 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 3.209 ; 3.209 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.462 ; 3.462 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.233 ; 3.233 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 3.497 ; 3.497 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 4.126 ; 4.126 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.140 ; 4.140 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 4.141 ; 4.141 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.657 ; 3.657 ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.788 ; 3.788 ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.272 ; 4.272 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 3.281 ; 3.281 ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.563 ; 3.563 ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.987 ; 3.987 ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.855 ; 3.855 ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 3.833 ; 3.833 ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.307 ; 4.307 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 3.209 ; 3.209 ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 4.298 ; 4.298 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 3.907 ; 3.907 ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 3.819 ; 3.819 ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.795 ; 3.795 ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.589 ; 3.589 ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.682 ; 3.682 ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.511 ; 3.511 ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.768 ; 3.768 ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.233 ; 3.233 ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 3.680 ; 3.680 ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 3.574 ; 3.574 ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 3.786 ; 3.786 ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.700 ; 3.700 ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.600 ; 3.600 ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 3.497 ; 3.497 ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 3.789 ; 3.789 ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.272 ; 4.272 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 5.713  ;        ;        ; 5.713  ;
; HRQ           ; HLT_indicator  ; 6.031  ; 5.866  ; 5.866  ; 6.031  ;
; INC_CARRY     ; LINK_COMP      ; 5.869  ;        ;        ; 5.869  ;
; IRQ           ; ALU_INC        ; 6.212  ;        ;        ; 6.212  ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.104  ;        ;        ; 6.104  ;
; IRQ           ; MA_CLR_HI      ; 6.412  ;        ;        ; 6.412  ;
; IRQ           ; MA_CLR_LO      ; 6.032  ;        ;        ; 6.032  ;
; IRQ           ; MD_BUS_SEL     ; 6.002  ;        ;        ; 6.002  ;
; IRQ           ; MD_LOAD        ; 6.123  ;        ;        ; 6.123  ;
; IRQ           ; MEM_WRITE      ; 5.903  ;        ;        ; 5.903  ;
; IRQ           ; PC_LOAD_HI     ; 6.276  ;        ;        ; 6.276  ;
; IRQ           ; PC_LOAD_LO     ; 6.452  ;        ;        ; 6.452  ;
; IRQ_ON        ; ALU_INC        ; 6.115  ;        ;        ; 6.115  ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.007  ;        ;        ; 6.007  ;
; IRQ_ON        ; MA_CLR_HI      ; 6.315  ;        ;        ; 6.315  ;
; IRQ_ON        ; MA_CLR_LO      ; 5.935  ;        ;        ; 5.935  ;
; IRQ_ON        ; MD_BUS_SEL     ; 5.905  ;        ;        ; 5.905  ;
; IRQ_ON        ; MD_LOAD        ; 6.026  ;        ;        ; 6.026  ;
; IRQ_ON        ; MEM_WRITE      ; 5.806  ;        ;        ; 5.806  ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.179  ;        ;        ; 6.179  ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.355  ;        ;        ; 6.355  ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.636  ;        ;        ; 5.636  ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 5.740  ;        ;        ; 5.740  ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 6.105  ;        ;        ; 6.105  ;
; IS_AUTO_INDEX ; MD_LOAD        ; 5.638  ;        ;        ; 5.638  ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.959  ;        ;        ; 5.959  ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.049  ;        ;        ; 6.049  ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.023  ;        ;        ; 6.023  ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.199  ;        ;        ; 6.199  ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.011  ;        ;        ; 6.011  ;
; LINK_VALUE    ; PC_LOAD_HI     ; 5.853  ;        ;        ; 5.853  ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.109  ;        ;        ; 6.109  ;
; MD_BUS[5]     ; LINK_LOAD      ; 5.979  ;        ;        ; 5.979  ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.323  ;        ;        ; 5.323  ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.022  ;        ;        ; 6.022  ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 5.864  ;        ;        ; 5.864  ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.120  ;        ;        ; 6.120  ;
; MD_BUS[6]     ; AC_LOAD        ; 6.770  ;        ;        ; 6.770  ;
; MD_BUS[6]     ; ALU_COMP       ; 5.867  ;        ;        ; 5.867  ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 6.282  ;        ;        ; 6.282  ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 6.140  ;        ;        ; 6.140  ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.982  ;        ;        ; 5.982  ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 6.238  ;        ;        ; 6.238  ;
; MD_BUS[7]     ; LINK_COMP      ; 5.893  ;        ;        ; 5.893  ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.560  ;        ;        ; 5.560  ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.004  ;        ;        ; 6.004  ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 5.846  ;        ;        ; 5.846  ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.102  ;        ;        ; 6.102  ;
; MD_BUS[8]     ; AC_LOAD        ; 6.625  ;        ;        ; 6.625  ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 6.191  ;        ;        ; 6.191  ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 6.118  ;        ;        ; 6.118  ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 6.137  ;        ;        ; 6.137  ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.518  ;        ;        ; 5.518  ;
; MD_BUS[8]     ; HLT_indicator  ; 6.359  ; 6.194  ; 6.194  ; 6.359  ;
; MD_BUS[8]     ; LINK_LOAD      ; 6.071  ;        ;        ; 6.071  ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 5.956  ; 5.956  ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 5.798  ; 5.798  ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 6.054  ; 6.054  ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 6.191  ;        ;        ; 6.191  ;
; MD_BUS[9]     ; AC_LOAD        ; 6.743  ;        ;        ; 6.743  ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 6.172  ;        ;        ; 6.172  ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 6.099  ;        ;        ; 6.099  ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 6.255  ;        ;        ; 6.255  ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.854  ;        ;        ; 5.854  ;
; MD_BUS[9]     ; LINK_LOAD      ; 6.077  ;        ;        ; 6.077  ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 6.172  ;        ;        ; 6.172  ;
; MD_BUS[10]    ; AC_LOAD        ; 6.596  ;        ;        ; 6.596  ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.108  ;        ;        ; 6.108  ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.026  ;        ;        ; 6.026  ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.500  ;        ;        ; 6.500  ;
; MD_BUS[10]    ; HLT_indicator  ; 6.112  ; 5.947  ; 5.947  ; 6.112  ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.100  ;        ;        ; 6.100  ;
; MD_BUS[11]    ; AC_LOAD        ; 6.474  ; 6.822  ; 6.822  ; 6.474  ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 5.850  ; 5.850  ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 6.471  ; 6.471  ;        ;
; MD_BUS[11]    ; ALU_INC        ; 5.682  ;        ;        ; 5.682  ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 6.398  ; 6.398  ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.986  ; 6.334  ; 6.334  ; 5.986  ;
; MD_BUS[11]    ; HLT_indicator  ; 6.296  ; 6.461  ; 6.461  ; 6.296  ;
; MD_BUS[11]    ; LINK_COMP      ; 5.853  ;        ;        ; 5.853  ;
; MD_BUS[11]    ; LINK_LOAD      ; 6.041  ;        ;        ; 6.041  ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 6.549  ; 6.549  ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 6.391  ; 6.391  ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 6.647  ; 6.647  ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 6.471  ; 6.471  ;        ;
; not_reset     ; AC_LOAD        ; 14.034 ; 14.034 ; 14.034 ; 14.034 ;
; not_reset     ; ALU_CLEAR      ; 13.584 ; 13.584 ; 13.584 ; 13.584 ;
; not_reset     ; ALU_COMP       ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 13.060 ; 13.060 ; 13.060 ; 13.060 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 13.191 ; 13.191 ; 13.191 ; 13.191 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 13.716 ; 13.716 ; 13.716 ; 13.716 ;
; not_reset     ; ALU_INC        ; 13.816 ; 13.816 ; 13.816 ; 13.816 ;
; not_reset     ; ALU_OUT_SEL_0  ; 13.964 ; 13.964 ; 13.964 ; 13.964 ;
; not_reset     ; ALU_OUT_SEL_1  ; 13.431 ; 13.431 ; 13.431 ; 13.431 ;
; not_reset     ; ALU_OUT_SEL_2  ; 13.546 ; 13.546 ; 13.546 ; 13.546 ;
; not_reset     ; ALU_ROT_1      ; 13.464 ; 13.464 ; 13.464 ; 13.464 ;
; not_reset     ; ALU_ROT_2      ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; not_reset     ; HLT_indicator  ; 5.894  ;        ;        ; 5.894  ;
; not_reset     ; IR_LOAD        ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; not_reset     ; LINK_COMP      ; 13.832 ; 13.832 ; 13.832 ; 13.832 ;
; not_reset     ; LINK_LOAD      ; 13.551 ; 13.551 ; 13.551 ; 13.551 ;
; not_reset     ; LINK_OUT_SEL   ; 13.263 ; 13.263 ; 13.263 ; 13.263 ;
; not_reset     ; MA_CLR_HI      ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; not_reset     ; MA_CLR_LO      ; 12.992 ; 12.992 ; 12.992 ; 12.992 ;
; not_reset     ; MA_LOAD_HI     ; 13.221 ; 13.221 ; 13.221 ; 13.221 ;
; not_reset     ; MA_LOAD_LO     ; 13.154 ; 13.154 ; 13.154 ; 13.154 ;
; not_reset     ; MD_BUS_SEL     ; 13.914 ; 13.914 ; 13.914 ; 13.914 ;
; not_reset     ; MD_IN_SEL      ; 12.636 ; 12.636 ; 12.636 ; 12.636 ;
; not_reset     ; MD_LOAD        ; 13.860 ; 13.860 ; 13.860 ; 13.860 ;
; not_reset     ; MEM_READ       ; 12.977 ; 12.977 ; 12.977 ; 12.977 ;
; not_reset     ; MEM_WRITE      ; 13.391 ; 13.391 ; 13.391 ; 13.391 ;
; not_reset     ; PC_BUS_SEL     ; 13.751 ; 13.751 ; 13.751 ; 13.751 ;
; not_reset     ; PC_CLR_HI      ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; not_reset     ; PC_LOAD_HI     ; 13.880 ; 13.880 ; 13.880 ; 13.880 ;
; not_reset     ; PC_LOAD_LO     ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; not_reset     ; SR_BUS_SEL     ; 13.716 ; 13.716 ; 13.716 ; 13.716 ;
; start         ; HLT_indicator  ; 5.814  ; 6.037  ; 6.037  ; 5.814  ;
+---------------+----------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+---------------+----------------+-------+-------+-------+-------+
; Input Port    ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+---------------+----------------+-------+-------+-------+-------+
; ADD_CARRY     ; LINK_COMP      ; 5.713 ;       ;       ; 5.713 ;
; HRQ           ; HLT_indicator  ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; INC_CARRY     ; LINK_COMP      ; 5.869 ;       ;       ; 5.869 ;
; IRQ           ; ALU_INC        ; 6.212 ;       ;       ; 6.212 ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.104 ;       ;       ; 6.104 ;
; IRQ           ; MA_CLR_HI      ; 6.412 ;       ;       ; 6.412 ;
; IRQ           ; MA_CLR_LO      ; 6.032 ;       ;       ; 6.032 ;
; IRQ           ; MD_BUS_SEL     ; 6.002 ;       ;       ; 6.002 ;
; IRQ           ; MD_LOAD        ; 6.123 ;       ;       ; 6.123 ;
; IRQ           ; MEM_WRITE      ; 5.903 ;       ;       ; 5.903 ;
; IRQ           ; PC_LOAD_HI     ; 6.276 ;       ;       ; 6.276 ;
; IRQ           ; PC_LOAD_LO     ; 6.452 ;       ;       ; 6.452 ;
; IRQ_ON        ; ALU_INC        ; 6.115 ;       ;       ; 6.115 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.007 ;       ;       ; 6.007 ;
; IRQ_ON        ; MA_CLR_HI      ; 6.315 ;       ;       ; 6.315 ;
; IRQ_ON        ; MA_CLR_LO      ; 5.935 ;       ;       ; 5.935 ;
; IRQ_ON        ; MD_BUS_SEL     ; 5.905 ;       ;       ; 5.905 ;
; IRQ_ON        ; MD_LOAD        ; 6.026 ;       ;       ; 6.026 ;
; IRQ_ON        ; MEM_WRITE      ; 5.806 ;       ;       ; 5.806 ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.179 ;       ;       ; 6.179 ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.355 ;       ;       ; 6.355 ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.636 ;       ;       ; 5.636 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 5.740 ;       ;       ; 5.740 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 6.105 ;       ;       ; 6.105 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 5.638 ;       ;       ; 5.638 ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.959 ;       ;       ; 5.959 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.049 ;       ;       ; 6.049 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.023 ;       ;       ; 6.023 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.199 ;       ;       ; 6.199 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.011 ;       ;       ; 6.011 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 5.853 ;       ;       ; 5.853 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.109 ;       ;       ; 6.109 ;
; MD_BUS[5]     ; LINK_LOAD      ; 5.979 ;       ;       ; 5.979 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.323 ;       ;       ; 5.323 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.022 ;       ;       ; 6.022 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 5.864 ;       ;       ; 5.864 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.120 ;       ;       ; 6.120 ;
; MD_BUS[6]     ; AC_LOAD        ; 6.770 ;       ;       ; 6.770 ;
; MD_BUS[6]     ; ALU_COMP       ; 5.867 ;       ;       ; 5.867 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 6.282 ;       ;       ; 6.282 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 6.140 ;       ;       ; 6.140 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.982 ;       ;       ; 5.982 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 6.238 ;       ;       ; 6.238 ;
; MD_BUS[7]     ; LINK_COMP      ; 5.893 ;       ;       ; 5.893 ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.560 ;       ;       ; 5.560 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.004 ;       ;       ; 6.004 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 5.846 ;       ;       ; 5.846 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.102 ;       ;       ; 6.102 ;
; MD_BUS[8]     ; AC_LOAD        ; 6.343 ;       ;       ; 6.343 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 6.191 ;       ;       ; 6.191 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 6.118 ;       ;       ; 6.118 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 5.855 ;       ;       ; 5.855 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.518 ;       ;       ; 5.518 ;
; MD_BUS[8]     ; HLT_indicator  ; 6.194 ; 6.194 ; 6.194 ; 6.194 ;
; MD_BUS[8]     ; LINK_LOAD      ; 5.847 ;       ;       ; 5.847 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;       ; 5.956 ; 5.956 ;       ;
; MD_BUS[8]     ; PC_LOAD_HI     ;       ; 5.798 ; 5.798 ;       ;
; MD_BUS[8]     ; PC_LOAD_LO     ;       ; 6.054 ; 6.054 ;       ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 6.191 ;       ;       ; 6.191 ;
; MD_BUS[9]     ; AC_LOAD        ; 6.272 ;       ;       ; 6.272 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 6.172 ;       ;       ; 6.172 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 6.099 ;       ;       ; 6.099 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 5.784 ;       ;       ; 5.784 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.854 ;       ;       ; 5.854 ;
; MD_BUS[9]     ; LINK_LOAD      ; 5.776 ;       ;       ; 5.776 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 6.172 ;       ;       ; 6.172 ;
; MD_BUS[10]    ; AC_LOAD        ; 6.596 ;       ;       ; 6.596 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.108 ;       ;       ; 6.108 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.026 ;       ;       ; 6.026 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.500 ;       ;       ; 6.500 ;
; MD_BUS[10]    ; HLT_indicator  ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.100 ;       ;       ; 6.100 ;
; MD_BUS[11]    ; AC_LOAD        ; 6.474 ; 6.330 ; 6.330 ; 6.474 ;
; MD_BUS[11]    ; ALU_CLEAR      ;       ; 5.850 ; 5.850 ;       ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;       ; 6.471 ; 6.471 ;       ;
; MD_BUS[11]    ; ALU_INC        ; 5.682 ;       ;       ; 5.682 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;       ; 6.398 ; 6.398 ;       ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.986 ; 5.842 ; 5.842 ; 5.986 ;
; MD_BUS[11]    ; HLT_indicator  ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; MD_BUS[11]    ; LINK_COMP      ; 5.853 ;       ;       ; 5.853 ;
; MD_BUS[11]    ; LINK_LOAD      ; 6.041 ;       ;       ; 6.041 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;       ; 6.549 ; 6.549 ;       ;
; MD_BUS[11]    ; PC_LOAD_HI     ;       ; 6.391 ; 6.391 ;       ;
; MD_BUS[11]    ; PC_LOAD_LO     ;       ; 6.647 ; 6.647 ;       ;
; MD_BUS[11]    ; SR_BUS_SEL     ;       ; 6.471 ; 6.471 ;       ;
; not_reset     ; AC_LOAD        ; 7.622 ; 7.381 ; 7.381 ; 7.622 ;
; not_reset     ; ALU_CLEAR      ; 7.506 ; 7.442 ; 7.442 ; 7.506 ;
; not_reset     ; ALU_COMP       ; 7.507 ; 7.699 ; 7.699 ; 7.507 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 7.023 ; 6.949 ; 6.949 ; 7.023 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 7.154 ; 7.080 ; 7.080 ; 7.154 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 7.638 ; 7.830 ; 7.830 ; 7.638 ;
; not_reset     ; ALU_INC        ; 6.777 ; 6.536 ; 6.536 ; 6.777 ;
; not_reset     ; ALU_OUT_SEL_0  ; 7.402 ; 6.818 ; 6.818 ; 7.402 ;
; not_reset     ; ALU_OUT_SEL_1  ; 7.353 ; 7.273 ; 7.273 ; 7.353 ;
; not_reset     ; ALU_OUT_SEL_2  ; 7.221 ; 7.413 ; 7.413 ; 7.221 ;
; not_reset     ; ALU_ROT_1      ; 7.390 ; 7.149 ; 7.149 ; 7.390 ;
; not_reset     ; ALU_ROT_2      ; 7.864 ; 7.623 ; 7.623 ; 7.864 ;
; not_reset     ; HLT_indicator  ; 5.894 ;       ;       ; 5.894 ;
; not_reset     ; IR_LOAD        ; 6.601 ; 6.505 ; 6.505 ; 6.601 ;
; not_reset     ; LINK_COMP      ; 7.664 ; 7.721 ; 7.721 ; 7.664 ;
; not_reset     ; LINK_LOAD      ; 7.479 ; 7.238 ; 7.238 ; 7.479 ;
; not_reset     ; LINK_OUT_SEL   ; 7.185 ; 7.377 ; 7.377 ; 7.185 ;
; not_reset     ; MA_CLR_HI      ; 8.608 ; 7.050 ; 7.050 ; 8.608 ;
; not_reset     ; MA_CLR_LO      ; 8.544 ; 6.955 ; 6.955 ; 8.544 ;
; not_reset     ; MA_LOAD_HI     ; 8.495 ; 6.937 ; 6.937 ; 8.495 ;
; not_reset     ; MA_LOAD_LO     ; 8.324 ; 6.766 ; 6.766 ; 8.324 ;
; not_reset     ; MD_BUS_SEL     ; 7.336 ; 7.303 ; 7.303 ; 7.336 ;
; not_reset     ; MD_IN_SEL      ; 6.599 ; 6.622 ; 6.622 ; 6.599 ;
; not_reset     ; MD_LOAD        ; 7.340 ; 7.046 ; 7.046 ; 7.340 ;
; not_reset     ; MEM_READ       ; 6.940 ; 6.940 ; 6.940 ; 6.940 ;
; not_reset     ; MEM_WRITE      ; 7.266 ; 7.139 ; 7.139 ; 7.266 ;
; not_reset     ; PC_BUS_SEL     ; 7.429 ; 6.994 ; 6.994 ; 7.429 ;
; not_reset     ; PC_CLR_HI      ; 8.569 ; 6.966 ; 6.966 ; 8.569 ;
; not_reset     ; PC_LOAD_HI     ; 6.863 ; 6.889 ; 6.889 ; 6.863 ;
; not_reset     ; PC_LOAD_LO     ; 7.285 ; 7.044 ; 7.044 ; 7.285 ;
; not_reset     ; SR_BUS_SEL     ; 7.638 ; 7.830 ; 7.830 ; 7.638 ;
; start         ; HLT_indicator  ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
+---------------+----------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -53.308  ; -19.688 ; N/A      ; N/A     ; -21.680             ;
;  clk             ; -53.308  ; -19.688 ; N/A      ; N/A     ; -21.680             ;
; Design-wide TNS  ; -448.236 ; -78.451 ; 0.0      ; 0.0     ; -745.037            ;
;  clk             ; -448.236 ; -78.451 ; N/A      ; N/A     ; -745.037            ;
+------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 9.638  ; 9.638  ; Rise       ; clk             ;
; IRQ         ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 12.331 ; 12.331 ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 10.903 ; 10.903 ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; 6.565  ; 6.565  ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; 6.383  ; 6.383  ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; 6.558  ; 6.558  ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; 6.309  ; 6.309  ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; 6.321  ; 6.321  ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 10.569 ; 10.569 ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 10.903 ; 10.903 ; Rise       ; clk             ;
; clk         ; clk        ; 27.862 ; 27.862 ; Rise       ; clk             ;
; not_reset   ; clk        ; 34.865 ; 34.865 ; Rise       ; clk             ;
; start       ; clk        ; 10.012 ; 10.012 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HRQ         ; clk        ; 13.648 ; 13.648 ; Rise       ; clk             ;
; IRQ         ; clk        ; 13.178 ; 13.178 ; Rise       ; clk             ;
; IRQ_ON      ; clk        ; 13.713 ; 13.713 ; Rise       ; clk             ;
; MD_BUS[*]   ; clk        ; 13.486 ; 13.486 ; Rise       ; clk             ;
;  MD_BUS[0]  ; clk        ; -2.644 ; -2.644 ; Rise       ; clk             ;
;  MD_BUS[1]  ; clk        ; -2.431 ; -2.431 ; Rise       ; clk             ;
;  MD_BUS[2]  ; clk        ; -2.534 ; -2.534 ; Rise       ; clk             ;
;  MD_BUS[3]  ; clk        ; -2.456 ; -2.456 ; Rise       ; clk             ;
;  MD_BUS[4]  ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  MD_BUS[8]  ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
;  MD_BUS[10] ; clk        ; 13.486 ; 13.486 ; Rise       ; clk             ;
;  MD_BUS[11] ; clk        ; 12.383 ; 12.383 ; Rise       ; clk             ;
; clk         ; clk        ; 19.688 ; 19.688 ; Rise       ; clk             ;
; not_reset   ; clk        ; 14.833 ; 14.833 ; Rise       ; clk             ;
; start       ; clk        ; 13.949 ; 13.949 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 56.365 ; 56.365 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 55.534 ; 55.534 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 55.495 ; 55.495 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 53.492 ; 53.492 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 53.916 ; 53.916 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 55.958 ; 55.958 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 56.185 ; 56.185 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 56.620 ; 56.620 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 55.163 ; 55.163 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 54.868 ; 54.868 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 54.709 ; 54.709 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 56.007 ; 56.007 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 32.932 ; 32.932 ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 52.285 ; 52.285 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 56.060 ; 56.060 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 54.972 ; 54.972 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 54.582 ; 54.582 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 54.832 ; 54.832 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 53.527 ; 53.527 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 54.353 ; 54.353 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 54.136 ; 54.136 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 56.359 ; 56.359 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 52.669 ; 52.669 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 56.003 ; 56.003 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 53.436 ; 53.436 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 54.545 ; 54.545 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 56.176 ; 56.176 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 53.646 ; 53.646 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 56.423 ; 56.423 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 56.769 ; 56.769 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 55.958 ; 55.958 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 29.916 ; 29.916 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 29.088 ; 29.088 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 29.049 ; 29.049 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 27.043 ; 27.043 ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 27.467 ; 27.467 ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 29.512 ; 29.512 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 29.739 ; 29.739 ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 30.174 ; 30.174 ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 28.717 ; 28.717 ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 28.419 ; 28.419 ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 28.260 ; 28.260 ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 29.558 ; 29.558 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 25.836 ; 25.836 ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 29.614 ; 29.614 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 28.523 ; 28.523 ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 28.136 ; 28.136 ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 28.386 ; 28.386 ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 27.081 ; 27.081 ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 27.907 ; 27.907 ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 27.690 ; 27.690 ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 29.913 ; 29.913 ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 26.223 ; 26.223 ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 29.554 ; 29.554 ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 26.990 ; 26.990 ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 28.096 ; 28.096 ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 29.730 ; 29.730 ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 27.200 ; 27.200 ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 29.977 ; 29.977 ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 30.323 ; 30.323 ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 29.512 ; 29.512 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; AC_LOAD        ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 3.281 ; 3.281 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.563 ; 3.563 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
; IR_LOAD        ; clk        ; 3.209 ; 3.209 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.462 ; 3.462 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.233 ; 3.233 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 3.497 ; 3.497 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; AC_LOAD        ; clk        ; 4.126 ; 4.126 ; Fall       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.140 ; 4.140 ; Fall       ; clk             ;
; ALU_COMP       ; clk        ; 4.141 ; 4.141 ; Fall       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.657 ; 3.657 ; Fall       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.788 ; 3.788 ; Fall       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.272 ; 4.272 ; Fall       ; clk             ;
; ALU_INC        ; clk        ; 3.281 ; 3.281 ; Fall       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.563 ; 3.563 ; Fall       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.987 ; 3.987 ; Fall       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.855 ; 3.855 ; Fall       ; clk             ;
; ALU_ROT_1      ; clk        ; 3.833 ; 3.833 ; Fall       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.307 ; 4.307 ; Fall       ; clk             ;
; IR_LOAD        ; clk        ; 3.209 ; 3.209 ; Fall       ; clk             ;
; LINK_COMP      ; clk        ; 4.298 ; 4.298 ; Fall       ; clk             ;
; LINK_LOAD      ; clk        ; 3.907 ; 3.907 ; Fall       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 3.819 ; 3.819 ; Fall       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.795 ; 3.795 ; Fall       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.589 ; 3.589 ; Fall       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.682 ; 3.682 ; Fall       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.511 ; 3.511 ; Fall       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.768 ; 3.768 ; Fall       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.233 ; 3.233 ; Fall       ; clk             ;
; MD_LOAD        ; clk        ; 3.680 ; 3.680 ; Fall       ; clk             ;
; MEM_READ       ; clk        ; 3.574 ; 3.574 ; Fall       ; clk             ;
; MEM_WRITE      ; clk        ; 3.786 ; 3.786 ; Fall       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.700 ; 3.700 ; Fall       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.600 ; 3.600 ; Fall       ; clk             ;
; PC_LOAD_HI     ; clk        ; 3.497 ; 3.497 ; Fall       ; clk             ;
; PC_LOAD_LO     ; clk        ; 3.789 ; 3.789 ; Fall       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.272 ; 4.272 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Progagation Delay                                                  ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 12.396 ;        ;        ; 12.396 ;
; HRQ           ; HLT_indicator  ; 13.249 ; 12.755 ; 12.755 ; 13.249 ;
; INC_CARRY     ; LINK_COMP      ; 13.012 ;        ;        ; 13.012 ;
; IRQ           ; ALU_INC        ; 13.912 ;        ;        ; 13.912 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.489 ;        ;        ; 13.489 ;
; IRQ           ; MA_CLR_HI      ; 14.259 ;        ;        ; 14.259 ;
; IRQ           ; MA_CLR_LO      ; 13.145 ;        ;        ; 13.145 ;
; IRQ           ; MD_BUS_SEL     ; 13.112 ;        ;        ; 13.112 ;
; IRQ           ; MD_LOAD        ; 13.390 ;        ;        ; 13.390 ;
; IRQ           ; MEM_WRITE      ; 12.832 ;        ;        ; 12.832 ;
; IRQ           ; PC_LOAD_HI     ; 14.150 ;        ;        ; 14.150 ;
; IRQ           ; PC_LOAD_LO     ; 14.496 ;        ;        ; 14.496 ;
; IRQ_ON        ; ALU_INC        ; 13.871 ;        ;        ; 13.871 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.448 ;        ;        ; 13.448 ;
; IRQ_ON        ; MA_CLR_HI      ; 14.218 ;        ;        ; 14.218 ;
; IRQ_ON        ; MA_CLR_LO      ; 13.104 ;        ;        ; 13.104 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.071 ;        ;        ; 13.071 ;
; IRQ_ON        ; MD_LOAD        ; 13.349 ;        ;        ; 13.349 ;
; IRQ_ON        ; MEM_WRITE      ; 12.791 ;        ;        ; 12.791 ;
; IRQ_ON        ; PC_LOAD_HI     ; 14.109 ;        ;        ; 14.109 ;
; IRQ_ON        ; PC_LOAD_LO     ; 14.455 ;        ;        ; 14.455 ;
; IS_AUTO_INDEX ; ALU_INC        ; 12.524 ;        ;        ; 12.524 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 12.568 ;        ;        ; 12.568 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.766 ;        ;        ; 13.766 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 12.244 ;        ;        ; 12.244 ;
; IS_ZERO_LAST  ; ALU_INC        ; 13.388 ;        ;        ; 13.388 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.586 ;        ;        ; 13.586 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.626 ;        ;        ; 13.626 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 13.972 ;        ;        ; 13.972 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.472 ;        ;        ; 13.472 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.204 ;        ;        ; 13.204 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.801 ;        ;        ; 13.801 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.342 ;        ;        ; 13.342 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 11.249 ;        ;        ; 11.249 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.468 ;        ;        ; 13.468 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.200 ;        ;        ; 13.200 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.797 ;        ;        ; 13.797 ;
; MD_BUS[6]     ; AC_LOAD        ; 15.586 ;        ;        ; 15.586 ;
; MD_BUS[6]     ; ALU_COMP       ; 12.709 ;        ;        ; 12.709 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 14.089 ;        ;        ; 14.089 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 13.661 ;        ;        ; 13.661 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 13.393 ;        ;        ; 13.393 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 13.990 ;        ;        ; 13.990 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.070 ;        ;        ; 13.070 ;
; MD_BUS[7]     ; LINK_LOAD      ; 12.040 ;        ;        ; 12.040 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.453 ;        ;        ; 13.453 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.185 ;        ;        ; 13.185 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.782 ;        ;        ; 13.782 ;
; MD_BUS[8]     ; AC_LOAD        ; 15.099 ;        ;        ; 15.099 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 13.438 ;        ;        ; 13.438 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 13.602 ;        ;        ; 13.602 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 11.705 ;        ;        ; 11.705 ;
; MD_BUS[8]     ; HLT_indicator  ; 14.180 ; 13.686 ; 13.686 ; 14.180 ;
; MD_BUS[8]     ; LINK_LOAD      ; 13.447 ;        ;        ; 13.447 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.137 ; 13.137 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 12.869 ; 12.869 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.466 ; 13.466 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 13.624 ;        ;        ; 13.624 ;
; MD_BUS[9]     ; AC_LOAD        ; 15.512 ;        ;        ; 15.512 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 13.445 ;        ;        ; 13.445 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 14.015 ;        ;        ; 14.015 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 12.687 ;        ;        ; 12.687 ;
; MD_BUS[9]     ; LINK_LOAD      ; 13.502 ;        ;        ; 13.502 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 13.631 ;        ;        ; 13.631 ;
; MD_BUS[10]    ; AC_LOAD        ; 14.926 ;        ;        ; 14.926 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.429 ;        ;        ; 13.429 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.270 ;        ;        ; 13.270 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 14.568 ;        ;        ; 14.568 ;
; MD_BUS[10]    ; HLT_indicator  ; 13.411 ; 12.917 ; 12.917 ; 13.411 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.414 ;        ;        ; 13.414 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.658 ; 15.653 ; 15.653 ; 14.658 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.627 ; 12.627 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 14.485 ; 14.485 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 12.468 ;        ;        ; 12.468 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 14.299 ; 14.299 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 13.161 ; 14.156 ; 14.156 ; 13.161 ;
; MD_BUS[11]    ; HLT_indicator  ; 14.020 ; 14.514 ; 14.514 ; 14.020 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.750 ;        ;        ; 12.750 ;
; MD_BUS[11]    ; LINK_LOAD      ; 13.408 ;        ;        ; 13.408 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 14.918 ; 14.918 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 14.650 ; 14.650 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 15.247 ; 15.247 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 14.485 ; 14.485 ;        ;
; not_reset     ; AC_LOAD        ; 37.098 ; 37.098 ; 37.098 ; 37.098 ;
; not_reset     ; ALU_CLEAR      ; 35.662 ; 35.662 ; 35.662 ; 35.662 ;
; not_reset     ; ALU_COMP       ; 35.623 ; 35.623 ; 35.623 ; 35.623 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 34.225 ; 34.225 ; 34.225 ; 34.225 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 34.649 ; 34.649 ; 34.649 ; 34.649 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 36.086 ; 36.086 ; 36.086 ; 36.086 ;
; not_reset     ; ALU_INC        ; 36.748 ; 36.748 ; 36.748 ; 36.748 ;
; not_reset     ; ALU_OUT_SEL_0  ; 37.177 ; 37.177 ; 37.177 ; 37.177 ;
; not_reset     ; ALU_OUT_SEL_1  ; 35.291 ; 35.291 ; 35.291 ; 35.291 ;
; not_reset     ; ALU_OUT_SEL_2  ; 35.601 ; 35.601 ; 35.601 ; 35.601 ;
; not_reset     ; ALU_ROT_1      ; 35.442 ; 35.442 ; 35.442 ; 35.442 ;
; not_reset     ; ALU_ROT_2      ; 36.740 ; 36.740 ; 36.740 ; 36.740 ;
; not_reset     ; HLT_indicator  ; 12.805 ;        ;        ; 12.805 ;
; not_reset     ; IR_LOAD        ; 33.018 ; 33.018 ; 33.018 ; 33.018 ;
; not_reset     ; LINK_COMP      ; 36.543 ; 36.543 ; 36.543 ; 36.543 ;
; not_reset     ; LINK_LOAD      ; 35.705 ; 35.705 ; 35.705 ; 35.705 ;
; not_reset     ; LINK_OUT_SEL   ; 34.710 ; 34.710 ; 34.710 ; 34.710 ;
; not_reset     ; MA_CLR_HI      ; 35.332 ; 35.332 ; 35.332 ; 35.332 ;
; not_reset     ; MA_CLR_LO      ; 34.102 ; 34.102 ; 34.102 ; 34.102 ;
; not_reset     ; MA_LOAD_HI     ; 34.921 ; 34.921 ; 34.921 ; 34.921 ;
; not_reset     ; MA_LOAD_LO     ; 34.636 ; 34.636 ; 34.636 ; 34.636 ;
; not_reset     ; MD_BUS_SEL     ; 36.933 ; 36.933 ; 36.933 ; 36.933 ;
; not_reset     ; MD_IN_SEL      ; 33.184 ; 33.184 ; 33.184 ; 33.184 ;
; not_reset     ; MD_LOAD        ; 36.736 ; 36.736 ; 36.736 ; 36.736 ;
; not_reset     ; MEM_READ       ; 34.013 ; 34.013 ; 34.013 ; 34.013 ;
; not_reset     ; MEM_WRITE      ; 35.278 ; 35.278 ; 35.278 ; 35.278 ;
; not_reset     ; PC_BUS_SEL     ; 36.304 ; 36.304 ; 36.304 ; 36.304 ;
; not_reset     ; PC_CLR_HI      ; 34.146 ; 34.146 ; 34.146 ; 34.146 ;
; not_reset     ; PC_LOAD_HI     ; 36.986 ; 36.986 ; 36.986 ; 36.986 ;
; not_reset     ; PC_LOAD_LO     ; 37.332 ; 37.332 ; 37.332 ; 37.332 ;
; not_reset     ; SR_BUS_SEL     ; 36.086 ; 36.086 ; 36.086 ; 36.086 ;
; start         ; HLT_indicator  ; 12.467 ; 13.157 ; 13.157 ; 12.467 ;
+---------------+----------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+---------------+----------------+-------+-------+-------+-------+
; Input Port    ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+---------------+----------------+-------+-------+-------+-------+
; ADD_CARRY     ; LINK_COMP      ; 5.713 ;       ;       ; 5.713 ;
; HRQ           ; HLT_indicator  ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; INC_CARRY     ; LINK_COMP      ; 5.869 ;       ;       ; 5.869 ;
; IRQ           ; ALU_INC        ; 6.212 ;       ;       ; 6.212 ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.104 ;       ;       ; 6.104 ;
; IRQ           ; MA_CLR_HI      ; 6.412 ;       ;       ; 6.412 ;
; IRQ           ; MA_CLR_LO      ; 6.032 ;       ;       ; 6.032 ;
; IRQ           ; MD_BUS_SEL     ; 6.002 ;       ;       ; 6.002 ;
; IRQ           ; MD_LOAD        ; 6.123 ;       ;       ; 6.123 ;
; IRQ           ; MEM_WRITE      ; 5.903 ;       ;       ; 5.903 ;
; IRQ           ; PC_LOAD_HI     ; 6.276 ;       ;       ; 6.276 ;
; IRQ           ; PC_LOAD_LO     ; 6.452 ;       ;       ; 6.452 ;
; IRQ_ON        ; ALU_INC        ; 6.115 ;       ;       ; 6.115 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.007 ;       ;       ; 6.007 ;
; IRQ_ON        ; MA_CLR_HI      ; 6.315 ;       ;       ; 6.315 ;
; IRQ_ON        ; MA_CLR_LO      ; 5.935 ;       ;       ; 5.935 ;
; IRQ_ON        ; MD_BUS_SEL     ; 5.905 ;       ;       ; 5.905 ;
; IRQ_ON        ; MD_LOAD        ; 6.026 ;       ;       ; 6.026 ;
; IRQ_ON        ; MEM_WRITE      ; 5.806 ;       ;       ; 5.806 ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.179 ;       ;       ; 6.179 ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.355 ;       ;       ; 6.355 ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.636 ;       ;       ; 5.636 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 5.740 ;       ;       ; 5.740 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 6.105 ;       ;       ; 6.105 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 5.638 ;       ;       ; 5.638 ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.959 ;       ;       ; 5.959 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.049 ;       ;       ; 6.049 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.023 ;       ;       ; 6.023 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.199 ;       ;       ; 6.199 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.011 ;       ;       ; 6.011 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 5.853 ;       ;       ; 5.853 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.109 ;       ;       ; 6.109 ;
; MD_BUS[5]     ; LINK_LOAD      ; 5.979 ;       ;       ; 5.979 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.323 ;       ;       ; 5.323 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.022 ;       ;       ; 6.022 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 5.864 ;       ;       ; 5.864 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.120 ;       ;       ; 6.120 ;
; MD_BUS[6]     ; AC_LOAD        ; 6.770 ;       ;       ; 6.770 ;
; MD_BUS[6]     ; ALU_COMP       ; 5.867 ;       ;       ; 5.867 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 6.282 ;       ;       ; 6.282 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 6.140 ;       ;       ; 6.140 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.982 ;       ;       ; 5.982 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 6.238 ;       ;       ; 6.238 ;
; MD_BUS[7]     ; LINK_COMP      ; 5.893 ;       ;       ; 5.893 ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.560 ;       ;       ; 5.560 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.004 ;       ;       ; 6.004 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 5.846 ;       ;       ; 5.846 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.102 ;       ;       ; 6.102 ;
; MD_BUS[8]     ; AC_LOAD        ; 6.343 ;       ;       ; 6.343 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 6.191 ;       ;       ; 6.191 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 6.118 ;       ;       ; 6.118 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 5.855 ;       ;       ; 5.855 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.518 ;       ;       ; 5.518 ;
; MD_BUS[8]     ; HLT_indicator  ; 6.194 ; 6.194 ; 6.194 ; 6.194 ;
; MD_BUS[8]     ; LINK_LOAD      ; 5.847 ;       ;       ; 5.847 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;       ; 5.956 ; 5.956 ;       ;
; MD_BUS[8]     ; PC_LOAD_HI     ;       ; 5.798 ; 5.798 ;       ;
; MD_BUS[8]     ; PC_LOAD_LO     ;       ; 6.054 ; 6.054 ;       ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 6.191 ;       ;       ; 6.191 ;
; MD_BUS[9]     ; AC_LOAD        ; 6.272 ;       ;       ; 6.272 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 6.172 ;       ;       ; 6.172 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 6.099 ;       ;       ; 6.099 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 5.784 ;       ;       ; 5.784 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.854 ;       ;       ; 5.854 ;
; MD_BUS[9]     ; LINK_LOAD      ; 5.776 ;       ;       ; 5.776 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 6.172 ;       ;       ; 6.172 ;
; MD_BUS[10]    ; AC_LOAD        ; 6.596 ;       ;       ; 6.596 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.108 ;       ;       ; 6.108 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.026 ;       ;       ; 6.026 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.500 ;       ;       ; 6.500 ;
; MD_BUS[10]    ; HLT_indicator  ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.100 ;       ;       ; 6.100 ;
; MD_BUS[11]    ; AC_LOAD        ; 6.474 ; 6.330 ; 6.330 ; 6.474 ;
; MD_BUS[11]    ; ALU_CLEAR      ;       ; 5.850 ; 5.850 ;       ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;       ; 6.471 ; 6.471 ;       ;
; MD_BUS[11]    ; ALU_INC        ; 5.682 ;       ;       ; 5.682 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;       ; 6.398 ; 6.398 ;       ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.986 ; 5.842 ; 5.842 ; 5.986 ;
; MD_BUS[11]    ; HLT_indicator  ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; MD_BUS[11]    ; LINK_COMP      ; 5.853 ;       ;       ; 5.853 ;
; MD_BUS[11]    ; LINK_LOAD      ; 6.041 ;       ;       ; 6.041 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;       ; 6.549 ; 6.549 ;       ;
; MD_BUS[11]    ; PC_LOAD_HI     ;       ; 6.391 ; 6.391 ;       ;
; MD_BUS[11]    ; PC_LOAD_LO     ;       ; 6.647 ; 6.647 ;       ;
; MD_BUS[11]    ; SR_BUS_SEL     ;       ; 6.471 ; 6.471 ;       ;
; not_reset     ; AC_LOAD        ; 7.622 ; 7.381 ; 7.381 ; 7.622 ;
; not_reset     ; ALU_CLEAR      ; 7.506 ; 7.442 ; 7.442 ; 7.506 ;
; not_reset     ; ALU_COMP       ; 7.507 ; 7.699 ; 7.699 ; 7.507 ;
; not_reset     ; ALU_FUNC_SEL_0 ; 7.023 ; 6.949 ; 6.949 ; 7.023 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 7.154 ; 7.080 ; 7.080 ; 7.154 ;
; not_reset     ; ALU_FUNC_SEL_2 ; 7.638 ; 7.830 ; 7.830 ; 7.638 ;
; not_reset     ; ALU_INC        ; 6.777 ; 6.536 ; 6.536 ; 6.777 ;
; not_reset     ; ALU_OUT_SEL_0  ; 7.402 ; 6.818 ; 6.818 ; 7.402 ;
; not_reset     ; ALU_OUT_SEL_1  ; 7.353 ; 7.273 ; 7.273 ; 7.353 ;
; not_reset     ; ALU_OUT_SEL_2  ; 7.221 ; 7.413 ; 7.413 ; 7.221 ;
; not_reset     ; ALU_ROT_1      ; 7.390 ; 7.149 ; 7.149 ; 7.390 ;
; not_reset     ; ALU_ROT_2      ; 7.864 ; 7.623 ; 7.623 ; 7.864 ;
; not_reset     ; HLT_indicator  ; 5.894 ;       ;       ; 5.894 ;
; not_reset     ; IR_LOAD        ; 6.601 ; 6.505 ; 6.505 ; 6.601 ;
; not_reset     ; LINK_COMP      ; 7.664 ; 7.721 ; 7.721 ; 7.664 ;
; not_reset     ; LINK_LOAD      ; 7.479 ; 7.238 ; 7.238 ; 7.479 ;
; not_reset     ; LINK_OUT_SEL   ; 7.185 ; 7.377 ; 7.377 ; 7.185 ;
; not_reset     ; MA_CLR_HI      ; 8.608 ; 7.050 ; 7.050 ; 8.608 ;
; not_reset     ; MA_CLR_LO      ; 8.544 ; 6.955 ; 6.955 ; 8.544 ;
; not_reset     ; MA_LOAD_HI     ; 8.495 ; 6.937 ; 6.937 ; 8.495 ;
; not_reset     ; MA_LOAD_LO     ; 8.324 ; 6.766 ; 6.766 ; 8.324 ;
; not_reset     ; MD_BUS_SEL     ; 7.336 ; 7.303 ; 7.303 ; 7.336 ;
; not_reset     ; MD_IN_SEL      ; 6.599 ; 6.622 ; 6.622 ; 6.599 ;
; not_reset     ; MD_LOAD        ; 7.340 ; 7.046 ; 7.046 ; 7.340 ;
; not_reset     ; MEM_READ       ; 6.940 ; 6.940 ; 6.940 ; 6.940 ;
; not_reset     ; MEM_WRITE      ; 7.266 ; 7.139 ; 7.139 ; 7.266 ;
; not_reset     ; PC_BUS_SEL     ; 7.429 ; 6.994 ; 6.994 ; 7.429 ;
; not_reset     ; PC_CLR_HI      ; 8.569 ; 6.966 ; 6.966 ; 8.569 ;
; not_reset     ; PC_LOAD_HI     ; 6.863 ; 6.889 ; 6.889 ; 6.863 ;
; not_reset     ; PC_LOAD_LO     ; 7.285 ; 7.044 ; 7.044 ; 7.285 ;
; not_reset     ; SR_BUS_SEL     ; 7.638 ; 7.830 ; 7.830 ; 7.638 ;
; start         ; HLT_indicator  ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
+---------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1057     ; 193      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1057     ; 193      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 382   ; 382  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan  8 20:47:31 2017
Info: Command: quartus_sta control_subsystem -c control_subsystem
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_subsystem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_5|output~3|combout"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_5|output~3|datab"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_1|output~2|datad"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_1|output~1|datad"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_1|output~2|datac"
    Warning (332126): Node "state_generator_0|register_1_bit_0|ms_jk_ff_0|nand_5|output~3|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datac"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~1|datac"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~1|datad"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~1|datad"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~1|datab"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~1|dataa"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_3_3|output~0|datab"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~1|datad"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~1|datac"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 65 nodes
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~2|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~3|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~3|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_2|output~0|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_2|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~2|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|and_2|output~0|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|and_2|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~2|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_4|output~0|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_4|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~1|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~3|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|or_2|output~1|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_2|output~0|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|and_2|output~0|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_4|output~0|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~1|datad"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_2|output~0|datab"
    Warning (332126): Node "state_generator_0|t_state_generator_0|and_2|output~0|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_4|output~0|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|dataa"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datac"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -53.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -53.308      -448.236 clk 
Info (332146): Worst-case hold slack is -19.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.688       -78.451 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -21.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.680      -745.037 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad  to: state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.356      -145.046 clk 
Info (332146): Worst-case hold slack is -6.763
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.763       -26.546 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -6.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.925      -238.050 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 125 warnings
    Info: Peak virtual memory: 588 megabytes
    Info: Processing ended: Sun Jan  8 20:47:32 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


