<!doctype html><html lang=en dir=auto><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1,shrink-to-fit=no"><meta name=robots content="index, follow"><title>Datapath Synthesis | Synlab</title><meta name=keywords content="code"><meta name=description content="Introduction datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。
基本的 datapath synthesis 包括两个步骤：
  datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；
  datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。
  datapath implementation substitution：替换某个 datapath 的实现。
  下面分别来说说这些步骤的目的以及实现方式。
Datapath inferrencing 这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。
这个识别的实现方式暂时以 Yosys 为例进行说明。
Yosys 这个开源工具主要的流程是：
 elaborate； techmap; opt; abc opt & mapping; dump final mapped netlist;  其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, &mldr;）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap."><meta name=author content="Bruce Liang"><link rel=canonical href=https://xjliang.github.io/synlab/posts/syn/datapath_synthesis/><link crossorigin=anonymous href=/synlab/assets/css/stylesheet.abc7c82c3d415a6df50430738d1cbcc4c76fea558bc5a0c830d3babf78167a35.css integrity="sha256-q8fILD1BWm31BDBzjRy8xMdv6lWLxaDIMNO6v3gWejU=" rel="preload stylesheet" as=style><script defer crossorigin=anonymous src=/synlab/assets/js/highlight.f413e19d0714851f6474e7ee9632408e58ac146fbdbe62747134bea2fa3415e0.js integrity="sha256-9BPhnQcUhR9kdOfuljJAjlisFG+9vmJ0cTS+ovo0FeA=" onload=hljs.initHighlightingOnLoad();></script><link rel=icon href=https://xjliang.github.io/synlab/favicon.ico><link rel=icon type=image/png sizes=16x16 href=https://xjliang.github.io/synlab/favicon-16x16.png><link rel=icon type=image/png sizes=32x32 href=https://xjliang.github.io/synlab/favicon-32x32.png><link rel=apple-touch-icon href=https://xjliang.github.io/synlab/apple-touch-icon.png><link rel=mask-icon href=https://xjliang.github.io/synlab/safari-pinned-tab.svg><meta name=theme-color content="#2e2e33"><meta name=msapplication-TileColor content="#2e2e33"><noscript><style>#theme-toggle,.top-link{display:none}</style><style>@media(prefers-color-scheme:dark){:root{--theme: rgb(29, 30, 32);--entry: rgb(46, 46, 51);--primary: rgb(218, 218, 219);--secondary: rgb(155, 156, 157);--tertiary: rgb(65, 66, 68);--content: rgb(196, 196, 197);--hljs-bg: rgb(46, 46, 51);--code-bg: rgb(55, 56, 62);--border: rgb(51, 51, 51)}.list{background:var(--theme)}.list:not(.dark)::-webkit-scrollbar-track{background:0 0}.list:not(.dark)::-webkit-scrollbar-thumb{border-color:var(--theme)}}</style></noscript><meta property="og:title" content="Datapath Synthesis"><meta property="og:description" content="Introduction datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。
基本的 datapath synthesis 包括两个步骤：
  datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；
  datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。
  datapath implementation substitution：替换某个 datapath 的实现。
  下面分别来说说这些步骤的目的以及实现方式。
Datapath inferrencing 这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。
这个识别的实现方式暂时以 Yosys 为例进行说明。
Yosys 这个开源工具主要的流程是：
 elaborate； techmap; opt; abc opt & mapping; dump final mapped netlist;  其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, &mldr;）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap."><meta property="og:type" content="article"><meta property="og:url" content="https://xjliang.github.io/synlab/posts/syn/datapath_synthesis/"><meta property="og:image" content="http://localhost:1313/home.jpg"><meta property="article:section" content="posts"><meta property="article:published_time" content="2020-10-04T15:45:31+08:00"><meta property="article:modified_time" content="2020-10-04T15:45:31+08:00"><meta property="og:site_name" content="Synlab"><meta name=twitter:card content="summary_large_image"><meta name=twitter:image content="http://localhost:1313/home.jpg"><meta name=twitter:title content="Datapath Synthesis"><meta name=twitter:description content="Introduction datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。
基本的 datapath synthesis 包括两个步骤：
  datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；
  datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。
  datapath implementation substitution：替换某个 datapath 的实现。
  下面分别来说说这些步骤的目的以及实现方式。
Datapath inferrencing 这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。
这个识别的实现方式暂时以 Yosys 为例进行说明。
Yosys 这个开源工具主要的流程是：
 elaborate； techmap; opt; abc opt & mapping; dump final mapped netlist;  其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, &mldr;）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap."><script type=application/ld+json>{"@context":"https://schema.org","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"name":"Posts","item":"https://xjliang.github.io/synlab/posts/"},{"@type":"ListItem","position":2,"name":"Datapath Synthesis","item":"https://xjliang.github.io/synlab/posts/syn/datapath_synthesis/"}]}</script><script type=application/ld+json>{"@context":"https://schema.org","@type":"BlogPosting","headline":"Datapath Synthesis","name":"Datapath Synthesis","description":"Introduction datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。\n基本的 datapath synthesis 包括两个步骤：\n  datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；\n  datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。\n  datapath implementation substitution：替换某个 datapath 的实现。\n  下面分别来说说这些步骤的目的以及实现方式。\nDatapath inferrencing 这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。\n这个识别的实现方式暂时以 Yosys 为例进行说明。\nYosys 这个开源工具主要的流程是：\n elaborate； techmap; opt; abc opt \u0026amp; mapping; dump final mapped netlist;  其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, \u0026hellip;）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap.","keywords":["code"],"articleBody":"Introduction datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。\n基本的 datapath synthesis 包括两个步骤：\n  datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；\n  datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。\n  datapath implementation substitution：替换某个 datapath 的实现。\n  下面分别来说说这些步骤的目的以及实现方式。\nDatapath inferrencing 这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。\n这个识别的实现方式暂时以 Yosys 为例进行说明。\nYosys 这个开源工具主要的流程是：\n elaborate； techmap; opt; abc opt \u0026 mapping; dump final mapped netlist;  其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, …）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap.v 这个文件来给定的。\n我们可以在 techmap 的过程中添加一些操作来标记想要 infer 的 datapath，keep hierarchy。\n拿 adder 来举例，techmap 在遇到 $add 这种 cell 时，通过 techmap.v 中的 attribute 匹配到 $alu，alu 在往下就是一个具体的 adder instanciation。如果想要 keep adder 的 hierarchy，可以在 techmap 处理 alu 时做出处理，keep hierarchy 并通过添加额外的 attribute 的方式使得在后续的流程中可以找到这些 infer 过的 datapath。\nDatapath Implementation Selection 这个步骤是针对每个 datapath，选择一个合适的 architecture 来实现它。\n那么，合适这个概念怎么理解？\n一般来说，EDA 综合工具在设计时需要考虑 PPA，即 power, performace, area。综合工具需要在这几个指标之间做一个 tradeoff，给出一个符合设计约束且性能功耗都较优的设计方案。设计约束通常由用户给出，比如通过给定 SDC 来描述各个端口的 input_delay, output_delay，clock period 等等。SDC 一般也是 timing constraint 的说明文件。\n回到 architecture 的设计问题，一个 datapath 可能有多种 architecture implementation，一种可能的设计方案是将每种实现都通过 Verilog 文件存储，在程序运行过程中载入内存，根据设计约束来选择某个 architecture。\n以 adder 为例，传统的 adder architecture 有 ripple carry adder (RCA), brent-kung adder (BK), Kogge-Stone Adder (KS), Sklansky Adder (SK)。这些 architecture 的 delay 和 area 都比较明确。\nAdder 的设计核心在于 carry chain 怎么处理，如果使用串行的方式，比如 ripple，那么最终的 delay 也会比较差。如果使用并行的方式（parallel prefix adder），最终的 delay 会比较小，而 area 也会比较大。\nRCA 是最小的，也是最慢的。\nBK, KS, SK 都是 PPA 的经典实现。这三种实现分别对应设计立方体中的三个顶点（wire track, fanout, level)。\nDatapath Implementation Substitution 上面提到了 implementation selection，然而很多决策都不是一蹴而就的，有时候需要在设计过程中对之前的决策进行调整。这时候 keep hierarchy 就起到了重要作用。通过 hierarchy，我们可以明确地知道每个 datapath 的 boundary，也就能够放心地将整个 module 进行替换，不用担心替换带来的功能错误。\n一般这个替换操作可以做成一个 API，供流程中的其它步骤进行调用。比如在 timing optimization 的过程中，遇到某个 datapath 在 critical path（关键路径）上，这时候可以考虑将当前的 context 传递给 datapath generator，让其 generate 出一个适合当前 context 的 architecutre，然后通过替换 module 的这个 API 完成替换。\nSummary 本文主要介绍了 datapath synthesis 的基本步骤，重点以 adder architecture 为例展开说明，希望对屏幕前的你有所帮助！\n","wordCount":"251","inLanguage":"en","datePublished":"2020-10-04T15:45:31+08:00","dateModified":"2020-10-04T15:45:31+08:00","author":{"@type":"Person","name":"Bruce Liang"},"mainEntityOfPage":{"@type":"WebPage","@id":"https://xjliang.github.io/synlab/posts/syn/datapath_synthesis/"},"publisher":{"@type":"Organization","name":"Synlab","logo":{"@type":"ImageObject","url":"https://xjliang.github.io/synlab/favicon.ico"}}}</script></head><body id=top><script>if(localStorage.getItem("pref-theme")==="dark"){document.body.classList.add('dark');}else if(localStorage.getItem("pref-theme")==="light"){document.body.classList.remove('dark')}else if(window.matchMedia('(prefers-color-scheme: dark)').matches){document.body.classList.add('dark');}</script><header class=header><nav class=nav><div class=logo><a href=https://xjliang.github.io/synlab/ accesskey=h title="Synlab (Alt + H)"><img src=https://xjliang.github.io/apple-touch-icon.png alt aria-label=logo height=35>Synlab</a><div class=logo-switches><button id=theme-toggle accesskey=t title="(Alt + T)"><svg id="moon" xmlns="http://www.w3.org/2000/svg" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentcolor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><path d="M21 12.79A9 9 0 1111.21 3 7 7 0 0021 12.79z"/></svg><svg id="sun" xmlns="http://www.w3.org/2000/svg" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentcolor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><circle cx="12" cy="12" r="5"/><line x1="12" y1="1" x2="12" y2="3"/><line x1="12" y1="21" x2="12" y2="23"/><line x1="4.22" y1="4.22" x2="5.64" y2="5.64"/><line x1="18.36" y1="18.36" x2="19.78" y2="19.78"/><line x1="1" y1="12" x2="3" y2="12"/><line x1="21" y1="12" x2="23" y2="12"/><line x1="4.22" y1="19.78" x2="5.64" y2="18.36"/><line x1="18.36" y1="5.64" x2="19.78" y2="4.22"/></svg></button></div></div><ul id=menu><li><a href=https://xjliang.github.io/synlab/categories/ title=Categories><span>Categories</span></a></li><li><a href=https://xjliang.github.io/synlab/tags/ title=Tags><span>Tags</span></a></li><li><a href=https://xjliang.github.io/synlab/about/ title=About><span>About</span></a></li></ul></nav></header><main class=main><article class=post-single><header class=post-header><h1 class=post-title>Datapath Synthesis</h1><div class=post-meta><span title="2020-10-04 15:45:31 +0800 +0800">October 4, 4044</span>&nbsp;·&nbsp;2 min&nbsp;·&nbsp;Bruce Liang&nbsp;|&nbsp;<a href=https://github.com/xjliang/synlab/tree/master/content/posts/syn/datapath_synthesis.md rel="noopener noreferrer" target=_blank>Suggest Changes</a></div></header><div class=post-content><h2 id=introduction>Introduction<a hidden class=anchor aria-hidden=true href=#introduction>#</a></h2><p>datapath 在电路设计中是较大的运算元件，因此单独对 datapath 进行优化是非常重要的。</p><p>基本的 datapath synthesis 包括两个步骤：</p><ol><li><p>datapath inferrencing：识别出 design 中包含的 datapath，存储必要的信息，在整个综合流程中 keep hierarchy，方便单独对其进行优化；</p></li><li><p>datapath implementation selection：在 infer 出 datapath 之后，我们赋予了这些 datapath block 一个抽象的标记，而我们的最终目标是将这些 datapath block 都转换为 gate-level 的netlist，这就需要针对每个特地的 datapath block，将其映射为 gate-level 的 netlist。</p></li><li><p>datapath implementation substitution：替换某个 datapath 的实现。</p></li></ol><p>下面分别来说说这些步骤的目的以及实现方式。</p><h2 id=datapath-inferrencing>Datapath inferrencing<a hidden class=anchor aria-hidden=true href=#datapath-inferrencing>#</a></h2><p>这个步骤类似于 synthesis 中的 elaboration，目的是识别出 design 中的 datapath block。</p><p>这个识别的实现方式暂时以 Yosys 为例进行说明。</p><p>Yosys 这个开源工具主要的流程是：</p><ol><li>elaborate；</li><li>techmap;</li><li>opt;</li><li>abc opt & mapping;</li><li>dump final mapped netlist;</li></ol><p>其中，techmap 这个步骤可以认为是将一个抽象的 operator（比如 +, -, *, /, &mldr;）替换为一种 hard coded 的 module 实现，这个实现是通过 techmap.v 这个文件来给定的。</p><p>我们可以在 techmap 的过程中添加一些操作来标记想要 infer 的 datapath，keep hierarchy。</p><p>拿 adder 来举例，techmap 在遇到 $add 这种 cell 时，通过 techmap.v 中的 attribute 匹配到 $alu，alu 在往下就是一个具体的 adder instanciation。如果想要 keep adder 的 hierarchy，可以在 techmap 处理 alu 时做出处理，keep hierarchy 并通过添加额外的 attribute 的方式使得在后续的流程中可以找到这些 infer 过的 datapath。</p><h2 id=datapath-implementation-selection>Datapath Implementation Selection<a hidden class=anchor aria-hidden=true href=#datapath-implementation-selection>#</a></h2><p>这个步骤是针对每个 datapath，选择一个合适的 architecture 来实现它。</p><p>那么，合适这个概念怎么理解？</p><p>一般来说，EDA 综合工具在设计时需要考虑 <strong>PPA</strong>，即 power, performace, area。综合工具需要在这几个指标之间做一个 tradeoff，给出一个符合设计约束且性能功耗都较优的设计方案。设计约束通常由用户给出，比如通过给定 SDC 来描述各个端口的 input_delay, output_delay，clock period 等等。SDC 一般也是 timing constraint 的说明文件。</p><p>回到 architecture 的设计问题，一个 datapath 可能有多种 architecture implementation，一种可能的设计方案是将每种实现都通过 Verilog 文件存储，在程序运行过程中载入内存，根据设计约束来选择某个 architecture。</p><p>以 adder 为例，传统的 adder architecture 有 ripple carry adder (<strong>RCA</strong>), brent-kung adder (<strong>BK</strong>), Kogge-Stone Adder (<strong>KS</strong>), Sklansky Adder (<strong>SK</strong>)。这些 architecture 的 delay 和 area 都比较明确。</p><p>Adder 的设计核心在于 carry chain 怎么处理，如果使用串行的方式，比如 ripple，那么最终的 delay 也会比较差。如果使用并行的方式（parallel prefix adder），最终的 delay 会比较小，而 area 也会比较大。</p><p>RCA 是最小的，也是最慢的。</p><p>BK, KS, SK 都是 PPA 的经典实现。这三种实现分别对应设计立方体中的三个顶点（wire track, fanout, level)。</p><h2 id=datapath-implementation-substitution>Datapath Implementation Substitution<a hidden class=anchor aria-hidden=true href=#datapath-implementation-substitution>#</a></h2><p>上面提到了 implementation selection，然而很多决策都不是一蹴而就的，有时候需要在设计过程中对之前的决策进行调整。这时候 keep hierarchy 就起到了重要作用。通过 hierarchy，我们可以明确地知道每个 datapath 的 boundary，也就能够放心地将整个 module 进行替换，不用担心替换带来的功能错误。</p><p>一般这个替换操作可以做成一个 API，供流程中的其它步骤进行调用。比如在 timing optimization 的过程中，遇到某个 datapath 在 critical path（关键路径）上，这时候可以考虑将当前的 context 传递给 datapath generator，让其 generate 出一个适合当前 context 的 architecutre，然后通过替换 module 的这个 API 完成替换。</p><h2 id=summary>Summary<a hidden class=anchor aria-hidden=true href=#summary>#</a></h2><p>本文主要介绍了 datapath synthesis 的基本步骤，重点以 adder architecture 为例展开说明，希望对屏幕前的你有所帮助！</p></div><footer class=post-footer><ul class=post-tags><li><a href=https://xjliang.github.io/synlab/tags/code/>code</a></li></ul><nav class=paginav><a class=next href=https://xjliang.github.io/synlab/posts/code/learn-cpp/learn-cpp/><span class=title>Next »</span><br><span>如何在两周内学会C++并构建优质的项目</span></a></nav><div class=share-buttons><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on twitter" href="https://twitter.com/intent/tweet/?text=Datapath%20Synthesis&url=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f&hashtags=code"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentcolor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512h-386.892c-34.524.0-62.554-28.03-62.554-62.554v-386.892c0-34.524 28.029-62.554 62.554-62.554h386.892zm-253.927 424.544c135.939.0 210.268-112.643 210.268-210.268.0-3.218.0-6.437-.153-9.502 14.406-10.421 26.973-23.448 36.935-38.314-13.18 5.824-27.433 9.809-42.452 11.648 15.326-9.196 26.973-23.602 32.49-40.92-14.252 8.429-30.038 14.56-46.896 17.931-13.487-14.406-32.644-23.295-53.946-23.295-40.767.0-73.87 33.104-73.87 73.87.0 5.824.613 11.494 1.992 16.858-61.456-3.065-115.862-32.49-152.337-77.241-6.284 10.881-9.962 23.601-9.962 37.088.0 25.594 13.027 48.276 32.95 61.456-12.107-.307-23.448-3.678-33.41-9.196v.92c0 35.862 25.441 65.594 59.311 72.49-6.13 1.686-12.72 2.606-19.464 2.606-4.751.0-9.348-.46-13.946-1.38 9.349 29.426 36.628 50.728 68.965 51.341-25.287 19.771-57.164 31.571-91.8 31.571-5.977.0-11.801-.306-17.625-1.073 32.337 21.15 71.264 33.41 112.95 33.41z"/></svg></a><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on linkedin" href="https://www.linkedin.com/shareArticle?mini=true&url=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f&title=Datapath%20Synthesis&summary=Datapath%20Synthesis&source=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentcolor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512h-386.892c-34.524.0-62.554-28.03-62.554-62.554v-386.892c0-34.524 28.029-62.554 62.554-62.554h386.892zM160.461 423.278V197.561h-75.04v225.717h75.04zm270.539.0v-129.439c0-69.333-37.018-101.586-86.381-101.586-39.804.0-57.634 21.891-67.617 37.266v-31.958h-75.021c.995 21.181.0 225.717.0 225.717h75.02v-126.056c0-6.748.486-13.492 2.474-18.315 5.414-13.475 17.767-27.434 38.494-27.434 27.135.0 38.007 20.707 38.007 51.037v120.768h75.024zm-307.552-334.556c-25.674.0-42.448 16.879-42.448 39.002.0 21.658 16.264 39.002 41.455 39.002h.484c26.165.0 42.452-17.344 42.452-39.002-.485-22.092-16.241-38.954-41.943-39.002z"/></svg></a><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on reddit" href="https://reddit.com/submit?url=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f&title=Datapath%20Synthesis"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentcolor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512h-386.892c-34.524.0-62.554-28.03-62.554-62.554v-386.892c0-34.524 28.029-62.554 62.554-62.554h386.892zM446 265.638c0-22.964-18.616-41.58-41.58-41.58-11.211.0-21.361 4.457-28.841 11.666-28.424-20.508-67.586-33.757-111.204-35.278l18.941-89.121 61.884 13.157c.756 15.734 13.642 28.29 29.56 28.29 16.407.0 29.706-13.299 29.706-29.701.0-16.403-13.299-29.702-29.706-29.702-11.666.0-21.657 6.792-26.515 16.578l-69.105-14.69c-1.922-.418-3.939-.042-5.585 1.036-1.658 1.073-2.811 2.761-3.224 4.686l-21.152 99.438c-44.258 1.228-84.046 14.494-112.837 35.232-7.468-7.164-17.589-11.591-28.757-11.591-22.965.0-41.585 18.616-41.585 41.58.0 16.896 10.095 31.41 24.568 37.918-.639 4.135-.99 8.328-.99 12.576.0 63.977 74.469 115.836 166.33 115.836s166.334-51.859 166.334-115.836c0-4.218-.347-8.387-.977-12.493 14.564-6.47 24.735-21.034 24.735-38.001zm-119.474 108.193c-20.27 20.241-59.115 21.816-70.534 21.816-11.428.0-50.277-1.575-70.522-21.82-3.007-3.008-3.007-7.882.0-10.889 3.003-2.999 7.882-3.003 10.885.0 12.777 12.781 40.11 17.317 59.637 17.317 19.522.0 46.86-4.536 59.657-17.321 3.016-2.999 7.886-2.995 10.885.008 3.008 3.011 3.003 7.882-.008 10.889zm-5.23-48.781c-16.373.0-29.701-13.324-29.701-29.698.0-16.381 13.328-29.714 29.701-29.714 16.378.0 29.706 13.333 29.706 29.714.0 16.374-13.328 29.698-29.706 29.698zm-160.386-29.702c0-16.381 13.328-29.71 29.714-29.71 16.369.0 29.689 13.329 29.689 29.71.0 16.373-13.32 29.693-29.689 29.693-16.386.0-29.714-13.32-29.714-29.693z"/></svg></a><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on facebook" href="https://facebook.com/sharer/sharer.php?u=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentcolor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512H342.978v-192.915h66.6l12.672-82.621h-79.272v-53.617c0-22.603 11.073-44.636 46.58-44.636H425.6v-70.34s-32.71-5.582-63.982-5.582c-65.288.0-107.96 39.569-107.96 111.204v62.971h-72.573v82.621h72.573V512h-191.104c-34.524.0-62.554-28.03-62.554-62.554v-386.892c0-34.524 28.029-62.554 62.554-62.554h386.892z"/></svg></a><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on whatsapp" href="https://api.whatsapp.com/send?text=Datapath%20Synthesis%20-%20https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentcolor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512h-386.892c-34.524.0-62.554-28.03-62.554-62.554v-386.892c0-34.524 28.029-62.554 62.554-62.554h386.892zm-58.673 127.703c-33.842-33.881-78.847-52.548-126.798-52.568-98.799.0-179.21 80.405-179.249 179.234-.013 31.593 8.241 62.428 23.927 89.612l-25.429 92.884 95.021-24.925c26.181 14.28 55.659 21.807 85.658 21.816h.074c98.789.0 179.206-80.413 179.247-179.243.018-47.895-18.61-92.93-52.451-126.81zM263.976 403.485h-.06c-26.734-.01-52.954-7.193-75.828-20.767l-5.441-3.229-56.386 14.792 15.05-54.977-3.542-5.637c-14.913-23.72-22.791-51.136-22.779-79.287.033-82.142 66.867-148.971 149.046-148.971 39.793.014 77.199 15.531 105.329 43.692 28.128 28.16 43.609 65.592 43.594 105.4-.034 82.149-66.866 148.983-148.983 148.984zm81.721-111.581c-4.479-2.242-26.499-13.075-30.604-14.571-4.105-1.495-7.091-2.241-10.077 2.241-2.986 4.483-11.569 14.572-14.182 17.562-2.612 2.988-5.225 3.364-9.703 1.12-4.479-2.241-18.91-6.97-36.017-22.23-13.314-11.876-22.304-26.542-24.916-31.026s-.279-6.908 1.963-9.14c2.016-2.007 4.48-5.232 6.719-7.847 2.24-2.615 2.986-4.484 4.479-7.472 1.493-2.99.747-5.604-.374-7.846-1.119-2.241-10.077-24.288-13.809-33.256-3.635-8.733-7.327-7.55-10.077-7.688-2.609-.13-5.598-.158-8.583-.158-2.986.0-7.839 1.121-11.944 5.604-4.105 4.484-15.675 15.32-15.675 37.364.0 22.046 16.048 43.342 18.287 46.332 2.24 2.99 31.582 48.227 76.511 67.627 10.685 4.615 19.028 7.371 25.533 9.434 10.728 3.41 20.492 2.929 28.209 1.775 8.605-1.285 26.499-10.833 30.231-21.295 3.732-10.464 3.732-19.431 2.612-21.298-1.119-1.869-4.105-2.99-8.583-5.232z"/></svg></a><a target=_blank rel="noopener noreferrer" aria-label="share Datapath Synthesis on telegram" href="https://telegram.me/share/url?text=Datapath%20Synthesis&url=https%3a%2f%2fxjliang.github.io%2fsynlab%2fposts%2fsyn%2fdatapath_synthesis%2f"><svg viewBox="2 2 28 28" height="30" width="30" fill="currentcolor"><path d="M26.49 29.86H5.5a3.37 3.37.0 01-2.47-1 3.35 3.35.0 01-1-2.47V5.48A3.36 3.36.0 013 3 3.37 3.37.0 015.5 2h21A3.38 3.38.0 0129 3a3.36 3.36.0 011 2.46V26.37a3.35 3.35.0 01-1 2.47A3.38 3.38.0 0126.49 29.86zm-5.38-6.71a.79.79.0 00.85-.66L24.73 9.24a.55.55.0 00-.18-.46.62.62.0 00-.41-.17q-.08.0-16.53 6.11a.59.59.0 00-.41.59.57.57.0 00.43.52l4 1.24 1.61 4.83a.62.62.0 00.63.43.56.56.0 00.4-.17L16.54 20l4.09 3A.9.9.0 0021.11 23.15zM13.8 20.71l-1.21-4q8.72-5.55 8.78-5.55c.15.0.23.0.23.16a.18.18.0 010 .06s-2.51 2.3-7.52 6.8z"/></svg></a></div></footer></article></main><footer class=footer><span>&copy 2022 - 2022</span>
<span>Powered by
<a href=https://gohugo.io/ rel="noopener noreferrer" target=_blank>Hugo</a> &
        <a href=https://github.com/adityatelange/hugo-PaperMod/ rel=noopener target=_blank>PaperMod</a></span></footer><a href=#top aria-label="go to top" title="Go to Top (Alt + G)" class=top-link id=top-link accesskey=g><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 12 6" fill="currentcolor"><path d="M12 6H0l6-6z"/></svg></a><script>let menu=document.getElementById('menu')
if(menu){menu.scrollLeft=localStorage.getItem("menu-scroll-position");menu.onscroll=function(){localStorage.setItem("menu-scroll-position",menu.scrollLeft);}}
document.querySelectorAll('a[href^="#"]').forEach(anchor=>{anchor.addEventListener("click",function(e){e.preventDefault();var id=this.getAttribute("href").substr(1);if(!window.matchMedia('(prefers-reduced-motion: reduce)').matches){document.querySelector(`[id='${decodeURIComponent(id)}']`).scrollIntoView({behavior:"smooth"});}else{document.querySelector(`[id='${decodeURIComponent(id)}']`).scrollIntoView();}
if(id==="top"){history.replaceState(null,null," ");}else{history.pushState(null,null,`#${id}`);}});});</script><script>var mybutton=document.getElementById("top-link");window.onscroll=function(){if(document.body.scrollTop>800||document.documentElement.scrollTop>800){mybutton.style.visibility="visible";mybutton.style.opacity="1";}else{mybutton.style.visibility="hidden";mybutton.style.opacity="0";}};</script><script>document.getElementById("theme-toggle").addEventListener("click",()=>{if(document.body.className.includes("dark")){document.body.classList.remove('dark');localStorage.setItem("pref-theme",'light');}else{document.body.classList.add('dark');localStorage.setItem("pref-theme",'dark');}})</script></body></html>