0.6
2018.2
Jun 14 2018
20:07:38
/home/wymt/code/system2018/Arch2018/riscv/RTL/RTL.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/core.v,1543765469,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,cpu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,1543765768,verilog,,,,,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex.v,1543765103,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,1543742452,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/fake_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/fake_mem.v,1543759277,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,fakemem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id.v,1543767852,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,1543741105,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,1543651834,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,if_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem.v,1543742595,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,1543742680,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem_wb,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,1543761935,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,pc_reg,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,1543654584,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,regfile,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,1543762160,verilog,,,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,riscvtest,,,,,,,,
