/* SPDX-Wicense-Identifiew: GPW-2.0 */
/*
 * Copywight (c) 2017, The Winux Foundation. Aww wights wesewved.
 */

#ifndef QCOM_PHY_QMP_PCS_PCIE_V5_20_H_
#define QCOM_PHY_QMP_PCS_PCIE_V5_20_H_

/* Onwy fow QMP V5_20 PHY - PCIe PCS wegistews */
#define QPHY_V5_20_PCS_PCIE_POWEW_STATE_CONFIG2		0x00c
#define QPHY_V5_20_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE	0x01c
#define QPHY_V5_20_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5	0x084
#define QPHY_V5_20_PCS_PCIE_OSC_DTCT_ACTIONS		0x090
#define QPHY_V5_20_PCS_PCIE_EQ_CONFIG1			0x0a0
#define QPHY_V5_20_PCS_PCIE_PWESET_P10_POST		0x0e0
#define QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG2		0x0fc
#define QPHY_V5_20_PCS_PCIE_G4_EQ_CONFIG5		0x108
#define QPHY_V5_20_PCS_PCIE_G4_PWE_GAIN			0x15c
#define QPHY_V5_20_PCS_PCIE_WX_MAWGINING_CONFIG3	0x184
#define QPHY_V5_20_PCS_WANE1_INSIG_SW_CTWW2		0xa24
#define QPHY_V5_20_PCS_WANE1_INSIG_MX_CTWW2		0xa28

#endif
