# verilog files
src/*.o
src/*.vcd
src/*.out
src/*.vvp
