记录一下小白学习ysyx过程：计划是在明年3月份之前完成这项任务，希望能够坚持下去，不要半途而废。
基本上0基础，学习过程中使用AI，尤其一些指令，边学习边掌握.

**verilator学习**

* 官方hello_world的example:

```
//Verilog

module our;
    initial begin
        $display("Hello World");
        $finish;
    end
    endmodule
    //cpp
    #include "Vour.h"       //verilator自动生成的头文件，与module端口同名
    #include "verilated.h"  //访问verilator例程
    int main(int argc, char** argv, char** env)
    {
    	VerilatedContext* contextp = new VerilatedContext;      //创建了一个VerilatedContext的环境变量指针contextp
    	contextp->commandArgs(argc, argv);  
	Vour* top = new Vour{contextp};         //Vour类与端口同名；top是设计实例Vour类，它将作为仿真的顶层模块；例化模块，传入参数contextp  
	while (!contextp->gotFinish())
        {
            top->eval();            //每个时钟周期获得相应的数据
        }
    	delete top;                 //释放内存
    	delete contextp;
        return 0;
    }
```

* 运行：修改makefile
  * `$(VERILATOR) -cc --exe --build -j --trace-fst our.v sim_main.cpp`
    --cc生成c++输出文件；--exe：构建一个可执行文件执行testbench；--build：自动调用输出的Makefile完成编译；-j：处理器数目 --trace-fst：生成fst波形文件；再添加编译的.v和.cpp文件
    make
* 双控开关：
  修改Makefile和.v和.cpp文件（这边只修改.cpp文件）
  .cpp添加：
  `#include <verilated_fst_c.h>                //修改头文件，要输出vcd文件注意替换fst //添加波形追踪 VerilatedFstC* tfp = new VerilatedFstC;     //初始化tfp指针 const char* fstFile = "switch.fst";         //指定fstFile输出名称 contextp -> traceEverOn(true); top -> trace(tfp,99);                       //top指向Verilog顶层模块指针；trace(tfp,99)使用tfp实例来追踪波形，      参数99追踪最详细 tfp -> open(fstFile);                       //打开fstFile文件记录波形 //保存波形 contextp -> timeInc(1); tfp -> dump(contextp -> time()); //如果生成fst文件需要完整的波形，可自行添加循环条件控制，CTRL+C会中断波形，后续使用GTK无法打开fst文件但是vcd文件没      问题 //释放空间 delete tfp； 安装好GTK wave后即可打开fst或者vcd文件`

**Makefile编写**
参考nvboard中example代码添加修改，这边将$(BIN)全部替换为sim也行，其他代码内容参考nvboard：
    #变量定义
    TOPNAME = top
    NXDC_FILES = constr/top.nxdc
    INC_PATH ?=                     //空

    VERILATOR = verilator
    VERILATOR_CFLAGS += -MMD --build --trace -cc
    -O3 --x-assign fast --x-initial fast --noassert     //verilator的编译选项

    BUILD_DIR = ./build             //构建目录
    OBJ_DIR = $(BUILD_DIR)/obj_dir  //对象文件目录
    BIN =$(BUILD_DIR)/$(TOPNAME)   //可执行文件路径

    #默认目标
    default:$(BIN)                 //依赖于$(BIN)

    #shell创建构建目录$(shell mkdir -p $(BUILD_DIR))

    # constraint file
    SRC_AUTO_BIND =$(abspath $(BUILD_DIR)/auto_bind.cpp)       //自动绑定文件路径
    $(SRC_AUTO_BIND): $(NXDC_FILES)
    	python3 $(NVBOARD_HOME)/scripts/auto_pin_bind.py $^ $@  //NXDC_FILES更新，则python脚本SRC_AUTO_BIND

    # project source
    VSRCS =$(shell find $(abspath ./vsrc) -name "*.v")
    CSRCS = $(shell find $(abspath ./csrc) -name "*.c" -or -name "*.cc" -or -name "*.cpp")
    CSRCS += $(SRC_AUTO_BIND)

    # rules for NVBoard
    include $(NVBOARD_HOME)/scripts/nvboard.mk

    # rules for verilator
    INCFLAGS =$(addprefix -I, $(INC_PATH))
    CXXFLAGS += $(INCFLAGS) -DTOP_NAME="\"V$(TOPNAME)\""
    LDFLAGS += -lSDL2 -lSDL2_image

    #生成可执行文件$(BIN): $(VSRCS) $(CSRCS) $(NVBOARD_ARCHIVE)            //规则依赖
    	@rm -rf $(OBJ_DIR) wave.vcd
    	$(VERILATOR) $(VERILATOR_CFLAGS)
    --top-module$(TOPNAME) $^
    $(addprefix -CFLAGS , $(CXXFLAGS)) $(addprefix -LDFLAGS , $(LDFLAGS))
    --Mdir$(OBJ_DIR) --exe -o $(abspath $(BIN))

    #其他目标
    all: default

    run: $(BIN)
    	./build/top +trace

    clean:
    	rm -rf $(BUILD_DIR) wave.vcd

    .PHONY: default all clean run

make run启动nvboard

=======

>>>>>>> 6a4920014ad222f7b264d4cd885215fe5a24ab30
>>>>>>>
>>>>>>
>>>>>
>>>>
>>>
>>

**verilator安装**

仓库地址：
git clone https://github.com/verilator/verilator.git
选择对应版本：
cd verilator
git checkout v5.008
在 Verilator 的源码目录下，运行以下命令来构建 Verilator：
autoconf
./configure
make
之后需要等待一段漫长的时间
<<<<<<< HEAD
make install
verilator --version     //安装是否成功
//if you installed Verilator from sources and want to run Verilator out of where you compiled Verilator, you need to point to the kit:
//export VERILATOR_ROOT=/path/to/where/verilator/was/installed
//export PATH=

$VERILATOR_ROOT/bin:$

PATH
