
# Simulation Configuration
num_sim_cores 1

# Clock
clock_io 1.6
clock_cxlram 1.2

# PCIe
# BW related
pcie_lanes 16
pcie_per_lane_bw 32

# Don't touch
pcie_vc_cnt 4

# Capacity params
pcie_txvc_capacity 8
pcie_rxvc_capacity 8
pcie_txdll_capacity 8
pcie_phys_capacity 8
pcie_txreplay_capacity 8

# Latency params
pcie_txtrans_latency 5
pcie_txdll_latency 5
pcie_rxtrans_latency 5
pcie_rxdll_latency 5
pcie_arbmux_latency 2

# Don't touch
pcie_max_msg_per_flit 4
pcie_flit_bits 528
pcie_data_slots_per_flit 4

pcie_data_msg_bits 128
pcie_req_msg_bits 87
pcie_rwd_msg_bits 87
pcie_ndr_msg_bits 30
pcie_drs_msg_bits 40
pcie_uop_msg_bits 64

# Flit wait cycles
pcie_max_flit_wait_cycle 2

# DEBUG
debug_io_sys 0
debug_callback 1


# OUTPUT Redirect
out ../stats
