# [ESP32](https://github.com/sochub/ESP32) 
[![sites](SoC/qitas.png)](http://www.qitas.cn)
#### 归属：[MIPS](https://github.com/sochub/MIPS)
#### 父级：[ESP](https://github.com/sochub/ESP)
### [描述](https://github.com/sochub/ESP32/wiki) 

ESP32 采用两个哈佛结构 Xtensa LX6 CPU 构成双核系统，运算能力高达600 MIPS，芯片集成448KB ROM + 520KB SRAM。所有的片上存储器、片外存储器以及外设都分布在两个 CPU 的数据总线和／或指令总线上。

采用[ESP-IDF](https://docs.espressif.com/projects/esp-idf/en/latest/get-started/index.html)工具框架

- [文档](docs/) 
- [资源](src/) 
- [工程](project/) 

###  [SoC开发平台](http://www.qitas.cn)   
