Classic Timing Analyzer report for mipsHardware
Fri Oct 18 11:49:06 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.264 ns                         ; reset                                ; unidadeControle:inst25|functOut[0] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.790 ns                        ; unidadeControle:inst25|muxalusrca[0] ; IORDout[23]                        ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.398 ns                         ; clk                                  ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.653 ns                        ; reset                                ; unidadeControle:inst25|iordmux[0]  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 71.65 MHz ( period = 13.956 ns ) ; regDST:inst15|regDSTOut[0]           ; Banco_reg:inst6|Reg2[29]           ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[3]             ; loadSize:inst29|lsOut[3]           ; clk        ; clk      ; 581          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                    ;            ;          ; 581          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                           ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 71.65 MHz ( period = 13.956 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[28]  ; clk        ; clk      ; None                        ; None                      ; 3.349 ns                ;
; N/A                                     ; 71.65 MHz ( period = 13.956 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[29]  ; clk        ; clk      ; None                        ; None                      ; 3.349 ns                ;
; N/A                                     ; 72.46 MHz ( period = 13.800 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[17]  ; clk        ; clk      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 72.46 MHz ( period = 13.800 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[18]  ; clk        ; clk      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 72.46 MHz ( period = 13.800 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[19]  ; clk        ; clk      ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 73.38 MHz ( period = 13.628 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[25]  ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 73.38 MHz ( period = 13.628 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[16]  ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 73.38 MHz ( period = 13.628 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[20]  ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 73.38 MHz ( period = 13.628 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[15]  ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[26]  ; clk        ; clk      ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[27]  ; clk        ; clk      ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[21]  ; clk        ; clk      ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 73.46 MHz ( period = 13.612 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[30]  ; clk        ; clk      ; None                        ; None                      ; 3.191 ns                ;
; N/A                                     ; 73.66 MHz ( period = 13.576 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[26] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 73.66 MHz ( period = 13.576 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[27] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[0]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[1]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[2]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[3]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[4]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[5]   ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[27]  ; clk        ; clk      ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[28]  ; clk        ; clk      ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[12]  ; clk        ; clk      ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 74.06 MHz ( period = 13.502 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[28]  ; clk        ; clk      ; None                        ; None                      ; 3.285 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[29]  ; clk        ; clk      ; None                        ; None                      ; 3.285 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; memToReg:inst7|memToRegOut[12] ; Banco_reg:inst6|Reg8[12]  ; clk        ; clk      ; None                        ; None                      ; 1.841 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; memToReg:inst7|memToRegOut[7]  ; Banco_reg:inst6|Reg31[7]  ; clk        ; clk      ; None                        ; None                      ; 1.838 ns                ;
; N/A                                     ; 74.52 MHz ( period = 13.420 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[16] ; clk        ; clk      ; None                        ; None                      ; 3.077 ns                ;
; N/A                                     ; 74.52 MHz ( period = 13.420 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[17] ; clk        ; clk      ; None                        ; None                      ; 3.077 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[14] ; clk        ; clk      ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg10[3]  ; clk        ; clk      ; None                        ; None                      ; 1.836 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[25] ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[12] ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[13] ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg13[14] ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 74.70 MHz ( period = 13.386 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg21[31] ; clk        ; clk      ; None                        ; None                      ; 1.826 ns                ;
; N/A                                     ; 74.70 MHz ( period = 13.386 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[15] ; clk        ; clk      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 74.74 MHz ( period = 13.380 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg17[31] ; clk        ; clk      ; None                        ; None                      ; 1.823 ns                ;
; N/A                                     ; 74.82 MHz ( period = 13.366 ns )                    ; memToReg:inst7|memToRegOut[20] ; Banco_reg:inst6|Reg31[20] ; clk        ; clk      ; None                        ; None                      ; 1.717 ns                ;
; N/A                                     ; 74.99 MHz ( period = 13.336 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[17]  ; clk        ; clk      ; None                        ; None                      ; 3.200 ns                ;
; N/A                                     ; 74.99 MHz ( period = 13.336 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[18]  ; clk        ; clk      ; None                        ; None                      ; 3.200 ns                ;
; N/A                                     ; 74.99 MHz ( period = 13.336 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[19]  ; clk        ; clk      ; None                        ; None                      ; 3.200 ns                ;
; N/A                                     ; 75.03 MHz ( period = 13.328 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[26] ; clk        ; clk      ; None                        ; None                      ; 3.025 ns                ;
; N/A                                     ; 75.03 MHz ( period = 13.328 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[27] ; clk        ; clk      ; None                        ; None                      ; 3.025 ns                ;
; N/A                                     ; 75.12 MHz ( period = 13.312 ns )                    ; memToReg:inst7|memToRegOut[18] ; Banco_reg:inst6|Reg19[18] ; clk        ; clk      ; None                        ; None                      ; 1.719 ns                ;
; N/A                                     ; 75.15 MHz ( period = 13.306 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[21] ; clk        ; clk      ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 75.22 MHz ( period = 13.294 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[2]  ; clk        ; clk      ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 75.22 MHz ( period = 13.294 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[3]  ; clk        ; clk      ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 75.22 MHz ( period = 13.294 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[5]  ; clk        ; clk      ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 75.22 MHz ( period = 13.294 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[6]  ; clk        ; clk      ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 75.28 MHz ( period = 13.284 ns )                    ; memToReg:inst7|memToRegOut[20] ; Banco_reg:inst6|Reg23[20] ; clk        ; clk      ; None                        ; None                      ; 1.684 ns                ;
; N/A                                     ; 75.30 MHz ( period = 13.280 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[6]   ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 75.30 MHz ( period = 13.280 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[7]   ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 75.30 MHz ( period = 13.280 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[23]  ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 75.30 MHz ( period = 13.280 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[8]   ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[9]  ; clk        ; clk      ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[10] ; clk        ; clk      ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 75.35 MHz ( period = 13.272 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[11] ; clk        ; clk      ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 75.36 MHz ( period = 13.270 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[13] ; clk        ; clk      ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; memToReg:inst7|memToRegOut[2]  ; Banco_reg:inst6|Reg28[2]  ; clk        ; clk      ; None                        ; None                      ; 1.646 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg18[26] ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; 75.45 MHz ( period = 13.254 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg18[27] ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; 75.47 MHz ( period = 13.250 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg5[3]   ; clk        ; clk      ; None                        ; None                      ; 1.761 ns                ;
; N/A                                     ; 75.48 MHz ( period = 13.248 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg0[5]   ; clk        ; clk      ; None                        ; None                      ; 3.005 ns                ;
; N/A                                     ; 75.48 MHz ( period = 13.248 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg0[6]   ; clk        ; clk      ; None                        ; None                      ; 3.005 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.240 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg10[30] ; clk        ; clk      ; None                        ; None                      ; 3.005 ns                ;
; N/A                                     ; 75.54 MHz ( period = 13.238 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[26] ; clk        ; clk      ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 75.59 MHz ( period = 13.230 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[24] ; clk        ; clk      ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 75.59 MHz ( period = 13.230 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 3.142 ns                ;
; N/A                                     ; 75.59 MHz ( period = 13.230 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[11] ; clk        ; clk      ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 75.59 MHz ( period = 13.230 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[12] ; clk        ; clk      ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 75.59 MHz ( period = 13.230 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[13] ; clk        ; clk      ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.228 ns )                    ; memToReg:inst7|memToRegOut[12] ; Banco_reg:inst6|Reg29[12] ; clk        ; clk      ; None                        ; None                      ; 1.728 ns                ;
; N/A                                     ; 75.62 MHz ( period = 13.224 ns )                    ; memToReg:inst7|memToRegOut[12] ; Banco_reg:inst6|Reg25[12] ; clk        ; clk      ; None                        ; None                      ; 1.726 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.222 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[3]  ; clk        ; clk      ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.222 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[4]  ; clk        ; clk      ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.222 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[5]  ; clk        ; clk      ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.222 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg16[6]  ; clk        ; clk      ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg0[26]  ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[26] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[16] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[17] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[18] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg0[19]  ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[19] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[20] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[21] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg15[22] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.69 MHz ( period = 13.212 ns )                    ; regDST:inst15|regDSTOut[2]     ; Banco_reg:inst6|Reg2[28]  ; clk        ; clk      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 75.69 MHz ( period = 13.212 ns )                    ; regDST:inst15|regDSTOut[2]     ; Banco_reg:inst6|Reg2[29]  ; clk        ; clk      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[24] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; memToReg:inst7|memToRegOut[24] ; Banco_reg:inst6|Reg3[24]  ; clk        ; clk      ; None                        ; None                      ; 1.551 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[12] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[13] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[14] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 75.79 MHz ( period = 13.194 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg6[27]  ; clk        ; clk      ; None                        ; None                      ; 3.184 ns                ;
; N/A                                     ; 75.79 MHz ( period = 13.194 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg6[28]  ; clk        ; clk      ; None                        ; None                      ; 3.184 ns                ;
; N/A                                     ; 75.79 MHz ( period = 13.194 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.184 ns                ;
; N/A                                     ; 75.79 MHz ( period = 13.194 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg6[12]  ; clk        ; clk      ; None                        ; None                      ; 3.184 ns                ;
; N/A                                     ; 75.80 MHz ( period = 13.192 ns )                    ; memToReg:inst7|memToRegOut[19] ; Banco_reg:inst6|Reg11[19] ; clk        ; clk      ; None                        ; None                      ; 1.743 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[24]  ; clk        ; clk      ; None                        ; None                      ; 2.969 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[12]  ; clk        ; clk      ; None                        ; None                      ; 2.969 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[13]  ; clk        ; clk      ; None                        ; None                      ; 2.969 ns                ;
; N/A                                     ; 75.82 MHz ( period = 13.190 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg2[14]  ; clk        ; clk      ; None                        ; None                      ; 2.969 ns                ;
; N/A                                     ; 75.87 MHz ( period = 13.180 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg20[31] ; clk        ; clk      ; None                        ; None                      ; 1.714 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.178 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg2[28]  ; clk        ; clk      ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.178 ns )                    ; regDST:inst15|regDSTOut[3]     ; Banco_reg:inst6|Reg2[29]  ; clk        ; clk      ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.178 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg12[31] ; clk        ; clk      ; None                        ; None                      ; 1.713 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[1]  ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[2]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[3]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[4]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[5]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[6]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.92 MHz ( period = 13.172 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg5[7]   ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 75.93 MHz ( period = 13.170 ns )                    ; memToReg:inst7|memToRegOut[6]  ; Banco_reg:inst6|Reg7[6]   ; clk        ; clk      ; None                        ; None                      ; 1.706 ns                ;
; N/A                                     ; 75.93 MHz ( period = 13.170 ns )                    ; memToReg:inst7|memToRegOut[19] ; Banco_reg:inst6|Reg31[19] ; clk        ; clk      ; None                        ; None                      ; 1.722 ns                ;
; N/A                                     ; 75.94 MHz ( period = 13.168 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg11[31] ; clk        ; clk      ; None                        ; None                      ; 1.717 ns                ;
; N/A                                     ; 75.95 MHz ( period = 13.166 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 1.707 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[25]  ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[29] ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[16]  ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[20]  ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.164 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[15]  ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.162 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg13[31] ; clk        ; clk      ; None                        ; None                      ; 1.714 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg25[24] ; clk        ; clk      ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[26]  ; clk        ; clk      ; None                        ; None                      ; 3.131 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[27]  ; clk        ; clk      ; None                        ; None                      ; 3.131 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[21]  ; clk        ; clk      ; None                        ; None                      ; 3.131 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg25[11] ; clk        ; clk      ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg25[12] ; clk        ; clk      ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 75.99 MHz ( period = 13.160 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg25[13] ; clk        ; clk      ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 76.01 MHz ( period = 13.156 ns )                    ; memToReg:inst7|memToRegOut[29] ; Banco_reg:inst6|Reg14[29] ; clk        ; clk      ; None                        ; None                      ; 1.714 ns                ;
; N/A                                     ; 76.03 MHz ( period = 13.152 ns )                    ; memToReg:inst7|memToRegOut[31] ; Banco_reg:inst6|Reg9[31]  ; clk        ; clk      ; None                        ; None                      ; 1.709 ns                ;
; N/A                                     ; 76.05 MHz ( period = 13.150 ns )                    ; memToReg:inst7|memToRegOut[0]  ; Banco_reg:inst6|Reg23[0]  ; clk        ; clk      ; None                        ; None                      ; 1.512 ns                ;
; N/A                                     ; 76.05 MHz ( period = 13.150 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[8]  ; clk        ; clk      ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 76.05 MHz ( period = 13.150 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg29[9]  ; clk        ; clk      ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 76.06 MHz ( period = 13.148 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[30]  ; clk        ; clk      ; None                        ; None                      ; 3.127 ns                ;
; N/A                                     ; 76.07 MHz ( period = 13.146 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg8[3]   ; clk        ; clk      ; None                        ; None                      ; 1.700 ns                ;
; N/A                                     ; 76.07 MHz ( period = 13.146 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[27] ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 76.07 MHz ( period = 13.146 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[21] ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 76.08 MHz ( period = 13.144 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg18[26] ; clk        ; clk      ; None                        ; None                      ; 3.123 ns                ;
; N/A                                     ; 76.08 MHz ( period = 13.144 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg18[27] ; clk        ; clk      ; None                        ; None                      ; 3.123 ns                ;
; N/A                                     ; 76.08 MHz ( period = 13.144 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg16[14] ; clk        ; clk      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 76.09 MHz ( period = 13.142 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg22[3]  ; clk        ; clk      ; None                        ; None                      ; 1.699 ns                ;
; N/A                                     ; 76.10 MHz ( period = 13.140 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[0]  ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 76.10 MHz ( period = 13.140 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 76.10 MHz ( period = 13.140 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg20[22] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 76.18 MHz ( period = 13.126 ns )                    ; memToReg:inst7|memToRegOut[20] ; Banco_reg:inst6|Reg25[20] ; clk        ; clk      ; None                        ; None                      ; 1.597 ns                ;
; N/A                                     ; 76.20 MHz ( period = 13.124 ns )                    ; regDST:inst15|regDSTOut[2]     ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 3.089 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[24] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[26] ; clk        ; clk      ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[16] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[17] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[18] ; clk        ; clk      ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[18] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[19] ; clk        ; clk      ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[19] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[20] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg21[20] ; clk        ; clk      ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[21] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.24 MHz ( period = 13.116 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg27[15] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 76.25 MHz ( period = 13.114 ns )                    ; memToReg:inst7|memToRegOut[7]  ; Banco_reg:inst6|Reg23[7]  ; clk        ; clk      ; None                        ; None                      ; 1.679 ns                ;
; N/A                                     ; 76.25 MHz ( period = 13.114 ns )                    ; memToReg:inst7|memToRegOut[16] ; Banco_reg:inst6|Reg8[16]  ; clk        ; clk      ; None                        ; None                      ; 1.580 ns                ;
; N/A                                     ; 76.25 MHz ( period = 13.114 ns )                    ; memToReg:inst7|memToRegOut[8]  ; Banco_reg:inst6|Reg30[8]  ; clk        ; clk      ; None                        ; None                      ; 1.677 ns                ;
; N/A                                     ; 76.25 MHz ( period = 13.114 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg16[15] ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[0]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[1]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[2]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[3]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[4]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.32 MHz ( period = 13.102 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg2[5]   ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[0]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[1]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[2]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[3]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[4]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[5]  ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[31] ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[17] ; clk        ; clk      ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[18] ; clk        ; clk      ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg18[19] ; clk        ; clk      ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 76.36 MHz ( period = 13.096 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg28[22] ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 76.37 MHz ( period = 13.094 ns )                    ; memToReg:inst7|memToRegOut[12] ; Banco_reg:inst6|Reg16[12] ; clk        ; clk      ; None                        ; None                      ; 1.681 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg0[3]   ; clk        ; clk      ; None                        ; None                      ; 1.679 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg2[3]   ; clk        ; clk      ; None                        ; None                      ; 1.679 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg20[3]  ; clk        ; clk      ; None                        ; None                      ; 1.666 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg6[27]  ; clk        ; clk      ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg6[28]  ; clk        ; clk      ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; regDST:inst15|regDSTOut[1]     ; Banco_reg:inst6|Reg6[12]  ; clk        ; clk      ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 76.44 MHz ( period = 13.082 ns )                    ; memToReg:inst7|memToRegOut[3]  ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 1.678 ns                ;
; N/A                                     ; 76.44 MHz ( period = 13.082 ns )                    ; memToReg:inst7|memToRegOut[20] ; Banco_reg:inst6|Reg29[20] ; clk        ; clk      ; None                        ; None                      ; 1.568 ns                ;
; N/A                                     ; 76.46 MHz ( period = 13.078 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[18]  ; clk        ; clk      ; None                        ; None                      ; 2.902 ns                ;
; N/A                                     ; 76.46 MHz ( period = 13.078 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[19]  ; clk        ; clk      ; None                        ; None                      ; 2.902 ns                ;
; N/A                                     ; 76.46 MHz ( period = 13.078 ns )                    ; regDST:inst15|regDSTOut[0]     ; Banco_reg:inst6|Reg6[20]  ; clk        ; clk      ; None                        ; None                      ; 2.902 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 0.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 0.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 1.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 0.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 0.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 0.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 1.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 0.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 0.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 0.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 0.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 1.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 1.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 1.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 1.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 0.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[26]                      ; memToReg:inst7|memToRegOut[26]  ; clk        ; clk      ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[0]                ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 0.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 0.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 0.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 0.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.733 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[22]                      ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 1.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[2]                       ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 0.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrcb[0]                ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 0.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 0.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[0]                            ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 0.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 0.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 1.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrcb[1]                ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 0.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 0.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 1.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[1]                              ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 0.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 1.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 2.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 1.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 1.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 1.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[24]                             ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[14]                      ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 2.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 2.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 1.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 2.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20]  ; clk        ; clk      ; None                       ; None                       ; 2.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 2.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 2.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[22]                             ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 2.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 2.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[1]                            ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 2.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20]  ; clk        ; clk      ; None                       ; None                       ; 2.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 2.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 2.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[3]                            ; memToReg:inst7|memToRegOut[3]   ; clk        ; clk      ; None                       ; None                       ; 2.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; memToReg:inst7|memToRegOut[3]   ; clk        ; clk      ; None                       ; None                       ; 2.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.364 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 2.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 2.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 2.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.377 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; memToReg:inst7|memToRegOut[5]   ; clk        ; clk      ; None                       ; None                       ; 2.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 2.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; memToReg:inst7|memToRegOut[26]  ; clk        ; clk      ; None                       ; None                       ; 2.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.318 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.421 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 2.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; memToReg:inst7|memToRegOut[5]   ; clk        ; clk      ; None                       ; None                       ; 2.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 2.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 1.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 2.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[8]                       ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 2.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; memToReg:inst7|memToRegOut[26]  ; clk        ; clk      ; None                       ; None                       ; 2.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 2.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 2.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 1.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 2.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 2.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 2.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 2.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]   ; clk        ; clk      ; None                       ; None                       ; 2.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 2.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 2.572 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; setSize:inst30|saidaSetSize[0]  ; clk        ; clk      ; None                       ; None                       ; 1.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; memToReg:inst7|memToRegOut[4]   ; clk        ; clk      ; None                       ; None                       ; 2.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 2.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[26]                             ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[25]                             ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 2.553 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 2.601 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 4.264 ns   ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.232 ns   ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A   ; None         ; 4.164 ns   ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A   ; None         ; 4.101 ns   ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.011 ns   ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A   ; None         ; 3.643 ns   ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A   ; None         ; 3.626 ns   ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.626 ns   ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.626 ns   ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.586 ns   ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.586 ns   ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.561 ns   ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.561 ns   ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.486 ns   ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.484 ns   ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.470 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.470 ns   ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 3.277 ns   ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A   ; None         ; 3.277 ns   ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A   ; None         ; 3.277 ns   ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A   ; None         ; 3.267 ns   ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 3.241 ns   ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 3.231 ns   ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A   ; None         ; 3.226 ns   ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 3.226 ns   ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 3.226 ns   ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A   ; None         ; 3.212 ns   ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A   ; None         ; 3.205 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 3.196 ns   ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A   ; None         ; 3.157 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.157 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.157 ns   ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.157 ns   ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.157 ns   ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.143 ns   ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A   ; None         ; 3.143 ns   ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A   ; None         ; 3.137 ns   ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 3.137 ns   ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A   ; None         ; 3.137 ns   ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.103 ns   ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A   ; None         ; 3.099 ns   ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.082 ns   ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 2.993 ns   ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A   ; None         ; 2.892 ns   ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 17.790 ns  ; unidadeControle:inst25|muxalusrca[0] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.699 ns  ; Registrador:A|Saida[1]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.661 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.628 ns  ; unidadeControle:inst25|muxalusrca[0] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.604 ns  ; unidadeControle:inst25|muxalusrca[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.537 ns  ; Registrador:A|Saida[1]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.513 ns  ; Registrador:A|Saida[1]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.499 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.489 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.475 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.401 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 17.398 ns  ; Registrador:A|Saida[1]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.360 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.359 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.310 ns  ; Registrador:A|Saida[1]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 17.272 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 17.258 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.250 ns  ; Registrador:A|Saida[0]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.246 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.224 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.209 ns  ; Registrador:B|Saida[9]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.197 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.175 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.173 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.128 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.127 ns  ; Registrador:PC|Saida[1]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.111 ns  ; Registrador:PC|Saida[0]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.108 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.097 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.096 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.094 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.088 ns  ; Registrador:A|Saida[0]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.084 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.072 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.064 ns  ; Registrador:A|Saida[0]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.062 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.060 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.058 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.047 ns  ; Registrador:B|Saida[9]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 17.038 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.034 ns  ; Registrador:B|Saida[2]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.024 ns  ; Registrador:B|Saida[0]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 17.023 ns  ; Registrador:B|Saida[9]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.013 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.989 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.970 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.966 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.965 ns  ; Registrador:PC|Saida[1]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.961 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.957 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.949 ns  ; Registrador:A|Saida[0]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.949 ns  ; Registrador:PC|Saida[0]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.946 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.945 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.942 ns  ; unidadeControle:inst25|alucontrol[2] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.941 ns  ; Registrador:PC|Saida[1]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.935 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.932 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.925 ns  ; Registrador:PC|Saida[0]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.923 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.922 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.911 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.908 ns  ; Registrador:B|Saida[9]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.908 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.888 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.878 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.874 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.872 ns  ; Registrador:B|Saida[2]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.871 ns  ; Registrador:B|Saida[6]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.869 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.862 ns  ; Registrador:B|Saida[0]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.861 ns  ; Registrador:A|Saida[0]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.859 ns  ; unidadeControle:inst25|muxalusrca[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.857 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.848 ns  ; Registrador:B|Saida[2]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.840 ns  ; Registrador:B|Saida[7]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.838 ns  ; Registrador:B|Saida[0]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.835 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.827 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.826 ns  ; Registrador:PC|Saida[1]              ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.820 ns  ; Registrador:B|Saida[9]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.813 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[19] ; clk        ;
; N/A                                     ; None                                                ; 16.812 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.810 ns  ; Registrador:PC|Saida[0]              ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.807 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.799 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.796 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.795 ns  ; Registrador:B|Saida[3]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.793 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.786 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.781 ns  ; Registrador:A|Saida[10]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.775 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.768 ns  ; Registrador:A|Saida[1]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.755 ns  ; Registrador:B|Saida[4]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.739 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.738 ns  ; Registrador:PC|Saida[1]              ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.733 ns  ; Registrador:B|Saida[2]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.730 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.726 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.723 ns  ; Registrador:B|Saida[0]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.722 ns  ; Registrador:A|Saida[1]               ; pcWriteSource[19] ; clk        ;
; N/A                                     ; None                                                ; 16.722 ns  ; Registrador:PC|Saida[0]              ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.721 ns  ; Registrador:A|Saida[1]               ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.719 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.716 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.709 ns  ; Registrador:B|Saida[6]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.708 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.705 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.702 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.692 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.688 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.685 ns  ; Registrador:B|Saida[6]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.684 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[19] ; clk        ;
; N/A                                     ; None                                                ; 16.683 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.678 ns  ; Registrador:B|Saida[7]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.660 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.658 ns  ; Registrador:A|Saida[3]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.654 ns  ; Registrador:B|Saida[7]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.646 ns  ; Registrador:B|Saida[1]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.645 ns  ; Registrador:B|Saida[2]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.641 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.635 ns  ; Registrador:B|Saida[0]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.633 ns  ; Registrador:B|Saida[3]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.619 ns  ; Registrador:A|Saida[10]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.610 ns  ; Registrador:PC|Saida[3]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.609 ns  ; Registrador:B|Saida[3]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.603 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.595 ns  ; Registrador:A|Saida[10]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.593 ns  ; Registrador:B|Saida[4]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.589 ns  ; Registrador:A|Saida[15]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.587 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.577 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.575 ns  ; Registrador:A|Saida[5]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.572 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.570 ns  ; Registrador:B|Saida[6]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.569 ns  ; Registrador:B|Saida[4]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.558 ns  ; unidadeControle:inst25|muxalusrca[0] ; aluresult[29]     ; clk        ;
; N/A                                     ; None                                                ; 16.539 ns  ; Registrador:B|Saida[7]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.526 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.521 ns  ; Registrador:A|Saida[7]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.514 ns  ; Registrador:B|Saida[5]               ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.512 ns  ; Registrador:A|Saida[1]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.502 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.499 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.496 ns  ; Registrador:A|Saida[3]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.494 ns  ; Registrador:B|Saida[3]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.489 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.484 ns  ; Registrador:B|Saida[1]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.483 ns  ; Registrador:PC|Saida[7]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.482 ns  ; Registrador:B|Saida[6]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.480 ns  ; Registrador:A|Saida[10]              ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.479 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.474 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.472 ns  ; Registrador:A|Saida[3]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.467 ns  ; Registrador:A|Saida[1]               ; aluresult[29]     ; clk        ;
; N/A                                     ; None                                                ; 16.460 ns  ; Registrador:B|Saida[1]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.455 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.455 ns  ; unidadeControle:inst25|muxalusrca[0] ; aluresult[23]     ; clk        ;
; N/A                                     ; None                                                ; 16.454 ns  ; Registrador:B|Saida[4]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.451 ns  ; Registrador:B|Saida[7]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.448 ns  ; Registrador:PC|Saida[3]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.443 ns  ; unidadeControle:inst25|muxalusrca[0] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.429 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[29]     ; clk        ;
; N/A                                     ; None                                                ; 16.428 ns  ; unidadeControle:inst25|muxalusrcb[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.427 ns  ; Registrador:A|Saida[15]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.424 ns  ; Registrador:PC|Saida[3]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.421 ns  ; unidadeControle:inst25|muxalusrca[0] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.418 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.413 ns  ; Registrador:A|Saida[5]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.406 ns  ; Registrador:B|Saida[3]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.403 ns  ; Registrador:A|Saida[15]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.392 ns  ; Registrador:A|Saida[10]              ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.389 ns  ; Registrador:PC|Saida[4]              ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.389 ns  ; Registrador:A|Saida[5]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.387 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.382 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[19] ; clk        ;
; N/A                                     ; None                                                ; 16.381 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.366 ns  ; Registrador:B|Saida[4]               ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 16.364 ns  ; Registrador:A|Saida[1]               ; aluresult[23]     ; clk        ;
; N/A                                     ; None                                                ; 16.359 ns  ; Registrador:A|Saida[7]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.357 ns  ; Registrador:A|Saida[3]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.352 ns  ; Registrador:A|Saida[1]               ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.352 ns  ; Registrador:B|Saida[5]               ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.345 ns  ; Registrador:B|Saida[1]               ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.340 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.338 ns  ; Instr_Reg:inst4|Instr15_0[8]         ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.335 ns  ; Registrador:A|Saida[7]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.330 ns  ; unidadeControle:inst25|muxalusrca[0] ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 16.330 ns  ; Registrador:A|Saida[1]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.328 ns  ; Registrador:B|Saida[5]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.327 ns  ; Registrador:A|Saida[1]               ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.327 ns  ; unidadeControle:inst25|alucontrol[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.326 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[23]     ; clk        ;
; N/A                                     ; None                                                ; 16.321 ns  ; Registrador:PC|Saida[7]              ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.319 ns  ; Registrador:A|Saida[0]               ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.315 ns  ; unidadeControle:inst25|alucontrol[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.314 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.309 ns  ; Registrador:PC|Saida[3]              ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.308 ns  ; Registrador:PC|Saida[11]             ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 16.299 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; pcWriteSource[25] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.398 ns        ; clk   ; debug   ;
; N/A   ; None              ; 7.113 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.653 ns ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A           ; None        ; -2.754 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A           ; None        ; -2.804 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -2.843 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A           ; None        ; -2.860 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -2.864 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -2.898 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -2.898 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.898 ns ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A           ; None        ; -2.904 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A           ; None        ; -2.904 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A           ; None        ; -2.918 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -2.918 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -2.918 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -2.918 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A           ; None        ; -2.918 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A           ; None        ; -2.957 ns ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A           ; None        ; -2.966 ns ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A           ; None        ; -2.973 ns ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A           ; None        ; -2.987 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.987 ns ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -2.987 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.992 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A           ; None        ; -3.002 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A           ; None        ; -3.028 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -3.038 ns ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A           ; None        ; -3.038 ns ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A           ; None        ; -3.038 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A           ; None        ; -3.231 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.231 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -3.245 ns ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -3.247 ns ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.322 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.322 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.347 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.347 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.387 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.387 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.387 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.404 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A           ; None        ; -3.772 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A           ; None        ; -3.862 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A           ; None        ; -3.925 ns ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A           ; None        ; -3.993 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.025 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 11:49:06 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 14 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
Info: Clock "clk" has Internal fmax of 71.65 MHz between source register "regDST:inst15|regDSTOut[0]" and destination register "Banco_reg:inst6|Reg2[28]" (period= 13.956 ns)
    Info: + Longest register to register delay is 3.349 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X28_Y27_N10; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: 2: + IC(0.942 ns) + CELL(0.272 ns) = 1.214 ns; Loc. = LCCOMB_X32_Y28_N12; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~24'
        Info: 3: + IC(1.389 ns) + CELL(0.746 ns) = 3.349 ns; Loc. = LCFF_X30_Y30_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg2[28]'
        Info: Total cell delay = 1.018 ns ( 30.40 % )
        Info: Total interconnect delay = 2.331 ns ( 69.60 % )
    Info: - Smallest clock skew is -3.539 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.943 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1486; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.118 ns) + CELL(0.618 ns) = 2.943 ns; Loc. = LCFF_X30_Y30_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg2[28]'
            Info: Total cell delay = 1.482 ns ( 50.36 % )
            Info: Total interconnect delay = 1.461 ns ( 49.64 % )
        Info: - Longest clock path from clock "clk" to source register is 6.482 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
            Info: 2: + IC(1.202 ns) + CELL(0.712 ns) = 2.778 ns; Loc. = LCFF_X17_Y23_N17; Fanout = 40; REG Node = 'unidadeControle:inst25|muxxxchgctrl'
            Info: 3: + IC(0.338 ns) + CELL(0.228 ns) = 3.344 ns; Loc. = LCCOMB_X16_Y23_N18; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.527 ns) + CELL(0.000 ns) = 4.871 ns; Loc. = CLKCTRL_G2; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.386 ns) + CELL(0.225 ns) = 6.482 ns; Loc. = LCCOMB_X28_Y27_N10; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 2.029 ns ( 31.30 % )
            Info: Total interconnect delay = 4.453 ns ( 68.70 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[3]" and destination pin or register "loadSize:inst29|lsOut[3]" for clock "clk" (Hold time is 4.244 ns)
    Info: + Largest clock skew is 4.579 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.521 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
            Info: 2: + IC(1.202 ns) + CELL(0.712 ns) = 2.778 ns; Loc. = LCFF_X17_Y23_N19; Fanout = 27; REG Node = 'unidadeControle:inst25|lscontrol[1]'
            Info: 3: + IC(0.856 ns) + CELL(0.225 ns) = 3.859 ns; Loc. = LCCOMB_X30_Y23_N20; Fanout = 1; COMB Node = 'loadSize:inst29|lsOut[31]~1'
            Info: 4: + IC(2.254 ns) + CELL(0.000 ns) = 6.113 ns; Loc. = CLKCTRL_G9; Fanout = 32; COMB Node = 'loadSize:inst29|lsOut[31]~1clkctrl'
            Info: 5: + IC(1.355 ns) + CELL(0.053 ns) = 7.521 ns; Loc. = LCCOMB_X24_Y22_N16; Fanout = 1; REG Node = 'loadSize:inst29|lsOut[3]'
            Info: Total cell delay = 1.854 ns ( 24.65 % )
            Info: Total interconnect delay = 5.667 ns ( 75.35 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.942 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1486; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.117 ns) + CELL(0.618 ns) = 2.942 ns; Loc. = LCFF_X24_Y22_N17; Fanout = 2; REG Node = 'Registrador:MDR|Saida[3]'
            Info: Total cell delay = 1.482 ns ( 50.37 % )
            Info: Total interconnect delay = 1.460 ns ( 49.63 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.241 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y22_N17; Fanout = 2; REG Node = 'Registrador:MDR|Saida[3]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X24_Y22_N16; Fanout = 1; REG Node = 'loadSize:inst29|lsOut[3]'
        Info: Total cell delay = 0.241 ns ( 100.00 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst25|functOut[0]" (data pin = "reset", clock pin = "clk") is 4.264 ns
    Info: + Longest pin to register delay is 7.110 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 81; PIN Node = 'reset'
        Info: 2: + IC(4.799 ns) + CELL(0.378 ns) = 6.041 ns; Loc. = LCCOMB_X21_Y21_N20; Fanout = 6; COMB Node = 'unidadeControle:inst25|functOut[5]~0'
        Info: 3: + IC(0.568 ns) + CELL(0.346 ns) = 6.955 ns; Loc. = LCCOMB_X23_Y21_N4; Fanout = 1; COMB Node = 'unidadeControle:inst25|functOut[0]~6'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 7.110 ns; Loc. = LCFF_X23_Y21_N5; Fanout = 9; REG Node = 'unidadeControle:inst25|functOut[0]'
        Info: Total cell delay = 1.743 ns ( 24.51 % )
        Info: Total interconnect delay = 5.367 ns ( 75.49 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.936 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1486; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.111 ns) + CELL(0.618 ns) = 2.936 ns; Loc. = LCFF_X23_Y21_N5; Fanout = 9; REG Node = 'unidadeControle:inst25|functOut[0]'
        Info: Total cell delay = 1.482 ns ( 50.48 % )
        Info: Total interconnect delay = 1.454 ns ( 49.52 % )
Info: tco from clock "clk" to destination pin "IORDout[23]" through register "unidadeControle:inst25|muxalusrca[0]" is 17.790 ns
    Info: + Longest clock path from clock "clk" to source register is 2.950 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1486; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.125 ns) + CELL(0.618 ns) = 2.950 ns; Loc. = LCFF_X27_Y23_N9; Fanout = 47; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
        Info: Total cell delay = 1.482 ns ( 50.24 % )
        Info: Total interconnect delay = 1.468 ns ( 49.76 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 14.746 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y23_N9; Fanout = 47; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
        Info: 2: + IC(1.018 ns) + CELL(0.154 ns) = 1.172 ns; Loc. = LCCOMB_X36_Y22_N22; Fanout = 4; COMB Node = 'aluSrcA:inst|Mux1~0'
        Info: 3: + IC(1.060 ns) + CELL(0.228 ns) = 2.460 ns; Loc. = LCCOMB_X28_Y20_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[1]~2'
        Info: 4: + IC(0.308 ns) + CELL(0.053 ns) = 2.821 ns; Loc. = LCCOMB_X29_Y20_N16; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[3]~35'
        Info: 5: + IC(0.244 ns) + CELL(0.053 ns) = 3.118 ns; Loc. = LCCOMB_X29_Y20_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[5]~3'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 3.383 ns; Loc. = LCCOMB_X29_Y20_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 7: + IC(0.212 ns) + CELL(0.053 ns) = 3.648 ns; Loc. = LCCOMB_X29_Y20_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 8: + IC(0.215 ns) + CELL(0.053 ns) = 3.916 ns; Loc. = LCCOMB_X29_Y20_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 9: + IC(0.251 ns) + CELL(0.053 ns) = 4.220 ns; Loc. = LCCOMB_X29_Y20_N20; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[13]~7'
        Info: 10: + IC(0.196 ns) + CELL(0.053 ns) = 4.469 ns; Loc. = LCCOMB_X29_Y20_N24; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~8'
        Info: 11: + IC(1.057 ns) + CELL(0.053 ns) = 5.579 ns; Loc. = LCCOMB_X36_Y23_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~9'
        Info: 12: + IC(0.215 ns) + CELL(0.053 ns) = 5.847 ns; Loc. = LCCOMB_X36_Y23_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~10'
        Info: 13: + IC(0.222 ns) + CELL(0.053 ns) = 6.122 ns; Loc. = LCCOMB_X36_Y23_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~11'
        Info: 14: + IC(0.815 ns) + CELL(0.154 ns) = 7.091 ns; Loc. = LCCOMB_X40_Y22_N12; Fanout = 4; COMB Node = 'Ula32:inst3|Mux8~1'
        Info: 15: + IC(1.572 ns) + CELL(0.228 ns) = 8.891 ns; Loc. = LCCOMB_X32_Y22_N2; Fanout = 1; COMB Node = 'iord:inst5|Mux24~0'
        Info: 16: + IC(3.853 ns) + CELL(2.002 ns) = 14.746 ns; Loc. = PIN_AM7; Fanout = 0; PIN Node = 'IORDout[23]'
        Info: Total cell delay = 3.296 ns ( 22.35 % )
        Info: Total interconnect delay = 11.450 ns ( 77.65 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 7.398 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
    Info: 2: + IC(4.370 ns) + CELL(2.164 ns) = 7.398 ns; Loc. = PIN_L31; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.028 ns ( 40.93 % )
    Info: Total interconnect delay = 4.370 ns ( 59.07 % )
Info: th for register "unidadeControle:inst25|iordmux[0]" (data pin = "reset", clock pin = "clk") is -2.653 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.949 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 12; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1486; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.124 ns) + CELL(0.618 ns) = 2.949 ns; Loc. = LCFF_X17_Y23_N5; Fanout = 33; REG Node = 'unidadeControle:inst25|iordmux[0]'
        Info: Total cell delay = 1.482 ns ( 50.25 % )
        Info: Total interconnect delay = 1.467 ns ( 49.75 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.751 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 81; PIN Node = 'reset'
        Info: 2: + IC(4.490 ns) + CELL(0.397 ns) = 5.751 ns; Loc. = LCFF_X17_Y23_N5; Fanout = 33; REG Node = 'unidadeControle:inst25|iordmux[0]'
        Info: Total cell delay = 1.261 ns ( 21.93 % )
        Info: Total interconnect delay = 4.490 ns ( 78.07 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 105 warnings
    Info: Peak virtual memory: 4408 megabytes
    Info: Processing ended: Fri Oct 18 11:49:07 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


