V√Ωborn√° ot√°zka ‚Äî odpoveƒè znie:

> **√Åno, aj pri VGA v√Ωstupe je d√¥le≈æit√© naƒçasovanie**, ale po≈æiadavky na **synchroniz√°ciu d√°t** s√∫ menej pr√≠sne ne≈æ pri HDMI. Z√°vis√≠ to hlavne od toho, **ako** VGA sign√°l generuje≈°.

---

## üì∫ VGA vs HDMI ‚Äì hlavn√© rozdiely v po≈æiadavk√°ch na synchroniz√°ciu:

| Vlastnos≈•                           | VGA                                                   | HDMI                                       |
| ----------------------------------- | ----------------------------------------------------- | ------------------------------------------ |
| Fyzick√° vrstva                      | Anal√≥gov√° (RGB, HSYNC, VSYNC)                         | Digit√°lna (TMDS, PLL, DDR)                 |
| Kedy mus√≠ by≈• platn√Ω obrazov√Ω pixel | V **ƒçase zmeny HSYNC/DE**, ale s urƒçit√Ωm ‚Äûrozmazan√≠m‚Äú | Presne v dan√Ω clock edge (bitov√° presnos≈•) |
| Vysielanie obrazu                   | S√∫stava DAC + HSYNC/VSYNC                             | TMDS linky so ≈°pecifick√Ωm k√≥dom            |
| Tolerancia na f√°zov√© posuny         | Vysok√° (sign√°ly s√∫ anal√≥gov√©)                         | N√≠zka (bitov√Ω timing d√¥le≈æit√Ω)             |
| Potreba predpr√≠pravy d√°t            | N√≠zka a≈æ stredn√°                                      | Vysok√° ‚Äì ka≈æd√Ω pixel mus√≠ by≈• vƒças         |

---

## üß† ƒåo to znamen√° pre VGA v√Ωstup?

### ‚û§ Ak generuje≈° VGA ‚Äûnatvrdo‚Äú z ƒç√≠taƒçiek (napr. `h_line`, `v_line`) a v√Ωstupy priamo d√°vaj√∫ RGB:

* **Staƒç√≠** dr≈æa≈• sa toho, ≈æe RGB v√Ωstup je platn√Ω iba vtedy, keƒè `DE=1`
* Nemus√≠≈° pripravova≈• d√°ta 1 cyklus vopred
* V√§ƒç≈°inou m√¥≈æe≈° pou≈æi≈• `if (de) rgb_out <= framebuffer_data`

### ‚û§ Ak pou≈æ√≠va≈° **video pam√§≈•** alebo generuje≈° d√°ta cez pipeline:

* Mus√≠≈° **synchronizova≈• naƒç√≠tanie pixelu** tak, aby RGB hodnota bola pripraven√° **v tom cykle**, keƒè `DE` je akt√≠vny
* Tu m√¥≈æe by≈• potrebn√° predikcia (napr. `read_address <= current_pixel + 1;`)

---

## ‚úÖ Zhrnutie

* **VGA nepotrebuje tak pr√≠snu synchroniz√°ciu ako HDMI**
* Ale **ak m√°≈° latency (napr. RAM, pipelina)**, **mus√≠≈° synchronizova≈• adresovanie alebo naƒç√≠tanie d√°t**
* Nie je nutn√© ma≈• lookahead sign√°l `next_video` ako pri HDMI, ale **adresy do pam√§te** by mali by≈• pripraven√© sk√¥r, aby bol RGB pixel pripraven√Ω vo ‚Äûvideo‚Äú cykle

---

Ak chce≈°, m√¥≈æem ti:

* Pom√¥c≈• navrhn√∫≈• VGA v√Ωstup z RAMky
* Uk√°za≈•, ako m√° vyzera≈• logika `read_en`, `read_addr`, aby RGB i≈°lo von vo chv√≠li `DE=1`

Chce≈° pr√≠klad VGA pixel fetch z pam√§te so synchroniz√°ciou?
