Fitter report for clk_card
Thu Feb 02 11:30:33 2006
Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Thu Feb 02 11:30:33 2006         ;
; Quartus II Version       ; 5.1 Build 213 01/19/2006 SP 1 SJ Full Version ;
; Revision Name            ; clk_card                                      ;
; Top-level Entity Name    ; clk_card                                      ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 9,607 / 32,470 ( 30 % )                       ;
; Total pins               ; 112 / 598 ( 19 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 1,660,928 / 3,317,184 ( 50 % )                ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                                ;
; Total PLLs               ; 1 / 6 ( 17 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                        ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                               ; Setting                        ; Default Value                  ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                               ; EP1S30F780C5                   ;                                ;
; Perform Physical Synthesis for Combinational Logic   ; On                             ; Off                            ;
; Perform Register Duplication                         ; On                             ; Off                            ;
; Perform Register Retiming                            ; On                             ; Off                            ;
; Fitter Effort                                        ; Standard Fit                   ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Extra                          ; Normal                         ;
; SignalProbe signals routed during normal compilation ; Off                            ; Off                            ;
; Use smart compilation                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                     ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                          ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                             ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                 ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                          ; Off                            ; Off                            ;
; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX          ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+
; Node                                                                                                                                                                                                                                       ; Action           ; Operation          ; Reason              ; Node Port ; Destination Node ; Destination Port ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|Equal~94                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~225                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~326                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~327                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~327_DUP_COMB_579                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~340                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~346                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[1]~336                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[2]~338                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[4]~347                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[8]~348                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_buf_write~34                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~18                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~19                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~46                                                                                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~47                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~49                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[1]~2471                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[2]~2473                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[3]~2475                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[4]~2517                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[5]~2519                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[6]~2527                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[7]~2523                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[8]~2525                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[9]~2521                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[11]~2529                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[12]~2477                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[13]~2513                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[14]~2507                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[15]~2515                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[16]~2509                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[17]~2511                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[18]~2499                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[19]~2503                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[20]~2497                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[21]~2501                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[22]~2491                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[23]~2505                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[24]~2493                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[25]~2495                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[26]~2485                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[27]~2489                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[28]~2483                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[29]~2487                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[30]~2479                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[31]~2481                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[32]~2180                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11702                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11702_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11708_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11813                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11813_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12139_BDD74                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12139_BDD74_DUP_COMB                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11866                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11866_DUP_COMB_DUP_COMB                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11868                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11868_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11869                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11869_DUP_COMB_DUP_COMB                                                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11871                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11871_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12157_BDD92                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12157_BDD92_DUP_COMB                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~11929                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~11929_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~12001                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~12001_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~12007                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~12008                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12012                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12012_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                        ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12013                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12013_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12181_BDD116                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12181_BDD116_DUP_COMB                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~11679                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~11679_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~11682                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~11683                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11725                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11725_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11728                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11728_DUP_COMB                                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12121_BDD56                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12121_BDD56_DUP_COMB                                                                                                                             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11799                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11799_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11805                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11807                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11841                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11841_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12145_BDD80                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12145_BDD80_DUP_COMB_DUP_COMB                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~11955                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~11956                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11980                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11980_DUP_COMB_DUP_COMB                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11982                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11982_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12175_BDD110                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12175_BDD110_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12052                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12052_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12055                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12055_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12199_BDD134                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12199_BDD134_DUP_COMB                                                                                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11710                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11710_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11715                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11715_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12115_BDD50                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12115_BDD50_DUP_COMB_DUP_COMB                                                                                                                   ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11771                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11771_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11773                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11773_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11777                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11779                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~11826                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~11826_DUP_COMB_DUP_COMB                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12215_BDD150                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12215_BDD150_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~11914                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~11914_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11937                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11937_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11939                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11939_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11940                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11940_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~11999                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~12000                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12026                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12026_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12027                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12027_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~11690                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~11691                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11750                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11750_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12127_BDD62                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12127_BDD62_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11782                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11782_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11784                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11784_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11785                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11785_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11852                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11852_DUP_COMB_DUP_COMB                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11855                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11855_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12151_BDD86                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12151_BDD86_DUP_COMB                                                                                                                            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11883                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11883_DUP_COMB_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11885                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11885_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11886                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11886_DUP_COMB_DUP_COMB                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11887                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11892                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12219_BDD154                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12219_BDD154_DUP_COMB                                                                                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~11963                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~11964                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11966                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11966_DUP_COMB_DUP_COMB_DUP_COMB                                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12038                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12038_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12040                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12040_DUP_COMB_DUP_COMB                                                                                                                         ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12041                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12041_DUP_COMB                                                                                                                                  ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|Equal~94                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~339                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~345                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~335                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~337                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~346                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~347                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|data_buf_write~34                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|datapath_ps~18                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|datapath_ps~19                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|datapath_ps~46                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|datapath_ps~48                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|datapath_ps~50                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327_DUP_COMB_582                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~340                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~336                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~338                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~578                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~348                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~47                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~49                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[5]~2383                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[6]~2385                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[29]~2381                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~339                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~345                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~335                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~337                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~576                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|datapath_ps~48                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|datapath_ps~50                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~339                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~345                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~335                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~337                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|datapath_ps~48                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|datapath_ps~50                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|Equal~94                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327_DUP_COMB_579                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~340                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~346                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~336                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~338                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~347                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~348                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|data_buf_write~34                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~18                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~19                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~46                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~47                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~49                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[29]~2377                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~327_DUP_COMB_582                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~340                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~336                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~338                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~578                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~348                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~47                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~49                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[4]~2401                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[5]~2403                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[6]~2405                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[7]~2409                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[8]~2411                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[16]~2413                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[17]~2397                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[18]~2399                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[25]~2395                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[30]~2407                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~337                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~340                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~352                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~333                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~335                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~348                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~47                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~49                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[1]~2401                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[2]~2403                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[3]~2407                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[4]~2411                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[6]~2413                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[7]~2419                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[8]~2421                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[19]~2405                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[22]~2415                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[23]~2417                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[24]~2423                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[28]~2409                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2425                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~339                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~345                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~335                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~337                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|datapath_ps~48                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|datapath_ps~50                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~76     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~339                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~345                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[1]~335                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[2]~337                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[4]~346                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[8]~347                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|datapath_ps~18                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|datapath_ps~19                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|datapath_ps~46                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|datapath_ps~48                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|datapath_ps~50                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~58     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~59     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~60     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~69     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[1]~67     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[2]~65     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[3]~63     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[4]~61     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[4]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[0]~1351                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[1]~1348                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[2]~1345                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[3]~1342                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[4]~1339                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[5]~1336                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[6]~1333                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_0[7]~1330                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[0]~101                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[1]~98                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[2]~95                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[3]~92                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[4]~89                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[5]~86                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[6]~83                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[7]~77                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_1[7]~80                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[0]~100                                                                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[1]~97                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[2]~94                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[3]~91                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[4]~88                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[5]~85                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[6]~82                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_2[7]~79                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[0]~95                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[1]~92                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[2]~89                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[3]~86                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[4]~83                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[5]~80                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[6]~77                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|wordN_3[7]~74                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|Equal~509                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|Equal~510                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[0]~684                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[0]~685                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[1]~687                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[2]~689                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[3]~691                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[4]~693                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[5]~695                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[6]~697                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[7]~699                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[8]~701                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[9]~703                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[10]~705                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[11]~707                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[12]~709                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[13]~711                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[14]~713                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[15]~715                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[16]~717                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[17]~719                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[18]~721                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[19]~723                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[20]~725                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[21]~727                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[22]~729                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[23]~731                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[24]~733                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[25]~735                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[26]~737                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[27]~739                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[28]~741                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[29]~743                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[30]~745                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|clk_count[31]~747                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low~19                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low~20                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.sync_low~21                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[0]~1556                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[0]~1557                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[1]~1548                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[2]~1558                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[3]~1570                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[4]~1550                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[5]~1564                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[6]~1576                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[7]~1572                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[8]~1552                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[9]~1554                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[10]~1560                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[11]~1562                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[12]~1566                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[13]~1574                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[14]~1578                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_count[15]~1568                                                                                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|Equal~94                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~225                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_buf_write~34                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter|add~152                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter|count[0]                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Equal~249                                                                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|add~197                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|add~753                                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr|add~118                                                                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr|count[0]                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter|add~127                                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter|count[0]                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|add~820                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_seq_num_reg[0]                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|cs10a[0]~362                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|dffe9a[8]                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|add~1240                                                                                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11695                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11696                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~11697                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~12200_BDD135                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~12201_BDD136                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~12202_BDD137                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~12203_BDD138                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11811                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11814                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11817                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11818                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11819                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11820                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11821                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~11822                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12077_BDD12                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12078_BDD13                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12079_BDD14                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12134_BDD69                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12135_BDD70                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12136_BDD71                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12137_BDD72                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12138_BDD73                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~12139_BDD74                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11867                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11870                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11873                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11874                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11875                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11876                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11877                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~11878                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12086_BDD21                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12087_BDD22                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12088_BDD23                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12152_BDD87                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12153_BDD88                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12154_BDD89                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12155_BDD90                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12156_BDD91                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~12157_BDD92                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~11922                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~11923                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~11924                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~12224_BDD159                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~12225_BDD160                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~12226_BDD161                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~12227_BDD162                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12011                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12014                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12017                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12018                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12019                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12020                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12021                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12022                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12098_BDD33                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12099_BDD34                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12100_BDD35                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12176_BDD111                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12177_BDD112                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12178_BDD113                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12179_BDD114                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12180_BDD115                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~12181_BDD116                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11726                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11729                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11732                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11733                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11734                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11735                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11736                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~11737                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12068_BDD3                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12069_BDD4                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12070_BDD5                                                                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12116_BDD51                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12117_BDD52                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12118_BDD53                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12119_BDD54                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12120_BDD55                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~12121_BDD56                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11795                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11796                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~11797                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~12208_BDD143                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~12209_BDD144                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~12210_BDD145                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~12211_BDD146                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11839                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11842                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11845                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11846                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11847                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11848                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11849                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~11850                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12080_BDD15                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12081_BDD16                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12082_BDD17                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12140_BDD75                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12141_BDD76                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12142_BDD77                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12143_BDD78                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12144_BDD79                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~12145_BDD80                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~11893                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~11894                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~11895                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~12220_BDD155                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~12221_BDD156                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~12222_BDD157                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~12223_BDD158                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11981                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11984                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11987                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11988                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11989                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11990                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11991                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~11992                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12095_BDD30                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12096_BDD31                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12097_BDD32                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12170_BDD105                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12171_BDD106                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12172_BDD107                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12173_BDD108                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12174_BDD109                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~12175_BDD110                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12053                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12056                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12059                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12060                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12061                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12062                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12063                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12064                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12107_BDD42                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12108_BDD43                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12109_BDD44                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12194_BDD129                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12195_BDD130                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12196_BDD131                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12197_BDD132                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12198_BDD133                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~12199_BDD134                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11711                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11714                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11717                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11718                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11719                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11720                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11721                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~11723                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12065_BDD0                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12066_BDD1                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12067_BDD2                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12110_BDD45                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12111_BDD46                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12112_BDD47                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12113_BDD48                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12114_BDD49                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~12115_BDD50                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11767                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11768                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~11769                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~12204_BDD139                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~12205_BDD140                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~12206_BDD141                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~12207_BDD142                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~11823                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~11824                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~11825                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12212_BDD147                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12213_BDD148                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12214_BDD149                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~12215_BDD150                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11938                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11941                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11944                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11945                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11946                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11947                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11948                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~11949                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12089_BDD24                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12090_BDD25                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12091_BDD26                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12158_BDD93                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12159_BDD94                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12160_BDD95                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12161_BDD96                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12162_BDD97                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~12163_BDD98                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12025                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12028                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12031                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12032                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12033                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12034                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12035                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12036                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12101_BDD36                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12102_BDD37                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12103_BDD38                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12182_BDD117                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12183_BDD118                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12184_BDD119                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12185_BDD120                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12186_BDD121                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~12187_BDD122                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11748                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11751                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11754                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11755                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11756                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11757                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11758                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~11759                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12071_BDD6                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12072_BDD7                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12073_BDD8                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12122_BDD57                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12123_BDD58                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12124_BDD59                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12125_BDD60                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12126_BDD61                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~12127_BDD62                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11783                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11786                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11789                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11790                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11791                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11792                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11793                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~11794                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12074_BDD9                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12075_BDD10                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12076_BDD11                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12128_BDD63                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12129_BDD64                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12130_BDD65                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12131_BDD66                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12132_BDD67                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~12133_BDD68                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11853                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11856                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11859                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11860                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11861                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11862                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11863                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~11864                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12083_BDD18                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12084_BDD19                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12085_BDD20                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12146_BDD81                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12147_BDD82                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12148_BDD83                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12149_BDD84                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12150_BDD85                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~12151_BDD86                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11879                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11880                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~11881                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12216_BDD151                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12217_BDD152                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12218_BDD153                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~12219_BDD154                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11967                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11970                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11973                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11974                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11975                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11976                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11977                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~11978                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12092_BDD27                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12093_BDD28                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12094_BDD29                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12164_BDD99                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12165_BDD100                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12166_BDD101                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12167_BDD102                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12168_BDD103                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~12169_BDD104                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12039                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12042                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12045                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12046                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12047                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12048                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12049                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12050                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12104_BDD39                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12105_BDD40                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12106_BDD41                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12188_BDD123                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12189_BDD124                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12190_BDD125                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12191_BDD126                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12192_BDD127                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~12193_BDD128                                                                                                                                    ; Created          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|Equal~94                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|data_buf_write~34                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|Equal~94                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|data_buf_write~34                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_temp                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|Equal~94                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~225                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|data_buf_write~34                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~3      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~4      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~5      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~6      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~84                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|size_o[0]~4205                                                                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|size_o[15]~4219                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|add~447                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|add~76                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]                                                                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[41]                                                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal~84                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ka:auto_generated|modulus_trigger                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|Equal~505                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|add~1700                                                                                                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
; sync_gen:sync_gen0|sync_gen_core:sgc|sync_num[0]                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                  ;                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth_rev_A_AA/clk_card.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth_rev_A_AA/clk_card.pin.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Total logic elements                        ; 9,607 / 32,470 ( 30 % )                                                      ;
;     -- Combinational with no register       ; 4556                                                                         ;
;     -- Register only                        ; 1280                                                                         ;
;     -- Combinational with a register        ; 3771                                                                         ;
;                                             ;                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 4080                                                                         ;
;     -- 3 input functions                    ; 2224                                                                         ;
;     -- 2 input functions                    ; 1848                                                                         ;
;     -- 1 input functions                    ; 829                                                                          ;
;     -- 0 input functions                    ; 626                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 8159                                                                         ;
;     -- arithmetic mode                      ; 1448                                                                         ;
;     -- qfbk mode                            ; 521                                                                          ;
;     -- register cascade mode                ; 0                                                                            ;
;     -- synchronous clear/load mode          ; 2330                                                                         ;
;     -- asynchronous clear/load mode         ; 4707                                                                         ;
;                                             ;                                                                              ;
; Total LABs                                  ; 1,167 / 3,247 ( 36 % )                                                       ;
; Logic elements in carry chains              ; 1604                                                                         ;
; User inserted logic elements                ; 0                                                                            ;
; Virtual pins                                ; 0                                                                            ;
; I/O pins                                    ; 112 / 598 ( 19 % )                                                           ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                                               ;
; Global signals                              ; 15                                                                           ;
; M512s                                       ; 14 / 295 ( 5 % )                                                             ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                          ;
; M-RAMs                                      ; 2 / 4 ( 50 % )                                                               ;
; Total memory bits                           ; 1,660,928 / 3,317,184 ( 50 % )                                               ;
; Total RAM block bits                        ; 1,975,680 / 3,317,184 ( 60 % )                                               ;
; DSP block 9-bit elements                    ; 8 / 96 ( 8 % )                                                               ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                               ;
; Global clocks                               ; 15 / 16 ( 94 % )                                                             ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                               ;
; Fast regional clocks                        ; 0 / 32 ( 0 % )                                                               ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                               ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                               ;
; Maximum fan-out node                        ; cc_pll:pll0|altpll:altpll_component|_clk0                                    ;
; Maximum fan-out                             ; 4715                                                                         ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena ;
; Highest non-global fan-out                  ; 203                                                                          ;
; Total fan-out                               ; 47016                                                                        ;
; Average fan-out                             ; 4.74                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3          ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4          ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_bnc     ; AF12  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_fibre   ; AG12  ; 7        ; 60           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si        ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_clkr    ; AE10  ; 7        ; 64           ; 0            ; 1           ; 69                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[0] ; AG9   ; 7        ; 66           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[1] ; AF9   ; 7        ; 68           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[2] ; AE9   ; 7        ; 68           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[3] ; AH8   ; 7        ; 68           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[4] ; AH9   ; 7        ; 68           ; 0            ; 5           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[5] ; AD8   ; 7        ; 71           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[6] ; AF8   ; 7        ; 71           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[7] ; AG8   ; 7        ; 71           ; 0            ; 5           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rdy     ; AE14  ; 7        ; 47           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rvs     ; AD10  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_sc_nd   ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_status  ; AH10  ; 7        ; 64           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk14          ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_a  ; W26   ; 1        ; 0            ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_b  ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_a ; U26   ; 1        ; 0            ; 23           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_b ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_a ; W28   ; 1        ; 0            ; 20           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_b ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_a ; T28   ; 1        ; 0            ; 24           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_b ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_a ; AB28  ; 1        ; 0            ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_b ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_a ; AE28  ; 1        ; 0            ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_b ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_a ; AB26  ; 1        ; 0            ; 13           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_b ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_a ; AF28  ; 1        ; 0            ; 9            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_b ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rs232_rx         ; AF17  ; 8        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n            ; AC9   ; 7        ; 62           ; 0            ; 5           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]       ; C28   ; 2        ; 0            ; 49           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]       ; C27   ; 2        ; 0            ; 49           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]       ; H23   ; 2        ; 0            ; 49           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]       ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1         ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx2         ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx3         ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[10]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[11]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[12]     ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[13]     ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[14]     ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[15]     ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[1]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[2]      ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[3]      ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[4]      ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[5]      ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[6]      ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[7]      ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[8]      ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictor_o[9]      ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictorclk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; mictorclk_o      ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; rs232_tx         ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; card_id  ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; smb_data ; AB20  ; 8        ; 9            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 74 ( 22 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 70 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 74 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 74 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 70 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 29 / 74 ( 39 % ) ; 3.3V          ; --           ;
; 8        ; 44 / 71 ( 62 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                      ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 442        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 438        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 439        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA10     ; 343        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 245        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 433        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ; 430        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB4      ; 429        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB8      ; 359        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB9      ; 349        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC6      ; 378        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC7      ; 362        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD13     ; 312        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor_o[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor_o[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor_o[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor_e[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; fibre_rx_clkr             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE13     ; 313        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor_o[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor_o[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor_o[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor_o[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor_e[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor_e[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; dv_pulse_bnc              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF13     ; 315        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; rs232_rx                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor_o[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor_o[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor_o[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor_e[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor_e[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor_e[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; rs232_tx                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictorclk_o               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor_o[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor_o[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor_e[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor_e[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor_e[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor_e[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictorclk_e               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor_o[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor_o[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor_o[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor_e[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor_e[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor_e[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor_e[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor_e[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; C2       ; 554        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; C3       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D2       ; 550        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E1       ; 545        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E2       ; 546        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E11      ; 656        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E20      ; 730        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E28      ; 30         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F1       ; 537        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F2       ; 538        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F3       ; 541        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F4       ; 542        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F5       ; 561        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F6       ; 560        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #altera_reserved_tms      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ; no       ; Off          ;
; F14      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F28      ; 38         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G1       ; 529        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G2       ; 530        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G3       ; 534        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G4       ; 533        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G5       ; 555        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G6       ; 556        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #altera_reserved_tdi      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ; no       ; Off          ;
; G14      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H2       ; 521        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 524        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H4       ; 525        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H5       ; 552        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H6       ; 551        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H7       ; 548        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H8       ; 547        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #altera_reserved_tdo      ; output ; LVTTL        ;         ; --         ; Off         ; N               ; no       ; Off          ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H22      ; 27         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J4       ; 517        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J5       ; 544        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J6       ; 543        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J7       ; 535        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J8       ; 536        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J24      ; 31         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K6       ; 540        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #altera_reserved_tck      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ; no       ; Off          ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L6       ; 523        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L7       ; 528        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L8       ; 527        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L9       ; 519        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L10      ; 518        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #altera_reserved_ntrst    ; input  ; LVTTL        ;         ; --         ; Off         ; N               ; no       ; Off          ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L23      ; 52         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M8       ; 514        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 473        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 461        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ; 460        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T7       ; 469        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 470        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 465        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 464        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 472        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 471        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 453        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U6       ; 452        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 457        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 467        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 463        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 462        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 441        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 440        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 458        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 455        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 454        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 431        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W6       ; 432        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 140        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 450        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 447        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 446        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y10      ; 337        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y11      ; 316        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ; 217        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; Enhanced                                ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; inclk0                                  ;
; Input frequency 0           ; 25.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal PFD frequency       ; 25.0 MHz                                ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 12.5 MHz                                ;
; Freq max lock               ; 33.33 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 24                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; 0 ps                                    ;
; N counter delay             ; 0 ps                                    ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; Charge pump current         ; 50 uA                                   ;
; Loop filter resistance      ; 1.021000 KOhm                           ;
; Loop filter capacitance     ; 10 pF                                   ;
; Freq zero                   ; 0.240 MHz                               ;
; Bandwidth                   ; 550 KHz                                 ;
; Freq pole                   ; 15.844 MHz                              ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; Off                                     ;
; Scan chain MIF file         ; --                                      ;
; Preserve counter order      ; Off                                     ;
; PLL location                ; PLL_5                                   ;
; Inclk0 signal               ; inclk14                                 ;
; Inclk1 signal               ; --                                      ;
+-----------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                                                         ; 9607 (169)  ; 5051         ; 1660928     ; 8            ; 0       ; 0         ; 1         ; 112  ; 0            ; 4556 (169)   ; 1280 (0)          ; 3771 (0)         ; 1604 (0)        ; 521 (146)  ; |clk_card                                                                                                                                                                                                                                                          ;
;    |cc_pll:pll0|                                                                                  ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|cc_pll:pll0                                                                                                                                                                                                                                              ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                                                      ;
;    |cc_reset:cc_reset0|                                                                           ; 15 (15)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 4 (4)            ; 0 (0)           ; 2 (2)      ; |clk_card|cc_reset:cc_reset0                                                                                                                                                                                                                                       ;
;    |dispatch:cmd0|                                                                                ; 1090 (83)   ; 403          ; 66560       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 687 (77)     ; 38 (0)            ; 365 (6)          ; 192 (0)         ; 14 (0)     ; |clk_card|dispatch:cmd0                                                                                                                                                                                                                                            ;
;       |altsyncram:buf|                                                                            ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf                                                                                                                                                                                                                             ;
;          |altsyncram_jar2:auto_generated|                                                         ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf|altsyncram_jar2:auto_generated                                                                                                                                                                                              ;
;       |dispatch_cmd_receive:receiver|                                                             ; 416 (59)    ; 172          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 244 (52)     ; 38 (0)            ; 134 (7)          ; 55 (11)         ; 10 (10)    ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                                                                              ;
;          |binary_counter:word_counter|                                                            ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                                  ;
;          |lvds_rx:cmd_rx|                                                                         ; 143 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                               ;
;             |binary_counter:sample_counter|                                                       ; 18 (18)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                                 ;
;             |dcfifo:data_buffer|                                                                  ; 47 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                            ;
;                |dcfifo_kkg1:auto_generated|                                                       ; 47 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                                                                                                 ;
;                   |alt_sync_fifo_aem:sync_fifo|                                                   ; 47 (31)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (9)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                                     ;
;                      |add_sub_pf8:add_sub2|                                                       ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                                ;
;                      |cntr_808:cntr1|                                                             ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                                                                                      ;
;                      |dpram_lpr:dpram4|                                                           ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                                                                                                    ;
;                         |altsyncram_9lc1:altsyncram14|                                            ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14                                                                       ;
;             |shift_reg:rx_buffer|                                                                 ; 64 (64)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                           ;
;             |shift_reg:rx_sample|                                                                 ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                           ;
;          |parallel_crc:crc_calc|                                                                  ; 174 (174)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                        ;
;          |reg:hdr0|                                                                               ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                     ;
;          |reg:hdr1|                                                                               ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                     ;
;       |dispatch_reply_transmit:transmitter|                                                       ; 446 (163)   ; 135          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 311 (157)    ; 0 (0)             ; 135 (6)          ; 79 (21)         ; 1 (1)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                                                                        ;
;          |binary_counter:word_counter|                                                            ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                            ;
;          |lvds_tx:reply_tx|                                                                       ; 74 (9)      ; 54           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                       ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                   ;
;             |fifo:data_buffer|                                                                    ; 16 (8)      ; 9            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                              ;
;                   |altsyncram_in41:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_in41:auto_generated                                                                                                               ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                             ;
;                   |cntr_43c:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_43c:auto_generated                                                                                                                     ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                            ;
;                   |cntr_43c:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_43c:auto_generated                                                                                                                    ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                   ;
;          |parallel_crc:crc_calc|                                                                  ; 198 (198)   ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                                  ;
;       |dispatch_wishbone:wishbone|                                                                ; 107 (54)    ; 52           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (49)      ; 0 (0)             ; 52 (5)           ; 58 (11)         ; 3 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                                                                                 ;
;          |binary_counter:addr_gen|                                                                ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                         ;
;          |us_timer:wdt|                                                                           ; 42 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                    ;
;       |reg:hdr0|                                                                                  ; 22 (22)     ; 22           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr0                                                                                                                                                                                                                                   ;
;       |reg:hdr1|                                                                                  ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr1                                                                                                                                                                                                                                   ;
;    |fpga_thermo:fpga_thermo0|                                                                     ; 102 (11)    ; 59           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (3)       ; 7 (0)             ; 52 (8)           ; 17 (0)          ; 1 (1)      ; |clk_card|fpga_thermo:fpga_thermo0                                                                                                                                                                                                                                 ;
;       |reg:thermo_data|                                                                           ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|reg:thermo_data                                                                                                                                                                                                                 ;
;       |smb_master:master|                                                                         ; 83 (50)     ; 43           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 7 (0)             ; 36 (10)          ; 17 (0)          ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master                                                                                                                                                                                                               ;
;          |binary_counter:bit_counter|                                                             ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:bit_counter                                                                                                                                                                                    ;
;          |binary_counter:timer_counter|                                                           ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:timer_counter                                                                                                                                                                                  ;
;          |shift_reg:rx_data_reg|                                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_data_reg|                                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:tx_data_reg                                                                                                                                                                                         ;
;    |fw_rev:fw_rev_slave|                                                                          ; 6 (6)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                      ;
;    |id_thermo:id_thermo0|                                                                         ; 185 (42)    ; 114          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (25)      ; 22 (1)            ; 92 (16)          ; 18 (0)          ; 4 (2)      ; |clk_card|id_thermo:id_thermo0                                                                                                                                                                                                                                     ;
;       |counter:byte_counter|                                                                      ; 8 (8)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|counter:byte_counter                                                                                                                                                                                                                ;
;       |one_wire_master:master|                                                                    ; 87 (50)     ; 45           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master                                                                                                                                                                                                              ;
;          |binary_counter:bit_counter|                                                             ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                   ;
;          |binary_counter:timer_counter|                                                           ; 18 (18)     ; 18           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                 ;
;          |shift_reg:rx_data_reg|                                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                        ;
;          |shift_reg:tx_data_reg|                                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                        ;
;       |reg:id_data0|                                                                              ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data0                                                                                                                                                                                                                        ;
;       |reg:id_data1|                                                                              ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data1                                                                                                                                                                                                                        ;
;       |reg:id_data2|                                                                              ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data2                                                                                                                                                                                                                        ;
;       |reg:id_data3|                                                                              ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data3                                                                                                                                                                                                                        ;
;       |reg:thermo_data0|                                                                          ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data0                                                                                                                                                                                                                    ;
;       |reg:thermo_data1|                                                                          ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data1                                                                                                                                                                                                                    ;
;    |issue_reply:issue_reply0|                                                                     ; 6753 (0)    ; 3415         ; 611328      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3338 (0)     ; 864 (0)           ; 2551 (0)         ; 1196 (0)        ; 264 (0)    ; |clk_card|issue_reply:issue_reply0                                                                                                                                                                                                                                 ;
;       |cmd_queue:i_cmd_queue|                                                                     ; 496 (222)   ; 342          ; 8704        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (114)    ; 76 (2)            ; 266 (106)        ; 166 (113)       ; 50 (49)    ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue                                                                                                                                                                                                           ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                                                   ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                      ;
;             |alt3pram:alt3pram_component|                                                         ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                          ;
;                |altdpram:altdpram_component1|                                                     ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                             ;
;                   |altsyncram:ram_block|                                                          ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                        ;
;                      |altsyncram_6mh1:auto_generated|                                             ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_6mh1:auto_generated                                                         ;
;          |counter:bit_ctr|                                                                        ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                           ;
;          |lvds_tx:cmd_tx2|                                                                        ; 73 (10)     ; 54           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (6)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                           ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                       ;
;             |fifo:data_buffer|                                                                    ; 14 (6)      ; 9            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                          ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                  ;
;                   |altsyncram_in41:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_in41:auto_generated                                                                                                                   ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                 ;
;                   |cntr_43c:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_43c:auto_generated                                                                                                                         ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                ;
;                   |cntr_43c:auto_generated|                                                       ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_43c:auto_generated                                                                                                                        ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                       ;
;          |reg:bit_status_reg|                                                                     ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                        ;
;          |reg:card_addr_reg|                                                                      ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                         ;
;          |reg:cmd_type_reg|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_type_reg                                                                                                                                                                                          ;
;          |reg:data_size_reg_t|                                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                       ;
;          |reg:frame_seq_num_reg|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                     ;
;          |reg:issue_sync_reg|                                                                     ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                        ;
;          |reg:par_id_reg|                                                                         ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                            ;
;          |serial_crc:cmd_crc|                                                                     ; 79 (79)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                        ;
;          |shift_reg:sh_reg|                                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                          ;
;       |cmd_translator:i_cmd_translator|                                                           ; 499 (122)   ; 339          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (10)     ; 111 (111)         ; 228 (1)          ; 128 (0)         ; 72 (4)     ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator                                                                                                                                                                                                 ;
;          |cmd_translator_arbiter:i_arbiter|                                                       ; 144 (144)   ; 120          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 120 (120)        ; 16 (16)         ; 49 (49)    ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter                                                                                                                                                                ;
;          |cmd_translator_ret_dat_fsm:i_return_data_cmd|                                           ; 233 (233)   ; 107          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 107 (107)        ; 112 (112)       ; 17 (17)    ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd                                                                                                                                                    ;
;          |cmd_translator_simple_cmd_fsm:i_simple_cmds|                                            ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_simple_cmd_fsm:i_simple_cmds                                                                                                                                                     ;
;       |fibre_rx:i_fibre_rx|                                                                       ; 505 (0)     ; 416          ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (0)       ; 244 (0)           ; 172 (0)          ; 75 (0)          ; 31 (0)     ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx                                                                                                                                                                                                             ;
;          |fibre_rx_control:I1|                                                                    ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                                                         ;
;          |fibre_rx_fifo:I0|                                                                       ; 139 (0)     ; 128          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                                                            ;
;             |sync_fifo_rx:SFIFO|                                                                  ; 139 (0)     ; 128          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                                                         ;
;                |dcfifo:dcfifo_component|                                                          ; 139 (0)     ; 128          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                 ;
;                   |dcfifo_cc51:auto_generated|                                                    ; 139 (8)     ; 128          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (8)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated                                                                                                                      ;
;                      |a_fefifo_c3d:read_state|                                                    ; 12 (12)     ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_fefifo_c3d:read_state                                                                                              ;
;                      |a_fefifo_h3d:write_state|                                                   ; 3 (3)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_fefifo_h3d:write_state                                                                                             ;
;                      |a_gray2bin_m5b:gray2bin_rs_nbwp|                                            ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                      ;
;                      |a_gray2bin_m5b:gray2bin_ws_nbrp|                                            ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                      ;
;                      |a_graycounter_v16:rdptr_g|                                                  ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:rdptr_g                                                                                            ;
;                      |a_graycounter_v16:wrptr_g|                                                  ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g                                                                                            ;
;                      |alt_synch_pipe_nc8:dffpipe_rs_dgwp|                                         ; 24 (0)      ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                   ;
;                         |dffpipe_hd9:dffpipe6|                                                    ; 24 (24)     ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe6                                                              ;
;                      |alt_synch_pipe_oc8:dffpipe_ws_dgrp|                                         ; 24 (0)      ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                   ;
;                         |dffpipe_id9:dffpipe10|                                                   ; 24 (24)     ; 24           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10                                                             ;
;                      |cntr_b08:rdptr_b|                                                           ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:rdptr_b                                                                                                     ;
;                      |cntr_b08:wrptr_b|                                                           ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b                                                                                                     ;
;                      |dffpipe_fd9:dffpipe_rdbuw|                                                  ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                            ;
;                      |dffpipe_fd9:dffpipe_rs_dbwp|                                                ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                          ;
;                      |dffpipe_fd9:dffpipe_wr_dbuw|                                                ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                          ;
;                      |dffpipe_fd9:dffpipe_ws_nbrp|                                                ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                          ;
;                      |dpram_apm:fiforam|                                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam                                                                                                    ;
;                         |altsyncram_cha1:altsyncram3|                                             ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3                                                                        ;
;          |fibre_rx_protocol:I2|                                                                   ; 365 (355)   ; 288          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (76)      ; 185 (185)         ; 103 (94)         ; 25 (18)         ; 26 (26)    ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                                                        ;
;             |altsyncram:mem0|                                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0                                                                                                                                                                        ;
;                |altsyncram_2nl2:auto_generated|                                                   ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_2nl2:auto_generated                                                                                                                                         ;
;             |counter:byte_counter|                                                                ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter                                                                                                                                                                   ;
;             |counter:word_counter|                                                                ; 8 (8)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter                                                                                                                                                                   ;
;       |fibre_tx:i_fibre_tx|                                                                       ; 64 (0)      ; 46           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 26 (0)            ; 20 (0)           ; 36 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx                                                                                                                                                                                                             ;
;          |fibre_tx_control:fibre_tx_control_inst|                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_control:fibre_tx_control_inst                                                                                                                                                                      ;
;          |fibre_tx_fifo:fibre_tx_fifo_inst|                                                       ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 26 (0)            ; 19 (0)           ; 36 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst                                                                                                                                                                            ;
;             |sync_fifo_tx:sync_fifo_tx_inst|                                                      ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 26 (0)            ; 19 (0)           ; 36 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst                                                                                                                                             ;
;                |dcfifo:dcfifo_component|                                                          ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 26 (0)            ; 19 (0)           ; 36 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component                                                                                                                     ;
;                   |dcfifo_39a1:auto_generated|                                                    ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 26 (0)            ; 19 (0)           ; 36 (0)          ; 1 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated                                                                                          ;
;                      |alt_sync_fifo_jkm:sync_fifo|                                                ; 63 (45)     ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (9)       ; 26 (26)           ; 19 (10)          ; 36 (18)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo                                                              ;
;                         |add_sub_tf8:add_sub2|                                                    ; 9 (9)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|add_sub_tf8:add_sub2                                         ;
;                         |cntr_c08:cntr1|                                                          ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|cntr_c08:cntr1                                               ;
;                         |dpram_cor:dpram4|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4                                             ;
;                            |altsyncram_hic1:altsyncram13|                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4|altsyncram_hic1:altsyncram13                ;
;       |reply_queue:i_reply_queue|                                                                 ; 4547 (114)  ; 1923         ; 596480      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2624 (72)    ; 320 (1)           ; 1603 (41)        ; 774 (64)        ; 77 (2)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue                                                                                                                                                                                                       ;
;          |reg:bit_status_reg|                                                                     ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                    ;
;          |reg:card_addr_reg|                                                                      ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                     ;
;          |reg:cmd_type_reg|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:cmd_type_reg                                                                                                                                                                                      ;
;          |reg:data_size_reg_t|                                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                   ;
;          |reg:frame_seq_num_reg|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                 ;
;          |reg:par_id_reg|                                                                         ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                        ;
;          |reg:status_reg|                                                                         ; 28 (28)     ; 28           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                        ;
;          |reply_queue_sequencer:rq_seq|                                                           ; 4343 (619)  ; 1791         ; 594432      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2552 (523)   ; 256 (0)           ; 1535 (96)        ; 710 (57)        ; 75 (7)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                          ;
;             |lpm_mult:mult_rtl_1|                                                                 ; 55 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (0)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1                                                                                                                                                      ;
;                |multcore:mult_core|                                                               ; 55 (32)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (32)      ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (11)    ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core                                                                                                                                   ;
;                   |mpar_add:padder|                                                               ; 23 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder                                                                                                                   ;
;                      |lpm_add_sub:adder[0]|                                                       ; 11 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                              ;
;                         |addcore:adder|                                                           ; 11 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                ;
;                            |a_csnbuffer:result_node|                                              ; 11 (11)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                        ;
;                      |lpm_add_sub:adder[1]|                                                       ; 12 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                              ;
;                         |addcore:adder|                                                           ; 12 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                ;
;                            |a_csnbuffer:result_node|                                              ; 12 (12)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                        ;
;             |reply_queue_receive:rx_ac|                                                           ; 399 (33)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (22)     ; 28 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                                               ; 34 (12)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                                            ; 111 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                                                 ; 16 (16)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                               ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc1|                                                          ; 405 (34)    ; 185          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 220 (23)     ; 29 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 34 (12)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 116 (11)    ; 94           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (1)       ; 21 (3)            ; 73 (7)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 19 (19)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 12 (12)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 37 (37)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_bc2|                                                          ; 400 (33)    ; 185          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (22)     ; 29 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 34 (12)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 112 (11)    ; 94           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (1)       ; 21 (3)            ; 73 (7)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 17 (17)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 12 (12)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_bc3|                                                          ; 399 (34)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (23)     ; 28 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 111 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 16 (16)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_cc|                                                           ; 401 (34)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 217 (23)     ; 28 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                                            ; 113 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                                                 ; 18 (18)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                               ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc1|                                                          ; 411 (34)    ; 185          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 226 (23)     ; 29 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 123 (11)    ; 94           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (1)       ; 21 (3)            ; 73 (7)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 19 (19)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 12 (12)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 44 (44)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_rc2|                                                          ; 414 (35)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 230 (24)     ; 29 (0)            ; 155 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 125 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (2)       ; 21 (3)            ; 72 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 18 (18)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 12 (12)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 47 (47)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_rc3|                                                          ; 399 (34)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (23)     ; 28 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 111 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 16 (16)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                               ;
;             |reply_queue_receive:rx_rc4|                                                          ; 399 (34)    ; 184          ; 66048       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (23)     ; 28 (0)            ; 156 (11)         ; 66 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                               ;
;                |binary_counter:word_counter|                                                      ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                   ;
;                |fifo:packet_buffer|                                                               ; 33 (11)     ; 23           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                            ;
;                   |altsyncram:fifo_storage|                                                       ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                    ;
;                      |altsyncram_eq41:auto_generated|                                             ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated                                                                     ;
;                   |lpm_counter:read_pointer|                                                      ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                   ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_i4c:auto_generated                                                                           ;
;                   |lpm_counter:write_pointer|                                                     ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                  ;
;                      |cntr_i4c:auto_generated|                                                    ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_i4c:auto_generated                                                                          ;
;                |lvds_rx:lvds_receiver|                                                            ; 111 (11)    ; 93           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (2)       ; 20 (3)            ; 73 (6)           ; 33 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                         ;
;                   |binary_counter:sample_counter|                                                 ; 16 (16)     ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                           ;
;                   |dcfifo:data_buffer|                                                            ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                      ;
;                      |dcfifo_kkg1:auto_generated|                                                 ; 46 (0)      ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 15 (0)            ; 18 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated                                                                           ;
;                         |alt_sync_fifo_aem:sync_fifo|                                             ; 46 (30)     ; 33           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (8)       ; 15 (10)           ; 18 (12)          ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo                                               ;
;                            |add_sub_pf8:add_sub2|                                                 ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                          ;
;                            |cntr_808:cntr1|                                                       ; 11 (11)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 1 (1)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                ;
;                            |dpram_lpr:dpram4|                                                     ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4                              ;
;                               |altsyncram_9lc1:altsyncram14|                                      ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                                           ; 35 (35)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                     ;
;                   |shift_reg:rx_sample|                                                           ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                     ;
;                |parallel_crc:crc_calc|                                                            ; 196 (196)   ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                         ;
;                |reg:header0_reg|                                                                  ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                               ;
;                |reg:header1_reg|                                                                  ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                               ;
;             |us_timer:timeout_timer|                                                              ; 42 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                   ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                     ;
;             |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                     ;
;                |altsyncram_vm01:auto_generated|                                                   ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_vm01:auto_generated                                                                      ;
;       |reply_translator:i_reply_translator|                                                       ; 642 (642)   ; 349          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 293 (293)    ; 87 (87)           ; 262 (262)        ; 17 (17)         ; 33 (33)    ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator                                                                                                                                                                                             ;
;    |leds:led0|                                                                                    ; 11 (11)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led0                                                                                                                                                                                                                                                ;
;    |ret_dat_wbs:ret_dat_param|                                                                    ; 114 (50)    ; 99           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 15 (0)            ; 84 (35)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param                                                                                                                                                                                                                                ;
;       |reg:start_reg|                                                                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:start_reg                                                                                                                                                                                                                  ;
;       |reg:stop_reg|                                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:stop_reg                                                                                                                                                                                                                   ;
;    |sld_hub:sld_hub_inst|                                                                         ; 110 (25)    ; 78           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (12)      ; 12 (0)            ; 66 (13)          ; 5 (0)           ; 7 (6)      ; |clk_card|sld_hub:sld_hub_inst                                                                                                                                                                                                                                     ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                      ;
;          |decode_bje:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_bje:auto_generated                                                                                                                                                                            ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                       ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                 ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                 ;
;       |sld_dffex:IRF_ENA|                                                                         ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                   ;
;       |sld_dffex:IRSR|                                                                            ; 12 (12)     ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                      ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                     ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                            ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                   ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 21 (21)     ; 19           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                           ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 23 (23)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |clk_card|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                             ;
;    |sld_signaltap:auto_signaltap_0|                                                               ; 726 (113)   ; 672          ; 983040      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (2)       ; 302 (55)          ; 370 (56)         ; 64 (0)          ; 70 (0)     ; |clk_card|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                           ;
;       |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 983040      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ;
;          |altsyncram_5lb2:auto_generated|                                                         ; 0 (0)       ; 0            ; 983040      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5lb2:auto_generated                                                                                                                                            ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 32 (3)      ; 29           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (2)        ; 14 (0)            ; 15 (1)           ; 15 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                        ;
;          |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 15 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; 15 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                          ;
;             |cntr_5ld:auto_generated|                                                             ; 15 (15)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 15 (15)         ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_5ld:auto_generated                                                                                  ;
;          |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                             ;
;       |sld_ela_control:ela_control|                                                               ; 384 (4)     ; 355          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (4)       ; 233 (0)           ; 122 (0)          ; 28 (0)          ; 70 (1)     ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                               ;
;          |lpm_shiftreg:trigger_config_deserialize|                                                ; 23 (23)     ; 23           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ;
;          |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 295 (0)     ; 295          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 221 (0)           ; 74 (0)           ; 0 (0)           ; 60 (0)     ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                          ; 180 (180)   ; 180          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 166 (166)         ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ;
;             |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 115 (0)     ; 115          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 55 (0)            ; 60 (0)           ; 0 (0)           ; 60 (0)     ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 23 (23)     ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                       ;
;          |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 15 (1)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                   ;
;             |lpm_counter:post_trigger_counter|                                                    ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                  ;
;                |cntr_5ec:auto_generated|                                                          ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|cntr_5ec:auto_generated                                                                          ;
;          |sld_ela_seg_state_machine:sm2|                                                          ; 4 (4)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                 ;
;          |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 17 (1)      ; 15           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 15 (1)           ; 14 (0)          ; 7 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                                ;
;             |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 7 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                    ;
;                |cmpr_goh:auto_generated|                                                          ; 2 (2)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 7 (7)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_goh:auto_generated                                            ;
;             |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                    ;
;                |cntr_4nb:auto_generated|                                                          ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_4nb:auto_generated                                            ;
;          |sld_ela_state_machine:sm1|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                     ;
;       |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 176 (6)     ; 168          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 168 (0)          ; 21 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ;
;          |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ;
;             |cntr_0ka:auto_generated|                                                             ; 7 (7)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ka:auto_generated                                                        ;
;          |lpm_counter:read_pointer_counter|                                                       ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ;
;             |cntr_reb:auto_generated|                                                             ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_reb:auto_generated                                                                                 ;
;          |lpm_shiftreg:info_data_shift_out|                                                       ; 29 (29)     ; 29           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ;
;          |lpm_shiftreg:ram_data_shift_out|                                                        ; 120 (120)   ; 119          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 119 (119)        ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ;
;       |sld_rom_sr:crc_rom_sr|                                                                     ; 21 (21)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |clk_card|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ;
;    |sync_gen:sync_gen0|                                                                           ; 326 (0)     ; 189          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 137 (0)      ; 11 (0)            ; 178 (0)          ; 112 (0)         ; 13 (0)     ; |clk_card|sync_gen:sync_gen0                                                                                                                                                                                                                                       ;
;       |sync_gen_core:sgc|                                                                         ; 208 (208)   ; 91           ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 117 (117)    ; 11 (11)           ; 80 (80)          ; 112 (112)       ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc                                                                                                                                                                                                                     ;
;          |lpm_mult:mult_rtl_0|                                                                    ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0                                                                                                                                                                                                 ;
;             |mult_hh01:auto_generated|                                                            ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated                                                                                                                                                                        ;
;       |sync_gen_wbs:wbi|                                                                          ; 118 (86)    ; 98           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 98 (66)          ; 0 (0)           ; 13 (13)    ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi                                                                                                                                                                                                                      ;
;          |reg:dv_en_reg|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                 ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_bnc     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rs232_rx         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n            ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14          ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr    ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rs232_tx         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                                                   ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                                                  ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                                                  ;                   ;         ;
; dv_pulse_fibre                                                                                                                                                                                                    ;                   ;         ;
; dv_pulse_bnc                                                                                                                                                                                                      ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                                          ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                                          ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                                          ;                   ;         ;
; eeprom_si                                                                                                                                                                                                         ;                   ;         ;
; dip_sw3                                                                                                                                                                                                           ;                   ;         ;
; dip_sw4                                                                                                                                                                                                           ;                   ;         ;
; rs232_rx                                                                                                                                                                                                          ;                   ;         ;
; fibre_rx_data[0]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[1]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                                        ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                       ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 1                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[2]                                                                                                                                                                                                ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                       ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 0                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[3]                                                                                                                                                                                                ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                       ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 0                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[4]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                       ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[5]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                       ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[6]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                       ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 0                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[7]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                       ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 1                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[8]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                       ; 0                 ; ON      ;
; fibre_rx_rdy                                                                                                                                                                                                      ;                   ;         ;
;      - mictor_o[9]                                                                                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                       ; 1                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                                                   ;                   ;         ;
;      - mictor_o[10]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                                                  ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[11]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[38]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[12]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[39]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_o[13]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_e[10]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[42]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_e[11]                                                                                                                                                                                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[43]                                                                                                                                                      ; 1                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_e[12]                                                                                                                                                                                               ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44]                                                                                                                                                      ; 0                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                                                  ;                   ;         ;
;      - mictor_e[13]                                                                                                                                                                                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                                                 ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[45]                                                                                                                                                      ; 1                 ; ON      ;
; rst_n                                                                                                                                                                                                             ;                   ;         ;
;      - cc_reset:cc_reset0|reset_o                                                                                                                                                                                 ; 1                 ; ON      ;
;      - rst                                                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[4]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[5]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[6]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[7]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[8]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[9]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[2]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[1]                                                                                                                                                                        ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                                        ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1002                                                                                                                                ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[10]                                                                                                                                                                       ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[3]                                                                                                                                                                        ; 1                 ; ON      ;
; inclk14                                                                                                                                                                                                           ;                   ;         ;
; slot_id[0]                                                                                                                                                                                                        ;                   ;         ;
;      - dispatch:cmd0|card[3]~113                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~114                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~115                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~116                                                                                                                                                                                  ; 0                 ; ON      ;
; slot_id[1]                                                                                                                                                                                                        ;                   ;         ;
;      - dispatch:cmd0|card[3]~113                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[24]                                                                                                                                             ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~114                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~115                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~116                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[7]~117                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|Equal~632                                                                                                                                                      ; 0                 ; ON      ;
; slot_id[2]                                                                                                                                                                                                        ;                   ;         ;
;      - dispatch:cmd0|card[3]~113                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[24]                                                                                                                                             ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~115                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~116                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|card[7]~117                                                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|Equal~632                                                                                                                                                      ; 0                 ; ON      ;
; slot_id[3]                                                                                                                                                                                                        ;                   ;         ;
;      - dispatch:cmd0|card[3]~113                                                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[24]                                                                                                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~114                                                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~115                                                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~116                                                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cmd0|card[7]~117                                                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|Equal~632                                                                                                                                                      ; 1                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                                                     ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ram_block4a7             ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_fefifo_h3d:write_state|b_full                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera0                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera1                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera2                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera3                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera4                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera5                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera6                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|countera7                                    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[6]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[7]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[2]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[3]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[0]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[1]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[4]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe5a[5]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_graycounter_v16:wrptr_g|parity                                       ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella6                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[6]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella7                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[7]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella2                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[2]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella3                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[3]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella0                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[0]~38                               ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[0]~40                               ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella1                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[1]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella4                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[4]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|cntr_b08:wrptr_b|counter_cella5                                        ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[5]                                  ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[7]~33 ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[7]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[2]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[3]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[4]~35 ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[0]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[5]~34 ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[7]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[6]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[2]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[3]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[4]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[5]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[0]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe12a[1]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[7]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[6]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[2]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[3]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[4]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[5]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[0]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe11a[1]    ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[2]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[3]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[4]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[5]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[7]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[6]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[1]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|write_delay_cycle[0]                                                   ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[0]~39                               ; 1                 ; OFF     ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10|dffe13a[1]    ; 1                 ; OFF     ;
; fibre_rx_status                                                                                                                                                                                                   ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                          ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                          ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                                                    ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                   ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                                          ; 0                 ; ON      ;
; card_id                                                                                                                                                                                                           ;                   ;         ;
;      - id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                                                   ; 0                 ; ON      ;
; smb_data                                                                                                                                                                                                          ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                      ; 0                 ; ON      ;
;      - fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg|reg[0]                                                                                                                                    ; 0                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                    ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                            ; ELA_X0_Y28_N0 ; 461     ; Clock                     ; yes    ; Global clock         ; GCLK1            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                            ; ELA_X0_Y28_N0 ; 22      ; Sync. clear               ; no     ; --                   ; --               ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                                                               ; PLL_5         ; 3870    ; Clock                     ; yes    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                                                               ; PLL_5         ; 840     ; Clock                     ; yes    ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                                                               ; PLL_5         ; 20      ; Clock                     ; yes    ; Global clock         ; GCLK14           ;
; dispatch:cmd0|buf_wren~30                                                                                                                                                                                               ; LC_X9_Y16_N9  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header0_ld~185                                                                                                                                                              ; LC_X12_Y22_N3 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]~326                                                                                                                   ; LC_X14_Y40_N9 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                                           ; LC_X14_Y39_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                               ; LC_X13_Y38_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|interface_ps                                                                                                                                                 ; LC_X13_Y38_N8 ; 19      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg[32]~2180                                                                                                                             ; LC_X17_Y40_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                                     ; LC_X12_Y18_N3 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[2]~1626                                                                                                                                       ; LC_X12_Y22_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                                             ; LC_X12_Y18_N6 ; 41      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                                             ; LC_X8_Y17_N5  ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                                      ; LC_X18_Y11_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                                        ; LC_X13_Y10_N4 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                                     ; LC_X13_Y10_N6 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~28                                                                                                                                            ; LC_X17_Y11_N6 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[2]~1991                                                                                                                                 ; LC_X8_Y9_N7   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                                       ; LC_X9_Y11_N0  ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|word_count_clr~20                                                                                                                                                     ; LC_X9_Y10_N2  ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                                ; LC_X12_Y15_N5 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal~66                                                                                                                                                          ; LC_X50_Y4_N8  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|us_count[28]~1400                                                                                                                                                 ; LC_X50_Y4_N0  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                                          ; LC_X12_Y12_N4 ; 61      ; Clock enable              ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                           ; PIN_AE10      ; 69      ; Clock                     ; yes    ; Global clock         ; GCLK5            ;
; fpga_thermo:fpga_thermo0|smb_master:master|bit_count_clr~46                                                                                                                                                             ; LC_X22_Y13_N5 ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|read_reg_ena~81                                                                                                                                                              ; LC_X22_Y12_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|timer_clr~81                                                                                                                                                                 ; LC_X23_Y13_N4 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|write_reg_ena~11                                                                                                                                                             ; LC_X23_Y13_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|thermo_ld~38                                                                                                                                                                                   ; LC_X21_Y14_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|byte_count_ena~97                                                                                                                                                                                  ; LC_X1_Y31_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|ctrl_ns.phase1_read_rom~44                                                                                                                                                                         ; LC_X2_Y29_N4  ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id0_ld~30                                                                                                                                                                                          ; LC_X1_Y29_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id1_ld~29                                                                                                                                                                                          ; LC_X1_Y28_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id2_ld~52                                                                                                                                                                                          ; LC_X1_Y28_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id3_ld~37                                                                                                                                                                                          ; LC_X1_Y28_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|pres_state.idle                                                                                                                                                             ; LC_X2_Y28_N1  ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|read_reg_ena~420                                                                                                                                                            ; LC_X1_Y25_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|timer_clr~151                                                                                                                                                               ; LC_X3_Y27_N4  ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|write_reg_ena~11                                                                                                                                                            ; LC_X3_Y28_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo0_ld~22                                                                                                                                                                                      ; LC_X1_Y28_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo1_ld~67                                                                                                                                                                                      ; LC_X1_Y31_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                                 ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|bit_ctr_ena~62                                                                                                                                                           ; LC_X3_Y33_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|data_count_clr~0                                                                                                                                                         ; LC_X13_Y30_N5 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                          ; LC_X12_Y36_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                               ; LC_X13_Y35_N5 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                         ; LC_X13_Y35_N9 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|tx_ena~28                                                                                                                                                ; LC_X13_Y36_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|next_state.latch_data~28                                                                                                                                                 ; LC_X9_Y30_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.header_a                                                                                                                                                   ; LC_X9_Y30_N2  ; 34      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                                       ; LC_X24_Y31_N2 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                                                                                            ; LC_X24_Y31_N4 ; 79      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.wait_to_issue                                                                                                                                              ; LC_X9_Y30_N1  ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1002                                                                                                                                             ; LC_X1_Y30_N9  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_or~54                                                                                                                                                             ; LC_X5_Y31_N5  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_type_reg|reg_o[0]                                                                                                                                                ; LC_X9_Y30_N5  ; 17      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[2]~1953                                                                                                                                       ; LC_X5_Y31_N4  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|done_o~471                                                                                                                                            ; LC_X3_Y32_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_mux_sel[0]~68                                                                                                            ; LC_X13_Y22_N9 ; 160     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_size_o[3]~3                                                                                                  ; LC_X9_Y25_N1  ; 99      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|reg_en~45                                                                                                         ; LC_X6_Y25_N5  ; 48      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|ret_dat_start_ack~168                                                                                             ; LC_X6_Y25_N4  ; 48      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                                ; LC_X19_Y14_N7 ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_ena~11                                                                                                                                     ; LC_X9_Y26_N3  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[31]~2449                                                                                                                                   ; LC_X9_Y26_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6727                                                                                                                                     ; LC_X17_Y26_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6728                                                                                                                                     ; LC_X17_Y26_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6729                                                                                                                                     ; LC_X17_Y26_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6730                                                                                                                                     ; LC_X9_Y27_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6731                                                                                                                                     ; LC_X9_Y27_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6732                                                                                                                                     ; LC_X9_Y27_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6733                                                                                                                                     ; LC_X17_Y26_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6734                                                                                                                                     ; LC_X13_Y27_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6735                                                                                                                                     ; LC_X13_Y27_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6736                                                                                                                                     ; LC_X13_Y27_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6737                                                                                                                                     ; LC_X17_Y26_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6738                                                                                                                                     ; LC_X17_Y26_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6739                                                                                                                                     ; LC_X9_Y27_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6740                                                                                                                                     ; LC_X9_Y27_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6741                                                                                                                                     ; LC_X9_Y27_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6742                                                                                                                                     ; LC_X13_Y27_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6743                                                                                                                                     ; LC_X13_Y27_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6744                                                                                                                                     ; LC_X13_Y27_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6745                                                                                                                                     ; LC_X17_Y26_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6746                                                                                                                                     ; LC_X9_Y27_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6747                                                                                                                                     ; LC_X13_Y27_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6748                                                                                                                                     ; LC_X17_Y26_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6749                                                                                                                                     ; LC_X9_Y27_N7  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[31]~6750                                                                                                                                     ; LC_X13_Y27_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~216                                                                                                                        ; LC_X12_Y26_N0 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.data_read                                                                                                                               ; LC_X12_Y26_N3 ; 39      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                                                                                                                    ; LC_X12_Y26_N8 ; 52      ; Async. clear, Sync. clear ; yes    ; Global clock         ; GCLK3            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.rq_byte                                                                                                                                 ; LC_X12_Y26_N5 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|next_state.rq_byte~277                                                                                                                                ; LC_X12_Y27_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|word_count_ena~15                                                                                                                                     ; LC_X9_Y26_N1  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|cs12a[8]                    ; LC_X38_Y10_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.idle                                                                                                                                            ; LC_X27_Y31_N5 ; 37      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd                                                                                                                                       ; LC_X27_Y31_N3 ; 66      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.wait_for_match                                                                                                                                  ; LC_X32_Y33_N6 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|rdy_o~86                                                                                                                                                             ; LC_X38_Y32_N9 ; 66      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|LessThan~1253                                                                                                                           ; LC_X19_Y37_N6 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|next_state.wait_for_reply~38                                                                                                            ; LC_X29_Y33_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                                         ; LC_X35_Y36_N9 ; 76      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|buf_clear~10                                                                                                  ; LC_X34_Y47_N8 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|crc_clr~74                                                                                                    ; LC_X33_Y46_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[1]~1198                                                                                               ; LC_X34_Y46_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~16                                                                               ; LC_X33_Y47_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]      ; LC_X24_Y48_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13          ; LC_X25_Y47_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                        ; LC_X23_Y49_N5 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                        ; LC_X23_Y49_N1 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx_ack~73                                                                                                ; LC_X33_Y46_N7 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg[2]~2585                                                                         ; LC_X33_Y48_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.rx_init                                                                                            ; LC_X33_Y46_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|buf_clear~10                                                                                                 ; LC_X48_Y25_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|crc_clr~74                                                                                                   ; LC_X47_Y25_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[1]~1196                                                                                              ; LC_X47_Y26_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~16                                                                              ; LC_X68_Y25_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                             ; LC_X43_Y25_N7 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X43_Y23_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X45_Y24_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X42_Y21_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx_ack~73                                                                                               ; LC_X47_Y25_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X47_Y24_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.rx_init                                                                                           ; LC_X47_Y25_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|buf_clear~10                                                                                                 ; LC_X9_Y36_N8  ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|crc_clr~74                                                                                                   ; LC_X9_Y38_N6  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[1]~1196                                                                                              ; LC_X18_Y36_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~16                                                                              ; LC_X14_Y36_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X2_Y39_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X3_Y36_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X2_Y38_N4  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                       ; LC_X1_Y39_N8  ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx_ack~73                                                                                               ; LC_X14_Y36_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X9_Y38_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.rx_init                                                                                           ; LC_X33_Y36_N6 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|buf_clear~10                                                                                                 ; LC_X33_Y23_N5 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|crc_clr~74                                                                                                   ; LC_X37_Y22_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[1]~1196                                                                                              ; LC_X33_Y23_N8 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~16                                                                              ; LC_X41_Y21_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X35_Y23_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X35_Y24_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X36_Y24_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                       ; LC_X36_Y24_N5 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx_ack~73                                                                                               ; LC_X36_Y22_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X36_Y22_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.rx_init                                                                                           ; LC_X41_Y23_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|buf_clear~10                                                                                                  ; LC_X47_Y37_N0 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|crc_clr~74                                                                                                    ; LC_X48_Y36_N0 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[1]~1196                                                                                               ; LC_X48_Y36_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~16                                                                               ; LC_X45_Y41_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                              ; LC_X45_Y38_N2 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]      ; LC_X45_Y37_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13          ; LC_X46_Y39_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                        ; LC_X43_Y38_N3 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx_ack~73                                                                                                ; LC_X47_Y38_N3 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg[2]~2562                                                                         ; LC_X48_Y36_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.rx_init                                                                                            ; LC_X43_Y35_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|buf_clear~10                                                                                                 ; LC_X45_Y46_N3 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|crc_clr~74                                                                                                   ; LC_X46_Y47_N0 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[1]~1196                                                                                              ; LC_X45_Y46_N0 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~16                                                                              ; LC_X46_Y46_N1 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                             ; LC_X36_Y50_N4 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X37_Y48_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X41_Y47_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X36_Y50_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx_ack~73                                                                                               ; LC_X46_Y47_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X46_Y47_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.rx_init                                                                                           ; LC_X45_Y40_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|buf_clear~10                                                                                                 ; LC_X43_Y12_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|crc_clr~74                                                                                                   ; LC_X45_Y15_N1 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[1]~1196                                                                                              ; LC_X43_Y13_N3 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~16                                                                              ; LC_X43_Y10_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter|count[0]~326                                             ; LC_X42_Y19_N8 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X43_Y17_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X43_Y16_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X42_Y19_N7 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx_ack~73                                                                                               ; LC_X43_Y14_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X45_Y15_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.rx_init                                                                                           ; LC_X43_Y15_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|buf_clear~10                                                                                                 ; LC_X51_Y32_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|crc_clr~74                                                                                                   ; LC_X47_Y31_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[1]~1196                                                                                              ; LC_X51_Y32_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~16                                                                              ; LC_X48_Y32_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X43_Y27_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X43_Y28_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X45_Y27_N8 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                       ; LC_X41_Y27_N3 ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx_ack~73                                                                                               ; LC_X47_Y31_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X48_Y31_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.rx_init                                                                                           ; LC_X47_Y33_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|buf_clear~10                                                                                                 ; LC_X17_Y44_N6 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|crc_clr~74                                                                                                   ; LC_X13_Y42_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[1]~1196                                                                                              ; LC_X17_Y44_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~16                                                                              ; LC_X14_Y42_N0 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]     ; LC_X2_Y44_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13         ; LC_X3_Y42_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2144                                                       ; LC_X2_Y45_N4  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer|reg[32]~2375                                                       ; LC_X2_Y45_N2  ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx_ack~73                                                                                               ; LC_X13_Y42_N9 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg[2]~2562                                                                        ; LC_X9_Y42_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.rx_init                                                                                           ; LC_X17_Y41_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal~58                                                                                                         ; LC_X19_Y31_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count[28]~2254                                                                                                ; LC_X19_Y31_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum[31]~2148                                                                                                                                          ; LC_X36_Y29_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.fibre_idle                                                                                                                             ; LC_X27_Y30_N9 ; 39      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word1_0[6]~2373                                                                                                                                     ; LC_X25_Y30_N5 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word2_3mux[0]~159                                                                                                                                   ; LC_X25_Y30_N0 ; 34      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~308                                                                                                                                              ; LC_X25_Y30_N2 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~311                                                                                                                                              ; LC_X25_Y30_N9 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~40                                                                                                                                               ; LC_X30_Y30_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                                        ; LC_X18_Y26_N4 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|tx_fw_o~322                                                                                                                                                ; LC_X28_Y29_N1 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|data_rate_wren~14                                                                                                                                                                             ; LC_X5_Y15_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|start_wren~14                                                                                                                                                                                 ; LC_X2_Y17_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|stop_wren~51                                                                                                                                                                                  ; LC_X2_Y17_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                     ; LC_X1_Y30_N8  ; 4199    ; Async. clear              ; yes    ; Global clock         ; GCLK0            ;
; rst_n                                                                                                                                                                                                                   ; PIN_AC9       ; 14      ; Async. clear              ; yes    ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                                                                                                                                                                        ; LC_X1_Y26_N1  ; 27      ; Async. clear              ; yes    ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                   ; LC_X46_Y8_N9  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~79                                                                                                                                                                                   ; LC_X46_Y8_N2  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~29                                                                                                                                                                                  ; LC_X47_Y9_N5  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~78                                                                                                                                                                                            ; LC_X49_Y8_N1  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                               ; LC_X47_Y9_N9  ; 17      ; Async. clear              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[6]~2098                                                                                                                                                                           ; LC_X49_Y9_N7  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                      ; LC_X47_Y8_N3  ; 10      ; Async. clear              ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[4]                                                                                                                                                                      ; LC_X47_Y8_N1  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                 ; LC_X46_Y10_N0 ; 15      ; Async. clear              ; yes    ; Global clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                ; LC_X46_Y10_N1 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                ; LC_X45_Y10_N4 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                 ; LC_X49_Y8_N8  ; 60      ; Sync. load                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                 ; LC_X47_Y10_N0 ; 19      ; Async. clear              ; yes    ; Global clock         ; GCLK9            ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                                                                                                               ; LC_X47_Y10_N7 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[3]~1619                                                                                                                                                       ; LC_X49_Y9_N1  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[3]~1624                                                                                                                                                       ; LC_X47_Y10_N5 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                ; LC_X45_Y1_N2  ; 416     ; Async. clear              ; yes    ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~53                                                                                                       ; LC_X48_Y9_N8  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~57                                                                                                                             ; LC_X50_Y9_N9  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~41                                                                                                                                      ; LC_X50_Y9_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_goh:auto_generated|aeb_int~0 ; LC_X49_Y6_N5  ; 15      ; Sync. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable                                                                                                          ; LC_X50_Y8_N8  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                            ; LC_X47_Y9_N2  ; 203     ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal~83                                                                                                ; LC_X63_Y30_N6 ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                      ; LC_X84_Y30_N2 ; 14      ; Async. clear              ; yes    ; Global clock         ; GCLK10           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ka:auto_generated|modulus_trigger       ; LC_X63_Y29_N7 ; 6       ; Sync. load                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                       ; LC_X63_Y29_N0 ; 7       ; Async. clear              ; yes    ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[3]~685                                                                                                                                                     ; LC_X48_Y10_N2 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state.send_bit3                                                                                                                                                            ; LC_X8_Y17_N7  ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|dv_en_wren~13                                                                                                                                                                       ; LC_X5_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_wren~17                                                                                                                                                                    ; LC_X6_Y12_N5  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_wren~16                                                                                                                                                                  ; LC_X6_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                               ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                       ; ELA_X0_Y28_N0 ; 461     ; Global clock         ; GCLK1            ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                          ; PLL_5         ; 3870    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                          ; PLL_5         ; 840     ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                          ; PLL_5         ; 20      ; Global clock         ; GCLK14           ;
; fibre_rx_clkr                                                                                                                      ; PIN_AE10      ; 69      ; Global clock         ; GCLK5            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                               ; LC_X12_Y26_N8 ; 52      ; Global clock         ; GCLK3            ;
; rst                                                                                                                                ; LC_X1_Y30_N8  ; 4199    ; Global clock         ; GCLK0            ;
; rst_n                                                                                                                              ; PIN_AC9       ; 14      ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                                                                                   ; LC_X1_Y26_N1  ; 27      ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                 ; LC_X47_Y8_N3  ; 10      ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                            ; LC_X46_Y10_N0 ; 15      ; Global clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                            ; LC_X47_Y10_N0 ; 19      ; Global clock         ; GCLK9            ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                           ; LC_X45_Y1_N2  ; 416     ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset ; LC_X84_Y30_N2 ; 14      ; Global clock         ; GCLK10           ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena  ; LC_X63_Y29_N0 ; 7       ; Global clock         ; GCLK8            ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                             ; 203     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_mux_sel[0]~68                                                                                             ; 160     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                           ; 119     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_size_o[3]~3                                                                                   ; 99      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                                                                             ; 98      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                                                                             ; 79      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                          ; 76      ;
; dispatch:cmd0|reg:hdr0|reg_o[11]                                                                                                                                                                         ; 74      ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|cs10a[0]~359 ; 72      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                        ; 69      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                        ; 69      ;
; ret_dat_wbs:ret_dat_param|Equal~312                                                                                                                                                                      ; 68      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|rdy_o~86                                                                                                                                              ; 66      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd                                                                                                                        ; 66      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                         ; 64      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_start~44                                                                                                                                    ; 62      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle                                                                     ; 61      ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                           ; 61      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                  ; 60      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_data[31]~5161                                                                                                                                      ; 55      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~309                                                                                                                               ; 54      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.reply_ok                                                                                                                ; 52      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|ret_dat_start_ack~168                                                                              ; 48      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|reg_en~45                                                                                          ; 48      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|buf_read~28                                                                                    ; 48      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                              ; 46      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|num_cards~533                                                                                                            ; 44      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.read_rc1                                                                                                      ; 44      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.data_word                                                                                                                                   ; 43      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_nread                                                                                                          ; 43      ;
; dispatch:cmd0|reg:hdr1|reg_o[16]                                                                                                                                                                         ; 43      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|word_ack~70                                                                                                                                           ; 42      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.checksum                                                                                                                                   ; 41      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                              ; 41      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.word_pause                                                                                                                                  ; 40      ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.data_read                                                                                                                ; 40      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state.fibre_idle                                                                                                              ; 39      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~755                                                                                                                                                ; 38      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_nread                                                                                                              ; 38      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.status_ready                                                                       ; 37      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.idle                                                                                                                             ; 37      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~49                                                          ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|datapath_ps~47                                                          ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~49                                                          ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|datapath_ps~47                                                          ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~49                                                           ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|datapath_ps~47                                                           ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~49                                                          ; 36      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|datapath_ps~47                                                          ; 36      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|datapath_ps~49                                                                                                                                ; 36      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cmd0|altsyncram:buf|altsyncram_jar2:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y12, M4K_X15_Y11, M4K_X15_Y7, M4K_X15_Y15, M4K_X15_Y13, M4K_X15_Y10, M4K_X15_Y3, M4K_X15_Y16, M4K_X15_Y9, M4K_X15_Y4, M4K_X15_Y5, M4K_X15_Y1, M4K_X15_Y14, M4K_X15_Y17, M4K_X15_Y6, M4K_X15_Y2         ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y34                                                                                                                                                                                                    ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_in41:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y8                                                                                                                                                                                                     ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_6mh1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y20, M4K_X15_Y21                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_in41:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y35                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dpram_apm:fiforam|altsyncram_cha1:altsyncram3|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y18                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_2nl2:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y19                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_39a1:auto_generated|alt_sync_fifo_jkm:sync_fifo|dpram_cor:dpram4|altsyncram_hic1:altsyncram13|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y10                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y52, M4K_X15_Y56, M4K_X15_Y53, M4K_X39_Y51, M4K_X39_Y48, M4K_X39_Y56, M4K_X39_Y55, M4K_X39_Y57, M4K_X15_Y55, M4K_X39_Y54, M4K_X39_Y49, M4K_X39_Y53, M4K_X15_Y57, M4K_X39_Y52, M4K_X39_Y50, M4K_X15_Y54 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y49, M512_X26_Y48                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y16, M4K_X69_Y27, M4K_X69_Y21, M4K_X69_Y8, M4K_X69_Y22, M4K_X69_Y17, M4K_X69_Y23, M4K_X69_Y25, M4K_X69_Y14, M4K_X69_Y12, M4K_X69_Y10, M4K_X69_Y13, M4K_X69_Y26, M4K_X69_Y11, M4K_X69_Y24, M4K_X69_Y9   ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y23, M512_X44_Y22                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y25, M4K_X15_Y22, M4K_X15_Y31, M4K_X39_Y26, M4K_X15_Y24, M4K_X15_Y32, M4K_X39_Y25, M4K_X15_Y27, M4K_X15_Y26, M4K_X15_Y30, M4K_X15_Y23, M4K_X15_Y29, M4K_X39_Y27, M4K_X15_Y28, M4K_X15_Y33, M4K_X39_Y24 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y38, M512_X4_Y37                                                                                                                                                                                       ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y15, M4K_X39_Y14, M4K_X39_Y21, M4K_X39_Y22, M4K_X39_Y15, M4K_X39_Y11, M4K_X69_Y20, M4K_X39_Y18, M4K_X39_Y16, M4K_X39_Y17, M4K_X39_Y20, M4K_X39_Y19, M4K_X39_Y13, M4K_X39_Y12, M4K_X69_Y18, M4K_X69_Y19 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y23                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y40, M4K_X69_Y38, M4K_X39_Y42, M4K_X69_Y37, M4K_X39_Y40, M4K_X69_Y42, M4K_X69_Y43, M4K_X39_Y37, M4K_X39_Y44, M4K_X39_Y38, M4K_X69_Y39, M4K_X39_Y39, M4K_X39_Y43, M4K_X39_Y41, M4K_X69_Y44, M4K_X69_Y41 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y38, M512_X44_Y39                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y57, M4K_X69_Y49, M4K_X39_Y46, M4K_X39_Y47, M4K_X69_Y51, M4K_X69_Y53, M4K_X69_Y54, M4K_X69_Y46, M4K_X39_Y45, M4K_X69_Y50, M4K_X69_Y55, M4K_X69_Y47, M4K_X69_Y45, M4K_X69_Y48, M4K_X69_Y52, M4K_X69_Y56 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y47, M512_X44_Y48                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y3, M4K_X69_Y6, M4K_X69_Y2, M4K_X39_Y2, M4K_X39_Y3, M4K_X39_Y7, M4K_X69_Y1, M4K_X39_Y5, M4K_X39_Y6, M4K_X39_Y8, M4K_X69_Y4, M4K_X39_Y9, M4K_X39_Y1, M4K_X69_Y7, M4K_X69_Y5, M4K_X39_Y4                 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y15, M512_X44_Y16                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y36, M4K_X69_Y30, M4K_X39_Y36, M4K_X39_Y31, M4K_X69_Y28, M4K_X69_Y33, M4K_X69_Y31, M4K_X69_Y32, M4K_X69_Y35, M4K_X39_Y30, M4K_X39_Y29, M4K_X69_Y29, M4K_X39_Y35, M4K_X69_Y34, M4K_X39_Y33, M4K_X39_Y34 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y28                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_eq41:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y49, M4K_X15_Y46, M4K_X15_Y38, M4K_X15_Y48, M4K_X15_Y40, M4K_X15_Y39, M4K_X15_Y42, M4K_X15_Y37, M4K_X15_Y36, M4K_X15_Y47, M4K_X15_Y45, M4K_X15_Y43, M4K_X15_Y41, M4K_X15_Y44, M4K_X15_Y50, M4K_X15_Y51 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_lpr:dpram4|altsyncram_9lc1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y44, M512_X4_Y43                                                                                                                                                                                       ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_vm01:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Single Port      ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y32                                                                                                                                                                                                    ;
; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5lb2:auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; 16384        ; 60           ; 16384        ; 60           ; yes                    ; no                      ; yes                    ; no                      ; 983040 ; 16384                       ; 60                          ; 16384                       ; 60                          ; 983040              ; 0     ; 0    ; 2      ; None ; MRAM_X53_Y16, MRAM_X53_Y34                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+
; Name                                                                                           ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ;
+------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+
; sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y1_N0  ;                     ; No                             ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y7_N0 ; Unsigned            ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y5_N0 ; Signed              ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y3_N0 ; Mixed               ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_0|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y1_N0 ; Mixed               ;                                ;
+------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 611 / 5,872 ( 10 % )    ;
; C4 interconnects            ; 7,136 / 89,120 ( 8 % )  ;
; C8 interconnects            ; 2,327 / 19,904 ( 12 % ) ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )          ;
; DQS bus muxes               ; 0 / 102 ( 0 % )         ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )           ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )          ;
; Direct links                ; 1,935 / 131,860 ( 1 % ) ;
; Fast regional clocks        ; 0 / 32 ( 0 % )          ;
; Global clocks               ; 15 / 16 ( 94 % )        ;
; I/O buses                   ; 35 / 364 ( 10 % )       ;
; LUT chains                  ; 369 / 29,223 ( 1 % )    ;
; Local routing interconnects ; 4,426 / 32,470 ( 14 % ) ;
; R24 interconnects           ; 746 / 6,156 ( 12 % )    ;
; R4 interconnects            ; 8,595 / 181,920 ( 5 % ) ;
; R8 interconnects            ; 3,039 / 29,904 ( 10 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.23) ; Number of LABs  (Total = 1167) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 48                             ;
; 2                                          ; 64                             ;
; 3                                          ; 16                             ;
; 4                                          ; 20                             ;
; 5                                          ; 41                             ;
; 6                                          ; 54                             ;
; 7                                          ; 58                             ;
; 8                                          ; 91                             ;
; 9                                          ; 110                            ;
; 10                                         ; 665                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.11) ; Number of LABs  (Total = 1167) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 855                            ;
; 1 Clock                            ; 801                            ;
; 1 Clock enable                     ; 402                            ;
; 1 Sync. clear                      ; 186                            ;
; 1 Sync. load                       ; 22                             ;
; 2 Async. clears                    ; 8                              ;
; 2 Clock enables                    ; 88                             ;
; 2 Clocks                           ; 104                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.34) ; Number of LABs  (Total = 1167) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 8                              ;
; 1                                           ; 51                             ;
; 2                                           ; 70                             ;
; 3                                           ; 26                             ;
; 4                                           ; 20                             ;
; 5                                           ; 44                             ;
; 6                                           ; 61                             ;
; 7                                           ; 54                             ;
; 8                                           ; 80                             ;
; 9                                           ; 123                            ;
; 10                                          ; 507                            ;
; 11                                          ; 43                             ;
; 12                                          ; 29                             ;
; 13                                          ; 14                             ;
; 14                                          ; 9                              ;
; 15                                          ; 5                              ;
; 16                                          ; 2                              ;
; 17                                          ; 16                             ;
; 18                                          ; 3                              ;
; 19                                          ; 2                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.82) ; Number of LABs  (Total = 1167) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 9                              ;
; 1                                               ; 106                            ;
; 2                                               ; 103                            ;
; 3                                               ; 95                             ;
; 4                                               ; 76                             ;
; 5                                               ; 134                            ;
; 6                                               ; 146                            ;
; 7                                               ; 129                            ;
; 8                                               ; 129                            ;
; 9                                               ; 89                             ;
; 10                                              ; 125                            ;
; 11                                              ; 6                              ;
; 12                                              ; 5                              ;
; 13                                              ; 2                              ;
; 14                                              ; 4                              ;
; 15                                              ; 0                              ;
; 16                                              ; 1                              ;
; 17                                              ; 5                              ;
; 18                                              ; 3                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.57) ; Number of LABs  (Total = 1167) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 20                             ;
; 3                                            ; 23                             ;
; 4                                            ; 106                            ;
; 5                                            ; 43                             ;
; 6                                            ; 59                             ;
; 7                                            ; 66                             ;
; 8                                            ; 77                             ;
; 9                                            ; 67                             ;
; 10                                           ; 70                             ;
; 11                                           ; 51                             ;
; 12                                           ; 66                             ;
; 13                                           ; 46                             ;
; 14                                           ; 35                             ;
; 15                                           ; 41                             ;
; 16                                           ; 34                             ;
; 17                                           ; 45                             ;
; 18                                           ; 37                             ;
; 19                                           ; 41                             ;
; 20                                           ; 30                             ;
; 21                                           ; 41                             ;
; 22                                           ; 47                             ;
; 23                                           ; 51                             ;
; 24                                           ; 70                             ;
; 25                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 02 10:12:20 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implemented Enhanced for PLL "cc_pll:pll0|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: No exact pin location assignment(s) for 5 pins of 117 total pins
    Info: Pin altera_reserved_tdo not assigned to an exact location on the device
    Info: Pin altera_reserved_tms not assigned to an exact location on the device
    Info: Pin altera_reserved_tck not assigned to an exact location on the device
    Info: Pin altera_reserved_tdi not assigned to an exact location on the device
    Info: Pin altera_reserved_ntrst not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock
Info: Pin "fibre_rx_clkr" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "rst" to use Global clock
Info: Automatically promoted signal "sld_signaltap:auto_signaltap_0|reset_all" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|CLRN_SIGNAL" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|reset_all" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~23" may be non-global or may not use global clock
Info: Automatically promoted signal "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[8]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[9]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "rst_n" to use Global clock
    Info: Destination "rst" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1002" may be non-global or may not use global clock
Info: Pin "rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|OK_TO_UPDATE_IR_Q" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|clear_signal" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[2]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[3]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[2]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|BROADCAST_ENA~32" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|BROADCAST_ENA~33" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out[0]" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|edq" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out[2]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[6]~2094" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~37" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out~61" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~23" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start inferring scan chains for DSP blocks
Info: Inferring scan chains for DSP blocks is complete
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, RAM blocks, and DSP blocks to improve timing and density
Info: Finished moving registers into LUTs, I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 11 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:10:57
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "array_id[0]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[1]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[2]" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_in" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_out" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_bisten" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_enn" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_foto" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fr_a_nb" is assigned to location or region, but does not exist in design
    Warning: Node "fr_bisten" is assigned to location or region, but does not exist in design
    Warning: Node "fr_rf" is assigned to location or region, but does not exist in design
    Warning: Node "ft_bisten" is assigned to location or region, but does not exist in design
    Warning: Node "ft_enn" is assigned to location or region, but does not exist in design
    Warning: Node "ft_foto" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk15" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "manchester_data" is assigned to location or region, but does not exist in design
    Warning: Node "manchester_sigdet" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[0]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0clk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictor0clk_o" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[0]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1clk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictor1clk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "smb_nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:54
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 2
Info: Physical synthesis algorithm combinational resynthesis 2 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:57:43
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 01:02:54
Info: Estimated most critical path is register to register delay of 4.090 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X43_Y17; Fanout = 3; REG Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~71'
    Info: 2: + IC(0.359 ns) + CELL(0.451 ns) = 0.810 ns; Loc. = LAB_X43_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~COUTCOUT1_184'
    Info: 3: + IC(0.000 ns) + CELL(0.365 ns) = 1.175 ns; Loc. = LAB_X43_Y17; Fanout = 166; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]'
    Info: 4: + IC(0.388 ns) + CELL(0.280 ns) = 1.843 ns; Loc. = LAB_X43_Y17; Fanout = 2; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|counter_cella0~3'
    Info: 5: + IC(0.546 ns) + CELL(0.341 ns) = 2.730 ns; Loc. = LAB_X42_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~152COUT1_487'
    Info: 6: + IC(0.000 ns) + CELL(0.060 ns) = 2.790 ns; Loc. = LAB_X42_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~147COUT1_489'
    Info: 7: + IC(0.000 ns) + CELL(0.060 ns) = 2.850 ns; Loc. = LAB_X42_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~142COUT1_491'
    Info: 8: + IC(0.000 ns) + CELL(0.060 ns) = 2.910 ns; Loc. = LAB_X42_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~137COUT1_493'
    Info: 9: + IC(0.000 ns) + CELL(0.365 ns) = 3.275 ns; Loc. = LAB_X42_Y17; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2|add_sub_cella[0]~130'
    Info: 10: + IC(0.276 ns) + CELL(0.539 ns) = 4.090 ns; Loc. = LAB_X43_Y17; Fanout = 3; REG Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_kkg1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1|safe_q[0]~72'
    Info: Total cell delay = 2.521 ns ( 61.64 % )
    Info: Total interconnect delay = 1.569 ns ( 38.36 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources. Peak interconnect usage is 21%
Info: Fitter routing operations ending: elapsed time is 00:01:02
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node rst uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|a_fefifo_h3d:write_state|b_full -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_cc51:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe5a[0]~38 -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|CLRN_SIGNAL uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[3] -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|reset_all uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr0 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr1 -- routed using non-global resources
Info: Node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|read_pointer[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[5] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|trigger_happened_ff[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|trigger_happened_ff[1] -- routed using non-global resources
Warning: Following 20 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin mictor_o[14] has GND driving its datain port
    Info: Pin mictor_o[15] has GND driving its datain port
    Info: Pin mictorclk_o has GND driving its datain port
    Info: Pin mictor_e[14] has GND driving its datain port
    Info: Pin mictor_e[15] has GND driving its datain port
    Info: Pin mictorclk_e has GND driving its datain port
    Info: Pin rs232_tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: id_thermo:id_thermo0|one_wire_master:master|pulldown_ena~934 (inverted)
        Info: Type bidirectional pin card_id uses the LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo0|smb_master:master|Select~287 (inverted)
        Info: Type bidirectional pin smb_data uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 206 warnings
    Info: Processing ended: Thu Feb 02 11:30:32 2006
    Info: Elapsed time: 01:18:12


