---
title: "[베릴로그 HDL] 09. 다른 모델링 기법들"
date: 2025-03-20 01:23:00 +09:00
categories: [Verilog, 베릴로그공부]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---


# 9장. 다른 모델링 기법들
## 9.1. 절차적 연속 할당
✅Verilog에서 절차적 연속 할당 (Procedural Continuous Assignment)

Verilog의 절차적 연속 할당은 특정 변수(`reg` 또는 `net`)에 대해 기존의 절차적 할당을 무시하고, 값이 지속적으로 유지되도록 하는 특별한 형태의 
할당 방식입니다. 

이는 주로 시뮬레이션 중 특정 조건에서 변수 값을 **강제로 설정**하거나 **제어해야 할 때** 사용됩니다.


🚨 하지만 Verilog-2001 이후에는 거의 사용되지 않으며, 대신 always 블록을 활용하는 것이 권장됩니다.

#### 📌절차적 연속 할당의 방식

1. `assign ... deassign`

    - reg 타입 변수에만 사용 가능하며, 값이 지속적으로 유지되도록 설정합니다.

    - deassign을 통해 기존의 연속 할당을 해제할 수 있습니다.

2. `force ... release`

    - reg, net, 비트 선택, 부분 선택 모두 사용 가능하며, 강제로 값을 설정합니다.

    - release를 통해 강제된 값을 해제할 수 있습니다.



#### 📌 **절차적 연속 할당의 특징**

| **특징**               | **설명**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **사용 위치**           | `initial`, `always` 등 절차적 블록 안에서만 사용 가능                   |
| **우선순위**            | 기존의 절차적 할당보다 높은 우선순위를 가짐                              |
| **제어 키워드**         | `assign`, `deassign`, `force`, `release` 사용                            |
| **대상 데이터 타입**    | - `assign ... deassign`: `reg` 타입만 가능                              |
|                         | - `force ... release`: `reg`, `net`, 비트 선택, 부분 선택 가능            |
| **값 유지 기간**        | - `assign`/`force`: 새로운 값이 설정될 때까지 유지                       |
|                         | - `deassign`/`release`: 기존 값이 유지되며 새로운 값 할당 가능            |
| **합성 가능 여부**      | ❌ 불가능 (시뮬레이션 전용)                                               |



### 9.1.1. assign 과 deassign
✅Verilog에서 assign과 deassign
🚨 `assign ... deassign`은 Verilog-2001 이후로 거의 사용되지 않습니다.  대신 `always` 블록을 사용하는 것이 일반적입니다.
#### 📌 특징
1. 지속적 할당 (`assign`)

    - `reg` 타입 변수에 값을 지속적으로 유지하도록 설정합니다.

    - 기존의 절차적 할당을 무시하고, 지정된 값이 유지됩니다.

2. 지속적 할당 해제 (`deassign`)
    
    - `assign`으로 설정된 값을 해제하여, 다시 절차적 할당이 적용될 수 있도록 합니다.
 
3. 제한사항
 
    - `assign`과 `deassign`은 메모리, 비트 선택, 부분 선택에는 사용할 수 없습니다.
    
    - 오직 `reg` 타입 변수에만 적용 가능합니다.


#### 📌 예제

```verilog
module assign_deassign_example;
    reg [3:0] d1;

    initial begin
        $monitor("At time T = %0t: d1 = %0d", $time, d1);

        d1 = 5;          // 초기 값 설정
        #10 assign d1 = 3;  // d1에 지속적으로 3 할당
        #20 deassign d1;   // 지속 할당 해제
        #30 d1 = 7;       // 새로운 값 할당
    end
endmodule
```

✔ 출력:

```text
At time T = 0: d1 = 5  
At time T = 10: d1 = 3  
At time T = 30: d1 = 7
```

📌 동작 설명
1. 초기값 설정
 
    - 시뮬레이션 시간 T=0에서 d1은 초기값 5로 설정됩니다.

2. 지속적 할당 (`assign`)
    
    - 시뮬레이션 시간 T=10에서 d1은 지속적으로 값 3을 유지합니다.
     
    - 이후 절차적 할당은 무시됩니다.
     
3. 지속적 할당 해제 (`deassign`)
     
    - 시뮬레이션 시간 T=20에서 지속적 할당이 해제됩니다.
     
    - 이후 절차적 할당이 다시 적용될 수 있습니다.
     
4. 새로운 값 할당
     
    - 시뮬레이션 시간 T=30에서 절차적 할당을 통해 새로운 값 7이 설정됩니다.





### 9.1.2. force 와 release
✅Verilog에서 force와 release
Verilog의 **force**와 **release**는 **절차적 연속 할당(Procedural Continuous Assignment)**의 한 형태로, 특정 변수나 신호에 대해 기존 할당을 무시하고 강제로 값을 설정하거나 설정을 해제하는 데 사용됩니다. 

이 기능은 주로 시뮬레이션, 디버깅, 또는 특정 조건에서 신호를 강제로 제어할 때 활용됩니다.


📌 **force와 release의 특징**

| **특징**               | **설명**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **사용 목적**           | 특정 신호나 변수에 강제로 값을 설정(`force`)하거나 설정을 해제(`release`) |
| **대상 데이터 타입**    | - `force`: `reg`, `net`, 비트 선택, 부분 선택 가능                      |
|                         | - `release`: 강제로 설정된 모든 데이터 타입 해제 가능                   |
| **우선순위**            | 기존의 모든 할당을 무시하고 강제적으로 값을 설정                        |
| **값 유지 기간**        | - `force`: 새로운 값이 설정될 때까지 유지                               |
|                         | - `release`: 기존 값이 유지되며 새로운 값 할당 가능                    |
| **합성 가능 여부**      | ❌ 불가능 (시뮬레이션 전용)                                               |

#### 📌 예제

**예제 1: 기본**

```verilog
module ForceReleaseExample;
    reg [3:0] d1;
    wire [3:0] d2;

    assign d2 = 2;  // 기본적으로 d2는 항상 2로 설정

    initial begin
        $monitor("At time T = %0t: d1 = %0d, d2 = %0d", $time, d1, d2);

        d1 = 5;          // 초기 값 설정
        #5 force d1 = 3; // 강제로 d1에 값 설정
        force d2 = 4;    // 강제로 d2에 값 설정
        #10 release d1;   // 강제 설정 해제
        release d2;      // 강제 설정 해제
    end
endmodule
```

✔ 출력:

```text
At time T = 0: d1 = 5, d2 = 2  
At time T = 5: force d1 and d2  
At time T = 5: d1 = 3, d2 = 4  
At time T = 10: release d1 and d2  
At time T = 10: d1 = 3, d2 = 2  
```

**예제 2: 하위 모듈 연결 변경**

```verilog
module Top(input [3:0] din, din1, output [3:0] dout, dout1);
    DFF i0(.din(din), .dout(dout));
    DFF i1(.din(din1), .dout(dout1));
endmodule

module ModifiedTop(input [3:0] din, din1, output [3:0] dout, dout1);
    Top i_top(.din(din), .din1(din1), .dout(dout), .dout1(dout1));

    initial begin
        force i_top.i1.din = i_top.din; // 하위 모듈 연결 변경
    end
endmodule
```

✔ 설명:

- `force`를 사용하여 하위 모듈의 신호 연결을 동적으로 변경합니다.

#### 📌 동작 설명

1. 강제 할당 (force)
    - 특정 신호나 변수의 값을 강제로 설정하며, 다른 드라이버의 영향을 받지 않고 지정된 값을 유지합니다.

    ```verilog
    force module_name.signal_name = forcing_value;
    ```

2. 강제 해제 (release)
    - 이전에 force로 설정된 값을 해제하여 원래 드라이버로 돌아갑니다.

    ```verilog
    release module_name.signal_name;
    ```

3. 시뮬레이션에서 활용
    - 특정 조건 테스트 또는 X-propagation 방지 등에 사용됩니다.

    ```verilog
    initial begin
        force u_my_flip_flop.d = 1'b1; // 강제로 'd'를 1로 설정
        #1000;
        release u_my_flip_flop.d; // 강제 설정 해제
    end
    ```



## 9.2. 파라미터 오버라이딩
✅ Verilog 파라미터 오버라이딩(Parameter Overriding)란?

Verilog의 파라미터 오버라이딩은 모듈 설계 시 정의된 파라미터 값을 상위 모듈에서 재정의(Override)하여 설계의 유연성을 높이고, 동일한 모듈을 다양한 환경에서 재사용할 수 있도록 지원하는 기능입니다. 

이를 통해 설계의 가독성과 유지보수성을 개선할 수 있습니다.

📌 **파라미터 오버라이딩 특징**

| **특징**               | **설명**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **유연성 제공**         | 동일한 설계를 다양한 조건에서 재사용 가능                                |
| **적용 범위**           | 특정 인스턴스에만 적용 가능                                              |
| **오버라이딩 방법**      | 명시적 방식(`#()`) 또는 묵시적 방식(`defparam`)                          |
| **권장 방식**           | 명시적 방식(`#()`) 권장                                                  |
| **합성 가능 여부**      | ✅ 가능 (대부분 합성 도구 지원)     


#### 📌 파라미터(Parameter)의 기본 개념
- 파라미터는 Verilog 모듈에서 상수 값을 정의하는 데 사용됩니다.

- 데이터 폭, 반복 횟수, 지연 시간 등 설계의 유연성을 제공하기 위해 활용됩니다.

- 파라미터는 기본값을 가지며, 필요에 따라 상위 모듈에서 값을 재정의할 수 있습니다.

- 예제: 파라미터 선언
    ```verilog
    module Example #(parameter WIDTH = 8)(input [WIDTH-1:0] data_in, output [WIDTH-1:0] data_out);
        assign data_out = data_in;
    endmodule
    ```

    ✔ 설명:

    - WIDTH는 기본값이 8로 설정된 파라미터입니다.

    - 상위 모듈에서 이 값을 재정의하여 데이터 폭을 변경할 수 있습니다.

#### 📌 파라미터 오버라이딩 방법

##### 1️⃣ 명시적 파라미터 오버라이딩 (`#()` 방식)

- 상위 모듈에서 인스턴스화 시 #()를 사용하여 파라미터 값을 재정의합니다.

```verilog
module Top;
    wire [15:0] data_in, data_out;

    // WIDTH를 16으로 오버라이딩
    Example #(16) example_inst (.data_in(data_in), .data_out(data_out));
endmodule
```

✔ 설명:

- Example 모듈의 WIDTH 파라미터 값을 기본값 8 대신 16으로 재정의했습니다.

- 이 방식은 **명시적** 이고 **가독성이 높아** 권장됩니다.

##### 2️⃣ 묵시적 파라미터 오버라이딩 (defparam 방식)

- defparam 키워드를 사용하여 인스턴스화된 모듈의 파라미터를 재정의합니다.

```verilog
module Top;
    wire [15:0] data_in, data_out;

    Example example_inst (.data_in(data_in), .data_out(data_out));

    // defparam을 사용해 WIDTH를 16으로 오버라이딩
    defparam example_inst.WIDTH = 16;
endmodule
```

✔ 설명:

- `defparam`을 통해 `example_inst` 인스턴스의 `WIDTH` 값을 변경했습니다.

- 하지만 이 방식은 **Verilog-2001 이후 권장되지 않으며, 명시적 오버라이딩**이 선호됩니다.

#### 📌 작성 시 주의사항

| **항목**           | **설명** |
|-------------------|-----------------------------------------------------------|
| **명시적 방식 권장** | `#()`를 사용한 명시적 오버라이딩이 가독성과 유지보수성 측면에서 더 우수합니다. |
| **묵시적 방식 제한** | `defparam`은 Verilog-2001 이후 권장되지 않으며, 사용을 피하는 것이 좋습니다. |
| **합성 가능 여부** | 대부분 합성 도구가 파라미터 오버라이딩을 지원합니다. |
| **적용 범위 제한** | 특정 인스턴스에만 적용되며, 다른 인스턴스에는 영향을 미치지 않습니다. |



### 9.2.1. defparam 문
✅Verilog에서 defparam 문이란?

**defparam**은 Verilog에서 모듈의 파라미터 값을 **계층적 이름(hierarchical name)**을 사용하여 상위 모듈에서 재정의(Override)하는 데 사용됩니다. 

이는 특정 인스턴스의 파라미터 값을 수정할 수 있는 방법 중 하나로, 컴파일 시간에 적용됩니다.

#### 📌 defparam 문법

```verilog
defparam <hierarchical_path>.<parameter_name> = <constant_expression>;
```

- `hierarchical_path`: 모듈 인스턴스에 대한 계층적 경로를 지정합니다.

- `parameter_name`: 재정의할 파라미터 이름을 지정합니다.

- `constant_expression`: 새로운 값으로 설정할 상수 표현식입니다.


#### 📌 defparam 예제

예제: 파라미터 재정의

```verilog
module vdff #(parameter SIZE = 8, DELAY = 1)(
    input clk;
    input [SIZE-1:0] data_in,
    output reg [SIZE-1:0] data_out
);
    always @(posedge clk) begin
        #DELAY data_out = data_in; // DELAY만큼 지연 후 데이터 전달
    end
endmodule

module top;
    reg clk;
    reg [7:0] in1, in2;
    wire [15:0] out1; // SIZE가 16으로 재정의됨
    wire [7:0] out2;

    vdff dff1 (.data_in(in1), .data_out(out1)); // 기본 SIZE=8, DELAY=1
    vdff dff2 (.data_in(in2), .data_out(out2));

    // defparam을 사용해 파라미터 값 변경
    defparam dff1.SIZE = 16;   // dff1의 SIZE를 16으로 변경
    defparam dff2.DELAY = 5;   // dff2의 DELAY를 5로 변경
endmodule
```

✔ 설명:

- `dff1.SIZE`는 기본값 8에서 16으로 변경되어 출력 폭이 16비트가 됩니다.

- `dff2.DELAY`는 기본값 1에서 5로 변경되어 데이터 전달에 5 시간 단위 지연이 발생합니다.

#### 📌 명시적 방식과 비교

| **구분**               | **명시적 방식 (`#()`)**             | **묵시적 방식 (`defparam`)**         |
|-------------------------|-------------------------------------|-------------------------------------|
| **가독성 및 유지보수성** | ✅ 높음                              | ❌ 낮음 (코드 내에서 변경 사항 추적 어려움)|
| **권장 여부**           | ✅ 권장                              | ❌ 권장되지 않음 (Verilog-2001 이후 비권장)                 |
| **적용 범위**           | 특정 인스턴스에만 적용 가능          | 특정 인스턴스에만 적용 가능          |
| **사용 위치**           | 모듈 인스턴스화 시 (상위 모듈)                | 상위 모듈에서 별도로 선언 (인스턴스 이후)                |


### 9.2.2. 모듈 인스턴스 파라미터 값


## 9.3. 조건 컴파일과 실행
✅Verilog에서 **조건 컴파일(Conditional Compilation)**과 **조건 실행(Conditional Execution)**이란?

Verilog의 조건 컴파일과 조건 실행은 특정 조건에 따라 코드의 컴파일 여부 또는 실행 여부를 제어하는 기능입니다. 

이를 통해 설계의 유연성을 높이고, 디버깅 및 테스트 환경에서 특정 코드 블록을 활성화하거나 비활성화할 수 있습니다.

#### 📌 조건 컴파일 vs 조건 실행

| **구분**               | **조건 컴파일**                                         | **조건 실행**                                         |
|-------------------------|--------------------------------------------------------|------------------------------------------------------|
| **작동 시점**          | 컴파일 단계                                            | 시뮬레이션 단계                                      |
| **사용 목적**          | 특정 코드 블록의 포함 여부 결정                         | 특정 조건에 따라 코드 블록 실행                      |
| **주요 키워드/문법**   | `ifdef`, `ifndef`, `else`, `endif`, `define`            | if-else, case, 삼항 연산자                           |
| **유연성**             | 설계 정교화 단계에서 코드 최적화 가능                   | 런타임 동작 제어 가능                                |
| **합성 가능 여부**      | ❌ 불가능 (합성 시 무시 됨)                              | ✅ 가능 (합성 가능)   


### 9.3.1. 조건 컴파일
✅ Verilog에서 조건 컴파일이란?

조건 컴파일(Conditional Compilation)은 Verilog에서 **컴파일러 지시문(Compiler Directives)**을 사용하여 특정 조건에 따라 코드의 포함 여부를 결정하는 기능입니다.

이는 **컴파일 타임(Compilation Time)**에 작동하며, 컴파일러가 특정 코드 블록을 포함하거나 제외하도록 제어할 수 있습니다.


                                |

📌 조건 컴파일 주요 지시문
1. `ifdef` / `ifndef`

    - 특정 매크로가 정의되어 있는지 확인하여 코드 블록을 포함하거나 제외합니다.

2. `else` / `elsif`

    - 조건이 만족하지 않을 경우 대체 코드 블록을 포함합니다.

3. `define`

    - 매크로를 정의하여 조건식을 제어합니다.

4. `endif`

    - 조건 블록의 종료를 나타냅니다.

##### 📌 조건 컴파일 예제

**예제 1**: `ifdef`와 `ifndef`

```verilog
`define DEBUG_MODE  // DEBUG_MODE 매크로 정의

module ConditionalCompileExample;
    reg [7:0] data;

    initial begin
        `ifdef DEBUG_MODE
            $display("Debug Mode Enabled");
        `else
            $display("Debug Mode Disabled");
        `endif
    end
endmodule

```
✔ 설명:

- `DEBUG_MODE` 매크로가 정의되어 있으면 `"Debug Mode Enabled"` 메시지가 출력됩니다.

- 매크로가 정의되지 않은 경우 `"Debug Mode Disabled"` 메시지가 출력됩니다.



**예제 2**: 매크로 정의 및 활용

```verilog
`define CONFIG_A

module ConfigExample;
    initial begin
        `ifdef CONFIG_A
            $display("Configuration A is active");
        `else
            $display("Default configuration is active");
        `endif
    end
endmodule

```

✔ 설명:

- `CONFIG_A`매크로 가 정의되어 있으면 `"Configuration A is active"` 메시지가 출력됩니다.

- 매크로가 정의되지 않으면 `"Default configuration is active"` 메시지가 출력됩니다.

**예제 3**: 파일 포함과 조건 컴파일

```verilog
`ifdef USE_CONFIG_A
    `include "config_a.v"
`else
    `include "config_b.v"
`endif
```

✔ 설명:

- `USE_CONFIG_A` 매크로 가 정의되어 있으면 `"config_a.v"` 파일을 포함합니다.

- 그렇지 않으면 `"config_b.v"` 파일을 포함합니다.


### 9.3.2. 조건 실행
✅ Verilog에서 조건 실행이란?
조건 실행(Conditional Execution)은 특정 조건에 따라 실행할 코드 블록을 동적으로 선택하는 기법입니다.

이는 **시뮬레이션 또는 합성된 하드웨어가 동작하는 동안(Run-Time)**에 적용되며, 코드가 항상 실행되는 것이 아니라 주어진 조건이 충족될 때만 실행됩니다.

#### 📌 조건 실행 주요 문법

1. `if-else ` 문

    - 특정 조건이 참(true)일 때 코드 블록을 실행하고, 그렇지 않을 경우 다른 블록을 실행합니다.

2. `case` 문

    - 여러 개의 조건을 비교하여 해당하는 블록을 실행하는 다중 선택 구조입니다.

3. 삼항 연산자 (? :)

    - 간결한 조건문으로, 특정 조건에 따라 값을 선택할 수 있습니다.


#### 📌 조건 실행 예제

**예제 1**: if-else 문을 활용한 조건 실행
```verilog

module IfElseExample;
    reg [3:0] a;
    initial begin
        a = 4'b1010;
        
        if (a == 4'b1010)
            $display("a는 10 (0xA) 입니다.");
        else
            $display("a는 10이 아닙니다.");
    end
endmodule

```

✔ 설명

- `a`가 `4'b1010`이면 `"a는 10 (0xA) 입니다."`가 출력됩니다.

- 그렇지 않으면 `"a는 10이 아닙니다."`가 출력됩니다.

예제 2: case 문을 활용한 다중 조건 실행

```verilog

module CaseExample;
    reg [1:0] sel;
    
    initial begin
        sel = 2'b10;
        
        case (sel)
            2'b00: $display("선택: 00");
            2'b01: $display("선택: 01");
            2'b10: $display("선택: 10");
            2'b11: $display("선택: 11");
            default: $display("잘못된 선택");
        endcase
    end
endmodule
```

✔ 설명

- `sel`이 `2'b10`이면 `"선택: 10"`이 출력됩니다.
- `case` 문을 사용하여 여러 조건을 처리할 수 있습니다.

**예제 3**: 삼항 연산자를 활용한 조건 실행
```verilog
module TernaryExample;
    reg [3:0] a;
    reg [3:0] b;
    reg [3:0] max_value;
    
    initial begin
        a = 4'b0110; // 6
        b = 4'b1001; // 9
        
        max_value = (a > b) ? a : b;
        
        $display("더 큰 값: %d", max_value);
    end
endmodule
```

✔ 설명

- `a`와 `b` 중 더 큰 값을 `max_value`에 저장합니다.

- `삼항 연산자 (? :)`를 사용하여 조건에 따라 값을 동적으로 선택할 수 있습니다.




## 9.4. 시간 규모
✅ Verilog에서 시간 규모(Timescale)란?

Verilog의 **시간 규모(Timescale)**는 시뮬레이션 환경에서 시간과 지연(delay) 단위를 설정하는 지시문입니다.

이는 **지연값(#)의 단위를 결정하고, 연산의 정확도를 정의**하여 시뮬레이션의 정밀도를 조절하는 역할을 합니다.

시간 규모는 **컴파일러 지시문(Compiler Directive)**으로, `timescale`을 사용하여 설정합니다.
**설정된 값은 해당 모듈 내에서만 적용**되며, 다른 모듈에 영향을 미치지 않습니다.

#### 📌 1. 시간 규모의 기본 개념

1. 시간 단위 (Time Unit)
    
    - `#` 연산자로 표현되는 **지연값의 기본 단위**입니다.

    - 예를 들어, `#5`는 **5 시간 단위**의 지연을 의미합니다.

    - `timescale 1ns/1ps`로 설정하면, `#5`는 **5ns의 지연**을 의미합니다.

2. 시간 정밀도 (Time Precision)

    - 시간 단위 내에서 **최소 해석 가능한 시간 단위**입니다.

    - 정밀도가 낮을수록(값이 클수록) 시뮬레이션 속도가 빨라지지만, 정확도는 떨어집니다.

    - 예를 들어, `timescale 1ns/1ps`로 설정하면 **1ps(1조분의 1초) 단위까지 표현 가능**합니다.


#### 📌 2. timescale 지시문의 기본 형식

```verilog
`timescale <time_unit> / <time_precision>
```

- `<time_unit>` : 시간 단위 (예: `1ns`, `10ps` 등)
- `<time_precision>` : 시간 정밀도 (예: 1ps, 100ps 등)


✔ **시간 정밀도는 시간 단위보다 더 작거나 같아야 합니다!**
✔ 예를 들어 `timescale 10ns / 1ps`는 가능하지만, `timescale 1ps / 1ns`는 불가능합니다.

#### 📌 3. timescale 예제 및 동작 방식
**예제 1**: 기본적인 timescale 설정

```verilog
`timescale 1ns / 1ps

module TimescaleExample;
    initial begin
        #5 $display("5 ns 후 실행");
        #0.5 $display("0.5 ns 후 실행");
    end
endmodule
```

✔ 설명

- `timescale 1ns / 1ps`이므로 `#5`는 **5ns**의 지연을 의미합니다.

- `#0.5`는 0.5ns이므로 500ps(=0.5 * 1000ps) 후에 실행됩니다.

- 시간 정밀도가 1ps이므로, 1ps 단위로 값을 해석할 수 있습니다.


**예제 2**: 다른 timescale을 사용하는 두 모듈
```verilog
`timescale 1ns / 1ps
module ModuleA;
    initial begin
        #1 $display("Module A: 1ns 후 실행");
    end
endmodule

`timescale 1ps / 1ps
module ModuleB;
    initial begin
        #1 $display("Module B: 1ps 후 실행");
    end
endmodule
```

✔ 설명

- `ModuleA`의 시간 단위는 `1ns`, `#1`은 **1ns 지연**을 의미합니다.
- `ModuleB`의 시간 단위는 `1ps`, `#1`은 **1ps 지연**을 의미합니다.
- 서로 다른 `timescale`을 사용해도 각각 독립적으로 적용됩니다.

#### 📌 4. timescale 설정 시 주의할 점
1. 각 모듈별로 개별 적용됨

    - `timescale`은 **모듈마다 따로 설정**됩니다.

    - 한 파일 내 여러 모듈이 존재할 경우, **각 모듈의 `timescale`을 명시적으로 설정해야 합니다.**

2. 시간 정밀도는 시간 단위보다 크거나 같을 수 없음

    - 예: `timescale 1ps / 1ns` ❌ (정밀도가 단위보다 큼)

    - 예: `timescale 1ns / 1ps` ✅ (올바른 설정)

3. **다른 모듈과의 `timescale` 차이로 인한 문제 발생 가능**

- 여러 개의 모듈이 `timescale`이 다르면 **시뮬레이션 타이밍이 예상과 다르게 동작**할 수 있습니다.

- 가능한 한 **프로젝트 전체에서 통일된 `timescale`을 사용**하는 것이 좋습니다.

#### 📌 5. timescale이 시뮬레이션에 미치는 영향
1. 시뮬레이션 해석 방식이 달라짐

    - `timescale` 설정에 따라 동일한 `#` 지연값이 서로 다르게 해석될 수 있습니다.

2. 시간 정밀도가 낮으면 오차 발생 가능

    - `1ns/1ps` → 정확한 시뮬레이션이 가능하지만 속도가 느림

    - `1ns/100ps` → 빠른 시뮬레이션이 가능하지만 정확도가 떨어짐

3. 시뮬레이션 성능 최적화

    - 불필요하게 높은 정밀도를 사용하면 **시뮬레이션 속도가 느려질 수 있음**

    - 반대로 너무 낮은 정밀도를 사용하면 **정확한 타이밍 분석이 어려울 수 있음**
