Sekvenční logické obvody == klopné obvody
astabilní, 
- Oscilátor PWM
- nemají ani jeden stabilní stav
monostabilní
- Pulse extender
- mají  jeden stabilní stav
- tlačítko definovaný puls
bistabilní
- Flip flop
- mají dva stabilní stavy
základní transformace.
- Paměťová - zůstavá stejný stav (1->1 nebo 0->0)
- Jedničková - z nuly na jedničku a zůstane na jedničce
- Nulová - z jedničky na nulu a zůstane v nule
- Klopná - Zméní se z jednoho na druhý ale nezůstavá v tom stavu
## Klopné obvody RS, JK, D a T, schéma, funkce, pravd. tabulky obvodů
**RS flip flop**
- S=Set nastavíme jedničku
- R=reset vyresteujeme
- Nemůžeme oba dva dát na jedničku zároveň, pak je stav neurčitý

| **S** | **R** | **Q (nový stav)** | **Q' (nový stav)** |
|-------|-------|-------------------|--------------------|
| 0     | 0     | Q                 | Q'                 |
| 0     | 1     | 0                 | 1                  |
| 1     | 0     | 1                 | 0                  |
| 1     | 1     | Neplatný stav     | Neplatný stav      |

**JK flip flop**
- J=1 - jedničková transformace
- K=1 - nulová transformace
- J=1, K=1 - flipne to

| **J** | **K** | **Q (nový stav)**  | **Q' (nový stav)**  |
|-------|-------|--------------------|---------------------|
| 0     | 0     | Q                  | Q'                  |
| 0     | 1     | 0                  | 1                   |
| 1     | 0     | 1                  | 0                   |
| 1     | 1     | Toggle             | Toggle              |

**D flip flop**
- D - data
- Clk nastaví hodnotu na data

| **D** | **Q (nový stav)** | **Q' (nový stav)** |
|-------|-------------------|--------------------|
| 0     | 0                 | 1                  |
| 1     | 1                 | 0                  |

**T flip flop**
- T - t flip flop
- prostě se signálem 'T' se invertuje stav Q

| **T** | **Q (nový stav)** | **Q' (nový stav)** |
|-------|-------------------|--------------------|
| 0     | Q                 | Q'                 |
| 1     | Toggle            | Toggle             |

Možnosti realizace klopných obvodů v jazyce vhdl
	realizace pomocí behaviorálního popisu
## **Master-Slave zapojení**

Master-Slave zapojení klopných obvodů řeší problémy s hazardy a synchronizací.
konfigurace – každý hladinový klopný obvod můžeme takto upravit na hranový klopný obvod – dvojice klopných obvodů, master část připojena přímo na hodinový vstup Clock, slave část přes invertor na negaci Clock
### Princip

- Skládá se ze dvou klopných obvodů: **Master** a **Slave**.
- Master přijímá vstupní data při náběžné hraně hodinového signálu (CLK).
- Slave aktualizuje výstup při sestupné hraně hodinového signálu.