---
title: Triple-Tail Comparator for high speed ADC
toc: true
date: 2020-02-14 21:42:23
tags: 
    - ADC
    - comparator
    - IC
---

## 关键 Keypoints

- `速度`、`噪声` 和 `共模灵敏度` 是高速比较器设计的关键参数，需要考虑它们之间的折衷

- 为了优化噪声以及对 latch kickback 噪声的隔离，需要为比较器提供增益级，即 preamplifier

- 预放大级可以提供增益，隔离噪声，同时还可以避免输入共模电压对再生时间的影响

- 第一级预放大决定了噪声性能；锁存级决定了带宽性能，即比较器的速度

- 多级比较器具有较大的门延时，因此在输入信号电压差值较大时，速度略低于单级比较器；但在输入信号电压差值较小时，速度具有较大的优势

## 背景 Background

比较器是每一个高速 ADC 中的关键元件。它自身的噪声，kickback 噪声以及共模灵敏度在很大程度上决定了总精度。它的分辨能力对速度有重大影响，其整体设计使其成为总功率预算的重要组成部分。比较器的分辨时间、噪声是设计的两个主要参数，二者相互影响。因此，要特别注意改善这种折衷平衡。

## 概述 Overview

下图是 Leuven 在 JSSC 2018 发表的论文 “A 1.25-GS/s 7-b SAR ADC With 36.4-dB SNDR at 5 GHz Using Switch-Bootstrapping, USPC DAC and Triple-Tail Comparator in 28-nm CMOS” 中提出的一种 triple-tail 比较器。

![triple_tail_cmp.png](https://i.loli.net/2020/02/15/xsQcKSOt6Cm5Eiv.png)

它包括一个级联积分器作为第一前置放大器，然后是第二前置放大器，该第二前置放大器既作为积分器又作为锁存器，最后一级时动态配置驱动锁存级。多阶段配置打破了不同设计参数之间的折衷，为每个阶段提供了独立的优化。这使比较器可以实现高速和低噪声/失调。

**第一级前置放大器定义噪声。** 因此，它旨在提供低噪声/失调和高增益，以衰减后续级的噪声。在 $M_{IP}$ / $M_{IN}$ 的顶部放置了一个额外的 NMOS 共源共栅，以在集成期间将节点 XP / XN 与输入对的寄生电容隔离。共源共栅还可以将输入对与重置后在这些节点上生成的 kickback 隔离。

**锁存级设置带宽。** 因此，将其优化为具有非常低的时间常数 $\tau_{comp}$。

**第二个前置放大器抑制输出噪声并在锁存之前提供通过交叉耦合增强的信号增益，** 从而将其再生时间降至最短。

**中间器件 $M_{2P}$ / $M_{2N}$ 和 $M_{3P}$ / $M_{3N}$ 既用作增益级以提供对锁存器输出噪声的进一步屏蔽** ，又分别用作节点 YP / YN 和 OP / ON 的复位器件，从而无需额外的复位晶体管，减小了这些节点上的电容，从而进一步缩短了锁存器再生时间。

## 工作过程 Operation

当 $CLK$ 为低电平（$\overline{CLK}$为高电平）时，节点 XP / XN 和 OP / ON 将YP / YN 拉至地时将其复位为电源电压。当CLK变为高电平（ $\overline{CLK}$ 变为低电平）时，输入对的漏极电流 XP / XN 会根据输入信号以不同的斜率向接地放电，而节点 YP / YN 则由于以下原因而向电源充电，其斜率差增大额外的收益。同时，最后一个锁存器的 NMOS对被激活，下拉 OP / ON，由于中间级的跨导 $M_{2P}$ / $M_{2N}$ 和 $M_{3P}$ / $M_{3N}$，斜率差进一步增大。当其中之一达到低于电源电压（对于超低 VTH 器件约为280 mV）的一个 PMOS 阈值时，就会发生闩锁。对于大的差分输入，由于其正反馈，第二级也充当锁存器，而最后一级可以看作是面向 SAR 逻辑的数字缓冲器。

## 分析讨论 Analysis

该比较器的提取后性能已通过过载测试（ORT）进行了表征，这是压力最大的性能评估。在两个连续的10 GHz 周期中，差分输入在满量程信号和极性相反的很小信号之间切换。对于大输入，差分对将所有电流转向一侧，从而产生较大的差异，以供后续阶段分辨。当输入切换极性时，两个放大级必须在发生闩锁之前恢复并更改YP / YN的极性。 6.2 ps 的仿真 $\tau_{comp}$ 可让该比较器在不到 50 ps 的时间内分辨这么小的输入差异（〜LSB / 10）。

对于比较器而言，重要的是要获得尽可能短的解析时间，以减轻由于亚稳定性而导致的精度下降。为了研究亚稳性对该ADC精度的影响，仿真输入电压低至1 pV 的比较器时钟及其差分输出。对于大约 10μV 及以下的输入电压，比较器无法提供有效的电压。在分配的周期结束之前将数字电平发送到 CDAC。改善这种情况的可能方法包括在循环中分配更多的时间和/或在比较器中创建更多的增益，这是以速度和/或功耗为代价的。在本文中，亚稳态在半异步逻辑中进行处理，并在比较器之后执行决策。这确保了在正常操作中，由亚稳定性引起的精度降低不是主要因素，而不会影响采样率或增加功率。

输入共模电压 $V_{CM,IN}$ 是比较器设计的重要方面，它会影响其分辨时间和噪声。较高的 $V_{CM,IN}$ 会增加通过输入对的电流，从而缩短积分时间。噪声积分带宽也增加了；因此，其取值对于实现两者之间的最佳值至关重要。

实验显示了三个不同比较器的分辨时间和能量/比较与输入信号的关系。对于在 LSB 范围内的非常小的输入信号，由于半异步时序，比较器的速度决定了 ADC 的最大速度，对于上述选型条件，triple-tail 设计将分辨时间缩短了 20% 以上。**对于较大的输入信号，triple-tail 设计的比较器显示了稍大的分辨析时间**，这归因于三级结构相对单级 Strong-Arm 和 double-tail 相比，它的门延迟增加了。由于此时比较器分辨时间本来就很短，所以这个稍大的值不会影响 ADC 的速度。将模拟比较器的功率除以最大频率，计算能量/比较，即解析最小的所示输入（0.2 mV）可以实现的最高频率。triple-tail 的比较器通过双尾实现了类似的能量/比较，比 Strong-Arm 锁存器高约 35%。 该比较器相对 ADC 的总功率贡献率为 29% ，而 ADC 采样速率中的速度贡献占主导地位，速度优势克服了较高的能量比值，尤其是在SAR周期内累积时。

## References
> - [Triple Tail Comparator](https://ieeexplore.ieee.org/document/8344549)
> - [Double Tail Comparator](https://ieeexplore.ieee.org/document/4242391)
> - [Strong Arm Comparator](https://ieeexplore.ieee.org/document/7130773)
