heats from NoCs can not be ignored. In this project, 
we hope  to  apply  the  concept  of  thermal-aware  
design  to  solve  aforementioned  problems. 
According to the thermal-aware techniques, we can 
guarantee the chips operating in a safe range  of  
temperatures  and  allocate  system  performances  
more  uniformly.  Therefore,  the operations  in  the  
parts  with  higher  temperatures  are  removed  to  
other  parts  with  lower temperatures  to  reduce  
temperature  variation  and  result  in  more  
flexibility  and  higher performance in design 
aspects. According to aforementioned ideas, we will 
research into the algorithms and architecture designs 
to reduce the temperatures of 3D NoCs in this 
project. By establishing a precise NoC simulator with 
power/thermal  models  and developing some 
techniques,  such  as  1)dynamic  thermal  
management,  2)  3D  NoC  mapping、3)routing 
algorithm  and traffic  controls  of  3D  NoCs,  and  
4)low-power  and  low-temperature  coding, the 
temperatures of 3D NoCs can be reduced. By applying 
these techniques, systems can be controlled  in 
higher temperatures and avoid the temperatures 
exceeding the limit to reduce the performance loss of 
3D NoCs. 
英文關鍵詞： 3D   NoC,   thermal-aware,   power/thermal   
modeling,   thermal   management,  network mapping, 
routing algorithm, thermal coding 
 
 1 
 
前瞻三維積體電路之平台技術研究與發展— 
子計畫二：熱感知三維晶片內網路之演算法與架構設計 
研究成果報告 
 
 
一、前言  
(I) 晶片內網路系統 
晶片內連線複雜度隨著積體電路(IC)的進步急劇地增加，我們以圖一闡述此趨勢。過去，晶片內系統複雜度不高時，可以透過點對
點(point-to-point)直接連線的方式達到最佳的矽智產 IP 聯絡/通訊效能；然而，隨著晶片系統複雜度增加，點對點直接連線的方式會
造成連線過於複雜而無法直接實現於晶片之中[14][34]。現今最常使用於晶片系統中矽智財間的連線方式為匯流排(Bus)架構：然而，匯
流排會導致延展性方面的設計困難。此外，未來晶片系統中傳輸延遲將大於時脈頻率，單一時脈來源已經不可能，若依然使用傳統的匯
流排連線方式，只會使得系統的效能降低、負荷大增[36][37]。因此，在學術上有許多晶片內網路(On-chip Network, OCN)設計方面的
相關理論及架構被提出來討論[14]-[16][29]-[31][38]-[53]，希望能夠取代傳統的匯流排架構以及點對點直接連線的方式，以克服未來
單晶片系統中的全區性連線設計瓶頸。以 Intel 的 80核處理器[25]為例，其應用高效能的晶片內網路連線，作為計算單元間交換資料的
平台的方式，目前成為多核心平台之晶片內通訊的典範架構，如圖二所示。 
               
 
 
 
 
 
 
         圖一：晶片內通訊的演進趨勢圖                        圖二、Intel 80核心處理器晶片與晶片內網路通訊架構[25] 
 
 
然而隨著晶片需整合的系統越來越多，效能往往受限於電晶體數量以及連線或封裝上的頻寬限制。同時隨著半導體技術發展至 45nm
以下，銅導線線寬縮小所造成的阻抗增加，使得訊號延遲效應更明顯[28]，故利用製程縮小(scale down)來降低系統尺寸下界(form factor)
變得更加困難。目前三維積體電路(3D IC)的封裝技術發展被視為是解決傳統二維積體電路限制的方法[1]-[7]，而在 Through Silicon Via 
(TSV) 技術出現後，3D IC 更成為半導體產業下一步主力開發的技術[8]-[13]。隨著 TSV-3D IC 的製程日漸發展成熟，傳統的二維拓墣晶
片內網路也出現了改變的契機，帶起了三維晶片內網路的研究[54]-[60]。系統微小化下之晶片內網路演進趨勢可以圖三表示之。 
 3 
 
(III)三維晶片內網路之設計挑戰 
三維積體電路雖然帶來以上好處，但目前技術上仍存在許多挑戰。目前主要的挑戰在於溫度問題、成本問題、測試問題、異質整合問題
等。而對於以晶片內網路為連線手段之系統而言，路由器所造成之功耗將會大幅增加系統溫度，使得溫度議題成為晶片內網路在三維積體電
路下之主要挑戰[60]。 
對過去二維積體電路系統而言，主要注重的是低功率議題而非溫度。然而隨著製程下降，晶片體積縮小，需整合的系統卻越來越多的情
況下，開始有人注重功率密度(power density)的問題 [18][19][20][74]。而對整體系統而言，晶片內網路將在佈局時造成計算、儲存單元
間的溫度互動。另外[60]中的分析顯示出，晶片內網路之熱影響並不亞於計算單元。以麻省理工學院之Raw CMP [33]為例子，圖五為其在不
同工作量(workload)下溫度分析結果。我們可以發現其中網路所造成的溫度跟處理器所造成的溫度幾乎為相同數量級，換句話說，負責運算
的處理器和負責通訊的網路皆是造成晶片溫度上升的主要來源。故晶片內網路所造成的溫度是不可忽視的。 
 
圖五：MIT之Raw CMP溫度特性分析[60] 
 
當晶片內網路建置在三維積體電路環境時，如圖六所示，更將產生新的問題，使得三維晶片內網路之溫度議題更加重要[23][24]。三維
積體電路在相同面積下將堆疊數倍的晶粒，使得同樣面積卻有數倍的系統以及通訊網路電路，造成整體功率密度急遽增加。另外，由於每一
個矽層(silicon layer)距離散熱片(heat sink)的散熱路徑長度都不同，使得距離越遠的矽層將因為熱流密度隨堆疊數線性上升而較難散熱。
各矽層不同的散熱能力形成異質散熱環境，成為設計者新的挑戰。 
 
3D IC Layer
Package
Print Circuit Board
3D IC Layer
3D IC Layer
Heat Sink
3D IC Layer
3D IC Layer
3D IC Layer
3D IC Layer
主要散熱路
徑拉長
次要散熱路
徑
功率密度在
垂直方向疊加內部高溫
難以散溢
 
圖六：三維積體電路之散熱示意 
 
因此在三維運算平台的環境中，晶片內網路系統將常常操作在接近溫度極限(thermal limit)，將使得本來就嚴重的溫度問題更加惡化。
當系統的溫度升高，將會產生以下影響，成為電路設計上的挑戰[21][22]： 
 功率與能量消耗：電晶體漏電流將隨著溫度增加而指數上升，且在越先進製程將產生更大的漏電流，造成功率逸散問題，如圖七(a)所示。 
 效能降低：溫度每上升10°C將造成連線之傳遞延遲增加約5%，同樣在越先進製程此問題將更加嚴重，如圖七(b)所示。 
 可靠性：隨著溫度升高，所伴隨的電磁效應、電介質崩潰、熱循環等問題，都將使得晶片可靠性下降，甚至晶片損毀。 
 系統成本：系統溫度越高，所需花費的冷卻技術與封裝成本增加。 
 5 
 
distribution
temp.
distribution
temp.
Thermal limit
(a) (b)
Thermal limit
Worst Case Design
Temperature Variation 
Minimization Design
High temp.
Low temp.
High temp.
Low temp.
 
圖八：(a)針對溫度處理之最壞情況設計與(b)溫度效能共同考量之溫度變異最小化設計 
 
對於溫度變異最小化設計而言，系統效能和溫度須同時兼顧，因此必須完整考量整個系統，針對各個層級提出對應方案，這點也是目前
國際團隊較缺乏的部份。因此本子計畫將本於「溫度變異最小化設計」(TVM)之概念，提出完整對應各層級設計之溫度控管機制。 
本計畫研究之分層 
本計畫將基於上述所提之溫度變異最小化(TVM)之概念，從各個設計層級探討如何降低晶片內網路的峰值溫度以及溫度變異數。我們
將適於晶片內網路之溫度控管機制以 ISO 七層的網路層方式整理，如圖九所示，以達到更完善之溫度控管機制。本計劃研究範疇包含以
下四層：會議層(Session Layer)、轉換層(Transport Layer)、網路層(Network Layer)、資料鏈結層(Data Link Layer)。本子計畫將
把此四層技術做垂直整合，以建構具有整合型完善溫度處理機制的三維晶片內網路系統。藉由我們在各層的溫度控管，可以避免在僅以
偏物理層處理時所造成的過度效能限制，以及僅以偏軟體層處理時的可能存在無法即時處理溫度的工作量。 
Physical Layer
Data Link Layer
Network Layer
Transport Layer
Session Layer
Presentation Layer
Application Layer
Physical Level
Architecture  Level
Software Level
Software Thermal Management
Signal Data Encoding
Traffic Control, Routing Algorithm
IP Mapping and Placement
 
圖九：本計畫研究目標：具溫度感知三維晶片內網路系統架構層 
 
本計畫各層對應之研究技術議題如圖十所示，詳細的研究方法將會在研究方法與進行步驟章節中做介紹。我們將探討以下研究主軸： 
 模擬驗證平台技術 → A、精確的架構層級晶片內網路模擬器與功率/溫度模型以驗證演算法架構 
為了探索溫度感知設計，我們需要建立一個包含功率/溫度模型的晶片內網路模擬器，提供各種晶片內網路的評估指標。 
 會議層(Session Layer)技術 → Ｂ、動態溫度管理機制 
會議層負責管理裝置之間的對話與協調，並在裝置間建立連線。此層級將負責工作量至各處理器或矽智財之分配與協調，如何善用處理
器或矽智財以及晶片內網路之硬體資源，並往上支援軟體層之作業系統，將是此層級之主要挑戰。 
 7 
 
本實驗室過去數年已致力於晶片內通訊傳輸技術研究，並在晶片內網路議題上頗有斬獲，相關研究成果已發表為期刊及會議論文
[66]-[68]。對於三維積體電路所帶來的衝擊，我們期望結合本實驗室既往在晶片內通訊傳輸以及晶片內網路方面的設計經驗，進而深入探討
前瞻性的三維晶片內網路的可能性與挑戰。 
基於之前實驗室之研究能量，本計畫預計探討三維晶片內網路中的溫度議題，提出「具溫度感知三維晶片內網路之演算法與架構」為解決方
法，提供三維積體電路系統下之必要技術。以下將詳加介紹本子計畫之研究方法與進行步驟。 
 
 
三、文獻探討 
以下將介紹幾個國際團隊在相關領域之研究。我們將參考三維晶片內網路之效能分析研究與架構設計，以其發揮三維晶片內網路之效能
長處。再來將參考溫度控管技術之相關研究，以實現溫度變異最小化之研究目標。本報告只針對與研究成果相關之文獻探討。 
 
(I) 羅徹斯特大學(University of Rochester)之三維晶片內網路拓蹼研究[54] 
在美國羅徹斯特大學研究中提出一個評估三維晶片內網路零負載延遲(zero-load latency)效能的精確模型，針對網路拓蹼對網路效能之
影響分析。利用此模型分析三維晶片內網路系統與二維晶片內網路系統延遲(latency)與功率(power)消耗之評量比較。並且對於2D IC-2D 
NoC、2D IC-3D NoC、3D IC-2D NoC及3D IC-3D NoC之不同製程技術與晶片內網路系統架構組合(如圖十二所示)，透過零負載延遲模型綜合評
比，三維晶片內網路拓蹼比起二維晶片內網路拓蹼在延遲(latency)及功率(power)消耗上分別改善40%及62%，如圖十三所示。 
 
圖十二：(a)2D IC-2D NoC (b)2D IC-3D NoC (c)3D IC-2D NoC (d)3D IC-3D NoC [54] 
 
圖十三：不同網路拓蹼之零負載延遲 [54] 
 
(II) 華盛頓州立大學(Washington State University)之三維晶片內網路效能評估研究[55] 
    由於3D IC比起傳統IC了擁有更高的封裝整合密度,因此透過三維晶片內網路系統的架構,可以整合更多的功能單元(function block)到單
一晶片上。 
    美國華盛頓州立大學為了證實三維晶片內網路系統比起二維晶片內網路系統之性能優越,對三維晶片內網路系統的效能提出了評估方法
及指標。 
 9 
 
路散熱不均的缺點，把功率消耗嚴重之元件放置在離散熱器最近的階層上，以達到降低晶片溫度的目標。多階層晶片內網路路由器(如圖
十七所示)比起傳統三維路由器在功率消耗及延遲上分別改善了42%及51%。  
 
(a) (b)
 
(c)
 
圖十六：(a)二維基本路由器架構，(b)三維基本路由器架構，(c)多階層路由器架構 [58] 
 
 
圖十七：多階層晶片內網路路由器架構(MIRA) [58] 
 
(IV) 普林斯頓大學(Princeton University)對具溫度感知晶片內網路研究[60] 
[60]中針對傳統二維晶片內網路之溫度議題有相當完整的探討。其以MIT Raw CMP為例來分析溫度，點出了晶片內網路存在之功率密度與
溫度問題。另外並有以下討論： 
a. 提出網路溫度模擬環境 Sirius 
其中包含網路模型[61]、功率模型、溫度模型、時間驅動模擬器(timing-driven simulator)，提供一個架構層級模擬器來研究晶片內網
路之效能、功耗以及溫度分析。 
b. 提出溫度放牧(Thermal Herd)技術 
透過交通壓制(traffic throttling)的技術，Thermal Herd可以在溫度過高時透過控制交通量來降低晶片內網路之溫度，從而影響整個
系統之溫度。並且佐以繞線演算法來達到網路內之交通平衡，以避免過多交通壓製所造成的效能損失。 
c. 基於溫度關係之擺置(thermal-correlation based placement) 
前述之繞線演算法可平衡網路內之溫度，而此處則利用工作量遷移(workload  migration)來平衡處理器間之溫度。其考量了當工作
量之間存在不同大小之相關性時 (如圖二十所示)，工作量擺放之不同位置所會造成之不同效能。 
 
圖二十：基於溫度關係之擺置(thermal-correlation based placement) [60] 
 
四、研究方法 
解決三維積體電路中熱場分布不均以及熱流傳遞障礙是使晶片系統高效運行不可避免的問題，如何使三維積體電路之溫度均一化，或是預
測突發性熱點發生的位置甚至並能夠避免突發性熱點產生，則是本子計畫要發展的重點。因此開發具溫度感知的晶片內通訊網路平台所需
要的技術，在各個層級上支援溫度控管，是主要的工作項目。以下針對三維晶片內網路之溫度議題做更詳細的探討，並說明預期執行的研
究方法細節。 
 
 11 
 
B. 三維晶片內網路效能/功率/溫度模擬器之研究方向 
 a. 加入三維積體電路之精確物理行為模型 
根據子計畫三所建立之 TSV SERDES 傳輸特性，我們可以建立更精確的模型，其中包含穩態熱傳分析，使用現有熱點分析模型並比較其
結果，促使整體晶片系統在穩態時將整體平均工作溫度降低。而功率模型中也應考慮 TSV 的功率消耗，甚至是未來可能加入的熱傳通道
(Heat transfer path)，包括熱穿孔連結(Thermal TSV)以及熱微通道(Thermal micro-channel)的熱物理行為。這邊可從子計畫五取得相關資料。
同時三維晶片架構下，不同層晶片之間造成的額外耦合電容，以及 TSV 和其他連線間的耦合電容，也會是擴張至三維晶片內網路後，提
昇功率模型精確度的方向之一。 
三維晶片由於多層晶片疊加，故其溫度模型遠比二維晶片複雜；因此溫度模型的擴張亦是研究重點之一。而三維晶片的 TSV 在晶片平面
圖中，佔有一定的面積，建構溫度模型時，勢必考慮 TSV 的影響。此處亦會和子計畫五合作，取得相關資料。 
 
 
 
b. 即時熱源分析暫態模擬 
晶片內網路的封包在時間與空間上分佈，應考慮處理單元(Processing Element)的資料特性。而封包注入率(Packet Injection Rate，PIR)和處
理單元的工作量息息相關。此即時熱點預測(Real-time thermal prediction)模式及方法相關研究則是本計畫領先其他研究單位提出的方法。
本項目主要應用更高階的熱流模擬模組搭配晶片內網路真實運作模式，將實際處理單元的工作，對應到網路上的封包分佈或注入率。同時，
模擬器的功率消耗和溫度模型，是採用更符合實際晶片工作情形的暫態熱分析，即時模擬出熱點分布並改善由於短時間的熱衝擊(Thermal 
impact)造成對晶片系統不可回復性的影響。這部份會與其他子計畫合作，並使用有限元素熱分析方法監控並探討晶片內網路封包分佈與
熱分部及熱堆積間的關係，進而應用於創新的暫態晶片熱源分析系統。 
 
c. 模擬器加速 
模擬器的模擬速度也是重要的研究議題，快速的模擬能加快整個設計流程。在溫度模擬過程，大量運用到偏微分方程式的傅立葉定律，計
算各區塊的溫度值。而在求解偏微分方程式時，常用方法是有限元素法(Finite Element Method，FEM)。我們將參考文獻[90]，利用 NVIDIA 
G200 GPU(Graphics Processing Unit)來大幅加速 FEM 的運算時間；和 Intel Core 2 Duo(2.66GHz)單核心運算相比，GPU 加 CPU 混和運算加
速約有 27 倍。 
  
(II) 動態溫度管理(Dynamic Thermal Management)機制 
對於實際系統而言，軟體層級的作業系統之資源分配方式，勢必影響網路上的交通量與封包特性[91][92]，連帶影響溫度表現。為了使晶
片內網路之溫度感知架構能與處理器甚至軟體順利結合，我們尚需要能往上支援軟體的技術以完成整合。如圖二十二所示，我們計畫開發
軟體層級演算法，使得作業系統在分配硬體資源時不單只看處理器，連通訊網路也一併考量，以達成更妥善之資源分配。以下將介紹既有
之軟體層級溫度管理機制，並提出本計劃所欲執行之演算法特性。 
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
uP uP uP
3D Plateform Operating System
Application 
workload
Temperature
Utilization 
Processors 
information
Temperature
Traffic information 
Network 
information
Workload allocation, migration and scheduling 
based on information from Processors and 
Network
 
 
圖二十二：處理器，晶片內通訊網路與作業系統關係示意圖 
隨著電晶體密度的增加以及冷卻技術的瓶頸限制，溫度控制對於未來的微處理器是更加重要的技術[85]。具溫度感知之作業系統
(thermal-aware operating system)就是基於此而發展，其利用動態溫度管理機制達到妥善分配系統資源，避免局部熱點的發生。此技術近來
被用於高效能微處理器或是晶片內多處理器，我們期望能延伸此一概念並結合三維積體電路之環境與應用考量，從軟體層面來搭配其他硬
體溫度感知技術，以達到最有效率之系統溫度控制。 
 
A. 相關研究  
 13 
 
間內的溫度變化值。透過此溫度資訊，我們可驗證本子計畫所開發的熱感知相關之演算法的正確性。實驗結果顯示，本模擬平台與商業熱
模擬軟體(CFD-RC)的結果誤差在±5°K內。透過此平台的開發，未來也可開放給欲從事三維積體電路研發的工業界與學術界使用。 
          
圖二十四、效能與熱感知三維晶片內網路開發平台運作示意圖 
 
 
(II) 垂直交通節流機制 
本計畫針對 3DNOC 的散熱分布特性，提出一個能快速達到降溫效果的交通節流機制，稱之為垂直交通節流機制(Vertical Throttling)，透過
此項機制能把過熱的部分達到快速的降溫效果，使得快速回到可操作溫度，增加整體系統效能。由下圖二十七可看出，由於 3DNOC 的散
熱方向為向下，所以通常上層的溫度會高於下層，而透過此機制，在垂直軸上任一點過熱，則能提供一條快速的散熱通道，達到快速降溫
的效果。 
 
圖二十七：垂直交通節流機制 
 
(III) 可適性路由演算法 
本計畫透過垂直交通節流機制(Vertical Throttling)進行快速降溫，在此機制下為使系統效能之衝擊降至最低，本計畫提出透過結合網路交
通資訊以及節流資訊為主之可適性路由演算法(Performance- and Throttling- Aware Adaptive Routing，TTAR)。透過此演算法，可增加水平
面上的可繞度，進而減少因為高溫而被節流後所造成的效能衝擊，在與傳統透過單一垂直繞線演算法(downward routing)相比可提升約 8% 
~ 680%的效能。下圖二十八(a)為傳統 downward routing 的示意圖；圖二十八(b)為 TTAR 的示意圖。透過增加水平繞線的技術，可是網路
交通流量更為平均。 
 15 
 
 
(II)  垂直交通節流機制 [94][101] 
此計畫提出的垂直交通節流機制，提供一個能快速達到降溫效果的交通節流機制，透過此散熱通道達到快速的降溫效果，使得快速回到可
操作溫度，增加整體系統效能。由圖三十可看出，由於 3DNOC 的散熱方向為向下，所以通常上層的溫度會高於下層，透過此機制，若在
垂直軸上任一點過熱，則能提供一條快速的散熱通道，達快速降溫的效果，如圖三十一所示。 
 
圖三十、3D NOC 之散熱方向 
 
 
 
圖三十一、啟動垂直交通節流機制示意 
 
 
(III) 可適性路由演算法 [96] 
 本計畫透過垂直交通節流機制(Vertical Throttling)進行快速降溫，在此機制下為使系統效能之衝擊降至最低，本計畫提出透過結合網路交
通資訊以及節流資訊為主之可適性路由演算法(Performance- and Throttling- Aware Adaptive Routing，TTAR)。透過此演算法，可增加水平
面上的可繞度，進而減少因為高溫而被節流後所造成的效能衝擊，在與傳統透過單一垂直繞線演算法(downward routing)相比可提升約 8% 
~ 680%的效能，如圖三十二所示。 
 
圖三十二、TTAR 與單一垂直繞線演算法表現之比較 
 
 17 
 
[19] J. Donald and M. Martonosi, “Techniques for Multicore Thermal Management: Classification and New Exploration,” International Symposium on 
Computer Architecture, pp.78-88, 2006. 
[20] D. Brooks and M. Martonosi, “Dynamic thermal management for high-performance microprocessors,” in Proceedings of International Symposium 
on High-Performance Computer Architecture, pp. 171–182, Jan. 2001. 
[21] Changyun Zhu, Zhenyu Gu, Li Shang, Robert P. Dick, and Russ Joseph, “Three-Dimensional Chip-Multiprocessor Run-Time Thermal 
Management,” IEEE Transaction on Computer Aided Design of Integrated Circuits and Systems, vol. 27, no. 8, pp. 1479-1492, Aug. 2008. 
[22] Sheng Xu, Ibis Benito and Wayne Burleson,“Thermal Impacts on NoC Interconnects,” NOCS, pp.220-220, 2007 
[23] Chong Sun, Li Shang, and Robert P. Dick, “Three Dimensional Multiprocessor System-on-Chip Thermal Optimization,” ISSS, pp. 117 - 122, Oct. 
2007. 
[24] K. Puttaswamyy, and G. H. Lohz, “Thermal Herding: Microarchitecture Techniques for Controlling Hotspots in High-Performance 3D-Integrated 
Processors,” IEEE International Symposium on High Performance Computer Architecture, pp. 193-204, 2007  
[25] S. Vangal et al., “An 80-tile 1.28 TFLOPS networks-on-chip in 65 nm CMOS,” in Proceedings of International Solid-State Circuits Conference, pp. 
98–100, Feb. 2007. 
[26] S. Gunther, F. Binns, D. M. Carmean, and J. C. Hall. “Managing the impact of increasing microprocessor power consumption,” in Intel Technology 
Journal, Q1 2001. 
[27] W. Huang, J. Renau, S.-M. Yoo, and J. Torellas. “A framework for dynamic energy efficiency and temperature management,” in Proceedings of the 
33rd Annual IEEE/ACM International Symposium on Microarchitecture, pp. 202–13, Dec. 2000. 
[28] S. Bothra, B. Rogers, M. Kellam, C.M. Osburn, "Analysis of the effects of scaling on interconnect delay in ULSI circuits," IEEE Tran. on Electron 
Devices, vol.40, no.3, pp.591-597, Mar 1993. 
[29] D. Bertozzi, L. Benini, "Xpipes: a network-on-chip architecture for gigascale systems-on-chip," Circuits and Systems Magazine, IEEE , vol.4, no.2, 
pp. 18-31, 2004. 
[30] C.A. Zeferino, M.E. Kreutz, L. Carro, A.A. Susin, "A study on communication issues for systems-on-chip," in Proceedings of 15th Symposium on 
Integrated Circuits and Systems Design, pp. 121-126, 2002. 
[31] R. Thid, I. Sander, A. Jantsch, "Flexible Bus and NoC Performance Analysis with Configurable Synthetic Workloads," 9th EUROMICRO 
Conference on Digital System Design: Architectures, Methods and Tools, pp.681-688, 2006. 
[32] J. Joyner, P. Zarkesh-Ha, and J. Meindl, “A stochastic global net-length distribution for a three-dimensional system-on-chip (3D-SoC),” in 
Proceedings of 14th Annual IEEE International ASIC/SOC Conference, Sept. 2001. 
[33] M. B. Taylor et al., “Evaluation of the Raw microprocessor: An exposed-wire-delay architecture for ILP and streams,” in Proceedings of 
International Symposium Computer Architecture, pp. 2-13, June 2004. 
[34] Se-Joong Lee, et al, “An 800MHz Stat-Connected On-Chip Network for Application to Systems on a chip,”ISSCC Digest of Technical Papers, pp. 
468-469, 2003. 
[35] Shinji Kimura, et al, “An On-Chip High Speed Serial Communication Method Based on Independent Ring Oscillators,” ISSCC Digest of 
Technical Papers, pp. 390-391, 2003. 
[36] “IBM On-chip CoreConnect Bus Architecture White Paper.” http://www-306.ibm.com/chips/products/core- connect/index.html. 
[37] “ARM Advanced Microcontroller Bus Architecture (AMBA) specification rev 2.0. ”http://www.arm.com/products/solutions/AMBA_Spec.html. 
[38] D. Sylvester and K. Keutzer, “A Global Wiring Paradigm for Deep Submicron Design,” IEEE Transaction on CAD/ICAS, vol. 19, no. 2, pp. 
242-252, 2000. 
[39] J.A. Davis, et al, “Interconnect Limits on Gigascale Integration (GSI) in the 21st Century,” in Proceeding of the IEEE, vol. 89, no. 3, pp. 305-324, 
2001. 
[40] Ron Ho, et al, “The Future of Wires,” in Proceedings of the IEEE, vol. 89, no. 4, pp. 490-504, 2001. 
[41] K. Lahiri, et al, “Communication Architecture Tuners: a methodology for the design of high performance communication architectures for 
system-on-chips,” in Proceedings of Design Automation Conference, pp. 513-518, 2000. 
[42] K. Lahiri, et al, “Design of High-Performance System-on-Chips using Communication Architecture Tuners,”IEEE Transaction on CAD/ICAS, vol. 
23, no. 5, pp. 620-636, 2004. 
[43] K. Lahiri, et al, “Efficient Exploration of the SoC communication Architecture Design Space,” in Proceedings of International Conference on 
Computer Aided Design, pp. 424-430, 2000. 
[44] K. Lahiri, et al, “Design Space Exploration for Optimizing On-Chip Communication Architectures,” IEEE Transaction on CAD/ICAS, vol. 23, no. 
6, pp. 952-961, 2004. 
[45] Kangmin Lee, et al, “A 51mw 1.6GHz On-Chip Network for Low-Power Heterogeneous SoC Platform,”ISSCC Digest of Technical Papers, pp. 
152-153, 2004. 
[46] J. Duato, S. Yalamanchili, and L. Ni, “Interconnection Networks: An Engineering Approach,” IEEE CS Press, 1997. 
[47] M. Sgroi, et al, “Addressing the system-on-a-chip interconnect woes through communication-based design,”in Proceedings of Design Automation 
Conference, pp. 667-672, 2001. 
[48] Michael Bedford Taylor, et al, “The Raw Microprocessor: A computational fabric for software circuits and general-purpose programs,” IEEE 
MICRO, vol. 22, no. 2, pp. 2-13, 2002. 
[49] X. Zhu and S. Malik “A Hierarchical Modeling Framework for On-Chip Communication Architectures,”IEEE International Conference on 
Computer Aided Design, pp. 663-670, 2002. 
[50] K.Lahiri, et al, “Performance analysis of systems with multi-channel communication,” in Proceedings of International Conference on VLSI Design, 
 19 
 
Networks-on-Chip Architecture," in Proceedings of ICCD 2004, Oct. 2004. 
[80] Greg Smith, Larry Smith, Sharath Hosali, and Sitaram Arkalgud, “Yield Considerations in the Choice of 3D Technology,” IEEE ISSM, pp. 1-3, 
2007. 
[81] S. Vangal, A. Singh, J. Howard, S. Dighe, N. Borkar, and A. Alvandpour, "A 5.1GHz 0.34mm2 Router for Network-on-Chip Applications,“ in 
Proceedings of IEEE Symposyum on VLSI Circuits (SOVC), pp. 42-43, June 2007. 
[82] Partha Pratim Pande, Amlan Ganguly, Brett Feero, Benjamin Belzer, and Cristian Grecu, "Design of Low power & Reliable Networks on Chip 
through joint crosstalk avoidance and forward error correction coding," IEEE International Symposium on Defect and Fault-Tolerance in VLSI 
Systems, pp. 466-476, 2006. 
[83] J. Upadhyay, et al., "A Traffic -Balanced Adaptive Wormhole Routing Scheme for Two-Dimensional Meshes," in IEEE Transactions on Computers, 
vol. 46, no. 2, pp. 190-197, Feb. 1997. 
[84] M. Palesi, G. Longo, S. Signorino, R. Holsmark, S. Kumar, and V. Catania, "Design of Bandwidth Aware and Congestion Avoiding Efficient 
Routing Algorithms for Networks-on-Chip Platforms," in Second ACM/IEEE International Symposium on Networks-on-Chip (NOCS 2008), pp. 
97-106, 2008 .   
[85] Y. Li et al., “CMP design space exploration subject to physical constraints,” International Symposium on High-Performance Computer 
Architecture, pp. 17–28, Feb. 2006. 
[86] S. Heo, K. Barr, and K. Asanovic, “Reducing power density through activity migration,” in Proceedings of International Symposium Low Power 
Electron. Des., pp. 217–222, Aug. 2003. 
[87] M. D. Powell, M. Gomaa, and T. N. Vijaykumar, “Heat-and-run: Leveraging SMT and CMP to manage power density through the operating 
system,” in Proceedings of 11th international conference on Architectural support for programming languages and operating systems, pp. 260 – 
270, 2004. 
[88] A. Kumar et al., “HybDTM: A coordinated hardware–software approach for dynamic thermal management,” in Proceedings of Design Automation 
Conference, pp. 548–553, Jul. 2006. 
[89] J. Donald and M. Martonosi, “Techniques for multicore thermal management: Classification and new exploration,” in Proceedings of International 
Symposium Computer Architecture, pp. 78–88, Jun. 2006. 
[90] Dominik Goumlddeke, Robert Strzodka, and Stefan Turek, "Performance and accuracy of hardware-oriented native-, emulated- and 
mixed-precision solvers in FEM simulations," International Journal of Parallel, Emergent and Distributed Systems, vol. 22, pp. 221 - 256, Jan. 
2007. 
[91] P. Chaparro, J. Gonzalez, and A. Gonzalez, “Thermal-aware clustered microarchitectures,” ICCD, pp.48-53 , 2004.  
[92] C. Lim, W. Daasch, and G. Cai, “A thermal-aware superscalar microprocessor, ” International Symposium on Quality Electronic Design, pp. 
517-522, 2002. 
 
 已發表之論文 
[93] (Best Paper) Kai-Yuan Jheng, Chih-Hao Chao, Hao-Yu Wang, and An-Yeu Wu, "Traffic-thermal mutual-coupling co-simulation 
platform for three-dimensional Network-on-Chip," in Proc. int. Sym. VLSI Design Automation and Test (VLSI-DAT), pp.135-138, 
April 2010. 
[94] Chih-Hao Chao, Kai-Yuan Jheng, Hao-Yu Wang, Jia-Cheng Wu, and An-Yeu Wu, "Traffic- and Thermal-Aware Run-Time Thermal 
Management Scheme for 3D NoC Systems," in Proc. ACM/IEEE int. Sym. Networks-on-Chip (NOCS), pp.223-230, May 2010. 
[95] Hao-Yu Wang, Chih-Hao Chao, Tzu-Chu Yin and An-Yeu Wu, " Buffer Depth Allocation for Thermal-Aware," in Proc. 2010 VLSI 
Design/CAD Symposium, Kaohsiung, Taiwan, Aug. 2010. 
[96] Shu-Yen Lin, Tzu-Chu Yin, Hao-Yu Wang and An-Yeu Wu, "Traffic-and Thermal-Aware Routing for Throttled Three-Dimensional 
Network-on-Chip Systems,” in Proc. IEEE Int. Symp. VLSI Design, Automation, and Test (VLSI-DAT-2011), pp. 320-323 ,April 
2011. 
[97] Kun-Chih Chen, Shu-Yen Lin, Wen-Chung Shen and An-Yeu Wu, "A scalable built-in self-recovery (BISR) VLSI architecture and 
design methodology for 2D-mesh based on-chip networks." in Design Automation for Embedded Systems, vol. 15, no.2, pp. 111–132, 
April 2011. 
[98] (Best Paper) Tzu-Chu Yin, Chih-Hao Chao, Hui-Shun Hung,and An-Yeu Wu, " Design of Transport Layer Assisted Routing for 
Thermal-Aware 3D Network-on-Chip," in Proc. 2011 VLSI Design/CAD Symposium, Taiwan, Aug. 2011. 
[99] Chih-Hao Chao, Tzu-Chu Yin, Shu-Yen Lin, and An-Yeu Wu, “Transport Layer Assisted Routing for Non-Stationary Irregular 
Mesh of Thermal-Aware 3D Network-on-Chip Systems,” in IEEE International SOC Conference,Sept. 2011. 
 
 學生學位論文 
[100] Jia-Cheng Wu, Thermal Management Schemes for 3D Network-on-Chip, Master thesis of Natioanl Taiwan University, June 2009. 
[101] Hao-Yu Wang, Resource Allocation and Adaptive Routing Algorithm for Thermal-Aware Three-Dimenesional Network-on-Chip, Master thesis 
of Natioanl Taiwan University, June 2010. 
[102] Tzu-Chu Yin, Transport-layer Assisted Routing Algorithm and Architectures for Thermal-Aware 3D NoC, Master thesis of Natioanl Taiwan 
University, June 2011. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/12/16
國科會補助計畫
計畫名稱: 子計畫二：熱感知三維晶片內網路之演算法與架構設計(2/2)
計畫主持人: 吳安宇
計畫編號: 99-2220-E-002-022- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
學術： 
1.在溫度感知技術中，提出了效能與溫度協同設計的相關演算法，並已發表於
本年度 VLSI-DAT、SOCC、VLSI-CAD 等國內外知名研討會。 
2.在三維積體電路可靠度設計方面，提出以環為主的自我測試與修復技術，並
已發表於 Design Automation on Embedded System。 
 
社會： 
三維積體電路是前瞻的先進技術，可以大幅縮短晶片上的通訊時間，增進系統
晶片效能，是目前積體電路發展的主流方向。本計畫對於社會面上的正向助益
如下： 
1.透過三維系統晶片之熱感知演算法的提出，有助於晶片封裝成本的降低，可
幫助積體電路產業升級。 
2.台灣產業在積體電路的製造與封裝技術上領先全球，本計畫在進行過程中，
也培育了解三維積體電路此一先進技術的高科技人才。產業界可透過本計畫之
研發成果了解有關熱感知三維積體電路之設計參考，並可開始投入人力參與研
發與產出，因而降低失業率。學術界可透過本計畫之成果持續對於三維積體電
路之研究議題研發，並將其產出結合產業界之實作能量必能使臺灣在全球晶片
設計與創新領域中佔有不可抹滅的一席之地。 
 
經濟： 
1.晶片製造與封裝成本一直是晶片製造商的獲利關鍵。由於三維晶片的堆疊技
術，造成系統溫度三熱不易的問題。為增加散熱能力，過大的散熱裝置造成額
外的封裝成本。透過本計畫所提之即時溫控管理機制、熱感知繞線演算法以及
溫度-交通耦合三維晶片模擬器，可幫助晶片開發商於系統晶片之設計早期，即
減少不必要之封裝成本資源的使用，可有效使三維堆疊晶片之製造成本降低。
2.隨著摩爾定律的持續推進，對於微電子系統的需求越趨複雜。一些新興應用
例如 3D 影像處理、醫療影像處理等皆需要龐大且複雜的資料運算與交換，傳統
二維晶片已面臨成本難以降低、連線複雜度提高等缺點，透過本計畫的研發成
果可有效降低傳統二維晶片所面臨的挑戰並大幅提升整體系統效能。本計畫亦
提供產業界有關異質三維積體電路之設計參考，讓臺灣持續維持其晶片設計之
全球領先地位。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
