1. 빠른 CPU를 위한 설계 기법
    - 클럭
        - 클럭 속도 : 헤르츠 단위
    - 코어와 멀티코어
        - CPU 명령어를 실행하는 부품
        - CPU는 코어들의 집합
        - 코어가 여러 개 포함하는 있는 cpu를 멀티코어라고 함
        - CPU 연산 속도는 코어 수에 비례하지 않음
    - 스레드와 멀티스레드
        - 스레드
            - 하드웨어적 스레드
                - CPU에서 사용되는 스레드
                - 하나의 코어가 동시에 처리하는 명령어 단위
                - 논리 프로세서
            - 소프트웨어 스레드 : 프로그램에 사용되는 스레드
                - 하나의 프로그램에서 독립적으로 실행되는 단위
            - 멀티스레드 프로세서 & 멀티스레드 CPU
                - 하나의 코어로 여러 명령어를 동시에 처리하는 cpu
            - 멀티스레드 프로세서
                - 하나의 코어로 여러 개의 명령어를 동시에 실행할 수 있는 cpu
            - 멀티코어 프로세서
                - 명령어를 실행하는 하드웨어 부품이 cpu 안에 두 개 이상 있는 cpu
2. 명령어 병렬 처리 기법
    - 종류
        - 명령어 파이프라이닝
            - 명령어 파이프라인에 넣고 동시에 처리하는 기법
            - 인출, 해석, 실행, 저장을 동시에 처리
            - 파이프라인 위험(pipeline hazard)
                - 특정 상황에서 성능 향상에 실패하는 경우 발생
                - 데이터 위험
                    - 명령어 간 **데이터 의존성**에 의해 발생
                    - 데이터 의존적인 두 명령어를 무작정 동시에 실행하려고 하면 파이프라인이 제대로 작동하지 않는 것
                - 제어 위험(control hazard)
                    - 분기 등으로 인한 **프로그램 카운터의 갑작스러운 변화**에 의해 발생
                    - 프로그램 카운터는 현재 실행 중인 명령어의 다음 주소로 갱신되는데, 프로그램 실행 흐름이 바뀌어 명령어가 실행되면서 프로그램 카운터에 갑작스러운 변화 발생 시 명령어 파이프라인에 미리 가지고 있던 명령어는 무쓸모
                    - 위를 위해 사용하는 기술 중 하나가 분기 예측(branch prediction) ⇒ 프로그램이 어디로 분기할 지 미리 예측한 후 그 주소를 인출하는 기술
                - 구조적 위험
                    - 명령어들을 겹쳐 실행하는 과정에서 서로 다른 명령어가 동시에 ALU, 레지스터 등과 같은 CPU 부품을 사용하려고 할 때 발생
                    - 자원 위험(resource hazard)
        - 슈퍼스칼라
            - CPU 내부에 여러 개의 명령어 파이프라인을 포함한 구조
            - 파이프라인 위험 등의 예상치 모한 문제가 있어 실제 파이프라인 개수에 비례해 빨라지지 않음
        - 비순차적 명렁어 처리
            - Out-of-order execution
            - 명령어 중 순서와 상관없이 실행해도 되는 명령어들을 먼저 실행해 명령어 파이프라인이 멈추는 것을 방지하는 기법
            - 이를 가능하게하는 CPU는 명령어들이 어떤 명령어와 데이터 의존성을 가지고 있는지, 순서를 바꿔 실행할 수 있는 명령어에는 어떤 것들이 있는지 판단할 수 있어야함
3. CISC 와 RISC
    - 명령어 집합(instruction set, instruction set architecture)
        - CPU가 이해할 수 있는 명령어들의 모음
        - 소스 코드로 만들어진 같은 프로그램이더라도 ISA가 다르면 CPU가 이해할 수 있는 명령어도, 어셈블리어도 달라짐
        - CPU 언어임과 동시에 CPU를 비롯한 하드웨어가 소프트웨어를 어떻게 이해할지에 대한 약속
    - CISC
        - Complex Instruction Set Computer
        - 복잡하고 다양한 명령어들을 활용하는 CPU 설계 방식
        - 가변 길이 명령어 활용 ⇒ 메모리를 최대한 아끼며 개발 가능
        - 활용하는 명령어가 복잡하고 다양해 명령어의 크기와 실행되기까지의 시간이 일정하지 않음
        - 정리 ⇒ 복잡하고 다양한 기능을 제공하기 때문에 적은 수의 명령으로 프로그램을 동작시키고 메모리를 절약할 수 있지만, 명령어의 규격화가 어려워 파이프라이닝이 어려움
    - RISC
        - Reduced Instruction Set Computer
        - 적은 명령어 종류 | 규격화된 명령어 | 1클럭 내외로 실행되는 명령어 지향 ⇒ 고정 길이 명령어 활용
        - 메모리에 직접 접근하는 명령어를 load,store 두 개로 제한할 만큼 메모리 접근을 단순화하고 최소화 추구
        - 메모리 접근을 단순화, 최소화하는 대신 레지스터를 적극적으로 활용 ⇒ CISC보다 레지스터를 이용하는 연산이 많고, 일반적인 경우보다 범용 레지스터 개수도 더 많음
        - 파이프라이닝이 용이함