#  Automatizaci贸n de Compilado Y Simulaci贸n (VHDL/Verilog)
El presente repositorio contiene las plantillas para automatizar el proceso de :
- Compilado
- Elaboraci贸n
- Simulaci贸n
- Visualizaci贸n del waveform.

# 锔 Contexto de las plantillas del repositorio 
Para ambos lenguajes existen dos variantes dado que los proyectos pueden tener organizaci贸n diferente:

1.- M贸dulos en misma carpeta <br>
2.- M贸dulos en diferente carpeta <br>
El proceso es completamente similar, sin embargo cambia la forma en que se indican las rutas. <br>

#  M贸dulos en la mismca carpeta
Ejemplificaremos este caso con el sumador de 4 bits que se encuentra en los repos de vhdl y verilog con la misma organizaci贸n.

*  VHDL <br>
    * |--- Basico<br>
           * |--- Compuertas_Logicas.vhd <br>
           * |--- Multiplexor4a1.vhd <br>
           * |--- Medio_Sumador.vhd <br>
           * |--- Sumador_Completo.vhd <br>
           * |--- Sumador4_Bits.vhd <br>
            
* La estructura del m贸dulo Sumador4_Bits <br>
    * |--- Medio_Sumador.vhd <br>
    * |--- Sumador_Completo.vhd <br>
    * |--- Sumador4_Bits.vhd <br>
para que pueda compilar ghdl correctamente el m贸dulo Sumador4_Bits.vhd es necesario que compile en orden todos los m贸dulos instanciados en orden de la estructura del dise帽o dado que en este caso todos los m贸dulos se encuentran dentro de la misma carpeta no es necesario modificar la ruta y comandos de compilado por lo que en este caso pueden ejecutarse tal cual se presenta en  el readme de  [vhdl Comandos para compilar y simular](https://github.com/CesarMirandaAlberto/Vhdl#--pruebas-en-simulaci%C3%B3n)  y se ingrensan tal cual en la plantilla 1.

# MODULOS EN DIFERENTE CARPETA 
Se ejemplifica el caso de un dise帽o donde contiene m贸dulos instanciados y estos se encuentran en diferentes carpetas como ejemplificando el miniproyecto Sumador4Bits_Display7s. <br>

Para evitar duplicar los m贸dulos y tenerlos repetidos en diferentes carpetas es necesario cambiar la ruta de los m贸dulos para el compilado ej. <br>

*  VHDL <br>
    * |--- Basico<br>
           * |--- Compuertas_Logicas.vhd <br>
           * |--- DecodificadorBinario_Hexadecimal.vhd <br>
           * |--- Medio_Sumador.vhd <br>
           * |--- Sumador_Completo.vhd <br>
           * |--- Sumador4_Bits.vhd <br>
    * |--- Miniproyectos
           *  |--- Miniproyectos
            *       |--- Sumador 4 Bits Display 7 Segmentos
                *      |  Sumador4Bits_Exhibidor.vhd
            
* La estructura del m贸dulo Sumador4Bits_Display7s <br>
    * |--- DecodificadorBinario_Hexadecimal.vhd <br>
    * |--- Medio_Sumador.vhd <br>
    * |--- Sumador_Completo.vhd <br>
    * |--- Sumador4_Bits.vhd <br>

Para que el m贸dulo Sumador4Bits_Display7s pueda ser compilado es necesario que todos los m贸dulos de la estructura que se instancian deben ser compilados antes del Sumador4Bits_Display7s dado que estos m贸dulos no se encuentran en la misma carpeta se debe especificar de la siguiente manera. <br>
ghdl -a "..\..\Fundamentos\Medio_Sumador.vhd" <br>
..\ ..\ Especifica la cantida de veces que el compilador tiene que "salir" de la carpeta donde se encuentra el m贸dulo principal. <br> <br>
\Fundamentos\Medio_Sumador.vhd Especifica la carpeta y nombre del m贸dulo a compilar. <br> <br>
Esta misma l贸gica aplica para iverilog y ghdl solo modificando los comandos.
