module counter (
    input logic clk,       // Se침al de reloj
    input logic reset,     // Se침al de reset
    input logic enable,    // Se침al de control del contador
    output logic [31:0] count  // Contador de 32 bits
);


    always @(posedge clk or posedge reset) begin
        if (reset) begin
            count <= 0;
        end else if (enable) begin
            count <= count + 1;  // Incrementa el contador si enable est치 activo
        end
    end

endmodule