- 只支持`reg`和`wire`，并且不区分两者。
- 支持数组、向量。
- 支持连续赋值，阻塞赋值和非阻塞赋值；但是不允许在`always`块中混合使用阻塞赋值和非阻塞赋值。
- 不支持函数、事件和`PLI`。
- 只支持`begin...end`块，不支持`fork...join`块。
- 对于竞争的处理和`verilog`标准略有不同。（不给出任何保证）
- 不支持对`0`、`1`、`Z`设置不同的延时。

