//Petronela
csl_fifo f1{
  f1(){
    set_width(3);
    set_depth(6);
    
  }
};
csl_fifo f2{
  f2(){
    set_width(4);
    set_depth(7);
    set_physical_implementation(sram);
    
  
  }
};
csl_fifo f3{
  f3(){
    set_depth(6);
    set_width(2);
    add_logic(priority_bypass);
  }
};
csl_fifo f4{
  f4(){
    set_depth(8);
    set_width(3);
    add_logic(sync_fifo);  
    add_logic(priority_bypass);
  }
};
csl_fifo f5{
  f5(){
    set_width(8);
    set_depth(7);
  }
};
csl_fifo f6{
  f6(){
    set_depth(33);
    set_width(45);    
    add_logic(stall);
    add_logic(output_wr_addr);
    add_logic(output_rd_addr);  
  }
};

csl_unit u1{
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output);
  csl_port p4(output);
  csl_port p5(output,3);
  csl_port p6(input,3);
  csl_port p7(input);
  csl_port p8(input);
  csl_port p9(output);
  csl_port p10(output,4);
  csl_port p11(input,4);
  csl_port p12(output,2);
  csl_port p13(input,2);
  csl_port p14(output,8);
  csl_port p15(input,8);
  csl_port p16(output,45);
  csl_port p17(input,45);
  f1 ff1(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p5),.wr_data(p6),.reset_(p7),.clock(p8),.valid(p9));
  f2 ff2(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p10),.wr_data(p11),.reset_(p7),.clock(p8),.valid(p9));
  f3 ff3(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p12),.wr_data(p13),.reset_(p7),.clock(p8),.valid(p9));
  f4 ff4(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p5),.wr_data(p6),.reset_(p7),.clock(p8),.valid(p9));
  f5 ff5(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p14),.wr_data(p15),.reset_(p7),.clock(p8),.valid(p9));
  f6 ff6(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p16),.wr_data(p17),.reset_(p7),.clock(p8),.valid(p9));
  u1(){
    
  }
};
