
1.完成数据相关
1.1id段 input wire ex_to_id , wb_to_id ,mem_to_id  
在id段中修改rdata

1.2ex段 output wire ex_to_id

1.3mem段 output wire mem_to_id

1.4wb段 output wire wb_to_id
1.5cpu_core 在上述4模块中添加相应连线
2.添加指令(查看A03文档)
2.1 Subu
2.2 Jal
2.3 jr
2.4 addu
2.5 sll
2.6 or
2.7 sw 
在Id中修改id_to_ex_bus（需要修改define文件）,添加使能写信号data_ram_readen 
然后在Ex，同样修改id_to_ex_bus，根据id段传来信息，对data_sram_en,data_sram_wen,data_sram_addr,data_sram_wdata赋值。
