<!--
::METADATA::
type: method
topic_id: dd-03-compuertas-logicas
file_id: metodos-analisis-circuitos
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [analisis, circuito, expresion, diagrama]
search_keywords: "anÃ¡lisis de circuitos, obtener expresiÃ³n, dibujar circuito"
-->

> ğŸ  **NavegaciÃ³n:** [â† TeorÃ­a](../theory/DD-03-Teoria-CompuertasLogicas.md) | [Problemas â†’](../problems/DD-03-Problemas.md)

---

# MÃ©todos de AnÃ¡lisis de Circuitos con Compuertas

## MÃ©todo 1: Obtener ExpresiÃ³n desde Diagrama

### Algoritmo

**Pasos:**
1. Identificar las entradas (variables)
2. Comenzar desde las entradas hacia la salida
3. Escribir la expresiÃ³n de cada compuerta intermedia
4. Combinar hasta obtener la expresiÃ³n final
5. Simplificar si es necesario

### Ejemplo Resuelto

```
A â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€[AND]â”€â”€â”€â”
       â”‚             â”‚
B â”€â”€â”€â”€â”€â”´â”€[NOT]â”€â”€â”    [OR]â”€â”€â”€â”€ Y
                â”‚    â”‚
C â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”˜
```

**Paso 1:** Identificar entradas: A, B, C

**Paso 2:** Analizar por etapas:
- Salida NOT: $\overline{B}$
- Salida AND: $A \cdot B$
- Salida OR: $(A \cdot B) + (\overline{B}) + C$

**Paso 3:** ExpresiÃ³n final:
$$Y = AB + \overline{B} + C$$

**Paso 4:** Simplificar (opcional):
$$Y = AB + \overline{B} + C = A + \overline{B} + C$$

---

## MÃ©todo 2: Dibujar Circuito desde ExpresiÃ³n

### Algoritmo

**Pasos:**
1. Identificar el operador principal (Ãºltima operaciÃ³n)
2. Dibujar la compuerta de salida
3. Recursivamente dibujar las compuertas para cada operando
4. Conectar las entradas originales
5. Verificar la expresiÃ³n resultante

### Reglas de Precedencia

1. ParÃ©ntesis (evaluar primero)
2. NOT (complemento)
3. AND (producto)
4. OR (suma)

### Ejemplo Resuelto

Dibujar: $Y = AB + \overline{C}D$

**Paso 1:** Operador principal = OR (hay una suma)

**Paso 2:** 
- Primer tÃ©rmino: $AB$ (necesita AND)
- Segundo tÃ©rmino: $\overline{C}D$ (necesita NOT y AND)

**Paso 3:** Circuito:
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â”€[AND]â”€â”€â”€â”€â”
B â”€â”€â”€â”€â”˜             â”‚
                    [OR]â”€â”€â”€â”€ Y
C â”€â”€â”€â”€[NOT]â”€â”¬â”€[AND]â”€â”˜
D â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## MÃ©todo 3: AnÃ¡lisis por Tabla de Verdad

### Algoritmo

**Pasos:**
1. Listar todas las combinaciones de entrada ($2^n$ filas)
2. Para cada combinaciÃ³n, seguir el circuito
3. Determinar el valor de cada salida intermedia
4. Obtener el valor de la salida final
5. Si se requiere, obtener la expresiÃ³n en minterms

### Ejemplo Resuelto

Circuito: $Y = (A + B) \cdot \overline{C}$

| A | B | C | A+B | $\overline{C}$ | Y |
|---|---|---|-----|----------------|---|
| 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |

**ExpresiÃ³n en minterms:** $Y = \sum m(2, 4, 6)$

---

## MÃ©todo 4: ConversiÃ³n a Solo NAND

### Algoritmo

**Pasos:**
1. Expresar la funciÃ³n en forma SOP (suma de productos)
2. Aplicar doble negaciÃ³n: $F = \overline{\overline{F}}$
3. Usar De Morgan para convertir a NANDs

### FÃ³rmulas de ConversiÃ³n

| Original | Con NAND |
|----------|----------|
| NOT A | A NAND A |
| A AND B | (A NAND B) NAND (A NAND B) |
| A OR B | (A NAND A) NAND (B NAND B) |

### Ejemplo Resuelto

Convertir: $Y = AB + CD$

**Paso 1:** Doble negaciÃ³n
$$Y = \overline{\overline{AB + CD}}$$

**Paso 2:** De Morgan interno
$$Y = \overline{\overline{AB} \cdot \overline{CD}}$$

**Paso 3:** ImplementaciÃ³n
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â”€[NAND]â”€â”€â”€â”€â”
B â”€â”€â”€â”€â”˜              â”‚
                     [NAND]â”€â”€â”€â”€ Y
C â”€â”€â”€â”€â”¬â”€â”€â”€â”€[NAND]â”€â”€â”€â”€â”˜
D â”€â”€â”€â”€â”˜
```

> **Regla prÃ¡ctica:** Para SOP de 2 niveles, se necesitan:
> - NANDs para cada tÃ©rmino producto (nivel 1)
> - Una NAND para combinar (nivel 2)

---

## MÃ©todo 5: ConversiÃ³n a Solo NOR

### Algoritmo

**Pasos:**
1. Expresar la funciÃ³n en forma POS (producto de sumas)
2. Aplicar doble negaciÃ³n
3. Usar De Morgan para convertir a NORs

### FÃ³rmulas de ConversiÃ³n

| Original | Con NOR |
|----------|---------|
| NOT A | A NOR A |
| A OR B | (A NOR B) NOR (A NOR B) |
| A AND B | (A NOR A) NOR (B NOR B) |

### Ejemplo Resuelto

Convertir: $Y = (A + B)(C + D)$

**Paso 1:** Doble negaciÃ³n
$$Y = \overline{\overline{(A + B)(C + D)}}$$

**Paso 2:** De Morgan interno
$$Y = \overline{\overline{A + B} + \overline{C + D}}$$

**Paso 3:** ImplementaciÃ³n
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â”€[NOR]â”€â”€â”€â”€â”
B â”€â”€â”€â”€â”˜             â”‚
                    [NOR]â”€â”€â”€â”€ Y
C â”€â”€â”€â”€â”¬â”€â”€â”€â”€[NOR]â”€â”€â”€â”€â”˜
D â”€â”€â”€â”€â”˜
```

---

## MÃ©todo 6: VerificaciÃ³n de Equivalencia

### Algoritmo

**Pasos:**
1. Construir tabla de verdad para ambas expresiones
2. Comparar columna por columna
3. Si todas las filas coinciden, son equivalentes

### MÃ©todo Algebraico

Simplificar ambas expresiones hasta obtener la misma forma.

### Ejemplo

Verificar: $AB + \overline{A}B = B$

| A | B | AB | $\overline{A}$B | AB + $\overline{A}$B | B |
|---|---|----|----|------|---|
| 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 |

**Resultado:** Son equivalentes âœ“

---

## MÃ©todo 7: AnÃ¡lisis de Tiempos

### CÃ¡lculo de Retardo Total

**Pasos:**
1. Identificar la ruta crÃ­tica (camino mÃ¡s largo)
2. Sumar los retardos de cada compuerta en la ruta
3. Considerar $t_{pLH}$ y $t_{pHL}$ por separado

### Ejemplo

```
     [NOT]â”€â”€â”€â”€â”€[AND]â”€â”€â”€â”€â”
A â”€â”€â”€â”€â”˜                 â”‚
                        [OR]â”€â”€â”€â”€ Y
B â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€[AND]â”€â”€â”€â”€â”˜
C â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Ruta crÃ­tica:** A â†’ NOT â†’ AND â†’ OR

**Retardo total:** $t_p = t_{NOT} + t_{AND} + t_{OR}$

Si cada compuerta tiene $t_p = 10ns$:
$$t_{total} = 10 + 10 + 10 = 30ns$$

---

## MÃ©todo 8: CÃ¡lculo de Fan-Out

### Algoritmo

**Pasos:**
1. Para cada salida, contar cuÃ¡ntas entradas alimenta
2. Verificar que no exceda el fan-out mÃ¡ximo del CI
3. Si excede, agregar buffers

### Ejemplo

Si 74LS00 tiene fan-out = 10 y una salida alimenta 12 entradas:
- **Problema:** Excede fan-out
- **SoluciÃ³n:** Usar buffer o dividir la carga

---

## Resumen de Conversiones

| De | A | MÃ©todo |
|----|---|--------|
| Diagrama | ExpresiÃ³n | Seguir de entrada a salida |
| ExpresiÃ³n | Diagrama | Identificar operador principal |
| ExpresiÃ³n | Tabla | Evaluar todas combinaciones |
| Tabla | ExpresiÃ³n | Minterms donde F=1 |
| SOP | Solo NAND | Doble negaciÃ³n + De Morgan |
| POS | Solo NOR | Doble negaciÃ³n + De Morgan |

---

<!-- IA_CONTEXT
USO: Referencia para anÃ¡lisis y diseÃ±o de circuitos con compuertas
NIVEL: BÃ¡sico a Intermedio (1-2/3)
HERRAMIENTAS: LogiSim, Digital, Proteus para simulaciÃ³n
-->
