<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE dokument
  SYSTEM "https://www.rechtsprechung-im-internet.de/dtd/v1/rii-dok.dtd">
<dokument>
   <doknr>KORE629952023</doknr>
   <ecli>ECLI:DE:BGH:2023:290823UXZR129.21.0</ecli>
   <gertyp>BGH</gertyp>
   <gerort/>
   <spruchkoerper>10. Zivilsenat</spruchkoerper>
   <entsch-datum>20230829</entsch-datum>
   <aktenzeichen>X ZR 129/21</aktenzeichen>
   <doktyp>Urteil</doktyp>
   <norm/>
   <vorinstanz>vorgehend BPatG München, 14. Oktober 2021, Az: 2 Ni 15/20 (EP), Urteil<br/>
   </vorinstanz>
   <region>
      <abk>DEU</abk>
      <long>Bundesrepublik Deutschland</long>
   </region>
   <mitwirkung/>
   <titelzeile/>
   <leitsatz/>
   <sonstosatz/>
   <tenor>
      <div>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p>Die Berufung gegen das Urteil des 2. Senats (Nichtigkeitssenats) des Bundespatentgerichts vom 14. Oktober 2021 wird auf Kosten der Beklagten zurückgewiesen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p>Von Rechts wegen</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
      </div>
   </tenor>
   <tatbestand>
      <div>
         <dl class="RspDL">
            <dt>
               <a name="rd_1">1</a>
            </dt>
            <dd>
               <p>Die Beklagte ist Inhaberin des mit Wirkung für die Bundesrepublik Deutschland erteilten europäischen Patents 2 499 640 (Streitpatents), das am 11. November 2010 unter Inanspruchnahme einer Priorität vom 12. November 2009 angemeldet wurde und den Betrieb einer Speichervorrichtung betrifft.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_2">2</a>
            </dt>
            <dd>
               <p>Patentanspruch 1, auf den sieben weitere Ansprüche zurückbezogen sind, lautet in der Verfahrenssprache:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">1. An apparatus comprising:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">a bit cell (102, 202) coupled to a first bit line (108, 208), a second bit line (110, 210), and a wordline (106, 206) that is responsive to a wordline driver (138, 238); a sense amplifier (116, 216) coupled to the first bit line (108, 208) and to the second bit line (110, 210); a timing circuit (232) configured to generate a first signal (101, 201) and a second signal (103, 203); a loop circuit (114, 214) configured to provide a sense amplifier enable signal (105, 205) to the sense amplifier (116, 216) in response to receiving the first signal (101, 201); and a wordline enable circuit (112, 212) configured to provide a wordline enable signal (113, 213) to the wordline driver (138, 238) in response to receiving the second signal (103, 203), wherein the loop circuit (114, 214) is operative to receive the first signal (101, 201) before the wordline, enable circuit (112, 212) receives the second signal (103, 203) and is programmable to adjust a delay of the sense amplifier enable signal (105, 205).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_3">3</a>
            </dt>
            <dd>
               <p>Patentanspruch 9, auf den fünf weitere Ansprüche zurückbezogen sind, schützt ein Verfahren mit entsprechenden Merkmalen, Patentanspruch 15, auf den ein weiterer Anspruch zurückbezogen ist, ein computerlesbares Speichermedium mit entsprechenden Anweisungen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_4">4</a>
            </dt>
            <dd>
               <p>Die Klägerin hat geltend gemacht, der Gegenstand des Streitpatents sei nicht patentfähig. Die Beklagte hat das Schutzrecht in der geltenden Fassung und hilfsweise in neun geänderten Fassungen verteidigt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_5">5</a>
            </dt>
            <dd>
               <p>Das Patentgericht hat das Streitpatent für nichtig erklärt. Mit ihrer dagegen gerichteten Berufung verfolgt die Beklagte ihre erstinstanzlichen Haupt- und Hilfsanträge weiter. Die Klägerin tritt dem Rechtsmittel entgegen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
      </div>
   </tatbestand>
   <entscheidungsgruende>
      <div>
         <dl class="RspDL">
            <dt>
               <a name="rd_6">6</a>
            </dt>
            <dd>
               <p>Die zulässige Berufung ist unbegründet.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_7">7</a>
            </dt>
            <dd>
               <p>I. Das Streitpatent betrifft den Betrieb einer Speichervorrichtung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_8">8</a>
            </dt>
            <dd>
               <p>1. Nach der Beschreibung des Streitpatents kann die Betriebszeit eines tragbaren Rechners wie z.B. eines Mobiltelefons zwischen dem Wiederaufladen oder Tausch der Batterien durch die Verringerung des Stromverbrauchs erhöht werden. Eine Reduzierung der Betriebsspannung führe in der Regel zu einem geringeren Stromverbrauch. Einige der elektronischen Bauteile könnten dann aber mit einer geringeren Geschwindigkeit arbeiten (Abs. 3).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_9">9</a>
            </dt>
            <dd>
               <p>Die verringerte Geschwindigkeit könne Einfluss auf die Funktionsfähigkeit bestimmter Schaltkreise in dem elektronischen Gerät haben. So würden manche Speicherbausteine wie SRAMs (static random access memory) die in ihren Speicherzellen gespeicherten Datenwerte lesen, indem ein mit einer Speicherzelle verbundenes Paar von Bitleitungen voraufgeladen und dann eine der Bitleitungen abhängig vom gespeicherten Datenwert entladen werde. Ein mit den Bitleitungen verbundener Abfühlverstärker vergleiche die Spannungen auf den Bitleitungen und erzeuge eine Ausgabe, die den Datenwert in der Speicherzelle anzeige. Der Abfühlverstärker müsse dabei einerseits lange genug warten, damit die Spannung zwischen den beiden Bitleitungen groß genug zum Erhalt eines zuverlässigen Ergebnisses für den Datenwert sei. Um unnötigen Stromverbrauch zu vermeiden, sei andererseits jede unnötige Verzögerung zu vermeiden (Abs. 4).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_10">10</a>
            </dt>
            <dd>
               <p>2. Das Streitpatent betrifft vor diesem Hintergrund, wie das Patentgericht zutreffend angenommen hat, das technische Problem, eine Speichervorrichtung innerhalb eines Bereichs von Betriebsspannungen mit einem möglichst geringen Stromverbrauch zu betreiben.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_11">11</a>
            </dt>
            <dd>
               <p>3. Zur Lösung schlägt Patentanspruch 1 eine Vorrichtung vor, deren Merkmale sich wie folgt gliedern lassen:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_12">12</a>
            </dt>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <table border="1" class="Rsp" style="margin-left:18pt">
                  <tr>
                     <td colspan="1" rowspan="1" valign="top"/>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">An apparatus comprising:</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">Eine Vorrichtung, umfassend:</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">1</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">a bitcell (102, 202) coupled to a first bit line (108, 208), a second bit line (110, 210),</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">eine Bitzelle (102, 202), die gekoppelt ist an eine erste Bitleitung (108, 208), eine zweite Bitleitung (110, 210),</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">2</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">and a wordline (106, 206) that is responsive to a wordline driver (138, 238);</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">eine Wortleitung (106, 206), die auf einen Wortleitungstreiber (138, 238) anspricht;</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">3</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">a sense amplifier (116, 216) coupled to the first bit line (108, 208) and to the second bit line (110, 210);</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">einen Abfühlverstärker (116, 216), der an die erste Bitleitung (108, 208) und an die zweite Bitleitung (110, 210) gekoppelt ist;</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">4</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">a timing circuit (232) configured to generate a first signal (101, 201) and a second signal (103, 203);</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">eine Zeitsteuerungsschaltung (232), die konfiguriert ist, um ein erstes Signal (101, 201) und ein zweites Signal (103, 203) zu generieren;</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">5</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">a loop circuit (114, 214) configured to provide a sense amplifier enable signal (105, 205) to the sense amplifier (116, 216) in response to receiving the first signal (101, 201);</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">eine Schleifenschaltung (114, 214), die konfiguriert ist, um ein Abfühlverstärkeraktivierungssignal (105, 205) an den Abfühlverstärker (116, 216) in Reaktion auf das Empfangen des ersten Signals (101, 201) zu liefern;</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">6</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">and a wordline enable circuit (112, 212) configured to provide a wordline enable signal (113, 213) to the wordline driver (138, 238) in response to receiving the second signal (103, 203),</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">eine Wortleitungsaktivierungsschaltung (112, 212), die konfiguriert ist, in Reaktion auf das Empfangen des zweiten Signals (103, 203) ein Wortleitungsaktivierungssignal (113, 213) an den Wortleitungstreiber (138, 238) zu liefern.</p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">7           </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">wherein the loop circuit (114, 214) is operative to receive the first signal (101, 201) before the wordline enable circuit (112, 212) receives the second signal (103, 203) and is programmable to adjust a delay of the sense amplifier enable signal (105, 205)</p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">Die Schleifenschaltung (114, 214) ist betreibbar zum Empfangen des ersten Signals (101, 201), bevor die Wortleitungsaktivierungsschaltung (112, 212) das zweite Signal (103, 203) empfängt, und programmierbar, um eine Verzögerung des Abfühlverstärkeraktivierungssignals (105, 205) anzupassen.</p>
                     </td>
                  </tr>
               </table>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_13">13</a>
            </dt>
            <dd>
               <p>4. Der Anspruch bedarf näherer Erörterung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_14">14</a>
            </dt>
            <dd>
               <p>Die Merkmale 1 bis 3 beschreiben die Grundelemente eines Speichersystems, das im Streitpatent anhand eines aus sechs Transistoren bestehenden SRAM erläutert und unter anderem durch die nachfolgend wiedergegebene Figur 2 veranschaulicht wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="text-align:center">
                  <img xmlns:xs="http://www.w3.org/2001/XMLSchema" width="512px"
                       src="bild1_0.jpg"
                       alt="Abbildung"
                       title="Abbildung"
                       style="margin-top: 3px;"/>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_15">15</a>
            </dt>
            <dd>
               <p>Jede Bitzelle (202) ist an zwei Bitleitungen (208, 210) gekoppelt, über die der schreibende und der lesende Zugriff erfolgt. Ferner ist sie mit einer Wortleitung (206) verbunden, deren Aktivierung den Zugriff ermöglicht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_16">16</a>
            </dt>
            <dd>
               <p>Zum Beschreiben wird eine der beiden Bitleitungen auf die Betriebsspannung gesetzt. In Abhängigkeit von der aktivierten Leitung speichert die Zelle den Wert 0 oder 1.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_17">17</a>
            </dt>
            <dd>
               <p>Zum Auslesen werden beide Bitleitungen auf etwa die Hälfte der Betriebsspannung aufgeladen. Durch Aktivieren der Wortleitung wird eine der beiden Bitleitungen entladen und die andere auf ein höheres Spannungsniveau angehoben. Ein mit den Bitleitungen verbundener Abfühlverstärker (204) ermittelt die Spannung zwischen den beiden Bitleitungen. Wenn diese einen bestimmten Schwellenwert überschreitet, wird das Ergebnis je nach Polarität als 0 oder 1 gewertet.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_18">18</a>
            </dt>
            <dd>
               <p>Der Aufbau der Spannung zwischen den Bitleitungen nimmt einen gewissen Zeitraum in Anspruch. Wird der Abfühlverstärker zu früh aktiviert, kann dies dazu führen, dass ein Datenwert (noch) nicht lesbar ist bzw. das Messergebnis als ungültig bewertet wird. Eine zu späte Aktivierung kann den Energieverbrauch erhöhen, weil dieser zeitabhängig ist und mit steigender Spannung zunimmt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_19">19</a>
            </dt>
            <dd>
               <p>b) Um das Auslesen zu ermöglichen, sehen Merkmal 5 eine Schleifenschaltung zur Aktivierung des Abfühlverstärkers und Merkmal 6 eine Schaltung zur Aktivierung der Wortleitung vor.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_20">20</a>
            </dt>
            <dd>
               <p>c) Die beiden Signale, zu deren Erzeugung die Zeitsteuerungsschaltung (232) gemäß Merkmal 4 in der Lage sein muss, dienen gemäß den Merkmalen 5 und 6 der Steuerung des Abfühlverstärkers und der Wortleitung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_21">21</a>
            </dt>
            <dd>
               <p>aa) Aus der in Merkmal 4 formulierten Anforderung, dass es sich um ein erstes und ein zweites Signal handeln muss, ergibt sich, dass die beiden Signale getrennt voneinander vorliegen müssen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_22">22</a>
            </dt>
            <dd>
               <p>Dies wird bestätigt durch die Anforderung aus Merkmal 7, wonach die Schleifenschaltung, die gemäß Merkmal 5 das Signal zum Aktivieren des Abfühlverstärkers liefert, in der Lage sein muss, das erste Signal zu empfangen, bevor die Aktivierungsschaltung für die Wortleitung das zweite Signal empfängt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_23">23</a>
            </dt>
            <dd>
               <p>bb) Entgegen der Auffassung der Berufung folgt daraus jedoch nicht, dass das erste Signal zwingend vor dem zweiten erzeugt werden muss.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_24">24</a>
            </dt>
            <dd>
               <p>(1) Wie auch die Berufung im Ansatz nicht verkennt, ergibt sich aus den Begriffen "erstes" und "zweites" nicht zwingend eine zeitliche Reihenfolge.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_25">25</a>
            </dt>
            <dd>
               <p>Dieses Begriffspaar dient in der Regel dazu, zwei unterschiedliche Objekte voneinander zu unterscheiden. Ein bestimmtes Unterscheidungskriterium ist damit noch nicht zwingend vorgegeben.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_26">26</a>
            </dt>
            <dd>
               <p>Gegen ein abweichendes Verständnis im Zusammenhang mit dem Streitpatent spricht, dass die Beschreibung das Begriffspaar nicht nur im Zusammenhang mit den beiden in der Zeitsteuerungsschaltung erzeugten Signalen verwendet, sondern auch im Zusammenhang mit den Ausgängen, an denen diese Signale zur Verfügung gestellt werden (Abs. 22: first output 252, second output 254).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_27">27</a>
            </dt>
            <dd>
               <p>(2) Dass die Schaltung (232) als Zeitsteuerungsschaltung bezeichnet wird, führt entgegen der Ansicht der Berufung nicht zu einer abweichenden Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_28">28</a>
            </dt>
            <dd>
               <p>Aus diesem Begriff ergibt sich zwar, dass der Zeitpunkt, zu dem die Signale erzeugt werden, steuerbar sein muss. Auch dies hat aber nicht zwingend zur Folge, dass das erste Signal vor dem zweiten erzeugt werden muss.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_29">29</a>
            </dt>
            <dd>
               <p>(3) Eine zeitliche Reihenfolge für die Erzeugung der Signale ergibt sich auch nicht aus Merkmal 7.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_30">30</a>
            </dt>
            <dd>
               <p>(a) Merkmal 7 legt die Reihenfolge fest, in der die beiden Signale durch die Schleifenschaltung bzw. die Wortleitungsaktivierungsschaltung empfangen werden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_31">31</a>
            </dt>
            <dd>
               <p>Diese Reihenfolge muss nicht zwingend mit der Reihenfolge der Erzeugung übereinstimmen. Die Reihenfolge des Empfangs kann vielmehr auch dadurch beeinflusst werden, dass die Signale nach ihrer Erzeugung in unterschiedlichem Maße verzögert werden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_32">32</a>
            </dt>
            <dd>
               <p>(b) Aus dem Ausführungsbeispiel gemäß Figur 2 ergibt sich kein engeres Verständnis.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_33">33</a>
            </dt>
            <dd>
               <p>Bei diesem Ausführungsbeispiel wird der Zeitsteuerungsschaltung (232) über einen Eingang (250) ein Eingangssignal (231) zugeführt, das zum Beispiel ein Taktsignal (clock signal) sein kann. Dieses Signal wird an einer ersten Gruppe von Gates (234) verzögert, um das erste Signal (201) an einem ersten Ausgang (252) zu erzeugen. Eine zweite Gruppe von Gates (236) erzeugt ein zweites Signal (203) an einem zweiten Ausgang (254). Diese Ausgestaltung kann nach der Beschreibung durch andere Ausgestaltungen ersetzt werden, bei der das erste Signal vor dem zweiten Signal auftritt (Abs. 22).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_34">34</a>
            </dt>
            <dd>
               <p>All diesen Ausgestaltungen ist zwar gemeinsam, dass die Zeitsteuerungsschaltung das erste Signal in dem Sinne früher erzeugt, dass es vor dem zweiten Signal an dem zugehörigen Ausgang anliegt. Diese spezielle Ausgestaltung hat in Patentanspruch 1 aber keinen Niederschlag gefunden. Der Umstand, dass die beiden Signale bei dem geschilderten Beispiel durch unterschiedliche Verzögerung des Eingangssignals erzeugt werden, bestätigt vielmehr, dass nicht die Reihenfolge der Erzeugung maßgeblich ist, sondern die Reihenfolge, in der die beiden Signale an den maßgeblichen Stellen - also an der Schleifenschaltung und an der Wortleitungsaktivierungsschaltung - empfangen werden. Unter diesem Gesichtspunkt ist unerheblich, ob eine unterschiedliche Verzögerung bereits innerhalb einer als Zeitsteuerungsschaltung bezeichneten Einheit erfolgt oder in nachgeordneten Bauteilen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_35">35</a>
            </dt>
            <dd>
               <p>cc) Die Merkmale 4 bis 7 legen auch nicht fest, in welcher Weise die beiden Signale weiterverarbeitet werden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_36">36</a>
            </dt>
            <dd>
               <p>Die Merkmale 5 und 6 sehen insoweit vor, dass der Empfang des ersten bzw. zweiten Signals jeweils zur Aussendung eines weiteren Signals führt, das den Abfühlverstärker bzw. die Wortleitung aktiviert. Die Modalitäten, unter denen diese weiteren Signale erzeugt werden, sind nicht im Einzelnen definiert. Insbesondere ist nicht ausgeschlossen, dass diese Signale ihrerseits erst nach einer gewissen Zeitspanne nach Eingang des ersten bzw. zweiten Signals erzeugt oder versendet werden. Für das Abfühlverstärkeraktivierungssignal sieht Merkmal 7 die Möglichkeit einer solchen Verzögerung sogar zwingend vor.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_37">37</a>
            </dt>
            <dd>
               <p>d) Nach Merkmal 7 muss die Schleifenschaltung überdies programmierbar sein, um die Verzögerung des Aktivierungssignals für den Abfühlverstärker anpassen zu können.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_38">38</a>
            </dt>
            <dd>
               <p>aa) Der Zeitraum zwischen dem Empfang des ersten Signals durch die Schleifenschaltung und dem Empfang des zweiten Signals durch die Wortleitungsaktivierungsschaltung kann als zusätzliches Mittel genutzt werden, um den Abfühlverstärker zu einem möglichst günstigen Zeitpunkt zu aktivieren.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_39">39</a>
            </dt>
            <dd>
               <p>Von Vorteil ist dies nach der Beschreibung des Streitpatents insbesondere, wenn die Aktivierung des Abfühlverstärkers mehr Zeit in Anspruch nimmt als das Erreichen des für ein Auslesen erforderlichen Schwellenwerts auf den Bitleitungen nach Aktivieren der Wortleitung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_40">40</a>
            </dt>
            <dd>
               <p>bb) Dieser Zusammenhang wird in der Beschreibung anhand des Ausführungsbeispiels nach Figur 2 näher dargestellt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_41">41</a>
            </dt>
            <dd>
               <p>(1) Die Schleifenschaltung (214) ist mit einer Dummy-Bitleitung (243) gekoppelt und umfasst einen programmierbaren Schaltungsteil (programmable circuit portion 244) und einen Logik-Schaltungsteil (246). Sie kann so programmiert sein, dass eine im Wesentlichen konstante Verzögerung zwischen der Aktivierung des Wortleitungssignals und der Aktivierung des Signals zur Aktivierung des Abfühlverstärkers entsteht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_42">42</a>
            </dt>
            <dd>
               <p>In einer Ausführungsform umfasst der programmierbare Schaltungsteil (244) eine Anzahl von Entladeeinrichtungen (discharge elements 248), die mit der Dummy-Bitleitung (243) gekoppelt sind und es ermöglichen, die Entladerate der voraufgeladenen Dummy-Bitleitung anzupassen (Abs. 26).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_43">43</a>
            </dt>
            <dd>
               <p>Der Logik-Schaltungsteil (246) reagiert auf die Entladung der Dummy-Bitleitung (243) und erzeugt das Signal (205) für die Aktivierung des Abfühlverstärkers. Die Bauteile des Logik-Schaltungsteils (246) können unter Umständen mit verringerter Geschwindigkeit arbeiten, wenn die Versorgungsspannung sinkt. Deshalb kann der programmierbare Schaltungsteil (244) so gesteuert werden, dass die Verzögerung zwischen der Aktivierung der Wortleitung und der Aktivierung des Abfühlverstärkers dennoch im Wesentlichen konstant bleibt (Abs. 27).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_44">44</a>
            </dt>
            <dd>
               <p>(2) Diese Vorgehensweise ist in der nachfolgend wiedergegebenen Figur 3 veranschaulicht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="text-align:center">
                  <img xmlns:xs="http://www.w3.org/2001/XMLSchema" width="567px"
                       src="bild2_1.jpg"
                       alt="Abbildung"
                       title="Abbildung"
                       style="margin-top: 3px;"/>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_45">45</a>
            </dt>
            <dd>
               <p>Im Zeitpunkt t1 wird das Eingangssignal (231) erzeugt, im Zeitpunkt t2 das erste Signal (201) (Abs. 28).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_46">46</a>
            </dt>
            <dd>
               <p>Im Zeitpunkt t3 wird die Wortleitung (206) aktiviert, in Reaktion auf das zweite Signal (203) und das daraufhin erzeugte Aktivierungssignal (213) (Abs. 30).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_47">47</a>
            </dt>
            <dd>
               <p>Im Zeitpunkt t4 wird in Reaktion auf das erste Signal (201) das Signal (205) zur Aktivierung des Abfühlverstärkers erzeugt. Der Verzögerungszeitraum (302) zwischen diesem Zeitpunkt und dem Zeitpunkt t2, in dem das erste Signal (201) auftritt, wird durch die Programmierung im Wesentlichen konstant gehalten. Dieser Zeitraum besteht aus der Zeitspanne (306), die der Logik-Schaltungsteil zum Erzeugen des Aktivierungssignals (205) benötigt, und einer zusätzlichen Zeitspanne (304), deren Dauer programmiert werden kann. Beim Absenken der Versorgungsspannung (Vdd) von L1 bis L3 nimmt die Zeitspanne (306) aufgrund der verringerten Arbeitsgeschwindigkeit des Logik-Schaltungsteils zu. Um die Gesamtdauer konstant zu halten, wird die programmierbare Zeitspanne (304) entsprechend verringert (Abs. 29).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_48">48</a>
            </dt>
            <dd>
               <p>Die Ankunft des ersten Signals (201) bereits zum Zeitpunkt t2 - also vor der Ankunft des zweiten Signals (203) - ermöglicht es, die Gesamtdauer und die Verzögerung (322) zwischen den Zeitpunkten t3 und t4 auch bei der niedrigsten Versorgungsspannung (Vdd§L3) konstant zu halten.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_49">49</a>
            </dt>
            <dd>
               <p>(3) Diese Vorgehensweise kann insbesondere dann vorteilhaft sein, wenn nur die Versorgungspannung der Schleifenschaltung (214) verringert wird, die Versorgungsspannung für die Bitzellen hingegen höher ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_50">50</a>
            </dt>
            <dd>
               <p>Der Einsatz unterschiedlicher Versorgungsspannungen innerhalb des Gesamtsystems wird in der Beschreibung des Streitpatents ausdrücklich angesprochen (Abs. 20).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_51">51</a>
            </dt>
            <dd>
               <p>cc) Die in den Figuren 2 und 3 dargestellte Vorgehensweise hat in Merkmal 7 jedoch keinen Niederschlag gefunden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_52">52</a>
            </dt>
            <dd>
               <p>Bezogen auf den Kontext von Figur 3 gibt Merkmal 7 lediglich vor, dass der Zeitpunkt t2 vor der Ankunft des zweiten Signals (203) liegt und dass die Zeitspanne (304) durch Programmierung angepasst werden kann.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_53">53</a>
            </dt>
            <dd>
               <p>Nicht zwingend vorgegeben ist, dass der Verzögerungszeitraum (322) konstant gehalten wird, eine Aktivierung des - im Anspruch nicht zwingend vorgesehenen - Logik-Schaltteils vor der Ankunft des zweiten Signals (203) möglich ist und dass sich die Anpassung an der Verzögerung orientiert, die bei der Aktivierung des Abfühlverstärkers auftritt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_54">54</a>
            </dt>
            <dd>
               <p>Ebenso wenig ist vorgegeben, dass eine Anpassung wegen einer Absenkung der Versorgungsspannung im laufenden Betrieb der beanspruchten Vorrichtung möglich sein muss.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_55">55</a>
            </dt>
            <dd>
               <p>II. Das Patentgericht hat seine Entscheidung - soweit im Berufungsverfahren noch von Interesse - im Wesentlichen wie folgt begründet:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_56">56</a>
            </dt>
            <dd>
               <p>Der Gegenstand von Patentanspruch 1 in der erteilten Fassung und in den Fassungen der Hilfsanträge sei gegenüber der Lehre aus der Publikation von Amrutur und Horowitz (A Replica Technique for Wordline and Sense Control in Low-Power SRAM’s, in: IEEE Journal of Solid-State Circuits, Vol. 33, No. 8, 1998, S. 1208 bis 1219; K6) nicht neu.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_57">57</a>
            </dt>
            <dd>
               <p>K6 offenbare eine Speicherschaltung für einen SRAM, bei der der zeitliche Verlauf der Signale an unterschiedliche Betriebsbedingungen angepasst werde, wobei nicht anders als beim Streitpatent Dummy-Speicherzellen mit Dummy-Bitleitungen und Dummy-Wortleitungen eingesetzt würden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_58">58</a>
            </dt>
            <dd>
               <p>Die in K6 in Figur 10 gezeigte Abzweigung mit zwei Invertern (B1, B2) und das davor angeordnete NOR-Glied stellten eine Zeitsteuerungsschaltung dar, die ein erstes und ein zweites Signal generiere, wobei das erste Signal vor dem zweiten Signal aktiviert werde. Die Funktionsweise der Zeitsteuerungsschaltung sei insoweit identisch mit dem Ausführungsbeispiel gemäß Figur 2 des Streitpatents. Das in Figur 9 von K6 im linken Teil der Schaltung dargestellte NAND-Glied, das als Eingang ein zweites Signal (bs) und ein weiteres Signal (gwl) habe, stelle eine Wortleitungsaktivierungsschaltung dar. Bei dem im mittleren Teil der Schaltung gezeigten invertierenden Treiber (obere zwei Transistoren) handele es sich um einen Wortleitungstreiber. Die in Figur 10 gezeigte Schaltung B3/B4 mit Replica-Wortleitung (fwl), Replica-Bitline, Dummy Cells und Current Sources sowie die Inverter F1, S2, S3 bildeten eine Schleifenschaltung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_59">59</a>
            </dt>
            <dd>
               <p>Bei der aus Figur 8 ersichtlichen Schaltung werde zur Verzögerung eine Dummy-Bitleitung (Replica Bitline) entladen, an die Dummy-Speicherzellen angeschlossen seien. Da die Verhältnisse für diese Bitleitung die gleichen seien wie bei allen anderen Bitleitungen, könne damit gemessen werden, wie sich die einzelnen Bauteile bei unterschiedlichen Bedingungen verhielten und welche Zeiten sich für die Entladung der Bitleitungen ergäben. Da der dafür eingesetzte Abfühlverstärker nur einen Bruchteil der Betriebsspannung als Signal benötige, werde auch nur ein Bruchteil der Entladung für eine Erkennung des Speicherinhaltes benötigt. Dieser Bruchteil müsse für die "Replica Bitline" (rbl) und die nachfolgende Logikschaltung eingestellt werden. Während dies im ersten Beispiel (capacitance ratioing) dadurch geschehe, dass die Replica-Bitleitung gegenüber den anderen Bitleitungen verkürzt werde, geschehe dies im zweiten Beispiel mit einer kompletten Bitleitung, die mit Hilfe mehrerer als Stromquellen wirkender Dummy-Speicherzellen entladen werde.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_60">60</a>
            </dt>
            <dd>
               <p>Die Zeitsteuerungsschaltung sei danach im Sinne von Merkmal 4 konfiguriert, um ein erstes Signal (rechts abzweigende Leitung zur Schaltung B3/B4) und ein zweites Signal (bs) zu generieren. Die Schleifenschaltung sei in Übereinstimmung mit Merkmal 5 konfiguriert, um ein Abfühlverstärkeraktivierungssignal (Signal "sense" nach dem Inverter S3) an den Abfühlverstärker (sense amps) in Reaktion auf das Empfangen des ersten Signals (Signal auf der nach dem NOR-Glied rechts abzweigenden Leitung) zu liefern. Die Wortleitungsaktivierungsschaltung sei im Sinne von Merkmal 6 konfiguriert, ein Aktivierungssignal (Ausgangssignal der NAND-Schaltung auf der Leitung oberhalb der unteren beiden Transistoren im linken Schaltungsteil der Figur 9) an den Wortleitungstreiber (mittlerer Teil der Schaltung in Fig. 9) in Reaktion auf das Empfangen des zweiten Signals (bs) zu liefern. Schließlich sei die Schleifenschaltung im Sinne von Merkmal 7 betreibbar zum Empfangen des ersten Signals (Signal auf rechts abzweigender Leitung), bevor die Wortleitungsaktivierungsschaltung (linker Teil in Fig. 9) das zweite Signal (bs) empfange, und mit den programmierbaren Stromquellen programmierbar, um eine Verzögerung des Aktivierungssignals (sense) für den Abfühlverstärker anzupassen bzw. einzustellen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_61">61</a>
            </dt>
            <dd>
               <p>Der Gegenstand der Hilfsanträge werde in K6 ebenfalls offenbart. Selbst wenn man das bei den Hilfsanträgen 2 und 2a hinzugefügte Merkmal 8 nicht als offenbart ansehen würde, ergäbe sich der Gegenstand dieser Hilfsanträge für den Fachmann, einem berufserfahrenen, mit der Entwicklung von SRAM-Speichervorrichtungen betrauten Ingenieur der Elektrotechnik oder hardwareorientierten Informatiker mit Fachhochschul- oder Hochschulabschluss mit guten Kenntnissen auf dem Gebiet der Konstruktion und Funktionsweise von Halbleiterspeichern zur Informationsspeicherung, in naheliegender Weise aus einer Kombination mit der US-amerikanischen Anmeldung 2007/0002636 (K13) oder dem von Wang und Naffziger herausgegebenen Lehrbuch (Adaptive Techniques for Dynamic Processor Optimization, Theory and Practice, 2008, S. 134 bis 137; K15).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_62">62</a>
            </dt>
            <dd>
               <p>III. Diese Beurteilung hält der Nachprüfung im Berufungsverfahren stand.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_63">63</a>
            </dt>
            <dd>
               <p>1. Das Patentgericht hat zu Recht entschieden, dass der Gegenstand von Patentanspruch 1 in der erteilten Fassung in K6 vollständig offenbart ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_64">64</a>
            </dt>
            <dd>
               <p>a) K6 befasst sich mit der Anpassung von SRAMs an geringere Versorgungsspannungen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_65">65</a>
            </dt>
            <dd>
               <p>aa) K6 führt aus, um Energie zu sparen, würden fortlaufend SRAMs mit geringeren Versorgungsspannungen entwickelt. Die Schwellenwerte für die Spannung sänken nicht in gleichem Maße. Deshalb sei zu erwarten, dass die Verzögerungsvariabilität im Verlauf der weiteren Entwicklung steige. Dies führe zu einem größeren Leistungsverlust auf den Bitleitungen und zu Einbußen bei der Geschwindigkeit (S. 1208 li. Sp.).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_66">66</a>
            </dt>
            <dd>
               <p>Bitleitungs-Swings könnten durch Einsatz von Lasten mit hoher Impedanz und durch Pulsen von Wortleitungen begrenzt werden. Um die erforderliche Leistung weiter zu verringern, könne die Impulsbreite gerade breit genug eingestellt werden, um eine minimale Entwicklung von Bitleitungs-Swings zu gewährleisten. Dies könne durch einen präzisen Pulsgenerator erreicht werden, der sich an die Bitleitungsverzögerung anpasse. Niedrigleistungs-SRAMs verwendeten auch getaktete Abtastverstärker, um die Abtastleistung zu begrenzen (S. 1208 li./re. Sp.).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_67">67</a>
            </dt>
            <dd>
               <p>Grundsätzlich müssten der Taktpfad und der Datenpfad übereinstimmen. Verzögerungsschwankungen würden durch Verzögerung der Bitleitungen dominiert. Ein entsprechender Verzögerungsspielraum für den Abtasttaktpfad reduziere die Leistung (S. 1208 re. Sp.).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_68">68</a>
            </dt>
            <dd>
               <p>Um diese negativen Effekte zu verringern, schlägt K6 vor, mit Hilfe von Replica-Schaltungen ein Referenzsignal zu erzeugen, dessen Verzögerung derjenigen der Bitleitungen folgt. Dieses Signal wird eingesetzt, um einen Abtast-Takt mit minimaler Slack-Zeit zu erzeugen und Impulsbreiten für die Wortleitungen zu erreichen, die die Spannungsdifferenzen der Bitleitungen begrenzen (Abstract).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_69">69</a>
            </dt>
            <dd>
               <p>bb) Ein Beispiel für eine hierfür geeignete Steuerschaltung zeigt die nachfolgend wiedergegebene Figur 10.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="text-align:center">
                  <img xmlns:xs="http://www.w3.org/2001/XMLSchema" width="567px"
                       src="bild3_2.jpg"
                       alt="Abbildung"
                       title="Abbildung"
                       style="margin-top: 3px;"/>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_70">70</a>
            </dt>
            <dd>
               <p>Zum Blockdecoder gehört ein als Signaleingang für Zeitsignale verwendetes NOR-Glied. Nach diesem verzweigt sich das Signal in ein erstes Signal, das nach rechts abzweigt, und in ein zweites Signal, das zu zwei Invertern (B1, B2) geht und von diesen verzögert wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_71">71</a>
            </dt>
            <dd>
               <p>(1) Das zweite Signal läuft weiter zu einem Wortleitungstreiber (Wordline driver B3, B4).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_72">72</a>
            </dt>
            <dd>
               <p>Dieser kann entsprechend der nachfolgend wiedergegebenen Figur 9 ein Schaltungsteil (links) aufweisen, welches der Eingang für das die Wortleitung (wl) aktivierende zweite Signal (bs) ist, wenn die Schaltung durch das weitere Signal (gwl) ausgewählt wird. Der mittlere Teil der Schaltung treibt mit seinen Transistoren die Wortleitung (wl).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="text-align:center">
                  <img xmlns:xs="http://www.w3.org/2001/XMLSchema" width="567px"
                       src="bild4_3.jpg"
                       alt="Abbildung"
                       title="Abbildung"
                       style="margin-top: 3px;"/>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_73">73</a>
            </dt>
            <dd>
               <p>(2) Das erste Signal läuft durch einen stets ausgewählten Wortleitungstreiber zu einer Replica-Wortleitung, die eine Verzögerungsschaltung aktiviert. Diese Schaltung ist in der nachfolgend wiedergegebenen Figur 8 dargestellt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="text-align:center">
                  <img xmlns:xs="http://www.w3.org/2001/XMLSchema" width="567px"
                       src="bild5_4.jpg"
                       alt="Abbildung"
                       title="Abbildung"
                       style="margin-top: 3px;"/>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_74">74</a>
            </dt>
            <dd>
               <p>Der in diesem Bereich eingesetzte Abfühlverstärker benötigt für das Auslesen nur einen Bruchteil der Betriebsspannung. Deshalb wird auf der Replica-Bitline nur ein entsprechender Bruchteil an Entladung benötigt, um den Speicherinhalt erkennen zu können.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_75">75</a>
            </dt>
            <dd>
               <p>Die hierfür erforderliche Anpassung wird in einem Beispiel (capacitance ratioing) durch Verkürzung der Replica-Bitleitung gegenüber den anderen Bitleitungen erreicht. Die Zeitspanne zwischen der Aktivierung der Replica-Verzögerungszelle bis zur Entladung der Replica-Bitleitung entspricht derjenigen auf der Haupt-Bitleitung sehr genau. Eine vollständige Übereinstimmung kann durch Feineinstellung auf der Grundlage von Simulationen erzielt werden. Das Ausgangssignal der Replica-Verzögerungszelle wird in eine Pufferkette eingespeist, die die lokale Abtastung startet. Es wird zugleich zum Blockdecoder zurückgeführt, um das Blockauswahlsignal zurückzusetzen. Auf diese Weise wird die Impulsbreite des Wortleitungsimpulses durch die Breite des Blockauswahlsignals bestimmt. Die Verzögerung der Pufferkette zum Ansteuern des Abtastsignals wird durch das Aktivieren der Replica-Verzögerungszelle mit dem nicht gepufferten Blockauswahlsignal kompensiert (S. 1210).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_76">76</a>
            </dt>
            <dd>
               <p>In dem in Figur 8 dargestellten Beispiel wird die Replica-Bitleitung zur Verbesserung der Zugriffszeiten mit Hilfe mehrerer als Stromquellen wirkender Dummy-Speicherzellen entladen. Dadurch wird die Geschwindigkeit, mit der die Replica-Bitleitung entladen wird, erhöht, wodurch derselbe Effekt erzielt wird wie mit einer Verringerung der Entladekapazität (S. 1213 li. Sp.). In Figur 8 werden die Stromquellen als programmierbar (programmable current sources) bezeichnet.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_77">77</a>
            </dt>
            <dd>
               <p>Der Dummy-Wortleitungstreiber wird durch die ungepufferte Blockauswahl fwl aktiviert. Die Replica-Bitleitung wird durch F1 erfasst und zum Ansteuern des Abtastsignals gepuffert. Wenn die Verzögerung der Replica-Bitleitung mit der Bitleitungsverzögerung übereinstimmt und die Verzögerung von F1, S2, S3 gleich derjenigen von B1, B2 ist, löst der Abtasttakt in dem Zeitpunkt aus, zu dem die Differenz der Spannungen der Bitleitung den gewünschten Betrag hat. Wenn die Verzögerung von B1, B2 mit der Verzögerung des Erzeugens von rn (Fig. 9) aus der Replica-Bitleitung übereinstimmt, ist die Wortleitungsimpulsbreite der Mindestwert, der erforderlich ist, um die erforderliche Spannungsdifferenz der Bitleitungen zu erzeugen (S. 1214 li. Sp.).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_78">78</a>
            </dt>
            <dd>
               <p>b) K6 offenbart damit, wie auch die Berufung nicht in Zweifel zieht, die Merkmale 1, 2, 3, 5 und 6.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_79">79</a>
            </dt>
            <dd>
               <p>Entgegen der Auffassung der Berufung ist allerdings nicht das in Figur 10 links unten dargestellte, als Block-Decoder fungierende NAND-Gatter als Wortleitungsaktivierungsschaltung im Sinne von Merkmal 6 anzusehen. Diese Funktion wird, wie das Patentgericht zu Recht angenommen hat, vielmehr durch das ebenfalls als NAND-Glied ausgestaltete Bauteil (B3) verwirklicht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_80">80</a>
            </dt>
            <dd>
               <p>Wie die Berufung im Ansatz zutreffend geltend macht, hat die Wortleitungsaktivierungsschaltung nach Merkmal 6 die Funktion, die Wortleitung auf Basis eines Eingangssignals mittels eines Wortleitungstreibers anzusprechen. Dieses Eingangssignal muss aber eines der beiden Signale sein, die die in Merkmal 4 vorgesehene Zeitsteuerungsschaltung erzeugt. Zwei unterschiedliche Signale werden bei der in Figur 10 dargestellten Schaltung erst durch das nach dem Block-Decoder angeordnete NOR-Gatter und die auf dem nach oben führenden Signalpfad angeordneten Inverter B1 und B2 erzeugt. Als Wortleitungstreiber im Sinne von Merkmal 6 fungiert in K6 folglich nur das B3 nachgelagerte Element B4.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_81">81</a>
            </dt>
            <dd>
               <p>Dass in Figur 10 sowohl B3 als auch B4 als Wortleitungstreiber bezeichnet werden, führt nicht zu einer abweichenden Beurteilung. Maßgeblich ist insoweit die vom Streitpatent vorgegebene Nomenklatur, die zwischen Aktivierungsschaltung und Treiber unterscheidet. Nach dieser Einteilung gehört B3 aus den genannten Gründen zur Aktivierungsschaltung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_82">82</a>
            </dt>
            <dd>
               <p>c) Entgegen der Auffassung der Berufung ist in K6 auch Merkmal 4 offenbart.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_83">83</a>
            </dt>
            <dd>
               <p>aa) Wie bereits oben dargelegt wurde, wird bei der in Figur 10 dargestellten Schaltung das unten links über den Block-Decoder und das NOR-Glied eingehende Signal aufgeteilt in ein erstes Signal, das ohne Verzögerung zur Schleifenschaltung geführt wird, und ein zweites Signal, das durch die Inverter B1 und B2 verzögert zur Wortleitungsaktivierungsschaltung geht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_84">84</a>
            </dt>
            <dd>
               <p>Damit werden, wie das Patentgericht zutreffend ausgeführt hat, zwei unterschiedliche Signale erzeugt, von denen das erste sogar das zeitlich vorangehende ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_85">85</a>
            </dt>
            <dd>
               <p>bb) Dass das erste Signal vor dem Abfühlverstärker durch einen Verstärker (F1) und zwei weitere Inverter (S1, S2) ebenfalls verzögert wird und diese Verzögerung nach den Ausführungen in K6 vorzugsweise derjenigen durch die Inverter B1 und B2 entsprechen sollte (S. 1214 li. Sp.), führt entgegen der Auffassung der Berufung nicht zu einer abweichenden Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_86">86</a>
            </dt>
            <dd>
               <p>Wie ebenfalls bereits dargelegt wurde, sieht auch das Streitpatent in Merkmal 7 vor, dass das in der Schleifenschaltung ankommende erste Signal erst mit einer (einstellbaren) Verzögerung zur Erzeugung eines Aktivierungssignals für den Abfühlverstärker führt. Eine solche zusätzliche Verzögerung bewirken in K6 die Bauteile F1, S2 und S3.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_87">87</a>
            </dt>
            <dd>
               <p>d) K6 offenbart auch das Merkmal 7.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_88">88</a>
            </dt>
            <dd>
               <p>Wie das Patentgericht in der Sache zutreffend ausgeführt hat, haben die Aufteilung des Signals nach dem NOR-Gatter und die Verzögerung des zur Wortleitungsaktivierungsschaltung führenden Signals durch die Inverter B1 und B2 zur Folge, dass das zu der Schleifenführung geleitete Signal zuerst ankommt. Die in Figur 8 dargestellte Schaltung bewirkt, dass der darauffolgende Zeitraum bis zum Auslösen des Aktivierungssignals für den Abfühlverstärker durch die Zeitspanne bestimmt wird, die zum Entladen der Dummy-Bitleitung benötigt wird. Diese Zeitspanne kann durch die programmierbaren Stromquellen beeinflusst werden.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_89">89</a>
            </dt>
            <dd>
               <p>Damit ist Merkmal 1.7 vollständig offenbart.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_90">90</a>
            </dt>
            <dd>
               <p>aa) Entgegen der Auffassung der Berufung ist unerheblich, ob die in K6 offenbarten Schaltungen nur der Detektion von Verzögerungen beim Entladevorgang der Bitleitungen dienen und nicht der Detektion von Verzögerungen auf dem Abfühlverstärkerpfad.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_91">91</a>
            </dt>
            <dd>
               <p>Wie bereits oben dargelegt wurde, ist eine Detektion von Verzögerungen auf dem Abfühlverstärkerpfad nach Merkmal 7 nicht zwingend erforderlich.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_92">92</a>
            </dt>
            <dd>
               <p>bb) Dass das Patentgericht nur die in Figur 8 dargestellte Ausgestaltung mit programmierbaren Stromquellen als neuheitsschädlich angesehen hat, nicht aber die in K6 als funktionsgleich geschilderte Ausgestaltung mit verkürzter Dummy-Bitleitung, begründet keinen Widerspruch.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_93">93</a>
            </dt>
            <dd>
               <p>Das Patentgericht hat den im vorliegenden Zusammenhang entscheidenden Unterschied zu Recht darin gesehen, dass für die Ausführungsform mit Stromquellen eine Programmierbarkeit ausdrücklich offenbart ist, für die Ausführungsform mit verkürzter Dummy-Bitleitung hingegen nicht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_94">94</a>
            </dt>
            <dd>
               <p>cc) Die in K6 enthaltenen Ausführungen, wonach alle Ausgänge der als Stromquellen fungierenden Speicherzellen miteinander verbunden sind und gleichzeitig die Replica-Bitleitung entladen (S. 1213 li. Sp. unten), führen nicht zu einer abweichenden Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_95">95</a>
            </dt>
            <dd>
               <p>Diesen Ausführungen ist allerdings zu entnehmen, dass nach Festlegung der eingesetzten Stromquellen - ebenso wie nach einer Verkürzung der Bitleitung - keine zusätzlichen Anpassungsmöglichkeiten bestehen. Die Angabe, dass die Stromquellen programmierbar sind, bezieht sich jedoch auf die vorangehende Phase der Einstellung. Hierzu führt K6 an gleicher Stelle aus, durch den Anschluss von n Stromquellen an die Replica-Bitleitung könne deren Anstiegsgeschwindigkeit auf das n-fache der Anstiegsgeschwindigkeit der Haupt-Bitleitung eingestellt werden. Damit ist eine Möglichkeit zur Anpassung durch Programmierung offenbart, wie sie Merkmal 7 vorsieht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_96">96</a>
            </dt>
            <dd>
               <p>2. Im Ergebnis zu Recht hat das Patentgericht die mit den Hilfsanträgen 1 bis 4 verteidigten Gegenstände ebenfalls als nicht patentfähig angesehen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_97">97</a>
            </dt>
            <dd>
               <p>a) Der mit Hilfsantrag 1 verteidigte Gegenstand ist durch K6 vollständig offenbart.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_98">98</a>
            </dt>
            <dd>
               <p>aa) In der Fassung von Hilfsantrag 1 sind die Merkmalsgruppen 4 und 7 wie folgt gefasst (Änderungen sind hervorgehoben):</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">4. a timing circuit (232) configured to generate a first signal (101, 201) and a second signal (103, 203) <span style="text-decoration:underline">in response to an input signal (231),</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">4.1 <span style="text-decoration:underline">wherein the input signal (231) is a clock signal;</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">4.2 <span style="text-decoration:underline">and wherein the first signal is activated prior to the second signal;</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">7. wherein the loop circuit (114, 214) is operative to receive the first signal (101, 201) before the wordline enable circuit (112, 212) receives the second signal (103, 203)</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.1 <span style="text-decoration:underline">whereby the first signal initiates the operation of the loop circuit (114, 214) before the second signal initiates the generation of the wordline enable signal,</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.2 <span style="text-decoration:underline">wherein</span> the loop circuit (114, 214) is programmable to adjust a delay of the sense amplifier enable signal (105, 205),</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.3 <span style="text-decoration:underline">whereby the sense amplifier enable signal experiences an increased delay responding to the first signal as the supply voltage of a logic circuit portion of the loop circuit decreases in low power applications.</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_99">99</a>
            </dt>
            <dd>
               <p>bb) Entgegen der Auffassung der Berufung ist Merkmal 7.3 nicht zu entnehmen, dass die Verringerung der Versorgungsspannung für ein Logik-Schaltungsteil der Schleifenschaltung bewusst und gezielt herbeigeführt werden und ein bestimmtes Mindestmaß übersteigen muss.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_100">100</a>
            </dt>
            <dd>
               <p>Diesbezügliche Erfordernisse sind im Wortlaut von Merkmal 7.3 nicht vorgesehen. Sie ergeben sich auch nicht aus der Anforderung, dass die Verringerung der Spannung in einem Niedrigspannungsbetrieb (low power application) erfolgen muss. Diese Anforderung ist nicht nur erfüllt, wenn die Spannung aufgrund eines Wechsels in einen Betriebsmodus mit niedrigerer Spannung absinkt, sondern auch dann, wenn es innerhalb eines solchen Modus zu Schwankungen kommt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_101">101</a>
            </dt>
            <dd>
               <p>cc) Die vom Patentgericht festgestellte Offenbarung der geänderten Merkmalsgruppe 4 und von Merkmal 7.1 durch K6 zieht die Berufung zu Recht nicht in Zweifel.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_102">102</a>
            </dt>
            <dd>
               <p>Insbesondere ist das Patentgericht im Hinblick auf die Merkmale 4.2 und 7.1 zutreffend zu dem Ergebnis gelangt, dass wegen der in der Zeitsteuerungsschaltung vorgesehenen Inverter B1 und B2 das zweite Signal verzögert und damit nach dem ersten Signal (für den weiteren Signalpfad) aktiviert wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_103">103</a>
            </dt>
            <dd>
               <p>dd) Merkmal 7.3 ist entgegen der Ansicht der Berufung ebenfalls offenbart.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_104">104</a>
            </dt>
            <dd>
               <p>Wie das Patentgericht zu Recht ausgeführt hat, handelt es sich bei der Verzögerung, die bei abnehmender Versorgungsspannung eines Logik-Schaltungsteils in der Schleifenschaltung zunehmen soll, um die in Figur 3 des Streitpatents mit dem Bezugszeichen 306 bezeichnete Verzögerung, denn nur diese wird mit sinkender Versorgungsspannung größer, während die programmierbare Verzögerung 304 unter denselben Voraussetzungen kleiner wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_105">105</a>
            </dt>
            <dd>
               <p>Vor diesem Hintergrund ist das Patentgericht zu Recht zu dem Ergebnis gelangt, dass sich der in Merkmal 7.3 vorgesehene Effekt bei Spannungsschwankungen während des Betriebs von selbst einstellt, wie dies auch in der Beschreibung des Streitpatents ausgeführt wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_106">106</a>
            </dt>
            <dd>
               <p>b) Für Hilfsantrag 1a ergibt sich keine abweichende Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_107">107</a>
            </dt>
            <dd>
               <p>aa) Nach dem auf Hilfsantrag 1 aufbauenden Hilfsantrag 1a lautet die Merkmalsgruppe 7 wie folgt (Änderungen gegenüber Hilfsantrag 1 sind hervorgehoben):</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">7. wherein the loop circuit (114, 214) is operative to receive the first signal (101, 201) before the wordline enable circuit (112, 212) receives the second signal (103, 203)</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.1 whereby the first signal initiates the operation of the loop circuit (114, 214) before the second signal initiates the generation of the wordline enable signal,</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">
                  <span style="text-decoration:underline">7.4 so that a delay of the sense amplifier enable signal (105, 205) may be adjusted to accommodate a delay within the loop circuit (114, 214) due to a supply voltage value,</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">
                  <span style="text-decoration:underline">7.3'' wherein the delay within the loop circuit (114, 214) is an increased delay as the supply voltage of a logic circuit portion of the loop circuit (114, 214) decreases in low power applications,</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.2 wherein the loop circuit (114, 214) is programmable to adjust a <span style="text-decoration:underline">the</span> delay of the sense amplifier enable signal (105, 205).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_108">108</a>
            </dt>
            <dd>
               <p>bb) Das hinzugefügte Merkmal 7.4 verdeutlicht in Kombination mit dem umformulierten Merkmal 7.3'', dass die Anpassung der Verzögerung einem Anstieg der Verzögerung wegen Verringerung der Versorgungsspannung eines Logik-Schaltungsteils der Schleifenschaltung Rechnung tragen soll.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_109">109</a>
            </dt>
            <dd>
               <p>Auch mit diesen Formulierungen ist jedoch nicht vorgegeben, in welcher Weise die Anpassung erfolgen soll. Insbesondere ist nicht festgelegt, dass die Verzögerung deshalb anzupassen ist, weil sie nur in der Schleifenschaltung oder in einer Logik-Domäne auftritt, nicht aber bei den Speicherzellen, und der Ausgleich deshalb durch Verkürzung einer anderen Zeitspanne erfolgen muss.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_110">110</a>
            </dt>
            <dd>
               <p>cc) Ausgehend davon ist das Patentgericht zu Recht zu dem Ergebnis gelangt, dass Hilfsantrag 1a nicht anders zu beurteilen ist als Hilfsantrag 1.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_111">111</a>
            </dt>
            <dd>
               <p>c) Die mit den Hilfsanträgen 2 und 2a verteidigten Gegenstände sind ebenfalls nicht patentfähig.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_112">112</a>
            </dt>
            <dd>
               <p>aa) Die Hilfsanträge 2 und 2a fügen dem Gegenstand der Hilfsanträge 1 bzw. 1a jeweils das folgende Merkmal hinzu:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">8. wherein the wordline driver (238) and the bit cell (202) exist in a memory voltage domain (264), while other components of the system (200) exist in a logic voltage domain (260).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_113">113</a>
            </dt>
            <dd>
               <p>bb) Entgegen der Auffassung des Patentgerichts genügt es zur Verwirklichung dieses Merkmals nicht, wenn die Schaltung abstrakt in einzelne Spannungsbereiche aufgeteilt werden kann. Vielmehr muss die Schaltung so ausgelegt sein, dass es zumindest zwei Bereiche gibt, die tatsächlich mit unterschiedlicher Versorgungsspannung betrieben werden können. Dass von dieser Möglichkeit Gebrauch gemacht wird, ist hingegen, wie das Patentgericht zutreffend angenommen hat, nicht erforderlich.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_114">114</a>
            </dt>
            <dd>
               <p>cc) Damit ist Merkmal 8 in K6 nicht offenbart.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_115">115</a>
            </dt>
            <dd>
               <p>Die Möglichkeit, unterschiedliche Bereiche der Schaltung mit unterschiedlichen Spannungen zu betreiben, ist in K6 nicht offenbart. Dass nach den Feststellungen des Patentgerichts abstrakte Domänen gebildet werden können, reicht hierfür nicht aus.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_116">116</a>
            </dt>
            <dd>
               <p>dd) Die angefochtene Entscheidung wird insoweit jedoch von der Hilfserwägung getragen, dass es ausgehend von K6 nahelag, die beiden Bereiche mit unterschiedlicher Versorgungsspannung zu betreiben, wie dies etwa in K13 und K15 offenbart ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_117">117</a>
            </dt>
            <dd>
               <p>Wie die Berufungserwiderung zu Recht geltend macht, strebt K6 das Ziel an, den Energieverbrauch durch Absenkung der Versorgungsspannung zu verringern. Hierzu ist K13 und K15 zu entnehmen, dass die Zuverlässigkeit des Speichers nicht mehr gegeben ist, wenn die Spannung im Speicherteil unter einen bestimmten Wert sinkt, wohingegen im Logikteil eine weitere Absenkung möglich ist (K13 Abs. 5 f.; K15 S. 134 Abs. 6.3).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_118">118</a>
            </dt>
            <dd>
               <p>Ausgehend hiervon bestand Anlass, auch für den in K6 offenbarten Aufbau die Schaltung in zwei Spannungsbereiche mit unterschiedlichen Versorgungsspannungen für das Speicherteil und das Logikteil aufzuteilen, damit eine weitergehende Senkung der Spannung für das Logikteil möglich wird.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_119">119</a>
            </dt>
            <dd>
               <p>Der von der Berufung angeführte Umstand, dass es bei einer solchen Änderung nicht sinnvoll wäre, die Verzögerung wie in K6 vorgeschlagen durch die Komponenten F1, S2 und S3 auf diejenige durch die Gatter B1 und B2 abzustimmen, führt nicht zu einer abweichenden Beurteilung. Eine Verzögerung im Abfühlverstärkerpfad aufgrund einer geringeren Spannung im Logikteil mag zwar zu zusätzlichen Problemen führen. Mit der Anweisung, die Verzögerungen in den einzelnen Komponenten aufeinander abzustimmen, und dem Einsatz programmierbarer Stromquellen, bietet K6 aber auch Ansätze, um diesen Problemen Rechnung zu tragen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_120">120</a>
            </dt>
            <dd>
               <p>Dass K6 einen Ausgleich von zusätzlichen Verzögerungen aufgrund einer Absenkung der Versorgungsspannung im Logikteil durch Verringerung der durch Programmierung anpassbaren Verzögerung nicht offenbart, führt schon deshalb nicht zu einer abweichenden Beurteilung, weil auch die Merkmalsgruppe 7 eine Anpassung in dieser Weise nicht zwingend vorsieht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_121">121</a>
            </dt>
            <dd>
               <p>d) Die Patentfähigkeit der mit den Hilfsanträgen 3 und 4 verteidigten Gegenstände hat das Patentgericht jedenfalls im Ergebnis zu Recht verneint.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_122">122</a>
            </dt>
            <dd>
               <p>aa) Die Hilfsanträge 3 und 4 fügen Patentanspruch 1 in der erteilten Fassung bzw. in der Fassung nach Hilfsantrag 1 folgendes Merkmal hinzu:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">9. and wherein the loop circuit (114, 214) is further configured to provide a disable signal (245) to the wordline enable circuit to disable the wordline enable signal.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_123">123</a>
            </dt>
            <dd>
               <p>bb) Ob dieses Merkmal, wie das Patentgericht angenommen hat, in K6 dadurch offenbart ist, dass in Figur 9 ein Deaktivierungssignal von der Replica-Bitline über den Transistor (Ma) zum oberen rechten Transistor des erweiterten NAND-Gatters verläuft, oder ob diese Bauteile, wie die Berufung meint, zur Wortleitungsaktivierungsschaltung gehören, bedarf keiner abschließenden Entscheidung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_124">124</a>
            </dt>
            <dd>
               <p>Wie die Berufungserwiderung zu Recht geltend macht, ist ein von der Schleifenschaltung ausgehendes Deaktivierungssignal für die Wortleitung jedenfalls durch Figur 10 und die darauf bezogenen, bereits oben wiedergegebenen Ausführungen offenbart, wonach der Inverter F1 nach Entladung der Replica-Bitline eine logische 1 ausgibt mit der Folge, dass B4 über das NOR-Gatter, die Inverter B1 und B2 und das Gatter B3 eine 0 ausgibt und damit die Wortleitung deaktiviert.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_125">125</a>
            </dt>
            <dd>
               <p>e) Der mit Hilfsantrag 5 verteidigte Gegenstand ist ebenfalls nicht patentfähig.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_126">126</a>
            </dt>
            <dd>
               <p>aa) Ausgehend von Hilfsantrag 1 sieht Hilfsantrag 5 die folgenden Änderungen vor:</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:36pt">An apparatus, <span style="text-decoration:underline">having various supply voltages,</span> comprising: …</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.1' whereby the first signal initiates the operation of the loop circuit (114, 214) before the second signal initiates the generation of the wordline enable signal, <span style="text-decoration:underline">in order to give the sense amplifier additional time to adjust for a lower operating voltage</span>,</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:18pt"/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.2' wherein the loop circuit (114, 214) is programmable to <span style="text-decoration:line-through">adjust a delay</span> 
                  <span style="text-decoration:underline">maintain a substantially constant delay between activation of a wordline signal by the wordline driver (138, 238) and activation </span>of the sense amplifier enable signal (105, 205),</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:18pt"/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p style="margin-left:54pt">7.3' <span style="text-decoration:underline">and wherein the substantially constant delay is substantially independent of a supply voltage of a logic domain.</span>
               </p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_127">127</a>
            </dt>
            <dd>
               <p>bb) Das Patentgericht hat zutreffend angenommen, dass das neue Eingangsmerkmal (having various supply voltages) die Anzahl möglicher Betriebsspannungen und den Zeitpunkt ihres Vorliegens offenlässt. Insbesondere ist ihm wie auch den geänderten Folgemerkmalen keine Beschränkung auf Vorrichtungen zu entnehmen, deren Betriebsspannungen sich im laufenden Betrieb ändern.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_128">128</a>
            </dt>
            <dd>
               <p>Für die Offenbarung dieses Merkmals reicht dementsprechend die Angabe aus, dass die Vorrichtung nach K6 mit den Betriebsspannungen 1,0 V, 0,75 V, 0,5 V, 0,45 V und 0,4 V betrieben werden kann (S. 1218 Tabelle V).</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_129">129</a>
            </dt>
            <dd>
               <p>cc) Die Merkmale 7.2' und 7.3' konkretisieren die Art und Weise, in der die Verzögerung des Aktivierungssignals für den Abfühlverstärker angepasst wird, dahin, dass die Verzögerung zwischen der Aktivierung des Wortleitungssignals durch den Wortleitungstreiber und der Aktivierung des Signals für den Abfühlverstärker unabhängig von der Versorgungsspannung im Logikbereich im Wesentlichen gleichbleibt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_130">130</a>
            </dt>
            <dd>
               <p>Wenn sich die Versorgungsspannung des Logikbereichs ändert, ändert sich allerdings ein für die Gesamtverzögerung maßgeblicher Zeitraum. Um die Verzögerung konstant zu halten, muss folglich ein anderer Zeitraum angepasst werden. Dies entspricht der Vorgehensweise, wie sie in Figur 3 des Streitpatents dargestellt ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_131">131</a>
            </dt>
            <dd>
               <p>Entgegen der Auffassung des Patentgerichts reicht es für eine Programmierbarkeit im Sinne von Merkmal 7.2' nicht aus, dass die in K6 offenbarten programmierbaren Bauteile mit Software ausgestattet werden können, die eine solche Anpassung der Verzögerung ermöglicht. Vielmehr muss die Vorrichtung bereits mit Hard- und Software ausgestattet sein, die für diesen Zweck geeignete und vorgesehene Funktionen zur Verfügung stellen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_132">132</a>
            </dt>
            <dd>
               <p>dd) Zu Recht und von der Berufung unbeanstandet hat das Patentgericht angenommen, dass Merkmal 7.1' aus den bereits im Zusammenhang mit Hilfsantrag 1 zu Merkmal 7.1 dargelegten Gründen auch mit den zusätzlichen Ergänzungen in K6 offenbart ist.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_133">133</a>
            </dt>
            <dd>
               <p>ee) Der Einsatz von unterschiedlichen Spannungen - auch dergestalt, dass Speicher- und Logikteil mit unterschiedlichen Spannungen betrieben werden - ist aus den oben dargelegten Gründen jedenfalls durch K13 und K15 nahegelegt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_134">134</a>
            </dt>
            <dd>
               <p>ff) Zu Recht ist das Patentgericht zu dem Ergebnis gelangt, dass es ausgehend von K6 nahelag, eine Anpassung der Verzögerung nach den Merkmalen 7.2' und 7.3' zu ermöglichen.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_135">135</a>
            </dt>
            <dd>
               <p>Die Reduzierung der Versorgungsspannung im Logikteil führt zu einer zusätzlichen Verzögerung des ersten Signals durch die in Figur 10 gezeigten Inverter F1, S2, S3 mit der Folge, dass auch das Aktivierungssignal für den Abfühlverstärker zusätzlich verzögert ausgegeben wird. Um diese Verzögerung auszugleichen, stellt K6 mit den dort bereits vorhandenen programmierbaren Stromquellen einen geeigneten Ausgleichsmechanismus bereit.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_136">136</a>
            </dt>
            <dd>
               <p>Daraus ergab sich, wie das Patentgericht im Ergebnis zu Recht angenommen hat, die Anregung, diese Einstellmöglichkeit auch zu nutzen, um eine aus der Reduzierung der Versorgungsspannung im Logikteil resultierende zusätzliche Verzögerung auszugleichen. Dass der Einsatz der programmierbaren Stromquellen für eine auf dieser Ursache beruhenden zusätzlichen Verzögerung nicht in K6 offenbart ist, steht dem nicht entgegen. Wie das Patentgericht zutreffend angenommen hat, offenbart K6 den grundlegenden Gedanken, dass dem Zeitpunkt, zu dem der Abfühlverstärker aktiviert ist, ausschlaggebende Bedeutung zukommt. Um den für die Aktivierung richtigen Zeitpunkt zu treffen, kommt es damit nicht maßgeblich darauf an, worauf die auszugleichende Verzögerung beruht.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_137">137</a>
            </dt>
            <dd>
               <p>f) Für Hilfsantrag 6, der eine Kombination der Hilfsanträge 1, 2, 3 und 5 darstellt, ergibt sich keine abweichende Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_138">138</a>
            </dt>
            <dd>
               <p>g) Nichts anderes gilt für Hilfsantrag 6a.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_139">139</a>
            </dt>
            <dd>
               <p>aa) Hilfsantrag 6a unterscheidet sich von Hilfsantrag 6 dadurch, dass in den Merkmalen 7.2' und 7.3' jeweils das Wort "substantially" entfällt.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_140">140</a>
            </dt>
            <dd>
               <p>bb) Diese Konkretisierung führt nicht zu einer abweichenden Beurteilung.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_141">141</a>
            </dt>
            <dd>
               <p>Wie im Zusammenhang mit Hilfsantrag 5 dargelegt wurde, lag es ausgehend von K6 nahe, die dort offenbarten Mittel zur Anpassung der Verzögerung auch zum Ausgleich von Verzögerungen im Abfühlverstärkerpfad aufgrund einer Reduzierung der Versorgungsspannung im Logikteil zu nutzen. Hierbei lag es nahe, die Gesamtverzögerung so konstant wie möglich zu halten.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt>
               <a name="rd_142">142</a>
            </dt>
            <dd>
               <p>IV. Die Kostenentscheidung beruht auf § 121 Abs. 2 PatG und § 97 Abs. 1 ZPO.</p>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <table border="0" cellpadding="0" cellspacing="0" class="Rsp">
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>Bacher     </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>  </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>Hoffmann     </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>  </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>Deichfuß</span>
                        </p>
                     </td>
                  </tr>
                  <tr>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>  </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>Marx     </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>  </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>Crummenerl     </span>
                        </p>
                     </td>
                     <td colspan="1" rowspan="1" valign="top">
                        <p style="text-align:left">
                           <span>  </span>
                        </p>
                     </td>
                  </tr>
               </table>
            </dd>
         </dl>
         <dl class="RspDL">
            <dt/>
            <dd>
               <p/>
            </dd>
         </dl>
      </div>
   </entscheidungsgruende>
   <gruende/>
   <abwmeinung/>
   <sonstlt/>
   <identifier>http://www.rechtsprechung-im-internet.de/jportal/?quelle=jlink&amp;docid=jb-KORE629952023&amp;psml=bsjrsprod.psml&amp;max=true</identifier>
   <coverage>Deutschland</coverage>
   <language>deutsch</language>
   <publisher>BMJ</publisher>
   <accessRights>public</accessRights>
</dokument>