# system info SistemaEmbarcado_tb on 2025.04.27.18:21:40
system_info:
name,value
DEVICE,EP4CE115F29C7
DEVICE_FAMILY,Cyclone IV E
GENERATION_ID,1745788857
#
#
# Files generated for SistemaEmbarcado_tb on 2025.04.27.18:21:40
files:
filepath,kind,attributes,module,is_top
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/SistemaEmbarcado_tb.v,VERILOG,,SistemaEmbarcado_tb,true
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado.v,VERILOG,,SistemaEmbarcado,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_clock_source.sv,SYSTEM_VERILOG,,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_reset_source.sv,SYSTEM_VERILOG,,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/CPU.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ALU.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ALUControl.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/AvalonMM_Master_DataInterface.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/AvalonMM_Master_InstInterface.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Control.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/EX_STAGE.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ForwardingUnit.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/HazardDetectionUnit.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ID_STAGE.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/IF_STAGE.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/MEM_STAGE.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/PLL.vhd,VHDL,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/RegFile.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/ResetSync.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/WB_STAGE.v,VERILOG,,CPU,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_RAM.v,VERILOG,,SistemaEmbarcado_RAM,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_ROM.v,VERILOG,,SistemaEmbarcado_ROM,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_1.v,VERILOG,,SistemaEmbarcado_mm_interconnect_1,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
SistemaEmbarcado_tb.SistemaEmbarcado_inst,SistemaEmbarcado
SistemaEmbarcado_tb.SistemaEmbarcado_inst.ProcessadorCentral,CPU
SistemaEmbarcado_tb.SistemaEmbarcado_inst.RAM,SistemaEmbarcado_RAM
SistemaEmbarcado_tb.SistemaEmbarcado_inst.ROM,SistemaEmbarcado_ROM
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0,SistemaEmbarcado_mm_interconnect_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.ProcessadorCentral_data_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.RAM_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_1,SistemaEmbarcado_mm_interconnect_1
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_1.ProcessadorCentral_instruction_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_1.ROM_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.rst_controller,altera_reset_controller
SistemaEmbarcado_tb.SistemaEmbarcado_inst_clk_bfm,altera_avalon_clock_source
SistemaEmbarcado_tb.SistemaEmbarcado_inst_reset_bfm,altera_avalon_reset_source
