# Verilog-Exercises
 Digital Logic exercises with BASYS3 board
 
[记的很乱的笔记](https://blog.csdn.net/zhouzejun1/article/details/102006331)（404不存在说明我刚更新过内容还在审核中，等一会就好了）

---
sources 是HDL代码

constrains 是约束文件（里面的all.xdc包含了板子上所有引脚的约束信息）

testbenches 是仿真代码

三个文件夹里同名的对应同一个工程

---
school_project 里是课程实验的代码

