# üìö FPGA e Verilog ‚Äì Aula 06  
## Dispositivos L√≥gicos Program√°veis Simples (SPLD)  

**üìÖ Data:** 06/09/2025  
**üìö Tema:** SPLDs ‚Äì Estrutura e Funcionamento  

---

### üìñ Resumo da Aula
Nesta aula foi discutido como os **dispositivos l√≥gicos program√°veis (PLDs)** podem ser constru√≠dos, com foco nos **SPLDs (Simple Programmable Logic Devices)**.  

Os PLDs s√£o classificados em tr√™s categorias principais:  
- **SPLDs** ‚Äì *Simple Programmable Logic Devices*  
- **CPLDs** ‚Äì *Complex Programmable Logic Devices*  
- **FPGAs** ‚Äì *Field-Programmable Gate Arrays*  

---

### üîé Breve explica√ß√£o de cada um
- **SPLD:** dispositivos simples, como **PAL**, **PLA** e **GAL**, usados para implementar fun√ß√µes l√≥gicas b√°sicas.  
- **CPLD:** conjunto de v√°rios SPLDs interligados; permite implementar circuitos mais complexos mantendo previsibilidade de desempenho.  
- **FPGA:** arranjo massivo de blocos l√≥gicos e flip-flops, altamente flex√≠vel, ideal para projetos complexos e aplica√ß√µes modernas.  

---

### üí° Ideia B√°sica dos SPLDs
- Estrutura formada por portas **AND** e **OR** com entradas configur√°veis.  
- Toda fun√ß√£o l√≥gica pode ser implementada nesse arranjo, queimando fus√≠veis ou programando c√©lulas de mem√≥ria.  
- Os **transistores program√°veis** funcionam como chaves:
  - **Sinal alto:** chave fechada (conex√£o ativa).  
  - **Sinal baixo:** chave aberta (sem conex√£o).  
- Os valores de programa√ß√£o s√£o armazenados em **mem√≥ria** ou definidos por **fus√≠veis**.  

---

### üìå Diferen√ßa entre mem√≥ria e fus√≠veis
- **Baseado em mem√≥ria (RAM/EEPROM):**
  - Reprogram√°vel.  
  - Permite corre√ß√µes e altera√ß√µes no projeto.  
  - Pode sofrer influ√™ncia de **ru√≠dos** ou at√© radia√ß√£o (exemplo: em sat√©lites).  

- **Baseado em fus√≠veis (OTP ‚Äì One Time Programmable):**
  - Programado apenas **uma vez**.  
  - N√£o sofre altera√ß√£o por ru√≠dos.  
  - Usado quando √© necess√°ria maior confiabilidade (ex.: aplica√ß√µes aeroespaciais).  

---

### ‚úÖ Classifica√ß√£o dos SPLDs

#### 1. **PAL (Programmable Array Logic)**  
- Primeiro tipo de SPLD.  
- Estrutura: arranjo **AND program√°vel** + arranjo **OR fixo**.  
- Apenas as entradas das portas AND podem ser configuradas (com fus√≠veis).  
- Exemplo de implementa√ß√£o:  
  - Fun√ß√£o l√≥gica **F = ab'c + a'bc** ‚Üí queima de fus√≠veis define quais vari√°veis entram negadas ou n√£o.  
- S√≥ permite **l√≥gica combinacional** (n√£o h√° elementos de mem√≥ria).  

---

#### 2. **PLA (Programmable Logic Array)**  
- Estrutura: arranjo **AND program√°vel** + arranjo **OR program√°vel**.  
- Mais flex√≠vel que o PAL, pois permite definir entradas de ambas as portas.  
- Implementa l√≥gica **combinacional**.  

---

#### 3. **GAL (Generic Array Logic)**  
- Evolu√ß√£o dos PALs, com suporte a **reprograma√ß√£o**.  
- Estrutura: arranjo **AND program√°vel** + arranjo **OR program√°vel**.  
- Inclui **OLMCs (Output Logic Macrocell)**, que permitem implementar:  
  - **L√≥gica combinacional**  
  - **L√≥gica sequencial** (com flip-flops integrados).  
- Compat√≠vel com projetos feitos para PALs.  
- Fam√≠lia famosa: **Lattice GAL**, como o **GAL18V10** (18 entradas, 10 sa√≠das).  

---

### üîÑ Introdu√ß√£o: L√≥gica Combinacional x Sequencial
- **L√≥gica Combinacional:**  
  - Sa√≠da depende apenas das **entradas atuais**.  
  - Exemplos: somadores, multiplexadores, decodificadores.  

- **L√≥gica Sequencial:**  
  - Sa√≠da depende das **entradas atuais + estado anterior (mem√≥ria)**.  
  - Exemplos: flip-flops, registradores, contadores, m√°quinas de estado.  

---

### üìå Observa√ß√£o
Os **SPLDs** s√£o fundamentais porque servem como base para entender os **CPLDs**, que ser√£o tratados na pr√≥xima aula.  

---
