# Exercice 009 : Compteur 2 Chiffres (00-99)

## üéØ Objectif

Cr√©er un compteur d√©cimal de 00 √† 99 affich√© sur les deux afficheurs 7 segments de la Go Board.

## üìö Concepts

- **Compteur 2 chiffres** : Comptage 0-99 avec wrap-around
- **Division d√©cimale** : Extraction dizaines/unit√©s
- **Double affichage** : Utilisation simultan√©e des 2 afficheurs
- **Composition** : R√©utilisation du d√©codeur 7 segments

## üîß Sp√©cifications

### Entr√©es
- `i_Clk` : Horloge 25 MHz

### Sorties
- `o_Segment1_A` √† `o_Segment1_G` : Chiffre des **unit√©s** (droite)
- `o_Segment2_A` √† `o_Segment2_G` : Chiffre des **dizaines** (gauche)

### Comportement

Le compteur doit :
1. Incr√©menter toutes les 0.5 secondes
2. Compter de 00 √† 99
3. Revenir √† 00 apr√®s 99 (wrap)
4. Afficher les dizaines sur Segment2 (gauche)
5. Afficher les unit√©s sur Segment1 (droite)

### S√©quence d'affichage

```
Temps   | Valeur | Seg2 (dizaines) | Seg1 (unit√©s)
--------|--------|-----------------|---------------
0.0s    |   00   |       0         |       0
0.5s    |   01   |       0         |       1
...
4.5s    |   09   |       0         |       9
5.0s    |   10   |       1         |       0
...
49.5s   |   99   |       9         |       9
50.0s   |   00   |       0         |       0  (wrap)
```

## üí° Impl√©mentation

### Architecture

```verilog
// Compteur 0-99
reg [6:0] r_Counter;  // 7 bits suffisent pour 99

always @(posedge i_Clk) begin
    if (r_Enable) begin
        if (r_Counter == 99)
            r_Counter <= 0;
        else
            r_Counter <= r_Counter + 1;
    end
end

// Extraction dizaines et unit√©s
wire [3:0] w_Tens   = r_Counter / 10;  // Division
wire [3:0] w_Units  = r_Counter % 10;  // Modulo

// Deux d√©codeurs 7 segments
// - Un pour les dizaines (Segment2)
// - Un pour les unit√©s (Segment1)
```

### Division et Modulo

La synth√®se reconna√Æt les op√©rateurs `/` et `%` pour des valeurs constantes :
- `r_Counter / 10` ‚Üí Dizaines (0-9)
- `r_Counter % 10` ‚Üí Unit√©s (0-9)

## üß™ Tests

Le testbench v√©rifie :
1. ‚úÖ Compteur incr√©mente de 00 √† 99
2. ‚úÖ Wrap 99 ‚Üí 00
3. ‚úÖ Dizaines correctes (0-9)
4. ‚úÖ Unit√©s correctes (0-9)
5. ‚úÖ Segments corrects pour chaque chiffre
6. ‚úÖ Valeurs cl√©s : 09‚Üí10, 19‚Üí20, 98‚Üí99‚Üí00

## üìä Ressources utilis√©es

- **Registres** : ~32 (diviseur 24-bit + compteur 7-bit + enable)
- **LUTs** : ~140 (comparateur + additionneur + 2 d√©codeurs 7 segments + division)
- **Fr√©quence max** : 25 MHz

## üéì Points d'apprentissage

1. **Compteur multi-chiffres** : Gestion 00-99 vs 0-9
2. **Division d√©cimale** : Extraction dizaines/unit√©s en hardware
3. **Multi-afficheurs** : Deux d√©codeurs ind√©pendants
4. **Op√©rateurs arithm√©tiques** : `/` et `%` en Verilog
