<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:15.2415</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0108353</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME</inventionTitleEng><openDate>2025.02.25</openDate><openNumber>10-2025-0027064</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 및 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 회로 패턴층을 포함하고, 상기 제2 절연층은 상기 제2 절연층의 상면 및 하면을 관통하는 캐비티를 구비하고, 상기 회로 패턴층은, 상기 캐비티의 바닥면에 배치된 전극 패드; 및 상기 캐비티의 바닥면에 상기 전극 패드와 이격되어 배치되고, 상기 전극 패드의 외측을 감싸며 구비된 더미 전극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층; 및상기 제1 절연층과 상기 제2 절연층 사이에 배치된 회로 패턴층을 포함하고,상기 제2 절연층은 상기 제2 절연층의 상면 및 하면을 관통하는 캐비티를 구비하고,상기 회로 패턴층은,상기 캐비티의 바닥면에 배치된 전극 패드; 및상기 캐비티의 바닥면에 상기 전극 패드와 이격되어 배치되고, 상기 전극 패드의 외측을 감싸며 구비된 더미 전극을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층의 외측면은 상기 제2 절연층의 외측면과 단차를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연물질을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 절연층은 광경화성 수지를 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 절연층의 외측면은 상기 제1 절연층의 외측면보다 더 내측에 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제2 절연층 상에 배치된 보호층을 더 포함하고,상기 보호층의 외측면은 상기 제2 절연층의 외측면과 단차를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 보호층은 상기 제2 절연층의 외측면을 덮으며 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 제2 절연층의 외측면은 상기 제2 절연층의 상면에서 상기 제2 절연층의 하면을 향하여 상기 제2 절연층의 외측폭이 감소 또는 증가하는 경사를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,상기 보호층은 상기 캐비티와 수직 방향으로 중첩된 개구부를 구비하고,상기 개구부의 내벽의 경사는 상기 캐비티의 내벽의 경사와 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 개구부의 내벽의 경사가 기울어진 방향은 상기 캐비티의 내벽의 경사가 기울어진 방향과 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서,상기 제2 절연층의 상기 캐비티의 내벽의 경사는, 상기 제2 절연층의 하면과가 연결되고 상기 제2 절연층의 상면을 향할수록 상기 캐비티의 폭이 좁아지는 직선의 경사를 가진 제1부와, 상기 제2 절연층의 상면과 상기 제1부 사이에 구비되고 상기 제2 절연층의 하면을 향할수록 상기 캐비티의 폭이 증가하는 곡선의 경사를 가진 제2부를 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 절연층을 관통하는 제1 관통 전극; 및상기 캐비티와 수평 방향으로 중첩되고 상기 제2 절연층을 관통하는 제2 관통 전극을 더 포함하고,상기 제2 관통 전극의 수직 방향의 두께는 상기 전극 패드의 수직 방향의 두께 및 상기 제1 관통 전극의 두께보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 절연층은 복수의 층으로 구비되고,상기 캐비티는 상기 제2 절연층의 복수의 층 중 적어도 하나의 층을 관통하는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2 절연층은 상기 제1 절연층 상에 배치된 제1층 및 상기 제1층 상에 배치된 제2층을 포함하고,상기 제2 관통 전극은 상기 제1층을 관통하는 제1 관통 파트와, 상기 제2층을 관통하는 제2 관통 파트를 포함하고,상기 제1 관통 파트와 상기 제2 관통 파트는 서로 직접 접촉한, 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 관통 파트는 상기 제1 관통 파트의 상면에서 하면을 향하여 폭이 감소하는 경사를 가지고,상기 제2 관통 파트는 상기 제2 관통 파트의 상면에서 하면을 향하여 폭이 감소하는 경사를 가지며,상기 제1 관통 파트의 수평 방향의 중심은 상기 제2 관통 파트의 수평 방향의 중심과 어긋난, 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 회로 패턴층은 상기 캐비티와 수직 방향으로 중첩되지 않는 패드부와, 상기 패드부와 상기 전극 패드를 연결하는 연결 패턴을 더 포함하고,상기 더미 전극은 상기 전극 패드 및 상기 연결 패턴과 이격된 위치에서 상기 전극 패드의 외측을 감싸며 구비된 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 캐비티 내에 배치되고 상기 전극 패드 상에 배치된 연결 부재를 더 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 제1 관통 전극은 복수 개로 구비되고,상기 복수 개의 제1 관통 전극 중 적어도 하나는 상기 더미 전극과 수직 방향으로 중첩된, 회로 기판.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 기재된 회로 기판; 및상기 회로 기판 상에 배치된 반도체 소자를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 반도체 소자는 상기 회로 기판 상에 수직 방향 및 수평 방향 중 적어도 하나의 방향을 따라 복수 개 배치된, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHOI, SO HEE</engName><name>최소희</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.08.18</receiptDate><receiptNumber>1-1-2023-0911066-13</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230108353.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93020608318577d676de96e2dab947fcbbc4953db9913c3c89aaa73dfda6d7382471b9c2860594c01cd20482d43313ea28e25f47a9fda5d7ca</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcf67aa34dae3b73d40efd06027ec146ba9526cd640138a9bc30efbed31319b8208ba1184abec42b6ac9cd3ea129dc9253ce4df5c0d376550</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>