# Projeto de Arquitetura e OrganizaÃ§Ã£o de Computadores II

## ğŸ“„ DescriÃ§Ã£o do Projeto

Este repositÃ³rio contÃ©m a transformaÃ§Ã£o da implementaÃ§Ã£o em VHDL de um processador **MIPS Monociclo** para uma arquitetura **MIPS Pipeline**:

- **MIPS Monociclo**: ImplementaÃ§Ã£o de referÃªncia que executa uma instruÃ§Ã£o por ciclo de clock.
- **MIPS Pipeline**: VersÃ£o modificada da arquitetura monociclo, agora com suporte a pipeline, permitindo a execuÃ§Ã£o de mÃºltiplas instruÃ§Ãµes simultaneamente em diferentes estÃ¡gios.

O projeto inclui tambÃ©m a simulaÃ§Ã£o bem-sucedida do algoritmo **Bubble Sort** utilizando o software **ModelSim**, demonstrando a funcionalidade prÃ¡tica da arquitetura pipeline implementada.

Este trabalho foi desenvolvido como parte da disciplina de **Arquitetura e OrganizaÃ§Ã£o de Computadores II**, sob a orientaÃ§Ã£o do professor **Mateus Beck Rutzig**, cujos ensinamentos foram fundamentais para o sucesso deste projeto.


---

## ğŸ“ Estrutura do Projeto

<details>
ğŸ“ Estrutura do Projeto

```text
MIPS-VHDL/
â”œâ”€â”€ monociclo/        # ImplementaÃ§Ã£o do processador MIPS Monociclo
â”‚   â”œâ”€â”€ asm/          # CÃ³digos em Assembly utilizados para simulaÃ§Ãµes
â”‚   â”œâ”€â”€ sim/          # Arquivos de simulaÃ§Ã£o especÃ­ficos do monociclo
â”‚   â””â”€â”€ src/          # MÃ³dulos VHDL do processador monociclo
â”‚
â”œâ”€â”€ pipeline/         # ImplementaÃ§Ã£o do processador MIPS com Pipeline
â”‚   â”œâ”€â”€ sim/          # Arquivos de simulaÃ§Ã£o especÃ­ficos do pipeline
â”‚   â”œâ”€â”€ src/          # MÃ³dulos VHDL do processador pipeline
â”‚   â””â”€â”€ work/         # DiretÃ³rio de trabalho do ModelSim

  
---

</details> ```

## âœ¨ Destaques do Projeto

### âœ… SimulaÃ§Ã£o do Bubble Sort no ModelSim

- ImplementaÃ§Ã£o completa do algoritmo Bubble Sort em assembly MIPS.
- ConversÃ£o para cÃ³digo de mÃ¡quina e carregamento na memÃ³ria de instruÃ§Ãµes.
- SimulaÃ§Ã£o bem-sucedida demonstrando a ordenaÃ§Ã£o de um array de nÃºmeros.
- Captura de waveforms no ModelSim comprovando o funcionamento correto.

---

## ğŸ”§ Funcionalidades Implementadas

### ğŸŸ¦ MIPS Pipeline

- 5 estÃ¡gios pipeline: IF, ID, EX, MEM, WB.
- DetecÃ§Ã£o e tratamento de *hazards*.
- Unidade de *forwarding* para *hazards* de dados.
- Controle de *stalls* para *hazards* de controle.

---

## â–¶ï¸ Como Executar

### ğŸ”¹ Requisitos

- **ModelSim** (ou outro simulador compatÃ­vel com VHDL).
- Conhecimento bÃ¡sico de VHDL.

### ğŸ”¹ Passos para SimulaÃ§Ã£o do Bubble Sort

1. Carregue os arquivos VHDL no ModelSim.
2. Compile todos os componentes na ordem correta.
3. Execute o testbench `MIPS_monocycle_tb.vhd`.
4. Adicionei o arquivo mipspipe.do para visualizar as waveforms
5. Analise as waveforms para verificar a ordenaÃ§Ã£o.

---

## ğŸ™ Agradecimentos

Gostaria de expressar meus sinceros agradecimentos ao professor **Mateus Beck Rutzig** por sua orientaÃ§Ã£o excepcional durante o desenvolvimento deste projeto. 

TambÃ©m quero agradecer ao colega **Bruno Henrique Spies** que me ajudou a desenvolver esse projeto sempre explicando e ensinando em cada etapa que eu tinha dificuldade.

---

## ğŸ“¬ Contato

**[Arthur Montero Portella]**  
**[arthur.portella@ecomp.ufsm.br]** 

---

Sinta-se Ã  vontade para explorar o cÃ³digo, especialmente a implementaÃ§Ã£o do **Bubble Sort** e suas **waveforms** no ModelSim. ContribuiÃ§Ãµes e sugestÃµes sÃ£o sempre bem-vindas!
