TimeQuest Timing Analyzer report for pitchshift
Mon Aug 10 10:29:29 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divide_by_n:clk_12_5_divider|out'
 12. Slow Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'divide_by_n:clk_12_5_divider|out'
 16. Slow Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'
 19. Slow Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'divide_by_n:clk_12_5_divider|out'
 32. Fast Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 33. Fast Model Setup: 'CLOCK_50'
 34. Fast Model Hold: 'CLOCK_50'
 35. Fast Model Hold: 'divide_by_n:clk_12_5_divider|out'
 36. Fast Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50'
 38. Fast Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'
 39. Fast Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pitchshift                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; Clock Name                                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                         ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; CLOCK_50                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                    ;
; divide_by_n:clk_12_5_divider|out                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divide_by_n:clk_12_5_divider|out }                            ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nes_controller_reader:controller_reader|divide_by_n:div|out } ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+-------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------+------+
; 157.9 MHz  ; 157.9 MHz       ; divide_by_n:clk_12_5_divider|out                            ;      ;
; 329.38 MHz ; 329.38 MHz      ; nes_controller_reader:controller_reader|divide_by_n:div|out ;      ;
; 378.5 MHz  ; 378.5 MHz       ; CLOCK_50                                                    ;      ;
+------------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                             ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -5.333 ; -523.289      ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -2.128 ; -49.171       ;
; CLOCK_50                                                    ; -1.642 ; -21.888       ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                             ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; CLOCK_50                                                    ; 0.391 ; 0.000         ;
; divide_by_n:clk_12_5_divider|out                            ; 0.391 ; 0.000         ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.391 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                    ; -1.380 ; -21.380       ;
; divide_by_n:clk_12_5_divider|out                            ; -0.500 ; -159.000      ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -0.500 ; -25.000       ;
+-------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -5.333 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.369      ;
; -5.317 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.353      ;
; -5.313 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.349      ;
; -5.294 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 6.333      ;
; -5.276 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 6.314      ;
; -5.275 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 6.313      ;
; -5.226 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.262      ;
; -5.204 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 6.243      ;
; -5.105 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.141      ;
; -5.089 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.125      ;
; -5.085 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.121      ;
; -5.066 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 6.105      ;
; -5.048 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 6.086      ;
; -5.047 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 6.085      ;
; -4.998 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.034      ;
; -4.997 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.033      ;
; -4.982 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 6.015      ;
; -4.981 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.017      ;
; -4.981 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 6.014      ;
; -4.979 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 6.012      ;
; -4.977 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 6.013      ;
; -4.976 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 6.015      ;
; -4.966 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.999      ;
; -4.965 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.998      ;
; -4.963 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.996      ;
; -4.959 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.992      ;
; -4.958 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 5.997      ;
; -4.940 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.976      ;
; -4.940 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 5.978      ;
; -4.939 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 5.977      ;
; -4.935 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.968      ;
; -4.934 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.967      ;
; -4.923 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.958      ;
; -4.922 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.957      ;
; -4.922 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.957      ;
; -4.921 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.956      ;
; -4.900 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.934      ;
; -4.890 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.926      ;
; -4.890 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.923      ;
; -4.889 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.922      ;
; -4.886 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.919      ;
; -4.885 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.918      ;
; -4.884 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.915      ;
; -4.884 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.918      ;
; -4.880 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.914      ;
; -4.879 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.910      ;
; -4.876 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.912      ;
; -4.874 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.907      ;
; -4.872 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.905      ;
; -4.868 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 5.907      ;
; -4.868 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.899      ;
; -4.865 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg    ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.007      ; 5.908      ;
; -4.865 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.007      ; 5.908      ;
; -4.863 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.894      ;
; -4.861 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.001      ; 5.898      ;
; -4.860 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.896      ;
; -4.856 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.892      ;
; -4.851 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.884      ;
; -4.850 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.886      ;
; -4.848 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.881      ;
; -4.847 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.880      ;
; -4.843 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.879      ;
; -4.842 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.878      ;
; -4.840 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.873      ;
; -4.837 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 5.876      ;
; -4.837 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.868      ;
; -4.832 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.863      ;
; -4.821 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.857      ;
; -4.819 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 5.857      ;
; -4.818 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 5.856      ;
; -4.816 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.850      ;
; -4.800 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.834      ;
; -4.793 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.827      ;
; -4.792 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.823      ;
; -4.789 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.822      ;
; -4.788 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.821      ;
; -4.788 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.823      ;
; -4.788 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.819      ;
; -4.787 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 5.822      ;
; -4.787 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.818      ;
; -4.783 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.814      ;
; -4.778 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.811      ;
; -4.774 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.808      ;
; -4.772 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.805      ;
; -4.771 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.001      ; 5.808      ;
; -4.769 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.805      ;
; -4.769 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.803      ;
; -4.762 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.795      ;
; -4.758 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.792      ;
; -4.758 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.791      ;
; -4.754 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 5.788      ;
; -4.750 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.781      ;
; -4.750 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.786      ;
; -4.747 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 5.786      ;
; -4.745 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.776      ;
; -4.739 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 5.775      ;
; -4.735 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.001      ; 5.772      ;
; -4.734 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.767      ;
; -4.733 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 5.764      ;
; -4.733 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 5.766      ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                     ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                            ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.128 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.935      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.094 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.898      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.089 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.893      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.073      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.998 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.802      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.978 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 3.015      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.976 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.780      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.969 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.771      ; 3.776      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.955 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.759      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.940 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.744      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.938 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.768      ; 3.742      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.922 ; nes_controller_reader:controller_reader|state[1] ; nes_controller_reader:controller_reader|buttons[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 2.959      ;
; -1.905 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|state[0]   ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.770      ; 3.711      ;
; -1.905 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|state[1]   ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.770      ; 3.711      ;
; -1.905 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|state[2]   ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.770      ; 3.711      ;
; -1.905 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|state[3]   ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.770      ; 3.711      ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.642 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.681      ;
; -1.575 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.614      ;
; -1.540 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.579      ;
; -1.491 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.527      ;
; -1.490 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.526      ;
; -1.490 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.526      ;
; -1.489 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.525      ;
; -1.483 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.522      ;
; -1.457 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.490      ;
; -1.456 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.489      ;
; -1.456 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.489      ;
; -1.455 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.488      ;
; -1.452 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.485      ;
; -1.451 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.484      ;
; -1.451 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.484      ;
; -1.450 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.483      ;
; -1.434 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.473      ;
; -1.416 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.455      ;
; -1.412 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.451      ;
; -1.398 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.437      ;
; -1.381 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.420      ;
; -1.361 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.394      ;
; -1.360 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.393      ;
; -1.360 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.393      ;
; -1.359 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.392      ;
; -1.347 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.386      ;
; -1.345 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.384      ;
; -1.341 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.380      ;
; -1.339 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.372      ;
; -1.338 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.371      ;
; -1.337 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.370      ;
; -1.332 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.368      ;
; -1.331 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.367      ;
; -1.331 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.367      ;
; -1.330 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.366      ;
; -1.318 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.351      ;
; -1.317 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.350      ;
; -1.317 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.350      ;
; -1.316 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.349      ;
; -1.310 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.349      ;
; -1.303 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.336      ;
; -1.302 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.335      ;
; -1.302 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.335      ;
; -1.301 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.334      ;
; -1.301 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.334      ;
; -1.300 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.333      ;
; -1.300 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.333      ;
; -1.299 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.332      ;
; -1.289 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.328      ;
; -1.275 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.314      ;
; -1.274 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.313      ;
; -1.270 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.309      ;
; -1.239 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.278      ;
; -1.239 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.278      ;
; -1.214 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.253      ;
; -1.204 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.243      ;
; -1.203 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.242      ;
; -1.199 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.238      ;
; -1.188 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.227      ;
; -1.188 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.224      ;
; -1.187 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.223      ;
; -1.187 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.223      ;
; -1.186 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.222      ;
; -1.168 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.207      ;
; -1.168 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.207      ;
; -1.133 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.172      ;
; -1.132 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.171      ;
; -1.130 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.169      ;
; -1.128 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.167      ;
; -1.122 ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.121 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.157      ;
; -1.120 ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.156      ;
; -1.117 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.156      ;
; -1.097 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.136      ;
; -1.097 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.136      ;
; -1.096 ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.132      ;
; -1.095 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.131      ;
; -1.095 ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.131      ;
; -1.094 ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.130      ;
; -1.082 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.118      ;
; -1.081 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.117      ;
; -1.081 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.117      ;
; -1.080 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.116      ;
; -1.062 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.101      ;
; -1.061 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.100      ;
; -1.059 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.098      ;
; -1.057 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.096      ;
; -1.055 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.094      ;
; -1.053 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.089      ;
; -1.050 ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.083      ;
; -1.049 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.082      ;
; -1.049 ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.082      ;
; -1.048 ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.081      ;
; -1.046 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.085      ;
; -1.040 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.076      ;
; -1.026 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.065      ;
; -1.026 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.065      ;
; -0.993 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.029      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.653 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.795 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.827 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.978 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.980 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.983 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.984 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.997 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 1.011 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.178 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.187 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.224 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.249 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.258 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.298 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.320 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.328 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.597      ;
; 1.329 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.333 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.340 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.603      ;
; 1.345 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.611      ;
; 1.363 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.366 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.367 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.633      ;
; 1.369 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.369 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.371 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.634      ;
; 1.371 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.634      ;
; 1.375 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.638      ;
; 1.383 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.391 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.659      ;
; 1.397 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.399 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.668      ;
; 1.400 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.403 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.672      ;
; 1.404 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.670      ;
; 1.405 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.434 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.700      ;
; 1.437 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.438 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.704      ;
; 1.440 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.454 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.461 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.730      ;
; 1.462 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.468 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.470 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.739      ;
; 1.471 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.474 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.743      ;
; 1.475 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.741      ;
; 1.508 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.509 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.511 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.777      ;
; 1.512 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.781      ;
; 1.532 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.801      ;
; 1.533 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.535 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.801      ;
; 1.539 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.541 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.810      ;
; 1.542 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.545 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.814      ;
; 1.546 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.812      ;
; 1.548 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.817      ;
; 1.579 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.845      ;
; 1.580 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.846      ;
; 1.583 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.852      ;
; 1.593 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.603 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.872      ;
; 1.604 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.612 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.881      ;
; 1.613 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.879      ;
; 1.616 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.885      ;
; 1.619 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.888      ;
; 1.624 ; resetter:resetter|reset_count[3]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.625 ; resetter:resetter|reset_count[3]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.891      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.448 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_1                  ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.580      ; 1.294      ;
; 0.454 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_in_ready_reg                        ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.580      ; 1.300      ;
; 0.521 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_1          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_2          ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.787      ;
; 0.531 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_4       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_2           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_3           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[3]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_2       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.801      ;
; 0.542 ; i2s:i2s|bitcount[5]                                                                        ; i2s:i2s|bitcount[5]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.808      ;
; 0.545 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_3                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.812      ;
; 0.565 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.831      ;
; 0.666 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_2      ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.582      ; 1.514      ;
; 0.667 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.933      ;
; 0.675 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.941      ;
; 0.691 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.957      ;
; 0.702 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_3      ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.542      ;
; 0.702 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|last_sda_i_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.969      ;
; 0.732 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|start_flag_reg                               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; -0.002     ; 0.996      ;
; 0.768 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[2]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.034      ;
; 0.773 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.039      ;
; 0.773 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[4]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.039      ;
; 0.776 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[6]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[6]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.042      ;
; 0.786 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.052      ;
; 0.795 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|out                                                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; i2s:i2s|divide_by_n:div_256|out                                                            ; i2s:i2s|bck_prev                                                                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; i2s:i2s|bitcount[1]                                                                        ; i2s:i2s|bitcount[1]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[7]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[7]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_2           ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.644      ;
; 0.804 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_2       ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.644      ;
; 0.805 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[1]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[1]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[1]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.577      ; 1.650      ;
; 0.808 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_3           ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.648      ;
; 0.808 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_4       ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.648      ;
; 0.810 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_2          ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.652      ;
; 0.812 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[2]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.577      ; 1.658      ;
; 0.817 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_2 ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.657      ;
; 0.817 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.574      ; 1.657      ;
; 0.836 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[5]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.577      ; 1.681      ;
; 0.838 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_IDLE                     ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[4]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.577      ; 1.682      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.646 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.680      ;
; 0.647 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.681      ;
; 0.648 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.682      ;
; 0.651 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.685      ;
; 0.652 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.686      ;
; 0.658 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.692      ;
; 0.660 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.694      ;
; 0.661 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 1.695      ;
; 0.703 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.969      ;
; 0.809 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.075      ;
; 0.826 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons[0]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.001      ; 1.093      ;
; 0.845 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.111      ;
; 0.849 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.115      ;
; 0.862 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.128      ;
; 0.979 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.245      ;
; 1.014 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.280      ;
; 1.016 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.282      ;
; 1.144 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons[6]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.399      ;
; 1.192 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons[4]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.450      ;
; 1.231 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.497      ;
; 1.235 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.501      ;
; 1.248 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.514      ;
; 1.263 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.529      ;
; 1.289 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons[3]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.544      ;
; 1.289 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.555      ;
; 1.302 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.568      ;
; 1.306 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.572      ;
; 1.319 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.585      ;
; 1.334 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.600      ;
; 1.360 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons[5]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.615      ;
; 1.362 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.628      ;
; 1.370 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons[7]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.625      ;
; 1.383 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons[2]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.638      ;
; 1.390 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons[1]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.011     ; 1.645      ;
; 1.390 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.656      ;
; 1.394 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.660      ;
; 1.400 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.666      ;
; 1.433 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.699      ;
; 1.452 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.489      ;
; 1.454 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.491      ;
; 1.459 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.496      ;
; 1.461 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.727      ;
; 1.465 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.731      ;
; 1.465 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.731      ;
; 1.466 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.503      ;
; 1.467 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.504      ;
; 1.468 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.505      ;
; 1.469 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.506      ;
; 1.470 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.507      ;
; 1.492 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.758      ;
; 1.493 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.759      ;
; 1.504 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.770      ;
; 1.536 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.802      ;
; 1.536 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.802      ;
; 1.563 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.829      ;
; 1.564 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.830      ;
; 1.584 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.621      ;
; 1.586 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.623      ;
; 1.591 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.628      ;
; 1.598 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.635      ;
; 1.599 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.636      ;
; 1.600 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.637      ;
; 1.601 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.638      ;
; 1.602 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.639      ;
; 1.607 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.873      ;
; 1.607 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.873      ;
; 1.616 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.882      ;
; 1.628 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.906      ;
; 1.628 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.906      ;
; 1.630 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.908      ;
; 1.634 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.912      ;
; 1.634 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.900      ;
; 1.635 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.913      ;
; 1.635 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.901      ;
; 1.636 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.914      ;
; 1.637 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.012      ; 1.915      ;
; 1.646 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.680      ;
; 1.648 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.682      ;
; 1.653 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.687      ;
; 1.660 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.694      ;
; 1.661 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.695      ;
; 1.662 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.696      ;
; 1.663 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.697      ;
; 1.664 ; resetter:resetter|reset_count[8]                         ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.768      ; 2.698      ;
; 1.678 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.944      ;
; 1.678 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.944      ;
; 1.678 ; resetter:resetter|reset_count[1]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.715      ;
; 1.680 ; resetter:resetter|reset_count[1]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.717      ;
; 1.685 ; resetter:resetter|reset_count[1]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.771      ; 2.722      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_start_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_start_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 3.891 ; 3.891 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 3.887 ; 3.887 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.530 ; 3.530 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -3.661 ; -3.661 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -3.657 ; -3.657 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -3.209 ; -3.209 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.114  ; 8.114  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 9.003  ; 9.003  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.879  ; 8.879  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 8.810  ; 8.810  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 13.058 ; 13.058 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.383 ; 12.383 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 13.058 ; 13.058 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.593 ; 11.593 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.199 ; 10.199 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.055 ; 10.055 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.616 ; 10.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.986 ; 10.986 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.846 ; 10.846 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.593 ; 11.593 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.364 ; 11.364 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.061 ; 11.061 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.284 ; 12.284 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.722 ; 12.722 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.114  ; 8.114  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 9.003  ; 9.003  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.879  ; 8.879  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 8.810  ; 8.810  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.820 ; 10.820 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.903 ; 10.903 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.820 ; 10.820 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.055 ; 10.055 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.199 ; 10.199 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.055 ; 10.055 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.616 ; 10.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.986 ; 10.986 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.846 ; 10.846 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.593 ; 11.593 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.364 ; 11.364 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.061 ; 11.061 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.804 ; 10.804 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.484 ; 10.484 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 8.559 ;    ;    ; 8.559 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 8.559 ;    ;    ; 8.559 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                             ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -1.789 ; -153.757      ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -0.590 ; -11.881       ;
; CLOCK_50                                                    ; -0.252 ; -1.259        ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                             ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; CLOCK_50                                                    ; 0.215 ; 0.000         ;
; divide_by_n:clk_12_5_divider|out                            ; 0.215 ; 0.000         ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.215 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                    ; -1.380 ; -21.380       ;
; divide_by_n:clk_12_5_divider|out                            ; -0.500 ; -159.000      ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -0.500 ; -25.000       ;
+-------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.789 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.821      ;
; -1.785 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.817      ;
; -1.761 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.793      ;
; -1.760 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.795      ;
; -1.759 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.794      ;
; -1.741 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.773      ;
; -1.739 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.774      ;
; -1.719 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.754      ;
; -1.703 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg    ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.743      ;
; -1.703 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.743      ;
; -1.690 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.722      ;
; -1.686 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.718      ;
; -1.662 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.694      ;
; -1.661 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.696      ;
; -1.660 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.695      ;
; -1.642 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.674      ;
; -1.640 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.675      ;
; -1.639 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.668      ;
; -1.635 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.664      ;
; -1.632 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.662      ;
; -1.631 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.661      ;
; -1.627 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.657      ;
; -1.626 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.656      ;
; -1.620 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.655      ;
; -1.618 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.650      ;
; -1.614 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.646      ;
; -1.611 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.640      ;
; -1.610 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.642      ;
; -1.609 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.641      ;
; -1.609 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.639      ;
; -1.608 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.638      ;
; -1.604 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg    ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.644      ;
; -1.604 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.644      ;
; -1.602 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.632      ;
; -1.601 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.631      ;
; -1.595 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.625      ;
; -1.594 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.624      ;
; -1.591 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.620      ;
; -1.590 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.622      ;
; -1.590 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.622      ;
; -1.589 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.624      ;
; -1.589 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.621      ;
; -1.589 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.621      ;
; -1.588 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.623      ;
; -1.587 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.614      ;
; -1.583 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.610      ;
; -1.583 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.613      ;
; -1.582 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.612      ;
; -1.582 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.609      ;
; -1.578 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.605      ;
; -1.573 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.602      ;
; -1.570 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.602      ;
; -1.569 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.601      ;
; -1.568 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.597      ;
; -1.568 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.603      ;
; -1.566 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.598      ;
; -1.565 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.595      ;
; -1.564 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.593      ;
; -1.564 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.594      ;
; -1.564 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.591      ;
; -1.562 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.594      ;
; -1.560 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.587      ;
; -1.560 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.589      ;
; -1.557 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.584      ;
; -1.553 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.580      ;
; -1.553 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.582      ;
; -1.551 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.580      ;
; -1.550 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.577      ;
; -1.549 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.579      ;
; -1.548 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.583      ;
; -1.548 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.578      ;
; -1.547 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.577      ;
; -1.546 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.573      ;
; -1.542 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.572      ;
; -1.540 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.569      ;
; -1.540 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.567      ;
; -1.539 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.571      ;
; -1.538 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.570      ;
; -1.538 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.570      ;
; -1.538 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.565      ;
; -1.537 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.572      ;
; -1.536 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 2.571      ;
; -1.535 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.564      ;
; -1.535 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.562      ;
; -1.534 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.566      ;
; -1.534 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.561      ;
; -1.533 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.565      ;
; -1.531 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.560      ;
; -1.529 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.561      ;
; -1.526 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[2]   ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 2.557      ;
; -1.526 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg    ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.566      ;
; -1.526 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.008      ; 2.566      ;
; -1.524 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 2.554      ;
; -1.522 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.551      ;
; -1.520 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.549      ;
; -1.520 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.547      ;
; -1.520 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]   ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.005     ; 2.547      ;
; -1.518 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.550      ;
; -1.518 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 2.550      ;
; -1.518 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 2.547      ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                     ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                            ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.590 ; resetter:resetter|reset_count[11]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.911      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.577 ; resetter:resetter|reset_count[0]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.901      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.575 ; resetter:resetter|reset_count[9]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.896      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.530 ; resetter:resetter|reset_count[10]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.851      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.529 ; resetter:resetter|reset_count[12]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.850      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.520 ; resetter:resetter|reset_count[7]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.844      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.515 ; resetter:resetter|reset_count[13]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.836      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.507 ; resetter:resetter|reset_count[14]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.828      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.498 ; resetter:resetter|reset_count[15]                ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.289      ; 1.819      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.475 ; nes_controller_reader:controller_reader|state[8] ; nes_controller_reader:controller_reader|buttons[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.508      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[4] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[5] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[6] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.468 ; resetter:resetter|reset_count[5]                 ; nes_controller_reader:controller_reader|buttons[7] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.792      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.451 ; nes_controller_reader:controller_reader|state[7] ; nes_controller_reader:controller_reader|buttons[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.001      ; 1.484      ;
; -0.441 ; resetter:resetter|reset_count[4]                 ; nes_controller_reader:controller_reader|buttons[0] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.765      ;
; -0.441 ; resetter:resetter|reset_count[4]                 ; nes_controller_reader:controller_reader|buttons[1] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.765      ;
; -0.441 ; resetter:resetter|reset_count[4]                 ; nes_controller_reader:controller_reader|buttons[2] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.765      ;
; -0.441 ; resetter:resetter|reset_count[4]                 ; nes_controller_reader:controller_reader|buttons[3] ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; 0.292      ; 1.765      ;
+--------+--------------------------------------------------+----------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.252 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.287      ;
; -0.219 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.254      ;
; -0.198 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.233      ;
; -0.158 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.193      ;
; -0.152 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.181      ;
; -0.151 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.180      ;
; -0.150 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.185      ;
; -0.139 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.171      ;
; -0.138 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.170      ;
; -0.137 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.166      ;
; -0.136 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.165      ;
; -0.132 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.161      ;
; -0.132 ; resetter:resetter|reset_count[11]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.161      ;
; -0.128 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.163      ;
; -0.125 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.160      ;
; -0.123 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.158      ;
; -0.119 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; resetter:resetter|reset_count[0]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.151      ;
; -0.117 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.146      ;
; -0.117 ; resetter:resetter|reset_count[9]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.146      ;
; -0.104 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.139      ;
; -0.094 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.129      ;
; -0.092 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.121      ;
; -0.091 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.120      ;
; -0.091 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.120      ;
; -0.090 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.119      ;
; -0.090 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.125      ;
; -0.088 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.123      ;
; -0.082 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.114      ;
; -0.081 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.113      ;
; -0.077 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.112      ;
; -0.077 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.106      ;
; -0.076 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.105      ;
; -0.072 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.101      ;
; -0.072 ; resetter:resetter|reset_count[10]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.101      ;
; -0.071 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.100      ;
; -0.071 ; resetter:resetter|reset_count[12]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.100      ;
; -0.069 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.098      ;
; -0.069 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.104      ;
; -0.068 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.097      ;
; -0.062 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.094      ;
; -0.062 ; resetter:resetter|reset_count[7]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.094      ;
; -0.060 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.089      ;
; -0.059 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.088      ;
; -0.057 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.086      ;
; -0.057 ; resetter:resetter|reset_count[13]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.086      ;
; -0.056 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.091      ;
; -0.055 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.090      ;
; -0.053 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.088      ;
; -0.049 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.078      ;
; -0.049 ; resetter:resetter|reset_count[14]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.078      ;
; -0.042 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.077      ;
; -0.040 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.069      ;
; -0.040 ; resetter:resetter|reset_count[15]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.069      ;
; -0.034 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.069      ;
; -0.030 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.062      ;
; -0.029 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.061      ;
; -0.021 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.056      ;
; -0.020 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.055      ;
; -0.018 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.053      ;
; -0.010 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; resetter:resetter|reset_count[5]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.042      ;
; -0.003 ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.035      ;
; -0.002 ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; 0.000  ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.035      ;
; 0.001  ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.034      ;
; 0.001  ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.034      ;
; 0.009  ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.023      ;
; 0.010  ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.022      ;
; 0.012  ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.020      ;
; 0.013  ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.019      ;
; 0.014  ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.021      ;
; 0.015  ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.020      ;
; 0.017  ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.018      ;
; 0.017  ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.018      ;
; 0.017  ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.015      ;
; 0.017  ; resetter:resetter|reset_count[4]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.015      ;
; 0.029  ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.003      ;
; 0.032  ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.000      ;
; 0.032  ; resetter:resetter|reset_count[6]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.000      ;
; 0.035  ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.000      ;
; 0.036  ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.999      ;
; 0.036  ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.999      ;
; 0.043  ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.989      ;
; 0.049  ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.986      ;
; 0.050  ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.985      ;
; 0.051  ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 0.978      ;
; 0.052  ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.983      ;
; 0.052  ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.983      ;
; 0.052  ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.983      ;
; 0.052  ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 0.977      ;
; 0.069  ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.963      ;
; 0.070  ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.965      ;
; 0.071  ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 0.958      ;
; 0.071  ; resetter:resetter|reset_count[8]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 0.958      ;
; 0.071  ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.964      ;
; 0.071  ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 0.964      ;
; 0.079  ; resetter:resetter|reset_count[2]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.288 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.355 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.439 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.453 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.493 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.499 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.528 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.550 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.563 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.569 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.738      ;
; 0.585 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.598 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.604 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.611 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.763      ;
; 0.612 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.773      ;
; 0.618 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.773      ;
; 0.620 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.623 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.628 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.777      ;
; 0.629 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.778      ;
; 0.629 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.778      ;
; 0.633 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.783      ;
; 0.634 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.634 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.790      ;
; 0.639 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.647 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.653 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.808      ;
; 0.653 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.808      ;
; 0.655 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.668 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.824      ;
; 0.669 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.825      ;
; 0.674 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.682 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.688 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.843      ;
; 0.688 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.843      ;
; 0.691 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.846      ;
; 0.703 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.704 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.859      ;
; 0.705 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.860      ;
; 0.707 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.859      ;
; 0.709 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.861      ;
; 0.717 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.723 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.878      ;
; 0.723 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.878      ;
; 0.726 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.881      ;
; 0.727 ; resetter:resetter|reset_count[3]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.879      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.221 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_1                  ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.258      ; 0.631      ;
; 0.225 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_in_ready_reg                        ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.258      ; 0.635      ;
; 0.240 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_1          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_2          ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_2           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_3           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_4       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[3]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_2       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; i2s:i2s|bitcount[5]                                                                        ; i2s:i2s|bitcount[5]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_3                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.405      ;
; 0.262 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.414      ;
; 0.310 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.462      ;
; 0.312 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_2      ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.260      ; 0.724      ;
; 0.315 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|last_sda_i_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.002      ; 0.469      ;
; 0.328 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.480      ;
; 0.334 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|start_flag_reg                               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; -0.002     ; 0.487      ;
; 0.355 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; i2s:i2s|bitcount[1]                                                                        ; i2s:i2s|bitcount[1]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[1]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[1]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[2]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[2]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[4]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_3      ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.253      ; 0.771      ;
; 0.367 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[6]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[6]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[8]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|out                                                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[7]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[7]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_2 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_START_1          ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; i2s:i2s|divide_by_n:div_256|out                                                            ; i2s:i2s|bck_prev                                                                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; i2s:i2s|bitcount[0]                                                                        ; i2s:i2s|bitcount[0]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; i2s:i2s|bitcount[2]                                                                        ; i2s:i2s|bitcount[2]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; i2s:i2s|bitcount[4]                                                                        ; i2s:i2s|bitcount[4]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.533      ;
; 0.386 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_IDLE                     ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.539      ;
; 0.394 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[5]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.256      ; 0.802      ;
; 0.394 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[0]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.256      ; 0.802      ;
; 0.395 ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_ptr_reg[4]                              ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.256      ; 0.803      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.319 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.471      ;
; 0.363 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons[0]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.001      ; 0.516      ;
; 0.378 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.530      ;
; 0.384 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.536      ;
; 0.397 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.838      ;
; 0.397 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.838      ;
; 0.398 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.839      ;
; 0.401 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.842      ;
; 0.402 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.843      ;
; 0.407 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.848      ;
; 0.407 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.848      ;
; 0.407 ; resetter:resetter|reset_count[16]                        ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.289      ; 0.848      ;
; 0.436 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.588      ;
; 0.450 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.602      ;
; 0.462 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.614      ;
; 0.501 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.653      ;
; 0.518 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons[6]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.665      ;
; 0.524 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.676      ;
; 0.536 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.688      ;
; 0.552 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons[4]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.694      ;
; 0.553 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.711      ;
; 0.571 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.728      ;
; 0.590 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.742      ;
; 0.594 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.746      ;
; 0.606 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons[3]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.748      ;
; 0.608 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons[5]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.750      ;
; 0.609 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.764      ;
; 0.625 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons[2]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.767      ;
; 0.629 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons[1]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.771      ;
; 0.629 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.781      ;
; 0.630 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons[7]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.010     ; 0.772      ;
; 0.644 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.799      ;
; 0.656 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.808      ;
; 0.665 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.817      ;
; 0.682 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.834      ;
; 0.691 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.843      ;
; 0.700 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.852      ;
; 0.708 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.860      ;
; 0.717 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.869      ;
; 0.726 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.878      ;
; 0.727 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.171      ;
; 0.729 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.173      ;
; 0.733 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.177      ;
; 0.735 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.887      ;
; 0.738 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.182      ;
; 0.738 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.182      ;
; 0.739 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.183      ;
; 0.740 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.184      ;
; 0.740 ; resetter:resetter|reset_count[3]                         ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.184      ;
; 0.748 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.900      ;
; 0.751 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.914      ;
; 0.751 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.914      ;
; 0.752 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.915      ;
; 0.752 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.904      ;
; 0.756 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.919      ;
; 0.757 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.920      ;
; 0.758 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.921      ;
; 0.759 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.922      ;
; 0.761 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.913      ;
; 0.769 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.932      ;
; 0.769 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.932      ;
; 0.769 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.932      ;
; 0.770 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.922      ;
; 0.776 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.939      ;
; 0.776 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.939      ;
; 0.776 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.011      ; 0.939      ;
; 0.781 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.225      ;
; 0.783 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.227      ;
; 0.787 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.939      ;
; 0.787 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.231      ;
; 0.792 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.944      ;
; 0.792 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.236      ;
; 0.792 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.236      ;
; 0.793 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.237      ;
; 0.794 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.238      ;
; 0.794 ; resetter:resetter|reset_count[2]                         ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.292      ; 1.238      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_start_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_start_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_stop_reg         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_write_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[2]      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 2.123 ; 2.123 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 2.127 ; 2.127 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 2.009 ; 2.009 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -2.003 ; -2.003 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -2.007 ; -2.007 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -1.845 ; -1.845 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.510 ; 4.510 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.780 ; 4.780 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.715 ; 6.715 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.452 ; 6.452 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.715 ; 6.715 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.192 ; 6.192 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.546 ; 5.546 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.415 ; 5.415 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.616 ; 5.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.814 ; 5.814 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.717 ; 5.717 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.192 ; 6.192 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.920 ; 5.920 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.803 ; 5.803 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.352 ; 6.352 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.532 ; 6.532 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.510 ; 4.510 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.780 ; 4.780 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.672 ; 5.672 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.755 ; 5.755 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.672 ; 5.672 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.415 ; 5.415 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.546 ; 5.546 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.415 ; 5.415 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.616 ; 5.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.814 ; 5.814 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.717 ; 5.717 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.192 ; 6.192 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.920 ; 5.920 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.803 ; 5.803 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.655 ; 5.655 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.489 ; 5.489 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 4.876 ;    ;    ; 4.876 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 4.876 ;    ;    ; 4.876 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                        ;
+--------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                        ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                             ; -5.333   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                                                    ; -1.642   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  divide_by_n:clk_12_5_divider|out                            ; -5.333   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
;  nes_controller_reader:controller_reader|divide_by_n:div|out ; -2.128   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                              ; -594.348 ; 0.0   ; 0.0      ; 0.0     ; -205.38             ;
;  CLOCK_50                                                    ; -21.888  ; 0.000 ; N/A      ; N/A     ; -21.380             ;
;  divide_by_n:clk_12_5_divider|out                            ; -523.289 ; 0.000 ; N/A      ; N/A     ; -159.000            ;
;  nes_controller_reader:controller_reader|divide_by_n:div|out ; -49.171  ; 0.000 ; N/A      ; N/A     ; -25.000             ;
+--------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 3.891 ; 3.891 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 3.887 ; 3.887 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.530 ; 3.530 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -2.003 ; -2.003 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -2.007 ; -2.007 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -1.845 ; -1.845 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.114  ; 8.114  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 9.003  ; 9.003  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 5.273  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 8.879  ; 8.879  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 8.810  ; 8.810  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.273  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 13.058 ; 13.058 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.383 ; 12.383 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 13.058 ; 13.058 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.593 ; 11.593 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.199 ; 10.199 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.055 ; 10.055 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.616 ; 10.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.986 ; 10.986 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 10.846 ; 10.846 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.593 ; 11.593 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.364 ; 11.364 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 11.061 ; 11.061 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.284 ; 12.284 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 12.722 ; 12.722 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.510 ; 4.510 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACLRCK ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ; 2.741 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 4.864 ; 4.864 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.780 ; 4.780 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[0]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.741 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.672 ; 5.672 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[2]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.755 ; 5.755 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  GPIO_0[3]  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.672 ; 5.672 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.415 ; 5.415 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.546 ; 5.546 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.415 ; 5.415 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.616 ; 5.616 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.814 ; 5.814 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.717 ; 5.717 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.192 ; 6.192 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.920 ; 5.920 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.803 ; 5.803 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.655 ; 5.655 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 5.489 ; 5.489 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 8.559 ;    ;    ; 8.559 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NES_DO     ; GPIO_0[1]   ; 4.876 ;    ;    ; 4.876 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                       ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                    ; CLOCK_50                                                    ; 225      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; divide_by_n:clk_12_5_divider|out                            ; 3247     ; 0        ; 0        ; 0        ;
; divide_by_n:clk_12_5_divider|out                            ; divide_by_n:clk_12_5_divider|out                            ; 18622    ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 561      ; 0        ; 0        ; 0        ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 233      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                    ; CLOCK_50                                                    ; 225      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; divide_by_n:clk_12_5_divider|out                            ; 3247     ; 0        ; 0        ; 0        ;
; divide_by_n:clk_12_5_divider|out                            ; divide_by_n:clk_12_5_divider|out                            ; 18622    ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 561      ; 0        ; 0        ; 0        ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 233      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 10 10:29:29 2020
Info: Command: quartus_sta pitchshift -c pitchshift
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pitchshift.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name nes_controller_reader:controller_reader|divide_by_n:div|out nes_controller_reader:controller_reader|divide_by_n:div|out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name divide_by_n:clk_12_5_divider|out divide_by_n:clk_12_5_divider|out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.333      -523.289 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -2.128       -49.171 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):    -1.642       -21.888 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):     0.391         0.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLOCK_50 
    Info (332119):    -0.500      -159.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -0.500       -25.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.789
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.789      -153.757 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -0.590       -11.881 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):    -0.252        -1.259 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):     0.215         0.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLOCK_50 
    Info (332119):    -0.500      -159.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -0.500       -25.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 309 megabytes
    Info: Processing ended: Mon Aug 10 10:29:29 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


