TimeQuest Timing Analyzer report for CA4
Tue Dec 17 23:45:29 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'controller:inst2|preState.10'
 13. Slow 1200mV 125C Model Setup: 'controller:inst2|preState.01'
 14. Slow 1200mV 125C Model Setup: 'clk'
 15. Slow 1200mV 125C Model Hold: 'clk'
 16. Slow 1200mV 125C Model Hold: 'controller:inst2|preState.10'
 17. Slow 1200mV 125C Model Hold: 'controller:inst2|preState.01'
 18. Slow 1200mV 125C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 125C Model Minimum Pulse Width: 'controller:inst2|preState.10'
 20. Slow 1200mV 125C Model Minimum Pulse Width: 'controller:inst2|preState.01'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 125C Model Metastability Report
 28. Slow 1200mV -40C Model Fmax Summary
 29. Slow 1200mV -40C Model Setup Summary
 30. Slow 1200mV -40C Model Hold Summary
 31. Slow 1200mV -40C Model Recovery Summary
 32. Slow 1200mV -40C Model Removal Summary
 33. Slow 1200mV -40C Model Minimum Pulse Width Summary
 34. Slow 1200mV -40C Model Setup: 'controller:inst2|preState.10'
 35. Slow 1200mV -40C Model Setup: 'controller:inst2|preState.01'
 36. Slow 1200mV -40C Model Setup: 'clk'
 37. Slow 1200mV -40C Model Hold: 'clk'
 38. Slow 1200mV -40C Model Hold: 'controller:inst2|preState.10'
 39. Slow 1200mV -40C Model Hold: 'controller:inst2|preState.01'
 40. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 41. Slow 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.10'
 42. Slow 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.01'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV -40C Model Metastability Report
 50. Fast 1200mV -40C Model Setup Summary
 51. Fast 1200mV -40C Model Hold Summary
 52. Fast 1200mV -40C Model Recovery Summary
 53. Fast 1200mV -40C Model Removal Summary
 54. Fast 1200mV -40C Model Minimum Pulse Width Summary
 55. Fast 1200mV -40C Model Setup: 'controller:inst2|preState.10'
 56. Fast 1200mV -40C Model Setup: 'controller:inst2|preState.01'
 57. Fast 1200mV -40C Model Setup: 'clk'
 58. Fast 1200mV -40C Model Hold: 'clk'
 59. Fast 1200mV -40C Model Hold: 'controller:inst2|preState.10'
 60. Fast 1200mV -40C Model Hold: 'controller:inst2|preState.01'
 61. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 62. Fast 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.10'
 63. Fast 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.01'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV -40C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv n40c Model)
 81. Signal Integrity Metrics (Slow 1200mv 125c Model)
 82. Signal Integrity Metrics (Fast 1200mv n40c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CA4                                                               ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14A7                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; controller:inst2|preState.01 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst2|preState.01 } ;
; controller:inst2|preState.10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst2|preState.10 } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 164.83 MHz ; 164.83 MHz      ; controller:inst2|preState.10 ;                                                               ;
; 171.38 MHz ; 171.38 MHz      ; controller:inst2|preState.01 ;                                                               ;
; 518.4 MHz  ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 125C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; controller:inst2|preState.10 ; -5.067 ; -133.085      ;
; controller:inst2|preState.01 ; -4.835 ; -129.268      ;
; clk                          ; -3.148 ; -9.468        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 125C Model Hold Summary                  ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.121 ; 0.000         ;
; controller:inst2|preState.10 ; 0.993 ; 0.000         ;
; controller:inst2|preState.01 ; 1.696 ; 0.000         ;
+------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -21.570       ;
; controller:inst2|preState.10 ; 0.445  ; 0.000         ;
; controller:inst2|preState.01 ; 0.464  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'controller:inst2|preState.10'                                                                                                      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -5.067 ; controller:inst2|SC[2]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 5.048      ;
; -5.060 ; controller:inst2|SC[1]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.082     ; 5.042      ;
; -4.972 ; controller:inst2|SC[4]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.135     ; 4.901      ;
; -4.966 ; controller:inst2|SC[0]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.132     ; 4.898      ;
; -4.957 ; controller:inst2|SC[2]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 4.975      ;
; -4.905 ; controller:inst2|SC[1]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.051     ; 4.924      ;
; -4.862 ; controller:inst2|SC[4]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.104     ; 4.828      ;
; -4.856 ; controller:inst2|SC[0]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 4.825      ;
; -4.760 ; controller:inst2|SC[1]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.051     ; 4.956      ;
; -4.729 ; controller:inst2|SC[3]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.131     ; 4.662      ;
; -4.688 ; controller:inst2|SC[1]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 4.883      ;
; -4.669 ; controller:inst2|SC[2]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.092      ; 4.584      ;
; -4.636 ; controller:inst2|SC[1]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.017     ; 4.866      ;
; -4.624 ; controller:inst2|SC[1]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 4.638      ;
; -4.621 ; controller:inst2|SC[1]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.093      ; 4.537      ;
; -4.595 ; controller:inst2|SC[5]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.131     ; 4.528      ;
; -4.590 ; controller:inst2|SC[10] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.121     ; 4.533      ;
; -4.589 ; controller:inst2|SC[2]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.054     ; 4.607      ;
; -4.589 ; controller:inst2|SC[2]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 4.784      ;
; -4.574 ; controller:inst2|SC[3]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.544      ;
; -4.574 ; controller:inst2|SC[4]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.040      ; 4.437      ;
; -4.568 ; controller:inst2|SC[0]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.043      ; 4.434      ;
; -4.567 ; controller:inst2|SC[1]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.053     ; 4.586      ;
; -4.520 ; controller:inst2|SC[2]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 4.714      ;
; -4.516 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.130     ; 4.450      ;
; -4.511 ; controller:inst2|SC[11] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.120     ; 4.455      ;
; -4.494 ; controller:inst2|SC[4]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.106     ; 4.460      ;
; -4.494 ; controller:inst2|SC[4]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.104     ; 4.637      ;
; -4.488 ; controller:inst2|SC[0]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.103     ; 4.457      ;
; -4.488 ; controller:inst2|SC[0]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 4.634      ;
; -4.480 ; controller:inst2|SC[10] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.090     ; 4.460      ;
; -4.477 ; controller:inst2|SC[2]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.018     ; 4.706      ;
; -4.455 ; controller:inst2|SC[7]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.131     ; 4.388      ;
; -4.454 ; controller:inst2|SC[12] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.122     ; 4.396      ;
; -4.454 ; controller:inst2|SC[1]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.051     ; 4.657      ;
; -4.454 ; controller:inst2|SC[2]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.051     ; 4.467      ;
; -4.441 ; controller:inst2|SC[1]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.082     ; 4.423      ;
; -4.440 ; controller:inst2|SC[5]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.410      ;
; -4.429 ; controller:inst2|SC[3]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.576      ;
; -4.425 ; controller:inst2|SC[4]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.567      ;
; -4.421 ; controller:inst2|SC[8]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.137     ; 4.348      ;
; -4.419 ; controller:inst2|SC[0]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.097     ; 4.564      ;
; -4.406 ; controller:inst2|SC[2]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.016     ; 4.449      ;
; -4.406 ; controller:inst2|SC[6]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.099     ; 4.377      ;
; -4.390 ; controller:inst2|SC[1]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.015     ; 4.434      ;
; -4.382 ; controller:inst2|SC[4]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.070     ; 4.559      ;
; -4.377 ; controller:inst2|SC[13] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.122     ; 4.319      ;
; -4.376 ; controller:inst2|SC[0]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.067     ; 4.556      ;
; -4.359 ; controller:inst2|SC[4]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.103     ; 4.320      ;
; -4.357 ; controller:inst2|SC[3]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.096     ; 4.503      ;
; -4.356 ; controller:inst2|SC[11] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.089     ; 4.337      ;
; -4.353 ; controller:inst2|SC[0]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.317      ;
; -4.344 ; controller:inst2|SC[12] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.091     ; 4.323      ;
; -4.343 ; controller:inst2|SC[2]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 4.412      ;
; -4.314 ; controller:inst2|SC[1]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.049     ; 4.384      ;
; -4.311 ; controller:inst2|SC[8]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.106     ; 4.275      ;
; -4.311 ; controller:inst2|SC[4]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.068     ; 4.302      ;
; -4.305 ; controller:inst2|SC[3]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.066     ; 4.486      ;
; -4.305 ; controller:inst2|SC[0]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.065     ; 4.299      ;
; -4.303 ; controller:inst2|SC[9]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.137     ; 4.230      ;
; -4.300 ; controller:inst2|SC[7]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.270      ;
; -4.295 ; controller:inst2|SC[5]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.442      ;
; -4.293 ; controller:inst2|SC[3]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.099     ; 4.258      ;
; -4.290 ; controller:inst2|SC[3]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.044      ; 4.157      ;
; -4.289 ; controller:inst2|SC[2]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 4.491      ;
; -4.268 ; controller:inst2|SC[2]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 4.249      ;
; -4.253 ; controller:inst2|SC[14] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 4.234      ;
; -4.248 ; controller:inst2|SC[4]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.102     ; 4.265      ;
; -4.244 ; controller:inst2|SC[1]  ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.049     ; 4.266      ;
; -4.242 ; controller:inst2|SC[0]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.099     ; 4.262      ;
; -4.236 ; controller:inst2|SC[3]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.102     ; 4.206      ;
; -4.223 ; controller:inst2|SC[5]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.096     ; 4.369      ;
; -4.222 ; controller:inst2|SC[13] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.091     ; 4.201      ;
; -4.211 ; controller:inst2|SC[11] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.089     ; 4.369      ;
; -4.194 ; controller:inst2|SC[4]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.104     ; 4.344      ;
; -4.192 ; controller:inst2|SC[10] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.054      ; 4.069      ;
; -4.188 ; controller:inst2|SC[0]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 4.341      ;
; -4.173 ; controller:inst2|SC[4]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.135     ; 4.102      ;
; -4.171 ; controller:inst2|SC[5]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.066     ; 4.352      ;
; -4.167 ; controller:inst2|SC[0]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.132     ; 4.099      ;
; -4.159 ; controller:inst2|SC[2]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 4.366      ;
; -4.159 ; controller:inst2|SC[5]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.099     ; 4.124      ;
; -4.156 ; controller:inst2|SC[5]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.044      ; 4.023      ;
; -4.155 ; controller:inst2|SC[7]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.302      ;
; -4.150 ; controller:inst2|SC[1]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 4.358      ;
; -4.149 ; controller:inst2|SC[16] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 4.163      ;
; -4.149 ; controller:inst2|SC[15] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.082     ; 4.131      ;
; -4.148 ; controller:inst2|SC[9]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.106     ; 4.112      ;
; -4.143 ; controller:inst2|SC[14] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 4.161      ;
; -4.139 ; controller:inst2|SC[11] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.085     ; 4.296      ;
; -4.136 ; controller:inst2|SC[1]  ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 4.342      ;
; -4.128 ; controller:inst2|SC[2]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.001      ; 4.216      ;
; -4.123 ; controller:inst2|SC[3]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 4.277      ;
; -4.118 ; controller:inst2|SC[6]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.045      ; 3.986      ;
; -4.117 ; controller:inst2|SC[1]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.002      ; 4.206      ;
; -4.112 ; controller:inst2|SC[10] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.092     ; 4.092      ;
; -4.112 ; controller:inst2|SC[10] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.090     ; 4.269      ;
; -4.111 ; controller:inst2|SC[1]  ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.012     ; 4.170      ;
; -4.110 ; controller:inst2|SC[3]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.131     ; 4.043      ;
; -4.102 ; controller:inst2|SC[5]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.102     ; 4.072      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'controller:inst2|preState.01'                                                                                                        ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.835 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.063      ; 4.850      ;
; -4.794 ; controller:inst2|PLC[14] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.126     ; 4.613      ;
; -4.792 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.125     ; 4.612      ;
; -4.786 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.126     ; 4.605      ;
; -4.776 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.121     ; 4.600      ;
; -4.747 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.108     ; 4.584      ;
; -4.736 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.067      ; 4.755      ;
; -4.725 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.111     ; 4.559      ;
; -4.724 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.062      ; 4.738      ;
; -4.712 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.057      ; 4.721      ;
; -4.671 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.045     ; 4.585      ;
; -4.659 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.131     ; 4.473      ;
; -4.639 ; controller:inst2|PLC[12] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.122     ; 4.462      ;
; -4.609 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.041     ; 4.527      ;
; -4.599 ; controller:inst2|PLC[25] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.254     ; 4.290      ;
; -4.587 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.133     ; 4.399      ;
; -4.585 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.051     ; 4.493      ;
; -4.575 ; controller:inst2|PLC[11] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.133     ; 4.387      ;
; -4.570 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.077      ; 4.599      ;
; -4.567 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.068      ; 4.587      ;
; -4.560 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.046     ; 4.473      ;
; -4.545 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.110     ; 4.380      ;
; -4.541 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.055      ; 4.548      ;
; -4.537 ; controller:inst2|PLC[20] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.120     ; 4.362      ;
; -4.537 ; controller:inst2|PLC[22] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.119     ; 4.363      ;
; -4.514 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.120     ; 4.339      ;
; -4.511 ; controller:inst2|PLC[10] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.059      ; 4.522      ;
; -4.492 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 4.502      ;
; -4.479 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.084     ; 4.461      ;
; -4.473 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.078      ; 4.503      ;
; -4.468 ; controller:inst2|PLC[10] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.129     ; 4.284      ;
; -4.468 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.063     ; 4.468      ;
; -4.456 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.080      ; 4.488      ;
; -4.455 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.094     ; 4.427      ;
; -4.450 ; controller:inst2|PLC[15] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.123     ; 4.272      ;
; -4.440 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.040     ; 4.359      ;
; -4.424 ; controller:inst2|PLC[24] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.087     ; 4.282      ;
; -4.417 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.111     ; 4.251      ;
; -4.406 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 4.334      ;
; -4.404 ; controller:inst2|PLC[18] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.248     ; 4.101      ;
; -4.393 ; controller:inst2|PLC[11] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.055      ; 4.400      ;
; -4.389 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.057     ; 4.395      ;
; -4.383 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.073      ; 4.387      ;
; -4.377 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 4.283      ;
; -4.368 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.088     ; 4.346      ;
; -4.347 ; controller:inst2|PLC[10] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.049     ; 4.257      ;
; -4.346 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.077      ; 4.375      ;
; -4.346 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.030     ; 4.275      ;
; -4.340 ; controller:inst2|PLC[13] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.127     ; 4.158      ;
; -4.339 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.072      ; 4.350      ;
; -4.334 ; controller:inst2|PLC[21] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.119     ; 4.160      ;
; -4.334 ; controller:inst2|PLC[23] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.254     ; 4.025      ;
; -4.332 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.042     ; 4.375      ;
; -4.323 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.052     ; 4.334      ;
; -4.310 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.083     ; 4.293      ;
; -4.308 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.052     ; 4.341      ;
; -4.292 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.028     ; 4.223      ;
; -4.284 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.077      ; 4.292      ;
; -4.282 ; controller:inst2|PLC[27] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.253     ; 3.974      ;
; -4.278 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.058     ; 4.283      ;
; -4.275 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.083     ; 4.446      ;
; -4.272 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.072      ; 4.275      ;
; -4.270 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 4.287      ;
; -4.266 ; controller:inst2|PLC[11] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 4.172      ;
; -4.264 ; controller:inst2|PLC[29] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.132     ; 4.077      ;
; -4.260 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.067      ; 4.258      ;
; -4.257 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.089     ; 4.234      ;
; -4.252 ; controller:inst2|PLC[14] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 4.277      ;
; -4.251 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.093     ; 4.412      ;
; -4.246 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.063     ; 4.253      ;
; -4.244 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 4.269      ;
; -4.239 ; controller:inst2|PLC[26] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.087     ; 4.097      ;
; -4.234 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.060     ; 4.264      ;
; -4.231 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.046     ; 4.270      ;
; -4.229 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.042     ; 4.250      ;
; -4.228 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.071      ; 4.238      ;
; -4.222 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.076      ; 4.237      ;
; -4.219 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 4.147      ;
; -4.216 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.073     ; 4.209      ;
; -4.198 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.066      ; 4.203      ;
; -4.176 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.057     ; 4.189      ;
; -4.172 ; controller:inst2|PLC[16] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.126     ; 3.991      ;
; -4.165 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.047     ; 4.208      ;
; -4.163 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.041     ; 4.207      ;
; -4.155 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.087     ; 4.322      ;
; -4.149 ; controller:inst2|PLC[11] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 4.147      ;
; -4.149 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.050     ; 4.189      ;
; -4.136 ; controller:inst2|PLC[11] ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.096     ; 4.106      ;
; -4.130 ; controller:inst2|PLC[28] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.130     ; 3.945      ;
; -4.124 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.043     ; 4.144      ;
; -4.120 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.047     ; 4.158      ;
; -4.118 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.087      ; 4.136      ;
; -4.115 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.078      ; 4.124      ;
; -4.106 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.082     ; 4.278      ;
; -4.103 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.074     ; 4.095      ;
; -4.102 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.043     ; 4.122      ;
; -4.101 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.052     ; 4.119      ;
; -4.095 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 4.093      ;
; -4.093 ; controller:inst2|PLC[12] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.061     ; 4.122      ;
; -4.089 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.074     ; 4.081      ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                    ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -3.148 ; controller:inst2|SC[13]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.991     ; 3.144      ;
; -3.142 ; controller:inst2|SC[13]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.991     ; 3.138      ;
; -3.122 ; controller:inst2|PLC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.523     ; 3.586      ;
; -3.111 ; controller:inst2|PLC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.523     ; 3.575      ;
; -3.100 ; controller:inst2|PLC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.518     ; 3.569      ;
; -3.082 ; controller:inst2|PLC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.505     ; 3.564      ;
; -3.081 ; controller:inst2|SC[20]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.950     ; 3.118      ;
; -3.081 ; controller:inst2|SC[21]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.953     ; 3.115      ;
; -3.080 ; controller:inst2|SC[20]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.950     ; 3.117      ;
; -3.071 ; controller:inst2|SC[21]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.953     ; 3.105      ;
; -3.068 ; controller:inst2|SC[23]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 3.104      ;
; -3.067 ; controller:inst2|SC[24]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 3.103      ;
; -3.060 ; controller:inst2|PLC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.508     ; 3.539      ;
; -3.045 ; controller:inst2|SC[24]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 3.081      ;
; -3.042 ; controller:inst2|SC[23]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 3.078      ;
; -3.006 ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.523     ; 3.470      ;
; -3.003 ; controller:inst2|SC[12]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.991     ; 2.999      ;
; -2.998 ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.523     ; 3.462      ;
; -2.996 ; controller:inst2|SC[14]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.941     ; 3.042      ;
; -2.994 ; controller:inst2|SC[14]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.941     ; 3.040      ;
; -2.988 ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.518     ; 3.457      ;
; -2.984 ; controller:inst2|SC[15]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.940     ; 3.031      ;
; -2.981 ; controller:inst2|SC[12]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.991     ; 2.977      ;
; -2.974 ; controller:inst2|PLC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.519     ; 3.442      ;
; -2.972 ; controller:inst2|SC[15]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.940     ; 3.019      ;
; -2.969 ; controller:inst2|SC[3]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.967      ;
; -2.959 ; controller:inst2|SC[4]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.993     ; 2.953      ;
; -2.947 ; controller:inst2|SC[3]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.945      ;
; -2.937 ; controller:inst2|SC[4]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.993     ; 2.931      ;
; -2.934 ; controller:inst2|PLC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.651     ; 3.270      ;
; -2.918 ; controller:inst2|PLC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.530     ; 3.375      ;
; -2.916 ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.505     ; 3.398      ;
; -2.910 ; controller:inst2|PLC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.530     ; 3.367      ;
; -2.903 ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.508     ; 3.382      ;
; -2.896 ; controller:inst2|PLC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.522     ; 3.361      ;
; -2.889 ; controller:inst2|SC[19]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.956     ; 2.920      ;
; -2.887 ; controller:inst2|SC[19]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.956     ; 2.918      ;
; -2.880 ; controller:inst2|PLC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.507     ; 3.360      ;
; -2.864 ; controller:inst2|SC[22]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 2.900      ;
; -2.853 ; controller:inst2|PLC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.517     ; 3.323      ;
; -2.853 ; controller:inst2|PLC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.516     ; 3.324      ;
; -2.847 ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.519     ; 3.315      ;
; -2.846 ; controller:inst2|SC[22]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 2.882      ;
; -2.841 ; controller:inst2|SC[7]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.839      ;
; -2.834 ; controller:inst2|SC[9]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.995     ; 2.826      ;
; -2.820 ; controller:inst2|SC[30]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.986     ; 2.821      ;
; -2.819 ; controller:inst2|SC[7]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.817      ;
; -2.812 ; controller:inst2|SC[9]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.995     ; 2.804      ;
; -2.805 ; controller:inst2|SC[11]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.803      ;
; -2.799 ; controller:inst2|PLC[8]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.530     ; 3.256      ;
; -2.794 ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.651     ; 3.130      ;
; -2.790 ; controller:inst2|SC[1]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.940     ; 2.837      ;
; -2.788 ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.522     ; 3.253      ;
; -2.787 ; controller:inst2|SC[1]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.940     ; 2.834      ;
; -2.787 ; controller:inst2|PLC[11] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.530     ; 3.244      ;
; -2.785 ; controller:inst2|PLC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.520     ; 3.252      ;
; -2.783 ; controller:inst2|SC[11]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.781      ;
; -2.772 ; controller:inst2|PLC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.517     ; 3.242      ;
; -2.768 ; controller:inst2|SC[18]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.953     ; 2.802      ;
; -2.766 ; controller:inst2|SC[5]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.764      ;
; -2.759 ; controller:inst2|PLC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.484     ; 3.262      ;
; -2.756 ; controller:inst2|SC[30]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.986     ; 2.757      ;
; -2.752 ; controller:inst2|PLC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.508     ; 3.231      ;
; -2.751 ; controller:inst2|SC[18]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.953     ; 2.785      ;
; -2.749 ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.517     ; 3.219      ;
; -2.749 ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.516     ; 3.220      ;
; -2.744 ; controller:inst2|SC[5]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.989     ; 2.742      ;
; -2.729 ; controller:inst2|SC[25]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.949     ; 2.767      ;
; -2.726 ; controller:inst2|SC[25]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.949     ; 2.764      ;
; -2.720 ; controller:inst2|PLC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.645     ; 3.062      ;
; -2.717 ; controller:inst2|PLC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.528     ; 3.176      ;
; -2.714 ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.507     ; 3.194      ;
; -2.689 ; controller:inst2|SC[10]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.990     ; 2.686      ;
; -2.687 ; controller:inst2|SC[2]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.941     ; 2.733      ;
; -2.675 ; controller:inst2|PLC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.524     ; 3.138      ;
; -2.674 ; controller:inst2|SC[16]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.919     ; 2.742      ;
; -2.673 ; controller:inst2|SC[2]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.941     ; 2.719      ;
; -2.667 ; controller:inst2|SC[10]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.990     ; 2.664      ;
; -2.661 ; controller:inst2|SC[28]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 2.697      ;
; -2.654 ; controller:inst2|SC[8]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.995     ; 2.646      ;
; -2.650 ; controller:inst2|PLC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.516     ; 3.121      ;
; -2.650 ; controller:inst2|PLC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.651     ; 2.986      ;
; -2.649 ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.517     ; 3.119      ;
; -2.647 ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.520     ; 3.114      ;
; -2.633 ; controller:inst2|SC[28]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.951     ; 2.669      ;
; -2.633 ; controller:inst2|SC[17]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.994     ; 2.626      ;
; -2.632 ; controller:inst2|SC[8]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.995     ; 2.624      ;
; -2.630 ; controller:inst2|SC[26]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.955     ; 2.662      ;
; -2.627 ; controller:inst2|SC[27]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.988     ; 2.626      ;
; -2.625 ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.484     ; 3.128      ;
; -2.617 ; controller:inst2|PLC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.650     ; 2.954      ;
; -2.616 ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.645     ; 2.958      ;
; -2.614 ; controller:inst2|SC[27]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.988     ; 2.613      ;
; -2.611 ; controller:inst2|SC[17]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.994     ; 2.604      ;
; -2.605 ; controller:inst2|SC[16]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.919     ; 2.673      ;
; -2.597 ; controller:inst2|PLC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.526     ; 3.058      ;
; -2.589 ; controller:inst2|PLC[9]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.528     ; 3.048      ;
; -2.586 ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.508     ; 3.065      ;
; -2.581 ; controller:inst2|PLC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.529     ; 3.039      ;
; -2.579 ; controller:inst2|SC[29]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.919     ; 2.647      ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                        ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.121 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.784      ; 3.356      ;
; 0.198 ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.784      ; 3.433      ;
; 0.206 ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.784      ; 3.441      ;
; 0.333 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.784      ; 3.568      ;
; 0.380 ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.784      ; 3.615      ;
; 0.463 ; shiftreg:inst3|Out[4]        ; shiftreg:inst3|Out[3]        ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.723      ;
; 0.464 ; shiftreg:inst3|Out[5]        ; shiftreg:inst3|Out[4]        ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.464 ; shiftreg:inst3|Out[2]        ; shiftreg:inst3|Out[1]        ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.465 ; shiftreg:inst3|Out[3]        ; shiftreg:inst3|Out[2]        ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.725      ;
; 0.465 ; shiftreg:inst3|Out[1]        ; shiftreg:inst3|Out[0]        ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.725      ;
; 0.598 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.784      ; 3.333      ;
; 0.628 ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.784      ; 3.863      ;
; 0.640 ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.784      ; 3.375      ;
; 0.689 ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.784      ; 3.424      ;
; 0.810 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.784      ; 3.545      ;
; 0.852 ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.784      ; 3.587      ;
; 0.904 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk                          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 1.102 ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.784      ; 3.837      ;
; 1.394 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk                          ; clk         ; 0.000        ; 0.073      ; 1.654      ;
; 2.395 ; controller:inst2|PLC[17]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.217     ; 2.395      ;
; 2.472 ; controller:inst2|SC[31]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.847     ; 1.842      ;
; 2.521 ; controller:inst2|SC[31]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.847     ; 1.891      ;
; 2.545 ; controller:inst2|PLC[17]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.217     ; 2.545      ;
; 2.576 ; controller:inst2|PLC[31]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.405     ; 2.388      ;
; 2.628 ; controller:inst2|PLC[30]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.285     ; 2.560      ;
; 2.633 ; controller:inst2|PLC[19]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.415     ; 2.435      ;
; 2.692 ; controller:inst2|PLC[28]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.296     ; 2.613      ;
; 2.708 ; controller:inst2|PLC[31]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.405     ; 2.520      ;
; 2.732 ; controller:inst2|PLC[16]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.291     ; 2.658      ;
; 2.773 ; controller:inst2|SC[6]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.738     ; 2.252      ;
; 2.778 ; controller:inst2|PLC[30]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.285     ; 2.710      ;
; 2.783 ; controller:inst2|PLC[19]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.415     ; 2.585      ;
; 2.816 ; controller:inst2|PLC[26]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.254     ; 2.779      ;
; 2.823 ; controller:inst2|PLC[29]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.297     ; 2.743      ;
; 2.837 ; controller:inst2|SC[29]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.672     ; 2.382      ;
; 2.839 ; controller:inst2|PLC[10]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.295     ; 2.761      ;
; 2.842 ; controller:inst2|PLC[28]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.296     ; 2.763      ;
; 2.856 ; controller:inst2|SC[6]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.738     ; 2.335      ;
; 2.856 ; controller:inst2|PLC[27]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.414     ; 2.659      ;
; 2.873 ; controller:inst2|SC[26]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.707     ; 2.383      ;
; 2.875 ; controller:inst2|PLC[21]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.285     ; 2.807      ;
; 2.882 ; controller:inst2|PLC[16]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.291     ; 2.808      ;
; 2.885 ; controller:inst2|PLC[23]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.415     ; 2.687      ;
; 2.888 ; controller:inst2|SC[16]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.672     ; 2.433      ;
; 2.889 ; controller:inst2|SC[27]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.739     ; 2.367      ;
; 2.893 ; controller:inst2|SC[17]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.745     ; 2.365      ;
; 2.911 ; controller:inst2|SC[8]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.745     ; 2.383      ;
; 2.912 ; controller:inst2|PLC[13]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.292     ; 2.837      ;
; 2.921 ; controller:inst2|SC[28]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.703     ; 2.435      ;
; 2.925 ; controller:inst2|SC[29]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.672     ; 2.470      ;
; 2.935 ; controller:inst2|PLC[18]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.409     ; 2.743      ;
; 2.936 ; controller:inst2|PLC[26]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.254     ; 2.899      ;
; 2.950 ; controller:inst2|SC[10]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.741     ; 2.426      ;
; 2.955 ; controller:inst2|PLC[9]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.297     ; 2.875      ;
; 2.960 ; controller:inst2|PLC[10]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.295     ; 2.882      ;
; 2.961 ; controller:inst2|SC[26]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.707     ; 2.471      ;
; 2.962 ; controller:inst2|PLC[7]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.278     ; 2.901      ;
; 2.963 ; controller:inst2|PLC[27]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.414     ; 2.766      ;
; 2.973 ; controller:inst2|PLC[29]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.297     ; 2.893      ;
; 2.976 ; controller:inst2|SC[2]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.693     ; 2.500      ;
; 2.976 ; controller:inst2|SC[17]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.745     ; 2.448      ;
; 2.976 ; controller:inst2|SC[16]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.672     ; 2.521      ;
; 2.986 ; controller:inst2|SC[25]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.701     ; 2.502      ;
; 2.994 ; controller:inst2|SC[8]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.745     ; 2.466      ;
; 2.994 ; controller:inst2|PLC[24]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.255     ; 2.956      ;
; 2.995 ; controller:inst2|SC[27]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.739     ; 2.473      ;
; 3.006 ; controller:inst2|PLC[3]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.286     ; 2.937      ;
; 3.008 ; controller:inst2|SC[18]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.705     ; 2.520      ;
; 3.012 ; controller:inst2|SC[28]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.703     ; 2.526      ;
; 3.018 ; controller:inst2|PLC[15]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.289     ; 2.946      ;
; 3.023 ; controller:inst2|PLC[13]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.292     ; 2.948      ;
; 3.025 ; controller:inst2|PLC[21]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.285     ; 2.957      ;
; 3.030 ; controller:inst2|SC[5]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.740     ; 2.507      ;
; 3.033 ; controller:inst2|SC[10]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.741     ; 2.509      ;
; 3.035 ; controller:inst2|PLC[23]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.415     ; 2.837      ;
; 3.043 ; controller:inst2|SC[30]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.737     ; 2.523      ;
; 3.058 ; controller:inst2|PLC[22]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.285     ; 2.990      ;
; 3.063 ; controller:inst2|SC[2]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.693     ; 2.587      ;
; 3.063 ; controller:inst2|PLC[20]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.286     ; 2.994      ;
; 3.069 ; controller:inst2|PLC[7]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.278     ; 3.008      ;
; 3.074 ; controller:inst2|SC[1]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.693     ; 2.598      ;
; 3.075 ; controller:inst2|SC[11]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.740     ; 2.552      ;
; 3.085 ; controller:inst2|PLC[18]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.409     ; 2.893      ;
; 3.089 ; controller:inst2|PLC[9]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.297     ; 3.009      ;
; 3.096 ; controller:inst2|SC[7]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.740     ; 2.573      ;
; 3.097 ; controller:inst2|SC[9]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.745     ; 2.569      ;
; 3.097 ; controller:inst2|PLC[5]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.277     ; 3.037      ;
; 3.102 ; controller:inst2|SC[25]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.701     ; 2.618      ;
; 3.113 ; controller:inst2|SC[5]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.740     ; 2.590      ;
; 3.115 ; controller:inst2|SC[22]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.703     ; 2.629      ;
; 3.125 ; controller:inst2|PLC[24]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.255     ; 3.087      ;
; 3.125 ; controller:inst2|PLC[0]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.291     ; 3.051      ;
; 3.131 ; controller:inst2|SC[30]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.737     ; 2.611      ;
; 3.138 ; controller:inst2|SC[19]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.708     ; 2.647      ;
; 3.138 ; controller:inst2|PLC[11]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.298     ; 3.057      ;
; 3.139 ; controller:inst2|SC[18]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.705     ; 2.651      ;
; 3.145 ; controller:inst2|PLC[15]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.289     ; 3.073      ;
; 3.146 ; controller:inst2|PLC[8]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.299     ; 3.064      ;
; 3.146 ; controller:inst2|PLC[3]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.286     ; 3.077      ;
; 3.158 ; controller:inst2|SC[11]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.740     ; 2.635      ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'controller:inst2|preState.10'                                                                                                      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.993 ; controller:inst2|SC[31] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.057      ; 1.050      ;
; 1.233 ; controller:inst2|SC[31] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.056     ; 1.177      ;
; 1.324 ; controller:inst2|SC[31] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.058     ; 1.266      ;
; 1.339 ; controller:inst2|SC[31] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.054     ; 1.285      ;
; 1.339 ; controller:inst2|SC[31] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.055     ; 1.284      ;
; 1.341 ; controller:inst2|SC[31] ; controller:inst2|SC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.053     ; 1.288      ;
; 1.409 ; controller:inst2|SC[31] ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.053     ; 1.356      ;
; 1.528 ; controller:inst2|SC[31] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.094     ; 1.434      ;
; 1.584 ; controller:inst2|SC[31] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.091     ; 1.493      ;
; 1.667 ; controller:inst2|SC[31] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 1.574      ;
; 1.669 ; controller:inst2|SC[31] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.088     ; 1.581      ;
; 1.674 ; controller:inst2|SC[31] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.091     ; 1.583      ;
; 1.725 ; controller:inst2|SC[27] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 1.777      ;
; 1.725 ; controller:inst2|SC[31] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.092     ; 1.633      ;
; 1.733 ; controller:inst2|SC[31] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 1.640      ;
; 1.761 ; controller:inst2|SC[9]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.053      ; 1.814      ;
; 1.784 ; controller:inst2|SC[31] ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.038     ; 1.746      ;
; 1.792 ; controller:inst2|SC[31] ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.748      ;
; 1.796 ; controller:inst2|SC[31] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.039     ; 1.757      ;
; 1.848 ; controller:inst2|SC[31] ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.092     ; 1.756      ;
; 1.851 ; controller:inst2|SC[31] ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 1.758      ;
; 1.863 ; controller:inst2|SC[31] ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.043     ; 1.820      ;
; 1.922 ; controller:inst2|SC[7]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 1.974      ;
; 1.936 ; controller:inst2|SC[31] ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.892      ;
; 1.948 ; controller:inst2|SC[5]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.000      ;
; 1.950 ; controller:inst2|SC[31] ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.906      ;
; 1.952 ; controller:inst2|SC[31] ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.038     ; 1.914      ;
; 1.985 ; controller:inst2|SC[31] ; controller:inst2|SC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.040     ; 1.945      ;
; 1.988 ; controller:inst2|SC[31] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 1.895      ;
; 1.995 ; controller:inst2|SC[31] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.095     ; 1.900      ;
; 2.015 ; controller:inst2|SC[31] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.125     ; 1.890      ;
; 2.023 ; controller:inst2|SC[27] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.165      ; 2.188      ;
; 2.043 ; controller:inst2|SC[3]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.095      ;
; 2.083 ; controller:inst2|SC[31] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 1.990      ;
; 2.088 ; controller:inst2|SC[31] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.089     ; 1.999      ;
; 2.104 ; controller:inst2|SC[8]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.053      ; 2.157      ;
; 2.142 ; controller:inst2|SC[29] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.232      ; 2.374      ;
; 2.147 ; controller:inst2|SC[31] ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.125     ; 2.022      ;
; 2.150 ; controller:inst2|SC[28] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.201      ; 2.351      ;
; 2.181 ; controller:inst2|SC[6]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.060      ; 2.241      ;
; 2.185 ; controller:inst2|SC[20] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.236      ;
; 2.186 ; controller:inst2|SC[7]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.058      ; 2.244      ;
; 2.211 ; controller:inst2|SC[6]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.054      ; 2.265      ;
; 2.279 ; controller:inst2|SC[8]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.053      ; 2.332      ;
; 2.289 ; controller:inst2|SC[21] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.340      ;
; 2.294 ; controller:inst2|SC[27] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.344      ;
; 2.297 ; controller:inst2|SC[15] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.347      ;
; 2.316 ; controller:inst2|SC[28] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.367      ;
; 2.322 ; controller:inst2|SC[5]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.058      ; 2.380      ;
; 2.327 ; controller:inst2|SC[24] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.377      ;
; 2.348 ; controller:inst2|SC[30] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.167      ; 2.515      ;
; 2.352 ; controller:inst2|SC[5]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.404      ;
; 2.354 ; controller:inst2|SC[14] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.404      ;
; 2.360 ; controller:inst2|SC[18] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.411      ;
; 2.364 ; controller:inst2|SC[3]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.416      ;
; 2.376 ; controller:inst2|SC[19] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.427      ;
; 2.379 ; controller:inst2|SC[31] ; controller:inst2|SC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.045     ; 2.334      ;
; 2.405 ; controller:inst2|SC[30] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.457      ;
; 2.414 ; controller:inst2|SC[27] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.015      ; 2.429      ;
; 2.417 ; controller:inst2|SC[24] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.087      ; 2.504      ;
; 2.418 ; controller:inst2|SC[0]  ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.470      ;
; 2.420 ; controller:inst2|SC[29] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.117      ; 2.537      ;
; 2.424 ; controller:inst2|SC[22] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.475      ;
; 2.425 ; controller:inst2|SC[28] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.086      ; 2.511      ;
; 2.425 ; controller:inst2|SC[2]  ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.476      ;
; 2.431 ; controller:inst2|SC[17] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.483      ;
; 2.435 ; controller:inst2|SC[31] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.093     ; 2.342      ;
; 2.436 ; controller:inst2|SC[24] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.200      ; 2.636      ;
; 2.442 ; controller:inst2|SC[25] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.493      ;
; 2.447 ; controller:inst2|SC[3]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.058      ; 2.505      ;
; 2.474 ; controller:inst2|SC[1]  ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.524      ;
; 2.475 ; controller:inst2|SC[29] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.525      ;
; 2.477 ; controller:inst2|SC[3]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.529      ;
; 2.484 ; controller:inst2|SC[0]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.535      ;
; 2.509 ; controller:inst2|SC[9]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.059      ; 2.568      ;
; 2.511 ; controller:inst2|SC[26] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.015      ; 2.526      ;
; 2.520 ; controller:inst2|SC[26] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.197      ; 2.717      ;
; 2.521 ; controller:inst2|SC[4]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.049      ; 2.570      ;
; 2.522 ; controller:inst2|SC[25] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.090      ; 2.612      ;
; 2.525 ; controller:inst2|SC[22] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.088      ; 2.613      ;
; 2.526 ; controller:inst2|SC[10] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.578      ;
; 2.526 ; controller:inst2|SC[16] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 2.576      ;
; 2.535 ; controller:inst2|SC[16] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.232      ; 2.767      ;
; 2.538 ; controller:inst2|SC[0]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.051      ; 2.589      ;
; 2.541 ; controller:inst2|SC[25] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.203      ; 2.744      ;
; 2.541 ; controller:inst2|SC[0]  ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.003      ; 2.544      ;
; 2.544 ; controller:inst2|SC[22] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.201      ; 2.745      ;
; 2.545 ; controller:inst2|SC[27] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.017     ; 2.528      ;
; 2.552 ; controller:inst2|SC[8]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.059      ; 2.611      ;
; 2.556 ; controller:inst2|SC[19] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.045      ; 2.601      ;
; 2.562 ; controller:inst2|SC[11] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.614      ;
; 2.562 ; controller:inst2|SC[28] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.019      ; 2.581      ;
; 2.568 ; controller:inst2|SC[2]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.099      ; 2.667      ;
; 2.569 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.005     ; 2.564      ;
; 2.575 ; controller:inst2|SC[6]  ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.065      ; 2.640      ;
; 2.578 ; controller:inst2|SC[0]  ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.002      ; 2.580      ;
; 2.579 ; controller:inst2|SC[6]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.066      ; 2.645      ;
; 2.580 ; controller:inst2|SC[29] ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.083      ; 2.663      ;
; 2.582 ; controller:inst2|SC[6]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.060      ; 2.642      ;
; 2.585 ; controller:inst2|SC[20] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.054      ; 2.639      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'controller:inst2|preState.01'                                                                                                        ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 1.696 ; controller:inst2|PLC[30] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.747      ;
; 1.737 ; controller:inst2|PLC[28] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.788      ;
; 1.781 ; controller:inst2|PLC[19] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 1.837      ;
; 1.808 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 1.858      ;
; 1.812 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 1.862      ;
; 1.816 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.867      ;
; 1.860 ; controller:inst2|PLC[20] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.911      ;
; 1.891 ; controller:inst2|PLC[21] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.942      ;
; 1.895 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.946      ;
; 1.908 ; controller:inst2|PLC[27] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 1.964      ;
; 1.914 ; controller:inst2|PLC[18] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 1.970      ;
; 1.922 ; controller:inst2|PLC[15] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 1.973      ;
; 1.941 ; controller:inst2|PLC[17] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.254      ; 2.195      ;
; 1.948 ; controller:inst2|PLC[23] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 2.004      ;
; 1.994 ; controller:inst2|PLC[14] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.045      ;
; 1.998 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 2.048      ;
; 2.026 ; controller:inst2|PLC[22] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.077      ;
; 2.034 ; controller:inst2|PLC[29] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.052      ; 2.086      ;
; 2.049 ; controller:inst2|PLC[13] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.052      ; 2.101      ;
; 2.068 ; controller:inst2|PLC[26] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.216      ; 2.284      ;
; 2.082 ; controller:inst2|PLC[28] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.040      ; 2.122      ;
; 2.086 ; controller:inst2|PLC[16] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.052      ; 2.138      ;
; 2.095 ; controller:inst2|PLC[26] ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 2.145      ;
; 2.096 ; controller:inst2|PLC[18] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.062      ; 2.158      ;
; 2.105 ; controller:inst2|PLC[31] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.066      ; 2.171      ;
; 2.106 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.054      ; 2.160      ;
; 2.107 ; controller:inst2|PLC[25] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 2.163      ;
; 2.114 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.049      ; 2.163      ;
; 2.119 ; controller:inst2|PLC[22] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.305      ;
; 2.137 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.047      ; 2.184      ;
; 2.140 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.048      ; 2.188      ;
; 2.158 ; controller:inst2|PLC[30] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.175      ; 2.333      ;
; 2.160 ; controller:inst2|PLC[15] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.054      ; 2.214      ;
; 2.166 ; controller:inst2|PLC[17] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.254      ; 2.420      ;
; 2.166 ; controller:inst2|PLC[15] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.182      ; 2.348      ;
; 2.173 ; controller:inst2|PLC[17] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.253      ; 2.426      ;
; 2.174 ; controller:inst2|PLC[30] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.360      ;
; 2.174 ; controller:inst2|PLC[28] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.053      ; 2.227      ;
; 2.179 ; controller:inst2|PLC[12] ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.230      ;
; 2.179 ; controller:inst2|PLC[19] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 2.235      ;
; 2.183 ; controller:inst2|PLC[17] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.254      ; 2.437      ;
; 2.185 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.041      ; 2.226      ;
; 2.191 ; controller:inst2|PLC[24] ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.049      ; 2.240      ;
; 2.193 ; controller:inst2|PLC[14] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.244      ;
; 2.194 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.052      ; 2.246      ;
; 2.194 ; controller:inst2|PLC[21] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.380      ;
; 2.200 ; controller:inst2|PLC[26] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.093      ; 2.293      ;
; 2.205 ; controller:inst2|PLC[17] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.120      ; 2.325      ;
; 2.205 ; controller:inst2|PLC[22] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.185      ; 2.390      ;
; 2.209 ; controller:inst2|PLC[17] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.126      ; 2.335      ;
; 2.216 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.267      ;
; 2.218 ; controller:inst2|PLC[15] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.176      ; 2.394      ;
; 2.222 ; controller:inst2|PLC[14] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.179      ; 2.401      ;
; 2.222 ; controller:inst2|PLC[24] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.215      ; 2.437      ;
; 2.228 ; controller:inst2|PLC[29] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 2.267      ;
; 2.232 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 2.278      ;
; 2.233 ; controller:inst2|PLC[20] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 2.283      ;
; 2.236 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 2.286      ;
; 2.237 ; controller:inst2|PLC[14] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.048      ; 2.285      ;
; 2.238 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 2.277      ;
; 2.238 ; controller:inst2|PLC[28] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.175      ; 2.413      ;
; 2.246 ; controller:inst2|PLC[22] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.432      ;
; 2.247 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.036      ; 2.283      ;
; 2.251 ; controller:inst2|PLC[14] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.173      ; 2.424      ;
; 2.254 ; controller:inst2|PLC[17] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.248      ; 2.502      ;
; 2.261 ; controller:inst2|PLC[20] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.185      ; 2.446      ;
; 2.263 ; controller:inst2|PLC[24] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.216      ; 2.479      ;
; 2.278 ; controller:inst2|PLC[16] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.180      ; 2.458      ;
; 2.280 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.331      ;
; 2.280 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.331      ;
; 2.280 ; controller:inst2|PLC[21] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.185      ; 2.465      ;
; 2.285 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.034      ; 2.319      ;
; 2.292 ; controller:inst2|PLC[23] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.055      ; 2.347      ;
; 2.296 ; controller:inst2|PLC[17] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.119      ; 2.415      ;
; 2.304 ; controller:inst2|PLC[16] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.180      ; 2.484      ;
; 2.307 ; controller:inst2|PLC[19] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.078     ; 2.229      ;
; 2.307 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 2.349      ;
; 2.307 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 2.349      ;
; 2.316 ; controller:inst2|PLC[10] ; controller:inst2|PLC[10] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.367      ;
; 2.316 ; controller:inst2|PLC[21] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.367      ;
; 2.321 ; controller:inst2|PLC[21] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.507      ;
; 2.322 ; controller:inst2|PLC[22] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.062      ; 2.384      ;
; 2.328 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.050      ; 2.378      ;
; 2.330 ; controller:inst2|PLC[31] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.066      ; 2.396      ;
; 2.330 ; controller:inst2|PLC[13] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.381      ;
; 2.332 ; controller:inst2|PLC[18] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.072     ; 2.260      ;
; 2.333 ; controller:inst2|PLC[26] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.082      ; 2.415      ;
; 2.333 ; controller:inst2|PLC[26] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.217      ; 2.550      ;
; 2.333 ; controller:inst2|PLC[13] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.179      ; 2.512      ;
; 2.333 ; controller:inst2|PLC[23] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 2.389      ;
; 2.334 ; controller:inst2|PLC[24] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.092      ; 2.426      ;
; 2.340 ; controller:inst2|PLC[12] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 2.396      ;
; 2.340 ; controller:inst2|PLC[27] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.067     ; 2.273      ;
; 2.341 ; controller:inst2|PLC[28] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.164      ; 2.505      ;
; 2.342 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 2.388      ;
; 2.343 ; controller:inst2|PLC[13] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.051      ; 2.394      ;
; 2.343 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.040      ; 2.383      ;
; 2.343 ; controller:inst2|PLC[12] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.055      ; 2.398      ;
; 2.347 ; controller:inst2|PLC[20] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.184      ; 2.531      ;
; 2.348 ; controller:inst2|PLC[13] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.048      ; 2.396      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.00 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.01 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.10 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.11 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.00 ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.01 ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.10 ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.10 ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.00 ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.01 ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'controller:inst2|preState.10'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[16]            ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[29]            ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[11]            ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[27]            ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[30]            ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[10]            ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[12]            ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[13]            ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[20]            ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[24]            ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[25]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[18]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[21]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[22]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[23]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[26]            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[28]            ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[19]            ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[14]            ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[15]            ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[1]             ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[2]             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[0]             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[3]             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[5]             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[7]             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[17]            ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[6]             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[4]             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[8]             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[9]             ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[31]            ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[16]|datad                 ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[29]|datad                 ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[11]|datad                 ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[27]|datad                 ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[30]|datad                 ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[31]|datac                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[10]|datad                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[12]|datad                 ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[13]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[24]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[18]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[21]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[26]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[28]|datad                 ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[14]|datad                 ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[15]|datad                 ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[1]|datad                  ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[2]|datad                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[0]|datad                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[3]|datad                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[5]|datad                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[6]|datad                  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[7]|datad                  ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[17]|datad                 ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[4]|datad                  ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[8]|datad                  ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[9]|datad                  ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[17]|datad                 ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[4]|datad                  ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[8]|datad                  ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[9]|datad                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[0]|datad                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[3]|datad                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[5]|datad                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[6]|datad                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[7]|datad                  ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[14]|datad                 ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[15]|datad                 ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[1]|datad                  ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[2]|datad                  ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[18]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[21]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[24]|datad                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[26]|datad                 ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[28]|datad                 ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[12]|datad                 ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[13]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[10]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[11]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[27]|datad                 ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[30]|datad                 ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[31]|datac                 ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'controller:inst2|preState.01'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[24]           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[17]           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[26]           ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[4]            ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[5]            ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[6]            ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[7]            ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[10]           ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[21]           ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[28]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[20]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[22]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[29]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[30]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[8]            ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[9]            ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[11]           ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[16]           ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|inclk[0] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|outclk   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[0]            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[12]           ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[14]           ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[15]           ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[1]            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[2]            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[3]            ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[13]           ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[24]|datad                ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[18]           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[19]           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[23]           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[13]|datad                ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[17]|datad                ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[26]|datad                ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[0]|datad                 ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[12]|datad                ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[14]|datad                ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[15]|datad                ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[1]|datad                 ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[2]|datad                 ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[3]|datad                 ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[6]|datad                 ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[31]           ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[4]|datad                 ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[5]|datad                 ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[7]|datad                 ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[25]           ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[27]           ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[10]|datad                ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[21]|datad                ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[28]|datad                ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[31]|datac                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[11]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[16]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[20]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[22]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[29]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[30]|datad                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[8]|datad                 ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[9]|datad                 ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[19]|datac                ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[23]|datac                ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[25]|datac                ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[27]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[11]|datad                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[16]|datad                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[19]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[23]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[25]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[27]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[8]|datad                 ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[10]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[20]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[22]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[28]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[29]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[30]|datad                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[31]|datac                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[9]|datad                 ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[25]           ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[27]           ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[21]|datad                ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[31]           ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[4]|datad                 ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[5]|datad                 ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[7]|datad                 ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[2]|datad                 ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[3]|datad                 ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[6]|datad                 ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[19]           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[23]           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[0]|datad                 ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[12]|datad                ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[13]|datad                ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[14]|datad                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serIn     ; clk        ; 4.286 ; 4.753 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serIn     ; clk        ; -1.499 ; -1.860 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; L0[*]     ; clk                          ; 9.166  ; 8.963  ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 8.820  ; 8.569  ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 9.166  ; 8.963  ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 8.644  ; 8.508  ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 8.708  ; 8.637  ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 9.674  ; 9.577  ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 8.003  ; 7.831  ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 8.523  ; 8.311  ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 9.674  ; 9.577  ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 8.899  ; 8.753  ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 8.801  ; 8.727  ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 8.801  ; 8.610  ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 7.866  ; 7.655  ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 8.775  ; 8.727  ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 8.786  ; 8.671  ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 9.850  ; 9.712  ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 7.750  ; 7.564  ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 9.850  ; 9.712  ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 8.275  ; 8.188  ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 7.994  ; 7.962  ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 10.657 ; 10.588 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 10.311 ; 10.194 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 10.657 ; 10.588 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 10.170 ; 10.053 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 10.234 ; 10.182 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 11.200 ; 11.122 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 9.494  ; 9.434  ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 10.014 ; 9.936  ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 11.200 ; 11.122 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 10.425 ; 10.298 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 10.312 ; 10.272 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 10.292 ; 10.235 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 9.357  ; 9.280  ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 10.301 ; 10.272 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 10.312 ; 10.216 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 11.341 ; 11.337 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 9.241  ; 9.189  ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 11.341 ; 11.337 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 9.801  ; 9.733  ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 9.520  ; 9.507  ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 13.827 ; 13.733 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 13.481 ; 13.339 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 13.827 ; 13.733 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 13.320 ; 13.198 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 13.384 ; 13.327 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 14.350 ; 14.267 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 12.664 ; 12.579 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 13.184 ; 13.081 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 14.350 ; 14.267 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 13.575 ; 13.443 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 13.462 ; 13.417 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 13.462 ; 13.380 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 12.527 ; 12.425 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 13.451 ; 13.417 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 13.462 ; 13.361 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 14.511 ; 14.482 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 12.411 ; 12.334 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 14.511 ; 14.482 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 12.951 ; 12.878 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 12.670 ; 12.652 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; L0[*]     ; clk                          ; 7.435  ; 7.287  ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 7.581  ; 7.325  ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 7.857  ; 7.753  ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 7.435  ; 7.287  ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 7.514  ; 7.391  ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 7.400  ; 7.206  ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 7.400  ; 7.206  ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 7.784  ; 7.705  ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 8.935  ; 8.846  ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 8.168  ; 8.077  ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 7.160  ; 7.087  ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 8.079  ; 7.980  ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 7.160  ; 7.087  ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 8.113  ; 8.079  ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 8.070  ; 8.010  ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 7.124  ; 6.968  ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 7.154  ; 6.968  ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 9.144  ; 9.111  ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 7.380  ; 7.287  ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 7.124  ; 7.044  ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 9.748  ; 9.623  ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 9.882  ; 9.766  ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 10.220 ; 10.148 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 9.748  ; 9.623  ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 9.812  ; 9.758  ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 9.104  ; 9.041  ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 9.104  ; 9.041  ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 9.603  ; 9.523  ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 10.740 ; 10.660 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 9.989  ; 9.861  ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 8.968  ; 8.888  ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 9.868  ; 9.808  ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 8.968  ; 8.888  ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 9.911  ; 9.881  ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 9.888  ; 9.790  ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 8.858  ; 8.804  ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 8.858  ; 8.804  ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 10.905 ; 10.899 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 9.356  ; 9.285  ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 9.085  ; 9.068  ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 9.791  ; 9.509  ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 9.943  ; 9.650  ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 10.281 ; 10.032 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 9.791  ; 9.509  ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 9.855  ; 9.644  ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 9.165  ; 8.925  ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 9.165  ; 8.925  ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 9.664  ; 9.407  ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 10.783 ; 10.546 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 10.032 ; 9.747  ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 9.029  ; 8.772  ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 9.929  ; 9.692  ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 9.029  ; 8.772  ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 9.954  ; 9.767  ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 9.931  ; 9.676  ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 8.919  ; 8.688  ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 8.919  ; 8.688  ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 10.966 ; 10.783 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 9.399  ; 9.171  ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 9.128  ; 8.954  ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Zero       ; L0[0]       ; 9.825  ;    ;    ; 10.004 ;
; Zero       ; L0[1]       ; 10.171 ;    ;    ; 10.398 ;
; Zero       ; L0[2]       ; 9.668  ;    ;    ; 9.837  ;
; Zero       ; L0[3]       ; 9.732  ;    ;    ; 9.966  ;
; Zero       ; L1[0]       ; 9.008  ;    ;    ; 9.244  ;
; Zero       ; L1[1]       ; 9.528  ;    ;    ; 9.746  ;
; Zero       ; L1[2]       ; 10.698 ;    ;    ; 10.906 ;
; Zero       ; L1[3]       ; 9.923  ;    ;    ; 10.082 ;
; Zero       ; L2[0]       ; 9.806  ;    ;    ; 10.045 ;
; Zero       ; L2[1]       ; 8.871  ;    ;    ; 9.090  ;
; Zero       ; L2[2]       ; 9.799  ;    ;    ; 10.056 ;
; Zero       ; L2[3]       ; 9.810  ;    ;    ; 10.000 ;
; Zero       ; L3[0]       ; 8.755  ;    ;    ; 8.999  ;
; Zero       ; L3[1]       ; 10.855 ;    ;    ; 11.147 ;
; Zero       ; L3[2]       ; 9.299  ;    ;    ; 9.517  ;
; Zero       ; L3[3]       ; 9.018  ;    ;    ; 9.291  ;
; serIn      ; L0[0]       ; 9.599  ;    ;    ; 9.758  ;
; serIn      ; L0[1]       ; 9.945  ;    ;    ; 10.152 ;
; serIn      ; L0[2]       ; 9.457  ;    ;    ; 9.626  ;
; serIn      ; L0[3]       ; 9.521  ;    ;    ; 9.755  ;
; serIn      ; L1[0]       ; 8.782  ;    ;    ; 8.998  ;
; serIn      ; L1[1]       ; 9.302  ;    ;    ; 9.500  ;
; serIn      ; L1[2]       ; 10.487 ;    ;    ; 10.695 ;
; serIn      ; L1[3]       ; 9.712  ;    ;    ; 9.871  ;
; serIn      ; L2[0]       ; 9.580  ;    ;    ; 9.799  ;
; serIn      ; L2[1]       ; 8.645  ;    ;    ; 8.844  ;
; serIn      ; L2[2]       ; 9.588  ;    ;    ; 9.845  ;
; serIn      ; L2[3]       ; 9.599  ;    ;    ; 9.789  ;
; serIn      ; L3[0]       ; 8.529  ;    ;    ; 8.753  ;
; serIn      ; L3[1]       ; 10.629 ;    ;    ; 10.901 ;
; serIn      ; L3[2]       ; 9.088  ;    ;    ; 9.306  ;
; serIn      ; L3[3]       ; 8.807  ;    ;    ; 9.080  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Zero       ; L0[0]       ; 9.430  ;    ;    ; 9.590  ;
; Zero       ; L0[1]       ; 9.768  ;    ;    ; 9.972  ;
; Zero       ; L0[2]       ; 9.297  ;    ;    ; 9.450  ;
; Zero       ; L0[3]       ; 9.361  ;    ;    ; 9.585  ;
; Zero       ; L1[0]       ; 8.652  ;    ;    ; 8.865  ;
; Zero       ; L1[1]       ; 9.151  ;    ;    ; 9.347  ;
; Zero       ; L1[2]       ; 10.289 ;    ;    ; 10.487 ;
; Zero       ; L1[3]       ; 9.538  ;    ;    ; 9.688  ;
; Zero       ; L2[0]       ; 9.416  ;    ;    ; 9.632  ;
; Zero       ; L2[1]       ; 8.516  ;    ;    ; 8.712  ;
; Zero       ; L2[2]       ; 9.460  ;    ;    ; 9.708  ;
; Zero       ; L2[3]       ; 9.437  ;    ;    ; 9.617  ;
; Zero       ; L3[0]       ; 8.406  ;    ;    ; 8.628  ;
; Zero       ; L3[1]       ; 10.453 ;    ;    ; 10.723 ;
; Zero       ; L3[2]       ; 8.905  ;    ;    ; 9.112  ;
; Zero       ; L3[3]       ; 8.634  ;    ;    ; 8.895  ;
; serIn      ; L0[0]       ; 9.270  ;    ;    ; 9.426  ;
; serIn      ; L0[1]       ; 9.608  ;    ;    ; 9.808  ;
; serIn      ; L0[2]       ; 9.135  ;    ;    ; 9.292  ;
; serIn      ; L0[3]       ; 9.199  ;    ;    ; 9.427  ;
; serIn      ; L1[0]       ; 8.492  ;    ;    ; 8.701  ;
; serIn      ; L1[1]       ; 8.991  ;    ;    ; 9.183  ;
; serIn      ; L1[2]       ; 10.127 ;    ;    ; 10.329 ;
; serIn      ; L1[3]       ; 9.376  ;    ;    ; 9.530  ;
; serIn      ; L2[0]       ; 9.256  ;    ;    ; 9.468  ;
; serIn      ; L2[1]       ; 8.356  ;    ;    ; 8.548  ;
; serIn      ; L2[2]       ; 9.298  ;    ;    ; 9.550  ;
; serIn      ; L2[3]       ; 9.275  ;    ;    ; 9.459  ;
; serIn      ; L3[0]       ; 8.246  ;    ;    ; 8.464  ;
; serIn      ; L3[1]       ; 10.293 ;    ;    ; 10.559 ;
; serIn      ; L3[2]       ; 8.743  ;    ;    ; 8.954  ;
; serIn      ; L3[3]       ; 8.472  ;    ;    ; 8.737  ;
+------------+-------------+--------+----+----+--------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 194.55 MHz ; 194.55 MHz      ; controller:inst2|preState.10 ;                                                               ;
; 194.86 MHz ; 194.86 MHz      ; controller:inst2|preState.01 ;                                                               ;
; 616.9 MHz  ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; controller:inst2|preState.10 ; -4.140 ; -109.601      ;
; controller:inst2|preState.01 ; -4.132 ; -107.001      ;
; clk                          ; -2.486 ; -7.578        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                  ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.009 ; 0.000         ;
; controller:inst2|preState.10 ; 0.857 ; 0.000         ;
; controller:inst2|preState.01 ; 1.416 ; 0.000         ;
+------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -18.000       ;
; controller:inst2|preState.10 ; 0.254  ; 0.000         ;
; controller:inst2|preState.01 ; 0.318  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'controller:inst2|preState.10'                                                                                                      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.140 ; controller:inst2|SC[2]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.065     ; 4.276      ;
; -4.113 ; controller:inst2|SC[2]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 4.278      ;
; -4.092 ; controller:inst2|SC[1]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.064     ; 4.229      ;
; -4.068 ; controller:inst2|SC[4]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.109     ; 4.160      ;
; -4.065 ; controller:inst2|SC[1]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.040     ; 4.231      ;
; -4.041 ; controller:inst2|SC[4]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.085     ; 4.162      ;
; -4.041 ; controller:inst2|SC[0]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.107     ; 4.135      ;
; -4.014 ; controller:inst2|SC[0]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 4.137      ;
; -3.830 ; controller:inst2|SC[1]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.040     ; 4.133      ;
; -3.798 ; controller:inst2|SC[3]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.105     ; 3.894      ;
; -3.786 ; controller:inst2|SC[10] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 3.886      ;
; -3.774 ; controller:inst2|SC[1]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.036     ; 4.076      ;
; -3.771 ; controller:inst2|SC[3]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.896      ;
; -3.768 ; controller:inst2|SC[2]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.089      ; 3.852      ;
; -3.759 ; controller:inst2|SC[10] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.888      ;
; -3.752 ; controller:inst2|SC[2]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.042     ; 3.917      ;
; -3.724 ; controller:inst2|SC[2]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 4.026      ;
; -3.720 ; controller:inst2|SC[1]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.090      ; 3.805      ;
; -3.718 ; controller:inst2|SC[1]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.039     ; 3.878      ;
; -3.704 ; controller:inst2|SC[1]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 3.870      ;
; -3.699 ; controller:inst2|SC[1]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.010     ; 4.032      ;
; -3.696 ; controller:inst2|SC[4]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.045      ; 3.736      ;
; -3.690 ; controller:inst2|SC[5]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.105     ; 3.786      ;
; -3.680 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.103     ; 3.778      ;
; -3.680 ; controller:inst2|SC[4]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.086     ; 3.801      ;
; -3.678 ; controller:inst2|SC[12] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 3.778      ;
; -3.672 ; controller:inst2|SC[11] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.100     ; 3.773      ;
; -3.669 ; controller:inst2|SC[0]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.047      ; 3.711      ;
; -3.668 ; controller:inst2|SC[2]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.037     ; 3.969      ;
; -3.663 ; controller:inst2|SC[5]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.788      ;
; -3.653 ; controller:inst2|SC[6]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.079     ; 3.780      ;
; -3.653 ; controller:inst2|SC[0]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.084     ; 3.776      ;
; -3.652 ; controller:inst2|SC[4]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.085     ; 3.910      ;
; -3.651 ; controller:inst2|SC[12] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.780      ;
; -3.645 ; controller:inst2|SC[11] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.076     ; 3.775      ;
; -3.625 ; controller:inst2|SC[0]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 3.885      ;
; -3.622 ; controller:inst2|SC[1]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.064     ; 3.758      ;
; -3.618 ; controller:inst2|SC[2]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.039     ; 3.780      ;
; -3.614 ; controller:inst2|SC[8]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.110     ; 3.705      ;
; -3.612 ; controller:inst2|SC[2]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.040     ; 3.771      ;
; -3.603 ; controller:inst2|SC[1]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.040     ; 3.911      ;
; -3.596 ; controller:inst2|SC[4]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.853      ;
; -3.593 ; controller:inst2|SC[2]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.011     ; 3.925      ;
; -3.587 ; controller:inst2|SC[8]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.086     ; 3.707      ;
; -3.580 ; controller:inst2|SC[7]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.105     ; 3.676      ;
; -3.576 ; controller:inst2|SC[2]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.010     ; 3.760      ;
; -3.570 ; controller:inst2|SC[1]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.038     ; 3.733      ;
; -3.569 ; controller:inst2|SC[0]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.079     ; 3.828      ;
; -3.564 ; controller:inst2|SC[13] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.101     ; 3.664      ;
; -3.562 ; controller:inst2|SC[3]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.824      ;
; -3.553 ; controller:inst2|SC[7]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.678      ;
; -3.546 ; controller:inst2|SC[4]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 3.664      ;
; -3.540 ; controller:inst2|SC[4]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.084     ; 3.655      ;
; -3.537 ; controller:inst2|SC[13] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.666      ;
; -3.528 ; controller:inst2|SC[1]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.009     ; 3.713      ;
; -3.521 ; controller:inst2|SC[4]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.055     ; 3.809      ;
; -3.519 ; controller:inst2|SC[0]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.639      ;
; -3.516 ; controller:inst2|SC[2]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.065     ; 3.651      ;
; -3.513 ; controller:inst2|SC[0]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.082     ; 3.630      ;
; -3.507 ; controller:inst2|SC[14] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.066     ; 3.642      ;
; -3.506 ; controller:inst2|SC[3]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.767      ;
; -3.504 ; controller:inst2|SC[4]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.054     ; 3.644      ;
; -3.497 ; controller:inst2|SC[2]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 3.804      ;
; -3.494 ; controller:inst2|SC[0]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.053     ; 3.784      ;
; -3.480 ; controller:inst2|SC[14] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.042     ; 3.644      ;
; -3.477 ; controller:inst2|SC[0]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 3.619      ;
; -3.454 ; controller:inst2|SC[5]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.716      ;
; -3.452 ; controller:inst2|SC[9]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.110     ; 3.543      ;
; -3.450 ; controller:inst2|SC[3]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.080     ; 3.569      ;
; -3.444 ; controller:inst2|SC[4]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.109     ; 3.535      ;
; -3.442 ; controller:inst2|SC[16] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 3.602      ;
; -3.440 ; controller:inst2|SC[2]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.002      ; 3.630      ;
; -3.438 ; controller:inst2|SC[2]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.037     ; 3.749      ;
; -3.431 ; controller:inst2|SC[3]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.051     ; 3.723      ;
; -3.426 ; controller:inst2|SC[3]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.049      ; 3.470      ;
; -3.425 ; controller:inst2|SC[1]  ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.038     ; 3.593      ;
; -3.425 ; controller:inst2|SC[9]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.086     ; 3.545      ;
; -3.425 ; controller:inst2|SC[4]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.085     ; 3.688      ;
; -3.417 ; controller:inst2|SC[0]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.107     ; 3.510      ;
; -3.415 ; controller:inst2|SC[16] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.017     ; 3.604      ;
; -3.414 ; controller:inst2|SC[10] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.053      ; 3.462      ;
; -3.413 ; controller:inst2|SC[11] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.076     ; 3.680      ;
; -3.410 ; controller:inst2|SC[3]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.082     ; 3.535      ;
; -3.398 ; controller:inst2|SC[10] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.078     ; 3.527      ;
; -3.398 ; controller:inst2|SC[5]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.659      ;
; -3.398 ; controller:inst2|SC[0]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.083     ; 3.663      ;
; -3.392 ; controller:inst2|SC[1]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.003      ; 3.583      ;
; -3.390 ; controller:inst2|SC[1]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.036     ; 3.702      ;
; -3.370 ; controller:inst2|SC[10] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.077     ; 3.636      ;
; -3.368 ; controller:inst2|SC[4]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.042     ; 3.514      ;
; -3.366 ; controller:inst2|SC[4]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.633      ;
; -3.364 ; controller:inst2|SC[15] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.065     ; 3.500      ;
; -3.362 ; controller:inst2|SC[1]  ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.006     ; 3.563      ;
; -3.357 ; controller:inst2|SC[11] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.072     ; 3.623      ;
; -3.354 ; controller:inst2|SC[3]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.105     ; 3.449      ;
; -3.344 ; controller:inst2|SC[1]  ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.041     ; 3.654      ;
; -3.344 ; controller:inst2|SC[7]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.081     ; 3.606      ;
; -3.342 ; controller:inst2|SC[5]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.080     ; 3.461      ;
; -3.341 ; controller:inst2|SC[0]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.040     ; 3.489      ;
; -3.340 ; controller:inst2|SC[17] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.110     ; 3.431      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'controller:inst2|preState.01'                                                                                                        ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.132 ; controller:inst2|PLC[14] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.105     ; 4.103      ;
; -4.129 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.104     ; 4.101      ;
; -4.121 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.089     ; 4.108      ;
; -4.116 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.099     ; 4.093      ;
; -4.110 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.094     ; 4.092      ;
; -4.033 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.103     ; 4.006      ;
; -4.010 ; controller:inst2|PLC[12] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.100     ; 3.986      ;
; -3.997 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.108     ; 3.965      ;
; -3.976 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.093     ; 3.959      ;
; -3.972 ; controller:inst2|PLC[25] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.218     ; 3.830      ;
; -3.970 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.111     ; 3.935      ;
; -3.962 ; controller:inst2|PLC[11] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.110     ; 3.928      ;
; -3.919 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.060      ; 4.078      ;
; -3.885 ; controller:inst2|PLC[20] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.099     ; 3.862      ;
; -3.883 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.055      ; 4.037      ;
; -3.880 ; controller:inst2|PLC[22] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.097     ; 3.859      ;
; -3.871 ; controller:inst2|PLC[15] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.101     ; 3.846      ;
; -3.860 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.094     ; 3.842      ;
; -3.855 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.098     ; 3.833      ;
; -3.838 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.059      ; 3.996      ;
; -3.824 ; controller:inst2|PLC[24] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.075     ; 3.825      ;
; -3.823 ; controller:inst2|PLC[10] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.107     ; 3.792      ;
; -3.820 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.064      ; 3.983      ;
; -3.788 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.037     ; 3.836      ;
; -3.772 ; controller:inst2|PLC[13] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.105     ; 3.743      ;
; -3.753 ; controller:inst2|PLC[18] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.213     ; 3.616      ;
; -3.752 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.042     ; 3.795      ;
; -3.751 ; controller:inst2|PLC[23] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.219     ; 3.608      ;
; -3.737 ; controller:inst2|PLC[21] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.098     ; 3.715      ;
; -3.730 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.052      ; 3.881      ;
; -3.719 ; controller:inst2|PLC[27] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.217     ; 3.578      ;
; -3.714 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.069      ; 3.882      ;
; -3.709 ; controller:inst2|PLC[10] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.056      ; 3.864      ;
; -3.707 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.038     ; 3.754      ;
; -3.689 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.033     ; 3.741      ;
; -3.682 ; controller:inst2|PLC[26] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.074     ; 3.684      ;
; -3.678 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.065      ; 3.842      ;
; -3.629 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.074      ; 3.802      ;
; -3.616 ; controller:inst2|PLC[14] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.054     ; 3.751      ;
; -3.613 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 3.749      ;
; -3.611 ; controller:inst2|PLC[29] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.109     ; 3.578      ;
; -3.609 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.070      ; 3.778      ;
; -3.605 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.038     ; 3.756      ;
; -3.600 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.048     ; 3.741      ;
; -3.599 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.045     ; 3.639      ;
; -3.597 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.076     ; 3.724      ;
; -3.594 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.043     ; 3.740      ;
; -3.590 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.067     ; 3.726      ;
; -3.583 ; controller:inst2|PLC[11] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.053      ; 3.735      ;
; -3.583 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.028     ; 3.640      ;
; -3.578 ; controller:inst2|PLC[10] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.041     ; 3.622      ;
; -3.571 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 3.718      ;
; -3.571 ; controller:inst2|PLC[16] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.104     ; 3.543      ;
; -3.565 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.069      ; 3.718      ;
; -3.564 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 3.720      ;
; -3.554 ; controller:inst2|PLC[31] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.209     ; 3.421      ;
; -3.547 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 3.600      ;
; -3.529 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.064      ; 3.677      ;
; -3.513 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.071     ; 3.645      ;
; -3.512 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.068      ; 3.672      ;
; -3.512 ; controller:inst2|PLC[28] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.108     ; 3.480      ;
; -3.506 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.069      ; 3.674      ;
; -3.498 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.023     ; 3.560      ;
; -3.494 ; controller:inst2|PLC[12] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.049     ; 3.634      ;
; -3.487 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.048     ; 3.639      ;
; -3.484 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.068      ; 3.636      ;
; -3.478 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 3.536      ;
; -3.476 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.063      ; 3.631      ;
; -3.466 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.073      ; 3.623      ;
; -3.464 ; controller:inst2|PLC[19] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.219     ; 3.321      ;
; -3.460 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.042     ; 3.607      ;
; -3.459 ; controller:inst2|PLC[14] ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.058     ; 3.748      ;
; -3.458 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.066     ; 3.595      ;
; -3.457 ; controller:inst2|PLC[14] ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.055     ; 3.750      ;
; -3.456 ; controller:inst2|PLC[25] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.167     ; 3.478      ;
; -3.456 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.057     ; 3.746      ;
; -3.454 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.060     ; 3.583      ;
; -3.454 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.054     ; 3.748      ;
; -3.452 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 3.623      ;
; -3.452 ; controller:inst2|PLC[30] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.098     ; 3.430      ;
; -3.452 ; controller:inst2|PLC[11] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 3.493      ;
; -3.449 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.052     ; 3.586      ;
; -3.448 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.042     ; 3.753      ;
; -3.446 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.075     ; 3.718      ;
; -3.446 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.039     ; 3.755      ;
; -3.446 ; controller:inst2|PLC[11] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.059     ; 3.576      ;
; -3.445 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 3.598      ;
; -3.445 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.035     ; 3.625      ;
; -3.443 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.052     ; 3.738      ;
; -3.441 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.049     ; 3.740      ;
; -3.439 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.066     ; 3.720      ;
; -3.438 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 3.600      ;
; -3.437 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.047     ; 3.737      ;
; -3.435 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 3.739      ;
; -3.432 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.043     ; 3.589      ;
; -3.432 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.072     ; 3.563      ;
; -3.431 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.067      ; 3.590      ;
; -3.413 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.072      ; 3.577      ;
; -3.406 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.049     ; 3.557      ;
; -3.384 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.061     ; 3.526      ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                    ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.486 ; controller:inst2|SC[13]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.735      ;
; -2.449 ; controller:inst2|PLC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.352     ; 3.087      ;
; -2.446 ; controller:inst2|PLC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.351     ; 3.085      ;
; -2.445 ; controller:inst2|SC[13]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.694      ;
; -2.438 ; controller:inst2|PLC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.336     ; 3.092      ;
; -2.435 ; controller:inst2|SC[20]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.705     ; 2.720      ;
; -2.433 ; controller:inst2|PLC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.346     ; 3.077      ;
; -2.431 ; controller:inst2|SC[21]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.708     ; 2.713      ;
; -2.427 ; controller:inst2|PLC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.341     ; 3.076      ;
; -2.401 ; controller:inst2|SC[24]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.707     ; 2.684      ;
; -2.396 ; controller:inst2|SC[23]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.680      ;
; -2.390 ; controller:inst2|SC[20]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.705     ; 2.675      ;
; -2.386 ; controller:inst2|SC[21]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.708     ; 2.668      ;
; -2.384 ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.353     ; 3.021      ;
; -2.381 ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.352     ; 3.019      ;
; -2.373 ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.337     ; 3.026      ;
; -2.368 ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.347     ; 3.011      ;
; -2.363 ; controller:inst2|SC[12]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.612      ;
; -2.362 ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.342     ; 3.010      ;
; -2.356 ; controller:inst2|SC[24]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.707     ; 2.639      ;
; -2.352 ; controller:inst2|SC[14]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.697     ; 2.645      ;
; -2.351 ; controller:inst2|SC[23]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.635      ;
; -2.337 ; controller:inst2|SC[15]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.696     ; 2.631      ;
; -2.333 ; controller:inst2|SC[3]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.587      ;
; -2.331 ; controller:inst2|SC[4]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.740     ; 2.581      ;
; -2.327 ; controller:inst2|PLC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.347     ; 2.970      ;
; -2.318 ; controller:inst2|SC[12]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.567      ;
; -2.307 ; controller:inst2|SC[14]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.697     ; 2.600      ;
; -2.297 ; controller:inst2|SC[19]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.710     ; 2.577      ;
; -2.293 ; controller:inst2|PLC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.340     ; 2.943      ;
; -2.292 ; controller:inst2|SC[15]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.696     ; 2.586      ;
; -2.289 ; controller:inst2|PLC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.465     ; 2.814      ;
; -2.288 ; controller:inst2|SC[3]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.542      ;
; -2.287 ; controller:inst2|PLC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.358     ; 2.919      ;
; -2.286 ; controller:inst2|SC[4]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.740     ; 2.536      ;
; -2.282 ; controller:inst2|PLC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.350     ; 2.922      ;
; -2.279 ; controller:inst2|PLC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.357     ; 2.912      ;
; -2.262 ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.348     ; 2.904      ;
; -2.252 ; controller:inst2|SC[22]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.536      ;
; -2.252 ; controller:inst2|SC[19]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.710     ; 2.532      ;
; -2.229 ; controller:inst2|SC[7]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.483      ;
; -2.228 ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.341     ; 2.877      ;
; -2.226 ; controller:inst2|SC[9]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.475      ;
; -2.224 ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.466     ; 2.748      ;
; -2.222 ; controller:inst2|PLC[8]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.359     ; 2.853      ;
; -2.219 ; controller:inst2|PLC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.346     ; 2.863      ;
; -2.219 ; controller:inst2|PLC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.344     ; 2.865      ;
; -2.218 ; controller:inst2|SC[11]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.740     ; 2.468      ;
; -2.217 ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.351     ; 2.856      ;
; -2.214 ; controller:inst2|PLC[11] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.358     ; 2.846      ;
; -2.207 ; controller:inst2|SC[22]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.491      ;
; -2.199 ; controller:inst2|SC[1]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.695     ; 2.494      ;
; -2.190 ; controller:inst2|SC[18]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.708     ; 2.472      ;
; -2.188 ; controller:inst2|PLC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.348     ; 2.830      ;
; -2.184 ; controller:inst2|SC[7]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.438      ;
; -2.183 ; controller:inst2|SC[5]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.437      ;
; -2.181 ; controller:inst2|SC[9]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.430      ;
; -2.177 ; controller:inst2|PLC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.341     ; 2.826      ;
; -2.173 ; controller:inst2|SC[11]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.740     ; 2.423      ;
; -2.172 ; controller:inst2|PLC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.345     ; 2.817      ;
; -2.154 ; controller:inst2|SC[1]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.695     ; 2.449      ;
; -2.150 ; controller:inst2|PLC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.460     ; 2.680      ;
; -2.148 ; controller:inst2|SC[30]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.737     ; 2.401      ;
; -2.147 ; controller:inst2|SC[25]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.705     ; 2.432      ;
; -2.145 ; controller:inst2|SC[18]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.708     ; 2.427      ;
; -2.141 ; controller:inst2|PLC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.322     ; 2.809      ;
; -2.138 ; controller:inst2|SC[5]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.736     ; 2.392      ;
; -2.137 ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.347     ; 2.780      ;
; -2.137 ; controller:inst2|PLC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.355     ; 2.772      ;
; -2.136 ; controller:inst2|SC[30]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.737     ; 2.389      ;
; -2.132 ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.345     ; 2.777      ;
; -2.123 ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.349     ; 2.764      ;
; -2.115 ; controller:inst2|SC[10]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.364      ;
; -2.112 ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.342     ; 2.760      ;
; -2.109 ; controller:inst2|SC[2]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.696     ; 2.403      ;
; -2.107 ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.346     ; 2.751      ;
; -2.102 ; controller:inst2|SC[25]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.705     ; 2.387      ;
; -2.091 ; controller:inst2|SC[8]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.340      ;
; -2.089 ; controller:inst2|PLC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.352     ; 2.727      ;
; -2.076 ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.323     ; 2.743      ;
; -2.072 ; controller:inst2|PLC[9]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.356     ; 2.706      ;
; -2.070 ; controller:inst2|SC[10]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.319      ;
; -2.068 ; controller:inst2|PLC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.466     ; 2.592      ;
; -2.067 ; controller:inst2|SC[17]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.316      ;
; -2.064 ; controller:inst2|SC[2]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.696     ; 2.358      ;
; -2.054 ; controller:inst2|PLC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.345     ; 2.699      ;
; -2.046 ; controller:inst2|SC[8]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.295      ;
; -2.036 ; controller:inst2|PLC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.464     ; 2.562      ;
; -2.032 ; controller:inst2|PLC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.354     ; 2.668      ;
; -2.029 ; controller:inst2|PLC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.356     ; 2.663      ;
; -2.024 ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.353     ; 2.661      ;
; -2.022 ; controller:inst2|SC[17]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.741     ; 2.271      ;
; -2.021 ; controller:inst2|SC[28]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.305      ;
; -2.013 ; controller:inst2|SC[16]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.681     ; 2.322      ;
; -2.011 ; controller:inst2|SC[27]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.739     ; 2.262      ;
; -2.009 ; controller:inst2|SC[28]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.706     ; 2.293      ;
; -2.005 ; controller:inst2|SC[26]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.710     ; 2.285      ;
; -2.005 ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.461     ; 2.534      ;
; -2.003 ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.467     ; 2.526      ;
; -2.001 ; controller:inst2|SC[16]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.681     ; 2.310      ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                        ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.009 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.369      ; 2.784      ;
; 0.099 ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.369      ; 2.874      ;
; 0.129 ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.369      ; 2.904      ;
; 0.212 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.369      ; 2.987      ;
; 0.223 ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 2.369      ; 2.998      ;
; 0.410 ; shiftreg:inst3|Out[2]        ; shiftreg:inst3|Out[1]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.639      ;
; 0.411 ; shiftreg:inst3|Out[5]        ; shiftreg:inst3|Out[4]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.640      ;
; 0.411 ; shiftreg:inst3|Out[4]        ; shiftreg:inst3|Out[3]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.640      ;
; 0.413 ; shiftreg:inst3|Out[3]        ; shiftreg:inst3|Out[2]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.642      ;
; 0.413 ; shiftreg:inst3|Out[1]        ; shiftreg:inst3|Out[0]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.642      ;
; 0.441 ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 2.369      ; 3.216      ;
; 0.767 ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.369      ; 3.042      ;
; 0.769 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.369      ; 3.044      ;
; 0.785 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.014      ;
; 0.825 ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.369      ; 3.100      ;
; 0.930 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.369      ; 3.205      ;
; 0.991 ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 2.369      ; 3.266      ;
; 1.197 ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 2.369      ; 3.472      ;
; 1.238 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk                          ; clk         ; 0.000        ; 0.060      ; 1.466      ;
; 1.992 ; controller:inst2|SC[31]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.632     ; 1.558      ;
; 1.997 ; controller:inst2|PLC[17]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.100     ; 2.095      ;
; 2.007 ; controller:inst2|SC[31]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.632     ; 1.573      ;
; 2.054 ; controller:inst2|PLC[17]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.100     ; 2.152      ;
; 2.062 ; controller:inst2|PLC[31]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.263     ; 1.997      ;
; 2.172 ; controller:inst2|PLC[30]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.215      ;
; 2.193 ; controller:inst2|PLC[19]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.273     ; 2.118      ;
; 2.213 ; controller:inst2|PLC[31]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.263     ; 2.148      ;
; 2.239 ; controller:inst2|PLC[28]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.164     ; 2.273      ;
; 2.252 ; controller:inst2|PLC[26]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.132     ; 2.318      ;
; 2.253 ; controller:inst2|PLC[30]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.296      ;
; 2.254 ; controller:inst2|SC[6]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.529     ; 1.923      ;
; 2.264 ; controller:inst2|PLC[16]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.161     ; 2.301      ;
; 2.265 ; controller:inst2|PLC[19]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.273     ; 2.190      ;
; 2.271 ; controller:inst2|PLC[10]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.163     ; 2.306      ;
; 2.276 ; controller:inst2|PLC[27]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.271     ; 2.203      ;
; 2.283 ; controller:inst2|SC[6]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.529     ; 1.952      ;
; 2.292 ; controller:inst2|SC[29]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.478     ; 2.012      ;
; 2.309 ; controller:inst2|PLC[28]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.164     ; 2.343      ;
; 2.320 ; controller:inst2|PLC[13]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.161     ; 2.357      ;
; 2.332 ; controller:inst2|SC[26]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.506     ; 2.024      ;
; 2.349 ; controller:inst2|PLC[29]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.166     ; 2.381      ;
; 2.354 ; controller:inst2|SC[16]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.478     ; 2.074      ;
; 2.356 ; controller:inst2|SC[17]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.018      ;
; 2.357 ; controller:inst2|SC[28]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.502     ; 2.053      ;
; 2.358 ; controller:inst2|SC[27]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.533     ; 2.023      ;
; 2.361 ; controller:inst2|PLC[7]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.151     ; 2.408      ;
; 2.367 ; controller:inst2|PLC[21]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.410      ;
; 2.367 ; controller:inst2|PLC[16]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.161     ; 2.404      ;
; 2.370 ; controller:inst2|PLC[23]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.273     ; 2.295      ;
; 2.376 ; controller:inst2|SC[8]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.038      ;
; 2.385 ; controller:inst2|SC[17]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.047      ;
; 2.386 ; controller:inst2|PLC[9]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.165     ; 2.419      ;
; 2.400 ; controller:inst2|SC[10]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.535     ; 2.063      ;
; 2.403 ; controller:inst2|PLC[26]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.132     ; 2.469      ;
; 2.405 ; controller:inst2|SC[8]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.067      ;
; 2.406 ; controller:inst2|PLC[29]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.166     ; 2.438      ;
; 2.422 ; controller:inst2|SC[25]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.501     ; 2.119      ;
; 2.422 ; controller:inst2|PLC[10]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.163     ; 2.457      ;
; 2.423 ; controller:inst2|PLC[24]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.133     ; 2.488      ;
; 2.425 ; controller:inst2|SC[2]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.493     ; 2.130      ;
; 2.426 ; controller:inst2|SC[29]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.478     ; 2.146      ;
; 2.426 ; controller:inst2|PLC[3]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.469      ;
; 2.427 ; controller:inst2|PLC[27]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.271     ; 2.354      ;
; 2.429 ; controller:inst2|SC[10]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.535     ; 2.092      ;
; 2.429 ; controller:inst2|PLC[15]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.158     ; 2.469      ;
; 2.454 ; controller:inst2|SC[2]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.493     ; 2.159      ;
; 2.456 ; controller:inst2|SC[18]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.504     ; 2.150      ;
; 2.466 ; controller:inst2|SC[26]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.506     ; 2.158      ;
; 2.469 ; controller:inst2|SC[30]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.532     ; 2.135      ;
; 2.471 ; controller:inst2|PLC[13]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.161     ; 2.508      ;
; 2.472 ; controller:inst2|PLC[18]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.267     ; 2.403      ;
; 2.474 ; controller:inst2|SC[27]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.533     ; 2.139      ;
; 2.477 ; controller:inst2|SC[5]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.531     ; 2.144      ;
; 2.481 ; controller:inst2|PLC[5]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.150     ; 2.529      ;
; 2.486 ; controller:inst2|SC[16]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.478     ; 2.206      ;
; 2.491 ; controller:inst2|SC[28]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.502     ; 2.187      ;
; 2.491 ; controller:inst2|SC[25]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.501     ; 2.188      ;
; 2.506 ; controller:inst2|SC[5]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.531     ; 2.173      ;
; 2.512 ; controller:inst2|PLC[7]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.151     ; 2.559      ;
; 2.513 ; controller:inst2|SC[11]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.535     ; 2.176      ;
; 2.518 ; controller:inst2|PLC[21]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.561      ;
; 2.521 ; controller:inst2|PLC[23]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.273     ; 2.446      ;
; 2.525 ; controller:inst2|SC[18]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.504     ; 2.219      ;
; 2.526 ; controller:inst2|SC[1]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.492     ; 2.232      ;
; 2.537 ; controller:inst2|SC[22]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.502     ; 2.233      ;
; 2.537 ; controller:inst2|PLC[9]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.165     ; 2.570      ;
; 2.539 ; controller:inst2|SC[7]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.531     ; 2.206      ;
; 2.539 ; controller:inst2|PLC[20]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.156     ; 2.581      ;
; 2.540 ; controller:inst2|PLC[22]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.155     ; 2.583      ;
; 2.542 ; controller:inst2|SC[9]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.204      ;
; 2.542 ; controller:inst2|SC[11]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.535     ; 2.205      ;
; 2.543 ; controller:inst2|PLC[18]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.267     ; 2.474      ;
; 2.545 ; controller:inst2|PLC[0]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.160     ; 2.583      ;
; 2.553 ; controller:inst2|PLC[11]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.167     ; 2.584      ;
; 2.555 ; controller:inst2|SC[1]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.492     ; 2.261      ;
; 2.561 ; controller:inst2|PLC[25]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.272     ; 2.487      ;
; 2.563 ; controller:inst2|PLC[8]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; -0.167     ; 2.594      ;
; 2.568 ; controller:inst2|SC[7]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.531     ; 2.235      ;
; 2.571 ; controller:inst2|SC[9]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.536     ; 2.233      ;
; 2.572 ; controller:inst2|SC[19]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.506     ; 2.264      ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'controller:inst2|preState.10'                                                                                                      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.857 ; controller:inst2|SC[31] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.046      ; 0.903      ;
; 1.078 ; controller:inst2|SC[31] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.055     ; 1.023      ;
; 1.147 ; controller:inst2|SC[31] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.053     ; 1.094      ;
; 1.150 ; controller:inst2|SC[31] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.054     ; 1.096      ;
; 1.152 ; controller:inst2|SC[31] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.057     ; 1.095      ;
; 1.156 ; controller:inst2|SC[31] ; controller:inst2|SC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.053     ; 1.103      ;
; 1.200 ; controller:inst2|SC[31] ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.053     ; 1.147      ;
; 1.304 ; controller:inst2|SC[31] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.089     ; 1.215      ;
; 1.334 ; controller:inst2|SC[31] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.086     ; 1.248      ;
; 1.385 ; controller:inst2|SC[31] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.088     ; 1.297      ;
; 1.388 ; controller:inst2|SC[31] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.084     ; 1.304      ;
; 1.397 ; controller:inst2|SC[31] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.086     ; 1.311      ;
; 1.443 ; controller:inst2|SC[27] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.044      ; 1.487      ;
; 1.471 ; controller:inst2|SC[9]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.514      ;
; 1.493 ; controller:inst2|SC[31] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.088     ; 1.405      ;
; 1.501 ; controller:inst2|SC[31] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.089     ; 1.412      ;
; 1.516 ; controller:inst2|SC[31] ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.472      ;
; 1.523 ; controller:inst2|SC[31] ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.049     ; 1.474      ;
; 1.524 ; controller:inst2|SC[31] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.480      ;
; 1.560 ; controller:inst2|SC[31] ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.089     ; 1.471      ;
; 1.563 ; controller:inst2|SC[31] ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.090     ; 1.473      ;
; 1.578 ; controller:inst2|SC[7]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.621      ;
; 1.587 ; controller:inst2|SC[31] ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.047     ; 1.540      ;
; 1.595 ; controller:inst2|SC[5]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.638      ;
; 1.629 ; controller:inst2|SC[31] ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.049     ; 1.580      ;
; 1.629 ; controller:inst2|SC[31] ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.049     ; 1.580      ;
; 1.632 ; controller:inst2|SC[31] ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.044     ; 1.588      ;
; 1.652 ; controller:inst2|SC[27] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.145      ; 1.797      ;
; 1.654 ; controller:inst2|SC[31] ; controller:inst2|SC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.045     ; 1.609      ;
; 1.669 ; controller:inst2|SC[3]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.712      ;
; 1.681 ; controller:inst2|SC[31] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.087     ; 1.594      ;
; 1.684 ; controller:inst2|SC[31] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.089     ; 1.595      ;
; 1.689 ; controller:inst2|SC[31] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.113     ; 1.576      ;
; 1.741 ; controller:inst2|SC[31] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.088     ; 1.653      ;
; 1.748 ; controller:inst2|SC[31] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.084     ; 1.664      ;
; 1.759 ; controller:inst2|SC[28] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.176      ; 1.935      ;
; 1.760 ; controller:inst2|SC[8]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.803      ;
; 1.761 ; controller:inst2|SC[29] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.200      ; 1.961      ;
; 1.792 ; controller:inst2|SC[20] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.834      ;
; 1.795 ; controller:inst2|SC[31] ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.113     ; 1.682      ;
; 1.817 ; controller:inst2|SC[6]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.050      ; 1.867      ;
; 1.818 ; controller:inst2|SC[7]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.048      ; 1.866      ;
; 1.824 ; controller:inst2|SC[6]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.045      ; 1.869      ;
; 1.874 ; controller:inst2|SC[21] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.916      ;
; 1.883 ; controller:inst2|SC[15] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.925      ;
; 1.895 ; controller:inst2|SC[8]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.938      ;
; 1.903 ; controller:inst2|SC[28] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.945      ;
; 1.924 ; controller:inst2|SC[5]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.048      ; 1.972      ;
; 1.928 ; controller:inst2|SC[30] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.146      ; 2.074      ;
; 1.929 ; controller:inst2|SC[24] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.971      ;
; 1.931 ; controller:inst2|SC[5]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.974      ;
; 1.934 ; controller:inst2|SC[14] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.976      ;
; 1.942 ; controller:inst2|SC[27] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.984      ;
; 1.946 ; controller:inst2|SC[3]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.989      ;
; 1.958 ; controller:inst2|SC[18] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.000      ;
; 1.958 ; controller:inst2|SC[19] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.000      ;
; 1.976 ; controller:inst2|SC[30] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 2.019      ;
; 1.981 ; controller:inst2|SC[24] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.175      ; 2.156      ;
; 2.000 ; controller:inst2|SC[22] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.042      ;
; 2.000 ; controller:inst2|SC[0]  ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.044      ; 2.044      ;
; 2.004 ; controller:inst2|SC[31] ; controller:inst2|SC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.051     ; 1.953      ;
; 2.010 ; controller:inst2|SC[2]  ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.041      ; 2.051      ;
; 2.019 ; controller:inst2|SC[24] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.074      ; 2.093      ;
; 2.023 ; controller:inst2|SC[31] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.088     ; 1.935      ;
; 2.023 ; controller:inst2|SC[17] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 2.066      ;
; 2.024 ; controller:inst2|SC[25] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.066      ;
; 2.028 ; controller:inst2|SC[3]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.048      ; 2.076      ;
; 2.035 ; controller:inst2|SC[3]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 2.078      ;
; 2.036 ; controller:inst2|SC[0]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.078      ;
; 2.038 ; controller:inst2|SC[27] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.011      ; 2.049      ;
; 2.049 ; controller:inst2|SC[28] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.073      ; 2.122      ;
; 2.051 ; controller:inst2|SC[29] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.097      ; 2.148      ;
; 2.063 ; controller:inst2|SC[1]  ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.041      ; 2.104      ;
; 2.067 ; controller:inst2|SC[22] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.176      ; 2.243      ;
; 2.069 ; controller:inst2|SC[4]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.040      ; 2.109      ;
; 2.070 ; controller:inst2|SC[25] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.177      ; 2.247      ;
; 2.075 ; controller:inst2|SC[0]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.117      ;
; 2.099 ; controller:inst2|SC[29] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.041      ; 2.140      ;
; 2.105 ; controller:inst2|SC[22] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.075      ; 2.180      ;
; 2.106 ; controller:inst2|SC[10] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.044      ; 2.150      ;
; 2.108 ; controller:inst2|SC[25] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.076      ; 2.184      ;
; 2.117 ; controller:inst2|SC[21] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.174      ; 2.291      ;
; 2.121 ; controller:inst2|SC[2]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.081      ; 2.202      ;
; 2.125 ; controller:inst2|SC[19] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.037      ; 2.162      ;
; 2.129 ; controller:inst2|SC[20] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.177      ; 2.306      ;
; 2.133 ; controller:inst2|SC[20] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.045      ; 2.178      ;
; 2.143 ; controller:inst2|SC[11] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 2.186      ;
; 2.147 ; controller:inst2|SC[9]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.052      ; 2.199      ;
; 2.151 ; controller:inst2|SC[4]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.045      ; 2.196      ;
; 2.152 ; controller:inst2|SC[6]  ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.058      ; 2.210      ;
; 2.153 ; controller:inst2|SC[6]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.059      ; 2.212      ;
; 2.155 ; controller:inst2|SC[21] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.073      ; 2.228      ;
; 2.157 ; controller:inst2|SC[0]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.047      ; 2.204      ;
; 2.158 ; controller:inst2|SC[4]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.040      ; 2.198      ;
; 2.159 ; controller:inst2|SC[14] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.041      ; 2.200      ;
; 2.160 ; controller:inst2|SC[2]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.081      ; 2.241      ;
; 2.161 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.001     ; 2.160      ;
; 2.162 ; controller:inst2|SC[6]  ; controller:inst2|SC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.059      ; 2.221      ;
; 2.164 ; controller:inst2|SC[0]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 2.206      ;
; 2.166 ; controller:inst2|SC[1]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.082      ; 2.248      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'controller:inst2|preState.01'                                                                                                        ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 1.416 ; controller:inst2|PLC[30] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.459      ;
; 1.443 ; controller:inst2|PLC[28] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.487      ;
; 1.474 ; controller:inst2|PLC[19] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.520      ;
; 1.486 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.529      ;
; 1.490 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.532      ;
; 1.494 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.537      ;
; 1.568 ; controller:inst2|PLC[27] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.614      ;
; 1.584 ; controller:inst2|PLC[20] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.627      ;
; 1.600 ; controller:inst2|PLC[21] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.643      ;
; 1.608 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.651      ;
; 1.608 ; controller:inst2|PLC[18] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.654      ;
; 1.627 ; controller:inst2|PLC[15] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.670      ;
; 1.643 ; controller:inst2|PLC[23] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.689      ;
; 1.659 ; controller:inst2|PLC[14] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.703      ;
; 1.671 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.714      ;
; 1.674 ; controller:inst2|PLC[17] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.218      ; 1.892      ;
; 1.696 ; controller:inst2|PLC[22] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.738      ;
; 1.696 ; controller:inst2|PLC[26] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.185      ; 1.881      ;
; 1.704 ; controller:inst2|PLC[13] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.748      ;
; 1.710 ; controller:inst2|PLC[29] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.753      ;
; 1.728 ; controller:inst2|PLC[26] ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.770      ;
; 1.738 ; controller:inst2|PLC[25] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.784      ;
; 1.739 ; controller:inst2|PLC[31] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.055      ; 1.794      ;
; 1.742 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.047      ; 1.789      ;
; 1.752 ; controller:inst2|PLC[16] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.795      ;
; 1.757 ; controller:inst2|PLC[18] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.052      ; 1.809      ;
; 1.761 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.803      ;
; 1.789 ; controller:inst2|PLC[22] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.164      ; 1.953      ;
; 1.792 ; controller:inst2|PLC[28] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.034      ; 1.826      ;
; 1.792 ; controller:inst2|PLC[22] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.162      ; 1.954      ;
; 1.795 ; controller:inst2|PLC[24] ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.837      ;
; 1.795 ; controller:inst2|PLC[15] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.161      ; 1.956      ;
; 1.801 ; controller:inst2|PLC[30] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.154      ; 1.955      ;
; 1.803 ; controller:inst2|PLC[12] ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.846      ;
; 1.811 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.854      ;
; 1.811 ; controller:inst2|PLC[17] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.219      ; 2.030      ;
; 1.813 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.038      ; 1.851      ;
; 1.816 ; controller:inst2|PLC[24] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.184      ; 2.000      ;
; 1.820 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 1.859      ;
; 1.830 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.874      ;
; 1.833 ; controller:inst2|PLC[14] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.158      ; 1.991      ;
; 1.835 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.038      ; 1.873      ;
; 1.845 ; controller:inst2|PLC[22] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.163      ; 2.008      ;
; 1.849 ; controller:inst2|PLC[30] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.163      ; 2.012      ;
; 1.850 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.893      ;
; 1.851 ; controller:inst2|PLC[21] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.164      ; 2.015      ;
; 1.854 ; controller:inst2|PLC[21] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.162      ; 2.016      ;
; 1.855 ; controller:inst2|PLC[28] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.045      ; 1.900      ;
; 1.861 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.032      ; 1.893      ;
; 1.867 ; controller:inst2|PLC[17] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.219      ; 2.086      ;
; 1.869 ; controller:inst2|PLC[24] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.185      ; 2.054      ;
; 1.870 ; controller:inst2|PLC[19] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.045      ; 1.915      ;
; 1.873 ; controller:inst2|PLC[26] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.076      ; 1.949      ;
; 1.874 ; controller:inst2|PLC[17] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.217      ; 2.091      ;
; 1.877 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.920      ;
; 1.884 ; controller:inst2|PLC[23] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.928      ;
; 1.886 ; controller:inst2|PLC[15] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 1.932      ;
; 1.888 ; controller:inst2|PLC[15] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.155      ; 2.043      ;
; 1.892 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.034      ; 1.926      ;
; 1.894 ; controller:inst2|PLC[29] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.032      ; 1.926      ;
; 1.900 ; controller:inst2|PLC[20] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 1.942      ;
; 1.902 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 1.941      ;
; 1.903 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.037      ; 1.940      ;
; 1.903 ; controller:inst2|PLC[14] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.040      ; 1.943      ;
; 1.903 ; controller:inst2|PLC[16] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.158      ; 2.061      ;
; 1.904 ; controller:inst2|PLC[20] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.163      ; 2.067      ;
; 1.904 ; controller:inst2|PLC[17] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.213      ; 2.117      ;
; 1.906 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.949      ;
; 1.907 ; controller:inst2|PLC[21] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.163      ; 2.070      ;
; 1.907 ; controller:inst2|PLC[20] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.161      ; 2.068      ;
; 1.916 ; controller:inst2|PLC[28] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.154      ; 2.070      ;
; 1.924 ; controller:inst2|PLC[14] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.043      ; 1.967      ;
; 1.925 ; controller:inst2|PLC[13] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.158      ; 2.083      ;
; 1.926 ; controller:inst2|PLC[10] ; controller:inst2|PLC[10] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 1.970      ;
; 1.926 ; controller:inst2|PLC[14] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.152      ; 2.078      ;
; 1.928 ; controller:inst2|PLC[17] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.099      ; 2.027      ;
; 1.929 ; controller:inst2|PLC[26] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.186      ; 2.115      ;
; 1.932 ; controller:inst2|PLC[25] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.045      ; 1.977      ;
; 1.932 ; controller:inst2|PLC[31] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.056      ; 1.988      ;
; 1.933 ; controller:inst2|PLC[17] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.104      ; 2.037      ;
; 1.935 ; controller:inst2|PLC[28] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.145      ; 2.080      ;
; 1.937 ; controller:inst2|PLC[23] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.045      ; 1.982      ;
; 1.939 ; controller:inst2|PLC[31] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.054      ; 1.993      ;
; 1.940 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.037      ; 1.977      ;
; 1.940 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.028      ; 1.968      ;
; 1.941 ; controller:inst2|PLC[16] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.157      ; 2.098      ;
; 1.943 ; controller:inst2|PLC[12] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.162      ; 2.105      ;
; 1.948 ; controller:inst2|PLC[10] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.155      ; 2.103      ;
; 1.948 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.033      ; 1.981      ;
; 1.950 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.033      ; 1.983      ;
; 1.953 ; controller:inst2|PLC[27] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.047      ; 2.000      ;
; 1.960 ; controller:inst2|PLC[12] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.048      ; 2.008      ;
; 1.960 ; controller:inst2|PLC[20] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.162      ; 2.122      ;
; 1.969 ; controller:inst2|PLC[22] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.053      ; 2.022      ;
; 1.971 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 2.010      ;
; 1.980 ; controller:inst2|PLC[26] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.066      ; 2.046      ;
; 1.982 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[8]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.044      ; 2.026      ;
; 1.982 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.042      ; 2.024      ;
; 1.983 ; controller:inst2|PLC[27] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.063     ; 1.920      ;
; 1.987 ; controller:inst2|PLC[17] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.098      ; 2.085      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.00 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.01 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.10 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.11 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.248  ; 0.466        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.10 ;
; 0.248  ; 0.466        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.249  ; 0.467        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.00 ;
; 0.249  ; 0.467        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.01 ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.00 ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.01 ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.10 ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.10'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.254 ; 0.254        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[16]            ;
; 0.254 ; 0.254        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[29]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[19]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[20]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[22]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[23]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[24]            ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[28]            ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[18]            ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[21]            ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[25]            ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[26]            ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[12]            ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[13]            ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[1]             ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[2]             ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[10]            ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[11]            ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[14]            ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[15]            ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[27]            ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[30]            ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[3]             ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[6]             ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[0]             ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[17]            ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[5]             ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[7]             ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[8]             ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[9]             ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[4]             ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[31]            ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[16]|datad                 ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[29]|datad                 ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[31]|datac                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[24]|datad                 ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[28]|datad                 ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[18]|datad                 ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[21]|datad                 ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[26]|datad                 ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[12]|datad                 ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[13]|datad                 ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[1]|datad                  ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[2]|datad                  ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[10]|datad                 ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[11]|datad                 ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[14]|datad                 ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[15]|datad                 ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[27]|datad                 ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[30]|datad                 ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[3]|datad                  ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[6]|datad                  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[0]|datad                  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[17]|datad                 ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[5]|datad                  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[7]|datad                  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[8]|datad                  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[9]|datad                  ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[4]|datad                  ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[17]|datad                 ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[4]|datad                  ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[5]|datad                  ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[7]|datad                  ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[8]|datad                  ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[9]|datad                  ;
; 0.685 ; 0.685        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[0]|datad                  ;
; 0.685 ; 0.685        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[3]|datad                  ;
; 0.685 ; 0.685        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[6]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[10]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[11]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[12]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[13]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[14]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[1]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[27]|datad                 ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[2]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[30]|datad                 ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[15]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[18]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[21]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[24]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
; 0.694 ; 0.694        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[26]|datad                 ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[28]|datad                 ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[16]|datad                 ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.01'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[17]           ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[24]           ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[26]           ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[6]            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[4]            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[5]            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[7]            ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[20]           ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[21]           ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[22]           ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[16]           ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[30]           ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[10]           ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[11]           ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[28]           ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[29]           ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[8]            ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[9]            ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[1]            ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[3]            ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[0]            ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[12]           ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[13]           ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[14]           ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[15]           ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[2]            ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[18]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[19]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[23]           ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[31]           ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[25]           ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[27]           ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[17]|datad                ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[31]|datac                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[19]|datac                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[23]|datac                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[24]|datad                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[25]|datac                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[26]|datad                ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[27]|datac                ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[6]|datad                 ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[4]|datad                 ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[5]|datad                 ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[7]|datad                 ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[20]|datad                ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[21]|datad                ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[22]|datad                ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[16]|datad                ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[30]|datad                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[10]|datad                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[11]|datad                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[28]|datad                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[29]|datad                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[8]|datad                 ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[9]|datad                 ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[1]|datad                 ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[3]|datad                 ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[0]|datad                 ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[12]|datad                ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[13]|datad                ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[14]|datad                ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[15]|datad                ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[2]|datad                 ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|inclk[0] ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|inclk[0] ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|outclk   ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[0]|datad                 ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[12]|datad                ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[2]|datad                 ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[13]|datad                ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[14]|datad                ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[15]|datad                ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[1]|datad                 ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[3]|datad                 ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[10]|datad                ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[11]|datad                ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[28]|datad                ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[29]|datad                ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[8]|datad                 ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[9]|datad                 ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[16]|datad                ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[22]|datad                ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[30]|datad                ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[20]|datad                ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[21]|datad                ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[4]|datad                 ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[5]|datad                 ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[6]|datad                 ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[7]|datad                 ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[19]|datac                ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[23]|datac                ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[24]|datad                ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[27]|datac                ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[25]|datac                ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[26]|datad                ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serIn     ; clk        ; 3.591 ; 3.869 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serIn     ; clk        ; -1.156 ; -1.317 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; L0[*]     ; clk                          ; 7.745  ; 7.442  ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 7.443  ; 7.132  ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 7.745  ; 7.442  ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 7.331  ; 7.033  ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 7.413  ; 7.122  ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 8.324  ; 7.964  ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 6.731  ; 6.475  ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 7.223  ; 6.895  ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 8.324  ; 7.964  ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 7.567  ; 7.274  ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 7.456  ; 7.163  ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 7.435  ; 7.142  ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 6.589  ; 6.366  ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 7.321  ; 7.117  ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 7.456  ; 7.163  ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 8.260  ; 7.998  ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 6.493  ; 6.272  ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 8.260  ; 7.998  ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 7.018  ; 6.746  ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 6.748  ; 6.558  ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 9.383  ; 9.147  ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 9.081  ; 8.837  ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 9.383  ; 9.147  ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 8.956  ; 8.717  ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 9.038  ; 8.806  ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 9.949  ; 9.648  ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 8.369  ; 8.180  ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 8.861  ; 8.600  ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 9.949  ; 9.648  ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 9.192  ; 8.958  ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 9.081  ; 8.847  ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 9.073  ; 8.847  ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 8.227  ; 8.071  ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 8.946  ; 8.801  ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 9.081  ; 8.847  ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 9.898  ; 9.703  ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 8.131  ; 7.977  ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 9.898  ; 9.703  ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 8.643  ; 8.430  ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 8.373  ; 8.242  ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 11.783 ; 11.547 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 11.481 ; 11.237 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 11.783 ; 11.547 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 11.356 ; 11.117 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 11.438 ; 11.206 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 12.349 ; 12.048 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 10.769 ; 10.580 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 11.261 ; 11.000 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 12.349 ; 12.048 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 11.592 ; 11.358 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 11.481 ; 11.247 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 11.473 ; 11.247 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 10.627 ; 10.471 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 11.346 ; 11.201 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 11.481 ; 11.247 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 12.298 ; 12.103 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 10.531 ; 10.377 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 12.298 ; 12.103 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 11.043 ; 10.830 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 10.773 ; 10.642 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; L0[*]     ; clk                          ; 6.237 ; 5.996 ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 6.316 ; 6.079 ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 6.612 ; 6.378 ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 6.237 ; 5.996 ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 6.341 ; 6.059 ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 6.183 ; 5.951 ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 6.183 ; 5.951 ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 6.569 ; 6.322 ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 7.640 ; 7.318 ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 6.888 ; 6.679 ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 5.966 ; 5.822 ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 6.807 ; 6.548 ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 5.966 ; 5.822 ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 6.706 ; 6.536 ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 6.790 ; 6.580 ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 5.951 ; 5.754 ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 5.951 ; 5.754 ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 7.644 ; 7.438 ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 6.211 ; 5.974 ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 5.966 ; 5.774 ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 8.553 ; 8.320 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 8.676 ; 8.439 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 8.971 ; 8.743 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 8.553 ; 8.320 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 8.637 ; 8.412 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 7.998 ; 7.810 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 7.998 ; 7.810 ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 8.470 ; 8.214 ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 9.513 ; 9.218 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 8.782 ; 8.553 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 7.856 ; 7.704 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 8.674 ; 8.453 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 7.856 ; 7.704 ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 8.575 ; 8.433 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 8.682 ; 8.454 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 7.768 ; 7.614 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 7.768 ; 7.614 ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 9.489 ; 9.298 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 8.228 ; 8.014 ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 7.966 ; 7.834 ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 8.099 ; 7.738 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 8.237 ; 7.857 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 8.532 ; 8.161 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 8.099 ; 7.738 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 8.183 ; 7.830 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 7.559 ; 7.228 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 7.559 ; 7.228 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 8.031 ; 7.632 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 9.059 ; 8.636 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 8.328 ; 7.971 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 7.417 ; 7.122 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 8.235 ; 7.871 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 7.417 ; 7.122 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 8.121 ; 7.851 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 8.228 ; 7.872 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 7.329 ; 7.032 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 7.329 ; 7.032 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 9.050 ; 8.716 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 7.774 ; 7.432 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 7.512 ; 7.252 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Zero       ; L0[0]       ; 8.173 ;    ;    ; 8.046 ;
; Zero       ; L0[1]       ; 8.475 ;    ;    ; 8.356 ;
; Zero       ; L0[2]       ; 8.031 ;    ;    ; 7.897 ;
; Zero       ; L0[3]       ; 8.113 ;    ;    ; 7.986 ;
; Zero       ; L1[0]       ; 7.461 ;    ;    ; 7.389 ;
; Zero       ; L1[1]       ; 7.953 ;    ;    ; 7.809 ;
; Zero       ; L1[2]       ; 9.024 ;    ;    ; 8.828 ;
; Zero       ; L1[3]       ; 8.267 ;    ;    ; 8.138 ;
; Zero       ; L2[0]       ; 8.165 ;    ;    ; 8.056 ;
; Zero       ; L2[1]       ; 7.319 ;    ;    ; 7.280 ;
; Zero       ; L2[2]       ; 8.021 ;    ;    ; 7.981 ;
; Zero       ; L2[3]       ; 8.156 ;    ;    ; 8.027 ;
; Zero       ; L3[0]       ; 7.223 ;    ;    ; 7.186 ;
; Zero       ; L3[1]       ; 8.990 ;    ;    ; 8.912 ;
; Zero       ; L3[2]       ; 7.718 ;    ;    ; 7.610 ;
; Zero       ; L3[3]       ; 7.448 ;    ;    ; 7.422 ;
; serIn      ; L0[0]       ; 7.980 ;    ;    ; 7.838 ;
; serIn      ; L0[1]       ; 8.282 ;    ;    ; 8.148 ;
; serIn      ; L0[2]       ; 7.850 ;    ;    ; 7.720 ;
; serIn      ; L0[3]       ; 7.932 ;    ;    ; 7.809 ;
; serIn      ; L1[0]       ; 7.268 ;    ;    ; 7.181 ;
; serIn      ; L1[1]       ; 7.760 ;    ;    ; 7.601 ;
; serIn      ; L1[2]       ; 8.843 ;    ;    ; 8.651 ;
; serIn      ; L1[3]       ; 8.086 ;    ;    ; 7.961 ;
; serIn      ; L2[0]       ; 7.972 ;    ;    ; 7.848 ;
; serIn      ; L2[1]       ; 7.126 ;    ;    ; 7.072 ;
; serIn      ; L2[2]       ; 7.840 ;    ;    ; 7.804 ;
; serIn      ; L2[3]       ; 7.975 ;    ;    ; 7.850 ;
; serIn      ; L3[0]       ; 7.030 ;    ;    ; 6.978 ;
; serIn      ; L3[1]       ; 8.797 ;    ;    ; 8.704 ;
; serIn      ; L3[2]       ; 7.537 ;    ;    ; 7.433 ;
; serIn      ; L3[3]       ; 7.267 ;    ;    ; 7.245 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Zero       ; L0[0]       ; 7.821 ;    ;    ; 7.684 ;
; Zero       ; L0[1]       ; 8.116 ;    ;    ; 7.988 ;
; Zero       ; L0[2]       ; 7.698 ;    ;    ; 7.565 ;
; Zero       ; L0[3]       ; 7.782 ;    ;    ; 7.657 ;
; Zero       ; L1[0]       ; 7.143 ;    ;    ; 7.055 ;
; Zero       ; L1[1]       ; 7.615 ;    ;    ; 7.459 ;
; Zero       ; L1[2]       ; 8.658 ;    ;    ; 8.463 ;
; Zero       ; L1[3]       ; 7.927 ;    ;    ; 7.798 ;
; Zero       ; L2[0]       ; 7.819 ;    ;    ; 7.698 ;
; Zero       ; L2[1]       ; 7.001 ;    ;    ; 6.949 ;
; Zero       ; L2[2]       ; 7.720 ;    ;    ; 7.678 ;
; Zero       ; L2[3]       ; 7.827 ;    ;    ; 7.699 ;
; Zero       ; L3[0]       ; 6.913 ;    ;    ; 6.859 ;
; Zero       ; L3[1]       ; 8.634 ;    ;    ; 8.543 ;
; Zero       ; L3[2]       ; 7.373 ;    ;    ; 7.259 ;
; Zero       ; L3[3]       ; 7.111 ;    ;    ; 7.079 ;
; serIn      ; L0[0]       ; 7.685 ;    ;    ; 7.548 ;
; serIn      ; L0[1]       ; 7.980 ;    ;    ; 7.852 ;
; serIn      ; L0[2]       ; 7.558 ;    ;    ; 7.431 ;
; serIn      ; L0[3]       ; 7.642 ;    ;    ; 7.523 ;
; serIn      ; L1[0]       ; 7.007 ;    ;    ; 6.919 ;
; serIn      ; L1[1]       ; 7.479 ;    ;    ; 7.323 ;
; serIn      ; L1[2]       ; 8.518 ;    ;    ; 8.329 ;
; serIn      ; L1[3]       ; 7.787 ;    ;    ; 7.664 ;
; serIn      ; L2[0]       ; 7.683 ;    ;    ; 7.562 ;
; serIn      ; L2[1]       ; 6.865 ;    ;    ; 6.813 ;
; serIn      ; L2[2]       ; 7.580 ;    ;    ; 7.544 ;
; serIn      ; L2[3]       ; 7.687 ;    ;    ; 7.565 ;
; serIn      ; L3[0]       ; 6.777 ;    ;    ; 6.723 ;
; serIn      ; L3[1]       ; 8.498 ;    ;    ; 8.407 ;
; serIn      ; L3[2]       ; 7.233 ;    ;    ; 7.125 ;
; serIn      ; L3[3]       ; 6.971 ;    ;    ; 6.945 ;
+------------+-------------+-------+----+----+-------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; controller:inst2|preState.10 ; -1.799 ; -44.190       ;
; controller:inst2|preState.01 ; -1.716 ; -42.285       ;
; clk                          ; -0.666 ; -1.899        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.205 ; -0.565        ;
; controller:inst2|preState.10 ; 0.422  ; 0.000         ;
; controller:inst2|preState.01 ; 0.711  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -13.662       ;
; controller:inst2|preState.10 ; 0.393  ; 0.000         ;
; controller:inst2|preState.01 ; 0.402  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'controller:inst2|preState.10'                                                                                                      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.799 ; controller:inst2|SC[1]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.036     ; 2.333      ;
; -1.749 ; controller:inst2|SC[1]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 2.300      ;
; -1.745 ; controller:inst2|SC[2]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.037     ; 2.278      ;
; -1.703 ; controller:inst2|SC[0]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.063     ; 2.210      ;
; -1.695 ; controller:inst2|SC[2]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.022     ; 2.245      ;
; -1.693 ; controller:inst2|SC[4]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.065     ; 2.198      ;
; -1.653 ; controller:inst2|SC[0]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 2.177      ;
; -1.643 ; controller:inst2|SC[4]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 2.165      ;
; -1.639 ; controller:inst2|SC[3]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.062     ; 2.147      ;
; -1.635 ; controller:inst2|SC[1]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 2.272      ;
; -1.616 ; controller:inst2|SC[1]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.019     ; 2.253      ;
; -1.596 ; controller:inst2|SC[1]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.039      ; 2.090      ;
; -1.589 ; controller:inst2|SC[3]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 2.114      ;
; -1.585 ; controller:inst2|SC[1]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.020     ; 2.135      ;
; -1.576 ; controller:inst2|SC[1]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.023     ; 2.126      ;
; -1.575 ; controller:inst2|SC[5]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.061     ; 2.084      ;
; -1.574 ; controller:inst2|SC[1]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.004     ; 2.228      ;
; -1.566 ; controller:inst2|SC[11] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.060     ; 2.076      ;
; -1.543 ; controller:inst2|SC[2]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.022     ; 2.179      ;
; -1.542 ; controller:inst2|SC[2]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.038      ; 2.035      ;
; -1.532 ; controller:inst2|SC[10] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.060     ; 2.042      ;
; -1.525 ; controller:inst2|SC[5]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 2.051      ;
; -1.524 ; controller:inst2|SC[2]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.020     ; 2.160      ;
; -1.522 ; controller:inst2|SC[2]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.024     ; 2.071      ;
; -1.516 ; controller:inst2|SC[11] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 2.043      ;
; -1.512 ; controller:inst2|SC[1]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 2.151      ;
; -1.510 ; controller:inst2|SC[7]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.061     ; 2.019      ;
; -1.502 ; controller:inst2|SC[13] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.061     ; 2.011      ;
; -1.500 ; controller:inst2|SC[0]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.012      ; 1.967      ;
; -1.499 ; controller:inst2|SC[0]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 2.109      ;
; -1.497 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.060     ; 2.007      ;
; -1.496 ; controller:inst2|SC[1]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.037     ; 2.030      ;
; -1.495 ; controller:inst2|SC[4]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 2.103      ;
; -1.493 ; controller:inst2|SC[2]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 2.042      ;
; -1.490 ; controller:inst2|SC[4]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.010      ; 1.955      ;
; -1.482 ; controller:inst2|SC[10] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 2.009      ;
; -1.482 ; controller:inst2|SC[2]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.005     ; 2.135      ;
; -1.480 ; controller:inst2|SC[0]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 2.090      ;
; -1.480 ; controller:inst2|SC[0]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 2.003      ;
; -1.476 ; controller:inst2|SC[4]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 2.084      ;
; -1.475 ; controller:inst2|SC[3]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 2.086      ;
; -1.470 ; controller:inst2|SC[12] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.061     ; 1.979      ;
; -1.470 ; controller:inst2|SC[1]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.002     ; 2.037      ;
; -1.470 ; controller:inst2|SC[4]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 1.991      ;
; -1.460 ; controller:inst2|SC[7]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.986      ;
; -1.456 ; controller:inst2|SC[3]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 2.067      ;
; -1.453 ; controller:inst2|SC[8]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.067     ; 1.956      ;
; -1.452 ; controller:inst2|SC[13] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.978      ;
; -1.450 ; controller:inst2|SC[1]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 2.021      ;
; -1.449 ; controller:inst2|SC[0]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 1.972      ;
; -1.447 ; controller:inst2|SC[6]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 1.974      ;
; -1.446 ; controller:inst2|SC[9]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.067     ; 1.949      ;
; -1.445 ; controller:inst2|SC[4]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.049     ; 1.966      ;
; -1.438 ; controller:inst2|SC[0]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.031     ; 2.065      ;
; -1.436 ; controller:inst2|SC[3]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.013      ; 1.904      ;
; -1.434 ; controller:inst2|SC[4]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.033     ; 2.059      ;
; -1.425 ; controller:inst2|SC[3]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.949      ;
; -1.420 ; controller:inst2|SC[12] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.946      ;
; -1.420 ; controller:inst2|SC[2]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.022     ; 2.058      ;
; -1.416 ; controller:inst2|SC[1]  ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.021     ; 1.968      ;
; -1.416 ; controller:inst2|SC[3]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.049     ; 1.940      ;
; -1.416 ; controller:inst2|SC[2]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.003     ; 1.982      ;
; -1.414 ; controller:inst2|SC[3]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.030     ; 2.042      ;
; -1.411 ; controller:inst2|SC[5]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 2.023      ;
; -1.404 ; controller:inst2|SC[2]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.038     ; 1.937      ;
; -1.403 ; controller:inst2|SC[8]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 1.923      ;
; -1.402 ; controller:inst2|SC[11] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 2.015      ;
; -1.396 ; controller:inst2|SC[9]  ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.052     ; 1.916      ;
; -1.396 ; controller:inst2|SC[2]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.022     ; 1.966      ;
; -1.392 ; controller:inst2|SC[5]  ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.044     ; 2.004      ;
; -1.387 ; controller:inst2|SC[1]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.019     ; 2.028      ;
; -1.383 ; controller:inst2|SC[11] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.043     ; 1.996      ;
; -1.376 ; controller:inst2|SC[0]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 1.988      ;
; -1.374 ; controller:inst2|SC[1]  ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.006      ; 1.957      ;
; -1.374 ; controller:inst2|SC[17] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.067     ; 1.877      ;
; -1.374 ; controller:inst2|SC[0]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.029     ; 1.914      ;
; -1.372 ; controller:inst2|SC[15] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.036     ; 1.906      ;
; -1.372 ; controller:inst2|SC[5]  ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.014      ; 1.841      ;
; -1.372 ; controller:inst2|SC[4]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 1.982      ;
; -1.364 ; controller:inst2|SC[4]  ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.031     ; 1.902      ;
; -1.363 ; controller:inst2|SC[11] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.015      ; 1.833      ;
; -1.363 ; controller:inst2|SC[14] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.037     ; 1.896      ;
; -1.361 ; controller:inst2|SC[5]  ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 1.886      ;
; -1.360 ; controller:inst2|SC[0]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.064     ; 1.867      ;
; -1.356 ; controller:inst2|SC[4]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.066     ; 1.861      ;
; -1.354 ; controller:inst2|SC[0]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 1.898      ;
; -1.352 ; controller:inst2|SC[11] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.044     ; 1.878      ;
; -1.352 ; controller:inst2|SC[5]  ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.048     ; 1.877      ;
; -1.352 ; controller:inst2|SC[3]  ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 1.965      ;
; -1.351 ; controller:inst2|SC[1]  ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; 0.000      ; 1.924      ;
; -1.350 ; controller:inst2|SC[5]  ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.029     ; 1.979      ;
; -1.348 ; controller:inst2|SC[10] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.045     ; 1.961      ;
; -1.346 ; controller:inst2|SC[7]  ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.958      ;
; -1.344 ; controller:inst2|SC[4]  ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.050     ; 1.886      ;
; -1.343 ; controller:inst2|SC[11] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.047     ; 1.869      ;
; -1.341 ; controller:inst2|SC[11] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.028     ; 1.971      ;
; -1.338 ; controller:inst2|SC[13] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.046     ; 1.950      ;
; -1.336 ; controller:inst2|SC[3]  ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.063     ; 1.844      ;
; -1.333 ; controller:inst2|SC[1]  ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.022     ; 1.973      ;
; -1.333 ; controller:inst2|SC[2]  ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 1.000        ; -0.020     ; 1.973      ;
+--------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'controller:inst2|preState.01'                                                                                                        ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.716 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 2.162      ;
; -1.709 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.060     ; 2.160      ;
; -1.696 ; controller:inst2|PLC[14] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 2.142      ;
; -1.678 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.053     ; 2.136      ;
; -1.675 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 2.121      ;
; -1.673 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.017      ; 2.210      ;
; -1.673 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.057     ; 2.127      ;
; -1.654 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.022      ; 2.196      ;
; -1.649 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.064     ; 2.096      ;
; -1.647 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.018      ; 2.185      ;
; -1.628 ; controller:inst2|PLC[12] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.060     ; 2.079      ;
; -1.601 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.068     ; 2.044      ;
; -1.595 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.056     ; 2.050      ;
; -1.594 ; controller:inst2|PLC[11] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.067     ; 2.038      ;
; -1.589 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.017      ; 2.126      ;
; -1.583 ; controller:inst2|PLC[25] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.115     ; 1.979      ;
; -1.581 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.024     ; 2.076      ;
; -1.577 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.059     ; 2.029      ;
; -1.575 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.023      ; 2.118      ;
; -1.566 ; controller:inst2|PLC[20] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.060     ; 2.017      ;
; -1.564 ; controller:inst2|PLC[22] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.058     ; 2.017      ;
; -1.562 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.019     ; 2.062      ;
; -1.555 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.023     ; 2.051      ;
; -1.549 ; controller:inst2|PLC[15] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.062     ; 1.998      ;
; -1.535 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.057     ; 1.989      ;
; -1.534 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.026      ; 2.080      ;
; -1.526 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.025      ; 2.071      ;
; -1.524 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 2.062      ;
; -1.520 ; controller:inst2|PLC[11] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.015      ; 2.055      ;
; -1.519 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.046     ; 2.046      ;
; -1.512 ; controller:inst2|PLC[24] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 1.979      ;
; -1.505 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 2.048      ;
; -1.500 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.041     ; 2.032      ;
; -1.498 ; controller:inst2|PLC[13] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 1.944      ;
; -1.497 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.014      ; 2.031      ;
; -1.497 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.024     ; 1.992      ;
; -1.492 ; controller:inst2|PLC[18] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.110     ; 1.893      ;
; -1.490 ; controller:inst2|PLC[10] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.064     ; 1.937      ;
; -1.488 ; controller:inst2|PLC[10] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.018      ; 2.026      ;
; -1.483 ; controller:inst2|PLC[21] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.059     ; 1.935      ;
; -1.483 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.018     ; 1.984      ;
; -1.482 ; controller:inst2|PLC[23] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.116     ; 1.877      ;
; -1.475 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.025      ; 2.020      ;
; -1.462 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.029      ; 2.011      ;
; -1.450 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.022      ; 1.983      ;
; -1.447 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.025     ; 2.002      ;
; -1.447 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 1.986      ;
; -1.446 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 1.994      ;
; -1.443 ; controller:inst2|PLC[27] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.113     ; 1.841      ;
; -1.442 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.015     ; 1.946      ;
; -1.442 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.045     ; 1.970      ;
; -1.439 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 1.992      ;
; -1.434 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.016     ; 1.937      ;
; -1.431 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.027      ; 1.969      ;
; -1.430 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.021      ; 1.965      ;
; -1.430 ; controller:inst2|PLC[26] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.043     ; 1.898      ;
; -1.428 ; controller:inst2|PLC[11] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.026     ; 1.921      ;
; -1.428 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.020     ; 1.988      ;
; -1.426 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.026     ; 1.970      ;
; -1.426 ; controller:inst2|PLC[14] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 1.974      ;
; -1.425 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 1.965      ;
; -1.425 ; controller:inst2|PLC[29] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.066     ; 1.870      ;
; -1.424 ; controller:inst2|PLC[9]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.045     ; 2.039      ;
; -1.424 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.023      ; 1.958      ;
; -1.421 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.040     ; 1.954      ;
; -1.413 ; controller:inst2|PLC[31] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.109     ; 1.815      ;
; -1.411 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.026      ; 1.951      ;
; -1.408 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.020     ; 1.968      ;
; -1.406 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 1.951      ;
; -1.405 ; controller:inst2|PLC[8]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 1.897      ;
; -1.405 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.040     ; 2.025      ;
; -1.404 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.022      ; 1.940      ;
; -1.403 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.024     ; 1.959      ;
; -1.396 ; controller:inst2|PLC[10] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.023     ; 1.892      ;
; -1.393 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.032     ; 1.931      ;
; -1.392 ; controller:inst2|PLC[16] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.062     ; 1.841      ;
; -1.388 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.046     ; 1.915      ;
; -1.385 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.023     ; 1.932      ;
; -1.383 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.016     ; 1.886      ;
; -1.380 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.037     ; 1.916      ;
; -1.375 ; controller:inst2|PLC[28] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.065     ; 1.821      ;
; -1.371 ; controller:inst2|PLC[11] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.034     ; 1.907      ;
; -1.370 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.012     ; 1.877      ;
; -1.370 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.024     ; 1.926      ;
; -1.368 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.036     ; 1.992      ;
; -1.366 ; controller:inst2|PLC[11] ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.048     ; 1.891      ;
; -1.366 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.022      ; 1.899      ;
; -1.365 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.033     ; 1.992      ;
; -1.361 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 1.990      ;
; -1.358 ; controller:inst2|PLC[12] ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.027     ; 1.911      ;
; -1.358 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.028     ; 1.990      ;
; -1.353 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 1.902      ;
; -1.352 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.028      ; 1.891      ;
; -1.349 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.019     ; 1.910      ;
; -1.348 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.031     ; 1.889      ;
; -1.348 ; controller:inst2|PLC[14] ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.036     ; 1.972      ;
; -1.347 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.044     ; 1.963      ;
; -1.346 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; 0.021      ; 1.881      ;
; -1.345 ; controller:inst2|PLC[14] ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.033     ; 1.972      ;
; -1.341 ; controller:inst2|PLC[19] ; controller:inst2|PLC[17] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 1.000        ; -0.116     ; 1.736      ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                    ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.666 ; controller:inst2|SC[13]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.421      ;
; -0.636 ; controller:inst2|SC[13]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.391      ;
; -0.635 ; controller:inst2|SC[20]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.412      ;
; -0.631 ; controller:inst2|SC[21]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.408      ;
; -0.619 ; controller:inst2|SC[24]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.202     ; 1.395      ;
; -0.618 ; controller:inst2|SC[23]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.395      ;
; -0.610 ; controller:inst2|SC[14]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.193     ; 1.395      ;
; -0.602 ; controller:inst2|SC[15]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.192     ; 1.388      ;
; -0.601 ; controller:inst2|SC[12]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.356      ;
; -0.601 ; controller:inst2|PLC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.013      ; 1.592      ;
; -0.597 ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.012      ; 1.587      ;
; -0.596 ; controller:inst2|SC[20]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.373      ;
; -0.594 ; controller:inst2|PLC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.018      ; 1.590      ;
; -0.590 ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.017      ; 1.585      ;
; -0.588 ; controller:inst2|SC[21]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.365      ;
; -0.582 ; controller:inst2|PLC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.013      ; 1.573      ;
; -0.580 ; controller:inst2|SC[14]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.193     ; 1.365      ;
; -0.577 ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.012      ; 1.567      ;
; -0.575 ; controller:inst2|SC[3]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.218     ; 1.335      ;
; -0.575 ; controller:inst2|SC[24]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.202     ; 1.351      ;
; -0.575 ; controller:inst2|SC[4]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.221     ; 1.332      ;
; -0.572 ; controller:inst2|SC[15]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.192     ; 1.358      ;
; -0.572 ; controller:inst2|SC[23]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.349      ;
; -0.571 ; controller:inst2|SC[12]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.326      ;
; -0.563 ; controller:inst2|PLC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.025      ; 1.566      ;
; -0.559 ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.024      ; 1.561      ;
; -0.558 ; controller:inst2|PLC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.021      ; 1.557      ;
; -0.555 ; controller:inst2|SC[19]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.203     ; 1.330      ;
; -0.554 ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.020      ; 1.552      ;
; -0.553 ; controller:inst2|SC[3]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.218     ; 1.313      ;
; -0.549 ; controller:inst2|SC[4]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.221     ; 1.306      ;
; -0.535 ; controller:inst2|SC[22]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.312      ;
; -0.525 ; controller:inst2|SC[9]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.280      ;
; -0.524 ; controller:inst2|SC[1]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.192     ; 1.310      ;
; -0.521 ; controller:inst2|SC[7]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.217     ; 1.282      ;
; -0.516 ; controller:inst2|SC[11]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.222     ; 1.272      ;
; -0.513 ; controller:inst2|PLC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.018      ; 1.509      ;
; -0.509 ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.017      ; 1.504      ;
; -0.508 ; controller:inst2|PLC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.014      ; 1.500      ;
; -0.505 ; controller:inst2|SC[19]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.203     ; 1.280      ;
; -0.504 ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.013      ; 1.495      ;
; -0.500 ; controller:inst2|SC[30]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.219     ; 1.259      ;
; -0.497 ; controller:inst2|SC[9]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.252      ;
; -0.497 ; controller:inst2|SC[18]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.274      ;
; -0.496 ; controller:inst2|SC[7]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.217     ; 1.257      ;
; -0.494 ; controller:inst2|SC[1]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.192     ; 1.280      ;
; -0.489 ; controller:inst2|SC[5]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.217     ; 1.250      ;
; -0.488 ; controller:inst2|PLC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.037     ; 1.429      ;
; -0.486 ; controller:inst2|SC[11]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.222     ; 1.242      ;
; -0.486 ; controller:inst2|PLC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.010      ; 1.474      ;
; -0.482 ; controller:inst2|SC[22]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.259      ;
; -0.482 ; controller:inst2|PLC[8]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.009      ; 1.469      ;
; -0.480 ; controller:inst2|PLC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.022      ; 1.480      ;
; -0.479 ; controller:inst2|PLC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.011      ; 1.468      ;
; -0.478 ; controller:inst2|SC[25]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.200     ; 1.256      ;
; -0.477 ; controller:inst2|SC[2]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.193     ; 1.262      ;
; -0.476 ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.021      ; 1.475      ;
; -0.475 ; controller:inst2|PLC[11] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.010      ; 1.463      ;
; -0.472 ; controller:inst2|SC[30]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.219     ; 1.231      ;
; -0.464 ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.038     ; 1.404      ;
; -0.460 ; controller:inst2|SC[10]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.222     ; 1.216      ;
; -0.459 ; controller:inst2|SC[5]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.217     ; 1.220      ;
; -0.454 ; controller:inst2|SC[18]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.231      ;
; -0.451 ; controller:inst2|PLC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.018      ; 1.447      ;
; -0.449 ; controller:inst2|PLC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.020      ; 1.447      ;
; -0.447 ; controller:inst2|SC[2]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.193     ; 1.232      ;
; -0.447 ; controller:inst2|SC[8]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.202      ;
; -0.447 ; controller:inst2|PLC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.019      ; 1.444      ;
; -0.447 ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.017      ; 1.442      ;
; -0.445 ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.019      ; 1.442      ;
; -0.443 ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.018      ; 1.439      ;
; -0.434 ; controller:inst2|PLC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.016      ; 1.428      ;
; -0.431 ; controller:inst2|SC[17]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.186      ;
; -0.430 ; controller:inst2|SC[10]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.222     ; 1.186      ;
; -0.430 ; controller:inst2|SC[25]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.200     ; 1.208      ;
; -0.430 ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.015      ; 1.423      ;
; -0.427 ; controller:inst2|SC[16]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.185     ; 1.220      ;
; -0.423 ; controller:inst2|SC[27]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.220     ; 1.181      ;
; -0.420 ; controller:inst2|PLC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.021      ; 1.419      ;
; -0.417 ; controller:inst2|SC[8]   ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.172      ;
; -0.416 ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.020      ; 1.414      ;
; -0.413 ; controller:inst2|PLC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.034      ; 1.425      ;
; -0.412 ; controller:inst2|SC[27]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.220     ; 1.170      ;
; -0.409 ; controller:inst2|SC[28]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.186      ;
; -0.408 ; controller:inst2|SC[28]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.201     ; 1.185      ;
; -0.406 ; controller:inst2|PLC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.032     ; 1.352      ;
; -0.402 ; controller:inst2|SC[17]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.223     ; 1.157      ;
; -0.401 ; controller:inst2|SC[26]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.203     ; 1.176      ;
; -0.397 ; controller:inst2|PLC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.013      ; 1.388      ;
; -0.393 ; controller:inst2|PLC[9]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.012      ; 1.383      ;
; -0.393 ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.033      ; 1.404      ;
; -0.386 ; controller:inst2|SC[26]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.203     ; 1.161      ;
; -0.383 ; controller:inst2|SC[16]  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.185     ; 1.176      ;
; -0.383 ; controller:inst2|PLC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.013      ; 1.374      ;
; -0.382 ; controller:inst2|SC[6]   ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.216     ; 1.144      ;
; -0.379 ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.012      ; 1.369      ;
; -0.373 ; controller:inst2|SC[29]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 1.000        ; -0.185     ; 1.166      ;
; -0.373 ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 1.000        ; -0.033     ; 1.318      ;
; -0.372 ; controller:inst2|PLC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.012      ; 1.362      ;
; -0.368 ; controller:inst2|PLC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 1.000        ; 0.019      ; 1.365      ;
+--------+--------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                         ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.205 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 1.637      ; 1.647      ;
; -0.185 ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 1.636      ; 1.666      ;
; -0.163 ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 1.636      ; 1.688      ;
; -0.092 ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; 1.637      ; 1.760      ;
; -0.083 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 1.636      ; 1.768      ;
; 0.025  ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 1.637      ; 1.877      ;
; 0.122  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 1.637      ; 1.474      ;
; 0.152  ; controller:inst2|preState.10 ; controller:inst2|preState.00 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 1.636      ; 1.503      ;
; 0.152  ; controller:inst2|preState.01 ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 1.636      ; 1.503      ;
; 0.195  ; shiftreg:inst3|Out[4]        ; shiftreg:inst3|Out[3]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.312      ;
; 0.195  ; shiftreg:inst3|Out[2]        ; shiftreg:inst3|Out[1]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.312      ;
; 0.196  ; shiftreg:inst3|Out[5]        ; shiftreg:inst3|Out[4]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.197  ; shiftreg:inst3|Out[3]        ; shiftreg:inst3|Out[2]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.197  ; shiftreg:inst3|Out[1]        ; shiftreg:inst3|Out[0]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.232  ; controller:inst2|preState.10 ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; -0.500       ; 1.637      ; 1.584      ;
; 0.236  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 1.636      ; 1.587      ;
; 0.332  ; controller:inst2|preState.01 ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; -0.500       ; 1.637      ; 1.684      ;
; 0.387  ; controller:inst2|preState.00 ; controller:inst2|preState.01 ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.504      ;
; 0.589  ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.770  ; controller:inst2|PLC[17]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.164      ; 1.046      ;
; 0.825  ; controller:inst2|PLC[17]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.165      ; 1.102      ;
; 0.832  ; controller:inst2|SC[31]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.141     ; 0.803      ;
; 0.836  ; controller:inst2|SC[31]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.141     ; 0.807      ;
; 0.836  ; controller:inst2|PLC[31]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.876  ; controller:inst2|PLC[30]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.131      ; 1.119      ;
; 0.879  ; controller:inst2|PLC[19]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.075      ; 1.066      ;
; 0.908  ; controller:inst2|PLC[16]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.127      ; 1.147      ;
; 0.912  ; controller:inst2|PLC[28]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.124      ; 1.148      ;
; 0.922  ; controller:inst2|PLC[30]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.132      ; 1.166      ;
; 0.922  ; controller:inst2|PLC[31]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.083      ; 1.117      ;
; 0.928  ; controller:inst2|PLC[19]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.076      ; 1.116      ;
; 0.931  ; controller:inst2|PLC[26]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.145      ; 1.188      ;
; 0.942  ; controller:inst2|PLC[10]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.125      ; 1.179      ;
; 0.948  ; controller:inst2|PLC[27]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.078      ; 1.138      ;
; 0.956  ; controller:inst2|PLC[21]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.130      ; 1.198      ;
; 0.959  ; controller:inst2|PLC[28]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.125      ; 1.196      ;
; 0.961  ; controller:inst2|PLC[23]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.075      ; 1.148      ;
; 0.976  ; controller:inst2|PLC[16]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.128      ; 1.216      ;
; 0.976  ; controller:inst2|PLC[29]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.123      ; 1.211      ;
; 0.978  ; controller:inst2|PLC[13]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.124      ; 1.214      ;
; 0.984  ; controller:inst2|SC[29]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.066     ; 1.030      ;
; 0.990  ; controller:inst2|PLC[9]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.124      ; 1.226      ;
; 0.997  ; controller:inst2|SC[6]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.095     ; 1.014      ;
; 1.008  ; controller:inst2|PLC[18]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.081      ; 1.201      ;
; 1.008  ; controller:inst2|PLC[29]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.124      ; 1.244      ;
; 1.010  ; controller:inst2|SC[6]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.095     ; 1.027      ;
; 1.010  ; controller:inst2|SC[26]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.083     ; 1.039      ;
; 1.011  ; controller:inst2|PLC[7]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.131      ; 1.254      ;
; 1.012  ; controller:inst2|PLC[26]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.146      ; 1.270      ;
; 1.016  ; controller:inst2|SC[28]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.081     ; 1.047      ;
; 1.016  ; controller:inst2|PLC[24]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.144      ; 1.272      ;
; 1.020  ; controller:inst2|PLC[3]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.130      ; 1.262      ;
; 1.020  ; controller:inst2|PLC[15]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.127      ; 1.259      ;
; 1.022  ; controller:inst2|SC[27]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.100     ; 1.034      ;
; 1.024  ; controller:inst2|SC[16]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.065     ; 1.071      ;
; 1.026  ; controller:inst2|SC[29]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.066     ; 1.072      ;
; 1.026  ; controller:inst2|PLC[27]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.079      ; 1.217      ;
; 1.028  ; controller:inst2|PLC[10]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.126      ; 1.266      ;
; 1.042  ; controller:inst2|SC[16]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.065     ; 1.089      ;
; 1.042  ; controller:inst2|PLC[21]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.131      ; 1.285      ;
; 1.042  ; controller:inst2|PLC[22]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.131      ; 1.285      ;
; 1.043  ; controller:inst2|SC[17]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.102     ; 1.053      ;
; 1.046  ; controller:inst2|SC[26]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.083     ; 1.075      ;
; 1.047  ; controller:inst2|PLC[20]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.129      ; 1.288      ;
; 1.047  ; controller:inst2|PLC[23]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.076      ; 1.235      ;
; 1.054  ; controller:inst2|SC[8]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.102     ; 1.064      ;
; 1.056  ; controller:inst2|SC[17]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.102     ; 1.066      ;
; 1.064  ; controller:inst2|PLC[5]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.132      ; 1.308      ;
; 1.064  ; controller:inst2|PLC[13]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.125      ; 1.301      ;
; 1.065  ; controller:inst2|SC[10]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.101     ; 1.076      ;
; 1.067  ; controller:inst2|SC[8]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.102     ; 1.077      ;
; 1.068  ; controller:inst2|SC[2]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.073     ; 1.107      ;
; 1.068  ; controller:inst2|SC[28]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.081     ; 1.099      ;
; 1.069  ; controller:inst2|SC[25]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.079     ; 1.102      ;
; 1.073  ; controller:inst2|PLC[18]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.082      ; 1.267      ;
; 1.073  ; controller:inst2|PLC[0]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.125      ; 1.310      ;
; 1.076  ; controller:inst2|PLC[9]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.125      ; 1.313      ;
; 1.078  ; controller:inst2|SC[10]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.101     ; 1.089      ;
; 1.079  ; controller:inst2|PLC[11]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.122      ; 1.313      ;
; 1.081  ; controller:inst2|SC[2]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.073     ; 1.120      ;
; 1.082  ; controller:inst2|SC[27]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.100     ; 1.094      ;
; 1.085  ; controller:inst2|PLC[8]      ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.121      ; 1.318      ;
; 1.087  ; controller:inst2|SC[25]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.079     ; 1.120      ;
; 1.087  ; controller:inst2|PLC[25]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.077      ; 1.276      ;
; 1.092  ; controller:inst2|SC[18]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.081     ; 1.123      ;
; 1.092  ; controller:inst2|PLC[24]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.145      ; 1.349      ;
; 1.094  ; controller:inst2|SC[5]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.096     ; 1.110      ;
; 1.097  ; controller:inst2|PLC[7]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.132      ; 1.341      ;
; 1.104  ; controller:inst2|PLC[12]     ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.128      ; 1.344      ;
; 1.105  ; controller:inst2|SC[30]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.098     ; 1.119      ;
; 1.106  ; controller:inst2|PLC[3]      ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.131      ; 1.349      ;
; 1.106  ; controller:inst2|PLC[15]     ; controller:inst2|preState.10 ; controller:inst2|preState.01 ; clk         ; 0.000        ; 0.128      ; 1.346      ;
; 1.107  ; controller:inst2|SC[5]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.096     ; 1.123      ;
; 1.108  ; controller:inst2|SC[1]       ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.072     ; 1.148      ;
; 1.110  ; controller:inst2|SC[18]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.081     ; 1.141      ;
; 1.112  ; controller:inst2|SC[11]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.101     ; 1.123      ;
; 1.118  ; controller:inst2|SC[22]      ; controller:inst2|preState.11 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.081     ; 1.149      ;
; 1.121  ; controller:inst2|SC[1]       ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.072     ; 1.161      ;
; 1.125  ; controller:inst2|SC[11]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.101     ; 1.136      ;
; 1.127  ; controller:inst2|SC[30]      ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; clk         ; 0.000        ; -0.098     ; 1.141      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'controller:inst2|preState.10'                                                                                                      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.422 ; controller:inst2|SC[31] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.027      ; 0.449      ;
; 0.523 ; controller:inst2|SC[31] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.017     ; 0.506      ;
; 0.562 ; controller:inst2|SC[31] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.018     ; 0.544      ;
; 0.566 ; controller:inst2|SC[31] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.015     ; 0.551      ;
; 0.567 ; controller:inst2|SC[31] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.015     ; 0.552      ;
; 0.571 ; controller:inst2|SC[31] ; controller:inst2|SC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.014     ; 0.557      ;
; 0.594 ; controller:inst2|SC[31] ; controller:inst2|SC[12] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.014     ; 0.580      ;
; 0.640 ; controller:inst2|SC[31] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 0.604      ;
; 0.672 ; controller:inst2|SC[31] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 0.636      ;
; 0.706 ; controller:inst2|SC[31] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.034     ; 0.672      ;
; 0.707 ; controller:inst2|SC[31] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 0.671      ;
; 0.712 ; controller:inst2|SC[31] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 0.676      ;
; 0.721 ; controller:inst2|SC[27] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 0.745      ;
; 0.742 ; controller:inst2|SC[9]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.767      ;
; 0.743 ; controller:inst2|SC[31] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.038     ; 0.705      ;
; 0.748 ; controller:inst2|SC[31] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.039     ; 0.709      ;
; 0.762 ; controller:inst2|SC[31] ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.008     ; 0.754      ;
; 0.766 ; controller:inst2|SC[31] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.008     ; 0.758      ;
; 0.769 ; controller:inst2|SC[31] ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.013     ; 0.756      ;
; 0.790 ; controller:inst2|SC[31] ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.012     ; 0.778      ;
; 0.797 ; controller:inst2|SC[31] ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.038     ; 0.759      ;
; 0.800 ; controller:inst2|SC[31] ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.039     ; 0.761      ;
; 0.803 ; controller:inst2|SC[7]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.828      ;
; 0.814 ; controller:inst2|SC[5]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.839      ;
; 0.826 ; controller:inst2|SC[31] ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.014     ; 0.812      ;
; 0.832 ; controller:inst2|SC[31] ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.014     ; 0.818      ;
; 0.833 ; controller:inst2|SC[31] ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.008     ; 0.825      ;
; 0.843 ; controller:inst2|SC[31] ; controller:inst2|SC[4]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.010     ; 0.833      ;
; 0.847 ; controller:inst2|SC[31] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.035     ; 0.812      ;
; 0.847 ; controller:inst2|SC[3]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.872      ;
; 0.851 ; controller:inst2|SC[31] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.037     ; 0.814      ;
; 0.879 ; controller:inst2|SC[27] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.068      ; 0.947      ;
; 0.882 ; controller:inst2|SC[31] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.052     ; 0.830      ;
; 0.889 ; controller:inst2|SC[31] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 0.853      ;
; 0.890 ; controller:inst2|SC[31] ; controller:inst2|SC[26] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.034     ; 0.856      ;
; 0.899 ; controller:inst2|SC[8]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.924      ;
; 0.925 ; controller:inst2|SC[20] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.950      ;
; 0.929 ; controller:inst2|SC[29] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.102      ; 1.031      ;
; 0.933 ; controller:inst2|SC[28] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.087      ; 1.020      ;
; 0.938 ; controller:inst2|SC[7]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.031      ; 0.969      ;
; 0.940 ; controller:inst2|SC[6]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.032      ; 0.972      ;
; 0.944 ; controller:inst2|SC[31] ; controller:inst2|SC[16] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.052     ; 0.892      ;
; 0.947 ; controller:inst2|SC[6]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.026      ; 0.973      ;
; 0.958 ; controller:inst2|SC[8]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 0.983      ;
; 0.963 ; controller:inst2|SC[21] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 0.987      ;
; 0.967 ; controller:inst2|SC[15] ; controller:inst2|SC[15] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.023      ; 0.990      ;
; 0.969 ; controller:inst2|SC[27] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.023      ; 0.992      ;
; 0.981 ; controller:inst2|SC[28] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.005      ;
; 0.985 ; controller:inst2|SC[24] ; controller:inst2|SC[24] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.009      ;
; 0.999 ; controller:inst2|SC[5]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.031      ; 1.030      ;
; 1.000 ; controller:inst2|SC[18] ; controller:inst2|SC[18] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.024      ;
; 1.006 ; controller:inst2|SC[5]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.031      ;
; 1.012 ; controller:inst2|SC[30] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.037      ;
; 1.012 ; controller:inst2|SC[14] ; controller:inst2|SC[14] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.036      ;
; 1.017 ; controller:inst2|SC[30] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.070      ; 1.087      ;
; 1.019 ; controller:inst2|SC[19] ; controller:inst2|SC[19] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.043      ;
; 1.019 ; controller:inst2|SC[29] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.057      ; 1.076      ;
; 1.020 ; controller:inst2|SC[3]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.044      ;
; 1.022 ; controller:inst2|SC[27] ; controller:inst2|SC[28] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.005      ; 1.027      ;
; 1.023 ; controller:inst2|SC[28] ; controller:inst2|SC[30] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.065      ;
; 1.023 ; controller:inst2|SC[0]  ; controller:inst2|SC[0]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.048      ;
; 1.026 ; controller:inst2|SC[2]  ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.050      ;
; 1.031 ; controller:inst2|SC[22] ; controller:inst2|SC[22] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.055      ;
; 1.044 ; controller:inst2|SC[24] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.042      ; 1.086      ;
; 1.045 ; controller:inst2|SC[31] ; controller:inst2|SC[23] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.036     ; 1.009      ;
; 1.045 ; controller:inst2|SC[25] ; controller:inst2|SC[25] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.070      ;
; 1.046 ; controller:inst2|SC[17] ; controller:inst2|SC[17] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.071      ;
; 1.056 ; controller:inst2|SC[1]  ; controller:inst2|SC[1]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.080      ;
; 1.060 ; controller:inst2|SC[24] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.086      ; 1.146      ;
; 1.060 ; controller:inst2|SC[0]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.084      ;
; 1.063 ; controller:inst2|SC[29] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.023      ; 1.086      ;
; 1.063 ; controller:inst2|SC[3]  ; controller:inst2|SC[9]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.030      ; 1.093      ;
; 1.064 ; controller:inst2|SC[31] ; controller:inst2|SC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.015     ; 1.049      ;
; 1.070 ; controller:inst2|SC[3]  ; controller:inst2|SC[7]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.094      ;
; 1.074 ; controller:inst2|SC[19] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.022      ; 1.096      ;
; 1.075 ; controller:inst2|SC[9]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.030      ; 1.105      ;
; 1.079 ; controller:inst2|SC[0]  ; controller:inst2|SC[2]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; -0.001     ; 1.078      ;
; 1.084 ; controller:inst2|SC[10] ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.109      ;
; 1.084 ; controller:inst2|SC[4]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.021      ; 1.105      ;
; 1.087 ; controller:inst2|SC[16] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.111      ;
; 1.090 ; controller:inst2|SC[8]  ; controller:inst2|SC[10] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.030      ; 1.120      ;
; 1.091 ; controller:inst2|SC[26] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.006      ; 1.097      ;
; 1.091 ; controller:inst2|SC[7]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.031      ; 1.122      ;
; 1.091 ; controller:inst2|SC[0]  ; controller:inst2|SC[5]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.023      ; 1.114      ;
; 1.093 ; controller:inst2|SC[6]  ; controller:inst2|SC[8]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.032      ; 1.125      ;
; 1.095 ; controller:inst2|SC[22] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.138      ;
; 1.097 ; controller:inst2|SC[11] ; controller:inst2|SC[11] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.122      ;
; 1.099 ; controller:inst2|SC[25] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.045      ; 1.144      ;
; 1.101 ; controller:inst2|SC[2]  ; controller:inst2|SC[3]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.049      ; 1.150      ;
; 1.102 ; controller:inst2|SC[18] ; controller:inst2|SC[20] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.024      ; 1.126      ;
; 1.108 ; controller:inst2|SC[16] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.103      ; 1.211      ;
; 1.111 ; controller:inst2|SC[22] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.087      ; 1.198      ;
; 1.112 ; controller:inst2|SC[26] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.085      ; 1.197      ;
; 1.113 ; controller:inst2|SC[28] ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.008      ; 1.121      ;
; 1.114 ; controller:inst2|SC[6]  ; controller:inst2|SC[29] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.000      ; 1.114      ;
; 1.115 ; controller:inst2|SC[20] ; controller:inst2|SC[21] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.140      ;
; 1.115 ; controller:inst2|SC[25] ; controller:inst2|SC[31] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.089      ; 1.204      ;
; 1.116 ; controller:inst2|SC[13] ; controller:inst2|SC[13] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.141      ;
; 1.124 ; controller:inst2|SC[21] ; controller:inst2|SC[27] ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.043      ; 1.167      ;
; 1.124 ; controller:inst2|SC[6]  ; controller:inst2|SC[6]  ; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0.000        ; 0.025      ; 1.149      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'controller:inst2|preState.01'                                                                                                        ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.711 ; controller:inst2|PLC[30] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.736      ;
; 0.722 ; controller:inst2|PLC[28] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.747      ;
; 0.750 ; controller:inst2|PLC[19] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.027      ; 0.777      ;
; 0.752 ; controller:inst2|PLC[7]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.776      ;
; 0.754 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.778      ;
; 0.754 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.778      ;
; 0.774 ; controller:inst2|PLC[20] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.799      ;
; 0.794 ; controller:inst2|PLC[21] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.819      ;
; 0.798 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.823      ;
; 0.805 ; controller:inst2|PLC[15] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.830      ;
; 0.805 ; controller:inst2|PLC[18] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.027      ; 0.832      ;
; 0.811 ; controller:inst2|PLC[23] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.027      ; 0.838      ;
; 0.823 ; controller:inst2|PLC[27] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.027      ; 0.850      ;
; 0.839 ; controller:inst2|PLC[14] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.864      ;
; 0.841 ; controller:inst2|PLC[22] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.866      ;
; 0.844 ; controller:inst2|PLC[17] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.115      ; 0.959      ;
; 0.845 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.869      ;
; 0.849 ; controller:inst2|PLC[29] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.874      ;
; 0.854 ; controller:inst2|PLC[13] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.879      ;
; 0.874 ; controller:inst2|PLC[16] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.899      ;
; 0.881 ; controller:inst2|PLC[28] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.018      ; 0.899      ;
; 0.888 ; controller:inst2|PLC[26] ; controller:inst2|PLC[26] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.912      ;
; 0.893 ; controller:inst2|PLC[25] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.028      ; 0.921      ;
; 0.899 ; controller:inst2|PLC[6]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.028      ; 0.927      ;
; 0.901 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.021      ; 0.922      ;
; 0.904 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.023      ; 0.927      ;
; 0.906 ; controller:inst2|PLC[18] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.033      ; 0.939      ;
; 0.906 ; controller:inst2|PLC[26] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.094      ; 1.000      ;
; 0.909 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[2]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.934      ;
; 0.909 ; controller:inst2|PLC[22] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.083      ; 0.992      ;
; 0.909 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.020      ; 0.929      ;
; 0.910 ; controller:inst2|PLC[31] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.033      ; 0.943      ;
; 0.912 ; controller:inst2|PLC[12] ; controller:inst2|PLC[12] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.936      ;
; 0.916 ; controller:inst2|PLC[15] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.941      ;
; 0.928 ; controller:inst2|PLC[26] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.046      ; 0.974      ;
; 0.928 ; controller:inst2|PLC[28] ; controller:inst2|PLC[29] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.026      ; 0.954      ;
; 0.933 ; controller:inst2|PLC[24] ; controller:inst2|PLC[24] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.957      ;
; 0.934 ; controller:inst2|PLC[14] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.022      ; 0.956      ;
; 0.941 ; controller:inst2|PLC[17] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.116      ; 1.057      ;
; 0.942 ; controller:inst2|PLC[30] ; controller:inst2|PLC[31] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.076      ; 1.018      ;
; 0.942 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.022      ; 0.964      ;
; 0.944 ; controller:inst2|PLC[17] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.113      ; 1.057      ;
; 0.944 ; controller:inst2|PLC[29] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.017      ; 0.961      ;
; 0.946 ; controller:inst2|PLC[15] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.073      ; 1.019      ;
; 0.947 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.019      ; 0.966      ;
; 0.949 ; controller:inst2|PLC[21] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.082      ; 1.031      ;
; 0.950 ; controller:inst2|PLC[30] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.082      ; 1.032      ;
; 0.951 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[1]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.976      ;
; 0.951 ; controller:inst2|PLC[5]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.976      ;
; 0.952 ; controller:inst2|PLC[15] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.079      ; 1.031      ;
; 0.952 ; controller:inst2|PLC[17] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.110      ; 1.062      ;
; 0.953 ; controller:inst2|PLC[19] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.026      ; 0.979      ;
; 0.957 ; controller:inst2|PLC[17] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.060      ; 1.017      ;
; 0.958 ; controller:inst2|PLC[20] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.982      ;
; 0.958 ; controller:inst2|PLC[17] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.116      ; 1.074      ;
; 0.959 ; controller:inst2|PLC[17] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.062      ; 1.021      ;
; 0.959 ; controller:inst2|PLC[22] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.080      ; 1.039      ;
; 0.959 ; controller:inst2|PLC[4]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 0.983      ;
; 0.961 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.019      ; 0.980      ;
; 0.963 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.016      ; 0.979      ;
; 0.964 ; controller:inst2|PLC[14] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.070      ; 1.034      ;
; 0.965 ; controller:inst2|PLC[14] ; controller:inst2|PLC[15] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.022      ; 0.987      ;
; 0.965 ; controller:inst2|PLC[22] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.082      ; 1.047      ;
; 0.968 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[6]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.013      ; 0.981      ;
; 0.970 ; controller:inst2|PLC[14] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.076      ; 1.046      ;
; 0.970 ; controller:inst2|PLC[24] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.093      ; 1.063      ;
; 0.971 ; controller:inst2|PLC[19] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.029     ; 0.942      ;
; 0.971 ; controller:inst2|PLC[20] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.081      ; 1.052      ;
; 0.973 ; controller:inst2|PLC[0]  ; controller:inst2|PLC[0]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 0.998      ;
; 0.976 ; controller:inst2|PLC[21] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 1.000      ;
; 0.976 ; controller:inst2|PLC[24] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.095      ; 1.071      ;
; 0.977 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.023      ; 1.000      ;
; 0.981 ; controller:inst2|PLC[22] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.032      ; 1.013      ;
; 0.982 ; controller:inst2|PLC[16] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.078      ; 1.060      ;
; 0.985 ; controller:inst2|PLC[10] ; controller:inst2|PLC[10] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 1.010      ;
; 0.985 ; controller:inst2|PLC[18] ; controller:inst2|PLC[20] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.023     ; 0.962      ;
; 0.986 ; controller:inst2|PLC[28] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.075      ; 1.061      ;
; 0.987 ; controller:inst2|PLC[27] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; -0.021     ; 0.966      ;
; 0.988 ; controller:inst2|PLC[13] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.025      ; 1.013      ;
; 0.988 ; controller:inst2|PLC[13] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.022      ; 1.010      ;
; 0.992 ; controller:inst2|PLC[26] ; controller:inst2|PLC[30] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.039      ; 1.031      ;
; 0.992 ; controller:inst2|PLC[24] ; controller:inst2|PLC[28] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.045      ; 1.037      ;
; 0.992 ; controller:inst2|PLC[12] ; controller:inst2|PLC[14] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.029      ; 1.021      ;
; 0.992 ; controller:inst2|PLC[12] ; controller:inst2|PLC[16] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.026      ; 1.018      ;
; 0.996 ; controller:inst2|PLC[17] ; controller:inst2|PLC[21] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.059      ; 1.055      ;
; 0.997 ; controller:inst2|PLC[3]  ; controller:inst2|PLC[7]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.023      ; 1.020      ;
; 0.998 ; controller:inst2|PLC[20] ; controller:inst2|PLC[22] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.023      ; 1.021      ;
; 0.998 ; controller:inst2|PLC[2]  ; controller:inst2|PLC[4]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.017      ; 1.015      ;
; 0.999 ; controller:inst2|PLC[16] ; controller:inst2|PLC[18] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.073      ; 1.072      ;
; 0.999 ; controller:inst2|PLC[21] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.079      ; 1.078      ;
; 1.000 ; controller:inst2|PLC[12] ; controller:inst2|PLC[13] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.029      ; 1.029      ;
; 1.003 ; controller:inst2|PLC[23] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 1.027      ;
; 1.005 ; controller:inst2|PLC[26] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.096      ; 1.101      ;
; 1.005 ; controller:inst2|PLC[16] ; controller:inst2|PLC[19] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.079      ; 1.084      ;
; 1.005 ; controller:inst2|PLC[21] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.081      ; 1.086      ;
; 1.007 ; controller:inst2|PLC[31] ; controller:inst2|PLC[23] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.034      ; 1.041      ;
; 1.009 ; controller:inst2|PLC[23] ; controller:inst2|PLC[25] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.026      ; 1.035      ;
; 1.010 ; controller:inst2|PLC[31] ; controller:inst2|PLC[27] ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.031      ; 1.041      ;
; 1.013 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[3]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.024      ; 1.037      ;
; 1.015 ; controller:inst2|PLC[1]  ; controller:inst2|PLC[5]  ; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0.000        ; 0.021      ; 1.036      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.00 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.01 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; controller:inst2|preState.11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; -0.067 ; 0.149        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; -0.065 ; 0.151        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.00 ;
; -0.065 ; 0.151        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.01 ;
; -0.065 ; 0.151        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.10 ;
; -0.065 ; 0.151        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.661  ; 0.845        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.00 ;
; 0.661  ; 0.845        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.01 ;
; 0.662  ; 0.846        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.10 ;
; 0.662  ; 0.846        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; controller:inst2|preState.11 ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[0]        ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[1]        ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[2]        ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[3]        ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[4]        ;
; 0.663  ; 0.847        ; 0.184          ; Low Pulse Width  ; clk   ; Fall       ; shiftreg:inst3|Out[5]        ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.00|clk        ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.01|clk        ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.10|clk        ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|preState.11|clk        ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[0]|clk             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[1]|clk             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[2]|clk             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[3]|clk             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[4]|clk             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|Out[5]|clk             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.10'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[17]|datad                 ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[3]|datad                  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[4]|datad                  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[8]|datad                  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[9]|datad                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[0]|datad                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[5]|datad                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[6]|datad                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[7]|datad                  ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[17]            ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[3]             ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[4]             ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[8]             ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[9]             ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[30]|datad                 ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[0]             ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[31]            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[5]             ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[6]             ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[7]             ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[10]|datad                 ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[11]|datad                 ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[12]|datad                 ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[13]|datad                 ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[27]|datad                 ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[14]|datad                 ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[15]|datad                 ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[1]|datad                  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[2]|datad                  ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[18]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[21]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[24]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[26]|datad                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[28]|datad                 ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[30]            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[31]|datac                 ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[10]            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[11]            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[12]            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[13]            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[27]            ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[14]            ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[15]            ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[1]             ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[2]             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[16]|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|SC[29]|datad                 ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[18]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[19]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[20]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[21]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[22]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[23]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[24]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[25]            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[26]            ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[28]            ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[16]            ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[29]            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10|q                ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[16]            ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[29]            ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|inclk[0] ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|preState.10~clkctrl|outclk   ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[19]            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[20]            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[22]            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[23]            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[25]            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[28]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[14]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[18]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[1]             ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[21]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[24]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[26]            ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[2]             ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[16]|datad                 ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[15]            ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[29]|datad                 ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[10]            ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[11]            ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[12]            ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[13]            ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[30]            ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.10 ; Fall       ; controller:inst2|SC[27]            ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[31]|datac                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[19]|datad                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[20]|datad                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[22]|datad                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[23]|datad                 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst2|preState.10 ; Rise       ; inst2|SC[25]|datad                 ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'controller:inst2|preState.01'                                                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[0]|datad                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[13]|datad                ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[14]|datad                ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[15]|datad                ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[1]|datad                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[2]|datad                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[3]|datad                 ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[19]           ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[23]           ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[25]           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[12]|datad                ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[18]           ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[27]           ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[31]           ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[8]|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[10]|datad                ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[11]|datad                ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[28]|datad                ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[29]|datad                ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[9]|datad                 ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[16]|datad                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[20]|datad                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[21]|datad                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[22]|datad                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[30]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[0]            ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[13]           ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[14]           ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[15]           ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[1]            ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[2]            ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[3]            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[19]|datac                ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[23]|datac                ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[25]|datac                ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[4]|datad                 ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[5]|datad                 ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[6]|datad                 ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[7]|datad                 ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[12]           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[27]|datac                ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[31]|datac                ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[8]            ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[24]|datad                ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[26]|datad                ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[10]           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[11]           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[28]           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[29]           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[9]            ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[16]           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[20]           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[21]           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[22]           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[30]           ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[4]            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[5]            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[6]            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[7]            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[17]|datad                ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[24]           ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[26]           ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[17]           ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|inclk[0] ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01|q                ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|inclk[0] ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|preState.01~clkctrl|outclk   ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[17]           ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[24]           ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[26]           ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[16]           ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[22]           ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[30]           ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[4]            ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[5]            ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[6]            ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[7]            ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[17]|datad                ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[20]           ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[21]           ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[9]            ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[10]           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[11]           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[28]           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[29]           ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[8]            ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[18]|datac                ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[24]|datad                ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; controller:inst2|preState.01 ; Rise       ; inst2|PLC[26]|datad                ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[0]            ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[12]           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[13]           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[14]           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[15]           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[1]            ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[2]            ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; controller:inst2|preState.01 ; Fall       ; controller:inst2|PLC[3]            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serIn     ; clk        ; 1.740 ; 2.294 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serIn     ; clk        ; -0.352 ; -0.890 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; L0[*]     ; clk                          ; 4.669 ; 4.670 ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 4.432 ; 4.439 ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 4.669 ; 4.670 ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 4.352 ; 4.439 ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 4.391 ; 4.516 ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 4.873 ; 5.078 ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 4.092 ; 4.119 ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 4.334 ; 4.351 ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 4.873 ; 5.078 ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 4.489 ; 4.609 ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 4.514 ; 4.636 ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 4.514 ; 4.513 ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 4.011 ; 3.987 ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 4.508 ; 4.636 ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 4.492 ; 4.573 ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 5.063 ; 5.160 ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 3.959 ; 3.943 ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 5.063 ; 5.160 ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 4.191 ; 4.272 ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 4.047 ; 4.145 ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 4.926 ; 5.006 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 4.689 ; 4.775 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 4.926 ; 5.006 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 4.647 ; 4.717 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 4.686 ; 4.794 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 5.168 ; 5.356 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 4.349 ; 4.418 ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 4.591 ; 4.687 ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 5.168 ; 5.356 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 4.784 ; 4.887 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 4.803 ; 4.914 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 4.771 ; 4.849 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 4.268 ; 4.323 ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 4.803 ; 4.914 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 4.787 ; 4.851 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 5.320 ; 5.496 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 4.216 ; 4.279 ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 5.320 ; 5.496 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 4.486 ; 4.550 ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 4.342 ; 4.423 ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 6.634 ; 6.625 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 6.397 ; 6.394 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 6.634 ; 6.625 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 6.346 ; 6.339 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 6.385 ; 6.416 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 6.867 ; 6.978 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 6.057 ; 6.037 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 6.299 ; 6.306 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 6.867 ; 6.978 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 6.483 ; 6.509 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 6.502 ; 6.536 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 6.479 ; 6.468 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 5.976 ; 5.942 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 6.502 ; 6.536 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 6.486 ; 6.473 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 7.028 ; 7.115 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 5.924 ; 5.898 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 7.028 ; 7.115 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 6.185 ; 6.172 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 6.041 ; 6.045 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; L0[*]     ; clk                          ; 3.820 ; 3.873 ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 3.906 ; 3.873 ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 4.090 ; 4.139 ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 3.820 ; 3.873 ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 3.864 ; 3.933 ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 3.823 ; 3.794 ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 3.823 ; 3.794 ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 3.981 ; 4.079 ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 4.541 ; 4.718 ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 4.163 ; 4.280 ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 3.674 ; 3.733 ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 4.167 ; 4.225 ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 3.674 ; 3.733 ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 4.210 ; 4.317 ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 4.170 ; 4.249 ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 3.659 ; 3.659 ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 3.692 ; 3.659 ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 4.739 ; 4.894 ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 3.792 ; 3.856 ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 3.659 ; 3.718 ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 4.447 ; 4.513 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 4.488 ; 4.570 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 4.718 ; 4.794 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 4.447 ; 4.513 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 4.488 ; 4.591 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 4.164 ; 4.230 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 4.164 ; 4.230 ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 4.397 ; 4.489 ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 4.951 ; 5.129 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 4.578 ; 4.676 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 4.085 ; 4.136 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 4.570 ; 4.644 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 4.085 ; 4.136 ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 4.620 ; 4.728 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 4.587 ; 4.647 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 4.035 ; 4.096 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 4.035 ; 4.096 ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 5.114 ; 5.285 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 4.278 ; 4.338 ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 4.138 ; 4.217 ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 4.748 ; 4.739 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 4.798 ; 4.793 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 5.028 ; 5.017 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 4.748 ; 4.739 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 4.789 ; 4.817 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 4.474 ; 4.453 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 4.474 ; 4.453 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 4.707 ; 4.712 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 5.252 ; 5.355 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 4.879 ; 4.902 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 4.395 ; 4.359 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 4.880 ; 4.867 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 4.395 ; 4.359 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 4.921 ; 4.954 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 4.888 ; 4.873 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 4.345 ; 4.319 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 4.345 ; 4.319 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 5.424 ; 5.508 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 4.579 ; 4.564 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 4.439 ; 4.443 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Zero       ; L0[0]       ; 4.570 ;    ;    ; 5.152 ;
; Zero       ; L0[1]       ; 4.807 ;    ;    ; 5.383 ;
; Zero       ; L0[2]       ; 4.518 ;    ;    ; 5.085 ;
; Zero       ; L0[3]       ; 4.557 ;    ;    ; 5.162 ;
; Zero       ; L1[0]       ; 4.230 ;    ;    ; 4.795 ;
; Zero       ; L1[1]       ; 4.472 ;    ;    ; 5.064 ;
; Zero       ; L1[2]       ; 5.039 ;    ;    ; 5.724 ;
; Zero       ; L1[3]       ; 4.655 ;    ;    ; 5.255 ;
; Zero       ; L2[0]       ; 4.652 ;    ;    ; 5.226 ;
; Zero       ; L2[1]       ; 4.149 ;    ;    ; 4.700 ;
; Zero       ; L2[2]       ; 4.674 ;    ;    ; 5.282 ;
; Zero       ; L2[3]       ; 4.658 ;    ;    ; 5.219 ;
; Zero       ; L3[0]       ; 4.097 ;    ;    ; 4.656 ;
; Zero       ; L3[1]       ; 5.201 ;    ;    ; 5.873 ;
; Zero       ; L3[2]       ; 4.357 ;    ;    ; 4.918 ;
; Zero       ; L3[3]       ; 4.213 ;    ;    ; 4.791 ;
; serIn      ; L0[0]       ; 4.466 ;    ;    ; 5.052 ;
; serIn      ; L0[1]       ; 4.703 ;    ;    ; 5.283 ;
; serIn      ; L0[2]       ; 4.420 ;    ;    ; 4.997 ;
; serIn      ; L0[3]       ; 4.459 ;    ;    ; 5.074 ;
; serIn      ; L1[0]       ; 4.126 ;    ;    ; 4.695 ;
; serIn      ; L1[1]       ; 4.368 ;    ;    ; 4.964 ;
; serIn      ; L1[2]       ; 4.941 ;    ;    ; 5.636 ;
; serIn      ; L1[3]       ; 4.557 ;    ;    ; 5.167 ;
; serIn      ; L2[0]       ; 4.548 ;    ;    ; 5.126 ;
; serIn      ; L2[1]       ; 4.045 ;    ;    ; 4.600 ;
; serIn      ; L2[2]       ; 4.576 ;    ;    ; 5.194 ;
; serIn      ; L2[3]       ; 4.560 ;    ;    ; 5.131 ;
; serIn      ; L3[0]       ; 3.993 ;    ;    ; 4.556 ;
; serIn      ; L3[1]       ; 5.097 ;    ;    ; 5.773 ;
; serIn      ; L3[2]       ; 4.259 ;    ;    ; 4.830 ;
; serIn      ; L3[3]       ; 4.115 ;    ;    ; 4.703 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Zero       ; L0[0]       ; 4.381 ;    ;    ; 4.950 ;
; Zero       ; L0[1]       ; 4.611 ;    ;    ; 5.174 ;
; Zero       ; L0[2]       ; 4.339 ;    ;    ; 4.895 ;
; Zero       ; L0[3]       ; 4.380 ;    ;    ; 4.973 ;
; Zero       ; L1[0]       ; 4.057 ;    ;    ; 4.610 ;
; Zero       ; L1[1]       ; 4.290 ;    ;    ; 4.869 ;
; Zero       ; L1[2]       ; 4.843 ;    ;    ; 5.511 ;
; Zero       ; L1[3]       ; 4.470 ;    ;    ; 5.058 ;
; Zero       ; L2[0]       ; 4.463 ;    ;    ; 5.024 ;
; Zero       ; L2[1]       ; 3.978 ;    ;    ; 4.516 ;
; Zero       ; L2[2]       ; 4.512 ;    ;    ; 5.110 ;
; Zero       ; L2[3]       ; 4.479 ;    ;    ; 5.029 ;
; Zero       ; L3[0]       ; 3.928 ;    ;    ; 4.476 ;
; Zero       ; L3[1]       ; 5.007 ;    ;    ; 5.665 ;
; Zero       ; L3[2]       ; 4.170 ;    ;    ; 4.720 ;
; Zero       ; L3[3]       ; 4.030 ;    ;    ; 4.599 ;
; serIn      ; L0[0]       ; 4.309 ;    ;    ; 4.885 ;
; serIn      ; L0[1]       ; 4.539 ;    ;    ; 5.109 ;
; serIn      ; L0[2]       ; 4.263 ;    ;    ; 4.831 ;
; serIn      ; L0[3]       ; 4.304 ;    ;    ; 4.909 ;
; serIn      ; L1[0]       ; 3.985 ;    ;    ; 4.545 ;
; serIn      ; L1[1]       ; 4.218 ;    ;    ; 4.804 ;
; serIn      ; L1[2]       ; 4.767 ;    ;    ; 5.447 ;
; serIn      ; L1[3]       ; 4.394 ;    ;    ; 4.994 ;
; serIn      ; L2[0]       ; 4.391 ;    ;    ; 4.959 ;
; serIn      ; L2[1]       ; 3.906 ;    ;    ; 4.451 ;
; serIn      ; L2[2]       ; 4.436 ;    ;    ; 5.046 ;
; serIn      ; L2[3]       ; 4.403 ;    ;    ; 4.965 ;
; serIn      ; L3[0]       ; 3.856 ;    ;    ; 4.411 ;
; serIn      ; L3[1]       ; 4.935 ;    ;    ; 5.600 ;
; serIn      ; L3[2]       ; 4.094 ;    ;    ; 4.656 ;
; serIn      ; L3[3]       ; 3.954 ;    ;    ; 4.535 ;
+------------+-------------+-------+----+----+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -5.067   ; -0.205 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -3.148   ; -0.205 ; N/A      ; N/A     ; -3.000              ;
;  controller:inst2|preState.01 ; -4.835   ; 0.711  ; N/A      ; N/A     ; 0.318               ;
;  controller:inst2|preState.10 ; -5.067   ; 0.422  ; N/A      ; N/A     ; 0.254               ;
; Design-wide TNS               ; -271.821 ; -0.565 ; 0.0      ; 0.0     ; -21.57              ;
;  clk                          ; -9.468   ; -0.565 ; N/A      ; N/A     ; -21.570             ;
;  controller:inst2|preState.01 ; -129.268 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  controller:inst2|preState.10 ; -133.085 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serIn     ; clk        ; 4.286 ; 4.753 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serIn     ; clk        ; -0.352 ; -0.890 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; L0[*]     ; clk                          ; 9.166  ; 8.963  ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 8.820  ; 8.569  ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 9.166  ; 8.963  ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 8.644  ; 8.508  ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 8.708  ; 8.637  ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 9.674  ; 9.577  ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 8.003  ; 7.831  ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 8.523  ; 8.311  ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 9.674  ; 9.577  ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 8.899  ; 8.753  ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 8.801  ; 8.727  ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 8.801  ; 8.610  ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 7.866  ; 7.655  ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 8.775  ; 8.727  ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 8.786  ; 8.671  ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 9.850  ; 9.712  ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 7.750  ; 7.564  ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 9.850  ; 9.712  ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 8.275  ; 8.188  ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 7.994  ; 7.962  ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 10.657 ; 10.588 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 10.311 ; 10.194 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 10.657 ; 10.588 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 10.170 ; 10.053 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 10.234 ; 10.182 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 11.200 ; 11.122 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 9.494  ; 9.434  ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 10.014 ; 9.936  ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 11.200 ; 11.122 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 10.425 ; 10.298 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 10.312 ; 10.272 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 10.292 ; 10.235 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 9.357  ; 9.280  ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 10.301 ; 10.272 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 10.312 ; 10.216 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 11.341 ; 11.337 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 9.241  ; 9.189  ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 11.341 ; 11.337 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 9.801  ; 9.733  ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 9.520  ; 9.507  ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 13.827 ; 13.733 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 13.481 ; 13.339 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 13.827 ; 13.733 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 13.320 ; 13.198 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 13.384 ; 13.327 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 14.350 ; 14.267 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 12.664 ; 12.579 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 13.184 ; 13.081 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 14.350 ; 14.267 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 13.575 ; 13.443 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 13.462 ; 13.417 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 13.462 ; 13.380 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 12.527 ; 12.425 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 13.451 ; 13.417 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 13.462 ; 13.361 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 14.511 ; 14.482 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 12.411 ; 12.334 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 14.511 ; 14.482 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 12.951 ; 12.878 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 12.670 ; 12.652 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; L0[*]     ; clk                          ; 3.820 ; 3.873 ; Fall       ; clk                          ;
;  L0[0]    ; clk                          ; 3.906 ; 3.873 ; Fall       ; clk                          ;
;  L0[1]    ; clk                          ; 4.090 ; 4.139 ; Fall       ; clk                          ;
;  L0[2]    ; clk                          ; 3.820 ; 3.873 ; Fall       ; clk                          ;
;  L0[3]    ; clk                          ; 3.864 ; 3.933 ; Fall       ; clk                          ;
; L1[*]     ; clk                          ; 3.823 ; 3.794 ; Fall       ; clk                          ;
;  L1[0]    ; clk                          ; 3.823 ; 3.794 ; Fall       ; clk                          ;
;  L1[1]    ; clk                          ; 3.981 ; 4.079 ; Fall       ; clk                          ;
;  L1[2]    ; clk                          ; 4.541 ; 4.718 ; Fall       ; clk                          ;
;  L1[3]    ; clk                          ; 4.163 ; 4.280 ; Fall       ; clk                          ;
; L2[*]     ; clk                          ; 3.674 ; 3.733 ; Fall       ; clk                          ;
;  L2[0]    ; clk                          ; 4.167 ; 4.225 ; Fall       ; clk                          ;
;  L2[1]    ; clk                          ; 3.674 ; 3.733 ; Fall       ; clk                          ;
;  L2[2]    ; clk                          ; 4.210 ; 4.317 ; Fall       ; clk                          ;
;  L2[3]    ; clk                          ; 4.170 ; 4.249 ; Fall       ; clk                          ;
; L3[*]     ; clk                          ; 3.659 ; 3.659 ; Fall       ; clk                          ;
;  L3[0]    ; clk                          ; 3.692 ; 3.659 ; Fall       ; clk                          ;
;  L3[1]    ; clk                          ; 4.739 ; 4.894 ; Fall       ; clk                          ;
;  L3[2]    ; clk                          ; 3.792 ; 3.856 ; Fall       ; clk                          ;
;  L3[3]    ; clk                          ; 3.659 ; 3.718 ; Fall       ; clk                          ;
; L0[*]     ; controller:inst2|preState.10 ; 4.447 ; 4.513 ; Rise       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 4.488 ; 4.570 ; Rise       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 4.718 ; 4.794 ; Rise       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 4.447 ; 4.513 ; Rise       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 4.488 ; 4.591 ; Rise       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 4.164 ; 4.230 ; Rise       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 4.164 ; 4.230 ; Rise       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 4.397 ; 4.489 ; Rise       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 4.951 ; 5.129 ; Rise       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 4.578 ; 4.676 ; Rise       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 4.085 ; 4.136 ; Rise       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 4.570 ; 4.644 ; Rise       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 4.085 ; 4.136 ; Rise       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 4.620 ; 4.728 ; Rise       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 4.587 ; 4.647 ; Rise       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 4.035 ; 4.096 ; Rise       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 4.035 ; 4.096 ; Rise       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 5.114 ; 5.285 ; Rise       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 4.278 ; 4.338 ; Rise       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 4.138 ; 4.217 ; Rise       ; controller:inst2|preState.10 ;
; L0[*]     ; controller:inst2|preState.10 ; 4.748 ; 4.739 ; Fall       ; controller:inst2|preState.10 ;
;  L0[0]    ; controller:inst2|preState.10 ; 4.798 ; 4.793 ; Fall       ; controller:inst2|preState.10 ;
;  L0[1]    ; controller:inst2|preState.10 ; 5.028 ; 5.017 ; Fall       ; controller:inst2|preState.10 ;
;  L0[2]    ; controller:inst2|preState.10 ; 4.748 ; 4.739 ; Fall       ; controller:inst2|preState.10 ;
;  L0[3]    ; controller:inst2|preState.10 ; 4.789 ; 4.817 ; Fall       ; controller:inst2|preState.10 ;
; L1[*]     ; controller:inst2|preState.10 ; 4.474 ; 4.453 ; Fall       ; controller:inst2|preState.10 ;
;  L1[0]    ; controller:inst2|preState.10 ; 4.474 ; 4.453 ; Fall       ; controller:inst2|preState.10 ;
;  L1[1]    ; controller:inst2|preState.10 ; 4.707 ; 4.712 ; Fall       ; controller:inst2|preState.10 ;
;  L1[2]    ; controller:inst2|preState.10 ; 5.252 ; 5.355 ; Fall       ; controller:inst2|preState.10 ;
;  L1[3]    ; controller:inst2|preState.10 ; 4.879 ; 4.902 ; Fall       ; controller:inst2|preState.10 ;
; L2[*]     ; controller:inst2|preState.10 ; 4.395 ; 4.359 ; Fall       ; controller:inst2|preState.10 ;
;  L2[0]    ; controller:inst2|preState.10 ; 4.880 ; 4.867 ; Fall       ; controller:inst2|preState.10 ;
;  L2[1]    ; controller:inst2|preState.10 ; 4.395 ; 4.359 ; Fall       ; controller:inst2|preState.10 ;
;  L2[2]    ; controller:inst2|preState.10 ; 4.921 ; 4.954 ; Fall       ; controller:inst2|preState.10 ;
;  L2[3]    ; controller:inst2|preState.10 ; 4.888 ; 4.873 ; Fall       ; controller:inst2|preState.10 ;
; L3[*]     ; controller:inst2|preState.10 ; 4.345 ; 4.319 ; Fall       ; controller:inst2|preState.10 ;
;  L3[0]    ; controller:inst2|preState.10 ; 4.345 ; 4.319 ; Fall       ; controller:inst2|preState.10 ;
;  L3[1]    ; controller:inst2|preState.10 ; 5.424 ; 5.508 ; Fall       ; controller:inst2|preState.10 ;
;  L3[2]    ; controller:inst2|preState.10 ; 4.579 ; 4.564 ; Fall       ; controller:inst2|preState.10 ;
;  L3[3]    ; controller:inst2|preState.10 ; 4.439 ; 4.443 ; Fall       ; controller:inst2|preState.10 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Zero       ; L0[0]       ; 9.825  ;    ;    ; 10.004 ;
; Zero       ; L0[1]       ; 10.171 ;    ;    ; 10.398 ;
; Zero       ; L0[2]       ; 9.668  ;    ;    ; 9.837  ;
; Zero       ; L0[3]       ; 9.732  ;    ;    ; 9.966  ;
; Zero       ; L1[0]       ; 9.008  ;    ;    ; 9.244  ;
; Zero       ; L1[1]       ; 9.528  ;    ;    ; 9.746  ;
; Zero       ; L1[2]       ; 10.698 ;    ;    ; 10.906 ;
; Zero       ; L1[3]       ; 9.923  ;    ;    ; 10.082 ;
; Zero       ; L2[0]       ; 9.806  ;    ;    ; 10.045 ;
; Zero       ; L2[1]       ; 8.871  ;    ;    ; 9.090  ;
; Zero       ; L2[2]       ; 9.799  ;    ;    ; 10.056 ;
; Zero       ; L2[3]       ; 9.810  ;    ;    ; 10.000 ;
; Zero       ; L3[0]       ; 8.755  ;    ;    ; 8.999  ;
; Zero       ; L3[1]       ; 10.855 ;    ;    ; 11.147 ;
; Zero       ; L3[2]       ; 9.299  ;    ;    ; 9.517  ;
; Zero       ; L3[3]       ; 9.018  ;    ;    ; 9.291  ;
; serIn      ; L0[0]       ; 9.599  ;    ;    ; 9.758  ;
; serIn      ; L0[1]       ; 9.945  ;    ;    ; 10.152 ;
; serIn      ; L0[2]       ; 9.457  ;    ;    ; 9.626  ;
; serIn      ; L0[3]       ; 9.521  ;    ;    ; 9.755  ;
; serIn      ; L1[0]       ; 8.782  ;    ;    ; 8.998  ;
; serIn      ; L1[1]       ; 9.302  ;    ;    ; 9.500  ;
; serIn      ; L1[2]       ; 10.487 ;    ;    ; 10.695 ;
; serIn      ; L1[3]       ; 9.712  ;    ;    ; 9.871  ;
; serIn      ; L2[0]       ; 9.580  ;    ;    ; 9.799  ;
; serIn      ; L2[1]       ; 8.645  ;    ;    ; 8.844  ;
; serIn      ; L2[2]       ; 9.588  ;    ;    ; 9.845  ;
; serIn      ; L2[3]       ; 9.599  ;    ;    ; 9.789  ;
; serIn      ; L3[0]       ; 8.529  ;    ;    ; 8.753  ;
; serIn      ; L3[1]       ; 10.629 ;    ;    ; 10.901 ;
; serIn      ; L3[2]       ; 9.088  ;    ;    ; 9.306  ;
; serIn      ; L3[3]       ; 8.807  ;    ;    ; 9.080  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Zero       ; L0[0]       ; 4.381 ;    ;    ; 4.950 ;
; Zero       ; L0[1]       ; 4.611 ;    ;    ; 5.174 ;
; Zero       ; L0[2]       ; 4.339 ;    ;    ; 4.895 ;
; Zero       ; L0[3]       ; 4.380 ;    ;    ; 4.973 ;
; Zero       ; L1[0]       ; 4.057 ;    ;    ; 4.610 ;
; Zero       ; L1[1]       ; 4.290 ;    ;    ; 4.869 ;
; Zero       ; L1[2]       ; 4.843 ;    ;    ; 5.511 ;
; Zero       ; L1[3]       ; 4.470 ;    ;    ; 5.058 ;
; Zero       ; L2[0]       ; 4.463 ;    ;    ; 5.024 ;
; Zero       ; L2[1]       ; 3.978 ;    ;    ; 4.516 ;
; Zero       ; L2[2]       ; 4.512 ;    ;    ; 5.110 ;
; Zero       ; L2[3]       ; 4.479 ;    ;    ; 5.029 ;
; Zero       ; L3[0]       ; 3.928 ;    ;    ; 4.476 ;
; Zero       ; L3[1]       ; 5.007 ;    ;    ; 5.665 ;
; Zero       ; L3[2]       ; 4.170 ;    ;    ; 4.720 ;
; Zero       ; L3[3]       ; 4.030 ;    ;    ; 4.599 ;
; serIn      ; L0[0]       ; 4.309 ;    ;    ; 4.885 ;
; serIn      ; L0[1]       ; 4.539 ;    ;    ; 5.109 ;
; serIn      ; L0[2]       ; 4.263 ;    ;    ; 4.831 ;
; serIn      ; L0[3]       ; 4.304 ;    ;    ; 4.909 ;
; serIn      ; L1[0]       ; 3.985 ;    ;    ; 4.545 ;
; serIn      ; L1[1]       ; 4.218 ;    ;    ; 4.804 ;
; serIn      ; L1[2]       ; 4.767 ;    ;    ; 5.447 ;
; serIn      ; L1[3]       ; 4.394 ;    ;    ; 4.994 ;
; serIn      ; L2[0]       ; 4.391 ;    ;    ; 4.959 ;
; serIn      ; L2[1]       ; 3.906 ;    ;    ; 4.451 ;
; serIn      ; L2[2]       ; 4.436 ;    ;    ; 5.046 ;
; serIn      ; L2[3]       ; 4.403 ;    ;    ; 4.965 ;
; serIn      ; L3[0]       ; 3.856 ;    ;    ; 4.411 ;
; serIn      ; L3[1]       ; 4.935 ;    ;    ; 5.600 ;
; serIn      ; L3[2]       ; 4.094 ;    ;    ; 4.656 ;
; serIn      ; L3[3]       ; 3.954 ;    ;    ; 4.535 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; L0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L3[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L3[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L3[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L3[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; Zero           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; serIn          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; L0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; L0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; L1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.41 V              ; -0.0158 V           ; 0.216 V                              ; 0.052 V                              ; 2.75e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.41 V             ; -0.0158 V          ; 0.216 V                             ; 0.052 V                             ; 2.75e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
; L1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; L2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; L2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; L2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; L3[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L3[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; L3[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.35 V              ; -0.00566 V          ; 0.203 V                              ; 0.063 V                              ; 1.89e-09 s                  ; 1.76e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.35 V             ; -0.00566 V         ; 0.203 V                             ; 0.063 V                             ; 1.89e-09 s                 ; 1.76e-09 s                 ; No                        ; Yes                       ;
; L3[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; L0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; L0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; L1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.35 V              ; -0.0101 V           ; 0.158 V                              ; 0.025 V                              ; 4.69e-10 s                  ; 5.16e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.35 V             ; -0.0101 V          ; 0.158 V                             ; 0.025 V                             ; 4.69e-10 s                 ; 5.16e-10 s                 ; Yes                       ; Yes                       ;
; L1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; L2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; L2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; L2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; L3[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L3[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; L3[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.33 V              ; -0.0019 V           ; 0.167 V                              ; 0.036 V                              ; 2.62e-09 s                  ; 2.58e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.33 V             ; -0.0019 V          ; 0.167 V                             ; 0.036 V                             ; 2.62e-09 s                 ; 2.58e-09 s                 ; Yes                       ; Yes                       ;
; L3[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; L0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; L0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; L1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.76 V              ; -0.0298 V           ; 0.181 V                              ; 0.076 V                              ; 2.54e-10 s                  ; 2.48e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.76 V             ; -0.0298 V          ; 0.181 V                             ; 0.076 V                             ; 2.54e-10 s                 ; 2.48e-10 s                 ; Yes                       ; Yes                       ;
; L1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; L2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; L2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; L2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; L3[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L3[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; L3[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.66 V              ; -0.0174 V           ; 0.264 V                              ; 0.142 V                              ; 1.44e-09 s                  ; 1.43e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.66 V             ; -0.0174 V          ; 0.264 V                             ; 0.142 V                             ; 1.44e-09 s                 ; 1.43e-09 s                 ; No                        ; Yes                       ;
; L3[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 0        ; 0        ; 0        ; 7        ;
; controller:inst2|preState.01 ; clk                          ; 0        ; 0        ; 3        ; 67       ;
; controller:inst2|preState.10 ; clk                          ; 0        ; 0        ; 3        ; 65       ;
; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0        ; 0        ; 0        ; 1552     ;
; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0        ; 0        ; 0        ; 1520     ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 0        ; 0        ; 0        ; 7        ;
; controller:inst2|preState.01 ; clk                          ; 0        ; 0        ; 3        ; 67       ;
; controller:inst2|preState.10 ; clk                          ; 0        ; 0        ; 3        ; 65       ;
; controller:inst2|preState.01 ; controller:inst2|preState.01 ; 0        ; 0        ; 0        ; 1552     ;
; controller:inst2|preState.10 ; controller:inst2|preState.10 ; 0        ; 0        ; 0        ; 1520     ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 592   ; 592  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 17 23:45:25 2019
Info: Command: quartus_sta CA4 -c CA4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CA4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name controller:inst2|preState.10 controller:inst2|preState.10
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controller:inst2|preState.01 controller:inst2|preState.01
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.067      -133.085 controller:inst2|preState.10 
    Info (332119):    -4.835      -129.268 controller:inst2|preState.01 
    Info (332119):    -3.148        -9.468 clk 
Info (332146): Worst-case hold slack is 0.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.121         0.000 clk 
    Info (332119):     0.993         0.000 controller:inst2|preState.10 
    Info (332119):     1.696         0.000 controller:inst2|preState.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -21.570 clk 
    Info (332119):     0.445         0.000 controller:inst2|preState.10 
    Info (332119):     0.464         0.000 controller:inst2|preState.01 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.140      -109.601 controller:inst2|preState.10 
    Info (332119):    -4.132      -107.001 controller:inst2|preState.01 
    Info (332119):    -2.486        -7.578 clk 
Info (332146): Worst-case hold slack is 0.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.009         0.000 clk 
    Info (332119):     0.857         0.000 controller:inst2|preState.10 
    Info (332119):     1.416         0.000 controller:inst2|preState.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.000 clk 
    Info (332119):     0.254         0.000 controller:inst2|preState.10 
    Info (332119):     0.318         0.000 controller:inst2|preState.01 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.799
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.799       -44.190 controller:inst2|preState.10 
    Info (332119):    -1.716       -42.285 controller:inst2|preState.01 
    Info (332119):    -0.666        -1.899 clk 
Info (332146): Worst-case hold slack is -0.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.205        -0.565 clk 
    Info (332119):     0.422         0.000 controller:inst2|preState.10 
    Info (332119):     0.711         0.000 controller:inst2|preState.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.662 clk 
    Info (332119):     0.393         0.000 controller:inst2|preState.10 
    Info (332119):     0.402         0.000 controller:inst2|preState.01 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 473 megabytes
    Info: Processing ended: Tue Dec 17 23:45:29 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


