TimeQuest Timing Analyzer report for i2s
Sun Oct 15 17:12:36 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'LOAD'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Recovery: 'clk'
 32. Slow 1200mV 0C Model Removal: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'LOAD'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'clk'
 48. Fast 1200mV 0C Model Removal: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'LOAD'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; i2s                                                 ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; LOAD       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LOAD } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 452.49 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.452 ; -104.148           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.227 ; -34.263               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.911 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -36.000                          ;
; LOAD  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.452 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.296     ; 1.631      ;
; -3.432 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.314     ; 1.593      ;
; -3.408 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.299     ; 1.584      ;
; -3.325 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.316     ; 1.484      ;
; -3.320 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.298     ; 1.497      ;
; -3.300 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.316     ; 1.459      ;
; -3.295 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.298     ; 1.472      ;
; -3.294 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.299     ; 1.470      ;
; -3.289 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.313     ; 1.451      ;
; -3.285 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.295     ; 1.465      ;
; -3.274 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; -2.295     ; 1.454      ;
; -3.203 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.299     ; 1.379      ;
; -3.194 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.294     ; 1.375      ;
; -3.182 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.287     ; 1.370      ;
; -3.181 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.299     ; 1.357      ;
; -3.178 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.298     ; 1.355      ;
; -3.175 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.314     ; 1.336      ;
; -3.165 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 1.345      ;
; -3.147 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.296     ; 1.326      ;
; -3.145 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 1.325      ;
; -3.143 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.285     ; 1.333      ;
; -3.139 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 1.317      ;
; -3.136 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.288     ; 1.323      ;
; -3.031 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.314     ; 1.192      ;
; -3.020 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.298     ; 1.197      ;
; -3.015 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.300     ; 1.190      ;
; -3.006 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.286     ; 1.195      ;
; -3.004 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 1.182      ;
; -2.999 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.286     ; 1.188      ;
; -2.998 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 1.178      ;
; -2.994 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.284     ; 1.185      ;
; -2.893 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.298     ; 1.070      ;
; -2.874 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 1.052      ;
; -2.848 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.314     ; 1.009      ;
; -2.805 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.294     ; 0.986      ;
; -2.775 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.299     ; 0.951      ;
; -2.715 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.299     ; 0.891      ;
; -2.713 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.285     ; 0.903      ;
; -2.713 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.316     ; 0.872      ;
; -2.712 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.299     ; 0.888      ;
; -2.702 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.882      ;
; -2.697 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.286     ; 0.886      ;
; -2.685 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.298     ; 0.862      ;
; -2.570 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.314     ; 0.731      ;
; -2.550 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.298     ; 0.727      ;
; -2.547 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.727      ;
; -2.546 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.299     ; 0.722      ;
; -2.546 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 0.724      ;
; -2.545 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.316     ; 0.704      ;
; -2.545 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.725      ;
; -2.544 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.724      ;
; -2.543 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 0.721      ;
; -2.541 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.721      ;
; -2.540 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.286     ; 0.729      ;
; -2.533 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.284     ; 0.724      ;
; -2.522 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.702      ;
; -2.517 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.288     ; 0.704      ;
; -2.387 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.300     ; 0.562      ;
; -2.383 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.297     ; 0.561      ;
; -2.378 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.288     ; 0.565      ;
; -2.263 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.313     ; 0.425      ;
; -2.262 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.299     ; 0.438      ;
; -2.262 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.313     ; 0.424      ;
; -2.248 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.295     ; 0.428      ;
; -1.210 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 2.144      ;
; -1.116 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 2.049      ;
; -1.112 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.046      ;
; -1.085 ; piso_shift_reg:inst|shift_reg[30]~_emulated ; piso_shift_reg:inst|shift_reg[31]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 2.018      ;
; -1.082 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.015      ;
; -1.080 ; piso_shift_reg:inst|shift_reg[11]~_emulated ; piso_shift_reg:inst|shift_reg[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 2.014      ;
; -1.013 ; piso_shift_reg:inst|shift_reg[15]~_emulated ; piso_shift_reg:inst|shift_reg[16]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.947      ;
; -0.959 ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.892      ;
; -0.945 ; piso_shift_reg:inst|shift_reg[18]~_emulated ; piso_shift_reg:inst|shift_reg[19]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 1.878      ;
; -0.933 ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.867      ;
; -0.932 ; piso_shift_reg:inst|shift_reg[17]~_emulated ; piso_shift_reg:inst|shift_reg[18]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 1.864      ;
; -0.931 ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.865      ;
; -0.918 ; piso_shift_reg:inst|shift_reg[10]~_emulated ; piso_shift_reg:inst|shift_reg[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.852      ;
; -0.825 ; piso_shift_reg:inst|shift_reg[14]~_emulated ; piso_shift_reg:inst|shift_reg[15]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.759      ;
; -0.823 ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; clk          ; clk         ; 1.000        ; -0.060     ; 1.758      ;
; -0.815 ; piso_shift_reg:inst|shift_reg[22]~_emulated ; piso_shift_reg:inst|shift_reg[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.749      ;
; -0.814 ; piso_shift_reg:inst|shift_reg[20]~_emulated ; piso_shift_reg:inst|shift_reg[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 1.747      ;
; -0.806 ; piso_shift_reg:inst|shift_reg[26]~_emulated ; piso_shift_reg:inst|shift_reg[27]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.740      ;
; -0.806 ; piso_shift_reg:inst|shift_reg[19]~_emulated ; piso_shift_reg:inst|shift_reg[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 1.739      ;
; -0.777 ; piso_shift_reg:inst|shift_reg[16]~_emulated ; piso_shift_reg:inst|shift_reg[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.711      ;
; -0.776 ; piso_shift_reg:inst|shift_reg[29]~_emulated ; piso_shift_reg:inst|shift_reg[30]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 1.709      ;
; -0.767 ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.701      ;
; -0.762 ; piso_shift_reg:inst|shift_reg[24]~_emulated ; piso_shift_reg:inst|shift_reg[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 1.697      ;
; -0.723 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.527      ;
; -0.718 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.522      ;
; -0.715 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.519      ;
; -0.714 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.518      ;
; -0.699 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.504      ;
; -0.699 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.504      ;
; -0.696 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.501      ;
; -0.693 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.498      ;
; -0.658 ; piso_shift_reg:inst|shift_reg[21]~_emulated ; piso_shift_reg:inst|shift_reg[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.592      ;
; -0.653 ; piso_shift_reg:inst|shift_reg[12]~_emulated ; piso_shift_reg:inst|shift_reg[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.062     ; 1.586      ;
; -0.651 ; piso_shift_reg:inst|shift_reg[23]~_emulated ; piso_shift_reg:inst|shift_reg[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 1.585      ;
; -0.649 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.452      ;
; -0.647 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.450      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; piso_shift_reg:inst|serial_out              ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.411 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.021      ;
; 0.424 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.034      ;
; 0.433 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.043      ;
; 0.443 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.052      ;
; 0.449 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.058      ;
; 0.465 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.075      ;
; 0.467 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.077      ;
; 0.468 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.078      ;
; 0.468 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.078      ;
; 0.475 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.085      ;
; 0.502 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.112      ;
; 0.506 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.116      ;
; 0.529 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.139      ;
; 0.537 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.147      ;
; 0.540 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.150      ;
; 0.550 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.159      ;
; 0.551 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.160      ;
; 0.551 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.161      ;
; 0.552 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.162      ;
; 0.555 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.164      ;
; 0.556 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.166      ;
; 0.610 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.219      ;
; 0.610 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.219      ;
; 0.610 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.219      ;
; 0.610 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.219      ;
; 0.648 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.258      ;
; 0.651 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.261      ;
; 0.653 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.263      ;
; 0.653 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.263      ;
; 0.666 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.276      ;
; 0.666 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.276      ;
; 0.668 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.278      ;
; 0.944 ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 1.003 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.113      ;
; 1.015 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.125      ;
; 1.024 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.134      ;
; 1.032 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.141      ;
; 1.037 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.146      ;
; 1.052 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.162      ;
; 1.062 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.172      ;
; 1.063 ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.281      ;
; 1.063 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.173      ;
; 1.064 ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.282      ;
; 1.067 ; piso_shift_reg:inst|shift_reg[25]~_emulated ; piso_shift_reg:inst|shift_reg[26]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.285      ;
; 1.067 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.177      ;
; 1.070 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.180      ;
; 1.082 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.192      ;
; 1.084 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.194      ;
; 1.090 ; piso_shift_reg:inst|shift_reg[13]~_emulated ; piso_shift_reg:inst|shift_reg[14]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.309      ;
; 1.104 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.214      ;
; 1.105 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.215      ;
; 1.135 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.245      ;
; 1.138 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.248      ;
; 1.141 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.251      ;
; 1.143 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.253      ;
; 1.145 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.254      ;
; 1.145 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.254      ;
; 1.149 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.258      ;
; 1.172 ; piso_shift_reg:inst|shift_reg[23]~_emulated ; piso_shift_reg:inst|shift_reg[24]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.390      ;
; 1.178 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.287      ;
; 1.179 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.288      ;
; 1.179 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.288      ;
; 1.181 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.290      ;
; 1.191 ; piso_shift_reg:inst|shift_reg[27]~_emulated ; piso_shift_reg:inst|shift_reg[28]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.409      ;
; 1.203 ; piso_shift_reg:inst|shift_reg[12]~_emulated ; piso_shift_reg:inst|shift_reg[13]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.421      ;
; 1.213 ; piso_shift_reg:inst|shift_reg[21]~_emulated ; piso_shift_reg:inst|shift_reg[22]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.432      ;
; 1.226 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.336      ;
; 1.226 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.336      ;
; 1.228 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.338      ;
; 1.229 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.339      ;
; 1.253 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.363      ;
; 1.253 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.363      ;
; 1.256 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.366      ;
; 1.270 ; piso_shift_reg:inst|shift_reg[19]~_emulated ; piso_shift_reg:inst|shift_reg[20]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.489      ;
; 1.283 ; piso_shift_reg:inst|shift_reg[22]~_emulated ; piso_shift_reg:inst|shift_reg[23]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.501      ;
; 1.292 ; piso_shift_reg:inst|shift_reg[20]~_emulated ; piso_shift_reg:inst|shift_reg[21]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.511      ;
; 1.298 ; piso_shift_reg:inst|shift_reg[26]~_emulated ; piso_shift_reg:inst|shift_reg[27]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.516      ;
; 1.303 ; piso_shift_reg:inst|shift_reg[29]~_emulated ; piso_shift_reg:inst|shift_reg[30]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.522      ;
; 1.327 ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.545      ;
; 1.337 ; piso_shift_reg:inst|shift_reg[16]~_emulated ; piso_shift_reg:inst|shift_reg[17]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.555      ;
; 1.342 ; piso_shift_reg:inst|shift_reg[24]~_emulated ; piso_shift_reg:inst|shift_reg[25]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.561      ;
; 1.371 ; piso_shift_reg:inst|shift_reg[14]~_emulated ; piso_shift_reg:inst|shift_reg[15]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.590      ;
; 1.371 ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.590      ;
; 1.404 ; piso_shift_reg:inst|shift_reg[10]~_emulated ; piso_shift_reg:inst|shift_reg[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.622      ;
; 1.415 ; piso_shift_reg:inst|shift_reg[18]~_emulated ; piso_shift_reg:inst|shift_reg[19]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.634      ;
; 1.459 ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.677      ;
; 1.464 ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.682      ;
; 1.484 ; piso_shift_reg:inst|shift_reg[11]~_emulated ; piso_shift_reg:inst|shift_reg[12]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.702      ;
; 1.488 ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.705      ;
; 1.504 ; piso_shift_reg:inst|shift_reg[30]~_emulated ; piso_shift_reg:inst|shift_reg[31]~_emulated ; clk          ; clk         ; 0.000        ; 0.062      ; 1.723      ;
; 1.505 ; piso_shift_reg:inst|shift_reg[17]~_emulated ; piso_shift_reg:inst|shift_reg[18]~_emulated ; clk          ; clk         ; 0.000        ; 0.060      ; 1.722      ;
; 1.532 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.751      ;
; 1.559 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.777      ;
; 1.584 ; piso_shift_reg:inst|shift_reg[15]~_emulated ; piso_shift_reg:inst|shift_reg[16]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.802      ;
; 1.675 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.893      ;
; 1.724 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 1.942      ;
; 2.728 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; -2.060     ; 0.365      ;
; 2.743 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; -2.077     ; 0.363      ;
; 2.744 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; -2.077     ; 0.364      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                  ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.227 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 4.031      ;
; -1.227 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 4.031      ;
; -1.227 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 4.031      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.124 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.929      ;
; -1.076 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.879      ;
; -1.076 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.879      ;
; -1.076 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.879      ;
; -1.076 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.328      ; 3.879      ;
; -1.075 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.880      ;
; -1.075 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.880      ;
; -1.075 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.880      ;
; -1.075 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.880      ;
; -1.032 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.836      ;
; -1.032 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.836      ;
; -1.032 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.836      ;
; -0.988 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.792      ;
; -0.988 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.792      ;
; -0.980 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.785      ;
; -0.980 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.785      ;
; -0.980 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.785      ;
; -0.979 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.783      ;
; -0.979 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.329      ; 3.783      ;
; -0.946 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.751      ;
; -0.946 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.330      ; 3.751      ;
; -0.618 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.922      ;
; -0.618 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.922      ;
; -0.618 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.922      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.540 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.845      ;
; -0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.775      ;
; -0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.775      ;
; -0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.775      ;
; -0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.775      ;
; -0.463 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.328      ; 3.766      ;
; -0.463 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.328      ; 3.766      ;
; -0.463 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.328      ; 3.766      ;
; -0.463 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.328      ; 3.766      ;
; -0.421 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.725      ;
; -0.421 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.725      ;
; -0.421 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.725      ;
; -0.374 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.678      ;
; -0.374 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.678      ;
; -0.370 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.674      ;
; -0.370 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.329      ; 3.674      ;
; -0.368 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.673      ;
; -0.368 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.673      ;
; -0.368 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.673      ;
; -0.340 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.645      ;
; -0.340 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.330      ; 3.645      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                  ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.911 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.521      ;
; 0.911 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.521      ;
; 0.938 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.548      ;
; 0.938 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.548      ;
; 0.938 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.548      ;
; 0.939 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.549      ;
; 0.939 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.549      ;
; 0.944 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.553      ;
; 0.944 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.553      ;
; 0.989 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.598      ;
; 0.989 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.598      ;
; 0.989 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.598      ;
; 1.029 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.638      ;
; 1.029 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.638      ;
; 1.029 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.638      ;
; 1.029 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.412      ; 3.638      ;
; 1.036 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.646      ;
; 1.036 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.646      ;
; 1.036 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.646      ;
; 1.036 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.646      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.103 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.713      ;
; 1.177 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.787      ;
; 1.177 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.787      ;
; 1.177 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.413      ; 3.787      ;
; 1.514 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.624      ;
; 1.514 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.624      ;
; 1.545 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.655      ;
; 1.545 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.655      ;
; 1.547 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.657      ;
; 1.547 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.657      ;
; 1.547 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.657      ;
; 1.555 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.664      ;
; 1.555 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.664      ;
; 1.597 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.706      ;
; 1.597 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.706      ;
; 1.597 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.706      ;
; 1.638 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.748      ;
; 1.638 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.748      ;
; 1.638 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.748      ;
; 1.638 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.748      ;
; 1.639 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.748      ;
; 1.639 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.748      ;
; 1.639 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.748      ;
; 1.639 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.412      ; 3.748      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.685 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.795      ;
; 1.783 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.893      ;
; 1.783 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.893      ;
; 1.783 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.413      ; 3.893      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|serial_out|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[0]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[10]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[11]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[12]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[13]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[14]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[15]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[16]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[17]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[18]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[19]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[1]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[20]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[21]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[22]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[23]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[24]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[25]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[26]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[27]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[28]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[29]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[2]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[30]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[31]~_emulated|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[3]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[4]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[5]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[6]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[7]~_emulated|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[8]~_emulated|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LOAD'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; LOAD  ; Rise       ; LOAD                                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|o                           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[0]~156|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[11]~101|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[8]~116|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[9]~111|datad            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[10]~106|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[12]~96|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[16]~76|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[17]~71|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[19]~61|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[1]~151|datad            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[24]~36|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[13]~91|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[14]~86|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[15]~81|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[18]~66|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[20]~56|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[25]~31|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[26]~26|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[27]~21|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[28]~16|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[29]~11|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[2]~146|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[30]~6|datad             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~1|datad             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[3]~141|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[7]~121|datad            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[21]~51|datad            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[22]~46|datad            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[23]~41|datad            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[4]~136|datad            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[5]~131|datad            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[6]~126|datad            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|datad           ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[0]~156   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[11]~101  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[8]~116   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[9]~111   ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[10]~106  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[12]~96   ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[14]~86   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[2]~146   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[7]~121   ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|inclk[0] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|outclk   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163|combout         ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|inclk[0] ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|outclk   ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[14]~86   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[2]~146   ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; para_in[*]   ; LOAD       ; 0.572  ; 1.009 ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.322  ; 0.727 ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.159  ; 0.594 ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 0.035  ; 0.487 ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.349  ; 0.773 ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.393  ; 0.833 ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.141  ; 0.558 ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.354  ; 0.745 ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.369  ; 0.758 ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.280  ; 0.695 ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.560  ; 1.009 ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.324  ; 0.762 ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.136  ; 0.543 ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.340  ; 0.774 ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.389  ; 0.813 ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.572  ; 1.004 ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.157  ; 0.546 ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; -0.039 ; 0.405 ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.157  ; 0.546 ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; -0.057 ; 0.344 ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.120  ; 0.516 ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.369  ; 0.815 ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; -0.306 ; 0.108 ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; -0.134 ; 0.292 ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; -0.246 ; 0.171 ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; -0.051 ; 0.379 ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.124  ; 0.577 ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.462  ; 0.897 ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.227  ; 0.677 ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; -0.134 ; 0.254 ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.495  ; 0.867 ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.295  ; 0.689 ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.244  ; 0.641 ; Fall       ; LOAD            ;
; LOAD         ; clk        ; 1.099  ; 1.183 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; 2.515  ; 2.933 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; 2.032  ; 2.480 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; 2.247  ; 2.677 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; 2.062  ; 2.502 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; 2.390  ; 2.823 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; 2.122  ; 2.549 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; 2.046  ; 2.482 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; 2.029  ; 2.453 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; 1.889  ; 2.371 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; 1.781  ; 2.244 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; 2.431  ; 2.895 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; 2.192  ; 2.644 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; 2.179  ; 2.625 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; 2.114  ; 2.560 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; 2.344  ; 2.784 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; 2.262  ; 2.718 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; 2.344  ; 2.790 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; 2.013  ; 2.468 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; 2.094  ; 2.497 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; 1.567  ; 1.972 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; 2.076  ; 2.485 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; 2.158  ; 2.622 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; 1.588  ; 2.020 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; 1.609  ; 2.031 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; 1.573  ; 2.003 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; 1.888  ; 2.332 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; 1.918  ; 2.363 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; 2.257  ; 2.685 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; 1.943  ; 2.390 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; 1.889  ; 2.350 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; 2.515  ; 2.933 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; 2.061  ; 2.536 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; 2.148  ; 2.551 ; Rise       ; clk             ;
; rst          ; clk        ; 1.884  ; 1.944 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; para_in[*]   ; LOAD       ; 1.265  ; 0.860  ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.745  ; 0.364  ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.912  ; 0.502  ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 1.000  ; 0.561  ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.559  ; 0.152  ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.687  ; 0.272  ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.752  ; 0.348  ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.684  ; 0.306  ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.702  ; 0.325  ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.786  ; 0.387  ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.529  ; 0.105  ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.744  ; 0.325  ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.759  ; 0.365  ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.729  ; 0.313  ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.512  ; 0.104  ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.477  ; 0.059  ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.749  ; 0.372  ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; 0.933  ; 0.507  ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.745  ; 0.369  ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; 1.081  ; 0.691  ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.771  ; 0.391  ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.701  ; 0.274  ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; 1.188  ; 0.790  ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; 1.183  ; 0.774  ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; 1.265  ; 0.860  ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; 0.943  ; 0.529  ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.936  ; 0.501  ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.611  ; 0.194  ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.816  ; 0.379  ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; 1.015  ; 0.639  ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.412  ; 0.051  ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.736  ; 0.355  ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.790  ; 0.404  ; Fall       ; LOAD            ;
; LOAD         ; clk        ; -0.451 ; -0.543 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; -1.187 ; -1.578 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; -1.632 ; -2.066 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; -1.802 ; -2.194 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; -1.659 ; -2.083 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; -1.978 ; -2.392 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; -1.717 ; -2.128 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; -1.645 ; -2.064 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; -1.629 ; -2.040 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; -1.447 ; -1.905 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; -1.390 ; -1.839 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; -2.014 ; -2.437 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; -1.782 ; -2.195 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; -1.773 ; -2.177 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; -1.676 ; -2.106 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; -1.896 ; -2.320 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; -1.853 ; -2.294 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; -1.883 ; -2.307 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; -1.615 ; -2.051 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; -1.657 ; -2.046 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; -1.187 ; -1.578 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; -1.638 ; -2.033 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; -1.741 ; -2.175 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; -1.207 ; -1.621 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; -1.227 ; -1.630 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; -1.192 ; -1.604 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; -1.460 ; -1.888 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; -1.488 ; -1.917 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; -1.814 ; -2.227 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; -1.512 ; -1.944 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; -1.481 ; -1.892 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; -2.095 ; -2.474 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; -1.660 ; -2.094 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; -1.754 ; -2.136 ; Rise       ; clk             ;
; rst          ; clk        ; 0.003  ; -0.065 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 5.628 ; 5.672 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 5.513 ; 5.554 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 506.59 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.077 ; -93.012           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.114 ; -31.163              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.851 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -36.000                         ;
; LOAD  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.077 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 1.461      ;
; -3.064 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.110     ; 1.429      ;
; -3.033 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 1.415      ;
; -2.967 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.094     ; 1.348      ;
; -2.962 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.111     ; 1.326      ;
; -2.940 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.095     ; 1.320      ;
; -2.939 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.112     ; 1.302      ;
; -2.931 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.109     ; 1.297      ;
; -2.930 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.092     ; 1.313      ;
; -2.928 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 1.310      ;
; -2.920 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; -2.090     ; 1.305      ;
; -2.885 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.095     ; 1.265      ;
; -2.871 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 1.255      ;
; -2.864 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.085     ; 1.254      ;
; -2.849 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.109     ; 1.215      ;
; -2.833 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.096     ; 1.212      ;
; -2.830 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.095     ; 1.210      ;
; -2.817 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.090     ; 1.202      ;
; -2.809 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.083     ; 1.201      ;
; -2.803 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 1.187      ;
; -2.801 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.086     ; 1.190      ;
; -2.800 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.090     ; 1.185      ;
; -2.794 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.092     ; 1.177      ;
; -2.720 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.109     ; 1.086      ;
; -2.701 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 1.083      ;
; -2.695 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 1.079      ;
; -2.694 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.094     ; 1.075      ;
; -2.688 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.096     ; 1.067      ;
; -2.685 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.085     ; 1.075      ;
; -2.678 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.084     ; 1.069      ;
; -2.671 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.082     ; 1.064      ;
; -2.564 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 0.946      ;
; -2.564 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.095     ; 0.944      ;
; -2.528 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.109     ; 0.894      ;
; -2.501 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.089     ; 0.887      ;
; -2.469 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.095     ; 0.849      ;
; -2.422 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.095     ; 0.802      ;
; -2.420 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.111     ; 0.784      ;
; -2.414 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.092     ; 0.797      ;
; -2.412 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.084     ; 0.803      ;
; -2.409 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.096     ; 0.788      ;
; -2.399 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.094     ; 0.780      ;
; -2.385 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.083     ; 0.777      ;
; -2.280 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.110     ; 0.645      ;
; -2.269 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.111     ; 0.633      ;
; -2.263 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.095     ; 0.643      ;
; -2.261 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 0.645      ;
; -2.260 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.091     ; 0.644      ;
; -2.258 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 0.640      ;
; -2.257 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.090     ; 0.642      ;
; -2.255 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 0.637      ;
; -2.255 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.090     ; 0.640      ;
; -2.255 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.084     ; 0.646      ;
; -2.255 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 0.637      ;
; -2.247 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.082     ; 0.640      ;
; -2.243 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.092     ; 0.626      ;
; -2.235 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.086     ; 0.624      ;
; -2.122 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.096     ; 0.501      ;
; -2.116 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.092     ; 0.499      ;
; -2.114 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -2.086     ; 0.503      ;
; -2.017 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.109     ; 0.383      ;
; -2.017 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.109     ; 0.383      ;
; -2.014 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.093     ; 0.396      ;
; -2.001 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -2.090     ; 0.386      ;
; -0.974 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.914      ;
; -0.905 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.846      ;
; -0.884 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.824      ;
; -0.859 ; piso_shift_reg:inst|shift_reg[11]~_emulated ; piso_shift_reg:inst|shift_reg[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.799      ;
; -0.856 ; piso_shift_reg:inst|shift_reg[30]~_emulated ; piso_shift_reg:inst|shift_reg[31]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.797      ;
; -0.845 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 1.000        ; -0.054     ; 1.786      ;
; -0.828 ; piso_shift_reg:inst|shift_reg[15]~_emulated ; piso_shift_reg:inst|shift_reg[16]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.769      ;
; -0.755 ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.695      ;
; -0.748 ; piso_shift_reg:inst|shift_reg[17]~_emulated ; piso_shift_reg:inst|shift_reg[18]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 1.687      ;
; -0.737 ; piso_shift_reg:inst|shift_reg[18]~_emulated ; piso_shift_reg:inst|shift_reg[19]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.678      ;
; -0.730 ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.671      ;
; -0.720 ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.661      ;
; -0.719 ; piso_shift_reg:inst|shift_reg[10]~_emulated ; piso_shift_reg:inst|shift_reg[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.659      ;
; -0.683 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.306      ;
; -0.659 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.282      ;
; -0.655 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.278      ;
; -0.655 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.278      ;
; -0.643 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.266      ;
; -0.643 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.266      ;
; -0.641 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.264      ;
; -0.638 ; piso_shift_reg:inst|shift_reg[14]~_emulated ; piso_shift_reg:inst|shift_reg[15]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 1.580      ;
; -0.638 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.261      ;
; -0.636 ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; clk          ; clk         ; 1.000        ; -0.053     ; 1.578      ;
; -0.627 ; piso_shift_reg:inst|shift_reg[22]~_emulated ; piso_shift_reg:inst|shift_reg[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.624 ; piso_shift_reg:inst|shift_reg[20]~_emulated ; piso_shift_reg:inst|shift_reg[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.565      ;
; -0.613 ; piso_shift_reg:inst|shift_reg[26]~_emulated ; piso_shift_reg:inst|shift_reg[27]~_emulated ; clk          ; clk         ; 1.000        ; -0.055     ; 1.553      ;
; -0.610 ; piso_shift_reg:inst|shift_reg[19]~_emulated ; piso_shift_reg:inst|shift_reg[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.551      ;
; -0.602 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.224      ;
; -0.599 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.221      ;
; -0.599 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.221      ;
; -0.598 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.220      ;
; -0.590 ; piso_shift_reg:inst|shift_reg[16]~_emulated ; piso_shift_reg:inst|shift_reg[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.531      ;
; -0.582 ; piso_shift_reg:inst|shift_reg[29]~_emulated ; piso_shift_reg:inst|shift_reg[30]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.523      ;
; -0.580 ; piso_shift_reg:inst|shift_reg[24]~_emulated ; piso_shift_reg:inst|shift_reg[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 1.521      ;
; -0.580 ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.521      ;
; -0.555 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.177      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; piso_shift_reg:inst|serial_out              ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.375 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.781      ;
; 0.388 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.794      ;
; 0.394 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.800      ;
; 0.430 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.835      ;
; 0.434 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.840      ;
; 0.435 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.841      ;
; 0.435 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.841      ;
; 0.436 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.842      ;
; 0.437 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.842      ;
; 0.442 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.848      ;
; 0.468 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.874      ;
; 0.470 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.875      ;
; 0.471 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.877      ;
; 0.514 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.919      ;
; 0.516 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.921      ;
; 0.517 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.922      ;
; 0.519 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.924      ;
; 0.522 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 2.927      ;
; 0.527 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.933      ;
; 0.528 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.934      ;
; 0.532 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 2.938      ;
; 0.565 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 2.969      ;
; 0.566 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 2.970      ;
; 0.567 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 2.971      ;
; 0.567 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 2.971      ;
; 0.599 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.005      ;
; 0.602 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.008      ;
; 0.605 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.011      ;
; 0.606 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.012      ;
; 0.622 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.027      ;
; 0.622 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.027      ;
; 0.624 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.029      ;
; 0.849 ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.958 ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.960 ; piso_shift_reg:inst|shift_reg[25]~_emulated ; piso_shift_reg:inst|shift_reg[26]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.159      ;
; 0.960 ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.158      ;
; 0.988 ; piso_shift_reg:inst|shift_reg[13]~_emulated ; piso_shift_reg:inst|shift_reg[14]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.186      ;
; 0.999 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.905      ;
; 1.013 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.919      ;
; 1.019 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.925      ;
; 1.032 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.221      ; 2.937      ;
; 1.039 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.221      ; 2.944      ;
; 1.051 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.957      ;
; 1.053 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.959      ;
; 1.053 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.959      ;
; 1.055 ; piso_shift_reg:inst|shift_reg[23]~_emulated ; piso_shift_reg:inst|shift_reg[24]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.254      ;
; 1.057 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.963      ;
; 1.059 ; piso_shift_reg:inst|shift_reg[27]~_emulated ; piso_shift_reg:inst|shift_reg[28]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.258      ;
; 1.060 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.966      ;
; 1.070 ; piso_shift_reg:inst|shift_reg[12]~_emulated ; piso_shift_reg:inst|shift_reg[13]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.268      ;
; 1.078 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.984      ;
; 1.079 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 2.985      ;
; 1.102 ; piso_shift_reg:inst|shift_reg[21]~_emulated ; piso_shift_reg:inst|shift_reg[22]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.301      ;
; 1.103 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.008      ;
; 1.105 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.010      ;
; 1.133 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.039      ;
; 1.135 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.041      ;
; 1.137 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.043      ;
; 1.147 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.052      ;
; 1.147 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.052      ;
; 1.150 ; piso_shift_reg:inst|shift_reg[19]~_emulated ; piso_shift_reg:inst|shift_reg[20]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.348      ;
; 1.152 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.057      ;
; 1.153 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.058      ;
; 1.155 ; piso_shift_reg:inst|shift_reg[22]~_emulated ; piso_shift_reg:inst|shift_reg[23]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.160 ; piso_shift_reg:inst|shift_reg[26]~_emulated ; piso_shift_reg:inst|shift_reg[27]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.359      ;
; 1.163 ; piso_shift_reg:inst|shift_reg[20]~_emulated ; piso_shift_reg:inst|shift_reg[21]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.361      ;
; 1.172 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.076      ;
; 1.172 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.076      ;
; 1.172 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.076      ;
; 1.175 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.079      ;
; 1.183 ; piso_shift_reg:inst|shift_reg[29]~_emulated ; piso_shift_reg:inst|shift_reg[30]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.381      ;
; 1.209 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.115      ;
; 1.210 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.116      ;
; 1.212 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.118      ;
; 1.212 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.118      ;
; 1.214 ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.218 ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.417      ;
; 1.219 ; piso_shift_reg:inst|shift_reg[14]~_emulated ; piso_shift_reg:inst|shift_reg[15]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.418      ;
; 1.224 ; piso_shift_reg:inst|shift_reg[16]~_emulated ; piso_shift_reg:inst|shift_reg[17]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.422      ;
; 1.226 ; piso_shift_reg:inst|shift_reg[24]~_emulated ; piso_shift_reg:inst|shift_reg[25]~_emulated ; clk          ; clk         ; 0.000        ; 0.056      ; 1.426      ;
; 1.239 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.144      ;
; 1.239 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.144      ;
; 1.240 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.145      ;
; 1.275 ; piso_shift_reg:inst|shift_reg[10]~_emulated ; piso_shift_reg:inst|shift_reg[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.474      ;
; 1.283 ; piso_shift_reg:inst|shift_reg[18]~_emulated ; piso_shift_reg:inst|shift_reg[19]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.481      ;
; 1.323 ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.521      ;
; 1.338 ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.536      ;
; 1.345 ; piso_shift_reg:inst|shift_reg[11]~_emulated ; piso_shift_reg:inst|shift_reg[12]~_emulated ; clk          ; clk         ; 0.000        ; 0.055      ; 1.544      ;
; 1.352 ; piso_shift_reg:inst|shift_reg[30]~_emulated ; piso_shift_reg:inst|shift_reg[31]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.550      ;
; 1.361 ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.558      ;
; 1.364 ; piso_shift_reg:inst|shift_reg[17]~_emulated ; piso_shift_reg:inst|shift_reg[18]~_emulated ; clk          ; clk         ; 0.000        ; 0.052      ; 1.560      ;
; 1.369 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.567      ;
; 1.412 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.610      ;
; 1.437 ; piso_shift_reg:inst|shift_reg[15]~_emulated ; piso_shift_reg:inst|shift_reg[16]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.635      ;
; 1.512 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.710      ;
; 1.578 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 0.000        ; 0.054      ; 1.776      ;
; 2.525 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.884     ; 0.325      ;
; 2.541 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.901     ; 0.324      ;
; 2.541 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.901     ; 0.324      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                   ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.114 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.737      ;
; -1.114 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.737      ;
; -1.114 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.737      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -1.013 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.637      ;
; -0.993 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.615      ;
; -0.993 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.615      ;
; -0.993 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.615      ;
; -0.993 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.615      ;
; -0.977 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.600      ;
; -0.977 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.600      ;
; -0.977 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.600      ;
; -0.977 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.600      ;
; -0.953 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.575      ;
; -0.953 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.575      ;
; -0.953 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.147      ; 3.575      ;
; -0.900 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.523      ;
; -0.900 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.523      ;
; -0.893 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.516      ;
; -0.893 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.516      ;
; -0.893 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.516      ;
; -0.891 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.514      ;
; -0.891 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; 2.148      ; 3.514      ;
; -0.852 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.476      ;
; -0.852 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; 2.149      ; 3.476      ;
; -0.497 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.620      ;
; -0.497 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.620      ;
; -0.497 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.620      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.424 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.548      ;
; -0.357 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.480      ;
; -0.357 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.480      ;
; -0.357 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.480      ;
; -0.357 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.480      ;
; -0.352 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.474      ;
; -0.352 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.474      ;
; -0.352 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.474      ;
; -0.352 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.474      ;
; -0.315 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.437      ;
; -0.315 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.437      ;
; -0.315 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.147      ; 3.437      ;
; -0.280 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.403      ;
; -0.280 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.403      ;
; -0.275 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.398      ;
; -0.275 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.398      ;
; -0.275 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.398      ;
; -0.275 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.398      ;
; -0.275 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 1.000        ; 2.148      ; 3.398      ;
; -0.247 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.371      ;
; -0.247 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 1.000        ; 2.149      ; 3.371      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                   ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.851 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.257      ;
; 0.851 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.257      ;
; 0.877 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.283      ;
; 0.877 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.283      ;
; 0.877 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.283      ;
; 0.878 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.283      ;
; 0.878 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.283      ;
; 0.882 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.287      ;
; 0.882 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.287      ;
; 0.915 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.320      ;
; 0.915 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.320      ;
; 0.915 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.320      ;
; 0.951 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 3.355      ;
; 0.951 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 3.355      ;
; 0.951 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 3.355      ;
; 0.951 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.220      ; 3.355      ;
; 0.955 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.361      ;
; 0.955 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.361      ;
; 0.955 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.361      ;
; 0.955 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.361      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.020 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.222      ; 3.426      ;
; 1.090 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.495      ;
; 1.090 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.495      ;
; 1.090 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 2.221      ; 3.495      ;
; 1.456 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.362      ;
; 1.456 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.362      ;
; 1.493 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.398      ;
; 1.493 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.398      ;
; 1.495 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.401      ;
; 1.495 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.401      ;
; 1.495 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.401      ;
; 1.502 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.407      ;
; 1.502 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.407      ;
; 1.552 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.457      ;
; 1.552 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.457      ;
; 1.552 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.457      ;
; 1.575 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.481      ;
; 1.575 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.481      ;
; 1.575 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.481      ;
; 1.575 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.481      ;
; 1.592 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.496      ;
; 1.592 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.496      ;
; 1.592 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.496      ;
; 1.592 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.220      ; 3.496      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.610 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.222      ; 3.516      ;
; 1.707 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.612      ;
; 1.707 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.612      ;
; 1.707 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 2.221      ; 3.612      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[10]~_emulated|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[11]~_emulated|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[12]~_emulated|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[22]~_emulated|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[23]~_emulated|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[24]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|serial_out|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[0]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[13]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[14]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[15]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[16]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[17]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[18]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[19]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[1]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[20]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[21]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[25]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[26]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[27]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[28]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[29]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[2]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[30]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[31]~_emulated|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[3]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[4]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[5]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[6]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[7]~_emulated|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[8]~_emulated|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LOAD'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; LOAD  ; Rise       ; LOAD                                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|o                           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|combout         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[0]~156|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[10]~106|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[11]~101|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[12]~96|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[8]~116|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[9]~111|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[15]~81|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[17]~71|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[25]~31|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[26]~26|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[27]~21|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[29]~11|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[30]~6|datad             ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~1|datad             ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[13]~91|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[14]~86|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[16]~76|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[18]~66|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[19]~61|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[1]~151|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[20]~56|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[24]~36|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[28]~16|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[2]~146|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[3]~141|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[7]~121|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[21]~51|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[22]~46|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[23]~41|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[4]~136|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[5]~131|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[6]~126|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|outclk   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[0]~156   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[10]~106  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[11]~101  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[12]~96   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[8]~116   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[9]~111   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[14]~86   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[2]~146   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[7]~121   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[2]~146   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[7]~121   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[14]~86   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[11]~101  ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[8]~116   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; para_in[*]   ; LOAD       ; 0.419  ; 0.759  ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.174  ; 0.513  ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.026  ; 0.386  ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; -0.081 ; 0.288  ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.220  ; 0.543  ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.235  ; 0.583  ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.021  ; 0.348  ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.216  ; 0.538  ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.222  ; 0.526  ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.139  ; 0.482  ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.391  ; 0.731  ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.174  ; 0.520  ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.022  ; 0.354  ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.191  ; 0.555  ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.258  ; 0.583  ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.419  ; 0.759  ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.037  ; 0.341  ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; -0.145 ; 0.213  ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.036  ; 0.344  ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; -0.159 ; 0.169  ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.004  ; 0.315  ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.214  ; 0.575  ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; -0.390 ; -0.046 ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; -0.249 ; 0.103  ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; -0.338 ; 0.010  ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; -0.153 ; 0.191  ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; -0.014 ; 0.362  ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.300  ; 0.660  ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.100  ; 0.464  ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; -0.229 ; 0.084  ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.354  ; 0.654  ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.176  ; 0.478  ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.113  ; 0.448  ; Fall       ; LOAD            ;
; LOAD         ; clk        ; 1.026  ; 1.143  ; Rise       ; clk             ;
; para_in[*]   ; clk        ; 2.193  ; 2.531  ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; 1.749  ; 2.107  ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; 1.942  ; 2.293  ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; 1.776  ; 2.116  ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; 2.087  ; 2.405  ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; 1.824  ; 2.162  ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; 1.761  ; 2.108  ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; 1.746  ; 2.106  ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; 1.606  ; 2.010  ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; 1.516  ; 1.897  ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; 2.107  ; 2.461  ; Rise       ; clk             ;
;  para_in[10] ; clk        ; 1.896  ; 2.245  ; Rise       ; clk             ;
;  para_in[11] ; clk        ; 1.883  ; 2.248  ; Rise       ; clk             ;
;  para_in[12] ; clk        ; 1.822  ; 2.173  ; Rise       ; clk             ;
;  para_in[13] ; clk        ; 2.043  ; 2.383  ; Rise       ; clk             ;
;  para_in[14] ; clk        ; 1.962  ; 2.318  ; Rise       ; clk             ;
;  para_in[15] ; clk        ; 2.027  ; 2.384  ; Rise       ; clk             ;
;  para_in[16] ; clk        ; 1.733  ; 2.088  ; Rise       ; clk             ;
;  para_in[17] ; clk        ; 1.799  ; 2.122  ; Rise       ; clk             ;
;  para_in[18] ; clk        ; 1.324  ; 1.657  ; Rise       ; clk             ;
;  para_in[19] ; clk        ; 1.785  ; 2.112  ; Rise       ; clk             ;
;  para_in[20] ; clk        ; 1.857  ; 2.236  ; Rise       ; clk             ;
;  para_in[21] ; clk        ; 1.336  ; 1.699  ; Rise       ; clk             ;
;  para_in[22] ; clk        ; 1.353  ; 1.704  ; Rise       ; clk             ;
;  para_in[23] ; clk        ; 1.321  ; 1.682  ; Rise       ; clk             ;
;  para_in[24] ; clk        ; 1.613  ; 1.972  ; Rise       ; clk             ;
;  para_in[25] ; clk        ; 1.634  ; 2.004  ; Rise       ; clk             ;
;  para_in[26] ; clk        ; 1.948  ; 2.304  ; Rise       ; clk             ;
;  para_in[27] ; clk        ; 1.665  ; 2.026  ; Rise       ; clk             ;
;  para_in[28] ; clk        ; 1.610  ; 1.985  ; Rise       ; clk             ;
;  para_in[29] ; clk        ; 2.193  ; 2.531  ; Rise       ; clk             ;
;  para_in[30] ; clk        ; 1.782  ; 2.145  ; Rise       ; clk             ;
;  para_in[31] ; clk        ; 1.863  ; 2.179  ; Rise       ; clk             ;
; rst          ; clk        ; 1.711  ; 1.844  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; para_in[*]   ; LOAD       ; 1.247  ; 0.908  ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.774  ; 0.452  ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.925  ; 0.583  ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 1.004  ; 0.646  ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.594  ; 0.283  ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.724  ; 0.394  ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.775  ; 0.458  ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.707  ; 0.395  ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.732  ; 0.437  ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.807  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.576  ; 0.254  ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.773  ; 0.440  ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.779  ; 0.458  ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.756  ; 0.405  ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.547  ; 0.235  ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.519  ; 0.190  ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.772  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; 0.945  ; 0.601  ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.771  ; 0.472  ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; 1.073  ; 0.753  ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.792  ; 0.494  ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.736  ; 0.388  ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; 1.180  ; 0.849  ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; 1.178  ; 0.839  ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; 1.247  ; 0.908  ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; 0.951  ; 0.621  ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.953  ; 0.592  ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.652  ; 0.305  ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.832  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; 1.017  ; 0.714  ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.456  ; 0.166  ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.742  ; 0.450  ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.810  ; 0.484  ; Fall       ; LOAD            ;
; LOAD         ; clk        ; -0.415 ; -0.539 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; -0.985 ; -1.307 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; -1.394 ; -1.738 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; -1.546 ; -1.874 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; -1.420 ; -1.743 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; -1.720 ; -2.020 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; -1.466 ; -1.788 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; -1.406 ; -1.736 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; -1.391 ; -1.737 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; -1.218 ; -1.594 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; -1.171 ; -1.536 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; -1.735 ; -2.065 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; -1.532 ; -1.856 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; -1.520 ; -1.861 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; -1.435 ; -1.769 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; -1.646 ; -1.970 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; -1.600 ; -1.940 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; -1.620 ; -1.953 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; -1.381 ; -1.716 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; -1.413 ; -1.720 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; -0.989 ; -1.307 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; -1.398 ; -1.709 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; -1.484 ; -1.838 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; -0.998 ; -1.341 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; -1.014 ; -1.345 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; -0.985 ; -1.325 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; -1.234 ; -1.574 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; -1.253 ; -1.605 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; -1.554 ; -1.894 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; -1.282 ; -1.626 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; -1.248 ; -1.592 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; -1.820 ; -2.135 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; -1.426 ; -1.766 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; -1.515 ; -1.819 ; Rise       ; clk             ;
; rst          ; clk        ; 0.004  ; -0.126 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 5.361 ; 5.365 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 5.259 ; 5.262 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.053 ; -62.173           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.768 ; -21.440              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.470 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.834                         ;
; LOAD  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.053 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.908      ;
; -2.035 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.623     ; 0.879      ;
; -2.020 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.873      ;
; -1.989 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.625     ; 0.831      ;
; -1.982 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.835      ;
; -1.964 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.625     ; 0.806      ;
; -1.961 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.813      ;
; -1.956 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.622     ; 0.801      ;
; -1.955 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.808      ;
; -1.952 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.807      ;
; -1.949 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.805      ;
; -1.908 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.608     ; 0.767      ;
; -1.907 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.759      ;
; -1.905 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.761      ;
; -1.902 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.616     ; 0.753      ;
; -1.902 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.623     ; 0.746      ;
; -1.898 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.750      ;
; -1.891 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.747      ;
; -1.880 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.613     ; 0.734      ;
; -1.877 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.613     ; 0.731      ;
; -1.875 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.731      ;
; -1.870 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.607     ; 0.730      ;
; -1.866 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.609     ; 0.724      ;
; -1.818 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.623     ; 0.662      ;
; -1.807 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.660      ;
; -1.805 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.657      ;
; -1.803 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.616     ; 0.654      ;
; -1.798 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.608     ; 0.657      ;
; -1.795 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.650      ;
; -1.794 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.608     ; 0.653      ;
; -1.788 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.606     ; 0.649      ;
; -1.752 ; piso_shift_reg:inst|shift_reg[1]~151        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.604      ;
; -1.729 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.582      ;
; -1.726 ; piso_shift_reg:inst|shift_reg[8]~116        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.623     ; 0.570      ;
; -1.719 ; piso_shift_reg:inst|shift_reg[17]~71        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.575      ;
; -1.702 ; piso_shift_reg:inst|shift_reg[24]~36        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.616     ; 0.553      ;
; -1.656 ; piso_shift_reg:inst|shift_reg[4]~136        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.607     ; 0.516      ;
; -1.650 ; piso_shift_reg:inst|shift_reg[7]~121        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.502      ;
; -1.649 ; piso_shift_reg:inst|shift_reg[9]~111        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.625     ; 0.491      ;
; -1.648 ; piso_shift_reg:inst|shift_reg[3]~141        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.503      ;
; -1.648 ; piso_shift_reg:inst|shift_reg[2]~146        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.616     ; 0.499      ;
; -1.639 ; piso_shift_reg:inst|shift_reg[21]~51        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.607     ; 0.499      ;
; -1.633 ; piso_shift_reg:inst|shift_reg[15]~81        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.486      ;
; -1.564 ; piso_shift_reg:inst|shift_reg[11]~101       ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.623     ; 0.408      ;
; -1.555 ; piso_shift_reg:inst|shift_reg[16]~76        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.615     ; 0.407      ;
; -1.550 ; piso_shift_reg:inst|shift_reg[18]~66        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.406      ;
; -1.550 ; piso_shift_reg:inst|shift_reg[28]~16        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.405      ;
; -1.549 ; piso_shift_reg:inst|shift_reg[29]~11        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.402      ;
; -1.548 ; piso_shift_reg:inst|shift_reg[27]~21        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.403      ;
; -1.548 ; piso_shift_reg:inst|shift_reg[25]~31        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.401      ;
; -1.548 ; piso_shift_reg:inst|shift_reg[26]~26        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.401      ;
; -1.545 ; piso_shift_reg:inst|shift_reg[20]~56        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.401      ;
; -1.544 ; piso_shift_reg:inst|shift_reg[22]~46        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.606     ; 0.405      ;
; -1.544 ; piso_shift_reg:inst|shift_reg[23]~41        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.608     ; 0.403      ;
; -1.539 ; piso_shift_reg:inst|shift_reg[0]~156        ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.625     ; 0.381      ;
; -1.537 ; piso_shift_reg:inst|shift_reg[14]~86        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.612     ; 0.392      ;
; -1.534 ; piso_shift_reg:inst|shift_reg[6]~126        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.609     ; 0.392      ;
; -1.459 ; piso_shift_reg:inst|shift_reg[13]~91        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.616     ; 0.310      ;
; -1.454 ; piso_shift_reg:inst|shift_reg[5]~131        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; -1.609     ; 0.312      ;
; -1.453 ; piso_shift_reg:inst|shift_reg[19]~61        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.613     ; 0.307      ;
; -1.389 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.622     ; 0.234      ;
; -1.389 ; piso_shift_reg:inst|shift_reg[30]~6         ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.614     ; 0.242      ;
; -1.387 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.622     ; 0.232      ;
; -1.380 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; -1.611     ; 0.236      ;
; -0.480 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.305      ;
; -0.479 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.304      ;
; -0.476 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.301      ;
; -0.476 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.301      ;
; -0.461 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.286      ;
; -0.460 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.285      ;
; -0.457 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.282      ;
; -0.456 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.281      ;
; -0.433 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.257      ;
; -0.432 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.256      ;
; -0.431 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.255      ;
; -0.431 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.255      ;
; -0.409 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.233      ;
; -0.405 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.229      ;
; -0.402 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.226      ;
; -0.390 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.216      ;
; -0.389 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.215      ;
; -0.386 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.212      ;
; -0.380 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.206      ;
; -0.377 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.202      ;
; -0.373 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.198      ;
; -0.361 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.187      ;
; -0.353 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.179      ;
; -0.347 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.173      ;
; -0.343 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.169      ;
; -0.343 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.169      ;
; -0.342 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.168      ;
; -0.323 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.148      ;
; -0.317 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.142      ;
; -0.306 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.132      ;
; -0.304 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.130      ;
; -0.293 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.119      ;
; -0.244 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.194 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.146      ;
; -0.179 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.164 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.711      ;
; 0.186 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.718      ;
; 0.187 ; piso_shift_reg:inst|serial_out              ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.720      ;
; 0.200 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.731      ;
; 0.205 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.736      ;
; 0.218 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.750      ;
; 0.225 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.757      ;
; 0.229 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.761      ;
; 0.230 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.762      ;
; 0.233 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.765      ;
; 0.241 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.773      ;
; 0.244 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.776      ;
; 0.254 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.786      ;
; 0.257 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.789      ;
; 0.259 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.791      ;
; 0.261 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.793      ;
; 0.262 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.794      ;
; 0.270 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.801      ;
; 0.273 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.804      ;
; 0.277 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.808      ;
; 0.306 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.837      ;
; 0.307 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.838      ;
; 0.307 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.838      ;
; 0.309 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 1.840      ;
; 0.319 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.851      ;
; 0.321 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.853      ;
; 0.323 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.855      ;
; 0.323 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.855      ;
; 0.325 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.857      ;
; 0.327 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.859      ;
; 0.327 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.859      ;
; 0.335 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; 0.000        ; 1.408      ; 1.867      ;
; 0.496 ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.560 ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.679      ;
; 0.560 ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.679      ;
; 0.562 ; piso_shift_reg:inst|shift_reg[25]~_emulated ; piso_shift_reg:inst|shift_reg[26]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.682      ;
; 0.567 ; piso_shift_reg:inst|shift_reg[13]~_emulated ; piso_shift_reg:inst|shift_reg[14]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.687      ;
; 0.619 ; piso_shift_reg:inst|shift_reg[23]~_emulated ; piso_shift_reg:inst|shift_reg[24]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.739      ;
; 0.623 ; piso_shift_reg:inst|shift_reg[27]~_emulated ; piso_shift_reg:inst|shift_reg[28]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.628 ; piso_shift_reg:inst|shift_reg[12]~_emulated ; piso_shift_reg:inst|shift_reg[13]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 0.747      ;
; 0.633 ; piso_shift_reg:inst|shift_reg[21]~_emulated ; piso_shift_reg:inst|shift_reg[22]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.753      ;
; 0.669 ; piso_shift_reg:inst|shift_reg[19]~_emulated ; piso_shift_reg:inst|shift_reg[20]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.682 ; piso_shift_reg:inst|shift_reg[22]~_emulated ; piso_shift_reg:inst|shift_reg[23]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.802      ;
; 0.687 ; piso_shift_reg:inst|shift_reg[29]~_emulated ; piso_shift_reg:inst|shift_reg[30]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.807      ;
; 0.688 ; piso_shift_reg:inst|shift_reg[26]~_emulated ; piso_shift_reg:inst|shift_reg[27]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.808      ;
; 0.690 ; piso_shift_reg:inst|shift_reg[20]~_emulated ; piso_shift_reg:inst|shift_reg[21]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.810      ;
; 0.691 ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.810      ;
; 0.696 ; piso_shift_reg:inst|shift_reg[16]~_emulated ; piso_shift_reg:inst|shift_reg[17]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 0.815      ;
; 0.708 ; piso_shift_reg:inst|shift_reg[24]~_emulated ; piso_shift_reg:inst|shift_reg[25]~_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.829      ;
; 0.722 ; piso_shift_reg:inst|shift_reg[14]~_emulated ; piso_shift_reg:inst|shift_reg[15]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.722 ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.744 ; piso_shift_reg:inst|shift_reg[18]~_emulated ; piso_shift_reg:inst|shift_reg[19]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; piso_shift_reg:inst|shift_reg[10]~_emulated ; piso_shift_reg:inst|shift_reg[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.761 ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.880      ;
; 0.764 ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.883      ;
; 0.785 ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.903      ;
; 0.789 ; piso_shift_reg:inst|shift_reg[11]~_emulated ; piso_shift_reg:inst|shift_reg[12]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 0.908      ;
; 0.797 ; piso_shift_reg:inst|shift_reg[17]~_emulated ; piso_shift_reg:inst|shift_reg[18]~_emulated ; clk          ; clk         ; 0.000        ; 0.034      ; 0.915      ;
; 0.809 ; piso_shift_reg:inst|shift_reg[30]~_emulated ; piso_shift_reg:inst|shift_reg[31]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.929      ;
; 0.819 ; piso_shift_reg:inst|shift_reg[31]~_emulated ; piso_shift_reg:inst|serial_out              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.828 ; piso_shift_reg:inst|shift_reg[28]~_emulated ; piso_shift_reg:inst|shift_reg[29]~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.948      ;
; 0.830 ; piso_shift_reg:inst|shift_reg[15]~_emulated ; piso_shift_reg:inst|shift_reg[16]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 0.949      ;
; 0.881 ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.000      ;
; 0.912 ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; piso_shift_reg:inst|shift_reg[10]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.031      ;
; 1.004 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.036      ;
; 1.012 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.044      ;
; 1.013 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.045      ;
; 1.026 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.058      ;
; 1.035 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.066      ;
; 1.037 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.069      ;
; 1.040 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.071      ;
; 1.043 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.075      ;
; 1.043 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.075      ;
; 1.047 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.079      ;
; 1.050 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.082      ;
; 1.052 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.084      ;
; 1.067 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.099      ;
; 1.070 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.102      ;
; 1.077 ; LOAD                                        ; piso_shift_reg:inst|serial_out              ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.109      ;
; 1.091 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.123      ;
; 1.093 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.125      ;
; 1.094 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.126      ;
; 1.116 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.147      ;
; 1.119 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.150      ;
; 1.122 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.153      ;
; 1.122 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.153      ;
; 1.122 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.153      ;
; 1.123 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.154      ;
; 1.125 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.156      ;
; 1.146 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.178      ;
; 1.147 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.179      ;
; 1.149 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.181      ;
; 1.149 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.181      ;
; 1.176 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.208      ;
; 1.177 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.209      ;
; 1.177 ; LOAD                                        ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.209      ;
; 2.044 ; piso_shift_reg:inst|shift_reg[31]~1         ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.474     ; 0.194      ;
; 2.052 ; piso_shift_reg:inst|shift_reg[12]~96        ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.485     ; 0.191      ;
; 2.053 ; piso_shift_reg:inst|shift_reg[10]~106       ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; -1.485     ; 0.192      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                   ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.768 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.593      ;
; -0.768 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.593      ;
; -0.768 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.593      ;
; -0.689 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.513      ;
; -0.689 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.513      ;
; -0.689 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.513      ;
; -0.689 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.513      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.686 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.512      ;
; -0.683 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.508      ;
; -0.683 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.508      ;
; -0.683 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.508      ;
; -0.683 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.508      ;
; -0.664 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.488      ;
; -0.664 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.488      ;
; -0.664 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.357      ; 2.488      ;
; -0.621 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.446      ;
; -0.621 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.446      ;
; -0.616 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.441      ;
; -0.616 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.358      ; 2.441      ;
; -0.612 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.438      ;
; -0.612 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.438      ;
; -0.612 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.438      ;
; -0.586 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.412      ;
; -0.586 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.500        ; 1.359      ; 2.412      ;
; 0.091  ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.234      ;
; 0.091  ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.234      ;
; 0.091  ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.234      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.151  ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.175      ;
; 0.167  ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.157      ;
; 0.167  ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.157      ;
; 0.167  ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.157      ;
; 0.167  ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.157      ;
; 0.173  ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.152      ;
; 0.173  ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.152      ;
; 0.173  ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.152      ;
; 0.173  ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.152      ;
; 0.182  ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.142      ;
; 0.182  ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.142      ;
; 0.182  ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.357      ; 2.142      ;
; 0.228  ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.097      ;
; 0.228  ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.097      ;
; 0.228  ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.097      ;
; 0.228  ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.358      ; 2.097      ;
; 0.233  ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.093      ;
; 0.233  ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.093      ;
; 0.233  ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.093      ;
; 0.251  ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.075      ;
; 0.251  ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 1.000        ; 1.359      ; 2.075      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                   ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.002      ;
; 0.470 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.002      ;
; 0.488 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.020      ;
; 0.488 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.020      ;
; 0.488 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.020      ;
; 0.491 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.023      ;
; 0.491 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.023      ;
; 0.492 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.023      ;
; 0.492 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.023      ;
; 0.536 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.067      ;
; 0.536 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.067      ;
; 0.536 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.067      ;
; 0.544 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.076      ;
; 0.544 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.076      ;
; 0.544 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.076      ;
; 0.544 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.076      ;
; 0.550 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.081      ;
; 0.550 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.081      ;
; 0.550 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.081      ;
; 0.550 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.407      ; 2.081      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.566 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.098      ;
; 0.623 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.155      ;
; 0.623 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.155      ;
; 0.623 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; 0.000        ; 1.408      ; 2.155      ;
; 1.305 ; LOAD      ; piso_shift_reg:inst|shift_reg[8]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.337      ;
; 1.305 ; LOAD      ; piso_shift_reg:inst|shift_reg[9]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.337      ;
; 1.330 ; LOAD      ; piso_shift_reg:inst|shift_reg[12]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.362      ;
; 1.330 ; LOAD      ; piso_shift_reg:inst|shift_reg[11]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.362      ;
; 1.330 ; LOAD      ; piso_shift_reg:inst|shift_reg[10]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.362      ;
; 1.334 ; LOAD      ; piso_shift_reg:inst|shift_reg[13]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.366      ;
; 1.334 ; LOAD      ; piso_shift_reg:inst|shift_reg[14]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.366      ;
; 1.339 ; LOAD      ; piso_shift_reg:inst|shift_reg[6]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.370      ;
; 1.339 ; LOAD      ; piso_shift_reg:inst|shift_reg[5]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.370      ;
; 1.380 ; LOAD      ; piso_shift_reg:inst|shift_reg[24]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.411      ;
; 1.380 ; LOAD      ; piso_shift_reg:inst|shift_reg[23]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.411      ;
; 1.380 ; LOAD      ; piso_shift_reg:inst|shift_reg[22]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.411      ;
; 1.397 ; LOAD      ; piso_shift_reg:inst|shift_reg[25]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.429      ;
; 1.397 ; LOAD      ; piso_shift_reg:inst|shift_reg[26]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.429      ;
; 1.397 ; LOAD      ; piso_shift_reg:inst|shift_reg[27]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.429      ;
; 1.397 ; LOAD      ; piso_shift_reg:inst|shift_reg[28]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.429      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[17]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[4]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[3]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[0]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[1]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[2]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[7]~_emulated  ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[15]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.401 ; LOAD      ; piso_shift_reg:inst|shift_reg[16]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.433      ;
; 1.403 ; LOAD      ; piso_shift_reg:inst|shift_reg[21]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.434      ;
; 1.403 ; LOAD      ; piso_shift_reg:inst|shift_reg[19]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.434      ;
; 1.403 ; LOAD      ; piso_shift_reg:inst|shift_reg[18]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.434      ;
; 1.403 ; LOAD      ; piso_shift_reg:inst|shift_reg[20]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.407      ; 2.434      ;
; 1.479 ; LOAD      ; piso_shift_reg:inst|shift_reg[31]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.511      ;
; 1.479 ; LOAD      ; piso_shift_reg:inst|shift_reg[30]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.511      ;
; 1.479 ; LOAD      ; piso_shift_reg:inst|shift_reg[29]~_emulated ; LOAD         ; clk         ; -0.500       ; 1.408      ; 2.511      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[0]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[10]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[11]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[12]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[15]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[16]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[17]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[1]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[22]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[23]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[24]~_emulated ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[2]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[3]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[4]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[5]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[6]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[7]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[8]~_emulated  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[9]~_emulated  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|serial_out              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[13]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[14]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[18]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[19]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[20]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[21]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[25]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[26]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[27]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[28]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[29]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[30]~_emulated ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_shift_reg:inst|shift_reg[31]~_emulated ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[13]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[14]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[18]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[19]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[20]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[21]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[22]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[23]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[24]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[25]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[26]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[27]~_emulated|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[28]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|serial_out|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[0]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[10]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[11]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[12]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[15]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[16]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[17]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[1]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[29]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[2]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[30]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[31]~_emulated|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[3]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[4]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[5]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[6]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[7]~_emulated|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|shift_reg[8]~_emulated|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LOAD'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; LOAD  ; Rise       ; LOAD                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|o                           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[0]~156|datad            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[9]~111|datad            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[10]~106|datad           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[11]~101|datad           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[12]~96|datad            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[16]~76|datad            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[1]~151|datad            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[8]~116|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[13]~91|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[14]~86|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[15]~81|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[17]~71|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[18]~66|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[19]~61|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[20]~56|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[25]~31|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[26]~26|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[27]~21|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[28]~16|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[29]~11|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[2]~146|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[30]~6|datad             ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~1|datad             ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[3]~141|datad            ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[7]~121|datad            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[21]~51|datad            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[24]~36|datad            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[4]~136|datad            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[5]~131|datad            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[6]~126|datad            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[22]~46|datad            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[23]~41|datad            ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[0]~156   ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[9]~111   ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[10]~106  ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[11]~101  ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[12]~96   ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[8]~116   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[14]~86   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[2]~146   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[7]~121   ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.155  ; 0.155        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|inclk[0] ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|outclk   ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|datad           ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|shift_reg[31]~163|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~input|i                           ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163|combout         ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163|datad           ;
; 0.815  ; 0.815        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|inclk[0] ;
; 0.815  ; 0.815        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|shift_reg[31]~163clkctrl|outclk   ;
; 0.840  ; 0.840        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[23]~41   ;
; 0.841  ; 0.841        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[21]~51   ;
; 0.841  ; 0.841        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[22]~46   ;
; 0.841  ; 0.841        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[4]~136   ;
; 0.841  ; 0.841        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[5]~131   ;
; 0.841  ; 0.841        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[6]~126   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[13]~91   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[15]~81   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[16]~76   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[17]~71   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[18]~66   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[19]~61   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[1]~151   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[20]~56   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[24]~36   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[25]~31   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[26]~26   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[27]~21   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[28]~16   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[29]~11   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[30]~6    ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[31]~1    ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[3]~141   ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; piso_shift_reg:inst|shift_reg[7]~121   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; para_in[*]   ; LOAD       ; -0.004 ; 0.592 ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; -0.178 ; 0.414 ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; -0.252 ; 0.328 ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; -0.316 ; 0.253 ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; -0.166 ; 0.438 ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; -0.145 ; 0.457 ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; -0.264 ; 0.301 ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; -0.147 ; 0.428 ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; -0.153 ; 0.422 ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; -0.202 ; 0.393 ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; -0.034 ; 0.585 ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; -0.153 ; 0.434 ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; -0.281 ; 0.299 ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; -0.167 ; 0.438 ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; -0.118 ; 0.478 ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; -0.004 ; 0.592 ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; -0.283 ; 0.288 ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; -0.356 ; 0.212 ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; -0.270 ; 0.308 ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; -0.393 ; 0.163 ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; -0.305 ; 0.270 ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; -0.142 ; 0.455 ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; -0.525 ; 0.025 ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; -0.440 ; 0.124 ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; -0.498 ; 0.054 ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; -0.367 ; 0.201 ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; -0.280 ; 0.309 ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; -0.073 ; 0.531 ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; -0.212 ; 0.366 ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; -0.441 ; 0.113 ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; -0.073 ; 0.523 ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; -0.198 ; 0.379 ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; -0.217 ; 0.359 ; Fall       ; LOAD            ;
; LOAD         ; clk        ; 0.600  ; 0.940 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; 1.381  ; 2.006 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; 1.115  ; 1.713 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; 1.229  ; 1.834 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; 1.131  ; 1.718 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; 1.291  ; 1.917 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; 1.145  ; 1.741 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; 1.131  ; 1.711 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; 1.105  ; 1.706 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; 1.035  ; 1.639 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; 0.974  ; 1.560 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; 1.334  ; 1.964 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; 1.204  ; 1.805 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; 1.185  ; 1.793 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; 1.164  ; 1.762 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; 1.308  ; 1.915 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; 1.255  ; 1.866 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; 1.254  ; 1.891 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; 1.111  ; 1.704 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; 1.139  ; 1.727 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; 0.847  ; 1.407 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; 1.119  ; 1.706 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; 1.185  ; 1.790 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; 0.862  ; 1.427 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; 0.858  ; 1.423 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; 0.849  ; 1.413 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; 1.044  ; 1.623 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; 1.051  ; 1.638 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; 1.257  ; 1.861 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; 1.077  ; 1.654 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; 1.017  ; 1.618 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; 1.381  ; 2.006 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; 1.116  ; 1.726 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; 1.153  ; 1.762 ; Rise       ; clk             ;
; rst          ; clk        ; 1.122  ; 1.293 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; para_in[*]   ; LOAD       ; 1.068  ; 0.521  ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.776  ; 0.202  ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.852  ; 0.290  ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 0.897  ; 0.334  ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.673  ; 0.078  ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.749  ; 0.167  ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.761  ; 0.203  ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.730  ; 0.162  ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.754  ; 0.187  ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.800  ; 0.219  ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.644  ; 0.045  ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.753  ; 0.179  ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.778  ; 0.207  ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.765  ; 0.174  ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.621  ; 0.034  ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.595  ; 0.007  ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.787  ; 0.223  ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; 0.855  ; 0.295  ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.773  ; 0.203  ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; 0.965  ; 0.414  ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.801  ; 0.234  ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.742  ; 0.159  ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; 1.018  ; 0.474  ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; 1.028  ; 0.476  ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; 1.068  ; 0.521  ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; 0.866  ; 0.305  ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.874  ; 0.299  ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.677  ; 0.087  ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.797  ; 0.225  ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; 0.930  ; 0.384  ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.577  ; -0.010 ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.777  ; 0.208  ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.796  ; 0.225  ; Fall       ; LOAD            ;
; LOAD         ; clk        ; -0.219 ; -0.544 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; -0.626 ; -1.185 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; -0.976 ; -1.556 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; -0.899 ; -1.483 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; -1.054 ; -1.675 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; -0.912 ; -1.503 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; -0.899 ; -1.476 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; -0.875 ; -1.473 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; -0.779 ; -1.379 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; -0.749 ; -1.333 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; -1.099 ; -1.700 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; -0.972 ; -1.547 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; -0.956 ; -1.536 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; -0.910 ; -1.505 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; -1.048 ; -1.652 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; -1.020 ; -1.627 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; -0.989 ; -1.620 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; -0.880 ; -1.470 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; -0.887 ; -1.472 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; -0.626 ; -1.185 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; -0.866 ; -1.451 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; -0.944 ; -1.540 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; -0.641 ; -1.202 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; -0.636 ; -1.197 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; -0.627 ; -1.189 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; -0.796 ; -1.372 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; -0.801 ; -1.385 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; -1.000 ; -1.600 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; -0.826 ; -1.400 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; -0.786 ; -1.350 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; -1.143 ; -1.740 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; -0.888 ; -1.472 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; -0.932 ; -1.525 ; Rise       ; clk             ;
; rst          ; clk        ; -0.020 ; -0.257 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 3.415 ; 3.459 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 3.348 ; 3.390 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.452   ; 0.179 ; -1.227   ; 0.470   ; -3.000              ;
;  LOAD            ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.452   ; 0.179 ; -1.227   ; 0.470   ; -3.000              ;
; Design-wide TNS  ; -104.148 ; 0.0   ; -34.263  ; 0.0     ; -40.834             ;
;  LOAD            ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -104.148 ; 0.000 ; -34.263  ; 0.000   ; -37.834             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; para_in[*]   ; LOAD       ; 0.572  ; 1.009 ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.322  ; 0.727 ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.159  ; 0.594 ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 0.035  ; 0.487 ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.349  ; 0.773 ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.393  ; 0.833 ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.141  ; 0.558 ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.354  ; 0.745 ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.369  ; 0.758 ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.280  ; 0.695 ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.560  ; 1.009 ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.324  ; 0.762 ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.136  ; 0.543 ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.340  ; 0.774 ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.389  ; 0.813 ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.572  ; 1.004 ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.157  ; 0.546 ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; -0.039 ; 0.405 ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.157  ; 0.546 ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; -0.057 ; 0.344 ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.120  ; 0.516 ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.369  ; 0.815 ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; -0.306 ; 0.108 ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; -0.134 ; 0.292 ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; -0.246 ; 0.171 ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; -0.051 ; 0.379 ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.124  ; 0.577 ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.462  ; 0.897 ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.227  ; 0.677 ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; -0.134 ; 0.254 ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.495  ; 0.867 ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.295  ; 0.689 ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.244  ; 0.641 ; Fall       ; LOAD            ;
; LOAD         ; clk        ; 1.099  ; 1.183 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; 2.515  ; 2.933 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; 2.032  ; 2.480 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; 2.247  ; 2.677 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; 2.062  ; 2.502 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; 2.390  ; 2.823 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; 2.122  ; 2.549 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; 2.046  ; 2.482 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; 2.029  ; 2.453 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; 1.889  ; 2.371 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; 1.781  ; 2.244 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; 2.431  ; 2.895 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; 2.192  ; 2.644 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; 2.179  ; 2.625 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; 2.114  ; 2.560 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; 2.344  ; 2.784 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; 2.262  ; 2.718 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; 2.344  ; 2.790 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; 2.013  ; 2.468 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; 2.094  ; 2.497 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; 1.567  ; 1.972 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; 2.076  ; 2.485 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; 2.158  ; 2.622 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; 1.588  ; 2.020 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; 1.609  ; 2.031 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; 1.573  ; 2.003 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; 1.888  ; 2.332 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; 1.918  ; 2.363 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; 2.257  ; 2.685 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; 1.943  ; 2.390 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; 1.889  ; 2.350 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; 2.515  ; 2.933 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; 2.061  ; 2.536 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; 2.148  ; 2.551 ; Rise       ; clk             ;
; rst          ; clk        ; 1.884  ; 1.944 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; para_in[*]   ; LOAD       ; 1.265  ; 0.908  ; Fall       ; LOAD            ;
;  para_in[0]  ; LOAD       ; 0.776  ; 0.452  ; Fall       ; LOAD            ;
;  para_in[1]  ; LOAD       ; 0.925  ; 0.583  ; Fall       ; LOAD            ;
;  para_in[2]  ; LOAD       ; 1.004  ; 0.646  ; Fall       ; LOAD            ;
;  para_in[3]  ; LOAD       ; 0.673  ; 0.283  ; Fall       ; LOAD            ;
;  para_in[4]  ; LOAD       ; 0.749  ; 0.394  ; Fall       ; LOAD            ;
;  para_in[5]  ; LOAD       ; 0.775  ; 0.458  ; Fall       ; LOAD            ;
;  para_in[6]  ; LOAD       ; 0.730  ; 0.395  ; Fall       ; LOAD            ;
;  para_in[7]  ; LOAD       ; 0.754  ; 0.437  ; Fall       ; LOAD            ;
;  para_in[8]  ; LOAD       ; 0.807  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[9]  ; LOAD       ; 0.644  ; 0.254  ; Fall       ; LOAD            ;
;  para_in[10] ; LOAD       ; 0.773  ; 0.440  ; Fall       ; LOAD            ;
;  para_in[11] ; LOAD       ; 0.779  ; 0.458  ; Fall       ; LOAD            ;
;  para_in[12] ; LOAD       ; 0.765  ; 0.405  ; Fall       ; LOAD            ;
;  para_in[13] ; LOAD       ; 0.621  ; 0.235  ; Fall       ; LOAD            ;
;  para_in[14] ; LOAD       ; 0.595  ; 0.190  ; Fall       ; LOAD            ;
;  para_in[15] ; LOAD       ; 0.787  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[16] ; LOAD       ; 0.945  ; 0.601  ; Fall       ; LOAD            ;
;  para_in[17] ; LOAD       ; 0.773  ; 0.472  ; Fall       ; LOAD            ;
;  para_in[18] ; LOAD       ; 1.081  ; 0.753  ; Fall       ; LOAD            ;
;  para_in[19] ; LOAD       ; 0.801  ; 0.494  ; Fall       ; LOAD            ;
;  para_in[20] ; LOAD       ; 0.742  ; 0.388  ; Fall       ; LOAD            ;
;  para_in[21] ; LOAD       ; 1.188  ; 0.849  ; Fall       ; LOAD            ;
;  para_in[22] ; LOAD       ; 1.183  ; 0.839  ; Fall       ; LOAD            ;
;  para_in[23] ; LOAD       ; 1.265  ; 0.908  ; Fall       ; LOAD            ;
;  para_in[24] ; LOAD       ; 0.951  ; 0.621  ; Fall       ; LOAD            ;
;  para_in[25] ; LOAD       ; 0.953  ; 0.592  ; Fall       ; LOAD            ;
;  para_in[26] ; LOAD       ; 0.677  ; 0.305  ; Fall       ; LOAD            ;
;  para_in[27] ; LOAD       ; 0.832  ; 0.477  ; Fall       ; LOAD            ;
;  para_in[28] ; LOAD       ; 1.017  ; 0.714  ; Fall       ; LOAD            ;
;  para_in[29] ; LOAD       ; 0.577  ; 0.166  ; Fall       ; LOAD            ;
;  para_in[30] ; LOAD       ; 0.777  ; 0.450  ; Fall       ; LOAD            ;
;  para_in[31] ; LOAD       ; 0.810  ; 0.484  ; Fall       ; LOAD            ;
; LOAD         ; clk        ; -0.219 ; -0.539 ; Rise       ; clk             ;
; para_in[*]   ; clk        ; -0.626 ; -1.185 ; Rise       ; clk             ;
;  para_in[0]  ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  para_in[1]  ; clk        ; -0.976 ; -1.556 ; Rise       ; clk             ;
;  para_in[2]  ; clk        ; -0.899 ; -1.483 ; Rise       ; clk             ;
;  para_in[3]  ; clk        ; -1.054 ; -1.675 ; Rise       ; clk             ;
;  para_in[4]  ; clk        ; -0.912 ; -1.503 ; Rise       ; clk             ;
;  para_in[5]  ; clk        ; -0.899 ; -1.476 ; Rise       ; clk             ;
;  para_in[6]  ; clk        ; -0.875 ; -1.473 ; Rise       ; clk             ;
;  para_in[7]  ; clk        ; -0.779 ; -1.379 ; Rise       ; clk             ;
;  para_in[8]  ; clk        ; -0.749 ; -1.333 ; Rise       ; clk             ;
;  para_in[9]  ; clk        ; -1.099 ; -1.700 ; Rise       ; clk             ;
;  para_in[10] ; clk        ; -0.972 ; -1.547 ; Rise       ; clk             ;
;  para_in[11] ; clk        ; -0.956 ; -1.536 ; Rise       ; clk             ;
;  para_in[12] ; clk        ; -0.910 ; -1.505 ; Rise       ; clk             ;
;  para_in[13] ; clk        ; -1.048 ; -1.652 ; Rise       ; clk             ;
;  para_in[14] ; clk        ; -1.020 ; -1.627 ; Rise       ; clk             ;
;  para_in[15] ; clk        ; -0.989 ; -1.620 ; Rise       ; clk             ;
;  para_in[16] ; clk        ; -0.880 ; -1.470 ; Rise       ; clk             ;
;  para_in[17] ; clk        ; -0.887 ; -1.472 ; Rise       ; clk             ;
;  para_in[18] ; clk        ; -0.626 ; -1.185 ; Rise       ; clk             ;
;  para_in[19] ; clk        ; -0.866 ; -1.451 ; Rise       ; clk             ;
;  para_in[20] ; clk        ; -0.944 ; -1.540 ; Rise       ; clk             ;
;  para_in[21] ; clk        ; -0.641 ; -1.202 ; Rise       ; clk             ;
;  para_in[22] ; clk        ; -0.636 ; -1.197 ; Rise       ; clk             ;
;  para_in[23] ; clk        ; -0.627 ; -1.189 ; Rise       ; clk             ;
;  para_in[24] ; clk        ; -0.796 ; -1.372 ; Rise       ; clk             ;
;  para_in[25] ; clk        ; -0.801 ; -1.385 ; Rise       ; clk             ;
;  para_in[26] ; clk        ; -1.000 ; -1.600 ; Rise       ; clk             ;
;  para_in[27] ; clk        ; -0.826 ; -1.400 ; Rise       ; clk             ;
;  para_in[28] ; clk        ; -0.786 ; -1.350 ; Rise       ; clk             ;
;  para_in[29] ; clk        ; -1.143 ; -1.740 ; Rise       ; clk             ;
;  para_in[30] ; clk        ; -0.888 ; -1.472 ; Rise       ; clk             ;
;  para_in[31] ; clk        ; -0.932 ; -1.525 ; Rise       ; clk             ;
; rst          ; clk        ; 0.004  ; -0.065 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 5.628 ; 5.672 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; serial_out ; clk        ; 3.348 ; 3.390 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; serial_out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[31]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[30]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[29]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[28]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[27]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; para_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
; LOAD       ; clk      ; 33       ; 97       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
; LOAD       ; clk      ; 33       ; 97       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; clk      ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; clk      ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 129   ; 129  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Oct 15 17:12:35 2023
Info: Command: quartus_sta i2s -c i2s
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'i2s.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name LOAD LOAD
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.452            -104.148 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332146): Worst-case recovery slack is -1.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.227             -34.263 clk 
Info (332146): Worst-case removal slack is 0.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.911               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -3.000              -3.000 LOAD 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.077             -93.012 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332146): Worst-case recovery slack is -1.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.114             -31.163 clk 
Info (332146): Worst-case removal slack is 0.851
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.851               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -3.000              -3.000 LOAD 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.053             -62.173 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is -0.768
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.768             -21.440 clk 
Info (332146): Worst-case removal slack is 0.470
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.470               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.834 clk 
    Info (332119):    -3.000              -3.000 LOAD 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Sun Oct 15 17:12:36 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


