Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:32:22 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision0_submodules/scl_v_fltr/post_route_timing.rpt
| Design       : scl_v_fltr
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
add_4_tmp_5_reg[2]/C           add_4_tmp_7_reg[2]/CE          7.544         
add_4_tmp_5_reg[2]/C           add_4_tmp_7_reg[0]/CE          7.575         
add_4_tmp_5_reg[2]/C           add_4_tmp_7_reg[1]/CE          7.575         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[8]/D           7.605         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[7]/D           7.619         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[5]/D           7.623         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[9]/D           7.632         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[6]/D           7.672         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[4]/D           7.681         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[4]/D           7.694         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[8]/D           7.760         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[3]/D           7.788         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[7]/D           7.814         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[5]/D           7.818         
buff_out_reg1_reg[7]/C         add_4_tmp_1_reg[8]/D           7.820         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[2]/D           7.833         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[6]/D           7.867         
buff_out_reg2_reg[5]/C         add_4_tmp_2_reg[8]/D           7.883         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[4]/D           7.889         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[7]/D           7.895         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[5]/D           7.899         
buff_out_reg2_reg[5]/C         add_4_tmp_2_reg[9]/D           7.910         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[6]/D           7.948         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[4]/D           7.970         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[7]/D           7.981         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[5]/D           7.985         
buff_out_reg3_reg[1]/C         add_4_tmp_4_reg[3]/D           7.989         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[8]/D           8.007         
buff_out_reg3_reg[1]/C         add_4_tmp_4_reg[2]/D           8.034         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[6]/D           8.034         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[9]/D             8.047         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[4]/D           8.056         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[7]/D           8.057         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[3]/D           8.064         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[5]/D           8.071         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[3]/D           8.080         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[11]/D            8.092         
buff_out_reg3_reg[0]/C         add_4_tmp_3_reg[1]/D           8.096         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[8]/D             8.101         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[6]/D             8.105         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[9]/D             8.106         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[2]/D           8.109         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[9]/D           8.110         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[6]/D           8.114         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[8]/D           8.124         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[6]/D           8.128         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[4]/D           8.137         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[10]/D          8.137         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[1]/D           8.140         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[10]/D            8.149         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[3]/D           8.150         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[7]/D             8.154         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[8]/D             8.172         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[5]/D             8.176         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[7]/D           8.177         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[7]/D             8.184         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[2]/D           8.195         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[5]/D             8.198         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[5]/D           8.199         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[3]/D           8.215         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[6]/D             8.241         
buff_out_reg3_reg[0]/C         add_4_tmp_4_reg[0]/D           8.256         
buff_out_reg1_reg[1]/C         add_2_tmp_1_reg[2]/D           8.264         
add_4_tmp_8_reg[0]/C           add_4_tmp_reg[4]/D             8.264         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[4]/D             8.270         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[9]/D           8.282         
add_4_tmp_5_reg[8]/C           add_4_tmp_8_reg[10]/D          8.283         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[4]/D           8.293         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[8]/D           8.296         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[6]/D           8.300         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[10]/D          8.309         
add_4_tmp_5_reg[8]/C           add_4_tmp_8_reg[11]/D          8.310         
add_4_tmp_6_reg[5]/C           add_4_tmp_8_reg[9]/D           8.313         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[3]/D             8.315         
add_4_tmp_6_reg[5]/C           add_4_tmp_8_reg[7]/D           8.317         
add_4_tmp_1_reg[2]/C           add_4_tmp_6_reg[3]/D           8.338         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[7]/D           8.349         
add_4_tmp_6_reg[5]/C           add_4_tmp_8_reg[8]/D           8.366         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[5]/D           8.371         
buff_out_reg1_reg[1]/C         add_4_tmp_1_reg[1]/D           8.372         
add_4_tmp_6_reg[5]/C           add_4_tmp_8_reg[6]/D           8.388         
add_4_tmp_1_reg[1]/C           add_4_tmp_6_reg[2]/D           8.458         
buff_out_reg2_reg[0]/C         add_4_tmp_2_reg[1]/D           8.458         
buff_out_reg1_reg[0]/C         add_2_tmp_1_reg[1]/D           8.487         
add_4_tmp_5_reg[3]/C           add_4_tmp_8_reg[5]/D           8.556         
add_2_tmp_2_reg[2]/C           add_2_tmp_reg[2]/D             8.578         
add_4_tmp_5_reg[3]/C           add_4_tmp_8_reg[4]/D           8.601         
add_4_tmp_3_reg[1]/C           add_4_tmp_7_reg[1]/D           8.636         
buff_out_reg1_reg[0]/C         add_4_tmp_1_reg[0]/D           8.637         
buff_out_reg2_reg[7]/C         add_2_tmp_2_reg[8]/D           8.686         
ints_fifo_gen_4/buff1_reg[6]/C ints_fifo_gen_4/dout_reg[6]_srl2/D
                                                              8.713         
add_4_tmp_6_reg[2]/C           add_4_tmp_8_reg[2]/D           8.713         
buff_out_reg3_reg[0]/C         ints_fifo_gen_3/dout_reg[0]_srl2/D
                                                              8.730         
buff_out_reg5_reg[6]/C         ints_fifo_gen_5/dout_reg[6]_srl2/D
                                                              8.732         
add_4_tmp_4_reg[2]/C           add_4_tmp_7_reg[2]/D           8.766         
ints_fifo_gen_4/buff1_reg[4]/C ints_fifo_gen_4/dout_reg[4]_srl2/D
                                                              8.769         
ints_fifo_gen_4/buff1_reg[2]/C add_4_tmp_5_reg[4]/D           8.773         
ints_fifo_gen_0/dout_reg[0]_srl2/CLK
                               buff_out_reg1_reg[0]/D         8.792         
ints_fifo_gen_2/dout_reg[0]_srl2/CLK
                               buff_out_reg3_reg[0]/D         8.792         
ints_fifo_gen_4/dout_reg[0]_srl2/CLK
                               buff_out_reg5_reg[0]/D         8.792         



