
## Elements for Design | 设计要素
![image.png](https://cdn.nlark.com/yuque/0/2023/png/36192378/1697510454557-de254edd-cd75-4b74-940d-b7dc80043026.png#averageHue=%23e5e3e2&clientId=u062a7aa5-48fa-4&from=paste&height=362&id=u8851b911&originHeight=724&originWidth=1422&originalType=binary&ratio=2&rotation=0&showTitle=false&size=132034&status=done&style=none&taskId=uff2a4aab-cf89-4168-b2be-7ebc154641e&title=&width=711)
## fan-in



## fan-out

fan-out 会影响Propogation Delay
<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021018184.png" alt="image-20240102101841967" style="zoom:50%;" />



可以被标准负载（stadard load）定义

> **标准负载：
> 大小上等同于一个反相器的输入**

### Transition Time | 转换时间

- **对于输出的变化而言** 
- `tHL`VCC 的 10% 升高到 90% 所需要的时间
- `tLH`VCC 的 90% 降低到 10% 所需要的时间
- 无需比较变化
- 最大负载：不超过规定的最大转换时间的负载
## 传播模型
### Gate Transport Delay | 传播延迟

- `tPHL`High to low
- **`计算方法`**  是变化前后的中点时间差
- td = max( tPHL,tPLH )

![image.png](https://cdn.nlark.com/yuque/0/2023/png/36192378/1697365248456-23bce20c-e7fd-4420-b17c-b0a68879a4fe.png#averageHue=%23fefefd&clientId=uabe4f76e-e7d1-4&from=paste&height=258&id=ue524457c&originHeight=516&originWidth=989&originalType=binary&ratio=2&rotation=0&showTitle=false&size=33749&status=done&style=none&taskId=u5aed4ecb-96cb-48b9-abf3-913518af8d0&title=&width=494.5)
### Inertial delay | 惯性延迟
类似于传输延迟 
**`Difinition`**： 如果输入变化使得输出在一个小于拒绝时间的间隔内发生两次变化，那么第一个变化将不会发生
以下图为例
**蓝色的条带代表传播延迟，其中的黑色条代表惯性延迟**

   - a、b：b 发生在**拒绝时间 [rejection time]**，故 a 没有出现在惯性延迟中
   - c、d、e：d 恰好在拒绝时间，故而 c 发生，又 e 在拒绝时间内，故而 d 不发生

![image.png](http://cdn.nlark.com/yuque/0/2023/png/36192378/1697365737558-961c3379-fbb6-42aa-a808-6ed9215c45c0.png#averageHue=%23fefdfd&clientId=uabe4f76e-e7d1-4&from=paste&height=331&id=qjNME&originHeight=662&originWidth=962&originalType=binary&ratio=2&rotation=0&showTitle=false&size=47203&status=done&style=none&taskId=ue213b129-2335-4398-94d6-08cb161afed&title=&width=481)
# Circuit Delay | 电路延迟
![image.png](http://cdn.nlark.com/yuque/0/2023/png/36192378/1697965892820-51accbc5-f4f8-43ac-8b21-ec0e2ca8a818.png#averageHue=%23ededed&clientId=u3c69ed47-b661-4&from=paste&height=483&id=u0e739a0f&originHeight=965&originWidth=1503&originalType=binary&ratio=2&rotation=0&showTitle=false&size=96526&status=done&style=none&taskId=u466e7ea5-8bd6-4b08-8a2c-74ff463a8e4&title=&width=751.5)

# Design Procedure | 设计过程

- Specialfication
- Formulation
- Optimization

- Technology mapping | 工艺映射

> 一般使用与非门+非门 或者 或非门 + 非门

先将其他门替换为指定 lib 中的器件，然后消去 doubly invertor

- Verification | 验证
   - Manaul Logic Analysis 利用真值表、布尔代数等方式进行验证
   - Simulation 进行仿真

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021031880.png" alt="image-20240102103142726" style="zoom:50%;" />

# Part 2

# 组合逻辑

## Function and function Blocks | 基本函数

`Single varible`

- 常值 (fixing - value) | 输出定值

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202310242048565.png" style="zoom:50%;" />

- 传输（transforming）| 保持不变
- 逆变（inverting）|  相反

`Multiple Rugimentary Functions`

![image-20231024205054878](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231024205054878.png)

`Enabling Function`

- 允许`input`是否输入
- 当中断时，输出值可能为Hi-Z，0，1
- 注意`AND`和`OR`中具有不同的表现形式(原理一样)

![](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202310242054689.png)





# Docoding | 解码

- `Definition`

  input `n` bits
  output `n<=m<=2^n`

- 产生 `minterm`
  于是衍生另一个 话题 `Decoder and OR Gates`

- **`n-to-m line decoder`**

- A general Rule

> 如果一直使用 `minterm` 进行解码，Cost将大幅度上升（使用更多输入的与门）。
>
> 我们需要一种利用分层和一组与门实现编码

![image-20231024210059487](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231024210059487.png)

| 关于计算与门输入成本 |
| -------------------- |

![image-20231025101551984](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025101551984.png) 

1. 6/2 = 3，连接 64 个二输入与门的是两个`3-8译码器`
2.  COST : 6 + 2*（4\*2）+2\*(8\*2)+64\*2

### Decoder with Enable

![](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231024210259859.png)

### Decoder and OR gates

#### ADDer 的实现

  

<img src="http://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231024210552085.png" style="zoom:30%;" />	

> 实现 1 bit 的加减，需要两个相加位，上一位的进位，存储本位结果和下一位进位。即 X+Y+Z=(CS)~2~

> 对于是否利用minterm表示，我们需要自己做出权衡；
>
> It`s a business of budgt.

**EXAMPLE**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202310241104870.png" style="zoom:50%;" />

# Encoding | 编码

- `one-hot`的形式，一般而言只有一位为1
- `Encoder`实现电路

**示例：Decimal-to-BCD**

> input : 0-9 共10个数字
>
> output : 4-bits BCD码
>
> function : if D~i~ == 1, then the output (A1-A4) is just the BCD code for i

需要注意的是，这样一种方式的局限性很大，主要在于我们很难确保`one-hot`的形式，于是我们需要一种能够保证接受所有输入的方法。

## Priority Encoder | 优先选择

- 优先编码器能够实现优先级函数，它不要求输入是 one-hot 的，而是总是关注有效输入中优先级最高的那一个。即比如当优先级最高的那一位是 `1` 时，其它所有优先级不如它的位置的值都是我们不关心的内容了。

**示例：**

​	*这里的A2A1A0表示下标*

<img src="http://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025102908415.png" alt="image-20231025102908415" style="zoom:50%;" />



# Selecting | 选择器

## Multiplexer | 多路复用器

- 简写为 `MUX`，又被称为`data selecter`
- 基本构成 2^n^-to-1-Line Multiplexer`
  - n-to-2^n^-line decoder
  - 2n× 2 AND-OR
- 形成一种观念——选择是相互的，也就是说，INPUT和Enable不是绝对的概念（一个简单的例子是前文带使能的1-2Decoder，但是书上称他为多路分配器|demultiplexer，个人感觉没有区别）
- Example

***2-to-1-Line Multiplexer***

![image-20231025104530493](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025104530493.png)

<img src="C:\Users\orz20\AppData\Roaming\Typora\typora-user-images\image-20231105141240607.png" alt="image-20231105141240607" style="zoom:33%;" />

### 使用三态门

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025105111720.png" style="zoom: 33%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025105133567.png" alt="image-20231025105133567" style="zoom:33%;" />

### Implementation

#### Approach 1

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231025105909620.png" alt="image-20231025105909620" style="zoom:33%;" />

利用多重的多路复用器进行操作，计算SOM；

Y = minOR

<img src="http://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231105104954935.png" alt="image-20231105104954935" style="zoom:50%;" />

#### Approach  2

- 重点在于找到对应的Function进行化简

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231105105417894.png" alt="image-20231105105417894" style="zoom:50%;" />

# Part 3 Arithmetic Function

# Adder | 加法器

## Half Adder



## Full Adder

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021916640.png" alt="image-20240102191632600" style="zoom:50%;" />

## Ripple Curry Adder | 行波加法器

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021937583.png" alt="image-20240102193706539" style="zoom:50%;" />

## Curry Look Ahead | 超前进位加法器

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021908728.png" alt="image-20240102190844670" style="zoom:33%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401031535978.png" alt="image-20240103153558911" style="zoom: 50%;" />

---

**计算Delay**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401021941075.png" alt="image-20240102194159010" style="zoom:50%;" />

---

# 二进制加法

- 1`s Complement  反码
- 2`s Complement  补码
  - 减法Substraction可以 由  A + B的补码  实现

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401031236066.png" alt="image-20240103123623998" style="zoom:50%;" />

## Unsigned Integer

- 进位为0，对结果修正

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401031234869.png" alt="image-20240103123437751" style="zoom:33%;" />

- 进位为1，不需要修正

  <img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401031235949.png" style="zoom:33%;" />

## Signed Integer



## OverFlow

![image-20240103124815421](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401031248476.png)



# Other Arithmetic Function

## Incrementing & Decrementing

+1

![image-20240104141447136](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401041414327.png)
