# Verilog-Archive

Este reposit√≥rio cont√©m minhas atividades e exerc√≠cios desenvolvidos na disciplina de **Sistemas Digitais**, utilizando a linguagem de descri√ß√£o de hardware (HDL) **Verilog**.

## üîñ Conte√∫dos abordados

- *B√°sico de circuitos digitais:* √Ålgebra de Boole, fun√ß√µes e portas l√≥gicas; mapas de
Karnaugh, fam√≠lias l√≥gicas;
- *Circuitos combinacionais:* multiplexadores, decodificadores e comparadores, representa√ß√£o de n√∫meros, circuitos aritm√©ticos;
- *S√≠ntese l√≥gica:* Fluxo do projeto; Linguagem de descri√ß√£o de hardware; Optimiza√ß√£o
- *Circuitos sequenciais:* Latches e Flip-Flops, contadores, registradores, m√°quina de
estado s√≠ncrona (Moore e Mealy), projeto de m√°quinas;
- *Projeto de sistema de computador:* Hardware, Software, Implementa√ß√£o;

## üõ† Tecnologias
Verilog, iverilog, GTKWave.

Feito por [Lu√≠s Eduardo](https://github.com/luiseduaardo) üöÄ
