C:/questasim64_2021.1/win64/vlib D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unisims_ver
C:/questasim64_2021.1/win64/vmap unisims_ver D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unisims_ver
C:/questasim64_2021.1/win64/vlog  -work unisims_ver -f D:\CHIP\Vivado\net_adder\output_compiled_lib\output_compiled_lib/unisims_ver/.cxl.ver.unisim.unisims_ver.cmf
C:/questasim64_2021.1/win64/vlog  -sv -svinputport=relaxed -work unisims_ver -f D:\CHIP\Vivado\net_adder\output_compiled_lib\output_compiled_lib/unisims_ver/.cxl.sv.unisim.unisims_ver.cmf
C:/questasim64_2021.1/win64/vlib D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unimacro_ver
C:/questasim64_2021.1/win64/vmap unimacro_ver D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unimacro_ver
C:/questasim64_2021.1/win64/vlog  -work unimacro_ver -f D:\CHIP\Vivado\net_adder\output_compiled_lib\output_compiled_lib/unimacro_ver/.cxl.ver.unimacro.unimacro_ver.cmf
C:/questasim64_2021.1/win64/vlib D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unifast_ver
C:/questasim64_2021.1/win64/vmap unifast_ver D:/CHIP/Vivado/net_adder/output_compiled_lib/output_compiled_lib/unifast_ver
C:/questasim64_2021.1/win64/vlog  -work unifast_ver -f D:\CHIP\Vivado\net_adder\output_compiled_lib\output_compiled_lib/unifast_ver/.cxl.ver.unifast.unifast_ver.cmf
