+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; xvga                                                                                                                                                                       ; 213   ; 24             ; 57           ; 24             ; 49     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xlinebuffer|altsyncram_component|auto_generated                                                                                                                            ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xlinebuffer                                                                                                                                                                ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|irq_mapper                                                                                                                                                     ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_003|width_adapter_002|uncompressor                                                                                                               ; 54    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_003|width_adapter_002                                                                                                                            ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_003                                                                                                                                              ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_002|width_adapter_002|uncompressor                                                                                                               ; 54    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_002|width_adapter_002                                                                                                                            ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_002                                                                                                                                              ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_001|width_adapter                                                                                                                                ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter_001                                                                                                                                              ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter|width_adapter                                                                                                                                    ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|width_adapter                                                                                                                                                  ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux_001|arb|adder                                                                                                                                     ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux_001|arb                                                                                                                                           ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux_001                                                                                                                                               ; 850   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux|arb|adder                                                                                                                                         ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux|arb                                                                                                                                               ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_mux                                                                                                                                                   ; 850   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_006                                                                                                                                             ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_005                                                                                                                                             ; 109   ; 16             ; 2            ; 16             ; 413    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_004                                                                                                                                             ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_003                                                                                                                                             ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_002                                                                                                                                             ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux_001                                                                                                                                             ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rsp_xbar_demux                                                                                                                                                 ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_006|arb|adder                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_006|arb                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_006                                                                                                                                               ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_005|arb|adder                                                                                                                                     ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_005|arb                                                                                                                                           ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_005                                                                                                                                               ; 415   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_004|arb|adder                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_004|arb                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_004                                                                                                                                               ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_003|arb|adder                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_003|arb                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_003                                                                                                                                               ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_002|arb|adder                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_002|arb                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_002                                                                                                                                               ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_001|arb|adder                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_001|arb                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux_001                                                                                                                                               ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux|arb|adder                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux|arb                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_mux                                                                                                                                                   ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_demux_003                                                                                                                                             ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_demux_002                                                                                                                                             ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_demux_001                                                                                                                                             ; 136   ; 49             ; 2            ; 49             ; 848    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cmd_xbar_demux                                                                                                                                                 ; 130   ; 49             ; 2            ; 49             ; 848    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rst_controller|alt_rst_sync_uq1                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|rst_controller                                                                                                                                                 ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                           ; 20    ; 8              ; 0            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                           ; 20    ; 8              ; 0            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                           ; 20    ; 8              ; 0            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                  ; 33    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                    ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                                                                                          ; 106   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|burst_adapter                                                                                                                                                  ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|limiter                                                                                                                                                        ; 246   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_006|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_006                                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_005|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_005                                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_004|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_004                                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_003|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_003                                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_002|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_002                                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_001|the_default_decode                                                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router_001                                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router|the_default_decode                                                                                                                                   ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|id_router                                                                                                                                                      ; 117   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_003|the_default_decode                                                                                                                             ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_003                                                                                                                                                ; 99    ; 10             ; 5            ; 10             ; 104    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_002|the_default_decode                                                                                                                             ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_002                                                                                                                                                ; 99    ; 10             ; 5            ; 10             ; 104    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_001|the_default_decode                                                                                                                             ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router_001                                                                                                                                                ; 117   ; 0              ; 5            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router|the_default_decode                                                                                                                                 ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|addr_router                                                                                                                                                    ; 117   ; 0              ; 5            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                            ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                              ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor          ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                       ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                       ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo  ; 63    ; 80             ; 0            ; 80             ; 59     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                 ; 63    ; 80             ; 0            ; 80             ; 59     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo      ; 139   ; 76             ; 0            ; 76             ; 135    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                   ; 139   ; 76             ; 0            ; 76             ; 135    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent                        ; 245   ; 23             ; 28           ; 23             ; 272    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent                                                                                            ; 245   ; 4              ; 0            ; 4              ; 272    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo            ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                       ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                         ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                     ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                  ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                  ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo               ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                          ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                   ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                            ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                        ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                     ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator_avalon_universal_slave_0_agent                                                                                                     ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo    ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                               ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo        ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                 ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                          ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                  ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                             ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                               ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                           ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                        ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                        ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo          ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                     ; 79    ; 80             ; 0            ; 80             ; 75     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo              ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                       ; 157   ; 76             ; 0            ; 76             ; 153    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                   ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                ; 313   ; 40             ; 44           ; 40             ; 343    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                ; 313   ; 4              ; 0            ; 4              ; 343    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent                    ; 170   ; 34             ; 84           ; 34             ; 118    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                          ; 170   ; 4              ; 0            ; 4              ; 118    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|grab_if_0_avalon_master_translator_avalon_universal_master_0_agent                          ; 163   ; 44             ; 84           ; 44             ; 118    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                             ; 163   ; 4              ; 0            ; 4              ; 118    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_instruction_master_translator_avalon_universal_master_0_agent|cpu_data_master_translator_avalon_universal_master_0_agent                                   ; 200   ; 44             ; 89           ; 44             ; 152    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                              ; 200   ; 4              ; 0            ; 4              ; 152    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_data_master_translator_avalon_universal_master_0_agent|cpu_data_master_translator_avalon_universal_master_0_agent                                          ; 200   ; 44             ; 89           ; 44             ; 152    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                     ; 200   ; 4              ; 0            ; 4              ; 152    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator|regfile_final_0_avalon_slave_0_translator                                                                            ; 116   ; 28             ; 27           ; 28             ; 93     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0_avalon_slave_0_translator                                                                                                                      ; 116   ; 28             ; 0            ; 28             ; 93     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator|new_sdram_controller_0_s1_translator                                                                                      ; 81    ; 18             ; 10           ; 18             ; 74     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0_s1_translator                                                                                                                           ; 81    ; 18             ; 0            ; 18             ; 74     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator|sysid_control_slave_translator                                                                                                  ; 116   ; 61             ; 31           ; 61             ; 89     ; 61              ; 61            ; 61              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid_control_slave_translator                                                                                                                                 ; 116   ; 61             ; 0            ; 61             ; 89     ; 61              ; 61            ; 61              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator|sys_clk_timer_s1_translator                                                                                                        ; 100   ; 37             ; 48           ; 37             ; 69     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer_s1_translator                                                                                                                                    ; 100   ; 21             ; 0            ; 21             ; 69     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator|jtag_uart_avalon_jtag_slave_translator                                                                                  ; 116   ; 19             ; 34           ; 19             ; 83     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart_avalon_jtag_slave_translator                                                                                                                         ; 116   ; 19             ; 0            ; 19             ; 83     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator|onchip_mem_s1_translator                                                                                                              ; 116   ; 23             ; 19           ; 23             ; 101    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem_s1_translator                                                                                                                                       ; 116   ; 22             ; 0            ; 22             ; 101    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator|cpu_jtag_debug_module_translator                                                                                              ; 116   ; 21             ; 23           ; 21             ; 97     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_jtag_debug_module_translator                                                                                                                               ; 116   ; 21             ; 0            ; 21             ; 97     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|dma_engine_0_avalon_master_translator|dma_engine_0_avalon_master_translator                                                                                    ; 90    ; 33             ; 0            ; 33             ; 86     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|dma_engine_0_avalon_master_translator                                                                                                                          ; 90    ; 32             ; 0            ; 32             ; 86     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0_avalon_master_translator|grab_if_0_avalon_master_translator                                                                                          ; 83    ; 37             ; 2            ; 37             ; 79     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0_avalon_master_translator                                                                                                                             ; 83    ; 34             ; 0            ; 34             ; 79     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_instruction_master_translator|cpu_instruction_master_translator                                                                                            ; 109   ; 65             ; 2            ; 65             ; 114    ; 65              ; 65            ; 65              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_instruction_master_translator                                                                                                                              ; 109   ; 53             ; 0            ; 53             ; 114    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_data_master_translator|cpu_data_master_translator                                                                                                          ; 109   ; 27             ; 0            ; 27             ; 114    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu_data_master_translator                                                                                                                                     ; 109   ; 16             ; 0            ; 16             ; 114    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|dma_engine_0                                                                                                                                                   ; 87    ; 19             ; 19           ; 19             ; 87     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|regfile_final_0                                                                                                                                                ; 42    ; 9              ; 9            ; 9              ; 322    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_buffer_1|altsyncram_component|auto_generated|altsyncram1                                                                                        ; 54    ; 17             ; 8            ; 17             ; 16     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_buffer_1|altsyncram_component|auto_generated                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_buffer_1                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_addressing_1                                                                                                                                    ; 61    ; 12             ; 2            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_rcontrol_1                                                                                                                                      ; 5     ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_wcontrol_1                                                                                                                                      ; 19    ; 9              ; 2            ; 9              ; 49     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0|grab_AVdetect_1                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|grab_if_0                                                                                                                                                      ; 67    ; 25             ; 4            ; 25             ; 117    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0|the_final_fpga_new_sdram_controller_0_input_efifo_module                                                                                ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|new_sdram_controller_0                                                                                                                                         ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sysid                                                                                                                                                          ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|sys_clk_timer                                                                                                                                                  ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram2                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_r                                                                                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram2                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart|the_final_fpga_jtag_uart_scfifo_w                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|jtag_uart                                                                                                                                                      ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|cpu                                                                                                                                                            ; 149   ; 2              ; 29           ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem|the_altsyncram|auto_generated|mux2                                                                                                                  ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem|the_altsyncram|auto_generated|deep_decode                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem|the_altsyncram|auto_generated|decode3                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem|the_altsyncram|auto_generated                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga|onchip_mem                                                                                                                                                     ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xfinal_fpga                                                                                                                                                                ; 135   ; 74             ; 0            ; 74             ; 420    ; 74              ; 74            ; 74              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; xpll                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
