<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Arquitectura on Intel Center</title><link>https://mcasrom.github.io/intel_center/tags/arquitectura/</link><description>Recent content in Arquitectura on Intel Center</description><generator>Hugo</generator><language>es</language><lastBuildDate>Wed, 18 Feb 2026 08:30:00 +0100</lastBuildDate><atom:link href="https://mcasrom.github.io/intel_center/tags/arquitectura/index.xml" rel="self" type="application/rss+xml"/><item><title>Arquitectura del Sistema: Inteligencia en Tiempo Real con Alta Disponibilidad</title><link>https://mcasrom.github.io/intel_center/arquitectura/</link><pubDate>Wed, 18 Feb 2026 08:30:00 +0100</pubDate><guid>https://mcasrom.github.io/intel_center/arquitectura/</guid><description>&lt;h3 id="descripción-general-del-flujo-de-datos"&gt;Descripción General del Flujo de Datos&lt;/h3&gt;
&lt;p&gt;El Intel Center opera sobre una &lt;strong&gt;infraestructura descentralizada y redundante&lt;/strong&gt; en hardware dedicado (Odroid-C2). El sistema se divide en &lt;strong&gt;cinco capas críticas&lt;/strong&gt; que garantizan la transformación de ruido mediático en inteligencia accionable, incluso frente a fallos de hardware.&lt;/p&gt;
&lt;hr&gt;
&lt;h3 id="arquitectura-del-clúster-redundancia-activo-pasivo"&gt;&lt;strong&gt;Arquitectura del Clúster (Redundancia Activo-Pasivo)&lt;/strong&gt;&lt;/h3&gt;
&lt;p&gt;Aquí se muestra la interconexión lógica de los nodos y el flujo de la inteligencia, destacando la robustez del sistema de failover.&lt;/p&gt;</description></item></channel></rss>