C:\lscc\iCEcube2.2017.08\synpbase\bin64\m_generic.exe  -prodtype  synplify_pro   -encrypt  -pro  -rundir  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt   -part iCE40HX1K  -package VQ100    -maxfan 10000 -RWCheckOnRam 0 -pipe -fixgatedclocks 1 -fixgeneratedclocks 1 -summaryfile C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synlog\report\Flip_Flop_premap.xml  -oedif  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop.edf  -conchk_prepass  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop_cck.rpt   -autoconstraint  -freq 1.000   -tcl  C:\git\FPGA\Go_Board_Clock_Constraint.sdc  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_mult.srs  -flow prepass  -gcc_prepass  -osrd  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_prem.srd  -qsap  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop.sap  -devicelib  C:\lscc\iCEcube2.2017.08\synpbase\lib\generic\sb_ice40.v  -ologparam  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\syntmp\Flip_Flop.plg  -osyn  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_prem.srd  -prjdir  C:\git\FPGA\Flip_Flop\  -prjname  Flip_Flop_syn  -log  C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synlog\Flip_Flop_premap.srr 
rc:0 success:1 runtime:1
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop.edf|io:o|time:0|size:0|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop_cck.rpt|io:o|time:1534310535|size:2149|exec:0
file:C:\git\FPGA\Go_Board_Clock_Constraint.sdc|io:i|time:1534308402|size:356|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_mult.srs|io:i|time:1534310534|size:1398|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_prem.srd|io:o|time:1534310535|size:2042|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\Flip_Flop.sap|io:o|time:1534310535|size:361|exec:0
file:C:\lscc\iCEcube2.2017.08\synpbase\lib\generic\sb_ice40.v|io:i|time:1534283734|size:224837|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\syntmp\Flip_Flop.plg|io:o|time:1534310534|size:0|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synwork\Flip_Flop_prem.srd|io:o|time:1534310535|size:2042|exec:0
file:C:\git\FPGA\Flip_Flop\Flip_Flop_Implmnt\synlog\Flip_Flop_premap.srr|io:o|time:1534310535|size:3062|exec:0
file:C:\lscc\iCEcube2.2017.08\synpbase\bin\m_generic.exe|io:i|time:1534283723|size:17853440|exec:1
file:C:\lscc\iCEcube2.2017.08\synpbase\bin64\m_generic.exe|io:i|time:1534283728|size:32355840|exec:1
