# Clock_up_down_counter

📌 Descripción

Este proyecto implementa un sistema en Verilog para un reloj digital con control de conteo hacia adelante o hacia atrás, utilizando switches de la FPGA. El reloj muestra segundos, minutos y horas en displays de 7 segmentos. Además, cuenta con un switch de reset y un switch de pausa (enable).

⚙️ Requisitos
1.- Quartus Prime (Intel FPGA) 2.- FPGA compatible 3.- Cable USB Blaster para programación 4.- Programa

📂 Estructura del Proyecto

│── top_level_counter.v  
│── up_down_counter.v  
│── clk_divider.v   
│── Decodificador_BCD.v  
│── Decoder.v 
│── debouncer.v 
│── counter_debouncer.v  
│── README.md 
