Fitter report for struct_diag
Sat May 13 11:14:53 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+-----------------------------------+---------------------------------------------+
; Fitter Status                     ; Successful - Sat May 13 11:14:53 2023       ;
; Quartus Prime Version             ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                     ; struct_diag                                 ;
; Top-level Entity Name             ; struct_diag                                 ;
; Family                            ; Arria II GX                                 ;
; Device                            ; EP2AGX45CU17I3                              ;
; Timing Models                     ; Final                                       ;
; Logic utilization                 ; 2 %                                         ;
;     Combinational ALUTs           ; 635 / 36,100 ( 2 % )                        ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                          ;
;     Dedicated logic registers     ; 61 / 36,100 ( < 1 % )                       ;
; Total registers                   ; 61                                          ;
; Total pins                        ; 88 / 176 ( 50 % )                           ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 0 / 2,939,904 ( 0 % )                       ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                             ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                               ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                               ;
; Total PLLs                        ; 0 / 4 ( 0 % )                               ;
; Total DLLs                        ; 0 / 2 ( 0 % )                               ;
+-----------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; auto                                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 876 ) ; 0.00 % ( 0 / 876 )         ; 0.00 % ( 0 / 876 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 876 ) ; 0.00 % ( 0 / 876 )         ; 0.00 % ( 0 / 876 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 874 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/OneDrive/UCSD/(9) 2023 Spring/CSE 140L/[Labs for CSE 140L] (20%x5)/Lab 2/Verilog/part3/synthesis/output_files/struct_diag.pin.


+-----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------+
; Resource                                                                          ; Usage                 ;
+-----------------------------------------------------------------------------------+-----------------------+
; ALUTs Used                                                                        ; 635 / 36,100 ( 2 % )  ;
;     -- Combinational ALUTs                                                        ; 635 / 36,100 ( 2 % )  ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )    ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )    ;
; Dedicated logic registers                                                         ; 61 / 36,100 ( < 1 % ) ;
;                                                                                   ;                       ;
; Combinational ALUT usage by number of inputs                                      ;                       ;
;     -- 7 input functions                                                          ; 4                     ;
;     -- 6 input functions                                                          ; 42                    ;
;     -- 5 input functions                                                          ; 79                    ;
;     -- 4 input functions                                                          ; 149                   ;
;     -- <=3 input functions                                                        ; 361                   ;
;                                                                                   ;                       ;
; Combinational ALUTs by mode                                                       ;                       ;
;     -- normal mode                                                                ; 360                   ;
;     -- extended LUT mode                                                          ; 4                     ;
;     -- arithmetic mode                                                            ; 256                   ;
;     -- shared arithmetic mode                                                     ; 15                    ;
;                                                                                   ;                       ;
; Logic utilization                                                                 ; 674 / 36,100 ( 2 % )  ;
;     -- Difficulty Clustering Design                                               ; Low                   ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 637                   ;
;         -- Combinational with no register                                         ; 576                   ;
;         -- Register only                                                          ; 2                     ;
;         -- Combinational with a register                                          ; 59                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 38                    ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 4                     ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 34                    ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ;
;                                                                                   ;                       ;
; Total registers*                                                                  ; 61                    ;
;     -- Dedicated logic registers                                                  ; 61 / 36,100 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )       ;
;     -- LUT_REGs                                                                   ; 0                     ;
;                                                                                   ;                       ;
; ALMs:  partially or completely used                                               ; 376 / 18,050 ( 2 % )  ;
;                                                                                   ;                       ;
; Total LABs:  partially or completely used                                         ; 47 / 1,805 ( 3 % )    ;
;     -- Logic LABs                                                                 ; 47 / 47 ( 100 % )     ;
;     -- Memory LABs                                                                ; 0 / 47 ( 0 % )        ;
;                                                                                   ;                       ;
; Virtual pins                                                                      ; 0                     ;
; I/O pins                                                                          ; 88 / 176 ( 50 % )     ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )        ;
;                                                                                   ;                       ;
; M9K blocks                                                                        ; 0 / 319 ( 0 % )       ;
; Total MLAB memory bits                                                            ; 0                     ;
; Total block memory bits                                                           ; 0 / 2,939,904 ( 0 % ) ;
; Total block memory implementation bits                                            ; 0 / 2,939,904 ( 0 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )       ;
; PLLs                                                                              ; 0 / 4 ( 0 % )         ;
; Global signals                                                                    ; 1                     ;
;     -- Global clocks                                                              ; 1 / 16 ( 6 % )        ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )        ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )        ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )         ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )         ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )         ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )         ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )         ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )         ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)                                            ; 0.2% / 0.1% / 0.3%    ;
; Peak interconnect usage (total/H/V)                                               ; 1.8% / 1.6% / 2.1%    ;
; Maximum fan-out                                                                   ; 63                    ;
; Highest non-global fan-out                                                        ; 63                    ;
; Total fan-out                                                                     ; 2553                  ;
; Average fan-out                                                                   ; 2.91                  ;
+-----------------------------------------------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                               ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                                         ; Top                  ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                  ; Low                            ;
;                                                                                   ;                      ;                                ;
; Logic utilization                                                                 ; 674 / 36100 ( 2 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 637                  ; 0                              ;
;         -- Combinational with no register                                         ; 576                  ; 0                              ;
;         -- Register only                                                          ; 2                    ; 0                              ;
;         -- Combinational with a register                                          ; 59                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 38                   ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                    ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 4                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 34                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                    ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; ALUTs Used                                                                        ; 635 / 36100 ( 2 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 635 / 36100 ( 2 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )    ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )    ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 61 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                      ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                      ;                                ;
;     -- 7 input functions                                                          ; 4                    ; 0                              ;
;     -- 6 input functions                                                          ; 42                   ; 0                              ;
;     -- 5 input functions                                                          ; 79                   ; 0                              ;
;     -- 4 input functions                                                          ; 149                  ; 0                              ;
;     -- <=3 input functions                                                        ; 361                  ; 0                              ;
;                                                                                   ;                      ;                                ;
; Combinational ALUTs by mode                                                       ;                      ;                                ;
;     -- normal mode                                                                ; 360                  ; 0                              ;
;     -- extended LUT mode                                                          ; 4                    ; 0                              ;
;     -- arithmetic mode                                                            ; 256                  ; 0                              ;
;     -- shared arithmetic mode                                                     ; 15                   ; 0                              ;
;                                                                                   ;                      ;                                ;
; Total registers                                                                   ; 61                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 61 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                    ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Memory LAB cells by mode                                                          ;                      ;                                ;
;     -- 64-address deep                                                            ; 0                    ; 0                              ;
;     -- 32-address deep                                                            ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; ALMs:  partially or completely used                                               ; 376 / 18050 ( 2 % )  ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                      ;                                ;
; Total LABs:  partially or completely used                                         ; 47 / 1805 ( 3 % )    ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 47                   ; 0                              ;
;     -- Memory LABs                                                                ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Virtual pins                                                                      ; 0                    ; 0                              ;
; I/O pins                                                                          ; 88                   ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )      ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 0                    ; 0                              ;
; Total block memory implementation bits                                            ; 0                    ; 0                              ;
; Clock enable block                                                                ; 1 / 126 ( < 1 % )    ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                      ;                                ;
; Connections                                                                       ;                      ;                                ;
;     -- Input Connections                                                          ; 0                    ; 0                              ;
;     -- Registered Input Connections                                               ; 0                    ; 0                              ;
;     -- Output Connections                                                         ; 0                    ; 0                              ;
;     -- Registered Output Connections                                              ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Internal Connections                                                              ;                      ;                                ;
;     -- Total Connections                                                          ; 2564                 ; 1                              ;
;     -- Registered Connections                                                     ; 570                  ; 0                              ;
;                                                                                   ;                      ;                                ;
; External Connections                                                              ;                      ;                                ;
;     -- Top                                                                        ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Partition Interface                                                               ;                      ;                                ;
;     -- Input Ports                                                                ; 10                   ; 0                              ;
;     -- Output Ports                                                               ; 78                   ; 0                              ;
;     -- Bidir Ports                                                                ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Registered Ports                                                                  ;                      ;                                ;
;     -- Registered Input Ports                                                     ; 0                    ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Port Connectivity                                                                 ;                      ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                    ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                    ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                    ; 0                              ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Alarmon  ; G6    ; 6A       ; 59           ; 48           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Alarmset ; D3    ; 7A       ; 46           ; 56           ; 31           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Dateadv  ; G1    ; 6A       ; 59           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Dayadv   ; G2    ; 6A       ; 59           ; 51           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Hrsadv   ; E7    ; 7A       ; 44           ; 56           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Minadv   ; A1    ; 7A       ; 42           ; 56           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Monthadv ; P3    ; 4A       ; 48           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Pulse    ; T10   ; 3A       ; 26           ; 0            ; 31           ; 61                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Reset    ; D1    ; 7A       ; 48           ; 56           ; 62           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Timeset  ; A3    ; 7A       ; 42           ; 56           ; 31           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Buzz          ; G3    ; 6A       ; 59           ; 46           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[0]     ; K1    ; 6A       ; 59           ; 49           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[1]     ; H3    ; 6A       ; 59           ; 48           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[2]     ; J4    ; 6A       ; 59           ; 46           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[3]     ; J3    ; 6A       ; 59           ; 48           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[4]     ; J2    ; 6A       ; 59           ; 49           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[5]     ; J5    ; 6A       ; 59           ; 46           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D0disp[6]     ; H1    ; 6A       ; 59           ; 49           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[0]  ; T1    ; 5A       ; 59           ; 6            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[1]  ; U4    ; 4A       ; 56           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[2]  ; M3    ; 5A       ; 59           ; 7            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[3]  ; L5    ; 5A       ; 59           ; 7            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[4]  ; T4    ; 4A       ; 56           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[5]  ; N3    ; 5A       ; 59           ; 7            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date0disp[6]  ; M4    ; 5A       ; 59           ; 7            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[0]  ; V2    ; 4A       ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[1]  ; T7    ; 4A       ; 48           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[2]  ; V1    ; 4A       ; 45           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[3]  ; U6    ; 4A       ; 48           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[4]  ; U3    ; 4A       ; 47           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[5]  ; U1    ; 4A       ; 47           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Date1disp[6]  ; R3    ; 4A       ; 48           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[0]     ; E1    ; 7A       ; 48           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[1]     ; C4    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[2]     ; J1    ; 6A       ; 59           ; 49           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[3]     ; D7    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[4]     ; C5    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[5]     ; F5    ; 6A       ; 59           ; 51           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H0disp[6]     ; F1    ; 7A       ; 48           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[0]     ; A2    ; 7A       ; 42           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[1]     ; A7    ; 7A       ; 30           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[2]     ; F4    ; 6A       ; 59           ; 51           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[3]     ; A11   ; 8A       ; 10           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[4]     ; B1    ; 7A       ; 42           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[5]     ; C9    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; H1disp[6]     ; B12   ; 8A       ; 10           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[0]     ; C2    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[1]     ; C3    ; 7A       ; 46           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[2]     ; D2    ; 7A       ; 48           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[3]     ; F2    ; 7A       ; 56           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[4]     ; C1    ; 7A       ; 46           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[5]     ; E4    ; 7A       ; 56           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M0disp[6]     ; F6    ; 6A       ; 59           ; 48           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[0]     ; R6    ; 4A       ; 45           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[1]     ; G4    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[2]     ; F3    ; 7A       ; 56           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[3]     ; V3    ; 4A       ; 47           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[4]     ; P6    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[5]     ; D4    ; 7A       ; 56           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M1disp[6]     ; U2    ; 4A       ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[0] ; M1    ; 5A       ; 59           ; 6            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[1] ; M5    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[2] ; L3    ; 5A       ; 59           ; 9            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[3] ; N4    ; 5A       ; 59           ; 9            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[4] ; R2    ; 5A       ; 59           ; 6            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[5] ; M2    ; 5A       ; 59           ; 6            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month0disp[6] ; L4    ; 5A       ; 59           ; 9            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[0] ; A17   ; 8A       ; 3            ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[1] ; N1    ; 5A       ; 59           ; 4            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[2] ; P2    ; 5A       ; 59           ; 4            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[3] ; P1    ; 5A       ; 59           ; 4            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[4] ; W10   ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[5] ; V5    ; 4A       ; 43           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Month1disp[6] ; R1    ; 5A       ; 59           ; 4            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[0]     ; B6    ; 7A       ; 30           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[1]     ; B4    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[2]     ; B10   ; 7A       ; 30           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[3]     ; A10   ; 7A       ; 30           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[4]     ; A4    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[5]     ; C6    ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S0disp[6]     ; C7    ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[0]     ; C8    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[1]     ; A9    ; 7A       ; 28           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[2]     ; A5    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[3]     ; Y3    ; 4A       ; 32           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[4]     ; A6    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[5]     ; B9    ; 7A       ; 28           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; S1disp[6]     ; Y2    ; 4A       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                                    ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                                  ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                                      ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                                    ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                                 ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                                        ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO           ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; G3       ; DIFFIO_TX_R29n, DIFFIN_R29n, DQ2R, DATA7   ; Use as regular IO      ; Buzz             ; Dual Purpose Pin          ;
; J4       ; DIFFIO_RX_R29n, DIFFOUT_R29n, DQ2R, DATA6  ; Use as regular IO      ; D0disp[2]        ; Dual Purpose Pin          ;
; G4       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5   ; Use as regular IO      ; M1disp[1]        ; Dual Purpose Pin          ;
; J5       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4        ; Use as regular IO      ; D0disp[5]        ; Dual Purpose Pin          ;
; G6       ; DIFFIO_TX_R30n, DIFFIN_R30n, DQSn2R, DATA3 ; Use as regular IO      ; Alarmon          ; Dual Purpose Pin          ;
; J3       ; DIFFIO_RX_R30n, DIFFOUT_R30n, DQ2R, DATA2  ; Use as regular IO      ; D0disp[3]        ; Dual Purpose Pin          ;
; F6       ; DIFFIO_TX_R30p, DIFFIN_R30p, DQS2R, DATA1  ; Use as regular IO      ; M0disp[6]        ; Dual Purpose Pin          ;
; H3       ; DIFFIO_RX_R30p, DIFFOUT_R30p, CLKUSR       ; Use as regular IO      ; D0disp[1]        ; Dual Purpose Pin          ;
; J1       ; DIFFIO_RX_R31p, DIFFOUT_R31p, DEV_OE       ; Use as regular IO      ; H0disp[2]        ; Dual Purpose Pin          ;
; F5       ; DIFFIO_TX_R32p, DIFFIN_R32p, DEV_CLRn      ; Use as regular IO      ; H0disp[5]        ; Dual Purpose Pin          ;
; C16      ; ASDO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                                       ; -                      ; -                ; Dedicated Programming Pin ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 22 ( 14 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 17 / 38 ( 45 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 34 / 38 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 3 / 22 ( 14 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; Minadv                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 340        ; 7A       ; H1disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 338        ; 7A       ; Timeset                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 359        ; 7A       ; S0disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 363        ; 7A       ; S1disp[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 361        ; 7A       ; S1disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 367        ; 7A       ; H1disp[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; S1disp[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 368        ; 7A       ; S0disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 411        ; 8A       ; H1disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; Month1disp[0]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; H1disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; S0disp[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; S0disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; S1disp[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 366        ; 7A       ; S0disp[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; H1disp[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; M0disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C2       ; 329        ; 7A       ; M0disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 332        ; 7A       ; M0disp[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 335        ; 7A       ; H0disp[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 333        ; 7A       ; H0disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 360        ; 7A       ; S0disp[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 358        ; 7A       ; S0disp[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 364        ; 7A       ; S1disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 362        ; 7A       ; H1disp[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; Reset                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D2       ; 325        ; 7A       ; M0disp[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D3       ; 330        ; 7A       ; Alarmset                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 305        ; 7A       ; M1disp[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; H0disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; H0disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; M0disp[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; Hrsadv                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; H0disp[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F2       ; 308        ; 7A       ; M0disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F3       ; 306        ; 7A       ; M1disp[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F4       ; 301        ; 6A       ; H1disp[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 303        ; 6A       ; H0disp[5]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 295        ; 6A       ; M0disp[6]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; Dateadv                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 304        ; 6A       ; Dayadv                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 289        ; 6A       ; Buzz                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 291        ; 6A       ; M1disp[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; Alarmon                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; D0disp[6]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; D0disp[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; H0disp[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 299        ; 6A       ; D0disp[4]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 294        ; 6A       ; D0disp[3]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 290        ; 6A       ; D0disp[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 292        ; 6A       ; D0disp[5]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; D0disp[0]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; Month0disp[2]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 188        ; 5A       ; Month0disp[6]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; Date0disp[3]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; Month0disp[0]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 180        ; 5A       ; Month0disp[5]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 184        ; 5A       ; Date0disp[2]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 181        ; 5A       ; Date0disp[6]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 187        ; 5A       ; Month0disp[1]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; Month1disp[1]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; Date0disp[5]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 185        ; 5A       ; Month0disp[3]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; Month1disp[3]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 175        ; 5A       ; Month1disp[2]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 152        ; 4A       ; Monthadv                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; M1disp[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; Month1disp[6]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 179        ; 5A       ; Month0disp[4]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 150        ; 4A       ; Date1disp[6]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; M1disp[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; Date0disp[0]                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; Date0disp[4]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; Date1disp[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; Pulse                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; Date1disp[5]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U2       ; 148        ; 4A       ; M1disp[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 147        ; 4A       ; Date1disp[4]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 169        ; 4A       ; Date0disp[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; Date1disp[3]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 101        ; 3A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; Date1disp[2]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V2       ; 144        ; 4A       ; Date1disp[0]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; M1disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 139        ; 4A       ; Month1disp[5]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; Month1disp[4]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 115        ; 4A       ; S1disp[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; S1disp[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; S1disp[0]     ; Incomplete set of assignments ;
; S1disp[1]     ; Incomplete set of assignments ;
; S1disp[2]     ; Incomplete set of assignments ;
; S1disp[3]     ; Incomplete set of assignments ;
; S1disp[4]     ; Incomplete set of assignments ;
; S1disp[5]     ; Incomplete set of assignments ;
; S1disp[6]     ; Incomplete set of assignments ;
; S0disp[0]     ; Incomplete set of assignments ;
; S0disp[1]     ; Incomplete set of assignments ;
; S0disp[2]     ; Incomplete set of assignments ;
; S0disp[3]     ; Incomplete set of assignments ;
; S0disp[4]     ; Incomplete set of assignments ;
; S0disp[5]     ; Incomplete set of assignments ;
; S0disp[6]     ; Incomplete set of assignments ;
; M1disp[0]     ; Incomplete set of assignments ;
; M1disp[1]     ; Incomplete set of assignments ;
; M1disp[2]     ; Incomplete set of assignments ;
; M1disp[3]     ; Incomplete set of assignments ;
; M1disp[4]     ; Incomplete set of assignments ;
; M1disp[5]     ; Incomplete set of assignments ;
; M1disp[6]     ; Incomplete set of assignments ;
; M0disp[0]     ; Incomplete set of assignments ;
; M0disp[1]     ; Incomplete set of assignments ;
; M0disp[2]     ; Incomplete set of assignments ;
; M0disp[3]     ; Incomplete set of assignments ;
; M0disp[4]     ; Incomplete set of assignments ;
; M0disp[5]     ; Incomplete set of assignments ;
; M0disp[6]     ; Incomplete set of assignments ;
; H1disp[0]     ; Incomplete set of assignments ;
; H1disp[1]     ; Incomplete set of assignments ;
; H1disp[2]     ; Incomplete set of assignments ;
; H1disp[3]     ; Incomplete set of assignments ;
; H1disp[4]     ; Incomplete set of assignments ;
; H1disp[5]     ; Incomplete set of assignments ;
; H1disp[6]     ; Incomplete set of assignments ;
; H0disp[0]     ; Incomplete set of assignments ;
; H0disp[1]     ; Incomplete set of assignments ;
; H0disp[2]     ; Incomplete set of assignments ;
; H0disp[3]     ; Incomplete set of assignments ;
; H0disp[4]     ; Incomplete set of assignments ;
; H0disp[5]     ; Incomplete set of assignments ;
; H0disp[6]     ; Incomplete set of assignments ;
; D0disp[0]     ; Incomplete set of assignments ;
; D0disp[1]     ; Incomplete set of assignments ;
; D0disp[2]     ; Incomplete set of assignments ;
; D0disp[3]     ; Incomplete set of assignments ;
; D0disp[4]     ; Incomplete set of assignments ;
; D0disp[5]     ; Incomplete set of assignments ;
; D0disp[6]     ; Incomplete set of assignments ;
; Month1disp[0] ; Incomplete set of assignments ;
; Month1disp[1] ; Incomplete set of assignments ;
; Month1disp[2] ; Incomplete set of assignments ;
; Month1disp[3] ; Incomplete set of assignments ;
; Month1disp[4] ; Incomplete set of assignments ;
; Month1disp[5] ; Incomplete set of assignments ;
; Month1disp[6] ; Incomplete set of assignments ;
; Month0disp[0] ; Incomplete set of assignments ;
; Month0disp[1] ; Incomplete set of assignments ;
; Month0disp[2] ; Incomplete set of assignments ;
; Month0disp[3] ; Incomplete set of assignments ;
; Month0disp[4] ; Incomplete set of assignments ;
; Month0disp[5] ; Incomplete set of assignments ;
; Month0disp[6] ; Incomplete set of assignments ;
; Date1disp[0]  ; Incomplete set of assignments ;
; Date1disp[1]  ; Incomplete set of assignments ;
; Date1disp[2]  ; Incomplete set of assignments ;
; Date1disp[3]  ; Incomplete set of assignments ;
; Date1disp[4]  ; Incomplete set of assignments ;
; Date1disp[5]  ; Incomplete set of assignments ;
; Date1disp[6]  ; Incomplete set of assignments ;
; Date0disp[0]  ; Incomplete set of assignments ;
; Date0disp[1]  ; Incomplete set of assignments ;
; Date0disp[2]  ; Incomplete set of assignments ;
; Date0disp[3]  ; Incomplete set of assignments ;
; Date0disp[4]  ; Incomplete set of assignments ;
; Date0disp[5]  ; Incomplete set of assignments ;
; Date0disp[6]  ; Incomplete set of assignments ;
; Buzz          ; Incomplete set of assignments ;
; Alarmset      ; Incomplete set of assignments ;
; Alarmon       ; Incomplete set of assignments ;
; Pulse         ; Incomplete set of assignments ;
; Reset         ; Incomplete set of assignments ;
; Timeset       ; Incomplete set of assignments ;
; Minadv        ; Incomplete set of assignments ;
; Hrsadv        ; Incomplete set of assignments ;
; Dayadv        ; Incomplete set of assignments ;
; Monthadv      ; Incomplete set of assignments ;
; Dateadv       ; Incomplete set of assignments ;
; S1disp[0]     ; Missing location assignment   ;
; S1disp[1]     ; Missing location assignment   ;
; S1disp[2]     ; Missing location assignment   ;
; S1disp[3]     ; Missing location assignment   ;
; S1disp[4]     ; Missing location assignment   ;
; S1disp[5]     ; Missing location assignment   ;
; S1disp[6]     ; Missing location assignment   ;
; S0disp[0]     ; Missing location assignment   ;
; S0disp[1]     ; Missing location assignment   ;
; S0disp[2]     ; Missing location assignment   ;
; S0disp[3]     ; Missing location assignment   ;
; S0disp[4]     ; Missing location assignment   ;
; S0disp[5]     ; Missing location assignment   ;
; S0disp[6]     ; Missing location assignment   ;
; M1disp[0]     ; Missing location assignment   ;
; M1disp[1]     ; Missing location assignment   ;
; M1disp[2]     ; Missing location assignment   ;
; M1disp[3]     ; Missing location assignment   ;
; M1disp[4]     ; Missing location assignment   ;
; M1disp[5]     ; Missing location assignment   ;
; M1disp[6]     ; Missing location assignment   ;
; M0disp[0]     ; Missing location assignment   ;
; M0disp[1]     ; Missing location assignment   ;
; M0disp[2]     ; Missing location assignment   ;
; M0disp[3]     ; Missing location assignment   ;
; M0disp[4]     ; Missing location assignment   ;
; M0disp[5]     ; Missing location assignment   ;
; M0disp[6]     ; Missing location assignment   ;
; H1disp[0]     ; Missing location assignment   ;
; H1disp[1]     ; Missing location assignment   ;
; H1disp[2]     ; Missing location assignment   ;
; H1disp[3]     ; Missing location assignment   ;
; H1disp[4]     ; Missing location assignment   ;
; H1disp[5]     ; Missing location assignment   ;
; H1disp[6]     ; Missing location assignment   ;
; H0disp[0]     ; Missing location assignment   ;
; H0disp[1]     ; Missing location assignment   ;
; H0disp[2]     ; Missing location assignment   ;
; H0disp[3]     ; Missing location assignment   ;
; H0disp[4]     ; Missing location assignment   ;
; H0disp[5]     ; Missing location assignment   ;
; H0disp[6]     ; Missing location assignment   ;
; D0disp[0]     ; Missing location assignment   ;
; D0disp[1]     ; Missing location assignment   ;
; D0disp[2]     ; Missing location assignment   ;
; D0disp[3]     ; Missing location assignment   ;
; D0disp[4]     ; Missing location assignment   ;
; D0disp[5]     ; Missing location assignment   ;
; D0disp[6]     ; Missing location assignment   ;
; Month1disp[0] ; Missing location assignment   ;
; Month1disp[1] ; Missing location assignment   ;
; Month1disp[2] ; Missing location assignment   ;
; Month1disp[3] ; Missing location assignment   ;
; Month1disp[4] ; Missing location assignment   ;
; Month1disp[5] ; Missing location assignment   ;
; Month1disp[6] ; Missing location assignment   ;
; Month0disp[0] ; Missing location assignment   ;
; Month0disp[1] ; Missing location assignment   ;
; Month0disp[2] ; Missing location assignment   ;
; Month0disp[3] ; Missing location assignment   ;
; Month0disp[4] ; Missing location assignment   ;
; Month0disp[5] ; Missing location assignment   ;
; Month0disp[6] ; Missing location assignment   ;
; Date1disp[0]  ; Missing location assignment   ;
; Date1disp[1]  ; Missing location assignment   ;
; Date1disp[2]  ; Missing location assignment   ;
; Date1disp[3]  ; Missing location assignment   ;
; Date1disp[4]  ; Missing location assignment   ;
; Date1disp[5]  ; Missing location assignment   ;
; Date1disp[6]  ; Missing location assignment   ;
; Date0disp[0]  ; Missing location assignment   ;
; Date0disp[1]  ; Missing location assignment   ;
; Date0disp[2]  ; Missing location assignment   ;
; Date0disp[3]  ; Missing location assignment   ;
; Date0disp[4]  ; Missing location assignment   ;
; Date0disp[5]  ; Missing location assignment   ;
; Date0disp[6]  ; Missing location assignment   ;
; Buzz          ; Missing location assignment   ;
; Alarmset      ; Missing location assignment   ;
; Alarmon       ; Missing location assignment   ;
; Pulse         ; Missing location assignment   ;
; Reset         ; Missing location assignment   ;
; Timeset       ; Missing location assignment   ;
; Minadv        ; Missing location assignment   ;
; Hrsadv        ; Missing location assignment   ;
; Dayadv        ; Missing location assignment   ;
; Monthadv      ; Missing location assignment   ;
; Dateadv       ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------+---------------------+--------------+----------+----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                    ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs     ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                ; Entity Name          ; Library Name ;
;                                               ;                     ;              ;          ;          ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                    ;                      ;              ;
+-----------------------------------------------+---------------------+--------------+----------+----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |struct_diag                                  ; 635 (34)            ; 0 (0)        ; 0 (0)    ; 376 (24) ; 61 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 88   ; 0            ; 576 (34)                       ; 2 (0)              ; 59 (0)                        ; |struct_diag                                                                                                                       ; struct_diag          ; work         ;
;    |ct_mod_N:Hct|                             ; 26 (4)              ; 0 (0)        ; 0 (0)    ; 16 (8)   ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (3)                         ; 0 (0)              ; 6 (1)                         ; |struct_diag|ct_mod_N:Hct                                                                                                          ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 5 (0)                         ; |struct_diag|ct_mod_N:Hct|lpm_divide:Mod0                                                                                          ; lpm_divide           ; work         ;
;          |lpm_divide_66m:auto_generated|      ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 5 (0)                         ; |struct_diag|ct_mod_N:Hct|lpm_divide:Mod0|lpm_divide_66m:auto_generated                                                            ; lpm_divide_66m       ; work         ;
;             |sign_div_unsign_ckh:divider|     ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 5 (0)                         ; |struct_diag|ct_mod_N:Hct|lpm_divide:Mod0|lpm_divide_66m:auto_generated|sign_div_unsign_ckh:divider                                ; sign_div_unsign_ckh  ; work         ;
;                |alt_u_div_r0f:divider|        ; 22 (22)             ; 0 (0)        ; 0 (0)    ; 13 (13)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 0 (0)              ; 5 (5)                         ; |struct_diag|ct_mod_N:Hct|lpm_divide:Mod0|lpm_divide_66m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_r0f:divider          ; alt_u_div_r0f        ; work         ;
;    |ct_mod_N:Hreg|                            ; 44 (4)              ; 0 (0)        ; 0 (0)    ; 25 (7)   ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 38 (4)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Hreg                                                                                                         ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Hreg|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_76m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Hreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated                                                           ; lpm_divide_76m       ; work         ;
;             |sign_div_unsign_dkh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Hreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider                               ; sign_div_unsign_dkh  ; work         ;
;                |alt_u_div_t0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 24 (24)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (34)                        ; 0 (0)              ; 6 (6)                         ; |struct_diag|ct_mod_N:Hreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_t0f:divider         ; alt_u_div_t0f        ; work         ;
;    |ct_mod_N:Mct|                             ; 43 (3)              ; 0 (0)        ; 0 (0)    ; 25 (8)   ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (3)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mct                                                                                                          ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mct|lpm_divide:Mod0                                                                                          ; lpm_divide           ; work         ;
;          |lpm_divide_76m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mct|lpm_divide:Mod0|lpm_divide_76m:auto_generated                                                            ; lpm_divide_76m       ; work         ;
;             |sign_div_unsign_dkh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mct|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider                                ; sign_div_unsign_dkh  ; work         ;
;                |alt_u_div_t0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 24 (24)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (34)                        ; 0 (0)              ; 6 (6)                         ; |struct_diag|ct_mod_N:Mct|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_t0f:divider          ; alt_u_div_t0f        ; work         ;
;    |ct_mod_N:Mreg|                            ; 44 (4)              ; 0 (0)        ; 0 (0)    ; 25 (8)   ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 38 (4)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mreg                                                                                                         ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mreg|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_76m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated                                                           ; lpm_divide_76m       ; work         ;
;             |sign_div_unsign_dkh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Mreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider                               ; sign_div_unsign_dkh  ; work         ;
;                |alt_u_div_t0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 24 (24)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (34)                        ; 0 (0)              ; 6 (6)                         ; |struct_diag|ct_mod_N:Mreg|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_t0f:divider         ; alt_u_div_t0f        ; work         ;
;    |ct_mod_N:Sct|                             ; 45 (5)              ; 0 (0)        ; 0 (0)    ; 24 (9)   ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 39 (5)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Sct                                                                                                          ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Sct|lpm_divide:Mod0                                                                                          ; lpm_divide           ; work         ;
;          |lpm_divide_76m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Sct|lpm_divide:Mod0|lpm_divide_76m:auto_generated                                                            ; lpm_divide_76m       ; work         ;
;             |sign_div_unsign_dkh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 0 (0)              ; 6 (0)                         ; |struct_diag|ct_mod_N:Sct|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider                                ; sign_div_unsign_dkh  ; work         ;
;                |alt_u_div_t0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 22 (22)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (34)                        ; 0 (0)              ; 6 (6)                         ; |struct_diag|ct_mod_N:Sct|lpm_divide:Mod0|lpm_divide_76m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_t0f:divider          ; alt_u_div_t0f        ; work         ;
;    |ct_mod_N:week_counter|                    ; 23 (3)              ; 0 (0)        ; 0 (0)    ; 15 (5)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (3)                         ; 0 (0)              ; 3 (0)                         ; |struct_diag|ct_mod_N:week_counter                                                                                                 ; ct_mod_N             ; work         ;
;       |lpm_divide:Mod0|                       ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 3 (0)                         ; |struct_diag|ct_mod_N:week_counter|lpm_divide:Mod0                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_56m:auto_generated|      ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 3 (0)                         ; |struct_diag|ct_mod_N:week_counter|lpm_divide:Mod0|lpm_divide_56m:auto_generated                                                   ; lpm_divide_56m       ; work         ;
;             |sign_div_unsign_bkh:divider|     ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 3 (0)                         ; |struct_diag|ct_mod_N:week_counter|lpm_divide:Mod0|lpm_divide_56m:auto_generated|sign_div_unsign_bkh:divider                       ; sign_div_unsign_bkh  ; work         ;
;                |alt_u_div_o0f:divider|        ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 13 (13)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 0 (0)              ; 3 (3)                         ; |struct_diag|ct_mod_N:week_counter|lpm_divide:Mod0|lpm_divide_56m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_o0f:divider ; alt_u_div_o0f        ; work         ;
;    |lcd_int:Date_disp|                        ; 59 (19)             ; 0 (0)        ; 0 (0)    ; 36 (16)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (19)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Date_disp                                                                                                     ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Date_disp|lpm_divide:Mod0                                                                                     ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Date_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                       ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Date_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                           ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 20 (20)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Date_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider     ; alt_u_div_n0f        ; work         ;
;    |lcd_int:Ddisp|                            ; 25 (7)              ; 0 (0)        ; 0 (0)    ; 16 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (7)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Ddisp                                                                                                         ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 18 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Ddisp|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 18 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Ddisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                           ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 18 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Ddisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                               ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 9 (9)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (18)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Ddisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider         ; alt_u_div_n0f        ; work         ;
;    |lcd_int:Hdisp|                            ; 85 (44)             ; 0 (0)        ; 0 (0)    ; 53 (32)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 85 (44)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Hdisp                                                                                                         ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Hdisp|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                           ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                               ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 41 (41)             ; 0 (0)        ; 0 (0)    ; 22 (22)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (41)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider         ; alt_u_div_n0f        ; work         ;
;    |lcd_int:Mdisp|                            ; 63 (22)             ; 0 (0)        ; 0 (0)    ; 36 (12)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 63 (22)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Mdisp                                                                                                         ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Mdisp|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                           ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                               ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 41 (41)             ; 0 (0)        ; 0 (0)    ; 24 (24)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (41)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider         ; alt_u_div_n0f        ; work         ;
;    |lcd_int:Month_disp|                       ; 36 (9)              ; 0 (0)        ; 0 (0)    ; 22 (9)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (9)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Month_disp                                                                                                    ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 27 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Month_disp|lpm_divide:Mod0                                                                                    ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 27 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Month_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                      ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 27 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Month_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                          ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 27 (27)             ; 0 (0)        ; 0 (0)    ; 14 (14)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (27)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Month_disp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider    ; alt_u_div_n0f        ; work         ;
;    |lcd_int:Sdisp|                            ; 62 (22)             ; 0 (0)        ; 0 (0)    ; 35 (15)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 62 (22)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Sdisp                                                                                                         ; lcd_int              ; work         ;
;       |lpm_divide:Mod0|                       ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Sdisp|lpm_divide:Mod0                                                                                         ; lpm_divide           ; work         ;
;          |lpm_divide_46m:auto_generated|      ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Sdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated                                                           ; lpm_divide_46m       ; work         ;
;             |sign_div_unsign_akh:divider|     ; 40 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Sdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider                               ; sign_div_unsign_akh  ; work         ;
;                |alt_u_div_n0f:divider|        ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 20 (20)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 0 (0)              ; 0 (0)                         ; |struct_diag|lcd_int:Sdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider         ; alt_u_div_n0f        ; work         ;
;    |month_adv_logic:month_adv_logic|          ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 13 (13)  ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 1 (1)              ; 4 (4)                         ; |struct_diag|month_adv_logic:month_adv_logic                                                                                       ; month_adv_logic      ; work         ;
;    |month_date_counter28:month_date_conter28| ; 9 (7)               ; 0 (0)        ; 0 (0)    ; 9 (7)    ; 6 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 7 (5)                         ; |struct_diag|month_date_counter28:month_date_conter28                                                                              ; month_date_counter28 ; work         ;
;       |negedge_pulse:negedge_pulse|           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |struct_diag|month_date_counter28:month_date_conter28|negedge_pulse:negedge_pulse                                                  ; negedge_pulse        ; work         ;
;    |month_date_counter30:month_date_conter30| ; 10 (8)              ; 0 (0)        ; 0 (0)    ; 7 (5)    ; 6 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 7 (5)                         ; |struct_diag|month_date_counter30:month_date_conter30                                                                              ; month_date_counter30 ; work         ;
;       |negedge_pulse:negedge_pulse|           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |struct_diag|month_date_counter30:month_date_conter30|negedge_pulse:negedge_pulse                                                  ; negedge_pulse        ; work         ;
;    |month_date_counter31:month_date_conter31| ; 10 (8)              ; 0 (0)        ; 0 (0)    ; 8 (6)    ; 6 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 7 (5)                         ; |struct_diag|month_date_counter31:month_date_conter31                                                                              ; month_date_counter31 ; work         ;
;       |negedge_pulse:negedge_pulse|           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |struct_diag|month_date_counter31:month_date_conter31|negedge_pulse:negedge_pulse                                                  ; negedge_pulse        ; work         ;
;    |negedge_pulse:negedge_pulse_M_tick|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |struct_diag|negedge_pulse:negedge_pulse_M_tick                                                                                    ; negedge_pulse        ; work         ;
;    |posedge_pulse:posedge_detector_u5|        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |struct_diag|posedge_pulse:posedge_detector_u5                                                                                     ; posedge_pulse        ; work         ;
;    |posedge_pulse:posedge_detector_u6|        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |struct_diag|posedge_pulse:posedge_detector_u6                                                                                     ; posedge_pulse        ; work         ;
;    |posedge_pulse:posedge_detector_u7|        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |struct_diag|posedge_pulse:posedge_detector_u7                                                                                     ; posedge_pulse        ; work         ;
;    |posedge_pulse:posedge_pulse_H_tick|       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |struct_diag|posedge_pulse:posedge_pulse_H_tick                                                                                    ; posedge_pulse        ; work         ;
;    |posedge_pulse:posedge_pulse_S_tick|       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)    ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |struct_diag|posedge_pulse:posedge_pulse_S_tick                                                                                    ; posedge_pulse        ; work         ;
+-----------------------------------------------+---------------------+--------------+----------+----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                       ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; S1disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S1disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; S0disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M1disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; M0disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H1disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; H0disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; D0disp[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[2] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[3] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[4] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[5] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month1disp[6] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[2] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[3] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[4] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[5] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Month0disp[6] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[0]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[1]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[2]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[3]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[4]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[5]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date1disp[6]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[0]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[1]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[2]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[3]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[4]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[5]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Date0disp[6]  ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Buzz          ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Alarmset      ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Alarmon       ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pulse         ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reset         ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Timeset       ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Minadv        ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Hrsadv        ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Dayadv        ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Monthadv      ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Dateadv       ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+---------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Alarmset                                                                                                                            ;                   ;         ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~5         ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~9         ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~13        ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_5~5         ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_5~17        ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_6~5         ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_7~5         ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~5         ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~9         ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_4~13        ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_5~5         ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_6~5         ; 0                 ; 51      ;
;      - lcd_int:Mdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|op_7~5         ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~26                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~32                                                                                                    ; 0                 ; 51      ;
;      - Min[5]~0                                                                                                                     ; 0                 ; 51      ;
;      - Min[4]~1                                                                                                                     ; 0                 ; 51      ;
;      - Min[3]~2                                                                                                                     ; 0                 ; 51      ;
;      - Min[2]~3                                                                                                                     ; 0                 ; 51      ;
;      - Min[1]~4                                                                                                                     ; 0                 ; 51      ;
;      - Min[0]~5                                                                                                                     ; 0                 ; 51      ;
;      - Hrs[0]~0                                                                                                                     ; 0                 ; 51      ;
;      - Hrs[1]~1                                                                                                                     ; 0                 ; 51      ;
;      - Hrs[4]~2                                                                                                                     ; 0                 ; 51      ;
;      - Hrs[3]~3                                                                                                                     ; 0                 ; 51      ;
;      - Hrs[2]~4                                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~0                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~1                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~2                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~3                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~4                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~7                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~8                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~9                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~10                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~11                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~13                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~15                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~16                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~17                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~18                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~20                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|lpm_divide:Mod0|lpm_divide_46m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_n0f:divider|StageOut[17]~3 ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[3]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[1]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[1]~0                                                                                                     ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~24                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~25                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~30                                                                                                    ; 0                 ; 51      ;
;      - lcd_int:Hdisp|Decoder1~31                                                                                                    ; 0                 ; 51      ;
; Alarmon                                                                                                                             ;                   ;         ;
;      - Buzz~2                                                                                                                       ; 1                 ; 51      ;
; Pulse                                                                                                                               ;                   ;         ;
; Reset                                                                                                                               ;                   ;         ;
;      - ct_mod_N:Sct|ct_out[5]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[4]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[3]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[2]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[1]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[0]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[5]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[5]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[4]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[4]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[3]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[3]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[2]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[2]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[1]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[1]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[0]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[0]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[4]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[4]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[3]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[3]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[2]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[2]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[1]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[1]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[0]                                                                                                       ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[0]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[5]                                                                                                      ; 0                 ; 51      ;
;      - ct_mod_N:week_counter|ct_out[2]                                                                                              ; 0                 ; 51      ;
;      - ct_mod_N:week_counter|ct_out[1]                                                                                              ; 0                 ; 51      ;
;      - ct_mod_N:week_counter|ct_out[0]                                                                                              ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month[3]                                                                                     ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month[2]                                                                                     ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month[1]                                                                                     ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month[0]                                                                                     ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|rst_counter28                                                                                ; 0                 ; 51      ;
;      - ct_mod_N:Sct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[3]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[1]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[1]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:week_counter|ct_out[0]~0                                                                                            ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|count~0                                                                             ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count[2]~0                                                                          ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|count~0                                                                             ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|count~1                                                                             ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|count~1                                                                             ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count~1                                                                             ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|count~2                                                                             ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|count~2                                                                             ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count~2                                                                             ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|count~3                                                                             ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|count~3                                                                             ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|count~4                                                                             ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|count~4                                                                             ; 0                 ; 51      ;
;      - negedge_pulse:negedge_pulse_M_tick|d0~0                                                                                      ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|negedge_pulse:negedge_pulse|d0~0                                                    ; 0                 ; 51      ;
;      - month_date_counter30:month_date_conter30|negedge_pulse:negedge_pulse|d0~0                                                    ; 0                 ; 51      ;
;      - month_date_counter28:month_date_conter28|negedge_pulse:negedge_pulse|d0~0                                                    ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count~3                                                                             ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count~4                                                                             ; 0                 ; 51      ;
;      - month_date_counter31:month_date_conter31|count~5                                                                             ; 0                 ; 51      ;
; Timeset                                                                                                                             ;                   ;         ;
;      - ct_mod_N:Sct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:Mreg|ct_out[3]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
;      - ct_mod_N:Hreg|ct_out[1]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[1]~0                                                                                                     ; 0                 ; 51      ;
; Minadv                                                                                                                              ;                   ;         ;
;      - ct_mod_N:Mreg|ct_out[3]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Mct|ct_out[5]~0                                                                                                     ; 0                 ; 51      ;
; Hrsadv                                                                                                                              ;                   ;         ;
;      - ct_mod_N:Hreg|ct_out[1]~0                                                                                                    ; 0                 ; 51      ;
;      - ct_mod_N:Hct|ct_out[1]~0                                                                                                     ; 0                 ; 51      ;
; Dayadv                                                                                                                              ;                   ;         ;
;      - ct_mod_N:week_counter|ct_out[0]~0                                                                                            ; 1                 ; 51      ;
; Monthadv                                                                                                                            ;                   ;         ;
;      - month_adv_logic:month_adv_logic|Mux0~0                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month~0                                                                                      ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Month~1                                                                                      ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux3~0                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux3~2                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux4~0                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux4~1                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux4~2                                                                                       ; 0                 ; 51      ;
;      - month_adv_logic:month_adv_logic|Mux4~3                                                                                       ; 0                 ; 51      ;
; Dateadv                                                                                                                             ;                   ;         ;
;      - month_date_counter31:month_date_conter31|count[2]~0                                                                          ; 0                 ; 51      ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+-----------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Pulse                                               ; PIN_T10              ; 61      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Reset                                               ; PIN_D1               ; 63      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:Hct|ct_out[1]~0                            ; MLABCELL_X39_Y39_N14 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:Hreg|ct_out[1]~0                           ; LABCELL_X38_Y39_N16  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:Mct|ct_out[5]~0                            ; LABCELL_X38_Y43_N12  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:Mreg|ct_out[3]~0                           ; MLABCELL_X39_Y39_N2  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:Sct|ct_out[5]~0                            ; MLABCELL_X37_Y46_N18 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ct_mod_N:week_counter|ct_out[0]~0                   ; MLABCELL_X46_Y39_N18 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; month_date_counter31:month_date_conter31|count[2]~0 ; MLABCELL_X46_Y39_N32 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Pulse ; PIN_T10  ; 61      ; 14                                   ; Global Clock         ; GCLK7            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 696 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 27 / 7,906 ( < 1 % )    ;
; C4 interconnects                  ; 397 / 139,240 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 252 / 213,100 ( < 1 % ) ;
; Global clocks                     ; 1 / 16 ( 6 % )          ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 308 / 50,600 ( < 1 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 7 / 8,690 ( < 1 % )     ;
; R20/C12 interconnect drivers      ; 24 / 12,980 ( < 1 % )   ;
; R4 interconnects                  ; 362 / 235,620 ( < 1 % ) ;
; Spine clocks                      ; 1 / 104 ( < 1 % )       ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.00) ; Number of LABs  (Total = 47) ;
+----------------------------------+------------------------------+
; 1                                ; 4                            ;
; 2                                ; 2                            ;
; 3                                ; 0                            ;
; 4                                ; 2                            ;
; 5                                ; 1                            ;
; 6                                ; 2                            ;
; 7                                ; 5                            ;
; 8                                ; 0                            ;
; 9                                ; 2                            ;
; 10                               ; 29                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.87) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 12                           ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.06) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 4                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 5                            ;
; 5                                           ; 1                            ;
; 6                                           ; 7                            ;
; 7                                           ; 7                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 1                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.83) ; Number of LABs  (Total = 47) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 6                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 6                            ;
; 8                                               ; 7                            ;
; 9                                               ; 0                            ;
; 10                                              ; 5                            ;
; 11                                              ; 3                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.85) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 8                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 4                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 6                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 88        ; 0            ; 0            ; 88        ; 88        ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 88           ; 88           ; 88           ; 88           ; 88           ; 0         ; 88           ; 88           ; 0         ; 0         ; 88           ; 10           ; 88           ; 88           ; 88           ; 88           ; 10           ; 88           ; 88           ; 88           ; 88           ; 10           ; 88           ; 88           ; 88           ; 88           ; 88           ; 88           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; S1disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M1disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M0disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H1disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; H0disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D0disp[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month1disp[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Month0disp[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date1disp[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Date0disp[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Buzz               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Alarmset           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Alarmon            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pulse              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Timeset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Minadv             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Hrsadv             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dayadv             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Monthadv           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dateadv            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119004): Automatically selected device EP2AGX45CU17I3 for design struct_diag
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 88 pins of 88 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'struct_diag.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Pulse~input (placed in PIN T10 (CLK6, DIFFCLK_0p)) File: D:/OneDrive/UCSD/(9) 2023 Spring/CSE 140L/[Labs for CSE 140L] (20%x5)/Lab 2/Verilog/part3/rtl/struct_diag.sv Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 87 (unused VREF, 2.5V VCCIO, 9 input, 78 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X36_Y34 to location X47_Y44
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/OneDrive/UCSD/(9) 2023 Spring/CSE 140L/[Labs for CSE 140L] (20%x5)/Lab 2/Verilog/part3/synthesis/output_files/struct_diag.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6111 megabytes
    Info: Processing ended: Sat May 13 11:14:53 2023
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/OneDrive/UCSD/(9) 2023 Spring/CSE 140L/[Labs for CSE 140L] (20%x5)/Lab 2/Verilog/part3/synthesis/output_files/struct_diag.fit.smsg.


