<?xml version="1.0" encoding="UTF-8"?>
<probeData version="2" minor="2">
  <probeset name="xc7z010_1" active="false">
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[7]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[6]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[5]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[4]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[3]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[2]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[1]"/>
        <net name="Proyecto_1_sep_i/RAM_test_0_seno[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="1"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[7]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[6]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[5]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[4]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[3]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[2]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[1]"/>
        <net name="Proyecto_1_sep_i/comp_cuadrada_0_cuadrada[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="2"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[7]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[6]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[5]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[4]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[3]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[2]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[1]"/>
        <net name="Proyecto_1_sep_i/Triangular_0_triangulada[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="3"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[7]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[6]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[5]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[4]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[3]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[2]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[1]"/>
        <net name="Proyecto_1_sep_i/Dientes_de_sierra_0_sierra[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="4"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[7]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[6]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[5]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[4]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[3]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[2]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[1]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_a[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="5"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[7]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[6]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[5]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[4]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[3]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[2]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[1]"/>
        <net name="Proyecto_1_sep_i/Sel_funcion_0_funcion_b[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="BSCAN_SWITCH_INDEX" value="0"/>
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="CORE_UUID" value="9A977D32E2075A2E827174EABD613DC1"/>
        <Option Id="HUB_CLK_INPUT_FREQ_HZ" value=""/>
        <Option Id="HW_ILA" value="hw_ila_1"/>
        <Option Id="PROBE_PORT" value="6"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="16"/>
      </probeOptions>
      <nets>
        <net name="Proyecto_1_sep_i/Math_0_f_out[15]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[14]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[13]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[12]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[11]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[10]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[9]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[8]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[7]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[6]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[5]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[4]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[3]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[2]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[1]"/>
        <net name="Proyecto_1_sep_i/Math_0_f_out[0]"/>
      </nets>
    </probe>
  </probeset>
</probeData>
