# YaoGuang SoC 后端设计检查清单

| 文档版本 | V1.0 |
|---------|------|
| 创建日期 | 2026-01-18 |
| 状态 | 初稿 |
| 负责人 | 后端工程师 |

---

## 1. 综合阶段检查

### 1.1 库文件检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 1.1.1 | 标准单元库完整性 | 检查所有标准单元（AND/OR/DFF等）是否齐全 | □ 通过 □ 未通过 | |
| 1.1.2 | 多阈值库 | 检查HVT/LVT/SVT库文件是否完整 | □ 通过 □ 未通过 | |
| 1.1.3 | 宏单元库 | 检查SRAM/ROM/IP硬核库是否就绪 | □ 通过 □ 未通过 | |
| 1.1.4 | 库版本一致性 | 确认所有库文件版本一致且经过验证 | □ 通过 □ 未通过 | |
| 1.1.5 | 时序库精度 | 检查.lib文件时序弧完整性 | □ 通过 □ 未通过 | |
| 1.1.6 | 功耗库 | 检查功耗模型文件完整性 | □ 通过 □ 未通过 | |

### 1.2 SDC约束检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 1.2.1 | 时钟定义完整性 | 检查所有主时钟和生成时钟定义 | □ 通过 □ 未通过 | |
| 1.2.2 | 时钟频率正确性 | 确认2GHz/500MHz频率设置正确 | □ 通过 □ 未通过 | |
| 1.2.3 | IO约束 | 检查input_delay/output_delay设置 | □ 通过 □ 未通过 | |
| 1.2.4 | 多周期路径 | 检查多周期约束是否合理 | □ 通过 □ 未通过 | |
| 1.2.5 | 伪路径 | 检查false_path设置是否完整 | □ 通过 □ 未通过 | |
| 1.2.6 | 驱动/负载 | 检查set_driving_cell/set_load设置 | □ 通过 □ 未通过 | |
| 1.2.7 | 时钟不确定性 | 检查时钟抖动和不确定性裕度 | □ 通过 □ 未通过 | |

### 1.3 综合结果检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 1.3.1 | 时序收敛率 | 检查关键路径时序收敛比例 | □ 通过 □ 未通过 | 目标>90% |
| 1.3.2 | WNS/TNS | 检查最差负裕度和总负裕度 | □ 通过 □ 未通过 | WNS>0 |
| 1.3.3 | 面积目标 | 检查综合后面积是否合理 | □ 通过 □ 未通过 | <60%芯片面积 |
| 1.3.4 | 功耗目标 | 检查动态/静态功耗是否超标 | □ 通过 □ 未通过 | |
| 1.3.5 | 门数统计 | 检查等效门数是否在预期范围 | □ 通过 □ 未通过 | ~50M |
| 1.3.6 | 无未优化寄存器 | 检查所有寄存器是否已优化 | □ 通过 □ 未通过 | |

---

## 2. DFT阶段检查

### 2.1 Scan链检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 2.1.1 | 扫描覆盖率 | 检查故障覆盖率是否达标 | □ 通过 □ 未通过 | >95% |
| 2.1.2 | 扫描链数量 | 检查扫描链数量和长度是否合理 | □ 通过 □ 未通过 | |
| 2.1.3 | 链平衡 | 检查各扫描链长度差异 | □ 通过 □ 未通过 | <10% |
| 2.1.4 | 扫描单元类型 | 检查DFF替换为Scan DFF | □ 通过 □ 未通过 | |
| 2.1.5 | 扫描连接 | 检查Scan IN/OUT连接正确性 | □ 通过 □ 未通过 | |
| 2.1.6 | 测试模式时序 | 检查Scan Shift/Capture模式时序 | □ 通过 □ 未通过 | |

### 2.2 MBIST检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 2.2.1 | MBIST覆盖率 | 检查存储器测试覆盖率 | □ 通过 □ 未通过 | 100% |
| 2.2.2 | BIST控制器 | 检查BIST控制器例化正确 | □ 通过 □ 未通过 | |
| 2.2.3 | 测试算法 | 检查March算法配置正确 | □ 通过 □ 未通过 | |
| 2.2.4 | 故障诊断 | 检查故障诊断能力配置 | □ 通过 □ 未通过 | |

### 2.3 ATPG检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 2.3.1 | 向量数量 | 检查ATPG向量数量是否合理 | □ 通过 □ 未通过 | |
| 2.3.2 | 压缩率 | 检查压缩比是否达标 | □ 通过 □ 未通过 | >50:1 |
| 2.3.3 | 测试覆盖率 | 检查最终测试覆盖率 | □ 通过 □ 未通过 | >95% |
| 2.3.4 | 向量格式 | 检查STIL/Serial向量格式正确 | □ 通过 □ 未通过 | |

---

## 3. Floorplan阶段检查

### 3.1 宏单元放置检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 3.1.1 | 宏单元位置 | 检查主要宏单元位置是否合理 | □ 通过 □ 未通过 | |
| 3.1.2 | 宏单元朝向 | 检查宏单元朝向是否一致 | □ 通过 □ 未通过 | |
| 3.1.3 | 宏单元间距 | 检查宏单元间距是否满足规则 | □ 通过 □ 未通过 | |
| 3.1.4 | 宏单元对齐 | 检查宏单元是否对齐到网格 | □ 通过 □ 未通过 | |
| 3.1.5 | 电源连接 | 检查宏单元电源连接正确 | □ 通过 □ 未通过 | |
| 3.1.6 | 热量分布 | 检查高功耗宏单元分布是否均匀 | □ 通过 □ 未通过 | |

### 3.2 电源网络检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 3.2.1 | 电源条宽度 | 检查电源条宽度是否满足电流需求 | □ 通过 □ 未通过 | |
| 3.2.2 | 电源网格密度 | 检查电源网格是否均匀覆盖 | □ 通过 □ 未通过 | |
| 3.2.3 | 电源域划分 | 检查多电压域划分是否正确 | □ 通过 □ 未通过 | |
| 3.2.4 | 电平转换器 | 检查电平转换器放置位置 | □ 通过 □ 未通过 | |
| 3.2.5 | 电源IO分布 | 检查电源引脚分布是否合理 | □ 通过 □ 未通过 | |
| 3.2.6 | 开关电源布局 | 检查DC-DC位置是否合理 | □ 通过 □ 未通过 | |

### 3.3 IO布局检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 3.3.1 | IO位置 | 检查IO单元位置是否合理 | □ 通过 □ 未通过 | |
| 3.3.2 | IO顺序 | 检查高速IO位置是否优化 | □ 通过 □ 未通过 | |
| 3.3.3 | IO填充 | 检查IO filler完整性 | □ 通过 □ 未通过 | |
| 3.3.4 | ESD保护 | 检查ESD保护电路配置 | □ 通过 □ 未通过 | |
| 3.3.5 | 电源IO数量 | 检查电源IO数量是否充足 | □ 通过 □ 未通过 | |

### 3.4 拥塞分析检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 3.4.1 | 全局拥塞 | 检查全局拥塞是否可控 | □ 通过 □ 未通过 | <5% |
| 3.4.2 | 局部拥塞 | 检查热点区域拥塞情况 | □ 通过 □ 未通过 | |
| 3.4.3 | 拥塞分布 | 检查拥塞是否均匀分布 | □ 通过 □ 未通过 | |
| 3.4.4 | 布线轨道 | 检查可用布线轨道是否充足 | □ 通过 □ 未通过 | |

---

## 4. 布局布线阶段检查

### 4.1 布局检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 4.1.1 | 标准单元放置 | 检查标准单元是否完全放置 | □ 通过 □ 未通过 | |
| 4.1.2 | 单元密度 | 检查局部密度是否合理 | □ 通过 □ 未通过 | 40-80% |
| 4.1.3 | 单元对齐 | 检查单元是否对齐到站点行 | □ 通过 □ 未通过 | |
| 4.1.4 | 间距规则 | 检查单元间距是否满足DRC | □ 通过 □ 未通过 | |
| 4.1.5 | 关键单元放置 | 检查时钟相关单元位置 | □ 通过 □ 未通过 | |

### 4.2 时钟树综合检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 4.2.1 | 时钟偏差 | 检查时钟 skew 是否达标 | □ 通过 □ 未通过 | <50ps |
| 4.2.2 | 时钟延迟 | 检查时钟插入延迟是否合理 | □ 通过 □ 未通过 | |
| 4.2.3 | 时钟树深度 | 检查时钟树层级是否合理 | □ 通过 □ 未通过 | |
| 4.2.4 | 时钟门控 | 检查时钟门控单元插入位置 | □ 通过 □ 未通过 | |
| 4.2.5 | 时钟缓冲器 | 检查时钟网络缓冲器数量 | □ 通过 □ 未通过 | |
| 4.2.6 | 角点优化 | 检查多corner CTS一致性 | □ 通过 □ 未通过 | |

### 4.3 布线检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 4.3.1 | 布线完成率 | 检查信号布线是否100%完成 | □ 通过 □ 未通过 | |
| 4.3.2 | 开路检查 | 检查是否存在开路连接 | □ 通过 □ 未通过 | |
| 4.3.3 | 短路检查 | 检查是否存在短路连接 | □ 通过 □ 未通过 | |
| 4.3.4 | 最小间距 | 检查线间距是否满足规则 | □ 通过 □ 未通过 | |
| 4.3.5 | 最小线宽 | 检查线宽是否满足规则 | □ 通过 □ 未通过 | |
| 4.3.6 | 通孔数量 | 检查过孔使用是否合理 | □ 通过 □ 未通过 | |

### 4.4 信号完整性检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 4.4.1 | 串扰分析 | 检查Crosstalk是否满足要求 | □ 通过 □ 未通过 | |
| 4.4.2 | 噪声裕度 | 检查噪声余量是否足够 | □ 通过 □ 未通过 | |
| 4.4.3 | 屏蔽处理 | 检查高速信号是否屏蔽 | □ 通过 □ 未通过 | |
| 4.4.4 | 阻抗匹配 | 检查高速信号阻抗连续性 | □ 通过 □ 未通过 | |

---

## 5. 时序分析阶段检查

### 5.1 Setup分析检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 5.1.1 | WNS | 检查最差Setup裕度 | □ 通过 □ 未通过 | >0 |
| 5.1.2 | TNS | 检查总负裕度 | □ 通过 □ 未通过 | 0 |
| 5.1.3 | 关键路径 | 检查关键路径数量和位置 | □ 通过 □ 未通过 | |
| 5.1.4 | 多corner | 检查所有corner是否满足 | □ 通过 □ 未通过 | |
| 5.1.5 | 多模式 | 检查所有模式是否满足 | □ 通过 □ 未通过 | |
| 5.1.6 | 时序路径分组 | 检查路径分组是否完整 | □ 通过 □ 未通过 | |

### 5.2 Hold分析检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 5.2.1 | WNS | 检查最差Hold裕度 | □ 通过 □ 未通过 | >50ps |
| 5.2.2 | TNS | 检查总负裕度 | □ 通过 □ 未通过 | 0 |
| 5.2.3 | 修复完成 | 检查所有Hold违例是否修复 | □ 通过 □ 未通过 | |
| 5.2.4 | 多corner | 检查所有corner是否满足 | □ 通过 □ 未通过 | |

### 5.3 功耗分析检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 5.3.1 | 动态功耗 | 检查工作状态下动态功耗 | □ 通过 □ 未通过 | <30W |
| 5.3.2 | 静态功耗 | 检查漏电流功耗 | □ 通过 □ 未通过 | |
| 5.3.3 | 峰值功耗 | 检查瞬态峰值功耗 | □ 通过 □ 未通过 | |
| 5.3.4 | 功耗分布 | 检查功耗热图分布是否均匀 | □ 通过 □ 未通过 | |

---

## 6. 物理验证阶段检查

### 6.1 DRC检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 6.1.1 | 金属间距 | 检查金属线间距规则 | □ 通过 □ 未通过 | |
| 6.1.2 | 金属宽度 | 检查金属线宽度规则 | □ 通过 □ 未通过 | |
| 6.1.3 | 通孔规则 | 检查通孔尺寸和间距 | □ 通过 □ 未通过 | |
| 6.1.4 | 栅极过栅 | 检查栅极连接规则 | □ 通过 □ 未通过 | |
| 6.1.5 | 天线比 | 检查天线效应比值 | □ 通过 □ 未通过 | |
| 6.1.6 | 最小面积 | 检查金属最小面积 | □ 通过 □ 未通过 | |
| 6.1.7 | 密度规则 | 检查金属密度均匀性 | □ 通过 □ 未通过 | |

### 6.2 LVS检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 6.2.1 | 器件匹配 | 检查版图与网表器件一致性 | □ 通过 □ 未通过 | |
| 6.2.2 | 连接匹配 | 检查连接关系一致性 | □ 通过 □ 未通过 | |
| 6.2.3 | 属性匹配 | 检查器件属性一致性 | □ 通过 □ 未通过 | |
| 6.2.4 | 未连接网络 | 检查浮空网络 | □ 通过 □ 未通过 | |

### 6.3 EM/IR检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 6.3.1 | 电流密度 | 检查金属电流密度 | □ 通过 □ 未通过 | |
| 6.3.2 | IR Drop | 检查电源网络压降 | □ 通过 □ 未通过 | <5% |
| 6.3.3 | EM margin | 检查电迁移裕度 | □ 通过 □ 未通过 | >20% |
| 6.3.4 | 热点分布 | 检查EM热点位置 | □ 通过 □ 未通过 | |

---

## 7. 签核检查

### 7.1 数据完整性检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 7.1.1 | GDSII完整性 | 检查GDSII文件是否完整 | □ 通过 □ 未通过 | |
| 7.1.2 | 网表一致性 | 检查GDSII与网表一致性 | □ 通过 □ 未通过 | |
| 7.1.3 | 约束文件 | 检查SDC/LIB文件完整性 | □ 通过 □ 未通过 | |
| 7.1.4 | 文档完整性 | 检查所有文档已归档 | □ 通过 □ 未通过 | |

### 7.2 最终签核检查

| 序号 | 检查项 | 描述 | 结果 | 备注 |
|------|--------|------|------|------|
| 7.2.1 | 时序签核 | 所有corner/mode通过 | □ 通过 □ 未通过 | |
| 7.2.2 | 功耗签核 | 功耗满足规格 | □ 通过 □ 未通过 | |
| 7.2.3 | DRC清洁 | 无违例 | □ 通过 □ 未通过 | |
| 7.2.4 | LVS清洁 | 完全匹配 | □ 通过 □ 未通过 | |
| 7.2.5 | DFT OK | 测试覆盖率达标 | □ 通过 □ 未通过 | |

---

## 检查记录

| 检查阶段 | 检查日期 | 检查人 | 问题数 | 通过状态 |
|----------|----------|--------|--------|----------|
| 综合阶段 | | | | □ 通过 □ 未通过 |
| DFT阶段 | | | | □ 通过 □ 未通过 |
| Floorplan阶段 | | | | □ 通过 □ 未通过 |
| 布局布线阶段 | | | | □ 通过 □ 未通过 |
| 时序分析阶段 | | | | □ 通过 □ 未通过 |
| 物理验证阶段 | | | | □ 通过 □ 未通过 |
| 最终签核 | | | | □ 通过 □ 未通过 |
