#  CA-IS3720VLS 高速双通道数字隔离器


# 1. 产品特性
• 信号传输速率：DC to 150Mbps
• 宽电源电压范围：1.8V to 5.5V
• 宽温度范围：-40°C to 125°C
• 无需启动初始化
• 默认输出高电平和低电平选项
• 优异的电磁抗扰度
• 高 CMTI：±150kV/µs (典型值)
• 低功耗，(典型值): 
▪ 电流为 1.5mA/通道（@5V， 1Mbps ）
▪ 电流为 6.6mA/通道（@5V， 100Mbps ）
• 精确时序 (典型值)
▪ 12ns 传播延迟
▪ 1ns 脉冲宽度失真
▪ 2ns 传播延迟偏差
▪ 5ns 最小脉冲宽度
• 高达 3.75kVRMS 的隔离电压
• 隔离栅寿命：>40 年
• 施密特触发器输入
• 窄体 SOIC8(S)，符合 RoHS 标准


# 2. 应用
• 工业自动化
• 电机控制
• 医疗电子
• 隔离开关电源
• 太阳能逆变器
• 隔离 ADC, DAC


# 3. 概述
CA-IS3720VLS 是一款高性能 2 通道数字隔离器具有精确
的时序特性和低电源损耗。 在隔离 CMOS 数字 I/O 时， 
CA-IS3720VLS 器件可提供高电磁抗扰度和低辐射。所有
器件版本均具有施密特触发器输入，可实现高抗噪性能。
每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅
(SiO2) 绝缘栅隔离。 CA-IS3720VLS 器件具有两个前向双
通道。所有设备都具有故障安全模式选项。 如果 CAIS3720VLS 输入侧电源掉电或信号丢失，默认输出为低。
CA-IS3720VLS 器件具有高绝缘能力，有助于防止数据总
线或其他电路上的噪声和浪涌进入本地接地端，从而干
扰或损坏敏感电路。 高 CMTI 能力有望保证数字信号的
正确传输。 CA-IS3720VLS 器件采用 8 脚窄体 SOIC 封装。
CA-IS3720VLS 具有 3.75kVRMS 的隔离额定值。
器件信息
---table begin---
Table tile:CA-IS3720VLS器件信息表
| 零件号     | 封装       | 封装尺寸(标称值) |
|------------|------------|------------------|
| CA-IS3720VLS  | SOIC8 (S)  | 4.90 mm × 3.90 mm |
---table end---


# 6. 引脚功能描述
表 6-1 CA-IS3720VLS SOIC8 引脚功能描述
---table begin---
Table tile:CA-IS3720VLS SOIC8 引脚功能描述表
| 引脚名称 |SOIC8 引脚编号 | 类型          | 描述                   |
|----------|----------|---------------|------------------------|
| VDDA     | 1        | 电源          | A 侧电源电压           |
| VI1      | 2        | 逻辑输入      | A 侧逻辑输入           |
| VI2      | 3        | 逻辑输入      | A 侧逻辑输入           |
| GNDA     | 4        | 地            | A 侧接地基准点         |
| GNDB     | 5        | 地            | B 侧接地基准点         |
| VO2      | 6        | 逻辑输出      | B 侧逻辑输出           |
| VO1      | 7        | 逻辑/输出     | B 侧逻辑输出           |
| VDDB     | 8        | 电源          | B 侧电源电压           |

---table end---


# 7 .产品规格
# 7.1. 绝对最大定额值
---table begin---
Table tile:CA-IS3720VLS绝对最大定额值表
| 参数        | 最小值 | 最大值 | 单位  |
|-------------|--------|--------|-------|
| VDDA, VDDB  | 2      | 7.0    | V     |
| Vin         | -0.5   | VDD+0.53 | V   |
| IO          | -20    | 20     | mA    |
| TJ (结温)  |        | 150    | °C    |
| TSTG (存储温度范围) | -65 | 150 | °C |

备注:
1．等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范
操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2．除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB），并且是峰值电压值。
3．最大电压不得超过 7 V。
---table end---


# 7.2. ESD 额定值
---table begin---
Table tile:CA-IS3720VLSESD 额定值表

| 参数       | 数值   | 单位   |
|------------|--------|--------|
| VESD 静电放电 (HBM) | ±6000  |        |
| V 组件充电模式 (CDM) | ±2000  |        |
---table end---

 
# 7.3. 建议工作条件
---table begin---
Table tile:CA-IS3720VLS建议工作条件表
| 参数              | 最小值 | 典型值 | 最大值 | 单位 |
|-------------------|--------|--------|--------|------|
| VDDA, VDDB        | 1.7    | 1.8/2.5/3.3/5.0 | 5.5    | V    |
| VDD（UVLO+）       | 1.5    | 1.57   | 1.64   | V    |
| VDD（UVLO-）       | 1.4    | 1.49   | 1.5    | V    |
| VHYS（UVLO）       | 50     | 80     | 100    | mV   |
| IOH (高电平输出电流) | VDDO = 5V -4  | VDDO = 3.3V -2  | VDDO = 2.5V -1 | VDDO = 1.8V -1 | mA   |
| IOL (低电平输出电流) | VDDO = 5V 4   | VDDO = 3.3V 2   | VDDO = 2.5V 1  | VDDO = 1.8V 1  | mA   |
| VIH (输入阈值逻辑高电平) | 1.5  |        |        | V    |
| VIL (输入阈值逻辑低电平) | 0.8  |        |        | V    |
| DR (信号传输速率)    | 0      |        | 150    | Mbps |
| TA (环境温度)      | -40    | 27     | 125    | °C   |
备注:**
1. VDDO = 输出侧 VDD
---table end---


# 7.4. 热量信息
---table begin---
Table tile:CA-IS3720VLS热量信息表
| 热阻类型             | 热阻值     | 单位   |
|----------------------|------------|--------|
| RθJA (IC 结至环境) | 109.0      | °C/W   |
---table end---


# 7.5. 额定功率
---table begin---
Table tile:CA-IS3720VLS额定功率表
  | 参数        | 测试条件                                       | 最小值 | 典型值 | 最大值 | 单位 |
|-------------|----------------------------------------------|--------|--------|--------|------|
| CA-IS3720  | PD 最大功耗                                  |        |        |        |      |
|             | VDDA = VDDB = 5.5 V                          |        |        |        |      |
|             | CL = 15 pF                                   |        |        |        |      |
|             | TJ = 150°C                                   |        |        |        |      |
|             | 输入 75MHz 50% 占空比方波                   | 120    |        |        | mW   |
| PDA (A 侧) | 最大功耗                                    |        |        |        |      |
|             |                                              |        |        |        |      |
| PDB (B 侧) | 最大功耗                                    |        |        |        |      |
|             |                                              |        |        |        |      |
---table end---

                         
# 7.6. 隔离特性
---table begin---
Table tile:CA-IS3720VLS隔离特性表
| 参数         | 测试条件                                                                                      | 最小值     | 典型值   | 最大值     | 单位    |
|--------------|-----------------------------------------------------------------------------------------------|------------|----------|------------|---------|
| CLR          | 外部气隙（间隙）                                                                             | 4 mm       |          |            |         |
| CPG          | 外部爬电距离                                                                                | 4 mm       |          |            |         |
| DTI          | 隔离距离                                                                                     | 19 μm      |          |            |         |
| CTI          | 相对漏电指数 DIN EN 60112 (VDE 0303-11); IEC 60112                                      | >600 V     |          |            |         |
| 材料组       | 依据 IEC 60664-1 I                                                                          |            |          |            |         |
| IEC 60664-1 | 过压类别                                                                                     |            |          |            |         |
| 额定市电电压 | ≤ 300 VRMS I-III                                                                             |            |          |            |         |
| 额定市电电压 | ≤ 400 VRMS I-III                                                                             |            |          |            |         |
| 额定市电电压 | ≤ 600 VRMS n/a                                                                              |            |          |            |         |
| DIN V VDE V | 0884-11:2017-012                                                                            |            |          |            |         |
| VIORM        | 最大重复峰值隔离电压 交流电压(双极)                                                        | 566 VPK    |          |            |         |
| VIOWM        | 最大工作隔离电压 交流电压; 时间相关的介质击穿 (TDDB) 测试                                  | 400 VRMS   |          |            |         |
| 直流电压     | 566 VDC                                                                                       |            |          |            |         |
| VIOTM        | 最大瞬态隔离电压                                                                            | 5300 VPK  |          |            |         |
| VIOSM        | 最大浪涌隔离电压 3 测试方法 依据 IEC 60065, 1.2/50 μs 波形, VTEST = 1.6 × VIOSM (生产测试) | 5000 VPK  |          |            |         |
| qpd          | 表征电荷 4                                                                                   | ≤5 pC      |          |            |         |
| CIO          | 栅电容, 输入到输出 5 VIO = 0.4 × sin (2πft), f = 1 MHz                                  | ~0.5 pF    |          |            |         |
| RIO          | 绝缘电阻 5                                                                                  | >1012 Ω    | >1011 Ω  | >109 Ω     |         |
| 污染度       | 2                                                                                             |            |          |            |         |
| UL 1577      |                                                                                               |            |          |            |         |
| VISO         | 最大隔离电压 VTEST = VISO , t = 60 s (认证), VTEST = 1.2 × VISO , t = 1 s (100%生产测试)   | 3750 VRMS |          |            |         |
| 备注         | 1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 |
|              | 器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提 |
|              | 高这些指标。                                                                                   |            |          |            |         |
|              | 2. 该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级
。
---table end---


# 7.7. 安全相关认证
---table begin---
Table tile:CA-IS3720VLS安全相关认证表
| 认证    | 状态      | 标准                                     | 证书编号               |
|---------|-----------|------------------------------------------|------------------------|
| VDE     | 申请中    | DIN V VDE V 0884-11:2017-01              | -                      |
| UL      | 申请中    | UL1577 器件程序认证                     | -                      |
| CQC     | 申请中    | GB 4943.1-2011 和 GB 8898-2011 认证     | -                      |

---table end---


# 7.8. 电气特性
# 7.8.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDB = 5 V ± 10%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
VOH | 输出电压逻辑高电平 | -0.4 | 4.8 | V
VOL | 输出电压逻辑低电平 | 0.2 | 0.4 | V
VIT+(IN) | 输入高电平 | | 2 | V
VIT-(IN) | 输入低电平 | | 0.8 | V
IIH | 输入高电平漏电流 | VIH = VDDA at AIx or BOx | 20 | µA
IIL | 输入低电平漏电流 | VIL = 0 V at AIx or BOx | -20 | µA
ZO | 输出阻抗 | | 50 | Ω
CMTI | 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 100 | 150 | kV/µs
CI | 输入电容 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---

#  7.8.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
VOH | 输出电压逻辑高电平 | -0.4 | 3.1 | V
VOL | 输出电压逻辑低电平 | 0.2 | 0.4 | V
VIT+(IN) | 输入高电平 | | 2 | V
VIT-(IN) | 输入低电平 | | 0.8 | V
IIH | 输入高电平漏电流 | VIH = VDDA at AIx or BOx | 20 | µA
IIL | 输入低电平漏电流 | VIL = 0 V at AIx or BOx | -20 | µA
ZO | 输出阻抗 | | 50 | Ω
CMTI | 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 100 | 150 | kV/µs
CI | 输入电容 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.8.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
VOH | 输出电压逻辑高电平 | -0.4 | 2.3 | V
VOL | 输出电压逻辑低电平 | 0.2 | 0.4 | V
VIT+(IN) | 输入高电平 | | 2 | V
VIT-(IN) | 输入低电平 | | 0.8 | V
IIH | 输入高电平漏电流 | VIH = VDDA at AIx or BOx | 20 | µA
IIL | 输入低电平漏电流 | VIL = 0 V at AIx or BOx | -20 | µA
ZO | 输出阻抗 | | 50 | Ω
CMTI | 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 100 | 150 | kV/µs
CI | 输入电容 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V | 2 | pF
备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.8.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C
---table begin---表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
VOH | 输出电压逻辑高电平 | -0.4 | 1.6 | V
VOL | 输出电压逻辑低电平 | 0.2 | 0.4 | V
VIT+(IN) | 输入高电平 | | 1.5 | V
VIT-(IN) | 输入低电平 | | 0.8 | V
IIH | 输入高电平漏电流 | VIH = VDDA at AIx or BOx or ENB | 20 | µA
IIL | 输入低电平漏电流 | VIL = 0 V at AIx or BOx or ENB | -20 | µA
ZO | 输出阻抗 | | 50 | Ω
CMTI | 共模瞬变抗扰度 | VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3 | 50 | 100 | kV/µs
CI | 输入电容 | VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V | 2 | pF
备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.9. 电源电流特性
# 7.9.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
电源电流 – 直流信号 | VIN = 0V (CA-IS3720VLS) | | | | 
IDDA | | 0.9 | 1.3 | mA
IDDB | | 1.4 | 2.2 | 
VIN = VDDI (CA-IS3720VLS) | | | |
IDDA | | 2.5 | 4.1 | 
IDDB | | 1.5 | 2.3 | 
电源电流 – 交流信号 | 所有通道输入 50% 占空比，幅值为 5V 的方波；每个通道 CL = 15 pF |
1Mbps (500kHz) | | | |
IDDA | | 1.7 | 2.7 | 
IDDB | | 2.2 | 3.2 | 
10Mbps (5MHz) | | | |
IDDA | | 1.8 | 2.9 | 
IDDB | | 8.8 | 11.8 | 
100Mbps (50MHz) | | | |
IDDA | | 2.5 | 3.9 | 
IDDB | | 12.9 | 22 | 
备注: | | | | | 
1. VDDI = 输入侧 VDD
---table end---



# 7.9.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
电源电流 – 直流信号 | VIN = 0V (CA-IS3720VLS) | | | | 
IDDA | | 0.8 | 1.3 | mA
IDDB | | 1.3 | 2.0 | 
VIN = VDDI (CA-IS3720VLS) | | | |
IDDA | | 2.4 | 4.0 | 
IDDB | | 1.4 | 2.2 | 
电源电流 – 交流信号 | 所有通道输入 50% 占空比，幅值为 3.3V 的方波；每个通道 CL = 15 pF |
1Mbps (500kHz) | | | |
IDDA | | 1.6 | 2.7 | 
IDDB | | 1.9 | 2.7 | 
10Mbps (5MHz) | | | |
IDDA | | 1.7 | 2.7 | 
IDDB | | 6.2 | 8.4 | 
100Mbps (50MHz) | | | |
IDDA | | 2.2 | 3.5 | 
IDDB | | 14.4 | 19.7 | 
备注: | | | | | 
1. VDDI = 输入侧 VDD
---table end---


# 7.9.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
电源电流 – 直流信号 | VIN = 0V (CA-IS3720VLS) | | | | 
IDDA | | 0.8 | 1.2 | mA
IDDB | | 1.4 | 2.0 | 
VIN = VDDI (CA-IS3720VLS) | | | |
IDDA | | 2.4 | 4.0 | 
IDDB | | 1.4 | 2.1 | 
电源电流 – 交流信号 | 所有通道输入 50% 占空比，幅值为 2.5V 的方波；每个通道 CL = 15 pF |
1Mbps (500kHz) | | | |
IDDA | | 1.6 | 2.6 | 
IDDB | | 1.7 | 2.5 | 
10Mbps (5MHz) | | | |
IDDA | | 1.7 | 2.7 | 
IDDB | | 5.0 | 6.8 | 
100Mbps (50MHz) | | | |
IDDA | | 2.1 | 3.4 | 
IDDB | | 10.8 | 14.7 | 
IDDB | | 6.9 | 9.5 | 
备注: | | | | | 
1. VDDI = 输入侧 VDD
---table end---


# 7.9.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
电源电流 – 直流信号 | VIN = 0V (CA-IS3720VLS) | | | | 
IDDA | | 0.8 | 1.2 | mA
IDDB | | 1.3 | 1.8 | 
VIN = VDDI (CA-IS3720VLS) | | | |
IDDA | | 3.2 | 4.7 | 
IDDB | | 1.3 | 1.9 | 
电源电流 – 交流信号 | 所有通道输入 50% 占空比，幅值为 2.5V 的方波；每个通道 CL = 15 pF |
1Mbps (500kHz) | | | |
IDDA | | 1.9 | 2.8 | 
IDDB | | 1.7 | 2.5 | 
10Mbps (5MHz) | | | |
IDDA | | 1.9 | 2.7 | 
IDDB | | 5.3 | 7.1 | 
100Mbps (50MHz) | | | |
IDDA | | 2.4 | 3.5 | 
IDDB | | 11.2 | 15.0 | 
备注: | | | | | 
2. VDDI = 输入侧 VDD
---table end---


# 7.10. 时序特性
# 7.10.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS时序特性表
参数 测试说明 最小值 典型值 最大值 单位
DR 数据速率 0 150 Mbps
PWmin 最小脉宽 5.0 ns
tPLH, tPHL 传播延迟 图 8-1
5.0 12.0 15.0 ns
PWD 脉冲宽度失真 |tPLH - tPHL| 0.2 4.5 ns
tsk(o) 通道到通道输出偏移时间 1
同方向通道 0.4 2.5 ns
tsk(pp) 片与片之间通道输出偏移时间 2 2.0 4.5 ns
tr 输出上升时间 图 8-1 2.5 4.0 ns
tf 输出下降时间 图 8-1 2.5 4.0 ns
tDO 默认输出延迟时间从输入电源损耗 图 8-2 8 12 ns
tSU 启动时间 15 40 µs
备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
---table end---


# 7.10.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
DR | 数据速率 | 0 | 150 | Mbps
PWmin | 最小脉宽 | | 5.0 | ns
tPLH, tPHL | 传播延迟 | 图 8-1 | 5.0 | 12.0 | 15.0 | ns
PWD | 脉冲宽度失真 | | | | 
| | | | | | | | | | |  | | 0.2 | 4.5 | ns
tsk(o) | 通道到通道输出偏移时间 1 |
同方向通道 | | | 0.4 | 2.5 | ns
tsk(pp) | 片与片之间通道输出偏移时间 2 | | 2.0 | 4.5 | ns
tr | 输出上升时间 | 图 8-1 | 2.5 | 4.0 | ns
tf | 输出下降时间 | 图 8-1 | 2.5 | 4.0 | ns
tDO | 默认输出延迟时间从输入电源损耗 | 图 8-2 | 8 | 12 | ns
tSU | 启动时间 | | 15 | 40 | µs
备注: | | | | | 
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
---table end---


# 7.10.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
DR | 数据速率 | 0 | 150 | Mbps
PWmin | 最小脉宽 | | 5.0 | ns
tPLH, tPHL | 传播延迟 | 图 8-1 | 5.0 | 12.0 | 15.0 | ns
PWD | 脉冲宽度失真 | | | | 
| | | | | | | | | | |  | | 0.2 | 5.0 | ns
tsk(o) | 通道到通道输出偏移时间 1 |
同方向通道 | | | 0.4 | 2.5 | ns
tsk(pp) | 片与片之间通道输出偏移时间 2 | | 2.0 | 5.0 | ns
tr | 输出上升时间 | 图 8-1 | 2.5 | 4.0 | ns
tf | 输出下降时间 | 图 8-1 | 2.5 | 4.0 | ns
tDO | 默认输出延迟时间从输入电源损耗 | 图 8-2 | 8 | 12 | ns
tSU | 启动时间 | | 15 | 40 | µs
备注: | | | | | 
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
---table end---


#  7.10.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3720VLS VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C表
参数 | 测试说明 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
DR | 数据速率 | 0 | 100 | Mbps
PWmin | 最小脉宽 | | 10 | ns
tPLH, tPHL | 传播延迟 | 图 8-1 | 5.0 | 16 | 22 | ns
PWD | 脉冲宽度失真 | | | | 
| | | | | | | | | | |  | | 0.2 | 5.0 | ns
tsk(o) | 通道到通道输出偏移时间 1 |
同方向通道 | | | 0.4 | 2.5 | ns
tsk(pp) | 片与片之间通道输出偏移时间 2 | 1 | 5 | ns
tr | 输出上升时间 | 图 8-1 | 2.5 | 4 | ns
tf | 输出下降时间 | 图 8-1 | 2.5 | 4 | ns
tDO | 默认输出延迟时间从输入电源损耗 | 图 8-2 | 0.1 | 0.3 | µs
tSU | 启动时间 | | 15 | 40 | µs
备注: | | | | | 
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
---table end---


# 8. 参数测量信息

# 9. 详细说明
# 9.1. 工作原理
CA-IS37xx 系列产品采用全差分隔离电容技术。由 SiO2构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏
障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机(TX)
将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号
通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数
据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。
CA-IS37xx 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架
构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码
现象。 图 9-1 和图 9-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。
# 9.2. 功能框图
# 9.3. 真值表
表 9-1 为 CA-IS3710 器件真值表。
表 9-1 真值表 1
---table begin---
Table tile:CA-IS3720VLS真值表
| VDDI  | VDDO  | 输入(Ax/Bx) | 输出 (Ax/Bx) | 模式             |
|-------|-------|-------------|---------------|------------------|
| PU    | PU    | H           | H             | 正常运行模式     |
| H     | H     | L           | L             | 正常运行模式     |
| Open  | Default | 默认输出故障安全模式 | 默认输出故障安全模式 | 默认输出故障安全模式 |
| PD    | PU    | X           | Default       | 默认输出故障安全模式 |
| X     | PD    | X           | Undetermined  | Undetermined     |
备注:**
1. VDDI = 输入侧 VDD; VDDO = 输出侧 VDD; PU = 上电 (VDD ≥ VDD（UVLO+）); PD = 断电(VDD ≤VDD（UVLO-）); X = 无关; H = 高电平; L = 低电平; Z = 高阻态。
2. 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。
3. 当电源电压 VDD（UVLO+）< VDDI，VDDO < VDD（UVLO-）时，输出状态不确定。
---table end---



#  10. 应用电路
相比于光耦器件，CA-IS37xx 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD
旁路电容（0.1μF 至 1μF）即可工作。 CA-IS37xx 产品输入兼容 TTL 电平，仅吸收微安级的输入漏电流，无需外部缓冲
电路即可驱动。 输出电阻为 50Ω（轨到轨输出），可提供正向和反向通道配置。图 10-1 显示了 CA-IS3721 的典型应用
电路。图 10-2 显示了 CA-IS37xx 系列产品的典型应用电路。


# 11. 封装信息
11.1. SOIC8 窄体外形尺寸
图说明了 CA-IS372x 系列数字隔离器采用 SOIC8 窄体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位。


# 12. 焊接信息
---table begin---
Table tile: CA-IS3720VLS 焊接信息
| 简要说明                   |无铅焊接       |
|------------------------|-----------------|
| 温升速率 (TL至TP)     | 最大3°C/s        |
| 预热温度范围 (Tsmin至Tsmax) | 150°C至200°C    |
| 预热时间 (ts)          | 60~120秒         |
| 温度保持时间 (tL)      | 60~150秒         |
| 峰值温度 (TP)          | 260°C           |
| tP (小于峰值温度5°C内)  | 最长30秒         |
| 降温速率 (TP至TL)     | 最大6°C/s        |
| 常温至峰值温度时间     | 最长8分钟        |
---table end---

# 13. 卷带信息


# 14. 重要声明
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留
因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如
因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。

 