Timing Analyzer report for uart_book
Fri Aug 14 22:39:03 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_book                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.2%      ;
;     Processors 3-6         ;   2.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 39.4 MHz ; 39.4 MHz        ; i_clk      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; i_clk ; -24.381 ; -12738.957        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -1873.960                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                             ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.381 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.640     ;
; -24.293 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.552     ;
; -24.264 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.523     ;
; -24.249 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.508     ;
; -24.249 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.508     ;
; -24.230 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.489     ;
; -24.162 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.421     ;
; -24.161 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.420     ;
; -24.132 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.391     ;
; -24.132 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.391     ;
; -24.121 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.380     ;
; -24.117 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.376     ;
; -24.117 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.376     ;
; -24.098 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.357     ;
; -24.098 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.357     ;
; -24.035 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.294     ;
; -24.030 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.289     ;
; -24.029 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.288     ;
; -24.000 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.259     ;
; -24.000 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.259     ;
; -23.996 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.255     ;
; -23.989 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.248     ;
; -23.989 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.248     ;
; -23.985 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.244     ;
; -23.985 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.244     ;
; -23.970 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.229     ;
; -23.966 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.225     ;
; -23.966 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.225     ;
; -23.903 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.162     ;
; -23.899 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.158     ;
; -23.898 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.157     ;
; -23.897 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.156     ;
; -23.869 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.128     ;
; -23.868 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.127     ;
; -23.868 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.127     ;
; -23.864 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.123     ;
; -23.857 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.116     ;
; -23.857 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.116     ;
; -23.853 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.112     ;
; -23.853 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.112     ;
; -23.853 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.112     ;
; -23.838 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.097     ;
; -23.838 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.097     ;
; -23.834 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.093     ;
; -23.834 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.093     ;
; -23.771 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.030     ;
; -23.767 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.026     ;
; -23.767 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.026     ;
; -23.766 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.025     ;
; -23.765 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 25.024     ;
; -23.737 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.996     ;
; -23.737 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.996     ;
; -23.736 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.995     ;
; -23.736 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.995     ;
; -23.732 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.991     ;
; -23.725 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.984     ;
; -23.725 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.984     ;
; -23.721 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.980     ;
; -23.721 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.980     ;
; -23.721 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.980     ;
; -23.721 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.980     ;
; -23.706 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.965     ;
; -23.706 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.965     ;
; -23.702 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.961     ;
; -23.702 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.961     ;
; -23.702 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.961     ;
; -23.639 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.898     ;
; -23.635 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.894     ;
; -23.635 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.894     ;
; -23.634 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.893     ;
; -23.634 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.893     ;
; -23.633 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.892     ;
; -23.605 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.864     ;
; -23.605 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.864     ;
; -23.604 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.863     ;
; -23.604 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.863     ;
; -23.604 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.863     ;
; -23.600 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.859     ;
; -23.593 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.852     ;
; -23.593 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.852     ;
; -23.589 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.848     ;
; -23.589 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.848     ;
; -23.589 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.848     ;
; -23.589 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.848     ;
; -23.588 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.847     ;
; -23.574 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.833     ;
; -23.574 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.833     ;
; -23.570 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.829     ;
; -23.570 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.829     ;
; -23.570 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.829     ;
; -23.570 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.829     ;
; -23.507 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.766     ;
; -23.503 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.762     ;
; -23.503 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.762     ;
; -23.502 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.761     ;
; -23.502 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.761     ;
; -23.501 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.760     ;
; -23.501 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.760     ;
; -23.481 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[345] ; i_clk        ; i_clk       ; 1.000        ; -0.144     ; 24.335     ;
; -23.473 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 24.732     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.674      ;
; 0.422 ; uart_tx:transmitter|r_b_reg[0]          ; uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.689      ;
; 0.427 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.708      ;
; 0.441 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.708      ;
; 0.451 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.718      ;
; 0.452 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[14][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.719      ;
; 0.455 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.721      ;
; 0.458 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[14][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.725      ;
; 0.458 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.725      ;
; 0.465 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.731      ;
; 0.466 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.732      ;
; 0.466 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.732      ;
; 0.474 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.740      ;
; 0.475 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.741      ;
; 0.476 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.742      ;
; 0.493 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.759      ;
; 0.493 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.759      ;
; 0.514 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.240      ;
; 0.519 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.786      ;
; 0.526 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.793      ;
; 0.526 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.793      ;
; 0.533 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.259      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.868      ;
; 0.608 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.874      ;
; 0.628 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.895      ;
; 0.628 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.909      ;
; 0.628 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.909      ;
; 0.629 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[14][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[14][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.896      ;
; 0.633 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.898      ;
; 0.633 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.914      ;
; 0.633 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.914      ;
; 0.635 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.361      ;
; 0.636 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.921      ;
; 0.640 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.366      ;
; 0.641 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.922      ;
; 0.641 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.922      ;
; 0.641 ; mod_m_counter:baud_generator|r_reg[343] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.540      ; 1.367      ;
; 0.642 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.923      ;
; 0.643 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.925      ;
; 0.644 ; mod_m_counter:baud_generator|r_reg[357] ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.925      ;
; 0.644 ; mod_m_counter:baud_generator|r_reg[359] ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.925      ;
; 0.644 ; mod_m_counter:baud_generator|r_reg[346] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; mod_m_counter:baud_generator|r_reg[350] ; mod_m_counter:baud_generator|r_reg[350] ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.926      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.79 MHz ; 44.79 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_clk ; -21.326 ; -11472.908       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -1873.960                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                              ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.326 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.563     ;
; -21.250 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.487     ;
; -21.233 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.470     ;
; -21.210 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.447     ;
; -21.210 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.447     ;
; -21.181 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.418     ;
; -21.135 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.372     ;
; -21.134 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.371     ;
; -21.118 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.355     ;
; -21.117 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.354     ;
; -21.098 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.335     ;
; -21.094 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.331     ;
; -21.094 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.331     ;
; -21.065 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.302     ;
; -21.065 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.302     ;
; -21.024 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.261     ;
; -21.019 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.256     ;
; -21.018 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.255     ;
; -21.002 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.239     ;
; -21.001 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.238     ;
; -20.998 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.235     ;
; -20.982 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.219     ;
; -20.982 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.219     ;
; -20.978 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.215     ;
; -20.978 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.215     ;
; -20.953 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.190     ;
; -20.949 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.186     ;
; -20.949 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.186     ;
; -20.908 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.145     ;
; -20.903 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.140     ;
; -20.903 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.140     ;
; -20.902 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.139     ;
; -20.886 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.123     ;
; -20.886 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.123     ;
; -20.885 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.122     ;
; -20.882 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.119     ;
; -20.866 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.103     ;
; -20.866 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.103     ;
; -20.862 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.099     ;
; -20.862 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.099     ;
; -20.862 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.099     ;
; -20.837 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.074     ;
; -20.837 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.074     ;
; -20.833 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.070     ;
; -20.833 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.070     ;
; -20.792 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.029     ;
; -20.787 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.024     ;
; -20.787 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.024     ;
; -20.787 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.024     ;
; -20.786 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.023     ;
; -20.770 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.007     ;
; -20.770 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.007     ;
; -20.770 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.007     ;
; -20.769 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.006     ;
; -20.766 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 22.003     ;
; -20.750 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.987     ;
; -20.750 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.987     ;
; -20.746 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.983     ;
; -20.746 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.983     ;
; -20.746 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.983     ;
; -20.745 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.982     ;
; -20.721 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.958     ;
; -20.721 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.958     ;
; -20.717 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.954     ;
; -20.717 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.954     ;
; -20.717 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.954     ;
; -20.676 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.913     ;
; -20.671 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.908     ;
; -20.671 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.908     ;
; -20.671 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.908     ;
; -20.671 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.908     ;
; -20.670 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.907     ;
; -20.654 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.891     ;
; -20.654 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.891     ;
; -20.654 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.891     ;
; -20.654 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.891     ;
; -20.653 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.890     ;
; -20.650 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.887     ;
; -20.634 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.871     ;
; -20.634 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.871     ;
; -20.630 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.867     ;
; -20.630 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.867     ;
; -20.630 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.867     ;
; -20.629 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.866     ;
; -20.628 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.865     ;
; -20.605 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.842     ;
; -20.605 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.842     ;
; -20.601 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.838     ;
; -20.601 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.838     ;
; -20.601 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.838     ;
; -20.600 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.837     ;
; -20.562 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[345] ; i_clk        ; i_clk       ; 1.000        ; -0.135     ; 21.426     ;
; -20.560 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.797     ;
; -20.555 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.792     ;
; -20.555 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.792     ;
; -20.555 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.792     ;
; -20.555 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.792     ;
; -20.554 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.791     ;
; -20.554 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.238      ; 21.791     ;
; -20.539 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[344] ; i_clk        ; i_clk       ; 1.000        ; -0.135     ; 21.403     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.382 ; uart_tx:transmitter|r_b_reg[0]          ; uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.625      ;
; 0.386 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.642      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.645      ;
; 0.411 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.654      ;
; 0.416 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[14][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.660      ;
; 0.420 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.663      ;
; 0.420 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.663      ;
; 0.421 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.664      ;
; 0.422 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[14][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.422 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.436 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.679      ;
; 0.437 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.680      ;
; 0.438 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.681      ;
; 0.446 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.689      ;
; 0.446 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.689      ;
; 0.461 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.128      ;
; 0.470 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.713      ;
; 0.476 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.719      ;
; 0.476 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.719      ;
; 0.479 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.146      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.793      ;
; 0.560 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.227      ;
; 0.565 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.807      ;
; 0.571 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.238      ;
; 0.574 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[14][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.830      ;
; 0.574 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.830      ;
; 0.575 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[14][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.818      ;
; 0.575 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.818      ;
; 0.575 ; mod_m_counter:baud_generator|r_reg[343] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.242      ;
; 0.578 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.245      ;
; 0.579 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.835      ;
; 0.579 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.835      ;
; 0.583 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 0.841      ;
; 0.583 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 0.841      ;
; 0.585 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.842      ;
; 0.586 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.842      ;
; 0.587 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.844      ;
; 0.588 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.085      ; 0.844      ;
; 0.588 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[346] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.256      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[342] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.256      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_clk ; -12.065 ; -5779.875        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -1549.016                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                              ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.065 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.137     ;
; -12.021 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.093     ;
; -12.001 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.073     ;
; -11.997 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.069     ;
; -11.997 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.069     ;
; -11.991 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.063     ;
; -11.953 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.025     ;
; -11.953 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.025     ;
; -11.933 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.005     ;
; -11.933 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.005     ;
; -11.933 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.005     ;
; -11.929 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.001     ;
; -11.929 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 13.001     ;
; -11.924 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.996     ;
; -11.923 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.995     ;
; -11.885 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.957     ;
; -11.885 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.957     ;
; -11.883 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.955     ;
; -11.869 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.941     ;
; -11.865 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.937     ;
; -11.865 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.937     ;
; -11.865 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.937     ;
; -11.865 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.937     ;
; -11.861 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.933     ;
; -11.861 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.933     ;
; -11.856 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.928     ;
; -11.855 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.927     ;
; -11.855 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.927     ;
; -11.817 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.889     ;
; -11.817 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.889     ;
; -11.817 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.889     ;
; -11.815 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.887     ;
; -11.801 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.873     ;
; -11.801 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.873     ;
; -11.797 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.869     ;
; -11.797 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.869     ;
; -11.797 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.869     ;
; -11.797 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.869     ;
; -11.793 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.865     ;
; -11.793 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.865     ;
; -11.793 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.865     ;
; -11.788 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.860     ;
; -11.787 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.859     ;
; -11.787 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.859     ;
; -11.787 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.859     ;
; -11.749 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.821     ;
; -11.749 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.821     ;
; -11.749 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.821     ;
; -11.748 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.820     ;
; -11.747 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.819     ;
; -11.733 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.805     ;
; -11.733 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.805     ;
; -11.729 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.801     ;
; -11.729 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.801     ;
; -11.729 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.801     ;
; -11.729 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.801     ;
; -11.729 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.801     ;
; -11.725 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.797     ;
; -11.725 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.797     ;
; -11.725 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.797     ;
; -11.725 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.797     ;
; -11.720 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.792     ;
; -11.720 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.792     ;
; -11.719 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.791     ;
; -11.719 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.791     ;
; -11.719 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.791     ;
; -11.681 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.753     ;
; -11.681 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.753     ;
; -11.681 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.753     ;
; -11.681 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.753     ;
; -11.680 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.752     ;
; -11.679 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.751     ;
; -11.665 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.737     ;
; -11.665 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.737     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.661 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.733     ;
; -11.657 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.729     ;
; -11.657 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.729     ;
; -11.657 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.729     ;
; -11.657 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.729     ;
; -11.656 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.728     ;
; -11.652 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.724     ;
; -11.652 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.724     ;
; -11.652 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.724     ;
; -11.651 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.723     ;
; -11.651 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.723     ;
; -11.651 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.723     ;
; -11.613 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.685     ;
; -11.613 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.685     ;
; -11.613 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.685     ;
; -11.613 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.685     ;
; -11.612 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.684     ;
; -11.612 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.684     ;
; -11.611 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.683     ;
; -11.597 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.669     ;
; -11.597 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.085      ; 12.669     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.193 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.324      ;
; 0.194 ; uart_tx:transmitter|r_b_reg[0]          ; uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.320      ;
; 0.199 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[14][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.326      ;
; 0.202 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[14][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.329      ;
; 0.210 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.335      ;
; 0.213 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.338      ;
; 0.213 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.338      ;
; 0.214 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.339      ;
; 0.217 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.342      ;
; 0.217 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.342      ;
; 0.218 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.343      ;
; 0.228 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.353      ;
; 0.228 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.353      ;
; 0.237 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.253      ; 0.574      ;
; 0.242 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.368      ;
; 0.246 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.372      ;
; 0.246 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.372      ;
; 0.251 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.253      ; 0.588      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.389      ;
; 0.272 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.396      ;
; 0.277 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[14][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[14][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.278 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.402      ;
; 0.285 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.410      ;
; 0.288 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.419      ;
; 0.288 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.419      ;
; 0.290 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.421      ;
; 0.290 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.421      ;
; 0.291 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.423      ;
; 0.292 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.424      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; mod_m_counter:baud_generator|r_reg[350] ; mod_m_counter:baud_generator|r_reg[350] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mod_m_counter:baud_generator|r_reg[357] ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mod_m_counter:baud_generator|r_reg[359] ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mod_m_counter:baud_generator|r_reg[346] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.427      ;
; 0.296 ; mod_m_counter:baud_generator|r_reg[11]  ; mod_m_counter:baud_generator|r_reg[11]  ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.422      ;
; 0.296 ; mod_m_counter:baud_generator|r_reg[13]  ; mod_m_counter:baud_generator|r_reg[13]  ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.422      ;
; 0.296 ; mod_m_counter:baud_generator|r_reg[75]  ; mod_m_counter:baud_generator|r_reg[75]  ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.422      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -24.381    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -24.381    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12738.957 ; 0.0   ; 0.0      ; 0.0     ; -1873.96            ;
;  i_clk           ; -12738.957 ; 0.000 ; N/A      ; N/A     ; -1873.960           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_tx_full     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_empty    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_full     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_empty    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_wr_uart               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rd_uart               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; o_r_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; o_r_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_r_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 433811   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 433811   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 2517  ; 2517 ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 565   ; 565  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rd_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_r_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rd_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_r_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Aug 14 22:39:01 2020
Info: Command: quartus_sta uart_book -c uart_book
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_book.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -24.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.381          -12738.957 i_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1873.960 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -21.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -21.326          -11472.908 i_clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1873.960 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.065           -5779.875 i_clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1549.016 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4894 megabytes
    Info: Processing ended: Fri Aug 14 22:39:03 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


