name: 8x1-mux
inputs:
  - i[8]
  - s[3]
outputs:
  - y
gates:
  4x1-muxes[2]: 4x1-mux
  2x1-mux: 2x1-mux
wires:
  (x=0..3):
    i[#x]: 4x1-muxes[0].i[#x]
    i[#(x + 4)]: 4x1-muxes[1].i[#x]
  (x=0..1):
    4x1-muxes[#x].y: 2x1-mux.i[#x]
    s[#x]:
      - 4x1-muxes[0].s[#x]
      - 4x1-muxes[1].s[#x]
  s[2]: 2x1-mux.s
  2x1-mux.y: y
