好的，我们来分步解决这个问题。

### 1\. 分析与策略

**目标**：使用一片双2线-4线译码器74LS139和最少数量的与非门（NAND gate）来实现两个逻辑函数 $Z\_1$ 和 $Z\_2$。

**硬件分析**：

  * **74LS139**：这是一片**双**译码器，意味着它内部包含两个独立的2线-4线译码器。我们可以用一个译码器实现 $Z\_1$，另一个实现 $Z\_2$。
  * **译码器功能**：
      * **输入**：`A₀`, `A₁` (地址/选择线), `ST` (选通端，低电平有效)。
      * **输出**：$\overline{Y\_0}, \overline{Y\_1}, \overline{Y\_2}, \overline{Y\_3}$ (输出端，低电平有效)。
      * **工作原理**：当 $\\overline{ST}=0$ 时，译码器工作。根据地址线 $A\_1A\_0$ 的二进制值（00, 01, 10, 11），对应的输出端 $\overline{Y\_0}, \overline{Y\_1}, \overline{Y\_2}, \overline{Y\_3}$ 之一会变为低电平（0），其他输出端则为高电平（1）。

**设计策略**：
两个函数都有三个变量（A, B, C），而译码器只有两个地址输入。标准方法是将两个变量（例如 A 和 B）连接到地址线 $A\_1$ 和 $A\_0$，将第三个变量（C）作为数据输入，与译码器的输出通过与非门组合来实现所需逻辑。

我们将采用以下连接方式，并使能两个译码器（$\\overline{ST}$接地）：

  * **地址线**：$A\_1=A, A\_0=B$
  * **选通端**：$\\overline{ST}=0$ (接地)
  * **数据变量**：$C$

在这种连接下，译码器的输出与A、B的最小项关系如下 (Y代表高电平有效，$\\overline{Y}$是实际输出)：

  * $\\overline{Y\_0}$ 低电平有效，代表 $\\overline{A}\\overline{B}$ (即 $Y\_0 = \\overline{A}\\overline{B}$)
  * $\\overline{Y\_1}$ 低电平有效，代表 $\\overline{A}B$ (即 $Y\_1 = \\overline{A}B$)
  * $\\overline{Y\_2}$ 低电平有效，代表 $A\\overline{B}$ (即 $Y\_2 = A\\overline{B}$)
  * $\\overline{Y\_3}$ 低电平有效，代表 $AB$ (即 $Y\_3 = AB$)

-----

### 2\. 实现逻辑函数 Z₁

首先，化简 $Z\_1$ 的逻辑表达式。通过列出真值表是找到其标准最小项和最可靠的方法。

$Z\_1(A,B,C) = \\overline{AC} + \\overline{AB \\oplus C}$

| A | B | C | Minterm |  $m\_5$ ($A\\overline{B}C$)  | $Z\_1$ (is 1 except for $m\_5$) |
|:---:|:---:|:---:|:---:|:---:|:---:|
| 0 | 0 | 0 | $m\_0$ | 0 | 1 |
| 0 | 0 | 1 | $m\_1$ | 0 | 1 |
| 0 | 1 | 0 | $m\_2$ | 0 | 1 |
| 0 | 1 | 1 | $m\_3$ | 0 | 1 |
| 1 | 0 | 0 | $m\_4$ | 0 | 1 |
| **1** | **0** | **1** | **$m\_5$** | **1** | **0** |
| 1 | 1 | 0 | $m\_6$ | 0 | 1 |
| 1 | 1 | 1 | $m\_7$ | 0 | 1 |

从真值表可以看出，$Z\_1$ 仅在 $m\_5 (A\\overline{B}C)$ 这一项为0，其余全为1。因此，$Z\_1$ 是 $m\_5$ 的反函数：
$Z\_1 = \\overline{m\_5} = \\overline{A\\overline{B}C}$

我们可以用 "与非门" 实现这个逻辑：
$Z\_1 = \\overline{(A\\overline{B}) \\cdot C}$
其中，$A\\overline{B}$ 这一项可以由译码器提供。根据我们的连接，$Y\_2 = A\\overline{B}$。但是译码器实际输出的是低电平有效的 $\\overline{Y\_2}$。
为了得到 $Y\_2$，我们需要对 $\\overline{Y\_2}$ 进行一次反相。

\*\*电路实现 (Z₁) \*\*：

1.  用一个与非门将译码器1的输出 $\\overline{1Y\_2}$ 反相，得到 $1Y\_2$。
      * $1Y\_2 = \\text{NAND}(\\overline{1Y\_2}, \\overline{1Y\_2})$
2.  将 $1Y\_2$ 和变量 C 输入到第二个与非门，即可得到 $Z\_1$。
      * $Z\_1 = \\text{NAND}(1Y\_2, C)$

这样，实现 $Z\_1$ **需要2个与非门**。

**$Z\_1$ 电路图**:

-----

### 3\. 实现逻辑函数 Z₂

$Z\_2 = AB + AC + BC$

这个是标准的全加器进位逻辑。我们可以将其展开为关于译码器输出项（$Y\_0, Y\_1, Y\_2, Y\_3$）和变量C的表达式：
$Z\_2 = AB + C(A+B)$
$Z\_2 = AB + C(A\\overline{B} + \\overline{A}B)$
将 $Y\_n$ 项代入:
$Z\_2 = Y\_3 + C(Y\_2 + Y\_1)$
$Z\_2 = Y\_3 + CY\_2 + CY\_1$

这是一个标准的 "与或" 逻辑，可以用两级与非门（NAND-NAND）结构来实现。最终的输出是一个或门（用与非门实现），其输入是三个与项 $Y\_3$, $CY\_2$, $CY\_1$。

$Z\_2 = \\text{OR}(Y\_3, CY\_2, CY\_1) = \\text{NAND}(\\overline{Y\_3}, \\overline{CY\_2}, \\overline{CY\_1})$

\*\*电路实现 (Z₂) \*\*：

1.  **准备输入项**：
      * **$\\overline{Y\_3}$**: 直接由译码器2的 $\\overline{2Y\_3}$ 输出提供。
      * **$\\overline{CY\_1}$**: 这是 $C$ 和 $Y\_1$ 的与非。我们需要先得到 $Y\_1$。
          * 用1个与非门反相 $\\overline{2Y\_1}$ 得到 $2Y\_1$。
          * 用1个与非门计算 $\\text{NAND}(C, 2Y\_1)$ 得到 $\\overline{CY\_1}$。
      * **$\\overline{CY\_2}$**: 同理，需要先得到 $Y\_2$。
          * 用1个与非门反相 $\\overline{2Y\_2}$ 得到 $2Y\_2$。
          * 用1个与非门计算 $\\text{NAND}(C, 2Y\_2)$ 得到 $\\overline{CY\_2}$。
2.  **最终求和**：
      * 将上述三个信号 $\\overline{2Y\_3}$, $\\overline{CY\_1}$, $\\overline{CY\_2}$ 输入到一个三输入的与非门，得到最终结果 $Z\_2$。

总计，实现 $Z\_2$ **需要 $1+1+1+1+1=5$ 个与非门**。

**$Z\_2$ 电路图**:

-----

### 4\. 最终完整电路图

将上述两个设计结合到一片74LS139上，总共需要 $2+5=7$ 个与非门。
