## Сложные комбинационные схемы

### Дешифратор
***DC*** преобразует **двоичный код** на входах в сигнал на выходе, номер выхода равен **десятичному эквиваленту*** двоичного кода.
**Цель:** перевод из *N2* в *N10*. 
**Форма**: N10 номер активного выхода, соответствующего *N2* коду на входе.
В **полном дешифраторе** количество выходов *m=2^n*, где *n-* число входов.
В **неполном DC** *m < 2^n. (N2->N2-10)*
**Активный сигнал** на прямых входах/выходах **1**, на инверсных - **0**.
Рассмотрим ***DC (2-4)*** с *n=2, m=4* и входом разрешения выходов **OE.**
 OE -output enable. Часто бывает инверсным.

#### Таблица истинности
![[Pasted image 20250922145355.png]]

Такие устройства используются для выбора активного канала или активной микросхемы по его адресу. Также дешифратор работает для расшифровки команд микропроцессора и управляет определенными узлами.

![[Pasted image 20250926093347.png]]

**справа сверху** - УГО - условное графическое обозначение.
В **СхЭФ** часто опускается часть схемы и соединяются только логические выводы.
**СхЭФ** - схема электрическая функциональная.
**СхЭП** - схема электрическая принципиальная.
На **СхЭП** обозначается полный перечень соединений, включая питание и обозначение контактов.

### Таблица функционирования дешифратора:
![[Pasted image 20250926093851.png]]
Сигнал приходящий на A1 в 2 раза меньше, чем сигнал приходящий на A0.

На дешифраторе не может быть состояния, когда активировано более одного канала одновременно. Это считается ошибкой работы дешифратора, если это продолжается долго - неисправность.
![[Pasted image 20250926094447.png]]
![[Pasted image 20250926094500.png]]

Дешифраторы в чистом виде встречаются очень редко, как и другие устройства, т.к. являются частью других схем.
*DC* применяются:
﻿- в вычислительной технике; как часть больших интегральных схем;
﻿- для выбора одного из нескольких внешних устройств при обмене данными между ним и микропроцессором;
﻿- преобразование кодов;
﻿- для определения вида арифметической операции, которую должен выполнить микропроцессор по ее двоичному коду; поступающему из памяти компьютера.

### Демультиплексоры 

*DMX* передает сигнал с **информационного входа** на оди из **выходов** - его номер равен **десятичному эквиваленту** двоичного кода на **адресных входах.** 
Это *DC* с передачей данных на активный выход
Передача информации в *DMX* передается последовательно, либо младшими, либо старшими вперед.

Схема: 
![[Pasted image 20250926095913.png]]
Элементы **&** называются элементами блокировки передачи информации, то есть позволяют активировать необходимый канал, а другой заблокировать.

**DMX 1 в 4**:
2^2=4 (2 входа = 4 выхода)

Это переключение стрелок на переходе - коммутаторы и маршрутизаторы, говорят кто, что получает.
У Демультиплексорных есть обратный аналог - мультиплексорные.


![[Pasted image 20250926102021.png]]
Чтобы расширить функциональность, обычно соединяют несколько микросхем и для них дополнительно делают схему выборки.
Разряд А2 отвечает за переключение между микросхемами
![[Pasted image 20250926102301.png]]

### Примеры использования демультиплексоров:
- **в системах связи с временным разделением;**
﻿﻿- **в качестве дешифраторов;**
﻿﻿- **для реализации мультиплексоров;**
﻿﻿- **для обмена информацией больших интегральных микросхем и других устройств.**

Демультиплексоры используются для развертывания кода из одного канала в несколько.

### Мультиплексоры 
*MUX* - передает сигнал с одного из **информационных входов** (номер равен **десятичному эквиваленту** двоичного кода на адресных входах) на **единственных выход**.
![[Pasted image 20250926102958.png]]

**СхЭФ**: (2-1)*
![[Pasted image 20250926103048.png]]
![[Pasted image 20250926103216.png]]
При нарастании разрядности мультиплексора за блокировку элементов **&** отвечают большее количество адресных входов.![[Pasted image 20250926103404.png]]
Мультиплексор не имеет право передавать дынные с нескольких входов одновременно, только с разделением по времени! Параллельная передача преобразуется в последовательную. То есть мультиплексор может заниматься свертыванием двоичного кода из параллельного в последовательный с дальнейшей его передачей.
Связка между собой мультиплексоров и демультиплексоров предназначается для уменьшения количества линий связи.
![[Pasted image 20250926104257.png]]
В таких схемах, даже с ростом разрядности, не увеличивается кол-во линий связи, но для увеличения пропускной способности, при большой разрядности, могут быть использованы несколько каналов передачи, при этом передача осуществляется на большой частоте. 
Такие схемы используются при последовательных интерфейсах передачи данных, самый яркий пример - жесткий диск.
Такой принцип еще используется для мультиплексирования шин адреса и шин данных в микропроцессоре и на материнских платах.

![[Pasted image 20250926104814.png]]
![[Pasted image 20250926104855.png]]
![[Pasted image 20250926104905.png]]
![[Pasted image 20250926105048.png]]
MUX применяются в вычислительной технике - выводы микропроцессоров «мультиплексированы».
С помощью MUX с и адресными входами можно реализовать любую ЛФ с N ≥ n переменными (уменьшение также возможно, но практического смысла не имеет).

Достоинства:
1) сокращение числа соединений и объема пайки;
2) уменьшение стоимости элементов и монтажа;
3) повышение надежности схема.

### Шифраторы (CD)

Неприоритетный *CD* преобразует десятичный номер активного входа в двоичный эквивалент этого номера.
На входах шифратора всегда может присутствовать, а точнее можно подавать только одну единицу.
![[Pasted image 20250929132613.png]]

Если вход output eneble не активирован, то выходы шифратора заблокированы - состояние полного нуля.
![[Pasted image 20250929132848.png]]
![[Pasted image 20250929132929.png]]

Сигнал ***E*** - разрешение работы микросхемы;
Выход ***GS*** - говорит о том, что пришел сигнал на один из входов;
Выход ***EO*** - активен тогда, когда нет входных сигналов, но при этом есть разрешение.
![[Pasted image 20250929133541.png]]

Шифратор - то устройство, которое лежит в основе клавиатур и процессоров (процессоров клавиатур), они преобразуют специализированный SKAN-код , который переводит его в двоичный эквивалент, после чего значение запоминается в буфере обмена клавиатуры и отправляются по соответствующему интерфейсу передачи данных.
Если используются сочетания клавиш, например **служебная + символьная**, то сначала запоминается состояние служебной в буфере обмена и к ней прибавляется символьная.
Таким образом происходит работа клавиатуры, при этом процессор клавиатуры постоянно производит мониторинг состояния клавиш.

### Приоритетный CD
В **приоритетном *CD***: преобразование **максимального десятичного номера** активного входа в **двоичный эквивалент** этого номера (откликается на сигнал только на одном входе).
![[Pasted image 20250929134806.png]]

### Преобразователи кода
**Весовые *X/Y*** преобразуют информацию из одной системы счисления в другую (*CD, DC*).
**Не весовые  *X/Y*** - преобразование информации для дальнейшего отображения.

**Не весовой преобразователь кода (ПК)** - схема управления семисигментным индикатором
![[Pasted image 20250929140201.png]]
Минусы такой схемы - достаточно мало комбинаций отображения букв.
![[Pasted image 20250929140525.png]]
Микросхемы такого рода используют жесткую логику работы, в них невозможно что-то добавить или убрать. Для отображение на подобного рода дисплеях часто используют прямое микроконтроллерное управление, то есть используют его собственные порты/микросхемы, которые являются преобразователями сигналов x,y.

### Сумматоры 
**SM** для арифметического суммирования *n*-разрядных кодов:![[Pasted image 20250929142342.png]]

Сложение по модулю 2:
![[Pasted image 20250929142435.png]]
Неравнозначность используется для получения суммы.
В основе бита переноса лежит логическое **И**.

Полусумматор по той причине, что у него нет сложения с битом переноса, поэтому в его основе лежат 2 функции **mod2** и **&**.

2 типа переноса - **межразрядный** и **межтетрадный**.
![[Pasted image 20250929143018.png]]
![[Pasted image 20250929143051.png]]
Математическое сложение двух видов - логическое сложение двух запретов: операнда *A* и операнда *B*, и все это под функцией **ИЛИ**.

### Полный сумматор
![[Pasted image 20250929143301.png]]
В полном сумматоре появляется бит переноса из более младших разрядов в более старшие. При сложении бита переноса из предыдущих операндов A и B, возникает единица суммы и единица переноса, когда C, A и B равны единице.

Добавление сумматоров через биты переноса осуществляется наращение разрядности складываемых слов.![[Pasted image 20250929144127.png]]

### n-разрядный Параллельный полный сумматор со сквозным переносом
![[Pasted image 20250929144224.png]]
**Сумматор** - основной элемент
Арифметико-логического устройства (АЛУ) микропроцессора. SM выполняет все арифметические операции (сумма, разность, умножение, деление и т.д.).

### Цифровые автоматы или устройства с памятью.
Цифровые автоматы - те схемы, выходные сигналы которых зависят от комбинаций входных значений, а также значений выходных сигналов в предшествующий момент времени (от предыдущего состояния).

## **Триггеры** (защелка)
Схема с положительной обратной связью и двумя устойчивыми состояниями 0 и 1.

### Классификация триггеров
**Запись информации**:
﻿﻿- Асинхронная - изменение состояния в момент поступления информации.
﻿﻿- Синхронная - считывание информации при наличии сигнала синхронизации.
**Способ управления**:
﻿﻿- Статический (1 или 0 тактового сигнала С);
﻿﻿- Динамический (по переднему или заднему фронту тактового сигнала С).
F-тригер - управляемый по спаду сигнала.![[Pasted image 20250929145034.png]]
![[Pasted image 20251002120332.png]]
![[Pasted image 20251002120504.png]]
1 тип контакта - ***НРК*** - нормально разомкнутый контакт (NO - normal open)
2 тип контакта - ***НЗК*** - нормально закрытый контакт (NC - normal close)

**Нормально открытый контакт** - это говорит о том, что в нормальном состоянии без внешнего воздействия, логический сигнал равен нулю.
**Нормально закрытый контакт** - при отсутствии воздействия - логическая единица по умолчанию.

В некоторых случаях аббревиатура NC обозначается как *not connect*, это могут быть не используемые клемные устройства (пустышки), но в некоторых случаях, это обозначает, что к данной клеме нельзя ничего подключить. Чаще всего такие случаи возникают, когда электроника внутри приборов унифицирована или унифицированы корпуса приборов.

Если вы видите обозначение NC в интерпретации **not connect**, то ни в коем случае к таким клемам ничего не подключать, но если это контакт типа NC (normal close), то подключать в соответствии со схемой.

Электромеханическое реле состоит из трех секций:
1. **Секция ввода**. Состоит из входных клемм, на которые подаётся управляющий сигнал.
2. **Секция управления**. Имеет электромагнитную катушку, которая включается при подаче сигнала на входные клеммы.
3. **Секция вывода**. Состоит из подвижного якоря и механических контактов — подвижных и неподвижных. Движение якоря создаёт или разрывает электрическую цепь.
![[Pasted image 20251002121610.png]]

![[Pasted image 20251002121651.png]]
DD *с номером* - цифровая микросхема (digital to digital)


### Асинхронный *RS* - триггер
![[Pasted image 20251002122229.png]]
1. Если на вход S(et) подается 1, а на R(eset) - 0, то Q - 1
2. Если S - 0, а R - 1 -> Q=0
3. Если S=0, а R=0 -> триггер хранит свое предыдущее состояние, эти 2 варианта, где он хранит свое состояние называются фиксацией, то есть хранение нуля/единицы на своих выходах. В этом положении триггер будет хранить свою информацию до тех пор, пока не станет активным в какой-то из его управляющих входов.
4. Состояние при котором активен и S=1 и R=1 - являются для этого триггера запрещенным состояние, т.к. триггер не сможет установиться в свое устойчивое состояние.
![[Pasted image 20251002123227.png]]

Схема *RS*-триггера на элементах Пирса. Главная функция - ИЛИ-НЕ.
![[Pasted image 20251002123320.png]]

Когда мы подаем управляющие сигналы, то триггер не может перейти в новое состояние, сначала он считывает свое предыдущее состояние и "сравнивает" его с тем, с которым нужно восстановиться, после чего переключает по обратной связи свои элементы и последним действием устанавливает устойчивое состояние на своих выходах.
По этому используются 2 понятия:
1. Qn - текущее состояние триггера в данный момент времени(предыдущее состояние)
2. Qn+1 - последующее состояние
Поэтому он и называется цифровым автоматом.


отличия:
в триггере на элементах Шеффера код S и код R имеют отрицание (инверсные)
логика будет прямо противоположная триггеру на элементах пирса

![[Pasted image 20251019210408.png]]


неопределенное состояние при двух нулях (запрещенное состояние)

приоритетные триггеры

![[Pasted image 20251019210424.png]]

обозначения, применяемые в программировании и схемотехнике

при двух 0 и двух 1 хранит предыдущее состояние
E триггер находит свое применение в меньшей степени нежели чем RS
  ![[Pasted image 20251019210438.png]]

элемент E который находится в схеме R триггера выполняет роль блокировки или запрета для сигнала S
приоритетные триггеры защищают схему от неопределенного состояния
приоритетные R триггеры чаще всего используются в программировании

![[Pasted image 20251019210456.png]]

схема реализации всегда будет работать по входу R, он будет определять в каком состоянии будет находиться триггер


S триггер аналогичен R триггеру с точностью наоборот 
используется функция запрета по S

![[Pasted image 20251019211805.png]]

S вход выполняет роль запрещающего для входа R, пока S - 1, вход R работать не будет

E триггер
![[Pasted image 20251019210915.png]]

в E триггере используется функция перекрестной блокировки

TT - двухступенчатый триггер
![[Pasted image 20251019211817.png]]

### синхронный триггеры 

это те триггеры, которые чаще всего используются в цифровой схемотехнике в сложных устройствах

синхронный статический RS триггер

![[Pasted image 20251019210927.png]]

C - разрешающий вход
значения со входов S и R будут записаны в триггер только тогда когда сигнал C будет равен 1
на входной схеме реализованной на элементах Шеффера, элементы 1 и 2 инвертируют состояния сигналов R и S для второй ступени триггера
элементы 3 и 4 образуют RS триггер на элементах Шеффера -> активными будут считаться сигналы с состоянием 0

D - триггер (ячейка памяти)

что на входе D то и на его выходе
триггер типа D передает свое состояние со входа D на выход Q при срабатывании синхросигнала C 
если C - 0 то триггер будет находится в режиме хранения информации, при этом реагировать на изменения входа D не будет
совокупность D триггеров, соединенных параллельно и управляются единым синхровходом, образует в цифровой схемотехнике <mark style="background: #FFB8EBA6;">регистр</mark>
D триггера действуют по динамическому входу
регистры - основные узлы, которые используются в микропроцессоре

триггер называется D - триггер задержка Delay 
это означает, что выход Q изменит свое состояние через время, которое затратит внутренний триггер на переключение
![[Pasted image 20251019210949.png]]

в триггере типа D используется понятие "передача логического 0" и "передача логической 1", когда вход C равен 1
"хранение лог. 0" и "хранение лог. 1" когда C - 0

в триггере типа D нет неопределенных состояний 
входы S| R| для предустановки значений 
![[Pasted image 20251019211009.png]]
![[Pasted image 20251019211029.png]]

 двухступенчатый триггер типа D

D триггер с динамическим входом
![[Pasted image 20251019211102.png]]

![[Pasted image 20251019211136.png]]
![[Pasted image 20251019211151.png]]

синхронный режим работы триггеров используется в микропроцессорной технике чаще всего, потому как необходима синхронная работа всех устройств внутри микропроцессора
асинхронные режимы работы используются для интерфейса передачи данных

T триггер 
счетный триггер

триггер делит частоту входного сигнала на два (когда приходит фронт сигнала на вход T)
с приходом четного импульса выходной сигнал равен 0, а с приходом нечетного -1, т.е. триггер является счетчиком

последовательно соединенные Т триггера образуют генераторы с выходами разной частоты
![[Pasted image 20251019211206.png]]



### триггер типа MS (master-slave)

двухступенчатые триггеры
Содержат два триггера для одновременной записи новой информации и считывания старой.
По переднему фронту синхроимпульса С первая ступень «М» принимает новую входную информацию, на выходе второй ступени «S» в это же время старая информация.
После окончания синхроимпульса С информация из первой ступени переписывается во вторую ступень (это уже старая информация, ступень «М» готова к приему новой информации).
Триггеры используются в последовательных регистрах, для приема и передачи последовательных кодов
(по одному биту за каждый тактовый сигнал

принцип работы
![[Pasted image 20251019211221.png]]

срабатывает по заднему фронту сигнала тк вторая ступень триггеры подсоединена к синхровходу через инвертор
поэтому первая ступень устанавливается по фронту сигнала , а вторая по спаду сигнала
при этом оба триггера находящихся в ступенях имеют свои собственные входы SR тк вход S второй ступени подключен на выход Q первой ступени, а вход R на инверсный выход первой ступени

JK триггер
универсальный по причине того, что на его основе можно построить любой тип триггера 
![[Pasted image 20251019211306.png]]\
синхронный триггер управляемый по спаду сигнала и имеющий внутренний асинхронный RS триггер, который устанавливается под статическим состоянием 
![[Pasted image 20251019211317.png]]
![[Pasted image 20251019211330.png]]

JK триггер строится на основе MS триггера
преимущество - не имеет неопределенных состояний по входу J и K
режим работы T триггера

![[Pasted image 20251019211344.png]]
 
 двухступенчатый триггер

![[Pasted image 20251019211430.png]]![[Pasted image 20251019211440.png]]
![[Pasted image 20251019211457.png]]![[Pasted image 20251019211507.png]]

обозначение микросхем

![[Pasted image 20251019211533.png]]

на принципиальной схеме необязательно расположены рядом на схеме (для удобства составления схемы)
есть американские аналоги
![[Pasted image 20251019211548.png]]
