Flow report for sdr_test
Thu Aug 24 20:04:13 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Flow Summary                                                                    ;
+------------------------------------+--------------------------------------------+
; Flow Status                        ; Successful - Thu Aug 24 20:04:13 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; sdr_test                                   ;
; Top-level Entity Name              ; sdr_test                                   ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE10F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,031 / 10,320 ( 20 % )                    ;
;     Total combinational functions  ; 1,258 / 10,320 ( 12 % )                    ;
;     Dedicated logic registers      ; 1,604 / 10,320 ( 16 % )                    ;
; Total registers                    ; 1604                                       ;
; Total pins                         ; 62 / 180 ( 34 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 141,312 / 423,936 ( 33 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 08/24/2017 20:03:41 ;
; Main task         ; Compilation         ;
; Revision Name     ; sdr_test            ;
+-------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                                               ;
+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                     ; Value                                                                                                                                                                                                                                   ; Default Value ; Entity Name ; Section Id       ;
+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID               ; 93383155600862.150357622007384                                                                                                                                                                                                          ; --            ; --          ; --               ;
; EDA_NETLIST_WRITER_OUTPUT_DIR       ; F:/FPGA/EP4CE10-NIOS/SDRAM_Test/simulation/qsim/                                                                                                                                                                                        ; --            ; --          ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT              ; Verilog Hdl                                                                                                                                                                                                                             ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                 ; ModelSim-Altera (Verilog)                                                                                                                                                                                                               ; <None>        ; --          ; --               ;
; EDA_TIME_SCALE                      ; 1 ps                                                                                                                                                                                                                                    ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                    ; On                                                                                                                                                                                                                                      ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                                                                                                                                                  ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                                                                                                                                                  ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; FIFO                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; FIFO                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                                                                                                                                                  ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 13.1                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 8.1                                                                                                                                                                                                                                     ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 13.1                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 13.1                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 11.0                                                                                                                                                                                                                                    ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                                                                                                                                                                      ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                                                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL.bsf                                                                                                                                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_inst.v                                                                                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_bb.v                                                                                                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL.ppf                                                                                                                                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_syn.v                                                                                                                                                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_ctrl.bsf                                                                                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_ctrl_inst.v                                                                                                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_ctrl_bb.v                                                                                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_ctrl.ppf                                                                                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; wrfifo.bsf                                                                                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; wrfifo_inst.v                                                                                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; wrfifo_bb.v                                                                                                                                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                           ; wrfifo_syn.v                                                                                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; rdfifo.bsf                                                                                                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; rdfifo_inst.v                                                                                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; rdfifo_bb.v                                                                                                                                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                           ; rdfifo_syn.v                                                                                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; clk_ctrl_inst.v                                                                                                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                           ; clk_ctrl_bb.v                                                                                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; clk_ctrl.ppf                                                                                                                                                                                                                            ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS      ; Half Signal Swing                                                                                                                                                                                                                       ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS      ; Half Signal Swing                                                                                                                                                                                                                       ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS     ; Half Vccio                                                                                                                                                                                                                              ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS     ; Half Vccio                                                                                                                                                                                                                              ; --            ; --          ; --               ;
; PARTITION_COLOR                     ; 16764057                                                                                                                                                                                                                                ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                                                                                                                                                                                   ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                                                                                                                                                                                  ; --            ; --          ; Top              ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                                                                                                                                                                                     ; --            ; --          ; --               ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                                                   ; --            ; --          ; --               ;
; SLD_FILE                            ; db/stp1_auto_stripped.stp                                                                                                                                                                                                               ; --            ; --          ; --               ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334528                                                                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                                                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=1                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_GAP_RECORD=1                                                                                                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_MODE=PORT                                                                                                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=2048                                                                                                                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=2048                                                                                                                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=1                                                                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=62                                                                                                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=62                                                                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=00010010010010100000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000001000111011111111 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=212                                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=2230                                                                                                                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=29406                                                                                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_BLOCK_TYPE=M9K                                                                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS  ; Off                                                                                                                                                                                                                                     ; --            ; --          ; eda_blast_fpga   ;
; USE_SIGNALTAP_FILE                  ; stp1.stp                                                                                                                                                                                                                                ; --            ; --          ; --               ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES   ; Off                                                                                                                                                                                                                                     ; --            ; --          ; --               ;
+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:07     ; 1.0                     ; 614 MB              ; 00:00:07                           ;
; Fitter                    ; 00:00:11     ; 1.0                     ; 1261 MB             ; 00:00:12                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 482 MB              ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:04     ; 1.0                     ; 624 MB              ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:03     ; 1.0                     ; 466 MB              ; 00:00:03                           ;
; Total                     ; 00:00:26     ; --                      ; --                  ; 00:00:27                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; LAPTOP-OM5I7C8S  ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; LAPTOP-OM5I7C8S  ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; LAPTOP-OM5I7C8S  ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; LAPTOP-OM5I7C8S  ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; LAPTOP-OM5I7C8S  ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off sdr_test -c sdr_test
quartus_fit --read_settings_files=off --write_settings_files=off sdr_test -c sdr_test
quartus_asm --read_settings_files=off --write_settings_files=off sdr_test -c sdr_test
quartus_sta sdr_test -c sdr_test
quartus_eda --read_settings_files=off --write_settings_files=off sdr_test -c sdr_test



