TimeQuest Timing Analyzer report for practica4
Mon Mar 06 19:14:29 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; practica4                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; clkadc|altpll_component|auto_generated|pll1|inclk[0] ; { clkadc|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 206.14 MHz ; 206.14 MHz      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 498.425 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.824   ; 0.000         ;
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.758 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node           ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 498.425 ; sc_prev            ; cs~reg0           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.054     ; 1.516      ;
; 995.149 ; \datoin:indice[0]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.786      ;
; 995.150 ; \datoin:indice[0]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.785      ;
; 995.150 ; \datoin:indice[0]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.785      ;
; 995.151 ; \datoin:indice[0]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.784      ;
; 995.155 ; \datoin:indice[0]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.780      ;
; 995.157 ; \datoin:indice[0]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.778      ;
; 995.158 ; \datoin:indice[0]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.777      ;
; 995.160 ; \datoin:indice[0]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.775      ;
; 995.161 ; \datoin:indice[0]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.774      ;
; 995.166 ; \datoin:indice[0]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.769      ;
; 995.288 ; \datoin:indice[0]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 4.650      ;
; 995.288 ; \datoin:indice[0]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 4.650      ;
; 995.368 ; \datoin:indice[3]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.567      ;
; 995.369 ; \datoin:indice[3]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.566      ;
; 995.369 ; \datoin:indice[3]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.566      ;
; 995.370 ; \datoin:indice[3]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.565      ;
; 995.374 ; \datoin:indice[3]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.561      ;
; 995.376 ; \datoin:indice[3]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.559      ;
; 995.377 ; \datoin:indice[3]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.558      ;
; 995.379 ; \datoin:indice[3]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.556      ;
; 995.380 ; \datoin:indice[3]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.555      ;
; 995.385 ; \datoin:indice[3]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.550      ;
; 995.429 ; \datoin:indice[0]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.504      ;
; 995.507 ; \datoin:indice[3]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 4.431      ;
; 995.507 ; \datoin:indice[3]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 4.431      ;
; 995.648 ; \datoin:indice[3]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.285      ;
; 995.908 ; \datoin:indice[2]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.023      ;
; 995.909 ; \datoin:indice[2]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.022      ;
; 995.909 ; \datoin:indice[2]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.022      ;
; 995.910 ; \datoin:indice[2]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.021      ;
; 995.914 ; \datoin:indice[2]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.017      ;
; 995.916 ; \datoin:indice[2]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.015      ;
; 995.917 ; \datoin:indice[2]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.014      ;
; 995.919 ; \datoin:indice[2]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.012      ;
; 995.920 ; \datoin:indice[2]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.011      ;
; 995.925 ; \datoin:indice[2]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 4.006      ;
; 996.047 ; \datoin:indice[2]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.887      ;
; 996.047 ; \datoin:indice[2]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.887      ;
; 996.188 ; \datoin:indice[2]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.066     ; 3.741      ;
; 996.190 ; \datoin:indice[1]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.741      ;
; 996.191 ; \datoin:indice[1]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.740      ;
; 996.191 ; \datoin:indice[1]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.740      ;
; 996.192 ; \datoin:indice[1]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.739      ;
; 996.196 ; \datoin:indice[1]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.735      ;
; 996.198 ; \datoin:indice[1]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.733      ;
; 996.199 ; \datoin:indice[1]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.732      ;
; 996.201 ; \datoin:indice[1]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.730      ;
; 996.202 ; \datoin:indice[1]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.729      ;
; 996.207 ; \datoin:indice[1]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.064     ; 3.724      ;
; 996.329 ; \datoin:indice[1]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.605      ;
; 996.329 ; \datoin:indice[1]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.605      ;
; 996.470 ; \datoin:indice[1]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.066     ; 3.459      ;
; 996.594 ; \datoin:altaimp[0] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.341      ;
; 996.594 ; \datoin:altaimp[3] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.341      ;
; 996.595 ; \datoin:altaimp[0] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.340      ;
; 996.595 ; \datoin:altaimp[0] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.340      ;
; 996.595 ; \datoin:altaimp[3] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.340      ;
; 996.595 ; \datoin:altaimp[3] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.340      ;
; 996.596 ; \datoin:altaimp[0] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.339      ;
; 996.596 ; \datoin:altaimp[3] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.339      ;
; 996.597 ; \datoin:altaimp[0] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.338      ;
; 996.599 ; \datoin:altaimp[0] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.336      ;
; 996.600 ; \datoin:altaimp[0] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.335      ;
; 996.600 ; \datoin:altaimp[3] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.335      ;
; 996.602 ; \datoin:altaimp[3] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.333      ;
; 996.603 ; \datoin:altaimp[3] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.332      ;
; 996.605 ; \datoin:altaimp[0] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.330      ;
; 996.605 ; \datoin:altaimp[3] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.330      ;
; 996.606 ; \datoin:altaimp[0] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.329      ;
; 996.606 ; \datoin:altaimp[3] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.329      ;
; 996.610 ; \datoin:altaimp[0] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.325      ;
; 996.611 ; \datoin:altaimp[3] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.324      ;
; 996.615 ; \datoin:altaimp[1] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.320      ;
; 996.616 ; \datoin:altaimp[1] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.319      ;
; 996.616 ; \datoin:altaimp[1] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.319      ;
; 996.617 ; \datoin:altaimp[1] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.318      ;
; 996.618 ; \datoin:altaimp[1] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.317      ;
; 996.620 ; \datoin:altaimp[1] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.315      ;
; 996.626 ; \datoin:altaimp[1] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.309      ;
; 996.629 ; \datoin:altaimp[1] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.306      ;
; 996.629 ; \datoin:altaimp[1] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.306      ;
; 996.631 ; \datoin:altaimp[1] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.304      ;
; 996.711 ; \datoin:altaimp[0] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.227      ;
; 996.711 ; \datoin:altaimp[0] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.227      ;
; 996.730 ; \datoin:altaimp[1] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.208      ;
; 996.730 ; \datoin:altaimp[1] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.208      ;
; 996.733 ; \datoin:altaimp[3] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.205      ;
; 996.733 ; \datoin:altaimp[3] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.205      ;
; 996.814 ; \datoin:indice[0]  ; sc_prev           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.119      ;
; 996.870 ; \datoin:altaimp[2] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.065      ;
; 996.871 ; \datoin:altaimp[2] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.064      ;
; 996.871 ; \datoin:altaimp[2] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.064      ;
; 996.872 ; \datoin:altaimp[0] ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.061      ;
; 996.872 ; \datoin:altaimp[2] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.063      ;
; 996.874 ; \datoin:altaimp[3] ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.059      ;
; 996.876 ; \datoin:altaimp[2] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.059      ;
; 996.878 ; \datoin:altaimp[2] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.057      ;
; 996.879 ; \datoin:altaimp[2] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.056      ;
; 996.881 ; \datoin:altaimp[2] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.054      ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.358 ; \datoin:dato[9]    ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[8]    ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[7]    ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[6]    ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[5]    ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[4]    ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[3]    ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[2]    ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[1]    ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:dato[0]    ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sc_prev            ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:scint      ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:indice[3]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:altaimp[2] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; \datoin:altaimp[1] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; \datoin:indice[1]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; \datoin:indice[2]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; \datoin:indice[0]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; \datoin:altaimp[0] ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.384 ; \datoin:altaimp[1] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.603      ;
; 0.540 ; \datoin:scint      ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.759      ;
; 0.601 ; \datoin:altaimp[0] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.820      ;
; 0.667 ; \datoin:scint      ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.886      ;
; 0.673 ; \datoin:scint      ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.892      ;
; 0.712 ; \datoin:scint      ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.931      ;
; 0.777 ; \datoin:altaimp[0] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.996      ;
; 0.867 ; \datoin:altaimp[2] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.086      ;
; 0.969 ; \datoin:indice[1]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.187      ;
; 1.056 ; \datoin:altaimp[1] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.275      ;
; 1.057 ; \datoin:scint      ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.276      ;
; 1.057 ; \datoin:scint      ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.276      ;
; 1.070 ; \datoin:altaimp[0] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.289      ;
; 1.113 ; \datoin:altaimp[3] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.332      ;
; 1.396 ; \datoin:altaimp[2] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.615      ;
; 1.408 ; \datoin:indice[0]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.631      ;
; 1.427 ; \datoin:indice[1]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.641      ;
; 1.448 ; \datoin:indice[1]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.662      ;
; 1.492 ; \datoin:indice[1]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.708      ;
; 1.509 ; \datoin:indice[1]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.725      ;
; 1.511 ; \datoin:indice[1]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.727      ;
; 1.517 ; \datoin:indice[1]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.733      ;
; 1.539 ; \datoin:indice[1]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.755      ;
; 1.541 ; \datoin:indice[1]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.757      ;
; 1.542 ; \datoin:indice[1]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.758      ;
; 1.544 ; \datoin:indice[1]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.760      ;
; 1.557 ; \datoin:indice[1]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.773      ;
; 1.573 ; \datoin:indice[1]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.789      ;
; 1.586 ; \datoin:altaimp[1] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.805      ;
; 1.602 ; \datoin:altaimp[0] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.821      ;
; 1.619 ; \datoin:indice[2]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.833      ;
; 1.640 ; \datoin:altaimp[3] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.859      ;
; 1.642 ; \datoin:scint      ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.865      ;
; 1.643 ; \datoin:scint      ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.866      ;
; 1.699 ; \datoin:indice[1]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.913      ;
; 1.701 ; \datoin:indice[2]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.915      ;
; 1.716 ; \datoin:indice[2]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.932      ;
; 1.742 ; \datoin:indice[2]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.958      ;
; 1.749 ; \datoin:indice[2]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.965      ;
; 1.762 ; \datoin:indice[2]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.978      ;
; 1.772 ; \datoin:indice[2]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.988      ;
; 1.775 ; \datoin:indice[2]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.991      ;
; 1.797 ; \datoin:indice[2]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.013      ;
; 1.830 ; \datoin:indice[2]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.046      ;
; 1.836 ; \datoin:indice[2]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.052      ;
; 1.844 ; \datoin:indice[2]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.060      ;
; 1.884 ; \datoin:indice[0]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.107      ;
; 1.953 ; \datoin:indice[2]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.167      ;
; 2.117 ; \datoin:altaimp[2] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.340      ;
; 2.128 ; \datoin:altaimp[2] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.351      ;
; 2.157 ; \datoin:scint      ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.376      ;
; 2.213 ; \datoin:indice[3]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.432      ;
; 2.237 ; \datoin:indice[0]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.458      ;
; 2.250 ; \datoin:indice[1]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.464      ;
; 2.264 ; \datoin:indice[3]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.485      ;
; 2.276 ; \datoin:indice[3]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.497      ;
; 2.290 ; \datoin:indice[3]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.511      ;
; 2.294 ; \datoin:indice[3]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.515      ;
; 2.302 ; \datoin:indice[3]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.523      ;
; 2.303 ; \datoin:indice[3]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.524      ;
; 2.305 ; \datoin:indice[3]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.526      ;
; 2.306 ; \datoin:indice[3]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.527      ;
; 2.307 ; \datoin:altaimp[1] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.530      ;
; 2.318 ; \datoin:altaimp[1] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.541      ;
; 2.323 ; \datoin:altaimp[0] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.546      ;
; 2.326 ; \datoin:indice[3]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.547      ;
; 2.327 ; \datoin:indice[0]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.546      ;
; 2.334 ; \datoin:altaimp[0] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.557      ;
; 2.340 ; \datoin:indice[3]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.561      ;
; 2.361 ; \datoin:altaimp[3] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.584      ;
; 2.372 ; \datoin:altaimp[3] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 2.595      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
; 2.388 ; \datoin:scint      ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.609      ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.824  ; 9.824        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.824  ; 9.824        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.758 ; 499.974      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.759 ; 499.975      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.792 ; 500.008      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.805 ; 499.989      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.840 ; 500.024      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.840 ; 500.024      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.841 ; 500.025      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 499.997 ; 499.997      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 499.998 ; 499.998      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 499.998 ; 499.998      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 499.998 ; 499.998      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 500.002 ; 500.002      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; reset     ; clk        ; 6.507 ; 7.012 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; 6.562 ; 7.023 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.727 ; 6.113 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; reset     ; clk        ; -5.829 ; -6.310 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; -3.791 ; -4.278 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -3.723 ; -4.110 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 5.198 ; 5.215 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 3.318 ; 3.282 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 3.540 ; 3.491 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 3.325 ; 3.283 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 3.294 ; 3.257 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 5.136 ; 5.190 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 3.697 ; 3.724 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 3.350 ; 3.322 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 3.815 ; 3.829 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 5.198 ; 5.215 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 4.954 ; 4.985 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.848 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 4.896 ; 4.844 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.816 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 2.866 ; 2.828 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 2.891 ; 2.853 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 3.102 ; 3.053 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 2.896 ; 2.854 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 2.866 ; 2.828 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 4.643 ; 4.694 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 3.253 ; 3.276 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 2.921 ; 2.892 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 3.374 ; 3.387 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 4.700 ; 4.716 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 4.463 ; 4.491 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.529 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 4.405 ; 4.353 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.497 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 228.52 MHz ; 228.52 MHz      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 498.585 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.784   ; 0.000         ;
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.752 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node           ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 498.585 ; sc_prev            ; cs~reg0           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.058     ; 1.352      ;
; 995.624 ; \datoin:indice[0]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.319      ;
; 995.625 ; \datoin:indice[0]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.318      ;
; 995.626 ; \datoin:indice[0]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.317      ;
; 995.627 ; \datoin:indice[0]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.316      ;
; 995.630 ; \datoin:indice[0]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.313      ;
; 995.632 ; \datoin:indice[0]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.311      ;
; 995.633 ; \datoin:indice[0]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.310      ;
; 995.635 ; \datoin:indice[0]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.308      ;
; 995.636 ; \datoin:indice[0]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.307      ;
; 995.639 ; \datoin:indice[0]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.304      ;
; 995.751 ; \datoin:indice[0]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 4.195      ;
; 995.752 ; \datoin:indice[0]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 4.194      ;
; 995.834 ; \datoin:indice[3]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.109      ;
; 995.835 ; \datoin:indice[3]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.108      ;
; 995.836 ; \datoin:indice[3]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.107      ;
; 995.837 ; \datoin:indice[3]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.106      ;
; 995.840 ; \datoin:indice[3]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.103      ;
; 995.842 ; \datoin:indice[3]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.101      ;
; 995.843 ; \datoin:indice[3]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.100      ;
; 995.845 ; \datoin:indice[3]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.098      ;
; 995.846 ; \datoin:indice[3]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.097      ;
; 995.849 ; \datoin:indice[3]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 4.094      ;
; 995.866 ; \datoin:indice[0]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 4.075      ;
; 995.961 ; \datoin:indice[3]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 3.985      ;
; 995.962 ; \datoin:indice[3]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 3.984      ;
; 996.076 ; \datoin:indice[3]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.865      ;
; 996.301 ; \datoin:indice[2]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.637      ;
; 996.302 ; \datoin:indice[2]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.636      ;
; 996.303 ; \datoin:indice[2]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.635      ;
; 996.304 ; \datoin:indice[2]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.634      ;
; 996.307 ; \datoin:indice[2]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.631      ;
; 996.309 ; \datoin:indice[2]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.629      ;
; 996.310 ; \datoin:indice[2]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.628      ;
; 996.312 ; \datoin:indice[2]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.626      ;
; 996.313 ; \datoin:indice[2]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.625      ;
; 996.316 ; \datoin:indice[2]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.622      ;
; 996.428 ; \datoin:indice[2]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.513      ;
; 996.429 ; \datoin:indice[2]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.512      ;
; 996.543 ; \datoin:indice[2]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.059     ; 3.393      ;
; 996.550 ; \datoin:indice[1]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.388      ;
; 996.551 ; \datoin:indice[1]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.387      ;
; 996.552 ; \datoin:indice[1]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.386      ;
; 996.553 ; \datoin:indice[1]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.385      ;
; 996.556 ; \datoin:indice[1]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.382      ;
; 996.558 ; \datoin:indice[1]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.380      ;
; 996.559 ; \datoin:indice[1]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.379      ;
; 996.561 ; \datoin:indice[1]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.377      ;
; 996.562 ; \datoin:indice[1]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.376      ;
; 996.565 ; \datoin:indice[1]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.057     ; 3.373      ;
; 996.677 ; \datoin:indice[1]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.264      ;
; 996.678 ; \datoin:indice[1]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.263      ;
; 996.792 ; \datoin:indice[1]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.059     ; 3.144      ;
; 996.921 ; \datoin:altaimp[0] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.022      ;
; 996.921 ; \datoin:altaimp[0] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.022      ;
; 996.922 ; \datoin:altaimp[0] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.021      ;
; 996.922 ; \datoin:altaimp[0] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.021      ;
; 996.924 ; \datoin:altaimp[0] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.019      ;
; 996.926 ; \datoin:altaimp[0] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.017      ;
; 996.927 ; \datoin:altaimp[0] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.016      ;
; 996.929 ; \datoin:altaimp[0] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.014      ;
; 996.929 ; \datoin:altaimp[0] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.014      ;
; 996.929 ; \datoin:altaimp[0] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.014      ;
; 996.941 ; \datoin:altaimp[1] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.002      ;
; 996.941 ; \datoin:altaimp[1] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.002      ;
; 996.942 ; \datoin:altaimp[1] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.001      ;
; 996.942 ; \datoin:altaimp[1] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 3.001      ;
; 996.944 ; \datoin:altaimp[1] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.999      ;
; 996.945 ; \datoin:altaimp[3] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.998      ;
; 996.946 ; \datoin:altaimp[1] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.997      ;
; 996.946 ; \datoin:altaimp[3] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.997      ;
; 996.947 ; \datoin:altaimp[1] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.996      ;
; 996.947 ; \datoin:altaimp[3] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.996      ;
; 996.948 ; \datoin:altaimp[3] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.995      ;
; 996.949 ; \datoin:altaimp[1] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.994      ;
; 996.949 ; \datoin:altaimp[1] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.994      ;
; 996.949 ; \datoin:altaimp[1] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.994      ;
; 996.951 ; \datoin:altaimp[3] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.992      ;
; 996.953 ; \datoin:altaimp[3] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.990      ;
; 996.954 ; \datoin:altaimp[3] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.989      ;
; 996.956 ; \datoin:altaimp[3] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.987      ;
; 996.957 ; \datoin:altaimp[3] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.986      ;
; 996.960 ; \datoin:altaimp[3] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.983      ;
; 997.059 ; \datoin:altaimp[0] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.887      ;
; 997.060 ; \datoin:altaimp[0] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.886      ;
; 997.072 ; \datoin:altaimp[3] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.874      ;
; 997.073 ; \datoin:altaimp[3] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.873      ;
; 997.079 ; \datoin:altaimp[1] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.867      ;
; 997.080 ; \datoin:altaimp[1] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.049     ; 2.866      ;
; 997.117 ; \datoin:indice[0]  ; sc_prev           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.824      ;
; 997.184 ; \datoin:altaimp[0] ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.757      ;
; 997.187 ; \datoin:altaimp[3] ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.754      ;
; 997.191 ; \datoin:altaimp[2] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.752      ;
; 997.192 ; \datoin:altaimp[2] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.751      ;
; 997.193 ; \datoin:altaimp[2] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.750      ;
; 997.194 ; \datoin:altaimp[2] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.749      ;
; 997.197 ; \datoin:altaimp[2] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.746      ;
; 997.199 ; \datoin:altaimp[2] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.744      ;
; 997.200 ; \datoin:altaimp[2] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.743      ;
; 997.202 ; \datoin:altaimp[2] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.052     ; 2.741      ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.312 ; \datoin:dato[9]    ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[8]    ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[7]    ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[6]    ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[5]    ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[4]    ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[3]    ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[2]    ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[1]    ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; \datoin:dato[0]    ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; sc_prev            ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:indice[1]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:indice[2]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:scint      ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:indice[3]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:altaimp[2] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \datoin:altaimp[1] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; \datoin:indice[0]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; \datoin:altaimp[0] ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.340 ; \datoin:altaimp[1] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.538      ;
; 0.480 ; \datoin:scint      ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.678      ;
; 0.543 ; \datoin:altaimp[0] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.741      ;
; 0.596 ; \datoin:scint      ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.794      ;
; 0.601 ; \datoin:scint      ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.799      ;
; 0.633 ; \datoin:scint      ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.831      ;
; 0.708 ; \datoin:altaimp[0] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.906      ;
; 0.788 ; \datoin:altaimp[2] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.986      ;
; 0.879 ; \datoin:indice[1]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.077      ;
; 0.949 ; \datoin:scint      ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.147      ;
; 0.949 ; \datoin:scint      ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.147      ;
; 0.953 ; \datoin:altaimp[1] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; \datoin:altaimp[0] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.165      ;
; 1.019 ; \datoin:altaimp[3] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.217      ;
; 1.260 ; \datoin:altaimp[2] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.458      ;
; 1.284 ; \datoin:indice[0]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.487      ;
; 1.318 ; \datoin:indice[1]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.511      ;
; 1.336 ; \datoin:indice[1]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.532      ;
; 1.337 ; \datoin:indice[1]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.530      ;
; 1.368 ; \datoin:indice[1]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.564      ;
; 1.375 ; \datoin:indice[1]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.571      ;
; 1.389 ; \datoin:indice[1]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.585      ;
; 1.390 ; \datoin:indice[1]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.586      ;
; 1.392 ; \datoin:indice[1]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.588      ;
; 1.393 ; \datoin:indice[1]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.589      ;
; 1.424 ; \datoin:indice[1]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.620      ;
; 1.425 ; \datoin:indice[1]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.621      ;
; 1.426 ; \datoin:indice[1]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.622      ;
; 1.427 ; \datoin:altaimp[1] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.625      ;
; 1.441 ; \datoin:altaimp[0] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.639      ;
; 1.461 ; \datoin:indice[2]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.654      ;
; 1.490 ; \datoin:altaimp[3] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.688      ;
; 1.491 ; \datoin:scint      ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.694      ;
; 1.491 ; \datoin:scint      ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.694      ;
; 1.491 ; \datoin:indice[2]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.684      ;
; 1.546 ; \datoin:indice[2]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.742      ;
; 1.553 ; \datoin:indice[2]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.749      ;
; 1.559 ; \datoin:indice[2]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.755      ;
; 1.562 ; \datoin:indice[1]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.755      ;
; 1.574 ; \datoin:indice[2]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.770      ;
; 1.582 ; \datoin:indice[2]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.778      ;
; 1.584 ; \datoin:indice[2]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.780      ;
; 1.594 ; \datoin:indice[2]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.790      ;
; 1.614 ; \datoin:indice[2]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.810      ;
; 1.625 ; \datoin:indice[2]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.821      ;
; 1.655 ; \datoin:indice[2]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.851      ;
; 1.715 ; \datoin:indice[0]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.918      ;
; 1.721 ; \datoin:indice[2]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.914      ;
; 1.933 ; \datoin:altaimp[2] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.136      ;
; 1.935 ; \datoin:scint      ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.133      ;
; 1.944 ; \datoin:altaimp[2] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.147      ;
; 2.006 ; \datoin:indice[1]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 2.199      ;
; 2.032 ; \datoin:indice[3]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.230      ;
; 2.032 ; \datoin:indice[0]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.233      ;
; 2.034 ; \datoin:indice[3]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.235      ;
; 2.057 ; \datoin:indice[3]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.258      ;
; 2.067 ; \datoin:indice[3]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.268      ;
; 2.067 ; \datoin:indice[3]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.268      ;
; 2.070 ; \datoin:indice[3]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.271      ;
; 2.084 ; \datoin:indice[3]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.285      ;
; 2.093 ; \datoin:indice[3]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.294      ;
; 2.099 ; \datoin:indice[3]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.300      ;
; 2.100 ; \datoin:altaimp[1] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.303      ;
; 2.111 ; \datoin:altaimp[1] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.314      ;
; 2.112 ; \datoin:indice[3]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.313      ;
; 2.114 ; \datoin:altaimp[0] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.317      ;
; 2.122 ; \datoin:indice[3]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.323      ;
; 2.125 ; \datoin:altaimp[0] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.328      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.129 ; \datoin:scint      ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.330      ;
; 2.138 ; \datoin:indice[0]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.336      ;
; 2.149 ; \datoin:indice[0]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.347      ;
; 2.163 ; \datoin:altaimp[3] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 2.366      ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.784  ; 9.784        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.784  ; 9.784        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.213 ; 10.213       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.213 ; 10.213       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.753 ; 499.969      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.794 ; 499.978      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.805 ; 500.021      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.847 ; 500.031      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 499.993 ; 499.993      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; reset     ; clk        ; 5.706 ; 6.171 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; 5.742 ; 6.167 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.027 ; 5.322 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; reset     ; clk        ; -5.109 ; -5.546 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; -3.290 ; -3.678 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -3.236 ; -3.531 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 5.100 ; 5.027 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 3.327 ; 3.256 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 3.525 ; 3.436 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 3.331 ; 3.255 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 3.295 ; 3.230 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 5.040 ; 4.971 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 3.678 ; 3.654 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 3.354 ; 3.289 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 3.791 ; 3.780 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 5.100 ; 5.027 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 4.857 ; 4.776 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 1.103 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 4.816 ; 4.665 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 1.069 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 2.915 ; 2.850 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 2.947 ; 2.877 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 3.136 ; 3.048 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 2.950 ; 2.874 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 2.915 ; 2.850 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 4.598 ; 4.532 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 3.282 ; 3.257 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 2.973 ; 2.908 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 3.399 ; 3.389 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 4.654 ; 4.584 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 4.418 ; 4.338 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.821 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 4.377 ; 4.230 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.786 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.104 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.188 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.584   ; 0.000         ;
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.770 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node           ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 499.104 ; sc_prev            ; cs~reg0           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.010     ; 0.873      ;
; 997.121 ; \datoin:indice[0]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.834      ;
; 997.122 ; \datoin:indice[0]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.833      ;
; 997.122 ; \datoin:indice[0]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.833      ;
; 997.124 ; \datoin:indice[0]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.831      ;
; 997.125 ; \datoin:indice[0]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.830      ;
; 997.129 ; \datoin:indice[0]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.826      ;
; 997.132 ; \datoin:indice[0]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.823      ;
; 997.132 ; \datoin:indice[0]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.823      ;
; 997.135 ; \datoin:indice[0]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.820      ;
; 997.136 ; \datoin:indice[0]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.819      ;
; 997.239 ; \datoin:indice[3]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.716      ;
; 997.240 ; \datoin:indice[3]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.715      ;
; 997.240 ; \datoin:indice[3]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.715      ;
; 997.242 ; \datoin:indice[3]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.713      ;
; 997.243 ; \datoin:indice[3]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.712      ;
; 997.247 ; \datoin:indice[3]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.708      ;
; 997.250 ; \datoin:indice[3]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.705      ;
; 997.250 ; \datoin:indice[3]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.705      ;
; 997.253 ; \datoin:indice[3]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.702      ;
; 997.254 ; \datoin:indice[3]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 2.701      ;
; 997.270 ; \datoin:indice[0]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 2.687      ;
; 997.271 ; \datoin:indice[0]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 2.686      ;
; 997.388 ; \datoin:indice[3]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 2.569      ;
; 997.389 ; \datoin:indice[3]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 2.568      ;
; 997.414 ; \datoin:indice[0]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.538      ;
; 997.532 ; \datoin:indice[3]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.420      ;
; 997.588 ; \datoin:indice[2]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.362      ;
; 997.589 ; \datoin:indice[2]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.361      ;
; 997.589 ; \datoin:indice[2]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.361      ;
; 997.591 ; \datoin:indice[2]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.359      ;
; 997.592 ; \datoin:indice[2]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.358      ;
; 997.596 ; \datoin:indice[2]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.354      ;
; 997.599 ; \datoin:indice[2]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.351      ;
; 997.599 ; \datoin:indice[2]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.351      ;
; 997.602 ; \datoin:indice[2]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.348      ;
; 997.603 ; \datoin:indice[2]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.347      ;
; 997.737 ; \datoin:indice[2]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.215      ;
; 997.738 ; \datoin:indice[2]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.214      ;
; 997.759 ; \datoin:indice[1]  ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.191      ;
; 997.760 ; \datoin:indice[1]  ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.190      ;
; 997.760 ; \datoin:indice[1]  ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.190      ;
; 997.762 ; \datoin:indice[1]  ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.188      ;
; 997.763 ; \datoin:indice[1]  ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.187      ;
; 997.767 ; \datoin:indice[1]  ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.183      ;
; 997.770 ; \datoin:indice[1]  ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.180      ;
; 997.770 ; \datoin:indice[1]  ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.180      ;
; 997.773 ; \datoin:indice[1]  ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.177      ;
; 997.774 ; \datoin:indice[1]  ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.037     ; 2.176      ;
; 997.881 ; \datoin:indice[2]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.040     ; 2.066      ;
; 997.907 ; \datoin:indice[1]  ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.045      ;
; 997.908 ; \datoin:indice[1]  ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.044      ;
; 997.984 ; \datoin:altaimp[0] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.971      ;
; 997.984 ; \datoin:altaimp[3] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.971      ;
; 997.985 ; \datoin:altaimp[0] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.970      ;
; 997.985 ; \datoin:altaimp[0] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.970      ;
; 997.985 ; \datoin:altaimp[3] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.970      ;
; 997.985 ; \datoin:altaimp[3] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.970      ;
; 997.987 ; \datoin:altaimp[0] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.968      ;
; 997.987 ; \datoin:altaimp[3] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.968      ;
; 997.988 ; \datoin:altaimp[0] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.967      ;
; 997.988 ; \datoin:altaimp[3] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.967      ;
; 997.992 ; \datoin:altaimp[0] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.963      ;
; 997.992 ; \datoin:altaimp[3] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.963      ;
; 997.995 ; \datoin:altaimp[0] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.960      ;
; 997.995 ; \datoin:altaimp[0] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.960      ;
; 997.995 ; \datoin:altaimp[3] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.960      ;
; 997.995 ; \datoin:altaimp[3] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.960      ;
; 997.998 ; \datoin:altaimp[0] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.957      ;
; 997.998 ; \datoin:altaimp[1] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.957      ;
; 997.998 ; \datoin:altaimp[3] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.957      ;
; 997.999 ; \datoin:altaimp[0] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.956      ;
; 997.999 ; \datoin:altaimp[1] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.956      ;
; 997.999 ; \datoin:altaimp[1] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.956      ;
; 997.999 ; \datoin:altaimp[3] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.956      ;
; 998.001 ; \datoin:altaimp[1] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.954      ;
; 998.002 ; \datoin:altaimp[1] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.953      ;
; 998.006 ; \datoin:altaimp[1] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.949      ;
; 998.009 ; \datoin:altaimp[1] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.946      ;
; 998.009 ; \datoin:altaimp[1] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.946      ;
; 998.012 ; \datoin:altaimp[1] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.943      ;
; 998.013 ; \datoin:altaimp[1] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.942      ;
; 998.051 ; \datoin:indice[1]  ; \datoin:indice[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.040     ; 1.896      ;
; 998.133 ; \datoin:altaimp[0] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.824      ;
; 998.133 ; \datoin:altaimp[3] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.824      ;
; 998.134 ; \datoin:altaimp[0] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.823      ;
; 998.134 ; \datoin:altaimp[3] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.823      ;
; 998.143 ; \datoin:altaimp[2] ; \datoin:dato[7]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.812      ;
; 998.144 ; \datoin:altaimp[2] ; \datoin:dato[6]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.811      ;
; 998.144 ; \datoin:altaimp[2] ; \datoin:dato[1]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.811      ;
; 998.146 ; \datoin:altaimp[2] ; \datoin:dato[9]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.809      ;
; 998.147 ; \datoin:altaimp[2] ; \datoin:dato[4]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.808      ;
; 998.147 ; \datoin:altaimp[1] ; \datoin:indice[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.810      ;
; 998.148 ; \datoin:altaimp[1] ; \datoin:indice[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.030     ; 1.809      ;
; 998.151 ; \datoin:altaimp[2] ; \datoin:dato[0]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.804      ;
; 998.154 ; \datoin:altaimp[2] ; \datoin:dato[5]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.801      ;
; 998.154 ; \datoin:altaimp[2] ; \datoin:dato[3]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.801      ;
; 998.157 ; \datoin:altaimp[2] ; \datoin:dato[8]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.798      ;
; 998.158 ; \datoin:indice[0]  ; sc_prev           ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.794      ;
; 998.158 ; \datoin:altaimp[2] ; \datoin:dato[2]   ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.032     ; 1.797      ;
+---------+--------------------+-------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.188 ; \datoin:dato[9]    ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[8]    ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[7]    ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[6]    ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[5]    ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[4]    ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[3]    ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[2]    ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[1]    ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:dato[0]    ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sc_prev            ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:indice[1]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:indice[2]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:scint      ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:indice[3]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:altaimp[2] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; \datoin:altaimp[1] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; \datoin:indice[0]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; \datoin:altaimp[0] ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.202 ; \datoin:altaimp[1] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.321      ;
; 0.294 ; \datoin:scint      ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.413      ;
; 0.326 ; \datoin:altaimp[0] ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.445      ;
; 0.364 ; \datoin:scint      ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.483      ;
; 0.366 ; \datoin:scint      ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.485      ;
; 0.386 ; \datoin:scint      ; \datoin:altaimp[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.505      ;
; 0.410 ; \datoin:altaimp[0] ; \datoin:altaimp[1] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.529      ;
; 0.462 ; \datoin:altaimp[2] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.581      ;
; 0.523 ; \datoin:indice[1]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.642      ;
; 0.569 ; \datoin:altaimp[1] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.688      ;
; 0.574 ; \datoin:scint      ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.693      ;
; 0.576 ; \datoin:scint      ; \datoin:altaimp[2] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.695      ;
; 0.577 ; \datoin:altaimp[0] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.696      ;
; 0.592 ; \datoin:altaimp[3] ; \datoin:altaimp[3] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.711      ;
; 0.752 ; \datoin:altaimp[2] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.871      ;
; 0.789 ; \datoin:indice[1]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.903      ;
; 0.797 ; \datoin:indice[0]  ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.921      ;
; 0.797 ; \datoin:indice[1]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.911      ;
; 0.799 ; \datoin:indice[1]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.916      ;
; 0.810 ; \datoin:indice[1]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.927      ;
; 0.812 ; \datoin:indice[1]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.929      ;
; 0.827 ; \datoin:indice[1]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.944      ;
; 0.827 ; \datoin:indice[1]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.944      ;
; 0.852 ; \datoin:indice[1]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.969      ;
; 0.858 ; \datoin:altaimp[1] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.977      ;
; 0.864 ; \datoin:indice[1]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.981      ;
; 0.867 ; \datoin:indice[1]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.984      ;
; 0.868 ; \datoin:altaimp[0] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.987      ;
; 0.869 ; \datoin:indice[1]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.986      ;
; 0.873 ; \datoin:indice[1]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.990      ;
; 0.881 ; \datoin:altaimp[3] ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.000      ;
; 0.891 ; \datoin:indice[2]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 1.005      ;
; 0.914 ; \datoin:scint      ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.038      ;
; 0.915 ; \datoin:scint      ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.039      ;
; 0.928 ; \datoin:indice[2]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.045      ;
; 0.936 ; \datoin:indice[1]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 1.050      ;
; 0.942 ; \datoin:indice[2]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.059      ;
; 0.946 ; \datoin:indice[2]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.063      ;
; 0.948 ; \datoin:indice[2]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.065      ;
; 0.988 ; \datoin:indice[2]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 1.102      ;
; 0.994 ; \datoin:indice[2]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.111      ;
; 1.005 ; \datoin:indice[2]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.122      ;
; 1.018 ; \datoin:indice[2]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.135      ;
; 1.018 ; \datoin:indice[2]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.135      ;
; 1.040 ; \datoin:indice[2]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.157      ;
; 1.050 ; \datoin:indice[2]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 1.167      ;
; 1.051 ; \datoin:indice[0]  ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.175      ;
; 1.131 ; \datoin:indice[2]  ; sc_prev            ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 1.245      ;
; 1.164 ; \datoin:altaimp[2] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.288      ;
; 1.170 ; \datoin:altaimp[2] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.294      ;
; 1.246 ; \datoin:scint      ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.365      ;
; 1.251 ; \datoin:indice[0]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.373      ;
; 1.252 ; \datoin:indice[3]  ; \datoin:dato[2]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.374      ;
; 1.260 ; \datoin:indice[3]  ; \datoin:scint      ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.379      ;
; 1.262 ; \datoin:indice[3]  ; \datoin:dato[0]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.384      ;
; 1.270 ; \datoin:altaimp[1] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.394      ;
; 1.276 ; \datoin:altaimp[1] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.400      ;
; 1.278 ; \datoin:indice[1]  ; \datoin:indice[0]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 1.392      ;
; 1.278 ; \datoin:indice[3]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.400      ;
; 1.280 ; \datoin:altaimp[0] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.404      ;
; 1.286 ; \datoin:altaimp[0] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.410      ;
; 1.293 ; \datoin:altaimp[3] ; \datoin:indice[2]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.417      ;
; 1.299 ; \datoin:altaimp[3] ; \datoin:indice[1]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 1.423      ;
; 1.310 ; \datoin:indice[0]  ; \datoin:indice[3]  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.429      ;
; 1.319 ; \datoin:indice[3]  ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.441      ;
; 1.320 ; \datoin:indice[0]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.442      ;
; 1.329 ; \datoin:indice[3]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.451      ;
; 1.334 ; \datoin:indice[0]  ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.456      ;
; 1.334 ; \datoin:indice[3]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.456      ;
; 1.337 ; \datoin:indice[3]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.459      ;
; 1.340 ; \datoin:indice[3]  ; \datoin:dato[3]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.462      ;
; 1.345 ; \datoin:indice[3]  ; \datoin:dato[4]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.467      ;
; 1.353 ; \datoin:indice[3]  ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.475      ;
; 1.355 ; \datoin:indice[0]  ; \datoin:dato[1]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.477      ;
; 1.356 ; \datoin:indice[0]  ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.478      ;
; 1.359 ; \datoin:indice[0]  ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.481      ;
; 1.369 ; \datoin:scint      ; \datoin:dato[9]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.491      ;
; 1.369 ; \datoin:scint      ; \datoin:dato[8]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.491      ;
; 1.369 ; \datoin:scint      ; \datoin:dato[7]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.491      ;
; 1.369 ; \datoin:scint      ; \datoin:dato[6]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.491      ;
; 1.369 ; \datoin:scint      ; \datoin:dato[5]    ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.491      ;
+-------+--------------------+--------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.584  ; 9.584        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.584  ; 9.584        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.627  ; 9.627        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.373 ; 10.373       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.414 ; 10.414       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.414 ; 10.414       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.770 ; 499.986      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.788 ; 500.004      ; 0.216          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]                                                        ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]                                                        ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint                                                            ;
; 499.810 ; 499.994      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev                                                                  ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]                                                          ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]                                                        ;
; 499.811 ; 499.995      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]                                                        ;
; 499.830 ; 500.014      ; 0.184          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; cs~reg0                                                                  ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 499.990 ; 499.990      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[8]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[9]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[1]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[2]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs~reg0|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]|clk                                                   ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]|clk                                                   ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]|clk                                                   ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]|clk                                                   ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[0]|clk                                                    ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:indice[3]|clk                                                    ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:scint|clk                                                        ;
; 500.010 ; 500.010      ; 0.000          ; High Pulse Width ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sc_prev|clk                                                              ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[0]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[1]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[2]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:altaimp[3]                                                       ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[0]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[1]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[2]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[3]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[4]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[5]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[6]                                                          ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; \datoin:dato[7]                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; reset     ; clk        ; 3.819 ; 4.374 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; 3.816 ; 4.391 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 3.231 ; 3.945 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; reset     ; clk        ; -3.411 ; -3.957 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; -2.215 ; -2.846 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -2.108 ; -2.705 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 3.101 ; 3.263 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 1.975 ; 2.018 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 2.069 ; 2.130 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 1.960 ; 2.001 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 1.941 ; 1.976 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 3.100 ; 3.263 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 2.190 ; 2.283 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 1.986 ; 2.028 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 2.336 ; 2.396 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 3.101 ; 3.261 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 2.884 ; 3.065 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.570 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 2.877 ; 3.013 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.563 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 1.686 ; 1.719 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 1.721 ; 1.761 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 1.809 ; 1.867 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 1.705 ; 1.744 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 1.686 ; 1.719 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 2.807 ; 2.963 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 1.925 ; 2.014 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 1.730 ; 1.771 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 2.073 ; 2.130 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 2.807 ; 2.959 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 2.594 ; 2.768 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.378 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 2.584 ; 2.715 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.370 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                               ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 498.425 ; 0.188 ; N/A      ; N/A     ; 9.584               ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 9.584               ;
;  clkadc|altpll_component|auto_generated|pll1|clk[0] ; 498.425 ; 0.188 ; N/A      ; N/A     ; 499.752             ;
; Design-wide TNS                                     ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; reset     ; clk        ; 6.507 ; 7.012 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; 6.562 ; 7.023 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.727 ; 6.113 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; reset     ; clk        ; -3.411 ; -3.957 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sc        ; clk        ; -2.215 ; -2.846 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -2.108 ; -2.705 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 5.198 ; 5.215 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 3.327 ; 3.282 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 3.540 ; 3.491 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 3.331 ; 3.283 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 3.295 ; 3.257 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 5.136 ; 5.190 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 3.697 ; 3.724 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 3.354 ; 3.322 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 3.815 ; 3.829 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 5.198 ; 5.215 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 4.954 ; 4.985 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 1.103 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 4.896 ; 4.844 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 1.069 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; dout[*]   ; clk        ; 1.686 ; 1.719 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[0]  ; clk        ; 1.721 ; 1.761 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[1]  ; clk        ; 1.809 ; 1.867 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[2]  ; clk        ; 1.705 ; 1.744 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[3]  ; clk        ; 1.686 ; 1.719 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[4]  ; clk        ; 2.807 ; 2.963 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[5]  ; clk        ; 1.925 ; 2.014 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[6]  ; clk        ; 1.730 ; 1.771 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[7]  ; clk        ; 2.073 ; 2.130 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[8]  ; clk        ; 2.807 ; 2.959 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
;  dout[9]  ; clk        ; 2.594 ; 2.768 ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ; 0.378 ;       ; Rise       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs        ; clk        ; 2.584 ; 2.715 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck       ; clk        ;       ; 0.370 ; Fall       ; clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sck           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sc                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkadc|altpll_component|auto_generated|pll1|clk[0] ; clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 06 19:14:27 2023
Info: Command: quartus_sta practica4 -c practica4
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {clkadc|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {clkadc|altpll_component|auto_generated|pll1|clk[0]} {clkadc|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 498.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   498.425               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.824               0.000 clk 
    Info (332119):   499.758               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 498.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   498.585               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.784               0.000 clk 
    Info (332119):   499.752               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 499.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.104               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.584               0.000 clk 
    Info (332119):   499.770               0.000 clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4830 megabytes
    Info: Processing ended: Mon Mar 06 19:14:29 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


