Classic Timing Analyzer report for Digital_Clock_2
Fri May 05 14:15:55 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                  ;
+------------------------------+-------+---------------+------------------------------------------------+-----------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From      ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+-----------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.156 ns                                       ; en        ; key_low_en[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 17.106 ns                                      ; LEDOut[2] ; out_data[2]   ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.264 ns                                      ; hr        ; key_low_hr[7] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; count1[1] ; count1[15]    ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;           ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+-----------+---------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+----------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From           ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.533 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[2]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[0]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.451 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; select[0]      ; out_select[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.443 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; select[0]      ; out_select[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.443 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; select[1]      ; out_select[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.442 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; select[0]      ; out_select[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[6]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[11]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[11]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[11]    ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[10]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[9]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[8]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[3]  ; key_low_en[7]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[10]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[9]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[8]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[3]  ; key_low_hr[7]      ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[10]    ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[9]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[8]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[3] ; key_low_min[7]     ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[9]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[4]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[8]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[7]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[6]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[5]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[3]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[2]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[1]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[0]          ; clk        ; clk      ; None                        ; None                      ; 2.399 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; select[1]      ; LEDOut[4]          ; clk        ; clk      ; None                        ; None                      ; 2.391 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[7]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[6]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[6] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[6]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[6]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[6]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[6] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.342 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[11]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[11]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[11]    ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[10]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[9]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[8]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[4]  ; key_low_en[7]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[10]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[9]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[8]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[4]  ; key_low_hr[7]      ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[10]    ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[9]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[8]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[4] ; key_low_min[7]     ; clk        ; clk      ; None                        ; None                      ; 2.339 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[5]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[11]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[11]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[11]    ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[10]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[9]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[8]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[2]  ; key_low_en[7]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[10]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[9]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[8]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[2]  ; key_low_hr[7]      ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[10]    ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[9]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[8]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[2] ; key_low_min[7]     ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[3]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[3]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[3]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[3]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[3]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[0]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[0] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[0]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[0]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[0]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[0] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[19]     ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[1]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[1] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[1]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[4]      ; count1[19]         ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[4]      ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[4]      ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[4]      ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[4]      ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[1]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[1]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[1] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.273 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[14]         ; clk        ; clk      ; None                        ; None                      ; 2.271 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[13]         ; clk        ; clk      ; None                        ; None                      ; 2.271 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[12]         ; clk        ; clk      ; None                        ; None                      ; 2.271 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[11]         ; clk        ; clk      ; None                        ; None                      ; 2.271 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[9]      ; count1[10]         ; clk        ; clk      ; None                        ; None                      ; 2.271 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[8]  ; key_low_en[13]     ; clk        ; clk      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[8]  ; key_low_hr[13]     ; clk        ; clk      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_en[8]  ; key_low_en[12]     ; clk        ; clk      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_hr[8]  ; key_low_hr[12]     ; clk        ; clk      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[8] ; key_low_min[13]    ; clk        ; clk      ; None                        ; None                      ; 2.268 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; key_low_min[8] ; key_low_min[12]    ; clk        ; clk      ; None                        ; None                      ; 2.268 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[11]     ; count1[18]         ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[11]     ; count1[17]         ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[11]     ; count1[16]         ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[11]     ; count1[15]         ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[9]          ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[8]          ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[7]          ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; count1[1]      ; count1[6]          ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                ;                    ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To              ; To Clock ;
+-------+--------------+------------+------+-----------------+----------+
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[13]  ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[12]  ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[11]  ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[10]  ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[9]   ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[8]   ; clk      ;
; N/A   ; None         ; 7.156 ns   ; en   ; key_low_en[7]   ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[13] ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[12] ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[11] ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[10] ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[9]  ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[8]  ; clk      ;
; N/A   ; None         ; 6.838 ns   ; min  ; key_low_min[7]  ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[6]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[1]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[5]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[4]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[3]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[2]   ; clk      ;
; N/A   ; None         ; 6.424 ns   ; en   ; key_low_en[0]   ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[6]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[1]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[5]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[4]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[3]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[2]  ; clk      ;
; N/A   ; None         ; 6.102 ns   ; min  ; key_low_min[0]  ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[6]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[1]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[5]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[4]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[3]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[2]   ; clk      ;
; N/A   ; None         ; 4.772 ns   ; hr   ; key_low_hr[0]   ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[13]  ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[12]  ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[11]  ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[10]  ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[9]   ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[8]   ; clk      ;
; N/A   ; None         ; 4.316 ns   ; hr   ; key_low_hr[7]   ; clk      ;
+-------+--------------+------------+------+-----------------+----------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+--------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To            ; From Clock ;
+-------+--------------+------------+--------------------+---------------+------------+
; N/A   ; None         ; 17.106 ns  ; LEDOut[2]          ; out_data[2]   ; clk        ;
; N/A   ; None         ; 16.916 ns  ; LEDOut[1]          ; out_data[2]   ; clk        ;
; N/A   ; None         ; 16.841 ns  ; LEDOut[2]          ; out_data[1]   ; clk        ;
; N/A   ; None         ; 16.835 ns  ; LEDOut[2]          ; out_data[3]   ; clk        ;
; N/A   ; None         ; 16.823 ns  ; LEDOut[2]          ; out_data[5]   ; clk        ;
; N/A   ; None         ; 16.814 ns  ; LEDOut[2]          ; out_data[6]   ; clk        ;
; N/A   ; None         ; 16.801 ns  ; LEDOut[3]          ; out_data[2]   ; clk        ;
; N/A   ; None         ; 16.646 ns  ; LEDOut[1]          ; out_data[3]   ; clk        ;
; N/A   ; None         ; 16.642 ns  ; LEDOut[1]          ; out_data[1]   ; clk        ;
; N/A   ; None         ; 16.624 ns  ; LEDOut[1]          ; out_data[6]   ; clk        ;
; N/A   ; None         ; 16.619 ns  ; LEDOut[1]          ; out_data[5]   ; clk        ;
; N/A   ; None         ; 16.616 ns  ; LEDOut[0]          ; out_data[2]   ; clk        ;
; N/A   ; None         ; 16.535 ns  ; LEDOut[3]          ; out_data[1]   ; clk        ;
; N/A   ; None         ; 16.520 ns  ; LEDOut[3]          ; out_data[3]   ; clk        ;
; N/A   ; None         ; 16.516 ns  ; LEDOut[3]          ; out_data[5]   ; clk        ;
; N/A   ; None         ; 16.501 ns  ; LEDOut[3]          ; out_data[6]   ; clk        ;
; N/A   ; None         ; 16.347 ns  ; LEDOut[0]          ; out_data[1]   ; clk        ;
; N/A   ; None         ; 16.345 ns  ; LEDOut[0]          ; out_data[3]   ; clk        ;
; N/A   ; None         ; 16.328 ns  ; LEDOut[0]          ; out_data[5]   ; clk        ;
; N/A   ; None         ; 16.324 ns  ; LEDOut[0]          ; out_data[6]   ; clk        ;
; N/A   ; None         ; 15.939 ns  ; LEDOut[4]          ; out_data[2]   ; clk        ;
; N/A   ; None         ; 15.673 ns  ; LEDOut[2]          ; out_data[4]   ; clk        ;
; N/A   ; None         ; 15.672 ns  ; LEDOut[4]          ; out_data[3]   ; clk        ;
; N/A   ; None         ; 15.659 ns  ; LEDOut[4]          ; out_data[5]   ; clk        ;
; N/A   ; None         ; 15.645 ns  ; LEDOut[4]          ; out_data[6]   ; clk        ;
; N/A   ; None         ; 15.496 ns  ; LEDOut[4]          ; out_data[1]   ; clk        ;
; N/A   ; None         ; 15.484 ns  ; LEDOut[1]          ; out_data[4]   ; clk        ;
; N/A   ; None         ; 15.365 ns  ; LEDOut[3]          ; out_data[4]   ; clk        ;
; N/A   ; None         ; 15.184 ns  ; LEDOut[0]          ; out_data[4]   ; clk        ;
; N/A   ; None         ; 14.964 ns  ; LEDOut[2]          ; out_data[0]   ; clk        ;
; N/A   ; None         ; 14.769 ns  ; LEDOut[1]          ; out_data[0]   ; clk        ;
; N/A   ; None         ; 14.657 ns  ; LEDOut[3]          ; out_data[0]   ; clk        ;
; N/A   ; None         ; 14.470 ns  ; LEDOut[0]          ; out_data[0]   ; clk        ;
; N/A   ; None         ; 14.435 ns  ; LEDOut[4]          ; out_data[4]   ; clk        ;
; N/A   ; None         ; 14.365 ns  ; out_select[0]~reg0 ; out_select[0] ; clk        ;
; N/A   ; None         ; 13.854 ns  ; out_select[2]~reg0 ; out_select[2] ; clk        ;
; N/A   ; None         ; 13.715 ns  ; LEDOut[4]          ; out_data[0]   ; clk        ;
; N/A   ; None         ; 13.356 ns  ; out_select[3]~reg0 ; out_select[3] ; clk        ;
; N/A   ; None         ; 12.715 ns  ; out_select[1]~reg0 ; out_select[1] ; clk        ;
+-------+--------------+------------+--------------------+---------------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To              ; To Clock ;
+---------------+-------------+-----------+------+-----------------+----------+
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[13]  ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[12]  ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[11]  ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[10]  ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[9]   ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[8]   ; clk      ;
; N/A           ; None        ; -4.264 ns ; hr   ; key_low_hr[7]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[6]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[1]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[5]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[4]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[3]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[2]   ; clk      ;
; N/A           ; None        ; -4.720 ns ; hr   ; key_low_hr[0]   ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[6]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[1]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[5]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[4]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[3]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[2]  ; clk      ;
; N/A           ; None        ; -6.050 ns ; min  ; key_low_min[0]  ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[6]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[1]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[5]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[4]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[3]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[2]   ; clk      ;
; N/A           ; None        ; -6.372 ns ; en   ; key_low_en[0]   ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[13] ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[12] ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[11] ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[10] ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[9]  ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[8]  ; clk      ;
; N/A           ; None        ; -6.786 ns ; min  ; key_low_min[7]  ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[13]  ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[12]  ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[11]  ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[10]  ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[9]   ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[8]   ; clk      ;
; N/A           ; None        ; -7.104 ns ; en   ; key_low_en[7]   ; clk      ;
+---------------+-------------+-----------+------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Fri May 05 14:15:54 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Digital_Clock_2 -c Digital_Clock_2 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found combinational loop of 1 nodes
    Warning: Node "clk_freq_div~0"
Warning: Found combinational loop of 97 nodes
    Warning: Node "Equal0~10"
    Warning: Node "count[30]~4"
    Warning: Node "Equal0~1"
    Warning: Node "Add3~20"
    Warning: Node "Equal0~0"
    Warning: Node "Add3~147COUT1_222"
    Warning: Node "Add3~147"
    Warning: Node "Add3~145"
    Warning: Node "Add3~142COUT1_220"
    Warning: Node "Add3~142"
    Warning: Node "Add3~140"
    Warning: Node "Equal0~8"
    Warning: Node "Equal0~9"
    Warning: Node "Add3~137COUT1_218"
    Warning: Node "Add3~137"
    Warning: Node "Add3~135"
    Warning: Node "Add3~132COUT1_216"
    Warning: Node "Add3~132"
    Warning: Node "Add3~130"
    Warning: Node "Add3~127"
    Warning: Node "Add3~125"
    Warning: Node "Add3~122COUT1_214"
    Warning: Node "Add3~122"
    Warning: Node "Add3~120"
    Warning: Node "Equal0~7"
    Warning: Node "Add3~117COUT1_212"
    Warning: Node "Add3~117"
    Warning: Node "Add3~115"
    Warning: Node "Add3~112COUT1_208"
    Warning: Node "Add3~107COUT1_210"
    Warning: Node "Add3~105"
    Warning: Node "Add3~107"
    Warning: Node "Add3~110"
    Warning: Node "Add3~112"
    Warning: Node "Add3~102"
    Warning: Node "Add3~100"
    Warning: Node "Equal0~6"
    Warning: Node "Add3~92COUT1_206"
    Warning: Node "Add3~92"
    Warning: Node "Add3~90"
    Warning: Node "Add3~95"
    Warning: Node "Add3~97COUT1_202"
    Warning: Node "Add3~87COUT1_204"
    Warning: Node "Add3~85"
    Warning: Node "Add3~87"
    Warning: Node "Add3~97"
    Warning: Node "Add3~82COUT1_200"
    Warning: Node "Add3~82"
    Warning: Node "Add3~80"
    Warning: Node "Equal0~5"
    Warning: Node "Add3~77"
    Warning: Node "Add3~75"
    Warning: Node "Add3~70"
    Warning: Node "Add3~72COUT1_196"
    Warning: Node "Add3~67COUT1_198"
    Warning: Node "Add3~65"
    Warning: Node "Add3~67"
    Warning: Node "Add3~72"
    Warning: Node "Add3~62COUT1_194"
    Warning: Node "Add3~62"
    Warning: Node "Add3~60"
    Warning: Node "Equal0~4"
    Warning: Node "Add3~57COUT1_192"
    Warning: Node "Add3~57"
    Warning: Node "Add3~55"
    Warning: Node "Add3~52"
    Warning: Node "Add3~50"
    Warning: Node "Equal0~3"
    Warning: Node "Add3~47COUT1_190"
    Warning: Node "Add3~47"
    Warning: Node "Add3~45"
    Warning: Node "Add3~35"
    Warning: Node "Equal0~2"
    Warning: Node "Add3~37"
    Warning: Node "Add3~40"
    Warning: Node "Add3~42COUT1_186"
    Warning: Node "Add3~32COUT1_188"
    Warning: Node "Add3~30"
    Warning: Node "Add3~32"
    Warning: Node "Add3~42"
    Warning: Node "Add3~25"
    Warning: Node "Add3~27COUT1_184"
    Warning: Node "Add3~27"
    Warning: Node "Add3~12COUT1_182"
    Warning: Node "Add3~12"
    Warning: Node "Add3~10"
    Warning: Node "Add3~7COUT1_180"
    Warning: Node "Add3~7"
    Warning: Node "Add3~5"
    Warning: Node "count[1]~1"
    Warning: Node "Add3~15"
    Warning: Node "Add3~17COUT1_176"
    Warning: Node "Add3~2COUT1_178"
    Warning: Node "Add3~0"
    Warning: Node "Add3~2"
    Warning: Node "Add3~17"
    Warning: Node "count[0]~3"
Warning: Design contains combinational loop of 97 nodes. Estimating the delays through the loop.
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk2" as buffer
Info: Clock "clk" Internal fmax is restricted to 275.03 MHz between source register "count1[1]" and destination register "count1[19]"
    Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.610 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y11_N1; Fanout = 3; REG Node = 'count1[1]'
            Info: 2: + IC(0.529 ns) + CELL(0.564 ns) = 1.093 ns; Loc. = LC_X10_Y11_N1; Fanout = 2; COMB Node = 'count1[1]~37'
            Info: 3: + IC(0.000 ns) + CELL(0.078 ns) = 1.171 ns; Loc. = LC_X10_Y11_N2; Fanout = 2; COMB Node = 'count1[2]~35'
            Info: 4: + IC(0.000 ns) + CELL(0.078 ns) = 1.249 ns; Loc. = LC_X10_Y11_N3; Fanout = 2; COMB Node = 'count1[3]~33'
            Info: 5: + IC(0.000 ns) + CELL(0.178 ns) = 1.427 ns; Loc. = LC_X10_Y11_N4; Fanout = 6; COMB Node = 'count1[4]~31'
            Info: 6: + IC(0.000 ns) + CELL(0.208 ns) = 1.635 ns; Loc. = LC_X10_Y11_N9; Fanout = 6; COMB Node = 'count1[9]~21'
            Info: 7: + IC(0.000 ns) + CELL(0.136 ns) = 1.771 ns; Loc. = LC_X10_Y10_N4; Fanout = 5; COMB Node = 'count1[14]~11'
            Info: 8: + IC(0.000 ns) + CELL(0.839 ns) = 2.610 ns; Loc. = LC_X10_Y10_N9; Fanout = 22; REG Node = 'count1[19]'
            Info: Total cell delay = 2.081 ns ( 79.73 % )
            Info: Total interconnect delay = 0.529 ns ( 20.27 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.925 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 66; CLK Node = 'clk'
                Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X10_Y10_N9; Fanout = 22; REG Node = 'count1[19]'
                Info: Total cell delay = 2.180 ns ( 74.53 % )
                Info: Total interconnect delay = 0.745 ns ( 25.47 % )
            Info: - Longest clock path from clock "clk" to source register is 2.925 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 66; CLK Node = 'clk'
                Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X10_Y11_N1; Fanout = 3; REG Node = 'count1[1]'
                Info: Total cell delay = 2.180 ns ( 74.53 % )
                Info: Total interconnect delay = 0.745 ns ( 25.47 % )
        Info: + Micro clock to output delay of source is 0.224 ns
        Info: + Micro setup delay of destination is 0.037 ns
Info: tsu for register "key_low_en[13]" (data pin = "en", clock pin = "clk") is 7.156 ns
    Info: + Longest pin to register delay is 10.081 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 14; PIN Node = 'en'
        Info: 2: + IC(7.500 ns) + CELL(1.112 ns) = 10.081 ns; Loc. = LC_X24_Y14_N6; Fanout = 2; REG Node = 'key_low_en[13]'
        Info: Total cell delay = 2.581 ns ( 25.60 % )
        Info: Total interconnect delay = 7.500 ns ( 74.40 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.962 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 66; CLK Node = 'clk'
        Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X24_Y14_N6; Fanout = 2; REG Node = 'key_low_en[13]'
        Info: Total cell delay = 2.180 ns ( 73.60 % )
        Info: Total interconnect delay = 0.782 ns ( 26.40 % )
Info: tco from clock "clk" to destination pin "out_data[2]" through register "LEDOut[2]" is 17.106 ns
    Info: + Longest clock path from clock "clk" to source register is 8.210 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 66; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X9_Y9_N2; Fanout = 12; REG Node = 'clk2'
        Info: 3: + IC(4.373 ns) + CELL(0.711 ns) = 8.210 ns; Loc. = LC_X26_Y19_N4; Fanout = 7; REG Node = 'LEDOut[2]'
        Info: Total cell delay = 3.115 ns ( 37.94 % )
        Info: Total interconnect delay = 5.095 ns ( 62.06 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 8.672 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X26_Y19_N4; Fanout = 7; REG Node = 'LEDOut[2]'
        Info: 2: + IC(1.739 ns) + CELL(0.590 ns) = 2.329 ns; Loc. = LC_X23_Y18_N9; Fanout = 1; COMB Node = 'WideOr4~0'
        Info: 3: + IC(0.689 ns) + CELL(0.114 ns) = 3.132 ns; Loc. = LC_X24_Y18_N4; Fanout = 1; COMB Node = 'WideOr4~1'
        Info: 4: + IC(3.432 ns) + CELL(2.108 ns) = 8.672 ns; Loc. = PIN_102; Fanout = 0; PIN Node = 'out_data[2]'
        Info: Total cell delay = 2.812 ns ( 32.43 % )
        Info: Total interconnect delay = 5.860 ns ( 67.57 % )
Info: th for register "key_low_hr[13]" (data pin = "hr", clock pin = "clk") is -4.264 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.909 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 66; CLK Node = 'clk'
        Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X34_Y7_N6; Fanout = 2; REG Node = 'key_low_hr[13]'
        Info: Total cell delay = 2.180 ns ( 74.94 % )
        Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.188 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_139; Fanout = 14; PIN Node = 'hr'
        Info: 2: + IC(4.607 ns) + CELL(1.112 ns) = 7.188 ns; Loc. = LC_X34_Y7_N6; Fanout = 2; REG Node = 'key_low_hr[13]'
        Info: Total cell delay = 2.581 ns ( 35.91 % )
        Info: Total interconnect delay = 4.607 ns ( 64.09 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 103 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Fri May 05 14:15:56 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


