* [首页](/)
* Verilog模块设计及实验帮助
	* [Lab0:从0开始的FPGA生活](/module/begin)
	* [Simulation使用帮助](/module/simulation_help) 
	* [Lab1:ports与顶层模块](/module/ports)
	* [Lab2:加法器与数码管](/module/adder)
	* [Lab3:流动的学号](/module/sequence_logic_help)
	* [Lab4:芝麻开门](/module/open_sesame)
	* [Lab5:称量与交流](/module/comminicate_and_weight)
	* [Lab6:乘法器设计](/module/unsigned_multiplier) 
* [常见问题](faq)
* [Logisim补充说明](/module/Lab1QnA)
* [验收要求](grading)
    * [Lab1:流水灯](/module/led)
    * [Lab2:加法器与数码管](/module/combine_logic)
    * [Lab3:流水学号](/module/student_id)
    * [Lab4:序列检测](/module/sequence_logic)
    * [Lab5:UART与简单电子秤](/module/uart)
    * [Lab6:简易处理器](/module/cpu)
* [参考书目及板卡信息](reference)
