### 考试

#### `0x0a` 计算机系统概述

```
1、冯诺依曼思想
	存储程序和程序控制
	运算器、存储器、控制器、输入设备、输出设备
	必须通过编译和解释对程序翻译成目标程序才能执行
```

$$
T_{cpu}=CPI*IC*T
$$

$$
MIPS=\frac{f}{CPI}
$$

#### `0x0b` 数据信息的表示

```
1、原码反码补码移码
	补码:和原码相比，从右往左第一个1以前的所有数值位每位取反
2、海明码(重点)和crc码
```

#### `0x0c`运算方法和运算器

```
1、溢出检测
	符号位，正正得负，负负得正
    运算中最高数据位进位和符号位进位是否一致。一致则不溢出
    变形补码，01上溢，10下溢，11未溢出
2、补码一位乘法器
	小数点后n位，则一共加n+1次移动n次
```

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623100202707.png" alt="image-20220623100202707" style="zoom: 67%;" />

#### `0x0d` 存储系统

```
1、DRAM和SRAM：掉电都丢失
	DRAM用于内存条、SRAM用于cache
2、刷新
	只有动态RAM才有刷新
	存储体采用双译码结构，刷新地址计数器给出刷新行地址
	刷新周期是存储器实际完成两次完整刷新之间的时间间隔
	按行刷新
	分为集中刷新(假设DRAM为128行*128列，读写周期为0.5μs，刷新间隔为2ms，因此，2ms内前3872个读写周期都进行读写或者保持，2ms内的最后128个读写周期集中用于刷新。在刷新的最后128个周期内是存储器的“死区”)
	、分散刷新、异步刷新(常用，每间隔一段时间刷新一行)
	P150	4.8
```

```
3、cpu的设计(大题)
```

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623134922747.png" alt="image-20220623134922747" style="zoom: 80%;" />

<img src="file:///C:\Users\Administrator\Documents\Tencent Files\2479189935\Image\C2C\50BDD47EFA98FBE2C9CE4AEF84E747D1.jpg" alt="img"  />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623135118402.png" alt="image-20220623135118402"  />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623135206013.png" alt="image-20220623135206013" style="zoom: 80%;" />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623135240836.png" alt="image-20220623135240836" style="zoom: 70%;" />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623135321450.png" alt="image-20220623135321450" style="zoom: 70%;" />

```
4、cache
	在cpu和主存之间
	单位：
		字(cpu和高速缓存之间)
		块(高速缓存和主存之间)
	cache映射方式
		全相连映射		主存块地址s、块内偏移w
		直接相连映射		区地址、区内行地址r、块内偏移
		组相连映射		标记、组索引d、块内偏移

		例4.3
```

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623160929842.png" alt="image-20220623160929842" style="zoom: 67%;" />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220623161313204.png" alt="image-20220623161313204" style="zoom: 67%;" />

```
5、虚拟存储器
	页式存储器、段式存储器、段页式(期中考试)
	P150-151	4.11 4.17计算
```

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220629141914105.png" alt="image-20220629141914105" style="zoom:80%;" />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220629141939416.png" alt="image-20220629141939416" style="zoom:80%;" />

<img src="C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20220629142003342.png" alt="image-20220629142003342" style="zoom:80%;" />

#### `0x0e` 指令系统

```
1、指令格式：操作码+地址码(寻址方式+地址码字段)
2、寻址方式:直接、间接、相对、变址(例5.4)
	直接：E=D
	间接：E=(D)
	相对：E=PC+D
	变址：E=R[X]+D
```

#### `0x0f` 中央处理器

```
1、lw
数据通路				控制信号
PC->AR,PC->X		PC_out, AR_in, X_in
X+4->Z				+4
Z->PC, M[AR]->DR	Z_out, PC_in, DRE_in, Read	
DR->IR				DR_out, IR_in

R(rs)->X			R_out, X_in
IR(I)+X->Z			IR(i)_out, ADD
Z->AR				Z_out, AR_in
M[AR]->DR			DRE_out, Read
DR->R[rt]			DR_out, Rin
2、传统硬布线控制器通常采用状态周期、节拍电位和节拍脉冲三级时序体制
3、硬布线控制器，无时序发生器，操作控制器仅仅与状态寄存器现态有关
4、说明程序与微程序、指令与微指令的异同
```

```
1、计算机字长和运算精确度密切相关
2、ALU能完成算术运算和逻辑运算
3、冯诺依曼思想的核心是存储程序和程序控制
4、CPU可以直接访问的是内存
5、主存和CPU之间增加cache的目的是提高存储系统的访问速度
6、在cache容量相等的条件下，组相连方式比直接相连命中率更高

```

