# 0.13μm CMOS Logic Process Overview  
（0.13μm CMOSロジックプロセスの全体概要）

## 🔸 Process Generation / 世代区分

This process represents a mainstream 0.13μm CMOS logic technology widely used around 2002–2004.  
本プロセスは、2002〜2004年頃に広く採用された130nm世代のCMOSロジックプロセスです。

| Technology | Evolution from 0.18μm |  
|------------|------------------------|  
| Interconnect | Al → **Cu (full integration)**  
| Interlayer Dielectric | SiO₂ → **Low-k (e.g., SiCOH)**  
| Gate Dielectric | SiO₂ → **SiON**  
| Isolation | LOCOS → **STI (Shallow Trench Isolation)**  
| Silicide | TiSi₂ → **CoSi₂ / NiSi**  
| Metallization | Single-layer → **Dual Damascene Cu**  
| LDD Structure | Single → **2-step LDD (LDD1 + SDE)**  
| Node Design Rule | 0.18μm → **0.13μm (min gate ~70nm)**  

---

## 🔸 Process Stack / 構造スタック概要

| Layer | Function / 機能 |
|-------|----------------|
| 1. Well Formation | P/Nウェルとチャネル形成 |
| 2. STI Isolation | 素子間絶縁構造（浅溝） |
| 3. Gate Stack | SiON + Polyゲート構造 |
| 4. Source/Drain + Salicide | 拡散層と低抵抗接触層 |
| 5. ILD & Metal Layers | 層間絶縁膜とCu多層配線 |
| 6. Passivation & Pad | チップ保護膜と接続用開口 |
| 7. Electrical Test | 製品特性の検査工程 |

---

## 🔸 Technology Highlights / 技術的な要点

| Key Feature | Description / 説明 |
|-------------|------------------|
| Isolation | STI for high-density isolation (no more LOCOS) |
| Gate Dielectric | Ultra-thin SiON (~15Å) for low leakage |
| Interconnect | Dual Damascene Cu with Low-k ILD |
| Doping | Tilted LDD, S/D, HALO implant (if included) |
| Salicide | Self-aligned CoSi₂ or NiSi for low contact resistance |
| CMP | Widely used in STI, ILD, and Cu planarization |
| Mask Count | ~24–30 (using optical lithography) |

---

## 🔸 Simplified Flow / 簡略プロセス流れ図

```
[Well Formation]
 → [STI Isolation]
 → [Gate Oxide + Poly]
 → [LDD1]
 → [Sidewall Spacer]
 → [S/D Implant (LDD2)]
 → [Salicide]
 → [ILD + VIA + Cu Metal (M1–M5)]
 → [Passivation]
 → [Pad Opening]
 → [E-Test]
```

---

## 🔸 Glossary / 用語補足

- **STI (Shallow Trench Isolation)**  
　浅い溝で素子間を電気的に絶縁する構造。LOCOSの後継技術。  

- **Dual Damascene**  
　ビアとメタルを同一プロセスで形成するCu配線技術。工程短縮とアスペクト比の改善に寄与。  

- **Salicide (Self-Aligned Silicide)**  
　ソース・ドレインやゲート上に形成される低抵抗金属シリサイド。自己整合型でマスク不要。  

- **LDD (Lightly Doped Drain)**  
　短チャネル効果やホットキャリア劣化を抑えるための軽度ドーピング構造。

---
