{"patent_id": "10-2020-0044782", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0126988", "출원번호": "10-2020-0044782", "발명의 명칭": "인터포저 및 이를 포함하는 반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "오준영"}}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 패키지 기판;상기 제1 패키지 기판 상의 제1 반도체 칩;상기 제1 패키지 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하고, 상부 도전성 패드를 포함하는인터포저 기판;상기 인터포저 기판의 상기 상면 상에 배치되고, 상기 상부 도전성 패드의 가장자리를 따라 연장된 적어도 하나의 제1 댐 구조;상기 인터포저 기판의 하면 및 상면과 상기 적어도 하나의 제1 댐 구조의 외측벽에 접하는 제1 몰딩층; 및상기 적어도 하나의 제1 댐 구조의 내측벽 및 상기 상부 도전성 패드에 접하는 도전성 커넥터;를 포함하는 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 적어도 하나의 제1 댐 구조는 상기 상부 도전성 패드의 가장자리를 따라 연속적으로 연장된 링 형태를 가지는 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제1 몰딩층의 상면은 상기 적어도 하나의 제1 댐 구조의 상면과 동일 평면 상에 있는 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 적어도 하나의 제1 댐 구조는 상호 이격되고 각각 서로 다른 상부 도전성 패드의 가장자리를 따라 연장된제1 댐 구조들을 포함하고, 상기 제1 몰딩층은 상기 제1 댐 구조들 사이에 채워진 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 적어도 하나의 제1 댐 구조의 높이는 5 마이크로미터 내지 100 마이크로미터 사이인 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 적어도 하나의 제1 댐 구조는 수직 방향으로 상기 상부 도전성 패드와 적어도 부분적으로 중첩된 반도체패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 적어도 하나의 제1 댐 구조는 상호 이격되고 각각 서로 다른 상부 도전성 패드의 가장자리를 따라 연장된제1 댐 구조들을 포함하고, 공개특허 10-2021-0126988-3-상기 제1 댐 구조들을 둘러싸도록 상기 인터포저 기판의 상기 상면 상에서 연장된 제2 댐 구조를 더 포함하는반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 도전성 커넥터를 통해 상기 인터포저 기판 상에 배치된 제2 반도체 칩을 더 포함하는 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 도전성 커넥터를 통해 상기 인터포저 기판 상에 배치된 제2 패키지 기판; 및상기 제2 패키지 기판 상의 제2 반도체 칩;을 더 포함하는 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 패키지 기판;상기 제1 패키지 기판 상의 제1 반도체 칩;상기 제1 패키지 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하고, 하부 도전성 패드 및 상부 도전성 패드를 포함하는 인터포저 기판;상기 하부 도전성 패드와 상기 제1 패키지 기판 사이의 제1 도전성 커넥터;상기 인터포저 기판의 상기 상면 상에 배치되고, 상기 상부 도전성 패드의 가장자리를 따라 연속적으로 연장된링 형태를 가지는 제1 댐 구조; 및상기 인터포저 기판의 하면 및 상면과 상기 제1 댐 구조의 외측벽에 접하는 제1 몰딩층을 포함하고, 상기 제1몰딩층의 상면과 상기 인터포저 기판의 상면 사이의 거리는 상기 제1 댐 구조의 상면과 상기 인터포저 기판의상면 사이의 거리 이하인 반도체 패키지."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반도체 칩; 상기 제1 패키지 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하고, 상부 도전성 패드를 포함하는 인터포저 기판; 상기 인터 포저 기판의 상기 상면 상에 배치되고, 상기 상부 도전성 패드의 가장자리를 따라 연장된 적어도 하나의 제1 댐 구조; 상기 인터포저 기판의 하면 및 상면에 접하고 상기 적어도 하나의 제1 댐 구조의 외측벽에 접하는 제1 몰 딩층; 상기 적어도 하나의 제1 댐 구조의 내측벽 및 상기 상부 도전성 패드에 접하는 도전성 커넥터;를 포함하는 반도체 패키지를 제공한다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 인터포저 및 인터포저를 포함하는 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화, 다기능화 및 대용량화되고, 이에 따라 복수의 반도체 칩을 포함하는 반도체 패키지가 요구되고 있다. 반도체 패키지에 포함된 복수의 반도 체 칩들이 고집적화됨에 따라 인쇄회로기판으로는 그러한 고집적도를 수용하지 못하는 경우가 빈번하게 발생하 고 있다. 이를 해결하기 위해, 복수의 반도체 칩들 사이를 인터포저를 이용하여 연결하는 반도체 패키지가 개발 되고 있다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 인터포저 및 인터포저를 포함하는 반도체 패키지를 제공하는 데 있다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반 도체 칩; 상기 제1 패키지 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하고, 상부 도전성 패드를포함하는 인터포저 기판; 상기 인터포저 기판의 상기 상면 상에 배치되고, 상기 상부 도전성 패드의 가장자리를 따라 연장된 적어도 하나의 제1 댐 구조; 상기 인터포저 기판의 하면 및 상면과 상기 적어도 하나의 제1 댐 구 조의 외측벽에 접하는 제1 몰딩층; 상기 적어도 하나의 제1 댐 구조의 내측벽 및 상기 상부 도전성 패드에 접하 는 도전성 커넥터;를 포함하는 반도체 패키지를 제공한다. 또한, 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반도체 칩; 상기 제1 패키지 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하고, 하부 도전성 패드 및 상부 도전성 패드를 포함하는 인터포저 기판; 상기 하부 도전성 패드와 상기 제1 패키지 기판 사이의 제1 도전성 커넥터; 상기 인터포저 기판의 상기 상면 상에 배치되고, 상기 상부 도전성 패드의 가장자리를 따라 연속적으로 연장된 링 형태를 가지는 제1 댐 구조; 및 상기 인터포저 기판의 하면 및 상면과 상기 제1 댐 구조 의 외측벽에 접하는 제1 몰딩층을 포함하고, 상기 제1 몰딩층의 상면과 상기 인터포저 기판의 상면 사이의 거리 는 상기 제1 댐 구조의 상면과 상기 인터포저 기판의 상면 사이의 거리 이하인 반도체 패키지를 제공한다. 또한, 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 도전성 패드를 포함하는 인터포저 기판; 및 상 기 인터포저 기판 상에 배치되고, 상기 도전성 패드의 가장자리를 따라 연속적으로 연장된 링 형태를 가지고, 상기 도전성 패드를 노출시키는 오프닝을 포함하는 적어도 하나의 제1 댐 구조;를 포함하는 반도체 패키지용 인 터포저를 제공한다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 예시적인 실시예들에 의하면, 반도체 패키지는 몰딩 공정 시 몰딩 물질이 인터포저의 도전성 패드로 유입되는 것을 차단하는 댐 구조를 포함하기 때문에, 인터포저의 도전성 패드 상에 부착되는 도전성 커넥터와 인터포저의 도전성 패드 사이의 접속 신뢰성을 향상시킬 수 있다."}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1은 본 개시의 예시적인 실시예들에 따른 인터포저를 나타내는 단면도이다. 도 2는 도 1의 \"Ⅱ\"로 표시 된 부분의 확대도이다. 도 3은 도 1에 도시된 인터포저의 일부분을 나타내는 평면도이다. 도 1 내지 도 3을 참조하면, 인터포저는 인터포저 기판을 포함할 수 있다. 인터포저 기판은 대 체로 평판 형태를 가질 수 있으며, 서로 반대된 상면 및 하면을 포함할 수 있다. 인터포저 기판(10 1)은 인터포저 기판 베이스, 상부 도전성 패드, 및 하부 도전성 패드를 포함할 수 있다. 예를 들어, 인터포저 기판 베이스는 수지에 유리 섬유 또는 탄소 섬유를 혼합시켜 형성된 재료인 프리프레 그(prepreg)로 형성될 수 있다. 또는, 인터포저 기판은 실리콘(Si), 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘 웨이퍼일 수 있다. 또는, 인터포저 기판은 세라믹을 포함 할 수도 있다. 상부 도전성 패드 및 하부 도전성 패드는 인터포저 기판의 상측 및 하측에 각각 배치될 수 있다. 상부 도전성 패드와 하부 도전성 패드는 인터포저 기판의 내부에 마련된 내부 배선 을 통해 서로 전기적으로 연결될 수 있다. 상부 도전성 패드는 도전성 커넥터(예를 들어, 도 15의 260)가 부착되는 패드일 수 있다. 하부 도전성 패 드는 인터포저와 제1 패키지 기판(도 5의 210)을 전기적으로 연결시키기 위한 기판-인터포저 간 도전 성 커넥터(도 5의 220)가 부착되는 패드일 수 있다. 상부 도전성 패드 및 하부 도전성 패드는 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄 (Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄 (Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만 이들에 한정되는 것은 아니다. 인터포저는 인터포저 기판의 상면 상에 배치된 제1 댐 구조를 포함할 수 있다. 제1 댐 구 조는 상부 도전성 패드 주변에 배치되며, 상부 도전성 패드의 가장자리를 따라 연장될 수 있다. 제1 댐 구조는 상부 도전성 패드로부터 외측으로 이격될 수도 있고, 또는 상부 도전성 패드에 적어도 부분적으로 접할 수도 있다. 제1 댐 구조는 인터포저 기판의 상면으로부터 상방으로 돌 출된 형태를 가질 수 있다. 제1 댐 구조의 상면의 레벨은 상부 도전성 패드의 상면의 레벨보다 높은 레벨에 위치될 수 있다. 제1 댐 구조는 상부 도전성 패드의 가장자리를 따라 연속적으로 연장된 링 형태를 가질 수 있다. 상 방에서 보았을 때, 제1 댐 구조는 상부 도전성 패드의 가장자리를 둘러싸는 형태일 수 있다. 예시적 인 실시예들에서, 제1 댐 구조는 평면적 관점에서 원형의 링 형태를 가질 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 평면적 관점에서 삼각형, 사각형, 오각형과 같은 다각형의 링 형태를 가질 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 상부 도전성 패드의 형태에 대응된 형태를 가질 수 있다. 예 를 들면, 도 3에 도시된 바와 같이, 상부 도전성 패드의 상면이 원형일 때, 제1 댐 구조는 상부 도전 성 패드의 가장자리를 따라 연장되어 원형의 링 형태를 가질 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 상부 도전성 패드의 형태와 상이한 형태를 가질 수도 있다. 예를 들면, 상부 도전성 패드의 상면이 원형일 때, 제1 댐 구조는 다각형의 링 형태를 가질 수 있다. 제1 댐 구조는 상부 도전성 패드의 적어도 일부를 노출시키는 오프닝을 포함할 수 있다. 상기 오프닝은 제1 댐 구조의 내측벽에 의해 둘러싸여 정의된 공간일 수 있다. 상기 오프닝은 상부 도전성 패드에 부착되는 도전성 커넥터가 채워지는 공간일 수 있다. 인터포저 기판 상에는 상호 이격된 2개 이상의 제1 댐 구조들이 제공될 수 있다. 제1 댐 구조들(15 0)은 서로 다른 상부 도전성 패드의 가장자리를 따라 연장될 수 있다. 예를 들어, 제1 댐 구조들 각 각은 인터포저 기판의 매트리스 형태로 배열된 복수의 상부 도전성 패드 각각의 가장자리를 둘러쌀 수 있다. 제1 댐 구조는 인터포저를 이용한 반도체 패키지의 제조 공정 시 제1 댐 구조의 오프닝 내 부로 몰딩 물질이 유입되는 것이 방지될 수 있도록 몰딩 물질의 흐름을 차단할 수 있다. 예를 들어, 인터포저 를 이용한 반도체 패키지의 제조 공정에서 인터포저와 제1 패키지 기판(도 5의 210)을 함께 몰딩하는 제1 몰딩층(도 5의 240)을 형성할 때, 몰딩 물질의 일부는 인터포저 기판의 상면을 따라 유동하게 된 다. 이 때, 제1 댐 구조는 인터포저 기판의 상면을 따라 유동하는 몰딩 물질이 제1 댐 구조의 오프닝 내부로 유입되는 것을 차단하게 되며, 이로써 상부 도전성 패드의 표면이 몰딩 물질 에 의해 덮이는 것이 방지될 수 있다. 나아가, 제1 댐 구조는 상부 도전성 패드 상에 부착되는 도전성 커넥터가 채워지는 오프닝을 제 공할 수 있다. 상부 도전성 패드와 상기 도전성 커넥터를 접합하기 위한 리플로우 공정을 통해 상기 도전 성 커넥터가 형성되는 동안, 상기 도전성 커넥터의 하부는 제1 댐 구조에 의해 지지될 수 있으므로, 상기 도전성 커넥터는 보다 더 균일한 형상 및 균일한 높이를 가지도록 형성될 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 절연성 물질을 포함할 수 있다. 예를 들어, 제1 댐 구조는 솔 더 레지스트(solder resist), 에폭시계(epoxy-group) 수지, 폴리이미드계(polyimide-group) 수지 등을 포함할 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 도전성 물질을 포함할 수 있다. 예를 들어, 제1 댐 구조는 금 속, 도전성 폴리머 등을 포함할 수 있다. 예를 들어, 제1 댐 구조는 구리(Cu), 니켈(Ni), 코발트(Co), 금 (Au), 텅스텐(W) 등의 금속을 포함할 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 상부 도전성 패드에 부착되는 상기 도전성 커넥터를 구성하는 물질보다 용융점이 높은 물질을 포함할 수 있다. 예를 들면, 상기 도전성 커넥터가 솔더로 형성될 때, 제1 댐 구조는 구리(Cu), 니켈(Ni), 코발트(Co) 등의 금속으로 형성될 수 있다. 제1 댐 구조가 도전성 커넥 터를 구성하는 물질보다 용융점이 높은 물질로 형성되면, 상기 도전성 커넥터와 상부 도전성 패드를 접합 하기 위한 리플로우 공정 시에 제1 댐 구조는 상기 도전성 커넥터에 비해 상대적으로 용융되지 않으므로, 리플로우 공정 동안 상기 도전성 커넥터가 제1 댐 구조에 의해 안정적으로 지지할 수 있다. 예시적인 실시예들에서, 제1 댐 구조를 형성하기 위해, 인터포저 기판의 상면을 덮는 예비 댐 물질층을 형성한 후에, 상기 예비 댐 물질층에 대한 패터닝 공정을 수행할 수 있다. 도 4는 본 개시의 예시적인 실시예들에 따른 인터포저의 일부분을 나타내는 단면도이다. 설명의 편의를 위 하여, 도 1 내지 도 3을 참조하여 설명된 인터포저와의 차이점을 중심으로 설명하도록 한다. 도 4를 참조하면, 제1 댐 구조는 수직 방향(Z 방향)으로 상부 도전성 패드와 적어도 부분적으로 중첩 될 수 있고, 제1 댐 구조는 상부 도전성 패드에 접촉할 수 있다. 제1 댐 구조가 도전성 물질로 형성된 경우, 도전성 커넥터(예를 들어, 도 15의 260)와 상부 도전성 패드 사이의 전기적 연결은 제1 댐 구조를 통해서도 이루어질 수 있다. 예시적인 실시예들에서, 제1 댐 구조는 상부 도전성 패드와 동일한 물질로 형성될 수 있다. 이 경우, 도전성 커넥터를 형성하기 위한 리플로우 공정 동안, 제1 댐 구조와 상부 도전성 패드 사이에서 금속 간 화합물이 생성되는 것을 방지할 수 있다. 도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 6은 도 5의 \"VI\"로 표시된 부분의 확대도이다. 도 7은 도 5에 도시된 반도체 패키지의 일부분을 나타내는 평면도이다. 도 5 내지 도 7을 참조하면, 반도체 패키지는 제1 패키지 기판, 제1 반도체 칩, 인터포저, 및 제1 몰딩층을 포함할 수 있다. 제1 패키지 기판은 예를 들면, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 제1 패키지 기판 은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어지는 기판 베이스 를 포함할 수 있다. 또한, 제1 패키지 기판은 기판 베이스의 상면에 배치된 제1 상부 기판 패드 및 제2 상부 기판 패드와, 기판 베이스의 하면 상에 배치된 하부 기판 패드를 포함할 수 있다. 상기 기판 베이스 내에는 제1 상부 기판 패드, 제2 상부 기판 패드, 및 하부 기판 패드 를 전기적으로 연결시키도록 구성된 내부 배선이 형성될 수 있다. 제1 상부 기판 패드, 제2 상부 기판 패드 및 하부 기판 패드는 예를 들어, 구리(Cu), 알루미늄 (Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈 (Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지 만 이들에 한정되는 것은 아니다. 제1 상부 기판 패드는 기판-인터포저 간 도전성 커넥터가 부착되는 패드이고, 제2 상부 기판 패드 는 마이크로 범프와 같은 칩 연결 단자가 부착되는 패드일 수 있다. 하부 기판 패드는 외부 연결 단자가 부착되는 패드로 기능할 수 있다. 상기 외부 연결 단자는 예를 들면, 솔더 볼일 수 있다. 외부 연결 단자는 반도체 패키지와 외부 장치 사이를 전기적으로 연결할 수 있다. 제1 반도체 칩은 제1 패키지 기판 상에 실장될 수 있다. 제1 반도체 칩은 제1 패키지 기판(21 0)과 인터포저 사이에 배치될 수 있다. 제1 반도체 칩은 서로 반대된 활성면 및 비활성면을 가지는 반도체 기판을 포함하고, 반도체 기판의 활성면 상에 형성된 반도체 소자층을 포함할 수 있다. 제1 반도체 칩 은 서로 반대된 하면 및 상면을 포함하며, 상기 제1 반도체 칩의 상기 하면에는 칩 패드가 마련 될 수 있다. 상기 제1 반도체 칩의 칩 패드는 제1 반도체 칩의 내부에 제공된 배선 구조(미도시)를 통하여 상기 반도체 소자층에 전기적으로 연결될 수 있다. 제1 반도체 칩은 메모리 칩으로서, 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩을 포함할 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin-transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴 리머 RAM(polymer RAM), 또는 절연 저항 변화 메모리(insulator resistance change memory)일 수 있다. 제1 반도체 칩은 비메모리 칩일 수 있다. 예를 들어, 제1 반도체 칩은 로직 칩으로서, 예를 들어, 인 공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 제1 반도체 칩은 페이스-다운(face-down) 방식으로 제1 패키지 기판 상에 실장될 수 있다. 즉, 제1 반도체 칩은 칩 패드가 마련된 제1 반도체 칩의 일 표면이 제1 패키지 기판을 향하도록 제 1 패키지 기판 상에 실장될 수 있다. 제1 반도체 칩의 칩 패드는 칩 연결 단자를 통해 제2 상부 기판 패드에 전기적으로 연결될 수 있다. 제1 반도체 칩의 칩 패드는 제1 반도체 칩 의 입/출력 데이터 신호 전송을 위한 터미널, 또는 제1 반도체 칩의 전원 및/또는 접지를 위한 터미널로 이용될 수 있다. 제1 반도체 칩과 제1 패키지 기판 사이에는 칩 연결 단자를 감싸는 언더필 물질층이 채워 질 수 있다. 예를 들어, 언더필 물질층은 모세관 언더필(capillary under-fill) 방법에 형성되는 에폭시 수지로 이루어질 수 있다. 일부 실시예들에서, 언더필 물질층은 비전도성 필름(non conductive film)일 수 있다. 그러나, 일부 예시적인 실시예들에서, 제1 몰딩층이 제1 반도체 칩과 제1 패키지 기판 사 이의 틈으로 직접 충진될 수도 있다. 이 경우, 언더필 물질층은 생략될 수 있다. 인터포저는 제1 패키지 기판 상에 적층될 수 있다. 인터포저 기판과 제1 패키지 기판 사이 에는 기판-인터포저 간 도전성 커넥터가 배치될 수 있다. 기판-인터포저 간 도전성 커넥터는 인터포 저 기판의 하부 도전성 패드와 제1 패키지 기판의 제1 상부 기판 패드 사이에서 연장된 기 둥 형태를 가질 수 있다. 기판-인터포저 간 도전성 커넥터는 인터포저 기판의 하부 도전성 패드(13 0)를 제1 패키지 기판의 제1 상부 기판 패드에 전기적으로 연결시킬 수 있다. 제1 몰딩층은 제1 패키지 기판 상에 제공될 수 있다. 제1 몰딩층은 제1 패키지 기판, 제1 반도체 칩, 기판-인터포저 간 도전성 커넥터, 및 인터포저 각각의 적어도 일부를 덮도록 형성될 수 있다. 제1 몰딩층은 제1 패키지 기판, 제1 반도체 칩, 기판-인터포저 간 도전성 커넥터 , 및 인터포저를 외부 환경으로부터 보호하는 역할을 수행할 수 있다. 예를 들어, 제1 몰딩층의 제1 부분은 인터포저와 제1 패키지 기판 사이의 틈을 채우도록 형성되 어, 인터포저 기판의 하면, 제1 반도체 칩의 측면 및 상면, 및 기판-인터포저 간 도전성 커넥터(22 0)의 측면을 덮을 수 있다. 또한, 제1 몰딩층의 제2 부분은 인터포저 기판의 측면을 덮을 수 있다. 또한, 제1 몰딩층의 제3 부분은 인터포저 기판의 상면을 적어도 부분적으로 덮을 수 있다. 제1 몰딩층의 상기 제3 부분은 제1 댐 구조들 사이에 채워질 수 있다. 제1 몰딩층은 제1 패키지 기판과 인터포저를 동시에 몰딩하는 몰딩 공정을 통해 형성될 수 있다. 예를 들어, 제1 몰딩층을 형성하기 위해, 주입 공정에 의해 적절한 양의 몰딩 물질을 제1 패키지 기 판 및 인터포저에 공급하고, 경화 공정을 통해 상기 몰딩 물질을 경화시킬 수 있다. 예시적인 실시예 들에서, 상기 제1 몰딩층을 형성하기 위한 몰딩 물질은 에폭시계 성형 수지 또는 폴리이미드계 성형 수지 등을 포함할 수 있다. 예를 들어, 제1 몰딩층은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를포함할 수 있다. 예시적인 실시예들에서, 제1 몰딩층의 일부는 인터포저 기판의 상면을 덮고, 제1 댐 구조 의 외측벽을 덮을 수 있다. 인터포저 기판의 상면 상에서 제1 몰딩층은 대체로 균일한 두께를 가지도록 형성될 수 있고, 제1 몰딩층의 상면은 평평할 수 있다. 이 때, 인터포저 기판의 상면 을 덮고 있는 제1 몰딩층의 두께는 제1 댐 구조의 높이와 같거나 보다 더 작을 수 있다. 바꿔 말해서, 제1 몰딩층의 상면과 인터포저 기판의 상면 사이의 수직 방향(예를 들어, Z방향) 에 따른 거리는 제1 댐 구조의 상면과 인터포저 기판의 상면 사이의 수직 방향에 따른 거 리와 같거나 보다 더 작을 수 있다. 도 8은 도 5의 반도체 패키지의 제1 몰딩층의 형성 방법을 나타내는 흐름도이다. 도 9a 내지 도 9d는 도 5의 반도체 패키지의 제1 몰딩층의 형성 과정을 순차적으로 나타내는 단면도들이다. 도 10은 반도 체 패키지의 제1 몰딩층의 형성 과정 동안 몰딩 물질의 흐름을 보여주는 평면도이다. 이하에서, 도 8, 도 9a 내지 도 9d, 및 도 10을 도 5와 함께 참조하여, 반도체 패키지의 제1 몰딩층의 예시적인 형성 방법을 설명하기로 한다. 도 8을 참조하면, 반도체 패키지의 제1 몰딩층을 형성하기 위해, 인터포저 상에 몰딩용 필름(M F)을 위치시키는 단계(S110), 몰딩 물질을 주입 및 경화하여 제1 몰딩층을 형성하는 단계(S120), 및 몰딩 용 필름(MF)을 제거하는 단계(S130)를 차례로 수행할 수 있다. 도 8 및 도 9a을 참조하면, 인터포저 상에 몰딩용 필름(MF)을 위치시키는 단계(S110)에서, 몰딩용 필름 (MF)은 제1 댐 구조의 상면에 접촉하도록 위치될 수 있다. 몰딩용 필름(MF)은 예를 들어, 이형 필름 (release film)일 수 있고, 몰딩 금형의 일측에 탑재되어 제공될 수 있다. 몰딩용 필름(MF)은 제1 댐 구조(15 0)의 상면에 접하도록 위치되며, 몰딩용 필름(MF)과 제1 댐 구조의 상면 사이에 틈이 생기지 않도록 적정 압력이 몰딩용 필름(MF)에 인가될 수 있다. 몰딩용 필름(MF)은 인터포저 기판의 상면과 몰딩용 필름 (MF) 사이에 공간(MS)이 형성되도록, 인터포저 기판의 상면으로부터 이격될 수 있다. 이 때, 몰딩용 필름 (MF)이 인터포저 기판의 상면으로부터 이격된 거리는 제1 댐 구조의 높이와 같거나 또는 보다 더 작 을 수 있다. 몰딩용 필름(MF)이 인터포저 기판의 상면으로부터 이격된 거리는 몰딩용 필름(MF)에 인가되는 압력에 따라 조절될 수 있다. 도 8, 도 9b 및 도 10을 참조하면, 몰딩 물질을 주입 및 경화하여 제1 몰딩층을 형성하는 단계(S12 0)에서, 몰딩 물질은 인터포저 기판의 일 가장자리 근방에서 공급되며, 몰딩 물질의 일부는 몰 딩용 필름(MF)과 인터포저 기판의 상면 사이의 공간(MS)으로 유입될 수 있다. 인터포저 기판의 상면 상에서, 몰딩 물질은 일 방향(A1)(예를 들어, X 방향)으로 유동할 수 있다. 제1 댐 구조들 근 방에서, 몰딩 물질은 제1 댐 구조들 사이의 틈으로 유동하되 제1 댐 구조에 막혀 제1 댐 구조 의 오프닝 내부로 침투하지는 않는다. 도 8 및 도 9c를 참조하면, 몰딩 물질을 주입 및 경화하여 제1 몰딩층을 형성하는 단계(S120)에서, 몰딩 물질이 충분히 유동되어 몰딩용 필름(MF)과 인터포저 기판 사이의 공간이 몰딩 물질로 채워지면, 일정 압 력 및 열을 가하여 몰딩 물질을 경화시켜 제1 몰딩층을 형성할 수 있다. 도 8 및 도 9d를 참조하면, 제1 몰딩층을 형성한 이후, 몰딩용 필름(도 9c의 MF)을 제거할 수 있다(S130). 몰딩용 필름(MF)이 제거된 결과, 제1 몰딩층은 제1 댐 구조의 외측벽을 덮도록 형성되나, 제1 댐 구 조의 상면은 제1 몰딩층에 의해 덮이지 않고 외부에 노출될 수 있다. 그리고, 제1 댐 구조의 오 프닝을 통해 노출된 상부 도전성 패드는 제1 몰딩층에 의해 덮이지 않고 외부에 노출될 수 있다. 몰딩용 필름(MF)이 제거된 결과, 제1 몰딩층의 상면 및 제1 댐 구조의 상면이 노출될 수 있다. 이 때, 제1 몰딩층은 몰딩용 필름(MF)과 인터포저 기판의 상면 사이를 채우도록 형성되므 로, 인터포저 기판의 상면을 덮고 있는 제1 몰딩층의 두께는 제1 댐 구조의 높이(150H) 이 하일 수 있다. 일부 예시적인 실시예들에서, 제1 몰딩층의 상면의 레벨은 제1 댐 구조의 상면 의 레벨과 같으며, 제1 몰딩층의 상면은 제1 댐 구조의 상면과 동일 평면 상에 있을 수 있다. 일부 예시적인 실시예들에서, 제1 몰딩층의 상면의 레벨은 제1 댐 구조의 상면의 레벨 보다 적은 레벨에 위치될 수도 있다. 예시적인 실시예들에서, 인터포저 기판의 상면을 기준으로, 제1 댐 구조의 높이(150H)는 5 마이 크로미터 내지 100 마이크로미터 사이(경계값 포함)일 수 있다. 만약, 제1 댐 구조의 높이(150H)가 5 마이 크로미터 보다 작으면, 인터포저 기판의 상면을 덮는 제1 몰딩층의 두께가 너무 얇아 제1 몰딩 층에 의한 인터포저 기판의 보호가 미흡하게 되거나, 몰딩용 필름(MF)과 인터포저 기판 사이의 간격이 너무 작아 몰딩 물질의 유동성이 저하되어 인터포저 기판의 상면 일부가 제1 몰딩층에 의해 덮이지 못할 수 있다. 만약, 제1 댐 구조의 높이(150H)는 100 마이크로미터 보다 크면, 상부 도전성 패드 상에 도전성 커넥터(예를 들어, 도 15의 260)를 형성할 때 상기 도전성 커넥터가 제1 댐 구조의 오프닝에 미흡하게 채워질 염려가 있다. 도 11은 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 평면도이다. 도 12는 도 11의 반도체 패키지의 일부분을 나타내는 단면도이다. 도 12에서는 반도체 패키지 상에 몰딩용 필름(MF)이 부착된 모 습이 도시된다. 설명의 편의를 위하여, 도 5 내지 도 7을 참조하여 설명된 반도체 패키지와의 차이점을 중 심으로 설명하도록 한다. 도 11 및 도 12를 참조하면, 인터포저는 인터포저 기판 상에 배치된 제2 댐 구조를 포함할 수 있다. 제2 댐 구조는 제1 댐 구조들로부터 이격되며, 제1 댐 구조들을 둘러싸도록 인터포저 기 판의 상면 상에서 연장될 수 있다. 제2 댐 구조는 2개 이상의 제1 댐 구조들을 둘러싸도록 연속적으로 연장된 링 형태를 가질 수 있다. 제2 댐 구조는 내측에 제1 댐 구조들이 배치될 수 있는 공간을 제공하며, 상기 제2 댐 구조의 상기 공간은 제2 댐 구조의 내측벽에 의해 둘러싸여 정의될 수 있다. 예시적인 실시예들에서, 제2 댐 구조 는 평면적 관점에서 사각형의 링 형태를 가질 수 있으나, 이에 한정되지 않고 삼각형, 오각형과 같은 다각 형의 링 형태를 가질 수 있다. 예시적인 실시예들에서, 제2 댐 구조는 평면적 관점에서 원형의 링 형태를 가질 수 있다. 예시적인 실시예들에서, 제2 댐 구조는 제1 댐 구조와 동일한 높이를 가질 수 있다. 바꿔 말해서, 제 2 댐 구조의 상면과 인터포저 기판의 상면 사이의 거리는 제1 댐 구조의 상면과 인터 포저 기판의 상면 사이의 거리와 동일할 수 있다. 제1 몰딩층을 형성하기 위한 몰딩 공정 동안, 제2 댐 구조는 몰딩 물질이 제1 댐 구조를 향하여 유동하는 것을 1차로 차단하도록 구성될 수 있다. 일부의 몰딩 물질이 제2 댐 구조를 넘어 유동할 수도 있 으나, 제2 댐 구조에 의해 제1 댐 구조들을 향해 유동하는 몰딩 물질의 양이 감소하게 되므로, 몰딩 물질이 제1 댐 구조를 넘어 상부 도전성 패드 위로 유입되는 것을 보다 더 효과적으로 방지할 수 있 다. 도 13은 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 단면도이다. 도 13에서는 반 도체 패키지 상에 몰딩용 필름(MF)이 부착된 모습이 도시된다. 설명의 편의를 위하여, 도 11 및 도 12를 참조하 여 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 13을 참조하면, 제2 댐 구조의 높이는 제1 댐 구조의 높이보다 작을 수 있다. 바꿔 말해서, 제2 댐 구조의 상면과 인터포저 기판의 상면 사이의 거리는 제1 댐 구조의 상면과 인터포 저 기판의 상면 사이의 거리보다 작을 수 있다. 이 경우, 제1 몰딩층은 제2 댐 구조의 상 면을 덮을 수 있고, 제2 댐 구조와 제1 댐 구조의 외측벽 사이에 채워질 수 있다. 제1 몰딩층을 형성하기 위한 몰딩 공정 동안, 제2 댐 구조의 상면과 몰딩용 필름(MF) 사이의 갭이 형 성되므로, 몰딩 공정 동안 몰딩 물질은 제2 댐 구조를 넘어 제1 댐 구조를 향해 흐를 수 있다. 일부 의 몰딩 물질이 제2 댐 구조를 넘어 제1 댐 구조를 향하여 유동할 수 있으나, 몰딩 물질의 유속은 제 2 댐 구조에 의해 감소하게 되므로, 몰딩 물질이 제1 댐 구조를 넘어 상부 도전성 패드 위로 유 입되는 것을 보다 더 효과적으로 방지할 수 있다. 도 14는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 단면도이다. 도 14에서는 반 도체 패키지 상에 몰딩용 필름(MF)이 부착된 모습이 도시된다. 설명의 편의를 위하여, 도 13을 참조하여 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 14를 참조하면, 인터포저 기판은 제2 댐 구조와 제1 댐 구조 사이에 마련된 트렌치부를 포함할 수 있다. 트렌치부에는 제1 몰딩층이 채워질 수 있다. 트렌치부는 인터포저 기판의 일부분을 제거하여 형성될 수 있으며, 인터포저 기판의 상면으로부터 소정 깊이를 가지도록 형성될 수 있다. 예시적인 실시예들에서, 트렌치부는 제2 댐 구조의 내측벽을 따라 연장될 수 있다. 예시적인 실시예들에서, 트렌치부는 상방에서 보았을 때 제2 댐 구조의 내측벽을 따라 연속적으로 연장된 링 형태를 가질 수 있다. 트렌치부는 제2 댐 구조를 넘어 유입된 몰딩 물질을 수용하도록 구성될 수 있다. 제1 몰딩층을 형성하기 위한 몰딩 공정 동안, 제2 댐 구조를 넘어 제1 댐 구조를 향하여 유동하는 몰딩 물질은 트 렌치부에 채워질 수 있다. 도 15는 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10a)를 나타내는 단면도이다. 설명의 편의를 위하 여, 도 5 내지 도 7을 참조하여 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 15를 참조하면, 반도체 패키지(10a)는 인터포저 상에 배치된 제2 반도체 칩 및 제2 반도체 칩 을 몰딩하는 제2 몰딩층을 포함할 수 있다. 제2 반도체 칩은 페이스-다운 방식으로 인터포저 상에 실장될 수 있다. 즉, 제2 반도체 칩은 칩 패드가 마련된 제2 반도체 칩의 일 표면이 인터포저 기판을 향하도록 인터포저 기판 상에 실장될 수 있다. 제2 반도체 칩의 칩 패드는 상부 도전성 패드 상에 부착된 도전성 커넥터(26 0)에 연결될 수 있다. 예시적인 실시예들에서, 제1 반도체 칩과 제2 반도체 칩은 이종의 반도체 칩일 수 있다. 예를 들어, 제1 반도체 칩이 메모리 칩일 때, 제2 반도체 칩은 로직 칩일 수 있다. 예시적 인 실시예들에서, 반도체 패키지(10a)는 서로 다른 종류의 반도체 칩들 및 수동 소자 등의 부품 등이 서로 전기 적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지일 수 있다. 제2 반도체 칩과 인터포저 기판 사이에는 도전성 커넥터를 감싸는 언더필 물질층이 채워질 수 있다. 예를 들어, 언더필 물질층은 모세관 언더필 방법에 형성되는 에폭시 수지로 이루어질 수 있다. 그러나, 일부 예시적인 실시예들에서, 제2 몰딩층이 제2 반도체 칩과 인터포저 기판 사이의 틈 으로 직접 충진될 수도 있다. 이 경우, 언더필 물질층은 생략될 수 있다. 제2 몰딩층은 제1 몰딩층 상에 제공될 수 있다. 제2 몰딩층은 제1 몰딩층의 상면에 접촉할 수 있고, 제2 반도체 칩의 표면의 적어도 일부에 접촉할 수 있다. 예시적인 실시예들에서, 제2 몰 딩층은 제2 반도체 칩의 측면을 덮되, 제2 반도체 칩의 상면은 덮지 않을 수 있다. 또는, 예시 적인 실시예들에서, 제2 몰딩층은 제2 반도체 칩의 측면 및 상면을 모두 덮을 수도 있다. 예시적인 실시예들에서, 제2 몰딩층은 에폭시계 성형 수지 또는 폴리이미드계 성형 수지 등을 포함할 수 있다. 예를 들어, 제2 몰딩층은 에폭시 몰딩 컴파운드를 포함할 수 있다. 일부 예시적인 실시예들에서, 제 2 몰딩층은 제1 몰딩층과 동일한 물질을 포함할 수 있다. 일부 예시적인 실시예들에서, 제2 몰딩층 은 제1 몰딩층과 상이한 물질을 포함할 수 있다. 본 개시의 예시적인 실시예들에서, 제2 반도체 칩을 인터포저 상에 실장할 때, 마이크로 범프와 같은 도전성 커넥터에 대한 리플로우 공정을 수행하여 제2 반도체 칩의 칩 패드와 상부 도전성 패드 를 물리적/전기적으로 연결하게 된다. 만약, 상부 도전성 패드 상에 몰딩 물질 등의 이물질이 잔류하 게 되면, 도전성 커넥터와 상부 도전성 패드 사이의 접속 신뢰성이 저하되는 문제가 있다. 그러나, 본 개시의 예시적인 실시예들에 의하면, 반도체 패키지(10a)는 몰딩 공정 시 몰딩 물질이 상부 도전성 패드 로 유입되는 것을 차단하는 제1 댐 구조를 포함하기 때문에, 도전성 커넥터와 상부 도전성 패드 사이의 접속 신뢰성을 향상시킬 수 있다. 나아가, 도전성 커넥터에 대한 리플로우 공정이 수행되는 동안에, 제1 댐 구조는 도전성 커넥터의 하부를 지지하므로, 도전성 커넥터는 균일한 형상 및 균일한 높이를 가지도록 형성될 수 있다. 도 16은 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10b)를 나타내는 단면도이다. 설명의 편의를 위하 여, 도 5 내지 도 7을 참조하여 설명된 반도체 패키지와의 차이점을 중심으로 설명하도록 한다. 도 16을 참조하면, 반도체 패키지(10b)는 인터포저 상에 적층된 제2 패키지 기판, 제2 패키지 기판 상의 제2 반도체 칩, 및 제2 반도체 칩을 몰딩하는 제2 몰딩층을 포함할 수 있다. 반도체 패키지(10b)는 인터포저를 중간에 두고 제1 패키지 기판과 제2 패키지 기판이 적층된 패키지-온 -패키지(Package-on-Package) 타입의 반도체 패키지일 수 있다. 제2 패키지 기판은 예를 들면, 인쇄회로기판일 수 있다. 제2 패키지 기판은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어지는 기판 베이스를 포함할 수 있다. 또한, 제2 패키지 기판은 기판 베이스의 상면에 배치된 상부 기판 패드 및 기판 베이스의 하면 상에배치된 하부 기판 패드를 포함할 수 있다. 상기 기판 베이스 내에는 상부 기판 패드와 하부 기 판 패드를 전기적으로 연결시키도록 구성된 내부 배선이 형성될 수 있다. 제2 패키지 기판은 도전성 커넥터를 통해 인터포저 상에 실장될 수 있다. 도전성 커넥터는 인터포저 기판의 상부 도전성 패드와 제2 패키지 기판의 하부 기판 패드 사이에 배치될 수 있다. 제2 반도체 칩은 제2 패키지 기판 상에 배치될 수 있다. 예를 들어, 제2 반도체 칩의 칩 패드 는 도전성 와이어를 통해 제2 패키지 기판의 상부 기판 패드에 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 제1 반도체 칩과 제2 반도체 칩은 이종의 반도체 칩일 수 있다. 예를 들어, 제1 반도체 칩이 메모리 칩일 때, 제2 반도체 칩은 로직 칩일 수 있다. 예시적인 실시예들에서, 반도체 패키지(10b)는 서로 다른 종류의 반도체 칩들 및 수동 소자 등의 부품 등이 서로 전기적 으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지일 수 있다. 본 개시의 예시적인 실시예들에서, 제2 패키지 기판, 제2 반도체 칩, 및 제2 몰딩층을 포함하는 패키지 유닛을 인터포저 상에 실장할 때, 도전성 커넥터에 대한 리플로우 공정을 수행하여 제2 패키 지 기판과 인터포저의 상부 도전성 패드를 물리적/전기적으로 연결하게 된다. 만약, 상부 도전 성 패드 상에 몰딩 물질 등의 이물질이 잔류하게 되면, 도전성 커넥터와 상부 도전성 패드 사이 의 접속 신뢰성이 저하되는 문제가 있다. 그러나, 본 개시의 예시적인 실시예들에 의하면, 반도체 패키지(10b) 는 몰딩 공정 시 몰딩 물질이 상부 도전성 패드로 유입되는 것을 차단하는 제1 댐 구조를 포함하기 때문에, 도전성 커넥터와 상부 도전성 패드 사이의 접속 신뢰성을 향상시킬 수 있다. 나아가, 도전성 커넥터에 대한 리플로우 공정이 수행되는 동안에, 제1 댐 구조는 도전성 커넥터의 하부를 지지 하므로, 도전성 커넥터는 균일한 형상 및 균일한 높이를 가지도록 형성될 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2020-0044782", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2020-0044782", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 예시적인 실시예들에 따른 인터포저를 나타내는 단면도이다. 도 2는 도 1의 \"Ⅱ\"로 표시된 부분의 확대도이다. 도 3은 도 1에 도시된 인터포저의 일부분을 나타내는 평면도이다. 도 4는 본 개시의 예시적인 실시예들에 따른 인터포저의 일부분을 나타내는 단면도이다. 도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 6은 도 5의 \"VI\"로 표시된 부분의 확대도이다. 도 7은 도 5에 도시된 반도체 패키지의 일부분을 나타내는 평면도이다. 도 8은 도 5의 반도체 패키지의 제1 몰딩층의 형성 방법을 나타내는 흐름도이다. 도 9a 내지 도 9d는 도 5의 반도체 패키지의 제1 몰딩층의 형성 과정을 순차적으로 나타내는 단면도들이다. 도 10은 반도체 패키지의 제1 몰딩층의 형성 과정 동안 몰딩 물질의 흐름을 보여주는 평면도이다. 도 11은 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 평면도이다. 도 12는 도 11의 반도체 패키지의 일부분을 나타내는 단면도이다. 도 13은 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 단면도이다. 도 14는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 일부분을 나타내는 단면도이다 도 15는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 16은 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다."}
