<stg><name>krnl_vadd_Pipeline_vadd1</name>


<trans_list>

<trans id="130" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="185" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="186" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="189" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %i_0 = alloca i32 1

]]></Node>
<StgValue><ssdm name="i_0"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:1 %zext_ln52_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %zext_ln52

]]></Node>
<StgValue><ssdm name="zext_ln52_read"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="58" op_0_bw="58" op_1_bw="58">
<![CDATA[
newFuncRoot:2 %sext_ln52_2_read = read i58 @_ssdm_op_Read.ap_auto.i58, i58 %sext_ln52_2

]]></Node>
<StgValue><ssdm name="sext_ln52_2_read"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="58" op_0_bw="58" op_1_bw="58">
<![CDATA[
newFuncRoot:3 %sext_ln52_read = read i58 @_ssdm_op_Read.ap_auto.i58, i58 %sext_ln52

]]></Node>
<StgValue><ssdm name="sext_ln52_read"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="58" op_0_bw="58" op_1_bw="58">
<![CDATA[
newFuncRoot:4 %sext_ln52_1_read = read i58 @_ssdm_op_Read.ap_auto.i58, i58 %sext_ln52_1

]]></Node>
<StgValue><ssdm name="sext_ln52_1_read"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %zext_ln52_cast = zext i32 %zext_ln52_read

]]></Node>
<StgValue><ssdm name="zext_ln52_cast"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="64" op_0_bw="58">
<![CDATA[
newFuncRoot:6 %sext_ln52_2_cast = sext i58 %sext_ln52_2_read

]]></Node>
<StgValue><ssdm name="sext_ln52_2_cast"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="64" op_0_bw="58">
<![CDATA[
newFuncRoot:7 %sext_ln52_cast = sext i58 %sext_ln52_read

]]></Node>
<StgValue><ssdm name="sext_ln52_cast"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="64" op_0_bw="58">
<![CDATA[
newFuncRoot:8 %sext_ln52_1_cast = sext i58 %sext_ln52_1_read

]]></Node>
<StgValue><ssdm name="sext_ln52_1_cast"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
newFuncRoot:9 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i512 %gmem1, void @empty_1, i32 0, i32 0, void @empty_2, i32 64, i32 0, void @empty_8, void @empty_4, void @empty_2, i32 16, i32 16, i32 16, i32 16, void @empty_2, void @empty_2

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
newFuncRoot:10 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i512 %gmem0, void @empty_1, i32 0, i32 0, void @empty_2, i32 64, i32 0, void @empty_3, void @empty_4, void @empty_2, i32 16, i32 16, i32 16, i32 16, void @empty_2, void @empty_2

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:11 %store_ln0 = store i64 0, i64 %i_0

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:12 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="20" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:0 %i_0_load = load i64 %i_0

]]></Node>
<StgValue><ssdm name="i_0_load"/></StgValue>
</operation>

<operation id="21" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:6 %icmp_ln52 = icmp_eq  i64 %i_0_load, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52"/></StgValue>
</operation>

<operation id="22" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7 %br_ln52 = br i1 %icmp_ln52, void %.split.0, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="23" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.0:8 %or_ln52 = or i64 %i_0_load, i64 1

]]></Node>
<StgValue><ssdm name="or_ln52"/></StgValue>
</operation>

<operation id="24" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.0:9 %icmp_ln52_1 = icmp_eq  i64 %or_ln52, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_1"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.0:10 %br_ln52 = br i1 %icmp_ln52_1, void %.split.1, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.1:3 %or_ln52_1 = or i64 %i_0_load, i64 2

]]></Node>
<StgValue><ssdm name="or_ln52_1"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.1:4 %icmp_ln52_2 = icmp_eq  i64 %or_ln52_1, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_2"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.1:5 %br_ln52 = br i1 %icmp_ln52_2, void %.split.2, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="29" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.2:3 %or_ln52_2 = or i64 %i_0_load, i64 3

]]></Node>
<StgValue><ssdm name="or_ln52_2"/></StgValue>
</operation>

<operation id="30" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.2:4 %icmp_ln52_3 = icmp_eq  i64 %or_ln52_2, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_3"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.2:5 %br_ln52 = br i1 %icmp_ln52_3, void %.split.3, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.3:3 %or_ln52_3 = or i64 %i_0_load, i64 4

]]></Node>
<StgValue><ssdm name="or_ln52_3"/></StgValue>
</operation>

<operation id="33" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.3:4 %icmp_ln52_4 = icmp_eq  i64 %or_ln52_3, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_4"/></StgValue>
</operation>

<operation id="34" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.3:5 %br_ln52 = br i1 %icmp_ln52_4, void %.split.4, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="35" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.4:3 %or_ln52_4 = or i64 %i_0_load, i64 5

]]></Node>
<StgValue><ssdm name="or_ln52_4"/></StgValue>
</operation>

<operation id="36" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.4:4 %icmp_ln52_5 = icmp_eq  i64 %or_ln52_4, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_5"/></StgValue>
</operation>

<operation id="37" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.4:5 %br_ln52 = br i1 %icmp_ln52_5, void %.split.5, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="38" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.5:3 %or_ln52_5 = or i64 %i_0_load, i64 6

]]></Node>
<StgValue><ssdm name="or_ln52_5"/></StgValue>
</operation>

<operation id="39" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.5:4 %icmp_ln52_6 = icmp_eq  i64 %or_ln52_5, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_6"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.5:5 %br_ln52 = br i1 %icmp_ln52_6, void %.split.6, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="41" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.6:3 %or_ln52_6 = or i64 %i_0_load, i64 7

]]></Node>
<StgValue><ssdm name="or_ln52_6"/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.6:4 %icmp_ln52_7 = icmp_eq  i64 %or_ln52_6, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_7"/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.6:5 %br_ln52 = br i1 %icmp_ln52_7, void %.split.7, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.7:3 %or_ln52_7 = or i64 %i_0_load, i64 8

]]></Node>
<StgValue><ssdm name="or_ln52_7"/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.7:4 %icmp_ln52_8 = icmp_eq  i64 %or_ln52_7, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_8"/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.7:5 %br_ln52 = br i1 %icmp_ln52_8, void %.split.8, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.8:3 %or_ln52_8 = or i64 %i_0_load, i64 9

]]></Node>
<StgValue><ssdm name="or_ln52_8"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.8:4 %icmp_ln52_9 = icmp_eq  i64 %or_ln52_8, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_9"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.8:5 %br_ln52 = br i1 %icmp_ln52_9, void %.split.9, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.9:3 %or_ln52_9 = or i64 %i_0_load, i64 10

]]></Node>
<StgValue><ssdm name="or_ln52_9"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.9:4 %icmp_ln52_10 = icmp_eq  i64 %or_ln52_9, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_10"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.9:5 %br_ln52 = br i1 %icmp_ln52_10, void %.split.10, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.10:3 %or_ln52_10 = or i64 %i_0_load, i64 11

]]></Node>
<StgValue><ssdm name="or_ln52_10"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.10:4 %icmp_ln52_11 = icmp_eq  i64 %or_ln52_10, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_11"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.10:5 %br_ln52 = br i1 %icmp_ln52_11, void %.split.11, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.11:3 %or_ln52_11 = or i64 %i_0_load, i64 12

]]></Node>
<StgValue><ssdm name="or_ln52_11"/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.11:4 %icmp_ln52_12 = icmp_eq  i64 %or_ln52_11, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_12"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.11:5 %br_ln52 = br i1 %icmp_ln52_12, void %.split.12, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.12:3 %or_ln52_12 = or i64 %i_0_load, i64 13

]]></Node>
<StgValue><ssdm name="or_ln52_12"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.12:4 %icmp_ln52_13 = icmp_eq  i64 %or_ln52_12, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_13"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.12:5 %br_ln52 = br i1 %icmp_ln52_13, void %.split.13, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.13:3 %or_ln52_13 = or i64 %i_0_load, i64 14

]]></Node>
<StgValue><ssdm name="or_ln52_13"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.13:4 %icmp_ln52_14 = icmp_eq  i64 %or_ln52_13, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_14"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.13:5 %br_ln52 = br i1 %icmp_ln52_14, void %.split.14, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.14:3 %or_ln52_14 = or i64 %i_0_load, i64 15

]]></Node>
<StgValue><ssdm name="or_ln52_14"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.14:4 %icmp_ln52_15 = icmp_eq  i64 %or_ln52_14, i64 %zext_ln52_cast

]]></Node>
<StgValue><ssdm name="icmp_ln52_15"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.split.14:5 %br_ln52 = br i1 %icmp_ln52_15, void %.split.15, void %.._crit_edge.loopexit_crit_edge.exitStub

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
<literal name="icmp_ln52_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.split.15:3 %add_ln52 = add i64 %i_0_load, i64 16

]]></Node>
<StgValue><ssdm name="add_ln52"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
<literal name="icmp_ln52_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
.split.15:4 %store_ln52 = store i64 %add_ln52, i64 %i_0

]]></Node>
<StgValue><ssdm name="store_ln52"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="70" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="512" op_0_bw="512" op_1_bw="64">
<![CDATA[
:1 %gmem1_addr = getelementptr i512 %gmem1, i64 %sext_ln52_1_cast

]]></Node>
<StgValue><ssdm name="gmem1_addr"/></StgValue>
</operation>

<operation id="71" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="512" op_0_bw="512" op_1_bw="64">
<![CDATA[
:2 %gmem0_addr = getelementptr i512 %gmem0, i64 %sext_ln52_cast

]]></Node>
<StgValue><ssdm name="gmem0_addr"/></StgValue>
</operation>

<operation id="72" st_id="3" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.split.0:1 %gmem0_addr_read = read i512 @_ssdm_op_Read.m_axi.p1i512, i512 %gmem0_addr

]]></Node>
<StgValue><ssdm name="gmem0_addr_read"/></StgValue>
</operation>

<operation id="73" st_id="3" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.split.0:2 %gmem1_addr_read = read i512 @_ssdm_op_Read.m_axi.p1i512, i512 %gmem1_addr

]]></Node>
<StgValue><ssdm name="gmem1_addr_read"/></StgValue>
</operation>

<operation id="74" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="32" op_0_bw="512">
<![CDATA[
.split.0:3 %trunc_ln55 = trunc i512 %gmem0_addr_read

]]></Node>
<StgValue><ssdm name="trunc_ln55"/></StgValue>
</operation>

<operation id="75" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.0:4 %lshr_ln = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="76" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="32" op_0_bw="512">
<![CDATA[
.split.0:5 %trunc_ln55_1 = trunc i512 %gmem1_addr_read

]]></Node>
<StgValue><ssdm name="trunc_ln55_1"/></StgValue>
</operation>

<operation id="77" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.0:6 %lshr_ln55_1 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="lshr_ln55_1"/></StgValue>
</operation>

<operation id="78" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.1:0 %lshr_ln55_s = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="lshr_ln55_s"/></StgValue>
</operation>

<operation id="79" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.1:1 %lshr_ln55_12 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="lshr_ln55_12"/></StgValue>
</operation>

<operation id="80" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.2:0 %lshr_ln55_2 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="lshr_ln55_2"/></StgValue>
</operation>

<operation id="81" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.2:1 %lshr_ln55_15 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="lshr_ln55_15"/></StgValue>
</operation>

<operation id="82" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.3:0 %lshr_ln55_3 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 128, i32 159

]]></Node>
<StgValue><ssdm name="lshr_ln55_3"/></StgValue>
</operation>

<operation id="83" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.3:1 %lshr_ln55_16 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 128, i32 159

]]></Node>
<StgValue><ssdm name="lshr_ln55_16"/></StgValue>
</operation>

<operation id="84" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.4:0 %lshr_ln55_4 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 160, i32 191

]]></Node>
<StgValue><ssdm name="lshr_ln55_4"/></StgValue>
</operation>

<operation id="85" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.4:1 %lshr_ln55_17 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 160, i32 191

]]></Node>
<StgValue><ssdm name="lshr_ln55_17"/></StgValue>
</operation>

<operation id="86" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.5:0 %lshr_ln55_5 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 192, i32 223

]]></Node>
<StgValue><ssdm name="lshr_ln55_5"/></StgValue>
</operation>

<operation id="87" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.5:1 %lshr_ln55_18 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 192, i32 223

]]></Node>
<StgValue><ssdm name="lshr_ln55_18"/></StgValue>
</operation>

<operation id="88" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.6:0 %lshr_ln55_6 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 224, i32 255

]]></Node>
<StgValue><ssdm name="lshr_ln55_6"/></StgValue>
</operation>

<operation id="89" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.6:1 %lshr_ln55_19 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 224, i32 255

]]></Node>
<StgValue><ssdm name="lshr_ln55_19"/></StgValue>
</operation>

<operation id="90" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.7:0 %lshr_ln55_7 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 256, i32 287

]]></Node>
<StgValue><ssdm name="lshr_ln55_7"/></StgValue>
</operation>

<operation id="91" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.7:1 %lshr_ln55_20 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 256, i32 287

]]></Node>
<StgValue><ssdm name="lshr_ln55_20"/></StgValue>
</operation>

<operation id="92" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.8:0 %lshr_ln55_8 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 288, i32 319

]]></Node>
<StgValue><ssdm name="lshr_ln55_8"/></StgValue>
</operation>

<operation id="93" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.8:1 %lshr_ln55_21 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 288, i32 319

]]></Node>
<StgValue><ssdm name="lshr_ln55_21"/></StgValue>
</operation>

<operation id="94" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.9:0 %lshr_ln55_9 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 320, i32 351

]]></Node>
<StgValue><ssdm name="lshr_ln55_9"/></StgValue>
</operation>

<operation id="95" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.9:1 %lshr_ln55_22 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 320, i32 351

]]></Node>
<StgValue><ssdm name="lshr_ln55_22"/></StgValue>
</operation>

<operation id="96" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.10:0 %lshr_ln55_10 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 352, i32 383

]]></Node>
<StgValue><ssdm name="lshr_ln55_10"/></StgValue>
</operation>

<operation id="97" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.10:1 %lshr_ln55_23 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 352, i32 383

]]></Node>
<StgValue><ssdm name="lshr_ln55_23"/></StgValue>
</operation>

<operation id="98" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.11:0 %lshr_ln55_11 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 384, i32 415

]]></Node>
<StgValue><ssdm name="lshr_ln55_11"/></StgValue>
</operation>

<operation id="99" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.11:1 %lshr_ln55_24 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 384, i32 415

]]></Node>
<StgValue><ssdm name="lshr_ln55_24"/></StgValue>
</operation>

<operation id="100" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.12:0 %lshr_ln55_25 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 416, i32 447

]]></Node>
<StgValue><ssdm name="lshr_ln55_25"/></StgValue>
</operation>

<operation id="101" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.12:1 %lshr_ln55_26 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 416, i32 447

]]></Node>
<StgValue><ssdm name="lshr_ln55_26"/></StgValue>
</operation>

<operation id="102" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.13:0 %lshr_ln55_13 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 448, i32 479

]]></Node>
<StgValue><ssdm name="lshr_ln55_13"/></StgValue>
</operation>

<operation id="103" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.13:1 %lshr_ln55_27 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 448, i32 479

]]></Node>
<StgValue><ssdm name="lshr_ln55_27"/></StgValue>
</operation>

<operation id="104" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.14:0 %lshr_ln55_14 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem0_addr_read, i32 480, i32 511

]]></Node>
<StgValue><ssdm name="lshr_ln55_14"/></StgValue>
</operation>

<operation id="105" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="32" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.split.14:1 %lshr_ln55_28 = partselect i32 @_ssdm_op_PartSelect.i32.i512.i32.i32, i512 %gmem1_addr_read, i32 480, i32 511

]]></Node>
<StgValue><ssdm name="lshr_ln55_28"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="106" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="512" op_0_bw="512" op_1_bw="64">
<![CDATA[
:3 %gmem0_addr_1 = getelementptr i512 %gmem0, i64 %sext_ln52_2_cast

]]></Node>
<StgValue><ssdm name="gmem0_addr_1"/></StgValue>
</operation>

<operation id="107" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
:4 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 256, i64 256, i64 256

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="108" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:5 %specpipeline_ln0 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 1, i32 0, void @p_str

]]></Node>
<StgValue><ssdm name="specpipeline_ln0"/></StgValue>
</operation>

<operation id="109" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
.split.0:0 %specloopname_ln52 = specloopname void @_ssdm_op_SpecLoopName, void @empty_10

]]></Node>
<StgValue><ssdm name="specloopname_ln52"/></StgValue>
</operation>

<operation id="110" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.0:7 %add_ln55 = add i32 %trunc_ln55_1, i32 %trunc_ln55

]]></Node>
<StgValue><ssdm name="add_ln55"/></StgValue>
</operation>

<operation id="111" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.1:2 %add_ln55_1 = add i32 %lshr_ln55_1, i32 %lshr_ln

]]></Node>
<StgValue><ssdm name="add_ln55_1"/></StgValue>
</operation>

<operation id="112" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.2:2 %add_ln55_2 = add i32 %lshr_ln55_12, i32 %lshr_ln55_s

]]></Node>
<StgValue><ssdm name="add_ln55_2"/></StgValue>
</operation>

<operation id="113" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.3:2 %add_ln55_3 = add i32 %lshr_ln55_15, i32 %lshr_ln55_2

]]></Node>
<StgValue><ssdm name="add_ln55_3"/></StgValue>
</operation>

<operation id="114" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.4:2 %add_ln55_4 = add i32 %lshr_ln55_16, i32 %lshr_ln55_3

]]></Node>
<StgValue><ssdm name="add_ln55_4"/></StgValue>
</operation>

<operation id="115" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.5:2 %add_ln55_5 = add i32 %lshr_ln55_17, i32 %lshr_ln55_4

]]></Node>
<StgValue><ssdm name="add_ln55_5"/></StgValue>
</operation>

<operation id="116" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.6:2 %add_ln55_6 = add i32 %lshr_ln55_18, i32 %lshr_ln55_5

]]></Node>
<StgValue><ssdm name="add_ln55_6"/></StgValue>
</operation>

<operation id="117" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.7:2 %add_ln55_7 = add i32 %lshr_ln55_19, i32 %lshr_ln55_6

]]></Node>
<StgValue><ssdm name="add_ln55_7"/></StgValue>
</operation>

<operation id="118" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.8:2 %add_ln55_8 = add i32 %lshr_ln55_20, i32 %lshr_ln55_7

]]></Node>
<StgValue><ssdm name="add_ln55_8"/></StgValue>
</operation>

<operation id="119" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.9:2 %add_ln55_9 = add i32 %lshr_ln55_21, i32 %lshr_ln55_8

]]></Node>
<StgValue><ssdm name="add_ln55_9"/></StgValue>
</operation>

<operation id="120" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.10:2 %add_ln55_10 = add i32 %lshr_ln55_22, i32 %lshr_ln55_9

]]></Node>
<StgValue><ssdm name="add_ln55_10"/></StgValue>
</operation>

<operation id="121" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.11:2 %add_ln55_11 = add i32 %lshr_ln55_23, i32 %lshr_ln55_10

]]></Node>
<StgValue><ssdm name="add_ln55_11"/></StgValue>
</operation>

<operation id="122" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.12:2 %add_ln55_12 = add i32 %lshr_ln55_24, i32 %lshr_ln55_11

]]></Node>
<StgValue><ssdm name="add_ln55_12"/></StgValue>
</operation>

<operation id="123" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.13:2 %add_ln55_13 = add i32 %lshr_ln55_26, i32 %lshr_ln55_25

]]></Node>
<StgValue><ssdm name="add_ln55_13"/></StgValue>
</operation>

<operation id="124" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.14:2 %add_ln55_14 = add i32 %lshr_ln55_27, i32 %lshr_ln55_13

]]></Node>
<StgValue><ssdm name="add_ln55_14"/></StgValue>
</operation>

<operation id="125" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52" val="0"/>
<literal name="icmp_ln52_1" val="0"/>
<literal name="icmp_ln52_2" val="0"/>
<literal name="icmp_ln52_3" val="0"/>
<literal name="icmp_ln52_4" val="0"/>
<literal name="icmp_ln52_5" val="0"/>
<literal name="icmp_ln52_6" val="0"/>
<literal name="icmp_ln52_7" val="0"/>
<literal name="icmp_ln52_8" val="0"/>
<literal name="icmp_ln52_9" val="0"/>
<literal name="icmp_ln52_10" val="0"/>
<literal name="icmp_ln52_11" val="0"/>
<literal name="icmp_ln52_12" val="0"/>
<literal name="icmp_ln52_13" val="0"/>
<literal name="icmp_ln52_14" val="0"/>
<literal name="icmp_ln52_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.split.15:0 %add_ln55_15 = add i32 %lshr_ln55_28, i32 %lshr_ln55_14

]]></Node>
<StgValue><ssdm name="add_ln55_15"/></StgValue>
</operation>

<operation id="129" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln52_15" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_14" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_13" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_12" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_11" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_10" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_9" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_8" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_7" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_6" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_5" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_4" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_2" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52_1" val="1"/>
</and_exp><and_exp><literal name="icmp_ln52" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0">
<![CDATA[
.._crit_edge.loopexit_crit_edge.exitStub:0 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="126" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="512" op_0_bw="512" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32">
<![CDATA[
.split.15:1 %or_ln55_s = bitconcatenate i512 @_ssdm_op_BitConcatenate.i512.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32.i32, i32 %add_ln55_15, i32 %add_ln55_14, i32 %add_ln55_13, i32 %add_ln55_12, i32 %add_ln55_11, i32 %add_ln55_10, i32 %add_ln55_9, i32 %add_ln55_8, i32 %add_ln55_7, i32 %add_ln55_6, i32 %add_ln55_5, i32 %add_ln55_4, i32 %add_ln55_3, i32 %add_ln55_2, i32 %add_ln55_1, i32 %add_ln55

]]></Node>
<StgValue><ssdm name="or_ln55_s"/></StgValue>
</operation>

<operation id="127" st_id="5" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512" op_3_bw="64">
<![CDATA[
.split.15:2 %write_ln55 = write void @_ssdm_op_Write.m_axi.p1i512, i512 %gmem0_addr_1, i512 %or_ln55_s, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="write_ln55"/></StgValue>
</operation>

<operation id="128" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0">
<![CDATA[
.split.15:5 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
