## 存储体系
大纲要求

> 1. 存储器的分类。
> 2. 存储器的技术指标与层次结构。
> 3. 主存储器
>   1. 主存储器的访问操作与构成。
>   2. 半导体随机存取存储器：SRAM与DRAM的构成及工作原理。
>   3. 只读存储器ROM。
> 4. 主存储器与CPU的连接
>   1. 存储容量的扩展与地址译码。
>   2. 主存储器与CPU的连接方法。
> 5. 提高存储器访问速度的方法与高速存储器
>   1. 双端口存储器
>   2. 多体交叉存储器
>   3. 相联存储器
> 6. 高速缓冲存储器（Cache）
>   1. Cache的特点。
>   2. 设置Cache的目的和理论基础。
>   3. Cache的构成与基本工作原理。
>   4. Cache的地址映射方法。
>   5. Cache的替换策略与写策略。
> 7. 虚拟存储器
>   1. 虚拟存储器的基本概念。
>   2. 虚拟存储器的实现方式。
> 8. 外存储器
>   1. 磁盘存储器。
>   2. 光盘存储器。



### 内容精讲





### 例题精解

#### 选择题

----

2011

---------

【例题】下面哪一组存储是永久性存储器：\_\_\_\_\_\_\_。

A. DRAM和Cache

B. SRAM和硬盘

C. 优盘和Cache

D. ROM和外存



【例题】下面有关存储器说法哪个是正确的：\_\_\_\_\_\_。

A. 设置Cache的目的是扩大主存容量，提高主存访问速度

B. 双端口存储器有左右两个独立的读写端口，是不会发生冲突的

C. 程序可以在辅存储器中直接运行

D. 多体交叉存储器中，地址相邻的存储单元位于不同的存储体中



【例题】某机字长16位，存储容量为1MB，若按字编址，它的寻址范围是\_\_\_\_\_\_。

A. 0~1M-1

B. 0~512K-1

C. 0~256K-1

D. 0~128K-1



【例题】以下4种类型的半导体存储器中，存取速度最快的是\_\_\_\_\_\_。

A. SRAM

B. DRAM

C. 闪速存储器

D. EPROM



-------

2012

----------

【例题】某机字长32位，存储容量为64MB，若按字编址，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数分别为\_\_\_\_\_\_\_。

A. 32，32

B. 26，32

C. 26，8

D. 24，32



【例题】以下4种类型的半导体存储器中，存取速度最快的是\_\_\_\_\_\_\_\_。

A. SRAM

B. DRAM

C. 闪速存储器

D. E<sup>2</sup>PROM



【例题】下面有关于存储器的说法中，正确的是\_\_\_\_\_\_\_。

A. SRAM是非易失性存储器，DRAM是易失性存储器

B. 辅存是按顺序访问的存储器，主存一般是按随机存取的方式访问的存储器

C. 辅存是非易失性存储器，主存是易失性存储器

D. RAM和ROM都可做Cache



【例题】下面关于Cache的说法中，错误的是\_\_\_\_\_\_\_。

A. 设置Cache的目的是扩大主存的容量，提高主存的访问速度

B. Cache的容量小，价格高，速度是主存的5～10倍

C. Cache的内容是主存部分的一个副本，功能全部由硬件实现

D. 程序访问的局部性原理是设置Cache的基础理论



#### 填空题

------

2011

----------

【例题】存储系统通常安分层结构组织，一般分3级，第一级存储器速度最快、容量最小、价格最贵，是\_\_\_\_\_\_\_\_\_；第二级存储器用来存放CPU当前执行的程序和数据，是\_\_\_\_\_\_\_；第三级存储器用于存放备用的程序和数据，是\_\_\_\_\_\_\__。



---------

2012

----------

【例题】相连存储器是按\_\_\_\_\_\_\_访问的存储器，用于\_\_\_\_\_\_\_的场合，其功能全部由硬件实现。



【例题】Cache有\_\_\_\_\_\_\_\_\_\_\_\_、\_\_\_\_\_\_\_\_\_\_、组相联映像三种地址映射方式，而Cache的写策略则有\_\_\_\_\_\_\_\_\_\_、\_\_\_\_\_\_\_\_\_两种。



【例题】SRAM采用\_\_\_\_\_\_\_\_\_\_\_存储0/1代码，而DRAM采用\_\_\_\_\_\_\_\_\_\_\_存储0/1代码，相比之下\_\_\_\_\_\_\_\_\_\_存储容量小、价格高、速度快，\_\_\_\_\_\_\_\_\_\_\_需要定时刷新。



#### 名词解释

1. ROM



#### 简答题

------

2011

------------

【例题】简述SRAM和DRAM的异同点



【例题】Cache有哪几种地址映射方式？各有何特点？



---------

2012

------------

【例题】存储系统分哪几个层次？各有什么特点？为什么采用分层体系结构？





#### 计算分析题

---------

2011

--------------

【例题】假设CPU总是从Cache取得数据，在一段时间内，Cache完成存取的次数为3850次，主存完成的存取次数为150次，已知Cache的存取周期为8ns，主存的存取周期为40ns。计算：

（1）Cache的命中率

（2）Cache/主存系统的平均访问时间

（3）Cache/主存系统效率



【例题】某32位计算机，CPU的地址总线36位，数据总线32位，存储器按字编址，问：

（1）该机最大主存容量为多少字节？

（2）CPU中的MAR和MDR分别为多少位？

（3）现有若干个1M\*4位的DRAM芯片，用于形成该机512M\*32位的RAM存储区域，共需多少DRAM芯片。



----------

2012

----------

【例题】假设CPU总是从Cache取得数据，在一段时间内，Cache完成存取的次数为4800次，主存完成的存取次数为200次，已知Cache的存取周期为9ns，主存的存取周期为50ns。计算：

（1）Cache的命中率

（2）Cache/主存系统的平均访问时间

（3）Cache/主存系统效率



【例题】设32位计算机的主存容量为1GB，存储器按字节编址；Cache容量为32KB，每块32B，Cache按照4路组相联方式组织。

（1）写出访问Cache时，主存地址格式的划分

（2）假设CPU访问主存地址234567H，请说明Cache硬件如何判断本次访问是否命中Cache

（3）若Cache的每一行（块）有1位有效位，1位修改位，不考虑替换位，则计算Cache存储器的总容量





#### 综合设计题



-------

2012

-----------

【例题】某CPU地址总线16位，数据总线8位，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。现用若干个8K\*4位的SRAM芯片形成40K\*8位的RAM存储区域，位于存储空间最低端；还有8K\*8位的ROM位于存储空间的最高端。假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端：请：

（1）试写出RAM和ROM的地址范围

（2）画出SRAM、ROM与CPU的连接图（请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接）

### 习题精练