TimeQuest Timing Analyzer report for top
Mon Aug 14 17:50:37 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Mon Aug 14 17:50:35 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.58 MHz ; 69.58 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 5.628 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.756 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 5.628 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.071     ; 14.299     ;
; 5.893 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.077     ; 14.028     ;
; 5.938 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.983     ;
; 5.943 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.978     ;
; 5.944 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.977     ;
; 5.945 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.976     ;
; 5.948 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.973     ;
; 5.949 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.972     ;
; 5.951 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.970     ;
; 5.951 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.970     ;
; 5.952 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.969     ;
; 5.964 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.957     ;
; 5.983 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.935     ;
; 5.985 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.933     ;
; 5.987 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.931     ;
; 5.991 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.927     ;
; 5.992 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.926     ;
; 5.995 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.923     ;
; 6.001 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.929     ;
; 6.153 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.765     ;
; 6.160 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.764     ;
; 6.279 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.642     ;
; 6.303 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.618     ;
; 6.329 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.601     ;
; 6.332 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.589     ;
; 6.348 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.576     ;
; 6.403 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.521     ;
; 6.404 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.520     ;
; 6.405 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.519     ;
; 6.408 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.516     ;
; 6.409 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.515     ;
; 6.411 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.513     ;
; 6.412 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.512     ;
; 6.445 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.476     ;
; 6.447 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.474     ;
; 6.475 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.443     ;
; 6.476 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.071     ; 13.451     ;
; 6.476 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.442     ;
; 6.477 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.441     ;
; 6.478 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.451     ;
; 6.480 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.438     ;
; 6.481 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.437     ;
; 6.483 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.435     ;
; 6.483 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.435     ;
; 6.484 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.434     ;
; 6.491 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.071     ; 13.436     ;
; 6.515 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.400     ;
; 6.517 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.398     ;
; 6.519 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.396     ;
; 6.523 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.392     ;
; 6.524 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.391     ;
; 6.527 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.388     ;
; 6.647 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.268     ;
; 6.648 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.267     ;
; 6.649 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.266     ;
; 6.652 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.263     ;
; 6.653 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.262     ;
; 6.655 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.260     ;
; 6.655 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.260     ;
; 6.656 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.259     ;
; 6.685 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.083     ; 13.230     ;
; 6.687 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.225     ;
; 6.689 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.223     ;
; 6.691 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.221     ;
; 6.695 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.217     ;
; 6.696 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.216     ;
; 6.699 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.213     ;
; 6.737 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.086     ; 13.175     ;
; 6.791 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.130     ;
; 6.792 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.129     ;
; 6.793 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.128     ;
; 6.796 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.125     ;
; 6.797 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.124     ;
; 6.799 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.122     ;
; 6.799 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.122     ;
; 6.800 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.121     ;
; 6.827 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.094     ;
; 6.831 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.087     ;
; 6.833 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.085     ;
; 6.835 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.083     ;
; 6.839 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.079     ;
; 6.840 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.078     ;
; 6.843 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.080     ; 13.075     ;
; 6.976 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.944     ;
; 7.001 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.080     ; 12.917     ;
; 7.012 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.917     ;
; 7.023 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.074     ; 12.901     ;
; 7.044 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.877     ;
; 7.110 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.817     ;
; 7.181 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.086     ; 12.731     ;
; 7.226 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.086     ; 12.686     ;
; 7.252 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.086     ; 12.660     ;
; 7.339 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.588     ;
; 7.344 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.582     ;
; 7.372 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.549     ;
; 7.425 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.496     ;
; 7.426 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.495     ;
; 7.427 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.494     ;
; 7.430 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.491     ;
; 7.431 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.077     ; 12.490     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.424 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.689      ;
; 0.430 ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; uart:dut_uart|tx:dut_tx|shift_data[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.695      ;
; 0.430 ; encorder:dut_encorder|shift_result[13]       ; encorder:dut_encorder|shift_result[17]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; alu:dut_alu|start_d                          ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; encorder:dut_encorder|shift_result[23]       ; encorder:dut_encorder|shift_result[27]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.432 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.697      ;
; 0.435 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.436 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.701      ;
; 0.436 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.702      ;
; 0.436 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.701      ;
; 0.437 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.439 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.704      ;
; 0.442 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.707      ;
; 0.443 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.708      ;
; 0.447 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.712      ;
; 0.451 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; alu:dut_alu|mul_u:dut_mul_u|q[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; alu:dut_alu|divider_u:dut_divider_u|q[12]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; alu:dut_alu|divider_u:dut_divider_u|q[9]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|divider_u:dut_divider_u|q[6]     ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_u:dut_mul_u|q[13]            ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[7]             ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.452 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|done_edge        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; alu:dut_alu|mul_u:dut_mul_u|q[9]             ; alu:dut_alu|mul_u:dut_mul_u|q[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; alu:dut_alu|mul_s:dut_mul_s|A[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; alu:dut_alu|mul_s:dut_mul_s|A[9]             ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.720      ;
; 0.455 ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; alu:dut_alu|mul_u:dut_mul_u|q[14]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.721      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.460 ; decorder:d1|done_sig                         ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.725      ;
; 0.462 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.728      ;
; 0.464 ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.730      ;
; 0.489 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.754      ;
; 0.490 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.755      ;
; 0.491 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.756      ;
; 0.495 ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.761      ;
; 0.515 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.780      ;
; 0.553 ; encorder:dut_encorder|shift_result[18]       ; encorder:dut_encorder|shift_result[22]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; encorder:dut_encorder|shift_result[15]       ; encorder:dut_encorder|shift_result[19]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; encorder:dut_encorder|shift_result[3]        ; encorder:dut_encorder|shift_result[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; encorder:dut_encorder|shift_result[5]        ; encorder:dut_encorder|shift_result[9]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.554 ; encorder:dut_encorder|shift_result[2]        ; encorder:dut_encorder|shift_result[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.554 ; encorder:dut_encorder|shift_result[7]        ; encorder:dut_encorder|shift_result[11]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.555 ; encorder:dut_encorder|shift_result[14]       ; encorder:dut_encorder|shift_result[18]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[10]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[11]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[12]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[13]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[14]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[15]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[16]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[8]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[9]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[0]   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[1]   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[2]   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[3]   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[4]   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|done_edge  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[0]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[1]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[10] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[11] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[12] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[13] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[14] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[15] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[1]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[2]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[3]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[4]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[5]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[6]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[7]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[8]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[9]  ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|state      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[0]           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[1]           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[2]           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[3]           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[4]           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|done_edge          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q0                 ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[0]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[10]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[11]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[12]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[13]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[14]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[15]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[1]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[2]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[3]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[4]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[5]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[6]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[7]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[8]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[9]               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[10]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[11]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[12]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[13]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[15]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[19]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[4]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[5]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[6]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[8]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[9]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|state              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[10]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[11]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[12]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[13]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[15]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[19]         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[4]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[5]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[6]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[8]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[9]          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[0]                        ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[12]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[13]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[14]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[15]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[16]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[17]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[19]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[1]                        ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[20]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[22]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[24]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[26]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[28]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[30]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[4]                        ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.771 ; 4.260 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -2.555 ; -3.101 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.249 ; 10.984 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 10.902 ; 10.645 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 77.26 MHz ; 77.26 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 7.056 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.775 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 7.056 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.883     ;
; 7.190 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.742     ;
; 7.224 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.704     ;
; 7.226 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.702     ;
; 7.228 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.700     ;
; 7.234 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.694     ;
; 7.235 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.693     ;
; 7.239 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.689     ;
; 7.253 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.679     ;
; 7.253 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.679     ;
; 7.255 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.677     ;
; 7.258 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.674     ;
; 7.260 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.672     ;
; 7.262 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.670     ;
; 7.263 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.669     ;
; 7.263 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.669     ;
; 7.272 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.660     ;
; 7.295 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.637     ;
; 7.391 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.537     ;
; 7.434 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.056     ; 12.509     ;
; 7.490 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.065     ; 12.444     ;
; 7.559 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.373     ;
; 7.582 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.350     ;
; 7.604 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.328     ;
; 7.606 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.326     ;
; 7.618 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.318     ;
; 7.631 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.305     ;
; 7.631 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.305     ;
; 7.633 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.303     ;
; 7.636 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.300     ;
; 7.638 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.298     ;
; 7.640 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.296     ;
; 7.641 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.295     ;
; 7.658 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.265     ;
; 7.660 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.263     ;
; 7.662 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.261     ;
; 7.668 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.255     ;
; 7.669 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.254     ;
; 7.673 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.250     ;
; 7.687 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.240     ;
; 7.687 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.240     ;
; 7.689 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.238     ;
; 7.692 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.235     ;
; 7.694 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.233     ;
; 7.696 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.231     ;
; 7.697 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.230     ;
; 7.697 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.072     ; 12.230     ;
; 7.743 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.196     ;
; 7.743 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.189     ;
; 7.776 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.056     ; 12.167     ;
; 7.825 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.076     ; 12.098     ;
; 7.850 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.089     ;
; 7.875 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.046     ;
; 7.911 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.017     ;
; 7.911 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.010     ;
; 7.913 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.015     ;
; 7.913 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.008     ;
; 7.915 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.013     ;
; 7.915 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.006     ;
; 7.917 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.057     ; 12.025     ;
; 7.921 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.007     ;
; 7.921 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.078     ; 12.000     ;
; 7.922 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.006     ;
; 7.922 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.078     ; 11.999     ;
; 7.926 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.071     ; 12.002     ;
; 7.926 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.078     ; 11.995     ;
; 7.940 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.992     ;
; 7.940 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.985     ;
; 7.940 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.992     ;
; 7.940 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.985     ;
; 7.942 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.990     ;
; 7.942 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.983     ;
; 7.945 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.987     ;
; 7.945 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.980     ;
; 7.947 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.985     ;
; 7.947 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.978     ;
; 7.949 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.983     ;
; 7.949 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.976     ;
; 7.950 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.982     ;
; 7.950 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.975     ;
; 7.950 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.982     ;
; 7.950 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.074     ; 11.975     ;
; 8.078 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.850     ;
; 8.164 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.768     ;
; 8.284 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.065     ; 11.650     ;
; 8.305 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.068     ; 11.626     ;
; 8.316 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.078     ; 11.605     ;
; 8.319 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 11.620     ;
; 8.345 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.587     ;
; 8.369 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 11.573     ;
; 8.398 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.078     ; 11.523     ;
; 8.421 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.078     ; 11.500     ;
; 8.487 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.441     ;
; 8.489 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.439     ;
; 8.491 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.437     ;
; 8.497 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.431     ;
; 8.498 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.430     ;
; 8.502 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.071     ; 11.426     ;
; 8.516 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.416     ;
; 8.516 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.416     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.383 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.625      ;
; 0.394 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.636      ;
; 0.395 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[1]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.636      ;
; 0.395 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[0]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.636      ;
; 0.396 ; alu:dut_alu|start_d                          ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.638      ;
; 0.396 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.637      ;
; 0.397 ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; uart:dut_uart|tx:dut_tx|shift_data[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.638      ;
; 0.398 ; encorder:dut_encorder|shift_result[13]       ; encorder:dut_encorder|shift_result[17]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; encorder:dut_encorder|shift_result[23]       ; encorder:dut_encorder|shift_result[27]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.400 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.642      ;
; 0.404 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.646      ;
; 0.408 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.408 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.409 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|done_edge        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.651      ;
; 0.412 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[2]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.653      ;
; 0.416 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.658      ;
; 0.417 ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; alu:dut_alu|divider_u:dut_divider_u|q[9]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; alu:dut_alu|mul_u:dut_mul_u|q[10]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; alu:dut_alu|mul_s:dut_mul_s|q[7]             ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; alu:dut_alu|divider_u:dut_divider_u|q[12]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|divider_u:dut_divider_u|q[6]     ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[9]             ; alu:dut_alu|mul_u:dut_mul_u|q[8]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[13]            ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; alu:dut_alu|mul_s:dut_mul_s|A[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.419 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[1]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.419 ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.419 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|A[9]             ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.421 ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; alu:dut_alu|mul_u:dut_mul_u|q[14]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.663      ;
; 0.421 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.662      ;
; 0.423 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.665      ;
; 0.424 ; decorder:d1|done_sig                         ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.666      ;
; 0.448 ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.690      ;
; 0.449 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.691      ;
; 0.450 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.692      ;
; 0.452 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.694      ;
; 0.481 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.722      ;
; 0.507 ; encorder:dut_encorder|shift_result[5]        ; encorder:dut_encorder|shift_result[9]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.508 ; encorder:dut_encorder|shift_result[18]       ; encorder:dut_encorder|shift_result[22]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; encorder:dut_encorder|shift_result[15]       ; encorder:dut_encorder|shift_result[19]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; encorder:dut_encorder|shift_result[3]        ; encorder:dut_encorder|shift_result[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; encorder:dut_encorder|shift_result[16]       ; encorder:dut_encorder|shift_result[20]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.509 ; encorder:dut_encorder|shift_result[14]       ; encorder:dut_encorder|shift_result[18]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.509 ; encorder:dut_encorder|shift_result[2]        ; encorder:dut_encorder|shift_result[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[0]           ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[1]           ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[2]           ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[3]           ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[4]           ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|done_edge          ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q0                 ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[14]              ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[15]              ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[15]         ;
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|state              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[0]   ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[1]   ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[2]   ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[3]   ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[4]   ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|done_edge  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[0]       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[1]       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|state      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[0]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[1]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[2]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[3]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[4]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[5]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[6]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[11]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[4]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[5]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[6]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[11]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[4]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[5]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[6]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[0]                           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[1]                           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[2]                           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|dtype_d[0]                         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|dtype_d[1]                         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[1]                          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[2]                          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[3]                          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[0]                          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|state.DATA_1                       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|state.DATA_2                       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|state.END_DATA                     ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|state.EQUAL                        ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|state.OPERATION                    ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[1] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[2] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[3] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[5] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[6] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|rx_cnt[0]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|rx_cnt[1]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|rx_cnt[2]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|rx_cnt[3]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|valid_sig              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|rx:dut_rx|valid_sig_d            ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[0]             ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[1]             ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|state              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[0]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[10]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[11]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[12]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[13]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[14]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[15]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[16]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[1]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[2]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[3]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[4]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[5]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[6]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[7]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[8]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[9]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[10]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[11]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[12]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[13]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[14]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[15]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[2]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[3]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[4]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[5]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[6]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[7]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[8]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[9]       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.378 ; 3.714 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -2.300 ; -2.657 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; txd       ; clk        ; 10.032 ; 9.975 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 9.704 ; 9.648 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.817 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.437 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 12.817 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.139      ;
; 12.949 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.038     ; 7.000      ;
; 12.950 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.999      ;
; 12.951 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.998      ;
; 12.954 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.995      ;
; 12.956 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.990      ;
; 12.957 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.992      ;
; 12.958 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.988      ;
; 12.958 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.991      ;
; 12.959 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.987      ;
; 12.959 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.990      ;
; 12.959 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.990      ;
; 12.962 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.984      ;
; 12.963 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.983      ;
; 12.968 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.978      ;
; 13.040 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.906      ;
; 13.043 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.907      ;
; 13.048 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.902      ;
; 13.065 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.895      ;
; 13.084 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.868      ;
; 13.096 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.854      ;
; 13.197 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.756      ;
; 13.198 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.755      ;
; 13.199 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.754      ;
; 13.200 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.750      ;
; 13.202 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.751      ;
; 13.204 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.746      ;
; 13.205 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.748      ;
; 13.206 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.744      ;
; 13.206 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.747      ;
; 13.207 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.743      ;
; 13.207 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.746      ;
; 13.207 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.746      ;
; 13.210 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.740      ;
; 13.216 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.729      ;
; 13.217 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.728      ;
; 13.218 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.727      ;
; 13.221 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.724      ;
; 13.223 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.737      ;
; 13.223 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.719      ;
; 13.224 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.721      ;
; 13.225 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.717      ;
; 13.225 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.720      ;
; 13.226 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.716      ;
; 13.226 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.719      ;
; 13.226 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.042     ; 6.719      ;
; 13.229 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.713      ;
; 13.230 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.712      ;
; 13.233 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.723      ;
; 13.235 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.707      ;
; 13.273 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.028     ; 6.686      ;
; 13.280 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.676      ;
; 13.307 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.045     ; 6.635      ;
; 13.332 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.611      ;
; 13.333 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.610      ;
; 13.334 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.609      ;
; 13.337 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.606      ;
; 13.339 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.601      ;
; 13.340 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.603      ;
; 13.341 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.599      ;
; 13.341 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.602      ;
; 13.342 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.598      ;
; 13.342 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.601      ;
; 13.342 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.044     ; 6.601      ;
; 13.345 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.595      ;
; 13.346 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.594      ;
; 13.351 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.589      ;
; 13.365 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.584      ;
; 13.366 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.583      ;
; 13.367 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.582      ;
; 13.370 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.579      ;
; 13.372 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.574      ;
; 13.373 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.576      ;
; 13.374 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.572      ;
; 13.374 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.575      ;
; 13.375 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.571      ;
; 13.375 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.574      ;
; 13.375 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.574      ;
; 13.378 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.568      ;
; 13.379 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.567      ;
; 13.384 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.562      ;
; 13.423 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.517      ;
; 13.456 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.490      ;
; 13.531 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.028     ; 6.428      ;
; 13.537 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.419      ;
; 13.547 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.405      ;
; 13.572 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.378      ;
; 13.622 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.328      ;
; 13.622 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.327      ;
; 13.669 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.280      ;
; 13.670 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.279      ;
; 13.671 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.278      ;
; 13.671 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.269      ;
; 13.674 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.275      ;
; 13.676 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.270      ;
; 13.676 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.047     ; 6.264      ;
; 13.677 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.272      ;
; 13.678 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.268      ;
; 13.678 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.271      ;
; 13.679 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.267      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; uart:dut_uart|tx:dut_tx|shift_data[4]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; alu:dut_alu|start_d                          ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.313      ;
; 0.190 ; encorder:dut_encorder|shift_result[13]       ; encorder:dut_encorder|shift_result[17]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.192 ; encorder:dut_encorder|shift_result[23]       ; encorder:dut_encorder|shift_result[27]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.194 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.320      ;
; 0.196 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[1]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[0]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; encorder:dut_encorder|data[0]                ; encorder:dut_encorder|uart_out_d[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.322      ;
; 0.198 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.323      ;
; 0.200 ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|divider_u:dut_divider_u|q[6]     ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[7]             ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; alu:dut_alu|divider_u:dut_divider_u|q[11]    ; alu:dut_alu|divider_u:dut_divider_u|q[12]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; alu:dut_alu|divider_u:dut_divider_u|q[9]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; alu:dut_alu|mul_u:dut_mul_u|q[10]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; alu:dut_alu|mul_u:dut_mul_u|q[11]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_u:dut_mul_u|q[13]            ; alu:dut_alu|mul_u:dut_mul_u|q[12]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; alu:dut_alu|mul_u:dut_mul_u|q[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_u:dut_mul_u|q[9]             ; alu:dut_alu|mul_u:dut_mul_u|q[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; alu:dut_alu|mul_s:dut_mul_s|A[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|A[9]             ; alu:dut_alu|mul_s:dut_mul_s|A[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.328      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; alu:dut_alu|mul_u:dut_mul_u|q[14]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.330      ;
; 0.206 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.207 ; decorder:d1|done_sig                         ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.331      ;
; 0.211 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|done_edge        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.336      ;
; 0.212 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.337      ;
; 0.212 ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; alu:dut_alu|mul_u:dut_mul_u|q[15]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.336      ;
; 0.221 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.346      ;
; 0.221 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.345      ;
; 0.223 ; decorder:d1|state.IDLE                       ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.347      ;
; 0.226 ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; alu:dut_alu|divider_u:dut_divider_u|A[16]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.351      ;
; 0.240 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.364      ;
; 0.248 ; encorder:dut_encorder|shift_result[5]        ; encorder:dut_encorder|shift_result[9]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; alu:dut_alu|result_d[5]                      ; encorder:dut_encorder|shift_result[5]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; encorder:dut_encorder|shift_result[15]       ; encorder:dut_encorder|shift_result[19]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; encorder:dut_encorder|shift_result[7]        ; encorder:dut_encorder|shift_result[11]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; encorder:dut_encorder|shift_result[18]       ; encorder:dut_encorder|shift_result[22]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; encorder:dut_encorder|shift_result[2]        ; encorder:dut_encorder|shift_result[6]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.249 ; encorder:dut_encorder|shift_result[3]        ; encorder:dut_encorder|shift_result[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.374      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[10] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[11] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[12] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[13] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[14] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[15] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[1]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[2]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[3]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[4]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[5]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[6]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[7]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[8]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[9]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[11]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[4]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[5]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[6]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[10]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[11]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[12]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[13]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[14]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[15]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[8]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[9]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[11]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[16]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[18]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[21]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[23]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[25]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[27]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[29]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[4]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[5]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[6]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|dtype_d[0]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|dtype_d[1]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[10]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[11]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[12]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[13]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[14]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[15]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[0]                          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[10]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[11]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[12]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[13]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[14]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[15]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[8]                          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[9]                          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[0] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[4] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[7] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[8] ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                         ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[0]             ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[1]             ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|state              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[0]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[10]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[11]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[12]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[13]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[14]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[15]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[16]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[1]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[2]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[3]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[4]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[5]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[6]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[7]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[8]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[9]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[0]   ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[1]   ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[2]   ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[3]   ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|count[4]   ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|done_edge  ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[0]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[1]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|state      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[0]               ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[10]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[11]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[12]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[13]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[15]              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 1.873 ; 2.583 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.269 ; -2.031 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.342 ; 5.983 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.153 ; 5.806 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.628 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
;  clk             ; 5.628 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.771 ; 4.260 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.269 ; -2.031 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.249 ; 10.984 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.153 ; 5.806 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 56402    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 56402    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 395   ; 395  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Aug 14 17:50:35 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.628               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.756               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 7.056
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.056               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.775               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.817               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.437               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4735 megabytes
    Info: Processing ended: Mon Aug 14 17:50:37 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


