{
  "coq_instructions": [
    "pnew",
    "psplit",
    "pmerge",
    "lassert",
    "ljoin",
    "mdlacc",
    "emit",
    "pdiscover",
    "pyexec",
    "pnew",
    "psplit",
    "pmerge",
    "lassert",
    "ljoin",
    "mdlacc",
    "emit",
    "pdiscover",
    "pyexec"
  ],
  "cpu_opcodes": {
    "PNEW": "00",
    "PSPLIT": "01",
    "PMERGE": "02",
    "LASSERT": "03",
    "LJOIN": "04",
    "MDLACC": "05",
    "PDISCOVER": "06",
    "XFER": "07",
    "PYEXEC": "08",
    "XOR_LOAD": "0A",
    "XOR_ADD": "0B",
    "XOR_SWAP": "0C",
    "XOR_RANK": "0D",
    "EMIT": "0E",
    "ORACLE_HALTS": "0F",
    "HALT": "FF"
  },
  "cpu_handlers": [
    "PNEW",
    "PSPLIT",
    "PMERGE",
    "LASSERT",
    "LJOIN",
    "EMIT",
    "XFER",
    "PYEXEC",
    "MDLACC",
    "PDISCOVER",
    "XOR_LOAD",
    "XOR_ADD",
    "XOR_SWAP",
    "XOR_RANK",
    "ORACLE_HALTS",
    "HALT"
  ],
  "mapping_results": {
    "emit": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "EMIT"
    },
    "lassert": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "LASSERT"
    },
    "ljoin": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "LJOIN"
    },
    "mdlacc": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "MDLACC"
    },
    "pdiscover": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "PDISCOVER"
    },
    "pmerge": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "PMERGE"
    },
    "pnew": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "PNEW"
    },
    "psplit": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "PSPLIT"
    },
    "pyexec": {
      "has_opcode": true,
      "has_handler": true,
      "is_complete": true,
      "verilog_name": "PYEXEC"
    }
  },
  "modules_found": {
    "mu_alu": true,
    "mu_core": true,
    "lei": false,
    "pee": false,
    "mau": false,
    "mmu": false
  },
  "coq_coverage": 100.0,
  "module_coverage": 33.33333333333333,
  "is_complete": true
}