# 5stage-pipeline-CPU
计算机组成原理-课程设计  
用 Verilog HDL 完成36条MIPS指令五级流水线处理器开发
