# Eco Power Platform v2.0 - SkyEdge先進ノードロードマップ（3nm / GAA対応）

## 概要
本ドキュメントは、SkyEdgeモデルにおける先進ノード（3nm FinFET / GAA）への段階的移行計画をまとめたものです。プロセス技術の進化に伴うAI制御性能、消費電力、PoC対応の変化を整理し、開発・教育・量産対応の基盤整備を目的とします。

---

## 1. ロードマップ（2025〜2028）

| 年度 | ノード技術          | 概要                                                                 |
|------|----------------------|----------------------------------------------------------------------|
| 2025 | 28nm FD-SOI          | 現行SkyEdgeベース。低リーク・低電力特性で広温度範囲に対応               |
| 2026 | 14nm FinFET          | SkyEdge中性能モデル。演算性能強化・電力効率改善                         |
| 2027 | 3nm GAA（試験段階）  | GAA構造のテスト投入。AITL-Rコアとの統合検証、低電圧・高密度演算評価開始  |
| 2028 | 3nm GAA（本格展開）  | SkyEdge GAA正式展開。量産設計・PoC統合SDK対応。システムレベル再構成開始   |

---

## 2. 技術的背景と移行意義

- **GAA（Gate-All-Around）技術**はFinFETを超える微細化実現手段  
- より低いリーク電流と高いドライブ性能を同時に達成  
- SkyEdgeは、産業用SoCで初期段階からGAA導入を視野に入れた設計構成を採用  
- AITL-Rモデルとの連携により、**自律制御・異常検知・自己修復**機能をSoCレベルに統合可能  

---

## 3. AITLとの関係性

- AITL-RアーキテクチャはGAAにおける**制御回路とAI回路の協調設計**に最適  
- 3nm以降のSoCでは、**物理推論・論理制御・再構成**が統合される設計モデルが求められる  
- SkyEdge GAAは、その**PoCプラットフォーム**となる可能性が高い

---

## 4. 対応項目（PoCDK / SystemDK）

| 項目                     | PoCDK v1.1           | SystemDK v1.1         |
|--------------------------|----------------------|------------------------|
| ノード選択サポート       | ○（14nm, 28nm, GAA） | ○（GUI切替・テンプレート） |
| GAA回路マクロテンプレート | △（準備中）          | ○（予定）             |
| AI性能最適化支援         | ○（電力性能プロファイル） | ○（TFLite/ONNX最適化）   |
| AITL-R統合構成           | △（PoC実験段階）     | ○（PoCテンプレートあり） |

---

## 5. 今後の計画と指針

- GAA設計環境（EDA、PDK、RTL-IP）のオープンリサーチ参加  
- 高電圧デバイスやAMS統合への対応  
- 教育用シミュレータ・教材のGAA対応（edusemi連携）  
- SkyEdge GAA評価ボードのPoCキット展開（SystemDK対応）

---

*このドキュメントは、Eco Power Platformの将来展開を支える技術ロードマップです。内容は研究・PoCの進捗に応じて更新されます。*
