TimeQuest Timing Analyzer report for FSM
Mon Apr 04 08:47:41 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_FSM'
 13. Slow 1200mV 85C Model Hold: 'clk_FSM'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_FSM'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_FSM'
 33. Slow 1200mV 0C Model Hold: 'clk_FSM'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_FSM'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk_FSM'
 52. Fast 1200mV 0C Model Hold: 'clk_FSM'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_FSM'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Progagation Delay
 71. Minimum Progagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FSM                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_FSM    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_FSM } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 465.33 MHz ; 250.0 MHz       ; clk_FSM    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_FSM ; -1.149 ; -24.552          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_FSM ; 0.359 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_FSM ; -3.000 ; -42.000                        ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_FSM'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.149 ; estado.busca              ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; estado.busca              ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; estado.busca              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; estado.busca              ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 2.082      ;
; -0.987 ; estado.inicio             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.920      ;
; -0.987 ; estado.inicio             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.920      ;
; -0.987 ; estado.inicio             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.920      ;
; -0.987 ; estado.inicio             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.920      ;
; -0.919 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.179      ;
; -0.919 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.179      ;
; -0.919 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.179      ;
; -0.919 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.179      ;
; -0.883 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.816      ;
; -0.883 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.816      ;
; -0.883 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.816      ;
; -0.883 ; estado.decodificacao      ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.816      ;
; -0.860 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.794      ;
; -0.820 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.080      ;
; -0.820 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.080      ;
; -0.820 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.080      ;
; -0.820 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 2.080      ;
; -0.744 ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.677      ;
; -0.744 ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.677      ;
; -0.744 ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.677      ;
; -0.744 ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.677      ;
; -0.665 ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.949      ;
; -0.665 ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.949      ;
; -0.665 ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.949      ;
; -0.665 ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.949      ;
; -0.657 ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.590      ;
; -0.650 ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.583      ;
; -0.643 ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.576      ;
; -0.643 ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.576      ;
; -0.643 ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.576      ;
; -0.643 ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.576      ;
; -0.631 ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.631 ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.899      ;
; -0.597 ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.857      ;
; -0.597 ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.857      ;
; -0.597 ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.857      ;
; -0.597 ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.857      ;
; -0.576 ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.510      ;
; -0.573 ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.507      ;
; -0.573 ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.868      ;
; -0.573 ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.868      ;
; -0.573 ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.868      ;
; -0.573 ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.868      ;
; -0.566 ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.850      ;
; -0.566 ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.850      ;
; -0.566 ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.850      ;
; -0.566 ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.850      ;
; -0.559 ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.492      ;
; -0.540 ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.473      ;
; -0.511 ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.511 ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.273      ; 1.779      ;
; -0.502 ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.762      ;
; -0.502 ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.762      ;
; -0.502 ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.762      ;
; -0.502 ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.265      ; 1.762      ;
; -0.449 ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.383      ;
; -0.433 ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.366      ;
; -0.433 ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.366      ;
; -0.432 ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.365      ;
; -0.424 ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.358      ;
; -0.423 ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.356      ;
; -0.412 ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.345      ;
; -0.406 ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.690      ;
; -0.406 ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.690      ;
; -0.406 ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.690      ;
; -0.406 ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.690      ;
; -0.281 ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.576      ;
; -0.281 ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.576      ;
; -0.281 ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.576      ;
; -0.281 ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.300      ; 1.576      ;
; -0.271 ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.204      ;
; -0.270 ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.554      ;
; -0.270 ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.554      ;
; -0.270 ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.554      ;
; -0.270 ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.289      ; 1.554      ;
; -0.220 ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.154      ;
; -0.213 ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.147      ;
; -0.156 ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.090      ;
; -0.155 ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 1.089      ;
; -0.097 ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.030      ;
; -0.097 ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.030      ;
; -0.069 ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 1.002      ;
; 0.066  ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.062     ; 0.867      ;
; 0.083  ; estado.saltar             ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.061     ; 0.851      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_FSM'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; PC_clr~reg0               ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; PC_inc~reg0               ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; PC_ld~reg0                ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; alu_s0~reg0               ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; alu_s1~reg0               ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; estado.busca              ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.580      ;
; 0.412 ; estado.decodificacao      ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.631      ;
; 0.415 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 0.975      ;
; 0.417 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 0.977      ;
; 0.418 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 0.978      ;
; 0.422 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 0.982      ;
; 0.515 ; estado.armazenar          ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.734      ;
; 0.515 ; estado.armazenar          ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.734      ;
; 0.515 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.075      ;
; 0.517 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.077      ;
; 0.517 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.077      ;
; 0.521 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.081      ;
; 0.544 ; estado.saltar             ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.763      ;
; 0.560 ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.779      ;
; 0.589 ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.808      ;
; 0.600 ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.819      ;
; 0.628 ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.847      ;
; 0.738 ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.957      ;
; 0.757 ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.976      ;
; 0.766 ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.985      ;
; 0.767 ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 0.986      ;
; 0.856 ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.075      ;
; 0.911 ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.130      ;
; 0.937 ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.156      ;
; 0.985 ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.570      ;
; 0.985 ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.570      ;
; 0.985 ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.570      ;
; 0.985 ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.570      ;
; 0.992 ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.211      ;
; 0.993 ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.212      ;
; 0.994 ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.213      ;
; 0.996 ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.592      ;
; 0.996 ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.592      ;
; 0.996 ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.592      ;
; 0.996 ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.592      ;
; 0.998 ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.217      ;
; 1.023 ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.242      ;
; 1.074 ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.293      ;
; 1.074 ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.293      ;
; 1.095 ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.680      ;
; 1.095 ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.680      ;
; 1.095 ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.680      ;
; 1.095 ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.680      ;
; 1.112 ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.331      ;
; 1.130 ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.349      ;
; 1.163 ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.723      ;
; 1.163 ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.723      ;
; 1.163 ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.723      ;
; 1.163 ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.723      ;
; 1.214 ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.433      ;
; 1.225 ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.225 ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.793      ;
; 1.227 ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.446      ;
; 1.243 ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.839      ;
; 1.243 ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.839      ;
; 1.243 ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.839      ;
; 1.243 ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.439      ; 1.839      ;
; 1.260 ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.845      ;
; 1.260 ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.845      ;
; 1.260 ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.845      ;
; 1.260 ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.845      ;
; 1.263 ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.823      ;
; 1.263 ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.823      ;
; 1.263 ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.823      ;
; 1.263 ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.403      ; 1.823      ;
; 1.294 ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.294 ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.411      ; 1.862      ;
; 1.304 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.523      ;
; 1.348 ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.567      ;
; 1.348 ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.567      ;
; 1.362 ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.947      ;
; 1.362 ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.947      ;
; 1.362 ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.947      ;
; 1.362 ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.428      ; 1.947      ;
; 1.448 ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.667      ;
; 1.448 ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.667      ;
; 1.448 ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.667      ;
; 1.448 ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.667      ;
; 1.572 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.791      ;
; 1.572 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.791      ;
; 1.572 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.062      ; 1.791      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_FSM'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_FSM ; Rise       ; clk_FSM                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.armazenar          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar_constante ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.decodificacao      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.inicio             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.somar              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.subtrair           ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~en                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~en                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.armazenar          ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.busca              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.decodificacao      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.inicio             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar_constante ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.somar              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.subtrair           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0|clk    ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0|clk    ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0|clk    ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0|clk    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0|clk     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0|clk     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0|clk     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0|clk     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; clk_FSM~input|o           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0|clk        ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0|clk    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; -0.301 ; -0.169 ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 2.886  ; 3.368  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; 1.663  ; 2.160  ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; 1.746  ; 2.205  ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; 1.669  ; 2.159  ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; 1.486  ; 1.944  ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; 1.967  ; 2.479  ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; 2.239  ; 2.726  ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; 1.496  ; 2.002  ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; 1.829  ; 2.356  ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; 1.338  ; 1.746  ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; 1.221  ; 1.676  ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; 1.940  ; 2.412  ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; 1.267  ; 1.714  ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; -0.290 ; -0.154 ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; 2.392  ; 2.866  ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; 2.548  ; 3.072  ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; 2.886  ; 3.368  ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; 1.460  ; 1.509  ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; 0.775  ; 0.606  ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 0.876  ; 0.722  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; -1.241 ; -1.727 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; -1.307 ; -1.747 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; -1.244 ; -1.721 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; -1.059 ; -1.497 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; -1.139 ; -1.607 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; -1.523 ; -1.983 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; -1.030 ; -1.492 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; -1.175 ; -1.656 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; -0.904 ; -1.316 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; -0.790 ; -1.162 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; -1.228 ; -1.664 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; -0.805 ; -1.175 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; 0.876  ; 0.722  ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; -1.386 ; -1.867 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; -1.727 ; -2.182 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; -2.053 ; -2.488 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; -0.844 ; -0.923 ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 7.264 ; 7.313 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 6.698 ; 6.728 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 6.668 ; 6.677 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 7.264 ; 7.313 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 6.461 ; 6.487 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 6.702 ; 6.748 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 6.727 ; 6.767 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 7.261 ; 7.305 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 7.033 ; 7.113 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 7.400 ; 7.528 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 5.568 ; 5.607 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 6.297 ; 6.339 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 6.820 ; 6.888 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 6.144 ; 6.176 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 6.580 ; 6.669 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 6.765 ; 6.879 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 6.820 ; 6.888 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 6.848 ; 6.838 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 6.848 ; 6.838 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 6.731 ; 6.742 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 6.261 ; 6.314 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 6.711 ; 6.747 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 5.432 ; 5.439 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 5.781 ; 5.783 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 7.355 ; 7.466 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 6.613 ; 6.673 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 6.718 ; 6.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 6.496 ; 6.515 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 7.355 ; 7.466 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 6.239 ; 6.284 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 5.978 ; 6.020 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 7.667 ; 7.597 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 7.274 ; 7.228 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 7.667 ; 7.597 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 7.476 ; 7.438 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 6.812 ; 6.877 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 6.246 ; 6.270 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 6.472 ; 6.500 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 6.445 ; 6.453 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 7.016 ; 7.062 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 6.246 ; 6.270 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 6.478 ; 6.520 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 6.502 ; 6.539 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 7.012 ; 7.054 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 6.794 ; 6.869 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 7.197 ; 7.322 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 5.386 ; 5.423 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 6.090 ; 6.129 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 5.938 ; 5.968 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 5.938 ; 5.968 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 6.360 ; 6.445 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 6.534 ; 6.642 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 6.591 ; 6.655 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 6.052 ; 6.102 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 6.616 ; 6.606 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 6.504 ; 6.513 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 6.052 ; 6.102 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 6.485 ; 6.518 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 5.255 ; 5.261 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 5.593 ; 5.595 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 6.279 ; 6.297 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 6.388 ; 6.445 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 6.492 ; 6.524 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 6.279 ; 6.297 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 7.152 ; 7.261 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 6.034 ; 6.076 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 5.784 ; 5.822 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 6.211 ; 6.177 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 6.211 ; 6.177 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 6.855 ; 6.790 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 6.406 ; 6.363 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 6.318 ; 6.389 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 6.106 ;    ;    ; 6.530 ;
; d[1]       ; RF_W_data[1] ; 5.934 ;    ;    ; 6.305 ;
; d[2]       ; RF_W_data[2] ; 5.882 ;    ;    ; 6.231 ;
; d[3]       ; RF_W_data[3] ; 5.979 ;    ;    ; 6.361 ;
; d[4]       ; RF_W_data[4] ; 5.972 ;    ;    ; 6.374 ;
; d[5]       ; RF_W_data[5] ; 5.918 ;    ;    ; 6.281 ;
; d[6]       ; RF_W_data[6] ; 6.260 ;    ;    ; 6.691 ;
; d[7]       ; RF_W_data[7] ; 6.365 ;    ;    ; 6.785 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 5.905 ;    ;    ; 6.318 ;
; d[1]       ; RF_W_data[1] ; 5.739 ;    ;    ; 6.102 ;
; d[2]       ; RF_W_data[2] ; 5.689 ;    ;    ; 6.031 ;
; d[3]       ; RF_W_data[3] ; 5.782 ;    ;    ; 6.155 ;
; d[4]       ; RF_W_data[4] ; 5.776 ;    ;    ; 6.168 ;
; d[5]       ; RF_W_data[5] ; 5.723 ;    ;    ; 6.079 ;
; d[6]       ; RF_W_data[6] ; 6.052 ;    ;    ; 6.472 ;
; d[7]       ; RF_W_data[7] ; 6.153 ;    ;    ; 6.562 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 5.430 ; 5.366 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 5.555 ; 5.482 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 5.253 ; 5.189 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 5.377 ; 5.304 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 5.391     ; 5.455     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 5.511     ; 5.584     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 5.213     ; 5.277     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 5.331     ; 5.404     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 515.2 MHz ; 250.0 MHz       ; clk_FSM    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_FSM ; -0.941 ; -18.232         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_FSM ; 0.312 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_FSM ; -3.000 ; -42.000                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_FSM'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.941 ; estado.busca              ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.881      ;
; -0.941 ; estado.busca              ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.881      ;
; -0.941 ; estado.busca              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.881      ;
; -0.941 ; estado.busca              ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.881      ;
; -0.792 ; estado.inicio             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; estado.inicio             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; estado.inicio             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; estado.inicio             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.732      ;
; -0.754 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.986      ;
; -0.754 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.986      ;
; -0.754 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.986      ;
; -0.754 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.986      ;
; -0.704 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.644      ;
; -0.704 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.644      ;
; -0.704 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.644      ;
; -0.704 ; estado.decodificacao      ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.644      ;
; -0.661 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.893      ;
; -0.661 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.893      ;
; -0.661 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.893      ;
; -0.661 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.893      ;
; -0.657 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.597      ;
; -0.570 ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.510      ;
; -0.570 ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.510      ;
; -0.570 ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.510      ;
; -0.570 ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.510      ;
; -0.509 ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.764      ;
; -0.509 ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.764      ;
; -0.509 ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.764      ;
; -0.509 ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.764      ;
; -0.491 ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.431      ;
; -0.486 ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.426      ;
; -0.486 ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.426      ;
; -0.486 ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.426      ;
; -0.486 ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.426      ;
; -0.482 ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.422      ;
; -0.461 ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.461 ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.700      ;
; -0.438 ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.670      ;
; -0.438 ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.670      ;
; -0.438 ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.670      ;
; -0.438 ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.670      ;
; -0.416 ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.671      ;
; -0.416 ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.671      ;
; -0.416 ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.671      ;
; -0.416 ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.671      ;
; -0.410 ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.674      ;
; -0.410 ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.674      ;
; -0.410 ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.674      ;
; -0.410 ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.674      ;
; -0.401 ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.341      ;
; -0.400 ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.340      ;
; -0.388 ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.328      ;
; -0.364 ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.304      ;
; -0.362 ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.362 ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.244      ; 1.601      ;
; -0.361 ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.593      ;
; -0.361 ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.593      ;
; -0.361 ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.593      ;
; -0.361 ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.237      ; 1.593      ;
; -0.279 ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.219      ;
; -0.273 ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.213      ;
; -0.272 ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.212      ;
; -0.271 ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.211      ;
; -0.269 ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.524      ;
; -0.269 ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.524      ;
; -0.269 ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.524      ;
; -0.269 ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.524      ;
; -0.266 ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.206      ;
; -0.262 ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.202      ;
; -0.255 ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.195      ;
; -0.154 ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.094      ;
; -0.152 ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.416      ;
; -0.152 ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.416      ;
; -0.152 ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.416      ;
; -0.152 ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.269      ; 1.416      ;
; -0.143 ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.398      ;
; -0.143 ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.398      ;
; -0.143 ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.398      ;
; -0.143 ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.260      ; 1.398      ;
; -0.087 ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.027      ;
; -0.085 ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 1.025      ;
; -0.028 ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.968      ;
; -0.021 ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.961      ;
; 0.024  ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.916      ;
; 0.027  ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.913      ;
; 0.055  ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.885      ;
; 0.168  ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.772      ;
; 0.175  ; estado.armazenar          ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.055     ; 0.765      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_FSM'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; PC_clr~reg0               ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; PC_inc~reg0               ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; PC_ld~reg0                ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; alu_s0~reg0               ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; alu_s1~reg0               ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; estado.busca              ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.519      ;
; 0.366 ; estado.decodificacao      ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.565      ;
; 0.390 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.893      ;
; 0.391 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.894      ;
; 0.393 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.896      ;
; 0.397 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.900      ;
; 0.458 ; estado.armazenar          ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.657      ;
; 0.458 ; estado.armazenar          ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.657      ;
; 0.475 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.978      ;
; 0.475 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.978      ;
; 0.476 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.979      ;
; 0.479 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 0.982      ;
; 0.499 ; estado.saltar             ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.698      ;
; 0.514 ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.713      ;
; 0.525 ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.724      ;
; 0.537 ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.736      ;
; 0.561 ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.760      ;
; 0.674 ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.873      ;
; 0.694 ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.893      ;
; 0.698 ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.897      ;
; 0.709 ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.908      ;
; 0.763 ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 0.962      ;
; 0.823 ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.022      ;
; 0.855 ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.054      ;
; 0.902 ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.428      ;
; 0.902 ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.428      ;
; 0.902 ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.428      ;
; 0.902 ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.428      ;
; 0.906 ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.105      ;
; 0.908 ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.107      ;
; 0.908 ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.107      ;
; 0.909 ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.108      ;
; 0.913 ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.449      ;
; 0.913 ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.449      ;
; 0.913 ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.449      ;
; 0.913 ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.449      ;
; 0.945 ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.144      ;
; 0.975 ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.174      ;
; 0.975 ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.174      ;
; 0.994 ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.520      ;
; 0.994 ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.520      ;
; 0.994 ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.520      ;
; 0.994 ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.520      ;
; 1.025 ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.224      ;
; 1.043 ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.242      ;
; 1.059 ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.562      ;
; 1.059 ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.562      ;
; 1.059 ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.562      ;
; 1.059 ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.562      ;
; 1.098 ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.297      ;
; 1.105 ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.304      ;
; 1.120 ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.120 ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.630      ;
; 1.137 ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.673      ;
; 1.137 ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.673      ;
; 1.137 ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.673      ;
; 1.137 ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.392      ; 1.673      ;
; 1.143 ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.669      ;
; 1.143 ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.669      ;
; 1.143 ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.669      ;
; 1.143 ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.669      ;
; 1.151 ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.654      ;
; 1.151 ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.654      ;
; 1.151 ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.654      ;
; 1.151 ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.359      ; 1.654      ;
; 1.185 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.384      ;
; 1.187 ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.187 ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.366      ; 1.697      ;
; 1.212 ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.411      ;
; 1.212 ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.411      ;
; 1.212 ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.411      ;
; 1.212 ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.411      ;
; 1.234 ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.760      ;
; 1.234 ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.760      ;
; 1.234 ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.760      ;
; 1.234 ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.382      ; 1.760      ;
; 1.308 ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.507      ;
; 1.308 ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.507      ;
; 1.308 ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.507      ;
; 1.308 ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.507      ;
; 1.419 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.618      ;
; 1.419 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.618      ;
; 1.419 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.055      ; 1.618      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_FSM'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_FSM ; Rise       ; clk_FSM                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.armazenar          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar_constante ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.decodificacao      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.inicio             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.somar              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.subtrair           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~en                  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~en                  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.armazenar          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.busca              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar           ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar_constante ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.decodificacao      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.inicio             ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar             ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.somar              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.subtrair           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0|clk    ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0|clk    ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0|clk    ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0|clk    ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; clk_FSM~input|o           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0|clk     ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0|clk     ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0|clk     ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0|clk     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0|clk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0|clk        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_clr~reg0|clk           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_inc~reg0|clk           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_ld~reg0|clk            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s0~reg0|clk           ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; -0.278 ; -0.116 ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 2.557  ; 2.884  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; 1.424  ; 1.804  ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; 1.502  ; 1.841  ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; 1.426  ; 1.803  ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; 1.271  ; 1.614  ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; 1.705  ; 2.102  ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; 1.956  ; 2.312  ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; 1.275  ; 1.662  ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; 1.579  ; 1.979  ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; 1.125  ; 1.431  ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; 1.018  ; 1.363  ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; 1.679  ; 2.007  ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; 1.061  ; 1.394  ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; -0.260 ; -0.100 ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; 2.069  ; 2.456  ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; 2.225  ; 2.632  ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; 2.557  ; 2.884  ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; 1.316  ; 1.440  ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; 0.688  ; 0.510  ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 0.783  ; 0.617  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; -1.052 ; -1.422 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; -1.114 ; -1.440 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; -1.050 ; -1.417 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; -0.894 ; -1.223 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; -0.968 ; -1.327 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; -1.315 ; -1.669 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; -0.855 ; -1.226 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; -0.997 ; -1.366 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; -0.732 ; -1.052 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; -0.647 ; -0.913 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; -1.044 ; -1.352 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; -0.655 ; -0.928 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; 0.783  ; 0.617  ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; -1.178 ; -1.555 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; -1.481 ; -1.855 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; -1.800 ; -2.104 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; -0.764 ; -0.904 ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 6.542 ; 6.546 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 6.020 ; 6.012 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 6.003 ; 5.977 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 6.542 ; 6.546 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 5.815 ; 5.804 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 6.038 ; 6.030 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 6.057 ; 6.030 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 6.538 ; 6.535 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 6.326 ; 6.346 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 6.631 ; 6.691 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 4.981 ; 5.000 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 5.667 ; 5.690 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 6.143 ; 6.149 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 5.499 ; 5.507 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 5.922 ; 5.941 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 6.074 ; 6.118 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 6.143 ; 6.149 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 6.155 ; 6.127 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 6.155 ; 6.127 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 6.046 ; 6.031 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 5.612 ; 5.631 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 6.034 ; 6.018 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 4.858 ; 4.853 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 5.198 ; 5.165 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 6.583 ; 6.610 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 5.936 ; 5.951 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 6.052 ; 6.057 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 5.847 ; 5.834 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 6.583 ; 6.610 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 5.615 ; 5.626 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 5.374 ; 5.392 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 6.831 ; 6.868 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 6.532 ; 6.479 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 6.831 ; 6.868 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 6.664 ; 6.728 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 6.080 ; 6.173 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 5.611 ; 5.600 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 5.806 ; 5.798 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 5.792 ; 5.766 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 6.307 ; 6.311 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 5.611 ; 5.600 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 5.825 ; 5.816 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 5.844 ; 5.816 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 6.303 ; 6.299 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 6.100 ; 6.118 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 6.436 ; 6.494 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 4.806 ; 4.824 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 5.468 ; 5.490 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 5.304 ; 5.311 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 5.304 ; 5.311 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 5.714 ; 5.731 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 5.856 ; 5.897 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 5.926 ; 5.931 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 5.415 ; 5.432 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 5.936 ; 5.908 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 5.831 ; 5.816 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 5.415 ; 5.432 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 5.819 ; 5.803 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 4.688 ; 4.684 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 5.019 ; 4.986 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 5.643 ; 5.629 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 5.724 ; 5.738 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 5.840 ; 5.843 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 5.643 ; 5.629 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 6.391 ; 6.418 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 5.419 ; 5.428 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 5.188 ; 5.204 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 5.548 ; 5.533 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 5.548 ; 5.533 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 6.109 ; 6.115 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 5.706 ; 5.721 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 5.630 ; 5.725 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 5.361 ;    ;    ; 5.735 ;
; d[1]       ; RF_W_data[1] ; 5.208 ;    ;    ; 5.515 ;
; d[2]       ; RF_W_data[2] ; 5.165 ;    ;    ; 5.444 ;
; d[3]       ; RF_W_data[3] ; 5.246 ;    ;    ; 5.574 ;
; d[4]       ; RF_W_data[4] ; 5.243 ;    ;    ; 5.576 ;
; d[5]       ; RF_W_data[5] ; 5.193 ;    ;    ; 5.491 ;
; d[6]       ; RF_W_data[6] ; 5.508 ;    ;    ; 5.854 ;
; d[7]       ; RF_W_data[7] ; 5.600 ;    ;    ; 5.960 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 5.175 ;    ;    ; 5.539 ;
; d[1]       ; RF_W_data[1] ; 5.028 ;    ;    ; 5.328 ;
; d[2]       ; RF_W_data[2] ; 4.988 ;    ;    ; 5.260 ;
; d[3]       ; RF_W_data[3] ; 5.065 ;    ;    ; 5.385 ;
; d[4]       ; RF_W_data[4] ; 5.063 ;    ;    ; 5.387 ;
; d[5]       ; RF_W_data[5] ; 5.015 ;    ;    ; 5.305 ;
; d[6]       ; RF_W_data[6] ; 5.317 ;    ;    ; 5.654 ;
; d[7]       ; RF_W_data[7] ; 5.405 ;    ;    ; 5.755 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 4.831 ; 4.791 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 4.963 ; 4.888 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 4.674 ; 4.634 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 4.805 ; 4.730 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 4.794     ; 4.834     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 4.893     ; 4.968     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 4.637     ; 4.677     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 4.735     ; 4.810     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_FSM ; -0.188 ; -1.052          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_FSM ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_FSM ; -3.000 ; -44.632                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_FSM'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.188 ; estado.busca              ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; estado.busca              ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; estado.busca              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; estado.busca              ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.138      ;
; -0.102 ; estado.inicio             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.052      ;
; -0.102 ; estado.inicio             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.052      ;
; -0.102 ; estado.inicio             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.052      ;
; -0.102 ; estado.inicio             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.052      ;
; -0.062 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.191      ;
; -0.062 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.191      ;
; -0.062 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.191      ;
; -0.062 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.191      ;
; -0.052 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 1.002      ;
; -0.027 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; estado.decodificacao      ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.977      ;
; -0.010 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.139      ;
; -0.010 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.139      ;
; -0.010 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.139      ;
; -0.010 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.142      ; 1.139      ;
; 0.037  ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.913      ;
; 0.037  ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.913      ;
; 0.037  ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.913      ;
; 0.037  ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.913      ;
; 0.082  ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.082  ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.146      ; 1.051      ;
; 0.083  ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.058      ;
; 0.083  ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.058      ;
; 0.083  ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.058      ;
; 0.083  ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.058      ;
; 0.089  ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.862      ;
; 0.093  ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.858      ;
; 0.100  ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.850      ;
; 0.100  ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.850      ;
; 0.100  ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.850      ;
; 0.100  ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.850      ;
; 0.101  ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 1.027      ;
; 0.101  ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 1.027      ;
; 0.101  ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 1.027      ;
; 0.101  ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 1.027      ;
; 0.108  ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.842      ;
; 0.108  ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.842      ;
; 0.118  ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.832      ;
; 0.119  ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 1.029      ;
; 0.119  ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 1.029      ;
; 0.119  ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 1.029      ;
; 0.119  ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 1.029      ;
; 0.132  ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.818      ;
; 0.135  ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.006      ;
; 0.135  ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.006      ;
; 0.135  ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.006      ;
; 0.135  ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 1.006      ;
; 0.139  ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.139  ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.145      ; 0.993      ;
; 0.155  ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 0.973      ;
; 0.155  ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 0.973      ;
; 0.155  ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 0.973      ;
; 0.155  ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.141      ; 0.973      ;
; 0.174  ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.777      ;
; 0.178  ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.773      ;
; 0.191  ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.759      ;
; 0.192  ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.758      ;
; 0.196  ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.754      ;
; 0.196  ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.754      ;
; 0.209  ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.741      ;
; 0.212  ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.929      ;
; 0.212  ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.929      ;
; 0.212  ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.929      ;
; 0.212  ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.929      ;
; 0.280  ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 0.868      ;
; 0.280  ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 0.868      ;
; 0.280  ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 0.868      ;
; 0.280  ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.161      ; 0.868      ;
; 0.284  ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.857      ;
; 0.284  ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.857      ;
; 0.284  ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.857      ;
; 0.284  ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 1.000        ; 0.154      ; 0.857      ;
; 0.309  ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.641      ;
; 0.311  ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.639      ;
; 0.313  ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.638      ;
; 0.331  ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.620      ;
; 0.343  ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.608      ;
; 0.379  ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.571      ;
; 0.382  ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.568      ;
; 0.398  ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.552      ;
; 0.472  ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.036     ; 0.479      ;
; 0.480  ; estado.saltar             ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 1.000        ; -0.037     ; 0.470      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_FSM'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; PC_clr~reg0               ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PC_inc~reg0               ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PC_ld~reg0                ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; alu_s0~reg0               ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; alu_s1~reg0               ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; estado.busca              ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.314      ;
; 0.214 ; estado.subtrair           ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.519      ;
; 0.214 ; estado.subtrair           ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.519      ;
; 0.218 ; estado.subtrair           ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.523      ;
; 0.219 ; estado.decodificacao      ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.340      ;
; 0.220 ; estado.subtrair           ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.525      ;
; 0.270 ; estado.somar              ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.575      ;
; 0.271 ; estado.somar              ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.576      ;
; 0.274 ; estado.somar              ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.579      ;
; 0.275 ; estado.armazenar          ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.396      ;
; 0.277 ; estado.armazenar          ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; estado.saltar             ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; estado.somar              ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.582      ;
; 0.288 ; estado.carregar_constante ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.409      ;
; 0.313 ; estado.saltar_se_zero     ; estado.saltar             ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.434      ;
; 0.323 ; estado.saltar_se_zero     ; estado.busca              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.444      ;
; 0.336 ; estado.busca              ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.457      ;
; 0.386 ; estado.busca              ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.507      ;
; 0.400 ; estado.inicio             ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; estado.subtrair           ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.522      ;
; 0.404 ; estado.subtrair           ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.525      ;
; 0.476 ; estado.carregar_constante ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.597      ;
; 0.483 ; estado.decodificacao      ; estado.decodificacao      ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.604      ;
; 0.498 ; estado.somar              ; alu_s0~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.619      ;
; 0.519 ; estado.decodificacao      ; estado.carregar_constante ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; estado.decodificacao      ; estado.somar              ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.036      ; 0.639      ;
; 0.522 ; estado.decodificacao      ; estado.carregar           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; estado.carregar           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.840      ;
; 0.522 ; estado.carregar           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.840      ;
; 0.522 ; estado.carregar           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.840      ;
; 0.522 ; estado.carregar           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.840      ;
; 0.523 ; estado.subtrair           ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.848      ;
; 0.523 ; estado.subtrair           ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.848      ;
; 0.523 ; estado.subtrair           ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.848      ;
; 0.523 ; estado.subtrair           ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.848      ;
; 0.527 ; estado.decodificacao      ; estado.saltar_se_zero     ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.648      ;
; 0.535 ; estado.somar              ; alu_s1~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.656      ;
; 0.565 ; estado.decodificacao      ; PC_clr~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.686      ;
; 0.565 ; estado.decodificacao      ; PC_inc~reg0               ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.686      ;
; 0.580 ; estado.decodificacao      ; estado.subtrair           ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.036      ; 0.700      ;
; 0.587 ; estado.decodificacao      ; estado.armazenar          ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.708      ;
; 0.595 ; estado.carregar_constante ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.913      ;
; 0.595 ; estado.carregar_constante ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.913      ;
; 0.595 ; estado.carregar_constante ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.913      ;
; 0.595 ; estado.carregar_constante ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.913      ;
; 0.619 ; estado.saltar_se_zero     ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.924      ;
; 0.619 ; estado.saltar_se_zero     ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.924      ;
; 0.619 ; estado.saltar_se_zero     ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.924      ;
; 0.619 ; estado.saltar_se_zero     ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.924      ;
; 0.643 ; estado.armazenar          ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.643 ; estado.armazenar          ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.953      ;
; 0.661 ; estado.subtrair           ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; estado.somar              ; RF_Rq_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.986      ;
; 0.661 ; estado.somar              ; RF_Rq_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.986      ;
; 0.661 ; estado.somar              ; RF_Rq_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.986      ;
; 0.661 ; estado.somar              ; RF_Rq_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.241      ; 0.986      ;
; 0.669 ; estado.somar              ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.790      ;
; 0.673 ; estado.armazenar          ; RF_Rp_addr[0]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.978      ;
; 0.673 ; estado.armazenar          ; RF_Rp_addr[1]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.978      ;
; 0.673 ; estado.armazenar          ; RF_Rp_addr[2]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.978      ;
; 0.673 ; estado.armazenar          ; RF_Rp_addr[3]~reg0        ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.221      ; 0.978      ;
; 0.681 ; estado.subtrair           ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.999      ;
; 0.681 ; estado.subtrair           ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.999      ;
; 0.681 ; estado.subtrair           ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.999      ;
; 0.681 ; estado.subtrair           ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[0]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[1]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[2]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[3]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[4]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[5]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[6]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.689 ; estado.carregar           ; D_addr[7]~reg0            ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.226      ; 0.999      ;
; 0.697 ; estado.decodificacao      ; PC_ld~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.818      ;
; 0.734 ; estado.saltar_se_zero     ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; estado.saltar_se_zero     ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; estado.saltar_se_zero     ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; estado.saltar_se_zero     ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.855      ;
; 0.736 ; estado.somar              ; RF_w_addr[0]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 1.054      ;
; 0.736 ; estado.somar              ; RF_w_addr[1]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 1.054      ;
; 0.736 ; estado.somar              ; RF_w_addr[2]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 1.054      ;
; 0.736 ; estado.somar              ; RF_w_addr[3]~reg0         ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.234      ; 1.054      ;
; 0.787 ; estado.saltar             ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; estado.saltar             ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; estado.saltar             ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; estado.saltar             ; RF_s0~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.908      ;
; 0.861 ; estado.decodificacao      ; RF_s1~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.982      ;
; 0.861 ; estado.decodificacao      ; RF_s1~en                  ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.982      ;
; 0.861 ; estado.decodificacao      ; RF_s0~reg0                ; clk_FSM      ; clk_FSM     ; 0.000        ; 0.037      ; 0.982      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_FSM'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_FSM ; Rise       ; clk_FSM                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~en                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.armazenar          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.carregar_constante ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.decodificacao      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.inicio             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.somar              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_FSM ; Rise       ; estado.subtrair           ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0        ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0        ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0        ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0        ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0         ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0            ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.carregar_constante ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.somar              ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.subtrair           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_clr~reg0               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_inc~reg0               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; PC_ld~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~en                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s0~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~en                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_s1~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s0~reg0               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; alu_s1~reg0               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.armazenar          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.busca              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.decodificacao      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.inicio             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_FSM ; Rise       ; estado.saltar_se_zero     ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[0]~reg0|clk    ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[1]~reg0|clk    ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[2]~reg0|clk    ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rq_addr[3]~reg0|clk    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[0]~reg0|clk     ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[1]~reg0|clk     ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[2]~reg0|clk     ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_w_addr[3]~reg0|clk     ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[0]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[1]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[2]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[3]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[4]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[5]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[6]~reg0|clk        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; D_addr[7]~reg0|clk        ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[0]~reg0|clk    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[1]~reg0|clk    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[2]~reg0|clk    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; RF_Rp_addr[3]~reg0|clk    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk_FSM ; Rise       ; clk_FSM~input|o           ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; -0.193 ; 0.121 ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 1.591  ; 2.263 ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; 0.942  ; 1.568 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; 0.975  ; 1.623 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; 0.943  ; 1.566 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; 0.826  ; 1.450 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; 1.114  ; 1.781 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; 1.253  ; 1.929 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; 0.846  ; 1.482 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; 1.038  ; 1.698 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; 0.728  ; 1.315 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; 0.679  ; 1.274 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; 1.088  ; 1.729 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; 0.699  ; 1.294 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; -0.177 ; 0.139 ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; 1.342  ; 1.983 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; 1.414  ; 2.099 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; 1.591  ; 2.263 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; 0.890  ; 1.085 ; Rise       ; clk_FSM         ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; 0.467  ; 0.126  ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 0.510  ; 0.181  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; -0.704 ; -1.321 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; -0.731 ; -1.362 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; -0.702 ; -1.315 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; -0.589 ; -1.197 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; -0.661 ; -1.282 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; -0.854 ; -1.490 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; -0.572 ; -1.180 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; -0.674 ; -1.308 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; -0.490 ; -1.068 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; -0.428 ; -0.996 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; -0.688 ; -1.283 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; -0.436 ; -1.005 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; 0.510  ; 0.181  ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; -0.778 ; -1.399 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; -0.962 ; -1.574 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; -1.130 ; -1.752 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; -0.527 ; -0.752 ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 4.227 ; 4.386 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 3.892 ; 4.002 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 3.867 ; 3.983 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 4.227 ; 4.386 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 3.762 ; 3.870 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 3.907 ; 4.032 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 3.913 ; 4.041 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 4.227 ; 4.379 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 4.111 ; 4.252 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 4.503 ; 4.671 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 3.259 ; 3.320 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 3.685 ; 3.819 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 3.987 ; 4.127 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 3.576 ; 3.651 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 3.850 ; 3.977 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 3.964 ; 4.090 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 3.987 ; 4.127 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 3.965 ; 4.078 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 3.965 ; 4.078 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 3.899 ; 4.016 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 3.651 ; 3.738 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 3.901 ; 4.012 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 3.167 ; 3.210 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 3.365 ; 3.448 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 4.458 ; 4.578 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 3.831 ; 3.947 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 3.918 ; 4.044 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 3.772 ; 3.881 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 4.458 ; 4.578 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 3.655 ; 3.779 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 3.502 ; 3.610 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 4.556 ; 4.371 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 4.256 ; 4.185 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 4.556 ; 4.371 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 4.436 ; 4.255 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 4.031 ; 4.006 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 3.637 ; 3.741 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 3.758 ; 3.864 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 3.738 ; 3.850 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 4.080 ; 4.232 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 3.637 ; 3.741 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 3.776 ; 3.897 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 3.781 ; 3.905 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 4.080 ; 4.226 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 3.968 ; 4.104 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 4.382 ; 4.546 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 3.151 ; 3.210 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 3.562 ; 3.692 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 3.457 ; 3.528 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 3.457 ; 3.528 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 3.722 ; 3.845 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 3.829 ; 3.950 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 3.853 ; 3.988 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 3.527 ; 3.611 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 3.829 ; 3.937 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 3.765 ; 3.877 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 3.527 ; 3.611 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 3.767 ; 3.874 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 3.062 ; 3.104 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 3.255 ; 3.335 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 3.646 ; 3.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 3.700 ; 3.813 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 3.786 ; 3.908 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 3.646 ; 3.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 4.340 ; 4.458 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 3.533 ; 3.653 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 3.387 ; 3.491 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 3.682 ; 3.579 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 3.682 ; 3.579 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 4.089 ; 3.928 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 3.810 ; 3.671 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 3.747 ; 3.712 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 3.585 ;    ;    ; 4.185 ;
; d[1]       ; RF_W_data[1] ; 3.468 ;    ;    ; 4.033 ;
; d[2]       ; RF_W_data[2] ; 3.431 ;    ;    ; 3.979 ;
; d[3]       ; RF_W_data[3] ; 3.506 ;    ;    ; 4.078 ;
; d[4]       ; RF_W_data[4] ; 3.496 ;    ;    ; 4.075 ;
; d[5]       ; RF_W_data[5] ; 3.454 ;    ;    ; 4.013 ;
; d[6]       ; RF_W_data[6] ; 3.676 ;    ;    ; 4.280 ;
; d[7]       ; RF_W_data[7] ; 3.731 ;    ;    ; 4.352 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 3.466 ;    ;    ; 4.057 ;
; d[1]       ; RF_W_data[1] ; 3.355 ;    ;    ; 3.911 ;
; d[2]       ; RF_W_data[2] ; 3.319 ;    ;    ; 3.860 ;
; d[3]       ; RF_W_data[3] ; 3.390 ;    ;    ; 3.955 ;
; d[4]       ; RF_W_data[4] ; 3.381 ;    ;    ; 3.952 ;
; d[5]       ; RF_W_data[5] ; 3.341 ;    ;    ; 3.892 ;
; d[6]       ; RF_W_data[6] ; 3.554 ;    ;    ; 4.149 ;
; d[7]       ; RF_W_data[7] ; 3.607 ;    ;    ; 4.218 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 3.155 ; 3.142 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 3.229 ; 3.228 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 3.054 ; 3.041 ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 3.128 ; 3.127 ; Rise       ; clk_FSM         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 3.180     ; 3.193     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 3.267     ; 3.268     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RF_s0     ; clk_FSM    ; 3.078     ; 3.091     ; Rise       ; clk_FSM         ;
; RF_s1     ; clk_FSM    ; 3.165     ; 3.166     ; Rise       ; clk_FSM         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.149  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_FSM         ; -1.149  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.552 ; 0.0   ; 0.0      ; 0.0     ; -44.632             ;
;  clk_FSM         ; -24.552 ; 0.000 ; N/A      ; N/A     ; -44.632             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; -0.193 ; 0.121 ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 2.886  ; 3.368 ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; 1.663  ; 2.160 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; 1.746  ; 2.205 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; 1.669  ; 2.159 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; 1.486  ; 1.944 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; 1.967  ; 2.479 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; 2.239  ; 2.726 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; 1.496  ; 2.002 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; 1.829  ; 2.356 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; 1.338  ; 1.746 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; 1.221  ; 1.676 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; 1.940  ; 2.412 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; 1.267  ; 1.714 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; -0.177 ; 0.139 ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; 2.392  ; 2.866 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; 2.548  ; 3.072 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; 2.886  ; 3.368 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; 1.460  ; 1.509 ; Rise       ; clk_FSM         ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RF_Rp_zero ; clk_FSM    ; 0.775  ; 0.606  ; Rise       ; clk_FSM         ;
; d[*]       ; clk_FSM    ; 0.876  ; 0.722  ; Rise       ; clk_FSM         ;
;  d[0]      ; clk_FSM    ; -0.704 ; -1.321 ; Rise       ; clk_FSM         ;
;  d[1]      ; clk_FSM    ; -0.731 ; -1.362 ; Rise       ; clk_FSM         ;
;  d[2]      ; clk_FSM    ; -0.702 ; -1.315 ; Rise       ; clk_FSM         ;
;  d[3]      ; clk_FSM    ; -0.589 ; -1.197 ; Rise       ; clk_FSM         ;
;  d[4]      ; clk_FSM    ; -0.661 ; -1.282 ; Rise       ; clk_FSM         ;
;  d[5]      ; clk_FSM    ; -0.854 ; -1.490 ; Rise       ; clk_FSM         ;
;  d[6]      ; clk_FSM    ; -0.572 ; -1.180 ; Rise       ; clk_FSM         ;
;  d[7]      ; clk_FSM    ; -0.674 ; -1.308 ; Rise       ; clk_FSM         ;
;  d[8]      ; clk_FSM    ; -0.490 ; -1.052 ; Rise       ; clk_FSM         ;
;  d[9]      ; clk_FSM    ; -0.428 ; -0.913 ; Rise       ; clk_FSM         ;
;  d[10]     ; clk_FSM    ; -0.688 ; -1.283 ; Rise       ; clk_FSM         ;
;  d[11]     ; clk_FSM    ; -0.436 ; -0.928 ; Rise       ; clk_FSM         ;
;  d[12]     ; clk_FSM    ; 0.876  ; 0.722  ; Rise       ; clk_FSM         ;
;  d[13]     ; clk_FSM    ; -0.778 ; -1.399 ; Rise       ; clk_FSM         ;
;  d[14]     ; clk_FSM    ; -0.962 ; -1.574 ; Rise       ; clk_FSM         ;
;  d[15]     ; clk_FSM    ; -1.130 ; -1.752 ; Rise       ; clk_FSM         ;
; rst_FSM    ; clk_FSM    ; -0.527 ; -0.752 ; Rise       ; clk_FSM         ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 7.264 ; 7.313 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 6.698 ; 6.728 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 6.668 ; 6.677 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 7.264 ; 7.313 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 6.461 ; 6.487 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 6.702 ; 6.748 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 6.727 ; 6.767 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 7.261 ; 7.305 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 7.033 ; 7.113 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 7.400 ; 7.528 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 5.568 ; 5.607 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 6.297 ; 6.339 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 6.820 ; 6.888 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 6.144 ; 6.176 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 6.580 ; 6.669 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 6.765 ; 6.879 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 6.820 ; 6.888 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 6.848 ; 6.838 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 6.848 ; 6.838 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 6.731 ; 6.742 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 6.261 ; 6.314 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 6.711 ; 6.747 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 5.432 ; 5.439 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 5.781 ; 5.783 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 7.355 ; 7.466 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 6.613 ; 6.673 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 6.718 ; 6.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 6.496 ; 6.515 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 7.355 ; 7.466 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 6.239 ; 6.284 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 5.978 ; 6.020 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 7.667 ; 7.597 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 7.274 ; 7.228 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 7.667 ; 7.597 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 7.476 ; 7.438 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 6.812 ; 6.877 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D_addr[*]      ; clk_FSM    ; 3.637 ; 3.741 ; Rise       ; clk_FSM         ;
;  D_addr[0]     ; clk_FSM    ; 3.758 ; 3.864 ; Rise       ; clk_FSM         ;
;  D_addr[1]     ; clk_FSM    ; 3.738 ; 3.850 ; Rise       ; clk_FSM         ;
;  D_addr[2]     ; clk_FSM    ; 4.080 ; 4.232 ; Rise       ; clk_FSM         ;
;  D_addr[3]     ; clk_FSM    ; 3.637 ; 3.741 ; Rise       ; clk_FSM         ;
;  D_addr[4]     ; clk_FSM    ; 3.776 ; 3.897 ; Rise       ; clk_FSM         ;
;  D_addr[5]     ; clk_FSM    ; 3.781 ; 3.905 ; Rise       ; clk_FSM         ;
;  D_addr[6]     ; clk_FSM    ; 4.080 ; 4.226 ; Rise       ; clk_FSM         ;
;  D_addr[7]     ; clk_FSM    ; 3.968 ; 4.104 ; Rise       ; clk_FSM         ;
; PC_clr         ; clk_FSM    ; 4.382 ; 4.546 ; Rise       ; clk_FSM         ;
; PC_inc         ; clk_FSM    ; 3.151 ; 3.210 ; Rise       ; clk_FSM         ;
; PC_ld          ; clk_FSM    ; 3.562 ; 3.692 ; Rise       ; clk_FSM         ;
; RF_Rp_addr[*]  ; clk_FSM    ; 3.457 ; 3.528 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[0] ; clk_FSM    ; 3.457 ; 3.528 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[1] ; clk_FSM    ; 3.722 ; 3.845 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[2] ; clk_FSM    ; 3.829 ; 3.950 ; Rise       ; clk_FSM         ;
;  RF_Rp_addr[3] ; clk_FSM    ; 3.853 ; 3.988 ; Rise       ; clk_FSM         ;
; RF_Rq_addr[*]  ; clk_FSM    ; 3.527 ; 3.611 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[0] ; clk_FSM    ; 3.829 ; 3.937 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[1] ; clk_FSM    ; 3.765 ; 3.877 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[2] ; clk_FSM    ; 3.527 ; 3.611 ; Rise       ; clk_FSM         ;
;  RF_Rq_addr[3] ; clk_FSM    ; 3.767 ; 3.874 ; Rise       ; clk_FSM         ;
; RF_s0          ; clk_FSM    ; 3.062 ; 3.104 ; Rise       ; clk_FSM         ;
; RF_s1          ; clk_FSM    ; 3.255 ; 3.335 ; Rise       ; clk_FSM         ;
; RF_w_addr[*]   ; clk_FSM    ; 3.646 ; 3.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[0]  ; clk_FSM    ; 3.700 ; 3.813 ; Rise       ; clk_FSM         ;
;  RF_w_addr[1]  ; clk_FSM    ; 3.786 ; 3.908 ; Rise       ; clk_FSM         ;
;  RF_w_addr[2]  ; clk_FSM    ; 3.646 ; 3.752 ; Rise       ; clk_FSM         ;
;  RF_w_addr[3]  ; clk_FSM    ; 4.340 ; 4.458 ; Rise       ; clk_FSM         ;
; alu_s0         ; clk_FSM    ; 3.533 ; 3.653 ; Rise       ; clk_FSM         ;
; alu_s1         ; clk_FSM    ; 3.387 ; 3.491 ; Rise       ; clk_FSM         ;
; saida_FSM[*]   ; clk_FSM    ; 3.682 ; 3.579 ; Rise       ; clk_FSM         ;
;  saida_FSM[0]  ; clk_FSM    ; 3.682 ; 3.579 ; Rise       ; clk_FSM         ;
;  saida_FSM[1]  ; clk_FSM    ; 4.089 ; 3.928 ; Rise       ; clk_FSM         ;
;  saida_FSM[2]  ; clk_FSM    ; 3.810 ; 3.671 ; Rise       ; clk_FSM         ;
;  saida_FSM[3]  ; clk_FSM    ; 3.747 ; 3.712 ; Rise       ; clk_FSM         ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 6.106 ;    ;    ; 6.530 ;
; d[1]       ; RF_W_data[1] ; 5.934 ;    ;    ; 6.305 ;
; d[2]       ; RF_W_data[2] ; 5.882 ;    ;    ; 6.231 ;
; d[3]       ; RF_W_data[3] ; 5.979 ;    ;    ; 6.361 ;
; d[4]       ; RF_W_data[4] ; 5.972 ;    ;    ; 6.374 ;
; d[5]       ; RF_W_data[5] ; 5.918 ;    ;    ; 6.281 ;
; d[6]       ; RF_W_data[6] ; 6.260 ;    ;    ; 6.691 ;
; d[7]       ; RF_W_data[7] ; 6.365 ;    ;    ; 6.785 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; d[0]       ; RF_W_data[0] ; 3.466 ;    ;    ; 4.057 ;
; d[1]       ; RF_W_data[1] ; 3.355 ;    ;    ; 3.911 ;
; d[2]       ; RF_W_data[2] ; 3.319 ;    ;    ; 3.860 ;
; d[3]       ; RF_W_data[3] ; 3.390 ;    ;    ; 3.955 ;
; d[4]       ; RF_W_data[4] ; 3.381 ;    ;    ; 3.952 ;
; d[5]       ; RF_W_data[5] ; 3.341 ;    ;    ; 3.892 ;
; d[6]       ; RF_W_data[6] ; 3.554 ;    ;    ; 4.149 ;
; d[7]       ; RF_W_data[7] ; 3.607 ;    ;    ; 4.218 ;
+------------+--------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PC_clr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I_rd          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_inc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR_ld         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_s1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_s0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_wr       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_wr          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rp_rd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_ld         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_s0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_s1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rd          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rq_rd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_w_addr[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_w_addr[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_w_addr[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_w_addr[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rp_addr[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rp_addr[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rp_addr[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rp_addr[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rq_addr[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rq_addr[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rq_addr[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_Rq_addr[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RF_W_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_FSM[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_FSM[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_FSM[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida_FSM[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; d[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_FSM                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_FSM                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RF_Rp_zero              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_clr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; I_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PC_inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; IR_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_s1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RF_s0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_wr       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D_wr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_Rp_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PC_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_s0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_s1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_Rq_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_w_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RF_Rp_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_Rq_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_Rq_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_Rq_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RF_W_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_FSM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida_FSM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_clr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; I_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PC_inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; IR_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_s1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RF_s0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_wr       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D_wr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PC_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_s0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_s1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RF_w_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RF_w_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RF_Rp_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RF_Rq_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; saida_FSM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; saida_FSM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_clr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; I_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; IR_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_s1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RF_s0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_wr       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_wr          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_ld         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_s0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_s1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_rd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; RF_w_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RF_w_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RF_w_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RF_Rp_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RF_Rp_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rp_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RF_Rq_addr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_Rq_addr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RF_W_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida_FSM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; saida_FSM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; saida_FSM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_FSM    ; clk_FSM  ; 117      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_FSM    ; clk_FSM  ; 117      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 109   ; 109  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 04 08:47:36 2022
Info: Command: quartus_sta FSM -c FSM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_FSM clk_FSM
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.149       -24.552 clk_FSM 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.359         0.000 clk_FSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk_FSM 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.941       -18.232 clk_FSM 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 clk_FSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk_FSM 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.188        -1.052 clk_FSM 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk_FSM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.632 clk_FSM 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4626 megabytes
    Info: Processing ended: Mon Apr 04 08:47:41 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


