高速有線通訊矽智財之設計與內建自我測試(3/3) 
“High Speed Wire Communication IP Design and BIST (3/3)” 
計畫編號：NSC96-2221-E-008-095 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：鄭國興 中央大學電機系教授 
 
一、 中文摘要 
在此份三年的計劃中，我們預計以0.18μm 
製程來開始先期之研究，而最後將以0.13μm 
製程完成一資料傳輸率可達5Gbps 的傳輸收
發器。資料回復電路較能有效的訊號於接收端
錯誤及抖動的情形。而為了使接收端能有較正
確的訊號，且使得資料回復電路所產生之時脈
訊號，具有穩定、同步以及沒有頻率相位歪斜
的特點，因此相位鎖定迴路以及延遲鎖定迴路
的設計，也變得愈加重要。此外為了能夠有效
掌握系統效能的優劣以及減少電路測試所需
的成本，本計畫亦將針對相位鎖定迴路及延遲
鎖定迴路，設計一出具有抖動測試功能之內建
自我測試電路。 
在第一年的子計畫中，我們把重點放在低
抖動的同步電路設計上。而非理想因素如
CMOS的漏電流可能會影響電路的正確動
作，這些問題將會被提出研究探討，並應用於
解決低抖動同步電路設計中的漏電流問題。第
二年的子計畫中，我們主要重點在於時脈及時
序之同步與回復和內建自我測試的電路設
計。我們將探討PLL-Base 及Phase-Picking 架
構的優缺點，在此計劃中，我們也將發展內建
自我偵測(BIST)的技術。在第三年的子計畫
中，我們主要把主要工作在於利用前二年所做
之研究，應用於傳輸收發器，並設計一個具有
5Gb/s 傳輸收發器並下線，於電路板上驗證。 
英文摘要 
With the increasing complexity in SoC and 
progressing in CMOS technology, CMOS device 
will operate in low voltage 1.2V in 0.13um 
technology, and the data rate in Transmission 
Line will attain to 5Gbps. Because of the 
advancing technology, the delay time in wire 
will be larger than in logic gate in the future and 
causing to the wire approximately being a 
transmission line. The approximation will be a 
factor that constraint the efficiency of the circuit. 
Therefore, the theory of transceiver, receiver and 
transmission line must be extensively researched 
and will be applied in interface of SoC. 
Moreover, with the progressing of technology, 
leakage current can not be ignored, and reducing 
leakage current in nanometer CMOS will be an 
important topic in the future. In the three-year 
proposal, we will finish a transceiver and a 
receiver operating in 5Gbps data rate. When the 
data is transmitted, it is always being amplified, 
and the data in receiver will be distorted and 
noisy. Clock Data Recovery Circuit can remove 
the distortion and retrieve the data effectively. 
Since a completed Clock Data Recovery Circuit 
need a stable, synchronized and with no 
frequency and phase skew clock signal, the 
design of Phase Locking Loop and Delay 
Locking Loop is also important; furthermore, in 
order to detect the efficiency of the circuit, we 
will build a Built-In Self Test Circuit counter to 
the design of our Phase Locking Loop and Delay 
Locking Loop. In the first year of our proposal, 
we will focus on the design of the circuit with 
low jitter and synchronization. In the SoC 
system, when the system clock feeding into the 
chip, we always use PLL and DLL to correct the 
clock making frequency and phase of the clock 
signal synchronized in the chip. However, some 
non-ideal factors such as leakage current in 
nanometer CMOS may cause the circuit 
malfunction. The solutions will be considered 
and researched to solve the leakage current in 
low jitter synchronized circuit. In the second 
year proposal, we will focus on the design of 
Clock Data Recovery Circuit and Built-In Self 
Test Circuit. We will compare the advantage and 
disadvantage between the architecture of 
PLL-Base and Phase-picking CDR, and design a 
第一年主要目標為下面幾項： 
 
A. Wide-Range DLL 羅有龍 
圖  1為所提出的寬頻延遲鎖定迴路
(Wide-Range DLL)，其中包含一個傳統的延遲
鎖定迴路、頻率選擇器、啟動電路及粗調電
路。頻率選擇器可以偵測輸入頻率並產生數位
控制碼（S1，S0）去控制多段式壓控延遲線的
延遲時間及充電泵的電流以調整迴路頻寬，使
之可以達到寬頻操作的目的。當啟動電路被輸
入頻率致能後迴路濾波器上的電容會被充電
至 VDD，此時壓控延遲線的延遲時間為最小
值，落於延遲時間(TVCDL)在 0.5×TCLK 至 TCLK
之間。此時，粗調電路會開始動作並產生一個
較大的放電電流，使輸出信號（out_clk）接近
參考信號（ref_clk），因此，可以減少鎖定時
間。接下來，介紹內部主要的電路。 
 
圖 1：Block diagram of the proposed DLL. 
(1) 頻率選擇器（Frequency Range Selector） 
頻率選擇器能偵測輸入參考信號的頻率
而快速地產生兩個 Bits 的數位控制訊號（S1，
S0）去控制延遲鎖定迴路的多段式壓控延遲線
及充電泵的電流，這個頻率選擇器是利用混合
式時間對數位轉換器的方式，其中包含一個簡
單的延遲線(Delay Line)、編碼電路（Encoder）
及控制單元（Control Unit），如圖 2所示。在
頻率選擇器中 Delay Line 的輸出（o1-o10）會
隨著不同的輸入參考頻率而有所不同，經過一
連串的 AND 閘後，再透過 Latches 可以得到
有 規 則 的 數 位 碼 ， 而 編 碼 電 路 的 輸 出
（Q1-Q10）也是一串數位的值，這些值是由
(o1-o10)的值而來，也是隨著不同的輸入參考
頻率而有所不同，而(Q1-Q10)的值，會被輸入
參考信號的責任週期(Duty Cycle)所影響，所以
必須先經過除二電路以確保其責任週期為
50%，再進入頻率選擇器。 
 
圖 2：Block diagram of the frequency range 
selector. 
 
(2) 多段式壓控延遲線（Multi-Controlled 
Delay Line） 
所提出的多段式壓控延遲線如圖  3 所
示。此多段式壓控延遲線具有四段的操作範
圍，圖 4為所操作範圍的原理，其中延遲時間
(TVCDL.max、TVCDL.min 及 Td)是由控制碼(S0，S1)
及控制電壓(Vctrl)所決定，在第一段的延遲範
圍中，其控制碼(S0，S1)分別為(0，0)，而延
遲時間的範圍界於 TVCDL.max 與 Td1 之間，其
它段依此類推。此寬頻操作的延遲鎖定迴路，
每段的操作範圍必須要有邊界(Tb)，為了避免
製程、電壓、溫度(PVT)偏移的因素，而發生
錯誤鎖定的狀況，其每段的操作範圍必須適當
的重疊，若重疊量不夠，可以適時的改變其增
益(KVCDL)。 
vctrl
in out
S0 S1
S0 S1
MP1 MP2 MP3
MN1 MN2 MN3
Ip
In
Half Delay Cell Element
MN0
 
(a) 
(b) 
圖 3：The multi-controlled delay cell (a) circuit 
diagram of HDEC and (b) configuration of 
ten-stage delay cell 
 
(a)                      (b) 
圖 8：Clock waveforms of output clock and 
phase 5. (a) 32 MHz and (b) 320 MHz. 
 
(a) 
 
(b) 
圖 9：Measured static phase offset. (a) 50 MHz 
and (b) 200 MHz. 
 
(a) 
 
(b) 
圖 10：The jitter histograms at 200 MHz. (a) 
Quiet supply. (b) Added 1-MHz 100-mV 
square-wave supply noise. 
表 1：Performance Comparisons 
 This work 
Architecture Mixed Mode 
Process 0.25-μm 
Supply Voltage 2.5 V 
Operation Range 32 ~ 320MHz 
Lock Time 22 clock cycles (Max.) 
Jitter 4.44ps rms RJ @ 200MHz15ps pk-pk DJ @ 200MHz
Power Dissipation 15 mW @ 320MHz 
Active Area 0.07 mm2 
 
初步的成果亦已發表於國際會議和 IEEE
期刊中[2][3] [6]。 
 
B. Adaptive Bandwidth PLL 賴敬文張凱斐 
本計劃所設計的鎖相迴路，如圖 11所
示，除了原來五個主要部分：相頻偵測器（PFD, 
Phase Frequency Detector）、充電幫浦（CP, 
Charge Pump）和迴路濾波器（LF, Loop 
Filter）、壓控振盪器(VCO, Voltage Controlled 
Oscillator) 和除頻器(FD, Frequency Divider)
之外，由於多用途的設計概念，在外部參考頻
率(Ref_clk)和除頻器的除數(N)產生不同的變
化組合時，需要內部電路的電路參數一起跟著
改變，藉此來達到系統穩定和降低雜訊影響的
目的，所以另外加了兩個控制電路：時間對數
位轉換器(TDC ,Time to Digital Converter) 和
可 程 式 化 電 流 鏡 (Programmable Current 
Mirror)，目的在控制充電幫浦的電流值(Iref)
大小和迴路濾波器的電阻值。此外，因為除數
是可變的，所以本次所使用的除頻器是屬於可
 
圖 16：Layout view of the proposed PLL 
 
初步的成果亦已發表於國際會議[4][14]。 
 
C. BIST 黃展偉 
在所提出之 BIJM 電路中，我們改善了傳
統尺規延遲電路的缺點，傳統尺規延遲電路雖
具有高解析度的特性但相對的卻消耗相當大
的面積，並且須有一無抖動之參考信號，因此
在此次所提出之電路架構中，它包含了高解析
度、低面積消耗及無需一無抖動之參考信號的
優點，下圖 17便是所提出電路之完整架構。 
 
圖 17：提出之 BIJM 電路架構 
在圖 17之 BIJM 架構中，總共包含了三
個部份—一週期延遲電路、抖動量測電路及控
制邏輯電路。首先，當 BIJM 電路欲量測輸入
信號的抖動時，只需要一輸入的抖動信號，而
此信號可由 PLL、DLL 或其他電路送入 BIJM
的電路中，然後經由一週期延遲電路產生兩個
輸出信號，這兩個輸出信號再送入抖動量測電
路當中，而藉由控制邏輯電路去控制抖動量測
電路去對信號進行抖動的量測，量測的結果再
送至 BIJM 的輸出端進行統計。在此電路中，
一週期延遲電路的使用大大降低了整體電路
所消耗的面積，而第二級的抖動量測電路則具
有高解析度的特性，因此對於信號抖動的量測
將會更加精確。 
(1) 一週期延遲電路 
 
圖 18：一週期延遲電路架構 
上圖 18便是所提出之ㄧ週期延遲電路的
架構，此架構由可調整式 delay cell、AND 閘、
OR 閘和 D 型正反器所組成，其中可調整式
delay cell 由 Ctrl 信號所控制。 
(2) 抖動量測電路 
 
圖 19：抖動量測電路之架構 
上圖 18為抖動量測電路的架構，此架構
由 MOS 電容和 D 型正反器所組成，前一級一
週期延遲電路的兩輸出信號送入第二級的抖
動量測電路當中。 
(3) 控制邏輯電路 
上圖 20為控制邏輯電路的架構，由 D 型
正反器所組成，剛開始每一顆 D 型正反器皆清
為 low，而最後一顆 D 型正反器的 Qbar 則為
high，當 CLKtest信號進來時，控制信號將一級
一級的上升，藉此控制抖動量測信號 MOS 電
容的充電量大小以達到抖動量測的目的。 
 
圖 20：控制邏輯電路 
 
本晶片所使用的濾波器為二階 RC 濾波
器，如圖 28所示。 
C2
R2
C1
 
圖 28：二階 RC 低通濾波器 
(4) 電壓控制振盪器 
為了達到低抖動的要求，根據上述，VCO
的增益需要盡可能的小，且必須震盪在
2.5GHz。模擬時顯示，VCO 受到製程變異的
影響，會有大約 400MHz 的誤差，例如在 TT 
corner 條件下的模擬結果為 2.5GHz，而 FF 
corner 與 SS corner 條件下，模擬結果分別為
2.9GHz 與 2.1GHz。因此 VCO 的震盪頻率必
須要在 2.1GHz ~2.9GHz。為了使供應電壓的
雜訊不影響到鎖相迴路的抖動品質，以及輸出
功率消耗的不能太高的考量，我們選用了
Symmetric Load 延遲元件來實現電壓控制振
盪器，如圖  30 所示，且其平均增益為
200MHz/V，假設每一個分段的震盪頻率有個
最大的臨界電壓 L+，且有個最小的臨界電壓
L-。則使用多重頻段設計的鎖相迴路，每個頻
段重疊量(Overlap)必須滿足式一，計算結果為
30%，再加上考量 Ground Bounce 的影響，所
以我們設計 50%的重疊量。 
 
圖 29：電壓控制振盪器 
                  
VCO
VCO
K2L
)K0.66L-(L(%) OverlapFrequency +
++
=   (1) 
(5) 控制電路 
    改變VCO電流源的方式，最常用的便是使
用數位類比轉換器(DAC)分別有二位元碼式
(Binary Code DAC) 及 溫 度 計 碼 式
(Thermometer Code DAC)，我們選擇溫度計碼
式，如圖 30所示，來實現我們的鎖相迴路。
並使用一組控制電路來控制DAC的輸出，其架
構如圖 31所示，使得VCO得以做跳頻的動
作，當比較器的輸出訊號是DOWN時，記數器
便會控制DAC，使其抽走的電流增加，以將
VCO的頻段往下調降。 
D0
N Stage
Ibias
N I
Ibias,DAC
DN
I I M1 M2
Vbias2
Vbias1
 
圖 30：溫度計碼式數位類比轉換器 
 
圖 31：控制電路 
(6) 除頻器 
採用 TSPC(True Single Phase Clock) T 型
正反器當作除頻器如圖 32，它具有良好的整
波功能。 
 
圖 32：動態除 2 的 TSPC 除頻器 
 
模擬及量測成果 
選定電壓控制振盪器的延遲元件架構
後，並參照所決定之規格。圖 33與圖 34為
PLL 鎖定後，Vctrl 的波形及輸出波形的 eye 
diagram。下表 2為 PLL 的規格表 
 
(1) 改良式複製控制電路 (MCC) 
    如圖 38所示，電路改用D-type 正反器取
代NAND閘之功用，改善了傳統架構無法接受
超過50%的時脈訊號。 
 (2) Fine Delay Line & 8:1 MUX 
    如圖 39 所示。利用相位內插電路去產生
八個相位，每一個相位間差距為1/8 Td，之後
利用8:1多工器去選擇其中一個訊號。如此一來
能使相位差從原來的Td降為1/8Td，大大提升了
電路的解析度。其中相位內插器是利用數個反
向器組成，如圖 40 所示。 
 
圖 39：Fine Delay Line & 8:1MUX 
 
圖 40：相位內插器 
(3) 相位比較器 
利用相位比較器(如圖 41所示)比較輸入
與輸出之訊號，當輸入訊號較輸出訊號慢時，
則產生 Comp 訊號為 1，相反則為 0，若輸入
訊號與輸出訊號相位相同時，則產生 Lock 訊
號為 1，如；並將 Comp 與 Lock 訊號送入 SAR
電路，SAR 電路之操作即是根據這兩個訊號指
示動作。 
 
圖 41：相位比較器之電路架構 
(3) SAR 
圖 42為一 3-bit SAR 電路，相較於傳統跳
code 方式，利用此電路完成之微調電路的操作
時間將能有效的縮短控制在八個週期內。圖 
43 為 SAR 演算法。 
 
圖 42：SAR 電路 
 
圖 43：SAR 演算法  
 
模擬與量測結果 
 
圖 44：佈局平面圖 
此次下線的 SMD 使用 0.18-μm CMOS 製
程，圖 44為此晶片的佈局平面圖，有效面積
為 0.44×0.14 mm2。量測電路晶片分別在操作
頻率為 170MHz與 370MHz時改變輸入訊號的
duty cycle 的情形如圖 45(a)(b)及圖 46所示。 
 
(a) 
 
圖 49：改良式複製控制電路 
(2) Fine Delay Line & 8:1 MUX 
如圖 50 所示，利用相位內插電路去產生
八個相位，每一個相位間差距為1/8 Td，之後
利用8:1多工器去選擇其中一個訊號。如此一來
能使相位差從原來的Td降為1/8Td，大大提升了
電路的解析度。 
 
圖 50：Fine Delay Line & 8:1MUX 
(3) 相位比較器與相位變動器 
如圖 51 所示，利用相位比較器比較輸入
與輸出之訊號之相位，當輸入訊號較輸出訊號
慢時，則產生 DN 訊號為 1，相反則 UP 為 1，
若輸入訊號與輸出訊號相位相同時，則產生
UP 與 DN 訊號皆為 0，並將 UP 與 DN 訊號送
入相位變動電路，相位變動電路之操作即是根
據這兩個訊號指示動作。 
 
圖 51：相位比較器器與相位變動器 
 
量測結果 
 
圖 52：佈局平面圖 
此次下線的 SMD 使用 0.18-μm CMOS 製
程，圖 52為此晶片的佈局平面圖，有效面積
為 0.38×0.15 mm2。量測電路晶片分別在操作
頻率為 200MHz與 450MHz時改變輸入訊號的
duty cycle 的情形如圖 53及圖 54所示。 
29.8%
Ext.clk
Int.clk
 
(a) 
 
                   (b) 
圖 53：操作頻率為 212MHz (a) 30% and (b) 
80% 
 
圖 58：新式多級控制單元 
(2) 頻率偵測器 
圖 59中的頻率偵測器是用來預先判斷輸
入的頻率以選擇要用哪一塊控制單元以達到
更好的效能，此為TDC 的應用。 
 
圖 59：頻率偵測器 
(3) 責任週期偵測器 
責任周期偵測器如圖 60包含了兩組由頻
率偵測器控制的延遲線路，用以對輸入責任週
期做粗略的判斷。 
 
圖 60：責任週期偵測器 
(4) 數位控制充電幫浦 
數位控制充電幫浦如圖 61 (a)用以提供
不同的的責任週期藉由4 個數位控制訊號
(S0~S3)。利用數位控制充電幫浦的充放電不
匹配 
 
圖 61：(a) 數位控制充電幫浦 (b) 數位控制
充電幫浦單元電路. 
(5) 傳統控制單元與新式控制單元之比較 
從圖 62為傳統控制單元與新式控制單元
轉換曲線，其中X 座標軸為控制電壓Vctrl ，
Y 座 標 軸 為 輸 出 端 (Vcs) 的 任 週 期 Duty 
Cycle，可以很明顯的看出在不同輸入頻率
(Ckin Frequency)與不同輸入責任週期 (Ckin 
Duty Cycle)，所產生輸出端的責任週期皆只有
在某些範圍如圖中的B 內才是線性的，因此容
易使的系統不穩定而發散，因此傳統式Control 
Stage 電路只符合小範圍的輸入頻率與輸入責
任週期。 
 
圖 62：傳統與新式控制單元之轉換曲線比較 
 
量測結果 
 
圖 63：新式脈波寬度控制迴路之測試電路板 
圖 63為測試電路板之俯視圖。板子大小
為7 公分*10 公分。新式的脈波寬度控制迴路
使用台積電0.18 微米互補式金屬氧化半導體
(CMOS)之製程，其正常供應電壓為1.8 伏特。 
 
圖 64：新式脈波寬度控制迴路之晶片佈局圖 
表 3：Characteristic of Different PWCLs 
 This Work 
Process 0.18 μm 
CKin 30 ~ 70% 
CKout 30~70%@5% 
Operating 
Frequency 1 MHz ~1.3 GHz 
Locking Time <600 ns 
PK-PK Jitter 13.2 ps@1.3 GHz 
Power 4.8 mW @1.3 GHz
Active Area 0.057 mm2 
 
初步的成果亦已發表於國際會議及 IEEE
期刊中[7][13]。 
 
D. CDR 陳昭安 
我們使用改良式的三倍超取樣 CDR 電路
來實現，如下圖 71所示，使用 Blender Delay 
Line 來取代 PLL 電路，其目的為了改善傳統
多相位輸出的精準度。本計劃將設計出 30 個
相位的時脈對接收資料作取樣，藉由取樣結果
做相位的選擇，以達到最佳取樣點。 
 
圖 71：改良式三倍超取樣 CDR 架構 
 
圖 72：改良式三倍超取樣 CDR 電路 
詳細電路如圖 72所示，一開始會將 Phase 
Pointer 設為初始中間點，經由迴路之判斷，在
選擇是否往左或往右移位，最後在藉由 PLL
鎖定後，產生 30 個取樣相位時脈，經過幾個
週期後，若是 Phase Pointer 停止改變時，表示
時脈已經移位到最佳取樣的位置。 
(1) Sampler 電路 
如下圖 73，其操作為 5Gb/s 之串列資料、
500MHz 之時脈頻率，類似高速差動對 D 
Filp-Flop，藉由時脈分為二種輸出狀態，當時
脈為高準位時，此時動作為 Sample；而當時脈
為低準位時，輸出便將資料 Hold 住。使用此
Sampler 將有助於減去時脈取樣上的 Skew 問
題，同時也可輕易偵測出輸入對的微小差易，
近而節省功率上的消耗。 
 
圖 73：取樣電路與操作時序圖 
(2) 控制邏輯部份 
 繼上述取樣電路取樣之後，首先需要由邊
緣偵測器(Edge Detector)判斷時脈與資料的相
位領先與落後情形，再由後面邏輯電路送出
Up 與 Dn 結果於 Blender Delay 電路做選擇，
其邏輯上之判定為下圖 74所示。 
 
圖 74：決策電路之真值表 
(3) Blender Delay 電路 
 
改良式的時脈抖動量測電路圖 80分成四
大部份，分別是一週期延遲產生電路(在此簡
稱OPD)、抖動量測電路、控制訊號產生電路
及計數器電路。改良式時脈抖動電路操作如圖
2所示，利用兩種不同解析度來量測時脈抖動
量。待測時脈Fin先輸入一週期延遲電路，解
析度為TO，輸出的兩訊號相位差為TJ = 
mTO-Ti，再將TJ送入抖動量測電路中做抖動
量量測，解析度為TP，因為抖動量測電路的延
遲元件解析度較高，可讓量測結果更精確。 
 
圖 81：改良式時脈抖動電路操作示意圖 
(1) 一週期延遲產生電路 
    一週期延遲產生電路是置於電路輸入級，
用來將原先的待測時脈訊號產生兩個時脈訊號
輸出，所產生的時脈訊號相位差為略大於一週
期。電路架構如圖 82所示，由可調整式延遲元
件、AND gate、OR gate及相位偵測電路所構
成。  
 
圖 82：一週期延遲產生電路架構圖 
此次所選用的延遲元件如圖 82所示，一
般的延遲元件在電壓源不穩時，延遲時間也會
不同，電壓愈高，延遲時間愈短。改良式延遲
元件另外加上了電壓補償電路，當供應電壓源
改變時，輸出點看到的負載電容會不同，當電
壓變高將負載電容加大後，即可加大延遲時
間。若電壓不穩時，改良式延遲元件的延遲時
間較固定，能抵抗電壓源雜訊。  
 
圖 83：改良式延遲元件電路架構圖 
(2) 抖動量測電路 
    抖動量測電路是置於一週期量測電路之
後，運用改良式游標尺延遲線原理來量測出時
脈抖動量。電路架構如圖 84所示，由延遲元
件及相位偵測電路所構成，另外需要一控制訊
號產生器電路來控制延遲元件的延遲時間，控
制訊號產生器電路會在下一小節詳加描述。  
 
圖 84：抖動量測電路架構圖 
   延遲元件電路架構如圖 85所示，可利用控
制訊號“Set”來控制延遲時間長短。仔細的設計
電晶體尺寸可將解析度調成所預定的值，在此
我們將解析度設成5ps。  
 
圖 85：抖動量測電路延遲元件架構圖 
抖動量測電路時序操作如圖 86所示，運
用游標尺延遲線的概念，外加上控制訊號控制
延遲線延遲時間，經由多次的量測即可得到抖
動分佈圖。一週期延遲電路的功用是將輸入訊
號轉成兩個相差略大於一週期的輸出訊號。電
第三年主要目標為下面幾項： 
 
A. PLL 黃瀞萱 
A.1 Sub-0.5V PLL 
本設計利用基板控制技術來實現低於
0.5V之PLL中主要的類比電路，如VCO及CP，
以達到低電壓的操作，也利用此技術改變VCO
的控制電壓來實現多重頻段，以降低KVCO並保
有夠大的操作範圍。圖 93為我們所實現的架
構圖，包含電壓控制振盪器、數位類比轉換
器、充電幫浦、相位頻率偵測器、除頻器及迴
路濾波器。 
1/N
DAC
VCO
Vctrl
Fosc
Vctrl
Up
Dn
VDAC
8
PFD
FD
Fref
Fosc/N
LPF
Fosc
CPS0~S3
Decoder4
 
圖 93：PLL 架構圖 
(1) 電壓控制振盪器 
為了抵抗操作電壓所產生的雜訊，避免產
生相位誤差，我們必需選用線性度佳且KVCO
較低的延遲元件來設計VCO。同時，為了讓
VCO在0.5V的低電壓下還能正常操作，必需儘
量避免疊接電晶體。此外，要在低電壓的情況
下能有足夠大的控制範圍，必需避免VT造成控
制範圍縮小。由於電晶體在VGS>VT的情況下才
導通，理想上的方法是讓電晶體保持導通的狀
態，再加上其他的控制方式來改變電流的大小
來控制輸出頻率，最簡單的方法就是將控制訊
號由電流源的閘極改至基極。因此我們將基板
控制技術應用在N-latch式的延遲元件，如圖 
94所示。 
VDAC
Vctrl
 
圖 94：N-latch 式延遲元件 
 (2) 控制電路 
    改變VCO粗調電流源的方式，由於要符合
低電壓操作，我們亦將DAC電路用基板控制技
術實現，因此選擇溫度計碼式，如圖 95所示，
來實現我們的鎖相迴路。並使用外調訊號來控
制DAC的輸出，使VCO做跳頻的動作。 
S1 S2 S7
VDAC
S0Ibias
 
圖 95：溫度計碼式數位類比轉換器 
 (3) 充電幫浦 
Vctrl
Dn
Dn
Up
Up
Mup
Mdn
TG1
TG2
Vu2
Vd2
Vu1
Vd1
Iup
Idn
Ibias
 
圖 96：閘極開關充電幫浦 
為了操作在低電壓，避免疊接電晶體，因
此採用閘極開關的 CP。因此我們在閘極開關
之前加上一個 transmission gate，如圖 96所
示。當開關 on 時，transmission gate 同時 off，
避免前一級電流鏡持續對閘極充電，以利開關
抽走電荷；當開關 off 時，transmission gate 為
on，此時電路操作如同傳統的閘極開關 CP 使
用此架構還有另一個好處，由於開關的訊號不
在汲極，可避免掉電荷注入(charge injection)
的問題。 
 (4) 漏電影響 
由於製程下降，隨之而來的問題是愈來愈
小的電壓差無法真正關緊 MOS 而造成漏電。
一般來說，若是數位電路發生漏電，會造成額
外的功率消耗，但若是類比電路發生漏電，很
可能會造成電路判斷錯誤。在本設計中，主要
的類比電路包含 CP、DAC 與 VCO。在 CP 部
分，我們加上 transmission gate 來幫助輸出級
閘極歸零來避免漏電流產生。 
  
模擬結果 
在本設計中我們使用 UMC 1P9M 90nm 
定。振盪器為了達到寬線性範圍與低抖動操
作，所以採用受電源雜訊影響較低的對稱性負
載(symmetric load)之延遲元件。 
 (3) 漏電影響 
 在奈米製程下設計鎖相迴路會出現電流
不匹配及漏電流的影響，其中充電泵MOS元件
的漏電流會直接影響控制電壓VCTRL，造成
VCTRL上的抖動，如錯誤! 找不到參照來源。
所示。當鎖相迴路鎖定時，理論上控制電壓是
不變的常數，由於充電泵中MOS元件的漏電流
造成控制電壓上升或下降，導致VCO的輸出頻
率抖動。在鎖相迴路中較大的倍頻因子N有較
長的延遲時間才會輸出給PFD 偵測，所以充
電泵會累積較多的漏電流使得VCO的輸出頻
率抖動量增加。 
 
模擬結果 
在本設計中我們使用 UMC 1P9M 90nm 
CMOS 製程來做 post-layout simulation。我們
在模擬時，均在供應電壓加上 3nH 的電感來模
擬 Power/Ground Bounce，供應電壓為 1V，溫
度為 40oC，在 TT Model 下模擬，其結果如圖 
103。鎖定時間為 450ns，且速度可達 2.5GHz，
我們量測重疊了 2000 次輸出後的眼圖(eye 
diagram)，可得知抖動為 1.83ps，圖 104所示 
 
圖 103：PLL 鎖定時的 Vctrl電壓模擬圖 
 
圖 104：PLL 鎖定時的 eye diagram 
 此次下線的低抖動快速鎖定 PLL 使用
90nm CMOS 製程， 圖 105為此晶片的佈局平
面圖，有效的晶片面積為 0.2×0.48 mm2。 
  
圖 105：佈局平面圖 
 
初步的成果亦已發表於國際會議[18]。 
 
B. Wide-Range DLL-Based Frequency 
Multiplier  吳孟哲 
如圖 106為提出的寬頻操作為基礎之靜
態相位誤差校正延遲鎖定迴路，電路主要由相
位偵測器、充放電幫浦、電壓控制延遲線、迴
路濾波器、頻率倍頻器、自我修正電路與具偵
測視窗之相位偵測器、緩衝器、除頻器所構
成，電路一開始將會偵測輸入時脈訊號經過電
壓控制延遲線的延遲是否會落於鎖定範圍之
內，也就是電壓控制延遲線的延遲時間必須為
輸入時脈週期的 0.5 週期到 1.5 週期之間，若
落在鎖定範圍之外，自我修正電路將會啟動並
調整延遲時間，使得落入正常可鎖定範圍內接
著就由相位偵測器開始偵測輸入時脈訊號
Ref_clk與電壓控制延遲線的回授訊號Out_clk
的相位差，並利用充放電幫浦將此相位差轉成
電壓訊號 Vctrl 送給電壓控制延遲線，藉電壓
Vctrl 高低去調整電壓控制延遲線的延遲時
間，直到相位偵測器比對不出相位差為止，然
而延遲鎖定迴路就此進入穩定的鎖定狀態。 
 
Ref_clk HDCE HDCE HDCE HDCE• • • • • Out_clk
S0 S1
Vctrl
DC1 DC10
DC:  Delay Cell
 
圖 111：多頻段電壓控制延遲元件十級延遲線 
圖 110為多頻段電壓控制延遲元件，圖 
111為論文中所使用共十級的多頻段電壓控制
延遲線。圖 112為十級多頻段電壓控制延遲線
之電壓與延遲時間轉換曲線的模擬。 
 
圖 112：多頻段電壓控制延遲線轉換曲線 
(4) 自我修正電路 
 
圖 113：自我修正電路 
 
圖 114：正常鎖定、諧波鎖定錯誤及阻塞鎖定
錯誤 
在此電路之自我修正電路是利用簡單的
D 型正反器與數位電路所組成，且利用輸入時
脈訊號Ref_clk正緣去取樣B4、B5、B9、Out_clk
訊號産生出 UP1、DN1 訊號，在把這兩個訊號
送給相位偵測器作修正，如圖 113所示為電路
架構，圖 114各為阻塞錯誤、正常鎖定、諧波
鎖定錯誤時序圖。 
 (5) 具偵測視窗之相位偵測器 
如圖 115所示，為具偵測視窗之相位偵測
器電路架構，電路圖中左下角為此電路延遲元
件的架構，訊號 DW 為微調機制，可微調延遲
元 件 的 延 遲 間 格 ， 然 而 另 ㄧ 控 制 訊 號
DWPD_Enable 是來控制等延遲鎖定迴路鎖定
了之後，才致能這個控制訊號去打開此校正機
制。 
 
圖 115：具偵測視窗之相位偵測器電路架構 
(6) 頻率倍頻器 
 
圖 116：頻率倍頻器 
 
圖 117：倍頻器時序圖 
頻率倍頻器相似於本地振盪器，是一個能
從低頻訊號轉成一個或多個高頻訊號的電
路，在設計頻率倍頻器上有許多考量，例如:
Range A 
Range B 
Range C 
Range D 
 
圖 123：100MHz Pre-Layout Simulation 倍頻十
倍圖 
 
圖 124：倍頻器第三版佈局後抖動模擬圖 
表 5：DLL-based 倍頻器規格表 
Process CMOS 0.18um 1P6M 
Supply Voltage 1.8 V 
DLL Frequency 
Range 25 MHz ~ 250 MHz 
Output Frequency  25 MHz ~ 2.5 GHz 
DLL Locking Time 275 ns @250 MHz 
Multiply Factor 10 
Power Consumption 10.1 mW @ 2.5GHz 
Jitter (Peak to Peak) 
@DLL Output 1.55 ps @ 250MHz 
  Jitter(Peak to Peak) 
@FM Output 22.6 ps @ 2.5GHz 
Jitter(Peak to Peak) 
@FM Output 
34.3 ps @ 2.5GHz  
(with 20ps input Jitter)
Before Calibration 
MAX.Phase Error 3.57° @ 250MHz 
After Calibration 
MAX.Phase Error 1.098° @ 250MHz 
Chip Area 0.466mm2 
如圖 124所示，為相位誤差在輸入時脈訊
號 250MHz 時，校正前與校正後的比較，可以
發現使用具偵測視窗之相位偵測器對於減小
靜態相位誤差有顯著效果，最大誤差校正效果
為從 30.6ps 減小到 7.96ps。 
0
5
10
15
20
25
30
35
100MHz 166MHz 200MHz 250MHz
Input Frequency
St
at
ic
 P
ha
se
 E
rr
or
Before
Calibration
After
Calibration
 
圖 125：在不同輸入頻率下之鎖定時間與靜態
相位誤差校正比較 
圖 125為整個電路的佈局圖，所使用的是
CMOS 0.18um 1P6M 製程。總佈局面積為
0.466mm2，核心電路佈局面積為 0.153mm2。
腳位名稱與其形態跟用途整理如表 5。 
 
圖 126：晶片佈局圖 
初步的成果亦被接受於國際會議[16]。 
 
C. SMD 蘇嘉偉 
 
圖 127：Proposed synchronous mirror delay 
如圖 127所示，為所提的寬頻同步延遲複
製電路架構，利用頻率偵測器作控制，將其延
遲 監 測 電 路 改 進 為 多 段 延 遲 監 測 電 路
(Multi-Band Delay Monitor Circuit, MDMC)，可
達到縮減面積及較寬操作頻率的效果，並由頻
率偵測器控制其延遲線使之在不同頻段使用
不同延遲，關掉不必要的電路來達到節省功率
時脈便可快速達到改變相位的功能。此架構的
優勢第一不需要重新追鎖 PLL，抖動容忍度頻
寬可獲得改善。第二，利用電流的比例可準確
的內插出所需要改變的相位，其較高的相位解
析度會造成較好的誤碼率，因此小心設計影響
相位的參數 NC, ND 可以達到抖動容忍度要求
的規格，詳細設計會在之後詳加介紹。 
PLL 鎖定前，將相位旋轉器(Phase Rotator)
重設到 0 先送一個起始相位取樣電路取樣資
料，當 PLL 鎖定後，時脈的頻率也到達 5GHz
後再將 5GHz 的時脈取樣資料，並利用內插的
方式達成相位調整的目地，和先前的架構相
比，不需重新送給 PLL 追鎖調整相位，要有
較大抖動容忍度的頻寬其相位旋轉器速度相
對要更快。 
TJ/2 TJ/2
TW TW
Relative 
phase 
ck
Probability of data
 edge presence
Detection 
edge
Recovery 
clock 
1UI
TJ/2 TJ/2
TW TW
Relative 
phase 
ck
Probability of data
 edge presence
Detection 
edge
Recovery 
clock 
1UI
TJ/2 TJ/2
TW TW
Relative 
phase 
ck
Probability of data
 edge presence
Detection 
edge
Recovery 
clock 
1UI
up
(B)時脈落後狀態 (C)時脈領先狀態dndn
up
 
圖 132：資料框架的判斷機制 
如上圖  132時脈取樣到的資料產生變
化，即代表取樣到資料的邊緣，圖中陰影部分
是抖動的範圍，如果時脈取樣到抖動的部分，
代表離取樣中心的距離愈遠，誤碼率也會提
高，圖(C)取樣點偏左邊界，透過多數投票機
制產生 DECR 的訊號，透過相位旋轉器使相位
內插電路產生一個單位的相位延遲，反之如果
取樣到右邊界則使相位向前取樣。最後，取樣
點會調整到決策框架的中心，調整好決策框延
遲的大小可以將取樣到中心點，誤碼率可以達
到最低。 
本研究的相位內插式時脈資料回復電
路，利用一組雙端合成時脈去取樣電路，利用
時脈同時取樣三筆資料，如圖 133時脈落後資
料時取樣的資料第一筆和第二筆資料產生變
化，而時脈以眼圖的觀點是取樣到資料的右邊
界，相對應於圖(B)，此時使時脈向前改變相
位如圖 134 (A)鎖定，反之圖 135，第二筆和
第三筆資料產生變化，眼圖的觀點是取樣到資
料的左邊界，如圖 134 (C)，只要使相位延後
就可以取樣第二筆資料的中心點，經由過幾個
資料的相位調整和追鎖時脈會取樣到第二筆
資料的中心點如圖 135，最後相位旋轉器不會
產生變化而鎖定在固定值。 
 
圖 133：時脈落後資料時，取樣資料的變化 
 
圖 134：時脈領先資料時，取樣資料的變化 
 
圖 135：時脈資料電路鎖定時的狀態 
延遲的相位框架愈大，可以容忍時脈抖動
量較高，但過大或過小的延遲會造成取樣點偏
離取樣中心。過大，當觸碰到右邊界時，取樣
點會偏左，反之會偏右；過小，當偵測到右抖
動邊界時，取樣點又會偏右，然而要如何決定
決策框架的延遲的大小，則需要透過抖動容忍
度來決定框架的大小。 
下圖 136是三倍超取樣時脈資料回復電
路的時序圖，透過 I/Q 相位的鎖相迴路產生四
個相位送到相位合成器，電路起初將相位旋轉
器定在 0，產生一取樣時脈，同時利用正緣觸
發的正反器取樣一筆資料延遲產生的三筆資
料，判斷取樣點產生一個 UP/DN 的信號，如
 
圖 142：有 reset 信號的 CML latch 
 
量測結果 
 
圖 143：佈局平面圖與 PCB 量測圖 
 
圖 144：2.5GbpsN4906B 的眼圖及其誤碼率 
 
圖 145：直接輸入經輸出驅動電路的資料經由
80604B 所堆疊出之眼圖 
圖 143此 CDR 之佈局平面圖與 PCB 量測
圖。圖 144為 2.5Gbps 資料利用 JBERT 所堆
疊之眼圖，因電路的製程飄移很嚴重，為達到
設計所模擬的電流，其供應電壓為 1.5v，其眼
開為 339ps，眼高為±640mV。 
上圖 145其 ISI 效應較 5GHz 不明顯，且
其抖動較大，因示波器之頻寬不夠使其產生的
抖動較嚴重且振幅也有衰減的情形，但可看出
其抖動的分佈左右相當不對稱，因此利用眼圖
追蹤式追鎖的時脈回復電路可解決其眼圖不
對稱的情形。 
 
初步的成果亦已發表於國際會議[15]。 
 
四、 計畫成果自評 
本研究計畫擬藉由對高速有線通訊矽智
財之設計與內建自我測試，提高單一晶片的整
合程度。在本研究中，建立各種時脈通訊矽智
財如低時脈抖動 PLL、低電壓 PLL、寬頻
PLL/DLL、寬頻脈波控制迴路、高速時脈資料
資料回復電路、高速內建自我測試電路，可有
效加速系統的整合，同時對於晶片系統模擬流
程及環境的建立，也能提供相當的幫助且所培
育之人才亦在全國各項大型競賽榮獲多項獎
項如下表 7。 
表 7：三年培育人才榮獲獎項 
 項目 獎項 
國家晶片系統設計中心晶片
製作成果發表會 
類比優良
及數位佳
作晶片 94
教育部大學院校 IC 設計競
賽研究所組全客戶設計組 
優等及佳
作 
教育部大學院校 IC 設計競
賽研究所組全客戶設計組 
特優及佳
作 
鳳凰盃 IC 設計競賽 佳作 95
全國大學院校矽產智（SIP）
競賽 HardIP 不定題組 特優 
96
國大學校院積體電路設計競
賽研究所組全客戶式設計組 優等 
97
國家晶片系統設計中心晶片
製作成果發表會 
類比佳作
晶片 
 
 
