<!DOCTYPE html>
        <html><head>
        <meta name="viewport" content="width=device-width,initial-scale=1">
        <meta charset="utf-8">
        <meta property="og:type" content="article">
        <meta property="og:locale" content="zh_CN">
        <meta property="og:description" content="AMD的锐龙7000X3D系列第二次集成了3DV-Cache堆叠缓存，虽然官方说和锐龙75800X3D上的没有太大区别。但实际上，还是有很多不一样的。锐龙75800X3D上堆叠的64MB3D缓存采用与CCD部分相同的7nm工艺，面积41平方毫米，晶体管数量47亿个，密度为1.146亿个/平方毫米。">
        <meta property="og:site_name" content="x.liuping.win">
        <meta property="og:image" content="https://x.liuping.win/img/58803524c8363d96f91cdeea7a035763.jpg">
        <meta property="og:url" content="https://x.liuping.win/artical/44fdb52b07a642804db32045990dbe52.htm">
        <meta property="og:title" content="AMD第二代3D缓存揭秘：工艺不变 却神奇地缩小了 - x.liuping.win">
        <meta name="keywords" content="AMD,AMD第二代3D缓存揭秘：工艺不变 却神奇地缩小了,x.liuping.win">
        <meta name="description" content="AMD的锐龙7000X3D系列第二次集成了3DV-Cache堆叠缓存，虽然官方说和锐龙75800X3D上的没有太大区别。但实际上，还是有很多不一样的。锐龙75800X3D上堆叠的64MB3D缓存采用与CCD部分相同的7nm工艺，面积41平方毫米，晶体管数量47亿个，密度为1.146亿个/平方毫米。">
        <title>AMD第二代3D缓存揭秘：工艺不变 却神奇地缩小了</title>
        <style>img {max-width: 90%;} body {text-align: center;}</style>
        </head>
        <body><h1>AMD第二代3D缓存揭秘：工艺不变 却神奇地缩小了</h1><p>AMD的锐龙7000X3D系列第二次集成了3D V-Cache堆叠缓存，虽然官方说和锐龙7 5800X3D上的没有太大区别。但实际上，还是有很多不一样的。锐龙7 5800X3D上堆叠的64MB 3D缓存采用与CCD部分相同的7nm工艺，面积41平方毫米，晶体管数量47亿个，密度为1.146亿个/平方毫米。</p><hr><div class="article-content" id="artibody">
<p><img src="https://x.liuping.win/img/58803524c8363d96f91cdeea7a035763.jpg"/></p><p><strong>锐龙7000X3D上的容量还是64MB，工艺还是7nm，晶体管数量还是约47亿个，但是面积缩小到了36平方毫米，幅度约12％，密度因此增加到1.306亿个/平方毫米。</strong></p><p><strong>这主要得益于更高密度的SRAM存储单元，使得Ta标签区域大大缩小</strong>，三级缓存的整体面积效率提升了32％。</p><p>同时，<strong>TSV信号通道部分的成本降低了50％</strong>，对接口电路的需求也大大减少。</p><p>顺带一提，5nm Zen4 CCD部分的面积为66.3平方毫米，晶体管65.7亿个，密度9900万个/平方毫米，7nm Zen3 CCD部分则是80.7平方毫米、41.5亿晶体管、5140万个/平方毫米，都不如3D缓存的集成度更高。</p><p><img src="https://x.liuping.win/img/4d0f6ab8306d465def568d95427af1b9.jpg"/></p><p>AMD还介绍了Zen4二级缓存的更多细节，除了大家熟系的0.5MB容量翻番为1MB，还提升了数据路径和控制逻辑电路的集成度(面积更小)，LRU(最近最少使用)单元旋转90度以匹配更低的内核高度。</p><p>更关键的是，<strong>二级缓存部分可以和3D缓存相通，TSV供电通道直达二级缓存</strong>，这也是更小的5nm CCD所必需的。</p><p><img src="https://x.liuping.win/img/b9e13eb9cecd6d1b60bd6a13caa93b9d.jpg"/></p> </div></body>
        </html>