Classic Timing Analyzer report for IR
Sat Jul 17 00:33:53 2010
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. tsu
  6. tco
  7. th
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                               ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From        ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 11.128 ns   ; IRWrite     ; IR[9]~reg0  ; --         ; Clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.462 ns    ; IR[31]~reg0 ; IR[31]      ; Clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.674 ns   ; MemData[12] ; IR[12]~reg0 ; --         ; Clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;             ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                      ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP1C12Q240C8       ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------+
; tsu                                                                      ;
+-------+--------------+------------+-------------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To          ; To Clock ;
+-------+--------------+------------+-------------+-------------+----------+
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[0]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[1]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[2]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[3]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[4]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[5]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[6]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[7]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[8]~reg0  ; Clk      ;
; N/A   ; None         ; 11.128 ns  ; IRWrite     ; IR[9]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[0]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[1]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[2]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[3]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[4]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[5]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[6]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[7]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[8]~reg0  ; Clk      ;
; N/A   ; None         ; 10.417 ns  ; Reset       ; IR[9]~reg0  ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[20]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[21]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[22]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[23]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[24]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[25]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[26]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[27]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[28]~reg0 ; Clk      ;
; N/A   ; None         ; 10.185 ns  ; IRWrite     ; IR[31]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[20]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[21]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[22]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[23]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[24]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[25]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[26]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[27]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[28]~reg0 ; Clk      ;
; N/A   ; None         ; 9.474 ns   ; Reset       ; IR[31]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[10]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[11]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[12]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[13]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[14]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[15]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[16]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[17]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[18]~reg0 ; Clk      ;
; N/A   ; None         ; 9.151 ns   ; IRWrite     ; IR[19]~reg0 ; Clk      ;
; N/A   ; None         ; 8.448 ns   ; MemData[3]  ; IR[3]~reg0  ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[10]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[11]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[12]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[13]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[14]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[15]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[16]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[17]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[18]~reg0 ; Clk      ;
; N/A   ; None         ; 8.440 ns   ; Reset       ; IR[19]~reg0 ; Clk      ;
; N/A   ; None         ; 7.401 ns   ; MemData[20] ; IR[20]~reg0 ; Clk      ;
; N/A   ; None         ; 6.729 ns   ; IRWrite     ; IR[29]~reg0 ; Clk      ;
; N/A   ; None         ; 6.729 ns   ; IRWrite     ; IR[30]~reg0 ; Clk      ;
; N/A   ; None         ; 6.303 ns   ; MemData[31] ; IR[31]~reg0 ; Clk      ;
; N/A   ; None         ; 6.115 ns   ; MemData[16] ; IR[16]~reg0 ; Clk      ;
; N/A   ; None         ; 6.018 ns   ; Reset       ; IR[29]~reg0 ; Clk      ;
; N/A   ; None         ; 6.018 ns   ; Reset       ; IR[30]~reg0 ; Clk      ;
; N/A   ; None         ; 5.962 ns   ; MemData[26] ; IR[26]~reg0 ; Clk      ;
; N/A   ; None         ; 5.952 ns   ; MemData[21] ; IR[21]~reg0 ; Clk      ;
; N/A   ; None         ; 5.771 ns   ; MemData[6]  ; IR[6]~reg0  ; Clk      ;
; N/A   ; None         ; 5.410 ns   ; MemData[24] ; IR[24]~reg0 ; Clk      ;
; N/A   ; None         ; 5.344 ns   ; MemData[22] ; IR[22]~reg0 ; Clk      ;
; N/A   ; None         ; 5.284 ns   ; MemData[27] ; IR[27]~reg0 ; Clk      ;
; N/A   ; None         ; 5.142 ns   ; MemData[23] ; IR[23]~reg0 ; Clk      ;
; N/A   ; None         ; 4.568 ns   ; MemData[25] ; IR[25]~reg0 ; Clk      ;
; N/A   ; None         ; 4.539 ns   ; MemData[5]  ; IR[5]~reg0  ; Clk      ;
; N/A   ; None         ; 4.525 ns   ; MemData[9]  ; IR[9]~reg0  ; Clk      ;
; N/A   ; None         ; 4.461 ns   ; MemData[7]  ; IR[7]~reg0  ; Clk      ;
; N/A   ; None         ; 4.387 ns   ; MemData[30] ; IR[30]~reg0 ; Clk      ;
; N/A   ; None         ; 4.291 ns   ; MemData[8]  ; IR[8]~reg0  ; Clk      ;
; N/A   ; None         ; 4.226 ns   ; MemData[14] ; IR[14]~reg0 ; Clk      ;
; N/A   ; None         ; 4.174 ns   ; MemData[11] ; IR[11]~reg0 ; Clk      ;
; N/A   ; None         ; 4.127 ns   ; MemData[2]  ; IR[2]~reg0  ; Clk      ;
; N/A   ; None         ; 4.109 ns   ; MemData[1]  ; IR[1]~reg0  ; Clk      ;
; N/A   ; None         ; 4.102 ns   ; MemData[19] ; IR[19]~reg0 ; Clk      ;
; N/A   ; None         ; 4.092 ns   ; MemData[0]  ; IR[0]~reg0  ; Clk      ;
; N/A   ; None         ; 4.056 ns   ; MemData[13] ; IR[13]~reg0 ; Clk      ;
; N/A   ; None         ; 4.049 ns   ; MemData[28] ; IR[28]~reg0 ; Clk      ;
; N/A   ; None         ; 4.036 ns   ; MemData[4]  ; IR[4]~reg0  ; Clk      ;
; N/A   ; None         ; 4.026 ns   ; MemData[29] ; IR[29]~reg0 ; Clk      ;
; N/A   ; None         ; 3.976 ns   ; MemData[15] ; IR[15]~reg0 ; Clk      ;
; N/A   ; None         ; 3.948 ns   ; MemData[18] ; IR[18]~reg0 ; Clk      ;
; N/A   ; None         ; 3.829 ns   ; MemData[10] ; IR[10]~reg0 ; Clk      ;
; N/A   ; None         ; 3.783 ns   ; MemData[17] ; IR[17]~reg0 ; Clk      ;
; N/A   ; None         ; 3.726 ns   ; MemData[12] ; IR[12]~reg0 ; Clk      ;
+-------+--------------+------------+-------------+-------------+----------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+-------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From        ; To     ; From Clock ;
+-------+--------------+------------+-------------+--------+------------+
; N/A   ; None         ; 9.462 ns   ; IR[31]~reg0 ; IR[31] ; Clk        ;
; N/A   ; None         ; 9.336 ns   ; IR[3]~reg0  ; IR[3]  ; Clk        ;
; N/A   ; None         ; 9.070 ns   ; IR[30]~reg0 ; IR[30] ; Clk        ;
; N/A   ; None         ; 9.039 ns   ; IR[28]~reg0 ; IR[28] ; Clk        ;
; N/A   ; None         ; 8.988 ns   ; IR[22]~reg0 ; IR[22] ; Clk        ;
; N/A   ; None         ; 8.920 ns   ; IR[20]~reg0 ; IR[20] ; Clk        ;
; N/A   ; None         ; 8.874 ns   ; IR[21]~reg0 ; IR[21] ; Clk        ;
; N/A   ; None         ; 8.453 ns   ; IR[0]~reg0  ; IR[0]  ; Clk        ;
; N/A   ; None         ; 8.092 ns   ; IR[4]~reg0  ; IR[4]  ; Clk        ;
; N/A   ; None         ; 7.890 ns   ; IR[24]~reg0 ; IR[24] ; Clk        ;
; N/A   ; None         ; 7.882 ns   ; IR[27]~reg0 ; IR[27] ; Clk        ;
; N/A   ; None         ; 7.658 ns   ; IR[7]~reg0  ; IR[7]  ; Clk        ;
; N/A   ; None         ; 7.648 ns   ; IR[1]~reg0  ; IR[1]  ; Clk        ;
; N/A   ; None         ; 7.599 ns   ; IR[29]~reg0 ; IR[29] ; Clk        ;
; N/A   ; None         ; 7.474 ns   ; IR[14]~reg0 ; IR[14] ; Clk        ;
; N/A   ; None         ; 7.474 ns   ; IR[11]~reg0 ; IR[11] ; Clk        ;
; N/A   ; None         ; 7.471 ns   ; IR[12]~reg0 ; IR[12] ; Clk        ;
; N/A   ; None         ; 7.466 ns   ; IR[18]~reg0 ; IR[18] ; Clk        ;
; N/A   ; None         ; 7.438 ns   ; IR[2]~reg0  ; IR[2]  ; Clk        ;
; N/A   ; None         ; 7.435 ns   ; IR[5]~reg0  ; IR[5]  ; Clk        ;
; N/A   ; None         ; 7.433 ns   ; IR[8]~reg0  ; IR[8]  ; Clk        ;
; N/A   ; None         ; 7.329 ns   ; IR[6]~reg0  ; IR[6]  ; Clk        ;
; N/A   ; None         ; 7.236 ns   ; IR[9]~reg0  ; IR[9]  ; Clk        ;
; N/A   ; None         ; 7.193 ns   ; IR[19]~reg0 ; IR[19] ; Clk        ;
; N/A   ; None         ; 7.192 ns   ; IR[13]~reg0 ; IR[13] ; Clk        ;
; N/A   ; None         ; 7.182 ns   ; IR[17]~reg0 ; IR[17] ; Clk        ;
; N/A   ; None         ; 7.115 ns   ; IR[26]~reg0 ; IR[26] ; Clk        ;
; N/A   ; None         ; 6.882 ns   ; IR[10]~reg0 ; IR[10] ; Clk        ;
; N/A   ; None         ; 6.879 ns   ; IR[16]~reg0 ; IR[16] ; Clk        ;
; N/A   ; None         ; 6.875 ns   ; IR[15]~reg0 ; IR[15] ; Clk        ;
; N/A   ; None         ; 6.786 ns   ; IR[25]~reg0 ; IR[25] ; Clk        ;
; N/A   ; None         ; 6.784 ns   ; IR[23]~reg0 ; IR[23] ; Clk        ;
+-------+--------------+------------+-------------+--------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+------------+-------------+-------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From        ; To          ; To Clock ;
+---------------+-------------+------------+-------------+-------------+----------+
; N/A           ; None        ; -3.674 ns  ; MemData[12] ; IR[12]~reg0 ; Clk      ;
; N/A           ; None        ; -3.731 ns  ; MemData[17] ; IR[17]~reg0 ; Clk      ;
; N/A           ; None        ; -3.777 ns  ; MemData[10] ; IR[10]~reg0 ; Clk      ;
; N/A           ; None        ; -3.896 ns  ; MemData[18] ; IR[18]~reg0 ; Clk      ;
; N/A           ; None        ; -3.924 ns  ; MemData[15] ; IR[15]~reg0 ; Clk      ;
; N/A           ; None        ; -3.974 ns  ; MemData[29] ; IR[29]~reg0 ; Clk      ;
; N/A           ; None        ; -3.984 ns  ; MemData[4]  ; IR[4]~reg0  ; Clk      ;
; N/A           ; None        ; -3.997 ns  ; MemData[28] ; IR[28]~reg0 ; Clk      ;
; N/A           ; None        ; -4.004 ns  ; MemData[13] ; IR[13]~reg0 ; Clk      ;
; N/A           ; None        ; -4.040 ns  ; MemData[0]  ; IR[0]~reg0  ; Clk      ;
; N/A           ; None        ; -4.050 ns  ; MemData[19] ; IR[19]~reg0 ; Clk      ;
; N/A           ; None        ; -4.057 ns  ; MemData[1]  ; IR[1]~reg0  ; Clk      ;
; N/A           ; None        ; -4.075 ns  ; MemData[2]  ; IR[2]~reg0  ; Clk      ;
; N/A           ; None        ; -4.122 ns  ; MemData[11] ; IR[11]~reg0 ; Clk      ;
; N/A           ; None        ; -4.174 ns  ; MemData[14] ; IR[14]~reg0 ; Clk      ;
; N/A           ; None        ; -4.239 ns  ; MemData[8]  ; IR[8]~reg0  ; Clk      ;
; N/A           ; None        ; -4.335 ns  ; MemData[30] ; IR[30]~reg0 ; Clk      ;
; N/A           ; None        ; -4.409 ns  ; MemData[7]  ; IR[7]~reg0  ; Clk      ;
; N/A           ; None        ; -4.473 ns  ; MemData[9]  ; IR[9]~reg0  ; Clk      ;
; N/A           ; None        ; -4.487 ns  ; MemData[5]  ; IR[5]~reg0  ; Clk      ;
; N/A           ; None        ; -4.516 ns  ; MemData[25] ; IR[25]~reg0 ; Clk      ;
; N/A           ; None        ; -4.796 ns  ; Reset       ; IR[17]~reg0 ; Clk      ;
; N/A           ; None        ; -4.803 ns  ; Reset       ; IR[11]~reg0 ; Clk      ;
; N/A           ; None        ; -4.807 ns  ; Reset       ; IR[10]~reg0 ; Clk      ;
; N/A           ; None        ; -4.809 ns  ; Reset       ; IR[19]~reg0 ; Clk      ;
; N/A           ; None        ; -4.827 ns  ; Reset       ; IR[30]~reg0 ; Clk      ;
; N/A           ; None        ; -4.832 ns  ; Reset       ; IR[29]~reg0 ; Clk      ;
; N/A           ; None        ; -5.090 ns  ; MemData[23] ; IR[23]~reg0 ; Clk      ;
; N/A           ; None        ; -5.232 ns  ; MemData[27] ; IR[27]~reg0 ; Clk      ;
; N/A           ; None        ; -5.240 ns  ; Reset       ; IR[12]~reg0 ; Clk      ;
; N/A           ; None        ; -5.240 ns  ; Reset       ; IR[15]~reg0 ; Clk      ;
; N/A           ; None        ; -5.242 ns  ; Reset       ; IR[13]~reg0 ; Clk      ;
; N/A           ; None        ; -5.248 ns  ; Reset       ; IR[18]~reg0 ; Clk      ;
; N/A           ; None        ; -5.252 ns  ; Reset       ; IR[16]~reg0 ; Clk      ;
; N/A           ; None        ; -5.253 ns  ; Reset       ; IR[14]~reg0 ; Clk      ;
; N/A           ; None        ; -5.292 ns  ; MemData[22] ; IR[22]~reg0 ; Clk      ;
; N/A           ; None        ; -5.358 ns  ; MemData[24] ; IR[24]~reg0 ; Clk      ;
; N/A           ; None        ; -5.719 ns  ; MemData[6]  ; IR[6]~reg0  ; Clk      ;
; N/A           ; None        ; -5.900 ns  ; MemData[21] ; IR[21]~reg0 ; Clk      ;
; N/A           ; None        ; -5.910 ns  ; MemData[26] ; IR[26]~reg0 ; Clk      ;
; N/A           ; None        ; -6.063 ns  ; MemData[16] ; IR[16]~reg0 ; Clk      ;
; N/A           ; None        ; -6.251 ns  ; MemData[31] ; IR[31]~reg0 ; Clk      ;
; N/A           ; None        ; -6.306 ns  ; Reset       ; IR[8]~reg0  ; Clk      ;
; N/A           ; None        ; -6.309 ns  ; Reset       ; IR[3]~reg0  ; Clk      ;
; N/A           ; None        ; -6.677 ns  ; IRWrite     ; IR[29]~reg0 ; Clk      ;
; N/A           ; None        ; -6.677 ns  ; IRWrite     ; IR[30]~reg0 ; Clk      ;
; N/A           ; None        ; -6.731 ns  ; Reset       ; IR[7]~reg0  ; Clk      ;
; N/A           ; None        ; -6.735 ns  ; Reset       ; IR[0]~reg0  ; Clk      ;
; N/A           ; None        ; -6.740 ns  ; Reset       ; IR[2]~reg0  ; Clk      ;
; N/A           ; None        ; -6.743 ns  ; Reset       ; IR[4]~reg0  ; Clk      ;
; N/A           ; None        ; -6.746 ns  ; Reset       ; IR[5]~reg0  ; Clk      ;
; N/A           ; None        ; -6.750 ns  ; Reset       ; IR[6]~reg0  ; Clk      ;
; N/A           ; None        ; -6.753 ns  ; Reset       ; IR[1]~reg0  ; Clk      ;
; N/A           ; None        ; -6.753 ns  ; Reset       ; IR[9]~reg0  ; Clk      ;
; N/A           ; None        ; -7.349 ns  ; MemData[20] ; IR[20]~reg0 ; Clk      ;
; N/A           ; None        ; -7.979 ns  ; Reset       ; IR[24]~reg0 ; Clk      ;
; N/A           ; None        ; -7.981 ns  ; Reset       ; IR[23]~reg0 ; Clk      ;
; N/A           ; None        ; -7.983 ns  ; Reset       ; IR[25]~reg0 ; Clk      ;
; N/A           ; None        ; -7.990 ns  ; Reset       ; IR[21]~reg0 ; Clk      ;
; N/A           ; None        ; -8.396 ns  ; MemData[3]  ; IR[3]~reg0  ; Clk      ;
; N/A           ; None        ; -8.423 ns  ; Reset       ; IR[28]~reg0 ; Clk      ;
; N/A           ; None        ; -8.429 ns  ; Reset       ; IR[31]~reg0 ; Clk      ;
; N/A           ; None        ; -8.431 ns  ; Reset       ; IR[27]~reg0 ; Clk      ;
; N/A           ; None        ; -8.435 ns  ; Reset       ; IR[20]~reg0 ; Clk      ;
; N/A           ; None        ; -8.436 ns  ; Reset       ; IR[22]~reg0 ; Clk      ;
; N/A           ; None        ; -8.436 ns  ; Reset       ; IR[26]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[10]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[11]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[12]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[13]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[14]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[15]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[16]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[17]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[18]~reg0 ; Clk      ;
; N/A           ; None        ; -9.099 ns  ; IRWrite     ; IR[19]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[20]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[21]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[22]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[23]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[24]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[25]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[26]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[27]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[28]~reg0 ; Clk      ;
; N/A           ; None        ; -10.133 ns ; IRWrite     ; IR[31]~reg0 ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[0]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[1]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[2]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[3]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[4]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[5]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[6]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[7]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[8]~reg0  ; Clk      ;
; N/A           ; None        ; -11.076 ns ; IRWrite     ; IR[9]~reg0  ; Clk      ;
+---------------+-------------+------------+-------------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Sat Jul 17 00:33:52 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off IR -c IR --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "Clk"
Info: tsu for register "IR[0]~reg0" (data pin = "IRWrite", clock pin = "Clk") is 11.128 ns
    Info: + Longest pin to register delay is 14.261 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_179; Fanout = 1; PIN Node = 'IRWrite'
        Info: 2: + IC(7.032 ns) + CELL(0.114 ns) = 8.615 ns; Loc. = LC_X25_Y26_N4; Fanout = 32; COMB Node = 'IR[0]~1392'
        Info: 3: + IC(4.779 ns) + CELL(0.867 ns) = 14.261 ns; Loc. = LC_X5_Y7_N6; Fanout = 1; REG Node = 'IR[0]~reg0'
        Info: Total cell delay = 2.450 ns ( 17.18 % )
        Info: Total interconnect delay = 11.811 ns ( 82.82 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "Clk" to destination register is 3.170 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'Clk'
        Info: 2: + IC(0.990 ns) + CELL(0.711 ns) = 3.170 ns; Loc. = LC_X5_Y7_N6; Fanout = 1; REG Node = 'IR[0]~reg0'
        Info: Total cell delay = 2.180 ns ( 68.77 % )
        Info: Total interconnect delay = 0.990 ns ( 31.23 % )
Info: tco from clock "Clk" to destination pin "IR[31]" through register "IR[31]~reg0" is 9.462 ns
    Info: + Longest clock path from clock "Clk" to source register is 3.111 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'Clk'
        Info: 2: + IC(0.931 ns) + CELL(0.711 ns) = 3.111 ns; Loc. = LC_X28_Y2_N4; Fanout = 1; REG Node = 'IR[31]~reg0'
        Info: Total cell delay = 2.180 ns ( 70.07 % )
        Info: Total interconnect delay = 0.931 ns ( 29.93 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 6.127 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X28_Y2_N4; Fanout = 1; REG Node = 'IR[31]~reg0'
        Info: 2: + IC(4.003 ns) + CELL(2.124 ns) = 6.127 ns; Loc. = PIN_141; Fanout = 0; PIN Node = 'IR[31]'
        Info: Total cell delay = 2.124 ns ( 34.67 % )
        Info: Total interconnect delay = 4.003 ns ( 65.33 % )
Info: th for register "IR[12]~reg0" (data pin = "MemData[12]", clock pin = "Clk") is -3.674 ns
    Info: + Longest clock path from clock "Clk" to destination register is 3.246 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 32; CLK Node = 'Clk'
        Info: 2: + IC(1.066 ns) + CELL(0.711 ns) = 3.246 ns; Loc. = LC_X4_Y26_N0; Fanout = 1; REG Node = 'IR[12]~reg0'
        Info: Total cell delay = 2.180 ns ( 67.16 % )
        Info: Total interconnect delay = 1.066 ns ( 32.84 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 6.935 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_1; Fanout = 1; PIN Node = 'MemData[12]'
        Info: 2: + IC(4.988 ns) + CELL(0.478 ns) = 6.935 ns; Loc. = LC_X4_Y26_N0; Fanout = 1; REG Node = 'IR[12]~reg0'
        Info: Total cell delay = 1.947 ns ( 28.07 % )
        Info: Total interconnect delay = 4.988 ns ( 71.93 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Allocated 138 megabytes of memory during processing
    Info: Processing ended: Sat Jul 17 00:33:53 2010
    Info: Elapsed time: 00:00:01


