* CMOS得到的数据是低频时钟的
	* 采用DDR缓存
	* 以实现数据的转存
	* 主要的目的是加快处理的速度
	* 以容纳更多的算法
* 将时钟域作为第一个逻辑进行控制
	* 不同时钟域使用不同的模块进行控制
	* 跨时钟域使用BRAM
* 设计就可以实现多时钟的控制
	* 目前来看
	* 主要的参数都可以通过模块进行链接
	* 正在建立模块和系统的分割线
* 完成模块的仿真
	* 相关的参数配置还是满足要求
	* 快速地仿真有助于加快整个地处理地速度
* 完善相关的模型
	* 目前第一个跨时钟域标准的模块出现
	* 这里需要先建立设计的标准
	* 注释的标准
	* 仿真的标准
	* 后续可能需要建立调试的标准
* 完善相关的模块严重依赖标准文件
	* 尽快确定跨时钟域的设计标准
	* 在PL设计同时
	* 可以考虑算法的研发
	* 这个方向的任务同样严峻