

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Sun Oct 17 19:43:30 2021

* Version:        2021.1.1 (Build 3286242 on Wed Jul 28 13:09:46 MDT 2021)
* Project:        cordiccart2pol
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.238 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       30|       30|  0.300 us|  0.300 us|   31|   31|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_27_1  |       16|       16|         2|          1|          1|    16|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|   3365|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|     188|    296|    -|
|Memory           |        0|    -|      13|      4|    -|
|Multiplexer      |        -|    -|       -|    147|    -|
|Register         |        -|    -|    1000|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    1|    1201|   3812|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   ~0|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |           Instance          |          Module          | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |control_s_axi_U              |control_s_axi             |        0|   0|  188|  296|    0|
    |fpext_32ns_64_2_no_dsp_1_U1  |fpext_32ns_64_2_no_dsp_1  |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U2  |fpext_32ns_64_2_no_dsp_1  |        0|   0|    0|    0|    0|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |Total                        |                          |        0|   0|  188|  296|    0|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +----------------------------+-------------------------+-----------+
    |          Instance          |          Module         | Expression|
    +----------------------------+-------------------------+-----------+
    |mul_mul_17s_13ns_31_4_1_U3  |mul_mul_17s_13ns_31_4_1  |    i0 * i1|
    +----------------------------+-------------------------+-----------+

    * Memory: 
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |  Module  | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |angles_V_U  |angles_V  |        0|  13|   4|    0|    16|   13|     1|          208|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |          |        0|  13|   4|    0|    16|   13|     1|          208|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1002_fu_1294_p2       |         +|   0|  0|   24|          17|           6|
    |add_ln1007_fu_1338_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1011_fu_1393_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1017_1_fu_1524_p2     |         +|   0|  0|    8|           8|           8|
    |add_ln1017_fu_1472_p2       |         +|   0|  0|    8|           8|           8|
    |add_ln590_1_fu_541_p2       |         +|   0|  0|   12|          12|           5|
    |add_ln590_fu_367_p2         |         +|   0|  0|   12|          12|           5|
    |add_ln870_fu_846_p2         |         +|   0|  0|   13|           5|           1|
    |lsb_index_1_fu_1227_p2      |         +|   0|  0|   39|          32|           6|
    |lsb_index_fu_1039_p2        |         +|   0|  0|   39|          32|           6|
    |m_1_fu_1366_p2              |         +|   0|  0|   42|          35|          35|
    |m_5_fu_1433_p2              |         +|   0|  0|   71|          64|          64|
    |theta_i_V_1_fu_935_p2       |         +|   0|  0|   24|          17|          17|
    |x_i_V_3_fu_886_p2           |         +|   0|  0|   24|          17|          17|
    |y_i_V_10_fu_904_p2          |         +|   0|  0|   24|          17|          17|
    |F2_1_fu_529_p2              |         -|   0|  0|   12|          11|          12|
    |F2_fu_355_p2                |         -|   0|  0|   12|          11|          12|
    |man_V_1_fu_342_p2           |         -|   0|  0|   61|           1|          54|
    |man_V_4_fu_516_p2           |         -|   0|  0|   61|           1|          54|
    |sub_ln1000_1_fu_1248_p2     |         -|   0|  0|   13|           4|           5|
    |sub_ln1000_fu_1148_p2       |         -|   0|  0|   14|           4|           6|
    |sub_ln1008_fu_1324_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1012_fu_1408_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1017_1_fu_1519_p2     |         -|   0|  0|    8|           3|           8|
    |sub_ln1017_fu_1467_p2       |         -|   0|  0|    8|           4|           8|
    |sub_ln590_1_fu_547_p2       |         -|   0|  0|   12|           4|          12|
    |sub_ln590_fu_373_p2         |         -|   0|  0|   12|           4|          12|
    |sub_ln997_1_fu_1125_p2      |         -|   0|  0|   39|           5|          32|
    |sub_ln997_fu_1033_p2        |         -|   0|  0|   39|           6|          32|
    |theta_i_V_2_fu_941_p2       |         -|   0|  0|   24|          17|          17|
    |tmp_V_2_fu_1085_p2          |         -|   0|  0|   24|           1|          17|
    |tmp_V_fu_986_p2             |         -|   0|  0|   37|           1|          30|
    |x_i_V_1_fu_780_p2           |         -|   0|  0|   24|           1|          17|
    |x_i_V_4_fu_898_p2           |         -|   0|  0|   24|          17|          17|
    |y_i_V_7_fu_786_p2           |         -|   0|  0|   24|           1|          17|
    |y_i_V_9_fu_892_p2           |         -|   0|  0|   24|          17|          17|
    |and_ln1002_1_fu_1207_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1002_fu_1178_p2       |       and|   0|  0|   34|          34|          34|
    |and_ln590_1_fu_632_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln590_fu_458_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln591_1_fu_607_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln591_fu_433_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln594_1_fu_692_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_2_fu_644_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_3_fu_719_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_fu_470_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln612_1_fu_670_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln612_fu_496_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln999_fu_1288_p2        |       and|   0|  0|    2|           1|           1|
    |p_Result_13_fu_1263_p2      |       and|   0|  0|   17|          17|          17|
    |tobool34_i_i663_fu_1318_p2  |       and|   0|  0|    2|           1|           1|
    |ashr_ln595_1_fu_710_p2      |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln595_fu_683_p2        |      ashr|   0|  0|  161|          54|          54|
    |r_1_fu_874_p2               |      ashr|   0|  0|   39|          17|          17|
    |r_2_fu_880_p2               |      ashr|   0|  0|   39|          17|          17|
    |icmp_ln1000_fu_1268_p2      |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln1002_fu_1183_p2      |      icmp|   0|  0|   18|          34|           1|
    |icmp_ln1007_fu_1202_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_fu_1312_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1057_fu_840_p2       |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln1547_fu_860_p2       |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln580_1_fu_322_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln580_fu_286_p2        |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln590_1_fu_535_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln590_fu_361_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_1_fu_561_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_fu_387_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln594_1_fu_571_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln594_fu_397_p2        |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln612_1_fu_577_p2      |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln612_fu_403_p2        |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln988_1_fu_1071_p2     |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln988_fu_974_p2        |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_1_fu_1242_p2     |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_fu_1143_p2       |      icmp|   0|  0|   17|          31|           1|
    |lshr_ln1000_1_fu_1257_p2    |      lshr|   0|  0|   39|           2|          17|
    |lshr_ln1000_fu_1157_p2      |      lshr|   0|  0|  108|           2|          34|
    |lshr_ln1007_fu_1347_p2      |      lshr|   0|  0|  108|          34|          34|
    |lshr_ln1011_fu_1402_p2      |      lshr|   0|  0|  182|          64|          64|
    |a_1_fu_1306_p2              |        or|   0|  0|    2|           1|           1|
    |or_ln1002_1_fu_1172_p2      |        or|   0|  0|   34|          34|          34|
    |or_ln590_1_fu_658_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln590_fu_484_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln591_1_fu_621_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln591_fu_447_p2          |        or|   0|  0|    2|           1|           1|
    |m_4_fu_1423_p3              |    select|   0|  0|   64|           1|          64|
    |m_fu_1352_p3                |    select|   0|  0|   34|           1|          34|
    |man_V_2_fu_348_p3           |    select|   0|  0|   54|           1|          54|
    |man_V_5_fu_522_p3           |    select|   0|  0|   54|           1|          54|
    |r                           |    select|   0|  0|   32|           1|           1|
    |select_ln1007_fu_1219_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln1548_fu_800_p3     |    select|   0|  0|   15|           1|          15|
    |select_ln591_1_fu_613_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln591_fu_439_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln594_1_fu_696_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_2_fu_650_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_3_fu_723_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_fu_476_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln597_1_fu_594_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln597_fu_420_p3      |    select|   0|  0|    2|           1|           2|
    |select_ln612_1_fu_759_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln612_fu_738_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln996_1_fu_1512_p3   |    select|   0|  0|    7|           1|           7|
    |select_ln996_fu_1460_p3     |    select|   0|  0|    7|           1|           7|
    |select_ln999_fu_1212_p3     |    select|   0|  0|    2|           1|           1|
    |sh_amt_1_fu_553_p3          |    select|   0|  0|   12|           1|          12|
    |sh_amt_fu_379_p3            |    select|   0|  0|   12|           1|          12|
    |theta                       |    select|   0|  0|   32|           1|           1|
    |theta_i_V_3_fu_947_p3       |    select|   0|  0|   17|           1|          17|
    |tmp_V_4_fu_992_p3           |    select|   0|  0|   30|           1|          30|
    |tmp_V_5_fu_1091_p3          |    select|   0|  0|   17|           1|          17|
    |x_i_V_2_fu_816_p3           |    select|   0|  0|   17|           1|          17|
    |x_i_V_5_fu_910_p3           |    select|   0|  0|   17|           1|          17|
    |x_i_V_fu_744_p3             |    select|   0|  0|   17|           1|           1|
    |y_i_V_11_fu_918_p3          |    select|   0|  0|   17|           1|          17|
    |y_i_V_8_fu_808_p3           |    select|   0|  0|   17|           1|          17|
    |y_i_V_fu_765_p3             |    select|   0|  0|   17|           1|           1|
    |shl_ln1002_fu_1166_p2       |       shl|   0|  0|  108|           1|          34|
    |shl_ln1008_fu_1333_p2       |       shl|   0|  0|  108|          34|          34|
    |shl_ln1012_fu_1417_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln613_1_fu_754_p2       |       shl|   0|  0|   39|          17|          17|
    |shl_ln613_fu_733_p2         |       shl|   0|  0|   39|          17|          17|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1     |       xor|   0|  0|    2|           2|           1|
    |xor_ln1002_1_fu_1282_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_fu_1196_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_1_fu_602_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_fu_428_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_1_fu_664_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_fu_490_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_1_fu_626_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_fu_452_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_1_fu_638_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_fu_464_p2         |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 3365|        1457|        1825|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  65|         16|    1|         16|
    |ap_enable_reg_pp0_iter1        |  14|          3|    1|          3|
    |ap_sig_allocacmp_r_V_1_load_1  |   9|          2|   17|         34|
    |ap_sig_allocacmp_y_i_V_2_load  |   9|          2|   17|         34|
    |grp_load_fu_245_p1             |  14|          3|   17|         51|
    |i_V_fu_194                     |   9|          2|    5|         10|
    |r_V_1_fu_182                   |   9|          2|   17|         34|
    |theta_i_V_fu_190               |   9|          2|   17|         34|
    |y_i_V_2_fu_186                 |   9|          2|   17|         34|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 147|         34|  109|        250|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |and_ln590_1_reg_1709      |   1|   0|    1|          0|
    |and_ln590_reg_1674        |   1|   0|    1|          0|
    |and_ln612_1_reg_1719      |   1|   0|    1|          0|
    |and_ln612_reg_1684        |   1|   0|    1|          0|
    |ap_CS_fsm                 |  15|   0|   15|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |exp_tmp_1_reg_1637        |  11|   0|   11|          0|
    |exp_tmp_reg_1615          |  11|   0|   11|          0|
    |i_V_fu_194                |   5|   0|    5|          0|
    |icmp_ln1007_reg_1877      |   1|   0|    1|          0|
    |icmp_ln1011_reg_1887      |   1|   0|    1|          0|
    |icmp_ln1547_reg_1757      |   1|   0|    1|          0|
    |icmp_ln580_1_reg_1647     |   1|   0|    1|          0|
    |icmp_ln580_reg_1625       |   1|   0|    1|          0|
    |icmp_ln594_1_reg_1704     |   1|   0|    1|          0|
    |icmp_ln594_reg_1669       |   1|   0|    1|          0|
    |icmp_ln988_1_reg_1838     |   1|   0|    1|          0|
    |icmp_ln988_reg_1782       |   1|   0|    1|          0|
    |lsb_index_reg_1810        |  32|   0|   32|          0|
    |m_8_reg_1907              |  63|   0|   63|          0|
    |m_9_reg_1897              |  34|   0|   34|          0|
    |man_V_2_reg_1654          |  54|   0|   54|          0|
    |man_V_5_reg_1689          |  54|   0|   54|          0|
    |p_Result_15_reg_1912      |   1|   0|    1|          0|
    |p_Result_17_reg_1610      |   1|   0|    1|          0|
    |p_Result_19_reg_1632      |   1|   0|    1|          0|
    |p_Result_21_reg_1787      |   1|   0|    1|          0|
    |p_Result_23_reg_1827      |   1|   0|    1|          0|
    |p_Result_25_reg_1843      |   1|   0|    1|          0|
    |p_Result_8_reg_1902       |   1|   0|    1|          0|
    |r_V_1_fu_182              |  17|   0|   17|          0|
    |select_ln1007_reg_1882    |   1|   0|    1|          0|
    |select_ln594_1_reg_1729   |  17|   0|   17|          0|
    |select_ln594_2_reg_1714   |  17|   0|   17|          0|
    |select_ln594_3_reg_1739   |  17|   0|   17|          0|
    |select_ln594_reg_1679     |  17|   0|   17|          0|
    |sext_ln590_1_reg_1734     |  32|   0|   32|          0|
    |sext_ln590_reg_1724       |  32|   0|   32|          0|
    |sext_ln990_reg_1797       |  34|   0|   34|          0|
    |sh_amt_1_reg_1694         |  12|   0|   12|          0|
    |sh_amt_reg_1659           |  12|   0|   12|          0|
    |sub_ln997_1_reg_1855      |  32|   0|   32|          0|
    |sub_ln997_reg_1804        |  32|   0|   32|          0|
    |theta_i_V_fu_190          |  17|   0|   17|          0|
    |tmp_10_reg_1817           |  31|   0|   31|          0|
    |tmp_V_4_reg_1792          |  30|   0|   30|          0|
    |tmp_V_5_reg_1848          |  17|   0|   17|          0|
    |tobool34_i_i663_reg_1892  |   1|   0|    1|          0|
    |trunc_ln1000_1_reg_1867   |   5|   0|    5|          0|
    |trunc_ln1000_reg_1822     |   6|   0|    6|          0|
    |trunc_ln574_1_reg_1642    |  52|   0|   52|          0|
    |trunc_ln574_reg_1620      |  52|   0|   52|          0|
    |trunc_ln592_1_reg_1699    |  17|   0|   17|          0|
    |trunc_ln592_reg_1664      |  17|   0|   17|          0|
    |trunc_ln996_1_reg_1872    |   8|   0|    8|          0|
    |trunc_ln996_reg_1833      |   8|   0|    8|          0|
    |trunc_ln997_reg_1862      |  17|   0|   17|          0|
    |x_i_V_2_reg_1749          |  17|   0|   17|          0|
    |x_i_V_5_reg_1767          |  17|   0|   17|          0|
    |x_read_reg_1604           |  32|   0|   32|          0|
    |y_i_V_11_reg_1772         |  17|   0|   17|          0|
    |y_i_V_2_fu_186            |  17|   0|   17|          0|
    |y_i_V_8_reg_1744          |  17|   0|   17|          0|
    |y_read_reg_1598           |  32|   0|   32|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1000|   0| 1000|          0|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  |  Source Object |    C Type    |
+-----------------------+-----+-----+------------+----------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_AWREADY  |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_AWADDR   |   in|    6|       s_axi|         control|       pointer|
|s_axi_control_WVALID   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_WREADY   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_WDATA    |   in|   32|       s_axi|         control|       pointer|
|s_axi_control_WSTRB    |   in|    4|       s_axi|         control|       pointer|
|s_axi_control_ARVALID  |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_ARREADY  |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_ARADDR   |   in|    6|       s_axi|         control|       pointer|
|s_axi_control_RVALID   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_RREADY   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_RDATA    |  out|   32|       s_axi|         control|       pointer|
|s_axi_control_RRESP    |  out|    2|       s_axi|         control|       pointer|
|s_axi_control_BVALID   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_BREADY   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_BRESP    |  out|    2|       s_axi|         control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
+-----------------------+-----+-----+------------+----------------+--------------+

