# Random 模块

## 基本信息

### 输入

* `input wire clk`: 时钟

### 输出

* `output reg [4:0] data`: 一个伪随机数

### 行为

通过下图所示的斐波那契线性反馈移位寄存器，每个周期移位一次，实现每个周期生成一个伪随机数。

![](./img/Random_RTL.svg)

### 仿真模拟

![](./img/Random.png)

如图，每个周期都会输出一个伪随机数，符合要求。
