Timing Analyzer report for tanx
Sun Jan 09 01:37:12 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Hold: 'clk'
 14. Slow 1200mV 125C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'clk'
 22. Slow 1200mV -40C Model Hold: 'clk'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'clk'
 30. Fast 1200mV -40C Model Hold: 'clk'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 125c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; tanx                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22A7                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processors 3-6         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.91 MHz ; 143.91 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -5.949 ; -170.336            ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.376 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -126.420                          ;
+-------+--------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -5.949 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.942      ;
; -5.934 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.927      ;
; -5.900 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.893      ;
; -5.892 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.885      ;
; -5.807 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.800      ;
; -5.793 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.786      ;
; -5.778 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.771      ;
; -5.773 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.766      ;
; -5.765 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.758      ;
; -5.763 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.756      ;
; -5.758 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.751      ;
; -5.758 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.751      ;
; -5.744 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.737      ;
; -5.743 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.736      ;
; -5.736 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.729      ;
; -5.734 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.714      ;
; -5.734 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.727      ;
; -5.724 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.717      ;
; -5.716 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.709      ;
; -5.716 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.709      ;
; -5.709 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.702      ;
; -5.701 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.694      ;
; -5.701 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.694      ;
; -5.694 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.687      ;
; -5.670 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.663      ;
; -5.667 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.660      ;
; -5.659 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.652      ;
; -5.655 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.648      ;
; -5.651 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.644      ;
; -5.631 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.624      ;
; -5.621 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.614      ;
; -5.616 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.609      ;
; -5.613 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.606      ;
; -5.609 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.602      ;
; -5.607 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.600      ;
; -5.589 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.582      ;
; -5.587 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.580      ;
; -5.578 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.558      ;
; -5.578 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.571      ;
; -5.574 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.567      ;
; -5.574 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.567      ;
; -5.572 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.565      ;
; -5.562 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.522      ;
; -5.558 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.538      ;
; -5.558 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.551      ;
; -5.552 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.545      ;
; -5.543 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.523      ;
; -5.543 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.536      ;
; -5.538 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.531      ;
; -5.537 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.530      ;
; -5.532 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.525      ;
; -5.530 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.523      ;
; -5.530 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.523      ;
; -5.528 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.521      ;
; -5.524 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.517      ;
; -5.523 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.516      ;
; -5.523 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[2]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.516      ;
; -5.522 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.515      ;
; -5.521 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[1]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.514      ;
; -5.518 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.511      ;
; -5.515 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.508      ;
; -5.509 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.502      ;
; -5.503 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.496      ;
; -5.503 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.496      ;
; -5.501 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.481      ;
; -5.501 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.494      ;
; -5.496 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.489      ;
; -5.495 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.488      ;
; -5.495 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.488      ;
; -5.486 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.479      ;
; -5.484 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.477      ;
; -5.481 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.474      ;
; -5.480 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.473      ;
; -5.475 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.468      ;
; -5.473 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.466      ;
; -5.467 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.460      ;
; -5.461 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.454      ;
; -5.455 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.435      ;
; -5.455 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.448      ;
; -5.446 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.439      ;
; -5.443 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.436      ;
; -5.441 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.434      ;
; -5.439 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.432      ;
; -5.438 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.431      ;
; -5.428 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.421      ;
; -5.426 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.419      ;
; -5.424 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.417      ;
; -5.417 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[8]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.410      ;
; -5.415 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.408      ;
; -5.414 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[14] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.407      ;
; -5.410 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.403      ;
; -5.406 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.366      ;
; -5.402 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[8]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.395      ;
; -5.399 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[9]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.392      ;
; -5.399 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[14] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.392      ;
; -5.394 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.387      ;
; -5.392 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.385      ;
; -5.390 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.383      ;
; -5.388 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.381      ;
; -5.386 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.379      ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.048      ;
; 0.405 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.077      ;
; 0.407 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.079      ;
; 0.413 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.692      ;
; 0.427 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.692      ;
; 0.427 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.692      ;
; 0.428 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.693      ;
; 0.477 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.742      ;
; 0.477 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.742      ;
; 0.478 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.743      ;
; 0.690 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.955      ;
; 0.692 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.957      ;
; 0.731 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.996      ;
; 1.093 ; register:inst3|outBus[15]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.357      ;
; 1.359 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.623      ;
; 1.368 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.632      ;
; 1.382 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.646      ;
; 1.383 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.647      ;
; 1.394 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.658      ;
; 1.394 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.658      ;
; 1.394 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.658      ;
; 1.406 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.670      ;
; 1.461 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.725      ;
; 1.490 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.754      ;
; 1.517 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.781      ;
; 1.640 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.904      ;
; 1.660 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.924      ;
; 1.680 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.944      ;
; 1.681 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.945      ;
; 1.698 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.962      ;
; 1.705 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.969      ;
; 1.707 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.971      ;
; 1.718 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.982      ;
; 1.730 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.994      ;
; 1.732 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.996      ;
; 1.741 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.005      ;
; 1.746 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.010      ;
; 1.750 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.014      ;
; 1.770 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.034      ;
; 1.775 ; register:inst4|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; -0.342     ; 1.622      ;
; 1.787 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.051      ;
; 1.790 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.054      ;
; 1.812 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.076      ;
; 1.818 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.082      ;
; 1.821 ; register:inst4|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; -0.342     ; 1.668      ;
; 1.824 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.088      ;
; 1.826 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.090      ;
; 1.835 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.099      ;
; 1.836 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.100      ;
; 1.837 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.101      ;
; 1.842 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.106      ;
; 1.843 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.107      ;
; 1.844 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.108      ;
; 1.854 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.118      ;
; 1.860 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.124      ;
; 1.865 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.129      ;
; 1.868 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.132      ;
; 1.880 ; register:inst4|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; -0.342     ; 1.727      ;
; 1.882 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.146      ;
; 1.884 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.148      ;
; 1.885 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.149      ;
; 1.892 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.156      ;
; 1.914 ; register:inst4|outBus[2]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; -0.342     ; 1.761      ;
; 1.917 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.198      ;
; 1.919 ; register:inst4|outBus[13]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; -0.342     ; 1.766      ;
; 1.925 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.206      ;
; 1.926 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.207      ;
; 1.930 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.125      ; 2.244      ;
; 1.931 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.195      ;
; 1.933 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.197      ;
; 1.933 ; register:inst4|outBus[14]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.214      ;
; 1.934 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 2.198      ;
; 1.935 ; register:inst3|outBus[11]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.198      ;
; 1.935 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.199      ;
; 1.936 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.217      ;
; 1.937 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.218      ;
; 1.937 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.218      ;
; 1.937 ; register:inst4|outBus[11]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.218      ;
; 1.938 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.219      ;
; 1.938 ; register:inst4|outBus[3]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; -0.342     ; 1.785      ;
; 1.938 ; register:inst4|outBus[3]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.219      ;
; 1.941 ; register:inst4|outBus[7]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.222      ;
; 1.944 ; register:inst4|outBus[6]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.225      ;
; 1.944 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.225      ;
; 1.945 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.226      ;
; 1.945 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.226      ;
; 1.945 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.226      ;
; 1.946 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.210      ;
; 1.946 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.210      ;
; 1.946 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.227      ;
; 1.946 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.227      ;
; 1.946 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.227      ;
; 1.947 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.228      ;
; 1.948 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.212      ;
; 1.949 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.213      ;
; 1.949 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.125      ; 2.263      ;
; 1.950 ; register:inst4|outBus[4]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.231      ;
; 1.950 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.125      ; 2.264      ;
; 1.950 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.125      ; 2.264      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.64 MHz ; 166.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -5.001 ; -138.884            ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.330 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -113.568                          ;
+-------+--------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -5.001 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.026      ;
; -4.990 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.015      ;
; -4.960 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.985      ;
; -4.954 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.979      ;
; -4.904 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.929      ;
; -4.869 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.894      ;
; -4.860 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.885      ;
; -4.859 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.884      ;
; -4.858 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.883      ;
; -4.850 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.875      ;
; -4.839 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.864      ;
; -4.833 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.858      ;
; -4.831 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.856      ;
; -4.828 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.853      ;
; -4.822 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.847      ;
; -4.822 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.847      ;
; -4.809 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.834      ;
; -4.803 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.828      ;
; -4.792 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.817      ;
; -4.790 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.815      ;
; -4.786 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.811      ;
; -4.784 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.797      ;
; -4.779 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.804      ;
; -4.772 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.797      ;
; -4.758 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.783      ;
; -4.753 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.778      ;
; -4.749 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.774      ;
; -4.745 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.770      ;
; -4.743 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.768      ;
; -4.736 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.761      ;
; -4.734 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.759      ;
; -4.728 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.753      ;
; -4.727 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.752      ;
; -4.709 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.734      ;
; -4.708 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.733      ;
; -4.704 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.729      ;
; -4.699 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.724      ;
; -4.698 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.723      ;
; -4.693 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.718      ;
; -4.692 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.717      ;
; -4.691 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.716      ;
; -4.680 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.705      ;
; -4.663 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.688      ;
; -4.655 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 5.647      ;
; -4.654 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.679      ;
; -4.652 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.665      ;
; -4.649 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.674      ;
; -4.648 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.673      ;
; -4.648 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.673      ;
; -4.643 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.668      ;
; -4.633 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.646      ;
; -4.631 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[14] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.656      ;
; -4.631 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[2]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.656      ;
; -4.631 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[1]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.656      ;
; -4.630 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[3]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.655      ;
; -4.628 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.653      ;
; -4.626 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.651      ;
; -4.625 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.650      ;
; -4.620 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.645      ;
; -4.617 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.642      ;
; -4.616 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.629      ;
; -4.614 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.639      ;
; -4.613 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.638      ;
; -4.610 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.635      ;
; -4.608 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[5]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.633      ;
; -4.607 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.632      ;
; -4.607 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.632      ;
; -4.604 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.629      ;
; -4.603 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.628      ;
; -4.599 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.624      ;
; -4.590 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.615      ;
; -4.587 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.612      ;
; -4.584 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.609      ;
; -4.581 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.606      ;
; -4.578 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.603      ;
; -4.575 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.600      ;
; -4.573 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.586      ;
; -4.569 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.594      ;
; -4.563 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.588      ;
; -4.557 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.582      ;
; -4.549 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.574      ;
; -4.547 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.572      ;
; -4.544 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.569      ;
; -4.542 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.567      ;
; -4.538 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.563      ;
; -4.533 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.558      ;
; -4.531 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[15] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.556      ;
; -4.531 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.556      ;
; -4.528 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.553      ;
; -4.528 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.541      ;
; -4.527 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[14] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.552      ;
; -4.525 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[8]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.550      ;
; -4.523 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 5.515      ;
; -4.516 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[14] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.541      ;
; -4.514 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[8]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.539      ;
; -4.513 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.538      ;
; -4.513 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.538      ;
; -4.512 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; 0.025      ; 5.537      ;
; -4.508 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[9]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.533      ;
; -4.508 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.533      ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.574      ;
; 0.343 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.344 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.357 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.588      ;
; 0.382 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.367      ; 0.944      ;
; 0.408 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.639      ;
; 0.409 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.367      ; 0.971      ;
; 0.409 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.640      ;
; 0.409 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.640      ;
; 0.421 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.367      ; 0.983      ;
; 0.602 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.833      ;
; 0.603 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.834      ;
; 0.632 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.863      ;
; 0.946 ; register:inst3|outBus[15]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 1.158 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.388      ;
; 1.170 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.400      ;
; 1.177 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.407      ;
; 1.182 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.412      ;
; 1.183 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.413      ;
; 1.184 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.414      ;
; 1.187 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.417      ;
; 1.201 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.431      ;
; 1.285 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.515      ;
; 1.311 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.541      ;
; 1.313 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.543      ;
; 1.407 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.637      ;
; 1.422 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.652      ;
; 1.438 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.668      ;
; 1.450 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.680      ;
; 1.452 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.682      ;
; 1.455 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.685      ;
; 1.457 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.687      ;
; 1.477 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.707      ;
; 1.493 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.723      ;
; 1.496 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.726      ;
; 1.504 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.734      ;
; 1.510 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.740      ;
; 1.518 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.748      ;
; 1.518 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.748      ;
; 1.522 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.752      ;
; 1.523 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.753      ;
; 1.537 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.767      ;
; 1.538 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.768      ;
; 1.538 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.768      ;
; 1.539 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.769      ;
; 1.540 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.770      ;
; 1.544 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.774      ;
; 1.546 ; register:inst4|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; -0.316     ; 1.398      ;
; 1.556 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.786      ;
; 1.565 ; register:inst4|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; -0.316     ; 1.417      ;
; 1.576 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.806      ;
; 1.580 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.810      ;
; 1.592 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.822      ;
; 1.596 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.826      ;
; 1.601 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.831      ;
; 1.607 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.837      ;
; 1.607 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.837      ;
; 1.617 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.847      ;
; 1.620 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.850      ;
; 1.623 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.853      ;
; 1.624 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.854      ;
; 1.624 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.854      ;
; 1.625 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.855      ;
; 1.627 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.857      ;
; 1.628 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.858      ;
; 1.636 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.866      ;
; 1.640 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.870      ;
; 1.642 ; register:inst2|outBus[15]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.270      ;
; 1.644 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.874      ;
; 1.647 ; register:inst2|outBus[14]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.275      ;
; 1.649 ; register:inst2|outBus[3]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.277      ;
; 1.649 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.894      ;
; 1.651 ; register:inst3|outBus[11]                                                                  ; register:inst3|outBus[11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.881      ;
; 1.651 ; register:inst4|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; -0.316     ; 1.503      ;
; 1.654 ; register:inst2|outBus[5]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.282      ;
; 1.654 ; register:inst2|outBus[9]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.282      ;
; 1.655 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.900      ;
; 1.656 ; register:inst2|outBus[15]                                                                  ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.284      ;
; 1.656 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.110      ; 1.934      ;
; 1.657 ; register:inst2|outBus[15]                                                                  ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.460      ; 2.285      ;
; 1.657 ; register:inst2|outBus[15]                                                                  ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.285      ;
; 1.657 ; register:inst2|outBus[15]                                                                  ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.285      ;
; 1.657 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.902      ;
; 1.660 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.890      ;
; 1.661 ; register:inst2|outBus[14]                                                                  ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.289      ;
; 1.662 ; register:inst4|outBus[14]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.907      ;
; 1.662 ; register:inst2|outBus[14]                                                                  ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.460      ; 2.290      ;
; 1.662 ; register:inst2|outBus[14]                                                                  ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.290      ;
; 1.662 ; register:inst2|outBus[14]                                                                  ; register:inst4|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.290      ;
; 1.663 ; register:inst2|outBus[7]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.291      ;
; 1.663 ; register:inst2|outBus[13]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.291      ;
; 1.663 ; register:inst2|outBus[3]                                                                   ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.291      ;
; 1.663 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.908      ;
; 1.664 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.894      ;
; 1.664 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.894      ;
; 1.664 ; register:inst2|outBus[3]                                                                   ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.460      ; 2.292      ;
; 1.664 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.909      ;
; 1.664 ; register:inst2|outBus[3]                                                                   ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.460      ; 2.292      ;
; 1.664 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.909      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -2.273 ; -49.201             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.154 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -76.769                           ;
+-------+--------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.273 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.240      ;
; -2.270 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.237      ;
; -2.257 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.224      ;
; -2.251 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.218      ;
; -2.215 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.182      ;
; -2.207 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.174      ;
; -2.204 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.171      ;
; -2.195 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.162      ;
; -2.193 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.160      ;
; -2.191 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.158      ;
; -2.186 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.153      ;
; -2.185 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.152      ;
; -2.183 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.150      ;
; -2.179 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.146      ;
; -2.173 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.140      ;
; -2.170 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.137      ;
; -2.170 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.137      ;
; -2.165 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.123      ;
; -2.164 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.131      ;
; -2.157 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.124      ;
; -2.151 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.118      ;
; -2.149 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.116      ;
; -2.144 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.111      ;
; -2.129 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.096      ;
; -2.128 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.095      ;
; -2.127 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.094      ;
; -2.122 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.089      ;
; -2.119 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.086      ;
; -2.115 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.082      ;
; -2.113 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.080      ;
; -2.108 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.075      ;
; -2.106 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.073      ;
; -2.106 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.073      ;
; -2.101 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.068      ;
; -2.100 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.067      ;
; -2.099 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.057      ;
; -2.098 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.065      ;
; -2.095 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.062      ;
; -2.093 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.060      ;
; -2.092 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.059      ;
; -2.092 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.059      ;
; -2.089 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.056      ;
; -2.085 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.052      ;
; -2.082 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 3.035      ;
; -2.079 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.046      ;
; -2.079 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.046      ;
; -2.078 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.045      ;
; -2.078 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.036      ;
; -2.078 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.045      ;
; -2.076 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.043      ;
; -2.075 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.042      ;
; -2.074 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.041      ;
; -2.071 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.038      ;
; -2.070 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[14] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.037      ;
; -2.070 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.037      ;
; -2.070 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[2]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.037      ;
; -2.070 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.037      ;
; -2.069 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[1]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.036      ;
; -2.065 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.023      ;
; -2.064 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.031      ;
; -2.064 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.031      ;
; -2.062 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.029      ;
; -2.061 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.028      ;
; -2.060 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[3]  ; register:inst4|outBus[5]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.027      ;
; -2.058 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.025      ;
; -2.057 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.024      ;
; -2.056 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.023      ;
; -2.052 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.019      ;
; -2.048 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[12] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.015      ;
; -2.044 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.011      ;
; -2.044 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[2]  ; register:inst4|outBus[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.011      ;
; -2.043 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.010      ;
; -2.042 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[11] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.009      ;
; -2.042 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.009      ;
; -2.034 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 3.001      ;
; -2.028 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.995      ;
; -2.023 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.990      ;
; -2.021 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.988      ;
; -2.020 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.987      ;
; -2.016 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.983      ;
; -2.016 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.969      ;
; -2.014 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.981      ;
; -2.014 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[12] ; register:inst4|outBus[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.972      ;
; -2.012 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.979      ;
; -2.007 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.974      ;
; -2.007 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[13] ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.974      ;
; -2.006 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[0]  ; register:inst4|outBus[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.973      ;
; -2.004 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[10] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.971      ;
; -2.004 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[14] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.971      ;
; -2.004 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.971      ;
; -2.004 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[2]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.971      ;
; -2.003 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[13] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.970      ;
; -2.003 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[4]  ; register:inst4|outBus[1]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.970      ;
; -2.000 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[11] ; register:inst4|outBus[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.967      ;
; -2.000 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.967      ;
; -1.998 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[1]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.965      ;
; -1.998 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[6]  ; register:inst4|outBus[7]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.965      ;
; -1.996 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[10] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.963      ;
; -1.995 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[7]  ; register:inst4|outBus[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.948      ;
; -1.994 ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|q_a[5]  ; register:inst4|outBus[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.961      ;
+--------+--------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.212      ; 0.467      ;
; 0.167 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.212      ; 0.480      ;
; 0.173 ; register:inst4|outBus[0]                                                                   ; register:inst4|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.296      ;
; 0.175 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; ROM1PORT:inst|altsyncram:altsyncram_component|altsyncram_js81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.212      ; 0.488      ;
; 0.179 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.180 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.296      ;
; 0.183 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.300      ;
; 0.202 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.319      ;
; 0.207 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.207 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.293 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.295 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.412      ;
; 0.310 ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[2] ; counter:inst7|lpm_counter:LPM_COUNTER_component|cntr_2lk:auto_generated|counter_reg_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.462 ; register:inst3|outBus[15]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.578      ;
; 0.567 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.683      ;
; 0.571 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.687      ;
; 0.574 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.690      ;
; 0.574 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.690      ;
; 0.579 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.695      ;
; 0.579 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.695      ;
; 0.580 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.696      ;
; 0.584 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.700      ;
; 0.613 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.622 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.738      ;
; 0.629 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.745      ;
; 0.683 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.799      ;
; 0.710 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.826      ;
; 0.711 ; register:inst3|outBus[14]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.827      ;
; 0.711 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.827      ;
; 0.712 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.828      ;
; 0.713 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.829      ;
; 0.722 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.838      ;
; 0.727 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.843      ;
; 0.727 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.843      ;
; 0.731 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.847      ;
; 0.733 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.849      ;
; 0.737 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.853      ;
; 0.739 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.855      ;
; 0.755 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.871      ;
; 0.756 ; register:inst3|outBus[13]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.872      ;
; 0.758 ; register:inst4|outBus[12]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.687      ;
; 0.758 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.769 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.885      ;
; 0.772 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.888      ;
; 0.773 ; register:inst4|outBus[14]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.702      ;
; 0.773 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.889      ;
; 0.774 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.890      ;
; 0.780 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.896      ;
; 0.781 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.897      ;
; 0.782 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.898      ;
; 0.782 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.898      ;
; 0.783 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.899      ;
; 0.784 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.900      ;
; 0.785 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.901      ;
; 0.785 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.901      ;
; 0.785 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.901      ;
; 0.787 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.903      ;
; 0.789 ; register:inst3|outBus[12]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.905      ;
; 0.797 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.913      ;
; 0.798 ; register:inst4|outBus[8]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.727      ;
; 0.800 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.916      ;
; 0.806 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.922      ;
; 0.812 ; register:inst4|outBus[2]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.741      ;
; 0.815 ; register:inst4|outBus[13]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.744      ;
; 0.815 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.931      ;
; 0.816 ; register:inst3|outBus[11]                                                                  ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.932      ;
; 0.818 ; register:inst3|outBus[8]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.934      ;
; 0.819 ; register:inst4|outBus[3]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.748      ;
; 0.825 ; register:inst3|outBus[11]                                                                  ; register:inst3|outBus[11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.942      ;
; 0.826 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.942      ;
; 0.826 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.942      ;
; 0.828 ; register:inst3|outBus[1]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.944      ;
; 0.829 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.945      ;
; 0.830 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.946      ;
; 0.831 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.947      ;
; 0.832 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.948      ;
; 0.834 ; register:inst3|outBus[2]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.950      ;
; 0.835 ; register:inst3|outBus[3]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.951      ;
; 0.838 ; register:inst4|outBus[15]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; -0.144     ; 0.776      ;
; 0.839 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.955      ;
; 0.841 ; register:inst4|outBus[7]                                                                   ; register:inst3|outBus[7]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.770      ;
; 0.841 ; register:inst4|outBus[5]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.770      ;
; 0.841 ; register:inst3|outBus[0]                                                                   ; register:inst3|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.957      ;
; 0.842 ; register:inst4|outBus[9]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.771      ;
; 0.842 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.958      ;
; 0.843 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.959      ;
; 0.844 ; register:inst3|outBus[5]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.960      ;
; 0.845 ; register:inst4|outBus[6]                                                                   ; register:inst3|outBus[6]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.774      ;
; 0.845 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.961      ;
; 0.845 ; register:inst3|outBus[7]                                                                   ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.961      ;
; 0.848 ; register:inst3|outBus[9]                                                                   ; register:inst3|outBus[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.964      ;
; 0.849 ; register:inst4|outBus[4]                                                                   ; register:inst3|outBus[4]                                                                                     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.778      ;
; 0.852 ; register:inst3|outBus[10]                                                                  ; register:inst3|outBus[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.968      ;
; 0.855 ; register:inst4|outBus[10]                                                                  ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.784      ;
; 0.855 ; register:inst3|outBus[4]                                                                   ; register:inst3|outBus[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.971      ;
; 0.857 ; register:inst3|outBus[6]                                                                   ; register:inst3|outBus[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.973      ;
; 0.859 ; register:inst4|outBus[9]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.983      ;
; 0.863 ; register:inst4|outBus[1]                                                                   ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.987      ;
; 0.863 ; register:inst4|outBus[10]                                                                  ; register:inst4|outBus[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.987      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.949   ; 0.154 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.949   ; 0.154 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -170.336 ; 0.0   ; 0.0      ; 0.0     ; -126.42             ;
;  clk             ; -170.336 ; 0.000 ; N/A      ; N/A     ; -126.420            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; co            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rslt[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; zc                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cnt_en                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; initr                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadr                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; initt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; loadx                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; co            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; rslt[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; rslt[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; rslt[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; rslt[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; rslt[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; rslt[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; rslt[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; rslt[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; rslt[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; rslt[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; rslt[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; co            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; rslt[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; rslt[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; rslt[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; rslt[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; rslt[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; rslt[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; rslt[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; rslt[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rslt[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; rslt[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rslt[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; co            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; rslt[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; rslt[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; rslt[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; rslt[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; rslt[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; rslt[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; rslt[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; rslt[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; rslt[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; rslt[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; rslt[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1070     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1070     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 166   ; 166  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cnt_en     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; initr      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; initt      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadr      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadt      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadx      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[8]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[9]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[10]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[11]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[12]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[13]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[14]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[15]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zc         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; co          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cnt_en     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; initr      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; initt      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadr      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadt      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; loadx      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[8]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[9]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[10]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[11]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[12]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[13]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[14]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[15]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zc         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; co          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rslt[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Jan 09 01:37:11 2022
Info: Command: quartus_sta tanx -c tanx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tanx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.949
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.949            -170.336 clk 
Info (332146): Worst-case hold slack is 0.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.376               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.420 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.001            -138.884 clk 
Info (332146): Worst-case hold slack is 0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.330               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -113.568 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.273             -49.201 clk 
Info (332146): Worst-case hold slack is 0.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.154               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.769 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4776 megabytes
    Info: Processing ended: Sun Jan 09 01:37:12 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


