{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1703083898717 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1703083898718 ""} { "Info" "IQEXE_START_BANNER_TIME" "Wed Dec 20 11:51:38 2023 " "Processing started: Wed Dec 20 11:51:38 2023" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1703083898718 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1703083898718 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off MaquinaSalgados -c MaquinaSalgados " "Command: quartus_map --read_settings_files=on --write_settings_files=off MaquinaSalgados -c MaquinaSalgados" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1703083898718 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1703083900090 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "maquinasalgados.vhd 2 1 " "Found 2 design units, including 1 entities, in source file maquinasalgados.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 MaquinaSalgados-hardware " "Found design unit 1: MaquinaSalgados-hardware" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083902504 ""} { "Info" "ISGN_ENTITY_NAME" "1 MaquinaSalgados " "Found entity 1: MaquinaSalgados" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 7 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083902504 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083902504 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "esquematico.bdf 1 1 " "Found 1 design units, including 1 entities, in source file esquematico.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 esquematico " "Found entity 1: esquematico" {  } { { "esquematico.bdf" "" { Schematic "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/esquematico.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083902530 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083902530 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "MaquinaSalgados " "Elaborating entity \"MaquinaSalgados\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1703083902928 ""}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "estado_atual MaquinaSalgados.vhd(91) " "VHDL Process Statement warning at MaquinaSalgados.vhd(91): signal \"estado_atual\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 91 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "estado_atual MaquinaSalgados.vhd(94) " "VHDL Process Statement warning at MaquinaSalgados.vhd(94): signal \"estado_atual\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 94 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "liberar MaquinaSalgados.vhd(295) " "VHDL Process Statement warning at MaquinaSalgados.vhd(295): signal \"liberar\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 295 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "preco_salgado MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"preco_salgado\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "troco MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"troco\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "devolucao MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"devolucao\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "salgado_invalido MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"salgado_invalido\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902942 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "sem_estoque MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"sem_estoque\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "salgado_liberado MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"salgado_liberado\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "devolvido MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"devolvido\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estoque_salgado1 MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estoque_salgado1\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estoque_salgado2 MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estoque_salgado2\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estoque_salgado3 MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estoque_salgado3\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estoque_salgado4 MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estoque_salgado4\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estoque_salgado5 MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estoque_salgado5\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "proximo_estado MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"proximo_estado\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_inicial MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_inicial\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_selecao_salgado MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_selecao_salgado\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_estoque MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_estoque\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_esperando_moeda MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_esperando_moeda\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_libera_salgado MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_libera_salgado\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "estado_devolve MaquinaSalgados.vhd(112) " "VHDL Process Statement warning at MaquinaSalgados.vhd(112): inferring latch(es) for signal or variable \"estado_devolve\", which holds its previous value in one or more paths through the process" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_devolve MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_devolve\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_libera_salgado MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_libera_salgado\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902943 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_esperando_moeda MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_esperando_moeda\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_estoque MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_estoque\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_selecao_salgado MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_selecao_salgado\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estado_inicial MaquinaSalgados.vhd(112) " "Inferred latch for \"estado_inicial\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.Devolve MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.Devolve\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.LiberaSalgado MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.LiberaSalgado\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.EsperandoMoeda MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.EsperandoMoeda\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.Estoque MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.Estoque\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.SelecaoSalgado MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.SelecaoSalgado\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "proximo_estado.Inicial MaquinaSalgados.vhd(112) " "Inferred latch for \"proximo_estado.Inicial\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado5\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado5\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado5\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado5\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado5\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado5\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado5\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado5\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado4\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado4\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado4\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado4\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado4\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado4\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado4\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado4\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado3\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado3\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902944 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado3\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado3\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado3\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado3\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado3\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado3\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado2\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado2\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado2\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado2\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado2\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado2\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado2\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado2\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado1\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado1\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado1\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado1\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado1\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado1\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "estoque_salgado1\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"estoque_salgado1\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolvido MaquinaSalgados.vhd(112) " "Inferred latch for \"devolvido\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "salgado_liberado MaquinaSalgados.vhd(112) " "Inferred latch for \"salgado_liberado\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "sem_estoque MaquinaSalgados.vhd(112) " "Inferred latch for \"sem_estoque\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "salgado_invalido MaquinaSalgados.vhd(112) " "Inferred latch for \"salgado_invalido\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902945 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[4\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[4\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[5\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[5\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[6\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[6\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[7\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[7\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[8\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[8\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "devolucao\[9\] MaquinaSalgados.vhd(112) " "Inferred latch for \"devolucao\[9\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[4\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[4\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[5\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[5\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[6\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[6\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[7\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[7\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[8\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[8\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "troco\[9\] MaquinaSalgados.vhd(112) " "Inferred latch for \"troco\[9\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[0\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[0\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[1\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[1\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[2\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[2\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[3\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[3\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902946 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[4\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[4\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[5\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[5\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[6\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[6\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[7\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[7\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[8\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[8\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "preco_salgado\[9\] MaquinaSalgados.vhd(112) " "Inferred latch for \"preco_salgado\[9\]\" at MaquinaSalgados.vhd(112)" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1703083902947 "|MaquinaSalgados"}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "12 " "Inferred 12 megafunctions from design logic" { { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div1 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div1\"" {  } { { "MaquinaSalgados.vhd" "Div1" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 407 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div3 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div3\"" {  } { { "MaquinaSalgados.vhd" "Div3" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 431 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div5 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div5\"" {  } { { "MaquinaSalgados.vhd" "Div5" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 443 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div4 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div4\"" {  } { { "MaquinaSalgados.vhd" "Div4" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 442 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod5 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod5\"" {  } { { "MaquinaSalgados.vhd" "Mod5" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 441 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div2 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div2\"" {  } { { "MaquinaSalgados.vhd" "Div2" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 430 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod3 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod3\"" {  } { { "MaquinaSalgados.vhd" "Mod3" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 429 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Div0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Div0\"" {  } { { "MaquinaSalgados.vhd" "Div0" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 406 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod1 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod1\"" {  } { { "MaquinaSalgados.vhd" "Mod1" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 405 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod4 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod4\"" {  } { { "MaquinaSalgados.vhd" "Mod4" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 439 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod2 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod2\"" {  } { { "MaquinaSalgados.vhd" "Mod2" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 427 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""} { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod0\"" {  } { { "MaquinaSalgados.vhd" "Mod0" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 403 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904425 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "Quartus II" 0 -1 1703083904425 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Div1 " "Elaborated megafunction instantiation \"lpm_divide:Div1\"" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 407 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083904659 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Div1 " "Instantiated megafunction \"lpm_divide:Div1\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 12 " "Parameter \"LPM_WIDTHN\" = \"12\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083904668 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 5 " "Parameter \"LPM_WIDTHD\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083904668 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION SIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"SIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083904668 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION SIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"SIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083904668 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_HINT LPM_REMAINDERPOSITIVE=FALSE " "Parameter \"LPM_HINT\" = \"LPM_REMAINDERPOSITIVE=FALSE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083904668 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 407 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1703083904668 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_5so.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_5so.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_5so " "Found entity 1: lpm_divide_5so" {  } { { "db/lpm_divide_5so.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/lpm_divide_5so.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083904917 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083904917 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/abs_divider_ibg.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/abs_divider_ibg.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 abs_divider_ibg " "Found entity 1: abs_divider_ibg" {  } { { "db/abs_divider_ibg.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/abs_divider_ibg.tdf" 28 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083904949 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083904949 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_g2f.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_g2f.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_g2f " "Found entity 1: alt_u_div_g2f" {  } { { "db/alt_u_div_g2f.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/alt_u_div_g2f.tdf" 26 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083904986 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083904986 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_lkc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_lkc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_lkc " "Found entity 1: add_sub_lkc" {  } { { "db/add_sub_lkc.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/add_sub_lkc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905083 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905083 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_mkc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_mkc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_mkc " "Found entity 1: add_sub_mkc" {  } { { "db/add_sub_mkc.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/add_sub_mkc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905160 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905160 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_abs_gq9.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_abs_gq9.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_abs_gq9 " "Found entity 1: lpm_abs_gq9" {  } { { "db/lpm_abs_gq9.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/lpm_abs_gq9.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905193 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905193 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_abs_ur9.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_abs_ur9.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_abs_ur9 " "Found entity 1: lpm_abs_ur9" {  } { { "db/lpm_abs_ur9.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/lpm_abs_ur9.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905226 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905226 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Mod5 " "Elaborated megafunction instantiation \"lpm_divide:Mod5\"" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 441 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083905315 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Mod5 " "Instantiated megafunction \"lpm_divide:Mod5\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 10 " "Parameter \"LPM_WIDTHN\" = \"10\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083905315 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 10 " "Parameter \"LPM_WIDTHD\" = \"10\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083905315 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION UNSIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083905315 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION UNSIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083905315 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 441 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1703083905315 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_q7m.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_q7m.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_q7m " "Found entity 1: lpm_divide_q7m" {  } { { "db/lpm_divide_q7m.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/lpm_divide_q7m.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905387 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905387 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/sign_div_unsign_1nh.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/sign_div_unsign_1nh.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 sign_div_unsign_1nh " "Found entity 1: sign_div_unsign_1nh" {  } { { "db/sign_div_unsign_1nh.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/sign_div_unsign_1nh.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905419 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905419 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_45f.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_45f.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_45f " "Found entity 1: alt_u_div_45f" {  } { { "db/alt_u_div_45f.tdf" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/db/alt_u_div_45f.tdf" 26 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1703083905456 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1703083905456 ""}
{ "Info" "IMLS_MLS_IGNORED_SUMMARY" "60 " "Ignored 60 buffer(s)" { { "Info" "IMLS_MLS_IGNORED_CARRY_SUM" "60 " "Ignored 60 CARRY_SUM buffer(s)" {  } {  } 0 13016 "Ignored %1!d! CARRY_SUM buffer(s)" 0 0 "Quartus II" 0 -1 1703083906319 ""}  } {  } 0 13014 "Ignored %1!d! buffer(s)" 0 0 "Quartus II" 0 -1 1703083906319 ""}
{ "Info" "IMLS_MLS_DUP_LATCH_INFO_HDR" "" "Duplicate LATCH primitives merged into single LATCH primitive" { { "Info" "IMLS_MLS_DUP_LATCH_INFO" "preco_salgado\[6\]\$latch preco_salgado\[3\]\$latch " "Duplicate LATCH primitive \"preco_salgado\[6\]\$latch\" merged with LATCH primitive \"preco_salgado\[3\]\$latch\"" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13026 "Duplicate LATCH primitive \"%1!s!\" merged with LATCH primitive \"%2!s!\"" 0 0 "Quartus II" 0 -1 1703083906425 ""}  } {  } 0 13025 "Duplicate LATCH primitives merged into single LATCH primitive" 0 0 "Quartus II" 0 -1 1703083906425 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "sem_estoque\$latch " "Latch sem_estoque\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.Estoque " "Ports D and ENA on the latch are fed by the same signal estado_atual.Estoque" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "salgado_invalido\$latch " "Latch salgado_invalido\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA confirma_salgado " "Ports D and ENA on the latch are fed by the same signal confirma_salgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 15 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolvido\$latch " "Latch devolvido\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.Devolve " "Ports D and ENA on the latch are fed by the same signal estado_atual.Devolve" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "salgado_liberado\$latch " "Latch salgado_liberado\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[0\]\$latch " "Latch preco_salgado\[0\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[1\]\$latch " "Latch preco_salgado\[1\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[2\]\$latch " "Latch preco_salgado\[2\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[3\]\$latch " "Latch preco_salgado\[3\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906432 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906432 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[4\]\$latch " "Latch preco_salgado\[4\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[5\]\$latch " "Latch preco_salgado\[5\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[7\]\$latch " "Latch preco_salgado\[7\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "preco_salgado\[8\]\$latch " "Latch preco_salgado\[8\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.SelecaoSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.SelecaoSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[0\]\$latch " "Latch troco\[0\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[1\]\$latch " "Latch troco\[1\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[2\]\$latch " "Latch troco\[2\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[3\]\$latch " "Latch troco\[3\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906433 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906433 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[4\]\$latch " "Latch troco\[4\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[5\]\$latch " "Latch troco\[5\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[6\]\$latch " "Latch troco\[6\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[7\]\$latch " "Latch troco\[7\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[8\]\$latch " "Latch troco\[8\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "troco\[9\]\$latch " "Latch troco\[9\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.LiberaSalgado " "Ports D and ENA on the latch are fed by the same signal estado_atual.LiberaSalgado" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[0\]\$latch " "Latch devolucao\[0\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[1\]\$latch " "Latch devolucao\[1\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[2\]\$latch " "Latch devolucao\[2\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906434 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906434 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[3\]\$latch " "Latch devolucao\[3\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906435 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906435 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[4\]\$latch " "Latch devolucao\[4\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906435 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906435 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[5\]\$latch " "Latch devolucao\[5\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906435 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906435 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[6\]\$latch " "Latch devolucao\[6\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906435 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906435 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[7\]\$latch " "Latch devolucao\[7\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906435 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906435 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[8\]\$latch " "Latch devolucao\[8\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "devolucao\[9\]\$latch " "Latch devolucao\[9\]\$latch has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.EsperandoMoeda " "Ports D and ENA on the latch are fed by the same signal estado_atual.EsperandoMoeda" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "proximo_estado.Inicial_1978 " "Latch proximo_estado.Inicial_1978 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.Estoque " "Ports D and ENA on the latch are fed by the same signal estado_atual.Estoque" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "proximo_estado.Estoque_1960 " "Latch proximo_estado.Estoque_1960 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA salgado_escolhido\[1\] " "Ports D and ENA on the latch are fed by the same signal salgado_escolhido\[1\]" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 14 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "proximo_estado.EsperandoMoeda_1951 " "Latch proximo_estado.EsperandoMoeda_1951 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA estado_atual.Estoque " "Ports D and ENA on the latch are fed by the same signal estado_atual.Estoque" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 50 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "proximo_estado.SelecaoSalgado_1969 " "Latch proximo_estado.SelecaoSalgado_1969 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA salgado_escolhido\[1\] " "Ports D and ENA on the latch are fed by the same signal salgado_escolhido\[1\]" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 14 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "Quartus II" 0 -1 1703083906436 ""}  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "Quartus II" 0 -1 1703083906436 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "preco_salgado\[9\] GND " "Pin \"preco_salgado\[9\]\" is stuck at GND" {  } { { "MaquinaSalgados.vhd" "" { Text "C:/Users/Pichau/OneDrive/Área de Trabalho/UESB   Ciência da Computação/3º Semestre/Circuitos Digitais/ProjetoCircuitos/MaquinaSalgados/MaquinaSalgados.vhd" 112 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1703083907477 "|MaquinaSalgados|preco_salgado[9]"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "Quartus II" 0 -1 1703083907477 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1703083909406 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1703083909406 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "2349 " "Implemented 2349 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "13 " "Implemented 13 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1703083910128 ""} { "Info" "ICUT_CUT_TM_OPINS" "82 " "Implemented 82 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1703083910128 ""} { "Info" "ICUT_CUT_TM_LCELLS" "2254 " "Implemented 2254 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "Quartus II" 0 -1 1703083910128 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1703083910128 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 97 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 97 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4659 " "Peak virtual memory: 4659 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1703083910191 ""} { "Info" "IQEXE_END_BANNER_TIME" "Wed Dec 20 11:51:50 2023 " "Processing ended: Wed Dec 20 11:51:50 2023" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1703083910191 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:12 " "Elapsed time: 00:00:12" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1703083910191 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:06 " "Total CPU time (on all processors): 00:00:06" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1703083910191 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1703083910191 ""}
