Classic Timing Analyzer report for memory_control_ISSI
Thu Jun 05 17:17:37 2014
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                 ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 13.626 ns   ; RD_Q ; D_O0 ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+------------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To         ;
+-------+-------------------+-----------------+------------+------------+
; N/A   ; None              ; 13.626 ns       ; RD_Q       ; D_O1       ;
; N/A   ; None              ; 13.626 ns       ; RD_Q       ; D_O0       ;
; N/A   ; None              ; 13.596 ns       ; RD_Q       ; D_O3       ;
; N/A   ; None              ; 13.596 ns       ; RD_Q       ; D_O2       ;
; N/A   ; None              ; 13.465 ns       ; WR_Q       ; D_O1       ;
; N/A   ; None              ; 13.465 ns       ; WR_Q       ; D_O0       ;
; N/A   ; None              ; 13.435 ns       ; WR_Q       ; D_O3       ;
; N/A   ; None              ; 13.435 ns       ; WR_Q       ; D_O2       ;
; N/A   ; None              ; 13.421 ns       ; RD_Q       ; D_O5       ;
; N/A   ; None              ; 13.421 ns       ; RD_Q       ; D_O4       ;
; N/A   ; None              ; 13.411 ns       ; RD_Q       ; D_O7       ;
; N/A   ; None              ; 13.411 ns       ; RD_Q       ; D_O6       ;
; N/A   ; None              ; 13.260 ns       ; WR_Q       ; D_O5       ;
; N/A   ; None              ; 13.260 ns       ; WR_Q       ; D_O4       ;
; N/A   ; None              ; 13.250 ns       ; WR_Q       ; D_O7       ;
; N/A   ; None              ; 13.250 ns       ; WR_Q       ; D_O6       ;
; N/A   ; None              ; 12.012 ns       ; RD_Q       ; D_O13      ;
; N/A   ; None              ; 12.012 ns       ; RD_Q       ; D_O12      ;
; N/A   ; None              ; 12.011 ns       ; RD_Q       ; D_O11      ;
; N/A   ; None              ; 12.011 ns       ; RD_Q       ; D_O10      ;
; N/A   ; None              ; 12.011 ns       ; RD_Q       ; D_O9       ;
; N/A   ; None              ; 12.001 ns       ; RD_Q       ; D_O8       ;
; N/A   ; None              ; 11.851 ns       ; WR_Q       ; D_O13      ;
; N/A   ; None              ; 11.851 ns       ; WR_Q       ; D_O12      ;
; N/A   ; None              ; 11.850 ns       ; WR_Q       ; D_O11      ;
; N/A   ; None              ; 11.850 ns       ; WR_Q       ; D_O10      ;
; N/A   ; None              ; 11.850 ns       ; WR_Q       ; D_O9       ;
; N/A   ; None              ; 11.840 ns       ; WR_Q       ; D_O8       ;
; N/A   ; None              ; 11.770 ns       ; RD_Q       ; D_O15      ;
; N/A   ; None              ; 11.770 ns       ; RD_Q       ; D_O14      ;
; N/A   ; None              ; 11.609 ns       ; WR_Q       ; D_O15      ;
; N/A   ; None              ; 11.609 ns       ; WR_Q       ; D_O14      ;
; N/A   ; None              ; 11.181 ns       ; W_E        ; W_E_M      ;
; N/A   ; None              ; 11.158 ns       ; RD_Q       ; W_E_M      ;
; N/A   ; None              ; 11.128 ns       ; RD_Q       ; O_E_M      ;
; N/A   ; None              ; 10.972 ns       ; RD_Q       ; DATA_M[5]  ;
; N/A   ; None              ; 10.972 ns       ; RD_Q       ; DATA_M[4]  ;
; N/A   ; None              ; 10.971 ns       ; WR_Q       ; O_E_M      ;
; N/A   ; None              ; 10.962 ns       ; RD_Q       ; DATA_M[3]  ;
; N/A   ; None              ; 10.962 ns       ; RD_Q       ; DATA_M[2]  ;
; N/A   ; None              ; 10.961 ns       ; WR_Q       ; W_E_M      ;
; N/A   ; None              ; 10.945 ns       ; RD_Q       ; DATA_M[1]  ;
; N/A   ; None              ; 10.941 ns       ; RD_Q       ; DATA_M[0]  ;
; N/A   ; None              ; 10.879 ns       ; RD_Q       ; ADD_M1     ;
; N/A   ; None              ; 10.879 ns       ; RD_Q       ; ADD_M0     ;
; N/A   ; None              ; 10.776 ns       ; WR_Q       ; DATA_M[5]  ;
; N/A   ; None              ; 10.776 ns       ; WR_Q       ; DATA_M[4]  ;
; N/A   ; None              ; 10.766 ns       ; WR_Q       ; DATA_M[3]  ;
; N/A   ; None              ; 10.766 ns       ; WR_Q       ; DATA_M[2]  ;
; N/A   ; None              ; 10.749 ns       ; WR_Q       ; DATA_M[1]  ;
; N/A   ; None              ; 10.746 ns       ; RD_Q       ; DATA_M[7]  ;
; N/A   ; None              ; 10.746 ns       ; RD_Q       ; DATA_M[6]  ;
; N/A   ; None              ; 10.745 ns       ; WR_Q       ; DATA_M[0]  ;
; N/A   ; None              ; 10.710 ns       ; RD_Q       ; ADD_M7     ;
; N/A   ; None              ; 10.710 ns       ; RD_Q       ; ADD_M6     ;
; N/A   ; None              ; 10.707 ns       ; WR_Q       ; ADD_M1     ;
; N/A   ; None              ; 10.707 ns       ; WR_Q       ; ADD_M0     ;
; N/A   ; None              ; 10.696 ns       ; RD_Q       ; DATA_M[8]  ;
; N/A   ; None              ; 10.695 ns       ; RD_Q       ; ADD_M5     ;
; N/A   ; None              ; 10.695 ns       ; RD_Q       ; ADD_M4     ;
; N/A   ; None              ; 10.695 ns       ; RD_Q       ; ADD_M3     ;
; N/A   ; None              ; 10.690 ns       ; RD_Q       ; ADD_M9     ;
; N/A   ; None              ; 10.688 ns       ; RD_Q       ; DATA_M[10] ;
; N/A   ; None              ; 10.688 ns       ; RD_Q       ; DATA_M[9]  ;
; N/A   ; None              ; 10.682 ns       ; RD_Q       ; DATA_M[11] ;
; N/A   ; None              ; 10.680 ns       ; RD_Q       ; ADD_M8     ;
; N/A   ; None              ; 10.662 ns       ; RD_Q       ; ADD_M2     ;
; N/A   ; None              ; 10.550 ns       ; WR_Q       ; DATA_M[7]  ;
; N/A   ; None              ; 10.550 ns       ; WR_Q       ; DATA_M[6]  ;
; N/A   ; None              ; 10.538 ns       ; WR_Q       ; ADD_M7     ;
; N/A   ; None              ; 10.538 ns       ; WR_Q       ; ADD_M6     ;
; N/A   ; None              ; 10.523 ns       ; WR_Q       ; ADD_M5     ;
; N/A   ; None              ; 10.523 ns       ; WR_Q       ; ADD_M4     ;
; N/A   ; None              ; 10.523 ns       ; WR_Q       ; ADD_M3     ;
; N/A   ; None              ; 10.518 ns       ; WR_Q       ; ADD_M9     ;
; N/A   ; None              ; 10.508 ns       ; WR_Q       ; ADD_M8     ;
; N/A   ; None              ; 10.500 ns       ; WR_Q       ; DATA_M[8]  ;
; N/A   ; None              ; 10.492 ns       ; WR_Q       ; DATA_M[10] ;
; N/A   ; None              ; 10.492 ns       ; WR_Q       ; DATA_M[9]  ;
; N/A   ; None              ; 10.490 ns       ; WR_Q       ; ADD_M2     ;
; N/A   ; None              ; 10.486 ns       ; WR_Q       ; DATA_M[11] ;
; N/A   ; None              ; 10.483 ns       ; RD_Q       ; ADD_M13    ;
; N/A   ; None              ; 10.473 ns       ; RD_Q       ; DATA_M[14] ;
; N/A   ; None              ; 10.473 ns       ; RD_Q       ; DATA_M[13] ;
; N/A   ; None              ; 10.453 ns       ; RD_Q       ; DATA_M[12] ;
; N/A   ; None              ; 10.453 ns       ; RD_Q       ; ADD_M11    ;
; N/A   ; None              ; 10.449 ns       ; RD_Q       ; ADD_M16    ;
; N/A   ; None              ; 10.443 ns       ; RD_Q       ; ADD_M12    ;
; N/A   ; None              ; 10.443 ns       ; RD_Q       ; ADD_M10    ;
; N/A   ; None              ; 10.419 ns       ; RD_Q       ; ADD_M15    ;
; N/A   ; None              ; 10.419 ns       ; RD_Q       ; ADD_M14    ;
; N/A   ; None              ; 10.311 ns       ; WR_Q       ; ADD_M13    ;
; N/A   ; None              ; 10.281 ns       ; WR_Q       ; ADD_M11    ;
; N/A   ; None              ; 10.277 ns       ; WR_Q       ; DATA_M[14] ;
; N/A   ; None              ; 10.277 ns       ; WR_Q       ; DATA_M[13] ;
; N/A   ; None              ; 10.277 ns       ; WR_Q       ; ADD_M16    ;
; N/A   ; None              ; 10.271 ns       ; WR_Q       ; ADD_M12    ;
; N/A   ; None              ; 10.271 ns       ; WR_Q       ; ADD_M10    ;
; N/A   ; None              ; 10.257 ns       ; WR_Q       ; DATA_M[12] ;
; N/A   ; None              ; 10.247 ns       ; WR_Q       ; ADD_M15    ;
; N/A   ; None              ; 10.247 ns       ; WR_Q       ; ADD_M14    ;
; N/A   ; None              ; 10.204 ns       ; RD_Q       ; DATA_M[15] ;
; N/A   ; None              ; 10.199 ns       ; RD_Q       ; ADD_M17    ;
; N/A   ; None              ; 10.064 ns       ; D9         ; DATA_M[9]  ;
; N/A   ; None              ; 10.027 ns       ; WR_Q       ; ADD_M17    ;
; N/A   ; None              ; 10.017 ns       ; DATA_M[4]  ; D_O4       ;
; N/A   ; None              ; 10.008 ns       ; WR_Q       ; DATA_M[15] ;
; N/A   ; None              ; 9.739 ns        ; DATA_M[3]  ; D_O3       ;
; N/A   ; None              ; 9.705 ns        ; DATA_M[7]  ; D_O7       ;
; N/A   ; None              ; 9.633 ns        ; DATA_M[2]  ; D_O2       ;
; N/A   ; None              ; 9.589 ns        ; DATA_M[5]  ; D_O5       ;
; N/A   ; None              ; 9.580 ns        ; DATA_M[1]  ; D_O1       ;
; N/A   ; None              ; 9.544 ns        ; DATA_M[6]  ; D_O6       ;
; N/A   ; None              ; 9.502 ns        ; DATA_M[0]  ; D_O0       ;
; N/A   ; None              ; 9.498 ns        ; U_B_IN     ; U_B_M      ;
; N/A   ; None              ; 9.476 ns        ; DATA_M[10] ; D_O10      ;
; N/A   ; None              ; 9.360 ns        ; D8         ; DATA_M[8]  ;
; N/A   ; None              ; 9.217 ns        ; DATA_M[13] ; D_O13      ;
; N/A   ; None              ; 9.186 ns        ; DATA_M[15] ; D_O15      ;
; N/A   ; None              ; 9.179 ns        ; D14        ; DATA_M[14] ;
; N/A   ; None              ; 9.176 ns        ; D10        ; DATA_M[10] ;
; N/A   ; None              ; 9.163 ns        ; DATA_M[14] ; D_O14      ;
; N/A   ; None              ; 9.151 ns        ; DATA_M[8]  ; D_O8       ;
; N/A   ; None              ; 9.109 ns        ; DATA_M[9]  ; D_O9       ;
; N/A   ; None              ; 9.101 ns        ; DATA_M[12] ; D_O12      ;
; N/A   ; None              ; 9.087 ns        ; D13        ; DATA_M[13] ;
; N/A   ; None              ; 9.087 ns        ; D12        ; DATA_M[12] ;
; N/A   ; None              ; 9.079 ns        ; DATA_M[11] ; D_O11      ;
; N/A   ; None              ; 9.011 ns        ; D11        ; DATA_M[11] ;
; N/A   ; None              ; 8.923 ns        ; L_B_IN     ; L_B_M      ;
; N/A   ; None              ; 8.612 ns        ; D15        ; DATA_M[15] ;
; N/A   ; None              ; 6.992 ns        ; O_E        ; O_E_M      ;
; N/A   ; None              ; 6.522 ns        ; ADD0       ; ADD_M0     ;
; N/A   ; None              ; 6.500 ns        ; D2         ; DATA_M[2]  ;
; N/A   ; None              ; 6.380 ns        ; D0         ; DATA_M[0]  ;
; N/A   ; None              ; 6.254 ns        ; ADD1       ; ADD_M1     ;
; N/A   ; None              ; 6.147 ns        ; D7         ; DATA_M[7]  ;
; N/A   ; None              ; 6.128 ns        ; D1         ; DATA_M[1]  ;
; N/A   ; None              ; 5.510 ns        ; C_E        ; C_E_M      ;
; N/A   ; None              ; 5.391 ns        ; D3         ; DATA_M[3]  ;
; N/A   ; None              ; 5.356 ns        ; ADD2       ; ADD_M2     ;
; N/A   ; None              ; 5.241 ns        ; D4         ; DATA_M[4]  ;
; N/A   ; None              ; 5.176 ns        ; D5         ; DATA_M[5]  ;
; N/A   ; None              ; 5.054 ns        ; D6         ; DATA_M[6]  ;
+-------+-------------------+-----------------+------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Thu Jun 05 17:17:37 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off memory_control_ISSI -c memory_control_ISSI --timing_analysis_only
Info: Longest tpd from source pin "RD_Q" to destination pin "D_O1" is 13.626 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_V1; Fanout = 5; PIN Node = 'RD_Q'
    Info: 2: + IC(5.562 ns) + CELL(0.398 ns) = 6.812 ns; Loc. = LCCOMB_X10_Y1_N4; Fanout = 16; COMB Node = 'mem_control:inst|D_O~16'
    Info: 3: + IC(3.937 ns) + CELL(2.877 ns) = 13.626 ns; Loc. = PIN_AF23; Fanout = 0; PIN Node = 'D_O1'
    Info: Total cell delay = 4.127 ns ( 30.29 % )
    Info: Total interconnect delay = 9.499 ns ( 69.71 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 172 megabytes
    Info: Processing ended: Thu Jun 05 17:17:37 2014
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


