Trabalho apresentado à Universidade Federal de São Paulo como parte dos requisitos
para aprovação na disciplina de Laboratório de Sistemas Computacionais: Arquitetura e Organização de Computadores.

O objetivo do projeto visa a implementação de um processador baseado na organização MIPS Monociclo, contando com um conjunto de instruções pré-definidas. A finalidade
do processador será executar um programa básico envolvendo lógica de programação adequadamente, realizando instruções próximas a linguagem de programação Assembly.
O desenvolvimento do projeto será feito através do software Quartus Prime Lite Edition 20.1, utilizando o Verilog como linguagem descritiva de hardware. Para fins de testes será
utilizado a placa Intel FPGA, modelo EP4CE115F29C7, disponibilizada pelo laboratório de sistemas computacionais da universidade. O código foi sintetizado em FPGA e testado com
dois programas: Um que cálcula a área de um triângulo e outro que cálcula determinado valor da sequência de Fibonacci, os testes mostraram eficácia do processador.

<img width="1858" height="1112" alt="image" src="https://github.com/user-attachments/assets/60c37a5b-9fbd-47ac-92af-995ca8011545" />


