TimeQuest Timing Analyzer report for mu0_mem
Tue Apr 30 20:02:25 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Recovery: 'clk'
 26. Fast Model Removal: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Setup Transfers
 34. Hold Transfers
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mu0_mem                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.26 MHz ; 151.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.611 ; -1126.779     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.024 ; -15.478       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.710 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -384.117              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                 ;
+--------+-----------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.611 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.654      ;
; -5.583 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.626      ;
; -5.573 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.616      ;
; -5.545 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.588      ;
; -5.503 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.546      ;
; -5.479 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.522      ;
; -5.475 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.518      ;
; -5.470 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.509      ;
; -5.467 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.510      ;
; -5.441 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.484      ;
; -5.439 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.482      ;
; -5.432 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.471      ;
; -5.412 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.455      ;
; -5.380 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.423      ;
; -5.374 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.417      ;
; -5.371 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.414      ;
; -5.362 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.401      ;
; -5.342 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.385      ;
; -5.338 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.377      ;
; -5.335 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.378      ;
; -5.326 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.369      ;
; -5.326 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.365      ;
; -5.321 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.364      ;
; -5.304 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.347      ;
; -5.300 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.339      ;
; -5.288 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.331      ;
; -5.283 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.326      ;
; -5.272 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.315      ;
; -5.268 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.311      ;
; -5.258 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.301      ;
; -5.253 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.292      ;
; -5.236 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.279      ;
; -5.230 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.269      ;
; -5.220 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.263      ;
; -5.218 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.261      ;
; -5.215 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.254      ;
; -5.213 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.256      ;
; -5.197 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.236      ;
; -5.194 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.233      ;
; -5.182 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.225      ;
; -5.182 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.225      ;
; -5.177 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.220      ;
; -5.164 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.203      ;
; -5.159 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.198      ;
; -5.150 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.193      ;
; -5.145 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.184      ;
; -5.144 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.187      ;
; -5.126 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.165      ;
; -5.114 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.157      ;
; -5.109 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.148      ;
; -5.089 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.128      ;
; -5.074 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.117      ;
; -5.056 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.095      ;
; -5.053 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.092      ;
; -5.038 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.081      ;
; -5.020 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.059      ;
; -4.944 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.983      ;
; -4.915 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.958      ;
; -4.913 ; mu0:processeur|ir_reg:IR|opcode[3]            ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.952      ;
; -4.906 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.945      ;
; -4.887 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.930      ;
; -4.875 ; mu0:processeur|ir_reg:IR|opcode[2]            ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.914      ;
; -4.836 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.875      ;
; -4.805 ; mu0:processeur|ir_reg:IR|opcode[0]            ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.844      ;
; -4.800 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.839      ;
; -4.783 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.826      ;
; -4.774 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.813      ;
; -4.769 ; mu0:processeur|ir_reg:IR|opcode[1]            ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.808      ;
; -4.742 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.785      ;
; -4.722 ; mu0:processeur|ir_reg:IR|data_out[1]          ; ram:memoire|data[8]~reg0                 ; clk          ; clk         ; 1.000        ; 0.011      ; 5.771      ;
; -4.716 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.759      ;
; -4.714 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.757      ;
; -4.684 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.727      ;
; -4.642 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.681      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; mu0:processeur|ir_reg:IR|opcode[1]            ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.677      ;
; -4.630 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.673      ;
; -4.625 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.668      ;
; -4.610 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.653      ;
; -4.601 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.640      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.571 ; mu0:processeur|ir_reg:IR|opcode[2]            ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 5.614      ;
; -4.562 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.605      ;
; -4.557 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.596      ;
; -4.546 ; mu0:processeur|accumulator:ACC|q_reg[9]       ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.584      ;
; -4.543 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.586      ;
; -4.543 ; mu0:processeur|accumulator:ACC|q_reg[3]       ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 5.585      ;
; -4.511 ; mu0:processeur|accumulator:ACC|acc15          ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.554      ;
; -4.501 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.540      ;
; -4.486 ; mu0:processeur|accumulator:ACC|accz           ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.529      ;
; -4.477 ; mu0:processeur|ir_reg:IR|data_out[1]          ; ram:memoire|data[10]~reg0                ; clk          ; clk         ; 1.000        ; 0.004      ; 5.519      ;
; -4.473 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 5.515      ;
+--------+-----------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ram:memoire|data[0]~reg0                      ; ram:memoire|data[0]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[1]~reg0                      ; ram:memoire|data[1]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[2]~reg0                      ; ram:memoire|data[2]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[3]~reg0                      ; ram:memoire|data[3]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[4]~reg0                      ; ram:memoire|data[4]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[5]~reg0                      ; ram:memoire|data[5]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[6]~reg0                      ; ram:memoire|data[6]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[7]~reg0                      ; ram:memoire|data[7]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[8]~reg0                      ; ram:memoire|data[8]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[9]~reg0                      ; ram:memoire|data[9]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[10]~reg0                     ; ram:memoire|data[10]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[11]~reg0                     ; ram:memoire|data[11]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[12]~reg0                     ; ram:memoire|data[12]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[13]~reg0                     ; ram:memoire|data[13]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[14]~reg0                     ; ram:memoire|data[14]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram:memoire|data[15]~reg0                     ; ram:memoire|data[15]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.771 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~263                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.781 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~179                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.846 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.846 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.852 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.854 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.857 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.143      ;
; 0.859 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.145      ;
; 0.859 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~65                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.144      ;
; 0.871 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~63                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.156      ;
; 0.888 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~105                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.173      ;
; 0.888 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~137                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.173      ;
; 1.016 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~67                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.301      ;
; 1.017 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~227                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.302      ;
; 1.035 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~71                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.320      ;
; 1.037 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~39                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.322      ;
; 1.102 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.102 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.147 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~127                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.431      ;
; 1.169 ; ram:memoire|data[8]~reg0                      ; ram:memoire|memory~45                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.174 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~53                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.459      ;
; 1.174 ; mu0:processeur|accumulator:ACC|q_reg[6]       ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.175 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~115                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.456      ;
; 1.180 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~191                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.468      ;
; 1.181 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~255                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.469      ;
; 1.192 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~259                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.480      ;
; 1.195 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~195                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.483      ;
; 1.212 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~49                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.504      ;
; 1.215 ; mu0:processeur|accumulator:ACC|q_reg[1]       ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.216 ; mu0:processeur|accumulator:ACC|q_reg[5]       ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.217 ; mu0:processeur|accumulator:ACC|q_reg[0]       ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.221 ; ram:memoire|data[5]~reg0                      ; ram:memoire|memory~202                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.505      ;
; 1.222 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~73                 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.524      ;
; 1.251 ; mu0:processeur|accumulator:ACC|q_reg[7]       ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.533      ;
; 1.255 ; mu0:processeur|ir_reg:IR|interne[3]           ; mu0:processeur|ir_reg:IR|opcode[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.540      ;
; 1.266 ; mu0:processeur|accumulator:ACC|q_reg[4]       ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.551      ;
; 1.269 ; ram:memoire|data[1]~reg0                      ; ram:memoire|memory~134                ; clk          ; clk         ; 0.000        ; -0.011     ; 1.544      ;
; 1.272 ; mu0:processeur|ir_reg:IR|interne[0]           ; mu0:processeur|ir_reg:IR|opcode[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.557      ;
; 1.273 ; mu0:processeur|ir_reg:IR|interne[1]           ; mu0:processeur|ir_reg:IR|opcode[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.558      ;
; 1.274 ; ram:memoire|data[1]~reg0                      ; ram:memoire|memory~262                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.277 ; ram:memoire|data[3]~reg0                      ; ram:memoire|memory~136                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.562      ;
; 1.279 ; ram:memoire|data[5]~reg0                      ; ram:memoire|memory~138                ; clk          ; clk         ; 0.000        ; -0.011     ; 1.554      ;
; 1.279 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~222                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.564      ;
; 1.286 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~193                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.574      ;
; 1.288 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~169                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.575      ;
; 1.293 ; ram:memoire|data[3]~reg0                      ; ram:memoire|memory~264                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.579      ;
; 1.295 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~209                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.582      ;
; 1.297 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~81                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.584      ;
; 1.303 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~153                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.590      ;
; 1.305 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~217                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.592      ;
; 1.305 ; ram:memoire|data[6]~reg0                      ; ram:memoire|memory~75                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.590      ;
; 1.305 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~161                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.308 ; ram:memoire|data[6]~reg0                      ; ram:memoire|memory~43                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.593      ;
; 1.308 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~158                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.309 ; ram:memoire|data[8]~reg0                      ; ram:memoire|memory~29                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~33                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.311 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~37                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.311 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~78                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.598      ;
; 1.311 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~30                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.314 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~142                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.601      ;
; 1.314 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~34                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.314 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~162                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.314 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~114                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.595      ;
; 1.317 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~21                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.321 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~164                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.322 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~36                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.325 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~271                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.612      ;
; 1.327 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~207                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.614      ;
; 1.327 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~79                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.614      ;
; 1.328 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~69                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.613      ;
; 1.328 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~55                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.330 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~143                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.617      ;
; 1.333 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~23                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.333 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~210                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.620      ;
; 1.333 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~99                 ; clk          ; clk         ; 0.000        ; -0.004     ; 1.615      ;
; 1.334 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~274                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.621      ;
; 1.337 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~275                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.624      ;
; 1.339 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~211                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.626      ;
; 1.341 ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.341 ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.345 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~270                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.632      ;
; 1.345 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~206                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.632      ;
; 1.352 ; ram:memoire|data[7]~reg0                      ; ram:memoire|memory~236                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.635      ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                        ;
+--------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.024 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[11] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.065      ;
; -1.019 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.014     ; 2.043      ;
; -0.964 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.001      ;
; -0.964 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.001      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.959 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.997      ;
; -0.958 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.996      ;
+--------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                        ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.710 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.996      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.711 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.716 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 2.001      ;
; 1.716 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 2.001      ;
; 1.771 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[2]  ; clk          ; clk         ; 0.000        ; -0.014     ; 2.043      ;
; 1.776 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[11] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.065      ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|acc15          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|acc15          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|accz           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|accz           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[9]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[10]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[10]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[11]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[11]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[9]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.INIT    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.INIT    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[0]~reg0                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[0]~reg0                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[10]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[10]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[11]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[11]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[12]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[12]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[13]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[13]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[14]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[14]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[15]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[15]~reg0                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[1]~reg0                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[1]~reg0                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[2]~reg0                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 7.640 ; 7.640 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 8.062 ; 8.062 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 7.612 ; 7.612 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 7.901 ; 7.901 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 7.607 ; 7.607 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 7.998 ; 7.998 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 7.871 ; 7.871 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 8.286 ; 8.286 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 7.588 ; 7.588 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 7.206 ; 7.206 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 7.234 ; 7.234 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 7.572 ; 7.572 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 8.286 ; 8.286 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 7.567 ; 7.567 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 7.640 ; 7.640 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 8.062 ; 8.062 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 7.612 ; 7.612 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 7.901 ; 7.901 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 7.607 ; 7.607 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 7.998 ; 7.998 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 7.871 ; 7.871 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 7.588 ; 7.588 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 7.206 ; 7.206 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 7.234 ; 7.234 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 7.572 ; 7.572 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 8.286 ; 8.286 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 7.567 ; 7.567 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.498 ; -262.506      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.064 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.779 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -314.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                        ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.498 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.535      ;
; -1.478 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.515      ;
; -1.477 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.514      ;
; -1.467 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.500      ;
; -1.457 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.494      ;
; -1.446 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.479      ;
; -1.437 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.474      ;
; -1.432 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.469      ;
; -1.429 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.466      ;
; -1.424 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.461      ;
; -1.416 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.453      ;
; -1.412 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.449      ;
; -1.411 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.448      ;
; -1.408 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.445      ;
; -1.404 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.441      ;
; -1.401 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.434      ;
; -1.393 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.426      ;
; -1.390 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.427      ;
; -1.387 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.424      ;
; -1.382 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.415      ;
; -1.382 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.419      ;
; -1.372 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.409      ;
; -1.371 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.408      ;
; -1.366 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.403      ;
; -1.364 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.397      ;
; -1.363 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.400      ;
; -1.363 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.400      ;
; -1.361 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.394      ;
; -1.361 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.398      ;
; -1.355 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.392      ;
; -1.354 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.387      ;
; -1.351 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.388      ;
; -1.346 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.379      ;
; -1.345 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.382      ;
; -1.343 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.376      ;
; -1.337 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.374      ;
; -1.333 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.366      ;
; -1.328 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.365      ;
; -1.325 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.358      ;
; -1.321 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.358      ;
; -1.316 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.349      ;
; -1.316 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.353      ;
; -1.313 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[14] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.350      ;
; -1.308 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.341      ;
; -1.308 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.345      ;
; -1.307 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.344      ;
; -1.306 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.343      ;
; -1.298 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.335      ;
; -1.298 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.331      ;
; -1.290 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.288 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.321      ;
; -1.280 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.313      ;
; -1.280 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.313      ;
; -1.272 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.305      ;
; -1.262 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.299      ;
; -1.255 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.288      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.254 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.291      ;
; -1.237 ; mu0:processeur|ir_reg:IR|opcode[3]   ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.270      ;
; -1.234 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.267      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.228 ; mu0:processeur|ir_reg:IR|opcode[2]   ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.265      ;
; -1.225 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.262      ;
; -1.216 ; mu0:processeur|ir_reg:IR|opcode[2]   ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.249      ;
; -1.205 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.242      ;
; -1.200 ; mu0:processeur|accumulator:ACC|acc15 ; mu0:processeur|accumulator:ACC|q_reg[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.237      ;
; -1.194 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.227      ;
; -1.189 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.222      ;
; -1.182 ; mu0:processeur|ir_reg:IR|data_out[1] ; ram:memoire|data[8]~reg0                 ; clk          ; clk         ; 1.000        ; 0.009      ; 2.223      ;
; -1.181 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.214      ;
; -1.180 ; mu0:processeur|accumulator:ACC|acc15 ; mu0:processeur|accumulator:ACC|q_reg[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.217      ;
; -1.171 ; mu0:processeur|ir_reg:IR|opcode[0]   ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.204      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.170 ; mu0:processeur|ir_reg:IR|opcode[3]   ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.207      ;
; -1.169 ; mu0:processeur|accumulator:ACC|acc15 ; mu0:processeur|accumulator:ACC|q_reg[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.202      ;
; -1.164 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.201      ;
; -1.163 ; mu0:processeur|ir_reg:IR|opcode[1]   ; mu0:processeur|accumulator:ACC|q_reg[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.196      ;
; -1.156 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.193      ;
; -1.144 ; mu0:processeur|ir_reg:IR|data_out[1] ; mu0:processeur|accumulator:ACC|q_reg[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.180      ;
; -1.139 ; mu0:processeur|accumulator:ACC|acc15 ; mu0:processeur|accumulator:ACC|q_reg[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.176      ;
; -1.138 ; mu0:processeur|accumulator:ACC|accz  ; mu0:processeur|accumulator:ACC|q_reg[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.175      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~158                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~160                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~161                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~162                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~163                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
; -1.135 ; mu0:processeur|ir_reg:IR|opcode[0]   ; ram:memoire|memory~164                   ; clk          ; clk         ; 1.000        ; 0.005      ; 2.172      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ram:memoire|data[0]~reg0                      ; ram:memoire|data[0]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[1]~reg0                      ; ram:memoire|data[1]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[2]~reg0                      ; ram:memoire|data[2]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[3]~reg0                      ; ram:memoire|data[3]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[4]~reg0                      ; ram:memoire|data[4]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[5]~reg0                      ; ram:memoire|data[5]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[6]~reg0                      ; ram:memoire|data[6]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[7]~reg0                      ; ram:memoire|data[7]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[8]~reg0                      ; ram:memoire|data[8]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[9]~reg0                      ; ram:memoire|data[9]~reg0              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[10]~reg0                     ; ram:memoire|data[10]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[11]~reg0                     ; ram:memoire|data[11]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[12]~reg0                     ; ram:memoire|data[12]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[13]~reg0                     ; ram:memoire|data[13]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[14]~reg0                     ; ram:memoire|data[14]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram:memoire|data[15]~reg0                     ; ram:memoire|data[15]~reg0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.324 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~65                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.475      ;
; 0.326 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~263                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~179                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~63                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.483      ;
; 0.339 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.339 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~105                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.490      ;
; 0.339 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~137                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.490      ;
; 0.342 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.344 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.344 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.346 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.417 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~67                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.568      ;
; 0.418 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~227                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.569      ;
; 0.426 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~71                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~39                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.434 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~127                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.584      ;
; 0.446 ; ram:memoire|data[8]~reg0                      ; ram:memoire|memory~45                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.599      ;
; 0.447 ; mu0:processeur|accumulator:ACC|q_reg[6]       ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; mu0:processeur|accumulator:ACC|q_reg[1]       ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; mu0:processeur|accumulator:ACC|q_reg[0]       ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~191                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.604      ;
; 0.451 ; mu0:processeur|accumulator:ACC|q_reg[5]       ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~255                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.605      ;
; 0.456 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~259                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.609      ;
; 0.459 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~195                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.612      ;
; 0.461 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~115                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.608      ;
; 0.463 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~49                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.620      ;
; 0.466 ; ram:memoire|data[5]~reg0                      ; ram:memoire|memory~202                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.617      ;
; 0.470 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~73                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.636      ;
; 0.475 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~53                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.484 ; mu0:processeur|accumulator:ACC|q_reg[7]       ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.632      ;
; 0.492 ; mu0:processeur|accumulator:ACC|q_reg[4]       ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.643      ;
; 0.503 ; mu0:processeur|ir_reg:IR|interne[3]           ; mu0:processeur|ir_reg:IR|opcode[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.654      ;
; 0.508 ; ram:memoire|data[1]~reg0                      ; ram:memoire|memory~134                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.651      ;
; 0.510 ; mu0:processeur|ir_reg:IR|interne[0]           ; mu0:processeur|ir_reg:IR|opcode[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.511 ; ram:memoire|data[5]~reg0                      ; ram:memoire|memory~138                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.654      ;
; 0.512 ; ram:memoire|data[1]~reg0                      ; ram:memoire|memory~262                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.513 ; mu0:processeur|ir_reg:IR|interne[1]           ; mu0:processeur|ir_reg:IR|opcode[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.664      ;
; 0.515 ; ram:memoire|data[3]~reg0                      ; ram:memoire|memory~136                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~222                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.667      ;
; 0.517 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~193                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.670      ;
; 0.520 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~169                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.673      ;
; 0.523 ; ram:memoire|data[3]~reg0                      ; ram:memoire|memory~264                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.676      ;
; 0.523 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~81                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~153                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.677      ;
; 0.524 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~209                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.677      ;
; 0.525 ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; ram:memoire|data[4]~reg0                      ; ram:memoire|memory~217                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.678      ;
; 0.525 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~161                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; ram:memoire|data[6]~reg0                      ; ram:memoire|memory~75                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; ram:memoire|data[6]~reg0                      ; ram:memoire|memory~43                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; ram:memoire|data[8]~reg0                      ; ram:memoire|memory~29                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.682      ;
; 0.529 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~34                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; ram:memoire|data[12]~reg0                     ; ram:memoire|memory~33                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~158                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~162                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~30                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; ram:memoire|data[11]~reg0                     ; ram:memoire|memory~272                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.685      ;
; 0.532 ; ram:memoire|data[11]~reg0                     ; ram:memoire|memory~208                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.685      ;
; 0.533 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~37                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.686      ;
; 0.534 ; ram:memoire|data[0]~reg0                      ; ram:memoire|memory~21                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.687      ;
; 0.534 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~78                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; ram:memoire|data[9]~reg0                      ; ram:memoire|memory~142                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~164                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~36                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~55                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.693      ;
; 0.540 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~79                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~271                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.694      ;
; 0.543 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~207                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.696      ;
; 0.543 ; ram:memoire|data[10]~reg0                     ; ram:memoire|memory~143                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; ram:memoire|data[2]~reg0                      ; ram:memoire|memory~23                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.697      ;
; 0.544 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~210                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.697      ;
; 0.545 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~274                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.698      ;
; 0.545 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~275                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.698      ;
; 0.545 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~84                 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.700      ;
; 0.545 ; ram:memoire|data[15]~reg0                     ; ram:memoire|memory~276                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.700      ;
; 0.546 ; ram:memoire|data[13]~reg0                     ; ram:memoire|memory~114                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.693      ;
; 0.547 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~211                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.700      ;
; 0.549 ; mu0:processeur|accumulator:ACC|q_reg[13]      ; mu0:processeur|ir_reg:IR|interne[1]   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.697      ;
; 0.550 ; ram:memoire|data[14]~reg0                     ; ram:memoire|memory~83                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.707      ;
+-------+-----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                       ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[2]  ; clk          ; clk         ; 1.000        ; -0.011     ; 0.957      ;
; 0.073 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[11] ; clk          ; clk         ; 1.000        ; 0.003      ; 0.962      ;
; 0.095 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.936      ;
; 0.095 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.096 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.101 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.931      ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                        ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.779 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|interne[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.785 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.936      ;
; 0.785 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.936      ;
; 0.807 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[11] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.962      ;
; 0.816 ; mu0:processeur|sequenceur:seq|etat_cr.INIT ; mu0:processeur|ir_reg:IR|data_out[2]  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.957      ;
+-------+--------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|acc15          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|acc15          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|accz           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|accz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|accumulator:ACC|q_reg[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|data_out[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|interne[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|ir_reg:IR|opcode[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.EXECUTE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.FETCH   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.INIT    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mu0:processeur|sequenceur:seq|etat_cr.INIT    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[0]~reg0                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[0]~reg0                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[10]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[10]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[11]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[11]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[12]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[12]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[13]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[13]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[14]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[14]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[15]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[15]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[1]~reg0                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ram:memoire|data[1]~reg0                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ram:memoire|data[2]~reg0                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.611    ; 0.215 ; -1.024   ; 0.779   ; -1.631              ;
;  clk             ; -5.611    ; 0.215 ; -1.024   ; 0.779   ; -1.631              ;
; Design-wide TNS  ; -1126.779 ; 0.0   ; -15.478  ; 0.0     ; -384.117            ;
;  clk             ; -1126.779 ; 0.000 ; -15.478  ; 0.000   ; -384.117            ;
+------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 7.640 ; 7.640 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 8.062 ; 8.062 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 7.612 ; 7.612 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 7.901 ; 7.901 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 8.358 ; 8.358 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 7.607 ; 7.607 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 7.998 ; 7.998 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 7.871 ; 7.871 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 8.286 ; 8.286 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 7.513 ; 7.513 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 7.588 ; 7.588 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 7.206 ; 7.206 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 7.254 ; 7.254 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 7.234 ; 7.234 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 7.572 ; 7.572 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 8.286 ; 8.286 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 7.567 ; 7.567 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; addr_bus[*]   ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  addr_bus[0]  ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  addr_bus[1]  ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  addr_bus[2]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  addr_bus[3]  ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  addr_bus[4]  ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  addr_bus[5]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  addr_bus[6]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  addr_bus[7]  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  addr_bus[8]  ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  addr_bus[9]  ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  addr_bus[10] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  addr_bus[11] ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; data_bus[*]   ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_bus[0]  ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  data_bus[1]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  data_bus[2]  ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_bus[3]  ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  data_bus[4]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  data_bus[5]  ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  data_bus[6]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  data_bus[7]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  data_bus[8]  ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  data_bus[9]  ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  data_bus[10] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[11] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
;  data_bus[12] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  data_bus[13] ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  data_bus[14] ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
;  data_bus[15] ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11397    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11397    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 30 20:02:25 2024
Info: Command: quartus_sta mu0_mem -c mu0_mem
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mu0_mem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.611     -1126.779 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is -1.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.024       -15.478 clk 
Info (332146): Worst-case removal slack is 1.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.710         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -384.117 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.498      -262.506 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.064         0.000 clk 
Info (332146): Worst-case removal slack is 0.779
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.779         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -314.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Tue Apr 30 20:02:25 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


