# üìò **Sistema de imagen 3-bit para FPGA DE1-SoC**

Este proyecto implementa un sistema completo para:

* Convertir im√°genes a **3 bits por pixel (8 colores)**.
* Enviarlas mediante **UART RS232** a la FPGA.
* Almacenarlas en un **framebuffer en BRAM**.
* Visualizarlas en un monitor a trav√©s del m√≥dulo VGA.
* Modificarlas usando cursor + interruptores.

El dise√±o combina:

* Un **m√≥dulo de memoria en Verilog (dual-port BRAM)**.
* Un **m√≥dulo monol√≠tico en Python (`image_sender.py`)**.
* Un **protocolo binario de comunicaci√≥n simple y robusto**.
* Una **bater√≠a de pruebas Pytest** para garantizar fiabilidad.

---

# üìå 1. M√≥dulo de memoria en FPGA (Verilog)

Este m√≥dulo almacena la imagen en formato **3-bit por p√≠xel** en una **RAM dual-port** dentro de la FPGA.
Est√° pensado para integrarse con:

* El m√≥dulo UART (escritura).
* El m√≥dulo VGA (lectura).
* El m√≥dulo de cursor y edici√≥n (escritura).

---

## üîß **C√≥digo del m√≥dulo `image_memory.v` explicado l√≠nea por l√≠nea**

```verilog
module image_memory #(
    parameter WIDTH  = 160,             
    parameter HEIGHT = 120,             
    parameter ADDR_WIDTH = $clog2(WIDTH*HEIGHT)
)(
    input  wire                 clk,
    
    // --- Puerto A: Escritura ---
    input  wire                 we_a,  
    input  wire [ADDR_WIDTH-1:0] addr_a,
    input  wire [2:0]           data_in_a,

    // --- Puerto B: Lectura ---
    input  wire [ADDR_WIDTH-1:0] addr_b,
    output reg  [2:0]           data_out_b
);

    reg [2:0] mem [(WIDTH*HEIGHT)-1:0];

    always @(posedge clk) begin
        if (we_a)
            mem[addr_a] <= data_in_a;
    end

    always @(posedge clk) begin
        data_out_b <= mem[addr_b];
    end

endmodule
```

### ‚úî Decisiones de dise√±o

* **Dual-port BRAM**: permite lectura VGA + escritura UART simult√°nea.
* **3 bits por pixel**: cumplen el requisito del proyecto (8 colores).
* **Memoria interna de FPGA (M10K)**: garantiza latencia m√≠nima.
* **Acceso secuencial FIFO-friendly** por puerto A.
* **Acceso aleatorio** por puerto B para VGA.

### ‚úî Integraci√≥n con otros m√≥dulos

| M√≥dulo       | Interacci√≥n                               |
| ------------ | ----------------------------------------- |
| UART RX      | Escribe bytes (3 bits √∫tiles) en Puerto A |
| Cursor/Paint | Escribe sobrescribiendo p√≠xeles           |
| VGA          | Lee p√≠xeles por Puerto B                  |

---

# üìå 2. M√≥dulo Python monol√≠tico: `image_sender.py`

Este m√≥dulo:

1. Carga una imagen (.png/.jpg).
2. La convierte a 3 bits por p√≠xel mediante cuantizaci√≥n RGB ‚Üí paleta fija de 8 colores.
3. La redimensiona a la resoluci√≥n de la FPGA.
4. Empaqueta los datos usando un protocolo binario.
5. Env√≠a todo por UART a la FPGA.

---

## üé® Paleta de 8 colores (3 bits)

```
0: negro      (0, 0, 0)
1: azul       (0, 0, 255)
2: verde      (0, 255, 0)
3: cian       (0, 255, 255)
4: rojo       (255, 0, 0)
5: magenta    (255, 0, 255)
6: amarillo   (255, 255, 0)
7: blanco     (255, 255, 255)
```

El algoritmo elige el color m√°s cercano mediante distancia Eucl√≠dea RGB.

---

## üîå Protocolo de comunicaci√≥n PC ‚Üí FPGA

El paquete enviado tiene este formato:

```
[0..3]  "IMG3"
[4..5]  ancho (big-endian)
[6..7]  alto (big-endian)
[8..N]  datos de p√≠xel (1 byte por pixel, bits [2:0] = color)
```

Ejemplo:

| Byte | Contenido                |
| ---- | ------------------------ |
| 0‚Äì3  | "IMG3"                   |
| 4‚Äì5  | Width (2 bytes)          |
| 6‚Äì7  | Height (2 bytes)         |
| 8‚Ä¶   | P√≠xeles de 3 bits en LSB |

La FPGA solo necesita leer el LSB del byte:

```verilog
pixel_value <= uart_rx_byte[2:0];
```

---

## üßæ C√≥digo del m√≥dulo Python (resumen)

El m√≥dulo incluye:

* Cuantizaci√≥n: `_quantize_color_to_palette_3bit()`
* Lectura y resize de imagen: `load_and_convert_to_3bit_indices()`
* Empaquetamiento de protocolo: `build_image_packet()`
* Env√≠o por UART: `send_packet_over_serial()`
* CLI integrada con argparse.

Ejemplo de uso:

```bash
python image_sender.py -i foto.png -p COM3
```

---

# üìå 3. Bater√≠a de pruebas con Pytest

Las pruebas cubren:

* Distancias de color.
* Cuantizaci√≥n exacta y aproximada.
* Conversi√≥n de imagen ‚Üí √≠ndices 3-bit.
* Empaquetado correcto del protocolo.
* Mock del puerto serial (sin hardware real).
* Mock de la CLI.

---

## üìÅ Estructura recomendada

```
tests/
‚îú‚îÄ‚îÄ test_palette.py
‚îú‚îÄ‚îÄ test_image_processing.py
‚îú‚îÄ‚îÄ test_packet.py
‚îú‚îÄ‚îÄ test_serial.py
‚îî‚îÄ‚îÄ test_cli.py
```

---

## üß™ Ejecuci√≥n de pruebas

```bash
pytest -v
```

---

# üìå 4. Arquitectura completa del sistema

```
            +---------------------+
            |      PC / Python    |
            |  image_sender.py    |
            +----------+----------+
                       |
                       | UART (RS232)
                       |
+----------------------+-----------------------+
|                    FPGA                     |
|                                              |
|   +------------+     +------------------+    |
|   | UART RX    +---->+ image_memory.v   +---‚Üí VGA
|   +------------+     +------------------+    |
|          ‚ñ≤                 ‚ñ≤                 |
| cursor   |                 |                 |
| painter  |          lectura/visualizaci√≥n    |
|          |                                   |
+----------+-----------------------------------+
```

