
library ieee;
use ieee.std_logic_1164.all;										-- Pour les valeurs logiques UX01ZWLH-
use ieee.numeric_std.all;											-- Pour les opérateurs de bases +-*/<= not and or xor
use ieee.std_logic_unsigned.all;

entity NomDuComposant is											-- Nom du composant										
port(
Clk   			 :   in std_logic;								-- Déclaration des I/O
NomDuSignalIN   :   in std_logic_vector (... downto 0);		

NomDuSignalOUT  :   out std_logic
);

end NomDuComposant;


architecture arch_ NomDuComposant of NomDuComposant is	-- Fonctionnement du composant
begin   
	 process(Clk)
	 variable i : integer range 0 to 511 := 0;   
	
	 begin
		  if rising_edge(Clk) then
		  .
		  i:=i+1;
		  .   
		  .   
		  end if;
	 end process;
end arch_ NomDuComposant;