#define AN_CN_MAP \
  /*   AN pin   ,    CN pin    */ \
  /* -----------, ------------ */ \
  { UNDEF_AN_PIN,           33 },  /*  RA0 => ANxx, CN33 */ \
  { UNDEF_AN_PIN,           34 },  /*  RA1 => ANxx, CN34 */ \
  { UNDEF_AN_PIN,           35 },  /*  RA2 => ANxx, CN35 */ \
  { UNDEF_AN_PIN,           36 },  /*  RA3 => ANxx, CN36 */ \
  { UNDEF_AN_PIN,           37 },  /*  RA4 => ANxx, CN37 */ \
  { UNDEF_AN_PIN,           38 },  /*  RA5 => ANxx, CN38 */ \
  { UNDEF_AN_PIN,           39 },  /*  RA6 => ANxx, CN39 */ \
  { UNDEF_AN_PIN,           40 },  /*  RA7 => ANxx, CN40 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RA8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           41 },  /*  RA9 => ANxx, CN41 */ \
  { UNDEF_AN_PIN,           42 },  /* RA10 => ANxx, CN42 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RA13 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           43 },  /* RA14 => ANxx, CN43 */ \
  { UNDEF_AN_PIN,           44 },  /* RA15 => ANxx, CN44 */ \
  {            0,            2 },  /*  RB0 =>  AN0,  CN2 */ \
  {            1,            3 },  /*  RB1 =>  AN1,  CN3 */ \
  {            2,            4 },  /*  RB2 =>  AN2,  CN4 */ \
  {            3,            5 },  /*  RB3 =>  AN3,  CN5 */ \
  {            4,            6 },  /*  RB4 =>  AN4,  CN6 */ \
  {            5,            7 },  /*  RB5 =>  AN5,  CN7 */ \
  {            6,           24 },  /*  RB6 =>  AN6, CN24 */ \
  {            7,           25 },  /*  RB7 =>  AN7, CN25 */ \
  {            8,           26 },  /*  RB8 =>  AN8, CN26 */ \
  {            9,           27 },  /*  RB9 =>  AN9, CN27 */ \
  {           10,           28 },  /* RB10 => AN10, CN28 */ \
  {           11,           29 },  /* RB11 => AN11, CN29 */ \
  {           12,           30 },  /* RB12 => AN12, CN30 */ \
  {           13,           31 },  /* RB13 => AN13, CN31 */ \
  {           14,           32 },  /* RB14 => AN14, CN32 */ \
  {           15,           12 },  /* RB15 => AN15, CN12 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC0 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           45 },  /*  RC1 => ANxx, CN45 */ \
  { UNDEF_AN_PIN,           46 },  /*  RC2 => ANxx, CN46 */ \
  { UNDEF_AN_PIN,           47 },  /*  RC3 => ANxx, CN47 */ \
  { UNDEF_AN_PIN,           48 },  /*  RC4 => ANxx, CN48 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC5 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC6 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC7 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC8 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RC9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RC11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           23 },  /* RC12 => ANxx, CN23 */ \
  { UNDEF_AN_PIN,            1 },  /* RC13 => ANxx,  CN1 */ \
  { UNDEF_AN_PIN,            0 },  /* RC14 => ANxx,  CN0 */ \
  { UNDEF_AN_PIN,           22 },  /* RC15 => ANxx, CN22 */ \
  { UNDEF_AN_PIN,           49 },  /*  RD0 => ANxx, CN49 */ \
  { UNDEF_AN_PIN,           50 },  /*  RD1 => ANxx, CN50 */ \
  { UNDEF_AN_PIN,           51 },  /*  RD2 => ANxx, CN51 */ \
  { UNDEF_AN_PIN,           52 },  /*  RD3 => ANxx, CN52 */ \
  { UNDEF_AN_PIN,           13 },  /*  RD4 => ANxx, CN13 */ \
  { UNDEF_AN_PIN,           14 },  /*  RD5 => ANxx, CN14 */ \
  { UNDEF_AN_PIN,           15 },  /*  RD6 => ANxx, CN15 */ \
  { UNDEF_AN_PIN,           16 },  /*  RD7 => ANxx, CN16 */ \
  { UNDEF_AN_PIN,           53 },  /*  RD8 => ANxx, CN53 */ \
  { UNDEF_AN_PIN,           54 },  /*  RD9 => ANxx, CN54 */ \
  { UNDEF_AN_PIN,           55 },  /* RD10 => ANxx, CN55 */ \
  { UNDEF_AN_PIN,           56 },  /* RD11 => ANxx, CN56 */ \
  { UNDEF_AN_PIN,           57 },  /* RD12 => ANxx, CN57 */ \
  { UNDEF_AN_PIN,           19 },  /* RD13 => ANxx, CN19 */ \
  { UNDEF_AN_PIN,           20 },  /* RD14 => ANxx, CN20 */ \
  { UNDEF_AN_PIN,           21 },  /* RD15 => ANxx, CN21 */ \
  { UNDEF_AN_PIN,           58 },  /*  RE0 => ANxx, CN58 */ \
  { UNDEF_AN_PIN,           59 },  /*  RE1 => ANxx, CN59 */ \
  { UNDEF_AN_PIN,           60 },  /*  RE2 => ANxx, CN60 */ \
  { UNDEF_AN_PIN,           61 },  /*  RE3 => ANxx, CN61 */ \
  { UNDEF_AN_PIN,           62 },  /*  RE4 => ANxx, CN62 */ \
  { UNDEF_AN_PIN,           63 },  /*  RE5 => ANxx, CN63 */ \
  { UNDEF_AN_PIN,           64 },  /*  RE6 => ANxx, CN64 */ \
  { UNDEF_AN_PIN,           65 },  /*  RE7 => ANxx, CN65 */ \
  { UNDEF_AN_PIN,           66 },  /*  RE8 => ANxx, CN66 */ \
  { UNDEF_AN_PIN,           67 },  /*  RE9 => ANxx, CN67 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE12 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE13 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RE15 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           68 },  /*  RF0 => ANxx, CN68 */ \
  { UNDEF_AN_PIN,           69 },  /*  RF1 => ANxx, CN69 */ \
  { UNDEF_AN_PIN,           70 },  /*  RF2 => ANxx, CN70 */ \
  { UNDEF_AN_PIN,           71 },  /*  RF3 => ANxx, CN71 */ \
  { UNDEF_AN_PIN,           17 },  /*  RF4 => ANxx, CN17 */ \
  { UNDEF_AN_PIN,           18 },  /*  RF5 => ANxx, CN18 */ \
  { UNDEF_AN_PIN,           72 },  /*  RF6 => ANxx, CN72 */ \
  { UNDEF_AN_PIN,           73 },  /*  RF7 => ANxx, CN73 */ \
  { UNDEF_AN_PIN,           74 },  /*  RF8 => ANxx, CN74 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RF9 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           75 },  /* RF12 => ANxx, CN75 */ \
  { UNDEF_AN_PIN,           76 },  /* RF13 => ANxx, CN76 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF14 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RF15 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           77 },  /*  RG0 => ANxx, CN77 */ \
  { UNDEF_AN_PIN,           78 },  /*  RG1 => ANxx, CN78 */ \
  { UNDEF_AN_PIN,           83 },  /*  RG2 => ANxx, CN83 */ \
  { UNDEF_AN_PIN,           84 },  /*  RG3 => ANxx, CN84 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG4 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /*  RG5 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,            8 },  /*  RG6 => ANxx,  CN8 */ \
  { UNDEF_AN_PIN,            9 },  /*  RG7 => ANxx,  CN9 */ \
  { UNDEF_AN_PIN,           10 },  /*  RG8 => ANxx, CN10 */ \
  { UNDEF_AN_PIN,           11 },  /*  RG9 => ANxx, CN11 */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG10 => ANxx, CNxx */ \
  { UNDEF_AN_PIN, UNDEF_CN_PIN },  /* RG11 => ANxx, CNxx */ \
  { UNDEF_AN_PIN,           79 },  /* RG12 => ANxx, CN79 */ \
  { UNDEF_AN_PIN,           80 },  /* RG13 => ANxx, CN80 */ \
  { UNDEF_AN_PIN,           81 },  /* RG14 => ANxx, CN81 */ \
  { UNDEF_AN_PIN,           82 },  /* RG15 => ANxx, CN82 */

#define _PIC24_PYDIGIO_DEFINED
