// SPDX-License-Identifier: GPL-2.0+ OR MIT
/*
 * Spreadtrum sc2730 global register file
 *
 * Copyright C 2019, Spreadtrum Communications Inc.
 */

#ifndef __DT_BINDINGS_SPRD_SC2730_REGS_H
#define __DT_BINDINGS_SPRD_SC2730_REGS_H

#define REG_ANA_GLB_BASE       0x1800

#define REG_ANA_CHIP_ID_LOW                                 (REG_ANA_GLB_BASE + 0x0000)
#define REG_ANA_CHIP_ID_HIGH                                (REG_ANA_GLB_BASE + 0x0004)
#define REG_ANA_MODULE_EN0                                  (REG_ANA_GLB_BASE + 0x0008)
#define REG_ANA_ARM_CLK_EN0                                 (REG_ANA_GLB_BASE + 0x000C)
#define REG_ANA_RTC_CLK_EN0                                 (REG_ANA_GLB_BASE + 0x0010)
#define REG_ANA_SOFT_RST0                                   (REG_ANA_GLB_BASE + 0x0014)
#define REG_ANA_SOFT_RST1                                   (REG_ANA_GLB_BASE + 0x0018)
#define REG_ANA_POWER_PD_SW                                 (REG_ANA_GLB_BASE + 0x001C)
#define REG_ANA_POWER_PD_HW                                 (REG_ANA_GLB_BASE + 0x0020)
#define REG_ANA_SOFT_RST_HW                                 (REG_ANA_GLB_BASE + 0x0024)
#define REG_ANA_RESERVED_REG0                               (REG_ANA_GLB_BASE + 0x0028)
#define REG_ANA_RESERVED_REG1                               (REG_ANA_GLB_BASE + 0x002C)
#define REG_ANA_RESERVED_REG2                               (REG_ANA_GLB_BASE + 0x0030)
#define REG_ANA_RESERVED_REG3                               (REG_ANA_GLB_BASE + 0x0034)
#define REG_ANA_DCDC_CPU_REG0                               (REG_ANA_GLB_BASE + 0x0038)
#define REG_ANA_DCDC_CPU_REG1                               (REG_ANA_GLB_BASE + 0x003C)
#define REG_ANA_DCDC_CPU_REG2                               (REG_ANA_GLB_BASE + 0x0040)
#define REG_ANA_DCDC_CPU_VOL                                (REG_ANA_GLB_BASE + 0x0044)
#define REG_ANA_DCDC_GPU_REG0                               (REG_ANA_GLB_BASE + 0x0048)
#define REG_ANA_DCDC_GPU_REG1                               (REG_ANA_GLB_BASE + 0x004C)
#define REG_ANA_DCDC_GPU_REG2                               (REG_ANA_GLB_BASE + 0x0050)
#define REG_ANA_DCDC_GPU_VOL                                (REG_ANA_GLB_BASE + 0x0054)
#define REG_ANA_DCDC_CORE_REG0                              (REG_ANA_GLB_BASE + 0x0058)
#define REG_ANA_DCDC_CORE_REG1                              (REG_ANA_GLB_BASE + 0x005C)
#define REG_ANA_DCDC_CORE_REG2                              (REG_ANA_GLB_BASE + 0x0060)
#define REG_ANA_DCDC_CORE_VOL                               (REG_ANA_GLB_BASE + 0x0064)
#define REG_ANA_DCDC_MODEM_REG0                             (REG_ANA_GLB_BASE + 0x0068)
#define REG_ANA_DCDC_MODEM_REG1                             (REG_ANA_GLB_BASE + 0x006C)
#define REG_ANA_DCDC_MODEM_REG2                             (REG_ANA_GLB_BASE + 0x0070)
#define REG_ANA_DCDC_MODEM_VOL                              (REG_ANA_GLB_BASE + 0x0074)
#define REG_ANA_DCDC_MEM_REG0                               (REG_ANA_GLB_BASE + 0x0078)
#define REG_ANA_DCDC_MEM_REG1                               (REG_ANA_GLB_BASE + 0x007C)
#define REG_ANA_DCDC_MEM_REG2                               (REG_ANA_GLB_BASE + 0x0080)
#define REG_ANA_DCDC_MEM_VOL                                (REG_ANA_GLB_BASE + 0x0084)
#define REG_ANA_DCDC_MEMQ_REG0                              (REG_ANA_GLB_BASE + 0x0088)
#define REG_ANA_DCDC_MEMQ_REG1                              (REG_ANA_GLB_BASE + 0x008C)
#define REG_ANA_DCDC_MEMQ_REG2                              (REG_ANA_GLB_BASE + 0x0090)
#define REG_ANA_DCDC_MEMQ_VOL                               (REG_ANA_GLB_BASE + 0x0094)
#define REG_ANA_DCDC_GEN0_REG0                              (REG_ANA_GLB_BASE + 0x0098)
#define REG_ANA_DCDC_GEN0_REG1                              (REG_ANA_GLB_BASE + 0x009C)
#define REG_ANA_DCDC_GEN0_REG2                              (REG_ANA_GLB_BASE + 0x00A0)
#define REG_ANA_DCDC_GEN0_VOL                               (REG_ANA_GLB_BASE + 0x00A4)
#define REG_ANA_DCDC_GEN1_REG0                              (REG_ANA_GLB_BASE + 0x00A8)
#define REG_ANA_DCDC_GEN1_REG1                              (REG_ANA_GLB_BASE + 0x00AC)
#define REG_ANA_DCDC_GEN1_REG2                              (REG_ANA_GLB_BASE + 0x00B0)
#define REG_ANA_DCDC_GEN1_VOL                               (REG_ANA_GLB_BASE + 0x00B4)
#define REG_ANA_DCDC_WPA_REG0                               (REG_ANA_GLB_BASE + 0x00B8)
#define REG_ANA_DCDC_WPA_REG1                               (REG_ANA_GLB_BASE + 0x00BC)
#define REG_ANA_DCDC_WPA_REG2                               (REG_ANA_GLB_BASE + 0x00C0)
#define REG_ANA_DCDC_WPA_REG3                               (REG_ANA_GLB_BASE + 0x00C4)
#define REG_ANA_DCDC_WPA_VOL                                (REG_ANA_GLB_BASE + 0x00C8)
#define REG_ANA_DCDC_WPA_DCMB                               (REG_ANA_GLB_BASE + 0x00CC)
#define REG_ANA_DCDC_SRAM_REG0                              (REG_ANA_GLB_BASE + 0x00D0)
#define REG_ANA_DCDC_SRAM_REG1                              (REG_ANA_GLB_BASE + 0x00D4)
#define REG_ANA_DCDC_SRAM_REG2                              (REG_ANA_GLB_BASE + 0x00D8)
#define REG_ANA_DCDC_SRAM_VOL                               (REG_ANA_GLB_BASE + 0x00DC)
#define REG_ANA_RESERVED_REG4                               (REG_ANA_GLB_BASE + 0x00E0)
#define REG_ANA_DCDC_CH_CTRL                                (REG_ANA_GLB_BASE + 0x00E4)
#define REG_ANA_DCDC_CTRL                                   (REG_ANA_GLB_BASE + 0x00E8)
#define REG_ANA_DCDC_CLK_CTRL                               (REG_ANA_GLB_BASE + 0x00EC)
#define REG_ANA_RESERVED_REG5                               (REG_ANA_GLB_BASE + 0x00F0)
#define REG_ANA_RESERVED_REG6                               (REG_ANA_GLB_BASE + 0x00F4)
#define REG_ANA_RESERVED_REG7                               (REG_ANA_GLB_BASE + 0x00F8)
#define REG_ANA_RESERVED_REG8                               (REG_ANA_GLB_BASE + 0x00FC)
#define REG_ANA_LDO_AVDD18_REG0                             (REG_ANA_GLB_BASE + 0x0100)
#define REG_ANA_LDO_AVDD18_REG1                             (REG_ANA_GLB_BASE + 0x0104)
#define REG_ANA_LDO_AVDD18_REG2                             (REG_ANA_GLB_BASE + 0x0108)
#define REG_ANA_LDO_VDDRF1V8_REG0                           (REG_ANA_GLB_BASE + 0x010C)
#define REG_ANA_LDO_VDDRF1V8_REG1                           (REG_ANA_GLB_BASE + 0x0110)
#define REG_ANA_LDO_VDDRF1V8_REG2                           (REG_ANA_GLB_BASE + 0x0114)
#define REG_ANA_LDO_VDDCAMIO_REG0                           (REG_ANA_GLB_BASE + 0x0118)
#define REG_ANA_LDO_VDDWCN_REG0                             (REG_ANA_GLB_BASE + 0x011C)
#define REG_ANA_LDO_VDDWCN_REG1                             (REG_ANA_GLB_BASE + 0x0120)
#define REG_ANA_LDO_VDDWCN_REG2                             (REG_ANA_GLB_BASE + 0x0124)
#define REG_ANA_LDO_VDDCAMD1_REG0                           (REG_ANA_GLB_BASE + 0x0128)
#define REG_ANA_LDO_VDDCAMD1_REG1                           (REG_ANA_GLB_BASE + 0x012C)
#define REG_ANA_LDO_VDDCAMD1_REG2                           (REG_ANA_GLB_BASE + 0x0130)
#define REG_ANA_LDO_VDDCAMD0_REG0                           (REG_ANA_GLB_BASE + 0x0134)
#define REG_ANA_LDO_VDDCAMD0_REG1                           (REG_ANA_GLB_BASE + 0x0138)
#define REG_ANA_LDO_VDDCAMD0_REG2                           (REG_ANA_GLB_BASE + 0x013C)
#define REG_ANA_LDO_VRF1V25_REG0                            (REG_ANA_GLB_BASE + 0x0140)
#define REG_ANA_LDO_VDDRF1V25_REG1                          (REG_ANA_GLB_BASE + 0x0144)
#define REG_ANA_LDO_VRF1V25_REG2                            (REG_ANA_GLB_BASE + 0x0148)
#define REG_ANA_LDO_AVDD12_REG0                             (REG_ANA_GLB_BASE + 0x014C)
#define REG_ANA_LDO_AVDD12_REG1                             (REG_ANA_GLB_BASE + 0x0150)
#define REG_ANA_LDO_AVDD12_REG2                             (REG_ANA_GLB_BASE + 0x0154)
#define REG_ANA_LDO_VDDCAMA0_REG0                           (REG_ANA_GLB_BASE + 0x0158)
#define REG_ANA_LDO_VDDCAMA0_REG1                           (REG_ANA_GLB_BASE + 0x015C)
#define REG_ANA_LDO_VDDCAMA0_REG2                           (REG_ANA_GLB_BASE + 0x0160)
#define REG_ANA_LDO_VDDCAMA1_REG0                           (REG_ANA_GLB_BASE + 0x0164)
#define REG_ANA_LDO_VDDCAMA1_REG1                           (REG_ANA_GLB_BASE + 0x0168)
#define REG_ANA_LDO_VDDCAMA1_REG2                           (REG_ANA_GLB_BASE + 0x016C)
#define REG_ANA_LDO_VDDCAMMOT_REG0                          (REG_ANA_GLB_BASE + 0x0170)
#define REG_ANA_LDO_VDDCAMMOT_REG1                          (REG_ANA_GLB_BASE + 0x0174)
#define REG_ANA_LDO_VDDCAMMOT_REG2                          (REG_ANA_GLB_BASE + 0x0178)
#define REG_ANA_LDO_VDDSIM0_REG0                            (REG_ANA_GLB_BASE + 0x017C)
#define REG_ANA_LDO_VDDSIM0_REG1                            (REG_ANA_GLB_BASE + 0x0180)
#define REG_ANA_LDO_VDDSIM0_REG2                            (REG_ANA_GLB_BASE + 0x0184)
#define REG_ANA_LDO_VDDSIM1_REG0                            (REG_ANA_GLB_BASE + 0x0188)
#define REG_ANA_LDO_VDDSIM1_REG1                            (REG_ANA_GLB_BASE + 0x018C)
#define REG_ANA_LDO_VDDSIM1_REG2                            (REG_ANA_GLB_BASE + 0x0190)
#define REG_ANA_LDO_VDDSIM2_REG0                            (REG_ANA_GLB_BASE + 0x0194)
#define REG_ANA_LDO_VDDSIM2_REG1                            (REG_ANA_GLB_BASE + 0x0198)
#define REG_ANA_LDO_VDDSIM2_REG2                            (REG_ANA_GLB_BASE + 0x019C)
#define REG_ANA_LDO_VDDEMMCCORE_REG0                        (REG_ANA_GLB_BASE + 0x01A0)
#define REG_ANA_LDO_VDDEMMCCORE_REG1                        (REG_ANA_GLB_BASE + 0x01A4)
#define REG_ANA_LDO_VDDEMMCCORE_REG2                        (REG_ANA_GLB_BASE + 0x01A8)
#define REG_ANA_LDO_VDDSDCORE_REG0                          (REG_ANA_GLB_BASE + 0x01AC)
#define REG_ANA_LDO_VDDSDCORE_REG1                          (REG_ANA_GLB_BASE + 0x01B0)
#define REG_ANA_LDO_VDDSDCORE_REG2                          (REG_ANA_GLB_BASE + 0x01B4)
#define REG_ANA_LDO_VDDSDIO_REG0                            (REG_ANA_GLB_BASE + 0x01B8)
#define REG_ANA_LDO_VDDSDIO_REG1                            (REG_ANA_GLB_BASE + 0x01BC)
#define REG_ANA_LDO_VDDSDIO_REG2                            (REG_ANA_GLB_BASE + 0x01C0)
#define REG_ANA_LDO_VDD28_REG0                              (REG_ANA_GLB_BASE + 0x01C4)
#define REG_ANA_LDO_VDD28_REG1                              (REG_ANA_GLB_BASE + 0x01C8)
#define REG_ANA_LDO_VDD28_REG2                              (REG_ANA_GLB_BASE + 0x01CC)
#define REG_ANA_LDO_VDDWIFIPA_REG0                          (REG_ANA_GLB_BASE + 0x01D0)
#define REG_ANA_LDO_VDDWIFIPA_REG1                          (REG_ANA_GLB_BASE + 0x01D4)
#define REG_ANA_LDO_VDDWIFIPA_REG2                          (REG_ANA_GLB_BASE + 0x01D8)
#define REG_ANA_LDO_VDD18_DCXO_REG0                         (REG_ANA_GLB_BASE + 0x01DC)
#define REG_ANA_LDO_VDD18_DCXO_REG1                         (REG_ANA_GLB_BASE + 0x01E0)
#define REG_ANA_LDO_VDD18_DCXO_REG2                         (REG_ANA_GLB_BASE + 0x01E4)
#define REG_ANA_LDO_VDDUSB33_REG0                           (REG_ANA_GLB_BASE + 0x01E8)
#define REG_ANA_LDO_VDDUSB33_REG1                           (REG_ANA_GLB_BASE + 0x01EC)
#define REG_ANA_LDO_VDDUSB33_REG2                           (REG_ANA_GLB_BASE + 0x01F0)
#define REG_ANA_LDO_VDDLDO0_REG0                            (REG_ANA_GLB_BASE + 0x01F4)
#define REG_ANA_LDO_VDDLDO0_REG1                            (REG_ANA_GLB_BASE + 0x01F8)
#define REG_ANA_LDO_VDDLDO0_REG2                            (REG_ANA_GLB_BASE + 0x01FC)
#define REG_ANA_LDO_VDDLDO1_REG0                            (REG_ANA_GLB_BASE + 0x0200)
#define REG_ANA_LDO_VDDLDO1_REG1                            (REG_ANA_GLB_BASE + 0x0204)
#define REG_ANA_LDO_VDDLDO1_REG2                            (REG_ANA_GLB_BASE + 0x0208)
#define REG_ANA_LDO_VDDLDO2_REG0                            (REG_ANA_GLB_BASE + 0x020C)
#define REG_ANA_LDO_VDDLDO2_REG1                            (REG_ANA_GLB_BASE + 0x0210)
#define REG_ANA_LDO_VDDLDO2_REG2                            (REG_ANA_GLB_BASE + 0x0214)
#define REG_ANA_RESERVED_REG9                               (REG_ANA_GLB_BASE + 0x0218)
#define REG_ANA_RESERVED_REG10                              (REG_ANA_GLB_BASE + 0x021C)
#define REG_ANA_RESERVED_REG11                              (REG_ANA_GLB_BASE + 0x0220)
#define REG_ANA_RESERVED_REG12                              (REG_ANA_GLB_BASE + 0x0224)
#define REG_ANA_LDO_RTC_CTRL                                (REG_ANA_GLB_BASE + 0x0228)
#define REG_ANA_LDO_CH_CTRL                                 (REG_ANA_GLB_BASE + 0x022C)
#define REG_ANA_RESERVED_REG13                              (REG_ANA_GLB_BASE + 0x0230)
#define REG_ANA_RESERVED_REG14                              (REG_ANA_GLB_BASE + 0x0234)
#define REG_ANA_RESERVED_REG15                              (REG_ANA_GLB_BASE + 0x0238)
#define REG_ANA_RESERVED_REG16                              (REG_ANA_GLB_BASE + 0x023C)
#define REG_ANA_RESERVED_REG17                              (REG_ANA_GLB_BASE + 0x0240)
#define REG_ANA_SLP_WAIT_DCDCCPU                            (REG_ANA_GLB_BASE + 0x0244)
#define REG_ANA_SLP_CTRL                                    (REG_ANA_GLB_BASE + 0x0248)
#define REG_ANA_SLP_DCDC_PD_CTRL                            (REG_ANA_GLB_BASE + 0x024C)
#define REG_ANA_SLP_LDO_PD_CTRL0                            (REG_ANA_GLB_BASE + 0x0250)
#define REG_ANA_SLP_LDO_PD_CTRL1                            (REG_ANA_GLB_BASE + 0x0254)
#define REG_ANA_SLP_DCDC_LP_CTRL                            (REG_ANA_GLB_BASE + 0x0258)
#define REG_ANA_SLP_LDO_LP_CTRL0                            (REG_ANA_GLB_BASE + 0x025C)
#define REG_ANA_SLP_LDO_LP_CTRL1                            (REG_ANA_GLB_BASE + 0x0260)
#define REG_ANA_DCDC_CORE_SLP_CTRL0                         (REG_ANA_GLB_BASE + 0x0264)
#define REG_ANA_DCDC_CORE_SLP_CTRL1                         (REG_ANA_GLB_BASE + 0x0268)
#define REG_ANA_DCDC_GPU_SLP_CTRL0                          (REG_ANA_GLB_BASE + 0x026C)
#define REG_ANA_DCDC_GPU_SLP_CTRL1                          (REG_ANA_GLB_BASE + 0x0270)
#define REG_ANA_DCDC_CPU_SLP_CTRL0                          (REG_ANA_GLB_BASE + 0x0274)
#define REG_ANA_DCDC_CPU_SLP_CTRL1                          (REG_ANA_GLB_BASE + 0x0278)
#define REG_ANA_DCDC_MODEM_SLP_CTRL0                        (REG_ANA_GLB_BASE + 0x027C)
#define REG_ANA_DCDC_MODEM_SLP_CTRL1                        (REG_ANA_GLB_BASE + 0x0280)
#define REG_ANA_DCDC_SRAM_SLP_CTRL0                         (REG_ANA_GLB_BASE + 0x0284)
#define REG_ANA_DCDC_SRAM_SLP_CTRL1                         (REG_ANA_GLB_BASE + 0x0288)
#define REG_ANA_DCDC_XTL_EN                                 (REG_ANA_GLB_BASE + 0x028C)
#define REG_ANA_DCDC_XTL_EN0                                (REG_ANA_GLB_BASE + 0x0290)
#define REG_ANA_DCDC_XTL_EN1                                (REG_ANA_GLB_BASE + 0x0294)
#define REG_ANA_DCDC_XTL_EN2                                (REG_ANA_GLB_BASE + 0x0298)
#define REG_ANA_DCDC_XTL_EN3                                (REG_ANA_GLB_BASE + 0x029C)
#define REG_ANA_LDO_XTL_EN0                                 (REG_ANA_GLB_BASE + 0x02A0)
#define REG_ANA_LDO_XTL_EN1                                 (REG_ANA_GLB_BASE + 0x02A4)
#define REG_ANA_LDO_XTL_EN2                                 (REG_ANA_GLB_BASE + 0x02A8)
#define REG_ANA_LDO_XTL_EN3                                 (REG_ANA_GLB_BASE + 0x02AC)
#define REG_ANA_LDO_XTL_EN4                                 (REG_ANA_GLB_BASE + 0x02B0)
#define REG_ANA_LDO_XTL_EN5                                 (REG_ANA_GLB_BASE + 0x02B4)
#define REG_ANA_LDO_XTL_EN6                                 (REG_ANA_GLB_BASE + 0x02B8)
#define REG_ANA_LDO_XTL_EN7                                 (REG_ANA_GLB_BASE + 0x02BC)
#define REG_ANA_LDO_XTL_EN8                                 (REG_ANA_GLB_BASE + 0x02C0)
#define REG_ANA_LDO_XTL_EN9                                 (REG_ANA_GLB_BASE + 0x02C4)
#define REG_ANA_LDO_XTL_EN10                                (REG_ANA_GLB_BASE + 0x02C8)
#define REG_ANA_LDO_XTL_EN11                                (REG_ANA_GLB_BASE + 0x02CC)
#define REG_ANA_LDO_XTL_EN12                                (REG_ANA_GLB_BASE + 0x02D0)
#define REG_ANA_DCXO_XTL_EN                                 (REG_ANA_GLB_BASE + 0x02D4)
#define REG_ANA_RESERVED_REG18                              (REG_ANA_GLB_BASE + 0x02D8)
#define REG_ANA_RESERVED_REG19                              (REG_ANA_GLB_BASE + 0x02DC)
#define REG_ANA_RESERVED_REG20                              (REG_ANA_GLB_BASE + 0x02E0)
#define REG_ANA_TSX_CTRL_REG0                               (REG_ANA_GLB_BASE + 0x02E4)
#define REG_ANA_TSX_CTRL_REG1                               (REG_ANA_GLB_BASE + 0x02E8)
#define REG_ANA_TSX_CTRL0                                   (REG_ANA_GLB_BASE + 0x02EC)
#define REG_ANA_TSX_CTRL1                                   (REG_ANA_GLB_BASE + 0x02F0)
#define REG_ANA_TSX_CTRL2                                   (REG_ANA_GLB_BASE + 0x02F4)
#define REG_ANA_TSX_CTRL3                                   (REG_ANA_GLB_BASE + 0x02F8)
#define REG_ANA_TSX_CTRL4                                   (REG_ANA_GLB_BASE + 0x02FC)
#define REG_ANA_TSX_CTRL5                                   (REG_ANA_GLB_BASE + 0x0300)
#define REG_ANA_TSX_CTRL6                                   (REG_ANA_GLB_BASE + 0x0304)
#define REG_ANA_TSX_CTRL7                                   (REG_ANA_GLB_BASE + 0x0308)
#define REG_ANA_TSX_CTRL8                                   (REG_ANA_GLB_BASE + 0x030C)
#define REG_ANA_TSX_CTRL9                                   (REG_ANA_GLB_BASE + 0x0310)
#define REG_ANA_TSX_CTRL10                                  (REG_ANA_GLB_BASE + 0x0314)
#define REG_ANA_TSX_CTRL11                                  (REG_ANA_GLB_BASE + 0x0318)
#define REG_ANA_TSX_CTRL12                                  (REG_ANA_GLB_BASE + 0x031C)
#define REG_ANA_TSX_CTRL13                                  (REG_ANA_GLB_BASE + 0x0320)
#define REG_ANA_TSX_CTRL14                                  (REG_ANA_GLB_BASE + 0x0324)
#define REG_ANA_RESERVED_REG21                              (REG_ANA_GLB_BASE + 0x0328)
#define REG_ANA_RESERVED_REG22                              (REG_ANA_GLB_BASE + 0x032C)
#define REG_ANA_RESERVED_REG23                              (REG_ANA_GLB_BASE + 0x0330)
#define REG_ANA_TSEN_CTRL0                                  (REG_ANA_GLB_BASE + 0x0334)
#define REG_ANA_TSEN_CTRL1                                  (REG_ANA_GLB_BASE + 0x0338)
#define REG_ANA_TSEN_CTRL2                                  (REG_ANA_GLB_BASE + 0x033C)
#define REG_ANA_TSEN_CTRL3                                  (REG_ANA_GLB_BASE + 0x0340)
#define REG_ANA_TSEN_CTRL4                                  (REG_ANA_GLB_BASE + 0x0344)
#define REG_ANA_TSEN_CTRL5                                  (REG_ANA_GLB_BASE + 0x0348)
#define REG_ANA_RESERVED_REG_CORE                           (REG_ANA_GLB_BASE + 0x034C)
#define REG_ANA_RESERVED_REG_RTC                            (REG_ANA_GLB_BASE + 0x0350)
#define REG_ANA_BG_CTRL                                     (REG_ANA_GLB_BASE + 0x0354)
#define REG_ANA_DCDC_VLG_SEL0                               (REG_ANA_GLB_BASE + 0x0358)
#define REG_ANA_DCDC_VLG_SEL1                               (REG_ANA_GLB_BASE + 0x035C)
#define REG_ANA_LDO_VLG_SEL0                                (REG_ANA_GLB_BASE + 0x0360)
#define REG_ANA_LDO_VLG_SEL1                                (REG_ANA_GLB_BASE + 0x0364)
#define REG_ANA_CLK32KLESS_CTRL0                            (REG_ANA_GLB_BASE + 0x0368)
#define REG_ANA_CLK32KLESS_CTRL1                            (REG_ANA_GLB_BASE + 0x036C)
#define REG_ANA_CLK32KLESS_CTRL2                            (REG_ANA_GLB_BASE + 0x0370)
#define REG_ANA_CLK32KLESS_CTRL3                            (REG_ANA_GLB_BASE + 0x0374)
#define REG_ANA_XTL_WAIT_CTRL0                              (REG_ANA_GLB_BASE + 0x0378)
#define REG_ANA_CLK_26M_SEL                                 (REG_ANA_GLB_BASE + 0x037C)
#define REG_ANA_RGB_CTRL0                                   (REG_ANA_GLB_BASE + 0x0380)
#define REG_ANA_IB_CTRL                                     (REG_ANA_GLB_BASE + 0x0384)
#define REG_ANA_KPLED_CTRL0                                 (REG_ANA_GLB_BASE + 0x0388)
#define REG_ANA_KPLED_CTRL1                                 (REG_ANA_GLB_BASE + 0x038C)
#define REG_ANA_VIBR_CTRL0                                  (REG_ANA_GLB_BASE + 0x0390)
#define REG_ANA_AUDIO_CTRL0                                 (REG_ANA_GLB_BASE + 0x0394)
#define REG_ANA_CHGR_CTRL                                   (REG_ANA_GLB_BASE + 0x0398)
#define REG_ANA_CHGR_STATUS                                 (REG_ANA_GLB_BASE + 0x039C)
#define REG_ANA_CHGR_DET_FGU_CTRL                           (REG_ANA_GLB_BASE + 0x03A0)
#define REG_ANA_OVLO_CTRL                                   (REG_ANA_GLB_BASE + 0x03A4)
#define REG_ANA_MIXED_CTRL                                  (REG_ANA_GLB_BASE + 0x03A8)
#define REG_ANA_POR_RST_MONITOR                             (REG_ANA_GLB_BASE + 0x03AC)
#define REG_ANA_WDG_RST_MONITOR                             (REG_ANA_GLB_BASE + 0x03B0)
#define REG_ANA_POR_PIN_RST_MONITOR                         (REG_ANA_GLB_BASE + 0x03B4)
#define REG_ANA_POR_SRC_FLAG                                (REG_ANA_GLB_BASE + 0x03B8)
#define REG_ANA_POR_OFF_FLAG                                (REG_ANA_GLB_BASE + 0x03BC)
#define REG_ANA_POR_7S_CTRL                                 (REG_ANA_GLB_BASE + 0x03C0)
#define REG_ANA_HWRST_RTC                                   (REG_ANA_GLB_BASE + 0x03C4)
#define REG_ANA_ARCH_EN                                     (REG_ANA_GLB_BASE + 0x03C8)
#define REG_ANA_MCU_WR_PROT_VALUE                           (REG_ANA_GLB_BASE + 0x03CC)
#define REG_ANA_PWR_WR_PROT_VALUE                           (REG_ANA_GLB_BASE + 0x03D0)
#define REG_ANA_DCDC_WR_PROT_VALUE                          (REG_ANA_GLB_BASE + 0x03D4)
#define REG_ANA_TSX_WR_PROT_VALUE                           (REG_ANA_GLB_BASE + 0x03D8)
#define REG_ANA_SMPL_CTRL0                                  (REG_ANA_GLB_BASE + 0x03DC)
#define REG_ANA_SMPL_CTRL1                                  (REG_ANA_GLB_BASE + 0x03E0)
#define REG_ANA_RTC_RST0                                    (REG_ANA_GLB_BASE + 0x03E4)
#define REG_ANA_RTC_RST1                                    (REG_ANA_GLB_BASE + 0x03E8)
#define REG_ANA_RTC_RST2                                    (REG_ANA_GLB_BASE + 0x03EC)
#define REG_ANA_RTC_CLK_STOP                                (REG_ANA_GLB_BASE + 0x03F0)
#define REG_ANA_VBAT_DROP_CNT                               (REG_ANA_GLB_BASE + 0x03F4)
#define REG_ANA_SWRST_CTRL0                                 (REG_ANA_GLB_BASE + 0x03F8)
#define REG_ANA_HW_RST_CTRL                                 (REG_ANA_GLB_BASE + 0x03FC)
#define REG_ANA_SWRST_CTRL1                                 (REG_ANA_GLB_BASE + 0x0400)
#define REG_ANA_OTP_CTRL                                    (REG_ANA_GLB_BASE + 0x0404)
#define REG_ANA_FREE_TIMER_LOW                              (REG_ANA_GLB_BASE + 0x0408)
#define REG_ANA_FREE_TIMER_HIGH                             (REG_ANA_GLB_BASE + 0x040C)
#define REG_ANA_LOW_PWR_CLK32K_CTRL                         (REG_ANA_GLB_BASE + 0x0410)
#define REG_ANA_VOL_TUNE_CTRL_CORE                          (REG_ANA_GLB_BASE + 0x0414)
#define REG_ANA_VOL_TUNE_CTRL_CPU                           (REG_ANA_GLB_BASE + 0x0418)
#define REG_ANA_VOL_TUNE_CTRL_GPU                           (REG_ANA_GLB_BASE + 0x041C)
#define REG_ANA_VOL_TUNE_CTRL_MODEM                         (REG_ANA_GLB_BASE + 0x0420)
#define REG_ANA_DCDC_DVFS_EN                                (REG_ANA_GLB_BASE + 0x0424)
#define REG_ANA_DCDC_DVS_REG0                               (REG_ANA_GLB_BASE + 0x0428)
#define REG_ANA_DCDC_DVS_REG1                               (REG_ANA_GLB_BASE + 0x042C)
#define REG_ANA_DCDC_DVS_REG2                               (REG_ANA_GLB_BASE + 0x0430)
#define REG_ANA_DCDC_DVS_REG3                               (REG_ANA_GLB_BASE + 0x0434)
#define REG_ANA_ENDURA_REG0                                 (REG_ANA_GLB_BASE + 0x0438)
#define REG_ANA_ENDURA_REG1                                 (REG_ANA_GLB_BASE + 0x043C)
#define REG_ANA_ENDURA_REG2                                 (REG_ANA_GLB_BASE + 0x0440)
#define REG_ANA_ENDURA_REG3                                 (REG_ANA_GLB_BASE + 0x0444)
#define REG_ANA_ENDURA_REG4                                 (REG_ANA_GLB_BASE + 0x0448)

#endif /* __DT_BINDINGS_SPRD_SC2730_REGS_H */
