Implementacja fizyczna układów cyfrowych \
Architektura komputerów 2 \
Projekt 

Celem projektu  jest  synteza  logiczna  fizyczna 6-bitowego  \
sumatora prefiksowego z wykorzystaniem narzedzi Yosys/Qflow. \

Folder roboczy -> wszystkie przeprowadzone przez Nas syntezy za pomocą narzędzi Yosys/Qflow 
