发明名称：一种宽带、高干扰消除能力的射频低噪声放大器

摘要
 
本发明公开了一种宽带、高干扰消除能力的射频低噪声放大器集成电路，其属于射频芯片电路设计技术领域。所述低噪声放大器包括宽带输入匹配模块、双谐振负载模块、高干扰抑制率陷波滤波器模块、增益峰化模块。通过利用第二MOS管的漏极与第四MOS管的漏极短接，利用环路反馈产生负阻消除第四电感的损耗，同时第二MOS管工作在亚阈值区域的低功耗状态，接着第三电容作为第二MOS管的源退化电容，提高了干扰抑制陷波滤波器的品质因数，从而大大增强了电路的干扰抑制性能。最终本发明的低噪声放大器适用于高干扰下3.1-10.6GHz宽带下最大16.05dB的功率增益、在5.8 GHz干扰频段下40.9dB的干扰抑制比，可应用于抗干扰能力强的低功耗射频前端电路设计领域。


权利要求书
1.本专利提出一种宽带、高干扰消除能力的射频低噪声放大器集成电路，其特征在于，包括：
宽带输入匹配模块(1),所述宽带输入匹配模块(1)包括第一电容、第一电感、第一MOS管；
双谐振负载模块(2),所述双谐振负载模块(2)包括第二电感、第三电感、第二电容；
高干扰抑制率陷波滤波器模块(3)，所述高干扰抑制率陷波滤波器模块(3)包括第三电容、第四电感、第二MOS管、第三MOS管；
增益峰化模块(4),所述增益峰化模块(4)包括第四MOS管、第五MOS管、第五电感、第一电阻、第二电阻；
	其中：
所述第一电容的第一端作为所述低噪声放大器的输入端，所述第一电容的另一端连接所述第一电感的第一端、所述第一MOS管的源极。
所述第一电感的另一端直接连接到地，所述第二电感的第一端与所述第一MOS管的漏极、与所述第三电感的第一端相连，所述第二电感的另一端与第一电源相连。
所述第一MOS管的栅极与第一偏置电压相连，所述第三电感的另一端与所述第二电容的第一端相连。
所述第二电容另一端与所述第一电阻的第一端、与所述第四MOS管的栅极相连，所述第一电阻的另一端与第二偏置电压相连。 
所述第四MOS管的源极直接连接到地，所述第四MOS管的漏极与所述第二MOS管的漏极、与所述第四电感的第一端、与所述第五MOS管源极相连。
所述第二MOS管的栅极与所述第四电感的另一端相连，所述第二MOS管的源极与所述第三MOS管的漏极、与所述第三电容的第一端相连。
所述第三电容的另一端直接连接到地，所述第三MOS管的栅极连接第三偏置电压，所述第三MOS管的源极直接连接到地。
所述第五MOS管的栅极连接到第二电源电压，所述第五MOS管的漏极连接到所述第五电感的第一端作为所述低噪声放大器的输出端，所述第五电感的另一端与所述第二电阻的第一端相连，所述第二电阻的另一端连接到第二电源电压。
	2. 根据权利要求1所述的宽带、高干扰消除能力的低噪声放大器，其特征在于，所述双谐振负载模块和所述增益峰化模块中，由第二电感、第三电感和第五电感共同决定低噪声放大器的带宽，由第二电阻决定低噪声放大器增益平坦度。 
	3.根据权利要求1所述的宽带、高干扰消除能力的低噪声放大器，其特征在于，所述高干扰抑制率陷波滤波器模块中，所述第二MOS管工作在亚阈值，用于高效率地产生负阻，消除所述第四电感的内在电阻损耗，所述第三电容用以提高陷波滤波器的品质因数，改变第三偏置电压可以调节干扰抑制效果。
	4.一种射频前端集成电路，其特征在于，包括如权利1-3任一所述的低噪声放大器。




说明书
技术领域
[0001] 本发明公开了一种宽带、高干扰消除能力的射频前端集成电路设计方法，其属于射频放大电路设计技术领域，尤其包括低噪声放大器。

背景技术
[0002] 随着射频集成电路工艺及技术的发展，无线技术朝着大数据容量、高速率方向发展，超宽带(UWB)技术是目前解决短距离高速通信应用问题的最具前景的无线通信技术。它具备保密性好、功耗低、数据率高、抗多径能力强等优势。在FCC标准下，3.1-10.6GHz的UWB频带要满足发射功率谱密度在-41.3dBm/MHz以下，在UWB频带内存在大量不同频点的干扰信号，将极大地降低宽带接收机的灵敏度性能。
[0003] 低噪声放大器作为射频接收机中最重要的部分，需要对微弱信号进行无失真地放大，对于宽带低噪声放大器来说，通频带内存在较强的干扰信号，需要充分对干扰信号进行抑制，以防止由于干扰信号造成的有用信号失真以及后级电路的饱和。
[0004] 射频集成电路内平面螺旋电感一般具有很低的品质因数(≈10)，使用片上电感对干扰频点进行陷波抑制往往无法获得高抑制率，无法达到系统设计需求。

发明内容
[0005] 本发明提供一种宽带、高干扰消除能力的射频低噪声放大器集成电路，用于解决目前射频集成电路在强电磁干扰环境工作时，性能恶化的问题。
[0006] 本发明提供了一种可以实现宽带、高干扰消除能力的低噪声放大器,包括宽带输入匹配模块、双谐振负载模块、高干扰抑制率陷波滤波器模块、增益峰化模块。
[0007] 优选地，所述宽带输入匹配模块包括第一电容、第一电感、第一MOS管，所述双谐振负载模块包括第二电感、第三电感、第二电容，所述高干扰抑制率陷波滤波器模块包括第三电容、第四电感、第二MOS管、第三MOS管，所述增益峰化模块包括第四MOS管、第五MOS管、第五电感、第一电阻、第二电阻。
[0008] 优选地，所述低噪声放大器包括输入端口、输出端口。
[0009] 优选地，所述第一电容的第一端作为所述低噪声放大器的输入端，所述第一电容的另一端连接所述第一电感的第一端、所述第一MOS管的源极。
[0010] 优选地，所述第一电感的另一端直接连接到地，所述第二电感的第一端与第一MOS管的漏极、与所述第三电感的第一端相连，所述第二电感的另一端与第一电源电压相连。
[0011] 优选地，所述第一MOS管的栅极与第一偏置电压相连，所述第三电感的另一端与第二电容的第一端相连。
[0012] 优选地，所述第二电容另一端与所述第一电阻的第一端、与所述第四MOS管的栅极相连，所述第一电阻的另一端与第二偏置电压相连。 
[0013] 优选地，所述第四MOS管的源极直接连接到地，所述第四MOS管的漏极与所述第二MOS管的漏极、与所述第四电感的第一端、与所述第五MOS管源极相连。
[0014] 优选地，所述第二MOS管的栅极与所述第四电感的另一端相连，所述第二MOS管的源极与所述第三MOS管的漏极、与所述第三电容的第一端相连。
[0015] 优选地，所述第三电容的另一端直接连接到地，所述第三MOS管的栅极连接第三偏置电压，所述第三MOS管的源极直接连接到地。
[0016] 优选地，所述第五MOS管的栅极连接到第二电源电压，所述第五MOS管的漏极连接到所述第五电感的第一端作为所述低噪声放大器的输出端，所述第五电感的另一端与所述第二电阻的第一端相连，所述第二电阻的另一端连接到第二电源电压。
[0017] 优选地，所述低噪声放大器用于射频集成电路。
[0018] 相比于现有技术，本发明有以下优势：
[0019] 本发明所述的低噪声放大器包括的宽带输入匹配模块，通过第一MOS管的共栅极结构，借助其内在的阻抗特性，获得了宽频带下接近于50Ω的匹配电阻，通过在所述第一MOS管的源极串联所述第一电感到地，消除了输入寄生电容在高频下对输入阻抗的影响，很大程度上扩展了输入匹配带宽，使得所述低噪声放大器能够在很宽的频带内工作。 
[0020] 本发明所述的低噪声放大器包括的双谐振负载模块，采用所述第二电感、所述第三电感作为所述第一MOS管的漏极负载，利用双谐振技术，将增益谐振峰推向高频和低频，不引入额外的功耗下，实现了宽带的增益。 
[0021] 本发明所述的低噪声放大器通过高干扰抑制率陷波滤波器模块，利用所述第二MOS管的漏极与所述第四MOS管的漏极短接，利用环路反馈产生负阻消除第四电感的损耗，同时所述第二MOS管工作在亚阈值区域的低功耗状态，接着所述第三电容作为所述第二MOS管的源退化电容，提高了干扰抑制陷波滤波器的品质因数，从而大大增强了电路的干扰抑制性能。
 
附图说明：
[0022] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0023] 图1是本发明的较佳的实施例中，提供的宽带、高干扰消除能力的射频低噪声放大器集成电路模块连接图；
[0024] 图2是本发明的较佳的实施例中，提供的宽带、高干扰消除能力的射频低噪声放大器集成电路原理图；
[0025] 图3是本发明的较佳的实施例中，提供的高干扰抑制率陷波滤波器模块在不同第三电容Cn下的品质因数；
[0026] 图4是本发明的较佳的实施例中，提供的宽带、高干扰消除能力的射频低噪声放大器集成电路的各级增益效果及整体增益叠加示意图；
[0027] 图5是本发明的较佳的实施例中，提供的宽带、高干扰消除能力的射频低噪声放大器集成电路的电压增益的仿真结果图；

具体实施方式
[0028] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029] 需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0030] 下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0031] 实施例1，参见图1，为本发明提供的宽带、高干扰消除能力的射频低噪声放大器集成电路模块连接图，该低噪声放大器集成电路包括：
[0032] 宽带输入匹配模块、双谐振负载模块、高干扰抑制率陷波滤波器模块、增益峰化模块。
[0033] 宽带输入匹配模块用于实现从天线端到低噪声放大器的宽带50Ω匹配，实现最大功率传输，同时将交流小信号电压转化成交流小信号电流。
[0034] 双谐振负载模块用于实现宽带增益，使得实施例所示的低噪声放大器能够对宽带信号进行低噪声放大。
[0035] 高干扰抑制率陷波滤波器模块利用所述第二MOS管的漏极与所述第四MOS管的漏极短接，利用环路反馈产生负阻消除了所述第四电感的损耗，同时所述第二MOS管工作在亚阈值区域的低功耗状态，所述第三电容作为所述第二MOS管的源退化电容，提高了干扰抑制陷波滤波器的品质因数，从而大大增强了电路的干扰抑制性能。
[0036] 增益峰化模块用于实现高频增益扩展，实现更宽的带宽；
[0037] 具体的，参见图2，该实施例包括：第一电容Cb、第二电容Cs1、第三电容Cn、第一电感Lb、第二电感Lp1、第三电感Ls1、第四电感Ln、第五电感Lp2、第一MOS管M1、第二MOS管M4、第三MOS管M5、第四MOS管M2、第五MOS管M3、第一电阻Rb、第二电阻Rs1、输入端口Vin、输出端口Vout、第一电源电压VDD1、第二电源电压VDD2、第一偏置电压Vb1、第二偏置电压Vb2、第三偏置电压Vb3；其中：
[0038] 第一电容Cb的第一端作为实施例中低噪声放大器的输入端Vin，第一电容Cb的另一端连接第一电感Lb的第一端、第一MOS管M1的源极。
[0039]  第一电感Lb的另一端直接连接到地，第二电感Lp1的第一端与第一MOS管M1的漏极、第三电感Ls1的第一端相连，第二电感Lp1的另一端与第一电源VDD1相连。
[0040]  第一MOS管M1的栅极与第一偏置电压Vb1相连，第三电感Ls1的另一端与第二电容Cs1的第一端相连。
[0041]  第二电容Cs1另一端与第一电阻Rb的第一端、第四MOS管M2的栅极相连，第一电阻Rb的另一端与第二偏置电压Vb2相连。
[0042]  第四MOS管M2的源极直接连接到地，第四MOS管M2的漏极与第二MOS管M4的漏极、第四电感Ln的第一端、第五MOS管M3源极相连。
[0043]  第二MOS管M4的栅极与第四电感Ln的另一端相连，第二MOS管M4的源极与第三MOS管M5的漏极、第三电容Cn的第一端相连。
[0044]  第三电容Cn的另一端直接连接到地，第三MOS管M5的栅极连接第三偏置电压Vb3，第三MOS管M5的源极直接连接到地。
[0045]  第五MOS管M3的栅极连接到第二电源电压VDD2，第五MOS管M3的漏极连接到第五电感Lp2的第一端作为实施例低噪声放大器的输出端Vout，第五电感Lp2的另一端与第二电阻Rs1的第一端相连，第二电阻Rs1的另一端连接到第二电源电压VDD2。
[0046] 对于图2本发明提供的宽带、高干扰消除能力的射频低噪声放大器集成电路原理图的具体工作原理如下：
[0047] 该具体实施例为工作在3.1-10.6GHz下的具有高干扰消除能力的低噪声放大器，宽带输入匹配模块实现与宽带天线在3.1-10.6GHz下的宽带匹配，以实现最大功率传输和较好的噪声性能。
[0048] 第一MOS管M1的跨导直接提供了输入匹配模块的实部阻抗，同时此实部阻抗理想情况下只与跨导大小有关，改变第一偏置电压Vb1可设置跨导为20mS，实现50Ω的实部阻抗产生。
[0049] 使用第一电感Lb与第一MOS管M1源极电容谐振，从而实现宽带输入匹配。
[0050] 在双谐振负载模块中，第一MOS管M1的漏极电容与第二电感Lp1形成并联谐振，谐振中心频率为w_0，位于3.1-10.6GHz的中心频率，第三电感Ls1与第四MOS管M2的栅极电容形成串联谐振，谐振频率也为w_0，位于3.1-10.6GHz的中心频率，此两谐振网络形成并串双谐振负载网络，形成高频和低频两个谐振峰，从而实现了在宽带内的高增益。
[0051] 在高干扰抑制率陷波滤波器模块中，第二MOS管M4的漏极与第四MOS管M2的漏极短接，形成的环路产生负阻，使得在频率w_n处，从第四MOS管M2的漏极向高干扰抑制率陷波滤波器模块看进去的输入阻抗Z_in的实部为0，从而消除了第四电感Ln作为陷波滤波器的损耗。进一步地，第三电容Cn作为第二MOS管M4的源退化电容，将高干扰抑制率陷波滤波器模块的陷波频率拉高到w_n，从而获得在w_n处Z_in等于0，提高了陷波滤波器的品质因数，使频率为w_n的干扰完全被高干扰抑制率陷波滤波器模块衰减。
[0052] 请参见图3提供的高干扰抑制率陷波滤波器模块在不同第三电容Cn下的品质因数，品质因数越大代表了对干扰的抑制效果越好。图3的横坐标为频率(GHz)，纵坐标为品质因数，不同的曲线代表不同第三电容Cn下的品质因数，原始第四电感Ln的品质因数为10，仿真结果证明了高干扰抑制率陷波滤波器模块能够提高陷波滤波器的品质因数，同时调节第三电容Cn能够很方便地调节品质因数的大小。
[0053] 请参见图4提供的宽带、高干扰消除能力的射频低噪声放大器集成电路的各级增益效果及整体增益叠加示意图，双谐振负载模块高低频两个高增益点，高干扰抑制率陷波滤波器模块抑制干扰频率处的增益，增益峰化模块用于补偿高频处的增益，使宽带增益效果平坦。
[0054] 请参见图5，其中图5的横坐标为频率(GHz)，纵坐标为功率增益(dB)，图5为图2电路仿真结果，在图2实施例提供的宽带、高线性度的射频低噪声放大器下，实现了最大功率增益16.05dB，高低频带3dB带宽为6.2-10.1 GHz和3.3-4.6 GHz,对5.8 GHz干扰抑制比为40.9dB, 高干扰抑制率陷波滤波器模块只消耗0.456 mA电流。
[0055] 以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。




说明书附图

 
图1 宽带、高干扰消除能力的射频低噪声放大器集成电路模块连接图

 
图2 宽带、高干扰消除能力的射频低噪声放大器集成电路原理图

 
图3 高干扰抑制率陷波滤波器模块在不同第三电容Cn下的品质因数

 
图4 宽带、高干扰消除能力的射频低噪声放大器集成电路的各级增益效果及整体增益叠加示意图 
图5 宽带、高干扰消除能力的射频低噪声放大器集成电路的电压增益的仿真结果图
