// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM
// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM
// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY
// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_
// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS
// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS
module TXRSP(
  input        clock,
  input        reset,
  input        io_pipeRsp_valid,
  input  [6:0] io_pipeRsp_bits_tgtID,
  input  [6:0] io_pipeRsp_bits_srcID,
  input  [7:0] io_pipeRsp_bits_txnID,
  input  [7:0] io_pipeRsp_bits_dbID,
  input  [5:0] io_pipeRsp_bits_chiOpcode,
  input  [2:0] io_pipeRsp_bits_resp,
  input  [2:0] io_pipeRsp_bits_fwdState,
  input  [3:0] io_pipeRsp_bits_pCrdType,
  output       io_mshrRsp_ready,
  input        io_mshrRsp_valid,
  input  [6:0] io_mshrRsp_bits_tgtID,
  input  [7:0] io_mshrRsp_bits_txnID,
  input  [3:0] io_mshrRsp_bits_opcode,
  input        io_out_ready,
  output       io_out_valid,
  output [3:0] io_out_bits_qos,
  output [6:0] io_out_bits_tgtID,
  output [7:0] io_out_bits_txnID,
  output [3:0] io_out_bits_opcode,
  output [1:0] io_out_bits_respErr,
  output [2:0] io_out_bits_resp,
  output [2:0] io_out_bits_fwdState,
  output [7:0] io_out_bits_dbID,
  output [3:0] io_out_bits_pCrdType,
  output       io_out_bits_traceTag,
  input        io_pipeStatusVec_1_valid,
  input  [2:0] io_pipeStatusVec_1_bits_channel,
  input  [2:0] io_pipeStatusVec_1_bits_txChannel,
  input        io_pipeStatusVec_1_bits_mshrTask,
  input        io_pipeStatusVec_2_valid,
  input  [2:0] io_pipeStatusVec_2_bits_channel,
  input  [2:0] io_pipeStatusVec_2_bits_txChannel,
  input        io_pipeStatusVec_2_bits_mshrTask,
  input        io_pipeStatusVec_3_valid,
  input  [2:0] io_pipeStatusVec_3_bits_channel,
  input  [2:0] io_pipeStatusVec_3_bits_txChannel,
  input        io_pipeStatusVec_3_bits_mshrTask,
  input        io_pipeStatusVec_4_valid,
  input  [2:0] io_pipeStatusVec_4_bits_channel,
  input  [2:0] io_pipeStatusVec_4_bits_txChannel,
  input        io_pipeStatusVec_4_bits_mshrTask,
  output       io_toReqArb_blockMSHRReqEntrance,
  output       io_toReqArb_blockSinkBReqEntrance
);

  wire [4:0] _queue_io_count;
  wire [4:0] _inflightCnt_T_30 =
    5'({3'h0,
        2'(2'({1'h0,
               io_pipeStatusVec_4_valid & io_pipeStatusVec_4_bits_txChannel[1]
                 & (io_pipeStatusVec_4_bits_channel[1]
                    | io_pipeStatusVec_4_bits_mshrTask)}
              + {1'h0,
                 io_pipeStatusVec_3_valid & io_pipeStatusVec_3_bits_txChannel[1]
                   & (io_pipeStatusVec_3_bits_channel[1]
                      | io_pipeStatusVec_3_bits_mshrTask)})
           + 2'({1'h0,
                 io_pipeStatusVec_2_valid & io_pipeStatusVec_2_bits_txChannel[1]
                   & (io_pipeStatusVec_2_bits_channel[1]
                      | io_pipeStatusVec_2_bits_mshrTask)}
                + {1'h0,
                   io_pipeStatusVec_1_valid
                     & (io_pipeStatusVec_1_bits_mshrTask
                          ? io_pipeStatusVec_1_bits_txChannel[1]
                          : io_pipeStatusVec_1_bits_channel[1])}))} + _queue_io_count);
  wire       noSpaceForMSHRReq = _inflightCnt_T_30 > 5'hE;
  Queue16_CHIRSP queue (
    .clock                (clock),
    .reset                (reset),
    .io_enq_valid
      (io_pipeRsp_valid | io_mshrRsp_valid & ~(_inflightCnt_T_30[4])
       & ~noSpaceForMSHRReq),
    .io_enq_bits_tgtID
      (io_pipeRsp_valid ? io_pipeRsp_bits_tgtID : io_mshrRsp_bits_tgtID),
    .io_enq_bits_srcID    (io_pipeRsp_valid ? io_pipeRsp_bits_srcID : 7'h0),
    .io_enq_bits_txnID
      (io_pipeRsp_valid ? io_pipeRsp_bits_txnID : io_mshrRsp_bits_txnID),
    .io_enq_bits_opcode
      (io_pipeRsp_valid ? io_pipeRsp_bits_chiOpcode[3:0] : io_mshrRsp_bits_opcode),
    .io_enq_bits_resp     (io_pipeRsp_valid ? io_pipeRsp_bits_resp : 3'h0),
    .io_enq_bits_fwdState (io_pipeRsp_valid ? io_pipeRsp_bits_fwdState : 3'h0),
    .io_enq_bits_dbID     (io_pipeRsp_valid ? io_pipeRsp_bits_dbID : 8'h0),
    .io_enq_bits_pCrdType (io_pipeRsp_valid ? io_pipeRsp_bits_pCrdType : 4'h0),
    .io_deq_ready         (io_out_ready),
    .io_deq_valid         (io_out_valid),
    .io_deq_bits_qos      (io_out_bits_qos),
    .io_deq_bits_tgtID    (io_out_bits_tgtID),
    .io_deq_bits_txnID    (io_out_bits_txnID),
    .io_deq_bits_opcode   (io_out_bits_opcode),
    .io_deq_bits_respErr  (io_out_bits_respErr),
    .io_deq_bits_resp     (io_out_bits_resp),
    .io_deq_bits_fwdState (io_out_bits_fwdState),
    .io_deq_bits_dbID     (io_out_bits_dbID),
    .io_deq_bits_pCrdType (io_out_bits_pCrdType),
    .io_deq_bits_traceTag (io_out_bits_traceTag),
    .io_count             (_queue_io_count)
  );
  assign io_mshrRsp_ready =
    ~io_pipeRsp_valid & ~(_inflightCnt_T_30[4]) & ~noSpaceForMSHRReq;
  assign io_toReqArb_blockMSHRReqEntrance = noSpaceForMSHRReq;
  assign io_toReqArb_blockSinkBReqEntrance = _inflightCnt_T_30[4];
endmodule

