TimeQuest Timing Analyzer report for experiment4a
Tue Oct 15 20:35:26 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; experiment4a                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.08 MHz ; 120.08 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.104  ; 0.000         ;
; CLOCK_50_I                                               ; 11.672 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.666 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.104 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.302      ; 2.234      ;
; 3.104 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.302      ; 2.234      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                              ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.672 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.390      ;
; 11.742 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.320      ;
; 11.809 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.253      ;
; 11.847 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.221      ;
; 11.848 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.220      ;
; 11.848 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.220      ;
; 11.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.218      ;
; 11.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.218      ;
; 11.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.218      ;
; 11.850 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.218      ;
; 11.885 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.177      ;
; 11.892 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.169      ;
; 11.894 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.167      ;
; 11.894 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.167      ;
; 11.894 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.167      ;
; 11.898 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.163      ;
; 11.917 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.151      ;
; 11.918 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.150      ;
; 11.918 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.150      ;
; 11.920 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.148      ;
; 11.920 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.148      ;
; 11.920 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.148      ;
; 11.920 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.148      ;
; 11.949 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.113      ;
; 11.962 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.099      ;
; 11.964 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.097      ;
; 11.964 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.097      ;
; 11.964 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.097      ;
; 11.968 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.093      ;
; 11.984 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.084      ;
; 11.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.083      ;
; 11.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.083      ;
; 11.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.081      ;
; 11.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.081      ;
; 11.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.081      ;
; 11.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.081      ;
; 12.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.042      ;
; 12.029 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.032      ;
; 12.031 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.030      ;
; 12.031 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.030      ;
; 12.031 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.030      ;
; 12.035 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 8.026      ;
; 12.057 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 8.005      ;
; 12.060 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.008      ;
; 12.061 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.007      ;
; 12.061 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.007      ;
; 12.063 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.005      ;
; 12.063 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.005      ;
; 12.063 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.005      ;
; 12.063 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 8.005      ;
; 12.105 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.956      ;
; 12.107 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.954      ;
; 12.107 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.954      ;
; 12.107 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.954      ;
; 12.111 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.950      ;
; 12.123 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 7.939      ;
; 12.124 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.944      ;
; 12.125 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.943      ;
; 12.125 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.943      ;
; 12.126 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.935      ;
; 12.126 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.935      ;
; 12.127 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.941      ;
; 12.127 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.941      ;
; 12.127 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.941      ;
; 12.127 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.941      ;
; 12.169 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.892      ;
; 12.171 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.890      ;
; 12.171 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.890      ;
; 12.171 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.890      ;
; 12.175 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.886      ;
; 12.195 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.873      ;
; 12.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.872      ;
; 12.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.872      ;
; 12.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.865      ;
; 12.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.865      ;
; 12.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.870      ;
; 12.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.870      ;
; 12.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.870      ;
; 12.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.870      ;
; 12.232 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.836      ;
; 12.233 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.835      ;
; 12.233 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.835      ;
; 12.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.833      ;
; 12.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.833      ;
; 12.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.833      ;
; 12.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.833      ;
; 12.240 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.821      ;
; 12.242 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.819      ;
; 12.242 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.819      ;
; 12.242 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.819      ;
; 12.246 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.815      ;
; 12.263 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.798      ;
; 12.263 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.798      ;
; 12.277 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.784      ;
; 12.279 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.782      ;
; 12.279 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.782      ;
; 12.279 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.782      ;
; 12.283 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 7.778      ;
; 12.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.770      ;
; 12.299 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 7.769      ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.539 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.548 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.814      ;
; 0.552 ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]                                 ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.818      ;
; 0.559 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.825      ;
; 0.560 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.826      ;
; 0.571 ; top_state[1]                                                                 ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.837      ;
; 0.654 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.920      ;
; 0.654 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.920      ;
; 0.660 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.926      ;
; 0.665 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; PB_Controller:PB_unit|push_button_status[0]                                  ; PB_Controller:PB_unit|push_button_status_buf[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz_buf                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.934      ;
; 0.677 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.944      ;
; 0.715 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.008     ; 0.973      ;
; 0.732 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_H_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.999      ;
; 0.747 ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.013      ;
; 0.791 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.057      ;
; 0.793 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[6]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; UART_timer[13]                                                               ; UART_timer[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; top_state[1]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 1.063      ;
; 0.800 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; UART_timer[6]                                                                ; UART_timer[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; UART_timer[8]                                                                ; UART_timer[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 1.069      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_rx_initialize                                                           ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_rx_initialize                                                           ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[1]                                                                ; UART_timer[1]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[4]                                                                ; UART_timer[4]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[10]                                                               ; UART_timer[10]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; UART_timer[14]                                                               ; UART_timer[14]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; UART_timer[22]                                                               ; UART_timer[22]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; UART_timer[11]                                                               ; UART_timer[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; UART_timer[12]                                                               ; UART_timer[12]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; UART_timer[15]                                                               ; UART_timer[15]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; UART_timer[17]                                                               ; UART_timer[17]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; UART_timer[24]                                                               ; UART_timer[24]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; UART_timer[20]                                                               ; UART_timer[20]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; top_state[0]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.086      ;
; 0.822 ; UART_rx_initialize                                                           ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.088      ;
; 0.828 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.094      ;
; 0.834 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.100      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.666 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.302      ; 2.234      ;
; 6.666 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.302      ; 2.234      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.762 ; 3.762 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.811 ; 3.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.764 ; 3.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.031 ; 4.031 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.998 ; 3.998 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.075 ; 4.075 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.867 ; 3.867 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.873 ; 3.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.875 ; 3.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.859 ; 3.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.843 ; 3.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.706 ; 6.706 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.896 ; 1.896 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.141 ; -4.141 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.141 ; -4.141 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.400 ; -3.400 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.532 ; -3.532 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.581 ; -3.581 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.575 ; -3.575 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.554 ; -3.554 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.534 ; -3.534 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.801 ; -3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.768 ; -3.768 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.845 ; -3.845 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.272 ; -4.272 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.637 ; -3.637 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.643 ; -3.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.645 ; -3.645 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.629 ; -3.629 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.613 ; -3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.406 ; -3.406 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.400 ; -3.400 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -5.267 ; -5.267 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.666 ; -1.666 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.470 ; 10.470 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.548  ; 8.548  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 10.470 ; 10.470 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.404  ; 9.404  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.713  ; 9.713  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.003  ; 9.003  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.394  ; 9.394  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 10.282 ; 10.282 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.846  ; 9.846  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.117 ; 11.117 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.945 ; 10.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.886 ; 10.886 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.117 ; 11.117 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.887 ; 10.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.904 ; 10.904 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.874 ; 10.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.872 ; 10.872 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.053 ; 12.053 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.978 ; 10.978 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.724 ; 11.724 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.888 ; 10.888 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.823 ; 10.823 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.053 ; 12.053 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.830 ; 10.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 11.793 ; 11.793 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 11.760 ; 11.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.752 ; 10.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 11.032 ; 11.032 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.572 ; 10.572 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.511 ; 11.511 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 11.760 ; 11.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 11.577 ; 11.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.259 ; 11.259 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.441 ; 10.441 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.441 ; 10.441 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.201 ; 10.201 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.178 ; 10.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.403 ; 10.403 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.773  ; 9.773  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.572  ; 8.572  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.511  ; 8.511  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.572  ; 8.572  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.523  ; 8.523  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.490  ; 8.490  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.498  ; 8.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.498  ; 8.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.551  ; 8.551  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.328  ; 8.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.328  ; 8.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.030  ; 8.030  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.217  ; 8.217  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.031  ; 8.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.929 ; 11.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.931 ; 10.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.912 ; 10.912 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 11.929 ; 11.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.762 ; 10.762 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 11.553 ; 11.553 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 11.442 ; 11.442 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.733 ; 10.733 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.896 ; 10.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.632 ; 10.632 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.494 ; 10.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.103 ; 10.103 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.547 ; 10.547 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.896 ; 10.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.792  ; 9.792  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.024  ; 9.024  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.024  ; 9.024  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.935  ; 8.935  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.891  ; 8.891  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.912  ; 8.912  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.484  ; 8.484  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.677  ; 8.677  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.734  ; 8.734  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.057  ; 8.057  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.826  ; 8.826  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.776  ; 8.776  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.459  ; 8.459  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.509  ; 8.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.421  ; 8.421  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.730  ; 7.730  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.730  ; 7.730  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.434  ; 7.434  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.452  ; 7.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.517  ; 7.517  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.218  ; 7.218  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.248  ; 7.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.250  ; 7.250  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.340  ; 9.340  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.505  ; 7.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.504  ; 7.504  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.508  ; 7.508  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.550  ; 7.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.757  ; 7.757  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.283  ; 7.283  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.267  ; 7.267  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.276  ; 7.276  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.053  ; 8.053  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.748  ; 7.748  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.716  ; 7.716  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.501  ; 7.501  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.493  ; 7.493  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.489  ; 7.489  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.463  ; 7.463  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.548  ; 8.548  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.548  ; 8.548  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 10.470 ; 10.470 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.404  ; 9.404  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.713  ; 9.713  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.003  ; 9.003  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.394  ; 9.394  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.529  ; 9.529  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.846  ; 9.846  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.752  ; 8.752  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.850  ; 8.850  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.793  ; 8.793  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.999  ; 8.999  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.766  ; 8.766  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.785  ; 8.785  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.757  ; 8.757  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.752  ; 8.752  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 9.111  ; 9.111  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 9.317  ; 9.317  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.037 ; 10.037 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.198  ; 9.198  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.136  ; 9.136  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.391 ; 10.391 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 9.111  ; 9.111  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.110 ; 10.110 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.230  ; 9.230  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.391  ; 9.391  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.663  ; 9.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.230  ; 9.230  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.150 ; 10.150 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.400 ; 10.400 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.216 ; 10.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.898  ; 9.898  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 8.663  ; 8.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.610  ; 9.610  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.331  ; 9.331  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.347  ; 9.347  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 8.663  ; 8.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.532  ; 9.532  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.196  ; 9.196  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.864  ; 7.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.864  ; 7.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.090  ; 8.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.044  ; 8.044  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.013  ; 8.013  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.880  ; 7.880  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.876  ; 7.876  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.915  ; 7.915  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.535  ; 7.535  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.160  ; 8.160  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.848  ; 7.848  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.139  ; 8.139  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.580  ; 7.580  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.535  ; 7.535  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.740  ; 7.740  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 8.075  ; 8.075  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.718 ; 10.718 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 11.235 ; 11.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 8.075  ; 8.075  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.289  ; 9.289  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.177  ; 9.177  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 8.465  ; 8.465  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.341  ; 9.341  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.789  ; 9.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.690  ; 9.690  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.666  ; 9.666  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.645  ; 9.645  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.711  ; 9.711  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.327 ; 10.327 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.341  ; 9.341  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.057  ; 8.057  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.024  ; 9.024  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.935  ; 8.935  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.891  ; 8.891  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.912  ; 8.912  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.484  ; 8.484  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.677  ; 8.677  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.734  ; 8.734  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.057  ; 8.057  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.826  ; 8.826  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.776  ; 8.776  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.459  ; 8.459  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.509  ; 8.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.421  ; 8.421  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.730  ; 7.730  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.434  ; 7.434  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.452  ; 7.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.517  ; 7.517  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.218  ; 7.218  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.248  ; 7.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.250  ; 7.250  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.646  ; 8.646  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.504  ; 7.504  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.505  ; 7.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.504  ; 7.504  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.508  ; 7.508  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.550  ; 7.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.757  ; 7.757  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.267  ; 7.267  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.283  ; 7.283  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.267  ; 7.267  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.276  ; 7.276  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.053  ; 8.053  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.463  ; 7.463  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.748  ; 7.748  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.716  ; 7.716  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.501  ; 7.501  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.493  ; 7.493  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.489  ; 7.489  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.463  ; 7.463  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 11.752 ; 11.752 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 11.752 ; 11.752 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.768 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.778 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.517 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.482 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.482 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.266 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.266 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.256 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.256 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.768 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.778 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.517 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.482 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.482 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.266 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.266 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.256 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.256 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.983 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.768     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.778     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.517     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.482     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.482     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.266     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.266     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.256     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.256     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.768     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.778     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.517     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.482     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.482     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.266     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.266     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.256     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.256     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 6.983     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.929  ; 0.000         ;
; CLOCK_50_I                                               ; 16.192 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.951 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.929 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.057      ; 1.160      ;
; 3.929 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.057      ; 1.160      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                              ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.192 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.866      ;
; 16.223 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.835      ;
; 16.259 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.799      ;
; 16.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.764      ;
; 16.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.764      ;
; 16.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.764      ;
; 16.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.764      ;
; 16.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.764      ;
; 16.294 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.764      ;
; 16.322 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.740      ;
; 16.322 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.740      ;
; 16.322 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.740      ;
; 16.323 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.739      ;
; 16.323 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.739      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.738      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.733      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.733      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.733      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.733      ;
; 16.324 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.733      ;
; 16.325 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.737      ;
; 16.325 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.733      ;
; 16.353 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.709      ;
; 16.353 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.709      ;
; 16.353 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.709      ;
; 16.354 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.708      ;
; 16.354 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.708      ;
; 16.355 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.707      ;
; 16.356 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.706      ;
; 16.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.699      ;
; 16.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.699      ;
; 16.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.697      ;
; 16.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.697      ;
; 16.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.697      ;
; 16.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.697      ;
; 16.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.697      ;
; 16.362 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.696      ;
; 16.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.673      ;
; 16.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.673      ;
; 16.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.673      ;
; 16.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.668      ;
; 16.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.668      ;
; 16.390 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.672      ;
; 16.390 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.672      ;
; 16.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.671      ;
; 16.392 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.670      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.662      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.662      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.662      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.662      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.662      ;
; 16.424 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.638      ;
; 16.424 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.638      ;
; 16.424 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.638      ;
; 16.425 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.637      ;
; 16.425 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.637      ;
; 16.425 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.632      ;
; 16.425 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.632      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.631      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.631      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.631      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.631      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.631      ;
; 16.426 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.636      ;
; 16.427 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.635      ;
; 16.439 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.619      ;
; 16.455 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.607      ;
; 16.455 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.607      ;
; 16.455 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.607      ;
; 16.456 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.606      ;
; 16.456 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.606      ;
; 16.457 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.605      ;
; 16.458 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.604      ;
; 16.460 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.597      ;
; 16.460 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.597      ;
; 16.463 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.594      ;
; 16.463 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.594      ;
; 16.463 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.594      ;
; 16.463 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.594      ;
; 16.463 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.594      ;
; 16.476 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.026      ; 3.582      ;
; 16.491 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.566      ;
; 16.491 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.566      ;
; 16.492 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.570      ;
; 16.492 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.570      ;
; 16.492 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.570      ;
; 16.493 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.569      ;
; 16.493 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.569      ;
; 16.494 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.568      ;
; 16.495 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.567      ;
; 16.513 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.549      ;
; 16.513 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.549      ;
; 16.513 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.549      ;
; 16.514 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.548      ;
; 16.514 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.548      ;
; 16.515 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.547      ;
; 16.516 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.030      ; 3.546      ;
; 16.528 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.529      ;
; 16.528 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.529      ;
; 16.533 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.025      ; 3.524      ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]                                 ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.415      ;
; 0.267 ; top_state[1]                                                                 ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.419      ;
; 0.317 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.322 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.007     ; 0.473      ;
; 0.329 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz_buf                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; PB_Controller:PB_unit|push_button_status[0]                                  ; PB_Controller:PB_unit|push_button_status_buf[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.334 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_H_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.488      ;
; 0.336 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.488      ;
; 0.348 ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; UART_timer[13]                                                               ; UART_timer[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UART_timer[6]                                                                ; UART_timer[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[6]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_timer[8]                                                                ; UART_timer[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UART_timer[4]                                                                ; UART_timer[4]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[10]                                                               ; UART_timer[10]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[11]                                                               ; UART_timer[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[12]                                                               ; UART_timer[12]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[14]                                                               ; UART_timer[14]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UART_timer[1]                                                                ; UART_timer[1]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UART_timer[22]                                                               ; UART_timer[22]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UART_timer[24]                                                               ; UART_timer[24]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; UART_timer[15]                                                               ; UART_timer[15]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UART_timer[17]                                                               ; UART_timer[17]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UART_timer[20]                                                               ; UART_timer[20]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.951 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.057      ; 1.160      ;
; 5.951 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.057      ; 1.160      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.403 ; 2.403 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.403 ; 2.403 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.459 ; 2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.069 ; 2.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.091 ; 2.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.090 ; 2.090 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.066 ; 2.066 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.062 ; 2.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.177 ; 2.177 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.154 ; 2.154 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.208 ; 2.208 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.459 ; 2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.082 ; 2.082 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.086 ; 2.086 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.085 ; 2.085 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.070 ; 2.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.063 ; 2.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.970 ; 1.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.966 ; 1.966 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.519 ; 3.519 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.071 ; 1.071 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.283 ; -2.283 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.283 ; -2.283 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.846 ; -1.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.971 ; -1.971 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.946 ; -1.946 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.942 ; -1.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.057 ; -2.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.034 ; -2.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.088 ; -2.088 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.339 ; -2.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.966 ; -1.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.965 ; -1.965 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.950 ; -1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.943 ; -1.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.850 ; -1.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.846 ; -1.846 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.900 ; -2.900 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.951 ; -0.951 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.024 ; 5.024 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.734 ; 5.734 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.656 ; 5.656 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.124 ; 6.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 6.071 ; 6.071 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.022 ; 6.022 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 6.124 ; 6.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.027 ; 6.027 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.015 ; 6.015 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 6.668 ; 6.668 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.128 ; 6.128 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.016 ; 6.016 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.992 ; 5.992 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.668 ; 6.668 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.999 ; 5.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.378 ; 6.378 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 6.354 ; 6.354 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.022 ; 6.022 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.855 ; 5.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.224 ; 6.224 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.330 ; 6.330 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.354 ; 6.354 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.119 ; 6.119 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.771 ; 5.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.771 ; 5.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.658 ; 5.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.666 ; 5.666 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.341 ; 5.341 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.721 ; 5.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.472 ; 5.472 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.911 ; 4.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.911 ; 4.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.851 ; 4.851 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.625 ; 4.625 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.753 ; 4.753 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.731 ; 4.731 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.625 ; 4.625 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.730 ; 4.730 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.519 ; 6.519 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.080 ; 6.080 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.052 ; 6.052 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.519 ; 6.519 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.939 ; 5.939 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.314 ; 6.314 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.268 ; 6.268 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.956 ; 5.956 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.119 ; 6.119 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.891 ; 5.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.816 ; 5.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.789 ; 5.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.629 ; 5.629 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.838 ; 5.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.119 ; 6.119 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.523 ; 5.523 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.142 ; 5.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.118 ; 5.118 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.789 ; 4.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.590 ; 4.590 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.437 ; 4.437 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.449 ; 4.449 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.368 ; 4.368 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.334 ; 5.334 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.631 ; 4.631 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.528 ; 4.528 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.518 ; 4.518 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.599 ; 4.599 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.600 ; 4.600 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.593 ; 4.593 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.631 ; 4.631 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.481 ; 4.481 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.433 ; 4.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.746 ; 4.746 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.561 ; 4.561 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.462 ; 4.462 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.024 ; 5.024 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.024 ; 5.024 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.412 ; 5.412 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.656 ; 5.656 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.125 ; 5.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.328 ; 5.328 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.618 ; 5.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.862 ; 5.862 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.193 ; 5.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.307 ; 5.307 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.398 ; 5.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.609 ; 5.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.709 ; 5.709 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.735 ; 5.735 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.504 ; 5.504 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.387 ; 5.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.266 ; 5.266 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.282 ; 5.282 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.337 ; 5.337 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.194 ; 5.194 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.663 ; 4.663 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.703 ; 4.703 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.541 ; 4.541 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.478 ; 4.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.552 ; 4.552 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.958 ; 5.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.720 ; 5.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.195 ; 6.195 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.255 ; 5.255 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.364 ; 5.364 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.536 ; 5.536 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.477 ; 5.477 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.452 ; 5.452 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.466 ; 5.466 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.501 ; 5.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.899 ; 5.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.364 ; 5.364 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.789 ; 4.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.142 ; 5.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.118 ; 5.118 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.789 ; 4.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.590 ; 4.590 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.437 ; 4.437 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.449 ; 4.449 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.368 ; 4.368 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.528 ; 4.528 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.518 ; 4.518 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.599 ; 4.599 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.600 ; 4.600 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.593 ; 4.593 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.631 ; 4.631 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.481 ; 4.481 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.433 ; 4.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.746 ; 4.746 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.561 ; 4.561 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.462 ; 4.462 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.738 ; 6.738 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.738 ; 6.738 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.609 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.619 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.329 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.376 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.376 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.609 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.619 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.329 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.376 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.376 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.235 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.609     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.619     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.329     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.376     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.376     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.609     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.619     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.329     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.376     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.376     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.235     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 3.104  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 11.672 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.104  ; 5.951 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.762 ; 3.762 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.811 ; 3.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.784 ; 3.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.764 ; 3.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.031 ; 4.031 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.998 ; 3.998 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.075 ; 4.075 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.867 ; 3.867 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.873 ; 3.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.875 ; 3.875 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.859 ; 3.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.843 ; 3.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.706 ; 6.706 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.896 ; 1.896 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.283 ; -2.283 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.283 ; -2.283 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.846 ; -1.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.971 ; -1.971 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.946 ; -1.946 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.942 ; -1.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.057 ; -2.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.034 ; -2.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.088 ; -2.088 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.339 ; -2.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.966 ; -1.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.965 ; -1.965 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.950 ; -1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.943 ; -1.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.850 ; -1.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.846 ; -1.846 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.900 ; -2.900 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.951 ; -0.951 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.470 ; 10.470 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 8.548  ; 8.548  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 10.470 ; 10.470 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.404  ; 9.404  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.713  ; 9.713  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.003  ; 9.003  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.394  ; 9.394  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 10.282 ; 10.282 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.846  ; 9.846  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.117 ; 11.117 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.945 ; 10.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.886 ; 10.886 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.117 ; 11.117 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.887 ; 10.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.904 ; 10.904 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.874 ; 10.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.872 ; 10.872 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.053 ; 12.053 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.978 ; 10.978 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.724 ; 11.724 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.888 ; 10.888 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.823 ; 10.823 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.053 ; 12.053 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.830 ; 10.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 11.793 ; 11.793 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 11.760 ; 11.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.752 ; 10.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 11.032 ; 11.032 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.572 ; 10.572 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.511 ; 11.511 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 11.760 ; 11.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 11.577 ; 11.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.259 ; 11.259 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.441 ; 10.441 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.441 ; 10.441 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.201 ; 10.201 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.178 ; 10.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.403 ; 10.403 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.773  ; 9.773  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.572  ; 8.572  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.511  ; 8.511  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.572  ; 8.572  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.523  ; 8.523  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.490  ; 8.490  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.498  ; 8.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.498  ; 8.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.551  ; 8.551  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.328  ; 8.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.328  ; 8.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.030  ; 8.030  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.217  ; 8.217  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.031  ; 8.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.929 ; 11.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.931 ; 10.931 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.912 ; 10.912 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 11.929 ; 11.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.762 ; 10.762 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 11.553 ; 11.553 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 11.442 ; 11.442 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.733 ; 10.733 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.896 ; 10.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.632 ; 10.632 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.494 ; 10.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.103 ; 10.103 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.547 ; 10.547 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.896 ; 10.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.792  ; 9.792  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.024  ; 9.024  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.024  ; 9.024  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.935  ; 8.935  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.891  ; 8.891  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.912  ; 8.912  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.484  ; 8.484  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.677  ; 8.677  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.734  ; 8.734  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.057  ; 8.057  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.826  ; 8.826  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.776  ; 8.776  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.459  ; 8.459  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.509  ; 8.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.421  ; 8.421  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.730  ; 7.730  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.730  ; 7.730  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.434  ; 7.434  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.452  ; 7.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.517  ; 7.517  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.218  ; 7.218  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.248  ; 7.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.250  ; 7.250  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.264  ; 7.264  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.575  ; 7.575  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.340  ; 9.340  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.556  ; 7.556  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.505  ; 7.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.504  ; 7.504  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.508  ; 7.508  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.550  ; 7.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.757  ; 7.757  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.811  ; 7.811  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.506  ; 7.506  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.283  ; 7.283  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.267  ; 7.267  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.276  ; 7.276  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.053  ; 8.053  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.748  ; 7.748  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.716  ; 7.716  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.501  ; 7.501  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.493  ; 7.493  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.489  ; 7.489  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.463  ; 7.463  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.038  ; 6.038  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.578  ; 5.578  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.024 ; 5.024 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.024 ; 5.024 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.412 ; 5.412 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.656 ; 5.656 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.125 ; 5.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.328 ; 5.328 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.618 ; 5.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.862 ; 5.862 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.193 ; 5.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.307 ; 5.307 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.398 ; 5.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.609 ; 5.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.709 ; 5.709 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.735 ; 5.735 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.504 ; 5.504 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.387 ; 5.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.266 ; 5.266 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.282 ; 5.282 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.337 ; 5.337 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.194 ; 5.194 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.663 ; 4.663 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.703 ; 4.703 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.541 ; 4.541 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.478 ; 4.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.445 ; 4.445 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.552 ; 4.552 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.958 ; 5.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.720 ; 5.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.195 ; 6.195 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.255 ; 5.255 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.364 ; 5.364 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.536 ; 5.536 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.477 ; 5.477 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.452 ; 5.452 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.466 ; 5.466 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.501 ; 5.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.899 ; 5.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.364 ; 5.364 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.789 ; 4.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.142 ; 5.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.118 ; 5.118 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.134 ; 5.134 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.022 ; 5.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.789 ; 4.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.590 ; 4.590 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.437 ; 4.437 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.449 ; 4.449 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.368 ; 4.368 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.526 ; 4.526 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.528 ; 4.528 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.518 ; 4.518 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.599 ; 4.599 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.600 ; 4.600 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.593 ; 4.593 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.631 ; 4.631 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.481 ; 4.481 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.370 ; 4.370 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.433 ; 4.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.746 ; 4.746 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.561 ; 4.561 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.462 ; 4.462 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.454 ; 4.454 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.535 ; 3.535 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.179 ; 3.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 11.752 ; 11.752 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.738 ; 6.738 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 16033    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 16033    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 364   ; 364  ;
; Unconstrained Output Ports      ; 137   ; 137  ;
; Unconstrained Output Port Paths ; 455   ; 455  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Oct 15 20:35:25 2013
Info: Command: quartus_sta experiment4a -c experiment4a
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'experiment4a.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.104         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    11.672         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.666         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.929
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.929         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.192         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.951         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 345 megabytes
    Info: Processing ended: Tue Oct 15 20:35:26 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


