 1
行政院國家科學委員會專題研究計畫期中報告 
行動數位電視與無線都會區域網路雙模傳接器單晶片系統之研究
與研製－子計畫二：行動數位電視與無線都會區域網路雙模傳接
器之低功率混合信號介面電路設計與研製 
計畫編號：NSC94－2213－E－110－024 
執行期限：94 年 8 月 1 日至 95 年 7 月 31 日 
      主持人：王朝欽        執行機構及單位名稱：中山大學電機系 
 
一、中文摘要： 
本子計劃是總計劃“行動數位電視與無線
都會區域網路雙模傳接器單晶片系統之研
究與研製”之子計劃二。本子計劃所要進行
的工作是完成總計劃中所有的混合信號介
面電路與混合信號 IP，並負責設計、發展、
驗証、整合重要的混合信號 IP，包含自動
增益控制之可變增益放大器、類比數位轉
換器、數位 IQ 分離器、抗失真濾波器、鎖
相迴路及內嵌式低功率記憶體等之硬體實
現。 
 
關鍵詞：可變增益放大器、類比數轉換器、
IQ 分離器、抗失真濾波器、鎖相迴路、內
嵌式低功率記憶體 
 
Abstract: 
This project is the 2nd sub-project of the top 
project, “Study and Implementation of 
Mobile DTV and Wireless MAN Dual-Mode 
Transceiver SOC.” The overall task of this 
sub-project is to take the responsibility of the 
design and implementation of all of the 
mixed-signal interfacing circuits, including 
AGC, ADC, IQ separator, AAF, PLL, and 
embedded low-power SRAM.  
 
Keywords: AGC, ADC, IQ separator, AAF, 
PLL, SRAM. 
 
二、緣由與目的： 
美、日、台灣等國宣布 2006 年收回所有類
比電視頻道正式進入數位電視(DTV) 時代
之時，台灣的 IC 設計產業出現 DTV 這塊
具有龐大利基的市場。然而，由於個人無
線通訊之興起，如手機等無線通訊之終端
設備 (terminal) 快速普及，使得用手機顯
示幕收看電視節目成為一個未來的趨勢。
歐洲微波數位電視標準化團體 DVB (數位
視頻廣播專案) 日前宣佈，手機微波數位
電視轉換方式“DVB－H”規格制定工作已
基本完成。此規格可使手機等便於攜帶之
終端接收設備，像家用電視機的微波數位
電視轉換方式“DVB－T”信號一樣，達到接
收數位電視之功能。一些工程師和教授也
披露了全球試驗性計畫的細節，以行動視
訊標準DVB-H(DVB-Handheld)作為消費者
行動媒體設備的廣播和行動通訊整合基
礎。目前已公開宣稱的雛型產品為富士通
微電子美國公司 (Fujitsu Microelectronics 
America)的 WiMAX。因此，才會有廣播與
電信平台的構想出現。目前而言，結合這
兩者之終端設備硬體電路仍未實現，我們
有極佳的機會跨入此一領域。 
 
三、研究方法與成果： 
3.1 數位控制可變增益放大器 
3.1.1 電路架構 
此 數 位 控 制 可 變 增 益 放 大 器 (digital 
variable gain amplifier, DVGA)基本原理如
圖 3.1.1 所示。以三級數位控制可變增益串
接來達到 70 dB的動態範圍(dynamic range)
與較大的工作頻寬﹔第一級放大器增益具
有 0 dB~30 dB 的動態範圍，間隔為 10 dB。
第二級放大器增益具有 0 dB~10 dB 的動態
範圍，間隔為 2 dB。第三級放大器增益則
具有-30 dB ~ 0 dB 的動態範圍，間隔為 10 
dB。 
 3
 
圖 3.1.6  輸出增益表 
 
 
圖 3.1.7  增益誤差表 
 
實測結果如表 3.1.2 所示。 
 預計規格 實測結果 
Bandwidth 95 MHz 5 MHz 
Dynamic range 70 dB 50dB 
Gain step (dB) 2 dB 2 dB 
Gain error (dB) < 0.3 < 0.55 
Power 32.7 mW 36.3 mW 
表 3.1.2  AGC 的量測結果 
 
3.1.6 晶片照相圖 
 
圖 3.1.8  DVGA 的晶片照相圖 
 
3.2 10-bit 30 MS/s ADC 
3.2.1 電路架構 
本設計採用管線式 ADC 來達到預計的規
格。由[2]可知，當管線式 ADC 的每一級解
析度最小時可達到最小功率消耗與最小面
積訴求，因採用 1.5 位元級(stage)來做為整
體設計基礎。設計中利用了好幾種省電技
術，包括：靴帶式(bootstrap)電路、底盤取
樣 (bottom plate sampling) 以 及 假 開 關
(dummy switch)等，用來降低 ADC 中取樣
持值電路 (sample and hold circuit, S/H 
circuit )的非理想效應。由於非理想效應的
降低，因此就可以鬆緩取樣/持值電路中運
算放大器(operational amplifier, OP-AMP)
的規格，也因此整體電路的功率消耗可以
非常有效的降低。此外，本設計選用了非
常小且低消耗功率的動態比較器(dynamic 
comparator)[3]，以達降低功率目的。本設
計使用之 1.5 位元級 ADC 基本架構如圖
3.2.1 所示。通道內有一個全差動式取樣/
持值電路、八個 1.5 位元級 ADC 電路、一
個 2 位元快閃式(flash)ADC、一個錯誤更正
(error correction)電路。 
 
圖 3.2.1  管線式架構圖 
 
3.2.2 模擬結果 
DNL 及 INL 模擬結果(3.3 V , 25 ℃, TT 
model)如圖 3.2.2 和圖 3.2.3 所示。 
 
圖 3.2.2  DNL 模擬結果 
 
 5
 
圖 3.3.4  有相位差時之星座圖 
 
數位 I/Q 分離器合成後模擬結果如圖 3.3.5
所示。輸入訊號 signal_in 從類比數位轉換
器送進來，在內部需要做轉換成二的補數 
(2’s complement)，得値為 s_temp，其輸入
週期時脈 clk_in = 18 MHz。當類比數位轉
換器要傳入資料前先做初始化動作，設
rst=1。經過一段時間後，當 load =1 時，即
告知下一級可以開始接收 I 和 Q 資料，此
時並輸出一個資料週期時脈 halfclk_out = 
9MHz，使下一級在此週期時脈上升緣時取
值。 
 
圖 3.3.5  數位 I/Q 分離器之合成後模擬圖 
 
3.3.3 預計規格列表 
VDD 1.8 V 
Operation frequency 20 MHz 
Power consumption 
267uW@TT, 25℃ 
243uW@SS, 75℃ 
293uW@FF, 0℃ 
Die size 1.034*0.552 mm2 
表 3.1.1  數位 I/Q 分離器晶片預計規格 
 
3.3.4 晶片佈局圖 
如圖 3.3.6 所示。 
 
3.4 轉導電容抗失真濾波器 
3.4.1 電路架構 
如圖 3.4.1 所示，此抗失真濾波器用以移除
IEEE 802.16e WMAN 訊號傳出經 DAC 電
路而產生的高頻諧波干擾 [6], [7]，供子計
畫一傳出。根據現有的 WMAN 基地台規格 
[8], [9]，頻寬多為 1.75, 3.5, 5, 7, 10 MHz 幾
種頻率，本設計選擇 WMAN 上傳(uplink)
頻寬在 7 MHz 以下，因此設定所相對應濾
波器的極點為 7.5MHz。圖 3.4.2 為整個
AAF 的架構圖，基本架構為一個 6-階被動
LC 梯形濾波器[6]。 
 
 
圖 3.3.6  晶片佈局圖 
 
 
圖 3.4.1  數位可調式頻寬的轉導電容抗失
真濾波器 
 
 
圖 3.4.2  6-階被動 LC 梯形濾波器 
 
3.4.2 Nauta 轉導放大器 
本設計主要以主動式的電感來替換被動式
的電感，被動式的電阻以主動式的元件 Gm
 7
 
圖 3.4.9  F3dB =7.5 MHz，即 6 MHz 資料頻
寬時，各個角落在佈局後的波德圖 
 
3.4.6 預計規格列表 
 Specification 
VDD 1.8 V 
Cut-off frequency 7.5 MHz 
Accuracy ≦3.28% 
Power consumption 33.58 mW 
Die size 1.661*1.289 mm2 
表 3.4.1  AAF 的預計規格 
 
3.4.7 量測結果 
本設計輸出訊號接至向量訊號分析儀後，
做頻譜上的相關分析，量測結果如圖
3.4.10。 
 
3.4.8 討論與結論 
由量測結果可以得知，此抗失真濾波器的
確具有低通濾波器的效果。由於在通帶頻
寬內的漣波(ripple)值就在 3 dB 左右，所以
在此並無法很明確地指出 3 dB 頻寬。 
 
 
圖 3.4.10  Y 軸以每格 15 dB 為單位，F3dB
為 7.5 MHz 頻譜圖 (對數區間) 
 
3.4.9 晶片照相圖 
 
圖 3.4.11  AAF 的晶片照相圖 
 
3.5 低抖動 PLL 式 30 MHz ADC 取樣時脈
電路 
3.5.1 電路架構 
設計一個低抖動的 PLL 對於電路當中雜訊
源的處理相當重要，尤其是電源對於壓控
震盪器(VCO)與充電幫浦(CP)的影響非常
大。因此我們設計一組穩壓器來提供穩定
的電源(VREG)給 CP 與 VCO，以降低電源
雜訊，電路架構如圖 3.5.1。另外，CP 的
雜訊、誤差或速度會成為鎖相迴路的相位
雜訊(phase noise)，尤其在鎖相迴路鎖定
時，由於相位/頻率檢測器(phase/frequency 
detector，PFD)在每個比較週期時，仍會輸
出相同時間的下降(DN)與上升(UP)訊號來
避免充電幫浦的無效區 (dead zone)。此時
為了達到零靜態相位偏移，充電幫浦不能
對迴路濾波器 (loop filter)有充放電的動
作，因此這裡我們採用零靜態偏移充電幫
浦(zero static offset charge pump)來實現
[11]，[12]。最後採用無尾端電流源(no tail 
current source)的壓控振盪器，並且降低壓
控振盪器的增益，藉此達到更佳的抖動
(jitter)表現[13]。 
 
圖 3.5.1  PLL 基本原理方塊圖 
 
3.5.2 模擬結果 
將 30 K、300 K、3 M、30 MHz 振幅皆為
10 mV 的小訊號源組合後加入電壓源，以
模擬不同頻帶的雜訊。圖 3.5.2 是當壓控振
 9
在穩定度上，也證明無載 4-電晶體 SRAM
記憶體單元不比無載 6-電晶體 SRAM 為
差。因此本設計採用無載 4-電晶體 SRAM
單元建構 SRAM 記憶體。本設計提出負字
元線電壓(NWL)控制方式，其受控電晶體
漏電流小於負基座偏壓(NB)方式的電晶體
漏電流。同時為了得到最小漏電流，NB 方
式需要一個非常穩定的偏壓，約 0.7 V，而
NWL 方式只要保持低於-0.4 V 即可獲得最
小漏電流。此外，NB 方式還需要 3-井(well)
製程，以隔離電晶體的井電壓，這使得晶
片的面積為滿足設計規則而增加。同時，
在 NWL 情形下，P 閂鎖 N 存取(P-latch 
N-access, PLNA) 無 載 CMOS4- 電 晶 體
SRAM 單元比 N 閂鎖 P 存取(N-latch P- 
access, NLPA)無載 CMOS4-電晶體 SRAM
單元可節省較多的電。因此本設計採用
PLNA SRAM 單元建構本計畫之內嵌式記
憶體。如圖 3.6.1 所示。 
 
圖3.6.1  PLNA無載CMOS4-TSRAM單元 
 
3.6.2 降低功率消耗的一些做法 
本計畫以分割記憶體區塊實作 4K 位元記
憶體雛型，系統架構如圖 3.6.2 所示。 
 
圖 3.6.2  4K 位元記憶體雛型系統架構 
 
採用脈衝方式操作縮短記憶體的存取時間
也可有效的節省功率。本設計內建一個脈
衝產生器，以閘控記憶庫選擇信號、預放
電致能信號(PD)以及感應放大器致能信號
(SAEN)進入 SRAM 位元切片(bit slice)，避
免電流消耗。  
 
3.6.3 模擬結果 
圖 3.6.3 所示為以 TimeMill 模擬最差情形
佈局後模擬(75℃，SS model，VDD = 1.6 
V，Dout 負載為 15pF)結果。在圖中，位址
閂鎖及資料存取在時脈的正緣執行，
WR_RE 為讀/寫控制線，邏輯 1 為寫入操
作，邏輯 0 為讀出操作。我們將 0 和 1 分
別寫入二個相鄰的記憶體單元，然後再自
這些單元讀出資料。 
 
圖 3.6.3  最差情形佈局後模擬結果 
 
3.6.4 預計規格列表 
Clock 250 MHz 
Access time 3.38 ns 
VDD 1.8 V 
Avg. power 23.38 mW 
Normal mode 
Max. power 130.27 mW 
Clock 100 MHz 
VDD 1.8 V 
Avg. power 11.91 mW BIST mode 
Max. power 95.83 mW 
Standby mode Avg. power 0.29 mW 
表 2.6.1  內嵌式低功率記憶體操作規格 
 
3.6.5 量測結果 
使用 CIC 的 IMS100 測試機台進行測試驗
證的工作。首先編輯測試向量，透過測試
向量產生器饋送適當的控制訊號，用來量
測記憶體的各項功能是否可以正常工作，
包括一般操作模式以及內建自我測試模
式。圖 3.6.4 為量測讀/寫操作模式設定。當
資料輸出提取延遲時間設定為 3.80 ns 時，
本設計仍能正常工作，表示其最高操作頻
率為 263 MHz。圖 3.6.5 為讀/寫操作的量
測結果。圖中，我們將 0，1，0，1，1，0，
1，0，連續的 0以及連續的 1寫入 4列及 4
行，16 個相鄰記憶體單元中，再從此 16
