{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.36345",
   "Default View_TopLeft":"1747,1352",
   "ExpandedHierarchyInLayout":"/timing_module",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port gp_out -pg 1 -lvl 5 -x 3400 -y 840 -defaultsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 5 -x 3400 -y 420 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 5 -x 3400 -y 80 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 5 -x 3400 -y 480 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 5 -x 3400 -y 510 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -20 -y 160 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -20 -y 220 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 5 -x 3400 -y 1440 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 5 -x 3400 -y 1470 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -20 -y 1520 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -20 -y 1550 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -20 -y 1580 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -20 -y 1610 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -20 -y 1640 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -20 -y 1670 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 5 -x 3400 -y 1500 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 5 -x 3400 -y 1530 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 5 -x 3400 -y 1560 -defaultsOSRD
preplace port ts_sync_v -pg 1 -lvl 5 -x 3400 -y 1620 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 5 -x 3400 -y 600 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 5 -x 3400 -y 630 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -20 -y 250 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -20 -y 280 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 5 -x 3400 -y 660 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 5 -x 3400 -y 690 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 5 -x 3400 -y 780 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 5 -x 3400 -y 810 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 5 -x 3400 -y 1050 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 5 -x 3400 -y 1080 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 5 -x 3400 -y 1170 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 5 -x 3400 -y 1200 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 5 -x 3400 -y 1230 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 5 -x 3400 -y 1260 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 5 -x 3400 -y 1350 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 5 -x 3400 -y 1380 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -20 -y 340 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -20 -y 310 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -20 -y 1050 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -20 -y 1080 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -20 -y 1110 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -20 -y 1140 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -20 -y 1270 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -20 -y 1300 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -20 -y 1370 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -20 -y 1400 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -20 -y 1430 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -20 -y 1460 -defaultsOSRD
preplace port clk_40 -pg 1 -lvl 5 -x 3400 -y 1410 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 5 -x 3400 -y 340 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 5 -x 3400 -y 540 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 5 -x 3400 -y 570 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 5 -x 3400 -y 1590 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 5 -x 3400 -y 1650 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 5 -x 3400 -y 1680 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 5 -x 3400 -y 750 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 5 -x 3400 -y 720 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 5 -x 3400 -y 1140 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 5 -x 3400 -y 1110 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 5 -x 3400 -y 1320 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 5 -x 3400 -y 1290 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 5 -x 3400 -y 160 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -20 -y 190 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 5 -x 3400 -y 250 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 1 -x 510 -y 440 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 3 -x 1710 -y 1210 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 3 -x 1710 -y 720 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 1020 -y 1340 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 2 -x 1020 -y 430 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 4 -x 3073 -y 1800 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 3 -x 1710 -y 1578 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 4 -x 3073 -y 650 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 4 -x 3073 -y 880 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 4 -x 3073 -y 1150 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 4 -x 3073 -y 1430 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 4 -x 3073 -y 1600 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 4 -x 3073 -y 440 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 4 -x 3073 -y 80 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 4 -x 3073 -y 250 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 2 -x 2050 -y 1658 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 2 -x 2050 -y 1558 -defaultsOSRD
preplace inst timing_module|util_vector_logic_0 -pg 1 -lvl 1 -x 1770 -y 1548 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_0 -pg 1 -lvl 3 -x 2300 -y 1698 -defaultsOSRD
preplace inst timing_module|clk_wiz_1 -pg 1 -lvl 2 -x 2050 -y 1868 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 5 60 340 690 330 1340 330 2730 350 3240
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 0 3 50 310 NJ 310 1310
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 4 680 320 1350 320 2740 160 N
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 700 340 1360J
preplace netloc xlconstant_0_dout 1 2 2 N 1340 2610
preplace netloc coldata_i2c_0_scl_p 1 4 1 3250 540n
preplace netloc coldata_i2c_0_scl_n 1 4 1 3270 570n
preplace netloc coldata_i2c_0_sda_out_p 1 4 1 3230 480n
preplace netloc coldata_i2c_0_sda_out_n 1 4 1 3240 510n
preplace netloc sda_in_p_0_1 1 0 4 60J 240 NJ 240 NJ 240 2570
preplace netloc sda_in_n_0_1 1 0 4 NJ 220 NJ 220 NJ 220 2580
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 4 1 3340 1440n
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 4 1 3350 1470n
preplace netloc rec_d_clk_0_1 1 0 3 50J 1570 NJ 1570 1360J
preplace netloc rec_d_0_1 1 0 3 30J 1590 NJ 1590 1350J
preplace netloc rec_clk_locked_0_1 1 0 3 10J 1610 NJ 1610 1340J
preplace netloc sfp_los_0_1 1 0 3 0J 1630 NJ 1630 1330J
preplace netloc cdr_los_0_1 1 0 3 30J 1650 NJ 1650 1320J
preplace netloc cdr_lol_0_1 1 0 3 NJ 1670 NJ 1670 1310J
preplace netloc pdts_endpoint_0_clk 1 3 2 2800 1270 3260
preplace netloc pdts_endpoint_0_rst 1 3 2 2790 1300 3230
preplace netloc pdts_endpoint_0_rdy 1 3 2 2780 1290 3240
preplace netloc pdts_endpoint_0_sync 1 3 2 2600 1960 3360
preplace netloc pdts_endpoint_0_sync_v 1 3 2 2580 1950 3370
preplace netloc pdts_endpoint_0_tstamp 1 3 2 2570 1970 3380
preplace netloc pdts_endpoint_0_evtctr 1 3 2 2590 1280 3250
preplace netloc coldata_i2c_dual_sda_out_p_1 1 4 1 3280 600n
preplace netloc coldata_i2c_dual_sda_out_n_1 1 4 1 3290 630n
preplace netloc sda_in_p_1_1 1 0 4 40J 300 NJ 300 NJ 300 2780J
preplace netloc sda_in_n_1_1 1 0 4 0J 230 NJ 230 NJ 230 2790J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 4 1 3310 660n
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 4 1 3320 690n
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 4 1 3350 780n
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 4 1 3360 810n
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 4 1 3250 1050n
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 4 1 3320 1080n
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 4 1 3310 1170n
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 4 1 N 1200
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 4 1 3270 1230n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 4 1 3280 1260n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 4 1 3310 1350n
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 4 1 3320 1380n
preplace netloc coldata_i2c_dual3_scl_p_0 1 4 1 3290 1290n
preplace netloc coldata_i2c_dual3_scl_n_0 1 4 1 3300 1320n
preplace netloc coldata_i2c_dual2_scl_p_0 1 4 1 3350 1110n
preplace netloc coldata_i2c_dual2_scl_n_0 1 4 1 3380 1140n
preplace netloc coldata_i2c_dual1_scl_n_0 1 4 1 3340 750n
preplace netloc coldata_i2c_dual1_scl_p_0 1 4 1 3330 720n
preplace netloc sda_in_p_0_0_1 1 0 4 10J 260 NJ 260 NJ 260 2710J
preplace netloc sda_in_n_0_0_1 1 0 4 20J 280 NJ 280 NJ 280 2590J
preplace netloc sda_in_p_1_0_1 1 0 4 30J 290 NJ 290 NJ 290 2760J
preplace netloc sda_in_n_1_0_1 1 0 4 30J 1100 NJ 1100 NJ 1100 2690J
preplace netloc sda_in_p_0_1_1 1 0 4 30J 1120 NJ 1120 NJ 1120 NJ
preplace netloc sda_in_n_0_1_1 1 0 4 30J 1130 NJ 1130 NJ 1130 2660J
preplace netloc sda_in_p_1_1_1 1 0 4 10J 1280 690J 1410 1320J 1408 2570J
preplace netloc sda_in_n_1_1_1 1 0 4 NJ 1300 710J 1280 1320J 1290 2770J
preplace netloc sda_in_p_0_2_1 1 0 4 20J 1400 NJ 1400 1310J 1398 2620J
preplace netloc sda_in_n_0_2_1 1 0 4 0J 1420 NJ 1420 1330J 1418 2620J
preplace netloc sda_in_p_1_2_1 1 0 4 60J 1270 NJ 1270 1310J 1310 2630J
preplace netloc sda_in_n_1_2_1 1 0 4 40J 1260 NJ 1260 1330J 1300 2640J
preplace netloc clk_wiz_0_clk_out1 1 4 1 3330 1410n
preplace netloc axi_iic_0_iic2intc_irpt 1 1 4 710 270 NJ 270 2800J 360 3230
preplace netloc reg_ro_0_1 1 0 4 50J 250 NJ 250 NJ 250 2590J
preplace netloc reg_bank_64_0_reg_rw 1 2 3 1370 340 N 340 3230
preplace netloc S00_AXI1_2 1 3 1 2700 750n
preplace netloc axi_iic_0_IIC 1 4 1 N 420
preplace netloc ps8_0_axi_periph_M12_AXI 1 3 1 2610 220n
preplace netloc ps8_0_axi_periph_M04_AXI 1 3 1 2650 600n
preplace netloc S00_AXI1_1 1 3 1 2750 710n
preplace netloc ps8_0_axi_periph_M02_AXI 1 2 2 1380 1110 2570
preplace netloc S00_AXI1_3 1 3 1 2650 790n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 2 1 1320 400n
preplace netloc ps8_0_axi_periph_M03_AXI 1 3 1 2670 650n
preplace netloc ps8_0_axi_periph_M01_AXI 1 3 1 2620 580n
preplace netloc S00_AXI_2 1 3 1 2720 730n
preplace netloc axi_gpio_0_GPIO 1 3 2 2710J 1020 3380
preplace netloc axi_gpio_1_GPIO 1 4 1 N 80
preplace netloc ps8_0_axi_periph_M13_AXI 1 3 1 2600 60n
preplace netloc S00_AXI_3 1 3 1 2680 770n
preplace netloc S00_AXI_1 1 3 1 2770 690n
preplace netloc ps8_0_axi_periph_M11_AXI 1 3 1 2630 420n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 2 NJ 1818 1930
preplace netloc timing_module|xlslice_0_Dout 1 2 1 NJ 1658
preplace netloc timing_module|xlslice_1_Dout 1 2 1 2160J 1558n
preplace netloc timing_module|util_vector_logic_0_Res 1 1 2 1940 1498 2170J
preplace netloc timing_module|zynq_ultra_ps_e_0_pl_clk0 1 0 3 NJ 1488 NJ 1488 2180
preplace netloc timing_module|rst_ps8_0_99M_peripheral_aresetn 1 0 1 NJ 1548
preplace netloc timing_module|rec_d_clk_0_1 1 0 3 NJ 1698 1920 1718 2160J
preplace netloc timing_module|rec_d_0_1 1 0 3 NJ 1718 1910J 1728 2180
preplace netloc timing_module|rec_clk_locked_0_1 1 0 3 NJ 1738 NJ 1738 N
preplace netloc timing_module|sfp_los_0_1 1 0 3 NJ 1758 NJ 1758 N
preplace netloc timing_module|cdr_los_0_1 1 0 3 NJ 1778 NJ 1778 N
preplace netloc timing_module|cdr_lol_0_1 1 0 3 NJ 1798 NJ 1798 N
preplace netloc timing_module|pdts_endpoint_0_clk 1 3 1 N 1658
preplace netloc timing_module|pdts_endpoint_0_rst 1 3 1 N 1678
preplace netloc timing_module|pdts_endpoint_0_rdy 1 3 1 N 1698
preplace netloc timing_module|pdts_endpoint_0_sync 1 3 1 N 1718
preplace netloc timing_module|pdts_endpoint_0_sync_v 1 3 1 N 1738
preplace netloc timing_module|pdts_endpoint_0_tstamp 1 3 1 N 1758
preplace netloc timing_module|pdts_endpoint_0_evtctr 1 3 1 N 1778
preplace netloc timing_module|clk_wiz_1_clk_out1 1 2 1 2170 1678n
levelinfo -pg 1 -20 510 1020 1710 3073 3400
levelinfo -hier timing_module * 1770 2050 2300 *
pagesize -pg 1 -db -bbox -sgen -180 -100 3600 2360
pagesize -hier timing_module -db -bbox -sgen 1600 1468 2450 1938
"
}
{
   "da_axi4_cnt":"10",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"1",
   "da_clkrst_cnt":"7",
   "da_zynq_ultra_ps_e_cnt":"1"
}
