### **6.1 整數運算單元 (ALU) 設計**

在中央處理器（CPU）的設計中，**整數運算單元（Arithmetic Logic Unit, ALU）** 是負責所有算術與邏輯運算的核心組件。ALU 的主要功能包括基本的數學運算（如加法、減法、乘法、除法）以及邏輯運算（如與、或、非、異或）。在 RISC-V 處理器架構中，ALU 通常執行以下幾種操作：

- **加法**（ADD）
- **減法**（SUB）
- **邏輯運算**（AND, OR, XOR, NOT）
- **比較運算**（如等於、不等於、大於等）

ALU 的設計要能夠在單一的時鐘週期內執行這些運算，並將結果傳遞給寄存器或內存，作為後續指令執行的基礎。

#### **Verilog 程式碼：ALU 設計**

```verilog
module ALU (
    input [31:0] A,            // 輸入 A 寄存器
    input [31:0] B,            // 輸入 B 寄存器
    input [3:0] ALU_op,        // ALU 操作碼，決定運算類型
    output reg [31:0] result,  // ALU 計算結果
    output reg zero            // Zero 標誌：當結果為 0 時設為 1
);

    // 定義 ALU 操作碼
    parameter ADD  = 4'b0000;  // 加法
    parameter SUB  = 4'b0001;  // 減法
    parameter AND  = 4'b0010;  // 邏輯與
    parameter OR   = 4'b0011;  // 邏輯或
    parameter XOR  = 4'b0100;  // 邏輯異或
    parameter SLT  = 4'b0101;  // 小於比較

    always @ (A, B, ALU_op) begin
        case(ALU_op)
            ADD:   result = A + B;         // 加法
            SUB:   result = A - B;         // 減法
            AND:   result = A & B;         // 邏輯與
            OR:    result = A | B;         // 邏輯或
            XOR:   result = A ^ B;         // 邏輯異或
            SLT:   result = (A < B) ? 1 : 0; // 小於比較，若 A < B 則結果為 1，否則為 0
            default: result = 0;           // 預設情況下，結果為 0
        endcase
        
        // Zero 標誌：若結果為 0，則設置 zero 為 1，否則為 0
        zero = (result == 0) ? 1 : 0;
    end

endmodule
```

#### **設計說明**

1. **ALU 的輸入與輸出**：
   - `A` 和 `B` 是 ALU 的兩個 32 位輸入，分別對應到兩個寄存器或立即數。這些值將作為算術運算或邏輯運算的操作數。
   - `ALU_op` 是一個 4 位的輸入信號，根據這個操作碼，ALU 決定執行哪種運算。這個信號可能來自處理器的控制單元。
   - `result` 是 ALU 的計算結果，這是處理器執行完算術或邏輯操作後輸出的值。
   - `zero` 是 ALU 的一個標誌位，當 `result` 為零時，`zero` 設置為 1，否則為 0。這常用於分支指令來判斷是否需要跳轉。

2. **ALU 操作的類型**：
   - 本設計支持 **加法（ADD）**、**減法（SUB）**、**邏輯與（AND）**、**邏輯或（OR）**、**邏輯異或（XOR）** 和 **小於比較（SLT）** 操作。這些操作可以根據 `ALU_op` 的值進行選擇。
   - `SLL`（邏輯左移）、`SRL`（邏輯右移）等位移操作可以根據需要進一步添加。

3. **Zero 標誌**：
   - 在執行算術運算時，當結果為零時，`zero` 信號會被設置為 1，否則為 0。這對於分支指令（如 `BEQ` 或 `BNE`）非常重要。當結果為零時，可以用來決定是否跳轉。

4. **運算過程**：
   - 在每個時鐘週期，`ALU_op` 的值決定要執行的運算類型。根據 `ALU_op` 的不同值，ALU 使用 `case` 語句來選擇相應的算術或邏輯操作。
   - 每個運算的結果都會被存儲在 `result` 中。

---

### **測試 ALU 模組**

我們可以使用簡單的測試平台來驗證這個 ALU 模組是否按照預期工作：

```verilog
module ALU_tb;
    reg [31:0] A, B;
    reg [3:0] ALU_op;
    wire [31:0] result;
    wire zero;

    // 實例化 ALU 模組
    ALU alu_inst (
        .A(A),
        .B(B),
        .ALU_op(ALU_op),
        .result(result),
        .zero(zero)
    );

    initial begin
        // 初始化測試向量
        A = 32'hA5A5A5A5;  // A 寄存器的值
        B = 32'h5A5A5A5A;  // B 寄存器的值

        // 測試加法
        ALU_op = 4'b0000; // ADD
        #10;
        $display("ADD: result = %h, zero = %b", result, zero);

        // 測試減法
        ALU_op = 4'b0001; // SUB
        #10;
        $display("SUB: result = %h, zero = %b", result, zero);

        // 測試邏輯與
        ALU_op = 4'b0010; // AND
        #10;
        $display("AND: result = %h, zero = %b", result, zero);

        // 測試邏輯或
        ALU_op = 4'b0011; // OR
        #10;
        $display("OR: result = %h, zero = %b", result, zero);

        // 測試邏輯異或
        ALU_op = 4'b0100; // XOR
        #10;
        $display("XOR: result = %h, zero = %b", result, zero);

        // 測試小於比較
        ALU_op = 4'b0101; // SLT
        #10;
        $display("SLT: result = %h, zero = %b", result, zero);
        
        $finish;
    end
endmodule
```

---

### **設計解釋與總結**

1. **設計解釋**：
   - 上述 Verilog 模組設計了一個簡單的整數運算單元（ALU），它能執行加法、減法、邏輯運算（與、或、異或）以及小於比較。這些操作基於控制信號 `ALU_op` 的不同值來選擇運算方式。
   - 使用了 `case` 語句來根據不同的操作碼選擇對應的運算，並且結果保存在 `result` 中，同時設置 `zero` 標誌，用於後續的控制流判斷。

2. **總結**：
   - ALU 是處理器設計中的核心部件，負責基本的數據處理。該模組設計簡單，易於擴展，可以進一步加入其他算術或邏輯操作（如乘法、除法、位移等）。
   - 測試平台能夠驗證 ALU 是否能正確處理不同的指令類型，並確認其輸出結果和零標誌的正確性。