Analysis & Synthesis report for MyCircuit
Fri May 24 05:52:10 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. Logic Cells Representing Combinational Loops
 10. Registers Removed During Synthesis
 11. Removed Registers Triggering Further Register Optimizations
 12. General Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Parameter Settings for User Entity Instance: Top-level Entity: |MyCircuit
 15. Parameter Settings for User Entity Instance: reg:PC
 16. Parameter Settings for User Entity Instance: reg_IF_ID:IFIDREG
 17. Parameter Settings for User Entity Instance: reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0
 18. Parameter Settings for User Entity Instance: signExtender:SignExtend
 19. Parameter Settings for User Entity Instance: signExtender:SignExtend|SignExtenderNo1:U0
 20. Parameter Settings for User Entity Instance: JRSelector:JR
 21. Parameter Settings for User Entity Instance: JRSelector:JR|MPlexerNo11:U0
 22. Parameter Settings for User Entity Instance: regFile:RegisterFile
 23. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg0:U1
 24. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg0:U1|ReseterNo1:U0
 25. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U2
 26. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U3
 27. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U4
 28. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U5
 29. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U6
 30. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U7
 31. Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U8
 32. Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U9
 33. Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U9|MPlexer8To1:U0
 34. Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U10
 35. Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U10|MPlexer8To1:U0
 36. Parameter Settings for User Entity Instance: reg_ID_EX:IDEXREG
 37. Parameter Settings for User Entity Instance: reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0
 38. Parameter Settings for User Entity Instance: selector:Selector1
 39. Parameter Settings for User Entity Instance: selector:Selector1|MPlexerNo10:U0
 40. Parameter Settings for User Entity Instance: selector:Selector2
 41. Parameter Settings for User Entity Instance: selector:Selector2|MPlexerNo10:U0
 42. Parameter Settings for User Entity Instance: ALU:ALU16
 43. Parameter Settings for User Entity Instance: ALU:ALU16|ComparerNo1:U18
 44. Parameter Settings for User Entity Instance: ALU:ALU16|MPlexerNo8:U19
 45. Parameter Settings for User Entity Instance: reg_EX_MEM:EXMEMREG
 46. Parameter Settings for User Entity Instance: reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0
 47. Parameter Settings for User Entity Instance: reg_MEM_WB:MEMWBREG
 48. Parameter Settings for User Entity Instance: reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0
 49. Port Connectivity Checks: "ALU:ALU16|ALU2:U1|ALUcontrol:A0"
 50. Port Connectivity Checks: "reg_ID_EX:IDEXREG"
 51. Port Connectivity Checks: "reg_IF_ID:IFIDREG"
 52. Elapsed Time Per Partition
 53. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri May 24 05:52:10 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; MyCircuit                                  ;
; Top-level Entity Name              ; MyCircuit                                  ;
; Family                             ; Cyclone II                                 ;
; Total logic elements               ; 707                                        ;
;     Total combinational functions  ; 669                                        ;
;     Dedicated logic registers      ; 77                                         ;
; Total registers                    ; 77                                         ;
; Total pins                         ; 293                                        ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0                                          ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 0                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; MyCircuit          ; MyCircuit          ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                ;
+----------------------------------+-----------------+-----------------+----------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                         ; Library ;
+----------------------------------+-----------------+-----------------+----------------------------------------------------------------------+---------+
; DFF_16bit.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/DFF_16bit.vhd          ;         ;
; DFF1bit.vhd                      ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/DFF1bit.vhd            ;         ;
; basic_func3.vhd                  ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/basic_func3.vhd        ;         ;
; ALU_16bit.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/ALU_16bit.vhd          ;         ;
; ALU1bit.vhd                      ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/ALU1bit.vhd            ;         ;
; MyCircuit.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/MyCircuit.vhd          ;         ;
; ALU_Control.vhd                  ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/ALU_Control.vhd        ;         ;
; REG0_16bit.vhd                   ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG0_16bit.vhd         ;         ;
; MUX_8To1.vhd                     ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/MUX_8To1.vhd           ;         ;
; DEC_3To8.vhd                     ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/DEC_3To8.vhd           ;         ;
; Sign_Extender.vhd                ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/Sign_Extender.vhd      ;         ;
; UNC_Branch.vhd                   ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/UNC_Branch.vhd         ;         ;
; REG_MEMWB.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG_MEMWB.vhd          ;         ;
; REG_IFID.vhd                     ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG_IFID.vhd           ;         ;
; REG_FILE.vhd                     ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG_FILE.vhd           ;         ;
; UNIT_Traps.vhd                   ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/UNIT_Traps.vhd         ;         ;
; ALU_ControlCircuit.vhd           ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/ALU_ControlCircuit.vhd ;         ;
; UNIT_Forwarding.vhd              ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/UNIT_Forwarding.vhd    ;         ;
; UNIT_Hazards.vhd                 ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/UNIT_Hazards.vhd       ;         ;
; MUX_ALUin.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/MUX_ALUin.vhd          ;         ;
; MUX_JRopt.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/MUX_JRopt.vhd          ;         ;
; REG_IDEX.vhd                     ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG_IDEX.vhd           ;         ;
; REG_EXMEM.vhd                    ; yes             ; User VHDL File  ; F:/COURSES/Architecture/ergasia3/ProjPt1c_ALL/REG_EXMEM.vhd          ;         ;
+----------------------------------+-----------------+-----------------+----------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 707   ;
;                                             ;       ;
; Total combinational functions               ; 669   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 444   ;
;     -- 3 input functions                    ; 204   ;
;     -- <=2 input functions                  ; 21    ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 655   ;
;     -- arithmetic mode                      ; 14    ;
;                                             ;       ;
; Total registers                             ; 77    ;
;     -- Dedicated logic registers            ; 77    ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 293   ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; clock ;
; Maximum fan-out                             ; 104   ;
; Total fan-out                               ; 2807  ;
; Average fan-out                             ; 2.70  ;
+---------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                     ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------+--------------+
; Compilation Hierarchy Node     ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                         ; Library Name ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------+--------------+
; |MyCircuit                     ; 669 (0)           ; 77 (0)       ; 0           ; 0            ; 0       ; 0         ; 293  ; 0            ; |MyCircuit                                                  ;              ;
;    |ALU:ALU16|                 ; 120 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16                                        ;              ;
;       |ALU1:U0|                ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0                                ;              ;
;          |ALUcontrol:A0|       ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|ALUcontrol:A0                  ;              ;
;             |MPlexerNo3:A0|    ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo3:A0    ;              ;
;             |MPlexerNo4:A1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo4:A1    ;              ;
;             |MPlexerNo5:A2|    ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo5:A2    ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|AdderNo1:U4                    ;              ;
;          |MPlexerNo9:U1|       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU1:U0|MPlexerNo9:U1                  ;              ;
;       |ALU2:U10|               ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10                               ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10|AdderNo1:U4                   ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10|MPlexerNo1:U0                 ;              ;
;          |MPlexerNo2:U6|       ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10|MPlexerNo2:U6                 ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10|MPlexerNo9:U1                 ;              ;
;          |MYXOR2:U5|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U10|MYXOR2:U5                     ;              ;
;       |ALU2:U11|               ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U11                               ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U11|AdderNo1:U4                   ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U11|MPlexerNo1:U0                 ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U11|MPlexerNo9:U1                 ;              ;
;          |MYOR2:U3|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U11|MYOR2:U3                      ;              ;
;       |ALU2:U12|               ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12                               ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12|AdderNo1:U4                   ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12|MPlexerNo1:U0                 ;              ;
;          |MPlexerNo2:U6|       ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12|MPlexerNo2:U6                 ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12|MPlexerNo9:U1                 ;              ;
;          |MYXOR2:U5|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U12|MYXOR2:U5                     ;              ;
;       |ALU2:U13|               ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U13                               ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U13|AdderNo1:U4                   ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U13|MPlexerNo9:U1                 ;              ;
;       |ALU2:U14|               ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U14                               ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U14|MPlexerNo1:U0                 ;              ;
;          |MPlexerNo2:U6|       ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U14|MPlexerNo2:U6                 ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U14|MPlexerNo9:U1                 ;              ;
;          |MYXOR2:U5|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U14|MYXOR2:U5                     ;              ;
;       |ALU2:U15|               ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U15                               ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U15|MPlexerNo1:U0                 ;              ;
;          |MPlexerNo2:U6|       ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U15|MPlexerNo2:U6                 ;              ;
;       |ALU2:U1|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U1                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U1|AdderNo1:U4                    ;              ;
;          |MPlexerNo9:U1|       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U1|MPlexerNo9:U1                  ;              ;
;       |ALU2:U2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U2                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U2|AdderNo1:U4                    ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U2|MPlexerNo9:U1                  ;              ;
;       |ALU2:U3|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U3                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U3|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U3|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U3|MPlexerNo9:U1                  ;              ;
;          |MYOR2:U3|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U3|MYOR2:U3                       ;              ;
;       |ALU2:U4|                ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo2:U6|       ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4|MPlexerNo2:U6                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4|MPlexerNo9:U1                  ;              ;
;          |MYXOR2:U5|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U4|MYXOR2:U5                      ;              ;
;       |ALU2:U5|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U5                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U5|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U5|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U5|MPlexerNo9:U1                  ;              ;
;          |MYOR2:U3|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U5|MYOR2:U3                       ;              ;
;       |ALU2:U6|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U6                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U6|AdderNo1:U4                    ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U6|MPlexerNo9:U1                  ;              ;
;       |ALU2:U7|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U7                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U7|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U7|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U7|MPlexerNo9:U1                  ;              ;
;          |MYOR2:U3|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U7|MYOR2:U3                       ;              ;
;       |ALU2:U8|                ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo2:U6|       ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8|MPlexerNo2:U6                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8|MPlexerNo9:U1                  ;              ;
;          |MYXOR2:U5|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U8|MYXOR2:U5                      ;              ;
;       |ALU2:U9|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U9                                ;              ;
;          |AdderNo1:U4|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U9|AdderNo1:U4                    ;              ;
;          |MPlexerNo1:U0|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U9|MPlexerNo1:U0                  ;              ;
;          |MPlexerNo9:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U9|MPlexerNo9:U1                  ;              ;
;          |MYOR2:U3|            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|ALU2:U9|MYOR2:U3                       ;              ;
;       |MPlexerNo7:U17|         ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|MPlexerNo7:U17                         ;              ;
;       |MPlexerNo8:U19|         ; 43 (43)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|ALU:ALU16|MPlexerNo8:U19                         ;              ;
;    |forwarder:ForwardUnit|     ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|forwarder:ForwardUnit                            ;              ;
;       |ForwarderNo1:U0|        ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|forwarder:ForwardUnit|ForwarderNo1:U0            ;              ;
;    |reg:PC|                    ; 49 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC                                           ;              ;
;       |DFF1:U0|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U0                                   ;              ;
;          |MYAND2:U8|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U0|MYAND2:U8                         ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U0|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U0|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U0|MYNAND2:U6                        ;              ;
;       |DFF1:U10|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U10                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U10|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U10|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U10|MYNAND2:U6                       ;              ;
;       |DFF1:U11|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U11                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U11|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U11|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U11|MYNAND2:U6                       ;              ;
;       |DFF1:U12|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U12                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U12|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U12|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U12|MYNAND2:U6                       ;              ;
;       |DFF1:U13|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U13                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U13|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U13|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U13|MYNAND2:U6                       ;              ;
;       |DFF1:U14|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U14                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U14|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U14|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U14|MYNAND2:U6                       ;              ;
;       |DFF1:U15|               ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U15                                  ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U15|MYNAND2:U1                       ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U15|MYNAND2:U5                       ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U15|MYNAND2:U6                       ;              ;
;       |DFF1:U1|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U1                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U1|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U1|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U1|MYNAND2:U6                        ;              ;
;       |DFF1:U2|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U2                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U2|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U2|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U2|MYNAND2:U6                        ;              ;
;       |DFF1:U3|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U3                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U3|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U3|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U3|MYNAND2:U6                        ;              ;
;       |DFF1:U4|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U4                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U4|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U4|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U4|MYNAND2:U6                        ;              ;
;       |DFF1:U5|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U5                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U5|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U5|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U5|MYNAND2:U6                        ;              ;
;       |DFF1:U6|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U6                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U6|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U6|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U6|MYNAND2:U6                        ;              ;
;       |DFF1:U7|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U7                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U7|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U7|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U7|MYNAND2:U6                        ;              ;
;       |DFF1:U8|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U8                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U8|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U8|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U8|MYNAND2:U6                        ;              ;
;       |DFF1:U9|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U9                                   ;              ;
;          |MYNAND2:U1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U9|MYNAND2:U1                        ;              ;
;          |MYNAND2:U5|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U9|MYNAND2:U5                        ;              ;
;          |MYNAND2:U6|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg:PC|DFF1:U9|MYNAND2:U6                        ;              ;
;    |regFile:RegisterFile|      ; 423 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile                             ;              ;
;       |decode3to8:U0|          ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|decode3to8:U0               ;              ;
;          |DCoder3To8:U0|       ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|decode3to8:U0|DCoder3To8:U0 ;              ;
;       |mux8:U10|               ; 80 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|mux8:U10                    ;              ;
;          |MPlexer8To1:U0|      ; 80 (80)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|mux8:U10|MPlexer8To1:U0     ;              ;
;       |reg:U2|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U3|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U4|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U5|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U6|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U7|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U6   ;              ;
;       |reg:U8|                 ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8                      ;              ;
;          |DFF1:U0|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U0              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U6   ;              ;
;          |DFF1:U10|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U10             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U6  ;              ;
;          |DFF1:U11|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U11             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U6  ;              ;
;          |DFF1:U12|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U12             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U6  ;              ;
;          |DFF1:U13|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U13             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U6  ;              ;
;          |DFF1:U14|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U14             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U6  ;              ;
;          |DFF1:U15|            ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U15             ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1  ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5  ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U6  ;              ;
;          |DFF1:U1|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U1              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U6   ;              ;
;          |DFF1:U2|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U2              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U6   ;              ;
;          |DFF1:U3|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U3              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U6   ;              ;
;          |DFF1:U4|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U4              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U6   ;              ;
;          |DFF1:U5|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U5              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U6   ;              ;
;          |DFF1:U6|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U6              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U6   ;              ;
;          |DFF1:U7|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U7              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U6   ;              ;
;          |DFF1:U8|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U8              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U6   ;              ;
;          |DFF1:U9|             ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U9              ;              ;
;             |MYNAND2:U1|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U1   ;              ;
;             |MYNAND2:U5|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U5   ;              ;
;             |MYNAND2:U6|       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U6   ;              ;
;    |reg_EX_MEM:EXMEMREG|       ; 0 (0)             ; 35 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_EX_MEM:EXMEMREG                              ;              ;
;       |PipelineRegisterNo3:U0| ; 0 (0)             ; 35 (35)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0       ;              ;
;    |reg_ID_EX:IDEXREG|         ; 2 (0)             ; 23 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_ID_EX:IDEXREG                                ;              ;
;       |PipelineRegisterNo2:U0| ; 2 (2)             ; 23 (23)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0         ;              ;
;    |reg_IF_ID:IFIDREG|         ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_IF_ID:IFIDREG                                ;              ;
;       |PipelineRegisterNo1:U0| ; 41 (41)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0         ;              ;
;    |reg_MEM_WB:MEMWBREG|       ; 0 (0)             ; 19 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_MEM_WB:MEMWBREG                              ;              ;
;       |PipelineRegisterNo4:U0| ; 0 (0)             ; 19 (19)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0       ;              ;
;    |selector:Selector2|        ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|selector:Selector2                               ;              ;
;       |MPlexerNo10:U0|         ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|selector:Selector2|MPlexerNo10:U0                ;              ;
;    |trapUnit:Trap|             ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|trapUnit:Trap                                    ;              ;
;       |DummiesTrapper:U0|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |MyCircuit|trapUnit:Trap|DummiesTrapper:U0                  ;              ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                    ;
+---------------------------------------------------------+---------------------+------------------------+
; Latch Name                                              ; Latch Enable Signal ; Free of Timing Hazards ;
+---------------------------------------------------------+---------------------+------------------------+
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[1]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[2]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]      ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[9]  ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[11] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[10] ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[0]  ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[1]  ; clock               ; yes                    ;
; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[2]  ; clock               ; yes                    ;
; Number of user-specified and inferred latches = 26      ;                     ;                        ;
+---------------------------------------------------------+---------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+-----------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                    ;
+-----------------------------------------------------------+-----+
; Logic Cell Name                                           ;     ;
+-----------------------------------------------------------+-----+
; regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U6|compOut~0 ;     ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U6|compOut~0  ;     ;
; regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U6|compOut~0  ;     ;
; Number of logic cells representing combinational loops    ; 384 ;
+-----------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                              ;
+--------------------------------------------------------------------+----------------------------------------------------------------------------+
; Register name                                                      ; Reason for Removal                                                         ;
+--------------------------------------------------------------------+----------------------------------------------------------------------------+
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[0]       ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[0] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|ALUFunc_IDEX[0]           ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[0] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[1]       ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|ALUFunc_IDEX[1]           ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[2]       ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|ALUFunc_IDEX[2]           ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[3]       ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[3] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[4]       ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[4] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|immediate16_IDEX[5..15]   ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[5] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1AD_IDEX[0]              ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[6] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1AD_IDEX[1]              ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[7] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1AD_IDEX[2]              ; Merged with reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[8] ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isR_IDEX                  ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isMFPC_IDEX               ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isSW_IDEX                 ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isReadDigit_IDEX          ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isBranch_IDEX             ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isLW_IDEX                 ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[3..8]  ; Lost fanout                                                                ;
; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|WriteEnable_EXMEM       ; Stuck at GND due to stuck port data_in                                     ;
; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|ReadDigit_EXMEM         ; Stuck at GND due to stuck port data_in                                     ;
; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|isLW_EXMEM              ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isWriteDigit_IDEX         ; Stuck at GND due to stuck port data_in                                     ;
; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|WriteDigit_EXMEM        ; Stuck at GND due to stuck port data_in                                     ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[0..15]         ; Lost fanout                                                                ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[9..11] ; Lost fanout                                                                ;
; Total Number of Removed Registers = 58                             ;                                                                            ;
+--------------------------------------------------------------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                              ;
+------------------------------------------------------------+---------------------------+-----------------------------------------------------------------+
; Register name                                              ; Reason for Removal        ; Registers Removed due to This Register                          ;
+------------------------------------------------------------+---------------------------+-----------------------------------------------------------------+
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isMFPC_IDEX       ; Stuck at GND              ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[6], ;
;                                                            ; due to stuck port data_in ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[7], ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[8], ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[0],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[1],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[5],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[6],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[7],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[12],        ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[13]         ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isR_IDEX          ; Stuck at GND              ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[5], ;
;                                                            ; due to stuck port data_in ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[4], ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[3], ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[2],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[3],         ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[10],        ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[11],        ;
;                                                            ;                           ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[15]         ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isSW_IDEX         ; Stuck at GND              ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|WriteEnable_EXMEM    ;
;                                                            ; due to stuck port data_in ;                                                                 ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isReadDigit_IDEX  ; Stuck at GND              ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|ReadDigit_EXMEM      ;
;                                                            ; due to stuck port data_in ;                                                                 ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isLW_IDEX         ; Stuck at GND              ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|isLW_EXMEM           ;
;                                                            ; due to stuck port data_in ;                                                                 ;
; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isWriteDigit_IDEX ; Stuck at GND              ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|WriteDigit_EXMEM     ;
;                                                            ; due to stuck port data_in ;                                                                 ;
+------------------------------------------------------------+---------------------------+-----------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 77    ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; Yes        ; |MyCircuit|reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]  ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; Yes        ; |MyCircuit|reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R1Reg_IDEX[15] ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |MyCircuit|Result_MEMWB[0]                                         ;
; 3:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |MyCircuit|JRSelector:JR|MPlexerNo11:U0|Mux5                       ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |MyCircuit|JRSelector:JR|MPlexerNo11:U0|Mux11                      ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; No         ; |MyCircuit|ALUInput1[6]                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |MyCircuit ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; n              ; 16    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Parameter Settings for User Entity Instance: reg:PC ;
+----------------+-------+----------------------------+
; Parameter Name ; Value ; Type                       ;
+----------------+-------+----------------------------+
; n              ; 16    ; Signed Integer             ;
+----------------+-------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_IF_ID:IFIDREG ;
+----------------+-------+---------------------------------------+
; Parameter Name ; Value ; Type                                  ;
+----------------+-------+---------------------------------------+
; n              ; 16    ; Signed Integer                        ;
+----------------+-------+---------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0 ;
+----------------+-------+--------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                         ;
+----------------+-------+--------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                               ;
+----------------+-------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: signExtender:SignExtend ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; n              ; 16    ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: signExtender:SignExtend|SignExtenderNo1:U0 ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------+
; Parameter Settings for User Entity Instance: JRSelector:JR ;
+----------------+-------+-----------------------------------+
; Parameter Name ; Value ; Type                              ;
+----------------+-------+-----------------------------------+
; n              ; 16    ; Signed Integer                    ;
+----------------+-------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: JRSelector:JR|MPlexerNo11:U0 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; n              ; 16    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile ;
+----------------+-------+------------------------------------------+
; Parameter Name ; Value ; Type                                     ;
+----------------+-------+------------------------------------------+
; n              ; 16    ; Signed Integer                           ;
+----------------+-------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg0:U1 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; n              ; 16    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg0:U1|ReseterNo1:U0 ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U2 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U3 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U4 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U5 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U6 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U7 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|reg:U8 ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 16    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U9 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; n              ; 16    ; Signed Integer                                   ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U9|MPlexer8To1:U0 ;
+----------------+-------+-----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                            ;
+----------------+-------+-----------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                  ;
+----------------+-------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U10 ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; n              ; 16    ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: regFile:RegisterFile|mux8:U10|MPlexer8To1:U0 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_ID_EX:IDEXREG ;
+----------------+-------+---------------------------------------+
; Parameter Name ; Value ; Type                                  ;
+----------------+-------+---------------------------------------+
; n              ; 16    ; Signed Integer                        ;
+----------------+-------+---------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0 ;
+----------------+-------+--------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                         ;
+----------------+-------+--------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                               ;
+----------------+-------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: selector:Selector1 ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; n              ; 16    ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: selector:Selector1|MPlexerNo10:U0 ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 16    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: selector:Selector2 ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; n              ; 16    ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: selector:Selector2|MPlexerNo10:U0 ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 16    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALU:ALU16 ;
+----------------+-------+-------------------------------+
; Parameter Name ; Value ; Type                          ;
+----------------+-------+-------------------------------+
; n              ; 16    ; Signed Integer                ;
+----------------+-------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALU:ALU16|ComparerNo1:U18 ;
+----------------+-------+-----------------------------------------------+
; Parameter Name ; Value ; Type                                          ;
+----------------+-------+-----------------------------------------------+
; n              ; 16    ; Signed Integer                                ;
+----------------+-------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALU:ALU16|MPlexerNo8:U19 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; n              ; 16    ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_EX_MEM:EXMEMREG ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; n              ; 16    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0 ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_MEM_WB:MEMWBREG ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; n              ; 16    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0 ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 16    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALU:ALU16|ALU2:U1|ALUcontrol:A0"                                                       ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; carryin ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_ID_EX:IDEXREG"                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; wasjumpout_idex ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; isjump_idex     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; isjr_idex       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "reg_IF_ID:IFIDREG"  ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; if_flush     ; Input ; Info     ; Stuck at GND ;
; if_id_enable ; Input ; Info     ; Stuck at VCC ;
+--------------+-------+----------+--------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri May 24 05:52:04 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off MyCircuit -c MyCircuit
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 3 design units, including 1 entities, in source file dff_16bit.vhd
    Info (12022): Found design unit 1: DFF_16bit
    Info (12022): Found design unit 2: reg-StructuralArchUnit
    Info (12023): Found entity 1: reg
Info (12021): Found 3 design units, including 1 entities, in source file dff1bit.vhd
    Info (12022): Found design unit 1: DFF1bit
    Info (12022): Found design unit 2: DFF1-StructuralArchUnit
    Info (12023): Found entity 1: DFF1
Info (12021): Found 63 design units, including 31 entities, in source file basic_func3.vhd
    Info (12022): Found design unit 1: basic_func3
    Info (12022): Found design unit 2: MPlexerNo1-FunctUnitLogic
    Info (12022): Found design unit 3: MPlexerNo2-FunctUnitLogic2
    Info (12022): Found design unit 4: MPlexerNo3-FunctUnitLogic3
    Info (12022): Found design unit 5: MPlexerNo4-FunctUnitLogic4
    Info (12022): Found design unit 6: MPlexerNo5-FunctUnitLogic5
    Info (12022): Found design unit 7: MPlexerNo6-FunctUnitLogic6
    Info (12022): Found design unit 8: MPlexerNo7-FunctUnitLogic7
    Info (12022): Found design unit 9: MPlexerNo8-FunctUnitLogic8
    Info (12022): Found design unit 10: MPlexerNo9-FunctUnitLogic9
    Info (12022): Found design unit 11: MPlexerNo10-FunctUnitLogic10
    Info (12022): Found design unit 12: MPlexerNo11-FunctUnitLogic11
    Info (12022): Found design unit 13: MPlexer8To1-FunctUnitLogicMux8To1
    Info (12022): Found design unit 14: DCoder3To8-FunctUnitLogicDec3To8
    Info (12022): Found design unit 15: ControlCircuit-FunctUnitLogicCPanel
    Info (12022): Found design unit 16: HazzardDetector-FunctUnitLogicHaz
    Info (12022): Found design unit 17: DummiesTrapper-FunctUnitLogicTrap
    Info (12022): Found design unit 18: ForwarderNo1-FunctUnitLogicFwd
    Info (12022): Found design unit 19: AdderNo1-FunctUnitLogicAdd
    Info (12022): Found design unit 20: ComparerNo1-FunctUnitLogicComp
    Info (12022): Found design unit 21: ReseterNo1-FunctUnitLogicRes
    Info (12022): Found design unit 22: SignExtenderNo1-FunctUnitLogicExt
    Info (12022): Found design unit 23: UnconditionalBranchTargetFinder-FunctUnitLogicBUnc
    Info (12022): Found design unit 24: PipelineRegisterNo1-FunctUnitLogicPR1
    Info (12022): Found design unit 25: PipelineRegisterNo2-FunctUnitLogicPR2
    Info (12022): Found design unit 26: PipelineRegisterNo3-FunctUnitLogicPR3
    Info (12022): Found design unit 27: PipelineRegisterNo4-FunctUnitLogicPR4
    Info (12022): Found design unit 28: MYAND2-FunctUnitLogicAnd2
    Info (12022): Found design unit 29: MYOR2-FunctUnitLogicOr2
    Info (12022): Found design unit 30: MYXOR2-FunctUnitLogicXor2
    Info (12022): Found design unit 31: MYNAND2-FunctUnitLogicNand2
    Info (12022): Found design unit 32: MYNOT1-FunctUnitLogicNot1
    Info (12023): Found entity 1: MPlexerNo1
    Info (12023): Found entity 2: MPlexerNo2
    Info (12023): Found entity 3: MPlexerNo3
    Info (12023): Found entity 4: MPlexerNo4
    Info (12023): Found entity 5: MPlexerNo5
    Info (12023): Found entity 6: MPlexerNo6
    Info (12023): Found entity 7: MPlexerNo7
    Info (12023): Found entity 8: MPlexerNo8
    Info (12023): Found entity 9: MPlexerNo9
    Info (12023): Found entity 10: MPlexerNo10
    Info (12023): Found entity 11: MPlexerNo11
    Info (12023): Found entity 12: MPlexer8To1
    Info (12023): Found entity 13: DCoder3To8
    Info (12023): Found entity 14: ControlCircuit
    Info (12023): Found entity 15: HazzardDetector
    Info (12023): Found entity 16: DummiesTrapper
    Info (12023): Found entity 17: ForwarderNo1
    Info (12023): Found entity 18: AdderNo1
    Info (12023): Found entity 19: ComparerNo1
    Info (12023): Found entity 20: ReseterNo1
    Info (12023): Found entity 21: SignExtenderNo1
    Info (12023): Found entity 22: UnconditionalBranchTargetFinder
    Info (12023): Found entity 23: PipelineRegisterNo1
    Info (12023): Found entity 24: PipelineRegisterNo2
    Info (12023): Found entity 25: PipelineRegisterNo3
    Info (12023): Found entity 26: PipelineRegisterNo4
    Info (12023): Found entity 27: MYAND2
    Info (12023): Found entity 28: MYOR2
    Info (12023): Found entity 29: MYXOR2
    Info (12023): Found entity 30: MYNAND2
    Info (12023): Found entity 31: MYNOT1
Info (12021): Found 3 design units, including 1 entities, in source file alu_16bit.vhd
    Info (12022): Found design unit 1: ALU_16bit
    Info (12022): Found design unit 2: ALU-StructuralArchUnit
    Info (12023): Found entity 1: ALU
Info (12021): Found 5 design units, including 2 entities, in source file alu1bit.vhd
    Info (12022): Found design unit 1: ALU1bit
    Info (12022): Found design unit 2: ALU1-StructuralArchUnit
    Info (12022): Found design unit 3: ALU2-StructuralArchUnit2
    Info (12023): Found entity 1: ALU1
    Info (12023): Found entity 2: ALU2
Info (12021): Found 2 design units, including 1 entities, in source file mycircuit.vhd
    Info (12022): Found design unit 1: MyCircuit-StructuralArchUnit
    Info (12023): Found entity 1: MyCircuit
Info (12021): Found 3 design units, including 1 entities, in source file alu_control.vhd
    Info (12022): Found design unit 1: ALU_Control
    Info (12022): Found design unit 2: ALUcontrol-StructuralArchUnit
    Info (12023): Found entity 1: ALUcontrol
Warning (12019): Can't analyze file -- file REG0.vhd is missing
Warning (12019): Can't analyze file -- file waveforms/REG0_16bit.vhd is missing
Info (12021): Found 3 design units, including 1 entities, in source file reg0_16bit.vhd
    Info (12022): Found design unit 1: REG0_16bit
    Info (12022): Found design unit 2: reg0-StructuralArchUnit
    Info (12023): Found entity 1: reg0
Info (12021): Found 3 design units, including 1 entities, in source file mux_8to1.vhd
    Info (12022): Found design unit 1: MUX_8To1
    Info (12022): Found design unit 2: mux8-StructuralArchUnit
    Info (12023): Found entity 1: mux8
Info (12021): Found 3 design units, including 1 entities, in source file dec_3to8.vhd
    Info (12022): Found design unit 1: DEC_3To8
    Info (12022): Found design unit 2: decode3to8-StructuralArchUnit
    Info (12023): Found entity 1: decode3to8
Info (12021): Found 3 design units, including 1 entities, in source file sign_extender.vhd
    Info (12022): Found design unit 1: Sign_Extender
    Info (12022): Found design unit 2: signExtender-StructuralArchUnit
    Info (12023): Found entity 1: signExtender
Warning (12019): Can't analyze file -- file temporary/UNC_Branch.vhd is missing
Info (12021): Found 3 design units, including 1 entities, in source file unc_branch.vhd
    Info (12022): Found design unit 1: UNC_Branch
    Info (12022): Found design unit 2: jumpAD-StructuralArchUnit
    Info (12023): Found entity 1: jumpAD
Info (12021): Found 3 design units, including 1 entities, in source file reg_memwb.vhd
    Info (12022): Found design unit 1: REG_MEMWB
    Info (12022): Found design unit 2: reg_MEM_WB-StructuralArchUnit
    Info (12023): Found entity 1: reg_MEM_WB
Info (12021): Found 3 design units, including 1 entities, in source file reg_ifid.vhd
    Info (12022): Found design unit 1: REG_IFID
    Info (12022): Found design unit 2: reg_IF_ID-StructuralArchUnit
    Info (12023): Found entity 1: reg_IF_ID
Info (12021): Found 3 design units, including 1 entities, in source file reg_file.vhd
    Info (12022): Found design unit 1: REG_FILE
    Info (12022): Found design unit 2: regFile-StructuralArchUnit
    Info (12023): Found entity 1: regFile
Warning (12019): Can't analyze file -- file Forwarder.vhd is missing
Warning (12019): Can't analyze file -- file Selector.vhd is missing
Warning (12019): Can't analyze file -- file Control.vhd is missing
Warning (12019): Can't analyze file -- file HazardUnit.vhd is missing
Warning (12019): Can't analyze file -- file TrapUnit.vhd is missing
Info (12021): Found 3 design units, including 1 entities, in source file unit_traps.vhd
    Info (12022): Found design unit 1: UNIT_Traps
    Info (12022): Found design unit 2: trapUnit-StructuralArchUnit
    Info (12023): Found entity 1: trapUnit
Info (12021): Found 3 design units, including 1 entities, in source file alu_controlcircuit.vhd
    Info (12022): Found design unit 1: ALU_ControlCircuit
    Info (12022): Found design unit 2: control-StructuralArchUnit
    Info (12023): Found entity 1: control
Info (12021): Found 3 design units, including 1 entities, in source file unit_forwarding.vhd
    Info (12022): Found design unit 1: UNIT_Forwarding
    Info (12022): Found design unit 2: forwarder-StructuralArchUnit
    Info (12023): Found entity 1: forwarder
Info (12021): Found 3 design units, including 1 entities, in source file unit_hazards.vhd
    Info (12022): Found design unit 1: UNIT_Hazards
    Info (12022): Found design unit 2: hazardUnit-StructuralArchUnit
    Info (12023): Found entity 1: hazardUnit
Info (12021): Found 3 design units, including 1 entities, in source file mux_aluin.vhd
    Info (12022): Found design unit 1: MUX_ALUin
    Info (12022): Found design unit 2: selector-StructuralArchUnit
    Info (12023): Found entity 1: selector
Info (12021): Found 3 design units, including 1 entities, in source file mux_jropt.vhd
    Info (12022): Found design unit 1: MUX_JRopt
    Info (12022): Found design unit 2: JRSelector-StructuralArchUnit
    Info (12023): Found entity 1: JRSelector
Info (12021): Found 3 design units, including 1 entities, in source file reg_idex.vhd
    Info (12022): Found design unit 1: REG_IDEX
    Info (12022): Found design unit 2: reg_ID_EX-StructuralArchUnit
    Info (12023): Found entity 1: reg_ID_EX
Info (12021): Found 3 design units, including 1 entities, in source file reg_exmem.vhd
    Info (12022): Found design unit 1: REG_EXMEM
    Info (12022): Found design unit 2: reg_EX_MEM-StructuralArchUnit
    Info (12023): Found entity 1: reg_EX_MEM
Info (12127): Elaborating entity "MyCircuit" for the top level hierarchy
Warning (10541): VHDL Signal Declaration warning at MyCircuit.vhd(222): used implicit default value for signal "wasJump" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(225): used explicit default value for signal "IF_Flush" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(226): used explicit default value for signal "IF_Enable" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(228): used explicit default value for signal "opcode" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(229): used explicit default value for signal "RD" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(230): used explicit default value for signal "R1AD" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(231): used explicit default value for signal "RT" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(232): used explicit default value for signal "func" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(233): used explicit default value for signal "immediate" because signal was never assigned a value
Warning (10540): VHDL Signal Declaration warning at MyCircuit.vhd(234): used explicit default value for signal "jumpShortAddr" because signal was never assigned a value
Warning (10036): Verilog HDL or VHDL warning at MyCircuit.vhd(245): object "wasJumpOut_IDEX" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at MyCircuit.vhd(245): object "isJump_IDEX" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at MyCircuit.vhd(245): object "isJR_IDEX" assigned a value but never read
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(270): signal "RT" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(272): signal "RD" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(274): signal "RD" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(296): signal "S1Output" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(298): signal "outIFID_PC" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(301): signal "immediate16_IDEX" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(303): signal "S2Output" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(316): signal "fromData" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(318): signal "keyData" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at MyCircuit.vhd(320): signal "Result_EXMEM" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info (12128): Elaborating entity "reg" for hierarchy "reg:PC"
Info (12128): Elaborating entity "DFF1" for hierarchy "reg:PC|DFF1:U0"
Info (12128): Elaborating entity "MYNAND2" for hierarchy "reg:PC|DFF1:U0|MYNAND2:U0"
Info (12128): Elaborating entity "MYAND2" for hierarchy "reg:PC|DFF1:U0|MYAND2:U2"
Info (12128): Elaborating entity "MYNOT1" for hierarchy "reg:PC|DFF1:U0|MYNOT1:U4"
Info (12128): Elaborating entity "reg_IF_ID" for hierarchy "reg_IF_ID:IFIDREG"
Info (12128): Elaborating entity "PipelineRegisterNo1" for hierarchy "reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0"
Warning (10492): VHDL Process Statement warning at basic_func3.vhd(718): signal "IF_ID_Enable" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at basic_func3.vhd(719): signal "PCin" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at basic_func3.vhd(720): signal "command" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at basic_func3.vhd(721): signal "IF_Flush" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(716): inferring latch(es) for signal or variable "PCout", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(716): inferring latch(es) for signal or variable "commandout", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "commandout[0]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[1]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[2]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[3]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[4]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[5]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[6]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[7]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[8]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[9]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[10]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[11]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[12]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[13]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[14]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "commandout[15]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[0]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[1]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[2]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[3]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[4]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[5]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[6]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[7]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[8]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[9]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[10]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[11]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[12]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[13]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[14]" at basic_func3.vhd(716)
Info (10041): Inferred latch for "PCout[15]" at basic_func3.vhd(716)
Info (12128): Elaborating entity "signExtender" for hierarchy "signExtender:SignExtend"
Info (12128): Elaborating entity "SignExtenderNo1" for hierarchy "signExtender:SignExtend|SignExtenderNo1:U0"
Info (12128): Elaborating entity "JRSelector" for hierarchy "JRSelector:JR"
Info (12128): Elaborating entity "MPlexerNo11" for hierarchy "JRSelector:JR|MPlexerNo11:U0"
Info (12128): Elaborating entity "hazardUnit" for hierarchy "hazardUnit:Hazard"
Info (12128): Elaborating entity "HazzardDetector" for hierarchy "hazardUnit:Hazard|HazzardDetector:U0"
Info (12128): Elaborating entity "trapUnit" for hierarchy "trapUnit:Trap"
Info (12128): Elaborating entity "DummiesTrapper" for hierarchy "trapUnit:Trap|DummiesTrapper:U0"
Info (12128): Elaborating entity "control" for hierarchy "control:Controler"
Info (12128): Elaborating entity "ControlCircuit" for hierarchy "control:Controler|ControlCircuit:U0"
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outRType", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outLdWord", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outStWord", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outMPFC", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outBranch", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outReadDig", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outWriteDig", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outJReg", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at basic_func3.vhd(451): inferring latch(es) for signal or variable "outJType", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "outJType" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outJReg" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outWriteDig" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outReadDig" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outBranch" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outMPFC" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outStWord" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outLdWord" at basic_func3.vhd(451)
Info (10041): Inferred latch for "outRType" at basic_func3.vhd(451)
Info (12128): Elaborating entity "regFile" for hierarchy "regFile:RegisterFile"
Info (12128): Elaborating entity "decode3to8" for hierarchy "regFile:RegisterFile|decode3to8:U0"
Info (12128): Elaborating entity "DCoder3To8" for hierarchy "regFile:RegisterFile|decode3to8:U0|DCoder3To8:U0"
Info (12128): Elaborating entity "reg0" for hierarchy "regFile:RegisterFile|reg0:U1"
Info (12128): Elaborating entity "ReseterNo1" for hierarchy "regFile:RegisterFile|reg0:U1|ReseterNo1:U0"
Info (12128): Elaborating entity "mux8" for hierarchy "regFile:RegisterFile|mux8:U9"
Info (12128): Elaborating entity "MPlexer8To1" for hierarchy "regFile:RegisterFile|mux8:U9|MPlexer8To1:U0"
Info (12128): Elaborating entity "reg_ID_EX" for hierarchy "reg_ID_EX:IDEXREG"
Info (12128): Elaborating entity "PipelineRegisterNo2" for hierarchy "reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0"
Info (12128): Elaborating entity "selector" for hierarchy "selector:Selector1"
Info (12128): Elaborating entity "MPlexerNo10" for hierarchy "selector:Selector1|MPlexerNo10:U0"
Info (12128): Elaborating entity "forwarder" for hierarchy "forwarder:ForwardUnit"
Info (12128): Elaborating entity "ForwarderNo1" for hierarchy "forwarder:ForwardUnit|ForwarderNo1:U0"
Info (12128): Elaborating entity "ALU" for hierarchy "ALU:ALU16"
Info (12128): Elaborating entity "ALU1" for hierarchy "ALU:ALU16|ALU1:U0"
Info (12128): Elaborating entity "ALUcontrol" for hierarchy "ALU:ALU16|ALU1:U0|ALUcontrol:A0"
Info (12128): Elaborating entity "MPlexerNo3" for hierarchy "ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo3:A0"
Info (12128): Elaborating entity "MPlexerNo4" for hierarchy "ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo4:A1"
Info (12128): Elaborating entity "MPlexerNo5" for hierarchy "ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo5:A2"
Info (12128): Elaborating entity "MPlexerNo6" for hierarchy "ALU:ALU16|ALU1:U0|ALUcontrol:A0|MPlexerNo6:A3"
Info (12128): Elaborating entity "MPlexerNo1" for hierarchy "ALU:ALU16|ALU1:U0|MPlexerNo1:U0"
Info (12128): Elaborating entity "MPlexerNo9" for hierarchy "ALU:ALU16|ALU1:U0|MPlexerNo9:U1"
Info (12128): Elaborating entity "MYOR2" for hierarchy "ALU:ALU16|ALU1:U0|MYOR2:U3"
Info (12128): Elaborating entity "AdderNo1" for hierarchy "ALU:ALU16|ALU1:U0|AdderNo1:U4"
Info (12128): Elaborating entity "MYXOR2" for hierarchy "ALU:ALU16|ALU1:U0|MYXOR2:U5"
Info (12128): Elaborating entity "MPlexerNo2" for hierarchy "ALU:ALU16|ALU1:U0|MPlexerNo2:U6"
Info (12128): Elaborating entity "ALU2" for hierarchy "ALU:ALU16|ALU2:U1"
Warning (10036): Verilog HDL or VHDL warning at ALU1bit.vhd(153): object "internal" assigned a value but never read
Info (12128): Elaborating entity "MPlexerNo7" for hierarchy "ALU:ALU16|MPlexerNo7:U17"
Info (12128): Elaborating entity "ComparerNo1" for hierarchy "ALU:ALU16|ComparerNo1:U18"
Info (12128): Elaborating entity "MPlexerNo8" for hierarchy "ALU:ALU16|MPlexerNo8:U19"
Info (12128): Elaborating entity "reg_EX_MEM" for hierarchy "reg_EX_MEM:EXMEMREG"
Info (12128): Elaborating entity "PipelineRegisterNo3" for hierarchy "reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0"
Info (12128): Elaborating entity "reg_MEM_WB" for hierarchy "reg_MEM_WB:MEMWBREG"
Info (12128): Elaborating entity "PipelineRegisterNo4" for hierarchy "reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0"
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "regOUT[0]" is stuck at GND
    Warning (13410): Pin "regOUT[1]" is stuck at GND
    Warning (13410): Pin "regOUT[2]" is stuck at GND
    Warning (13410): Pin "regOUT[3]" is stuck at GND
    Warning (13410): Pin "regOUT[4]" is stuck at GND
    Warning (13410): Pin "regOUT[5]" is stuck at GND
    Warning (13410): Pin "regOUT[6]" is stuck at GND
    Warning (13410): Pin "regOUT[7]" is stuck at GND
    Warning (13410): Pin "regOUT[8]" is stuck at GND
    Warning (13410): Pin "regOUT[9]" is stuck at GND
    Warning (13410): Pin "regOUT[10]" is stuck at GND
    Warning (13410): Pin "regOUT[11]" is stuck at GND
    Warning (13410): Pin "regOUT[12]" is stuck at GND
    Warning (13410): Pin "regOUT[13]" is stuck at GND
    Warning (13410): Pin "regOUT[14]" is stuck at GND
    Warning (13410): Pin "regOUT[15]" is stuck at GND
    Warning (13410): Pin "DataWriteFlag" is stuck at GND
    Warning (13410): Pin "keyEnable" is stuck at GND
    Warning (13410): Pin "printEnable" is stuck at GND
Info (17049): 25 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 38 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "keyData[0]"
    Warning (15610): No output dependent on input pin "fromData[0]"
    Warning (15610): No output dependent on input pin "keyData[1]"
    Warning (15610): No output dependent on input pin "fromData[1]"
    Warning (15610): No output dependent on input pin "keyData[2]"
    Warning (15610): No output dependent on input pin "fromData[2]"
    Warning (15610): No output dependent on input pin "keyData[3]"
    Warning (15610): No output dependent on input pin "fromData[3]"
    Warning (15610): No output dependent on input pin "keyData[4]"
    Warning (15610): No output dependent on input pin "fromData[4]"
    Warning (15610): No output dependent on input pin "keyData[5]"
    Warning (15610): No output dependent on input pin "fromData[5]"
    Warning (15610): No output dependent on input pin "keyData[6]"
    Warning (15610): No output dependent on input pin "fromData[6]"
    Warning (15610): No output dependent on input pin "keyData[7]"
    Warning (15610): No output dependent on input pin "fromData[7]"
    Warning (15610): No output dependent on input pin "keyData[8]"
    Warning (15610): No output dependent on input pin "fromData[8]"
    Warning (15610): No output dependent on input pin "keyData[9]"
    Warning (15610): No output dependent on input pin "fromData[9]"
    Warning (15610): No output dependent on input pin "keyData[10]"
    Warning (15610): No output dependent on input pin "fromData[10]"
    Warning (15610): No output dependent on input pin "keyData[11]"
    Warning (15610): No output dependent on input pin "fromData[11]"
    Warning (15610): No output dependent on input pin "keyData[12]"
    Warning (15610): No output dependent on input pin "fromData[12]"
    Warning (15610): No output dependent on input pin "keyData[13]"
    Warning (15610): No output dependent on input pin "fromData[13]"
    Warning (15610): No output dependent on input pin "keyData[14]"
    Warning (15610): No output dependent on input pin "fromData[14]"
    Warning (15610): No output dependent on input pin "keyData[15]"
    Warning (15610): No output dependent on input pin "fromData[15]"
    Warning (15610): No output dependent on input pin "instr[5]"
    Warning (15610): No output dependent on input pin "instr[3]"
    Warning (15610): No output dependent on input pin "instr[4]"
    Warning (15610): No output dependent on input pin "instr[8]"
    Warning (15610): No output dependent on input pin "instr[6]"
    Warning (15610): No output dependent on input pin "instr[7]"
Info (21057): Implemented 1007 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 50 input pins
    Info (21059): Implemented 243 output pins
    Info (21061): Implemented 714 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 107 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Fri May 24 05:52:10 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


