\begin{table*}[t]
  \centering
  \caption{CMOSスケーリングにおけるプロセス構造の進化（Process Evolution of CMOS Scaling）}
  \label{tab:process_evolution}
  \scriptsize
  \setlength{\tabcolsep}{4pt}
  \renewcommand{\arraystretch}{1.1}
  \begin{tabular}{ccccccc}
    \toprule
    ノード & 構造 & 電源電圧[V] & $T_\mathrm{ox}$[nm] & Min L[nm] & 主な特徴 & 技術課題 \\
    Node & Structure & $V_\mathrm{DD}$[V] & $T_\mathrm{ox}$[nm] & Min L[nm] & Key Features & Challenges \\
    \midrule
    90\,nm & プレーナMOS & 1.2 & $\sim$2.0 & $\sim$65 & NiSi導入、Strained-Si、LDD最適化 & リーク電流、寄生容量、リソグラフィ限界 \\
           & Planar MOS &     &              &           & NiSi, strained-Si, optimized LDD & Leakage, parasitics, lithography \\[2pt]
    45\,nm & プレーナMOS & 1.0 & $\sim$1.3 & $\sim$35 & HKMG導入準備、ULK試験導入 & ゲート制御限界、ばらつき拡大 \\
           & Planar MOS &     &             &          & HKMG prep, ULK intro & Gate control limit, variability \\[2pt]
    22\,nm & FinFET初代 & 0.85 & $\sim$0.9 & $\sim$20 & Tri-Gate構造採用、3Dチャネル化 & Finばらつき、設計難度増加 \\
           & 1st Gen FinFET & & & & Tri-Gate, 3D channel & Fin variation, design complexity \\[2pt]
    5\,nm & GAA導入 & 0.6 & $\sim$0.6 & $\sim$8 & Nanosheet構造試験導入 & Routing困難、シート幅制御 \\
           & GAA Pilot & & & & Nanosheet trials & Sheet width control, poor routability \\[2pt]
    2\,nm & CFET試作 & $\lesssim$0.5 & $\sim$0.4 & $\sim$4 & NMOS/PMOS縦積層化 & 熱干渉、配線分離難 \\
           & CFET (R\&D) & & & & Complementary FET stacking & Thermal interference, power routing split \\
    \bottomrule
  \end{tabular}
\end{table*}
