Fitter report for spike_shift_reg
Mon Mar 24 16:29:30 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Mar 24 16:29:30 2025       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; spike_shift_reg                             ;
; Top-level Entity Name           ; spike_shift_reg_board                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 362 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 331                                         ;
; Total pins                      ; 55 / 268 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                                    ; Off                                   ;
; Auto Packed Registers                                              ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; On                                    ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; On                                    ; Auto                                  ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processor 3            ;   0.2%      ;
;     Processor 4            ;   0.2%      ;
;     Processor 5            ;   0.2%      ;
;     Processor 6            ;   0.2%      ;
;     Processor 7            ;   0.2%      ;
;     Processor 8            ;   0.2%      ;
;     Processor 9            ;   0.2%      ;
;     Processor 10           ;   0.2%      ;
;     Processor 11           ;   0.2%      ;
;     Processor 12           ;   0.2%      ;
;     Processor 13           ;   0.2%      ;
;     Processor 14           ;   0.2%      ;
;     Processor 15           ;   0.2%      ;
;     Processor 16           ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                         ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                   ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clock_i~inputCLKENA0   ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; reset_n_i~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1001 ) ; 0.00 % ( 0 / 1001 )        ; 0.00 % ( 0 / 1001 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1001 ) ; 0.00 % ( 0 / 1001 )        ; 0.00 % ( 0 / 1001 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1001 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Simon Dorrer/JKU-Linz/Master/Semester 2/Master-Thesis/FPGA-Design/tbs_core/adaptive_threshold_control/Spike-Buffering/quartus/spike_shift_reg.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 362 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 362                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 364 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 134                ;       ;
;         [b] ALMs used for LUT logic                         ; 198                ;       ;
;         [c] ALMs used for registers                         ; 32                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2 / 56,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 43 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 43                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 558                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 165                ;       ;
;     -- 5 input functions                                    ; 0                  ;       ;
;     -- 4 input functions                                    ; 120                ;       ;
;     -- <=3 input functions                                  ; 273                ;       ;
; Combinational ALUT usage for route-throughs                 ; 2                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 331                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 331 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960        ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 331                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 55 / 268           ; 21 %  ;
;     -- Clock pins                                           ; 3 / 11             ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 686            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 7,024,640      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.2% / 0.2% / 0.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 7.2% / 7.9% / 5.2% ;       ;
; Maximum fan-out                                             ; 407                ;       ;
; Highest non-global fan-out                                  ; 407                ;       ;
; Total fan-out                                               ; 3456               ;       ;
; Average fan-out                                             ; 3.45               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 362 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 362                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 364 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 134                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 198                    ; 0                              ;
;         [c] ALMs used for registers                         ; 32                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )      ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 43 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 43                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 558                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 165                    ; 0                              ;
;     -- 5 input functions                                    ; 0                      ; 0                              ;
;     -- 4 input functions                                    ; 120                    ; 0                              ;
;     -- <=3 input functions                                  ; 273                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2                      ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 331 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )     ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 331                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 55                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 3456                   ; 0                              ;
;     -- Registered Connections                               ; 760                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 24                     ; 0                              ;
;     -- Output Ports                                         ; 31                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock_i         ; M16   ; 5B       ; 89           ; 35           ; 60           ; 331                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[0]  ; M22   ; 5B       ; 89           ; 36           ; 37           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[10] ; T19   ; 5A       ; 89           ; 4            ; 77           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[11] ; U17   ; 4A       ; 72           ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[12] ; R22   ; 5A       ; 89           ; 6            ; 54           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[13] ; T20   ; 5A       ; 89           ; 4            ; 94           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[14] ; T15   ; 5A       ; 89           ; 6            ; 3            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[15] ; U22   ; 4A       ; 70           ; 0            ; 51           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[16] ; V21   ; 4A       ; 70           ; 0            ; 34           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[17] ; U21   ; 4A       ; 72           ; 0            ; 51           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[18] ; U16   ; 4A       ; 72           ; 0            ; 17           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[1]  ; W19   ; 4A       ; 62           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[2]  ; Y21   ; 4A       ; 68           ; 0            ; 51           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[3]  ; AA22  ; 4A       ; 64           ; 0            ; 34           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[4]  ; V18   ; 4A       ; 70           ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[5]  ; V19   ; 4A       ; 70           ; 0            ; 17           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[6]  ; P18   ; 5A       ; 89           ; 9            ; 54           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[7]  ; P16   ; 5A       ; 89           ; 9            ; 3            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[8]  ; T17   ; 5A       ; 89           ; 4            ; 60           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; curr_time_i[9]  ; T18   ; 5A       ; 89           ; 4            ; 43           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; overflow_strb_i ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset_n_i       ; N16   ; 5B       ; 89           ; 35           ; 43           ; 331                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; spike_i         ; W16   ; 4A       ; 64           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; spike_strb_i    ; U20   ; 4A       ; 72           ; 0            ; 34           ; 407                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; spikes_o[0][0]  ; W21   ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[0][1]  ; Y20   ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[10][0] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[10][1] ; W22   ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[11][0] ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[11][1] ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[12][0] ; R21   ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[12][1] ; R17   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[13][0] ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[13][1] ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[14][0] ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[14][1] ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[1][0]  ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[1][1]  ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[2][0]  ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[2][1]  ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[3][0]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[3][1]  ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[4][0]  ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[4][1]  ; R14   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[5][0]  ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[5][1]  ; Y22   ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[6][0]  ; P14   ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[6][1]  ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[7][0]  ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[7][1]  ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[8][0]  ; R15   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[8][1]  ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[9][0]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_o[9][1]  ; T22   ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; spikes_strb_o   ; R16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 35 / 48 ( 73 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; spikes_o[5][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; spikes_o[1][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; spikes_o[1][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; spikes_o[7][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; curr_time_i[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; spikes_o[4][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; spikes_o[9][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; spikes_o[10][0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; spikes_o[3][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; spikes_o[14][1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clock_i                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; curr_time_i[0]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset_n_i                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; spikes_o[11][1]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; spikes_o[6][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; curr_time_i[7]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; spikes_o[13][1]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; curr_time_i[6]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; spikes_o[13][0]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; spikes_o[11][0]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; spikes_o[4][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; spikes_o[8][0]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; spikes_strb_o                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; spikes_o[12][1]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; spikes_o[12][0]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; curr_time_i[12]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; spikes_o[3][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; curr_time_i[14]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; curr_time_i[8]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 213        ; 5A       ; curr_time_i[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; curr_time_i[10]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 214        ; 5A       ; curr_time_i[13]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; spikes_o[9][1]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; spikes_o[2][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; curr_time_i[18]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; curr_time_i[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; spike_strb_i                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; curr_time_i[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; curr_time_i[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; spikes_o[8][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; spikes_o[14][0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; curr_time_i[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; curr_time_i[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 157        ; 4A       ; spikes_o[7][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; curr_time_i[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; spike_i                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; curr_time_i[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; spikes_o[0][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; spikes_o[10][1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; spikes_o[6][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; spikes_o[2][0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; overflow_strb_i                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; spikes_o[0][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; curr_time_i[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; spikes_o[5][1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; spikes_o[0][0]  ; Incomplete set of assignments ;
; spikes_o[0][1]  ; Incomplete set of assignments ;
; spikes_o[1][0]  ; Incomplete set of assignments ;
; spikes_o[1][1]  ; Incomplete set of assignments ;
; spikes_o[2][0]  ; Incomplete set of assignments ;
; spikes_o[2][1]  ; Incomplete set of assignments ;
; spikes_o[3][0]  ; Incomplete set of assignments ;
; spikes_o[3][1]  ; Incomplete set of assignments ;
; spikes_o[4][0]  ; Incomplete set of assignments ;
; spikes_o[4][1]  ; Incomplete set of assignments ;
; spikes_o[5][0]  ; Incomplete set of assignments ;
; spikes_o[5][1]  ; Incomplete set of assignments ;
; spikes_o[6][0]  ; Incomplete set of assignments ;
; spikes_o[6][1]  ; Incomplete set of assignments ;
; spikes_o[7][0]  ; Incomplete set of assignments ;
; spikes_o[7][1]  ; Incomplete set of assignments ;
; spikes_o[8][0]  ; Incomplete set of assignments ;
; spikes_o[8][1]  ; Incomplete set of assignments ;
; spikes_o[9][0]  ; Incomplete set of assignments ;
; spikes_o[9][1]  ; Incomplete set of assignments ;
; spikes_o[10][0] ; Incomplete set of assignments ;
; spikes_o[10][1] ; Incomplete set of assignments ;
; spikes_o[11][0] ; Incomplete set of assignments ;
; spikes_o[11][1] ; Incomplete set of assignments ;
; spikes_o[12][0] ; Incomplete set of assignments ;
; spikes_o[12][1] ; Incomplete set of assignments ;
; spikes_o[13][0] ; Incomplete set of assignments ;
; spikes_o[13][1] ; Incomplete set of assignments ;
; spikes_o[14][0] ; Incomplete set of assignments ;
; spikes_o[14][1] ; Incomplete set of assignments ;
; spikes_strb_o   ; Incomplete set of assignments ;
; clock_i         ; Incomplete set of assignments ;
; spike_i         ; Incomplete set of assignments ;
; reset_n_i       ; Incomplete set of assignments ;
; spike_strb_i    ; Incomplete set of assignments ;
; curr_time_i[18] ; Incomplete set of assignments ;
; curr_time_i[17] ; Incomplete set of assignments ;
; curr_time_i[16] ; Incomplete set of assignments ;
; curr_time_i[15] ; Incomplete set of assignments ;
; curr_time_i[14] ; Incomplete set of assignments ;
; curr_time_i[13] ; Incomplete set of assignments ;
; curr_time_i[12] ; Incomplete set of assignments ;
; curr_time_i[11] ; Incomplete set of assignments ;
; curr_time_i[7]  ; Incomplete set of assignments ;
; curr_time_i[6]  ; Incomplete set of assignments ;
; curr_time_i[5]  ; Incomplete set of assignments ;
; curr_time_i[4]  ; Incomplete set of assignments ;
; curr_time_i[1]  ; Incomplete set of assignments ;
; curr_time_i[0]  ; Incomplete set of assignments ;
; curr_time_i[3]  ; Incomplete set of assignments ;
; curr_time_i[2]  ; Incomplete set of assignments ;
; curr_time_i[10] ; Incomplete set of assignments ;
; curr_time_i[9]  ; Incomplete set of assignments ;
; curr_time_i[8]  ; Incomplete set of assignments ;
; overflow_strb_i ; Incomplete set of assignments ;
; spikes_o[0][0]  ; Missing location assignment   ;
; spikes_o[0][1]  ; Missing location assignment   ;
; spikes_o[1][0]  ; Missing location assignment   ;
; spikes_o[1][1]  ; Missing location assignment   ;
; spikes_o[2][0]  ; Missing location assignment   ;
; spikes_o[2][1]  ; Missing location assignment   ;
; spikes_o[3][0]  ; Missing location assignment   ;
; spikes_o[3][1]  ; Missing location assignment   ;
; spikes_o[4][0]  ; Missing location assignment   ;
; spikes_o[4][1]  ; Missing location assignment   ;
; spikes_o[5][0]  ; Missing location assignment   ;
; spikes_o[5][1]  ; Missing location assignment   ;
; spikes_o[6][0]  ; Missing location assignment   ;
; spikes_o[6][1]  ; Missing location assignment   ;
; spikes_o[7][0]  ; Missing location assignment   ;
; spikes_o[7][1]  ; Missing location assignment   ;
; spikes_o[8][0]  ; Missing location assignment   ;
; spikes_o[8][1]  ; Missing location assignment   ;
; spikes_o[9][0]  ; Missing location assignment   ;
; spikes_o[9][1]  ; Missing location assignment   ;
; spikes_o[10][0] ; Missing location assignment   ;
; spikes_o[10][1] ; Missing location assignment   ;
; spikes_o[11][0] ; Missing location assignment   ;
; spikes_o[11][1] ; Missing location assignment   ;
; spikes_o[12][0] ; Missing location assignment   ;
; spikes_o[12][1] ; Missing location assignment   ;
; spikes_o[13][0] ; Missing location assignment   ;
; spikes_o[13][1] ; Missing location assignment   ;
; spikes_o[14][0] ; Missing location assignment   ;
; spikes_o[14][1] ; Missing location assignment   ;
; spikes_strb_o   ; Missing location assignment   ;
; clock_i         ; Missing location assignment   ;
; spike_i         ; Missing location assignment   ;
; reset_n_i       ; Missing location assignment   ;
; spike_strb_i    ; Missing location assignment   ;
; curr_time_i[18] ; Missing location assignment   ;
; curr_time_i[17] ; Missing location assignment   ;
; curr_time_i[16] ; Missing location assignment   ;
; curr_time_i[15] ; Missing location assignment   ;
; curr_time_i[14] ; Missing location assignment   ;
; curr_time_i[13] ; Missing location assignment   ;
; curr_time_i[12] ; Missing location assignment   ;
; curr_time_i[11] ; Missing location assignment   ;
; curr_time_i[7]  ; Missing location assignment   ;
; curr_time_i[6]  ; Missing location assignment   ;
; curr_time_i[5]  ; Missing location assignment   ;
; curr_time_i[4]  ; Missing location assignment   ;
; curr_time_i[1]  ; Missing location assignment   ;
; curr_time_i[0]  ; Missing location assignment   ;
; curr_time_i[3]  ; Missing location assignment   ;
; curr_time_i[2]  ; Missing location assignment   ;
; curr_time_i[10] ; Missing location assignment   ;
; curr_time_i[9]  ; Missing location assignment   ;
; curr_time_i[8]  ; Missing location assignment   ;
; overflow_strb_i ; Missing location assignment   ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                      ; Entity Name           ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+-----------------------+--------------+
; |spike_shift_reg_board                 ; 361.5 (0.8)          ; 363.5 (0.8)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 558 (2)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 55   ; 0            ; |spike_shift_reg_board                                   ; spike_shift_reg_board ; work         ;
;    |spike_shift_reg:spike_shift_reg_0| ; 360.7 (360.7)        ; 362.8 (362.8)                    ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 556 (556)           ; 331 (331)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |spike_shift_reg_board|spike_shift_reg:spike_shift_reg_0 ; spike_shift_reg       ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; spikes_o[0][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[0][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[1][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[1][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[2][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[2][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[3][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[3][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[4][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[4][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[5][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[5][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[6][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[6][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[7][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[7][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[8][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[8][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[9][0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[9][1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[10][0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[10][1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[11][0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[11][1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[12][0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[12][1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[13][0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[13][1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[14][0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_o[14][1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spikes_strb_o   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock_i         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; spike_i         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_n_i       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; spike_strb_i    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; curr_time_i[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; overflow_strb_i ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; clock_i                                                              ;                   ;         ;
; spike_i                                                              ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]                ; 1                 ; 0       ;
;      - spike_i~_wirecell                                             ; 1                 ; 0       ;
; reset_n_i                                                            ;                   ;         ;
; spike_strb_i                                                         ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|spikes_strb                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][1]                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][1]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][1]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][1]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][1]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][0]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|overflow_marker[0]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~0              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~2              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~3              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~4              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~6              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~8              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~9              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~10             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~12             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~14             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~15             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~16             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~18             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~20             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~21             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~22             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~24             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~26             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~27             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~28             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~30             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~32             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~33             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~34             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~36             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~38             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~39             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~40             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~42             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~44             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~45             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~46             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~48             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~50             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~51             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~52             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~54             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][6]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][5]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][4]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][1]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][0]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][3]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][2]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~56             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~57             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~58             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~60            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][7]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][6]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][5]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][4]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][1]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][0]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][3]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][2]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][8]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~62            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~63            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~64            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~66            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][7]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][6]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][5]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][4]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][1]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][0]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][3]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][2]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][8]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~68            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~69            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~70            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~72            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][7]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][6]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][5]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][4]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][1]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][0]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][3]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][2]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][8]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~74            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~75            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~76            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~78            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][7]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][6]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][5]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][4]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][1]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][0]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][3]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][2]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][8]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~80            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~81            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~82            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~84            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][7]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][6]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][5]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][4]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][1]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][0]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][3]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][2]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][8]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~86            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~87            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~88            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[1]~1   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|overflow_marker[6]~0        ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[1][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[2]~2   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[2][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[3]~3   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[3][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[4]~4   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[4][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[5]~5   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[5][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[6]~6   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[6][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[7]~7   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[7][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[8]~8   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[8][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[9]~9   ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][18]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][17]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][16]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][15]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][14]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][13]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][12]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][11]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][10]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[9][9]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[10]~10 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][18]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][17]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][16]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][15]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][14]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][13]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][12]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][11]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][10]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[10][9]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[11]~11 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][18]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][17]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][16]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][15]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][14]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][13]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][12]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][11]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][10]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[11][9]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[12]~12 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][18]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][17]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][16]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][15]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][14]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][13]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][12]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][11]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][10]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[12][9]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[13]~13 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][18]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][17]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][16]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][15]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][14]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][13]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][12]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][11]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][10]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[13][9]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker[14]~14 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][18]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][17]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][16]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][15]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][14]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][13]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][12]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][11]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][10]          ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[14][9]           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~90             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~92             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~94             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~96             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~98             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~100            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~102            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~104            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~106            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~108            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~110           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~112           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~114           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~116           ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~118           ; 0                 ; 0       ;
; curr_time_i[18]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~1              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~2              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~4              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~7              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~8              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~10             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~13             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~14             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~16             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~19             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~20             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~22             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~25             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~26             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~28             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~31             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~32             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~34             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~37             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~38             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~40             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~43             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~44             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~46             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~49             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~50             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~52             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~55             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~56             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~58             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~61            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~62            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~64            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~67            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~68            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~70            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~73            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~74            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~76            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~79            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~80            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~82            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~85            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~86            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~88            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][18]           ; 1                 ; 0       ;
; curr_time_i[17]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~1              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~2              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~4              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~7              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~8              ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~10             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~13             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~14             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~16             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~19             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~20             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~22             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~25             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~26             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~28             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~31             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~32             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~34             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~37             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~38             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~40             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~43             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~44             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~46             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~49             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~50             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~52             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~55             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~56             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~58             ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~61            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~62            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~64            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~67            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~68            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~70            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~73            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~74            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~76            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~79            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~80            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~82            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~85            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~86            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~88            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][17]           ; 0                 ; 0       ;
; curr_time_i[16]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~3              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~9              ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~15             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~21             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~27             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~33             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~39             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~45             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~51             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~57             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~63            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~69            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~75            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~81            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~87            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][16]           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~90             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~91             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~92             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~93             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~94             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~95             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~96             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~97             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~98             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~99             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~100            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~101            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~102            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~103            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~104            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~105            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~106            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~107            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~108            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~109            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~110           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~111           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~112           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~113           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~114           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~115           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~116           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~117           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~118           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~119           ; 1                 ; 0       ;
; curr_time_i[15]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][15]           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~90             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[0][0]~91             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~92             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[1][0]~93             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~94             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[2][0]~95             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~96             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[3][0]~97             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~98             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[4][0]~99             ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~100            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[5][0]~101            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~102            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[6][1]~103            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~104            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[7][1]~105            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~106            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[8][0]~107            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~108            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[9][0]~109            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~110           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[10][0]~111           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~112           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[11][0]~113           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~114           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[12][0]~115           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~116           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[13][0]~117           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~118           ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|spikes[14][1]~119           ; 1                 ; 0       ;
; curr_time_i[14]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][14]           ; 1                 ; 0       ;
; curr_time_i[13]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][13]           ; 1                 ; 0       ;
; curr_time_i[12]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~0                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~14                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~0                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~14               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][12]           ; 1                 ; 0       ;
; curr_time_i[11]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~1                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~15                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~1                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~15               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~1                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~15               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~1                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~15               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~1                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~15               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~1                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~15               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][11]           ; 1                 ; 0       ;
; curr_time_i[7]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][7]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~2                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~9                 ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~2                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~9                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~2                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~9                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~2                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~9                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~2                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~9                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~2                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~9                ; 0                 ; 0       ;
; curr_time_i[6]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][6]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~2                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~9                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~2                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~9                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~2                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~9                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~2                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~9                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~2                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~9                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~2                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~9                ; 1                 ; 0       ;
; curr_time_i[5]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][5]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~3                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~3                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~3                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~3                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~3                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~3                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~10               ; 1                 ; 0       ;
; curr_time_i[4]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][4]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~4                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~10                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~4                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~4                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~4                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~4                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~10               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~4                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~10               ; 1                 ; 0       ;
; curr_time_i[1]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][1]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~5                ; 1                 ; 0       ;
; curr_time_i[0]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][0]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~5                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~5                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~5                ; 1                 ; 0       ;
; curr_time_i[3]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][3]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~7                ; 1                 ; 0       ;
; curr_time_i[2]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][2]            ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~6                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~7                 ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~7                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~6                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~7                ; 1                 ; 0       ;
; curr_time_i[10]                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~11                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~12                ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~11               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~12               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~11               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~12               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~11               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~12               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~11               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~12               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~11               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~12               ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][10]           ; 1                 ; 0       ;
; curr_time_i[9]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][9]            ; 0                 ; 0       ;
; curr_time_i[8]                                                       ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|timestamps[0][8]            ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan0~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan1~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan2~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan3~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan4~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan5~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan6~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan7~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan8~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~11                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan9~12                ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan10~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan11~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan12~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan13~12               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~11               ; 0                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|LessThan14~12               ; 0                 ; 0       ;
; overflow_strb_i                                                      ;                   ;         ;
;      - spike_shift_reg:spike_shift_reg_0|next_overflow_marker~0      ; 1                 ; 0       ;
;      - spike_shift_reg:spike_shift_reg_0|overflow_marker[6]~0        ; 1                 ; 0       ;
+----------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                   ;
+--------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clock_i                                                ; PIN_M16             ; 331     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reset_n_i                                              ; PIN_N16             ; 331     ; Async. clear              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[6]~0 ; LABCELL_X75_Y3_N57  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[0][0]~5       ; LABCELL_X77_Y2_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[10][0]~65     ; MLABCELL_X84_Y4_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[11][0]~71     ; MLABCELL_X84_Y2_N54 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[12][0]~77     ; MLABCELL_X84_Y3_N24 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[13][0]~83     ; LABCELL_X83_Y4_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[14][1]~89     ; LABCELL_X81_Y3_N48  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[1][0]~11      ; LABCELL_X75_Y2_N30  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[2][0]~17      ; LABCELL_X81_Y2_N36  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[3][0]~23      ; LABCELL_X73_Y3_N54  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[4][0]~29      ; LABCELL_X83_Y2_N24  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[5][0]~35      ; LABCELL_X77_Y4_N18  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[6][1]~41      ; LABCELL_X75_Y4_N42  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[7][1]~47      ; LABCELL_X83_Y1_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[8][0]~53      ; MLABCELL_X87_Y1_N12 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_shift_reg:spike_shift_reg_0|spikes[9][0]~59      ; MLABCELL_X87_Y4_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spike_strb_i                                           ; PIN_U20             ; 407     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; clock_i   ; PIN_M16  ; 331     ; Global Clock         ; GCLK10           ; --                        ;
; reset_n_i ; PIN_N16  ; 331     ; Global Clock         ; GCLK8            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,001 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 6 / 16,664 ( < 1 % )      ;
; C2 interconnects             ; 250 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 107 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 94 / 374,484 ( < 1 % )    ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 398 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 37 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 38 / 27,256 ( < 1 % )     ;
; R3 interconnects             ; 389 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 548 / 330,800 ( < 1 % )   ;
; Spine clocks                 ; 2 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 55        ; 0            ; 0            ; 55        ; 55        ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 55           ; 55           ; 55           ; 55           ; 55           ; 0         ; 55           ; 55           ; 0         ; 0         ; 55           ; 24           ; 55           ; 55           ; 55           ; 55           ; 24           ; 55           ; 55           ; 55           ; 55           ; 24           ; 55           ; 55           ; 55           ; 55           ; 55           ; 55           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; spikes_o[0][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[0][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[1][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[1][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[2][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[2][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[3][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[3][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[4][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[4][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[5][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[5][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[6][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[6][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[7][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[7][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[8][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[8][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[9][0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[9][1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[10][0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[10][1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[11][0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[11][1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[12][0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[12][1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[13][0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[13][1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[14][0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_o[14][1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spikes_strb_o      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock_i            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spike_i            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_n_i          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spike_strb_i       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; curr_time_i[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; overflow_strb_i    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock_i         ; clock_i              ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                     ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                       ; Destination Register                                  ; Delay Added in ns ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; spike_shift_reg:spike_shift_reg_0|overflow_marker[11] ; spike_shift_reg:spike_shift_reg_0|overflow_marker[12] ; 0.340             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[2]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[3]  ; 0.339             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[6]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[7]  ; 0.333             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[1]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[2]  ; 0.328             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[12] ; spike_shift_reg:spike_shift_reg_0|overflow_marker[13] ; 0.324             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[4]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[5]  ; 0.313             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[3]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[4]  ; 0.307             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[8]  ; spike_shift_reg:spike_shift_reg_0|overflow_marker[9]  ; 0.304             ;
; spike_shift_reg:spike_shift_reg_0|overflow_marker[13] ; spike_shift_reg:spike_shift_reg_0|overflow_marker[14] ; 0.109             ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "spike_shift_reg"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 55 pins of 55 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clock_i~inputCLKENA0 with 331 fanout uses global clock CLKCTRL_G10
    Info (11162): reset_n_i~inputCLKENA0 with 331 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'spike_shift_reg.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      clock_i
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X78_Y0 to location X89_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 1.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Simon Dorrer/JKU-Linz/Master/Semester 2/Master-Thesis/FPGA-Design/tbs_core/adaptive_threshold_control/Spike-Buffering/quartus/spike_shift_reg.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 7975 megabytes
    Info: Processing ended: Mon Mar 24 16:29:31 2025
    Info: Elapsed time: 00:02:46
    Info: Total CPU time (on all processors): 00:07:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Simon Dorrer/JKU-Linz/Master/Semester 2/Master-Thesis/FPGA-Design/tbs_core/adaptive_threshold_control/Spike-Buffering/quartus/spike_shift_reg.fit.smsg.


