Fitter report for Medipix_prj
Wed Apr 16 19:18:00 2014
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. LogicLock Region Resource Usage
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac|altsyncram:altsyncram_component|altsyncram_9lq1:auto_generated|ALTSYNCRAM
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 16 19:18:00 2014          ;
; Quartus II 64-Bit Version          ; 10.0 Build 262 08/18/2010 SP 1 SJ Full Version ;
; Revision Name                      ; Medipix_prj                                    ;
; Top-level Entity Name              ; Top_Medipix                                    ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE75F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 1,461 / 75,408 ( 2 % )                         ;
;     Total combinational functions  ; 1,115 / 75,408 ( 1 % )                         ;
;     Dedicated logic registers      ; 1,038 / 75,408 ( 1 % )                         ;
; Total registers                    ; 1038                                           ;
; Total pins                         ; 114 / 293 ( 39 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 109,136 / 2,810,880 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75F23C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 8                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Optimize Hold Timing                                                       ; Off                                   ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Off                                   ; Normal compilation                    ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation attempted to use more processors than were available, which may cause increased compilation time. For lowest compilation time, correct your settings.
+---------------------------------------------+
; Parallel Compilation                        ;
+-------------------------------+-------------+
; Processors                    ; Number      ;
+-------------------------------+-------------+
; Number detected on machine    ; 4           ;
; Maximum allowed               ; 8           ;
;                               ;             ;
; Average used                  ; 3.88        ;
; Maximum used                  ; 8           ;
;                               ;             ;
; Usage by Processor            ; % Time Used ;
;     1 processor               ; 100.0%      ;
;     2-4 processors            ;  25.0%      ;
;     5-8 processors (overused) ;   6.3%      ;
+-------------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; Ddr2_A[0]   ; Missing drive strength and slew rate ;
; Ddr2_A[1]   ; Missing drive strength and slew rate ;
; Ddr2_A[2]   ; Missing drive strength and slew rate ;
; Ddr2_A[3]   ; Missing drive strength and slew rate ;
; Ddr2_A[4]   ; Missing drive strength and slew rate ;
; Ddr2_A[5]   ; Missing drive strength and slew rate ;
; Ddr2_A[6]   ; Missing drive strength and slew rate ;
; Ddr2_A[7]   ; Missing drive strength and slew rate ;
; Ddr2_A[8]   ; Missing drive strength and slew rate ;
; Ddr2_A[9]   ; Missing drive strength and slew rate ;
; Ddr2_A[10]  ; Missing drive strength and slew rate ;
; Ddr2_A[11]  ; Missing drive strength and slew rate ;
; Ddr2_A[12]  ; Missing drive strength and slew rate ;
; Ddr2_A[13]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[0]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[1]  ; Missing drive strength and slew rate ;
; Ddr2_Ba[2]  ; Missing drive strength and slew rate ;
; Ddr2_Cas_N  ; Missing drive strength and slew rate ;
; Ddr2_Cke    ; Missing drive strength and slew rate ;
; Ddr2_Cs_N   ; Missing drive strength and slew rate ;
; Ddr2_Odt    ; Missing drive strength and slew rate ;
; Ddr2_Ras_N  ; Missing drive strength and slew rate ;
; Ddr2_We_N   ; Missing drive strength and slew rate ;
; Eth_Txc     ; Missing drive strength and slew rate ;
; Eth_TxCtl   ; Missing drive strength and slew rate ;
; Eth_Txd[0]  ; Missing drive strength and slew rate ;
; Eth_Txd[1]  ; Missing drive strength and slew rate ;
; Eth_Txd[2]  ; Missing drive strength and slew rate ;
; Eth_Txd[3]  ; Missing drive strength and slew rate ;
; Eth_Mdc     ; Missing drive strength               ;
; Eth_Rst_N   ; Missing drive strength               ;
; Flash_Cclk  ; Missing drive strength               ;
; Flash_Cs_N  ; Missing drive strength               ;
; Flash_Di    ; Missing drive strength               ;
; Led_N[0]    ; Missing drive strength               ;
; Led_N[1]    ; Missing drive strength               ;
; Led_N[2]    ; Missing drive strength               ;
; txd_uart    ; Missing drive strength               ;
; ADC_Sclk    ; Missing drive strength               ;
; ADC_Csn     ; Missing drive strength               ;
; ADC_Din     ; Missing drive strength               ;
; DAC_Sclk    ; Missing drive strength and slew rate ;
; DAC_Csn     ; Missing drive strength               ;
; DAC_Sdi     ; Missing drive strength               ;
; Ddr2_Clk_P  ; Missing drive strength and slew rate ;
; Ddr2_Clk_N  ; Missing drive strength and slew rate ;
; Ddr2_Dm[0]  ; Missing drive strength and slew rate ;
; Ddr2_Dm[1]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[0]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[1]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[2]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[3]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[4]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[5]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[6]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[7]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[8]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[9]  ; Missing drive strength and slew rate ;
; Ddr2_Dq[10] ; Missing drive strength and slew rate ;
; Ddr2_Dq[11] ; Missing drive strength and slew rate ;
; Ddr2_Dq[12] ; Missing drive strength and slew rate ;
; Ddr2_Dq[13] ; Missing drive strength and slew rate ;
; Ddr2_Dq[14] ; Missing drive strength and slew rate ;
; Ddr2_Dq[15] ; Missing drive strength and slew rate ;
; Ddr2_Dqs[0] ; Missing drive strength and slew rate ;
; Ddr2_Dqs[1] ; Missing drive strength and slew rate ;
; Eth_Mdio    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+-------------------+----------------+--------------+--------------+---------------+----------------+
; Name              ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+-------------------+----------------+--------------+--------------+---------------+----------------+
; Location          ;                ;              ; DAC_Sck      ; PIN_K18       ; QSF Assignment ;
; Location          ;                ;              ; Eth_Int_N    ; PIN_A11       ; QSF Assignment ;
; I/O Standard      ;                ;              ; DAC_Sck      ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard      ;                ;              ; Eth_Int_N    ; 1.8 V         ; QSF Assignment ;
; Auto Global Clock ; Top_Medipix    ;              ; Clk_out_Mdpx ; ON            ; QSF Assignment ;
+-------------------+----------------+--------------+--------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/franz.couto/Desktop/Prototipo_Medipix/Projeto/teste_tsoip/Medipix_prj.pin.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,461 / 75,408 ( 2 % )                                                                 ;
;     -- Combinational with no register       ; 423                                                                                    ;
;     -- Register only                        ; 346                                                                                    ;
;     -- Combinational with a register        ; 692                                                                                    ;
;                                             ;                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                        ;
;     -- 4 input functions                    ; 541                                                                                    ;
;     -- 3 input functions                    ; 306                                                                                    ;
;     -- <=2 input functions                  ; 268                                                                                    ;
;     -- Register only                        ; 346                                                                                    ;
;                                             ;                                                                                        ;
; Logic elements by mode                      ;                                                                                        ;
;     -- normal mode                          ; 937                                                                                    ;
;     -- arithmetic mode                      ; 178                                                                                    ;
;                                             ;                                                                                        ;
; Total registers*                            ; 1,038 / 76,801 ( 1 % )                                                                 ;
;     -- Dedicated logic registers            ; 1,038 / 75,408 ( 1 % )                                                                 ;
;     -- I/O registers                        ; 0 / 1,393 ( 0 % )                                                                      ;
;                                             ;                                                                                        ;
; Total LABs:  partially or completely used   ; 119 / 4,713 ( 3 % )                                                                    ;
; User inserted logic elements                ; 0                                                                                      ;
; Virtual pins                                ; 0                                                                                      ;
; I/O pins                                    ; 114 / 293 ( 39 % )                                                                     ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )                                                                         ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                         ;
; Global signals                              ; 5                                                                                      ;
; M9Ks                                        ; 16 / 305 ( 5 % )                                                                       ;
; Total block memory bits                     ; 109,136 / 2,810,880 ( 4 % )                                                            ;
; Total block memory implementation bits      ; 147,456 / 2,810,880 ( 5 % )                                                            ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )                                                                        ;
; DSP Blocks                                  ; 0 / 200 ( 0 % )                                                                        ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                         ;
; Global clocks                               ; 5 / 20 ( 25 % )                                                                        ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 3%                                                                           ;
; Maximum fan-out node                        ; altera_internal_jtag~TCKUTAPclkctrl                                                    ;
; Maximum fan-out                             ; 410                                                                                    ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                  ; 160                                                                                    ;
; Total fan-out                               ; 7901                                                                                   ;
; Average fan-out                             ; 2.92                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                        ;
+---------------------------------------------+----------------------+---------------------------------+-----------------------------+-----------------------------------+
; Statistic                                   ; Root Region          ; Medipix_Bridge:u_Medipix_Bridge ; Medipix_sopc:u_Medipix_sopc ; Rx_Data_Medipix:u_Rx_Data_Medipix ;
+---------------------------------------------+----------------------+---------------------------------+-----------------------------+-----------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                             ; Low                         ; Low                               ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Total logic elements                        ; 1461 / 75408 ( 1 % ) ; 0 / 16 ( 0 % )                  ; 0 / 24640 ( 0 % )           ; 0 / 16 ( 0 % )                    ;
;     -- Combinational with no register       ; 423                  ; 0                               ; 0                           ; 0                                 ;
;     -- Register only                        ; 346                  ; 0                               ; 0                           ; 0                                 ;
;     -- Combinational with a register        ; 692                  ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Logic element usage by number of LUT inputs ;                      ;                                 ;                             ;                                   ;
;     -- 4 input functions                    ; 541                  ; 0                               ; 0                           ; 0                                 ;
;     -- 3 input functions                    ; 306                  ; 0                               ; 0                           ; 0                                 ;
;     -- <=2 input functions                  ; 268                  ; 0                               ; 0                           ; 0                                 ;
;     -- Register only                        ; 346                  ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Logic elements by mode                      ;                      ;                                 ;                             ;                                   ;
;     -- normal mode                          ; 937                  ; 0                               ; 0                           ; 0                                 ;
;     -- arithmetic mode                      ; 178                  ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Total registers                             ; 1038                 ; 0                               ; 0                           ; 0                                 ;
;     -- Dedicated logic registers            ; 1038 / 75408 ( 1 % ) ; 0 / 16 ( 0 % )                  ; 0 / 24640 ( 0 % )           ; 0 / 16 ( 0 % )                    ;
;     -- I/O registers                        ; 0                    ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Total LABs:  partially or completely used   ; 119 / 4713 ( 2 % )   ; 0 / 1 ( 0 % )                   ; 0 / 1540 ( 0 % )            ; 0 / 1 ( 0 % )                     ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Virtual pins                                ; 0                    ; 0                               ; 0                           ; 0                                 ;
; I/O pins                                    ; 114                  ; 0                               ; 0                           ; 0                                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )      ; 0                               ; 0 / 220 ( 0 % )             ; 0                                 ;
; Total memory bits                           ; 109136               ; 0                               ; 0                           ; 0                                 ;
; Total RAM block bits                        ; 147456               ; 0                               ; 0                           ; 0                                 ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0                               ; 0                           ; 0                                 ;
; PLL                                         ; 1 / 4 ( 25 % )       ; 0                               ; 0                           ; 0                                 ;
; M9K                                         ; 16 / 305 ( 5 % )     ; 0                               ; 0 / 165 ( 0 % )             ; 0                                 ;
; Clock control block                         ; 6 / 24 ( 25 % )      ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Connections                                 ;                      ;                                 ;                             ;                                   ;
;     -- Input Connections                    ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Registered Input Connections         ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Output Connections                   ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Registered Output Connections        ; 0                    ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Internal Connections                        ;                      ;                                 ;                             ;                                   ;
;     -- Total Connections                    ; 7941                 ; 0                               ; 0                           ; 0                                 ;
;     -- Registered Connections               ; 3193                 ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; External Connections                        ;                      ;                                 ;                             ;                                   ;
;     -- Root Region                          ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Medipix_Bridge:u_Medipix_Bridge      ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Medipix_sopc:u_Medipix_sopc          ; 0                    ; 0                               ; 0                           ; 0                                 ;
;     -- Rx_Data_Medipix:u_Rx_Data_Medipix    ; 0                    ; 0                               ; 0                           ; 0                                 ;
;                                             ;                      ;                                 ;                             ;                                   ;
; Region Placement                            ;                      ;                                 ;                             ;                                   ;
;     -- Origin                               ; --                   ; --                              ; X55_Y7                      ; --                                ;
;     -- Width                                ; --                   ; --                              ; 33                          ; --                                ;
;     -- Height                               ; --                   ; --                              ; 55                          ; --                                ;
+---------------------------------------------+----------------------+---------------------------------+-----------------------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_Dout           ; L22   ; 6        ; 94           ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Clk125             ; A12   ; 7        ; 47           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Clk25              ; B12   ; 7        ; 47           ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Clk_in_Mdpx        ; AA12  ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Clk_in_Mdpx(n)     ; AB12  ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[0]    ; AA15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[0](n) ; AB15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[1]    ; AA14  ; 4        ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[1](n) ; AB14  ; 4        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[2]    ; AA8   ; 3        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[2](n) ; AB8   ; 3        ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[3]    ; W13   ; 4        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[3](n) ; Y13   ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[4]    ; AA9   ; 3        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[4](n) ; AB9   ; 3        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[5]    ; AA11  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[5](n) ; AB11  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[6]    ; AA10  ; 3        ; 47           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[6](n) ; AB10  ; 3        ; 47           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[7]    ; W10   ; 3        ; 45           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Data_in_Mdpx[7](n) ; Y10   ; 3        ; 47           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; En_in_Mdpx         ; AA13  ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; En_in_Mdpx(n)      ; AB13  ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Eth_RxCtl          ; B6    ; 8        ; 34           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxc            ; B11   ; 8        ; 47           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[0]         ; C3    ; 8        ; 7            ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[1]         ; C7    ; 8        ; 29           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[2]         ; E7    ; 8        ; 16           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Eth_Rxd[3]         ; F9    ; 8        ; 3            ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; Flash_Do           ; K1    ; 1        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ;
; rxd_uart           ; H1    ; 1        ; 0            ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard       ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADC_Csn              ; J21   ; 6        ; 94           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_Din              ; L21   ; 6        ; 94           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_Sclk             ; J22   ; 6        ; 94           ; 38           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Clk_out_Mdpx         ; N2    ; 2        ; 0            ; 26           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Clk_out_Mdpx(n)      ; N1    ; 2        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Cont_sel_out_Mdpx    ; V2    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Cont_sel_out_Mdpx(n) ; V1    ; 2        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; DAC_Csn              ; G18   ; 6        ; 94           ; 50           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DAC_Sclk             ; U20   ; 5        ; 94           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DAC_Sdi              ; K21   ; 6        ; 94           ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Data_out_Mdpx        ; L6    ; 2        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Data_out_Mdpx(n)     ; M6    ; 2        ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[0]            ; E12   ; 7        ; 49           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[10]           ; B7    ; 8        ; 34           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[11]           ; A8    ; 8        ; 36           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[12]           ; B8    ; 8        ; 36           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[13]           ; A9    ; 8        ; 43           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[1]            ; F13   ; 7        ; 62           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[2]            ; E15   ; 7        ; 71           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[3]            ; E16   ; 7        ; 92           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[4]            ; F15   ; 7        ; 92           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[5]            ; F14   ; 7        ; 90           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[6]            ; C19   ; 7        ; 85           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[7]            ; D19   ; 7        ; 85           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[8]            ; B10   ; 8        ; 45           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_A[9]            ; A7    ; 8        ; 34           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[0]           ; E11   ; 7        ; 49           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[1]           ; A17   ; 7        ; 69           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ba[2]           ; B17   ; 7        ; 67           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cas_N           ; A16   ; 7        ; 67           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cke             ; A20   ; 7        ; 83           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Cs_N            ; B9    ; 8        ; 43           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Odt             ; B20   ; 7        ; 83           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Ras_N           ; C13   ; 7        ; 60           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_We_N            ; C17   ; 7        ; 78           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; En_out_Mdpx          ; M2    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; En_out_Mdpx(n)       ; M1    ; 2        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Minimum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Mdc              ; H7    ; 1        ; 0            ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Rst_N            ; G5    ; 1        ; 0            ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_TxCtl            ; E6    ; 8        ; 3            ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txc              ; E5    ; 8        ; 3            ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[0]           ; A6    ; 8        ; 34           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[1]           ; D7    ; 8        ; 23           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[2]           ; A10   ; 8        ; 45           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Txd[3]           ; C4    ; 8        ; 7            ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Cclk           ; K2    ; 1        ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Cs_N           ; E2    ; 1        ; 0            ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Flash_Di             ; D1    ; 1        ; 0            ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS       ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[0]             ; B1    ; 1        ; 0            ; 57           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[1]             ; B2    ; 1        ; 0            ; 57           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Led_N[2]             ; J2    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MtxClr_out_Mdpx      ; R2    ; 2        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; MtxClr_out_Mdpx(n)   ; R1    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Reset_out_Mdpx       ; P4    ; 2        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Reset_out_Mdpx(n)    ; P3    ; 2        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Shutter_out_Mdpx     ; U2    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; Shutter_out_Mdpx(n)  ; U1    ; 2        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; TPSWT_out_Mdpx       ; P2    ; 2        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; TPSWT_out_Mdpx(n)    ; P1    ; 2        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS               ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; txd_uart             ; J4    ; 1        ; 0            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS       ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard       ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Ddr2_Clk_N  ; A18   ; 7        ; 73           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Clk_P  ; B18   ; 7        ; 73           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dm[0]  ; F7    ; 8        ; 5            ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dm[1]  ; F11   ; 7        ; 49           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[0]  ; C6    ; 8        ; 23           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[10] ; B14   ; 7        ; 53           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[11] ; A15   ; 7        ; 60           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[12] ; B15   ; 7        ; 60           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[13] ; B16   ; 7        ; 67           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[14] ; E14   ; 7        ; 62           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[15] ; D13   ; 7        ; 60           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[1]  ; A3    ; 8        ; 18           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[2]  ; B3    ; 8        ; 18           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[3]  ; A4    ; 8        ; 23           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[4]  ; B4    ; 8        ; 23           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[5]  ; A5    ; 8        ; 27           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[6]  ; F10   ; 8        ; 25           ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[7]  ; F8    ; 8        ; 20           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[8]  ; A13   ; 7        ; 51           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dq[9]  ; A14   ; 7        ; 53           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dqs[0] ; C8    ; 8        ; 29           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Ddr2_Dqs[1] ; B13   ; 7        ; 51           ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; Eth_Mdio    ; D10   ; 8        ; 45           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V              ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; Use as regular IO ; Flash_Di            ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; Use as regular IO ; Flash_Cs_N          ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Use as regular IO ; Flash_Cclk          ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Use as regular IO ; Flash_Do            ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                 ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                 ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                 ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                 ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                 ; -                   ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                 ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R20n, INIT_DONE                   ; Use as regular IO ; ADC_Dout            ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R20p, CRC_ERROR                   ; Use as regular IO ; ADC_Din             ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R19p, CLKUSR                      ; Use as regular IO ; DAC_Sdi             ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R8n, PADD23                       ; Use as regular IO ; DAC_Csn             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T39p, PADD0                       ; Use as regular IO ; Ddr2_Clk_P          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T36n, PADD1                       ; Use as regular IO ; Ddr2_Ba[1]          ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T36p, PADD2                       ; Use as regular IO ; Ddr2_Ba[2]          ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T33n, PADD3                       ; Use as regular IO ; Ddr2_Dq[14]         ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T33p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO ; Ddr2_A[1]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T32n, PADD5                       ; Use as regular IO ; Ddr2_Dq[11]         ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T32p, PADD6                       ; Use as regular IO ; Ddr2_Dq[12]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T31n, PADD7                       ; Use as regular IO ; Ddr2_Ras_N          ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T31p, PADD8                       ; Use as regular IO ; Ddr2_Dq[15]         ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T27n, PADD9                       ; Use as regular IO ; Ddr2_Dq[9]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T27p, PADD10                      ; Use as regular IO ; Ddr2_Dq[10]         ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T26n, PADD11                      ; Use as regular IO ; Ddr2_Dq[8]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T26p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO ; Ddr2_Dqs[1]         ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T25n, PADD13                      ; Use as regular IO ; Ddr2_Ba[0]          ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T25p, PADD14                      ; Use as regular IO ; Ddr2_Dm[1]          ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, PADD15                      ; Use as regular IO ; Ddr2_A[8]           ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T22n, PADD16                      ; Use as regular IO ; Ddr2_A[13]          ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T22p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; Ddr2_Cs_N           ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T19n, DATA2                       ; Use as regular IO ; Ddr2_A[11]          ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T19p, DATA3                       ; Use as regular IO ; Ddr2_A[12]          ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T18n, PADD18                      ; Use as regular IO ; Ddr2_A[9]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA4                       ; Use as regular IO ; Ddr2_A[10]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T17n, PADD19                      ; Use as regular IO ; Eth_Txd[0]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA15                      ; Use as regular IO ; Eth_RxCtl           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T15n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO ; Ddr2_Dqs[0]         ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T15p, DATA13                      ; Use as regular IO ; Eth_Rxd[1]          ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T13p, DATA5                       ; Use as regular IO ; Ddr2_Dq[5]          ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T12p, DATA6                       ; Use as regular IO ; Ddr2_Dq[6]          ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T11n, DATA7                       ; Use as regular IO ; Ddr2_Dq[0]          ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T10p, DATA8                       ; Use as regular IO ; Ddr2_Dq[4]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T9n, DATA9                        ; Use as regular IO ; Ddr2_Dq[7]          ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T7n, DATA10                       ; Use as regular IO ; Ddr2_Dq[1]          ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T7p, DATA11                       ; Use as regular IO ; Ddr2_Dq[2]          ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO ; Eth_Txd[3]          ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 31 ( 35 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 37 ( 43 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 36 ( 28 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 40 ( 25 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 38 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 6 / 35 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 38 ( 79 % ) ; 1.8V          ; 0.9V         ;
; 8        ; 30 / 38 ( 79 % ) ; 1.8V          ; 0.9V         ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                    ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard       ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; A3       ; 422        ; 8        ; Ddr2_Dq[1]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 416        ; 8        ; Ddr2_Dq[3]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 410        ; 8        ; Ddr2_Dq[5]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 401        ; 8        ; Eth_Txd[0]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 399        ; 8        ; Ddr2_A[9]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 397        ; 8        ; Ddr2_A[11]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 390        ; 8        ; Ddr2_A[13]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 388        ; 8        ; Eth_Txd[2]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 384        ; 8        ; GND+                            ;        ;                    ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 382        ; 7        ; Clk125                          ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 377        ; 7        ; Ddr2_Dq[8]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 375        ; 7        ; Ddr2_Dq[9]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 363        ; 7        ; Ddr2_Dq[11]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 356        ; 7        ; Ddr2_Cas_N                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 354        ; 7        ; Ddr2_Ba[1]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 348        ; 7        ; Ddr2_Clk_N                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 339        ; 7        ; Ddr2_Cke                        ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 144        ; 3        ; Data_in_Mdpx[2]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 146        ; 3        ; Data_in_Mdpx[4]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 158        ; 3        ; Data_in_Mdpx[6]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 160        ; 3        ; Data_in_Mdpx[5]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 162        ; 4        ; Clk_in_Mdpx                     ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 166        ; 4        ; En_in_Mdpx                      ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 171        ; 4        ; Data_in_Mdpx[1]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 177        ; 4        ; Data_in_Mdpx[0]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 145        ; 3        ; Data_in_Mdpx[2](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; Data_in_Mdpx[4](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 159        ; 3        ; Data_in_Mdpx[6](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 161        ; 3        ; Data_in_Mdpx[5](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 163        ; 4        ; Clk_in_Mdpx(n)                  ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 167        ; 4        ; En_in_Mdpx(n)                   ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 172        ; 4        ; Data_in_Mdpx[1](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 178        ; 4        ; Data_in_Mdpx[0](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; Led_N[0]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 2          ; 1        ; Led_N[1]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 423        ; 8        ; Ddr2_Dq[2]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 417        ; 8        ; Ddr2_Dq[4]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 411        ; 8        ; VREFB8N1                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; B6       ; 402        ; 8        ; Eth_RxCtl                       ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 400        ; 8        ; Ddr2_A[10]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 398        ; 8        ; Ddr2_A[12]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 391        ; 8        ; Ddr2_Cs_N                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 389        ; 8        ; Ddr2_A[8]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 385        ; 8        ; Eth_Rxc                         ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 383        ; 7        ; Clk25                           ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 378        ; 7        ; Ddr2_Dqs[1]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 376        ; 7        ; Ddr2_Dq[10]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 364        ; 7        ; Ddr2_Dq[12]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 357        ; 7        ; Ddr2_Dq[13]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 355        ; 7        ; Ddr2_Ba[2]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 349        ; 7        ; Ddr2_Clk_P                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 340        ; 7        ; Ddr2_Odt                        ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 432        ; 8        ; Eth_Rxd[0]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 433        ; 8        ; Eth_Txd[3]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C6       ; 414        ; 8        ; Ddr2_Dq[0]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 406        ; 8        ; Eth_Rxd[1]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 405        ; 8        ; Ddr2_Dqs[0]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C10      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C13      ; 365        ; 7        ; Ddr2_Ras_N                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C15      ; 360        ; 7        ; VREFB7N1                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; C17      ; 344        ; 7        ; Ddr2_We_N                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 337        ; 7        ; Ddr2_A[6]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; Flash_Di                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D6       ; 425        ; 8        ; VREFB8N2                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; D7       ; 415        ; 8        ; Eth_Txd[1]                      ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D10      ; 386        ; 8        ; Eth_Mdio                        ; bidir  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D13      ; 366        ; 7        ; Ddr2_Dq[15]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D15      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                          ; power  ;                    ; 1.8V    ; --         ;                 ; --       ; --           ;
; D17      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 338        ; 7        ; Ddr2_A[7]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; Flash_Cs_N                      ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 438        ; 8        ; Eth_Txc                         ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 437        ; 8        ; Eth_TxCtl                       ; output ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 426        ; 8        ; Eth_Rxd[2]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E11      ; 380        ; 7        ; Ddr2_Ba[0]                      ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 379        ; 7        ; Ddr2_A[0]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 374        ; 7        ; VREFB7N2                        ;        ;                    ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; E14      ; 361        ; 7        ; Ddr2_Dq[14]                     ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 351        ; 7        ; Ddr2_A[2]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 327        ; 7        ; Ddr2_A[3]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; E21      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 434        ; 8        ; Ddr2_Dm[0]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 418        ; 8        ; Ddr2_Dq[7]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 436        ; 8        ; Eth_Rxd[3]                      ; input  ; 1.8 V              ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 413        ; 8        ; Ddr2_Dq[6]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 381        ; 7        ; Ddr2_Dm[1]                      ; bidir  ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F13      ; 362        ; 7        ; Ddr2_A[1]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 330        ; 7        ; Ddr2_A[5]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 328        ; 7        ; Ddr2_A[4]                       ; output ; 1.8-V HSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; F17      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 53         ; 1        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 4          ; 1        ; Eth_Rst_N                       ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G18      ; 308        ; 6        ; DAC_Csn                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; G21      ; 273        ; 6        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 272        ; 6        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; rxd_uart                        ; input  ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 11         ; 1        ; Eth_Mdc                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; H17      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 39         ; 1        ; Led_N[2]                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 27         ; 1        ; txd_uart                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 286        ; 6        ; ADC_Csn                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 285        ; 6        ; ADC_Sclk                        ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 45         ; 1        ; Flash_Do                        ; input  ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; K2       ; 44         ; 1        ; Flash_Cclk                      ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 46         ; 1        ; ^nCONFIG                        ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                        ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 278        ; 6        ; ^MSEL3                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; K21      ; 284        ; 6        ; DAC_Sdi                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 48         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 51         ; 1        ; ^nCE                            ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L4       ; 50         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 47         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 56         ; 2        ; Data_out_Mdpx                   ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 277        ; 6        ; ^MSEL2                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L18      ; 276        ; 6        ; ^MSEL1                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                          ; power  ;                    ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; L21      ; 280        ; 6        ; ADC_Din                         ; output ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 279        ; 6        ; ADC_Dout                        ; input  ; 3.3-V LVCMOS       ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 60         ; 2        ; En_out_Mdpx(n)                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 59         ; 2        ; En_out_Mdpx                     ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 57         ; 2        ; Data_out_Mdpx(n)                ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 275        ; 6        ; ^MSEL0                          ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; M18      ; 274        ; 6        ; ^CONF_DONE                      ;        ;                    ;         ; --         ;                 ; --       ; --           ;
; M19      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 64         ; 2        ; Clk_out_Mdpx(n)                 ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 63         ; 2        ; Clk_out_Mdpx                    ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; N18      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 68         ; 2        ; TPSWT_out_Mdpx(n)               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 2        ; TPSWT_out_Mdpx                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 74         ; 2        ; Reset_out_Mdpx(n)               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 73         ; 2        ; Reset_out_Mdpx                  ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; P20      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 70         ; 2        ; MtxClr_out_Mdpx(n)              ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 69         ; 2        ; MtxClr_out_Mdpx                 ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; R14      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 55         ; 2        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 54         ; 2        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; T15      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 271        ; 5        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 270        ; 5        ; GND+                            ;        ;                    ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 76         ; 2        ; Shutter_out_Mdpx(n)             ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 75         ; 2        ; Shutter_out_Mdpx                ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; U14      ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                           ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 229        ; 5        ; DAC_Sclk                        ; output ; 2.5 V              ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 78         ; 2        ; Cont_sel_out_Mdpx(n)            ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 77         ; 2        ; Cont_sel_out_Mdpx               ; output ; LVDS               ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                          ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                       ; power  ;                    ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                           ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; V21      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 156        ; 3        ; Data_in_Mdpx[7]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 175        ; 4        ; Data_in_Mdpx[3]                 ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 157        ; 3        ; Data_in_Mdpx[7](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 176        ; 4        ; Data_in_Mdpx[3](n)              ; input  ; LVDS               ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                          ; power  ;                    ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                             ; gnd    ;                    ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                    ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; u_cpu_pll|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 25.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 25.0 MHz                                                                     ;
; Nominal VCO frequency         ; 625.0 MHz                                                                    ;
; VCO post scale                ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 200 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 12.0 MHz                                                                     ;
; Freq max lock                 ; 26.01 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 25                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 24                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_3                                                                        ;
; Inclk0 signal                 ; Clk25                                                                        ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 1   ; 125.0 MHz        ; 0 (0 ps)    ; 9.00 (200 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u_cpu_pll|altpll_component|auto_generated|pll1|clk[0] ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 1.80 (200 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; u_cpu_pll|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                        ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Top_Medipix                                                                                         ; 1461 (1)    ; 1038 (0)                  ; 0 (0)         ; 109136      ; 16   ; 0          ; 0            ; 0       ; 0         ; 114  ; 0            ; 423 (1)      ; 346 (0)           ; 692 (0)          ; |Top_Medipix                                                                                                                                                                                                                                                                                               ; work         ;
;    |TOP_TsoIP:u_TOP_TsoIP|                                                                           ; 565 (0)     ; 327 (0)                   ; 0 (0)         ; 16976       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)      ; 58 (0)            ; 270 (0)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP                                                                                                                                                                                                                                                                         ; work         ;
;       |CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|                                                                ; 93 (93)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 9 (9)             ; 37 (37)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp                                                                                                                                                                                                                                           ; work         ;
;       |CtrlWrTxTsOIP:u_TOP_CtrlWrTxTsOIP|                                                            ; 41 (41)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 22 (22)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|CtrlWrTxTsOIP:u_TOP_CtrlWrTxTsOIP                                                                                                                                                                                                                                       ; work         ;
;       |IPRamHeadermac:u_IpRamHeadermac|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;             |altsyncram_9lq1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac|altsyncram:altsyncram_component|altsyncram_9lq1:auto_generated                                                                                                                                                                          ; work         ;
;       |IpFifoTsOIp:u_IpFifoTsOIp|                                                                    ; 156 (0)     ; 110 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 15 (0)            ; 95 (0)           ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp                                                                                                                                                                                                                                               ; work         ;
;          |dcfifo:dcfifo_component|                                                                   ; 156 (0)     ; 110 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 15 (0)            ; 95 (0)           ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component                                                                                                                                                                                                                       ; work         ;
;             |dcfifo_dun1:auto_generated|                                                             ; 156 (40)    ; 110 (28)                  ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (10)      ; 15 (3)            ; 95 (5)           ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated                                                                                                                                                                                            ; work         ;
;                |a_gray2bin_8ib:rdptr_g_gray2bin|                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                                                            ; work         ;
;                |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                                                            ; work         ;
;                |a_graycounter_2lc:wrptr_gp|                                                          ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|a_graycounter_2lc:wrptr_gp                                                                                                                                                                 ; work         ;
;                |a_graycounter_3lc:wrptr_g1p|                                                         ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                                                                ; work         ;
;                |a_graycounter_777:rdptr_g1p|                                                         ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                ; work         ;
;                |alt_synch_pipe_0e8:rs_dgwp|                                                          ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 4 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|alt_synch_pipe_0e8:rs_dgwp                                                                                                                                                                 ; work         ;
;                   |dffpipe_te9:dffpipe5|                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|alt_synch_pipe_0e8:rs_dgwp|dffpipe_te9:dffpipe5                                                                                                                                            ; work         ;
;                |altsyncram_9j31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|altsyncram_9j31:fifo_ram                                                                                                                                                                   ; work         ;
;                |dffpipe_qe9:rs_brp|                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                                                                         ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 8 (8)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                         ; work         ;
;                |mux_j28:rdemp_eq_comp_lsb_mux|                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                              ; work         ;
;                |mux_j28:rdemp_eq_comp_msb_mux|                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                              ; work         ;
;                |mux_j28:wrfull_eq_comp_lsb_mux|                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                             ; work         ;
;                |mux_j28:wrfull_eq_comp_msb_mux|                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                             ; work         ;
;       |MuxHdPactAddCRC:u_MuxHdPactAddCRC|                                                            ; 26 (26)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 13 (13)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|MuxHdPactAddCRC:u_MuxHdPactAddCRC                                                                                                                                                                                                                                       ; work         ;
;       |PhyInterface:u_PhyInterface|                                                                  ; 39 (39)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 18 (18)           ; 13 (13)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|PhyInterface:u_PhyInterface                                                                                                                                                                                                                                             ; work         ;
;       |auk_udpipmac_ethernet_crc:u_auk_udpipmac_ethernet_crc|                                        ; 54 (54)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 38 (38)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|auk_udpipmac_ethernet_crc:u_auk_udpipmac_ethernet_crc                                                                                                                                                                                                                   ; work         ;
;       |mac_header:u_mac_header|                                                                      ; 80 (80)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 2 (2)             ; 24 (24)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header                                                                                                                                                                                                                                                 ; work         ;
;       |mux_crc:u_mux_crc|                                                                            ; 56 (45)     ; 30 (20)                   ; 0 (0)         ; 80          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (24)      ; 8 (7)             ; 23 (14)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc                                                                                                                                                                                                                                                       ; work         ;
;          |altshift_taps:o_Data_rtl_0|                                                                ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 80          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 9 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0                                                                                                                                                                                                                            ; work         ;
;             |shift_taps_9km:auto_generated|                                                          ; 11 (1)      ; 10 (1)                    ; 0 (0)         ; 80          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 9 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated                                                                                                                                                                                              ; work         ;
;                |altsyncram_v1b1:altsyncram2|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 80          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|altsyncram_v1b1:altsyncram2                                                                                                                                                                  ; work         ;
;                |cntr_jah:cntr3|                                                                      ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|cntr_jah:cntr3                                                                                                                                                                               ; work         ;
;                |cntr_sqf:cntr1|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|cntr_sqf:cntr1                                                                                                                                                                               ; work         ;
;       |teste_crc:u_teste_crc|                                                                        ; 27 (27)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 12 (12)          ; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|teste_crc:u_teste_crc                                                                                                                                                                                                                                                   ; work         ;
;    |cpu_pll:u_cpu_pll|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll                                                                                                                                                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll|altpll:altpll_component                                                                                                                                                                                                                                                     ; work         ;
;          |cpu_pll_altpll:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated                                                                                                                                                                                                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                ; 112 (73)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (26)      ; 9 (9)             ; 64 (39)          ; |Top_Medipix|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |Top_Medipix|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |Top_Medipix|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_1|                                                                  ; 641 (0)     ; 562 (0)                   ; 0 (0)         ; 92160       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 279 (0)           ; 283 (0)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 641 (77)    ; 562 (72)                  ; 0 (0)         ; 92160       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (6)       ; 279 (60)          ; 283 (5)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;             |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92160       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_1a04:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92160       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1a04:auto_generated                                                                                                                                           ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 6 (6)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 100 (100)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 14 (14)           ; 58 (58)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 225 (1)     ; 206 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 153 (0)           ; 57 (1)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 200 (0)     ; 190 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 139 (0)           ; 55 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 135 (135)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 130 (130)         ; 5 (5)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 70 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 9 (0)             ; 55 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 26 (16)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 10 (0)            ; 7 (7)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 132 (11)    ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 0 (0)             ; 114 (0)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_jgi:auto_generated|                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jgi:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                |cntr_23j:auto_generated|                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Top_Medipix|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |ts_packet_gen:u_ts_packet_gen|                                                                   ; 143 (143)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 76 (76)          ; |Top_Medipix|ts_packet_gen:u_ts_packet_gen                                                                                                                                                                                                                                                                 ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Clk125               ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rxc              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_RxCtl            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rxd[0]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rxd[1]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rxd[2]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rxd[3]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Flash_Do             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rxd_uart             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_Dout             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Clk_in_Mdpx          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; En_in_Mdpx           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[3]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[4]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[5]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[6]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[7]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Clk25                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_A[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Ba[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Ba[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Ba[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Cas_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Cke             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Cs_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Odt             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Ras_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_We_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Txc              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_TxCtl            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Txd[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Txd[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Txd[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Txd[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Mdc              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Rst_N            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Flash_Cclk           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Flash_Cs_N           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Flash_Di             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Led_N[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Led_N[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Led_N[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_uart             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_Sclk             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_Csn              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_Din              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_Sclk             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_Csn              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_Sdi              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Reset_out_Mdpx       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clk_out_Mdpx         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Data_out_Mdpx        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; En_out_Mdpx          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Shutter_out_Mdpx     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cont_sel_out_Mdpx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MtxClr_out_Mdpx      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TPSWT_out_Mdpx       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Clk_P           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Clk_N           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dm[0]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dm[1]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[0]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[1]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[2]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[3]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[4]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[5]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[6]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[7]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[8]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[9]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[10]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[11]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[12]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[13]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[14]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dq[15]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dqs[0]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Ddr2_Dqs[1]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Eth_Mdio             ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Reset_out_Mdpx(n)    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clk_out_Mdpx(n)      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Data_out_Mdpx(n)     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; En_out_Mdpx(n)       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Shutter_out_Mdpx(n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cont_sel_out_Mdpx(n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MtxClr_out_Mdpx(n)   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TPSWT_out_Mdpx(n)    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clk_in_Mdpx(n)       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; En_in_Mdpx(n)        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[0](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[1](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[2](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[3](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[4](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[5](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[6](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Data_in_Mdpx[7](n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; Clk125              ;                   ;         ;
; Eth_Rxc             ;                   ;         ;
; Eth_RxCtl           ;                   ;         ;
; Eth_Rxd[0]          ;                   ;         ;
; Eth_Rxd[1]          ;                   ;         ;
; Eth_Rxd[2]          ;                   ;         ;
; Eth_Rxd[3]          ;                   ;         ;
; Flash_Do            ;                   ;         ;
; rxd_uart            ;                   ;         ;
; ADC_Dout            ;                   ;         ;
; Clk_in_Mdpx         ;                   ;         ;
; En_in_Mdpx          ;                   ;         ;
; Data_in_Mdpx[0]     ;                   ;         ;
; Data_in_Mdpx[1]     ;                   ;         ;
; Data_in_Mdpx[2]     ;                   ;         ;
; Data_in_Mdpx[3]     ;                   ;         ;
; Data_in_Mdpx[4]     ;                   ;         ;
; Data_in_Mdpx[5]     ;                   ;         ;
; Data_in_Mdpx[6]     ;                   ;         ;
; Data_in_Mdpx[7]     ;                   ;         ;
; Clk25               ;                   ;         ;
; Ddr2_Clk_P          ;                   ;         ;
; Ddr2_Clk_N          ;                   ;         ;
; Ddr2_Dm[0]          ;                   ;         ;
; Ddr2_Dm[1]          ;                   ;         ;
; Ddr2_Dq[0]          ;                   ;         ;
; Ddr2_Dq[1]          ;                   ;         ;
; Ddr2_Dq[2]          ;                   ;         ;
; Ddr2_Dq[3]          ;                   ;         ;
; Ddr2_Dq[4]          ;                   ;         ;
; Ddr2_Dq[5]          ;                   ;         ;
; Ddr2_Dq[6]          ;                   ;         ;
; Ddr2_Dq[7]          ;                   ;         ;
; Ddr2_Dq[8]          ;                   ;         ;
; Ddr2_Dq[9]          ;                   ;         ;
; Ddr2_Dq[10]         ;                   ;         ;
; Ddr2_Dq[11]         ;                   ;         ;
; Ddr2_Dq[12]         ;                   ;         ;
; Ddr2_Dq[13]         ;                   ;         ;
; Ddr2_Dq[14]         ;                   ;         ;
; Ddr2_Dq[15]         ;                   ;         ;
; Ddr2_Dqs[0]         ;                   ;         ;
; Ddr2_Dqs[1]         ;                   ;         ;
; Eth_Mdio            ;                   ;         ;
; Clk_in_Mdpx(n)      ;                   ;         ;
; En_in_Mdpx(n)       ;                   ;         ;
; Data_in_Mdpx[0](n)  ;                   ;         ;
; Data_in_Mdpx[1](n)  ;                   ;         ;
; Data_in_Mdpx[2](n)  ;                   ;         ;
; Data_in_Mdpx[3](n)  ;                   ;         ;
; Data_in_Mdpx[4](n)  ;                   ;         ;
; Data_in_Mdpx[5](n)  ;                   ;         ;
; Data_in_Mdpx[6](n)  ;                   ;         ;
; Data_in_Mdpx[7](n)  ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Clk25                                                                                                                                                                                                                                                        ; PIN_B12            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|Process_CtrlRdTxTsOIp~4                                                                                                                                                                                  ; LCCOMB_X61_Y43_N2  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|\Process_CtrlRdTxTsOIp:v_AddrHeader[7]~2                                                                                                                                                                 ; LCCOMB_X59_Y43_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|\Process_CtrlRdTxTsOIp:v_AddrPct[9]~1                                                                                                                                                                    ; LCCOMB_X61_Y43_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|\Process_CtrlRdTxTsOIp:v_EnableRdHeader                                                                                                                                                                  ; FF_X60_Y43_N13     ; 7       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|o_AddrHeader[0]~0                                                                                                                                                                                        ; LCCOMB_X59_Y43_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|v_Enablefase0~2                                                                                                                                                                                          ; LCCOMB_X59_Y43_N12 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|v_Standby~4                                                                                                                                                                                              ; LCCOMB_X62_Y43_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlWrTxTsOIP:u_TOP_CtrlWrTxTsOIP|Process_CtrlWrTxTsOIP~0                                                                                                                                                                              ; LCCOMB_X51_Y38_N24 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|valid_rdreq~0                                                                                                                                             ; LCCOMB_X58_Y41_N20 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|valid_wrreq~0                                                                                                                                             ; LCCOMB_X54_Y42_N30 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|MuxHdPactAddCRC:u_MuxHdPactAddCRC|v_End~0                                                                                                                                                                                              ; LCCOMB_X54_Y44_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|PhyInterface:u_PhyInterface|StateTx.S_PREAMBLE                                                                                                                                                                                         ; FF_X51_Y46_N3      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|PhyInterface:u_PhyInterface|\TxClk:var_CntAux[2]~4                                                                                                                                                                                     ; LCCOMB_X51_Y46_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|auk_udpipmac_ethernet_crc:u_auk_udpipmac_ethernet_crc|crc[1]~1                                                                                                                                                                         ; LCCOMB_X50_Y43_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[4]                                                                                                                                                                                       ; FF_X57_Y44_N13     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[5]                                                                                                                                                                                       ; FF_X57_Y44_N1      ; 32      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_rst                                                                                                                                                                                            ; FF_X58_Y45_N9      ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_Add~7                                                                                                                                                                                                        ; LCCOMB_X56_Y44_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady                                                                                                                                                                                                  ; FF_X56_Y44_N29     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady                                                                                                                                                                                                  ; FF_X56_Y44_N29     ; 281     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_Valid                                                                                                                                                                                                        ; FF_X56_Y44_N9      ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_conta_crc[0]~0                                                                                                                                                                                       ; LCCOMB_X51_Y43_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|cntr_jah:cntr3|counter_comb_bita4~0                                                                                                                         ; LCCOMB_X54_Y43_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|dffe4                                                                                                                                                       ; FF_X54_Y43_N1      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|teste_crc:u_teste_crc|\Process_Main:v_data_aux[2]~0                                                                                                                                                                                    ; LCCOMB_X50_Y43_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_TsoIP:u_TOP_TsoIP|teste_crc:u_teste_crc|o_Data[2]~0                                                                                                                                                                                                      ; LCCOMB_X50_Y43_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y31_N0     ; 410     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y31_N0     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                     ; PLL_3              ; 249     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                     ; PLL_3              ; 407     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                     ; FF_X67_Y32_N1      ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                               ; FF_X65_Y33_N9      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][6]~11                                                                                                                                                                                                                            ; LCCOMB_X66_Y34_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                               ; FF_X65_Y33_N27     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~9                                                                                                                                                                                                                               ; LCCOMB_X66_Y32_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                 ; FF_X66_Y32_N17     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                               ; FF_X66_Y32_N31     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][6]~10                                                                                                                                                                                                                     ; LCCOMB_X66_Y33_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~8                                                                                                                                                                                                        ; LCCOMB_X67_Y34_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~19                                                                                                                                                                                                  ; LCCOMB_X69_Y34_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                                                                                                                                                  ; LCCOMB_X67_Y34_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; FF_X70_Y34_N29     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; FF_X70_Y34_N1      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; FF_X66_Y34_N31     ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; FF_X66_Y34_N9      ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; LCCOMB_X70_Y34_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                         ; FF_X69_Y33_N17     ; 24      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X60_Y34_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X60_Y34_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X60_Y34_N31     ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X60_Y34_N28 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X66_Y33_N5      ; 318     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                          ; LCCOMB_X60_Y34_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X60_Y34_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X68_Y35_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X68_Y33_N14 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jgi:auto_generated|counter_reg_bit[5]~0 ; LCCOMB_X74_Y33_N0  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X68_Y35_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~1                   ; LCCOMB_X68_Y33_N10 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X73_Y33_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~6                                                                                                                                                      ; LCCOMB_X67_Y34_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~6                                                                                                                                                 ; LCCOMB_X67_Y34_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X67_Y33_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X66_Y34_N12 ; 160     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ts_packet_gen:u_ts_packet_gen|Equal1~2                                                                                                                                                                                                                       ; LCCOMB_X50_Y36_N0  ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ts_packet_gen:u_ts_packet_gen|tx_count[0]~20                                                                                                                                                                                                                 ; LCCOMB_X51_Y36_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ts_packet_gen:u_ts_packet_gen|tx_packet_count[28]~47                                                                                                                                                                                                         ; LCCOMB_X50_Y36_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady                              ; FF_X56_Y44_N29 ; 281     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                             ; JTAG_X1_Y31_N0 ; 410     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3          ; 249     ; 41                                   ; Global Clock         ; GCLK14           ; --                        ;
; cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_3          ; 407     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|reset_all           ; FF_X66_Y33_N5  ; 318     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                         ; 160     ;
; ~GND                                                                                                                                                                                           ; 72      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                         ; 46      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                            ; 46      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                            ; 43      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                     ; 37      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[3]                                                                                                                         ; 35      ;
; TOP_TsoIP:u_TOP_TsoIP|teste_crc:u_teste_crc|o_Clr                                                                                                                                              ; 33      ;
; TOP_TsoIP:u_TOP_TsoIP|auk_udpipmac_ethernet_crc:u_auk_udpipmac_ethernet_crc|crc[1]~1                                                                                                           ; 32      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[5]                                                                                                                         ; 32      ;
; ts_packet_gen:u_ts_packet_gen|tx_packet_count[28]~47                                                                                                                                           ; 31      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                              ; 30      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                 ; 30      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[2]                                                                                                                         ; 30      ;
; ts_packet_gen:u_ts_packet_gen|LessThan1~0                                                                                                                                                      ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                       ; 29      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                       ; 29      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[0]                                                                                                                         ; 29      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[1]                                                                                                                         ; 29      ;
; ts_packet_gen:u_ts_packet_gen|Equal1~2                                                                                                                                                         ; 27      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_rst                                                                                                                              ; 26      ;
; TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|valid_rdreq~0                                                                               ; 24      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                            ; 24      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                  ; 24      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                           ; 24      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1 ; 23      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0 ; 23      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                  ; 23      ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlWrTxTsOIP:u_TOP_CtrlWrTxTsOIP|v_ContaByte~0                                                                                                                          ; 22      ;
; ts_packet_gen:u_ts_packet_gen|tx_count[0]                                                                                                                                                      ; 22      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|\Process_Main:v_conta[4]                                                                                                                         ; 22      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                   ; 21      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                   ; 21      ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlWrTxTsOIP:u_TOP_CtrlWrTxTsOIP|Process_CtrlWrTxTsOIP~0                                                                                                                ; 20      ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|LessThan0~2                                                                                                                                ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                              ; 19      ;
; TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|valid_wrreq~0                                                                               ; 18      ;
; ts_packet_gen:u_ts_packet_gen|tx_count[2]                                                                                                                                                      ; 17      ;
; TOP_TsoIP:u_TOP_TsoIP|CtrlRdTxTsOIp:u_CtrlRdTxTsOIp|Equal2~3                                                                                                                                   ; 17      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                     ; 17      ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                 ; 17      ;
; ts_packet_gen:u_ts_packet_gen|tx_count[0]~20                                                                                                                                                   ; 16      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                               ; 16      ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_conta_crc[2]                                                                                                                           ; 16      ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_conta_crc[1]                                                                                                                           ; 16      ;
; TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady                                                                                                                                    ; 16      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                     ; 15      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                          ; 14      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                           ; 14      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                           ; 14      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                      ; Location                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac|altsyncram:altsyncram_component|altsyncram_9lq1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; Memory_IpUdp_1Pct_V1.mif ; M9K_X55_Y44_N0                                                                                                                                                                                 ;
; TOP_TsoIP:u_TOP_TsoIP|IpFifoTsOIp:u_IpFifoTsOIp|dcfifo:dcfifo_component|dcfifo_dun1:auto_generated|altsyncram_9j31:fifo_ram|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                     ; M9K_X55_Y41_N0, M9K_X55_Y42_N0                                                                                                                                                                 ;
; TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|altshift_taps:o_Data_rtl_0|shift_taps_9km:auto_generated|altsyncram_v1b1:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 5            ; 16           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 80    ; 16                          ; 5                           ; 16                          ; 5                           ; 80                  ; 1    ; None                     ; M9K_X55_Y43_N0                                                                                                                                                                                 ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1a04:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 45           ; 2048         ; 45           ; yes                    ; no                      ; yes                    ; no                      ; 92160 ; 2048                        ; 45                          ; 2048                        ; 45                          ; 92160               ; 12   ; None                     ; M9K_X55_Y34_N0, M9K_X55_Y31_N0, M9K_X55_Y35_N0, M9K_X75_Y36_N0, M9K_X75_Y35_N0, M9K_X75_Y32_N0, M9K_X75_Y31_N0, M9K_X75_Y33_N0, M9K_X55_Y32_N0, M9K_X55_Y33_N0, M9K_X55_Y36_N0, M9K_X75_Y34_N0 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Top_Medipix|TOP_TsoIP:u_TOP_TsoIP|IPRamHeadermac:u_IpRamHeadermac|altsyncram:altsyncram_component|altsyncram_9lq1:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(01011000) (130) (88) (58)   ;(01010000) (120) (80) (50)   ;
;8;(01110110) (166) (118) (76)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00010001) (21) (17) (11)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(01000101) (105) (69) (45)   ;(00001000) (10) (8) (08)   ;
;16;(00000000) (0) (0) (00)    ;(11101000) (350) (232) (E8)   ;(00001110) (16) (14) (0E)   ;(01110001) (161) (113) (71)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;
;24;(01100101) (145) (101) (65)    ;(01100110) (146) (102) (66)   ;(11000000) (300) (192) (C0)   ;(10101000) (250) (168) (A8)   ;(01100100) (144) (100) (64)   ;(01111100) (174) (124) (7C)   ;(11100000) (340) (224) (E0)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00001000) (10) (8) (08)   ;(00000110) (6) (6) (06)   ;(00010011) (23) (19) (13)   ;(10001100) (214) (140) (8C)   ;(00000000) (0) (0) (00)   ;(11010100) (324) (212) (D4)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;




+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,697 / 238,469 ( < 1 % ) ;
; C16 interconnects          ; 5 / 7,238 ( < 1 % )       ;
; C4 interconnects           ; 504 / 146,424 ( < 1 % )   ;
; Direct links               ; 540 / 238,469 ( < 1 % )   ;
; Global clocks              ; 5 / 20 ( 25 % )           ;
; Local interconnects        ; 966 / 81,264 ( 1 % )      ;
; R24 interconnects          ; 24 / 7,153 ( < 1 % )      ;
; R4 interconnects           ; 817 / 201,722 ( < 1 % )   ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 119) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 8                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 6                             ;
; 14                                          ; 10                            ;
; 15                                          ; 9                             ;
; 16                                          ; 53                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.31) ; Number of LABs  (Total = 119) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 84                            ;
; 1 Clock                            ; 97                            ;
; 1 Clock enable                     ; 49                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 16                            ;
; 2 Clocks                           ; 20                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.53) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 7                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 6                             ;
; 23                                           ; 11                            ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 8                             ;
; 27                                           ; 5                             ;
; 28                                           ; 10                            ;
; 29                                           ; 7                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.25) ; Number of LABs  (Total = 119) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 17                            ;
; 3                                               ; 11                            ;
; 4                                               ; 4                             ;
; 5                                               ; 7                             ;
; 6                                               ; 5                             ;
; 7                                               ; 5                             ;
; 8                                               ; 10                            ;
; 9                                               ; 4                             ;
; 10                                              ; 4                             ;
; 11                                              ; 9                             ;
; 12                                              ; 2                             ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 5                             ;
; 16                                              ; 4                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.27) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 6                             ;
; 3                                            ; 10                            ;
; 4                                            ; 6                             ;
; 5                                            ; 5                             ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 12                            ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 9                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 2                             ;
; 25                                           ; 5                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 21    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 9     ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                            ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 113          ; 0            ; 113          ; 0            ; 22           ; 118       ; 113          ; 0            ; 118       ; 118       ; 2            ; 53           ; 0            ; 4            ; 2            ; 2            ; 53           ; 2            ; 4            ; 0            ; 23           ; 53           ; 55           ; 0            ; 0            ; 0            ; 0            ; 118       ; 59           ; 84           ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 5            ; 118          ; 5            ; 118          ; 96           ; 0         ; 5            ; 118          ; 0         ; 0         ; 116          ; 65           ; 118          ; 114          ; 116          ; 116          ; 65           ; 116          ; 114          ; 118          ; 95           ; 65           ; 63           ; 118          ; 118          ; 118          ; 118          ; 0         ; 59           ; 34           ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Clk125               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ddr2_A[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_A[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ba[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cas_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cke             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Cs_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Odt             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Ras_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_We_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Eth_Txc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_TxCtl            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Txd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Rxc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_RxCtl            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Rxd[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Eth_Mdc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Eth_Rst_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Do             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flash_Cclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Cs_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Flash_Di             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Led_N[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; rxd_uart             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; txd_uart             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Sclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Csn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; ADC_Dout             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_Din              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Sclk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Csn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DAC_Sdi              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Reset_out_Mdpx       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_out_Mdpx         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Data_out_Mdpx        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; En_out_Mdpx          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Shutter_out_Mdpx     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Cont_sel_out_Mdpx    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; MtxClr_out_Mdpx      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; TPSWT_out_Mdpx       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_in_Mdpx          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; En_in_Mdpx           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; altera_reserved_tdo  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Ddr2_Clk_P           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Clk_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dm[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dm[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dq[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dqs[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Ddr2_Dqs[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; Eth_Mdio             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk25                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset_out_Mdpx(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_out_Mdpx(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Data_out_Mdpx(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; En_out_Mdpx(n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Shutter_out_Mdpx(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Cont_sel_out_Mdpx(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; MtxClr_out_Mdpx(n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; TPSWT_out_Mdpx(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; Clk_in_Mdpx(n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; En_in_Mdpx(n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[0](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[1](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[2](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[3](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[4](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[5](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[6](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Data_in_Mdpx[7](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open-drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 16 19:17:46 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Medipix_prj -c Medipix_prj
Info: Parallel compilation is enabled and will use up to 8 processors
Warning: Parallel compilation is enabled for 8 processors, but there are only 4 processors in the system. Runtime may increase due to over usage of the processor space.
Info: Selected device EP4CE75F23C8 for design "Medipix_prj"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 5, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE15F23C8 is compatible
    Info: Device EP4CE40F23C8 is compatible
    Info: Device EP4CE30F23C8 is compatible
    Info: Device EP4CE55F23C8 is compatible
    Info: Device EP4CE115F23C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 18 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "Reset_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Reset_out_Mdpx(n)"
    Warning: Pin "Clk_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Clk_out_Mdpx(n)"
    Warning: Pin "Data_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_out_Mdpx(n)"
    Warning: Pin "En_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "En_out_Mdpx(n)"
    Warning: Pin "Shutter_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Shutter_out_Mdpx(n)"
    Warning: Pin "Cont_sel_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Cont_sel_out_Mdpx(n)"
    Warning: Pin "MtxClr_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "MtxClr_out_Mdpx(n)"
    Warning: Pin "TPSWT_out_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "TPSWT_out_Mdpx(n)"
    Warning: Pin "Clk_in_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Clk_in_Mdpx(n)"
    Warning: Pin "En_in_Mdpx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "En_in_Mdpx(n)"
    Warning: Pin "Data_in_Mdpx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[0](n)"
    Warning: Pin "Data_in_Mdpx[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[1](n)"
    Warning: Pin "Data_in_Mdpx[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[2](n)"
    Warning: Pin "Data_in_Mdpx[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[3](n)"
    Warning: Pin "Data_in_Mdpx[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[4](n)"
    Warning: Pin "Data_in_Mdpx[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[5](n)"
    Warning: Pin "Data_in_Mdpx[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[6](n)"
    Warning: Pin "Data_in_Mdpx[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "Data_in_Mdpx[7](n)"
Critical Warning: No exact pin location assignment(s) for 1 pins of 96 total pins
    Info: Pin DAC_Sclk not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_dun1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe7|dffe8a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe5|dffe6a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning: Ignored filter: *ws_dgrp|dffpipe_ue9:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path: Argument <to> is not an object ID
Info: Reading SDC File: 'medipix.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {u_cpu_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 5 -duty_cycle 50.00 -name {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]} {u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {u_cpu_pll|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]} {u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning: Ignored filter at medipix.sdc(59): u_cpu_pll|*|clk[2] could not be matched with a clock
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 8 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
    Info:   40.000        Clk25
    Info:    8.000       Clk125
    Info:   16.000  Clk_in_Mdpx
    Info:   16.000 Clk_out_Mdpx
    Info:   40.000      Eth_Rxc
    Info:    8.000 u_cpu_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   40.000 u_cpu_pll|altpll_component|auto_generated|pll1|clk[1]
Info: Automatically promoted node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node cpu_pll:u_cpu_pll|altpll:altpll_component|cpu_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~1
        Info: Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mac_header:u_mac_header|o_HeaderReady~0
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data[0]
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_valid
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data[1]
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data[2]
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data[3]
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_sync
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data_aux[0]
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_valid_aux
        Info: Destination node TOP_TsoIP:u_TOP_TsoIP|mux_crc:u_mux_crc|\Process_Main:v_data_aux[1]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  20 pins available
        Info: I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  21 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 10 total pin(s) used --  26 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 10 total pin(s) used --  30 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  29 pins available
        Info: I/O bank number 7 uses 0.9V VREF pins and has 1.8V VCCIO pins. 30 total pin(s) used --  8 pins available
        Info: I/O bank number 8 uses 0.9V VREF pins and has 1.8V VCCIO pins. 30 total pin(s) used --  8 pins available
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "DAC_Sck"
    Warning: Ignored I/O standard assignment to node "Eth_Int_N"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "DAC_Sck" is assigned to location or region, but does not exist in design
    Warning: Node "Eth_Int_N" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X59_Y25 to location X70_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin Flash_Do uses I/O standard 3.3-V LVCMOS at K1
Warning: 2 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin rxd_uart uses I/O standard 3.3-V LVCMOS at H1
    Info: Pin ADC_Dout uses I/O standard 3.3-V LVCMOS at L22
Warning: PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info: Pin Flash_Do uses I/O standard 3.3-V LVCMOS at K1
Warning: Following 23 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin Ddr2_Clk_P has a permanently disabled output enable
    Info: Pin Ddr2_Clk_N has a permanently disabled output enable
    Info: Pin Ddr2_Dm[0] has a permanently disabled output enable
    Info: Pin Ddr2_Dm[1] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[0] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[1] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[2] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[3] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[4] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[5] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[6] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[7] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[8] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[9] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[10] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[11] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[12] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[13] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[14] has a permanently disabled output enable
    Info: Pin Ddr2_Dq[15] has a permanently disabled output enable
    Info: Pin Ddr2_Dqs[0] has a permanently disabled output enable
    Info: Pin Ddr2_Dqs[1] has a permanently disabled output enable
    Info: Pin Eth_Mdio has a permanently disabled output enable
Warning: Following 46 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin Ddr2_A[0] has GND driving its datain port
    Info: Pin Ddr2_A[1] has GND driving its datain port
    Info: Pin Ddr2_A[2] has GND driving its datain port
    Info: Pin Ddr2_A[3] has GND driving its datain port
    Info: Pin Ddr2_A[4] has GND driving its datain port
    Info: Pin Ddr2_A[5] has GND driving its datain port
    Info: Pin Ddr2_A[6] has GND driving its datain port
    Info: Pin Ddr2_A[7] has GND driving its datain port
    Info: Pin Ddr2_A[8] has GND driving its datain port
    Info: Pin Ddr2_A[9] has GND driving its datain port
    Info: Pin Ddr2_A[10] has GND driving its datain port
    Info: Pin Ddr2_A[11] has GND driving its datain port
    Info: Pin Ddr2_A[12] has GND driving its datain port
    Info: Pin Ddr2_A[13] has GND driving its datain port
    Info: Pin Ddr2_Ba[0] has GND driving its datain port
    Info: Pin Ddr2_Ba[1] has GND driving its datain port
    Info: Pin Ddr2_Ba[2] has GND driving its datain port
    Info: Pin Ddr2_Cas_N has GND driving its datain port
    Info: Pin Ddr2_Cke has GND driving its datain port
    Info: Pin Ddr2_Cs_N has GND driving its datain port
    Info: Pin Ddr2_Odt has GND driving its datain port
    Info: Pin Ddr2_Ras_N has GND driving its datain port
    Info: Pin Ddr2_We_N has GND driving its datain port
    Info: Pin Ddr2_Clk_P has VCC driving its datain port
    Info: Pin Ddr2_Clk_N has VCC driving its datain port
    Info: Pin Ddr2_Dm[0] has VCC driving its datain port
    Info: Pin Ddr2_Dm[1] has VCC driving its datain port
    Info: Pin Ddr2_Dq[0] has VCC driving its datain port
    Info: Pin Ddr2_Dq[1] has VCC driving its datain port
    Info: Pin Ddr2_Dq[2] has VCC driving its datain port
    Info: Pin Ddr2_Dq[3] has VCC driving its datain port
    Info: Pin Ddr2_Dq[4] has VCC driving its datain port
    Info: Pin Ddr2_Dq[5] has VCC driving its datain port
    Info: Pin Ddr2_Dq[6] has VCC driving its datain port
    Info: Pin Ddr2_Dq[7] has VCC driving its datain port
    Info: Pin Ddr2_Dq[8] has VCC driving its datain port
    Info: Pin Ddr2_Dq[9] has VCC driving its datain port
    Info: Pin Ddr2_Dq[10] has VCC driving its datain port
    Info: Pin Ddr2_Dq[11] has VCC driving its datain port
    Info: Pin Ddr2_Dq[12] has VCC driving its datain port
    Info: Pin Ddr2_Dq[13] has VCC driving its datain port
    Info: Pin Ddr2_Dq[14] has VCC driving its datain port
    Info: Pin Ddr2_Dq[15] has VCC driving its datain port
    Info: Pin Ddr2_Dqs[0] has VCC driving its datain port
    Info: Pin Ddr2_Dqs[1] has VCC driving its datain port
    Info: Pin Eth_Mdio has VCC driving its datain port
Warning: One or more LogicLock region membership assignments are unused
    Warning: "Medipix_Bridge:u_Medipix_Bridge" in region "Medipix_Bridge:u_Medipix_Bridge"
    Warning: "Rx_Data_Medipix:u_Rx_Data_Medipix" in region "Rx_Data_Medipix:u_Rx_Data_Medipix"
    Warning: "Medipix_sopc:u_Medipix_sopc" in region "Medipix_sopc:u_Medipix_sopc"
Info: Generated suppressed messages file C:/Users/franz.couto/Desktop/Prototipo_Medipix/Projeto/teste_tsoip/Medipix_prj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 643 megabytes
    Info: Processing ended: Wed Apr 16 19:18:00 2014
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/franz.couto/Desktop/Prototipo_Medipix/Projeto/teste_tsoip/Medipix_prj.fit.smsg.


