コアのバージョン記録

**ver1.0(core1_0)
10/28Sun完成
1st Architecture
周波数 : 66MHz
ボーレート : 115200
送受信バッファサイズ : 各256バイト
実行 : 逐次実行
CPI : 4固定

 - 固定値命令メモリを使用(命令ローダなし)
 - 整数演算(FPUなし)
 - fib30が動く

**ver1.1(core1_1)
10/31Wed完成

 - ver1.0の入出力に関するマイナーチェンジ
 - RE,WE系の信号の初期値を与える : decoder.vhd
 - inputのバグ(.ucfファイルの記載漏れ)を修正 : CPUEV2.ucf
 - RS232Cのパリティビットをなしに変更 : sender.vhd,receiver.vhd

**ver1.2(core1_2)
11/04Sun完成

 - ver1.1に命令ローダを搭載
 - 命令列を送信すると、最初の16命令の下位1バイトをループバックした後プログラムを実行する

**ver1.3(core1_3) : 1st Architecture完動コア
11/19Mon完成
CPI : 基本 4, addf/subf/mulf 7, divf/sqrt 11

 - ver1.2にFPUを組み込み
 - 命令列はループバックせず0xaaを送信
 - 可変レイテンシ

**ver2.1(core2_1)
作業中(実装済、未実行)
2nd Architecture
実行 : 逐次実行
CPI : 基本 2, 分岐 3, ロード/ストア 4, fadd/fsub/fmul/finv/sqrt 4

**ver2.2(core2_2)
作業中(実装済、論理合成済)
実行 : パイプライン実行

 - レジスタフォワーディング
 - jr/jlrは1ストール
 - I/O禁止時(Inputバッファが空/Outputバッファが満杯)はnストール
 - 先行命令がfadd/fsub/fmul/finv/sqrtまたはロード/ストアでデータハザードが解消できない場合は1or2ストール
 - BRANCH命令は直後の2命令を投機的実行(常に分岐不成立と予測)
