Fitter report for CPC2_DE10
Thu Jan  3 21:20:14 2019
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. DLL Summary
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Thu Jan  3 21:20:13 2019      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; CPC2_DE10                                  ;
; Top-level Entity Name           ; CPC2_DE10                                  ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEBA6U23I7                               ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 5,105 / 41,910 ( 12 % )                    ;
; Total registers                 ; 5539                                       ;
; Total pins                      ; 211 / 314 ( 67 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 1,107,752 / 5,662,720 ( 20 % )             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 3 / 6 ( 50 % )                             ;
; Total DLLs                      ; 1 / 4 ( 25 % )                             ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.97        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  32.7%      ;
;     Processors 3-4         ;  32.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; HDMI_TX_DE        ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[11]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[12]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[13]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[14]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[15]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[19]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[20]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[21]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[22]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[23]     ; Missing drive strength and slew rate ;
; HDMI_TX_HS        ; Missing drive strength and slew rate ;
; HDMI_TX_VS        ; Missing drive strength and slew rate ;
; HDMI_TX_CLK       ; Missing drive strength and slew rate ;
; LED[0]            ; Missing drive strength and slew rate ;
; LED[7]            ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[1]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[2]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[3]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[4]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[5]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[6]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[7]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[8]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[9]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[10] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[11] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[12] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[13] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[14] ; Missing slew rate                    ;
; HPS_DDR3_BA[0]    ; Missing slew rate                    ;
; HPS_DDR3_BA[1]    ; Missing slew rate                    ;
; HPS_DDR3_BA[2]    ; Missing slew rate                    ;
; HPS_DDR3_CAS_N    ; Missing slew rate                    ;
; HPS_DDR3_CKE      ; Missing slew rate                    ;
; HPS_DDR3_CS_N     ; Missing slew rate                    ;
; HPS_DDR3_ODT      ; Missing slew rate                    ;
; HPS_DDR3_RAS_N    ; Missing slew rate                    ;
; HPS_DDR3_RESET_N  ; Missing slew rate                    ;
; HPS_DDR3_WE_N     ; Missing slew rate                    ;
; HDMI_TX_D[1]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[10]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[16]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[17]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[18]     ; Missing drive strength and slew rate ;
; LED[1]            ; Missing drive strength and slew rate ;
; LED[2]            ; Missing drive strength and slew rate ;
; LED[3]            ; Missing drive strength and slew rate ;
; LED[4]            ; Missing drive strength and slew rate ;
; LED[5]            ; Missing drive strength and slew rate ;
; LED[6]            ; Missing drive strength and slew rate ;
; GPIO_0[5]         ; Missing drive strength and slew rate ;
; GPIO_0[11]        ; Missing drive strength and slew rate ;
; GPIO_0[4]         ; Missing drive strength and slew rate ;
; GPIO_0[9]         ; Missing drive strength and slew rate ;
; GPIO_1[7]         ; Missing drive strength and slew rate ;
; GPIO_1[9]         ; Missing drive strength and slew rate ;
; GPIO_1[10]        ; Missing drive strength and slew rate ;
; GPIO_1[12]        ; Missing drive strength and slew rate ;
; GPIO_1[13]        ; Missing drive strength and slew rate ;
; GPIO_1[14]        ; Missing drive strength and slew rate ;
; GPIO_1[15]        ; Missing drive strength and slew rate ;
; GPIO_1[16]        ; Missing drive strength and slew rate ;
; GPIO_1[17]        ; Missing drive strength and slew rate ;
; GPIO_1[18]        ; Missing drive strength and slew rate ;
; GPIO_1[24]        ; Missing drive strength and slew rate ;
; HDMI_I2S          ; Missing drive strength and slew rate ;
; HDMI_LRCLK        ; Missing drive strength and slew rate ;
; HDMI_SCLK         ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL      ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA      ; Missing drive strength and slew rate ;
; GPIO_1[26]        ; Missing drive strength and slew rate ;
; GPIO_1[28]        ; Missing drive strength and slew rate ;
; GPIO_1[29]        ; Missing drive strength and slew rate ;
; GPIO_1[30]        ; Missing drive strength and slew rate ;
; GPIO_1[31]        ; Missing drive strength and slew rate ;
; GPIO_1[32]        ; Missing drive strength and slew rate ;
; GPIO_1[33]        ; Missing drive strength and slew rate ;
; GPIO_1[34]        ; Missing drive strength and slew rate ;
; GPIO_1[35]        ; Missing drive strength and slew rate ;
; HPS_UART_RX       ; Missing drive strength and slew rate ;
; HPS_UART_TX       ; Missing drive strength and slew rate ;
; HPS_USB_RESET     ; Missing drive strength and slew rate ;
; HPS_USB_CLKOUT    ; Missing drive strength and slew rate ;
; HPS_USB_DIR       ; Missing drive strength and slew rate ;
; HPS_USB_NXT       ; Missing drive strength and slew rate ;
; HPS_USB_STP       ; Missing drive strength and slew rate ;
; HPS_USB_DATA[0]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[1]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[2]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[3]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[4]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[5]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[6]   ; Missing drive strength and slew rate ;
; HPS_USB_DATA[7]   ; Missing drive strength and slew rate ;
; GPIO_0[13]        ; Missing drive strength and slew rate ;
; GPIO_1[8]         ; Missing drive strength and slew rate ;
; GPIO_1[11]        ; Missing drive strength and slew rate ;
; GPIO_1[19]        ; Missing drive strength and slew rate ;
; GPIO_1[25]        ; Missing drive strength and slew rate ;
; GPIO_1[27]        ; Missing drive strength and slew rate ;
; GPIO_1[23]        ; Missing drive strength and slew rate ;
; GPIO_1[22]        ; Missing drive strength and slew rate ;
; GPIO_0[6]         ; Missing drive strength and slew rate ;
; GPIO_0[7]         ; Missing drive strength and slew rate ;
; GPIO_0[8]         ; Missing drive strength and slew rate ;
; GPIO_0[10]        ; Missing drive strength and slew rate ;
; GPIO_0[12]        ; Missing drive strength and slew rate ;
; GPIO_0[14]        ; Missing drive strength and slew rate ;
; GPIO_0[15]        ; Missing drive strength and slew rate ;
; GPIO_0[16]        ; Missing drive strength and slew rate ;
; GPIO_0[17]        ; Missing drive strength and slew rate ;
; GPIO_0[18]        ; Missing drive strength and slew rate ;
; GPIO_0[19]        ; Missing drive strength and slew rate ;
; GPIO_0[20]        ; Missing drive strength and slew rate ;
; GPIO_0[21]        ; Missing drive strength and slew rate ;
; GPIO_0[22]        ; Missing drive strength and slew rate ;
; GPIO_0[23]        ; Missing drive strength and slew rate ;
; GPIO_0[24]        ; Missing drive strength and slew rate ;
; GPIO_0[25]        ; Missing drive strength and slew rate ;
; GPIO_0[26]        ; Missing drive strength and slew rate ;
; GPIO_0[27]        ; Missing drive strength and slew rate ;
; GPIO_0[28]        ; Missing drive strength and slew rate ;
; GPIO_0[29]        ; Missing drive strength and slew rate ;
; GPIO_0[30]        ; Missing drive strength and slew rate ;
; GPIO_0[31]        ; Missing drive strength and slew rate ;
; GPIO_0[32]        ; Missing drive strength and slew rate ;
; GPIO_0[33]        ; Missing drive strength and slew rate ;
; GPIO_0[34]        ; Missing drive strength and slew rate ;
; GPIO_0[35]        ; Missing drive strength and slew rate ;
; GPIO_1[0]         ; Missing drive strength and slew rate ;
; GPIO_1[1]         ; Missing drive strength and slew rate ;
; GPIO_1[2]         ; Missing drive strength and slew rate ;
; GPIO_1[3]         ; Missing drive strength and slew rate ;
; GPIO_1[4]         ; Missing drive strength and slew rate ;
; GPIO_1[5]         ; Missing drive strength and slew rate ;
; GPIO_1[6]         ; Missing drive strength and slew rate ;
; GPIO_1[20]        ; Missing drive strength and slew rate ;
; GPIO_1[21]        ; Missing drive strength and slew rate ;
; HDMI_MCLK         ; Missing drive strength and slew rate ;
; GPIO_0[0]         ; Missing drive strength and slew rate ;
; GPIO_0[1]         ; Missing drive strength and slew rate ;
; GPIO_0[2]         ; Missing drive strength and slew rate ;
; GPIO_0[3]         ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                ; Action     ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                    ; Destination Port         ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O~CLKENA0                                                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; FPGA_CLK3_50~inputCLKENA0                                                                                                                                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; HPS_DDR3_DM[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DM[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:addbyte_cntr|a_graycounter_rng:auto_generated|dffe2a[0]                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:addbyte_cntr|a_graycounter_rng:auto_generated|dffe2a[0]~DUPLICATE                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr|a_graycounter_rng:auto_generated|dffe2a[1]                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr|a_graycounter_rng:auto_generated|dffe2a[1]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr|a_graycounter_rng:auto_generated|dffe2a[2]                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr|a_graycounter_rng:auto_generated|dffe2a[2]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|end1_cyc_reg2                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|end1_cyc_reg2~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|end_rbyte_reg                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|end_rbyte_reg~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|asmi_A[23]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|asmi_A[23]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|noise_gen_cnt[0]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|noise_gen_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|noise_gen_cnt[2]                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|noise_gen_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                             ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|poly17[8]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|poly17[8]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|reg[6][4]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|reg[6][4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|hsync_cntr[0]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|hsync_cntr[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[0]                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[0]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[1]                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[3]                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[3]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[4]                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[4]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HRESULT[1]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HRESULT[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_srd[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_srd[0]~DUPLICATE                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_swr[0]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_swr[0]~DUPLICATE                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[0]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[7]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[7]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|I[7]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|I[7]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|No_BTR                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|No_BTR~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Read_To_Reg_r[1]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Read_To_Reg_r[1]~DUPLICATE                                                                                                                                                                                                                                             ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[1]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[2]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[2]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[4]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[4]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[9]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[9]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[10]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[10]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[12]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[12]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Save_ALU_r                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Save_ALU_r~DUPLICATE                                                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[3]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[4]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[4]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[3]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][3]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][3]~DUPLICATE                                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[1]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[8]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[9]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[9]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[13]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[14]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.CMD1                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.CMD1~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[0]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[6]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[7]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[15]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.CMD2                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.CMD2~DUPLICATE                                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.INIT1                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.INIT1~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.RD2                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.RD2~DUPLICATE                                                                                                                                                                                                                                                                            ;                          ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]~DUPLICATE                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|txr[3]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|txr[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|memctl:memory_control|wp_o[5]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|memctl:memory_control|wp_o[5]~DUPLICATE                                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|memctl:memory_control|wp_o[6]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|memctl:memory_control|wp_o[6]~DUPLICATE                                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|memctl:memory_control|wp_o[7]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|memctl:memory_control|wp_o[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[1]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[1]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[2]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[2]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[5]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[5]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[8]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[8]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[1]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[1]~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[2]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[2]~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[11]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[11]~DUPLICATE                                                                                                                                                                                                                                             ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[20]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[20]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[21]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[21]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[24]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[24]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[26]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[26]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[27]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[27]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[0]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[1]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[1]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[4]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[4]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[6]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[6]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[7]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[7]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[14]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[14]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[15]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[15]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[16]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[16]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[19]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[19]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[20]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[20]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[21]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[21]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[23]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[23]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[24]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[24]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[25]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[25]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[26]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[26]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[28]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[28]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[29]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[29]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[30]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|q[30]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[0]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[0]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[1]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[1]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[3]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[3]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[5]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[5]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[7]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[7]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[8]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[8]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[10]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[10]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[11]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[11]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[12]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[12]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[14]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|q[14]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[0]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[0]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[2]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[2]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[3]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[3]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[5]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[5]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[6]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[6]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[8]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[8]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[9]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[9]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[11]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|q[11]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[0]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[0]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[2]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[2]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[5]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[5]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[7]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[7]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[14]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[14]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[15]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[15]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[16]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[16]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[17]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[17]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[18]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[18]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[19]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[19]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[20]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|q[20]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[1]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[2]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[2]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[4]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[4]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[8]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[8]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[9]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[9]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[10]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[10]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[11]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[11]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[13]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|q[13]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r|q[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r|q[0]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[2]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[2]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[3]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[3]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[4]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[4]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[6]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[6]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[8]                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[8]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[10]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[10]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[13]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[13]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[14]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[14]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[16]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[16]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[17]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[17]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[18]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[18]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[19]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[19]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[20]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[20]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[21]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[21]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[22]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[22]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[23]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|q[23]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[0]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[1]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[1]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[9]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|q[9]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:reset_r|q[0]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:reset_r|q[0]~DUPLICATE                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[13]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[13]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[14]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[14]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[17]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|timeout_reg[17]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[0]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[0]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[6]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[6]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[13]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[13]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[17]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[17]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[22]                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|watchdog[22]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|bus_4bit_reg                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|bus_4bit_reg~DUPLICATE                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|byte_alignment_reg[1]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|byte_alignment_reg[1]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[2]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[2]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[4]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[4]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[0].CRC_16_i|CRC[11]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[0].CRC_16_i|CRC[11]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i|CRC[12]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i|CRC[12]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i|CRC[15]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i|CRC[15]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i|CRC[11]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i|CRC[11]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i|CRC[14]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i|CRC[14]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[2]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[2]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[4]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[4]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[6]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[6]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[11]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[11]~DUPLICATE                                                                                                                                                                                                                               ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[14]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[14]~DUPLICATE                                                                                                                                                                                                                               ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_xfer_trig:sd_data_xfer_trig0|state.IDLE                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_xfer_trig:sd_data_xfer_trig0|state.IDLE~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[0]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[0]~DUPLICATE                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[4]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[4]~DUPLICATE                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|support_io_if:io|wb_dat[0]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|support_io_if:io|wb_dat[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|support_io_if:io|wb_dat[7]                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|support_io_if:io|wb_dat[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[1]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[1]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[0]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[0]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[7]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[3]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[5]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[0]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Read_To_Reg_r[1]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Read_To_Reg_r[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[6]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[6]~DUPLICATE                                                                                                                                                                                                                                                               ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[11]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[11]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[12]                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[12]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[9]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[11]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[0]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[0]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[6]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[6]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[3]                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[1]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[2]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[9]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[9]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|up2wb:sdc_if|sel_o[1]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|up2wb:sdc_if|sel_o[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[1]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[9]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail[5]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[2]                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[7]                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[7]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[0]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[3]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[3]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[4]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[4]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[12]                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[12]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; CPC2:cpc2_inst|usart:usart_con|track_rx[3]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|usart:usart_con|track_rx[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[3]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|hor[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[4]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|hor[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[6]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|hor[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[8]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|hor[8]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[10]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|hor[10]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_x[3]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_x[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_x[4]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_x[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_x[6]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_x[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_y[6]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_y[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_y[7]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_y[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_y[8]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|pixel_y[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|ver[2]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|ver[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; CPC2:cpc2_inst|video:fake_video|ver[7]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; CPC2:cpc2_inst|video:fake_video|ver[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                   ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+---------------------------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                   ; Ignored Value ; Ignored Source                              ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+---------------------------------------------+
; Fast Input Register         ; CPC2_DE10                                   ;              ; CPC2:cpc2_inst|usb_ulpi:usb|phy_reg_data                                                     ; ON            ; QSF Assignment                              ;
; PLL Bandwidth Preset        ; CPC2_DE10                                   ;              ; *video720_0002*|altera_pll:altera_pll_i*|*                                                   ; AUTO          ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Channel Spacing         ; CPC2_DE10                                   ;              ; *video720_0002*|altera_pll:altera_pll_i*|*                                                   ; 0 kHz         ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Compensation Mode       ; CPC2_DE10                                   ;              ; *video720_0002*|altera_pll:altera_pll_i*|*                                                   ; DIRECT        ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Compensation Mode       ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment                              ;
; PLL Automatic Self-Reset    ; CPC2_DE10                                   ;              ; *video720_0002*|altera_pll:altera_pll_i*|*                                                   ; OFF           ; ../../rtl/Altera/video720/video720_0002.qip ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment                              ;
; Global Signal               ; CPC2_DE10                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_CONV_USB_N                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_GTX_CLK                                                                             ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_INT_N                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_MDC                                                                                 ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_MDIO                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_CLK                                                                              ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_DATA[0]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_DATA[1]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_DATA[2]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_DATA[3]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_RX_DV                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_TX_DATA[0]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_TX_DATA[1]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_TX_DATA[2]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_TX_DATA[3]                                                                          ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_ENET_TX_EN                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_GSENSOR_INT                                                                              ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_I2C0_SCLK                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_I2C0_SDAT                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_I2C1_SCLK                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_I2C1_SDAT                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_KEY                                                                                      ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_LED                                                                                      ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_LTC_GPIO                                                                                 ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_CLK                                                                                   ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_CMD                                                                                   ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_DATA[0]                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_DATA[1]                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_DATA[2]                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SD_DATA[3]                                                                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SPIM_CLK                                                                                 ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SPIM_MISO                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SPIM_MOSI                                                                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard                ; CPC2_DE10                                   ;              ; HPS_SPIM_SS                                                                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; HPS_LOCATION                ; HPS_hps_0                                   ;              ; hps_io|border|hps_io_gpio_inst_LOANIO49[0]                                                   ; PIN_P14B0T    ; HPS/synthesis/HPS.qip                       ;
; HPS_LOCATION                ; HPS_hps_0                                   ;              ; hps_io|border|hps_io_gpio_inst_LOANIO50[0]                                                   ; PIN_P14A1T    ; HPS/synthesis/HPS.qip                       ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                    ; on            ; Compiler or HDL Assignment                  ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14356 ) ; 0.00 % ( 0 / 14356 )       ; 0.00 % ( 0 / 14356 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14356 ) ; 0.00 % ( 0 / 14356 )       ; 0.00 % ( 0 / 14356 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                            ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                      ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                               ;
; HPS_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                                              ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13345 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; HPS_hps_0_hps_io_border:border ; 0.00 % ( 0 / 778 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 178 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 55 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/DE10/CPC2_DE10.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,105 / 41,910        ; 12 %  ;
; ALMs needed [=A-B+C]                                        ; 5,105                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,869 / 41,910        ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,500                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,377                 ;       ;
;         [c] ALMs used for registers                         ; 992                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 783 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 19 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 18                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 812 / 4,191           ; 19 %  ;
;     -- Logic LABs                                           ; 812                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,792                 ;       ;
;     -- 7 input functions                                    ; 145                   ;       ;
;     -- 6 input functions                                    ; 2,398                 ;       ;
;     -- 5 input functions                                    ; 1,393                 ;       ;
;     -- 4 input functions                                    ; 1,327                 ;       ;
;     -- <=3 input functions                                  ; 2,529                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 914                   ;       ;
; Dedicated logic registers                                   ; 5,313                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,982 / 83,820        ; 6 %   ;
;         -- Secondary logic registers                        ; 331 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,088                 ;       ;
;         -- Routing optimization registers                   ; 225                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 211 / 314             ; 67 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 226                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 1 / 1 ( 100 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 10                    ;       ;
; M10K blocks                                                 ; 146 / 553             ; 26 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,107,752 / 5,662,720 ; 20 %  ;
; Total block memory implementation bits                      ; 1,495,040 / 5,662,720 ; 26 %  ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global clocks                                               ; 10 / 16               ; 63 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 1 / 1                 ; 100 % ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 1                 ; 100 % ;
; Average interconnect usage (total/H/V)                      ; 7.3% / 7.2% / 7.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.1% / 28.6% / 26.8% ;       ;
; Maximum fan-out                                             ; 2234                  ;       ;
; Highest non-global fan-out                                  ; 1804                  ;       ;
; Total fan-out                                               ; 59991                 ;       ;
; Average fan-out                                             ; 3.90                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+--------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; HPS_hps_0_hps_io_border:border ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5327 / 41910 ( 13 % ) ; 0 / 41910 ( 0 % )              ; 60 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5327                  ; 0                              ; 60                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5796 / 41910 ( 14 % ) ; 0 / 41910 ( 0 % )              ; 73 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1478                  ; 0                              ; 22                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3345                  ; 0                              ; 32                   ; 0                              ;
;         [c] ALMs used for registers                         ; 973                   ; 0                              ; 19                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 488 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ; 13 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 19 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 18                    ; 0                              ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ; 0                    ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ; Low                  ; Low                            ;
;                                                             ;                       ;                                ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 802 / 4191 ( 19 % )   ; 0 / 4191 ( 0 % )               ; 14 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 802                   ; 0                              ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ; 0                    ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 7694                  ; 0                              ; 98                   ; 0                              ;
;     -- 7 input functions                                    ; 144                   ; 0                              ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 2385                  ; 0                              ; 13                   ; 0                              ;
;     -- 5 input functions                                    ; 1372                  ; 0                              ; 21                   ; 0                              ;
;     -- 4 input functions                                    ; 1311                  ; 0                              ; 16                   ; 0                              ;
;     -- <=3 input functions                                  ; 2482                  ; 0                              ; 47                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 898                   ; 0                              ; 16                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ; 0                    ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                                ;                      ;                                ;
;         -- Primary logic registers                          ; 4902 / 83820 ( 6 % )  ; 0 / 83820 ( 0 % )              ; 80 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 331 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ; 0 / 83820 ( 0 % )    ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;                      ;                                ;
;         -- Design implementation registers                  ; 5008                  ; 0                              ; 80                   ; 0                              ;
;         -- Routing optimization registers                   ; 225                   ; 0                              ; 0                    ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
;                                                             ;                       ;                                ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ; 0                    ; 0                              ;
; I/O pins                                                    ; 145                   ; 61                             ; 0                    ; 5                              ;
; I/O registers                                               ; 50                    ; 176                            ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1107752               ; 0                              ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1495040               ; 0                              ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 146 / 553 ( 26 % )    ; 0 / 553 ( 0 % )                ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; ASMI block                                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )      ; 9 / 116 ( 7 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 182 / 1325 ( 13 % )            ; 0 / 1325 ( 0 % )     ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 66 / 400 ( 16 % )              ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )       ; 36 / 425 ( 8 % )               ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                 ; 0 / 8 ( 0 % )        ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 120 / 1300 ( 9 % )             ; 0 / 1300 ( 0 % )     ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 40 / 400 ( 10 % )              ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 5 / 400 ( 1 % )                ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 6 / 36 ( 16 % )                ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 26 / 175 ( 14 % )              ; 0 / 175 ( 0 % )      ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS GPIO peripheral                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; Hard Memory Controller                                      ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS loan I/O interface                                      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                 ; 0 / 54 ( 0 % )       ; 7 / 54 ( 12 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                ;                      ;                                ;
; Connections                                                 ;                       ;                                ;                      ;                                ;
;     -- Input Connections                                    ; 4546                  ; 190                            ; 119                  ; 94                             ;
;     -- Registered Input Connections                         ; 3916                  ; 0                              ; 88                   ; 0                              ;
;     -- Output Connections                                   ; 112                   ; 147                            ; 83                   ; 4607                           ;
;     -- Registered Output Connections                        ; 16                    ; 0                              ; 82                   ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Internal Connections                                        ;                       ;                                ;                      ;                                ;
;     -- Total Connections                                    ; 61544                 ; 5277                           ; 708                  ; 4869                           ;
;     -- Registered Connections                               ; 29555                 ; 100                            ; 509                  ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; External Connections                                        ;                       ;                                ;                      ;                                ;
;     -- Top                                                  ; 156                   ; 26                             ; 89                   ; 4387                           ;
;     -- HPS_hps_0_hps_io_border:border                       ; 26                    ; 110                            ; 0                    ; 201                            ;
;     -- sld_hub:auto_hub                                     ; 89                    ; 0                              ; 0                    ; 113                            ;
;     -- hard_block:auto_generated_inst                       ; 4387                  ; 201                            ; 113                  ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Partition Interface                                         ;                       ;                                ;                      ;                                ;
;     -- Input Ports                                          ; 29                    ; 135                            ; 16                   ; 104                            ;
;     -- Output Ports                                         ; 74                    ; 98                             ; 34                   ; 169                            ;
;     -- Bidir Ports                                          ; 133                   ; 55                             ; 0                    ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Registered Ports                                            ;                       ;                                ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ; 23                   ; 0                              ;
;                                                             ;                       ;                                ;                      ;                                ;
; Port Connectivity                                           ;                       ;                                ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ; 1                    ; 2                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ; 2                    ; 14                             ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ; 19                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 9                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 27                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; HPS_DDR3_RZQ ; D25   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 148                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 148                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                    ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_TX_CLK       ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE        ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]      ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10]     ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11]     ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12]     ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13]     ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14]     ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15]     ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16]     ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17]     ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18]     ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19]     ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]      ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20]     ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21]     ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22]     ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23]     ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]      ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]      ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]      ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]      ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]      ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]      ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]      ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]      ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS        ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS        ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_DDR3_ADDR[0]  ; C28   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10] ; A24   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11] ; B24   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12] ; D24   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13] ; C24   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14] ; G23   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]  ; B28   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]  ; E26   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]  ; D26   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]  ; J21   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]  ; J20   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]  ; C26   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]  ; B26   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]  ; F26   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]  ; F25   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]    ; A27   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]    ; H25   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]    ; G25   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N    ; A26   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE      ; L28   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N     ; N20   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P     ; N21   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N     ; L21   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]    ; G28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]    ; P28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]    ; W28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]    ; AB28  ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT      ; D28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N    ; A25   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N  ; V28   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N     ; E25   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[0]            ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]            ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]            ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]            ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]            ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]            ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]            ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]            ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block                                                                                                                    ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GPIO_0[0]         ; V12   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted)                                                                                                                                                                                                                                      ;
; GPIO_0[10]        ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[11]        ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[12]        ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[13]        ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[14]        ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[15]        ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[16]        ; D12   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[17]        ; AD20  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[18]        ; C12   ; 8A       ; 40           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[19]        ; AD17  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[1]         ; E8    ; 8A       ; 38           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted)                                                                                                                                                                                                                                      ;
; GPIO_0[20]        ; AC23  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[21]        ; AC22  ; 4A       ; 84           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[22]        ; Y19   ; 5A       ; 89           ; 4            ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[23]        ; AB23  ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[24]        ; AA19  ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[25]        ; W11   ; 3B       ; 32           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[26]        ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[27]        ; W14   ; 4A       ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[28]        ; Y18   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[29]        ; Y17   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[2]         ; W12   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted)                                                                                                                                                                                                                                      ;
; GPIO_0[30]        ; AB25  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[31]        ; AB26  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[32]        ; Y11   ; 3A       ; 8            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[33]        ; AA26  ; 5B       ; 89           ; 23           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[34]        ; AA13  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[35]        ; AA11  ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[3]         ; D11   ; 8A       ; 32           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted)                                                                                                                                                                                                                                      ;
; GPIO_0[4]         ; D8    ; 8A       ; 38           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o~DUPLICATE                                                                                                                                                                                                                                            ;
; GPIO_0[5]         ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[6]         ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[7]         ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[8]         ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[9]         ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[0]         ; Y15   ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[10]        ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[11]        ; AH26  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[12]        ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[13]        ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[14]        ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[15]        ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[16]        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[17]        ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[18]        ; AH21  ; 4A       ; 76           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe (inverted)                                                                                                                                                                                                                                                                                 ;
; GPIO_1[19]        ; AG21  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[1]         ; AC24  ; 5A       ; 89           ; 8            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[20]        ; AH23  ; 4A       ; 78           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[21]        ; AA20  ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[22]        ; AF22  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[23]        ; AE22  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[24]        ; AG20  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[25]        ; AF21  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[26]        ; AG19  ; 4A       ; 70           ; 0            ; 34           ; 23                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|rwds_oe (inverted)                                                                                                                                                                                                                                                                              ;
; GPIO_1[27]        ; AH19  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[28]        ; AG18  ; 4A       ; 68           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[29]        ; AH18  ; 4A       ; 68           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[2]         ; AA15  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[30]        ; AF18  ; 4A       ; 66           ; 0            ; 74           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[31]        ; AF20  ; 4A       ; 72           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[32]        ; AG15  ; 4A       ; 62           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[33]        ; AE20  ; 4A       ; 70           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[34]        ; AE19  ; 4A       ; 66           ; 0            ; 40           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[35]        ; AE17  ; 4A       ; 62           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe (inverted)                                                                                                                                                                                                                                                                                ;
; GPIO_1[3]         ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[4]         ; AG28  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[5]         ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[6]         ; AE25  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[7]         ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 23                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|hyperram_ctl:hyperram|rwds_oe (inverted)                                                                                                                                                                                                                                                                               ;
; GPIO_1[8]         ; AG26  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[9]         ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; HDMI_I2C_SCL      ; U10   ; 3A       ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~DUPLICATE                                                                                                                                                                                                           ;
; HDMI_I2C_SDA      ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen                                                                                                                                                                                                                     ;
; HDMI_I2S          ; T13   ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; HDMI_LRCLK        ; T11   ; 3B       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; HDMI_MCLK         ; U11   ; 3B       ; 28           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; HDMI_SCLK         ; T12   ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                     ;
; HPS_DDR3_DQS_N[0] ; R16   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; R18   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[2] ; T18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[3] ; T20   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_P[0] ; R17   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; R19   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[2] ; T19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[3] ; U19   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQ[0]    ; J25   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; J27   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[11]   ; J28   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[12]   ; M27   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[13]   ; M26   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[14]   ; M28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[15]   ; N28   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[16]   ; N24   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[17]   ; N25   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[18]   ; T28   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[19]   ; U28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[1]    ; J24   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; N26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[21]   ; N27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[22]   ; R27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[23]   ; V27   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[24]   ; R26   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[25]   ; R25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[26]   ; AA28  ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[27]   ; W26   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[28]   ; R24   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[29]   ; T24   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[2]    ; E28   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; Y27   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[31]   ; AA27  ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[3]    ; D27   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; J26   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; K26   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; G27   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; F28   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; K25   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[9]    ; L25   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_UART_RX       ; A22   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ;
; HPS_UART_TX       ; B21   ; 7A       ; 79           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[29] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_CLKOUT    ; G4    ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[0]   ; C10   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ;
; HPS_USB_DATA[1]   ; F5    ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ;
; HPS_USB_DATA[2]   ; C9    ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ;
; HPS_USB_DATA[3]   ; C4    ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ;
; HPS_USB_DATA[4]   ; C8    ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ;
; HPS_USB_DATA[5]   ; D4    ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[6]   ; C7    ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[7]   ; F4    ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DIR       ; E5    ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_NXT       ; D5    ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_RESET     ; H12   ; 7C       ; 57           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_STP       ; C5    ; 7D       ; 52           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                           ; 0                   ; Off                         ; User                 ; 0 pF                 ; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 12 / 16 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 51 / 68 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 23 / 45 ( 51 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 57 ( 84 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 2 / 19 ( 11 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 1 / 12 ( 8 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 12 / 14 ( 86 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+-----------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A       ; HPS_UART_RX                     ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A23      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A       ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; A25      ; 359        ; 6A       ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; A26      ; 357        ; 6A       ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; A27      ; 353        ; 6A       ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; AA1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A       ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A       ; ^DCLK                           ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A       ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A       ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A       ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A       ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A       ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A       ; LED[7]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A       ; LED[1]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B       ; VREFB5BN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B       ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B       ; HPS_DDR3_DQ[31]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; AA28     ; 289        ; 6B       ; HPS_DDR3_DQ[26]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A       ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL                     ;           ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A       ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B       ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B       ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B       ; HPS_DDR3_DM[3]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL                     ;           ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A       ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A       ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A       ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A       ; VREFB5AN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A       ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD9      ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B       ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B       ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B       ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A       ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A       ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A       ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD22     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A       ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A       ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B       ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A       ; VREFB3AN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A       ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B       ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B       ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B       ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B       ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B       ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE14     ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A       ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A       ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A       ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A       ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A       ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A       ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A       ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A       ; LED[5]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B       ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B       ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B       ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B       ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B       ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B       ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B       ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B       ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B       ; VREFB3BN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A       ; VREFB4AN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A       ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A       ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A       ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A       ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A       ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A       ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A       ; LED[4]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A       ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 209        ; 4A       ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG1      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B       ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B       ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A       ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A       ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A       ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A       ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A       ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A       ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A       ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 195        ; 4A       ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A       ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A       ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A       ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B       ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B       ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B       ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B       ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B       ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A       ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A       ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A       ; KEY[1]                          ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A       ; KEY[0]                          ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A       ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A       ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A       ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A       ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A       ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A       ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A       ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A       ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; RREF                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A       ; HPS_UART_TX                     ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A       ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; B25      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A       ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; B27      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A       ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D       ; HPS_USB_DATA[3]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 453        ; 7D       ; HPS_USB_STP                     ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D       ; HPS_USB_DATA[6]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 447        ; 7D       ; HPS_USB_DATA[4]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 445        ; 7D       ; HPS_USB_DATA[2]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 443        ; 7D       ; HPS_USB_DATA[0]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A       ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A       ; HPS_DDR3_ADDR[13]               ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; C25      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A       ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; C27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A       ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; D1       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D       ; HPS_USB_DATA[5]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 455        ; 7D       ; HPS_USB_NXT                     ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; D7       ;            ; --       ; VCCBAT                          ; power  ;                                 ; 1.2V      ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A       ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; On           ;
; D9       ;            ; 8A       ; VREFB8AN0                       ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; D10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A       ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; On           ;
; D12      ; 458        ; 8A       ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; D19      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;           ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A       ; ^GND                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D23      ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A       ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; D25      ; 371        ; 6A       ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;           ; --           ; N               ; no       ; Off          ;
; D26      ; 347        ; 6A       ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; D27      ; 335        ; 6A       ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; D28      ; 333        ; 6A       ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D       ; HPS_USB_DIR                     ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E6       ; 542        ; 9A       ; ^nCE                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A       ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A       ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; E15      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A       ; ^GND                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; E24      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A       ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; E26      ; 345        ; 6A       ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; E27      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A       ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D       ; HPS_USB_DATA[7]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F5       ; 444        ; 7D       ; HPS_USB_DATA[1]                 ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F6       ; 547        ; 9A       ; ^GND                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A       ; ^nCONFIG                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; F8       ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; F21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;                                 ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A       ; ^GND                            ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A       ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; F26      ; 360        ; 6A       ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A       ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D       ; HPS_USB_CLKOUT                  ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G5       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A       ; HPS_DDR3_ADDR[14]               ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; G24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A       ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; G26      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A       ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; G28      ; 325        ; 6A       ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A       ; ^nSTATUS                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A       ; ^MSEL1                          ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCCPGM                          ; power  ;                                 ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C       ; HPS_USB_RESET                   ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; H23      ;            ; --       ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A       ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A       ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A       ; ^MSEL0                          ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A       ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J21      ; 344        ; 6A       ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 336        ; 6A       ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 338        ; 6A       ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 330        ; 6A       ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J27      ; 321        ; 6A       ; HPS_DDR3_DQ[10]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; J28      ; 319        ; 6A       ; HPS_DDR3_DQ[11]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A       ; ^MSEL4                          ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A       ; ^MSEL3                          ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; K24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A       ; HPS_DDR3_DQ[8]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; K26      ; 328        ; 6A       ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A       ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; L24      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A       ; HPS_DDR3_DQ[9]                  ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; L26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A       ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A       ; HPS_DDR3_DQ[13]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 314        ; 6A       ; HPS_DDR3_DQ[12]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 313        ; 6A       ; HPS_DDR3_DQ[14]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A       ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 348        ; 6A       ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; N24      ; 306        ; 6B       ; HPS_DDR3_DQ[16]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 304        ; 6B       ; HPS_DDR3_DQ[17]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; N26      ; 298        ; 6B       ; HPS_DDR3_DQ[20]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; N27      ; 296        ; 6B       ; HPS_DDR3_DQ[21]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 311        ; 6A       ; HPS_DDR3_DQ[15]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; P25      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A       ; HPS_DDR3_DM[1]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A       ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 332        ; 6A       ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; R18      ; 318        ; 6A       ; HPS_DDR3_DQS_N[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 316        ; 6A       ; HPS_DDR3_DQS_P[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; R20      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B       ; HPS_DDR3_DQ[28]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; R25      ; 288        ; 6B       ; HPS_DDR3_DQ[25]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; R26      ; 290        ; 6B       ; HPS_DDR3_DQ[24]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 297        ; 6B       ; HPS_DDR3_DQ[22]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A       ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B       ; HDMI_LRCLK                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B       ; HDMI_SCLK                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B       ; HDMI_I2S                        ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B       ; HPS_DDR3_DQS_N[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 300        ; 6B       ; HPS_DDR3_DQS_P[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 286        ; 6B       ; HPS_DDR3_DQS_N[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B       ; HPS_DDR3_DQ[29]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; T25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B       ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B       ; HPS_DDR3_DQ[18]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U8       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A       ; HDMI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B       ; HDMI_MCLK                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B       ; HPS_DDR3_DQS_P[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;           ; Row I/O      ; N               ; no       ; Off          ;
; U20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V      ; --           ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B       ; HPS_DDR3_DQ[19]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V9       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B       ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B       ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; On           ;
; V13      ; 152        ; 4A       ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A       ; LED[3]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A       ; LED[2]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B       ; HPS_DDR3_DQ[23]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; V28      ; 301        ; 6B       ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; W1       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A       ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL                     ;           ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B       ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B       ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; On           ;
; W13      ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A       ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A       ; LED[0]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B       ; VCCPD5B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B       ; SW[3]                           ; input  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B       ; SW[2]                           ; input  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B       ; SW[1]                           ; input  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B       ; VCCIO5B                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B       ; HPS_DDR3_DQ[27]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; W27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V      ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B       ; HPS_DDR3_DM[2]                  ; output ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; DNU                             ;        ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A       ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A       ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A       ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL                     ;           ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --       ; VCCPGM                          ; power  ;                                 ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A       ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A       ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A       ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL                     ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A       ; LED[6]                          ; output ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A       ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A       ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A       ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B       ; SW[0]                           ; input  ; 3.3-V LVTTL                     ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;                                 ;           ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B       ; HPS_DDR3_DQ[30]                 ; bidir  ; SSTL-15 Class I                 ;           ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;           ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                             ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                  ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                  ; Integer PLL                ;
;     -- PLL Location                                                                                                                              ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                                                             ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                                                   ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                         ; 600.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                         ; 116.666666 MHz             ;
;     -- PLL Enable                                                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                                                   ; N/A                        ;
;     -- M Counter                                                                                                                                 ; 24                         ;
;     -- N Counter                                                                                                                                 ; 2                          ;
;     -- PLL Refclk Select                                                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                                                        ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                   ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                                                        ;                            ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 150.0 MHz                  ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                        ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 4                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 40.0 MHz                   ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; On                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 15                         ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;                                                                                                                                                  ;                            ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                            ;                            ;
;     -- PLL Type                                                                                                                                  ; Fractional PLL             ;
;     -- PLL Location                                                                                                                              ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                                                             ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                         ; 431.999999 MHz             ;
;     -- PLL Operation Mode                                                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                         ; 81.018518 MHz              ;
;     -- PLL Enable                                                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                                                   ; 2748778984 / 4294967296    ;
;     -- M Counter                                                                                                                                 ; 8                          ;
;     -- N Counter                                                                                                                                 ; 1                          ;
;     -- PLL Refclk Select                                                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                                                        ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                   ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                                                        ;                            ;
;         -- CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER             ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 47.999999 MHz              ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X89_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; On                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;         -- CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER             ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 15.999999 MHz              ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X89_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; On                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 27                         ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;         -- CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER             ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 3.999999 MHz               ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                        ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 108                        ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;         -- CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER             ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 0.999999 MHz               ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X89_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                        ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 432                        ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;                                                                                                                                                  ;                            ;
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                    ;                            ;
;     -- PLL Type                                                                                                                                  ; Fractional PLL             ;
;     -- PLL Location                                                                                                                              ; FRACTIONALPLL_X0_Y74_N0    ;
;     -- PLL Feedback clock type                                                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                                                             ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                         ; 405.504 MHz                ;
;     -- PLL Operation Mode                                                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                         ; 86.312342 MHz              ;
;     -- PLL Enable                                                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                                                   ; 472790000 / 4294967296     ;
;     -- M Counter                                                                                                                                 ; 8                          ;
;     -- N Counter                                                                                                                                 ; 1                          ;
;     -- PLL Refclk Select                                                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                                                        ; PLLREFCLKSELECT_X0_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                   ; FPGA_CLK3_50~input         ;
;             -- CLKIN(1) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                                                        ;                            ;
;         -- CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                            ; 3.072 MHz                  ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y75_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                        ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                         ; 132                        ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                                                    ; 1                          ;
;                                                                                                                                                  ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |CPC2_DE10                                                                                    ; 5104.5 (43.9)        ; 5867.5 (45.1)                    ; 781.0 (1.2)                                       ; 18.0 (0.0)                       ; 0.0 (0.0)            ; 7792 (75)           ; 5313 (26)                 ; 226 (226)     ; 1107752           ; 146   ; 0          ; 211  ; 0            ; |CPC2_DE10                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |CPC2:cpc2_inst|                                                                           ; 5002.6 (29.6)        ; 5750.4 (30.8)                    ; 765.8 (1.2)                                       ; 18.0 (0.1)                       ; 0.0 (0.0)            ; 7619 (49)           ; 5207 (41)                 ; 0 (0)         ; 1107752           ; 146   ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst                                                                                                                                                                                                                                                                                                         ; work         ;
;       |altshift_taps:audio_sync_rtl_0|                                                        ; 7.0 (0.0)            ; 8.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 6 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|altshift_taps:audio_sync_rtl_0                                                                                                                                                                                                                                                                          ; work         ;
;          |shift_taps_gtu:auto_generated|                                                      ; 7.0 (2.8)            ; 8.0 (3.5)                        ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (7)              ; 6 (3)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|altshift_taps:audio_sync_rtl_0|shift_taps_gtu:auto_generated                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_ro91:altsyncram5|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|altshift_taps:audio_sync_rtl_0|shift_taps_gtu:auto_generated|altsyncram_ro91:altsyncram5                                                                                                                                                                                                                ; work         ;
;             |cntr_rhf:cntr1|                                                                  ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|altshift_taps:audio_sync_rtl_0|shift_taps_gtu:auto_generated|cntr_rhf:cntr1                                                                                                                                                                                                                             ; work         ;
;       |asmi:asmi0|                                                                            ; 42.2 (0.0)           ; 48.2 (0.0)                       ; 6.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0                                                                                                                                                                                                                                                                                              ; asmi         ;
;          |asmi_asmi_parallel_0:asmi_parallel_0|                                               ; 42.2 (35.9)          ; 48.2 (40.5)                      ; 6.3 (5.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 68 (58)             ; 81 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0                                                                                                                                                                                                                                                         ; asmi         ;
;             |a_graycounter:addbyte_cntr|                                                      ; 1.7 (0.0)            ; 3.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:addbyte_cntr                                                                                                                                                                                                                              ; work         ;
;                |a_graycounter_rng:auto_generated|                                             ; 1.7 (1.7)            ; 3.0 (3.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:addbyte_cntr|a_graycounter_rng:auto_generated                                                                                                                                                                                             ; work         ;
;             |a_graycounter:gen_cntr|                                                          ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr                                                                                                                                                                                                                                  ; work         ;
;                |a_graycounter_rng:auto_generated|                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:gen_cntr|a_graycounter_rng:auto_generated                                                                                                                                                                                                 ; work         ;
;             |a_graycounter:stage_cntr|                                                        ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:stage_cntr                                                                                                                                                                                                                                ; work         ;
;                |a_graycounter_qng:auto_generated|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:stage_cntr|a_graycounter_qng:auto_generated                                                                                                                                                                                               ; work         ;
;       |audio_clock:audio_clk|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|audio_clock:audio_clk                                                                                                                                                                                                                                                                                   ; audio_clock  ;
;          |audio_clock_0002:audio_clock_inst|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst                                                                                                                                                                                                                                                 ; audio_clock  ;
;             |altera_pll:altera_pll_i|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                         ; work         ;
;       |blockram_spool:brs|                                                                    ; 29.8 (29.8)          ; 43.5 (43.5)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|blockram_spool:brs                                                                                                                                                                                                                                                                                      ; work         ;
;       |cpc_clks:cpc_clocks|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_clks:cpc_clocks                                                                                                                                                                                                                                                                                     ; cpc_clks     ;
;          |cpc_clks_0002:cpc_clks_inst|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst                                                                                                                                                                                                                                                         ; cpc_clks     ;
;             |altera_pll:altera_pll_i|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                 ; work         ;
;       |cpc_core:core|                                                                         ; 1547.9 (25.2)        ; 1648.0 (28.1)                    ; 112.4 (3.0)                                       ; 12.3 (0.1)                       ; 0.0 (0.0)            ; 2362 (35)           ; 1060 (3)                  ; 0 (0)         ; 565376            ; 72    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core                                                                                                                                                                                                                                                                                           ; work         ;
;          |YM2149:sounddev|                                                                    ; 189.5 (189.5)        ; 207.0 (207.0)                    ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 306 (306)           ; 206 (206)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev                                                                                                                                                                                                                                                                           ; work         ;
;             |vol_table:u_vol_table|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|vol_table:u_vol_table                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram:Mux7_rtl_0|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|vol_table:u_vol_table|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_at51:auto_generated|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|vol_table:u_vol_table|altsyncram:Mux7_rtl_0|altsyncram_at51:auto_generated                                                                                                                                                                                                ; work         ;
;          |a40010:gate_array|                                                                  ; 35.4 (35.4)          ; 36.0 (36.0)                      ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|a40010:gate_array                                                                                                                                                                                                                                                                         ; work         ;
;          |crtc6845:crtc|                                                                      ; 57.7 (0.0)           ; 69.8 (0.0)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc                                                                                                                                                                                                                                                                             ; work         ;
;             |crtc_gen:crtc_gen|                                                               ; 31.5 (31.5)          ; 34.8 (34.8)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen                                                                                                                                                                                                                                                           ; work         ;
;             |mpu_if:mpu_if|                                                                   ; 26.2 (26.2)          ; 35.0 (35.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if                                                                                                                                                                                                                                                               ; work         ;
;          |dat_i_arbiter:di_arbiter|                                                           ; 46.2 (46.2)          ; 48.7 (48.7)                      ; 3.2 (3.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter                                                                                                                                                                                                                                                                  ; work         ;
;          |dpram:cpc_ram|                                                                      ; 17.1 (0.0)           ; 18.8 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 5 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                                                 ; 17.1 (0.0)           ; 18.8 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 5 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_trj2:auto_generated|                                               ; 17.1 (1.6)           ; 18.8 (1.9)                       ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 5 (5)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated                                                                                                                                                                                                              ; work         ;
;                   |decode_61a:rden_decode_a|                                                  ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a                                                                                                                                                                                     ; work         ;
;                   |decode_61a:rden_decode_b|                                                  ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b                                                                                                                                                                                     ; work         ;
;                   |decode_dla:decode2|                                                        ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2                                                                                                                                                                                           ; work         ;
;                   |mux_tfb:mux5|                                                              ; 7.3 (7.3)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|mux_tfb:mux5                                                                                                                                                                                                 ; work         ;
;          |fdc:floppy|                                                                         ; 279.3 (232.0)        ; 312.7 (255.7)                    ; 34.5 (24.9)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 419 (341)           ; 285 (240)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy                                                                                                                                                                                                                                                                                ; work         ;
;             |fifo:c2s|                                                                        ; 24.3 (24.3)          ; 33.2 (33.2)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 22 (22)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s                                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:fifo_buffer_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0                                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram_9dk1:auto_generated|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                                                                                                                           ; work         ;
;             |fifo:s2c|                                                                        ; 23.0 (23.0)          ; 23.8 (23.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 23 (23)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c                                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:fifo_buffer_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0                                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram_9dk1:auto_generated|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                                                                                                                           ; work         ;
;          |ppi_fake:ppi8255|                                                                   ; 38.7 (38.7)          ; 40.8 (40.8)                      ; 2.3 (2.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 49 (49)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255                                                                                                                                                                                                                                                                          ; work         ;
;          |tv80n:cpu|                                                                          ; 858.7 (12.3)         ; 886.2 (12.2)                     ; 37.3 (0.0)                                        ; 9.9 (0.1)                        ; 0.0 (0.0)            ; 1321 (12)           ; 396 (12)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu                                                                                                                                                                                                                                                                                 ; work         ;
;             |tv80_core:i_tv80_core|                                                           ; 846.3 (338.4)        ; 874.0 (347.5)                    ; 37.5 (17.2)                                       ; 9.8 (8.0)                        ; 0.0 (0.0)            ; 1309 (509)          ; 384 (225)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core                                                                                                                                                                                                                                                           ; work         ;
;                |tv80_alu:i_alu|                                                               ; 68.8 (68.8)          ; 69.8 (69.8)                      ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 117 (117)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_alu:i_alu                                                                                                                                                                                                                                            ; work         ;
;                |tv80_mcode:i_mcode|                                                           ; 325.2 (325.2)        ; 332.8 (332.8)                    ; 7.8 (7.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 549 (549)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode                                                                                                                                                                                                                                        ; work         ;
;                |tv80_reg:i_reg|                                                               ; 113.9 (113.9)        ; 123.9 (123.9)                    ; 11.1 (11.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 159 (159)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg                                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram:RegsH_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0                                                                                                                                                                                                                     ; work         ;
;                      |altsyncram_6tm1:auto_generated|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                                                                                      ; work         ;
;                   |altsyncram:RegsL_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0                                                                                                                                                                                                                     ; work         ;
;                      |altsyncram_6tm1:auto_generated|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                                                                                      ; work         ;
;       |cpcctl:cpc_control|                                                                    ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|cpcctl:cpc_control                                                                                                                                                                                                                                                                                      ; work         ;
;       |data_multiplexer:m|                                                                    ; 90.0 (90.0)          ; 94.5 (94.5)                      ; 5.1 (5.1)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|data_multiplexer:m                                                                                                                                                                                                                                                                                      ; work         ;
;       |global_reset:global_reset|                                                             ; 5.8 (5.8)            ; 6.7 (6.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|global_reset:global_reset                                                                                                                                                                                                                                                                               ; work         ;
;       |hyperram_ctl:hyperram|                                                                 ; 216.6 (216.6)        ; 253.7 (253.7)                    ; 37.4 (37.4)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 317 (317)           ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|hyperram_ctl:hyperram                                                                                                                                                                                                                                                                                   ; work         ;
;       |hyperram_ctl:hyperram2|                                                                ; 204.8 (204.8)        ; 239.7 (239.7)                    ; 35.2 (35.2)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 295 (295)           ; 258 (258)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|hyperram_ctl:hyperram2                                                                                                                                                                                                                                                                                  ; work         ;
;       |i2c_master_top:i2c|                                                                    ; 116.5 (41.1)         ; 121.0 (42.2)                     ; 4.5 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (69)            ; 159 (55)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|i2c_master_top:i2c                                                                                                                                                                                                                                                                                      ; work         ;
;          |i2c_master_byte_ctrl:byte_controller|                                               ; 75.4 (23.0)          ; 78.7 (23.7)                      ; 3.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (33)            ; 104 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                 ; work         ;
;             |i2c_master_bit_ctrl:bit_controller|                                              ; 52.4 (52.4)          ; 55.1 (55.1)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                              ; work         ;
;       |i2s_audio:audio|                                                                       ; 12.3 (12.3)          ; 37.7 (37.7)                      ; 25.3 (25.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|i2s_audio:audio                                                                                                                                                                                                                                                                                         ; work         ;
;       |interrupt_manager:intmgr|                                                              ; 2.2 (1.1)            ; 2.8 (1.4)                        ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|interrupt_manager:intmgr                                                                                                                                                                                                                                                                                ; work         ;
;          |SR:sr1|                                                                             ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|interrupt_manager:intmgr|SR:sr1                                                                                                                                                                                                                                                                         ; work         ;
;          |SR:sr2|                                                                             ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|interrupt_manager:intmgr|SR:sr2                                                                                                                                                                                                                                                                         ; work         ;
;       |keyboard:kbd_if|                                                                       ; 86.3 (86.3)          ; 108.7 (108.7)                    ; 22.3 (22.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (135)           ; 168 (168)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|keyboard:kbd_if                                                                                                                                                                                                                                                                                         ; work         ;
;       |led_driver:led|                                                                        ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|led_driver:led                                                                                                                                                                                                                                                                                          ; work         ;
;       |master_clock:master_clk|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|master_clock:master_clk                                                                                                                                                                                                                                                                                 ; master_clock ;
;          |master_clock_0002:master_clock_inst|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst                                                                                                                                                                                                                                             ; master_clock ;
;             |altera_pll:altera_pll_i|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                     ; work         ;
;       |memctl:memory_control|                                                                 ; 5.8 (5.8)            ; 6.8 (6.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|memctl:memory_control                                                                                                                                                                                                                                                                                   ; work         ;
;       |sdc_controller:sdmmc|                                                                  ; 1065.8 (1.7)         ; 1405.1 (2.2)                     ; 339.8 (0.5)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1585 (3)            ; 1829 (0)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc                                                                                                                                                                                                                                                                                    ; work         ;
;          |bistable_domain_cross:argument_reg_cross|                                           ; 5.6 (5.6)            ; 30.8 (30.8)                      ; 25.2 (25.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:argument_reg_cross                                                                                                                                                                                                                                           ; work         ;
;          |bistable_domain_cross:block_count_reg_cross|                                        ; 4.2 (4.2)            ; 13.4 (13.4)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:block_count_reg_cross                                                                                                                                                                                                                                        ; work         ;
;          |bistable_domain_cross:block_size_reg_cross|                                         ; 8.0 (8.0)            ; 10.5 (10.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:block_size_reg_cross                                                                                                                                                                                                                                         ; work         ;
;          |bistable_domain_cross:clock_divider_reg_cross|                                      ; 1.6 (1.6)            ; 6.6 (6.6)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross                                                                                                                                                                                                                                      ; work         ;
;          |bistable_domain_cross:cmd_int_status_reg_cross|                                     ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:cmd_int_status_reg_cross                                                                                                                                                                                                                                     ; work         ;
;          |bistable_domain_cross:cmd_timeout_reg_cross|                                        ; 7.9 (7.9)            ; 20.0 (20.0)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:cmd_timeout_reg_cross                                                                                                                                                                                                                                        ; work         ;
;          |bistable_domain_cross:command_reg_cross|                                            ; 1.7 (1.7)            ; 12.3 (12.3)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:command_reg_cross                                                                                                                                                                                                                                            ; work         ;
;          |bistable_domain_cross:controll_setting_reg_cross|                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:controll_setting_reg_cross                                                                                                                                                                                                                                   ; work         ;
;          |bistable_domain_cross:data_int_status_reg_cross|                                    ; 2.3 (2.3)            ; 3.4 (3.4)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:data_int_status_reg_cross                                                                                                                                                                                                                                    ; work         ;
;          |bistable_domain_cross:data_timeout_reg_cross|                                       ; 2.4 (2.4)            ; 22.1 (22.1)                      ; 19.7 (19.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:data_timeout_reg_cross                                                                                                                                                                                                                                       ; work         ;
;          |bistable_domain_cross:dma_addr_reg_cross|                                           ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:dma_addr_reg_cross                                                                                                                                                                                                                                           ; work         ;
;          |bistable_domain_cross:response_0_reg_cross|                                         ; 6.3 (6.3)            ; 24.7 (24.7)                      ; 18.4 (18.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:response_0_reg_cross                                                                                                                                                                                                                                         ; work         ;
;          |bistable_domain_cross:response_1_reg_cross|                                         ; 8.4 (8.4)            ; 24.0 (24.0)                      ; 15.6 (15.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:response_1_reg_cross                                                                                                                                                                                                                                         ; work         ;
;          |bistable_domain_cross:response_2_reg_cross|                                         ; 7.9 (7.9)            ; 26.3 (26.3)                      ; 18.4 (18.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:response_2_reg_cross                                                                                                                                                                                                                                         ; work         ;
;          |bistable_domain_cross:response_3_reg_cross|                                         ; 3.5 (3.5)            ; 21.6 (21.6)                      ; 18.1 (18.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:response_3_reg_cross                                                                                                                                                                                                                                         ; work         ;
;          |bistable_domain_cross:software_reset_reg_cross|                                     ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:software_reset_reg_cross                                                                                                                                                                                                                                     ; work         ;
;          |edge_detect:cmd_int_rst_edge|                                                       ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|edge_detect:cmd_int_rst_edge                                                                                                                                                                                                                                                       ; work         ;
;          |edge_detect:cmd_start_edge|                                                         ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|edge_detect:cmd_start_edge                                                                                                                                                                                                                                                         ; work         ;
;          |edge_detect:data_int_rst_edge|                                                      ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|edge_detect:data_int_rst_edge                                                                                                                                                                                                                                                      ; work         ;
;          |monostable_domain_cross:cmd_int_rst_cross|                                          ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|monostable_domain_cross:cmd_int_rst_cross                                                                                                                                                                                                                                          ; work         ;
;          |monostable_domain_cross:cmd_start_cross|                                            ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|monostable_domain_cross:cmd_start_cross                                                                                                                                                                                                                                            ; work         ;
;          |monostable_domain_cross:data_int_rst_cross|                                         ; 0.8 (0.8)            ; 2.0 (2.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|monostable_domain_cross:data_int_rst_cross                                                                                                                                                                                                                                         ; work         ;
;          |sd_clock_divider:clock_divider0|                                                    ; 6.0 (6.0)            ; 6.2 (6.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0                                                                                                                                                                                                                                                    ; work         ;
;          |sd_cmd_master:sd_cmd_master0|                                                       ; 66.8 (66.8)          ; 133.6 (133.6)                    ; 66.8 (66.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 229 (229)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0                                                                                                                                                                                                                                                       ; work         ;
;          |sd_cmd_serial_host:cmd_serial_host0|                                                ; 392.4 (390.7)        ; 417.4 (414.3)                    ; 25.5 (24.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 580 (578)           ; 395 (388)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0                                                                                                                                                                                                                                                ; work         ;
;             |sd_crc_7:CRC_7|                                                                  ; 1.7 (1.7)            ; 3.2 (3.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|sd_crc_7:CRC_7                                                                                                                                                                                                                                 ; work         ;
;          |sd_controller_wb:sd_controller_wb0|                                                 ; 115.2 (85.0)         ; 179.0 (87.7)                     ; 63.8 (2.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 180 (145)           ; 286 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0                                                                                                                                                                                                                                                 ; work         ;
;             |byte_en_reg:argument_r|                                                          ; 3.3 (3.3)            ; 16.6 (16.6)                      ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r                                                                                                                                                                                                                          ; work         ;
;             |byte_en_reg:block_count_r|                                                       ; 0.8 (0.8)            ; 9.2 (9.2)                        ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r                                                                                                                                                                                                                       ; work         ;
;             |byte_en_reg:block_size_r|                                                        ; 5.7 (5.7)            ; 6.9 (6.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r                                                                                                                                                                                                                        ; work         ;
;             |byte_en_reg:clock_d_r|                                                           ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:clock_d_r                                                                                                                                                                                                                           ; work         ;
;             |byte_en_reg:cmd_int_r|                                                           ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_int_r                                                                                                                                                                                                                           ; work         ;
;             |byte_en_reg:cmd_timeout_r|                                                       ; 4.2 (4.2)            ; 10.7 (10.7)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r                                                                                                                                                                                                                       ; work         ;
;             |byte_en_reg:command_r|                                                           ; 1.0 (1.0)            ; 7.8 (7.8)                        ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r                                                                                                                                                                                                                           ; work         ;
;             |byte_en_reg:controll_r|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r                                                                                                                                                                                                                          ; work         ;
;             |byte_en_reg:data_int_r|                                                          ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_int_r                                                                                                                                                                                                                          ; work         ;
;             |byte_en_reg:data_timeout_r|                                                      ; 2.3 (2.3)            ; 13.5 (13.5)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r                                                                                                                                                                                                                      ; work         ;
;             |byte_en_reg:dma_addr_r|                                                          ; 4.4 (4.4)            ; 16.2 (16.2)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r                                                                                                                                                                                                                          ; work         ;
;             |byte_en_reg:reset_r|                                                             ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:reset_r                                                                                                                                                                                                                             ; work         ;
;          |sd_data_master:sd_data_master0|                                                     ; 56.7 (56.7)          ; 61.2 (61.2)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0                                                                                                                                                                                                                                                     ; work         ;
;          |sd_data_serial_host:sd_data_serial_host0|                                           ; 308.2 (284.7)        ; 315.9 (293.2)                    ; 7.7 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 500 (488)           ; 208 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0                                                                                                                                                                                                                                           ; work         ;
;             |sd_crc_16:CRC_16_gen[0].CRC_16_i|                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[0].CRC_16_i                                                                                                                                                                                                          ; work         ;
;             |sd_crc_16:CRC_16_gen[1].CRC_16_i|                                                ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i                                                                                                                                                                                                          ; work         ;
;             |sd_crc_16:CRC_16_gen[2].CRC_16_i|                                                ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[2].CRC_16_i                                                                                                                                                                                                          ; work         ;
;             |sd_crc_16:CRC_16_gen[3].CRC_16_i|                                                ; 5.8 (5.8)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i                                                                                                                                                                                                          ; work         ;
;          |sd_data_xfer_trig:sd_data_xfer_trig0|                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_xfer_trig:sd_data_xfer_trig0                                                                                                                                                                                                                                               ; work         ;
;          |sd_fifo_filler:sd_fifo_filler0|                                                     ; 47.0 (9.3)           ; 55.3 (9.4)                       ; 8.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (15)             ; 80 (10)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0                                                                                                                                                                                                                                                     ; work         ;
;             |generic_fifo_dc_gray:generic_fifo_dc_gray0|                                      ; 19.2 (19.2)          ; 22.5 (22.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 34 (34)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0                                                                                                                                                                                                          ; work         ;
;                |generic_dpram:u0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0                                                                                                                                                                                         ; work         ;
;                   |altsyncram:mem_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0                                                                                                                                                                    ; work         ;
;                      |altsyncram_66j1:auto_generated|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_66j1:auto_generated                                                                                                                                     ; work         ;
;             |generic_fifo_dc_gray:generic_fifo_dc_gray1|                                      ; 18.5 (18.5)          ; 23.3 (23.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 36 (36)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1                                                                                                                                                                                                          ; work         ;
;                |generic_dpram:u0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0                                                                                                                                                                                         ; work         ;
;                   |altsyncram:mem_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0                                                                                                                                                                    ; work         ;
;                      |altsyncram_66j1:auto_generated|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_66j1:auto_generated                                                                                                                                     ; work         ;
;       |sdcard_buffer:sd_buffer|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdcard_buffer:sd_buffer                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsyncram:altsyncram_component|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdcard_buffer:sd_buffer|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_ndl2:auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sdcard_buffer:sd_buffer|altsyncram:altsyncram_component|altsyncram_ndl2:auto_generated                                                                                                                                                                                                                  ; work         ;
;       |sram_ctl:sram|                                                                         ; 121.1 (121.1)        ; 125.3 (125.3)                    ; 4.5 (4.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 226 (226)           ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sram_ctl:sram                                                                                                                                                                                                                                                                                           ; work         ;
;       |sram_ctl:sram2|                                                                        ; 44.9 (44.9)          ; 44.5 (44.5)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 86 (86)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|sram_ctl:sram2                                                                                                                                                                                                                                                                                          ; work         ;
;       |support_io_if:io|                                                                      ; 30.4 (30.4)          ; 32.5 (32.5)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_io_if:io                                                                                                                                                                                                                                                                                        ; work         ;
;       |support_memory_if:memif|                                                               ; 100.7 (17.5)         ; 117.8 (26.0)                     ; 17.3 (8.5)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 151 (36)            ; 48 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif                                                                                                                                                                                                                                                                                 ; work         ;
;          |ram:support_core_memory|                                                            ; 83.1 (0.0)           ; 91.8 (0.0)                       ; 8.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 48 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                 ; 83.1 (0.0)           ; 91.8 (0.0)                       ; 8.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 48 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_r4r1:auto_generated|                                               ; 83.1 (0.0)           ; 91.8 (0.0)                       ; 8.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 48 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated                                                                                                                                                                                          ; work         ;
;                   |altsyncram_7hi2:altsyncram1|                                               ; 24.8 (1.5)           ; 24.7 (2.3)                       ; 0.0 (0.8)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 6 (6)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1                                                                                                                                                              ; work         ;
;                      |decode_61a:rden_decode_a|                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a                                                                                                                                     ; work         ;
;                      |decode_61a:rden_decode_b|                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_b                                                                                                                                     ; work         ;
;                      |decode_dla:decode4|                                                     ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4                                                                                                                                           ; work         ;
;                      |decode_dla:decode5|                                                     ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5                                                                                                                                           ; work         ;
;                      |mux_tfb:mux6|                                                           ; 6.1 (6.1)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|mux_tfb:mux6                                                                                                                                                 ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                 ; 56.8 (44.7)          ; 67.2 (52.7)                      ; 10.3 (8.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (55)             ; 42 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                     ; 12.2 (12.2)          ; 14.5 (14.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                             ; work         ;
;       |tv80n:supportcpu|                                                                      ; 887.2 (12.7)         ; 932.6 (12.8)                     ; 48.0 (0.3)                                        ; 2.7 (0.2)                        ; 0.0 (0.0)            ; 1337 (11)           ; 403 (12)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu                                                                                                                                                                                                                                                                                        ; work         ;
;          |tv80_core:i_tv80_core|                                                              ; 874.6 (342.6)        ; 919.8 (361.4)                    ; 47.7 (20.8)                                       ; 2.5 (2.1)                        ; 0.0 (0.0)            ; 1326 (515)          ; 391 (233)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core                                                                                                                                                                                                                                                                  ; work         ;
;             |tv80_alu:i_alu|                                                                  ; 70.2 (70.2)          ; 70.3 (70.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (119)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_alu:i_alu                                                                                                                                                                                                                                                   ; work         ;
;             |tv80_mcode:i_mcode|                                                              ; 347.8 (347.8)        ; 363.0 (363.0)                    ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 559 (559)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode                                                                                                                                                                                                                                               ; work         ;
;             |tv80_reg:i_reg|                                                                  ; 113.9 (113.9)        ; 125.0 (125.0)                    ; 11.5 (11.5)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 133 (133)           ; 158 (158)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram:RegsH_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram_6tm1:auto_generated|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                                                                                             ; work         ;
;                |altsyncram:RegsL_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0                                                                                                                                                                                                                            ; work         ;
;                   |altsyncram_6tm1:auto_generated|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                                                                                                                                             ; work         ;
;       |up2wb:sdc_if|                                                                          ; 40.3 (40.3)          ; 67.3 (67.3)                      ; 27.1 (27.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 120 (120)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|up2wb:sdc_if                                                                                                                                                                                                                                                                                            ; work         ;
;       |usart:usart_con|                                                                       ; 143.0 (70.2)         ; 154.8 (75.8)                     ; 11.8 (5.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 235 (116)           ; 165 (85)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con                                                                                                                                                                                                                                                                                         ; work         ;
;          |fifo:inbound|                                                                       ; 23.1 (23.1)          ; 24.9 (24.9)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 25 (25)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:inbound                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram:fifo_buffer_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_9dk1:auto_generated|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |fifo:outbound|                                                                      ; 21.3 (21.3)          ; 23.9 (23.9)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 23 (23)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:outbound                                                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram:fifo_buffer_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0                                                                                                                                                                                                                                              ; work         ;
;                |altsyncram_9dk1:auto_generated|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                                                                                                                               ; work         ;
;          |support_dma:support_dma|                                                            ; 28.5 (28.5)          ; 30.2 (30.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma                                                                                                                                                                                                                                                                 ; work         ;
;       |usb_ulpi:usb|                                                                          ; 101.2 (101.2)        ; 123.3 (123.3)                    ; 22.1 (22.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 143 (143)           ; 131 (131)                 ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usb_ulpi:usb                                                                                                                                                                                                                                                                                            ; work         ;
;          |altsyncram:tx_buffer_rtl_0|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usb_ulpi:usb|altsyncram:tx_buffer_rtl_0                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_tik1:auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|usb_ulpi:usb|altsyncram:tx_buffer_rtl_0|altsyncram_tik1:auto_generated                                                                                                                                                                                                                                  ; work         ;
;       |video:fake_video|                                                                      ; 49.3 (49.3)          ; 78.2 (78.2)                      ; 28.8 (28.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|CPC2:cpc2_inst|video:fake_video                                                                                                                                                                                                                                                                                        ; work         ;
;    |HPS:u0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0                                                                                                                                                                                                                                                                                                                 ; HPS          ;
;       |HPS_hps_0:hps_0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0                                                                                                                                                                                                                                                                                                 ; HPS          ;
;          |HPS_hps_0_fpga_interfaces:fpga_interfaces|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                       ; HPS          ;
;          |HPS_hps_0_hps_io:hps_io|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                         ; HPS          ;
;             |HPS_hps_0_hps_io_border:border|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; HPS          ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; HPS          ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; HPS          ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; HPS          ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; HPS          ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; HPS          ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; HPS          ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; HPS          ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; HPS          ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; HPS          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; HPS          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; HPS          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; HPS          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; HPS          ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; HPS          ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; HPS          ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; HPS          ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; HPS          ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; HPS          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; HPS          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; HPS          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; HPS          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; HPS          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; HPS          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; HPS          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; HPS          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; HPS          ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; HPS          ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; HPS          ;
;    |sld_hub:auto_hub|                                                                         ; 58.0 (0.5)           ; 72.0 (0.5)                       ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                          ; 57.5 (38.8)          ; 71.5 (48.2)                      ; 14.0 (9.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (66)             ; 80 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                            ; 9.5 (9.5)            ; 11.0 (11.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                          ; 9.2 (9.2)            ; 12.2 (12.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_DE10|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                ; work         ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                    ;
+-------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; HDMI_TX_DE        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]  ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]  ; Output   ; --    ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]  ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]  ; Output   ; --    ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]  ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]  ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]  ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]  ; Output   ; --    ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]  ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]  ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10] ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11] ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12] ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13] ; Output   ; --    ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14] ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]    ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]    ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]    ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N    ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE      ; Output   ; --    ; --   ; --   ; --   ; (8)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N     ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P     ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N     ; Output   ; --    ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[1]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[2]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[3]    ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT      ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N    ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N  ; Output   ; --    ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N     ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_INT       ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; LED[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SW[0]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; GPIO_0[5]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]         ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]         ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]        ; Bidir    ; --    ; (0)  ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_RX       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_TX       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_RESET     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT    ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DIR       ; Bidir    ; --    ; (2)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_NXT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_STP       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]    ; Bidir    ; (0)   ; (1)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]    ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]    ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]    ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]    ; Bidir    ; (0)   ; (1)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]    ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]    ; Bidir    ; (12)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]    ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[8]    ; Bidir    ; (0)   ; (1)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[9]    ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[10]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[11]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[12]   ; Bidir    ; (0)   ; (1)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[13]   ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[14]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[15]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[16]   ; Bidir    ; (0)   ; (1)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[17]   ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[18]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[19]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[20]   ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[21]   ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[22]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[23]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[24]   ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[25]   ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[26]   ; Bidir    ; (12)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[27]   ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[28]   ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[29]   ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[30]   ; Bidir    ; (12)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[31]   ; Bidir    ; (12)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[1] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[2] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[3] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[1] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[2] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[3] ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; GPIO_0[13]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]         ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]         ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]         ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]         ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]            ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[1]            ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; HDMI_TX_INT                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - GPIO_0[9]~output                                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_dat_reg                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; GPIO_0[9]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector128~0                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector116~0                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[3]~5                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector18~1                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector120~0                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][15]~1                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][15]~2                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][15]~4                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][15]~5                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][15]~7                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][15]~8                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][15]~9                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][15]~10                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][7]~11                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][7]~12                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][7]~13                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][0]~14                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][7]~15                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][7]~16                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][7]~17                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][7]~18                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector14~1                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_ptr[2]~0                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; GPIO_1[9]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][7]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][15]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; GPIO_1[12]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][9]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][9]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][9]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][9]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][9]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][1]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][1]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][1]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][1]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][1]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][1]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][9]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][9]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][9]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][1]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][1]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
; GPIO_1[13]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][14]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][6]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][14]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; GPIO_1[14]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][8]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][8]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][8]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][8]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][0]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][0]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][0]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][0]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][0]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][0]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][0]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][0]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][8]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][8]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][8]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][8]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
; GPIO_1[15]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][13]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][5]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][5]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][5]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][5]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][5]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][5]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][5]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][5]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][13]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; GPIO_1[16]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][10]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][2]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][2]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][2]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][10]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; GPIO_1[17]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][3]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][11]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][11]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][3]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][3]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
; GPIO_1[18]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][4]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][4]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][4]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][4]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][12]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][4]~feeder                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][4]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][4]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][12]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][12]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][4]~feeder                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
; GPIO_1[24]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HDMI_I2S                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HDMI_LRCLK                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HDMI_SCLK                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HDMI_I2C_SCL                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]                                                                                                                                                                                                                   ; 0                 ; 0       ;
; HDMI_I2C_SDA                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]                                                                                                                                                                                                                   ; 0                 ; 0       ;
; GPIO_1[26]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector128~3                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector116~0                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[3]~4                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector18~0                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector120~0                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector14~1                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][7]~1                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][7]~2                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][7]~4                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][7]~5                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][7]~6                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][7]~7                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][7]~8                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][0]~9                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][15]~10                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][15]~11                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][15]~12                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][15]~13                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][15]~15                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][15]~16                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][15]~17                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][15]~18                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[2]~1                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
; GPIO_1[28]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][15]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][15]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][15]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][15]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][7]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][15]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][7]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][15]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][15]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][15]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; GPIO_1[29]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][1]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][9]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][1]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][1]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; GPIO_1[30]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][6]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][14]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][14]~feeder                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][6]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; GPIO_1[31]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][0]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][8]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][8]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; GPIO_1[32]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][13]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][13]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][13]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][13]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][5]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][13]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][13]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][13]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][13]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][5]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; GPIO_1[33]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][2]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][2]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][2]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][2]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][2]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][2]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][2]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][2]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][10]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][10]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][10]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][10]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][10]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][10]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][10]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][10]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; GPIO_1[34]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][3]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][3]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][3]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][3]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][3]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][11]                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][3]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][3]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][3]~feeder                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][11]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][11]~feeder                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; GPIO_1[35]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][4]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][4]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][4]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][4]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][4]                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][12]                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][12]~feeder                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][4]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][4]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][4]~feeder                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; HPS_UART_RX                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_UART_TX                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_RESET                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_USB_DIR                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_STP                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 1       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 1       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 1       ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 1       ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 1       ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HDMI_MCLK                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[0]                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; GPIO_0[1]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[1]~feeder                                                                                                                                                                                                                                  ; 0                 ; 0       ;
; GPIO_0[2]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[2]                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; GPIO_0[3]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[3]                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; FPGA_CLK3_50                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - comb~0                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~1                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[15]~2                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~4                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~6                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~7                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~8                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~9                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~10                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~11                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~12                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~13                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~14                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~15                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~3                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - comb~1                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|global_reset:global_reset|n_reset_o                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_o[7]~5                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|resetn_o~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_o[7]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|csn_o~0                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|comb~1                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_b[2]~1                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_bytes[0][6]~1                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_b[2]~1                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[2]~0                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_bytes[0][6]~0                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|tv80n:supportcpu|di_reg[3]~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_addr[21]~0                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usb_ulpi:usb|D_o[5]~6                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|memctl:memory_control|D_o[7]~0                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|up2wb:sdc_if|D_o[7]~1                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~4                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[11]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~4                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~5                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~6                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~7                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~8                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~9                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~10                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~11                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~12                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~13                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~14                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~15                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~16                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~17                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~18                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~19                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~20                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~21                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~22                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~23                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~24                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~25                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~26                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~27                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~28                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~29                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~30                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~31                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~32                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~33                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~34                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~35                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~36                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~37                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~38                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~39                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~40                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~41                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~42                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~43                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~44                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~45                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~46                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~47                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~48                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~49                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~50                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~51                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~52                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~53                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~54                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~55                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~56                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~57                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~58                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~59                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~60                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~61                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~62                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~63                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~64                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~65                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~66                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~67                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~68                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~69                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~70                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~71                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~72                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~73                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~74                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~75                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~76                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~77                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~78                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~79                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~80                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~81                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~82                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usb_ulpi:usb|bus_domain_transmit~1                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~0                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~2                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[18]~6                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[11]~8                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[24]~10                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[33]~13                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[55]~15                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[46]~17                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[57]~19                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[69]~21                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[79]~23                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|rd_buffer[0]~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|A[15]~1                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|A[7]~2                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|asmi_read~0                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_pop[0]~1                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_pop[0]~1                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_pop[0]~3                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_bytes[2][0]~2                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|csn_o~3                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - comb~0                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~1                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[15]~2                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~4                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~6                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~7                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~8                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~9                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~10                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~11                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~12                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~13                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~14                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~15                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~3                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - comb~1                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|global_reset:global_reset|n_reset_o                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_o[7]~5                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|resetn_o~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_o[7]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|csn_o~0                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|sdc_controller:sdmmc|comb~1                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_b[2]~1                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_bytes[0][6]~1                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_b[2]~1                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_bytes[0][6]~0                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|tv80n:supportcpu|di_reg[3]~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_addr[21]~0                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usb_ulpi:usb|D_o[5]~6                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|memctl:memory_control|D_o[7]~0                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|up2wb:sdc_if|D_o[7]~1                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~4                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~5                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[11]~3                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~4                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~5                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~6                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~7                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~8                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~9                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~10                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~11                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~12                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~13                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~14                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~15                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~16                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~17                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~18                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~19                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~20                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~21                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~22                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~23                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~24                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~25                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~26                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~27                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~28                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~29                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~30                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~31                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~32                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~33                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~34                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~35                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~36                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~37                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~38                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~39                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~40                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~41                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~42                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~43                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~44                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~45                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~46                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~47                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~48                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~49                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~50                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~51                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~52                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~53                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~54                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~55                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~56                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~57                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~58                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~59                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~60                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~61                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~62                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~63                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~64                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~65                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~66                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~67                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~68                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~69                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~70                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~71                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~72                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~73                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~74                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~75                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~76                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~77                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~78                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~79                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~80                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~81                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o~82                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usb_ulpi:usb|bus_domain_transmit~1                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~0                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~2                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[18]~6                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[11]~8                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[24]~10                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[33]~13                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[55]~15                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[46]~17                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[57]~19                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[69]~21                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|keyboard:kbd_if|keyboard[79]~23                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|rd_buffer[0]~0                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|A[15]~1                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|blockram_spool:brs|A[7]~2                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|asmi_read~0                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_pop[0]~1                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_pop[0]~1                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_pop[0]~2                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[2]~3                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_bytes[2][0]~2                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|hyperram_ctl:hyperram2|csn_o~3                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; FPGA_CLK2_50                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Location                        ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|comb~1                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y9_N36             ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|comb~2                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y9_N30             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|comb~3                                                                                                                                                                                                                                                                           ; LABCELL_X60_Y9_N54              ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|dvalid_reg2                                                                                                                                                                                                                                                                      ; FF_X55_Y9_N17                   ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|read_reg                                                                                                                                                                                                                                                                         ; FF_X61_Y9_N35                   ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|wire_addr_reg_ena[0]                                                                                                                                                                                                                                                             ; LABCELL_X60_Y15_N12             ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|wire_asmi_opcode_reg_ena[0]                                                                                                                                                                                                                                                      ; LABCELL_X60_Y9_N18              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|wire_read_data_reg_ena[0]~1                                                                                                                                                                                                                                                      ; LABCELL_X61_Y9_N45              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|wire_read_dout_reg_ena~0                                                                                                                                                                                                                                                         ; LABCELL_X57_Y9_N12              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi_A[14]~2                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y22_N48             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi_A[20]~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y14_N27             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi_A[31]~4                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y14_N54             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|asmi_A[6]~3                                                                                                                                                                                                                                                                                                                      ; LABCELL_X56_Y22_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y75_N1      ; 82      ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|A[15]~1                                                                                                                                                                                                                                                                                                       ; MLABCELL_X47_Y13_N18            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|A[7]~2                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y13_N21            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|D_o[7]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X62_Y19_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|WideOr0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y13_N42             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|data_o[5]~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y13_N36            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|rd_buffer[0]~0                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y13_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|state.IDLE                                                                                                                                                                                                                                                                                                    ; FF_X45_Y13_N11                  ; 18      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|blockram_spool:brs|wren_o                                                                                                                                                                                                                                                                                                        ; FF_X45_Y13_N25                  ; 3       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|comb~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y18_N57             ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X89_Y7_N1      ; 2232    ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X89_Y6_N1      ; 145     ; Clock                                               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X89_Y5_N1      ; 639     ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X89_Y8_N1      ; 146     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|Equal16~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y37_N21             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal2~0                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y35_N9              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan1~19                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y35_N18             ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan2~19                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y33_N42             ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan3~19                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y34_N18             ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan4~23                                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y33_N12             ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~0                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y33_N3              ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~1                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y33_N54             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~10                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y34_N18            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~11                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y34_N3             ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~12                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y34_N30            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~13                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y34_N15            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~2                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N48            ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~3                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N39            ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~4                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N0             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~5                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N36            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~6                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y33_N57             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~7                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N27            ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~8                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N6             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Mux3~9                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y34_N57            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|ena_div                                                                                                                                                                                                                                                                                            ; FF_X35_Y35_N41                  ; 56      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|ena_div_noise                                                                                                                                                                                                                                                                                      ; FF_X35_Y35_N44                  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_reset                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y34_N54            ; 15      ; Async. clear, Latch enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[1]~17                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y34_N39             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|poly17[0]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y35_N24             ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|tone_gen_op[1]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y35_N12             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|tone_gen_op[2]~1                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y33_N36             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|tone_gen_op[3]~2                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y34_N36             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|always1~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X82_Y5_N33             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|hsync_cntr[3]~2                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y9_N6               ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[5]~6                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y9_N36              ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|mmr[8]~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y5_N42             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rmri~0                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y34_N9              ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|comb~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y37_N42             ; 63      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|Equal0~3                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y36_N24             ; 19      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_V_CNT[6]~0                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y36_N54             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|W_VCNT_RET                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y38_N42            ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~1                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N45             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~10                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y38_N6              ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~11                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y38_N27             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~12                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y38_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~2                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N36             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~5                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N30             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~6                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N21             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~7                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~8                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y38_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[4]~0                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y34_N39             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode1000w[3]~0                                                                                                                                                                                            ; LABCELL_X43_Y15_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode1011w[3]~0                                                                                                                                                                                            ; LABCELL_X43_Y15_N45             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode1022w[3]~0                                                                                                                                                                                            ; LABCELL_X51_Y15_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode978w[3]~0                                                                                                                                                                                             ; LABCELL_X43_Y15_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode989w[3]~0                                                                                                                                                                                             ; LABCELL_X51_Y15_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~0                                                                                                                                                                                            ; LABCELL_X48_Y11_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~1                                                                                                                                                                                            ; LABCELL_X51_Y13_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~2                                                                                                                                                                                            ; LABCELL_X48_Y11_N42             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode949w[3]~0                                                                                                                                                                                             ; LABCELL_X48_Y11_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode861w[3]                                                                                                                                                                                                     ; MLABCELL_X52_Y13_N33            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode861w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N51             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode878w[3]~0                                                                                                                                                                                                   ; MLABCELL_X52_Y13_N45            ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode878w[3]~1                                                                                                                                                                                                   ; MLABCELL_X52_Y13_N15            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode888w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N54             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode898w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N18             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode908w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N21             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode918w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N42             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode928w[3]~0                                                                                                                                                                                                   ; LABCELL_X43_Y15_N36             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode938w[3]~0                                                                                                                                                                                                   ; MLABCELL_X52_Y11_N48            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~2                                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y29_N27            ; 74      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal4~0                                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y30_N42            ; 86      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HD[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y28_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[5]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|LS[0]~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y28_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|NM[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S0[0]~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y27_N9             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S1[0]~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y27_N45            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S3[0]~1                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y27_N39            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|SC[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TR[0]~3                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y28_N0              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TR[2]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y28_N24             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|activity_o                                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y28_N27            ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always5~1                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y27_N6              ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always6~0                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y28_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|comb~1                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y31_N6             ; 40      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track0[0]~8                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y28_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track1[0]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y28_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track2[0]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y28_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track3[0]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y28_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|data_cntr[2]~5                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y30_N36            ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|drive_active[0]~1                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y28_N33             ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|always3~0                                                                                                                                                                                                                                                                                      ; LABCELL_X61_Y29_N30             ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[3]~1                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y29_N27             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail~9                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y29_N57             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|always3~0                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y31_N0              ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[3]~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y31_N12            ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_tail~9                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y31_N15            ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[4]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y28_N48             ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[0]~2                                                                                                                                                                                                                                                                                          ; LABCELL_X50_Y25_N42             ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|result_register[0]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y31_N24            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|wait_timeout[0]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y30_N18             ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[5]~4                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y31_N18             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[3]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y31_N33             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]~10                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y31_N36             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|track_motor_rise~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y6_N12              ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[7]~0                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y38_N18             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[6]~5                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y42_N54            ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[15]~11                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y42_N39            ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[15]~12                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y41_N57            ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Alternate~0                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y40_N3              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[0]~1                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y43_N33            ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusB[2]~4                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y44_N15             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Equal4~0                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y41_N6              ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[3]~44                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y42_N54             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F~2                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y42_N57             ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[5]~2                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y39_N36            ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[5]~3                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y42_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ISet[1]~1                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y40_N51             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|I[7]~2                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y40_N27             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntCycle~0                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y41_N48            ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Mux1~2                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y42_N33             ; 38      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|PC[8]~24                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y39_N30             ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|PC[8]~6                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y39_N9              ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]~1                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y41_N54            ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegWEH~2                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y42_N0              ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y42_N3              ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[3]~12                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y43_N9             ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[8]~7                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y43_N21            ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|TmpAddr[14]~0                                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y43_N39            ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|TmpAddr[14]~1                                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y43_N18            ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|TmpAddr[14]~3                                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y43_N36            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|TmpAddr[7]~9                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y39_N0             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[4]~5                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y40_N45             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate~2                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y40_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][0]~6                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[1][0]~7                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][0]~4                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N48             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[3][0]~5                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[4][0]~0                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][0]~1                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N42             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][0]~2                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[7][0]~3                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N21             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[0][0]~6                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[1][0]~7                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[2][0]~4                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N30             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[3][0]~5                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N54             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[4][0]~0                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[5][0]~1                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[6][0]~2                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N27             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[7][0]~3                                                                                                                                                                                                                                                       ; LABCELL_X29_Y44_N18             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpcctl:cpc_control|D_o[0]                                                                                                                                                                                                                                                                                                        ; FF_X48_Y19_N14                  ; 492     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~2                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y62_N18             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|global_reset:global_reset|n_reset_o                                                                                                                                                                                                                                                                                              ; MLABCELL_X39_Y43_N51            ; 1802    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector9~0                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y2_N0              ; 39      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_pop[0]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X63_Y1_N36              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[2]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X67_Y1_N12              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_b[2]~1                                                                                                                                                                                                                                                                                                ; LABCELL_X67_Y2_N36              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cmd_bytes[0][6]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y3_N42              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_o[7]~5                                                                                                                                                                                                                                                                                                 ; MLABCELL_X65_Y3_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe                                                                                                                                                                                                                                                                                                     ; FF_X65_Y2_N38                   ; 9       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[15]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X67_Y2_N15              ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[15]~2                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y1_N54              ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][15]~10                                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y4_N21              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[0][7]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y3_N27              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][15]~11                                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y1_N27              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[1][7]~2                                                                                                                                                                                                                                                                                        ; LABCELL_X71_Y1_N33              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][15]~12                                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y4_N9               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[2][7]~4                                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y2_N33              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][15]~13                                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y4_N54              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[3][7]~5                                                                                                                                                                                                                                                                                        ; LABCELL_X71_Y1_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][15]~15                                                                                                                                                                                                                                                                                      ; LABCELL_X71_Y3_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[4][7]~6                                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y3_N6               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][15]~16                                                                                                                                                                                                                                                                                      ; LABCELL_X71_Y2_N15              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[5][7]~7                                                                                                                                                                                                                                                                                        ; LABCELL_X71_Y2_N21              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][15]~17                                                                                                                                                                                                                                                                                      ; LABCELL_X71_Y3_N57              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[6][7]~8                                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y2_N6               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][0]~9                                                                                                                                                                                                                                                                                        ; LABCELL_X71_Y1_N57              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|read_cache[7][15]~18                                                                                                                                                                                                                                                                                      ; LABCELL_X73_Y1_N54              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|resetn_o~0                                                                                                                                                                                                                                                                                                ; LABCELL_X67_Y2_N39              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|rwds_oe                                                                                                                                                                                                                                                                                                   ; FF_X64_Y3_N2                    ; 2       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[3]~4                                                                                                                                                                                                                                                                                        ; LABCELL_X68_Y1_N42              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.IDLE                                                                                                                                                                                                                                                                                                ; FF_X65_Y2_N14                   ; 65      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|write_cache[0][15]~1                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y4_N6               ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector9~0                                                                                                                                                                                                                                                                                                ; MLABCELL_X82_Y5_N51             ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_pop[0]~0                                                                                                                                                                                                                                                                                             ; MLABCELL_X84_Y4_N54             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_ptr[2]~0                                                                                                                                                                                                                                                                                             ; MLABCELL_X84_Y2_N12             ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_b[2]~1                                                                                                                                                                                                                                                                                                 ; MLABCELL_X84_Y4_N0              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cmd_bytes[0][6]~1                                                                                                                                                                                                                                                                                          ; MLABCELL_X82_Y6_N42             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_o[7]~5                                                                                                                                                                                                                                                                                                  ; MLABCELL_X84_Y4_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe                                                                                                                                                                                                                                                                                                      ; FF_X83_Y5_N26                   ; 9       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[9]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y4_N0               ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[9]~2                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y4_N6              ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][15]~9                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y4_N54             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[0][7]~17                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y1_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][15]~10                                                                                                                                                                                                                                                                                       ; LABCELL_X88_Y4_N54              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[1][7]~18                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y1_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][15]~7                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y4_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[2][7]~15                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y1_N24              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][15]~8                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y4_N21             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[3][7]~16                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y1_N27             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][15]~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y3_N27             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[4][7]~11                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y3_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][15]~2                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y2_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[5][7]~12                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y2_N39              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][15]~4                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y3_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[6][7]~13                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y3_N30              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][0]~14                                                                                                                                                                                                                                                                                        ; LABCELL_X88_Y2_N9               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|read_cache[7][15]~5                                                                                                                                                                                                                                                                                        ; MLABCELL_X87_Y2_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|rwds_oe                                                                                                                                                                                                                                                                                                    ; FF_X83_Y4_N7                    ; 2       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[3]~5                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y3_N48              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.IDLE                                                                                                                                                                                                                                                                                                 ; FF_X83_Y2_N14                   ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|write_cache[0][15]~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X82_Y5_N54             ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y15_N48             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y15_N42             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~2                                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y15_N45             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~3                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y15_N21             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[2]~8                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y15_N3              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[7]~3                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y15_N0              ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|ctr[7]                                                                                                                                                                                                                                                                                                        ; FF_X43_Y15_N26                  ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~4                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y16_N0             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|dcnt[2]~0                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y16_N27            ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1                                                                                                                                                                                                                              ; LABCELL_X46_Y14_N54             ; 20      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                                                                                    ; FF_X50_Y14_N38                  ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always2~0                                                                                                                                                                                                                             ; LABCELL_X50_Y14_N45             ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]~0                                                                                                                                                                                                                              ; MLABCELL_X47_Y14_N57            ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~0                                                                                                                                                                                                                             ; LABCELL_X48_Y16_N21             ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                                                                                                                                       ; FF_X47_Y16_N26                  ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2s_audio:audio|Equal0~0                                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y33_N9             ; 40      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|D_o[7]~4                                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y30_N57             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|D_o[7]~5                                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y30_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[11]~8                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y31_N51            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[18]~6                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y31_N48            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[24]~10                                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y31_N18            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[33]~13                                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y31_N24            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y30_N9              ; 80      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~2                                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y30_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[46]~17                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y31_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[55]~15                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y31_N30             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[57]~19                                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y31_N21            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[69]~21                                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y30_N30             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[79]~23                                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y30_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[11]~3                                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y31_N27            ; 80      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|led_driver:led|cntr[8]~0                                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y28_N3             ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y21_N1      ; 521     ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y19_N1      ; 164     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CPC2:cpc2_inst|memctl:memory_control|D_o[7]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y23_N0              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:controll_setting_reg_cross|sync_clk_b[1][0]                                                                                                                                                                                                                                           ; FF_X43_Y23_N25                  ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|comb~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y26_N39             ; 387     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|comb~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y18_N54             ; 450     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|Equal0~3                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y36_N42              ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                                                                                                                                                                                                                                                                    ; FF_X1_Y36_N47                   ; 1210    ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|response_0_o[31]~0                                                                                                                                                                                                                                                             ; LABCELL_X42_Y26_N42             ; 120     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|start_xfr_o                                                                                                                                                                                                                                                                    ; FF_X42_Y26_N11                  ; 50      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.EXECUTE                                                                                                                                                                                                                                                                  ; FF_X42_Y26_N56                  ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.IDLE                                                                                                                                                                                                                                                                     ; FF_X43_Y26_N29                  ; 78      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~10                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N48             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~11                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N54             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~12                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N3              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~14                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N51             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~15                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N6              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~16                                                                                                                                                                                                                                                             ; LABCELL_X19_Y26_N0              ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Decoder2~8                                                                                                                                                                                                                                                              ; LABCELL_X19_Y26_N18             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Selector160~0                                                                                                                                                                                                                                                           ; LABCELL_X19_Y27_N36             ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|WideOr7                                                                                                                                                                                                                                                                 ; LABCELL_X23_Y27_N6              ; 37      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|WideOr8~0                                                                                                                                                                                                                                                               ; LABCELL_X24_Y25_N15             ; 121     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o~DUPLICATE                                                                                                                                                                                                                                                      ; FF_X23_Y28_N43                  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|crc_enable                                                                                                                                                                                                                                                              ; FF_X22_Y28_N26                  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|crc_rst                                                                                                                                                                                                                                                                 ; FF_X22_Y28_N55                  ; 8       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_idx~0                                                                                                                                                                                                                                                              ; LABCELL_X19_Y27_N42             ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.FINISH_WR                                                                                                                                                                                                                                                         ; FF_X24_Y28_N56                  ; 126     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.READ                                                                                                                                                                                                                                                              ; FF_X23_Y28_N5                   ; 43      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.SETUP_CRC                                                                                                                                                                                                                                                         ; FF_X23_Y27_N26                  ; 42      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~0                                                                                                                                                                                                                                         ; LABCELL_X46_Y24_N3              ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~1                                                                                                                                                                                                                                         ; LABCELL_X46_Y24_N18             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~2                                                                                                                                                                                                                                         ; LABCELL_X46_Y24_N57             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~3                                                                                                                                                                                                                                         ; LABCELL_X46_Y24_N30             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|always0~0                                                                                                                                                                                                                                      ; LABCELL_X42_Y23_N42             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|always0~1                                                                                                                                                                                                                                      ; LABCELL_X45_Y22_N42             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|always0~0                                                                                                                                                                                                                                       ; LABCELL_X36_Y21_N21             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|always0~1                                                                                                                                                                                                                                       ; LABCELL_X45_Y22_N57             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:clock_d_r|always0~0                                                                                                                                                                                                                                          ; MLABCELL_X39_Y22_N30            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_int_r|always0~0                                                                                                                                                                                                                                          ; LABCELL_X42_Y23_N48             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~0                                                                                                                                                                                                                                      ; LABCELL_X37_Y23_N48             ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~1                                                                                                                                                                                                                                      ; LABCELL_X37_Y23_N18             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~2                                                                                                                                                                                                                                      ; LABCELL_X43_Y25_N42             ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|always0~0                                                                                                                                                                                                                                          ; LABCELL_X42_Y23_N54             ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|always0~1                                                                                                                                                                                                                                          ; MLABCELL_X39_Y22_N21            ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r|always0~1                                                                                                                                                                                                                                         ; LABCELL_X42_Y23_N12             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_int_r|always0~0                                                                                                                                                                                                                                         ; LABCELL_X36_Y21_N27             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~0                                                                                                                                                                                                                                     ; LABCELL_X42_Y23_N6              ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~1                                                                                                                                                                                                                                     ; LABCELL_X42_Y23_N9              ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~2                                                                                                                                                                                                                                     ; LABCELL_X42_Y23_N51             ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~0                                                                                                                                                                                                                                         ; LABCELL_X36_Y21_N45             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~1                                                                                                                                                                                                                                         ; LABCELL_X37_Y23_N24             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~2                                                                                                                                                                                                                                         ; LABCELL_X42_Y23_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~3                                                                                                                                                                                                                                         ; LABCELL_X42_Y23_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:reset_r|always0~0                                                                                                                                                                                                                                            ; MLABCELL_X39_Y22_N45            ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_ack_o                                                                                                                                                                                                                                                                 ; FF_X45_Y24_N56                  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_dat_o[19]~10                                                                                                                                                                                                                                                          ; LABCELL_X45_Y24_N39             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_dat_o[27]~13                                                                                                                                                                                                                                                          ; LABCELL_X43_Y24_N21             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_dat_o[31]~4                                                                                                                                                                                                                                                           ; LABCELL_X43_Y23_N3              ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|state.DATA_TRANSFER                                                                                                                                                                                                                                                          ; FF_X37_Y17_N26                  ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|state.IDLE                                                                                                                                                                                                                                                                   ; FF_X37_Y17_N47                  ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_o[3]~5                                                                                                                                                                                                                                                     ; MLABCELL_X34_Y19_N54            ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o                                                                                                                                                                                                                                                           ; FF_X34_Y19_N49                  ; 4       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|WideOr7                                                                                                                                                                                                                                                            ; LABCELL_X36_Y19_N12             ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|blkcnt_reg[13]~1                                                                                                                                                                                                                                                   ; LABCELL_X33_Y21_N36             ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|blksize_reg[0]~0                                                                                                                                                                                                                                                   ; LABCELL_X37_Y18_N36             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_c[4]~4                                                                                                                                                                                                                                                         ; LABCELL_X33_Y21_N18             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_en                                                                                                                                                                                                                                                             ; FF_X31_Y19_N14                  ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_in[0]~5                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y19_N9             ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_rst                                                                                                                                                                                                                                                            ; FF_X33_Y21_N35                  ; 70      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_status[2]~0                                                                                                                                                                                                                                                    ; LABCELL_X35_Y19_N30             ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[2]~1                                                                                                                                                                                                                                                    ; LABCELL_X35_Y20_N54             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|last_din[3]~0                                                                                                                                                                                                                                                      ; LABCELL_X33_Y21_N24             ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.IDLE                                                                                                                                                                                                                                                         ; FF_X35_Y19_N11                  ; 66      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.READ_DAT                                                                                                                                                                                                                                                     ; FF_X35_Y19_N56                  ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.WRITE_CRC                                                                                                                                                                                                                                                    ; FF_X35_Y19_N47                  ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[9]~1                                                                                                                                                                                                                                                    ; LABCELL_X33_Y21_N6              ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|we                                                                                                                                                                                                                                                                 ; FF_X36_Y20_N43                  ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|comb~0                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y18_N30             ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|comb~1                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y18_N24             ; 8       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|fifo_rd~0                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y18_N42             ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rd_rst                                                                                                                                                                                                                            ; FF_X36_Y18_N14                  ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rp_gray[0]~0                                                                                                                                                                                                                      ; MLABCELL_X39_Y18_N21            ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wp_bin[1]~0                                                                                                                                                                                                                       ; LABCELL_X36_Y18_N21             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wr_rst                                                                                                                                                                                                                            ; FF_X36_Y18_N38                  ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rd_rst                                                                                                                                                                                                                            ; FF_X36_Y18_N32                  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[0]~0                                                                                                                                                                                                                      ; MLABCELL_X39_Y17_N33            ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_gray[1]~0                                                                                                                                                                                                                      ; LABCELL_X36_Y18_N48             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wr_rst                                                                                                                                                                                                                            ; FF_X36_Y18_N2                   ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|wbm_adr_o[4]~0                                                                                                                                                                                                                                                               ; LABCELL_X37_Y18_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|A[0][4]~2                                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N33              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|A[1][3]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N30              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|A[2][5]~3                                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y5_N36              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|A[3][3]~4                                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y5_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|DOUT[7]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N12              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram2|always4~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N18              ; 38      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|A[0][3]~3                                                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y8_N57              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|A[1][7]~2                                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y8_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|A[2][3]~1                                                                                                                                                                                                                                                                                                          ; LABCELL_X73_Y7_N39              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|A[3][3]~4                                                                                                                                                                                                                                                                                                          ; LABCELL_X73_Y7_N54              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|DOUT[7]~1                                                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y8_N48              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|always4~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y8_N27              ; 38      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sram_ctl:sram|romflags[63]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X74_Y23_N24             ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[15]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y17_N48             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[5]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y23_N6              ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[2]~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y18_N54            ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~2                                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y18_N12            ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a|w_anode1011w[3]~0                                                                                                                                            ; LABCELL_X55_Y15_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a|w_anode1022w[3]~0                                                                                                                                            ; LABCELL_X55_Y15_N3              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a|w_anode1033w[3]~0                                                                                                                                            ; LABCELL_X56_Y15_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a|w_anode967w[3]~0                                                                                                                                             ; LABCELL_X56_Y15_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_a|w_anode989w[3]~0                                                                                                                                             ; LABCELL_X53_Y15_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_b|w_anode1000w[3]~0                                                                                                                                            ; MLABCELL_X3_Y4_N51              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_b|w_anode1022w[3]~0                                                                                                                                            ; LABCELL_X1_Y5_N24               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_b|w_anode949w[3]                                                                                                                                               ; MLABCELL_X39_Y6_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_61a:rden_decode_b|w_anode978w[3]~0                                                                                                                                             ; MLABCELL_X39_Y6_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode861w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N51            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode861w[3]~0                                                                                                                                                   ; LABCELL_X56_Y15_N3              ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode878w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N39            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode888w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N3             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode888w[3]~0                                                                                                                                                   ; LABCELL_X56_Y15_N18             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode898w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N36            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode908w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N0             ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode908w[3]~0                                                                                                                                                   ; LABCELL_X56_Y15_N42             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode918w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N45            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode928w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N27            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode938w[3]                                                                                                                                                     ; MLABCELL_X59_Y15_N24            ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode861w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N45               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode878w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N48               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode878w[3]~0                                                                                                                                                   ; MLABCELL_X39_Y6_N36             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode888w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N51               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode898w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N54               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode898w[3]~0                                                                                                                                                   ; LABCELL_X1_Y5_N57               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode908w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N3                ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode918w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N33               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode918w[3]~0                                                                                                                                                   ; LABCELL_X1_Y5_N36               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode928w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N21               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode938w[3]                                                                                                                                                     ; LABCELL_X1_Y5_N27               ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode5|w_anode938w[3]~0                                                                                                                                                   ; MLABCELL_X39_Y6_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                             ; LABCELL_X4_Y2_N42               ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                             ; LABCELL_X2_Y1_N3                ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                             ; LABCELL_X2_Y1_N39               ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~0                                                                                                                                                                   ; LABCELL_X2_Y2_N9                ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~4                                                                                                                                                                   ; LABCELL_X2_Y2_N39               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                         ; LABCELL_X2_Y1_N6                ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                    ; LABCELL_X2_Y1_N42               ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[3]~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y19_N24            ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[7]~5                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y18_N54             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[15]~9                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y20_N24            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[2]                                                                                                                                                                                                                                                                                      ; FF_X71_Y17_N38                  ; 87      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[3]                                                                                                                                                                                                                                                                                      ; FF_X71_Y17_N14                  ; 84      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[9]~32                                                                                                                                                                                                                                                                                   ; LABCELL_X68_Y21_N54             ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[7]~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y19_N3             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[1]~4                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y17_N9              ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Equal4~0                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y24_N0              ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[5]~32                                                                                                                                                                                                                                                                                   ; LABCELL_X64_Y20_N36             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~4                                                                                                                                                                                                                                                                                       ; LABCELL_X62_Y18_N3              ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]~2                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y24_N24             ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]~3                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y24_N42             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[0]~1                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y21_N30             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]~1                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y18_N57             ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle~0                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y21_N36             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~23                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y21_N3              ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~3                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y25_N24             ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]~1                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y20_N9             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEH~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y21_N21            ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y21_N18            ; 10      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[6]~4                                                                                                                                                                                                                                                                                   ; LABCELL_X73_Y17_N45             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[8]~14                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y17_N3              ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~12                                                                                                                                                                                                                                                                            ; LABCELL_X61_Y20_N27             ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~13                                                                                                                                                                                                                                                                            ; MLABCELL_X59_Y21_N45            ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~14                                                                                                                                                                                                                                                                            ; LABCELL_X60_Y19_N9              ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[7]~5                                                                                                                                                                                                                                                                              ; LABCELL_X60_Y19_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[5]~6                                                                                                                                                                                                                                                                                 ; LABCELL_X68_Y23_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]~1                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y20_N30            ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[2]~2                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y21_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][0]~6                                                                                                                                                                                                                                                              ; LABCELL_X67_Y21_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[1][0]~7                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N21             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][0]~4                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N18             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[3][0]~5                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[4][0]~0                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N45             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][0]~1                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][0]~2                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[7][0]~3                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[0][0]~6                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[1][0]~7                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[2][0]~4                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N48             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[3][0]~5                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N30             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[4][0]~0                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N42             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[5][0]~1                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[6][0]~2                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N27             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[7][0]~3                                                                                                                                                                                                                                                              ; LABCELL_X71_Y19_N54             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|D_o[7]~1                                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y11_N12             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[15]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y24_N57             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[23]~2                                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y25_N6              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[31]~3                                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y25_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[6]                                                                                                                                                                                                                                                                                                            ; FF_X45_Y24_N14                  ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[7]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y24_N27             ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|cyc_o~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y24_N48             ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[15]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y25_N54             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[23]~3                                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y25_N30             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[31]~2                                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y25_N39             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[7]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y25_N33             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|up2wb:sdc_if|we_o~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X53_Y25_N36             ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|always4~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y45_N39             ; 38      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|clear_buffers                                                                                                                                                                                                                                                                                                    ; FF_X52_Y18_N38                  ; 45      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|comb~1                                                                                                                                                                                                                                                                                                           ; LABCELL_X46_Y18_N30             ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|always3~0                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y17_N42             ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[6]~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y18_N30            ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail~9                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y17_N27             ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|always3~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y18_N57            ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[4]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y18_N48             ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail~10                                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y18_N39             ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|inbound_timer[5]~2                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y45_N42             ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[4]~2                                                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y43_N33            ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|rdr[0]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y35_N24             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|sdr[0]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y34_N0              ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.111                                                                                                                                                                                                                                                                                ; FF_X55_Y14_N38                  ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|D_o[5]~6                                                                                                                                                                                                                                                                                                            ; LABCELL_X57_Y36_N15             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|bus_domain_transmit~1                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y36_N54             ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|bus_pid[3]~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y44_N27            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|bus_reg_data[7]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y23_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|bus_reg_id[5]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y36_N3              ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|comb~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y43_N45             ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_operation[1]~1                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y73_N0              ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_pid[0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y73_N42             ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_reg_data[7]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y68_N15             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_reg_id[0]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y73_N21             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|rx_buffer_write_ptr[5]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X50_Y73_N54             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|rxd_cmd[7]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y73_N9              ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_WAITREAD                                                                                                                                                                                                                                                                                                ; FF_X50_Y72_N8                   ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|sync_reset[3]                                                                                                                                                                                                                                                                                                       ; FF_X50_Y74_N35                  ; 32      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|tx_buffer_write_ptr[0]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y43_N24             ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usb_ulpi:usb|usb_data_o[0]~3                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y71_N51             ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|LessThan0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X27_Y2_N3               ; 29      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|LessThan1~2                                                                                                                                                                                                                                                                                                     ; LABCELL_X33_Y1_N15              ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|video_offset[3]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y1_N9               ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                                    ; PIN_V11                         ; 8       ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; FPGA_CLK3_50                                                                                                                                                                                                                                                                                                                                    ; PIN_E11                         ; 26      ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces|h2f_loan_in[10]                                                                                                                                                                                                                                                                ; HPSINTERFACELOANIO_X52_Y62_N111 ; 82      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7       ; 11      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7       ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7       ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7       ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7       ; 11      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4       ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8       ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4       ; 12      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22          ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9       ; 41      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101         ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8       ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4       ; 12      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22          ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9       ; 41      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101         ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8       ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4       ; 12      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22          ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9       ; 41      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101         ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6        ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8       ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4       ; 12      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22          ; 17      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9       ; 41      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44          ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101         ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111        ; 98      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111        ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALGPIO_X87_Y74_N111  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y2_N3                   ; 189     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y2_N3                   ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; rtl~114                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y34_N42            ; 84      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; rtl~115                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y34_N9             ; 8       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                           ; FF_X1_Y2_N41                    ; 17      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                  ; LABCELL_X1_Y2_N15               ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                ; LABCELL_X1_Y3_N24               ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                   ; LABCELL_X2_Y2_N33               ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                  ; LABCELL_X1_Y2_N0                ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                     ; FF_X6_Y2_N32                    ; 19      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                   ; LABCELL_X1_Y3_N3                ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                     ; FF_X6_Y2_N38                    ; 7       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                                                                     ; LABCELL_X4_Y2_N6                ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                                                                                                               ; MLABCELL_X3_Y2_N12              ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                              ; MLABCELL_X3_Y3_N36              ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                         ; MLABCELL_X3_Y3_N51              ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                ; FF_X1_Y2_N29                    ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                               ; FF_X2_Y2_N26                    ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                ; FF_X1_Y2_N47                    ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                ; FF_X1_Y2_N8                     ; 18      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y2_N57              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                               ; FF_X1_Y1_N38                    ; 29      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]     ; PLLOUTPUTCOUNTER_X0_Y75_N1 ; 82      ; Global Clock         ; GCLK13           ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[0]             ; PLLOUTPUTCOUNTER_X89_Y7_N1 ; 2232    ; Global Clock         ; GCLK6            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[1]             ; PLLOUTPUTCOUNTER_X89_Y6_N1 ; 145     ; Global Clock         ; GCLK7            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[2]             ; PLLOUTPUTCOUNTER_X89_Y5_N1 ; 639     ; Global Clock         ; GCLK5            ; --                        ;
; CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[3]             ; PLLOUTPUTCOUNTER_X89_Y8_N1 ; 146     ; Global Clock         ; GCLK4            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 521     ; Global Clock         ; GCLK3            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 164     ; Global Clock         ; GCLK1            ; --                        ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                                      ; FF_X1_Y36_N47              ; 1210    ; Global Clock         ; GCLK2            ; --                        ;
; FPGA_CLK1_50                                                                                                      ; PIN_V11                    ; 8       ; Global Clock         ; GCLK0            ; --                        ;
; FPGA_CLK3_50                                                                                                      ; PIN_E11                    ; 26      ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CPC2:cpc2_inst|global_reset:global_reset|n_reset_o                                                                                                                                                                                                                                                                              ; 1804    ;
; ~GND                                                                                                                                                                                                                                                                                                                            ; 1059    ;
; CPC2:cpc2_inst|cpcctl:cpc_control|D_o[0]                                                                                                                                                                                                                                                                                        ; 492     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|comb~1                                                                                                                                                                                                                                                                                      ; 450     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|comb~0                                                                                                                                                                                                                                                                                      ; 387     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[7]                                                                                                                                                                                                                                                                   ; 203     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                ; 198     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                    ; 189     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[4]                                                                                                                                                                                                                                                            ; 173     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[0]                                                                                                                                                                                                                                                            ; 173     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[3]                                                                                                                                                                                                                                                            ; 173     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[1]                                                                                                                                                                                                                                                            ; 172     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[2]                                                                                                                                                                                                                                                            ; 172     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces|h2f_gp_out[0]                                                                                                                                                                                                                                                  ; 155     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[5]                                                                                                                                                                                                                                                            ; 152     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[6]                                                                                                                                                                                                                                                            ; 152     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[0]                                                                                                                                                                                                                                                                      ; 152     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[7]                                                                                                                                                                                                                                                            ; 150     ;
; KEY[1]~input                                                                                                                                                                                                                                                                                                                    ; 148     ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                    ; 148     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|cmd_dat_reg                                                                                                                                                                                                                                             ; 136     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[5]                                                                                                                                                                                                                                                                     ; 129     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[5]~5                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[4]~4                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[3]~3                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                                                                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.FINISH_WR                                                                                                                                                                                                                                         ; 126     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[5]                                                                                                                                                                                                                                                              ; 126     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|WideOr8~0                                                                                                                                                                                                                                               ; 121     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|response_0_o[31]~0                                                                                                                                                                                                                                             ; 120     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                                                                                                                                     ; 120     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                                                                                                                                     ; 119     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[3]                                                                                                                                                                                                                                                                     ; 119     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[1]                                                                                                                                                                                                                                                                   ; 118     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                                                                                                                              ; 118     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[0]                                                                                                                                                                                                                                                                   ; 117     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[1]                                                                                                                                                                                                                                                                     ; 116     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[0]                                                                                                                                                                                                                                                          ; 115     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                                                                                                                                     ; 115     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[3]                                                                                                                                                                                                                                                                   ; 113     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[2]                                                                                                                                                                                                                                                                   ; 113     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[6]                                                                                                                                                                                                                                                                   ; 112     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[5]                                                                                                                                                                                                                                                                   ; 112     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[4]                                                                                                                                                                                                                                                                   ; 112     ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[125]~0                                                                                                                                                                                                                                        ; 109     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 107     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 107     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 107     ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 107     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[3]                                                                                                                                                                                                                                                              ; 107     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                                                                                                                              ; 107     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                                                                                                                              ; 106     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[1]                                                                                                                                                                                                                                                              ; 105     ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                                                                                                                          ; 94      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[1]~DUPLICATE                                                                                                                                                                                                                                                            ; 92      ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~1                                                                                                                                                                                                                                                                               ; 92      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[2]                                                                                                                                                                                                                                                                      ; 87      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal4~0                                                                                                                                                                                                                                                                                ; 86      ;
; rtl~114                                                                                                                                                                                                                                                                                                                         ; 84      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[3]                                                                                                                                                                                                                                                                      ; 84      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[0]                                                                                                                                                                                                                                                               ; 84      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[8]                                                                                                                                                                                                                                                               ; 82      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces|h2f_loan_in[10]                                                                                                                                                                                                                                                ; 82      ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[3]~0                                                                                                                                                                                                                                                                                    ; 80      ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[11]~3                                                                                                                                                                                                                                                                                 ; 80      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[12]                                                                                                                                                                                                                                                              ; 80      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[9]                                                                                                                                                                                                                                                               ; 80      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.IDLE                                                                                                                                                                                                                                                     ; 78      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[3]                                                                                                                                                                                                                                                                                            ; 77      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[11]                                                                                                                                                                                                                                                              ; 76      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[3]                                                                                                                                                                                                                                              ; 75      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~2                                                                                                                                                                                                                                                                              ; 74      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_en                                                                                                                                                                                                                                             ; 72      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[6]                                                                                                                                                                                                                                              ; 72      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                                                                                                                                       ; 70      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_rst                                                                                                                                                                                                                                            ; 70      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[10]                                                                                                                                                                                                                                                              ; 70      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[1]                                                                                                                                                                                                                                                               ; 69      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[7]                                                                                                                                                                                                                                                               ; 68      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[6]                                                                                                                                                                                                                                                               ; 68      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[5]                                                                                                                                                                                                                                                               ; 68      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[4]                                                                                                                                                                                                                                                               ; 68      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[3]                                                                                                                                                                                                                                                               ; 67      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[2]                                                                                                                                                                                                                                                               ; 67      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                     ; 67      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                     ; 67      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                     ; 67      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.IDLE                                                                                                                                                                                                                                         ; 66      ;
; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[7]                                                                                                                                                                                                                                                                       ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                    ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                    ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                    ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                     ; 66      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.IDLE                                                                                                                                                                                                                                                                                ; 65      ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~0                                                                                                                                                                                                                                                                               ; 65      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[0]~DUPLICATE                                                                                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|sram_ctl:sram|romflags[63]~1                                                                                                                                                                                                                                                                                     ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[12]~15                                                                                                                                                                                                                                                                               ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[11]~14                                                                                                                                                                                                                                                                               ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[10]~13                                                                                                                                                                                                                                                                               ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[9]~12                                                                                                                                                                                                                                                                                ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[8]~11                                                                                                                                                                                                                                                                                ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[7]~10                                                                                                                                                                                                                                                                                ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[6]~9                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[5]~8                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[4]~7                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[3]~6                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[2]~5                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[1]~4                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[0]~3                                                                                                                                                                                                                                                                                 ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[12]                                                                                                                                                                                                                                                                                           ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[11]                                                                                                                                                                                                                                                                                           ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[10]                                                                                                                                                                                                                                                                                           ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[9]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[8]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[7]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[6]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[5]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[4]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[3]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[2]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[1]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[0]                                                                                                                                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|cpc_core:core|comb~0                                                                                                                                                                                                                                                                                             ; 63      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[6]                                                                                                                                                                                                                                                                     ; 62      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|bus_4bit_reg~DUPLICATE                                                                                                                                                                                                                             ; 61      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector113~0                                                                                                                                                                                                                                          ; 61      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector113~0                                                                                                                                                                                                                                   ; 59      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]                                                                                                                                                                                                                                                                     ; 59      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[5]                                                                                                                                                                                                                                                                                            ; 58      ;
; CPC2:cpc2_inst|sram_ctl:sram|cpc_pause_o                                                                                                                                                                                                                                                                                        ; 58      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[2]                                                                                                                                                                                                                                                          ; 57      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|ena_div                                                                                                                                                                                                                                                                            ; 56      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[2]                                                                                                                                                                                                                                              ; 56      ;
; CPC2:cpc2_inst|tv80n:supportcpu|iorq_n                                                                                                                                                                                                                                                                                          ; 55      ;
; CPC2:cpc2_inst|sram_ctl:sram2|cpc_pause_o                                                                                                                                                                                                                                                                                       ; 54      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[0]                                                                                                                                                                                                                                                                          ; 54      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[1]                                                                                                                                                                                                                                      ; 53      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[1]                                                                                                                                                                                                                                                                   ; 53      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[0]                                                                                                                                                                                                                                                                           ; 53      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[2]~DUPLICATE                                                                                                                                                                                                                            ; 52      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[1]~3                                                                                                                                                                                                                                                             ; 52      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA[1]~2                                                                                                                                                                                                                                                      ; 52      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[1]                                                                                                                                                                                                                                                               ; 52      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ISet[1]                                                                                                                                                                                                                                                            ; 52      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[4]                                                                                                                                                                                                                                                                      ; 52      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[0]~5                                                                                                                                                                                                                                                             ; 51      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[0]                                                                                                                                                                                                                                      ; 50      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|start_xfr_o                                                                                                                                                                                                                                                    ; 50      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA[0]~4                                                                                                                                                                                                                                                      ; 50      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[0]                                                                                                                                                                                                                                                               ; 50      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector115~2                                                                                                                                                                                                                                                                             ; 49      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ALU_Op_r[0]                                                                                                                                                                                                                                                        ; 49      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[0]                                                                                                                                                                                                                                                                 ; 47      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.IDLE                                                                                                                                                                                                                                                                                 ; 46      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ALU_Op_r[1]                                                                                                                                                                                                                                                        ; 46      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Equal3~0                                                                                                                                                                                                                                                           ; 46      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[5]                                                                                                                                                                                                                                                                      ; 46      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[4]                                                                                                                                                                                                                                                                                            ; 45      ;
; CPC2:cpc2_inst|usart:usart_con|clear_buffers                                                                                                                                                                                                                                                                                    ; 45      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Equal3~0                                                                                                                                                                                                                                                                  ; 45      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[6]                                                                                                                                                                                                                                                              ; 45      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr94~0                                                                                                                                                                                                                                      ; 44      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]~DUPLICATE                                                                                                                                                                                                                                                       ; 43      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.READ                                                                                                                                                                                                                                              ; 43      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.LATENCY                                                                                                                                                                                                                                                                             ; 43      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[4]                                                                                                                                                                                                                                              ; 43      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                                                                    ; 42      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.SETUP_CRC                                                                                                                                                                                                                                         ; 42      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal6~2                                                                                                                                                                                                                                               ; 41      ;
; CPC2:cpc2_inst|i2s_audio:audio|Equal0~0                                                                                                                                                                                                                                                                                         ; 40      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|comb~1                                                                                                                                                                                                                                                                                  ; 40      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[6]                                                                                                                                                                                                                                                                                            ; 40      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|dvalid_reg2                                                                                                                                                                                                                                                      ; 40      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal6~0                                                                                                                                                                                                                                        ; 40      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[1]                                                                                                                                                                                                                                              ; 40      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ; 39      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector9~0                                                                                                                                                                                                                                                                               ; 39      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.LATENCY                                                                                                                                                                                                                                                                              ; 39      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[6]                                                                                                                                                                                                                                                                      ; 39      ;
; CPC2:cpc2_inst|sram_ctl:sram2|always4~0                                                                                                                                                                                                                                                                                         ; 38      ;
; CPC2:cpc2_inst|sram_ctl:sram|always4~0                                                                                                                                                                                                                                                                                          ; 38      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Mux1~2                                                                                                                                                                                                                                                             ; 38      ;
; CPC2:cpc2_inst|usart:usart_con|always4~0                                                                                                                                                                                                                                                                                        ; 38      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[7]                                                                                                                                                                                                                                                              ; 38      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                                                                                                                                ; 37      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|WideOr7                                                                                                                                                                                                                                                 ; 37      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[5]                                                                                                                                                                                                                                              ; 37      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_ack_o                                                                                                                                                                                                                                                 ; 36      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_out[31]~0                                                                                                                                                                                                                                     ; 36      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~1                                                                                                                                                                                                                                                             ; 36      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA[2]~0                                                                                                                                                                                                                                                      ; 36      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr94~0                                                                                                                                                                                                                                             ; 36      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[14]                                                                                                                                                                                                                                                              ; 36      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                                                                                                                                       ; 35      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|state.DATA_TRANSFER                                                                                                                                                                                                                                          ; 35      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Equal2~0                                                                                                                                                                                                                                                                                   ; 34      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~6                                                                                                                                                                                                                                              ; 34      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[6]                                                                                                                                                                                                                                                          ; 34      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[1]                                                                                                                                                                                                                                                                      ; 34      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[1]                                                                                                                                                                                                                                                                                ; 34      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[6]~DUPLICATE                                                                                                                                                                                                                                                       ; 33      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                ; 33      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                ; 33      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[2]                                                                                                                                                                                                                                                                                            ; 33      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.EXECUTE                                                                                                                                                                                                                                                  ; 33      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_line_ptr[1]                                                                                                                                                                                                                                                                          ; 33      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_line_ptr[0]                                                                                                                                                                                                                                                                          ; 33      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[2]                                                                                                                                                                                                                                                               ; 33      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Selector160~0                                                                                                                                                                                                                                           ; 32      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_idx~0                                                                                                                                                                                                                                              ; 32      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[120]~8                                                                                                                                                                                                                                        ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux14~0                                                                                                                                                                                                                                                                                 ; 32      ;
; rtl~86                                                                                                                                                                                                                                                                                                                          ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[1]~2                                                                                                                                                                                                                                                             ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[0]~1                                                                                                                                                                                                                                                             ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrB[1]~2                                                                                                                                                                                                                                                      ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrB[0]~1                                                                                                                                                                                                                                                      ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[7]                                                                                                                                                                                                                                                                      ; 32      ;
; CPC2:cpc2_inst|usb_ulpi:usb|sync_reset[3]                                                                                                                                                                                                                                                                                       ; 32      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Add8~109                                                                                                                                                                                                                                                ; 32      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[121]~73                                                                                                                                                                                                                                       ; 31      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|wb_dat_o[31]~4                                                                                                                                                                                                                                           ; 31      ;
; CPC2:cpc2_inst|usb_ulpi:usb|Decoder0~0                                                                                                                                                                                                                                                                                          ; 31      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ALU_Op_r[2]                                                                                                                                                                                                                                                        ; 31      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~0                                                                                                                                                                                                                                       ; 31      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|state.IDLE                                                                                                                                                                                                                                                   ; 30      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector119~2                                                                                                                                                                                                                                          ; 30      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.BUSY_CHECK                                                                                                                                                                                                                                               ; 30      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector119~3                                                                                                                                                                                                                                   ; 30      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal1~0                                                                                                                                                                                                                                        ; 30      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Add8~113                                                                                                                                                                                                                                                ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                               ; 29      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal1~0                                                                                                                                                                                                                                               ; 29      ;
; comb~0                                                                                                                                                                                                                                                                                                                          ; 29      ;
; CPC2:cpc2_inst|video:fake_video|LessThan0~0                                                                                                                                                                                                                                                                                     ; 29      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[7]                                                                                                                                                                                                                                                                                       ; 29      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[7]                                                                                                                                                                                                                                                                                ; 29      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux10~0                                                                                                                                                                                                                                                                                 ; 28      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.READ_DAT                                                                                                                                                                                                                                     ; 28      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Equal3~1                                                                                                                                                                                                                                                                                  ; 28      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Equal3~1                                                                                                                                                                                                                                                                                   ; 28      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]                                                                                                                                                                                                                                                                                ; 28      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[2]                                                                                                                                                                                                                                                                                ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                ; 27      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always2~3                                                                                                                                                                                                                                                                 ; 27      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Selector115~0                                                                                                                                                                                                                                                                             ; 27      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[1]                                                                                                                                                                                                                                                                          ; 27      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[1]                                                                                                                                                                                                                                                                           ; 27      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|always2~3                                                                                                                                                                                                                                                          ; 27      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[2]                                                                                                                                                                                                                                                          ; 27      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Add8~101                                                                                                                                                                                                                                                ; 27      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]~DUPLICATE                                                                                                                                                                                                                                                                   ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[1]                                                                                                                                                                                                                                                                             ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[0]~1                                                                                                                                                                                                                                ; 26      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.RD1                                                                                                                                                                                                                                                                                  ; 26      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~1                                                                                                                                                                                                                                              ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ISet[0]                                                                                                                                                                                                                                                            ; 26      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[0]~12                                                                                                                                                                                                                                      ; 26      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|Add8~105                                                                                                                                                                                                                                                ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[15]                                                                                                                                                                                                                                                              ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|mreq_n                                                                                                                                                                                                                                                                                   ; 26      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|busy_det_reg                                                                                                                                                                                                                                                     ; 25      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|stage3_reg                                                                                                                                                                                                                                                       ; 25      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|next_state~2                                                                                                                                                                                                                                                 ; 25      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state~39                                                                                                                                                                                                                                                                                  ; 25      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state~34                                                                                                                                                                                                                                                                                  ; 25      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[0]                                                                                                                                                                                                                                                                   ; 25      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector115~0                                                                                                                                                                                                                                                                              ; 25      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Equal3~2                                                                                                                                                                                                                                                                                   ; 25      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Equal3~0                                                                                                                                                                                                                                                                                   ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                    ; 24      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|wire_addr_reg_ena[0]                                                                                                                                                                                                                                             ; 24      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux13~0                                                                                                                                                                                                                                                                                 ; 24      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal10~0                                                                                                                                                                                                                                                                               ; 24      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Equal1~0                                                                                                                                                                                                                                                                                  ; 24      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|in_rwds_cycle                                                                                                                                                                                                                                                                              ; 24      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Equal3~2                                                                                                                                                                                                                                                                                  ; 24      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|Equal3~0                                                                                                                                                                                                                                                                                  ; 24      ;
; GPIO_1[26]~input                                                                                                                                                                                                                                                                                                                ; 23      ;
; GPIO_1[7]~input                                                                                                                                                                                                                                                                                                                 ; 23      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[4]~0                                                                                                                                                                                                                                                                             ; 23      ;
; CPC2:cpc2_inst|usart:usart_con|comb~1                                                                                                                                                                                                                                                                                           ; 23      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|in_rwds_cycle                                                                                                                                                                                                                                                                             ; 23      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.RD1                                                                                                                                                                                                                                                                                 ; 23      ;
; CPC2:cpc2_inst|sram_ctl:sram|mem_A_o[13]~0                                                                                                                                                                                                                                                                                      ; 23      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_Addr_To[1]~15                                                                                                                                                                                                                                      ; 23      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector9~0                                                                                                                                                                                                                                                                                ; 23      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_Addr_To[1]~16                                                                                                                                                                                                                               ; 23      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[15]                                                                                                                                                                                                                                     ; 23      ;
; CPC2:cpc2_inst|tv80n:supportcpu|wr_n                                                                                                                                                                                                                                                                                            ; 23      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                     ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                      ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                       ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                        ; 22      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                        ; 22      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_pop[0]~1                                                                                                                                                                                                                                                                            ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|wait_timeout[0]~0                                                                                                                                                                                                                                                                       ; 22      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[0]                                                                                                                                                                                                                                     ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Alternate                                                                                                                                                                                                                                                                 ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Alternate                                                                                                                                                                                                                                                          ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|activity_o                                                                                                                                                                                                                                                                              ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~4                                                                                                                                                                                                                                             ; 22      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~0                                                                                                                                                                                                             ; 22      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_WAITNXT                                                                                                                                                                                                                                                                                 ; 22      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[1]                                                                                                                                                                                                                                                                                       ; 21      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[0]                                                                                                                                                                                                                                                                                       ; 21      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[9]~1                                                                                                                                                                                                                                    ; 21      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|WideOr7                                                                                                                                                                                                                                            ; 21      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|read_reg                                                                                                                                                                                                                                                         ; 21      ;
; CPC2:cpc2_inst|sram_ctl:sram2|old_lsb                                                                                                                                                                                                                                                                                           ; 21      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_line_ptr[2]                                                                                                                                                                                                                                                                         ; 21      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_line_ptr[1]                                                                                                                                                                                                                                                                         ; 21      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_line_ptr[0]                                                                                                                                                                                                                                                                         ; 21      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[15]~2                                                                                                                                                                                                                                                                       ; 21      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[6]~2                                                                                                                                                                                                                                                        ; 21      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.WRITE_BUSY                                                                                                                                                                                                                                   ; 21      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.WRITE_DAT                                                                                                                                                                                                                                    ; 21      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state~35                                                                                                                                                                                                                                                                                   ; 21      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.111                                                                                                                                                                                                                                                                ; 21      ;
; CPC2:cpc2_inst|tv80n:supportcpu|mreq_n                                                                                                                                                                                                                                                                                          ; 21      ;
; CPC2:cpc2_inst|tv80n:supportcpu|rd_n                                                                                                                                                                                                                                                                                            ; 21      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1                                                                                                                                                                                                              ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[0]                                                                                                                                                                                                                                                                            ; 20      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_addr[21]~0                                                                                                                                                                                                                                                                           ; 20      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[9]~2                                                                                                                                                                                                                                                                         ; 20      ;
; CPC2:cpc2_inst|led_driver:led|cntr[8]~0                                                                                                                                                                                                                                                                                         ; 20      ;
; CPC2:cpc2_inst|sram_ctl:sram|mem_A_o[13]~1                                                                                                                                                                                                                                                                                      ; 20      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.000                                                                                                                                                                                                                                                                ; 20      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[1]                                                                                                                                                                                                                                                                      ; 20      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[3]                                                                                                                                                                                                                                                               ; 20      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[2]                                                                                                                                                                                                                                                                          ; 20      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.INIT1                                                                                                                                                                                                                                                                               ; 20      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[2]                                                                                                                                                                                                                                                                           ; 20      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|n_reset                                                                                                                                                                                                                                                                  ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[13]                                                                                                                                                                                                                                                              ; 20      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces|h2f_loan_in[12]                                                                                                                                                                                                                                                ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                     ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|Equal0~3                                                                                                                                                                                                                                                           ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[2]                                                                                                                                                                                                                                                                            ; 19      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|blkcnt_reg[13]~1                                                                                                                                                                                                                                   ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~4                                                                                                                                                                                                                                                                       ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Mux1~2                                                                                                                                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Selector19~0                                                                                                                                                                                                                                                                               ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F~2                                                                                                                                                                                                                                                                ; 19      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_c[1]                                                                                                                                                                                                                                           ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle                                                                                                                                                                                                                                                                  ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                                                                                                                                 ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[1]                                                                                                                                                                                                                                                               ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~2                                                                                                                                                                                                                                       ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr78~0                                                                                                                                                                                                                                      ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal3~0                                                                                                                                                                                                                                        ; 19      ;
; CPC2:cpc2_inst|usart:usart_con|Equal1~3                                                                                                                                                                                                                                                                                         ; 19      ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_operation[1]                                                                                                                                                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_idx[0]                                                                                                                                                                                                                                             ; 19      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[14]                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[15]                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                                                                                                                       ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|poly17[0]~0                                                                                                                                                                                                                                                                        ; 18      ;
; CPC2:cpc2_inst|blockram_spool:brs|state.IDLE                                                                                                                                                                                                                                                                                    ; 18      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[0]                                                                                                                                                                                                                                                                                            ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|WideOr24~0                                                                                                                                                                                                                                                                              ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always5~3                                                                                                                                                                                                                                                                 ; 18      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always2~0                                                                                                                                                                                                             ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[15]~9                                                                                                                                                                                                                                                                   ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr78~0                                                                                                                                                                                                                                             ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal3~0                                                                                                                                                                                                                                               ; 18      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|small_counter[3]                                                                                                                                                                                                                                                                          ; 18      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.WR1                                                                                                                                                                                                                                                                                 ; 18      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|small_counter[3]                                                                                                                                                                                                                                                                           ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ALU_Op_r[3]                                                                                                                                                                                                                                                        ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntCycle                                                                                                                                                                                                                                                           ; 18      ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_operation[0]                                                                                                                                                                                                                                                                                    ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|wr_n                                                                                                                                                                                                                                                                                     ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                           ; 17      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.WRITE_CRC                                                                                                                                                                                                                                    ; 17      ;
; CPC2:cpc2_inst|usart:usart_con|Equal5~3                                                                                                                                                                                                                                                                                         ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector137~0                                                                                                                                                                                                                                          ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|JumpE~1                                                                                                                                                                                                                                                ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BTR_r                                                                                                                                                                                                                                                                     ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|LDSPHL~0                                                                                                                                                                                                                                               ; 17      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|ctr[7]                                                                                                                                                                                                                                                                                        ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector137~0                                                                                                                                                                                                                                   ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BTR_r                                                                                                                                                                                                                                                              ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|JumpE~0                                                                                                                                                                                                                                         ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|LDSPHL~0                                                                                                                                                                                                                                        ; 17      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_line_ptr[2]                                                                                                                                                                                                                                                                          ; 17      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_c[0]                                                                                                                                                                                                                                           ; 17      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|Equal7~4                                                                                                                                                                                                                                           ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|mmr[2]                                                                                                                                                                                                                                                                           ; 17      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|Equal1~0                                                                                                                                                                                                                                                                                   ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[2]                                                                                                                                                                                                                                                                 ; 17      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.INIT2                                                                                                                                                                                                                                                                               ; 17      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.WR1                                                                                                                                                                                                                                                                                  ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~6                                                                                                                                                                                                                                       ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[15]~12                                                                                                                                                                                                                                                           ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~49                                                                                                                                                                                                                                     ; 17      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                             ; 17      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[12]                                                                                                                                                                                                                                     ; 17      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[13]                                                                                                                                                                                                                                     ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[35]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[34]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[33]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[32]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[31]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[30]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[29]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[28]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[18]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[17]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[16]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[15]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[14]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[13]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[12]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; GPIO_1[10]~input                                                                                                                                                                                                                                                                                                                ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan4~23                                                                                                                                                                                                                                                                       ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[123]~113                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[120]~106                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[113]~90                                                                                                                                                                                                                                       ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~2                                                                                                                                                                                                                     ; 16      ;
; CPC2:cpc2_inst|usart:usart_con|inbound_timer[5]~2                                                                                                                                                                                                                                                                               ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~9                                                                                                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~8                                                                                                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]~0                                                                                                                                                                                                              ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA[2]~8                                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA[2]~7                                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_ptr[2]                                                                                                                                                                                                                                                                               ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:controll_setting_reg_cross|sync_clk_b[1][0]                                                                                                                                                                                                                           ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~3                                                                                                                                                                                                                                                                  ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[5]~0                                                                                                                                                                                                                                                               ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[2]~0                                                                                                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|address_reg_a[1]                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[6]~1                                                                                                                                                                                                                                                        ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrB[2]~0                                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|PC[8]~6                                                                                                                                                                                                                                                            ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_a[1]                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_a[0]                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[3]~1                                                                                                                                                                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[3]~0                                                                                                                                                                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~8                                                                                                                                                                                                                                              ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[9]~6                                                                                                                                                                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr79~0                                                                                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]                                                                                                                                                                                                                                                                 ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|A[15]~1                                                                                                                                                                                                                                                            ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[5]                                                                                                                                                                                                                                                          ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr79~0                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr76~0                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~0                                                                                                                                                   ; 16      ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[4]~2                                                                                                                                                                                                                                                                              ; 16      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|address_reg_b[1]                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|address_reg_b[0]                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_IDLE                                                                                                                                                                                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_b[1]                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|PC[8]~24                                                                                                                                                                                                                                                           ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~23                                                                                                                                                                                                                                                                 ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_idx[1]                                                                                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[9]                                                                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[7]                                                                                                                                                                                                                                                                   ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[7]                                                                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_reset                                                                                                                                                                                                                                                                          ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[2]                                                                                                                                                                                                                                                                            ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[1]                                                                                                                                                                                                                                                                            ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[3]                                                                                                                                                                                                                                                                            ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[0]                                                                                                                                                                                                                                                                            ; 15      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[2]                                                                                                                                                                                                                                                                              ; 15      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.CMD2                                                                                                                                                                                                                                                                                ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_ALU_r                                                                                                                                                                                                                                                                ; 15      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.INIT2                                                                                                                                                                                                                                                                                ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|TStates~0                                                                                                                                                                                                                                       ; 15      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack                                                                                                                                                                                                               ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|iorq_n                                                                                                                                                                                                                                                                                   ; 15      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[10]                                                                                                                                                                                                                                     ; 15      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[31]                                                                                                                                                                                                                                             ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[5]                                                                                                                                                                                                                                                            ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                       ; 14      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 14      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 14      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 14      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 14      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                               ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[0]                                                                                                                                                                                                                                                                            ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[1]                                                                                                                                                                                                                                                                            ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[2]                                                                                                                                                                                                                                                                            ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[3]                                                                                                                                                                                                                                                                            ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[2]~32                                                                                                                                                                                                                                         ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~0                                                                                                                                                                                                                         ; 14      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[1]                                                                                                                                                                                                                                                                                            ; 14      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|wb_wacc                                                                                                                                                                                                                                                                                       ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|state.READ_WAIT                                                                                                                                                                                                                                    ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[2]~1                                                                                                                                                                                                                                       ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal2~0                                                                                                                                                                                                                                               ; 14      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|address_reg_a[2]                                                                                                                                                      ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]~1                                                                                                                                                                                                                                                               ; 14      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|large_counter[9]~0                                                                                                                                                                                                                                                                         ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[2]~4                                                                                                                                                                                                                                ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|Add7~1                                                                                                                                                                                                                                             ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_c[2]                                                                                                                                                                                                                                           ; 14      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_empty_o                                                                                                                                                                                                                                                                        ; 14      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_empty_o                                                                                                                                                                                                                                                                       ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|XY_State[1]                                                                                                                                                                                                                                                               ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~2                                                                                                                                                                                                                                              ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal5~0                                                                                                                                                                                                                                               ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[0]                                                                                                                                                                                                                                              ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[0]                                                                                                                                                                                                                                                               ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr22~0                                                                                                                                                                                                                                      ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal5~0                                                                                                                                                                                                                                        ; 14      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[15]~2                                                                                                                                                                                                                                                                                ; 14      ;
; CPC2:cpc2_inst|usart:usart_con|Equal2~0                                                                                                                                                                                                                                                                                         ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[7]                                                                                                                                                                                                                                      ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[6]                                                                                                                                                                                                                                      ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[5]                                                                                                                                                                                                                                      ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[5]                                                                                                                                                                                                                                                                   ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[6]                                                                                                                                                                                                                                                                                       ; 14      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|counter[30]                                                                                                                                                                                                                                             ; 14      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.INIT1~DUPLICATE                                                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[14]~DUPLICATE                                                                                                                                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                              ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal8~3                                                                                                                                                                                                                                                                           ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|reg[12][4]                                                                                                                                                                                                                                                                         ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[125]~206                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[121]~75                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[122]~18                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|always0~1                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r|always0~0                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r|always0~0                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~2                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~3                                                                                                                                                                                                                         ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~2                                                                                                                                                                                                                         ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|comb~4                                                                                                                                                                                                                                                   ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rd_rst                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[2]~0                                                                                                                                                                                                                                                                                     ; 13      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[4]                                                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[2]                                                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|up2wb:sdc_if|Equal1~0                                                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|up2wb:sdc_if|sel_o[0]                                                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[2]                                                                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~13                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|address_reg_a[0]                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal2~0                                                                                                                                                                                                                                        ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector122~4                                                                                                                                                                                                                                   ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|Mux1~20                                                                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|Add7~0                                                                                                                                                                                                                                             ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_c[3]                                                                                                                                                                                                                                           ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr76~0                                                                                                                                                                                                                                             ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~28                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~24                                                                                                                                                                                                                                            ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_alu:i_alu|always1~0                                                                                                                                                                                                                                           ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|XY_State[1]                                                                                                                                                                                                                                                        ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr77~0                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_INIT                                                                                                                                                                                                                                                                                    ; 13      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_RECEIVE                                                                                                                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[0]                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[8]                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[4]                                                                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[5]                                                                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[3]                                                                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[1]                                                                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[2]                                                                                                                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[11]~DUPLICATE                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                               ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~2                                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr65~0                                                                                                                                                                                                                                             ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal8~2                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal8~1                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal8~0                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_inc~3                                                                                                                                                                                                                                                                          ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan3~19                                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan2~19                                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|LessThan1~19                                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal7~1                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal7~0                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal6~1                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal6~0                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|a_o[4]                                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal5~1                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|Equal5~0                                                                                                                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[105]~77                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~1                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r|always0~0                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~0                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[3]                                                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:stage_cntr|a_graycounter_qng:auto_generated|dffe2a[1]                                                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|a_graycounter:stage_cntr|a_graycounter_qng:auto_generated|dffe2a[0]                                                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[1]                                                                                                                                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_ptr[1]                                                                                                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[6]~0                                                                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~14                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[14]~12                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[4]~0                                                                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always2~5                                                                                                                                                                                                                                                                 ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[3]                                                                                                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|always2~6                                                                                                                                                                                                                                                          ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|ExchangeAF~0                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[14]                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.CSWAIT                                                                                                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_alu:i_alu|always1~0                                                                                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Mux1~1                                                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|TStates[2]~17                                                                                                                                                                                                                                          ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Mux1~0                                                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr22~0                                                                                                                                                                                                                                             ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|XY_State[0]                                                                                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[3]~0                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[6]                                                                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr77~0                                                                                                                                                                                                                                             ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~38                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~37                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[6]                                                                                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~57                                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|delayed_read                                                                                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_regread[2]                                                                                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_WAITREAD                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|usb_ulpi:usb|state.STATE_SETD                                                                                                                                                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_b[0]                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|video:fake_video|LessThan1~2                                                                                                                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[1]                                                                                                                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[6]                                                                                                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[5]                                                                                                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[3]                                                                                                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[2]                                                                                                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[1]                                                                                                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[4]                                                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[0]                                                                                                                                                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[6]                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[4]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[2]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[1]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[0]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[1]                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[2]                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                                                                                                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[3]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[5]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|di_reg[6]                                                                                                                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[0]~DUPLICATE                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[1]~1                                                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr65~0                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[1]~11                                                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[94]~269                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[95]~235                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|resp_buff[90]~19                                                                                                                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|always0~1                                                                                                                                                                                                                          ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r|always0~0                                                                                                                                                                                                                          ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rd_rst                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wr_rst                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[0]~0                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wr_rst                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|asmi:asmi0|asmi_asmi_parallel_0:asmi_parallel_0|end_op_reg                                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[7]                                                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|start_rx_fifo_o                                                                                                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S2~0                                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|dcnt[2]~0                                                                                                                                                                                                                                                ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_empty_o                                                                                                                                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[0]                                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|crc_ok                                                                                                                                                                                                                                             ; 11      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail~9                                                                                                                                                                                                                                                                         ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]~1                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[7]~0                                                                                                                                                                                                                                                                  ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector122~5                                                                                                                                                                                                                                          ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|ExchangeAF~0                                                                                                                                                                                                                                           ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~1                                                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always5~2                                                                                                                                                                                                                                                                 ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal10~2                                                                                                                                                                                                                                                                               ; 11      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|large_counter[15]~0                                                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|write_cache[0][15]~1                                                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|write_cache[0][15]~1                                                                                                                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[3]~9                                                                                                                                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[3]~12                                                                                                                                                                                                                                                           ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[8]~7                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[6]~0                                                                                                                                                                                                                                                           ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|Add7~2                                                                                                                                                                                                                                             ; 11      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|state.CSWAIT                                                                                                                                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[1]                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[0]                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[3]                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[2]                                                                                                                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[5]~0                                                                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr21~0                                                                                                                                                                                                                                             ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~0                                                                                                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~57                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~50                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|always1~2                                                                                                                                                                                                                                                          ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|XY_State[0]                                                                                                                                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr21~0                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~40                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~39                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~35                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~33                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|usb_ulpi:usb|phy_regwrite[2]                                                                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusB[5]                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[4]                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[3]                                                                                                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|rd_n                                                                                                                                                                                                                                                                                     ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[4]                                                                                                                                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[4]                                                                                                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.CMD2~DUPLICATE                                                                                                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]~DUPLICATE                                                                                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|Save_ALU_r~DUPLICATE                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[2]~12                                                                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r|always0~1                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[8]                                                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[10]                                                                                                                                                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r|always0~1                                                                                                                                                                                                                         ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[11]                                                                                                                                                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|blockram_spool:brs|WideOr0~0                                                                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|blockram_spool:brs|abort_sig                                                                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~0                                                                                                                                                                                                                         ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|adr_o[7]~0                                                                                                                                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[3]~4                                                                                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail~9                                                                                                                                                                                                                                                                    ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[3]~1                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_tail~9                                                                                                                                                                                                                                                                    ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[3]~1                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[6]                                                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[5]                                                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|rd                                                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|always4~0                                                                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S3[6]~0                                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux9~0                                                                                                                                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux11~0                                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                                                                                                                                                                                                                         ; 10      ;
; CPC2:cpc2_inst|video:fake_video|video_offset[3]~0                                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always1~3                                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[1]                                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[3]                                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~3                                                                                                                                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[0]                                                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[0]                                                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|usart:usart_con|inbound_counter[0]                                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[0]~7                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[6]~6                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[7]~5                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[4]~4                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[5]~3                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[3]~2                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[1]~1                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[2]~0                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEH~0                                                                                                                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[8]~14                                                                                                                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector134~3                                                                                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[7]~8                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[6]~7                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[5]~6                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[4]~5                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[3]~4                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[0]~3                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[1]~2                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[2]~1                                                                                                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|write_cache[0][15]~0                                                                                                                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[4]~10                                                                                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[2]~8                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[1]~7                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[0]~6                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[7]~7                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[6]~6                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[5]~5                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[4]~4                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[3]~3                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[2]~2                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[1]~1                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIL[0]~0                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector134~3                                                                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[5]~5                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[6]~4                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegWEH~2                                                                                                                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegDIH[7]~3                                                                                                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ACC[6]~5                                                                                                                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[1]                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|rd                                                                                                                                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always1~2                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~66                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr18~0                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|IncDec_16~0                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr16~2                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~15                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_serial_host:cmd_serial_host0|state.WRITE                                                                                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|IncDec_16~0                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~67                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[3]                                                                                                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr110~0                                                                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|track_motor_rise~0                                                                                                                                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                      ; 10      ;
; CPC2:cpc2_inst|video:fake_video|g[3]~1                                                                                                                                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[13]                                                                                                                                                                                                                                    ; 10      ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|byte_alignment_reg[0]                                                                                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[7]                                                                                                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[3]                                                                                                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[1]                                                                                                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[0]                                                                                                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[0]                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusB[7]                                                                                                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusB[3]                                                                                                                                                                                                                                                            ; 10      ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_fpga_interfaces:fpga_interfaces|h2f_loan_in[13]                                                                                                                                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd~DUPLICATE                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|transf_cnt[2]~DUPLICATE                                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                  ; 9       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]                                                                                                                                            ; 9       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]                                                                                                                                            ; 9       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]                                                                                                                                            ; 9       ;
; HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[0]~21                                                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|env_vol[3]~13                                                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[15]~1                                                                                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r|always0~1                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[14]                                                                                                                                                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rp_gray[0]~0                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|fifo_rd~0                                                                                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wp_bin[1]~0                                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r|always0~0                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[0]                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[2]                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~3                                                                                                                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|always5~1                                                                                                                                                                                                                                                                        ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|always5~0                                                                                                                                                                                                                                                                        ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|empty                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|fifo_rd_ack                                                                                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|full                                                                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|data_cntr[2]~5                                                                                                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|asmi_A[20]~1                                                                                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|cache_ptr[0]                                                                                                                                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|support_io_if:io|io_nrd                                                                                                                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|usb_ulpi:usb|Mux2~0                                                                                                                                                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always5~1                                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always1~5                                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux8~0                                                                                                                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[7]                                                                                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][0]~1                                                                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[2]                                                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|cache_ptr[0]                                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[1]                                                                                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|mmr[8]~0                                                                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|inbound_counter[1]                                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[8]~12                                                                                                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[7]~5                                                                                                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail~10                                                                                                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[6]~4                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[6]~0                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[0]                                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]~0                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~70                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[3]~10                                                                                                                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~1                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|TmpAddr[14]~1                                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|I[7]~2                                                                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F~1                                                                                                                                                                                                                                                                ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|SP[8]~3                                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal0~0                                                                                                                                                                                                                                                                                ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[5]~0                                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~70                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|always2~3                                                                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|always2~1                                                                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|LessThan4~4                                                                                                                                                                                                                                        ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|Equal7~3                                                                                                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|state.WR2                                                                                                                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_Mux[5]~2                                                                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_Mux[5]~1                                                                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[2]                                                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr110~0                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr94~1                                                                                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~58                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~41                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~40                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~39                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|TStates~2                                                                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr18~0                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr109~0                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr16~2                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~38                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~37                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~14                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~13                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~10                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|Equal0~3                                                                                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode888w[3]~0                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode861w[3]~0                                                                                                                                   ; 9       ;
; comb~1                                                                                                                                                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|decode_dla:decode4|w_anode908w[3]~0                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[13]~1                                                                                                                                                                                                                                                                                ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[14]~0                                                                                                                                                                                                                                                                                ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|mem_wr                                                                                                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|support_io_if:io|Equal15~0                                                                                                                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|usb_ulpi:usb|tx_buffer_read_ptr[0]                                                                                                                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram2|dq_oe                                                                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|hyperram_ctl:hyperram|dq_oe                                                                                                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode861w[3]~0                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode878w[3]~0                                                                                                                                                                                   ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                      ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                      ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                      ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|sdr[0]~1                                                                                                                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_gray[1]~0                                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusB[1]                                                                                                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[5]                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[6]                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[9]                                                                                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_cycles[12]                                                                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|up2wb:sdc_if|dat_o[9]~DUPLICATE                                                                                                                                                                                                                                                                                  ; 8       ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_serial_host:sd_data_serial_host0|data_index[4]~DUPLICATE                                                                                                                                                                                                                            ; 8       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                                                          ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; CPC2:cpc2_inst|altshift_taps:audio_sync_rtl_0|shift_taps_gtu:auto_generated|altsyncram_ro91:altsyncram5|ALTSYNCRAM                                                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 5            ; 8            ; 5            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 40     ; 5                           ; 8                           ; 5                           ; 8                           ; 40                  ; 1           ; 0          ; None                         ; M10K_X26_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Yes                                         ;
; CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|vol_table:u_vol_table|altsyncram:Mux7_rtl_0|altsyncram_at51:auto_generated|ALTSYNCRAM                                                            ; AUTO       ; ROM              ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4           ; 0          ; CPC2_DE10.CPC2_DE100.rtl.mif ; M10K_X26_Y34_N0, M10K_X26_Y35_N0, M10K_X38_Y34_N0, M10K_X38_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ALTSYNCRAM                                                                          ; AUTO       ; True Dual Port   ; Dual Clocks  ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0          ; None                         ; M10K_X58_Y12_N0, M10K_X58_Y8_N0, M10K_X41_Y9_N0, M10K_X69_Y8_N0, M10K_X58_Y18_N0, M10K_X69_Y9_N0, M10K_X58_Y19_N0, M10K_X69_Y6_N0, M10K_X41_Y15_N0, M10K_X58_Y10_N0, M10K_X49_Y14_N0, M10K_X41_Y11_N0, M10K_X38_Y16_N0, M10K_X58_Y9_N0, M10K_X41_Y8_N0, M10K_X49_Y8_N0, M10K_X49_Y20_N0, M10K_X49_Y7_N0, M10K_X49_Y19_N0, M10K_X49_Y6_N0, M10K_X41_Y19_N0, M10K_X41_Y10_N0, M10K_X41_Y13_N0, M10K_X38_Y14_N0, M10K_X41_Y22_N0, M10K_X58_Y21_N0, M10K_X69_Y15_N0, M10K_X69_Y16_N0, M10K_X69_Y14_N0, M10K_X49_Y11_N0, M10K_X69_Y23_N0, M10K_X49_Y23_N0, M10K_X41_Y20_N0, M10K_X49_Y16_N0, M10K_X49_Y21_N0, M10K_X76_Y21_N0, M10K_X58_Y16_N0, M10K_X49_Y10_N0, M10K_X69_Y22_N0, M10K_X38_Y23_N0, M10K_X58_Y20_N0, M10K_X41_Y16_N0, M10K_X49_Y22_N0, M10K_X49_Y9_N0, M10K_X49_Y25_N0, M10K_X41_Y23_N0, M10K_X49_Y24_N0, M10K_X69_Y20_N0, M10K_X49_Y15_N0, M10K_X49_Y12_N0, M10K_X69_Y12_N0, M10K_X58_Y22_N0, M10K_X58_Y15_N0, M10K_X69_Y13_N0, M10K_X49_Y13_N0, M10K_X41_Y12_N0, M10K_X58_Y11_N0, M10K_X69_Y11_N0, M10K_X41_Y17_N0, M10K_X38_Y15_N0, M10K_X41_Y14_N0, M10K_X76_Y14_N0, M10K_X58_Y17_N0, M10K_X58_Y13_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                                       ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X58_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                                       ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X49_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X26_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X38_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_66j1:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0          ; None                         ; M10K_X38_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B   ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_66j1:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0          ; None                         ; M10K_X38_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B   ;
; CPC2:cpc2_inst|sdcard_buffer:sd_buffer|altsyncram:altsyncram_component|altsyncram_ndl2:auto_generated|ALTSYNCRAM                                                                              ; M10K block ; True Dual Port   ; Single Clock ; 256          ; 32           ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 1024                        ; 8                           ; 8192                ; 2           ; 0          ; None                         ; M10K_X41_Y18_N0, M10K_X38_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_r4r1:auto_generated|altsyncram_7hi2:altsyncram1|ALTSYNCRAM                          ; M10K block ; True Dual Port   ; Dual Clocks  ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0          ; ROM.mif                      ; M10K_X5_Y3_N0, M10K_X5_Y13_N0, M10K_X5_Y10_N0, M10K_X5_Y14_N0, M10K_X14_Y14_N0, M10K_X14_Y10_N0, M10K_X5_Y4_N0, M10K_X14_Y15_N0, M10K_X38_Y3_N0, M10K_X26_Y9_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X26_Y3_N0, M10K_X38_Y1_N0, M10K_X26_Y1_N0, M10K_X26_Y16_N0, M10K_X41_Y6_N0, M10K_X26_Y15_N0, M10K_X38_Y8_N0, M10K_X41_Y7_N0, M10K_X26_Y13_N0, M10K_X38_Y11_N0, M10K_X38_Y9_N0, M10K_X14_Y16_N0, M10K_X41_Y4_N0, M10K_X26_Y7_N0, M10K_X38_Y6_N0, M10K_X41_Y5_N0, M10K_X26_Y2_N0, M10K_X41_Y2_N0, M10K_X38_Y2_N0, M10K_X26_Y4_N0, M10K_X14_Y6_N0, M10K_X26_Y8_N0, M10K_X5_Y2_N0, M10K_X14_Y8_N0, M10K_X38_Y4_N0, M10K_X5_Y7_N0, M10K_X38_Y7_N0, M10K_X38_Y5_N0, M10K_X14_Y3_N0, M10K_X14_Y2_N0, M10K_X14_Y1_N0, M10K_X14_Y4_N0, M10K_X26_Y6_N0, M10K_X26_Y12_N0, M10K_X14_Y9_N0, M10K_X14_Y13_N0, M10K_X14_Y5_N0, M10K_X41_Y1_N0, M10K_X5_Y1_N0, M10K_X26_Y5_N0, M10K_X41_Y3_N0, M10K_X26_Y11_N0, M10K_X5_Y5_N0, M10K_X26_Y14_N0, M10K_X5_Y11_N0, M10K_X5_Y12_N0, M10K_X5_Y6_N0, M10K_X5_Y8_N0, M10K_X14_Y11_N0, M10K_X14_Y12_N0, M10K_X14_Y7_N0, M10K_X5_Y9_N0                                               ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X69_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X69_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                                            ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                                           ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X49_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|usb_ulpi:usb|altsyncram:tx_buffer_rtl_0|altsyncram_tik1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                         ; M10K_X49_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 21,975 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 712 / 13,420 ( 5 % )      ;
; C2 interconnects                            ; 7,005 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 5,265 / 56,300 ( 9 % )    ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )           ;
; Direct links                                ; 1,584 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 10 / 16 ( 63 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 19 / 142 ( 13 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 12 / 85 ( 14 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 1 / 32 ( 3 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,628 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,110 / 12,676 ( 9 % )    ;
; R14/C12 interconnect drivers                ; 1,593 / 20,720 ( 8 % )    ;
; R3 interconnects                            ; 9,399 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 15,677 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 44 / 360 ( 12 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 17    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                            ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                            ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                            ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 139          ; 0            ; 139          ; 0            ; 32           ; 215       ; 139          ; 0            ; 215       ; 215       ; 25           ; 46           ; 0            ; 5            ; 0            ; 25           ; 46           ; 0            ; 5            ; 0            ; 41           ; 46           ; 71           ; 0            ; 0            ; 0            ; 0            ; 140          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 76           ; 215          ; 76           ; 215          ; 183          ; 0         ; 76           ; 215          ; 0         ; 0         ; 190          ; 169          ; 215          ; 210          ; 215          ; 190          ; 169          ; 215          ; 210          ; 215          ; 174          ; 169          ; 144          ; 215          ; 215          ; 215          ; 215          ; 75           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CKE        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CK_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CS_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ODT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RESET_N    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_WE_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_I2S            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_LRCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_UART_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_RESET       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_CLKOUT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DIR         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_NXT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_STP         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQS_N[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_RZQ        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                               ; Destination Clock(s)                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                                           ; altera_reserved_tck                                                                           ; 1166.6            ;
; SD_CLK                                                                                        ; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; 915.4             ;
; SD_CLK                                                                                        ; SD_CLK                                                                                        ; 463.8             ;
; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; 293.7             ;
; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk     ; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk     ; 181.7             ;
; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk     ; cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk     ; 78.5              ;
; I/O                                                                                           ; cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 71.5              ;
; cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 47.3              ;
; cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; 41.6              ;
; cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; I/O                                                                                           ; 30.0              ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                    ; Destination Register                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[6][3]            ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 23.365            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[4][3]            ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 23.344            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[5][3]            ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 22.688            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ISet[1]                               ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntE_FF2                               ; 18.353            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|ISet[0]                               ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntE_FF2                               ; 17.516            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[2]                                                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 16.941            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[3]                                                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 16.941            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[4]                                                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 16.941            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[5]                                                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 16.941            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[7][3]            ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[6]                                  ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA_r[0]                         ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[4]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|RegAddrA_r[1]                         ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[7]                                  ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[0]                                  ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|F[2]                                  ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|XY_State[1]                           ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|XY_State[0]                           ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[2]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[0]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[3]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[4]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[3]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[4]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[5]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[6]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntCycle                              ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[2]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[1]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[0]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[3]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|tstate[2]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IR[7]                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|mcycle[1]                             ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|BusA[3]                                ; 14.285            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntE_FF1                              ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntE_FF2                               ; 11.200            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[2]                                                   ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[1]                                                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]                                                   ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[0]                               ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[4]                               ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[1]                                                   ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[3]                               ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[2]                               ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|dout[1]                               ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[1]                                                 ; 10.779            ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[5]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 8.660             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[21]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.413             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[19]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.364             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[5]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[4]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[7]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[6]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[7]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[6]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[4]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.316             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[20]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 7.119             ;
; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|INT_s                                 ; CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|tv80_core:i_tv80_core|IntE_FF2                               ; 6.934             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[11]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.844             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[12]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[10]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[9]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[8]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[14]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[13]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[14]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[13]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[12]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[11]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[10]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[9]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[8]                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.563             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][5] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][6] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][7] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[6]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[5]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[7]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][0] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][1] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][2] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][3] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:clock_divider_reg_cross|sync_clk_b[1][4] ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[3]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[2]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[1]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[0]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|ClockDiv[4]                    ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                       ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O                        ; 6.540             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[18]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|timeout_reg[17]                   ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[21]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[20]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[19]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[18]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|watchdog[17]                      ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                  ; 6.350             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|start_tx_fifo_o                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|fifo_rd_ack                      ; 6.315             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_data_master:sd_data_master0|start_rx_fifo_o                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_fifo_filler:sd_fifo_filler0|wbm_adr_o[8]                     ; 6.310             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|state.IDLE                        ; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:cmd_int_status_reg_cross|sync_clk_b[0][2] ; 6.273             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[2]                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:cmd_int_status_reg_cross|sync_clk_b[0][2] ; 6.227             ;
; CPC2:cpc2_inst|sdc_controller:sdmmc|sd_cmd_master:sd_cmd_master0|int_status_reg[4]                 ; CPC2:cpc2_inst|sdc_controller:sdmmc|bistable_domain_cross:cmd_int_status_reg_cross|sync_clk_b[0][4] ; 6.223             ;
+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEBA6U23I7 for design "CPC2_DE10"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Altera Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 211 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 8 clocks (8 global)
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 508 fanout uses global clock CLKCTRL_G3
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 151 fanout uses global clock CLKCTRL_G1
    Info (11162): CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2232 fanout uses global clock CLKCTRL_G6
    Info (11162): CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 144 fanout uses global clock CLKCTRL_G7
    Info (11162): CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 649 fanout uses global clock CLKCTRL_G5
    Info (11162): CPC2:cpc2_inst|cpc_clks:cpc_clocks|cpc_clks_0002:cpc_clks_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 143 fanout uses global clock CLKCTRL_G4
    Info (11162): CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 97 fanout uses global clock CLKCTRL_G13
    Info (11162): CPC2:cpc2_inst|sdc_controller:sdmmc|sd_clock_divider:clock_divider0|SD_CLK_O~CLKENA0 with 1233 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): FPGA_CLK3_50~inputCLKENA0 with 26 fanout uses global clock CLKCTRL_G15
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 8 fanout uses global clock CLKCTRL_G0
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:05
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'HPS/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0.sdc(303): HPS_DDR3_CK_P could not be matched with a clock
Warning (332049): Ignored set_clock_uncertainty at hps_sdram_p0.sdc(303): Argument -to with value [get_clocks {HPS_DDR3_CK_P}] contains zero elements
    Info (332050): set_clock_uncertainty -to [ get_clocks $ck_pin ] $t(WL_JITTER)
Warning (332174): Ignored filter at hps_sdram_p0.sdc(529): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(529): Argument <from> is not an object ID
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk]
Warning (332174): Ignored filter at hps_sdram_p0.sdc(530): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(530): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*]
Info (332104): Reading SDC File: 'HPS/synthesis/submodules/HPS_hps_0_hps_io_border.sdc'
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(1): hps_io_hps_io_gpio_inst_LOANIO01 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(1): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO01] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(2): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO01]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(3): hps_io_hps_io_gpio_inst_LOANIO02 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(3): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO02] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(4): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO02]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(5): hps_io_hps_io_gpio_inst_LOANIO03 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(5): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO03] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(6): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO03]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(7): hps_io_hps_io_gpio_inst_LOANIO04 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(7): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO04] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(8): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO04]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(9): hps_io_hps_io_gpio_inst_LOANIO05 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(9): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO05] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(10): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO05]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(11): hps_io_hps_io_gpio_inst_LOANIO06 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(11): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO06] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(12): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO06]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(13): hps_io_hps_io_gpio_inst_LOANIO07 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(13): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO07] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(14): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO07]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(15): hps_io_hps_io_gpio_inst_LOANIO08 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(15): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO08] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(16): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO08]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(17): hps_io_hps_io_gpio_inst_LOANIO10 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(17): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO10] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(18): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO10]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(19): hps_io_hps_io_gpio_inst_LOANIO11 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(19): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO11] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(20): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO11]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(21): hps_io_hps_io_gpio_inst_LOANIO12 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(21): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO12] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(22): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO12]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(23): hps_io_hps_io_gpio_inst_LOANIO13 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(23): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO13] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(24): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO13]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(25): hps_io_hps_io_gpio_inst_LOANIO42 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(25): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO42] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(26): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO42]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(27): hps_io_hps_io_gpio_inst_LOANIO49 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(27): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO49] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(28): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO49]
Warning (332174): Ignored filter at HPS_hps_0_hps_io_border.sdc(29): hps_io_hps_io_gpio_inst_LOANIO50 could not be matched with a port
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(29): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_LOANIO50] -to *
Warning (332049): Ignored set_false_path at HPS_hps_0_hps_io_border.sdc(30): Argument <to> is an empty collection
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_LOANIO50]
Info (332104): Reading SDC File: 'CPC2_DE10.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 12 -duty_cycle 50.00 -name {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 512 -multiply_by 4425 -duty_cycle 50.00 -name {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 27 -duty_cycle 50.00 -name {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 108 -duty_cycle 50.00 -name {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 432 -duty_cycle 50.00 -name {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 64 -multiply_by 519 -duty_cycle 50.00 -name {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 132 -duty_cycle 50.00 -name {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|iorq_n was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_Msal[0] is being clocked by CPC2:cpc2_inst|cpc_core:core|tv80n:cpu|iorq_n
Warning (332060): Node: CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[4] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|reg[10][3] is being clocked by CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[4]
Warning (332060): Node: CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[6] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CPC2:cpc2_inst|cpc_core:core|YM2149:sounddev|addr[0] is being clocked by CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[6]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|hps_0|fpga_interfaces|loan_io_inst  from: gpio_in[10]  to: loanio_in[10]
    Info (332098): Cell: u0|hps_0|hps_io|border|gpio_inst  from: gpio0_porta_i[10]  to: loanio0_i[10]
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 33 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):    2.466 cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):  325.549 cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.314 cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.827 cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   62.481 cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  249.925 cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  999.701 cpc2_inst|cpc_clocks|cpc_clks_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    1.666 cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    6.666 cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   25.000 cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    2.500 HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    2.500 HPS_DDR3_CK_N
    Info (332111):    2.500 HPS_DDR3_CK_P
    Info (332111):    2.500 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[3]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_OUT
    Info (332111):   83.333       SD_CLK
    Info (332111):    2.500 u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):   16.667      usb_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:34
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:57
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 32.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:57
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 53 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
    Info (169065): Pin HDMI_I2S has a permanently enabled output enable
    Info (169065): Pin HDMI_LRCLK has a permanently enabled output enable
    Info (169065): Pin HDMI_SCLK has a permanently enabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin HDMI_MCLK has a permanently enabled output enable
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[8] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[0]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[9] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[10] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[11] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[12] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[13] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[14] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[2]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[15] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[16] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[17] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[18] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[19] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[20] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[21] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[22] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[4]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[23] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[24] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[25] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[26] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[27] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[28] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[29] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[30] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_oct[6]
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[31] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[1] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[2] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[3] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[1] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[2] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: HPS:u0|HPS_hps_0:hps_0|HPS_hps_0_hps_io:hps_io|HPS_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[3] uses the Differential 1.5-V SSTL Class I I/O standard
Info (144001): Generated suppressed messages file /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/DE10/CPC2_DE10.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 67 warnings
    Info: Peak virtual memory: 3168 megabytes
    Info: Processing ended: Thu Jan  3 21:20:18 2019
    Info: Elapsed time: 00:03:43
    Info: Total CPU time (on all processors): 00:05:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/DE10/CPC2_DE10.fit.smsg.


