with the selective oxidation, which is compatible 
and could be integrated with the traditional Si 
process, of multiple stack of 
a-(poly)SiGe/a(poly)-Si layers, and then, based 
on this obtained technique, to fabricate and 
characterize the trench flash memory cells, and 
multi-bit trench flash memory cells with Ge 
nanocrystal charge medium. By using the 
anisotropic etching of TMAH solution with 
respect to Si substrate, the trench pattern could be 
formed and the Ge nanocrystals embedded in an 
oxide matrix were grown on this trench structure. 
Furthermore, with the lithography technique, the 
Ge nanocrystals embedded in an oxide matrix 
were remained only on the sidewalls of trench 
structure. As the storage medium separated 
naturally on the sidewalls, the flash memory cells 
with two-bit operation could be achieved. With 
the extension of flash memory cell with trench 
structure, a multi-bit flash memory cell will be 
fabricated and investigated. It is expected that the 
nanocrystal-based flash memory could be 
improved in performances and adopted by the 
current flash memory industries. 
 
二、 計畫的緣由與目的 
現今記憶體元件邁向高密度的發展下，多
位元操作的單一電晶體記憶單胞元勢必是未
來的趨勢，因此，如何提高快閃記憶體的積集
度成為快閃記憶體的重要課題；現階段有許多
提高積集度的方式不斷的提出，大致可分為兩
個方向，一方面從結構或製程上做改變，另一
方面從操作方式上改進。從結構或製程上著手
能夠獲得較大的發展與改進，而從操作方式上
改變能獲得的發展較受侷限，但是只需要利用
現成的元件就能夠做各式各樣的嘗試。 
首先在操作方式上的改進，雖然從操作方
式上的改變能獲得的發展較受侷限，但是仍有
相當多的研究文獻利用現成的元件做各式各
樣的嘗試，因為藉由在量測方法上的變化，以
熱載子(Hot Carriers)的注入方式，即可輕易達
到單一電晶體多位元的操作[1-3]；然而藉由量
測方法達到多位元操作的方式仍存在許多問
題，像是隨著元件的縮小化，儲存媒介之間的
隔離將捉襟見肘，彼此間的儲存電荷將會互相
干擾(Second Bit Effect)；另外在寫入的操作時
需要較大的電壓，因此導致了較高的功率損
耗，還有在寫入/移除的循環操作下，元件的
電荷保持將會劣化。 
因此，如果能在物理結構上將儲存位元自
然的分立，將可輕易的在單一單胞元中達成多
位元的操作；例如，利用間隔層(Spacer)的結
構達到儲存位元的分立[4]；或是以傳統區域化
(Localized)的製程分立儲存位元[5]，也有以三
閘極 (Tri-Gated)的結構達到多位元的操作
[6]，另有一以垂直式的結構將儲存媒介自然分
立 [7]，其他方面，則有Wrapped-Select-Gate 
(WSG)[8]與Split-Gate[9]的新穎結構達到多位
元的操作。 
在本計畫中，我們製作溝槽式(Trench)結
構的鍺奈米晶體快閃記憶體單胞元，其具有簡
單、低成本且可與矽製程整合的優點；我們利
用微影蝕刻術在基板上形成溝槽，然後在溝槽
上製作出包覆在二氧化矽中的鍺奈米晶體，爾
後再將電晶體閘極區域的鍺奈米晶體與形成
的氧化層去除，形成只有在溝槽側壁(Sidewall)
有儲存電荷介質的鍺奈米晶體，藉由溝槽式的
結構將儲存電荷介質分立在通道兩端。 
 
三、 研究方法及成果 
實驗中，我們利用 p 型的矽晶圓作為基
板，如圖一(a)；接著對基板做磷離子佈植，
如圖一(b)；在基板上成長氮化矽，如圖一
(c)；利用微影蝕刻術對基板做圖案轉移，如
圖一(d)；利用 TMAH溶液對基板做蝕刻形成溝
槽式結構，如圖一(e)；在形成溝槽式結構的
基板上成長閘極堆疊，如圖一(f)；再利用微
影蝕刻術對基板做圖案轉移，形成只有在溝槽
式結構側壁上留有儲存電荷的介質，如圖一
(g)；最後利用微影蝕刻術做圖案轉移以及鍍
上鋁作為金屬接觸，如圖一(h)、(i)、(j)、
(k)與(l)。
-15 -12 -9 -6 -3 0 3 6 9 12 15
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
 
 
S
o
u
rc
e
 C
u
rr
e
n
t 
I S
 (

A
)
Gate Voltage V
G
 (V)
 Bit-2, Bit-3, and Bit-4 were erased
 Bit-2 was programmed
 Bit-3 was programmed
 Bit-4 was programmed
V
D1
 = 0 V, V
S1
 = -10 V
Gate voltage sweep: -15 to +15 V
 
圖四: 多位元操作的鍺奈米晶體快閃記憶體單
胞元的特性曲線圖。 
 
四、 結論與討論 
本研究計畫研製溝槽式的鍺奈米晶體快
閃記憶體單胞元，在溝槽的側壁上才留有鍺奈
米晶體，而達到將儲存位元自然的分立，進而
達到多位元的快閃記憶體操作。 
本研究的相關研究結果，98年發表國內會
議論文 1篇，並有 1篇國際期刊論文已經接受
刊登[10]。 
 
五、參考文獻 
1. Y. H. Lin, C. H. Chien, C. T. Lin, C. Y. Chang, and T. 
F. Lei, “Novel Two-Bit HfO2 Nanocrystal Nonvolatile 
Flash Memory,” IEEE Trans. on Electron Dev., 
Vol.53, p.782, 2006. 
2. G. Zhang, S. K. Samanta, P. K. Singh, F. J. Ma, M. T. 
Yoo, Y. Ron, and W. J. Yoo, “Partial Crystallization of 
HfO2 for Two-Bit/Four-Level SONOS-Type Flash 
Memory,” IEEE Trans. on Electron Dev., Vol.54, 
p.3177, 2007. 
3. S. H. Gu, T. H. Wang, W. P. Lu, W. C. Ting, Y. H. 
Joseph Ku, and C. Y. Lu, “Characterization of 
Programmed Charge Lateral Distribution in a Two-Bit 
Storage Nitride Flash Memory Cell by Using a 
Charge-Pumping Technique,” IEEE Trans. on 
Electron Dev., Vol.53, p.103, 2006. 
4. E. S. Jeng, C. S. Chiu, C. H. Hon, P. C. Kuo, C. C. Fan, 
C. S. Hsieh, H. C. Hsu, and Y. F. Chen, “Performance 
Improvement and Scalability of Nonoverlapped 
Implantation nMOSFETs with Charge-Trapping Spacers 
as Nonvolatile Memories,” IEEE Trans. on Electron 
Dev., Vol.54, p.3299, 2007. 
5. B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, 
and D. Finzi, ”NROM: A Novel Localized Trapping, 
2-Bit Nonvolatile Memory Cell,” IEEE Electron Dev. 
Lett., Vol.21, p.543, 2000. 
6. M. Specht, R. Kommling, F. Hofmann, V. 
Klandzievski, L. Dreeskornfeld, W. Weber, J. Kretz, 
E. Landgrave, T. Schulz, J. Hartwich, W. Wosner, M. 
Stadele, R. J. Luyken, H. Reisinger, A. Graham, E. 
Hartman, and L. Risch, “Novel Dual Bit Tri-Gate 
Charge Trapping Memory Devices,” IEEE Electron 
Dev. Lett., Vol.25, p.810, 2004. 
7. J. Sarkar, S. Dey, D. Shahrjerdi, and S. K. Banerjee, 
“Vertical Flash Memory Cell with Nanocrystal 
Floating Gate for Ultradense Integration and Good 
Retention,” IEEE Electron Dev. Lett., Vol.28, p.449, 
2007. 
8. W. C. Wu, T. S. Chao, W. C. Peng, W. L. Yang, J. C. 
Wang, J. H. Chen, C. S. Lai, T. Y. Yang, C. H. Lee, T. 
M. Hsieh, and J. C. Liou, “Highly Reliable Multilevel 
and 2-Bit/Cell Operation of Wrapped Select Gate 
(WSG) SONOS Memory,” IEEE Electron Dev. Lett., 
Vol.28, p.214, 2007. 
9. L. Breuil, L. Haspeslagh, P. Blomme, D. Wellekens, J. 
D. Vos, M. Lorenzini, and J. V. Houdt, “A New 
Scalable Self-Aligned Dual-Bit Split-Gate 
Charge-Trapping Memory Device,” IEEE Trans. on 
Electron Dev., Vol.52, p.2250, 2005. 
10. Shih-Yung Lo, Chao-Wun Peng, and Jyh-Wong Hong, 
“Electrical Characteristics of MIS Capacitors with 
Multi-Stack Thermal Agglomerating Ge Nanocrystals 
in SiO2/SiNx Dielectrics,” Solid-State Electronics, vol. 
53, pp. 1186-1190, 2009.  
 
 
 
 
 
 
 
 
無研發成果推廣資料 
 專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 3 3 100%  
博士後研究員 0 0 100%  
 
參與計畫人
力 
（本國籍） 
專任助理 0 0 100% 
人次
 
期刊論文 2 2 100% 
(1)“Electrical 
Characteristics of MIS 
Capacitors with Multi-Stack 
Thermal Agglomerating Ge 
Nanocrystals in SiO2/SiNx 
Dielectrics,＂ Solid-State 
Electronics, vol. 53, pp. 
1186-1190, 2009. 
(2)“Effects of Hydrogenation 
on Optoelectronic Properties of 
a-C:H 
Thin-Film-White-Light-Emitting 
Diodes with Composition-Graded 
Carrier Injection Layers,＂ 
IEEE Transactions on Electron 
Devices, vol. 56, pp. 57-64, 
2009. 
研究報告/技術報
告 0 0 100%  
研討會論文 2 2 100% 
篇
(1) "Alternative-Current a-C:H 
White Thin Film Light-Emitting 
Diodes with Composition-Graded 
Carrier Injection Layers," 
International Conferences on 
Solid State Devices and 
Materials, Tsukuba, Japan, 2008
(2)“Electroluminescence 
Characteristics of a-C:H 
Alternating-Current White 
Thin-Film Light-Emitting 
Diodes,＂ 19th European 
Conferences on Diamond, 
Diamond-Like Materials, Carbon 
Nanotubes, and Nitrides, 
Sitges, Spain, 2008. 
國
外 
論文著作 
專書 0 0 100% 章/本  
 
