Simulator report for MC1
Sun Aug 25 08:26:28 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.2 us       ;
; Simulation Netlist Size     ; 889 nodes    ;
; Simulation Coverage         ;      25.55 % ;
; Total Number of Transitions ; 1629         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C35F484C6 ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+--------------------------------------------+---------------+
; Option                                                                                     ; Setting                                    ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                     ; Timing        ;
; Start time                                                                                 ; 0 ns                                       ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                        ;               ;
; Vector input source                                                                        ; /home/radsfer/college/Projeto MC1/BANK.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                         ; On            ;
; Check outputs                                                                              ; Off                                        ; Off           ;
; Report simulation coverage                                                                 ; On                                         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                         ; On            ;
; Display missing 1-value coverage report                                                    ; On                                         ; On            ;
; Display missing 0-value coverage report                                                    ; On                                         ; On            ;
; Detect setup and hold time violations                                                      ; Off                                        ; Off           ;
; Detect glitches                                                                            ; Off                                        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                        ; Off           ;
; Generate Signal Activity File                                                              ; Off                                        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                        ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                 ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                       ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      25.55 % ;
; Total nodes checked                                 ; 889          ;
; Total output ports checked                          ; 869          ;
; Total output ports with complete 1/0-value coverage ; 222          ;
; Total output ports with no 1/0-value coverage       ; 399          ;
; Total output ports with no 1-value coverage         ; 417          ;
; Total output ports with no 0-value coverage         ; 629          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                  ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+
; Node Name                                           ; Output Port Name                                    ; Output Port Type ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst2~0  ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst2~0  ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst3~0  ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst3~0  ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst3~0 ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst3~0 ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst2~0 ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst2~0 ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst5~0  ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst5~0  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~26   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~26   ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst5~0 ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst5~0 ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~28   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~28   ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst4|inst2   ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst4|inst2   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~29   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~29   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~30   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~30   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~31   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~31   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~32   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~32   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~33   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~33   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~34   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~34   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~35   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[30]~35   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~39   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~39   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~40   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~40   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~41   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~41   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~42   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~42   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~43   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~43   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~44   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~44   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~45   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[28]~45   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~46   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~46   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~47   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~47   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~48   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~48   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~49   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~49   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~50   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[27]~50   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~51   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~51   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~54   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~54   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~55   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~55   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~56   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~56   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~57   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~57   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~58   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~58   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~59   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~59   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~60   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[25]~60   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~61   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~61   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~64   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~64   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~65   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~65   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~69   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~69   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~70   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~70   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~71   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~71   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~72   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~72   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~73   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~73   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~74   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~74   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~75   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[22]~75   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~79   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~79   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~80   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~80   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~81   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~81   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~82   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~82   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~83   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~83   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~84   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~84   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~85   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[20]~85   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~86   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~86   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~87   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~87   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~88   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~88   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~89   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~89   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~90   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[19]~90   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~91   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~91   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~94   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~94   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~95   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~95   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~96   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~96   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~97   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~97   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~98   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~98   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~99   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~99   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~100  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[17]~100  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~101  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~101  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~104  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~104  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~105  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~105  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~109  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~109  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~110  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~110  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~111  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~111  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~112  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~112  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~113  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~113  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~114  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~114  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~115  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[14]~115  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~119  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~119  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~120  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~120  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~121  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~121  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~122  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~122  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~123  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~123  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~124  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~124  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~125  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[12]~125  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~126  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~126  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~127  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~127  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~128  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~128  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~129  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~129  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~130  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[11]~130  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~131  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~131  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~134  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~134  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~135  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~135  ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~136   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~136   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~137   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~137   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~138   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~138   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~139   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~139   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~140   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[9]~140   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~141   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~141   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~144   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~144   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~145   ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~145   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~14     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~14     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~15     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~15     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~16     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~16     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~17     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~17     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~18     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~18     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~19     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[6]~19     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~23     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~23     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~24     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~24     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~25     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~25     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~26     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~26     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~27     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~27     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~28     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~28     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~29     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~29     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~30     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~30     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~31     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[4]~31     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~32     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~32     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~33     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~33     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~34     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~34     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~35     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~35     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~36     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~36     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~37     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[3]~37     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~38     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~38     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~41     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~41     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~42     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~42     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~43     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~43     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~44     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~44     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~45     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~45     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~46     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~46     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~47     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~47     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~48     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~48     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~49     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[1]~49     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~50     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~50     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~54     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~54     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~55     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~55     ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|inst4            ; |BANK|MAR:inst|REGISTER32bit:inst1|inst4            ; combout          ;
; |BANK|MBR:inst9|inst13                              ; |BANK|MBR:inst9|inst13                              ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|inst4           ; |BANK|MBR:inst9|REGISTER32bit:inst1|inst4           ; combout          ;
; |BANK|MDR:inst1|inst13                              ; |BANK|MDR:inst1|inst13                              ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[30]~1    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[30]~1    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[28]~3    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[28]~3    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[26]~5    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[26]~5    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[24]~7    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[24]~7    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[22]~9    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[22]~9    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[20]~11   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[20]~11   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[18]~13   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[18]~13   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[16]~15   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[16]~15   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[14]~17   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[14]~17   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[12]~19   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[12]~19   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[10]~21   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[10]~21   ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[8]~23    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[8]~23    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[6]~25    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[6]~25    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[4]~27    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[4]~27    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[2]~29    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[2]~29    ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[0]~31    ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[0]~31    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|inst4             ; |BANK|H:inst8|REGISTER32bit:inst1|inst4             ; combout          ;
; |BANK|PC:inst2|REGISTER32bit:inst1|inst4            ; |BANK|PC:inst2|REGISTER32bit:inst1|inst4            ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst4           ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst4           ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|inst4            ; |BANK|SP:inst3|REGISTER32bit:inst1|inst4            ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|inst4            ; |BANK|LV:inst4|REGISTER32bit:inst1|inst4            ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|inst4           ; |BANK|CPP:inst5|REGISTER32bit:inst1|inst4           ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|inst4           ; |BANK|TOS:inst6|REGISTER32bit:inst1|inst4           ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|inst4           ; |BANK|OPC:inst7|REGISTER32bit:inst1|inst4           ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst4          ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst4          ; combout          ;
; |BANK|OUT_B[31]                                     ; |BANK|OUT_B[31]                                     ; padio            ;
; |BANK|OUT_B[30]                                     ; |BANK|OUT_B[30]                                     ; padio            ;
; |BANK|OUT_B[29]                                     ; |BANK|OUT_B[29]                                     ; padio            ;
; |BANK|OUT_B[28]                                     ; |BANK|OUT_B[28]                                     ; padio            ;
; |BANK|OUT_B[27]                                     ; |BANK|OUT_B[27]                                     ; padio            ;
; |BANK|OUT_B[26]                                     ; |BANK|OUT_B[26]                                     ; padio            ;
; |BANK|OUT_B[25]                                     ; |BANK|OUT_B[25]                                     ; padio            ;
; |BANK|OUT_B[24]                                     ; |BANK|OUT_B[24]                                     ; padio            ;
; |BANK|OUT_B[23]                                     ; |BANK|OUT_B[23]                                     ; padio            ;
; |BANK|OUT_B[22]                                     ; |BANK|OUT_B[22]                                     ; padio            ;
; |BANK|OUT_B[21]                                     ; |BANK|OUT_B[21]                                     ; padio            ;
; |BANK|OUT_B[20]                                     ; |BANK|OUT_B[20]                                     ; padio            ;
; |BANK|OUT_B[19]                                     ; |BANK|OUT_B[19]                                     ; padio            ;
; |BANK|OUT_B[18]                                     ; |BANK|OUT_B[18]                                     ; padio            ;
; |BANK|OUT_B[17]                                     ; |BANK|OUT_B[17]                                     ; padio            ;
; |BANK|OUT_B[16]                                     ; |BANK|OUT_B[16]                                     ; padio            ;
; |BANK|OUT_B[15]                                     ; |BANK|OUT_B[15]                                     ; padio            ;
; |BANK|OUT_B[14]                                     ; |BANK|OUT_B[14]                                     ; padio            ;
; |BANK|OUT_B[13]                                     ; |BANK|OUT_B[13]                                     ; padio            ;
; |BANK|OUT_B[12]                                     ; |BANK|OUT_B[12]                                     ; padio            ;
; |BANK|OUT_B[11]                                     ; |BANK|OUT_B[11]                                     ; padio            ;
; |BANK|OUT_B[10]                                     ; |BANK|OUT_B[10]                                     ; padio            ;
; |BANK|OUT_B[9]                                      ; |BANK|OUT_B[9]                                      ; padio            ;
; |BANK|OUT_B[8]                                      ; |BANK|OUT_B[8]                                      ; padio            ;
; |BANK|OUT_B[6]                                      ; |BANK|OUT_B[6]                                      ; padio            ;
; |BANK|OUT_B[5]                                      ; |BANK|OUT_B[5]                                      ; padio            ;
; |BANK|OUT_B[4]                                      ; |BANK|OUT_B[4]                                      ; padio            ;
; |BANK|OUT_B[3]                                      ; |BANK|OUT_B[3]                                      ; padio            ;
; |BANK|OUT_B[2]                                      ; |BANK|OUT_B[2]                                      ; padio            ;
; |BANK|OUT_B[1]                                      ; |BANK|OUT_B[1]                                      ; padio            ;
; |BANK|OUT_B[0]                                      ; |BANK|OUT_B[0]                                      ; padio            ;
; |BANK|MIR[6]                                        ; |BANK|MIR[6]~corein                                 ; combout          ;
; |BANK|MIR[0]                                        ; |BANK|MIR[0]~corein                                 ; combout          ;
; |BANK|MIR[3]                                        ; |BANK|MIR[3]~corein                                 ; combout          ;
; |BANK|MIR[2]                                        ; |BANK|MIR[2]~corein                                 ; combout          ;
; |BANK|MIR[1]                                        ; |BANK|MIR[1]~corein                                 ; combout          ;
; |BANK|MIR[7]                                        ; |BANK|MIR[7]~corein                                 ; combout          ;
; |BANK|CLOCK                                         ; |BANK|CLOCK~corein                                  ; combout          ;
; |BANK|MIR[15]                                       ; |BANK|MIR[15]~corein                                ; combout          ;
; |BANK|MIR[9]                                        ; |BANK|MIR[9]~corein                                 ; combout          ;
; |BANK|MIR[4]                                        ; |BANK|MIR[4]~corein                                 ; combout          ;
; |BANK|MIR[5]                                        ; |BANK|MIR[5]~corein                                 ; combout          ;
; |BANK|MIR[8]                                        ; |BANK|MIR[8]~corein                                 ; combout          ;
; |BANK|MIR[10]                                       ; |BANK|MIR[10]~corein                                ; combout          ;
; |BANK|MIR[11]                                       ; |BANK|MIR[11]~corein                                ; combout          ;
; |BANK|MIR[12]                                       ; |BANK|MIR[12]~corein                                ; combout          ;
; |BANK|MIR[13]                                       ; |BANK|MIR[13]~corein                                ; combout          ;
; |BANK|MIR[14]                                       ; |BANK|MIR[14]~corein                                ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|inst4~clkctrl    ; |BANK|MAR:inst|REGISTER32bit:inst1|inst4~clkctrl    ; outclk           ;
; |BANK|H:inst8|REGISTER32bit:inst1|inst4~clkctrl     ; |BANK|H:inst8|REGISTER32bit:inst1|inst4~clkctrl     ; outclk           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|inst4~clkctrl   ; |BANK|CPP:inst5|REGISTER32bit:inst1|inst4~clkctrl   ; outclk           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|inst4~clkctrl    ; |BANK|LV:inst4|REGISTER32bit:inst1|inst4~clkctrl    ; outclk           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst4~clkctrl   ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst4~clkctrl   ; outclk           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|inst4~clkctrl   ; |BANK|TOS:inst6|REGISTER32bit:inst1|inst4~clkctrl   ; outclk           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|inst4~clkctrl    ; |BANK|PC:inst2|REGISTER32bit:inst1|inst4~clkctrl    ; outclk           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst4~clkctrl  ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst4~clkctrl  ; outclk           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|inst4~clkctrl    ; |BANK|SP:inst3|REGISTER32bit:inst1|inst4~clkctrl    ; outclk           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|inst4~clkctrl   ; |BANK|OPC:inst7|REGISTER32bit:inst1|inst4~clkctrl   ; outclk           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|inst4~clkctrl   ; |BANK|MBR:inst9|REGISTER32bit:inst1|inst4~clkctrl   ; outclk           ;
; |BANK|MDR:inst1|inst13~feeder                       ; |BANK|MDR:inst1|inst13~feeder                       ; combout          ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                         ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+
; Node Name                                                             ; Output Port Name                                                      ; Output Port Type ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst5             ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst5             ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~25                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~25                     ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst6~0                    ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst6~0                    ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst6~0                   ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst6~0                   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~27                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~27                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~37                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~37                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~38                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~38                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~52                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~52                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~53                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~53                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~62                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~62                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~63                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~63                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~67                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~67                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~68                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~68                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~77                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~77                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~78                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~78                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~92                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~92                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~93                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~93                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~102                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~102                    ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~103                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~103                    ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~107                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~107                    ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~108                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~108                    ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~117                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~117                    ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~118                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~118                    ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~132                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~132                    ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~133                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~133                    ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~142                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~142                     ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~143                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~143                     ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~9                        ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~9                        ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~10                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~10                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~11                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~11                       ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~21                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~21                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~22                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~22                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst20         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst20         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst16         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst16         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst12         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst12         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~39                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~39                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~40                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~40                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst8          ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst8          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~51                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~51                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~52                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~52                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~53                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~53                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[31]~0                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[31]~0                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[29]~2                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[29]~2                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[27]~4                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[27]~4                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[25]~6                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[25]~6                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[23]~8                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[23]~8                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[21]~10                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[21]~10                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[19]~12                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[19]~12                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[17]~14                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[17]~14                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[15]~16                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[15]~16                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[13]~18                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[13]~18                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[11]~20                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[11]~20                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[9]~22                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[9]~22                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[7]~24                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[7]~24                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[5]~26                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[5]~26                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[3]~28                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[3]~28                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[1]~30                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[1]~30                      ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0        ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; combout          ;
; |BANK|MDR_OUT[27]                                                     ; |BANK|MDR_OUT[27]                                                     ; padio            ;
; |BANK|MDR_OUT[26]                                                     ; |BANK|MDR_OUT[26]                                                     ; padio            ;
; |BANK|MDR_OUT[25]                                                     ; |BANK|MDR_OUT[25]                                                     ; padio            ;
; |BANK|MDR_OUT[24]                                                     ; |BANK|MDR_OUT[24]                                                     ; padio            ;
; |BANK|MDR_OUT[19]                                                     ; |BANK|MDR_OUT[19]                                                     ; padio            ;
; |BANK|MDR_OUT[18]                                                     ; |BANK|MDR_OUT[18]                                                     ; padio            ;
; |BANK|MDR_OUT[17]                                                     ; |BANK|MDR_OUT[17]                                                     ; padio            ;
; |BANK|MDR_OUT[16]                                                     ; |BANK|MDR_OUT[16]                                                     ; padio            ;
; |BANK|MDR_OUT[11]                                                     ; |BANK|MDR_OUT[11]                                                     ; padio            ;
; |BANK|MDR_OUT[10]                                                     ; |BANK|MDR_OUT[10]                                                     ; padio            ;
; |BANK|MDR_OUT[9]                                                      ; |BANK|MDR_OUT[9]                                                      ; padio            ;
; |BANK|MDR_OUT[8]                                                      ; |BANK|MDR_OUT[8]                                                      ; padio            ;
; |BANK|MDR_OUT[3]                                                      ; |BANK|MDR_OUT[3]                                                      ; padio            ;
; |BANK|MDR_OUT[2]                                                      ; |BANK|MDR_OUT[2]                                                      ; padio            ;
; |BANK|MDR_OUT[1]                                                      ; |BANK|MDR_OUT[1]                                                      ; padio            ;
; |BANK|MDR_OUT[0]                                                      ; |BANK|MDR_OUT[0]                                                      ; padio            ;
; |BANK|MAR_OUT[30]                                                     ; |BANK|MAR_OUT[30]                                                     ; padio            ;
; |BANK|MAR_OUT[28]                                                     ; |BANK|MAR_OUT[28]                                                     ; padio            ;
; |BANK|MAR_OUT[27]                                                     ; |BANK|MAR_OUT[27]                                                     ; padio            ;
; |BANK|MAR_OUT[25]                                                     ; |BANK|MAR_OUT[25]                                                     ; padio            ;
; |BANK|MAR_OUT[22]                                                     ; |BANK|MAR_OUT[22]                                                     ; padio            ;
; |BANK|MAR_OUT[20]                                                     ; |BANK|MAR_OUT[20]                                                     ; padio            ;
; |BANK|MAR_OUT[19]                                                     ; |BANK|MAR_OUT[19]                                                     ; padio            ;
; |BANK|MAR_OUT[17]                                                     ; |BANK|MAR_OUT[17]                                                     ; padio            ;
; |BANK|MAR_OUT[14]                                                     ; |BANK|MAR_OUT[14]                                                     ; padio            ;
; |BANK|MAR_OUT[12]                                                     ; |BANK|MAR_OUT[12]                                                     ; padio            ;
; |BANK|MAR_OUT[11]                                                     ; |BANK|MAR_OUT[11]                                                     ; padio            ;
; |BANK|MAR_OUT[9]                                                      ; |BANK|MAR_OUT[9]                                                      ; padio            ;
; |BANK|MAR_OUT[6]                                                      ; |BANK|MAR_OUT[6]                                                      ; padio            ;
; |BANK|MAR_OUT[4]                                                      ; |BANK|MAR_OUT[4]                                                      ; padio            ;
; |BANK|MAR_OUT[3]                                                      ; |BANK|MAR_OUT[3]                                                      ; padio            ;
; |BANK|MAR_OUT[1]                                                      ; |BANK|MAR_OUT[1]                                                      ; padio            ;
; |BANK|MBR_OUT[5]                                                      ; |BANK|MBR_OUT[5]                                                      ; padio            ;
; |BANK|MBR_OUT[4]                                                      ; |BANK|MBR_OUT[4]                                                      ; padio            ;
; |BANK|MBR_OUT[3]                                                      ; |BANK|MBR_OUT[3]                                                      ; padio            ;
; |BANK|MBR_OUT[2]                                                      ; |BANK|MBR_OUT[2]                                                      ; padio            ;
; |BANK|OUT_A[30]                                                       ; |BANK|OUT_A[30]                                                       ; padio            ;
; |BANK|OUT_A[28]                                                       ; |BANK|OUT_A[28]                                                       ; padio            ;
; |BANK|OUT_A[27]                                                       ; |BANK|OUT_A[27]                                                       ; padio            ;
; |BANK|OUT_A[25]                                                       ; |BANK|OUT_A[25]                                                       ; padio            ;
; |BANK|OUT_A[22]                                                       ; |BANK|OUT_A[22]                                                       ; padio            ;
; |BANK|OUT_A[20]                                                       ; |BANK|OUT_A[20]                                                       ; padio            ;
; |BANK|OUT_A[19]                                                       ; |BANK|OUT_A[19]                                                       ; padio            ;
; |BANK|OUT_A[17]                                                       ; |BANK|OUT_A[17]                                                       ; padio            ;
; |BANK|OUT_A[14]                                                       ; |BANK|OUT_A[14]                                                       ; padio            ;
; |BANK|OUT_A[12]                                                       ; |BANK|OUT_A[12]                                                       ; padio            ;
; |BANK|OUT_A[11]                                                       ; |BANK|OUT_A[11]                                                       ; padio            ;
; |BANK|OUT_A[9]                                                        ; |BANK|OUT_A[9]                                                        ; padio            ;
; |BANK|OUT_A[6]                                                        ; |BANK|OUT_A[6]                                                        ; padio            ;
; |BANK|OUT_A[4]                                                        ; |BANK|OUT_A[4]                                                        ; padio            ;
; |BANK|OUT_A[3]                                                        ; |BANK|OUT_A[3]                                                        ; padio            ;
; |BANK|OUT_A[1]                                                        ; |BANK|OUT_A[1]                                                        ; padio            ;
; |BANK|PC_OUT[30]                                                      ; |BANK|PC_OUT[30]                                                      ; padio            ;
; |BANK|PC_OUT[28]                                                      ; |BANK|PC_OUT[28]                                                      ; padio            ;
; |BANK|PC_OUT[27]                                                      ; |BANK|PC_OUT[27]                                                      ; padio            ;
; |BANK|PC_OUT[25]                                                      ; |BANK|PC_OUT[25]                                                      ; padio            ;
; |BANK|PC_OUT[22]                                                      ; |BANK|PC_OUT[22]                                                      ; padio            ;
; |BANK|PC_OUT[20]                                                      ; |BANK|PC_OUT[20]                                                      ; padio            ;
; |BANK|PC_OUT[19]                                                      ; |BANK|PC_OUT[19]                                                      ; padio            ;
; |BANK|PC_OUT[17]                                                      ; |BANK|PC_OUT[17]                                                      ; padio            ;
; |BANK|PC_OUT[14]                                                      ; |BANK|PC_OUT[14]                                                      ; padio            ;
; |BANK|PC_OUT[12]                                                      ; |BANK|PC_OUT[12]                                                      ; padio            ;
; |BANK|PC_OUT[11]                                                      ; |BANK|PC_OUT[11]                                                      ; padio            ;
; |BANK|PC_OUT[9]                                                       ; |BANK|PC_OUT[9]                                                       ; padio            ;
; |BANK|PC_OUT[6]                                                       ; |BANK|PC_OUT[6]                                                       ; padio            ;
; |BANK|PC_OUT[4]                                                       ; |BANK|PC_OUT[4]                                                       ; padio            ;
; |BANK|PC_OUT[3]                                                       ; |BANK|PC_OUT[3]                                                       ; padio            ;
; |BANK|PC_OUT[1]                                                       ; |BANK|PC_OUT[1]                                                       ; padio            ;
; |BANK|IN_C[31]                                                        ; |BANK|IN_C[31]~corein                                                 ; combout          ;
; |BANK|LOAD                                                            ; |BANK|LOAD~corein                                                     ; combout          ;
; |BANK|IN_C[30]                                                        ; |BANK|IN_C[30]~corein                                                 ; combout          ;
; |BANK|IN_C[29]                                                        ; |BANK|IN_C[29]~corein                                                 ; combout          ;
; |BANK|IN_C[28]                                                        ; |BANK|IN_C[28]~corein                                                 ; combout          ;
; |BANK|IN_C[27]                                                        ; |BANK|IN_C[27]~corein                                                 ; combout          ;
; |BANK|IN_C[26]                                                        ; |BANK|IN_C[26]~corein                                                 ; combout          ;
; |BANK|IN_C[25]                                                        ; |BANK|IN_C[25]~corein                                                 ; combout          ;
; |BANK|IN_C[24]                                                        ; |BANK|IN_C[24]~corein                                                 ; combout          ;
; |BANK|IN_C[23]                                                        ; |BANK|IN_C[23]~corein                                                 ; combout          ;
; |BANK|IN_C[22]                                                        ; |BANK|IN_C[22]~corein                                                 ; combout          ;
; |BANK|IN_C[21]                                                        ; |BANK|IN_C[21]~corein                                                 ; combout          ;
; |BANK|IN_C[20]                                                        ; |BANK|IN_C[20]~corein                                                 ; combout          ;
; |BANK|IN_C[19]                                                        ; |BANK|IN_C[19]~corein                                                 ; combout          ;
; |BANK|IN_C[18]                                                        ; |BANK|IN_C[18]~corein                                                 ; combout          ;
; |BANK|IN_C[17]                                                        ; |BANK|IN_C[17]~corein                                                 ; combout          ;
; |BANK|IN_C[16]                                                        ; |BANK|IN_C[16]~corein                                                 ; combout          ;
; |BANK|IN_C[15]                                                        ; |BANK|IN_C[15]~corein                                                 ; combout          ;
; |BANK|IN_C[14]                                                        ; |BANK|IN_C[14]~corein                                                 ; combout          ;
; |BANK|IN_C[13]                                                        ; |BANK|IN_C[13]~corein                                                 ; combout          ;
; |BANK|IN_C[12]                                                        ; |BANK|IN_C[12]~corein                                                 ; combout          ;
; |BANK|IN_C[11]                                                        ; |BANK|IN_C[11]~corein                                                 ; combout          ;
; |BANK|IN_C[10]                                                        ; |BANK|IN_C[10]~corein                                                 ; combout          ;
; |BANK|IN_C[9]                                                         ; |BANK|IN_C[9]~corein                                                  ; combout          ;
; |BANK|IN_C[8]                                                         ; |BANK|IN_C[8]~corein                                                  ; combout          ;
; |BANK|IN_C[7]                                                         ; |BANK|IN_C[7]~corein                                                  ; combout          ;
; |BANK|IN_C[6]                                                         ; |BANK|IN_C[6]~corein                                                  ; combout          ;
; |BANK|IN_C[5]                                                         ; |BANK|IN_C[5]~corein                                                  ; combout          ;
; |BANK|IN_C[4]                                                         ; |BANK|IN_C[4]~corein                                                  ; combout          ;
; |BANK|IN_C[3]                                                         ; |BANK|IN_C[3]~corein                                                  ; combout          ;
; |BANK|IN_C[2]                                                         ; |BANK|IN_C[2]~corein                                                  ; combout          ;
; |BANK|IN_C[1]                                                         ; |BANK|IN_C[1]~corein                                                  ; combout          ;
; |BANK|IN_C[0]                                                         ; |BANK|IN_C[0]~corein                                                  ; combout          ;
; |BANK|MBR_IN[7]                                                       ; |BANK|MBR_IN[7]~corein                                                ; combout          ;
; |BANK|MBR_IN[6]                                                       ; |BANK|MBR_IN[6]~corein                                                ; combout          ;
; |BANK|MBR_IN[5]                                                       ; |BANK|MBR_IN[5]~corein                                                ; combout          ;
; |BANK|MBR_IN[4]                                                       ; |BANK|MBR_IN[4]~corein                                                ; combout          ;
; |BANK|MBR_IN[3]                                                       ; |BANK|MBR_IN[3]~corein                                                ; combout          ;
; |BANK|MBR_IN[2]                                                       ; |BANK|MBR_IN[2]~corein                                                ; combout          ;
; |BANK|MBR_IN[1]                                                       ; |BANK|MBR_IN[1]~corein                                                ; combout          ;
; |BANK|MBR_IN[0]                                                       ; |BANK|MBR_IN[0]~corein                                                ; combout          ;
; |BANK|MDR_IN[31]                                                      ; |BANK|MDR_IN[31]~corein                                               ; combout          ;
; |BANK|MDR_IN[30]                                                      ; |BANK|MDR_IN[30]~corein                                               ; combout          ;
; |BANK|MDR_IN[29]                                                      ; |BANK|MDR_IN[29]~corein                                               ; combout          ;
; |BANK|MDR_IN[28]                                                      ; |BANK|MDR_IN[28]~corein                                               ; combout          ;
; |BANK|MDR_IN[27]                                                      ; |BANK|MDR_IN[27]~corein                                               ; combout          ;
; |BANK|MDR_IN[26]                                                      ; |BANK|MDR_IN[26]~corein                                               ; combout          ;
; |BANK|MDR_IN[25]                                                      ; |BANK|MDR_IN[25]~corein                                               ; combout          ;
; |BANK|MDR_IN[24]                                                      ; |BANK|MDR_IN[24]~corein                                               ; combout          ;
; |BANK|MDR_IN[23]                                                      ; |BANK|MDR_IN[23]~corein                                               ; combout          ;
; |BANK|MDR_IN[22]                                                      ; |BANK|MDR_IN[22]~corein                                               ; combout          ;
; |BANK|MDR_IN[21]                                                      ; |BANK|MDR_IN[21]~corein                                               ; combout          ;
; |BANK|MDR_IN[20]                                                      ; |BANK|MDR_IN[20]~corein                                               ; combout          ;
; |BANK|MDR_IN[19]                                                      ; |BANK|MDR_IN[19]~corein                                               ; combout          ;
; |BANK|MDR_IN[18]                                                      ; |BANK|MDR_IN[18]~corein                                               ; combout          ;
; |BANK|MDR_IN[17]                                                      ; |BANK|MDR_IN[17]~corein                                               ; combout          ;
; |BANK|MDR_IN[16]                                                      ; |BANK|MDR_IN[16]~corein                                               ; combout          ;
; |BANK|MDR_IN[15]                                                      ; |BANK|MDR_IN[15]~corein                                               ; combout          ;
; |BANK|MDR_IN[14]                                                      ; |BANK|MDR_IN[14]~corein                                               ; combout          ;
; |BANK|MDR_IN[13]                                                      ; |BANK|MDR_IN[13]~corein                                               ; combout          ;
; |BANK|MDR_IN[12]                                                      ; |BANK|MDR_IN[12]~corein                                               ; combout          ;
; |BANK|MDR_IN[11]                                                      ; |BANK|MDR_IN[11]~corein                                               ; combout          ;
; |BANK|MDR_IN[10]                                                      ; |BANK|MDR_IN[10]~corein                                               ; combout          ;
; |BANK|MDR_IN[9]                                                       ; |BANK|MDR_IN[9]~corein                                                ; combout          ;
; |BANK|MDR_IN[8]                                                       ; |BANK|MDR_IN[8]~corein                                                ; combout          ;
; |BANK|MDR_IN[7]                                                       ; |BANK|MDR_IN[7]~corein                                                ; combout          ;
; |BANK|MDR_IN[6]                                                       ; |BANK|MDR_IN[6]~corein                                                ; combout          ;
; |BANK|MDR_IN[5]                                                       ; |BANK|MDR_IN[5]~corein                                                ; combout          ;
; |BANK|MDR_IN[4]                                                       ; |BANK|MDR_IN[4]~corein                                                ; combout          ;
; |BANK|MDR_IN[3]                                                       ; |BANK|MDR_IN[3]~corein                                                ; combout          ;
; |BANK|MDR_IN[2]                                                       ; |BANK|MDR_IN[2]~corein                                                ; combout          ;
; |BANK|MDR_IN[1]                                                       ; |BANK|MDR_IN[1]~corein                                                ; combout          ;
; |BANK|MDR_IN[0]                                                       ; |BANK|MDR_IN[0]~corein                                                ; combout          ;
; |BANK|LOAD~clkctrl                                                    ; |BANK|LOAD~clkctrl                                                    ; outclk           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst~feeder   ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder     ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder    ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24~feeder ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12~feeder ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder     ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder     ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder     ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder      ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder      ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder    ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5~feeder    ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst~feeder     ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst~feeder     ; combout          ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                         ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+
; Node Name                                                             ; Output Port Name                                                      ; Output Port Type ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|MBR:inst9|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8           ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8           ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28          ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28          ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst28            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst28            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12            ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12            ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8             ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8             ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst5             ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst5             ; regout           ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst              ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst              ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; |BANK|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~24                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~24                     ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~25                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~25                     ; combout          ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst6~0                    ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst|inst6~0                    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; regout           ;
; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst6~0                   ; |BANK|DECODER4_16:inst10|DECODER2_4EN:inst3|inst6~0                   ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~27                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[31]~27                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~36                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~36                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~37                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~37                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~38                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[29]~38                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8         ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst16        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~52                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~52                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~53                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[26]~53                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~62                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~62                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~63                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[24]~63                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~66                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~66                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~67                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~67                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~68                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[23]~68                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~76                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~76                     ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~77                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~77                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~78                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[21]~78                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst8         ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~92                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~92                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~93                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[18]~93                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst20        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~102                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~102                    ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~103                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[16]~103                    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~106                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~106                    ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~107                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~107                    ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~108                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[15]~108                    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5          ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~116                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~116                    ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~117                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~117                    ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~118                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[13]~118                    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8         ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~132                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~132                    ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~133                    ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[10]~133                    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24         ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24        ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28         ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~142                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~142                     ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~143                     ; |BANK|MBR:inst9|REGISTER32bit:inst42|inst5[8]~143                     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28        ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~8                        ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~8                        ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~9                        ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~9                        ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28           ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~10                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~10                       ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~11                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~11                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~12                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~12                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst28         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst28         ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~13                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[7]~13                       ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24           ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst24         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst24         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~20                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~20                       ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~21                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~21                       ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~22                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[5]~22                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst20         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst20         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16           ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst16         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst16         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12           ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst12         ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst12         ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8            ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~39                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~39                       ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~40                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[2]~40                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst8          ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst8          ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5            ; regout           ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst5          ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst5          ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; regout           ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; regout           ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst             ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~51                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~51                       ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~52                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~52                       ; combout          ;
; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst           ; |BANK|MBR:inst9|REGISTER32bit:inst42|REGISTER8bit:inst|inst           ; regout           ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; regout           ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~53                       ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst5[0]~53                       ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[31]~0                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[31]~0                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[29]~2                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[29]~2                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[27]~4                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[27]~4                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[25]~6                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[25]~6                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[23]~8                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[23]~8                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[21]~10                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[21]~10                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[19]~12                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[19]~12                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[17]~14                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[17]~14                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[15]~16                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[15]~16                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[13]~18                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[13]~18                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[11]~20                     ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[11]~20                     ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[9]~22                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[9]~22                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[7]~24                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[7]~24                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[5]~26                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[5]~26                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[3]~28                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[3]~28                      ; combout          ;
; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[1]~30                      ; |BANK|MDR:inst1|REGISTER32bit:inst1|inst16[1]~30                      ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0         ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0        ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~0        ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; combout          ;
; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~0         ; combout          ;
; |BANK|MDR_OUT[31]                                                     ; |BANK|MDR_OUT[31]                                                     ; padio            ;
; |BANK|MDR_OUT[30]                                                     ; |BANK|MDR_OUT[30]                                                     ; padio            ;
; |BANK|MDR_OUT[29]                                                     ; |BANK|MDR_OUT[29]                                                     ; padio            ;
; |BANK|MDR_OUT[28]                                                     ; |BANK|MDR_OUT[28]                                                     ; padio            ;
; |BANK|MDR_OUT[23]                                                     ; |BANK|MDR_OUT[23]                                                     ; padio            ;
; |BANK|MDR_OUT[22]                                                     ; |BANK|MDR_OUT[22]                                                     ; padio            ;
; |BANK|MDR_OUT[21]                                                     ; |BANK|MDR_OUT[21]                                                     ; padio            ;
; |BANK|MDR_OUT[20]                                                     ; |BANK|MDR_OUT[20]                                                     ; padio            ;
; |BANK|MDR_OUT[15]                                                     ; |BANK|MDR_OUT[15]                                                     ; padio            ;
; |BANK|MDR_OUT[14]                                                     ; |BANK|MDR_OUT[14]                                                     ; padio            ;
; |BANK|MDR_OUT[13]                                                     ; |BANK|MDR_OUT[13]                                                     ; padio            ;
; |BANK|MDR_OUT[12]                                                     ; |BANK|MDR_OUT[12]                                                     ; padio            ;
; |BANK|MDR_OUT[7]                                                      ; |BANK|MDR_OUT[7]                                                      ; padio            ;
; |BANK|MDR_OUT[6]                                                      ; |BANK|MDR_OUT[6]                                                      ; padio            ;
; |BANK|MDR_OUT[5]                                                      ; |BANK|MDR_OUT[5]                                                      ; padio            ;
; |BANK|MDR_OUT[4]                                                      ; |BANK|MDR_OUT[4]                                                      ; padio            ;
; |BANK|OUT_B[7]                                                        ; |BANK|OUT_B[7]                                                        ; padio            ;
; |BANK|MAR_OUT[31]                                                     ; |BANK|MAR_OUT[31]                                                     ; padio            ;
; |BANK|MAR_OUT[30]                                                     ; |BANK|MAR_OUT[30]                                                     ; padio            ;
; |BANK|MAR_OUT[29]                                                     ; |BANK|MAR_OUT[29]                                                     ; padio            ;
; |BANK|MAR_OUT[28]                                                     ; |BANK|MAR_OUT[28]                                                     ; padio            ;
; |BANK|MAR_OUT[27]                                                     ; |BANK|MAR_OUT[27]                                                     ; padio            ;
; |BANK|MAR_OUT[26]                                                     ; |BANK|MAR_OUT[26]                                                     ; padio            ;
; |BANK|MAR_OUT[25]                                                     ; |BANK|MAR_OUT[25]                                                     ; padio            ;
; |BANK|MAR_OUT[24]                                                     ; |BANK|MAR_OUT[24]                                                     ; padio            ;
; |BANK|MAR_OUT[23]                                                     ; |BANK|MAR_OUT[23]                                                     ; padio            ;
; |BANK|MAR_OUT[22]                                                     ; |BANK|MAR_OUT[22]                                                     ; padio            ;
; |BANK|MAR_OUT[21]                                                     ; |BANK|MAR_OUT[21]                                                     ; padio            ;
; |BANK|MAR_OUT[20]                                                     ; |BANK|MAR_OUT[20]                                                     ; padio            ;
; |BANK|MAR_OUT[19]                                                     ; |BANK|MAR_OUT[19]                                                     ; padio            ;
; |BANK|MAR_OUT[18]                                                     ; |BANK|MAR_OUT[18]                                                     ; padio            ;
; |BANK|MAR_OUT[17]                                                     ; |BANK|MAR_OUT[17]                                                     ; padio            ;
; |BANK|MAR_OUT[16]                                                     ; |BANK|MAR_OUT[16]                                                     ; padio            ;
; |BANK|MAR_OUT[15]                                                     ; |BANK|MAR_OUT[15]                                                     ; padio            ;
; |BANK|MAR_OUT[14]                                                     ; |BANK|MAR_OUT[14]                                                     ; padio            ;
; |BANK|MAR_OUT[13]                                                     ; |BANK|MAR_OUT[13]                                                     ; padio            ;
; |BANK|MAR_OUT[12]                                                     ; |BANK|MAR_OUT[12]                                                     ; padio            ;
; |BANK|MAR_OUT[11]                                                     ; |BANK|MAR_OUT[11]                                                     ; padio            ;
; |BANK|MAR_OUT[10]                                                     ; |BANK|MAR_OUT[10]                                                     ; padio            ;
; |BANK|MAR_OUT[9]                                                      ; |BANK|MAR_OUT[9]                                                      ; padio            ;
; |BANK|MAR_OUT[8]                                                      ; |BANK|MAR_OUT[8]                                                      ; padio            ;
; |BANK|MAR_OUT[7]                                                      ; |BANK|MAR_OUT[7]                                                      ; padio            ;
; |BANK|MAR_OUT[6]                                                      ; |BANK|MAR_OUT[6]                                                      ; padio            ;
; |BANK|MAR_OUT[5]                                                      ; |BANK|MAR_OUT[5]                                                      ; padio            ;
; |BANK|MAR_OUT[4]                                                      ; |BANK|MAR_OUT[4]                                                      ; padio            ;
; |BANK|MAR_OUT[3]                                                      ; |BANK|MAR_OUT[3]                                                      ; padio            ;
; |BANK|MAR_OUT[2]                                                      ; |BANK|MAR_OUT[2]                                                      ; padio            ;
; |BANK|MAR_OUT[1]                                                      ; |BANK|MAR_OUT[1]                                                      ; padio            ;
; |BANK|MAR_OUT[0]                                                      ; |BANK|MAR_OUT[0]                                                      ; padio            ;
; |BANK|MBR_OUT[7]                                                      ; |BANK|MBR_OUT[7]                                                      ; padio            ;
; |BANK|MBR_OUT[6]                                                      ; |BANK|MBR_OUT[6]                                                      ; padio            ;
; |BANK|MBR_OUT[5]                                                      ; |BANK|MBR_OUT[5]                                                      ; padio            ;
; |BANK|MBR_OUT[4]                                                      ; |BANK|MBR_OUT[4]                                                      ; padio            ;
; |BANK|MBR_OUT[3]                                                      ; |BANK|MBR_OUT[3]                                                      ; padio            ;
; |BANK|MBR_OUT[2]                                                      ; |BANK|MBR_OUT[2]                                                      ; padio            ;
; |BANK|MBR_OUT[1]                                                      ; |BANK|MBR_OUT[1]                                                      ; padio            ;
; |BANK|MBR_OUT[0]                                                      ; |BANK|MBR_OUT[0]                                                      ; padio            ;
; |BANK|OUT_A[31]                                                       ; |BANK|OUT_A[31]                                                       ; padio            ;
; |BANK|OUT_A[30]                                                       ; |BANK|OUT_A[30]                                                       ; padio            ;
; |BANK|OUT_A[29]                                                       ; |BANK|OUT_A[29]                                                       ; padio            ;
; |BANK|OUT_A[28]                                                       ; |BANK|OUT_A[28]                                                       ; padio            ;
; |BANK|OUT_A[27]                                                       ; |BANK|OUT_A[27]                                                       ; padio            ;
; |BANK|OUT_A[26]                                                       ; |BANK|OUT_A[26]                                                       ; padio            ;
; |BANK|OUT_A[25]                                                       ; |BANK|OUT_A[25]                                                       ; padio            ;
; |BANK|OUT_A[24]                                                       ; |BANK|OUT_A[24]                                                       ; padio            ;
; |BANK|OUT_A[23]                                                       ; |BANK|OUT_A[23]                                                       ; padio            ;
; |BANK|OUT_A[22]                                                       ; |BANK|OUT_A[22]                                                       ; padio            ;
; |BANK|OUT_A[21]                                                       ; |BANK|OUT_A[21]                                                       ; padio            ;
; |BANK|OUT_A[20]                                                       ; |BANK|OUT_A[20]                                                       ; padio            ;
; |BANK|OUT_A[19]                                                       ; |BANK|OUT_A[19]                                                       ; padio            ;
; |BANK|OUT_A[18]                                                       ; |BANK|OUT_A[18]                                                       ; padio            ;
; |BANK|OUT_A[17]                                                       ; |BANK|OUT_A[17]                                                       ; padio            ;
; |BANK|OUT_A[16]                                                       ; |BANK|OUT_A[16]                                                       ; padio            ;
; |BANK|OUT_A[15]                                                       ; |BANK|OUT_A[15]                                                       ; padio            ;
; |BANK|OUT_A[14]                                                       ; |BANK|OUT_A[14]                                                       ; padio            ;
; |BANK|OUT_A[13]                                                       ; |BANK|OUT_A[13]                                                       ; padio            ;
; |BANK|OUT_A[12]                                                       ; |BANK|OUT_A[12]                                                       ; padio            ;
; |BANK|OUT_A[11]                                                       ; |BANK|OUT_A[11]                                                       ; padio            ;
; |BANK|OUT_A[10]                                                       ; |BANK|OUT_A[10]                                                       ; padio            ;
; |BANK|OUT_A[9]                                                        ; |BANK|OUT_A[9]                                                        ; padio            ;
; |BANK|OUT_A[8]                                                        ; |BANK|OUT_A[8]                                                        ; padio            ;
; |BANK|OUT_A[7]                                                        ; |BANK|OUT_A[7]                                                        ; padio            ;
; |BANK|OUT_A[6]                                                        ; |BANK|OUT_A[6]                                                        ; padio            ;
; |BANK|OUT_A[5]                                                        ; |BANK|OUT_A[5]                                                        ; padio            ;
; |BANK|OUT_A[4]                                                        ; |BANK|OUT_A[4]                                                        ; padio            ;
; |BANK|OUT_A[3]                                                        ; |BANK|OUT_A[3]                                                        ; padio            ;
; |BANK|OUT_A[2]                                                        ; |BANK|OUT_A[2]                                                        ; padio            ;
; |BANK|OUT_A[1]                                                        ; |BANK|OUT_A[1]                                                        ; padio            ;
; |BANK|OUT_A[0]                                                        ; |BANK|OUT_A[0]                                                        ; padio            ;
; |BANK|PC_OUT[31]                                                      ; |BANK|PC_OUT[31]                                                      ; padio            ;
; |BANK|PC_OUT[30]                                                      ; |BANK|PC_OUT[30]                                                      ; padio            ;
; |BANK|PC_OUT[29]                                                      ; |BANK|PC_OUT[29]                                                      ; padio            ;
; |BANK|PC_OUT[28]                                                      ; |BANK|PC_OUT[28]                                                      ; padio            ;
; |BANK|PC_OUT[27]                                                      ; |BANK|PC_OUT[27]                                                      ; padio            ;
; |BANK|PC_OUT[26]                                                      ; |BANK|PC_OUT[26]                                                      ; padio            ;
; |BANK|PC_OUT[25]                                                      ; |BANK|PC_OUT[25]                                                      ; padio            ;
; |BANK|PC_OUT[24]                                                      ; |BANK|PC_OUT[24]                                                      ; padio            ;
; |BANK|PC_OUT[23]                                                      ; |BANK|PC_OUT[23]                                                      ; padio            ;
; |BANK|PC_OUT[22]                                                      ; |BANK|PC_OUT[22]                                                      ; padio            ;
; |BANK|PC_OUT[21]                                                      ; |BANK|PC_OUT[21]                                                      ; padio            ;
; |BANK|PC_OUT[20]                                                      ; |BANK|PC_OUT[20]                                                      ; padio            ;
; |BANK|PC_OUT[19]                                                      ; |BANK|PC_OUT[19]                                                      ; padio            ;
; |BANK|PC_OUT[18]                                                      ; |BANK|PC_OUT[18]                                                      ; padio            ;
; |BANK|PC_OUT[17]                                                      ; |BANK|PC_OUT[17]                                                      ; padio            ;
; |BANK|PC_OUT[16]                                                      ; |BANK|PC_OUT[16]                                                      ; padio            ;
; |BANK|PC_OUT[15]                                                      ; |BANK|PC_OUT[15]                                                      ; padio            ;
; |BANK|PC_OUT[14]                                                      ; |BANK|PC_OUT[14]                                                      ; padio            ;
; |BANK|PC_OUT[13]                                                      ; |BANK|PC_OUT[13]                                                      ; padio            ;
; |BANK|PC_OUT[12]                                                      ; |BANK|PC_OUT[12]                                                      ; padio            ;
; |BANK|PC_OUT[11]                                                      ; |BANK|PC_OUT[11]                                                      ; padio            ;
; |BANK|PC_OUT[10]                                                      ; |BANK|PC_OUT[10]                                                      ; padio            ;
; |BANK|PC_OUT[9]                                                       ; |BANK|PC_OUT[9]                                                       ; padio            ;
; |BANK|PC_OUT[8]                                                       ; |BANK|PC_OUT[8]                                                       ; padio            ;
; |BANK|PC_OUT[7]                                                       ; |BANK|PC_OUT[7]                                                       ; padio            ;
; |BANK|PC_OUT[6]                                                       ; |BANK|PC_OUT[6]                                                       ; padio            ;
; |BANK|PC_OUT[5]                                                       ; |BANK|PC_OUT[5]                                                       ; padio            ;
; |BANK|PC_OUT[4]                                                       ; |BANK|PC_OUT[4]                                                       ; padio            ;
; |BANK|PC_OUT[3]                                                       ; |BANK|PC_OUT[3]                                                       ; padio            ;
; |BANK|PC_OUT[2]                                                       ; |BANK|PC_OUT[2]                                                       ; padio            ;
; |BANK|PC_OUT[1]                                                       ; |BANK|PC_OUT[1]                                                       ; padio            ;
; |BANK|PC_OUT[0]                                                       ; |BANK|PC_OUT[0]                                                       ; padio            ;
; |BANK|IN_C[31]                                                        ; |BANK|IN_C[31]~corein                                                 ; combout          ;
; |BANK|IN_C[30]                                                        ; |BANK|IN_C[30]~corein                                                 ; combout          ;
; |BANK|IN_C[29]                                                        ; |BANK|IN_C[29]~corein                                                 ; combout          ;
; |BANK|IN_C[28]                                                        ; |BANK|IN_C[28]~corein                                                 ; combout          ;
; |BANK|IN_C[27]                                                        ; |BANK|IN_C[27]~corein                                                 ; combout          ;
; |BANK|IN_C[26]                                                        ; |BANK|IN_C[26]~corein                                                 ; combout          ;
; |BANK|IN_C[25]                                                        ; |BANK|IN_C[25]~corein                                                 ; combout          ;
; |BANK|IN_C[24]                                                        ; |BANK|IN_C[24]~corein                                                 ; combout          ;
; |BANK|IN_C[23]                                                        ; |BANK|IN_C[23]~corein                                                 ; combout          ;
; |BANK|IN_C[22]                                                        ; |BANK|IN_C[22]~corein                                                 ; combout          ;
; |BANK|IN_C[21]                                                        ; |BANK|IN_C[21]~corein                                                 ; combout          ;
; |BANK|IN_C[20]                                                        ; |BANK|IN_C[20]~corein                                                 ; combout          ;
; |BANK|IN_C[19]                                                        ; |BANK|IN_C[19]~corein                                                 ; combout          ;
; |BANK|IN_C[18]                                                        ; |BANK|IN_C[18]~corein                                                 ; combout          ;
; |BANK|IN_C[17]                                                        ; |BANK|IN_C[17]~corein                                                 ; combout          ;
; |BANK|IN_C[16]                                                        ; |BANK|IN_C[16]~corein                                                 ; combout          ;
; |BANK|IN_C[15]                                                        ; |BANK|IN_C[15]~corein                                                 ; combout          ;
; |BANK|IN_C[14]                                                        ; |BANK|IN_C[14]~corein                                                 ; combout          ;
; |BANK|IN_C[13]                                                        ; |BANK|IN_C[13]~corein                                                 ; combout          ;
; |BANK|IN_C[12]                                                        ; |BANK|IN_C[12]~corein                                                 ; combout          ;
; |BANK|IN_C[11]                                                        ; |BANK|IN_C[11]~corein                                                 ; combout          ;
; |BANK|IN_C[10]                                                        ; |BANK|IN_C[10]~corein                                                 ; combout          ;
; |BANK|IN_C[9]                                                         ; |BANK|IN_C[9]~corein                                                  ; combout          ;
; |BANK|IN_C[8]                                                         ; |BANK|IN_C[8]~corein                                                  ; combout          ;
; |BANK|IN_C[7]                                                         ; |BANK|IN_C[7]~corein                                                  ; combout          ;
; |BANK|IN_C[6]                                                         ; |BANK|IN_C[6]~corein                                                  ; combout          ;
; |BANK|IN_C[5]                                                         ; |BANK|IN_C[5]~corein                                                  ; combout          ;
; |BANK|IN_C[4]                                                         ; |BANK|IN_C[4]~corein                                                  ; combout          ;
; |BANK|IN_C[3]                                                         ; |BANK|IN_C[3]~corein                                                  ; combout          ;
; |BANK|IN_C[2]                                                         ; |BANK|IN_C[2]~corein                                                  ; combout          ;
; |BANK|IN_C[1]                                                         ; |BANK|IN_C[1]~corein                                                  ; combout          ;
; |BANK|IN_C[0]                                                         ; |BANK|IN_C[0]~corein                                                  ; combout          ;
; |BANK|MBR_IN[7]                                                       ; |BANK|MBR_IN[7]~corein                                                ; combout          ;
; |BANK|MBR_IN[6]                                                       ; |BANK|MBR_IN[6]~corein                                                ; combout          ;
; |BANK|MBR_IN[5]                                                       ; |BANK|MBR_IN[5]~corein                                                ; combout          ;
; |BANK|MBR_IN[4]                                                       ; |BANK|MBR_IN[4]~corein                                                ; combout          ;
; |BANK|MBR_IN[3]                                                       ; |BANK|MBR_IN[3]~corein                                                ; combout          ;
; |BANK|MBR_IN[2]                                                       ; |BANK|MBR_IN[2]~corein                                                ; combout          ;
; |BANK|MBR_IN[1]                                                       ; |BANK|MBR_IN[1]~corein                                                ; combout          ;
; |BANK|MBR_IN[0]                                                       ; |BANK|MBR_IN[0]~corein                                                ; combout          ;
; |BANK|MDR_IN[31]                                                      ; |BANK|MDR_IN[31]~corein                                               ; combout          ;
; |BANK|MDR_IN[30]                                                      ; |BANK|MDR_IN[30]~corein                                               ; combout          ;
; |BANK|MDR_IN[29]                                                      ; |BANK|MDR_IN[29]~corein                                               ; combout          ;
; |BANK|MDR_IN[28]                                                      ; |BANK|MDR_IN[28]~corein                                               ; combout          ;
; |BANK|MDR_IN[27]                                                      ; |BANK|MDR_IN[27]~corein                                               ; combout          ;
; |BANK|MDR_IN[26]                                                      ; |BANK|MDR_IN[26]~corein                                               ; combout          ;
; |BANK|MDR_IN[25]                                                      ; |BANK|MDR_IN[25]~corein                                               ; combout          ;
; |BANK|MDR_IN[24]                                                      ; |BANK|MDR_IN[24]~corein                                               ; combout          ;
; |BANK|MDR_IN[23]                                                      ; |BANK|MDR_IN[23]~corein                                               ; combout          ;
; |BANK|MDR_IN[22]                                                      ; |BANK|MDR_IN[22]~corein                                               ; combout          ;
; |BANK|MDR_IN[21]                                                      ; |BANK|MDR_IN[21]~corein                                               ; combout          ;
; |BANK|MDR_IN[20]                                                      ; |BANK|MDR_IN[20]~corein                                               ; combout          ;
; |BANK|MDR_IN[19]                                                      ; |BANK|MDR_IN[19]~corein                                               ; combout          ;
; |BANK|MDR_IN[18]                                                      ; |BANK|MDR_IN[18]~corein                                               ; combout          ;
; |BANK|MDR_IN[17]                                                      ; |BANK|MDR_IN[17]~corein                                               ; combout          ;
; |BANK|MDR_IN[16]                                                      ; |BANK|MDR_IN[16]~corein                                               ; combout          ;
; |BANK|MDR_IN[15]                                                      ; |BANK|MDR_IN[15]~corein                                               ; combout          ;
; |BANK|MDR_IN[14]                                                      ; |BANK|MDR_IN[14]~corein                                               ; combout          ;
; |BANK|MDR_IN[13]                                                      ; |BANK|MDR_IN[13]~corein                                               ; combout          ;
; |BANK|MDR_IN[12]                                                      ; |BANK|MDR_IN[12]~corein                                               ; combout          ;
; |BANK|MDR_IN[11]                                                      ; |BANK|MDR_IN[11]~corein                                               ; combout          ;
; |BANK|MDR_IN[10]                                                      ; |BANK|MDR_IN[10]~corein                                               ; combout          ;
; |BANK|MDR_IN[9]                                                       ; |BANK|MDR_IN[9]~corein                                                ; combout          ;
; |BANK|MDR_IN[8]                                                       ; |BANK|MDR_IN[8]~corein                                                ; combout          ;
; |BANK|MDR_IN[7]                                                       ; |BANK|MDR_IN[7]~corein                                                ; combout          ;
; |BANK|MDR_IN[6]                                                       ; |BANK|MDR_IN[6]~corein                                                ; combout          ;
; |BANK|MDR_IN[5]                                                       ; |BANK|MDR_IN[5]~corein                                                ; combout          ;
; |BANK|MDR_IN[4]                                                       ; |BANK|MDR_IN[4]~corein                                                ; combout          ;
; |BANK|MDR_IN[3]                                                       ; |BANK|MDR_IN[3]~corein                                                ; combout          ;
; |BANK|MDR_IN[2]                                                       ; |BANK|MDR_IN[2]~corein                                                ; combout          ;
; |BANK|MDR_IN[1]                                                       ; |BANK|MDR_IN[1]~corein                                                ; combout          ;
; |BANK|MDR_IN[0]                                                       ; |BANK|MDR_IN[0]~corein                                                ; combout          ;
; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst~feeder   ; |BANK|TOS:inst6|REGISTER32bit:inst1|REGISTER8bit:inst23|inst~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst8~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst20~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst24~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst23|inst28~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder     ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst~feeder    ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst22|inst5~feeder    ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst12~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst16~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst24~feeder ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst22|inst28~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder   ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst~feeder    ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst5~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder   ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder    ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder  ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst8~feeder  ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst12~feeder ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst16~feeder ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst20~feeder ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder  ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder   ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst20|inst24~feeder   ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder ; combout          ;
; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder  ; |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst20|inst28~feeder  ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst28~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder     ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst24~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst20~feeder     ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst16~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder    ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder    ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder     ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder     ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst12~feeder   ; combout          ;
; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder     ; |BANK|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder     ; combout          ;
; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder      ; |BANK|H:inst8|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder      ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder    ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst8~feeder    ; combout          ;
; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5~feeder    ; |BANK|OPC:inst7|REGISTER32bit:inst1|REGISTER8bit:inst|inst5~feeder    ; combout          ;
; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst~feeder     ; |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst~feeder     ; combout          ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 25 08:26:28 2024
Info: Command: quartus_sim --simulation_results_format=VWF MC1 -c MC1
Info (324025): Using vector source file "/home/radsfer/college/Projeto MC1/BANK.vwf"
Info (328054): Inverted registers were found during simulation
    Info (328055): Register: |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28
    Info (328055): Register: |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst28
    Info (328055): Register: |BANK|CPP:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst28
    Info (328055): Register: |BANK|SP:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16
    Info (328055): Register: |BANK|LV:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst16
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      25.55 %
Info (328052): Number of transitions in simulation is 1629
Info (324045): Vector file MC1.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 289 megabytes
    Info: Processing ended: Sun Aug 25 08:26:28 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


