<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1747754605" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/Memory.dcp">
  <File Type="PA-TCL" Name="FPGA.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="FPGA_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="FPGA_reports.tcl"/>
  <File Type="RDS-RDS" Name="FPGA.vds"/>
  <File Type="RDS-UTIL" Name="FPGA_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="FPGA_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="FPGA.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="FPGA_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="FPGA_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/vio_0/vio_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/ALU.v"/>
        <Attr Name="ImportTime" Val="1741856442"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/BUS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/BUS.v"/>
        <Attr Name="ImportTime" Val="1741856450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/CPU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/CPU.v"/>
        <Attr Name="ImportTime" Val="1747205322"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Control_Unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/Control_Unit.v"/>
        <Attr Name="ImportTime" Val="1747205521"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/Memory.v"/>
        <Attr Name="ImportTime" Val="1747210012"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FPGA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ccc/CPU.srcs/sources_1/new/FPGA.v"/>
        <Attr Name="ImportTime" Val="1742025114"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="FPGA"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Desktop/FPGA_CT.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_CT.xdc"/>
        <Attr Name="ImportTime" Val="1746546208"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/Memory.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
</GenRun>
