# fmq - Buzzer Signal Generation Module

## Описание
Этот Verilog-модуль предназначен для генерации сигнала для управления пищалкой (buzzer). Модуль использует тактовый сигнал (clk) и сигнал сброса (reset) для переключения выходного сигнала с заданной частотой. Сигнал инвертируется через определенное количество тактов, что позволяет управлять звуковым сигналом на выходе.

## Файлы проекта
- **fmq.v** — основной файл с Verilog кодом для генерации сигнала.
- **project.qpf** — основной файл проекта для среды разработки Quartus.
- **project.qsf** — файл для конфигурации проекта.
- **.sof, .pof** — файлы для программирования FPGA.

## Структура модуля

1. **Входы:**
   - `clk`: Тактовый сигнал, на основе которого работает счетчик.
   - `reset`: Сигнал сброса для обнуления состояния модуля.

2. **Выходы:**
   - `out`: Выходной сигнал для управления пищалкой (buzzer).

3. **Логика работы:**
   - Счетчик (`cnt`) увеличивается с каждым тактом. Когда счетчик достигает 4095, он сбрасывается и инвертируется выходной сигнал (`out`).
   - При активном сигнале сброса (`reset`), счетчик и выходной сигнал возвращаются в исходное состояние.

## Использование
- Подключите `clk` и `reset` к соответствующим входам на вашем FPGA.
- Выход `out` можно подключить к пищалке или любому другому устройству, требующему периодического сигнала.

## Зависимости
- Требуется FPGA с тактовым сигналом (например, 50 MHz).
- Совместимость с Quartus или другой средой для синтеза и программирования FPGA.

## Пример подключения:
```verilog
fmq u_fmq (
    .clk(clk),           // Подключение тактового сигнала
    .reset(reset),       // Подключение сигнала сброса
    .out(buzzer_out)     // Подключение выходного сигнала
);
