Fitter report for CPUlap
Sat Dec 21 09:43:40 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Sat Dec 21 09:43:40 2019            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; CPUlap                                           ;
; Top-level Entity Name     ; CPUlap                                           ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C3T144C8                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 259 / 2,910 ( 9 % )                              ;
; Total pins                ; 50 / 104 ( 48 % )                                ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 2,048 / 59,904 ( 3 % )                           ;
; Total PLLs                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C3T144C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 320 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 320 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 318     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/lap/Downloads/Quartus/Projects/CPU/CPUlap/output_files/CPUlap.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 259 / 2,910 ( 9 % )    ;
;     -- Combinational with no register       ; 216                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 43                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 150                    ;
;     -- 3 input functions                    ; 84                     ;
;     -- 2 input functions                    ; 22                     ;
;     -- 1 input functions                    ; 3                      ;
;     -- 0 input functions                    ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 236                    ;
;     -- arithmetic mode                      ; 23                     ;
;     -- qfbk mode                            ; 30                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 38                     ;
;     -- asynchronous clear/load mode         ; 0                      ;
;                                             ;                        ;
; Total registers                             ; 43 / 3,210 ( 1 % )     ;
; Total LABs                                  ; 30 / 291 ( 10 % )      ;
; Logic elements in carry chains              ; 26                     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 50 / 104 ( 48 % )      ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 1 / 13 ( 8 % )         ;
; Total memory bits                           ; 2,048 / 59,904 ( 3 % ) ;
; Total RAM block bits                        ; 4,608 / 59,904 ( 8 % ) ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global clocks                               ; 1 / 8 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%           ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 9%           ;
; Maximum fan-out                             ; 47                     ;
; Highest non-global fan-out                  ; 43                     ;
; Total fan-out                               ; 1061                   ;
; Average fan-out                             ; 3.40                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                      ;
+---------------------------------------------+-------------------+--------------------------------+
; Statistic                                   ; Top               ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------+--------------------------------+
; Difficulty Clustering Region                ; Low               ; Low                            ;
;                                             ;                   ;                                ;
; Total logic elements                        ; 259               ; 0                              ;
;     -- Combinational with no register       ; 216               ; 0                              ;
;     -- Register only                        ; 0                 ; 0                              ;
;     -- Combinational with a register        ; 43                ; 0                              ;
;                                             ;                   ;                                ;
; Logic element usage by number of LUT inputs ;                   ;                                ;
;     -- 4 input functions                    ; 0                 ; 0                              ;
;     -- 3 input functions                    ; 0                 ; 0                              ;
;     -- 2 input functions                    ; 0                 ; 0                              ;
;     -- 1 input functions                    ; 0                 ; 0                              ;
;     -- 0 input functions                    ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Logic elements by mode                      ;                   ;                                ;
;     -- normal mode                          ; 0                 ; 0                              ;
;     -- arithmetic mode                      ; 0                 ; 0                              ;
;     -- qfbk mode                            ; 0                 ; 0                              ;
;     -- register cascade mode                ; 0                 ; 0                              ;
;     -- synchronous clear/load mode          ; 0                 ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Total registers                             ; 43 / 1455 ( 3 % ) ; 0 / 1455 ( 0 % )               ;
; Virtual pins                                ; 0                 ; 0                              ;
; I/O pins                                    ; 50                ; 0                              ;
; DSP block 9-bit elements                    ; 0                 ; 0                              ;
; Total memory bits                           ; 2048              ; 0                              ;
; Total RAM block bits                        ; 4608              ; 0                              ;
; M4K                                         ; 1 / 13 ( 7 % )    ; 0 / 13 ( 0 % )                 ;
;                                             ;                   ;                                ;
; Connections                                 ;                   ;                                ;
;     -- Input Connections                    ; 0                 ; 0                              ;
;     -- Registered Input Connections         ; 0                 ; 0                              ;
;     -- Output Connections                   ; 0                 ; 0                              ;
;     -- Registered Output Connections        ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Internal Connections                        ;                   ;                                ;
;     -- Total Connections                    ; 1086              ; 0                              ;
;     -- Registered Connections               ; 338               ; 0                              ;
;                                             ;                   ;                                ;
; External Connections                        ;                   ;                                ;
;     -- Top                                  ; 0                 ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Partition Interface                         ;                   ;                                ;
;     -- Input Ports                          ; 9                 ; 0                              ;
;     -- Output Ports                         ; 41                ; 0                              ;
;     -- Bidir Ports                          ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Registered Ports                            ;                   ;                                ;
;     -- Registered Input Ports               ; 0                 ; 0                              ;
;     -- Registered Output Ports              ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Port Connectivity                           ;                   ;                                ;
;     -- Input Ports driven by GND            ; 0                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                 ; 0                              ;
;     -- Input Ports with no Source           ; 0                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                 ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                 ; 0                              ;
+---------------------------------------------+-------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK        ; 17    ; 1        ; 0            ; 7            ; 0           ; 44                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[0] ; 131   ; 2        ; 10           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[1] ; 133   ; 2        ; 8            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[2] ; 100   ; 3        ; 27           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[3] ; 130   ; 2        ; 10           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[4] ; 54    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[5] ; 99    ; 3        ; 27           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[6] ; 97    ; 3        ; 27           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Data_In[7] ; 50    ; 4        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Areg[0]     ; 82    ; 3        ; 27           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[1]     ; 84    ; 3        ; 27           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[2]     ; 58    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[3]     ; 120   ; 2        ; 20           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[4]     ; 70    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[5]     ; 98    ; 3        ; 27           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[6]     ; 51    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Areg[7]     ; 75    ; 3        ; 27           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[0]     ; 69    ; 4        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[1]     ; 85    ; 3        ; 27           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[2]     ; 60    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[3]     ; 121   ; 2        ; 20           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[4]     ; 78    ; 3        ; 27           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[5]     ; 114   ; 2        ; 22           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[6]     ; 57    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Breg[7]     ; 76    ; 3        ; 27           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[0]     ; 113   ; 2        ; 22           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[1]     ; 91    ; 3        ; 27           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[2]     ; 62    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[3]     ; 77    ; 3        ; 27           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[4]     ; 79    ; 3        ; 27           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[5]     ; 119   ; 2        ; 20           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[6]     ; 59    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Creg[7]     ; 53    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[0] ; 123   ; 2        ; 18           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[1] ; 124   ; 2        ; 16           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[2] ; 122   ; 2        ; 18           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[3] ; 126   ; 2        ; 16           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[4] ; 129   ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[5] ; 128   ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[6] ; 125   ; 2        ; 16           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_Out[7] ; 127   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[0]    ; 68    ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[1]    ; 67    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[2]    ; 55    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[3]    ; 61    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[4]    ; 83    ; 3        ; 27           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[5]    ; 94    ; 3        ; 27           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[6]    ; 96    ; 3        ; 27           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Order[7]    ; 56    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; SM          ; 52    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 22 ( 14 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 28 ( 57 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 26 ( 62 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 28 ( 61 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 12         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 17       ; 13         ; 1        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 29         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 31         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 32         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 33         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 34         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 35         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 36         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 49       ; 37         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 38         ; 4        ; Data_In[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 39         ; 4        ; Areg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 40         ; 4        ; SM                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 41         ; 4        ; Creg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 42         ; 4        ; Data_In[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 43         ; 4        ; Order[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ; 44         ; 4        ; Order[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 57       ; 45         ; 4        ; Breg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 46         ; 4        ; Areg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 47         ; 4        ; Creg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 48         ; 4        ; Breg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ; 49         ; 4        ; Order[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 50         ; 4        ; Creg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 51         ; 4        ; Order[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 52         ; 4        ; Order[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 53         ; 4        ; Breg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 54         ; 4        ; Areg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 57         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 59         ; 3        ; Areg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 60         ; 3        ; Breg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ; 61         ; 3        ; Creg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 78       ; 62         ; 3        ; Breg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 79       ; 63         ; 3        ; Creg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 64         ; 3        ; Areg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 83       ; 65         ; 3        ; Order[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 66         ; 3        ; Areg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 67         ; 3        ; Breg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ; 73         ; 3        ; Creg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 74         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 75         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 94       ; 76         ; 3        ; Order[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 78         ; 3        ; Order[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 79         ; 3        ; Data_In[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ; 80         ; 3        ; Areg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 81         ; 3        ; Data_In[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 82         ; 3        ; Data_In[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 105      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 87         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 90         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 91         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 92         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 93         ; 2        ; Creg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 94         ; 2        ; Breg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; Creg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 96         ; 2        ; Areg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 97         ; 2        ; Breg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 98         ; 2        ; Data_Out[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 99         ; 2        ; Data_Out[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 100        ; 2        ; Data_Out[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 101        ; 2        ; Data_Out[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 102        ; 2        ; Data_Out[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 103        ; 2        ; Data_Out[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ; 104        ; 2        ; Data_Out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 105        ; 2        ; Data_Out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 106        ; 2        ; Data_In[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 107        ; 2        ; Data_In[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 132      ; 108        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; Data_In[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 112        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
; |CPUlap                                         ; 259 (0)     ; 43           ; 2048        ; 1    ; 50   ; 0            ; 216 (0)      ; 0 (0)             ; 43 (0)           ; 26 (0)          ; 30 (0)     ; |CPUlap                                                                                               ; work         ;
;    |ALUlap:inst14|                              ; 102 (102)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 0 (0)            ; 18 (18)         ; 1 (1)      ; |CPUlap|ALUlap:inst14                                                                                 ; work         ;
;    |Clap:inst2|                                 ; 4 (4)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |CPUlap|Clap:inst2                                                                                    ; work         ;
;    |IRlap:inst4|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPUlap|IRlap:inst4                                                                                   ; work         ;
;    |PClap:inst6|                                ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |CPUlap|PClap:inst6                                                                                   ; work         ;
;    |RAMlap:inst|                                ; 1 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|RAMlap:inst                                                                                   ; work         ;
;       |lpm_ram_io:RAMlap|                       ; 1 (1)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|RAMlap:inst|lpm_ram_io:RAMlap                                                                 ; work         ;
;          |altram:sram|                          ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|RAMlap:inst|lpm_ram_io:RAMlap|altram:sram                                                     ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block                                ; work         ;
;                |altsyncram_4ce1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated ; work         ;
;    |REGlap:inst15|                              ; 36 (36)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 24 (24)          ; 0 (0)           ; 25 (25)    ; |CPUlap|REGlap:inst15                                                                                 ; work         ;
;    |SELECTlap:inst10|                           ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|SELECTlap:inst10                                                                              ; work         ;
;    |SHFlap:inst8|                               ; 45 (45)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|SHFlap:inst8                                                                                  ; work         ;
;    |SMlap:inst9|                                ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |CPUlap|SMlap:inst9                                                                                   ; work         ;
;    |Zlap:inst7|                                 ; 4 (4)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |CPUlap|Zlap:inst7                                                                                    ; work         ;
;    |execute:inst5|                              ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPUlap|execute:inst5                                                                                 ; work         ;
;    |order:inst3|                                ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 4 (4)      ; |CPUlap|order:inst3                                                                                   ; work         ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Data_Out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Data_Out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SM          ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Areg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Breg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Creg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Order[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; Order[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; CLK         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Data_In[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_In[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; CLK                         ;                   ;         ;
; Data_In[7]                  ;                   ;         ;
;      - SHFlap:inst8|W[7]~0  ; 0                 ; ON      ;
; Data_In[6]                  ;                   ;         ;
;      - SHFlap:inst8|W[6]~7  ; 1                 ; ON      ;
; Data_In[5]                  ;                   ;         ;
;      - SHFlap:inst8|W[5]~13 ; 1                 ; ON      ;
; Data_In[4]                  ;                   ;         ;
;      - SHFlap:inst8|W[4]~19 ; 1                 ; ON      ;
; Data_In[3]                  ;                   ;         ;
;      - SHFlap:inst8|W[3]~25 ; 0                 ; ON      ;
; Data_In[2]                  ;                   ;         ;
;      - SHFlap:inst8|W[2]~31 ; 1                 ; ON      ;
; Data_In[1]                  ;                   ;         ;
;      - SHFlap:inst8|W[1]~37 ; 0                 ; ON      ;
; Data_In[0]                  ;                   ;         ;
;      - SHFlap:inst8|W[0]~43 ; 0                 ; ON      ;
+-----------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                           ;
+-----------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; Name                              ; Location     ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; CLK                               ; PIN_17       ; 44      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ;
; PClap:inst6|process_0~1           ; LC_X15_Y8_N7 ; 8       ; Sync. load                ; no     ; --                   ; --               ;
; RAMlap:inst|lpm_ram_io:RAMlap|_~2 ; LC_X15_Y6_N7 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; REGlap:inst15|inA[7]~1            ; LC_X16_Y8_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; REGlap:inst15|inB[7]~1            ; LC_X16_Y8_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; REGlap:inst15|inC[7]~0            ; LC_X16_Y8_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SMlap:inst9|temp                  ; LC_X16_Y8_N7 ; 41      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; order:inst3|Mux14~0               ; LC_X17_Y8_N9 ; 9       ; Output enable             ; no     ; --                   ; --               ;
+-----------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_17   ; 44      ; Global Clock         ; GCLK3            ;
+------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; SMlap:inst9|temp                                                                                     ; 43      ;
; IRlap:inst4|IRo[5]                                                                                   ; 34      ;
; IRlap:inst4|IRo[7]                                                                                   ; 31      ;
; IRlap:inst4|IRo[1]                                                                                   ; 27      ;
; IRlap:inst4|IRo[6]                                                                                   ; 23      ;
; IRlap:inst4|IRo[4]                                                                                   ; 21      ;
; IRlap:inst4|IRo[0]                                                                                   ; 19      ;
; SHFlap:inst8|W[7]~5                                                                                  ; 16      ;
; order:inst3|Mux9~0                                                                                   ; 16      ;
; IRlap:inst4|IRo[2]                                                                                   ; 15      ;
; IRlap:inst4|IRo[3]                                                                                   ; 15      ;
; order:inst3|Mux2~1                                                                                   ; 12      ;
; order:inst3|Mux13~0                                                                                  ; 12      ;
; order:inst3|Mux5~0                                                                                   ; 11      ;
; order:inst3|Mux3~0                                                                                   ; 11      ;
; order:inst3|Mux1~1                                                                                   ; 10      ;
; SHFlap:inst8|W[7]~2                                                                                  ; 10      ;
; execute:inst5|RAM_RL                                                                                 ; 10      ;
; execute:inst5|SHIFT_FBUS~0                                                                           ; 9       ;
; order:inst3|Mux14~0                                                                                  ; 9       ;
; order:inst3|Mux2~0                                                                                   ; 9       ;
; order:inst3|Mux8~0                                                                                   ; 9       ;
; PClap:inst6|process_0~1                                                                              ; 8       ;
; PClap:inst6|process_0~0                                                                              ; 8       ;
; REGlap:inst15|inC[7]~0                                                                               ; 8       ;
; REGlap:inst15|inB[7]~1                                                                               ; 8       ;
; REGlap:inst15|inA[7]~1                                                                               ; 8       ;
; order:inst3|Mux5~1                                                                                   ; 8       ;
; ALUlap:inst14|T[7]~3                                                                                 ; 8       ;
; ALUlap:inst14|T[7]~1                                                                                 ; 8       ;
; REGlap:inst15|Mux6~1                                                                                 ; 7       ;
; REGlap:inst15|Mux5~1                                                                                 ; 7       ;
; REGlap:inst15|Mux4~1                                                                                 ; 7       ;
; REGlap:inst15|Mux3~1                                                                                 ; 7       ;
; REGlap:inst15|Mux2~1                                                                                 ; 7       ;
; REGlap:inst15|Mux0~1                                                                                 ; 7       ;
; REGlap:inst15|Mux1~1                                                                                 ; 7       ;
; REGlap:inst15|Mux7~1                                                                                 ; 7       ;
; SHFlap:inst8|W[1]~42                                                                                 ; 5       ;
; REGlap:inst15|Mux14~1                                                                                ; 5       ;
; SHFlap:inst8|W[3]~30                                                                                 ; 5       ;
; REGlap:inst15|Mux13~1                                                                                ; 5       ;
; SHFlap:inst8|W[4]~24                                                                                 ; 5       ;
; REGlap:inst15|Mux12~1                                                                                ; 5       ;
; SHFlap:inst8|W[5]~18                                                                                 ; 5       ;
; REGlap:inst15|Mux11~1                                                                                ; 5       ;
; REGlap:inst15|Mux10~1                                                                                ; 5       ;
; SHFlap:inst8|W[7]~6                                                                                  ; 5       ;
; execute:inst5|ZF_EN~1                                                                                ; 5       ;
; REGlap:inst15|Mux8~1                                                                                 ; 5       ;
; REGlap:inst15|Mux9~1                                                                                 ; 5       ;
; REGlap:inst15|Mux15~1                                                                                ; 5       ;
; ALUlap:inst14|T[7]~0                                                                                 ; 5       ;
; SHFlap:inst8|W[0]~47                                                                                 ; 4       ;
; SHFlap:inst8|W[2]~36                                                                                 ; 4       ;
; REGlap:inst15|inC[1]                                                                                 ; 4       ;
; REGlap:inst15|inC[2]                                                                                 ; 4       ;
; REGlap:inst15|inC[3]                                                                                 ; 4       ;
; REGlap:inst15|inC[4]                                                                                 ; 4       ;
; SHFlap:inst8|W[6]~12                                                                                 ; 4       ;
; REGlap:inst15|inC[5]                                                                                 ; 4       ;
; execute:inst5|GENERAL_WE~1                                                                           ; 4       ;
; REGlap:inst15|inC[7]                                                                                 ; 4       ;
; REGlap:inst15|inC[6]                                                                                 ; 4       ;
; ALUlap:inst14|T[0]~12                                                                                ; 4       ;
; REGlap:inst15|inC[0]                                                                                 ; 4       ;
; order:inst3|Mux4~0                                                                                   ; 4       ;
; ALUlap:inst14|Add1~22                                                                                ; 4       ;
; ALUlap:inst14|Add0~22                                                                                ; 4       ;
; SHFlap:inst8|W[0]~46                                                                                 ; 3       ;
; SHFlap:inst8|W[1]~41                                                                                 ; 3       ;
; SHFlap:inst8|W[2]~35                                                                                 ; 3       ;
; ALUlap:inst14|T[1]~82                                                                                ; 3       ;
; REGlap:inst15|inB[1]                                                                                 ; 3       ;
; REGlap:inst15|inA[1]                                                                                 ; 3       ;
; SHFlap:inst8|W[3]~29                                                                                 ; 3       ;
; ALUlap:inst14|T[2]~72                                                                                ; 3       ;
; REGlap:inst15|inA[2]                                                                                 ; 3       ;
; REGlap:inst15|inB[2]                                                                                 ; 3       ;
; SHFlap:inst8|W[4]~23                                                                                 ; 3       ;
; ALUlap:inst14|T[3]~62                                                                                ; 3       ;
; REGlap:inst15|inB[3]                                                                                 ; 3       ;
; REGlap:inst15|inA[3]                                                                                 ; 3       ;
; SHFlap:inst8|W[5]~17                                                                                 ; 3       ;
; ALUlap:inst14|T[4]~52                                                                                ; 3       ;
; REGlap:inst15|inA[4]                                                                                 ; 3       ;
; REGlap:inst15|inB[4]                                                                                 ; 3       ;
; SHFlap:inst8|W[6]~11                                                                                 ; 3       ;
; ALUlap:inst14|T[5]~42                                                                                ; 3       ;
; REGlap:inst15|inB[5]                                                                                 ; 3       ;
; REGlap:inst15|inA[5]                                                                                 ; 3       ;
; SHFlap:inst8|W[7]~4                                                                                  ; 3       ;
; ALUlap:inst14|T[7]~31                                                                                ; 3       ;
; REGlap:inst15|inB[7]                                                                                 ; 3       ;
; REGlap:inst15|inA[7]                                                                                 ; 3       ;
; ALUlap:inst14|T[7]~24                                                                                ; 3       ;
; ALUlap:inst14|T[6]~22                                                                                ; 3       ;
; REGlap:inst15|inA[6]                                                                                 ; 3       ;
; REGlap:inst15|inB[6]                                                                                 ; 3       ;
; REGlap:inst15|inA[0]                                                                                 ; 3       ;
; REGlap:inst15|inB[0]                                                                                 ; 3       ;
; execute:inst5|RAM_RL~0                                                                               ; 3       ;
; Zlap:inst7|Zo                                                                                        ; 3       ;
; execute:inst5|PC_LD~0                                                                                ; 3       ;
; order:inst3|Mux12~0                                                                                  ; 3       ;
; Clap:inst2|Co                                                                                        ; 3       ;
; REGlap:inst15|inA[7]~0                                                                               ; 3       ;
; PClap:inst6|prevPC[7]                                                                                ; 3       ;
; PClap:inst6|prevPC[6]                                                                                ; 3       ;
; PClap:inst6|prevPC[5]                                                                                ; 3       ;
; PClap:inst6|prevPC[4]~9                                                                              ; 3       ;
; PClap:inst6|prevPC[4]                                                                                ; 3       ;
; PClap:inst6|prevPC[3]                                                                                ; 3       ;
; PClap:inst6|prevPC[2]                                                                                ; 3       ;
; PClap:inst6|prevPC[1]                                                                                ; 3       ;
; PClap:inst6|prevPC[0]                                                                                ; 3       ;
; execute:inst5|PC_INC~1                                                                               ; 2       ;
; ALUlap:inst14|CF~1                                                                                   ; 2       ;
; Clap:inst2|Co~3                                                                                      ; 2       ;
; SHFlap:inst8|W[0]~43                                                                                 ; 2       ;
; SHFlap:inst8|W[1]~37                                                                                 ; 2       ;
; ALUlap:inst14|T[1]~81                                                                                ; 2       ;
; REGlap:inst15|Mux14~0                                                                                ; 2       ;
; ALUlap:inst14|T[1]~74                                                                                ; 2       ;
; SHFlap:inst8|W[2]~31                                                                                 ; 2       ;
; ALUlap:inst14|T[2]~71                                                                                ; 2       ;
; REGlap:inst15|Mux13~0                                                                                ; 2       ;
; ALUlap:inst14|T[2]~64                                                                                ; 2       ;
; SHFlap:inst8|W[3]~25                                                                                 ; 2       ;
; ALUlap:inst14|T[3]~61                                                                                ; 2       ;
; REGlap:inst15|Mux12~0                                                                                ; 2       ;
; ALUlap:inst14|T[3]~54                                                                                ; 2       ;
; SHFlap:inst8|W[4]~19                                                                                 ; 2       ;
; ALUlap:inst14|T[4]~51                                                                                ; 2       ;
; REGlap:inst15|Mux11~0                                                                                ; 2       ;
; ALUlap:inst14|T[4]~44                                                                                ; 2       ;
; SHFlap:inst8|W[5]~13                                                                                 ; 2       ;
; ALUlap:inst14|T[5]~41                                                                                ; 2       ;
; REGlap:inst15|Mux10~0                                                                                ; 2       ;
; ALUlap:inst14|T[5]~34                                                                                ; 2       ;
; ALUlap:inst14|T[7]~32                                                                                ; 2       ;
; SHFlap:inst8|W[6]~7                                                                                  ; 2       ;
; order:inst3|Mux1~0                                                                                   ; 2       ;
; REGlap:inst15|Mux8~0                                                                                 ; 2       ;
; ALUlap:inst14|T[6]~21                                                                                ; 2       ;
; REGlap:inst15|Mux9~0                                                                                 ; 2       ;
; ALUlap:inst14|T[6]~14                                                                                ; 2       ;
; Clap:inst2|Co~2                                                                                      ; 2       ;
; REGlap:inst15|Mux15~0                                                                                ; 2       ;
; SHFlap:inst8|W[7]~0                                                                                  ; 2       ;
; order:inst3|Mux3~1                                                                                   ; 2       ;
; Data_In[0]                                                                                           ; 1       ;
; Data_In[1]                                                                                           ; 1       ;
; Data_In[2]                                                                                           ; 1       ;
; Data_In[3]                                                                                           ; 1       ;
; Data_In[4]                                                                                           ; 1       ;
; Data_In[5]                                                                                           ; 1       ;
; Data_In[6]                                                                                           ; 1       ;
; Data_In[7]                                                                                           ; 1       ;
; Clap:inst2|Co~5                                                                                      ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|_~2                                                                    ; 1       ;
; PClap:inst6|prevPC~23                                                                                ; 1       ;
; PClap:inst6|prevPC~22                                                                                ; 1       ;
; PClap:inst6|prevPC~21                                                                                ; 1       ;
; PClap:inst6|prevPC~20                                                                                ; 1       ;
; PClap:inst6|prevPC~19                                                                                ; 1       ;
; PClap:inst6|prevPC~18                                                                                ; 1       ;
; PClap:inst6|prevPC~17                                                                                ; 1       ;
; PClap:inst6|prevPC~16                                                                                ; 1       ;
; execute:inst5|PC_INC~0                                                                               ; 1       ;
; Zlap:inst7|Zo~2                                                                                      ; 1       ;
; Zlap:inst7|Zo~1                                                                                      ; 1       ;
; Zlap:inst7|Zo~0                                                                                      ; 1       ;
; ALUlap:inst14|CF~0                                                                                   ; 1       ;
; order:inst3|Mux4~1                                                                                   ; 1       ;
; SELECTlap:inst10|Mux7~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux7~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux6~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux6~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux5~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux5~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux4~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux4~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux3~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux3~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux2~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux2~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux1~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux1~0                                                                              ; 1       ;
; SELECTlap:inst10|Mux0~1                                                                              ; 1       ;
; SELECTlap:inst10|Mux0~0                                                                              ; 1       ;
; REGlap:inst15|inB[7]~0                                                                               ; 1       ;
; SHFlap:inst8|W[0]~45                                                                                 ; 1       ;
; SHFlap:inst8|W[0]~44                                                                                 ; 1       ;
; SHFlap:inst8|W[1]~40                                                                                 ; 1       ;
; SHFlap:inst8|W[1]~39                                                                                 ; 1       ;
; SHFlap:inst8|W[1]~38                                                                                 ; 1       ;
; SHFlap:inst8|W[2]~34                                                                                 ; 1       ;
; SHFlap:inst8|W[2]~33                                                                                 ; 1       ;
; ALUlap:inst14|T[1]~80                                                                                ; 1       ;
; ALUlap:inst14|T[1]~79                                                                                ; 1       ;
; ALUlap:inst14|T[1]~78                                                                                ; 1       ;
; ALUlap:inst14|T[1]~77                                                                                ; 1       ;
; ALUlap:inst14|T[1]~76                                                                                ; 1       ;
; ALUlap:inst14|T[1]~75                                                                                ; 1       ;
; REGlap:inst15|Mux6~0                                                                                 ; 1       ;
; ALUlap:inst14|T[1]~73                                                                                ; 1       ;
; SHFlap:inst8|W[2]~32                                                                                 ; 1       ;
; SHFlap:inst8|W[3]~28                                                                                 ; 1       ;
; SHFlap:inst8|W[3]~27                                                                                 ; 1       ;
; ALUlap:inst14|T[2]~70                                                                                ; 1       ;
; ALUlap:inst14|T[2]~69                                                                                ; 1       ;
; ALUlap:inst14|T[2]~68                                                                                ; 1       ;
; ALUlap:inst14|T[2]~67                                                                                ; 1       ;
; ALUlap:inst14|T[2]~66                                                                                ; 1       ;
; REGlap:inst15|Mux5~0                                                                                 ; 1       ;
; ALUlap:inst14|T[2]~65                                                                                ; 1       ;
; ALUlap:inst14|T[2]~63                                                                                ; 1       ;
; SHFlap:inst8|W[3]~26                                                                                 ; 1       ;
; SHFlap:inst8|W[4]~22                                                                                 ; 1       ;
; SHFlap:inst8|W[4]~21                                                                                 ; 1       ;
; ALUlap:inst14|T[3]~60                                                                                ; 1       ;
; ALUlap:inst14|T[3]~59                                                                                ; 1       ;
; ALUlap:inst14|T[3]~58                                                                                ; 1       ;
; ALUlap:inst14|T[3]~57                                                                                ; 1       ;
; ALUlap:inst14|T[3]~56                                                                                ; 1       ;
; ALUlap:inst14|T[3]~55                                                                                ; 1       ;
; REGlap:inst15|Mux4~0                                                                                 ; 1       ;
; ALUlap:inst14|T[3]~53                                                                                ; 1       ;
; SHFlap:inst8|W[4]~20                                                                                 ; 1       ;
; SHFlap:inst8|W[5]~16                                                                                 ; 1       ;
; SHFlap:inst8|W[5]~15                                                                                 ; 1       ;
; ALUlap:inst14|T[4]~50                                                                                ; 1       ;
; ALUlap:inst14|T[4]~49                                                                                ; 1       ;
; ALUlap:inst14|T[4]~48                                                                                ; 1       ;
; ALUlap:inst14|T[4]~47                                                                                ; 1       ;
; ALUlap:inst14|T[4]~46                                                                                ; 1       ;
; REGlap:inst15|Mux3~0                                                                                 ; 1       ;
; ALUlap:inst14|T[4]~45                                                                                ; 1       ;
; ALUlap:inst14|T[4]~43                                                                                ; 1       ;
; SHFlap:inst8|W[5]~14                                                                                 ; 1       ;
; SHFlap:inst8|W[6]~10                                                                                 ; 1       ;
; SHFlap:inst8|W[6]~9                                                                                  ; 1       ;
; ALUlap:inst14|T[5]~40                                                                                ; 1       ;
; ALUlap:inst14|T[5]~39                                                                                ; 1       ;
; ALUlap:inst14|T[5]~38                                                                                ; 1       ;
; ALUlap:inst14|T[5]~37                                                                                ; 1       ;
; ALUlap:inst14|T[5]~36                                                                                ; 1       ;
; ALUlap:inst14|T[5]~35                                                                                ; 1       ;
; REGlap:inst15|Mux2~0                                                                                 ; 1       ;
; ALUlap:inst14|T[5]~33                                                                                ; 1       ;
; SHFlap:inst8|W[6]~8                                                                                  ; 1       ;
; execute:inst5|GENERAL_WE~0                                                                           ; 1       ;
; order:inst3|Mux0~0                                                                                   ; 1       ;
; execute:inst5|CF_EN~0                                                                                ; 1       ;
; execute:inst5|ZF_EN~0                                                                                ; 1       ;
; SHFlap:inst8|W[7]~3                                                                                  ; 1       ;
; ALUlap:inst14|T[7]~30                                                                                ; 1       ;
; ALUlap:inst14|T[7]~29                                                                                ; 1       ;
; ALUlap:inst14|T[7]~28                                                                                ; 1       ;
; ALUlap:inst14|T[7]~27                                                                                ; 1       ;
; ALUlap:inst14|T[7]~26                                                                                ; 1       ;
; ALUlap:inst14|T[7]~25                                                                                ; 1       ;
; REGlap:inst15|Mux0~0                                                                                 ; 1       ;
; ALUlap:inst14|T[7]~23                                                                                ; 1       ;
; SHFlap:inst8|W[7]~1                                                                                  ; 1       ;
; ALUlap:inst14|T[6]~20                                                                                ; 1       ;
; ALUlap:inst14|T[6]~19                                                                                ; 1       ;
; ALUlap:inst14|T[6]~18                                                                                ; 1       ;
; ALUlap:inst14|T[6]~17                                                                                ; 1       ;
; ALUlap:inst14|T[6]~16                                                                                ; 1       ;
; REGlap:inst15|Mux1~0                                                                                 ; 1       ;
; ALUlap:inst14|T[6]~15                                                                                ; 1       ;
; ALUlap:inst14|T[6]~13                                                                                ; 1       ;
; ALUlap:inst14|T[0]~11                                                                                ; 1       ;
; ALUlap:inst14|T[0]~10                                                                                ; 1       ;
; ALUlap:inst14|T[0]~9                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~8                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~7                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~6                                                                                 ; 1       ;
; REGlap:inst15|Mux7~0                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~5                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~4                                                                                 ; 1       ;
; ALUlap:inst14|T[0]~2                                                                                 ; 1       ;
; SMlap:inst9|temp~0                                                                                   ; 1       ;
; ALUlap:inst14|Add1~40                                                                                ; 1       ;
; ALUlap:inst14|Add0~40                                                                                ; 1       ;
; PClap:inst6|prevPC[6]~13COUT1_42                                                                     ; 1       ;
; PClap:inst6|prevPC[6]~13                                                                             ; 1       ;
; PClap:inst6|prevPC[5]~11COUT1_40                                                                     ; 1       ;
; PClap:inst6|prevPC[5]~11                                                                             ; 1       ;
; PClap:inst6|prevPC[3]~7COUT1_38                                                                      ; 1       ;
; PClap:inst6|prevPC[3]~7                                                                              ; 1       ;
; PClap:inst6|prevPC[2]~5COUT1_36                                                                      ; 1       ;
; PClap:inst6|prevPC[2]~5                                                                              ; 1       ;
; PClap:inst6|prevPC[1]~3COUT1_34                                                                      ; 1       ;
; PClap:inst6|prevPC[1]~3                                                                              ; 1       ;
; PClap:inst6|prevPC[0]~1COUT1_32                                                                      ; 1       ;
; PClap:inst6|prevPC[0]~1                                                                              ; 1       ;
; ALUlap:inst14|Add0~37COUT1_56                                                                        ; 1       ;
; ALUlap:inst14|Add0~37                                                                                ; 1       ;
; ALUlap:inst14|Add0~35                                                                                ; 1       ;
; ALUlap:inst14|Add1~37COUT1_56                                                                        ; 1       ;
; ALUlap:inst14|Add1~37                                                                                ; 1       ;
; ALUlap:inst14|Add1~35                                                                                ; 1       ;
; ALUlap:inst14|Add1~32COUT1_58                                                                        ; 1       ;
; ALUlap:inst14|Add1~32                                                                                ; 1       ;
; ALUlap:inst14|Add1~30                                                                                ; 1       ;
; ALUlap:inst14|Add0~32COUT1_58                                                                        ; 1       ;
; ALUlap:inst14|Add0~32                                                                                ; 1       ;
; ALUlap:inst14|Add0~30                                                                                ; 1       ;
; ALUlap:inst14|Add0~27COUT1_60                                                                        ; 1       ;
; ALUlap:inst14|Add0~27                                                                                ; 1       ;
; ALUlap:inst14|Add0~25                                                                                ; 1       ;
; ALUlap:inst14|Add1~27COUT1_60                                                                        ; 1       ;
; ALUlap:inst14|Add1~27                                                                                ; 1       ;
; ALUlap:inst14|Add1~25                                                                                ; 1       ;
; ALUlap:inst14|Add1~20                                                                                ; 1       ;
; ALUlap:inst14|Add0~20                                                                                ; 1       ;
; ALUlap:inst14|Add0~17COUT1_62                                                                        ; 1       ;
; ALUlap:inst14|Add0~17                                                                                ; 1       ;
; ALUlap:inst14|Add0~15                                                                                ; 1       ;
; ALUlap:inst14|Add1~17COUT1_62                                                                        ; 1       ;
; ALUlap:inst14|Add1~17                                                                                ; 1       ;
; ALUlap:inst14|Add1~15                                                                                ; 1       ;
; ALUlap:inst14|Add0~12COUT1_66                                                                        ; 1       ;
; ALUlap:inst14|Add0~12                                                                                ; 1       ;
; ALUlap:inst14|Add0~10                                                                                ; 1       ;
; ALUlap:inst14|Add1~12COUT1_66                                                                        ; 1       ;
; ALUlap:inst14|Add1~12                                                                                ; 1       ;
; ALUlap:inst14|Add1~10                                                                                ; 1       ;
; ALUlap:inst14|Add1~7COUT1_64                                                                         ; 1       ;
; ALUlap:inst14|Add1~7                                                                                 ; 1       ;
; ALUlap:inst14|Add1~5                                                                                 ; 1       ;
; ALUlap:inst14|Add0~7COUT1_64                                                                         ; 1       ;
; ALUlap:inst14|Add0~7                                                                                 ; 1       ;
; ALUlap:inst14|Add0~5                                                                                 ; 1       ;
; ALUlap:inst14|Add1~2COUT1_54                                                                         ; 1       ;
; ALUlap:inst14|Add1~2                                                                                 ; 1       ;
; ALUlap:inst14|Add1~0                                                                                 ; 1       ;
; ALUlap:inst14|Add0~2COUT1_54                                                                         ; 1       ;
; ALUlap:inst14|Add0~2                                                                                 ; 1       ;
; ALUlap:inst14|Add0~0                                                                                 ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[6] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[5] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[4] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[3] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[2] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[1] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[0] ; 1       ;
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|q_a[7] ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                                     ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                           ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+------------+----------------------+-----------------+-----------------+
; RAMlap:inst|lpm_ram_io:RAMlap|altram:sram|altsyncram:ram_block|altsyncram_4ce1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; C:/Users/lap/Downloads/Quartus/Projects/CPU/CPUlap/CPUlap.mif ; M4K_X13_Y7 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; C4s                         ; 396 / 8,840 ( 4 % )   ;
; Direct links                ; 49 / 11,506 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )        ;
; LAB clocks                  ; 5 / 156 ( 3 % )       ;
; LUT chains                  ; 55 / 2,619 ( 2 % )    ;
; Local interconnects         ; 579 / 11,506 ( 5 % )  ;
; M4K buffers                 ; 8 / 468 ( 2 % )       ;
; R4s                         ; 389 / 7,520 ( 5 % )   ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.63) ; Number of LABs  (Total = 30) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 6                            ;
; 10                                         ; 19                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.73) ; Number of LABs  (Total = 30) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 7                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.73) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 5                            ;
; 10                                          ; 10                           ;
; 11                                          ; 5                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.87) ; Number of LABs  (Total = 30) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 4                            ;
; 10                                              ; 3                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.13) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 5                            ;
; 19                                           ; 8                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP1C3T144C8 for design "CPUlap"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C3T144A8 is compatible
    Info (176445): Device EP1C6T144C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 12
    Info (169125): Pin ~ASDO~ is reserved at location 25
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins
    Info (169086): Pin Data_Out[7] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[6] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[5] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[4] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[3] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[2] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[1] not assigned to an exact location on the device
    Info (169086): Pin Data_Out[0] not assigned to an exact location on the device
    Info (169086): Pin SM not assigned to an exact location on the device
    Info (169086): Pin Areg[7] not assigned to an exact location on the device
    Info (169086): Pin Areg[6] not assigned to an exact location on the device
    Info (169086): Pin Areg[5] not assigned to an exact location on the device
    Info (169086): Pin Areg[4] not assigned to an exact location on the device
    Info (169086): Pin Areg[3] not assigned to an exact location on the device
    Info (169086): Pin Areg[2] not assigned to an exact location on the device
    Info (169086): Pin Areg[1] not assigned to an exact location on the device
    Info (169086): Pin Areg[0] not assigned to an exact location on the device
    Info (169086): Pin Breg[7] not assigned to an exact location on the device
    Info (169086): Pin Breg[6] not assigned to an exact location on the device
    Info (169086): Pin Breg[5] not assigned to an exact location on the device
    Info (169086): Pin Breg[4] not assigned to an exact location on the device
    Info (169086): Pin Breg[3] not assigned to an exact location on the device
    Info (169086): Pin Breg[2] not assigned to an exact location on the device
    Info (169086): Pin Breg[1] not assigned to an exact location on the device
    Info (169086): Pin Breg[0] not assigned to an exact location on the device
    Info (169086): Pin Creg[7] not assigned to an exact location on the device
    Info (169086): Pin Creg[6] not assigned to an exact location on the device
    Info (169086): Pin Creg[5] not assigned to an exact location on the device
    Info (169086): Pin Creg[4] not assigned to an exact location on the device
    Info (169086): Pin Creg[3] not assigned to an exact location on the device
    Info (169086): Pin Creg[2] not assigned to an exact location on the device
    Info (169086): Pin Creg[1] not assigned to an exact location on the device
    Info (169086): Pin Creg[0] not assigned to an exact location on the device
    Info (169086): Pin Order[7] not assigned to an exact location on the device
    Info (169086): Pin Order[6] not assigned to an exact location on the device
    Info (169086): Pin Order[5] not assigned to an exact location on the device
    Info (169086): Pin Order[4] not assigned to an exact location on the device
    Info (169086): Pin Order[3] not assigned to an exact location on the device
    Info (169086): Pin Order[2] not assigned to an exact location on the device
    Info (169086): Pin Order[1] not assigned to an exact location on the device
    Info (169086): Pin Order[0] not assigned to an exact location on the device
    Info (169086): Pin CLK not assigned to an exact location on the device
    Info (169086): Pin Data_In[7] not assigned to an exact location on the device
    Info (169086): Pin Data_In[6] not assigned to an exact location on the device
    Info (169086): Pin Data_In[5] not assigned to an exact location on the device
    Info (169086): Pin Data_In[4] not assigned to an exact location on the device
    Info (169086): Pin Data_In[3] not assigned to an exact location on the device
    Info (169086): Pin Data_In[2] not assigned to an exact location on the device
    Info (169086): Pin Data_In[1] not assigned to an exact location on the device
    Info (169086): Pin Data_In[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUlap.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186215): Automatically promoted signal "CLK" to use Global clock in PIN 17
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 49 (unused VREF, 3.3V VCCIO, 8 input, 41 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X27_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.58 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/lap/Downloads/Quartus/Projects/CPU/CPUlap/output_files/CPUlap.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 931 megabytes
    Info: Processing ended: Sat Dec 21 09:43:41 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/lap/Downloads/Quartus/Projects/CPU/CPUlap/output_files/CPUlap.fit.smsg.


