added Signal's IORQGE (and ReName csrom to RDR or PIN_RDR)

Создать проект в Quartus, вставить vhd файл, скомпилировать
выбрать тип/вид/модель/марку CPLD/FPGA и скомпилировать
назначить выводы согласно схемы и скомпилировать
прорбовать прошить и наслаждаться ))
