TimeQuest Timing Analyzer report for pepinosDigitais
Sun Aug 27 23:29:59 2023
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 12. Slow Model Setup: 'clock_50M'
 13. Slow Model Hold: 'clock_50M'
 14. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 15. Slow Model Minimum Pulse Width: 'clock_50M'
 16. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 25. Fast Model Setup: 'clock_50M'
 26. Fast Model Hold: 'clock_50M'
 27. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 28. Fast Model Minimum Pulse Width: 'clock_50M'
 29. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 195.27 MHz ; 195.27 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -4.121 ; -147.401      ;
; clock_50M                                ; 1.996  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.726 ; -1.726        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.804  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -4.121 ; vga:instancia_vga|sy[7] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 5.165      ;
; -4.121 ; vga:instancia_vga|sy[7] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 5.165      ;
; -4.002 ; vga:instancia_vga|sx[8] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 5.041      ;
; -4.002 ; vga:instancia_vga|sx[8] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 5.041      ;
; -3.950 ; vga:instancia_vga|sy[2] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.994      ;
; -3.950 ; vga:instancia_vga|sy[2] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.994      ;
; -3.911 ; vga:instancia_vga|sy[0] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 4.954      ;
; -3.911 ; vga:instancia_vga|sy[0] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 4.954      ;
; -3.866 ; vga:instancia_vga|sy[1] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.910      ;
; -3.866 ; vga:instancia_vga|sy[1] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.910      ;
; -3.815 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.854      ;
; -3.815 ; vga:instancia_vga|sx[6] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.854      ;
; -3.804 ; vga:instancia_vga|sy[7] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.849      ;
; -3.803 ; vga:instancia_vga|sy[7] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.848      ;
; -3.803 ; vga:instancia_vga|sy[7] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.848      ;
; -3.802 ; vga:instancia_vga|sy[7] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.847      ;
; -3.799 ; vga:instancia_vga|sy[7] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.844      ;
; -3.797 ; vga:instancia_vga|sy[7] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.842      ;
; -3.797 ; vga:instancia_vga|sy[7] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.842      ;
; -3.794 ; vga:instancia_vga|sy[7] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.839      ;
; -3.734 ; vga:instancia_vga|sx[2] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.773      ;
; -3.734 ; vga:instancia_vga|sx[2] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.773      ;
; -3.733 ; vga:instancia_vga|sy[4] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.777      ;
; -3.733 ; vga:instancia_vga|sy[4] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.777      ;
; -3.728 ; vga:instancia_vga|sx[8] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.768      ;
; -3.727 ; vga:instancia_vga|sx[8] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.767      ;
; -3.727 ; vga:instancia_vga|sx[8] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.767      ;
; -3.726 ; vga:instancia_vga|sx[8] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.766      ;
; -3.723 ; vga:instancia_vga|sx[8] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.763      ;
; -3.721 ; vga:instancia_vga|sx[8] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.761      ;
; -3.721 ; vga:instancia_vga|sx[8] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.761      ;
; -3.718 ; vga:instancia_vga|sx[8] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.758      ;
; -3.714 ; vga:instancia_vga|sx[4] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.753      ;
; -3.714 ; vga:instancia_vga|sx[4] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.753      ;
; -3.702 ; vga:instancia_vga|sy[3] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 4.745      ;
; -3.702 ; vga:instancia_vga|sy[3] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 4.745      ;
; -3.701 ; vga:instancia_vga|sx[6] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.741      ;
; -3.700 ; vga:instancia_vga|sx[6] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.740      ;
; -3.700 ; vga:instancia_vga|sx[6] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.740      ;
; -3.699 ; vga:instancia_vga|sx[6] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.739      ;
; -3.696 ; vga:instancia_vga|sx[6] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.736      ;
; -3.694 ; vga:instancia_vga|sx[6] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.734      ;
; -3.694 ; vga:instancia_vga|sx[6] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.734      ;
; -3.691 ; vga:instancia_vga|sx[6] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.731      ;
; -3.680 ; vga:instancia_vga|sx[3] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.719      ;
; -3.680 ; vga:instancia_vga|sx[3] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.719      ;
; -3.674 ; vga:instancia_vga|sx[7] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.713      ;
; -3.674 ; vga:instancia_vga|sx[7] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.713      ;
; -3.651 ; vga:instancia_vga|sy[7] ; vga_g[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.690      ;
; -3.651 ; vga:instancia_vga|sy[7] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.690      ;
; -3.649 ; vga:instancia_vga|sy[7] ; vga_g[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.688      ;
; -3.647 ; vga:instancia_vga|sy[7] ; vga_g[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.686      ;
; -3.634 ; vga:instancia_vga|sx[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.674      ;
; -3.633 ; vga:instancia_vga|sy[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.678      ;
; -3.633 ; vga:instancia_vga|sx[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.673      ;
; -3.633 ; vga:instancia_vga|sx[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.673      ;
; -3.632 ; vga:instancia_vga|sy[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.677      ;
; -3.632 ; vga:instancia_vga|sy[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.677      ;
; -3.632 ; vga:instancia_vga|sx[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.672      ;
; -3.631 ; vga:instancia_vga|sy[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.676      ;
; -3.629 ; vga:instancia_vga|sx[2] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.669      ;
; -3.628 ; vga:instancia_vga|sy[2] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.673      ;
; -3.627 ; vga:instancia_vga|sx[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.667      ;
; -3.627 ; vga:instancia_vga|sx[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.667      ;
; -3.626 ; vga:instancia_vga|sy[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.671      ;
; -3.626 ; vga:instancia_vga|sy[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.671      ;
; -3.624 ; vga:instancia_vga|sx[9] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.661      ;
; -3.624 ; vga:instancia_vga|sx[9] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.661      ;
; -3.624 ; vga:instancia_vga|sx[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.664      ;
; -3.623 ; vga:instancia_vga|sy[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.668      ;
; -3.594 ; vga:instancia_vga|sy[0] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.638      ;
; -3.593 ; vga:instancia_vga|sy[0] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.637      ;
; -3.593 ; vga:instancia_vga|sy[0] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.637      ;
; -3.592 ; vga:instancia_vga|sy[0] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.636      ;
; -3.589 ; vga:instancia_vga|sy[0] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.633      ;
; -3.587 ; vga:instancia_vga|sy[0] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.631      ;
; -3.587 ; vga:instancia_vga|sy[0] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.631      ;
; -3.587 ; vga:instancia_vga|sx[0] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.626      ;
; -3.587 ; vga:instancia_vga|sx[0] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.626      ;
; -3.584 ; vga:instancia_vga|sy[0] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.628      ;
; -3.577 ; vga:instancia_vga|sy[7] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.621      ;
; -3.575 ; vga:instancia_vga|sy[7] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.619      ;
; -3.574 ; vga:instancia_vga|sy[7] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 4.618      ;
; -3.549 ; vga:instancia_vga|sy[1] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.594      ;
; -3.548 ; vga:instancia_vga|sy[1] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.593      ;
; -3.548 ; vga:instancia_vga|sy[1] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.593      ;
; -3.547 ; vga:instancia_vga|sy[1] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.592      ;
; -3.544 ; vga:instancia_vga|sy[1] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.589      ;
; -3.542 ; vga:instancia_vga|sy[1] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.587      ;
; -3.542 ; vga:instancia_vga|sy[1] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.587      ;
; -3.541 ; vga:instancia_vga|sx[5] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.580      ;
; -3.541 ; vga:instancia_vga|sx[5] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.580      ;
; -3.539 ; vga:instancia_vga|sy[1] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 4.584      ;
; -3.487 ; vga:instancia_vga|sx[0] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.527      ;
; -3.486 ; vga:instancia_vga|sx[0] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.526      ;
; -3.486 ; vga:instancia_vga|sx[0] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.526      ;
; -3.485 ; vga:instancia_vga|sx[0] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.525      ;
; -3.482 ; vga:instancia_vga|sx[0] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 4.522      ;
; -3.480 ; vga:instancia_vga|sy[2] ; vga_g[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.519      ;
; -3.480 ; vga:instancia_vga|sy[2] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.519      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.996 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.867      ; 0.657      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.726 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.867      ; 0.657      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.804 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.070      ;
; 0.820 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.086      ;
; 0.846 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.125      ;
; 0.869 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.135      ;
; 0.970 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.237      ;
; 0.994 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.260      ;
; 0.997 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.263      ;
; 1.002 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.268      ;
; 1.023 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.290      ;
; 1.032 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.298      ;
; 1.170 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.437      ;
; 1.173 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.440      ;
; 1.203 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.469      ;
; 1.203 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.469      ;
; 1.207 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.224 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.239 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.245 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.511      ;
; 1.257 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.274 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.540      ;
; 1.274 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.540      ;
; 1.280 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.546      ;
; 1.283 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 1.543      ;
; 1.310 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.576      ;
; 1.310 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.576      ;
; 1.316 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.582      ;
; 1.341 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.606      ;
; 1.345 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.611      ;
; 1.345 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.612      ;
; 1.351 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.617      ;
; 1.363 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.629      ;
; 1.369 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.636      ;
; 1.380 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.647      ;
; 1.387 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.653      ;
; 1.391 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.664      ;
; 1.399 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.665      ;
; 1.404 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.671      ;
; 1.409 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.675      ;
; 1.412 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.677      ;
; 1.414 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.680      ;
; 1.416 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.682      ;
; 1.418 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.683      ;
; 1.418 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.684      ;
; 1.419 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.686      ;
; 1.430 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.697      ;
; 1.433 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.700      ;
; 1.436 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.698      ;
; 1.452 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.718      ;
; 1.454 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.722      ;
; 1.469 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.735      ;
; 1.478 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.744      ;
; 1.483 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.748      ;
; 1.485 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.751      ;
; 1.489 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.755      ;
; 1.504 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.770      ;
; 1.508 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.775      ;
; 1.519 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.785      ;
; 1.523 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.789      ;
; 1.550 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.812      ;
; 1.554 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.819      ;
; 1.590 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.856      ;
; 1.595 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.862      ;
; 1.604 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.866      ;
; 1.607 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.873      ;
; 1.609 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.871      ;
; 1.610 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.876      ;
; 1.617 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.883      ;
; 1.623 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.889      ;
; 1.631 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.896      ;
; 1.646 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.912      ;
; 1.661 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.927      ;
; 1.675 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.941      ;
; 1.681 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.947      ;
; 1.682 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.948      ;
; 1.687 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.954      ;
; 1.687 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.955      ;
; 1.688 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.954      ;
; 1.690 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.957      ;
; 1.702 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.967      ;
; 1.703 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.965      ;
; 1.713 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.978      ;
; 1.717 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.983      ;
; 1.719 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.985      ;
; 1.732 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.998      ;
; 1.753 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.019      ;
; 1.773 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.038      ;
; 1.790 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.844 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.109      ;
; 1.848 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.114      ;
; 1.880 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.146      ;
; 1.880 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.146      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.623 ; 6.623 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.080 ; 6.080 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.085 ; 6.085 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.323 ; 6.323 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.308 ; 6.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.387 ; 6.387 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.375 ; 6.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.392 ; 6.392 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.352 ; 6.352 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.353 ; 6.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.623 ; 6.623 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.306 ; 6.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.091 ; 6.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.878 ; 5.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.868 ; 5.868 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.879 ; 5.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.275 ; 6.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.077 ; 6.077 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.306 ; 6.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.122 ; 6.122 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.895 ; 5.895 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.874 ; 5.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.876 ; 5.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.122 ; 6.122 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.933 ; 5.933 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.104 ; 6.104 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.101 ; 6.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.073 ; 6.073 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.099 ; 6.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.080 ; 6.080 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.080 ; 6.080 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.085 ; 6.085 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.323 ; 6.323 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.308 ; 6.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.387 ; 6.387 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.375 ; 6.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.392 ; 6.392 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.352 ; 6.352 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.353 ; 6.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.623 ; 6.623 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.868 ; 5.868 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.091 ; 6.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.878 ; 5.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.868 ; 5.868 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.879 ; 5.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.275 ; 6.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.077 ; 6.077 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.306 ; 6.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.874 ; 5.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.895 ; 5.895 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.874 ; 5.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.876 ; 5.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.122 ; 6.122 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.933 ; 5.933 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.104 ; 6.104 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.101 ; 6.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.073 ; 6.073 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.099 ; 6.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -1.261 ; -39.410       ;
; clock_50M                                ; 1.353  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -0.973 ; -0.973        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.360  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.261 ; vga:instancia_vga|sy[7] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.302      ;
; -1.261 ; vga:instancia_vga|sy[7] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.302      ;
; -1.238 ; vga:instancia_vga|sx[8] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.273      ;
; -1.238 ; vga:instancia_vga|sx[8] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.273      ;
; -1.194 ; vga:instancia_vga|sy[2] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.235      ;
; -1.194 ; vga:instancia_vga|sy[2] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.235      ;
; -1.184 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.219      ;
; -1.184 ; vga:instancia_vga|sx[6] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.219      ;
; -1.172 ; vga:instancia_vga|sy[1] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.213      ;
; -1.172 ; vga:instancia_vga|sy[1] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.213      ;
; -1.161 ; vga:instancia_vga|sy[0] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 2.200      ;
; -1.161 ; vga:instancia_vga|sy[0] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 2.200      ;
; -1.126 ; vga:instancia_vga|sx[2] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.161      ;
; -1.126 ; vga:instancia_vga|sx[2] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.161      ;
; -1.125 ; vga:instancia_vga|sy[3] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 2.164      ;
; -1.125 ; vga:instancia_vga|sy[3] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.007      ; 2.164      ;
; -1.117 ; vga:instancia_vga|sx[6] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.153      ;
; -1.117 ; vga:instancia_vga|sx[6] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.153      ;
; -1.117 ; vga:instancia_vga|sx[6] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.153      ;
; -1.116 ; vga:instancia_vga|sx[6] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.152      ;
; -1.114 ; vga:instancia_vga|sy[4] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.155      ;
; -1.114 ; vga:instancia_vga|sy[4] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.155      ;
; -1.113 ; vga:instancia_vga|sx[6] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.149      ;
; -1.111 ; vga:instancia_vga|sx[6] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.147      ;
; -1.111 ; vga:instancia_vga|sx[6] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.147      ;
; -1.109 ; vga:instancia_vga|sx[6] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.145      ;
; -1.098 ; vga:instancia_vga|sx[4] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.133      ;
; -1.098 ; vga:instancia_vga|sx[4] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.133      ;
; -1.094 ; vga:instancia_vga|sx[7] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.129      ;
; -1.094 ; vga:instancia_vga|sx[7] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.129      ;
; -1.092 ; vga:instancia_vga|sx[9] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.126      ;
; -1.092 ; vga:instancia_vga|sx[9] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.126      ;
; -1.092 ; vga:instancia_vga|sy[7] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.134      ;
; -1.092 ; vga:instancia_vga|sy[7] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.134      ;
; -1.092 ; vga:instancia_vga|sy[7] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.134      ;
; -1.091 ; vga:instancia_vga|sy[7] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.133      ;
; -1.088 ; vga:instancia_vga|sy[7] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.130      ;
; -1.086 ; vga:instancia_vga|sy[7] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.128      ;
; -1.086 ; vga:instancia_vga|sy[7] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.128      ;
; -1.086 ; vga:instancia_vga|sx[8] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.122      ;
; -1.086 ; vga:instancia_vga|sx[8] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.122      ;
; -1.086 ; vga:instancia_vga|sx[8] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.122      ;
; -1.085 ; vga:instancia_vga|sx[8] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.121      ;
; -1.084 ; vga:instancia_vga|sy[7] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.126      ;
; -1.082 ; vga:instancia_vga|sx[8] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.118      ;
; -1.080 ; vga:instancia_vga|sx[3] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.115      ;
; -1.080 ; vga:instancia_vga|sx[3] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.115      ;
; -1.080 ; vga:instancia_vga|sx[8] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.116      ;
; -1.080 ; vga:instancia_vga|sx[8] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.116      ;
; -1.078 ; vga:instancia_vga|sx[8] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.114      ;
; -1.072 ; vga:instancia_vga|sx[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.108      ;
; -1.072 ; vga:instancia_vga|sx[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.108      ;
; -1.072 ; vga:instancia_vga|sx[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.108      ;
; -1.071 ; vga:instancia_vga|sx[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.107      ;
; -1.068 ; vga:instancia_vga|sx[2] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.104      ;
; -1.066 ; vga:instancia_vga|sx[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.102      ;
; -1.066 ; vga:instancia_vga|sx[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.102      ;
; -1.064 ; vga:instancia_vga|sx[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.100      ;
; -1.055 ; vga:instancia_vga|sy[7] ; vga_g[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.091      ;
; -1.055 ; vga:instancia_vga|sy[7] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.091      ;
; -1.053 ; vga:instancia_vga|sy[7] ; vga_g[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.089      ;
; -1.052 ; vga:instancia_vga|sx[0] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.087      ;
; -1.052 ; vga:instancia_vga|sx[0] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.087      ;
; -1.051 ; vga:instancia_vga|sy[7] ; vga_g[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.087      ;
; -1.044 ; vga:instancia_vga|sx[5] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.079      ;
; -1.044 ; vga:instancia_vga|sx[5] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.079      ;
; -1.043 ; vga:instancia_vga|sy[8] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.084      ;
; -1.043 ; vga:instancia_vga|sy[8] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.084      ;
; -1.042 ; vga:instancia_vga|sy[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.084      ;
; -1.042 ; vga:instancia_vga|sy[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.084      ;
; -1.042 ; vga:instancia_vga|sy[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.084      ;
; -1.041 ; vga:instancia_vga|sy[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.083      ;
; -1.038 ; vga:instancia_vga|sy[2] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.080      ;
; -1.036 ; vga:instancia_vga|sy[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.078      ;
; -1.036 ; vga:instancia_vga|sy[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.078      ;
; -1.034 ; vga:instancia_vga|sy[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.076      ;
; -1.020 ; vga:instancia_vga|sy[1] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.062      ;
; -1.020 ; vga:instancia_vga|sy[1] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.062      ;
; -1.020 ; vga:instancia_vga|sy[1] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.062      ;
; -1.019 ; vga:instancia_vga|sy[5] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.060      ;
; -1.019 ; vga:instancia_vga|sy[5] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.060      ;
; -1.019 ; vga:instancia_vga|sy[1] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.061      ;
; -1.016 ; vga:instancia_vga|sy[1] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.058      ;
; -1.014 ; vga:instancia_vga|sy[1] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.056      ;
; -1.014 ; vga:instancia_vga|sy[1] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.056      ;
; -1.012 ; vga:instancia_vga|sy[1] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 2.054      ;
; -1.005 ; vga:instancia_vga|sx[1] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.040      ;
; -1.005 ; vga:instancia_vga|sx[1] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 2.040      ;
; -1.003 ; vga:instancia_vga|sy[7] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.044      ;
; -1.002 ; vga:instancia_vga|sy[7] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.043      ;
; -1.001 ; vga:instancia_vga|sy[7] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 2.042      ;
; -0.998 ; vga:instancia_vga|sx[0] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.034      ;
; -0.998 ; vga:instancia_vga|sx[0] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.034      ;
; -0.998 ; vga:instancia_vga|sx[0] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.034      ;
; -0.997 ; vga:instancia_vga|sx[0] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.033      ;
; -0.994 ; vga:instancia_vga|sx[0] ; vga_b[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.030      ;
; -0.992 ; vga:instancia_vga|sy[0] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 2.032      ;
; -0.992 ; vga:instancia_vga|sy[0] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 2.032      ;
; -0.992 ; vga:instancia_vga|sy[0] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.008      ; 2.032      ;
; -0.992 ; vga:instancia_vga|sx[0] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.004      ; 2.028      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.353 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.047      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -0.973 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.047      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.360 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.369 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.384 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.539      ;
; 0.445 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.599      ;
; 0.452 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.612      ;
; 0.478 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.632      ;
; 0.507 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.660      ;
; 0.516 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.522 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.676      ;
; 0.524 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.679      ;
; 0.534 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.695      ;
; 0.548 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.711      ;
; 0.576 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.726      ;
; 0.577 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.729      ;
; 0.583 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.746      ;
; 0.597 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.748      ;
; 0.602 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.756      ;
; 0.610 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.763      ;
; 0.611 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.761      ;
; 0.613 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.621 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.779      ;
; 0.628 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.787      ;
; 0.635 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.789      ;
; 0.638 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.792      ;
; 0.638 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.787      ;
; 0.643 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.797      ;
; 0.646 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.798      ;
; 0.646 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.796      ;
; 0.647 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.799      ;
; 0.653 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.656 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.808      ;
; 0.661 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.814      ;
; 0.663 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.815      ;
; 0.671 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.681 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.831      ;
; 0.688 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.840      ;
; 0.693 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.847      ;
; 0.701 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.849      ;
; 0.702 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.856      ;
; 0.703 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.853      ;
; 0.714 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.866      ;
; 0.723 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.875      ;
; 0.724 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.737 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.885      ;
; 0.738 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.888      ;
; 0.741 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.889      ;
; 0.742 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.894      ;
; 0.749 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.901      ;
; 0.757 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.911      ;
; 0.757 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.910      ;
; 0.757 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.909      ;
; 0.758 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.910      ;
; 0.758 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.910      ;
; 0.760 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.914      ;
; 0.761 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.913      ;
; 0.763 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.915      ;
; 0.773 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.923      ;
; 0.775 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.925      ;
; 0.777 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.929      ;
; 0.785 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.933      ;
; 0.796 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.948      ;
; 0.808 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.960      ;
; 0.808 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.958      ;
; 0.838 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.990      ;
; 0.844 ; vga:instancia_vga|sy[9] ; vga_g[4]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.000      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.702 ; 3.702 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.442 ; 3.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.535 ; 3.535 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.611 ; 3.611 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.600 ; 3.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.576 ; 3.576 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.702 ; 3.702 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.360 ; 3.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.443 ; 3.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.350 ; 3.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.456 ; 3.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.361 ; 3.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.510 ; 3.510 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.437 ; 3.437 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.449 ; 3.449 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.488 ; 3.488 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.470 ; 3.470 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.373 ; 3.373 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.470 ; 3.470 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.393 ; 3.393 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.461 ; 3.461 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.453 ; 3.453 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.448 ; 3.448 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.430 ; 3.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.457 ; 3.457 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.442 ; 3.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.535 ; 3.535 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.611 ; 3.611 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.600 ; 3.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.576 ; 3.576 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.702 ; 3.702 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.350 ; 3.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.360 ; 3.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.443 ; 3.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.350 ; 3.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.456 ; 3.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.361 ; 3.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.510 ; 3.510 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.437 ; 3.437 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.449 ; 3.449 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.488 ; 3.488 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.373 ; 3.373 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.470 ; 3.470 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.393 ; 3.393 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.461 ; 3.461 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.453 ; 3.453 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.448 ; 3.448 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.430 ; 3.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.457 ; 3.457 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -4.121   ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -4.121   ; 0.360  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; 1.353    ; -1.726 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                           ; -147.401 ; -1.726 ; 0.0      ; 0.0     ; -54.38              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -147.401 ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; 0.000    ; -1.726 ; N/A      ; N/A     ; -2.380              ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.623 ; 6.623 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.080 ; 6.080 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.085 ; 6.085 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.323 ; 6.323 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.308 ; 6.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.387 ; 6.387 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.375 ; 6.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.392 ; 6.392 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.352 ; 6.352 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.353 ; 6.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.623 ; 6.623 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.306 ; 6.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.091 ; 6.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.878 ; 5.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.868 ; 5.868 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.879 ; 5.879 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.275 ; 6.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.077 ; 6.077 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.306 ; 6.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.122 ; 6.122 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.895 ; 5.895 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.874 ; 5.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.876 ; 5.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.122 ; 6.122 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.933 ; 5.933 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.104 ; 6.104 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.097 ; 6.097 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.088 ; 6.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.101 ; 6.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.073 ; 6.073 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.099 ; 6.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.442 ; 3.442 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.535 ; 3.535 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.611 ; 3.611 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.600 ; 3.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.602 ; 3.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.576 ; 3.576 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.702 ; 3.702 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.350 ; 3.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.360 ; 3.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.443 ; 3.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.350 ; 3.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.456 ; 3.456 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.361 ; 3.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.510 ; 3.510 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.437 ; 3.437 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.449 ; 3.449 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.488 ; 3.488 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.373 ; 3.373 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.353 ; 3.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.470 ; 3.470 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.393 ; 3.393 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.461 ; 3.461 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.453 ; 3.453 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.448 ; 3.448 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.451 ; 3.451 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.430 ; 3.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.457 ; 3.457 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 5484     ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 5484     ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 23:29:58 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.121      -147.401 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.996         0.000 clock_50M 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726        -1.726 clock_50M 
    Info (332119):     0.804         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.261       -39.410 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.353         0.000 clock_50M 
Info (332146): Worst-case hold slack is -0.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.973        -0.973 clock_50M 
    Info (332119):     0.360         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Sun Aug 27 23:29:59 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


