<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:33.3133</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7037653</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이득 안정화</inventionTitle><inventionTitleEng>GAIN STABILIZATION</inventionTitleEng><openDate>2024.01.17</openDate><openNumber>10-2024-0007907</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.10.31</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/45</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/72</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 이득 안정화를 위한 장치가 개시된다. 예시적인 양태에서, 장치는 증폭기 및 이득 안정화 회로를 포함한다. 증폭기는 바이어스 전압 및 증폭 제어 신호에 기초하는 이득을 갖는다. 이득 안정화 회로는 증폭기에 커플링되고, 레플리카 증폭기를 포함한다. 레플리카 증폭기는 바이어스 전압 및 증폭 제어 신호에 기초하는 레플리카 이득을 갖는다. 이득 안정화 회로는 레플리카 증폭기와 연관된 이득 에러에 기초하여 바이어스 전압 또는 증폭 제어 신호 중 적어도 하나를 조정하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.11.17</internationOpenDate><internationOpenNumber>WO2022241347</internationOpenNumber><internationalApplicationDate>2022.03.21</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/071243</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서, 바이어스 전압 및 증폭 제어 신호에 기초하는 이득을 갖는 증폭기; 및상기 증폭기에 커플링된 이득 안정화 회로를 포함하고, 상기 이득 안정화 회로는 상기 증폭기에 대응하는 레플리카 증폭기로서, 상기 바이어스 전압 및 상기 증폭 제어 신호에 기초하는 레플리카 이득을 갖도록 구성된 상기 레플리카 증폭기를 포함하고,상기 이득 안정화 회로는 상기 레플리카 증폭기와 연관된 이득 에러에 기초하여 상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나를 조정하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 이득 안정화 회로는,  상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나의 조정에 기초하여 상기 증폭기의 이득 및 상기 레플리카 증폭기의 레플리카 이득을 실질적으로 안정화시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 이득 안정화 회로는 온도 범위에 걸쳐 백분율 임계치 내에 유지되도록 상기 증폭기의 이득 및 상기 레플리카 증폭기의 레플리카 이득을 실질적으로 안정화시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서, 상기 증폭기는 공급 전압 노드에 커플링되고, 상기 레플리카 증폭기는 상기 공급 전압 노드에 커플링되고, 상기 이득 안정화 회로는 상기 공급 전압 노드에서 제공되는 공급 전압과 연관된 범위에 걸쳐 백분율 임계치 내에 유지되도록 상기 증폭기의 이득 및 상기 레플리카 증폭기의 레플리카 이득을 실질적으로 안정화시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 증폭기는 입력 신호를 증폭시키도록 구성되고, 상기 증폭기의 트랜스컨덕턴스는 바이어스 전압에 기초하고, 상기 증폭기의 이득과 상기 레플리카 증폭기의 레플리카 이득은 상기 트랜스컨덕턴스에 비례하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 증폭기는 입력 신호를 증폭시키도록 구성되고, 상기 증폭 제어 신호의 펄스폭은 상기 증폭기가 상기 입력 신호를 증폭시키는 지속 기간을 제어하고, 상기 증폭기의 이득과 상기 레플리카 증폭기의 레플리카 이득은 상기 증폭 제어 신호의 펄스폭에 비례하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서, 상기 이득 안정화 회로는 교정 입력 전압을 상기 레플리카 증폭기에 제공하고;상기 레플리카 증폭기를 사용하여 상기 교정 입력 전압을 증폭시켜 교정 출력 전압을 생성하고; 상기 교정 입력 전압 및 상기 교정 출력 전압에 기초하여 상기 이득 에러를 결정하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서, 상기 이득 안정화 회로는 상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 낮다는 것을 나타내는 이득 에러에 응답하여 상기 증폭 제어 신호의 펄스폭을 증가시키거나; 또는상기 레플리카 증폭기의 레플리카 이득이 상기 타겟 이득보다 높다는 것을 나타내는 이득 에러에 응답하여 상기 증폭 제어 신호의 펄스폭을 감소시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서, 상기 이득 안정화 회로는 상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 낮다는 것을 나타내는 이득 에러에 응답하여 바이어스 전류를 증가시키도록 상기 바이어스 전압을 조정하거나; 또는상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 높다는 것을 나타내는 이득 에러에 응답하여 바이어스 전류를 감소시키도록 상기 바이어스 전압을 조정하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서, 상기 이득 안정화 회로는 바이어스 전압 발생기 또는 증폭 제어 신호 발생기 중 적어도 하나; 상기 레플리카 증폭기의 입력에 커플링된 입력 전압 발생기; 및 상기 레플리카 증폭기의 입력 및 상기 레플리카 증폭기의 출력에 커플링된 이득 에러 정정 회로로서, 상기 바이어스 전압 발생기 또는 상기 증폭 제어 신호 발생기 중 적어도 하나에 적어도 하나의 출력을 제공하도록 구성된 상기 이득 에러 정정 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 이득 에러 정정 회로는 상기 이득 에러 정정 회로의 입력에 커플링된 적어도 하나의 스케일러; 상기 적어도 하나의 스케일러의 출력에 커플링된 적어도 하나의 결합기; 및 상기 적어도 하나의 결합기의 출력에 커플링된 적어도 하나의 적분기를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서, 상기 이득 안정화 회로는 상기 레플리카 증폭기의 입력에 커플링된 적어도 하나의 스위치드 커패시터 디지털-아날로그 변환기; 및상기 레플리카 증폭기의 출력에 커플링된 적어도 하나의 다른 스위치드 용량성 디지털-아날로그 변환기를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서, 상기 이득 안정화 회로는 상기 레플리카 증폭기와 연관된 전압 오프셋 또는 플리커 잡음 중 적어도 하나를 보상하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서, 상기 장치는 파이프라인 아날로그-디지털 변환기를 더 포함하고, 상기 파이프라인 아날로그-디지털 변환기는, 적어도 2개의 스테이지들, 및상기 적어도 2개의 스테이지들 사이에 커플링된 적어도 하나의 증폭 회로로서,  상기 증폭기, 및 상기 이득 안정화 회로를 포함하는, 상기 적어도 하나의 증폭 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서, 상기 증폭기 및 상기 레플리카 증폭기는 각각 적어도 하나의 입력 트랜지스터로서, 상기 적어도 하나의 입력 트랜지스터의 게이트 단자에서 입력 전압을 수용하도록 구성된, 상기 적어도 하나의 입력 트랜지스터; 상기 증폭 제어 신호에 의해 바이어싱되도록 구성된 적어도 하나의 트랜지스터로서, 상기 적어도 하나의 입력 트랜지스터의 드레인 단자에 커플링된 상기 적어도 하나의 트랜지스터; 공급 전압과 상기 적어도 하나의 트랜지스터 사이에 커플링된 적어도 하나의 다른 트랜지스터로서, 리셋 신호에 의해 바이어싱되도록 구성된 상기 적어도 하나의 다른 트랜지스터; 및 상기 적어도 하나의 입력 트랜지스터의 소스 단자에 커플링된 적어도 하나의 전류원으로서, 상기 바이어스 전압에 기초하여 전류를 생성하도록 구성된 상기 적어도 하나의 전류원을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제 1 항에 있어서, 상기 레플리카 증폭기의 아키텍처가 상기 증폭기의 아키텍처와 동일한, 장치.</claim></claimInfo><claimInfo><claim>17. 제 1 항에 있어서, 상기 레플리카 증폭기는 상기 증폭기의 스케일링된 버전을 나타내는, 장치.</claim></claimInfo><claimInfo><claim>18. 장치로서, 바이어스 전압 및 증폭 제어 신호에 기초하는 이득을 제공하기 위한 증폭 수단; 및 상기 증폭 수단의 이득을 실질적으로 안정화시키기 위한 이득 안정화 수단을 포함하고, 상기 이득 안정화 수단은 상기 바이어스 전압 및 상기 증폭 제어 신호에 기초하는 레플리카 이득을 제공하기 위한 복제 (replication) 수단; 및 상기 복제 수단과 연관된 이득 에러에 기초하여 상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나를 조정하기 위한 수단을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서, 상기 조정하기 위한 수단은  교정 입력 전압을 상기 복제 수단에 제공하고; 상기 교정 입력 전압 및 상기 교정 출력 전압에 기초하여 상기 이득 에러를 결정하도록 구성되고,상기 복제 수단은 상기 교정 입력 전압을 증폭시켜 상기 교정 출력 전압을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>20. 제 18 항에 있어서, 상기 이득 안정화 수단은 상기 복제 수단과 연관된 전압 오프셋 또는 플리커 잡음 중 적어도 하나를 보상하기 위한 수단을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>21. 이득 안정화를 위한 방법으로서, 바이어스 전압 및 증폭 제어 신호에 기초한 이득을 갖는 증폭기를 사용하여 입력 신호를 증폭시키는 단계; 상기 바이어스 전압 및 상기 증폭 제어 신호에 기초하는 레플리카 이득을 갖는 레플리카 증폭기를 사용하여 교정 입력 전압을 증폭시키는 단계; 및 상기 레플리카 증폭기와 연관된 이득 에러에 기초하여 상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나를 조정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서, 상기 레플리카 증폭기를 사용하여, 상기 교정 입력 전압에 기초하여 교정 출력 전압을 생성하는 단계; 및상기 교정 입력 전압 및 상기 교정 출력 전압에 기초하여 상기 이득 에러를 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제 21 항에 있어서, 상기 조정하는 단계는 상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 낮다는 것을 나타내는 이득 에러에 응답하여 바이어스 전류를 증가시키도록 상기 바이어스 전압을 조정하는 것; 또는상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 높다는 것을 나타내는 이득 에러에 응답하여 상기 바이어스 전류를 감소시키도록 상기 바이어스 전압을 조정하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제 21 항에 있어서, 상기 조정하는 단계는 상기 레플리카 증폭기의 레플리카 이득이 타겟 이득보다 낮다는 것을 나타내는 이득 에러에 응답하여 상기 증폭 제어 신호의 펄스폭을 증가시키는 것; 또는 상기 레플리카 증폭기의 레플리카 이득이 상기 타겟 이득보다 높다는 것을 나타내는 이득 에러에 응답하여 상기 증폭 제어 신호의 펄스폭을 감소시키는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 장치로서, 바이어스 전압 및 증폭 제어 신호에 기초하는 이득을 갖는 증폭기; 및 상기 증폭기에 커플링된 이득 안정화 회로를 포함하고, 상기 이득 안정화 회로는 이득 에러 정정 회로; 및 선택적으로,  입력 신호를 상기 증폭기의 입력에 제공하거나; 또는  상기 증폭기의 입력에 교정 입력 전압을 제공하고, 상기 증폭기의 출력을 상기 이득 에러 정정 회로에 연결하도록 구성된 스위칭 회로를 포함하고, 상기 이득 에러 정정 회로는 상기 증폭기의 출력을 상기 이득 에러 정정 회로에 연결하는 상기 스위칭 회로에 기초하여 상기 증폭기와 연관된 이득 에러를 결정하도록 구성되고,상기 이득 안정화 회로는 상기 이득 에러에 기초하여 상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나를 조정하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서, 상기 스위칭 회로는 상기 증폭기의 입력에 커플링된 제 1 멀티플렉서; 및 상기 증폭기의 출력에 커플링된 제2 멀티플렉서를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>27. 제 25 항에 있어서, 상기 증폭기는 다른 회로에 커플링된 출력을 갖는 제 1 증폭 브랜치; 및 상기 이득 에러 정정 회로에 커플링된 출력을 갖는 제 2 증폭 브랜치를 포함하고, 상기 스위칭 회로는 상기 증폭기의 입력에 커플링되고 상기 입력 신호 또는 상기 교정 입력 전압을 상기 증폭기의 입력에 선택적으로 전달하도록 구성된 적어도 하나의 멀티플렉서를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>28. 제 25 항에 있어서, 상기 이득 안정화 회로는 상기 바이어스 전압 또는 상기 증폭 제어 신호 중 적어도 하나의 조정에 기초하여 상기 증폭기의 이득을 실질적으로 안정화시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>29. 제 25 항에 있어서, 상기 장치는 파이프라인 아날로그-디지털 변환기를 더 포함하고, 상기 파이프라인 아날로그-디지털 변환기는, 적어도 2개의 스테이지들, 및상기 적어도 2개의 스테이지들 사이에 커플링된 적어도 하나의 증폭 회로로서,  상기 증폭기, 및 상기 이득 안정화 회로를 포함하는, 상기 적어도 하나의 증폭 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>30. 제 29 항에 있어서, 상기 증폭기는 제 1 시간 기간 동안 상기 입력 신호를 증폭시키고 제 2 시간 기간 동안 상기 교정 입력 전압을 증폭시키도록 구성되고; 상기 입력 신호는 상기 파이프라인 아날로그-디지털 변환기의 상기 적어도 2개의 스테이지들 중 하나에 의해 생성된 잔류 신호와 연관되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주 샌디에고...</address><code> </code><country> </country><engName>YAMAMOTO, KENTARO</engName><name>야마모토 겐타로</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>AKHAVAN, ARAM</engName><name>아카반 아람</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KIRAN, GANESH</engName><name>키란 가네쉬</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SUN, LEI</engName><name>순 레이</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>DAGHER, ELIAS</engName><name>다거 엘리아스</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주 샌디에고...</address><code> </code><country> </country><engName>ALLADI, DINESH JAGANNATH</engName><name>알라디 디네쉬 자간나트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.05.13</priorityApplicationDate><priorityApplicationNumber>17/320,077</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.10.31</receiptDate><receiptNumber>1-1-2023-1201421-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.12.15</receiptDate><receiptNumber>1-5-2023-0203663-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>1-1-2025-0249157-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>1-1-2025-0249159-23</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237037653.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9377194206242f7cf0c3251095d4b2d75d76f6db513dc28f7b46815bbc0b63d265d156731a6a78909823fc3c23d9fa16bd1e486cc0e6f7b9d3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6477b0d1e6d100331e3b21336d977050cc8b6eb0c65adc5e4dbeab3111557a01b3db545b070771a6ce04c0909f4e2dd51fcc4c522dab0ddb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>