## Используемое ПО
- **Logisim-evolution:** 3.8.0
- **Iverilog:** 11.0-1.1

---

## Краткое описание

Работа посвящена проектированию стека на логических элементах.

В **Logisim** реализована схема стека:
- Блоки хранения данных на основе D-триггеров.
- Память из 5 ячеек с возможностью записи, чтения и сброса.
- Управление индексом вершины стека с коррекцией ошибок при помощи модульной арифметики (по модулю 5).
- Отдельные модули: увеличение/уменьшение индекса, получение индекса, работа с MUX-ами.

В **Verilog**:
- Поведенческая реализация стека на массиве из 5 элементов.
- Структурная реализация, соответствующая логическим блокам схемы.

Особое внимание уделено корректной работе входов/выходов схемы: при записи — выводится неопределенность `U`, при чтении — правильное значение.


