Fitter report for LinearPrediction
Mon Jul  6 21:58:12 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jul  6 21:58:12 2015      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; LinearPrediction                           ;
; Top-level Entity Name           ; LinearPrediction                           ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 7,922 / 9,430 ( 84 % )                     ;
; Total registers                 ; 6208                                       ;
; Total pins                      ; 1 / 224 ( < 1 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 266,752 / 1,802,240 ( 15 % )               ;
; Total RAM Blocks                ; 34 / 176 ( 19 % )                          ;
; Total DSP Blocks                ; 10 / 25 ( 40 % )                           ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk_clk~inputCLKENA0                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y1[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y2[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y3[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y4[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y5[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y6[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y8[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[0]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[0]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[1]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[1]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[2]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[2]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[3]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[3]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[4]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[4]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[5]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[5]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[6]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[6]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[7]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[7]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[8]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[8]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[8]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[8]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[9]                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[9]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[9]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[9]~SCLR_LUT                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[10]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[10]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[10]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[10]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[11]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[11]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[11]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[11]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[12]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[12]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[12]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[12]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[13]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[13]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[13]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[13]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[14]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[14]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[14]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[14]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[15]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[15]                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[15]~_Duplicate_1                                                                                                                                                                                                                        ; Q                ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y9[15]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[0]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[0]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[1]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[1]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[2]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[2]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[3]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[3]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[4]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[4]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[5]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[5]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[6]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[6]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[7]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[7]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[8]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[8]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[9]                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[9]~SCLR_LUT                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[10]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[10]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[11]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[11]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[12]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[12]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[13]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[13]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[14]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[14]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[15]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y10[15]~SCLR_LUT                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A1[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A2[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A3[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A4[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A5[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A6[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A7[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A8[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[0]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[1]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[2]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[3]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[4]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[5]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[6]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[7]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[8]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[9]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[10]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[11]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[12]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[13]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[14]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A9[15]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]~_Duplicate_1                                                                                                                                                                                                                                           ; Q                ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]~_Duplicate_1                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]~_Duplicate_1                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]~_Duplicate_2                                                                                                                                                                                                                                           ; Q                ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|A10[13]~_Duplicate_2                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8                                                                                                                                                                                                                                    ; AX               ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[0]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a0                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[1]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a1                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[2]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a2                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[3]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a3                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[4]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a4                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[5]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a5                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[6]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a6                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[7]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a7                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[8]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a8                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[9]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a9                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[10]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a10                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[11]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a11                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[12]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a12                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[13]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a13                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[14]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a14                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|q_b[15]                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ram_block1a15                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[3]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[3]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[6]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[6]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[9]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[9]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[12]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[12]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|last_trans                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|last_trans~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]~DUPLICATE                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]~DUPLICATE                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]~DUPLICATE                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|in_data_toggle                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|in_data_toggle~DUPLICATE                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]~DUPLICATE                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]~DUPLICATE                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]~DUPLICATE                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[6]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[6]~DUPLICATE                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]~DUPLICATE                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]~DUPLICATE                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]~DUPLICATE                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]~DUPLICATE                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA~DUPLICATE                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[1]~DUPLICATE                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]~DUPLICATE                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[8]~DUPLICATE                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[10]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[10]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]~DUPLICATE                                                ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]~DUPLICATE                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]~DUPLICATE                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[12]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[12]~DUPLICATE                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[13]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[13]~DUPLICATE                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]~DUPLICATE                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[1]~DUPLICATE                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2~DUPLICATE                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|mem[0][19]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|mem[0][19]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|mem_used[1]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|mem[0][89]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|mem[0][89]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator|av_readdata_pre[7]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                         ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator|av_readdata_pre[10]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator|av_readdata_pre[10]~DUPLICATE                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator|av_readdata_pre[7]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator|wait_latency_counter[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter|count[0]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter|count[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|x_tmp[5]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|x_tmp[5]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_den[1]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_den[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[1]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[6]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[6]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[15]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R0_tmp[15]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R2_tmp[11]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R2_tmp[11]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R3_tmp[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R3_tmp[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R3_tmp[10]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R3_tmp[10]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_den[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_den[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_den[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_den[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[2]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[2]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[9]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R4_tmp[9]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[6]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[6]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[10]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R5_tmp[10]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R6_tmp[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R6_tmp[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R6_tmp[7]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R6_tmp[7]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R7_tmp[4]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R7_tmp[4]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R7_tmp[11]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R7_tmp[11]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_den[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_den[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[9]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[9]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[13]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_tmp[13]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R9_tmp[2]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R9_tmp[2]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R9_tmp[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R9_tmp[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Rd_tmp[30]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Rd_tmp[30]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a1[4]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a1[4]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a2[8]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a2[8]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a3[0]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a3[0]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a5[3]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a5[3]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a7[13]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a7[13]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a9[5]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a9[5]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_7[3]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_7[3]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_7[13]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_7[13]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|a_next0[8]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|a_next0[8]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|a_next3[14]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|a_next3[14]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|count[4]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|count[4]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[1]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[11]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[11]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[25]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[25]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[26]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[26]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[27]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[27]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[28]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[28]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[29]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[29]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[6]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[6]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[8]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[8]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[13]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[13]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[27]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[27]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[29]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[29]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[30]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[30]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[2]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[2]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[4]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[4]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[6]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[6]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[8]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[8]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[10]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[10]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[12]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[12]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[13]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[13]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S26                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S26~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S27                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S27~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S83                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S83~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S103                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S103~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S108                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S108~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S149                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S149~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|v_numden                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|v_numden~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add0[29]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add0[29]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add0[35]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add0[35]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[24]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[24]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[26]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[26]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[33]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add1[33]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add2[29]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add2[29]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add2[32]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add2[32]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add3[35]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add3[35]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[20]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[20]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[21]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[21]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[33]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add4[33]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[24]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[24]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[25]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[25]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[26]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[26]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[34]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[34]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[20]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[20]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[25]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[25]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[31]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add6[31]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add7[31]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add7[31]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[23]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[23]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[24]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[24]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[35]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add8[35]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add10[21]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add10[21]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add10[34]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add10[34]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[13]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d1[13]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d2[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d2[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d2[13]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d2[13]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[2]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d3[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[4]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[9]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[9]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[11]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[11]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[13]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d4[13]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[2]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[10]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[10]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[11]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d5[11]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[3]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[3]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[4]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[11]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[11]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[12]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[12]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[14]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d6[14]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[9]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[9]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[13]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[13]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[15]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d7[15]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[2]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d8[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d9[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d9[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d9[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d9[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d10[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d10[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d10[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|d10[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|count[1]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|count[1]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|count[2]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|count[2]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|x0[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|x0[7]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[3]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[3]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[5]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[5]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[7]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[7]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[9]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[9]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[10]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[10]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[14]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[14]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|threshold[7]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|threshold[7]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|threshold[13]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|LPCenc:lpcenc_0|threshold[13]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[3]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[3]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[6]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[6]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[8]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[8]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_clk_count[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|d_clk_count[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[1]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[6]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[6]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[12]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|d_out[12]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|ddr_addr[3]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|ddr_addr[3]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|ddr_addr[4]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|ddr_addr[4]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|rate[6]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|rate[6]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|rate[7]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|rate[7]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|rate[9]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|rate[9]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|state.S0                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|state.S0~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|stream_length[11]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|stream_length[11]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|read_master:ddr3_read_master|stream_length[14]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|read_master:ddr3_read_master|stream_length[14]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|ddr_addr[3]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|ddr_addr[3]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|ddr_addr[14]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|ddr_addr[14]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|rate[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|rate[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate[15]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|rate[15]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|state.S0                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|state.S0~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[5]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[5]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[9]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[9]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[11]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[11]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[12]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[12]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[13]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[13]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                       ;
+-----------------------------------------------------------+------------------+--------------+--------------------------------------------------------------------------------------+---------------------+----------------+
; Name                                                      ; Ignored Entity   ; Ignored From ; Ignored To                                                                           ; Ignored Value       ; Ignored Source ;
+-----------------------------------------------------------+------------------+--------------+--------------------------------------------------------------------------------------+---------------------+----------------+
; PLL Compensation Mode                                     ; LinearPrediction ;              ; ddr3_interface|pll0|fbout                                                            ; DIRECT              ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer                ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer                ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]                   ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]                   ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]                  ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]                  ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|ureset|phy_reset_mem_stable_n                              ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|p0|umemphy|ureset|phy_reset_n                                         ; OFF                 ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|pll0|pll_avl_clk                                                      ; DUAL-REGIONAL CLOCK ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|pll0|pll_config_clk                                                   ; DUAL-REGIONAL CLOCK ; QSF Assignment ;
; Global Signal                                             ; LinearPrediction ;              ; ddr3_interface|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|rw_soft_reset_n ; OFF                 ; QSF Assignment ;
; Enable Beneficial Skew Optimization for non global clocks ; LinearPrediction ;              ; ddr3_interface                                                                       ; ON                  ; QSF Assignment ;
+-----------------------------------------------------------+------------------+--------------+--------------------------------------------------------------------------------------+---------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 20134 ) ; 0.00 % ( 0 / 20134 )       ; 0.00 % ( 0 / 20134 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 20134 ) ; 0.00 % ( 0 / 20134 )       ; 0.00 % ( 0 / 20134 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19955 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 170 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/eric/Documents/Verilog_stuff/LPC_FPGA/LPC_FPGA2/output_files/LinearPrediction.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7,922 / 9,430         ; 84 %  ;
; ALMs needed [=A-B+C]                                        ; 7,922                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8,576 / 9,430         ; 91 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,643                 ;       ;
;         [b] ALMs used for LUT logic                         ; 5,614                 ;       ;
;         [c] ALMs used for registers                         ; 1,319                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,049 / 9,430         ; 11 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 395 / 9,430           ; 4 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 9                     ;       ;
;         [c] Due to LAB input limits                         ; 386                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 943 / 943             ; 100 % ;
;     -- Logic LABs                                           ; 943                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 14,052                ;       ;
;     -- 7 input functions                                    ; 40                    ;       ;
;     -- 6 input functions                                    ; 544                   ;       ;
;     -- 5 input functions                                    ; 451                   ;       ;
;     -- 4 input functions                                    ; 6,026                 ;       ;
;     -- <=3 input functions                                  ; 6,991                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,488                 ;       ;
; Dedicated logic registers                                   ; 6,208                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,923 / 18,860        ; 31 %  ;
;         -- Secondary logic registers                        ; 285 / 18,860          ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,979                 ;       ;
;         -- Routing optimization registers                   ; 229                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 1 / 224               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 34 / 176              ; 19 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 266,752 / 1,802,240   ; 15 %  ;
; Total block memory implementation bits                      ; 348,160 / 1,802,240   ; 19 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 25               ; 40 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 15.4% / 15.5% / 15.0% ;       ;
; Peak interconnect usage (total/H/V)                         ; 29.1% / 29.5% / 32.4% ;       ;
; Maximum fan-out                                             ; 4716                  ;       ;
; Highest non-global fan-out                                  ; 1192                  ;       ;
; Total fan-out                                               ; 82115                 ;       ;
; Average fan-out                                             ; 3.77                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8014 / 9430 ( 85 % )  ; 54 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 8014                  ; 54                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8512 / 9430 ( 90 % )  ; 65 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 1619                  ; 24                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5588                  ; 26                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1305                  ; 15                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 893 / 9430 ( 9 % )    ; 11 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 395 / 9430 ( 4 % )    ; 0 / 9430 ( 0 % )     ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 9                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 386                   ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 943 / 943 ( 100 % )   ; 8 / 943 ( < 1 % )    ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 943                   ; 8                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 13959                 ; 93                   ; 0                              ;
;     -- 7 input functions                                    ; 39                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 532                   ; 12                   ; 0                              ;
;     -- 5 input functions                                    ; 430                   ; 21                   ; 0                              ;
;     -- 4 input functions                                    ; 6011                  ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 6947                  ; 44                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1480                  ; 8                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 5846 / 18860 ( 31 % ) ; 77 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 283 / 18860 ( 2 % )   ; 2 / 18860 ( < 1 % )  ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 5902                  ; 77                   ; 0                              ;
;         -- Routing optimization registers                   ; 227                   ; 2                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 1                     ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 266752                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 348160                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 34 / 176 ( 19 % )     ; 0 / 176 ( 0 % )      ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 10 / 25 ( 40 % )      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 479                   ; 116                  ; 1                              ;
;     -- Registered Input Connections                         ; 252                   ; 87                   ; 0                              ;
;     -- Output Connections                                   ; 5                     ; 227                  ; 364                            ;
;     -- Registered Output Connections                        ; 0                     ; 226                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 86204                 ; 817                  ; 373                            ;
;     -- Registered Connections                               ; 41438                 ; 634                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 231                  ; 253                            ;
;     -- sld_hub:auto_hub                                     ; 231                   ; 0                    ; 112                            ;
;     -- hard_block:auto_generated_inst                       ; 253                   ; 112                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 29                    ; 37                   ; 4                              ;
;     -- Output Ports                                         ; 5                     ; 55                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 21                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 4                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 24                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 29                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_clk ; H13   ; 7A       ; 38           ; 45           ; 0            ; 4718                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; SSTL-15      ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 48 ( 2 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ; 0.75V               ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk_clk                         ; input  ; SSTL-15      ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LinearPrediction                                                                                   ; 7922.0 (0.8)         ; 8575.0 (1.0)                     ; 1047.5 (0.2)                                      ; 394.5 (0.0)                      ; 0.0 (0.0)            ; 14052 (2)           ; 6208 (0)                  ; 0 (0)         ; 266752            ; 34    ; 10         ; 1    ; 0            ; |LinearPrediction                                                                                                                                                                                                                                                                                         ; work         ;
;    |LPC_qsys:LPC|                                                                                   ; 7867.2 (0.0)         ; 8509.5 (0.0)                     ; 1036.7 (0.0)                                      ; 394.5 (0.0)                      ; 0.0 (0.0)            ; 13957 (0)           ; 6129 (0)                  ; 0 (0)         ; 266752            ; 34    ; 10         ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC                                                                                                                                                                                                                                                                            ; LPC_qsys     ;
;       |LPC_qsys_JTAG_master:jtag_master|                                                            ; 373.0 (0.0)          ; 441.2 (0.0)                      ; 71.8 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 568 (0)             ; 485 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master                                                                                                                                                                                                                                           ; LPC_qsys     ;
;          |altera_avalon_packets_to_master:transacto|                                                ; 131.7 (0.0)          ; 149.4 (0.0)                      ; 21.3 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 202 (0)             ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                 ; LPC_qsys     ;
;             |packets_to_master:p2m|                                                                 ; 131.7 (131.7)        ; 149.4 (149.4)                    ; 21.3 (21.3)                                       ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 202 (202)           ; 145 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                           ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:fifo|                                                               ; 14.2 (14.2)          ; 15.2 (15.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 16 (16)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                ; LPC_qsys     ;
;             |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                           ; work         ;
;                |altsyncram_g0n1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                            ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                    ; 8.0 (8.0)            ; 11.0 (11.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                     ; LPC_qsys     ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                         ; 205.3 (0.0)          ; 250.0 (0.0)                      ; 44.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 299 (0)             ; 293 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                          ; LPC_qsys     ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                     ; 205.0 (0.0)          ; 249.0 (0.0)                      ; 44.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 293 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                        ; LPC_qsys     ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                        ; 11.7 (3.9)           ; 23.8 (9.2)                       ; 12.1 (5.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (3)               ; 51 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                            ; LPC_qsys     ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                     ; 7.2 (7.2)            ; 10.9 (10.9)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                ; LPC_qsys     ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                  ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                             ; work         ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                  ; 0.2 (0.2)            ; 2.8 (2.8)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                             ; work         ;
;                |altera_jtag_src_crosser:source_crosser|                                             ; 2.4 (1.6)            ; 10.5 (7.0)                       ; 8.1 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                 ; LPC_qsys     ;
;                   |altera_jtag_control_signal_crosser:crosser|                                      ; 0.8 (0.2)            ; 3.5 (0.7)                        ; 2.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                      ; LPC_qsys     ;
;                      |altera_std_synchronizer:synchronizer|                                         ; 0.7 (0.7)            ; 2.8 (2.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                               ; 190.2 (182.7)        ; 213.3 (200.2)                    ; 23.2 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 286 (276)           ; 212 (193)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                   ; LPC_qsys     ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                      ; LPC_qsys     ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                      ; 2.2 (2.2)            ; 3.5 (3.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                        ; LPC_qsys     ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                        ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                          ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                 ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                       ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                         ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                              ; work         ;
;                |altera_std_synchronizer:synchronizer|                                               ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                   ; work         ;
;             |altera_jtag_sld_node:node|                                                             ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                ; LPC_qsys     ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                  ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                              ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                    ; 13.2 (13.2)          ; 14.0 (14.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                     ; LPC_qsys     ;
;          |altera_reset_controller:rst_controller|                                                   ; 0.7 (0.0)            ; 1.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_reset_controller:rst_controller                                                                                                                                                                                                    ; LPC_qsys     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                            ; 0.7 (0.7)            ; 1.7 (1.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ; LPC_qsys     ;
;       |LPC_qsys_mm_interconnect_2:mm_interconnect_2|                                                ; 260.4 (0.0)          ; 280.0 (0.0)                      ; 23.2 (0.0)                                        ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 489 (0)             ; 323 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                               ; LPC_qsys     ;
;          |LPC_qsys_mm_interconnect_2_cmd_demux:cmd_demux|                                           ; 8.7 (8.7)            ; 9.5 (9.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|LPC_qsys_mm_interconnect_2_cmd_demux:cmd_demux                                                                                                                                                                                ; LPC_qsys     ;
;          |LPC_qsys_mm_interconnect_2_router:router|                                                 ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|LPC_qsys_mm_interconnect_2_router:router                                                                                                                                                                                      ; LPC_qsys     ;
;          |LPC_qsys_mm_interconnect_2_rsp_mux:rsp_mux|                                               ; 63.8 (63.8)          ; 66.6 (66.6)                      ; 5.6 (5.6)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|LPC_qsys_mm_interconnect_2_rsp_mux:rsp_mux                                                                                                                                                                                    ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:ddr3_read_master_avalon_mm_control_agent_rsp_fifo|                  ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_read_master_avalon_mm_control_agent_rsp_fifo                                                                                                                                                       ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|                 ; 4.8 (4.8)            ; 5.7 (5.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo                                                                                                                                                      ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo|                       ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo                                                                                                                                                            ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:read_memory_s1_agent_rsp_fifo|                                      ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:read_memory_s1_agent_rsp_fifo                                                                                                                                                                           ; LPC_qsys     ;
;          |altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|                                         ; 5.0 (5.0)            ; 5.8 (5.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo                                                                                                                                                                              ; LPC_qsys     ;
;          |altera_merlin_master_agent:jtag_master_master_agent|                                      ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:jtag_master_master_agent                                                                                                                                                                           ; LPC_qsys     ;
;          |altera_merlin_slave_agent:ddr3_read_master_avalon_mm_control_agent|                       ; 6.8 (4.3)            ; 6.8 (4.7)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (7)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_read_master_avalon_mm_control_agent                                                                                                                                                            ; LPC_qsys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_read_master_avalon_mm_control_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                              ; LPC_qsys     ;
;          |altera_merlin_slave_agent:ddr3_write_master_avalon_mm_control_agent|                      ; 6.2 (3.9)            ; 6.2 (4.0)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_write_master_avalon_mm_control_agent                                                                                                                                                           ; LPC_qsys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_write_master_avalon_mm_control_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                             ; LPC_qsys     ;
;          |altera_merlin_slave_agent:lpcenc_0_avalon_control_slave_agent|                            ; 6.6 (4.4)            ; 6.5 (4.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (9)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:lpcenc_0_avalon_control_slave_agent                                                                                                                                                                 ; LPC_qsys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:lpcenc_0_avalon_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                   ; LPC_qsys     ;
;          |altera_merlin_slave_agent:read_memory_s1_agent|                                           ; 4.7 (2.2)            ; 4.8 (2.7)                        ; 0.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:read_memory_s1_agent                                                                                                                                                                                ; LPC_qsys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:read_memory_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                  ; LPC_qsys     ;
;          |altera_merlin_slave_agent:sink_ram_s1_agent|                                              ; 4.5 (2.2)            ; 4.5 (2.5)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sink_ram_s1_agent                                                                                                                                                                                   ; LPC_qsys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sink_ram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                     ; LPC_qsys     ;
;          |altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator|             ; 8.2 (8.2)            ; 9.1 (9.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_read_master_avalon_mm_control_translator                                                                                                                                                  ; LPC_qsys     ;
;          |altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator|            ; 8.2 (8.2)            ; 9.2 (9.2)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:ddr3_write_master_avalon_mm_control_translator                                                                                                                                                 ; LPC_qsys     ;
;          |altera_merlin_slave_translator:lpcenc_0_avalon_control_slave_translator|                  ; 2.9 (2.9)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:lpcenc_0_avalon_control_slave_translator                                                                                                                                                       ; LPC_qsys     ;
;          |altera_merlin_slave_translator:read_memory_s1_translator|                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:read_memory_s1_translator                                                                                                                                                                      ; LPC_qsys     ;
;          |altera_merlin_slave_translator:sink_ram_s1_translator|                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:sink_ram_s1_translator                                                                                                                                                                         ; LPC_qsys     ;
;          |altera_merlin_traffic_limiter:jtag_master_master_limiter|                                 ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:jtag_master_master_limiter                                                                                                                                                                      ; LPC_qsys     ;
;          |altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_cmd_width_adapter|         ; 10.3 (10.3)          ; 14.2 (14.2)                      ; 4.4 (4.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 24 (24)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_cmd_width_adapter                                                                                                                                              ; LPC_qsys     ;
;          |altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_rsp_width_adapter|         ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_rsp_width_adapter                                                                                                                                              ; LPC_qsys     ;
;          |altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_cmd_width_adapter|        ; 8.8 (8.8)            ; 15.7 (15.7)                      ; 7.0 (7.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_cmd_width_adapter                                                                                                                                             ; LPC_qsys     ;
;          |altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_rsp_width_adapter|        ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_rsp_width_adapter                                                                                                                                             ; LPC_qsys     ;
;          |altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_cmd_width_adapter|              ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_cmd_width_adapter                                                                                                                                                   ; LPC_qsys     ;
;          |altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_rsp_width_adapter|              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_rsp_width_adapter                                                                                                                                                   ; LPC_qsys     ;
;          |altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter|                             ; 17.1 (17.1)          ; 18.3 (18.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter                                                                                                                                                                  ; LPC_qsys     ;
;          |altera_merlin_width_adapter:read_memory_s1_rsp_width_adapter|                             ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_rsp_width_adapter                                                                                                                                                                  ; LPC_qsys     ;
;          |altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter|                                ; 17.3 (17.3)          ; 18.2 (18.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter                                                                                                                                                                     ; LPC_qsys     ;
;          |altera_merlin_width_adapter:sink_ram_s1_rsp_width_adapter|                                ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_rsp_width_adapter                                                                                                                                                                     ; LPC_qsys     ;
;       |LPC_qsys_read_memory:read_memory|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_read_memory:read_memory                                                                                                                                                                                                                                           ; LPC_qsys     ;
;          |altsyncram:the_altsyncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_read_memory:read_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_6d92:auto_generated|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_read_memory:read_memory|altsyncram:the_altsyncram|altsyncram_6d92:auto_generated                                                                                                                                                                                  ; work         ;
;       |LPC_qsys_sink_ram:sink_ram|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_sink_ram:sink_ram                                                                                                                                                                                                                                                 ; LPC_qsys     ;
;          |altsyncram:the_altsyncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_sink_ram:sink_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;             |altsyncram_6392:auto_generated|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPC_qsys_sink_ram:sink_ram|altsyncram:the_altsyncram|altsyncram_6392:auto_generated                                                                                                                                                                                        ; work         ;
;       |LPCdec:lpcdec_0|                                                                             ; 261.6 (0.5)          ; 325.7 (8.7)                      ; 64.1 (8.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 506 (1)             ; 529 (17)                  ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCdec:lpcdec_0                                                                                                                                                                                                                                                            ; LPC_qsys     ;
;          |LFSR:LFSR|                                                                                ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCdec:lpcdec_0|LFSR:LFSR                                                                                                                                                                                                                                                  ; work         ;
;          |pulsegen:pulsegen|                                                                        ; 11.1 (11.1)          ; 11.2 (11.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCdec:lpcdec_0|pulsegen:pulsegen                                                                                                                                                                                                                                          ; work         ;
;          |synthfilt:synthfilt|                                                                      ; 242.0 (242.0)        ; 297.8 (297.8)                    ; 55.8 (55.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 469 (469)           ; 478 (478)                 ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt                                                                                                                                                                                                                                        ; work         ;
;       |LPCenc:lpcenc_0|                                                                             ; 6721.7 (29.5)        ; 7169.3 (41.9)                    ; 830.0 (12.4)                                      ; 382.4 (0.0)                      ; 0.0 (0.0)            ; 12014 (45)          ; 4414 (61)                 ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0                                                                                                                                                                                                                                                            ; LPC_qsys     ;
;          |LDR:LDR|                                                                                  ; 5216.6 (1023.1)      ; 5329.0 (1112.3)                  ; 489.5 (105.7)                                     ; 377.1 (16.5)                     ; 0.0 (0.0)            ; 9042 (1475)         ; 3107 (1474)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR                                                                                                                                                                                                                                                    ; work         ;
;             |NumDen:numden|                                                                         ; 2797.3 (231.5)       ; 2488.0 (160.5)                   ; 0.0 (0.0)                                         ; 309.3 (71.0)                     ; 0.0 (0.0)            ; 4976 (321)          ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden                                                                                                                                                                                                                                      ; work         ;
;                |lpm_mult:Mult0|                                                                     ; 117.4 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 5.9 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 117.4 (117.4)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 5.9 (5.9)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult0|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult1|                                                                     ; 126.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 126.9 (126.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.4 (15.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult1|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult10|                                                                    ; 112.6 (0.0)          ; 97.5 (0.0)                       ; 0.0 (0.0)                                         ; 15.1 (0.0)                       ; 0.0 (0.0)            ; 195 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10                                                                                                                                                                                                                      ; work         ;
;                   |mult_rc11:auto_generated|                                                        ; 112.6 (112.6)        ; 97.5 (97.5)                      ; 0.0 (0.0)                                         ; 15.1 (15.1)                      ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10|mult_rc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult11|                                                                    ; 117.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 117.0 (117.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult11|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult12|                                                                    ; 121.8 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.3 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 121.8 (121.8)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.3 (10.3)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult12|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult13|                                                                    ; 121.7 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.2 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 121.7 (121.7)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.2 (10.2)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult14|                                                                    ; 126.7 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.2 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 126.7 (126.7)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.2 (15.2)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult15|                                                                    ; 118.3 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 6.8 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 118.3 (118.3)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 6.8 (6.8)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult16|                                                                    ; 131.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 131.9 (131.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 20.4 (20.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult17|                                                                    ; 122.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 11.0 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 122.5 (122.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 11.0 (11.0)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult18|                                                                    ; 122.1 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 122.1 (122.1)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.6 (10.6)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult19|                                                                    ; 121.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 121.9 (121.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.4 (10.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult2|                                                                     ; 126.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 126.0 (126.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 14.5 (14.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult20|                                                                    ; 117.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20                                                                                                                                                                                                                      ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 117.5 (117.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20|mult_vc11:auto_generated                                                                                                                                                                                             ; work         ;
;                |lpm_mult:Mult3|                                                                     ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult4|                                                                     ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult5|                                                                     ; 127.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 127.0 (127.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.5 (15.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult6|                                                                     ; 123.1 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 123.1 (123.1)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 11.6 (11.6)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult7|                                                                     ; 131.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 131.9 (131.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 20.4 (20.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult8|                                                                     ; 113.4 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 113.4 (113.4)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;                |lpm_mult:Mult9|                                                                     ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9                                                                                                                                                                                                                       ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9|mult_vc11:auto_generated                                                                                                                                                                                              ; work         ;
;             |coeff_update:cu|                                                                       ; 1194.0 (205.0)       ; 1298.3 (347.9)                   ; 146.4 (143.2)                                     ; 42.1 (0.2)                       ; 0.0 (0.0)            ; 2283 (303)          ; 782 (782)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu                                                                                                                                                                                                                                    ; work         ;
;                |lpm_mult:Mult1|                                                                     ; 103.4 (0.0)          ; 105.1 (0.0)                      ; 3.6 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 103.4 (103.4)        ; 105.1 (105.1)                    ; 3.6 (3.6)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult2|                                                                     ; 110.2 (0.0)          ; 105.8 (0.0)                      ; 0.5 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.2 (110.2)        ; 105.8 (105.8)                    ; 0.5 (0.5)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult3|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult4|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult5|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult6|                                                                     ; 110.1 (0.0)          ; 105.1 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.1 (110.1)        ; 105.1 (105.1)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult7|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult8|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;                |lpm_mult:Mult9|                                                                     ; 110.8 (0.0)          ; 105.8 (0.0)                      ; 0.0 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9                                                                                                                                                                                                                     ; work         ;
;                   |mult_vc11:auto_generated|                                                        ; 110.8 (110.8)        ; 105.8 (105.8)                    ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 220 (220)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9|mult_vc11:auto_generated                                                                                                                                                                                            ; work         ;
;             |divide:div|                                                                            ; 167.3 (94.8)         ; 380.7 (115.7)                    ; 222.5 (29.0)                                      ; 9.1 (8.1)                        ; 0.0 (0.0)            ; 250 (170)           ; 685 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div                                                                                                                                                                                                                                         ; work         ;
;                |divide_stage:div|                                                                   ; 72.5 (72.5)          ; 265.0 (265.0)                    ; 193.5 (193.5)                                     ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 520 (520)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div                                                                                                                                                                                                                        ; work         ;
;             |reflect_coeff:rc|                                                                      ; 34.7 (34.7)          ; 49.7 (49.7)                      ; 14.9 (14.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc                                                                                                                                                                                                                                   ; work         ;
;          |correlation:corr|                                                                         ; 1425.8 (331.4)       ; 1733.5 (620.4)                   ; 312.2 (289.6)                                     ; 4.4 (0.6)                        ; 0.0 (0.0)            ; 2850 (397)          ; 1156 (1156)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr                                                                                                                                                                                                                                           ; work         ;
;             |lpm_mult:Mult0|                                                                        ; 105.1 (0.0)          ; 104.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult0                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 105.1 (105.1)        ; 104.0 (104.0)                    ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult0|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult1|                                                                        ; 99.3 (0.0)           ; 102.0 (0.0)                      ; 3.2 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult1                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 99.3 (99.3)          ; 102.0 (102.0)                    ; 3.2 (3.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult1|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult10|                                                                       ; 96.1 (0.0)           ; 96.6 (0.0)                       ; 0.9 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult10                                                                                                                                                                                                                           ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 96.1 (96.1)          ; 96.6 (96.6)                      ; 0.9 (0.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult10|mult_vc11:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult2|                                                                        ; 99.5 (0.0)           ; 101.2 (0.0)                      ; 2.2 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult2                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 99.5 (99.5)          ; 101.2 (101.2)                    ; 2.2 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult2|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult3|                                                                        ; 98.8 (0.0)           ; 102.3 (0.0)                      ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult3                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 98.8 (98.8)          ; 102.3 (102.3)                    ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult3|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult4|                                                                        ; 98.8 (0.0)           ; 101.2 (0.0)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult4                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 98.8 (98.8)          ; 101.2 (101.2)                    ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult4|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult5|                                                                        ; 99.0 (0.0)           ; 101.8 (0.0)                      ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult5                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 99.0 (99.0)          ; 101.8 (101.8)                    ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult5|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult6|                                                                        ; 99.0 (0.0)           ; 101.3 (0.0)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult6                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 99.0 (99.0)          ; 101.3 (101.3)                    ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult6|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult7|                                                                        ; 98.8 (0.0)           ; 102.3 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult7                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 98.8 (98.8)          ; 102.3 (102.3)                    ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult7|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult8|                                                                        ; 99.3 (0.0)           ; 100.6 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult8                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 99.3 (99.3)          ; 100.6 (100.6)                    ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult8|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult9|                                                                        ; 100.6 (0.0)          ; 99.9 (0.0)                       ; 0.8 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult9                                                                                                                                                                                                                            ; work         ;
;                |mult_vc11:auto_generated|                                                           ; 100.6 (100.6)        ; 99.9 (99.9)                      ; 0.8 (0.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|lpm_mult:Mult9|mult_vc11:auto_generated                                                                                                                                                                                                   ; work         ;
;          |dualportram:dualportram|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:ram_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0                                                                                                                                                                                                               ; work         ;
;                |altsyncram_u9j1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated                                                                                                                                                                                ; work         ;
;          |freq_est:freq_est|                                                                        ; 38.5 (38.5)          ; 51.7 (51.7)                      ; 14.1 (14.1)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 63 (63)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est                                                                                                                                                                                                                                          ; work         ;
;          |peak_find:pk|                                                                             ; 11.3 (11.3)          ; 13.2 (13.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk                                                                                                                                                                                                                                               ; work         ;
;       |altera_reset_controller:rst_controller|                                                      ; 3.3 (2.8)            ; 7.8 (5.0)                        ; 4.7 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|altera_reset_controller:rst_controller                                                                                                                                                                                                                                     ; LPC_qsys     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                      ; LPC_qsys     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                          ; LPC_qsys     ;
;       |read_master:ddr3_read_master|                                                                ; 147.9 (147.9)        ; 161.8 (161.8)                    ; 17.4 (17.4)                                       ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 219 (219)           ; 200 (200)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|read_master:ddr3_read_master                                                                                                                                                                                                                                               ; LPC_qsys     ;
;       |write_master:ddr3_write_master|                                                              ; 99.3 (99.3)          ; 123.7 (123.7)                    ; 25.5 (25.5)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 154 (154)           ; 162 (162)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|LPC_qsys:LPC|write_master:ddr3_write_master                                                                                                                                                                                                                                             ; LPC_qsys     ;
;    |sld_hub:auto_hub|                                                                               ; 54.0 (0.5)           ; 64.5 (0.5)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub                                                                                                                                                                                                                                                                        ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 53.5 (0.0)           ; 64.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                            ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                      ; 53.5 (0.8)           ; 64.0 (2.0)                       ; 10.5 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 79 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                           ; 52.8 (0.0)           ; 62.0 (0.0)                       ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                            ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                       ; 52.8 (32.8)          ; 62.0 (40.0)                      ; 9.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (56)             ; 74 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                               ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                         ; 9.4 (9.4)            ; 9.4 (9.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                       ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                       ; 10.0 (10.0)          ; 12.6 (12.6)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |LinearPrediction|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                     ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                  ;
+---------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; clk_clk ; Input    ; -- ; (0)  ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; clk_clk                                                ;                   ;         ;
;      - LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|done       ; 1                 ; 0       ;
;      - LPC_qsys:LPC|read_master:ddr3_read_master|d_clk ; 1                 ; 0       ;
+--------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]~1                                                                                                                                                         ; LABCELL_X17_Y2_N54   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~2                                                                                                                                                          ; MLABCELL_X18_Y2_N42  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                             ; LABCELL_X16_Y2_N30   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~1                                                                                                                                                         ; LABCELL_X14_Y1_N3    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]~0                                                                                                                                                          ; LABCELL_X14_Y1_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~2                                                                                                                                                     ; MLABCELL_X18_Y2_N39  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[0]~4                                                                                                                                                         ; MLABCELL_X18_Y2_N36  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                            ; LABCELL_X17_Y1_N57   ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                       ; FF_X14_Y1_N56        ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                  ; FF_X17_Y1_N38        ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[2]~1                                                                                                                                             ; LABCELL_X16_Y4_N18   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~1                                                                                                                                                       ; LABCELL_X14_Y4_N51   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~2                                                                                                                                                       ; LABCELL_X17_Y2_N42   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~3                                                                                                                                                       ; LABCELL_X16_Y4_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~0                                                                                                                                                        ; LABCELL_X14_Y4_N9    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                         ; LABCELL_X10_Y1_N24   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                      ; MLABCELL_X9_Y1_N39   ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                                       ; LABCELL_X10_Y1_N57   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p|out_channel[0]~0                                                                                                                                                                                ; MLABCELL_X13_Y1_N42  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|always0~0                  ; MLABCELL_X9_Y4_N6    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                      ; FF_X5_Y4_N8          ; 23      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_taken                                                         ; LABCELL_X5_Y4_N36    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                           ; LABCELL_X6_Y2_N45    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0            ; LABCELL_X2_Y5_N54    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                     ; LABCELL_X1_Y4_N15    ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal21~0                                                                     ; LABCELL_X6_Y3_N45    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal22~0                                                                     ; LABCELL_X6_Y5_N6     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                          ; LABCELL_X6_Y5_N21    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]              ; FF_X6_Y3_N28         ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[3]~0                                                       ; MLABCELL_X9_Y2_N18   ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[3]~1                                                       ; MLABCELL_X9_Y2_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                           ; FF_X6_Y3_N20         ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~2                                                               ; LABCELL_X2_Y6_N27    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                               ; LABCELL_X2_Y6_N51    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~14                                                             ; LABCELL_X6_Y4_N54    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                 ; LABCELL_X5_Y3_N24    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                                  ; LABCELL_X5_Y2_N9     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~1                                                               ; MLABCELL_X4_Y5_N21   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~1                                                    ; MLABCELL_X4_Y5_N27   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~2                                                   ; LABCELL_X7_Y2_N12    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                   ; LABCELL_X1_Y4_N45    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_valid                                                       ; FF_X1_Y3_N20         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                                       ; MLABCELL_X4_Y5_N36   ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                       ; MLABCELL_X4_Y5_N9    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                    ; MLABCELL_X4_Y4_N42   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|resetrequest                                                                  ; FF_X7_Y2_N37         ; 6       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|resetrequest~0                                                                ; LABCELL_X1_Y4_N0     ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[0]~0                                                              ; LABCELL_X5_Y5_N33    ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]~3                                                ; LABCELL_X6_Y5_N0     ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]~0                                                 ; LABCELL_X1_Y3_N42    ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                     ; LABCELL_X5_Y3_N18    ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[18]~1                                    ; MLABCELL_X4_Y5_N45   ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                   ; LABCELL_X5_Y3_N45    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~0                                                        ; LABCELL_X5_Y5_N6     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                       ; FF_X5_Y3_N59         ; 44      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|in_ready~3                                                                                                                                                                                      ; LABCELL_X12_Y2_N15   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel                                                                                                                                                                                    ; FF_X13_Y2_N20        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_eop~1                                                                                                                                                                                      ; LABCELL_X14_Y2_N45   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_sop~1                                                                                                                                                                                      ; MLABCELL_X13_Y2_N9   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                             ; FF_X10_Y3_N53        ; 230     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_read_master_avalon_mm_control_agent_rsp_fifo|always0~0                                                                                                                                         ; LABCELL_X25_Y3_N57   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_read_master_avalon_mm_control_agent_rsp_fifo|mem[0][60]                                                                                                                                        ; FF_X25_Y3_N41        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|always0~0                                                                                                                                        ; LABCELL_X26_Y1_N36   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:ddr3_write_master_avalon_mm_control_agent_rsp_fifo|mem[0][60]                                                                                                                                       ; FF_X26_Y1_N11        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo|always0~0                                                                                                                                              ; LABCELL_X20_Y2_N45   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:lpcenc_0_avalon_control_slave_agent_rsp_fifo|mem[0][60]                                                                                                                                             ; FF_X20_Y2_N35        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:read_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                             ; MLABCELL_X18_Y1_N3   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:read_memory_s1_agent_rsp_fifo|mem[0][60]                                                                                                                                                            ; FF_X18_Y1_N41        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                ; LABCELL_X25_Y4_N6    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sink_ram_s1_agent_rsp_fifo|mem[0][60]                                                                                                                                                               ; FF_X25_Y4_N11        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_read_master_avalon_mm_control_agent|comb~0                                                                                                                                                 ; LABCELL_X25_Y3_N15   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_read_master_avalon_mm_control_agent|rp_valid                                                                                                                                               ; LABCELL_X25_Y3_N54   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_write_master_avalon_mm_control_agent|comb~0                                                                                                                                                ; LABCELL_X26_Y1_N12   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:ddr3_write_master_avalon_mm_control_agent|rp_valid                                                                                                                                              ; LABCELL_X26_Y1_N21   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:lpcenc_0_avalon_control_slave_agent|comb~0                                                                                                                                                      ; LABCELL_X20_Y2_N57   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:lpcenc_0_avalon_control_slave_agent|rp_valid                                                                                                                                                    ; LABCELL_X20_Y2_N48   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:read_memory_s1_agent|comb~0                                                                                                                                                                     ; MLABCELL_X18_Y1_N15  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:read_memory_s1_agent|m0_write                                                                                                                                                                   ; LABCELL_X14_Y5_N36   ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:read_memory_s1_agent|rp_valid                                                                                                                                                                   ; MLABCELL_X18_Y1_N0   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sink_ram_s1_agent|comb~0                                                                                                                                                                        ; LABCELL_X25_Y4_N27   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sink_ram_s1_agent|m0_write                                                                                                                                                                      ; MLABCELL_X23_Y5_N54  ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sink_ram_s1_agent|rp_valid                                                                                                                                                                      ; LABCELL_X25_Y4_N33   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:jtag_master_master_limiter|pending_response_count[1]~0                                                                                                                                      ; LABCELL_X19_Y1_N57   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:jtag_master_master_limiter|save_dest_id~0                                                                                                                                                   ; LABCELL_X21_Y4_N54   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_cmd_width_adapter|address_reg[27]~0                                                                                                                        ; LABCELL_X19_Y3_N36   ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_cmd_width_adapter|use_reg                                                                                                                                  ; FF_X19_Y3_N14        ; 46      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_read_master_avalon_mm_control_rsp_width_adapter|always10~1                                                                                                                               ; LABCELL_X25_Y3_N18   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_cmd_width_adapter|address_reg[19]~0                                                                                                                       ; LABCELL_X25_Y5_N30   ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_cmd_width_adapter|use_reg                                                                                                                                 ; FF_X26_Y5_N59        ; 46      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:ddr3_write_master_avalon_mm_control_rsp_width_adapter|always10~1                                                                                                                              ; LABCELL_X26_Y1_N57   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_cmd_width_adapter|byteen_reg[1]~1                                                                                                                               ; LABCELL_X19_Y4_N3    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_cmd_width_adapter|use_reg                                                                                                                                       ; FF_X19_Y4_N8         ; 12      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:lpcenc_0_avalon_control_slave_rsp_width_adapter|always10~1                                                                                                                                    ; LABCELL_X20_Y2_N54   ; 3       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter|address_reg[11]~0                                                                                                                                            ; LABCELL_X14_Y5_N45   ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_cmd_width_adapter|use_reg                                                                                                                                                      ; FF_X14_Y5_N20        ; 56      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:read_memory_s1_rsp_width_adapter|always10~1                                                                                                                                                   ; MLABCELL_X18_Y1_N54  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter|address_reg[23]~0                                                                                                                                               ; MLABCELL_X23_Y5_N57  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_cmd_width_adapter|use_reg                                                                                                                                                         ; FF_X23_Y5_N32        ; 56      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPC_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:sink_ram_s1_rsp_width_adapter|always10~1                                                                                                                                                      ; LABCELL_X25_Y4_N24   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|pulsegen:pulsegen|count[13]~0                                                                                                                                                                                                                          ; MLABCELL_X34_Y2_N48  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|pulsegen:pulsegen|vout                                                                                                                                                                                                                                 ; FF_X31_Y9_N14        ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7[5]~0                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N15   ; 154     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y7_tmp[13]~0                                                                                                                                                                                                                       ; LABCELL_X16_Y9_N27   ; 317     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|y[14]~0                                                                                                                                                                                                                            ; LABCELL_X24_Y9_N24   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A1_tmp[4]~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y12_N12  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A2_tmp[1]~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y15_N6   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A3_tmp[10]~0                                                                                                                                                                                                                                   ; LABCELL_X41_Y10_N57  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A6_tmp[6]~0                                                                                                                                                                                                                                    ; LABCELL_X39_Y10_N15  ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A8_tmp[11]~0                                                                                                                                                                                                                                   ; LABCELL_X43_Y18_N51  ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|A9_tmp[10]~0                                                                                                                                                                                                                                   ; LABCELL_X41_Y18_N39  ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R8_num[3]~0                                                                                                                                                                                                                                    ; MLABCELL_X23_Y18_N33 ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|R9_den~0                                                                                                                                                                                                                                       ; LABCELL_X24_Y21_N6   ; 49      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Selector1198~0                                                                                                                                                                                                                                 ; MLABCELL_X49_Y21_N9  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Selector334~1                                                                                                                                                                                                                                  ; MLABCELL_X34_Y21_N18 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Selector574~0                                                                                                                                                                                                                                  ; MLABCELL_X28_Y14_N21 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|Selector910~1                                                                                                                                                                                                                                  ; LABCELL_X39_Y12_N36  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr149~0                                                                                                                                                                                                                                    ; MLABCELL_X34_Y12_N42 ; 80      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr167~0                                                                                                                                                                                                                                    ; LABCELL_X32_Y4_N48   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr170~0                                                                                                                                                                                                                                    ; LABCELL_X32_Y22_N0   ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr174~0                                                                                                                                                                                                                                    ; LABCELL_X35_Y22_N48  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr176~0                                                                                                                                                                                                                                    ; LABCELL_X39_Y24_N15  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr178~0                                                                                                                                                                                                                                    ; LABCELL_X24_Y15_N48  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr180~0                                                                                                                                                                                                                                    ; LABCELL_X24_Y18_N36  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr181~1                                                                                                                                                                                                                                    ; LABCELL_X29_Y19_N33  ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr182~0                                                                                                                                                                                                                                    ; LABCELL_X29_Y19_N36  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr184~0                                                                                                                                                                                                                                    ; LABCELL_X24_Y20_N3   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr186~0                                                                                                                                                                                                                                    ; MLABCELL_X28_Y14_N39 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr189~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y12_N6   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr189~1                                                                                                                                                                                                                                    ; LABCELL_X41_Y12_N45  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr190                                                                                                                                                                                                                                      ; LABCELL_X40_Y12_N51  ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr192~0                                                                                                                                                                                                                                    ; MLABCELL_X42_Y11_N51 ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr193~0                                                                                                                                                                                                                                    ; MLABCELL_X42_Y11_N18 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr194~0                                                                                                                                                                                                                                    ; MLABCELL_X34_Y16_N15 ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr195~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y13_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr196~0                                                                                                                                                                                                                                    ; MLABCELL_X34_Y16_N21 ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr197~0                                                                                                                                                                                                                                    ; MLABCELL_X34_Y16_N6  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr198                                                                                                                                                                                                                                      ; MLABCELL_X34_Y16_N0  ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr199~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y16_N6   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr199~1                                                                                                                                                                                                                                    ; LABCELL_X39_Y11_N45  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr203~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y16_N15  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr204~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y18_N33  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr206~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y13_N3   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr207~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y13_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr207~1                                                                                                                                                                                                                                    ; LABCELL_X43_Y13_N57  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr209~0                                                                                                                                                                                                                                    ; LABCELL_X47_Y18_N42  ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr209~1                                                                                                                                                                                                                                    ; LABCELL_X44_Y13_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr209~2                                                                                                                                                                                                                                    ; LABCELL_X44_Y15_N51  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr211~0                                                                                                                                                                                                                                    ; LABCELL_X47_Y17_N54  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr213~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y17_N36  ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr213~1                                                                                                                                                                                                                                    ; MLABCELL_X45_Y14_N57 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr217~0                                                                                                                                                                                                                                    ; LABCELL_X40_Y15_N21  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr217~1                                                                                                                                                                                                                                    ; LABCELL_X40_Y12_N21  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr218                                                                                                                                                                                                                                      ; LABCELL_X40_Y12_N42  ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr220                                                                                                                                                                                                                                      ; LABCELL_X40_Y15_N24  ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr221~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y12_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr221~1                                                                                                                                                                                                                                    ; LABCELL_X41_Y10_N3   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr222~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y12_N36  ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr222~1                                                                                                                                                                                                                                    ; LABCELL_X43_Y12_N57  ; 35      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr225~0                                                                                                                                                                                                                                    ; LABCELL_X47_Y18_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr227~0                                                                                                                                                                                                                                    ; LABCELL_X39_Y10_N57  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr228~0                                                                                                                                                                                                                                    ; LABCELL_X41_Y16_N24  ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr229~0                                                                                                                                                                                                                                    ; LABCELL_X39_Y10_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr231~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y18_N24  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr232~0                                                                                                                                                                                                                                    ; LABCELL_X41_Y18_N54  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr234~0                                                                                                                                                                                                                                    ; LABCELL_X36_Y6_N33   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr236~2                                                                                                                                                                                                                                    ; LABCELL_X35_Y14_N24  ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|WideOr237                                                                                                                                                                                                                                      ; LABCELL_X43_Y13_N54  ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a1[15]~0                                                                                                                                                                                                                                       ; LABCELL_X41_Y12_N42  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a2[14]~0                                                                                                                                                                                                                                       ; MLABCELL_X42_Y11_N48 ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a3[0]~0                                                                                                                                                                                                                                        ; LABCELL_X40_Y13_N57  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a4[0]~0                                                                                                                                                                                                                                        ; MLABCELL_X42_Y12_N30 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|a5[1]~0                                                                                                                                                                                                                                        ; MLABCELL_X34_Y16_N3  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_6[13]~1                                                                                                                                                                                                                                     ; LABCELL_X47_Y17_N0   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|aR_7[0]~0                                                                                                                                                                                                                                      ; LABCELL_X47_Y18_N33  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|aR_3_tmp1[6]~0                                                                                                                                                                                                                 ; LABCELL_X40_Y14_N12  ; 313     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[6]~0                                                                                                                                                                                                                 ; LABCELL_X40_Y14_N3   ; 304     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|coeff_update:cu|a_next3[14]~0                                                                                                                                                                                                                  ; LABCELL_X40_Y14_N57  ; 162     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|comb~0                                                                                                                                                                                                                                         ; LABCELL_X40_Y14_N51  ; 781     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|comb~1                                                                                                                                                                                                                                         ; LABCELL_X47_Y5_N21   ; 516     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|d3                                                                                                                                                                                                                                  ; FF_X47_Y5_N8         ; 29      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|d3~1                                                                                                                                                                                                                                ; LABCELL_X47_Y5_N27   ; 126     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|LessThan0~36                                                                                                                                                                                                       ; MLABCELL_X42_Y4_N54  ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[2]~0                                                                                                                                                                                                        ; MLABCELL_X45_Y5_N15  ; 125     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_next[21]~0                                                                                                                                                                                                       ; MLABCELL_X45_Y5_N9   ; 126     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[12]~0                                                                                                                                                                                                       ; MLABCELL_X45_Y5_N6   ; 139     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|run                                                                                                                                                                                                                                 ; FF_X45_Y5_N50        ; 133     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|divide:div|sign3                                                                                                                                                                                                                               ; FF_X47_Y5_N2         ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|done                                                                                                                                                                                                                                           ; FF_X31_Y23_N26       ; 29      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|k[6]~0                                                                                                                                                                                                                        ; LABCELL_X40_Y14_N36  ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|v1                                                                                                                                                                                                                            ; FF_X47_Y6_N14        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|reflect_coeff:rc|v2                                                                                                                                                                                                                            ; FF_X40_Y14_N50       ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|run                                                                                                                                                                                                                                            ; FF_X34_Y16_N35       ; 200     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S0                                                                                                                                                                                                                                       ; FF_X26_Y14_N38       ; 315     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S135                                                                                                                                                                                                                                     ; FF_X26_Y18_N14       ; 166     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S144                                                                                                                                                                                                                                     ; FF_X37_Y14_N11       ; 134     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|state.S150                                                                                                                                                                                                                                     ; FF_X39_Y18_N14       ; 184     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|v_rc                                                                                                                                                                                                                                           ; FF_X37_Y15_N50       ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|Selector1~0                                                                                                                                                                                                                                            ; LABCELL_X12_Y10_N48  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|comb~0                                                                                                                                                                                                                                                 ; LABCELL_X29_Y10_N39  ; 180     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[3]~0                                                                                                                                                                                                                             ; LABCELL_X25_Y15_N36  ; 1156    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|count[7]~0                                                                                                                                                                                                                                             ; LABCELL_X12_Y8_N3    ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|count[7]~1                                                                                                                                                                                                                                             ; LABCELL_X12_Y10_N27  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|count[15]~0                                                                                                                                                                                                                          ; LABCELL_X31_Y8_N51   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|v0                                                                                                                                                                                                                                   ; FF_X13_Y9_N59        ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|v1                                                                                                                                                                                                                                   ; FF_X13_Y6_N47        ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|v2                                                                                                                                                                                                                                   ; FF_X31_Y8_N56        ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|x0[13]~0                                                                                                                                                                                                                             ; LABCELL_X12_Y8_N45   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|x1[15]~0                                                                                                                                                                                                                             ; MLABCELL_X13_Y9_N24  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est:freq_est|x2[13]~0                                                                                                                                                                                                                             ; MLABCELL_X13_Y6_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|freq_est_v                                                                                                                                                                                                                                             ; FF_X10_Y9_N29        ; 35      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_find:pk|peak[1]~0                                                                                                                                                                                                                                 ; MLABCELL_X13_Y8_N30  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|peak_rst                                                                                                                                                                                                                                               ; FF_X12_Y8_N2         ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|state.S1                                                                                                                                                                                                                                               ; FF_X12_Y8_N50        ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|voiced                                                                                                                                                                                                                                                 ; FF_X14_Y8_N26        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|vout                                                                                                                                                                                                                                                   ; FF_X24_Y8_N17        ; 323     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                     ; FF_X10_Y3_N40        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                      ; FF_X10_Y3_N59        ; 405     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|WideOr4~0                                                                                                                                                                                                                                 ; LABCELL_X16_Y6_N51   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|addr_init[7]~0                                                                                                                                                                                                                            ; LABCELL_X17_Y4_N18   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|addr_step[2]~0                                                                                                                                                                                                                            ; LABCELL_X17_Y4_N21   ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|count~0                                                                                                                                                                                                                                   ; LABCELL_X19_Y6_N45   ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_clk                                                                                                                                                                                                                                     ; FF_X16_Y8_N14        ; 1192    ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|d_clk_count[9]~0                                                                                                                                                                                                                          ; LABCELL_X19_Y6_N42   ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|rate[4]~0                                                                                                                                                                                                                                 ; LABCELL_X17_Y4_N36   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|readdata[9]~1                                                                                                                                                                                                                             ; MLABCELL_X18_Y3_N21  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|reset~0                                                                                                                                                                                                                                   ; LABCELL_X17_Y4_N24   ; 61      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|state.S2                                                                                                                                                                                                                                  ; FF_X19_Y6_N41        ; 38      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|state.S4                                                                                                                                                                                                                                  ; FF_X20_Y6_N23        ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|stream_length[7]~0                                                                                                                                                                                                                        ; LABCELL_X17_Y4_N3    ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|read_master:ddr3_read_master|vout                                                                                                                                                                                                                                      ; FF_X20_Y6_N56        ; 1162    ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|WideOr2~0                                                                                                                                                                                                                               ; MLABCELL_X28_Y2_N51  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|addr_init[3]~0                                                                                                                                                                                                                          ; LABCELL_X31_Y3_N33   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|addr_step[5]~1                                                                                                                                                                                                                          ; LABCELL_X31_Y3_N18   ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|ddr_write                                                                                                                                                                                                                               ; FF_X29_Y2_N46        ; 17      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate[15]~0                                                                                                                                                                                                                              ; LABCELL_X31_Y3_N48   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate_count[18]~0                                                                                                                                                                                                                        ; LABCELL_X31_Y4_N42   ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|rate_count[18]~1                                                                                                                                                                                                                        ; LABCELL_X31_Y3_N54   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|readdata[5]~0                                                                                                                                                                                                                           ; LABCELL_X29_Y3_N33   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|reset~1                                                                                                                                                                                                                                 ; LABCELL_X31_Y3_N9    ; 61      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|state.S2                                                                                                                                                                                                                                ; FF_X29_Y2_N44        ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|state.S3                                                                                                                                                                                                                                ; FF_X29_Y2_N11        ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LPC_qsys:LPC|write_master:ddr3_write_master|stream_length[8]~0                                                                                                                                                                                                                      ; LABCELL_X31_Y3_N12   ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                        ; JTAG_X0_Y4_N3        ; 326     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                        ; JTAG_X0_Y4_N3        ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                             ; PIN_H13              ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                             ; PIN_H13              ; 4716    ; Clock                                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y2_N38         ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                          ; LABCELL_X2_Y1_N48    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; MLABCELL_X4_Y1_N24   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y2_N45    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X5_Y1_N42    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~1                             ; MLABCELL_X4_Y1_N36   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1              ; MLABCELL_X4_Y2_N42   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X1_Y2_N39    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~1 ; LABCELL_X1_Y2_N18    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y2_N47         ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y2_N14         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]        ; FF_X1_Y2_N5          ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X4_Y2_N51   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X4_Y2_N14         ; 76      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y1_N6     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk_clk ; PIN_H13  ; 4716    ; Global Clock         ; GCLK12           ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; LPC_qsys:LPC|read_master:ddr3_read_master|d_clk         ; 1192    ;
; LPC_qsys:LPC|read_master:ddr3_read_master|vout          ; 1163    ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|correlation:corr|add5[3]~0 ; 1156    ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|comb~0             ; 781     ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|comb~1             ; 516     ;
+---------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                      ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                     ; M10K_X11_Y1_N0                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; LPC_qsys:LPC|LPC_qsys_read_memory:read_memory|altsyncram:the_altsyncram|altsyncram_6d92:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 16          ; 0          ; LPC_qsys_read_memory.hex ; M10K_X3_Y8_N0, M10K_X3_Y10_N0, M10K_X11_Y10_N0, M10K_X3_Y4_N0, M10K_X3_Y3_N0, M10K_X11_Y4_N0, M10K_X3_Y9_N0, M10K_X11_Y9_N0, M10K_X11_Y7_N0, M10K_X3_Y7_N0, M10K_X11_Y6_N0, M10K_X3_Y6_N0, M10K_X11_Y3_N0, M10K_X11_Y5_N0, M10K_X11_Y8_N0, M10K_X3_Y5_N0       ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; LPC_qsys:LPC|LPC_qsys_sink_ram:sink_ram|altsyncram:the_altsyncram|altsyncram_6392:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 16          ; 0          ; LPC_qsys_sink_ram.hex    ; M10K_X30_Y3_N0, M10K_X30_Y2_N0, M10K_X30_Y5_N0, M10K_X22_Y2_N0, M10K_X22_Y5_N0, M10K_X22_Y1_N0, M10K_X30_Y4_N0, M10K_X22_Y3_N0, M10K_X22_Y9_N0, M10K_X30_Y6_N0, M10K_X30_Y8_N0, M10K_X22_Y4_N0, M10K_X22_Y7_N0, M10K_X22_Y8_N0, M10K_X22_Y6_N0, M10K_X30_Y7_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; LPC_qsys:LPC|LPCenc:lpcenc_0|dualportram:dualportram|altsyncram:ram_rtl_0|altsyncram_u9j1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0          ; None                     ; M10K_X11_Y11_N0                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 18x18             ; 10          ;
; Total number of DSP blocks    ; 10          ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 10          ;
+-------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                     ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult9~8 ; Independent 18x18 ; DSP_X15_Y7_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult8~8 ; Independent 18x18 ; DSP_X15_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult7~8 ; Independent 18x18 ; DSP_X15_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult6~8 ; Independent 18x18 ; DSP_X8_Y13_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult5~8 ; Independent 18x18 ; DSP_X15_Y17_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult4~8 ; Independent 18x18 ; DSP_X15_Y15_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult3~8 ; Independent 18x18 ; DSP_X15_Y13_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult2~8 ; Independent 18x18 ; DSP_X33_Y13_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult1~8 ; Independent 18x18 ; DSP_X33_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPC_qsys:LPC|LPCdec:lpcdec_0|synthfilt:synthfilt|Mult0~8 ; Independent 18x18 ; DSP_X33_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 27,877 / 140,056 ( 20 % ) ;
; C12 interconnects            ; 238 / 6,048 ( 4 % )       ;
; C2 interconnects             ; 8,899 / 54,648 ( 16 % )   ;
; C4 interconnects             ; 4,708 / 25,920 ( 18 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 2,598 / 140,056 ( 2 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Local interconnects          ; 2,638 / 36,960 ( 7 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 377 / 5,984 ( 6 % )       ;
; R14/C12 interconnect drivers ; 538 / 9,504 ( 6 % )       ;
; R3 interconnects             ; 10,973 / 60,192 ( 18 % )  ;
; R6 interconnects             ; 16,540 / 127,072 ( 13 % ) ;
; Spine clocks                 ; 4 / 120 ( 3 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 1            ; 1            ; 0            ; 1            ; 5         ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5         ; 5         ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 5            ; 4            ; 4            ; 5            ; 4            ; 0         ; 4            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 0         ; 0         ; 5            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; clk_clk             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 334.6             ;
; I/O,altera_reserved_tck ; altera_reserved_tck  ; 16.9              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.924             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.894             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.889             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[2]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.880             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.866             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.864             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.855             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[3]                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.831             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.720             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.695             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[7]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.449             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.415             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[4]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.415             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[6]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.410             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[1]                                                        ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[9]                                 ; 1.334             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[2]                                                        ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[9]                                 ; 1.324             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]                                                        ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]                                 ; 1.304             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid                                                             ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[10]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[9]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[8]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[6]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[12]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[11]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[16]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[5]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[4]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[3]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[1]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[2]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]                                                 ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                                    ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                                    ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                                    ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                                         ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_PADDED                                                        ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[1]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[3]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[3]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                                       ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                                        ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                                     ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1                    ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                          ; 1.286             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]                ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                                             ; 1.250             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[1]           ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                             ; 1.231             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[8]                                                                  ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                                              ; 1.192             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.184             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.173             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                   ; 1.159             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                   ; 1.159             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                   ; 1.159             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[2]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                                 ; 1.143             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                         ; 1.121             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.121             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 1.121             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                                 ; 1.118             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.115             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.113             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.107             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]                                                   ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                                 ; 1.102             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[7]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]                                                           ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                                           ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                                           ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]                                                           ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                                                  ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[6]                                                              ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[5]                                                                  ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                                              ; 1.100             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[3]                                                                  ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[2]                                                              ; 1.100             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.080             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                           ; 1.078             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                                           ; 1.078             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                                           ; 1.078             ;
; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[8]                                                               ; LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[7]                                                           ; 1.078             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23C8 for design "LinearPrediction"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk_clk~inputCLKENA0 with 4650 fanout uses global clock CLKCTRL_G12
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'LPC_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'LPC_qsys/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LPC_qsys:LPC|LPC_qsys_JTAG_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sensor is being clocked by clk_clk
Warning (332060): Node: LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|done was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LPC_qsys:LPC|LPCenc:lpcenc_0|vout is being clocked by LPC_qsys:LPC|LPCenc:lpcenc_0|LDR:LDR|done
Warning (332060): Node: LPC_qsys:LPC|read_master:ddr3_read_master|d_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LPC_qsys:LPC|LPCenc:lpcenc_0|LDR_rst is being clocked by LPC_qsys:LPC|read_master:ddr3_read_master|d_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type EC
    Extra Info (176218): Packed 320 registers into blocks of type DSP block
    Extra Info (176220): Created 146 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:51
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X33_Y11 to location X43_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:49
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 23.89 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:31
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/eric/Documents/Verilog_stuff/LPC_FPGA/LPC_FPGA2/output_files/LinearPrediction.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 2014 megabytes
    Info: Processing ended: Mon Jul  6 21:58:20 2015
    Info: Elapsed time: 00:06:37
    Info: Total CPU time (on all processors): 00:08:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/eric/Documents/Verilog_stuff/LPC_FPGA/LPC_FPGA2/output_files/LinearPrediction.fit.smsg.


