TimeQuest Timing Analyzer report for de0_memory
Sun Jun 02 23:30:05 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; de0_memory                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; de0_memory.sdc ; OK     ; Sun Jun 02 23:30:04 2024 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 208.55 MHz ; 208.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 15.205 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.580 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.205 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.724      ;
; 15.205 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.724      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.378 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.543      ;
; 15.384 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.545      ;
; 15.384 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.545      ;
; 15.412 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.509      ;
; 15.422 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.507      ;
; 15.422 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.507      ;
; 15.446 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.483      ;
; 15.446 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.483      ;
; 15.518 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.411      ;
; 15.518 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.411      ;
; 15.557 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.372      ;
; 15.557 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.372      ;
; 15.564 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.365      ;
; 15.564 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.365      ;
; 15.591 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.330      ;
; 15.601 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.328      ;
; 15.601 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.328      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.619 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.302      ;
; 15.627 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.302      ;
; 15.627 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.302      ;
; 15.645 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.276      ;
; 15.684 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.245      ;
; 15.684 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.245      ;
; 15.707 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.222      ;
; 15.707 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.222      ;
; 15.711 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.218      ;
; 15.711 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.218      ;
; 15.732 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.197      ;
; 15.732 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.197      ;
; 15.766 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.163      ;
; 15.766 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.163      ;
; 15.771 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.150      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.774 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.147      ;
; 15.794 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.135      ;
; 15.794 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.135      ;
; 15.795 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.126      ;
; 15.820 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.101      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.094      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.094      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.857 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.064      ;
; 15.862 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.066     ; 4.067      ;
; 15.891 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.030      ;
; 15.891 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.038      ;
; 15.891 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.038      ;
; 15.891 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.038      ;
; 15.891 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.038      ;
; 15.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.028      ;
; 15.901 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.028      ;
; 15.918 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.003      ;
; 15.928 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.001      ;
; 15.928 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 4.001      ;
; 15.973 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.956      ;
; 15.973 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.956      ;
; 15.976 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; Mem_Controller:u_Mem_Controller|wen ; clk          ; clk         ; 20.000       ; -0.066     ; 3.953      ;
; 15.979 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.942      ;
; 15.998 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.931      ;
; 15.998 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.931      ;
; 16.041 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.066     ; 3.888      ;
; 16.042 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.879      ;
; 16.052 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.877      ;
; 16.052 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.877      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.075 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.846      ;
; 16.086 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.835      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.577      ;
; 0.362 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.373 ; uart_rx:u_uart_rx|data_buffer[1]         ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.590      ;
; 0.380 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.597      ;
; 0.380 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.597      ;
; 0.381 ; uart_rx:u_uart_rx|data_buffer[8]         ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.598      ;
; 0.382 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.599      ;
; 0.382 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.599      ;
; 0.383 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.600      ;
; 0.384 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.601      ;
; 0.385 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.602      ;
; 0.389 ; d_start                                  ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.607      ;
; 0.389 ; d_start                                  ; d2_start                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.607      ;
; 0.390 ; d_start                                  ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.612      ;
; 0.398 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.616      ;
; 0.398 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.616      ;
; 0.399 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.414 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.632      ;
; 0.415 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.480 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.697      ;
; 0.482 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.699      ;
; 0.485 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.703      ;
; 0.489 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.706      ;
; 0.501 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.718      ;
; 0.502 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.720      ;
; 0.541 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.759      ;
; 0.544 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.762      ;
; 0.547 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.121      ;
; 0.554 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.123      ;
; 0.561 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.778      ;
; 0.562 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.779      ;
; 0.566 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.151      ;
; 0.572 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.146      ;
; 0.572 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.148      ;
; 0.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.576 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.581 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.581 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.798      ;
; 0.582 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 0.799      ;
; 0.582 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.799      ;
; 0.583 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.800      ;
; 0.584 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.158      ;
; 0.584 ; uart_rx:u_uart_rx|cnt_bit[1]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.586 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.804      ;
; 0.592 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.593 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.598 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.172      ;
; 0.607 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.825      ;
; 0.613 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.187      ;
; 0.620 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.838      ;
; 0.632 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.850      ;
; 0.695 ; uart_rx:u_uart_rx|cnt_bit[3]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.697 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.915      ;
; 0.705 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.922      ;
; 0.707 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.925      ;
; 0.728 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.946      ;
; 0.742 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.327      ;
; 0.777 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.366      ;
; 0.783 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.368      ;
; 0.796 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.381      ;
; 0.797 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.375      ; 1.359      ;
; 0.798 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 1.023      ;
; 0.800 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.385      ;
; 0.835 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.052      ;
; 0.836 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.053      ;
; 0.847 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.848 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.849 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.851 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.068      ;
; 0.855 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.855 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.855 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.072      ;
; 0.857 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.074      ;
; 0.860 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.077      ;
; 0.861 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.862 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.863 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.865 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.869 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.086      ;
; 0.870 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.084      ; 1.111      ;
; 0.871 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.088      ;
; 0.879 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.097      ;
; 0.892 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.110      ;
; 0.898 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.107      ;
; 0.931 ; uart_rx:u_uart_rx|uart_rxd_d3            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.172      ;
; 0.943 ; uart_rx:u_uart_rx|cnt_bit[2]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.586 ; 9.816        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_start                                                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_start                                                                                                                      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d2_start|clk                                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d_start|clk                                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[7]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[1]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[2]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[3]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[4]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[5]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[6]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[7]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[8]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[9]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|rx_en|clk                                                                                                          ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|start_en|clk                                                                                                       ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d1|clk                                                                                                    ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d2|clk                                                                                                    ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d3|clk                                                                                                    ;
; 9.850 ; 9.850        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.850 ; 9.850        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.850 ; 9.850        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 2.260 ; 2.732 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.908 ; 2.363 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.854 ; -2.322 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -1.538 ; -1.980 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 8.474 ; 8.480 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 8.371 ; 8.278 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 8.393 ; 8.341 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 8.431 ; 8.436 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 8.472 ; 8.395 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 8.474 ; 8.388 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 8.432 ; 8.383 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 8.407 ; 8.480 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 8.428 ; 8.456 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 8.116 ; 8.062 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.924 ; 7.847 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 8.120 ; 8.066 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 8.086 ; 8.089 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 8.090 ; 8.015 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.428 ; 8.335 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 8.425 ; 8.456 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 7.849 ; 7.764 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.849 ; 7.764 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.880 ; 7.808 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 7.973 ; 7.935 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 7.946 ; 7.881 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 7.992 ; 7.875 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 7.936 ; 7.871 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.889 ; 7.950 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 7.418 ; 7.367 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.622 ; 7.586 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.418 ; 7.367 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.639 ; 7.560 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.589 ; 7.551 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.594 ; 7.590 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 7.888 ; 7.859 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.894 ; 7.948 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.08 MHz ; 234.08 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.728 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.575 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.728 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.208      ;
; 15.728 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.208      ;
; 15.852 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.084      ;
; 15.852 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.084      ;
; 15.855 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.081      ;
; 15.856 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.080      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.864 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.066      ;
; 15.878 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.058      ;
; 15.878 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 4.058      ;
; 15.902 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 4.028      ;
; 15.961 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.975      ;
; 15.962 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.974      ;
; 15.987 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.949      ;
; 15.988 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.948      ;
; 16.006 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.930      ;
; 16.006 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.930      ;
; 16.008 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.922      ;
; 16.024 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.912      ;
; 16.024 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.912      ;
; 16.034 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.896      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.040 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.890      ;
; 16.045 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.891      ;
; 16.045 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.891      ;
; 16.115 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.821      ;
; 16.116 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.820      ;
; 16.147 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.789      ;
; 16.147 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.789      ;
; 16.154 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.782      ;
; 16.155 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.781      ;
; 16.162 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.768      ;
; 16.164 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.772      ;
; 16.165 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.771      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.168 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.762      ;
; 16.175 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.761      ;
; 16.175 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.761      ;
; 16.185 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.751      ;
; 16.185 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.751      ;
; 16.201 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.729      ;
; 16.211 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.719      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.680      ;
; 16.257 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.679      ;
; 16.279 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.657      ;
; 16.279 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.657      ;
; 16.288 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.648      ;
; 16.288 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.648      ;
; 16.294 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.642      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.635      ;
; 16.295 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.641      ;
; 16.303 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.627      ;
; 16.316 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.059     ; 3.620      ;
; 16.323 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.613      ;
; 16.324 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.612      ;
; 16.341 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.589      ;
; 16.370 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.560      ;
; 16.387 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.549      ;
; 16.387 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.549      ;
; 16.388 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.548      ;
; 16.389 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.547      ;
; 16.412 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; Mem_Controller:u_Mem_Controller|wen ; clk          ; clk         ; 20.000       ; -0.059     ; 3.524      ;
; 16.416 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.520      ;
; 16.417 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.059     ; 3.519      ;
; 16.422 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.059     ; 3.514      ;
; 16.435 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.495      ;
; 16.448 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.059     ; 3.488      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
; 16.460 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.065     ; 3.470      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.332 ; uart_rx:u_uart_rx|data_buffer[1]         ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.530      ;
; 0.338 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.338 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.338 ; uart_rx:u_uart_rx|data_buffer[8]         ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.340 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.346 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.353 ; d_start                                  ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.551      ;
; 0.353 ; d_start                                  ; d2_start                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.551      ;
; 0.353 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.551      ;
; 0.354 ; d_start                                  ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.552      ;
; 0.355 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.553      ;
; 0.356 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.554      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.367 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.565      ;
; 0.368 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.566      ;
; 0.427 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.625      ;
; 0.431 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.629      ;
; 0.432 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.630      ;
; 0.440 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.638      ;
; 0.452 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.650      ;
; 0.453 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.651      ;
; 0.496 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.503 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.505 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.513 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.518 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.522 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.525 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.039      ;
; 0.525 ; uart_rx:u_uart_rx|cnt_bit[1]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.723      ;
; 0.527 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.529 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.534 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.045      ;
; 0.536 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.061      ;
; 0.539 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.737      ;
; 0.545 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.059      ;
; 0.548 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.062      ;
; 0.553 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.751      ;
; 0.556 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.070      ;
; 0.570 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.084      ;
; 0.578 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.776      ;
; 0.580 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.345      ; 1.094      ;
; 0.629 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.827      ;
; 0.632 ; uart_rx:u_uart_rx|cnt_bit[3]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.830      ;
; 0.641 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.839      ;
; 0.642 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.840      ;
; 0.667 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.865      ;
; 0.703 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.228      ;
; 0.718 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.335      ; 1.222      ;
; 0.729 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.360      ; 1.258      ;
; 0.738 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.263      ;
; 0.740 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.059      ; 0.943      ;
; 0.748 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.750 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.751 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.276      ;
; 0.752 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.754 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.279      ;
; 0.757 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.759 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.762 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.767 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.776 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.974      ;
; 0.789 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.987      ;
; 0.790 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.988      ;
; 0.795 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.014      ;
; 0.796 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.994      ;
; 0.797 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.989      ;
; 0.803 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.001      ;
; 0.833 ; uart_rx:u_uart_rx|cnt_bit[2]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.054      ; 1.031      ;
; 0.837 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.035      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.575 ; 9.805        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.580 ; 9.810        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_start                                                                                                                     ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_start                                                                                                                      ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d2_start|clk                                                                                                                 ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d_start|clk                                                                                                                  ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d1|clk                                                                                                    ;
; 9.842 ; 9.842        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d3|clk                                                                                                    ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|rx_en|clk                                                                                                          ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|start_en|clk                                                                                                       ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d2|clk                                                                                                    ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[7]|clk                                                                                                ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[1]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[2]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[3]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[4]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[5]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[6]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[7]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[8]|clk                                                                                                 ;
; 9.845 ; 9.845        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[9]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 1.970 ; 2.352 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.640 ; 2.009 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.613 ; -1.990 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -1.314 ; -1.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 7.922 ; 7.928 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.830 ; 7.704 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.856 ; 7.769 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 7.883 ; 7.875 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 7.922 ; 7.797 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 7.922 ; 7.807 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 7.880 ; 7.798 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.826 ; 7.928 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 7.873 ; 7.907 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.585 ; 7.485 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.405 ; 7.324 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.592 ; 7.489 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.557 ; 7.506 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.564 ; 7.465 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 7.873 ; 7.748 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.849 ; 7.907 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 7.379 ; 7.271 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.386 ; 7.271 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.413 ; 7.309 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 7.491 ; 7.440 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 7.470 ; 7.377 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 7.501 ; 7.386 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 7.460 ; 7.359 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.379 ; 7.471 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 6.979 ; 6.910 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.170 ; 7.086 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 6.979 ; 6.910 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.169 ; 7.062 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.144 ; 7.058 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.147 ; 7.076 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 7.413 ; 7.324 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.397 ; 7.476 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 17.210 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.188 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.379 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.210 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.741      ;
; 17.210 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.741      ;
; 17.285 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.659      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.324 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.620      ;
; 17.341 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.610      ;
; 17.342 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.609      ;
; 17.359 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.592      ;
; 17.359 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.592      ;
; 17.380 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.571      ;
; 17.380 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.571      ;
; 17.434 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.510      ;
; 17.437 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.514      ;
; 17.437 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.514      ;
; 17.455 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.489      ;
; 17.460 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.491      ;
; 17.460 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.491      ;
; 17.479 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.472      ;
; 17.479 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.472      ;
; 17.488 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.463      ;
; 17.488 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.463      ;
; 17.490 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.461      ;
; 17.491 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.460      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.494 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.450      ;
; 17.509 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.442      ;
; 17.509 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.442      ;
; 17.511 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.440      ;
; 17.512 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.432      ;
; 17.512 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.439      ;
; 17.535 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.409      ;
; 17.554 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.390      ;
; 17.563 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.381      ;
; 17.568 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.036     ; 2.383      ;
; 17.568 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.383      ;
; 17.569 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.382      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.574 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.370      ;
; 17.578 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.373      ;
; 17.578 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.373      ;
; 17.584 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.360      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.360      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.360      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.360      ;
; 17.592 ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.359      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.602 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.342      ;
; 17.610 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.341      ;
; 17.611 ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.340      ;
; 17.619 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.332      ;
; 17.620 ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.331      ;
; 17.640 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.311      ;
; 17.641 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.310      ;
; 17.644 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; Mem_Controller:u_Mem_Controller|wen ; clk          ; clk         ; 20.000       ; -0.036     ; 2.307      ;
; 17.653 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.291      ;
; 17.663 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.288      ;
; 17.663 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.288      ;
; 17.666 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.278      ;
; 17.679 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[1]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.272      ;
; 17.679 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|cnt_bit[0]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.272      ;
; 17.709 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.242      ;
; 17.710 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.241      ;
; 17.716 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[3]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.235      ;
; 17.716 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_bit[2]        ; clk          ; clk         ; 20.000       ; -0.036     ; 2.235      ;
; 17.717 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.036     ; 2.234      ;
; 17.738 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.206      ;
; 17.738 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|rx_en             ; clk          ; clk         ; 20.000       ; -0.036     ; 2.213      ;
; 17.754 ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; uart_rx:u_uart_rx|data_buffer[9]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.190      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[8]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[7]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[6]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
; 17.768 ; uart_rx:u_uart_rx|cnt_rx_div[11] ; uart_rx:u_uart_rx|data_buffer[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.176      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; uart_rx:u_uart_rx|data_buffer[1]         ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.319      ;
; 0.202 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; d_start                                  ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; d_start                                  ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.204 ; uart_rx:u_uart_rx|data_buffer[8]         ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.204 ; d_start                                  ; d2_start                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.205 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.210 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.223 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.342      ;
; 0.226 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.254 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.257 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.259 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.378      ;
; 0.259 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|ren                                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.378      ;
; 0.265 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.267 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.282 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.287 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.612      ;
; 0.288 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.292 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.621      ;
; 0.299 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.630      ;
; 0.305 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.634      ;
; 0.305 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.640      ;
; 0.306 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.309 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.639      ;
; 0.311 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; uart_rx:u_uart_rx|cnt_bit[1]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.433      ;
; 0.316 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.319 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.648      ;
; 0.324 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.653      ;
; 0.326 ; d2_start                                 ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.445      ;
; 0.331 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.450      ;
; 0.335 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.454      ;
; 0.363 ; uart_rx:u_uart_rx|cnt_bit[3]             ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.482      ;
; 0.372 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.373 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.374 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.384 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.503      ;
; 0.401 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.738      ;
; 0.402 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.739      ;
; 0.422 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.546      ;
; 0.422 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.757      ;
; 0.428 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.765      ;
; 0.434 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.769      ;
; 0.446 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.580      ;
; 0.447 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.455 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.458 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.460 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.216      ; 0.780      ;
; 0.461 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.465 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.467 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.470 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.474 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.479 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.591      ;
; 0.485 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.604      ;
; 0.493 ; uart_rx:u_uart_rx|uart_rxd_d3            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.627      ;
; 0.511 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.381 ; 9.611        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_start                                                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_start                                                                                                                      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.445 ; 9.629        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.618 ; 9.618        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[10]|clk                                                                                                 ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[11]|clk                                                                                                 ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[12]|clk                                                                                                 ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[1]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[2]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[3]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[4]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[5]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[6]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[7]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[8]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[9]|clk                                                                                                  ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|rx_en|clk                                                                                                          ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|start_en|clk                                                                                                       ;
; 9.623 ; 9.623        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d2|clk                                                                                                    ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d2_start|clk                                                                                                                 ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; d_start|clk                                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 1.293 ; 1.926 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.077 ; 1.681 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.061 ; -1.692 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -0.865 ; -1.461 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 5.122 ; 5.146 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 5.036 ; 5.046 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 5.055 ; 5.080 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 5.078 ; 5.146 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 5.109 ; 5.119 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 5.107 ; 5.115 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 5.079 ; 5.112 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 5.122 ; 5.109 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 5.144 ; 5.078 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.877 ; 4.912 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.760 ; 4.780 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.879 ; 4.909 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.860 ; 4.922 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.868 ; 4.829 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 5.027 ; 5.049 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 5.144 ; 5.078 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 4.569 ; 4.590 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 4.569 ; 4.590 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 4.592 ; 4.617 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 4.647 ; 4.706 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 4.639 ; 4.665 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 4.671 ; 4.663 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 4.626 ; 4.655 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 4.667 ; 4.636 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 4.361 ; 4.404 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.485 ; 4.535 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.361 ; 4.404 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.467 ; 4.513 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.469 ; 4.568 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 4.604 ; 4.726 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 4.735 ; 4.674 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 15.205 ; 0.188 ; N/A      ; N/A     ; 9.379               ;
;  clk             ; 15.205 ; 0.188 ; N/A      ; N/A     ; 9.379               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 2.260 ; 2.732 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.908 ; 2.363 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.061 ; -1.692 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -0.865 ; -1.461 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 8.474 ; 8.480 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 8.371 ; 8.278 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 8.393 ; 8.341 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 8.431 ; 8.436 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 8.472 ; 8.395 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 8.474 ; 8.388 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 8.432 ; 8.383 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 8.407 ; 8.480 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 8.428 ; 8.456 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 8.116 ; 8.062 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.924 ; 7.847 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 8.120 ; 8.066 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 8.086 ; 8.089 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 8.090 ; 8.015 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.428 ; 8.335 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 8.425 ; 8.456 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 4.569 ; 4.590 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 4.569 ; 4.590 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 4.592 ; 4.617 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 4.647 ; 4.706 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 4.639 ; 4.665 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 4.671 ; 4.663 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 4.626 ; 4.655 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 4.667 ; 4.636 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 4.361 ; 4.404 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.485 ; 4.535 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.361 ; 4.404 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.467 ; 4.513 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.469 ; 4.568 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 4.604 ; 4.726 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 4.735 ; 4.674 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fnd_30_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; push_read               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 672      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 672      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jun 02 23:30:03 2024
Info: Command: quartus_sta de0_memory -c de0_memory
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'de0_memory.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.205               0.000 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.580               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.728               0.000 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.575               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.210               0.000 clk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.379               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Sun Jun 02 23:30:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


