1 
 
行政院國家科學委員會補助專題研究計畫 
□期中報告
■成果報告 
 
三維積體電路(3D IC)關鍵技術之研究 
 
 
計畫類別：■ 個別型計畫  □ 整合型計畫 
計畫編號：NSC 98－2218－E－009－013－MY2 
執行期間： ９８年 ８ 月 １日至 １００年 ７ 月 ３１日 
 
計畫主持人：陳冠能 
共同主持人：無 
計畫參與人員：陳冠能及其指導之博碩士班學生 
 
成果報告類型(依經費核定清單規定繳交)：□期中報告  ■完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
■出席國際學術會議心得報告及發表之論文各一份 
■國際合作研究計畫國外研究報告書一份 
 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢 
          □涉及專利或其他智慧財產權，□一年□二年後可公開查詢 
          
執行單位： 
 
中   華   民   國  100  年 10  月   31  日 
 
3 
 
前言： 
    追溯第一顆半導體到現在，半導體產業已經有數十年的發展，應用方面也已遍佈在我
們的生活之中，從最近的智慧型手機Iphone 4s到我們的個人電腦，其都可見半導體的存在，
然而其中會有如此卓越的發展，其中最大的因素莫過於藉由縮小電晶體本身的體積與增加
運算能力，使得晶片功能得以不斷的提升，這個晶片的進步基本上依循摩爾定律的預測。
然而在不久的未來，由於微影技術及物理極限，縮小電晶體的發展將會遇到瓶頸。 
    除此之外，整個電路所造成的RC延遲效應也跟著漸漸上升,這個原因是因為單一晶片上
電晶體數目的持續增加及晶片複雜化所造成的總導線增加，而使得決定晶片表現的關鍵已
經由單一電晶體轉為總導線電阻電容延遲。雖然元件的某些區域可以透過電路設計與區塊
的重組，來減少某些重要區域的傳遞距離，但是總導線的距離還是保持不變。因此，若要
晶片的效能可以持續進步，有效的減低導線的總傳遞距離將是不可或缺的要求。 
    此外，為了使我們的晶片功能強大，總會希望可以將許多功能的元件成行於同一個晶
片上，而減少我們在封裝上所要耗的體積，但這樣的話便需要特殊製程或是特殊材料的元
件的加入，因此，異質元件的整合需求也越來越大，其整合的難度包括如何使用不同異質
基板材料與在不同製程溫度製造元件。 
    由於前述的挑戰與問題， 3D 整合(3D Integration)與三維積體電路(3D IC)便順勢被提
出並且從眾多的解決方案中被認為是最有效的解決方案。3D IC 技術的概念可以從他的命
名看出端倪，其技術簡言之就是將傳統的平面元件製作可以中只能將元件擺放於平面改成F
其也可以在立體空間中擺放，這樣的方式大大解決了元件需硬塞在一個二維的空間之問
題，而使得同一面積下擁有的元件數量大幅上升。也因為如此，使用3D 技術可以避免傳
統二維電子晶片或元件繼續發展下去所擁有的問題，譬如：總導線過長或晶片面積太大而
無法達到輕薄短小的需求。 
    簡單來說, 3D IC 技術就是將個別做完後的晶片將其堆疊統整成一塊有用的IC電路晶
片，也因如此一些關鍵技術便因應而生其中包括利用晶圓接合(wafer bonding)完成晶片堆疊
(chip stacking)，利用through-silicon via (TSV)連接已薄化的晶圓或是晶片，此時便可完成將
傳統的二維積體電路晶片轉變成三維積體電路晶片的理念。 
    3D IC是有許多優點的其中包括有效地利用空間及縮短電流信號所傳輸的距離，進而可
減低電阻電容延遲及總電阻值還有由於利用晶圓接合或是晶片堆疊的特殊概念，因此異質
基板材料的元件可以分別製作再行堆疊，此外像前所述有製程溫度或其他環境限制的不同
元件，也可藉堆疊的方式加以解決。因此3D IC 技術能在輕薄短小與價格的要求下提供多
功能異質整合、高效能(high performance)與低功耗(low power dissipation)等許多優點。 
    由於未來邏輯晶片、記憶體產品與其他電子產品均朝向高密度、高速與高頻寬的方向
發展、另外通訊與光電產業將以維型模組為發展目標、加上微機電產業與藍芽科技的市場、
最後生技產業對生醫晶片的需求，由此可知異質晶片的整合方式將是未來發展趨勢，更可
說明3D IC 技術之前景與重要性。 
    由以上所述，三維積體電路為新穎的科技，且其亦是半導體業的未來的趨勢，其中與
許多領域息息相關，從設計、製程技術與設備、到封裝測試方式及終端產品應用及表現，
都是需要齊頭並進的研究。換句話說，3D IC 事實上乃為一個整合上中下游領域的一個全
新科技。而在這些領域中，尤其以關鍵的3DIC 製程技術為最重要的決定因素。  
5 
 
物或是高分子，藉由這兩種材料來達成最佳強度或是最合適製程的異質接合研究。 
於科學界對於銅晶圓接合仍缺乏系統性的研究，對於與元件的整合更是缺少，本計畫將
以進行一連串的銅晶圓接合整合，從設計、製程到測試與分析都將包括在內，本計畫主
要的重點在於建立 1.銅晶圓接合之製程整合 2.銅晶圓接合測試結構(Test Vehicle)之設
計 3.銅晶圓接合電性之量測與分析 4.銅晶圓接合元件之設計與製程 5.銅晶圓接合元
件之量測與表現分析 
 
TSV： 
    本計畫的重點在於TSV之蝕刻製程研究，將使用DRIE的機台，配合參數的調整進行物
理性質的研究，已達到了解並掌握TSV 蝕刻的目的，並建立TSV蝕刻製程的參數地圖，測
試最佳的參數。 
    目前雖然已有TSV(Through-silicon Via)之基本研究，但是，科學界對於TSV 仍缺乏系
統性的研究，對於如何控制TSV的蝕刻形狀、深度、及均勻度仍有待加強、如何有效均勻
填充TSV仍有待挑戰，尤其是銅的填充，對於與元件的整合更是缺少。 
    此外，還要研究TSV之材料填充與應力所產生的結果，研究方法將以取得TSV 蝕刻試
片後，然後使用不同材料加以填充，並發展出最佳填充與最低應力的材料，主要的重點在
於建立不同材料的TSV 填充能力，並且確定填充的均勻性。 
    本研究採用的方法將以進行一連串的TSV 製程整合，從設計、製程到測試與分析都將
包括在內，主要的重點在於建立 1.TSV之製程整合 2.TSV測試結構(Test Vehicle)之設計 
3.TSV電性之量測與分析 4.TSV元件之設計與製程 5.TSV元件之量測與表現分析。 
薄化晶圓： 
    目前國際上薄化晶圓研究大部分均屬產業應用，學術研究還屬稀少，主要內容為薄化
晶圓之研究與特性分析，研究方法將以使用各種薄化晶圓方式來進行晶圓本身研究與特性
分析，主要的重點在於建立晶圓薄化的製程與可靠度能力、薄化晶圓與銅晶圓接合進行整
合研究、薄化晶圓與TSV進行整合研究。薄化晶圓與銅晶圓接合與TSV進行整合研究。 
 
結果與討論： 
    在接合技術上的突破：在晶圓表面有更好的粒子汙染容忍度。然而，這種技術在設備
和製造工具上，還是有潛在污染問題。金屬擴散和共晶接合提供直接的連結，但是有空氣
間隙的未接合區域會導致可靠度問題。矽直接接合提供更高的 via 的密度和更好的對準，
但是乾淨的表面和接合環境的要求是非常重要的。 混合接合，結合金屬和附著劑或者氧化
物接合，在封裝的電路上，同時能達到穩定且增強的黏著性。高產出量和可靠性優勢，混
合接合成為了 3DIC 的一種可行方法。  
    在Via方面，可以應用在未被直接加熱的相開關，除了絕佳的電子特性外，元件的操作
可以被應用在標準的CMOS的製程科技上，並且元件可以包含多種的操作模式。所以，這
個結構可以被重新可配置的邏輯應用所使用。最终好的實驗数据會與模擬結果，證明此設
備應用的可行性。 
    在筒形的結構上:晶圓等級上，用負光阻加上 e-beam 顯影的方式，對蝕刻具有很強的
抵抗力。處理的順序和筒形的結構形成可能機制在附件中被詳細的論述。此外，在半導體
的先進製程中，此筒形的結構將有極大的機會被應用及提倡。 
7 
 
合、TSV 及薄化晶圓製程整合，掌握 TSV 的蝕刻及填充深度且使用具相變化的材料填充以
達到與 CMOS 元件的整合。而混和接合中使用高分子材料與銅金屬的方式更是能進階得提
高晶圓級接合技術的發展及可靠度能力，另外對於架構出奈米級銅接合 pad 的技術能提升
在元件內訊號傳輸的速率(發表之國際會議論文[6] ) ，此成果能達到輕薄短小及高效能的應
用要求，總括上述成果對於 3D IC 關鍵技術的發展有階段性的提升並為台灣的半導體業跨
出重要的一步。 
 
已發表論文: 
本計畫實驗成果豐碩，目前已有八篇國際期刊論文已發表或即將刊出，二篇論文審查中，
另外有 13篇的國際會議論文已發表或被接受。此外，由於研究成果傑出，這些論文中列出
三篇邀請演講。 
 
發表論文總表: 
已發表或接受之國際期刊論文 
1. Cheng-Ta Ko and Kuan-Neng Chen, “Wafer Level Bonding/Stacking Technology for 3D 
Integration”, Microelectronics Reliability, 50 (4), pp. 481-488, April 2010. 
2. Kuan-Neng Chen, and Lia Krusin-Elbaum, “The fabrication of a programmable via using 
phase-change material in CMOS-compatible technology“, Nanotechnology, 21 (13), 134001, 
April 2010. 
3. K.N. Chen, Y. Zhu, W.W. Wu, and R. Reif, “Investigation and Effects of Wafer Bow in 3D 
Integration Bonding Schemes”, Journal of Electronic Materials. 39(12), pp. 2605-2610, Dec. 
2010. 
4. Kuan-Neng Chen, and John C. Arnold, “Wafer-level Self-aligned Nano Tubular Structures and 
Templates for Device Applications“, Journal of Nanoscience and Nanotechnology, 10, pp. 
8145-8150, Dec. 2010. 
5. K. N. Chen, C. K. Tsang, W. W. Wu, S. H. Lee, and J. Q. Lu, “Fabrication of Nano-Scale Cu 
Bond Pads with Seal Design in 3D Integration Applications”, Journal of Nanoscience and 
Nanotechnology, 11, pp. 3336-3339, Apr. 2011. 
6. Kuan-Neng Chen, Zheng Xu, and Jiang-Qiang Lu, “Electrical Performance and Alignment 
Investigation of Wafer-level Cu-oxide Hybrid Bonding,” IEEE Electron Device Letters, 32(8), pp. 
1119-1121, Aug 2011 
7. K. N. Chen, C. A. Cheng, W. C. Huang and C. T. Ko, “Bonding Temperature Optimization and 
Property Evolution of SU-8 Material in Metal/Adhesive Hybrid Wafer Bonding,” Journal of 
Nanoscience and Nanotechnology, 11, pp. 6969-6972, Aug 2011. 
8. Ming-Fang Lai, Shih-Wei Li, Jian-Yu Shih, and Kuan-Neng Chen, “Wafer-Level 
Three-Dimensional Integrated Circuits (3D IC): Schemes and Key Technologies”, 
Microelectronic Engineering, 88, pp. 3282-3286, Nov 2011. 
 
 
9 
 
11. K. N. Chen, C. A. Cheng, W. C. Huang, and C. T. Ko, “Adhesive Selection and Bonding 
Parameter Optimization for Hybrid Bonding in 3D Integration”, 2011 TMS Meeting, San Diego, 
CA, Feb 27-Mar. 3, 2011. 
12. [Invited] Kuan-Neng Chen, “Wafer-Level Hybrid Bonding for 3D Integration”, IUMRS-ICA 
2011, Taipei, Taiwan, Sep 19-22, 2011 
13. Kuan-Neng Chen, “Three-Dimensional Integrated Circuits (3D IC): Schemes, Technologies, 
and Recent Research Achievements”, International Electron Devices and Materials Symposium 
(IEDMS) 2011, Taipei, Taiwan, Nov 17-18, 2011. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
11 
 
出席國際學術會議心得報告 
 
計畫編號 NSC 98-2218-E-009 -013 -MY2 
計畫名稱 三維積體電路(3D IC)關鍵技術之研究 
出國人員姓名 
服務機關及職稱 
陳冠能 
國立交通大學電子工程學系副教授 
會議時間地點 4-9 Oct 2009, Vienna, Austria 
會議名稱 216th ECS Meeting 
發表論文題目 Wafer-Level Copper Bonding Technology in 3D ICs 
 
一、 參加會議經過 
(1) 為拓展國際視野，及將研究成果發表於世界，個人此次參加此項於奧地利維也納所
舉辦的國際學術會議。於十月四日搭乘長榮客機經曼谷轉機於五日早上抵達維也納
國際機場。 
(2)  ECS Meeting 在微電子與材料方面是一個相當重要的國際會議，同時也是電化學
領域最重要的國際會議。 
(3)  參加其間亦有許多台灣學界人士參加，個人在會場交談的即包括交通大學荊鳳德
教授、呂志鵬教授與吳文偉教授，清華大學歐陽浩教授，及來自台灣大學與中興大
學的教授們。 
(4)  ECS 大會這次著眼於三維積體電路在半導體領域的積極發展，特地籌
畫”Processing, Materials, and Integration of Damascene and 3D Interconnects”，在三維
積體電路的部分，十三篇口頭報告中就有七篇是受邀報告，本人有幸名列其中。 
 
二、 與會心得 
(1) 本次的會議同時與 EuroCVD 17 與 SOFC XI-11th International Symposium on Solid 
Oxide Fuel Cells 一起舉辦，因此參加的人數眾多，同時有許多知名的國際學者應邀
演講。 
(2) 個人本次所參加的研討會，是有關三維積體電路方面的研究。受邀或最後接受的論
文皆是在三維積體電路界素有名聲的專家及機構，如 IMEC、Fraunhofer IZM 與
Semitool。以受邀單位為例，共有七篇受邀論文，其中有四篇為歐美學術研究單位、
一篇為公司、兩篇為大學，個人的論文就是這兩篇大學論文中的其中一篇。 
(3) 因為個人在此三維積體電路的方面已經研究快十年，故大會在籌辦此次會議時，在
數個月前就積極邀請個人參加演講。個人基於與國際方面多交流的原則，同時也希
望增加台灣與交通大學在三維積體電路界的知名度，遂同意此項邀請，並以台灣國
立交通大學的名義在大會發表專題演講。 
(4) 個人本次發表論文的題目為: Wafer-Level Copper Bonding Technology in 3D ICs，乃
是有關於晶圓級銅接合技術在三維積體電路上的應用，因為這研究成果相當重要，
為三維積體電路發展所需要必備技術，同時也因為與知名的國際級研究單位合作，
研究成果發表期間與之後，受到為數不少的與會人士注目，同時就研究成果與個人
進行廣泛的討論。並有單位希望將來與個人進一步進行共同合作。 
13 
 
領域最重要的國際會議。 
(3)  參加其間亦有許多台灣學界人士參加，個人在會場交談的即包括台灣大學高振宏
教授、清華大學陳信文教授、成功大學林光隆教授與東華大學宋振銘教授，及來自
中央大學與中興大學的教授們。 
(4)  TMS 大會這次著眼於三維積體電路在半導體領域的積極發展，特地在 Lead-Free 
Solder Technology Workshop 增加在三維積體電路的部分，本人有幸名列其中兩篇。 
 
二、 與會心得 
(5) 本次的會議參加的人數眾多，同時有許多知名的國際學者應邀演講，如台灣知名的
中研院院士杜經寧教授。 
(6) 個人本次所參加的研討會，是有關先進封裝製程方面的研究。受邀或最後接受的論
文皆是在先進封裝業界素有名聲的專家及機構，如 UCLA、TI 與 Samsung。 
(7) 因為個人在此三維積體電路的方面已經研究快十年，故大會在籌辦此次會議時，因
為重點項目包括此項研究領域，個人基於與國際方面多交流的原則，同時也希望增
加台灣與交通大學在三維積體電路與先進封裝界的知名度，遂決定投稿，並以台灣
國立交通大學的名義在大會發表專題演講。 
(8) 個人本次發表論文有兩篇，第一篇是有關於 wafer bow 在晶圓級接合技術的影響與
在三維積體電路上的應用，第二篇則是高分子與金屬異質晶圓接合的研究，因為這
些研究成果相當重要，為三維積體電路發展所需要必備技術，同時也因為與知名的
國際級研究單位合作，研究成果發表期間與之後，受到為數不少的與會人士注目，
同時就研究成果與個人進行廣泛的討論。並有單位希望將來與個人進一步進行共同
合作。 
(9) 本次會議成果豐碩，除了研究成果的順利發表，聆聽不少最新的研究成果，同時亦
帶回會議論文集與 CD，並與國際間相同領域的人士進行學術交流，可謂不虛此行。 
(10) 最後附上個人與宋振銘教授在會場的合照。 
             
15 
 
更希望透過這兩年的國際研究，雙方能夠在三維積體電路的領域上共同發表令人振奮的研究成
果。  
 
(4) 在確認本次國際合作的研究時程與細部項目之後，個人與華生研究中心的團隊即開始進行
實際的研究，在回國前，目前已執行了以下的研究項目:  
1. 銅晶圓接合的文獻調查與研究目標  
2. 制定共同研究計畫  
3. 制定研究時程與細部項目  
4. 銅膜晶圓接合的製程  
5. 銅晶圓接合的最佳化  
6. 銅Pad的晶圓接合  
7. 銅 Pad 如何製程最佳化以達到最佳接合效果  
8. 銅晶圓接合的機械測試  
9. 銅晶圓接合的材料分析  
 
(5) 上述的某些研究成果，如第七項的”銅 Pad 如何製程最佳化以達到最佳接合效果”，在本次
國際合作研究期間，已經有令人滿意的研究成果，因此，雙方已決定將共同撰寫會議論文與投
稿國際學術期刊，以在國際間發表。  
 
(6) 此外，在共同研究製造元件的過程中，雙方也發現某些特殊製程可以製造出高強度且自我
對準的奈米級管狀物，可進一步用於元件製程及應用。雙方亦已決定將共同撰寫會議論文與投
稿國際學術期刊，以在國際間發表。  
 
五、 結論  
本次的國際合作研究計畫，達到令人滿意的效果，雙方人員對於如何執行此項合作，均有
高度的共識。在本次的實際執行研究上，也達到了許多研究成果，並在國際期刊的發表上有顯
著成果。  
最後，透過與國際知名機構的合作，使用其先進的儀器設備，更對此國科會研究的成功，
有著高度的影響力。 
 
六、國際合作所衍生的論文成果: 
已發表或接受之國際期刊論文 
1. Kuan-Neng Chen, and Lia Krusin-Elbaum, “The fabrication of a programmable via using 
phase-change material in CMOS-compatible technology“, Nanotechnology, 21 (13), 134001, 
April 2010. 
2. Kuan-Neng Chen, and John C. Arnold, “Wafer-level Self-aligned Nano Tubular Structures and 
Templates for Device Applications“, Journal of Nanoscience and Nanotechnology, 10, pp. 
8145-8150, Dec. 2010. 
17 
 
10. [Invited] Kuan-Neng Chen, “Wafer-Level Hybrid Bonding for 3D Integration”, 
IUMRS-ICA 2011, Taipei, Taiwan, Sep 19-22, 2011 
11. Kuan-Neng Chen, “Three-Dimensional Integrated Circuits (3D IC): Schemes, Technologies, 
and Recent Research Achievements”, International Electron Devices and Materials 
Symposium (IEDMS) 2011, Taipei, Taiwan, Nov 17-18, 2011. 
 
 
位合作，研究成果展出期間，受到為數不少的與會人士注目，同時就研
究成果與個人進行廣泛的討論。並有單位希望將來與個人進一步進行共
同合作。 
(5)本次會議成果豐碩，除了兩項研究成果的順利發表，聆聽不少最新的研
究成果，同時亦帶回會議論文集與 CD，並與國際間相同領域的人士進行
學術交流，可謂不虛此行。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
講。 
(4)個人本次發表論文的題目為: Wafer-Level Copper Bonding Technology in 
3D ICs，乃是有關於晶圓級銅接合技術在三維積體電路上的應用，因為
這研究成果相當重要，為三維積體電路發展所需要必備技術，同時也因
為與知名的國際級研究單位合作，研究成果發表期間與之後，受到為數
不少的與會人士注目，同時就研究成果與個人進行廣泛的討論。並有單
位希望將來與個人進一步進行共同合作。 
(5)本次會議成果豐碩，除了研究成果的順利發表，聆聽不少最新的研究成
果，同時亦帶回會議論文集與 CD，並與國際間相同領域的人士進行學術
交流，可謂不虛此行。 
(6)最後附上個人與歐陽浩教授及吳文偉教授在會場的合照。 
 
 
 
 
 
 
 
 
 
 
 
 
術的影響與在三維積體電路上的應用，第二篇則是高分子與金屬異質晶
圓接合的研究，因為這些研究成果相當重要，為三維積體電路發展所需
要必備技術，同時也因為與知名的國際級研究單位合作，研究成果發表
期間與之後，受到為數不少的與會人士注目，同時就研究成果與個人進
行廣泛的討論。並有單位希望將來與個人進一步進行共同合作。 
(9)本次會議成果豐碩，除了研究成果的順利發表，聆聽不少最新的研究成
果，同時亦帶回會議論文集與 CD，並與國際間相同領域的人士進行學術
交流，可謂不虛此行。 
(10) 最後附上個人與宋振銘教授在會場的合照。 
 
 
 
2 
 
 
(3) 到達IBM華生研究中心之後，先後與Dr. TC Chen 、 Dr. Steven Koester 、 Dr. John 
Knickerbocker 、 Dr. Eric Joseph 、 Dr. Fei Liu 、 Dr. Bing Dang、Dr. Yu-Ming Lin 
與Dr.Yu Zhu 進行晤談，晤談的內容包括合作的項目細節，及合作的模式之再度確認，同
時也著手安排一些可以馬上進行的研究項目。整體而言，IBM華生研究中心的人員相當歡迎
此項國際合作計畫，更希望透過這兩年的國際研究，雙方能夠在三維積體電路的領域上共
同發表令人振奮的研究成果。  
 
(4) 在確認本次國際合作的研究時程與細部項目之後，個人與華生研究中心的團隊即開始
進行實際的研究，共計執行了以下的研究項目:  
1. 銅膜晶圓接合的製程  
2. 銅晶圓接合的最佳化  
3. 銅Pad的晶圓接合  
4. 銅 Pad 如何製程最佳化以達到最佳接合效果  
5. 銅晶圓接合的機械測試  
6. 銅晶圓接合的材料分析  
7. 高強度且自我對準的奈米級管狀物，可進一步用於元件製程及應用 
8. 異質晶圓接合技術開發 
9. 鎢TSV的製程研發 
10. 晶圓級三維積體電路整合 
 
(5) 上述的某些研究成果，在本次國際合作研究期間，已經有令人滿意的研究成果，因此，
雙方共同撰寫會議論文與投稿國際學術期刊，以在國際間發表。  
 
(6) 此外，在共同研究製造元件的過程中，雙方也發現某些特殊製程可以製造出高強度且
自我對準的奈米級管狀物，可進一步用於元件製程及應用。雙方亦已決定將共同撰寫會議
論文與投稿國際學術期刊，以在國際間發表。  
 
(7) 其餘的研究項目，在本次的國際合作研究中，均有良好的結果，不一起進行國際合作
的其間，則同時透過電郵與網路視訊充分進行溝通，定期開會，以達到持續合作的目標，
成果豐碩，並發表在全世界固態電子元件的頂尖會議IEDM上。  
 
五、 結論  
本次的國際合作研究計畫，達到令人滿意的效果，雙方人員對於如何執行此項合作，
均有高度的共識。在本次的實際執行研究上，也達到了許多研究成果，有國際期刊及頂尖
會議的發表。  
最後，透過與國際知名機構的合作，使用其先進的儀器設備，更對此國科會研究計畫
的成功，有著高度的影響力，可謂成果豐碩，並為未來的進一步合作有奠定了良好的基礎。 
 
4 
 
6. K.N. Chen and L. Krusin-Elbaum, “CMOS-Technology Compatible Programmable Via 
using Phase-Change Materials”, 2009 Nano and Giga Challenges in Electronics, Photonics 
and Renewable Energy, Hamilton, Ontario, Canada, Aug 10-14, 2009.  
7. K.N. Chen, E.A. Joseph, J.C. Arnold, and N. Ruiz, “Fabrication of robust self-aligned 
nano-scale tubular structures and templates for device applications”, 2009 Nano and Giga 
Challenges in Electronics, Photonics and Renewable Energy, Hamilton, Ontario, Canada, 
Aug 10-14, 2009.  
98 年度專題研究計畫研究成果彙整表 
計畫主持人：陳冠能 計畫編號：98-2218-E-009-013-MY2 
計畫名稱：三維積體電路(3D IC)關鍵技術之研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 7 6 100%  
研究報告/技術報告 0 0 0%  
研討會論文 5 5 100% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 2 2 100% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 5 5 100%  
博士生 2 2 100%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 3 4 75%  
研究報告/技術報告 0 0 0%  
研討會論文 8 8 100% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 1 1 100% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 5 5 100%  
博士生 2 2 100%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
本計畫將整個 TSV、薄化晶圓及晶圓級接合的架構、製程流程、製程參數等等基礎建立起
來，讓這些製程條件及技術成為 3DIC 的標準範本。最後利用薄化晶圓的發展將銅晶圓接合與
TSV 整合，並達到對 3D IC 關鍵技術的充分研究與製程能力。目前已能建立銅晶圓接合及薄
化晶圓製程整合，TSV 及薄化晶圓製程整合，銅晶圓接合、TSV 及薄化晶圓製程整合，掌握 TSV
的蝕刻及填充深度。另外我們亦達成混和接合中使用高分子材料與銅金屬的方式使得進階提
高晶圓級接合技術的發展及可靠度能力，此成果已達成原計畫研究內容並與預期目標相符。
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：□已技轉 ■洽談中 □無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
本研究計畫之目的為建立台灣學術界的 3D IC 關鍵技術(bonding technology、TSV、晶圓
薄化)的研究實力與科學知識，以國外學術（如 MIT 與 RPI）發展 3D IC 的關鍵技術目前主
要接合方式均以銅晶圓接合為主要方式，雖然經驗較豐富。但缺乏工業界的奧援、故只能
發展單一技術。而國外產業研究（如 IBM 與 IMEC），發展 3D IC 的關鍵技術均是以產品需
求為優先考量，而且缺乏基礎科學的，加上無法與其他公司合作，故資訊封閉且常常需重
頭開始探索。目前台灣對 3D IC 仍屬起步階段，除了少數半導體廠如台積與日月光有初步
的研究外，其他研究單位或是學術機構屬剛起步階段，以學術單位而言均是以 3DIC 設計
與 EDA 為研究主題，並無關鍵技術的研究。然而 3D IC 當前最重要的就是要關鍵技術的成
熟，藉此提供 3D IC 製程與模式的選項，才能帶動 3D IC 設計，並達成 3D IC 的產品製作。
當前最重要的，就是需要有專業 3D IC 經驗的人在台灣從事研究，同時透過學術交流與機
構合作方式的機會，慢慢的將 3D IC 的種子灑出並與台灣產業界合作，藉此厚植台灣 3D IC
的實力，以其在這次半導體革命中能再度佔有領先地位。因此本計畫將整個 TSV、薄化晶
