trace {
// ARGS: --verilog adders/adder_d1/add_d1.v --protocol adders/adder_d1/add_d1.prot
// RETURN: 101
add_incorrect(1, 2, 3);
add_incorrect(4, 5, 9);

}
