TimeQuest Timing Analyzer report for uart
Mon Sep 02 15:41:24 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50Mhz'
 13. Slow 1200mV 85C Model Setup: 'clk_uart'
 14. Slow 1200mV 85C Model Hold: 'clk_50Mhz'
 15. Slow 1200mV 85C Model Hold: 'clk_uart'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_uart'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_50Mhz'
 30. Slow 1200mV 0C Model Setup: 'clk_uart'
 31. Slow 1200mV 0C Model Hold: 'clk_50Mhz'
 32. Slow 1200mV 0C Model Hold: 'clk_uart'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_uart'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_50Mhz'
 46. Fast 1200mV 0C Model Setup: 'clk_uart'
 47. Fast 1200mV 0C Model Hold: 'clk_50Mhz'
 48. Fast 1200mV 0C Model Hold: 'clk_uart'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_uart'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; uart                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
; clk_uart   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_uart }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.53 MHz ; 237.53 MHz      ; clk_50Mhz  ;      ;
; 273.07 MHz ; 273.07 MHz      ; clk_uart   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk_50Mhz ; -3.210 ; -17.862        ;
; clk_uart  ; -2.662 ; -65.881        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk_50Mhz ; 0.248 ; 0.000          ;
; clk_uart  ; 0.437 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk_50Mhz ; -3.000 ; -16.383                      ;
; clk_uart  ; -1.487 ; -50.558                      ;
+-----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50Mhz'                                                            ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -3.210 ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 4.132      ;
; -3.085 ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 4.007      ;
; -3.083 ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 4.005      ;
; -3.061 ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.983      ;
; -2.933 ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.855      ;
; -2.862 ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.784      ;
; -2.774 ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.696      ;
; -2.759 ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.681      ;
; -2.737 ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.659      ;
; -2.624 ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.546      ;
; -2.606 ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.528      ;
; -2.594 ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.516      ;
; -2.560 ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.482      ;
; -2.502 ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.424      ;
; -2.469 ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.391      ;
; -2.435 ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.357      ;
; -2.387 ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.309      ;
; -2.366 ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.288      ;
; -2.352 ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.274      ;
; -2.334 ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.256      ;
; -2.294 ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.216      ;
; -2.107 ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 3.029      ;
; -2.089 ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.572     ; 2.518      ;
; -2.015 ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 3.410      ;
; -1.968 ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.890      ;
; -1.967 ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.889      ;
; -1.951 ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 3.346      ;
; -1.944 ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.866      ;
; -1.905 ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 3.300      ;
; -1.850 ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 3.245      ;
; -1.801 ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 3.196      ;
; -1.720 ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.642      ;
; -1.720 ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.642      ;
; -1.516 ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 2.911      ;
; -1.445 ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 2.840      ;
; -1.443 ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.572     ; 1.872      ;
; -1.443 ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.572     ; 1.872      ;
; -1.338 ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.260      ;
; -1.317 ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.239      ;
; -1.310 ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.232      ;
; -1.231 ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.153      ;
; -1.221 ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.143      ;
; -1.171 ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.093      ;
; -1.168 ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.099     ; 2.070      ;
; -1.164 ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.086      ;
; -1.115 ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.037      ;
; -1.088 ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.010      ;
; -1.085 ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 2.007      ;
; -1.075 ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.997      ;
; -1.061 ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.572     ; 1.490      ;
; -1.048 ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.970      ;
; -1.018 ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.940      ;
; -1.015 ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.937      ;
; -0.988 ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.910      ;
; -0.929 ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.851      ;
; -0.504 ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.426      ;
; -0.500 ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.422      ;
; -0.479 ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.401      ;
; -0.344 ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.079     ; 1.266      ;
; -0.099 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.500        ; 2.758      ; 3.609      ;
; 0.199  ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 1.000        ; 2.758      ; 3.811      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_uart'                                                                  ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.662 ; rx_count[6] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.585      ;
; -2.662 ; rx_count[6] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.585      ;
; -2.630 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.553      ;
; -2.630 ; rx_count[6] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.553      ;
; -2.618 ; rx_count[0] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.541      ;
; -2.618 ; rx_count[0] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.541      ;
; -2.593 ; rx_data[5]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.568     ; 3.026      ;
; -2.584 ; rx_count[0] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.507      ;
; -2.584 ; rx_count[0] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.507      ;
; -2.576 ; tx_count[0] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.499      ;
; -2.576 ; tx_count[0] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.499      ;
; -2.559 ; tx_count[6] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.482      ;
; -2.559 ; tx_count[6] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.482      ;
; -2.557 ; tx_count[5] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.480      ;
; -2.557 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.480      ;
; -2.509 ; rx_count[5] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.432      ;
; -2.509 ; rx_count[5] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.432      ;
; -2.477 ; rx_count[5] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.400      ;
; -2.477 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.400      ;
; -2.443 ; tx_count[4] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.366      ;
; -2.443 ; tx_count[4] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.366      ;
; -2.427 ; rx_count[0] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 3.351      ;
; -2.417 ; rx_count[0] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 3.341      ;
; -2.412 ; tx_count[7] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.335      ;
; -2.412 ; tx_count[7] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.335      ;
; -2.390 ; rx_count[6] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.313      ;
; -2.390 ; rx_count[6] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.313      ;
; -2.386 ; rx_count[1] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.309      ;
; -2.386 ; rx_count[1] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.309      ;
; -2.352 ; rx_count[1] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.275      ;
; -2.352 ; rx_count[1] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.275      ;
; -2.340 ; tx_count[1] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.263      ;
; -2.340 ; tx_count[1] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.263      ;
; -2.336 ; rx_count[0] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.259      ;
; -2.336 ; rx_count[0] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.259      ;
; -2.310 ; tx_count[3] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.233      ;
; -2.310 ; tx_count[3] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.233      ;
; -2.287 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.210      ;
; -2.287 ; rx_count[7] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.210      ;
; -2.283 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.206      ;
; -2.255 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.178      ;
; -2.255 ; rx_count[7] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.178      ;
; -2.254 ; rx_count[6] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.177      ;
; -2.248 ; tx_count[5] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.171      ;
; -2.243 ; rx_data[0]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.568     ; 2.676      ;
; -2.240 ; rx_count[2] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.163      ;
; -2.240 ; rx_count[2] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.163      ;
; -2.236 ; rx_data[7]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 3.160      ;
; -2.230 ; rx_count[5] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.153      ;
; -2.230 ; rx_count[5] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.153      ;
; -2.220 ; rx_count[4] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.143      ;
; -2.220 ; rx_count[4] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.143      ;
; -2.206 ; rx_count[2] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.129      ;
; -2.206 ; rx_count[2] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.129      ;
; -2.204 ; rx_count[3] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.127      ;
; -2.204 ; rx_count[3] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.127      ;
; -2.201 ; tx_count[2] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.124      ;
; -2.201 ; tx_count[2] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.124      ;
; -2.193 ; rx_count[1] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 3.117      ;
; -2.190 ; tx_count[0] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.113      ;
; -2.190 ; rx_count[0] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.113      ;
; -2.184 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.107      ;
; -2.183 ; rx_count[1] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 3.107      ;
; -2.173 ; tx_count[6] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.096      ;
; -2.172 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.095      ;
; -2.172 ; rx_count[3] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.095      ;
; -2.171 ; tx_count[5] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.094      ;
; -2.169 ; tx_count[0] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.092      ;
; -2.167 ; tx_count[6] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.090      ;
; -2.165 ; tx_count[5] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.088      ;
; -2.161 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.084      ;
; -2.161 ; rx_count[4] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.084      ;
; -2.159 ; tx_count[4] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.082      ;
; -2.157 ; rx_count[0] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 1.000        ; 0.394      ; 3.552      ;
; -2.152 ; tx_count[6] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.075      ;
; -2.150 ; tx_count[5] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.073      ;
; -2.133 ; rx_data[1]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.056      ;
; -2.124 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.047      ;
; -2.120 ; rx_data[3]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.043      ;
; -2.111 ; rx_count[2] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.034      ;
; -2.107 ; tx_count[6] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.030      ;
; -2.105 ; tx_count[5] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.028      ;
; -2.104 ; rx_count[1] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.027      ;
; -2.104 ; rx_count[1] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.027      ;
; -2.103 ; tx_count[4] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.026      ;
; -2.098 ; tx_count[4] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.021      ;
; -2.088 ; rx_data[2]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 3.011      ;
; -2.075 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.998      ;
; -2.072 ; tx_count[7] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.995      ;
; -2.067 ; tx_count[7] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.990      ;
; -2.058 ; rx_count[2] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 2.982      ;
; -2.048 ; rx_count[2] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 2.972      ;
; -2.047 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.970      ;
; -2.040 ; tx_count[4] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.963      ;
; -2.012 ; tx_count[4] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.935      ;
; -2.009 ; tx_count[7] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.932      ;
; -2.008 ; rx_count[7] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.931      ;
; -2.008 ; rx_count[7] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.931      ;
; -2.002 ; rx_count[0] ; rx_data[3]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.077     ; 2.926      ;
; -1.981 ; tx_count[7] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.078     ; 2.904      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50Mhz'                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.248 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.000        ; 2.863      ; 3.614      ;
; 0.576 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; -0.500       ; 2.863      ; 3.442      ;
; 0.740 ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.939 ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.230      ;
; 0.941 ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.232      ;
; 0.945 ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.236      ;
; 1.050 ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 1.834      ;
; 1.092 ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.093 ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.111 ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.402      ;
; 1.117 ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 1.901      ;
; 1.224 ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.515      ;
; 1.233 ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.524      ;
; 1.242 ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.533      ;
; 1.251 ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.542      ;
; 1.285 ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.576      ;
; 1.294 ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.585      ;
; 1.311 ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.602      ;
; 1.315 ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.606      ;
; 1.373 ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.664      ;
; 1.391 ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.682      ;
; 1.433 ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.724      ;
; 1.434 ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.725      ;
; 1.455 ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.746      ;
; 1.497 ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.788      ;
; 1.521 ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.812      ;
; 1.530 ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 2.314      ;
; 1.530 ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.099      ; 1.841      ;
; 1.571 ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 2.355      ;
; 1.582 ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.394     ; 1.400      ;
; 1.589 ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.880      ;
; 1.632 ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.923      ;
; 1.655 ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.946      ;
; 1.655 ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 1.946      ;
; 1.680 ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 2.464      ;
; 1.698 ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 2.482      ;
; 1.716 ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.572      ; 2.500      ;
; 1.835 ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.126      ;
; 1.838 ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.129      ;
; 1.899 ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.394     ; 1.717      ;
; 1.899 ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.394     ; 1.717      ;
; 1.908 ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.199      ;
; 1.922 ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.213      ;
; 1.974 ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.265      ;
; 1.996 ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.287      ;
; 2.030 ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.321      ;
; 2.159 ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.450      ;
; 2.193 ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.484      ;
; 2.197 ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.488      ;
; 2.215 ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.506      ;
; 2.247 ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.538      ;
; 2.279 ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.570      ;
; 2.317 ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.079      ; 2.608      ;
; 2.322 ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.614      ;
; 2.442 ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.734      ;
; 2.486 ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.393     ; 2.305      ;
; 2.568 ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.860      ;
; 2.721 ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 3.013      ;
; 2.821 ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 3.113      ;
; 2.842 ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 3.134      ;
; 2.852 ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.080      ; 3.144      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_uart'                                                                  ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.437 ; rx_data[6]  ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.097      ; 0.746      ;
; 0.437 ; rx_data[5]  ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.097      ; 0.746      ;
; 0.437 ; rx_data[4]  ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.097      ; 0.746      ;
; 0.437 ; rx_data[0]  ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.097      ; 0.746      ;
; 0.456 ; tx~reg0     ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; rx_data[3]  ; rx_data[3]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; rx_data[7]  ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; rx_data[1]  ; rx_data[1]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; rx_data[2]  ; rx_data[2]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; tx_count[3] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; receive     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.746      ;
; 0.507 ; rx_buf      ; rx_fall     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.797      ;
; 0.651 ; rx_sig      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.941      ;
; 0.654 ; rx_sig      ; tx_buf      ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.944      ;
; 0.686 ; receive     ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.976      ;
; 0.707 ; send        ; tx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.997      ;
; 0.709 ; send        ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 0.999      ;
; 0.743 ; receive     ; rx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.033      ;
; 0.763 ; tx_buf      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.053      ;
; 0.771 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.061      ;
; 0.808 ; send        ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.098      ;
; 0.811 ; send        ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.101      ;
; 0.819 ; tx_state    ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.109      ;
; 0.822 ; receive     ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.112      ;
; 0.822 ; receive     ; rx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.112      ;
; 0.967 ; tx_count[3] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.257      ;
; 1.016 ; rx_count[4] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.306      ;
; 1.063 ; receive     ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.353      ;
; 1.064 ; receive     ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.354      ;
; 1.065 ; receive     ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.355      ;
; 1.065 ; receive     ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.355      ;
; 1.069 ; tx_count[0] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.359      ;
; 1.078 ; tx_count[7] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.368      ;
; 1.106 ; rx_state    ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.396      ;
; 1.128 ; rx_count[4] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 1.909      ;
; 1.141 ; rx_fall     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.431      ;
; 1.151 ; rx_count[4] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 1.932      ;
; 1.155 ; rx_count[4] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 1.936      ;
; 1.157 ; rx_count[6] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 1.938      ;
; 1.160 ; tx_count[2] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.450      ;
; 1.165 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.455      ;
; 1.184 ; tx_sig_rise ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.079      ; 1.475      ;
; 1.196 ; tx_count[6] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.486      ;
; 1.197 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.487      ;
; 1.209 ; tx_count[1] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.499      ;
; 1.211 ; receive     ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.501      ;
; 1.233 ; send        ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.523      ;
; 1.238 ; send        ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.528      ;
; 1.247 ; send        ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.537      ;
; 1.290 ; tx_state    ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.580      ;
; 1.294 ; receive     ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.584      ;
; 1.296 ; tx_count[1] ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.586      ;
; 1.299 ; rx_count[5] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.080      ;
; 1.300 ; tx_count[3] ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.590      ;
; 1.306 ; rx_count[5] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.087      ;
; 1.317 ; rx_count[4] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.098      ;
; 1.330 ; send        ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.620      ;
; 1.335 ; send        ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.625      ;
; 1.336 ; send        ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.626      ;
; 1.342 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.632      ;
; 1.355 ; rx_count[5] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.136      ;
; 1.374 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.664      ;
; 1.378 ; tx_count[6] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.668      ;
; 1.397 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.687      ;
; 1.404 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.694      ;
; 1.408 ; rx_count[4] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.698      ;
; 1.416 ; rx_count[3] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.706      ;
; 1.417 ; rx_count[3] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.707      ;
; 1.422 ; tx_count[2] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.712      ;
; 1.435 ; tx_count[7] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.725      ;
; 1.440 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.730      ;
; 1.441 ; tx_count[4] ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.731      ;
; 1.446 ; rx_count[3] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.736      ;
; 1.449 ; rx_count[3] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.739      ;
; 1.449 ; tx_count[3] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.739      ;
; 1.451 ; rx_count[3] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.741      ;
; 1.451 ; rx_count[3] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.741      ;
; 1.458 ; rx_count[7] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.748      ;
; 1.459 ; rx_count[7] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.749      ;
; 1.463 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.753      ;
; 1.471 ; receive     ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.761      ;
; 1.494 ; tx_count[5] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.784      ;
; 1.495 ; rx_count[5] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.276      ;
; 1.501 ; tx_count[2] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.791      ;
; 1.504 ; rx_count[1] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.794      ;
; 1.511 ; tx_count[1] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.801      ;
; 1.514 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.804      ;
; 1.516 ; rx_count[6] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.297      ;
; 1.521 ; rx_count[4] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.811      ;
; 1.524 ; rx_count[4] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.814      ;
; 1.526 ; rx_count[4] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.816      ;
; 1.526 ; rx_count[4] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.816      ;
; 1.530 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.820      ;
; 1.535 ; rx_count[7] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.825      ;
; 1.537 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.827      ;
; 1.538 ; rx_count[7] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.828      ;
; 1.540 ; rx_count[7] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.830      ;
; 1.541 ; rx_count[7] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.831      ;
; 1.545 ; rx_count[6] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.569      ; 2.326      ;
; 1.549 ; rx_count[4] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.078      ; 1.839      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; clk_uart                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart                        ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart                        ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.349  ; 0.537        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_uart'                                               ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; receive         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_fall         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_sig          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; send            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_sig_rise     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_state        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx~reg0         ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[0]      ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[4]      ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[5]      ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[6]      ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; receive         ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_buf          ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[0]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[1]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[2]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[3]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[4]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[5]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[6]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[7]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[1]      ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[2]      ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[3]      ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[7]      ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_fall         ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_sig          ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; rx_state        ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; send            ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_buf          ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[0]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[1]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[2]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[3]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[4]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[5]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[6]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[7]     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_sig_rise     ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx_state        ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; clk_uart ; Rise       ; tx~reg0         ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[0]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[4]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[5]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[6]|clk  ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; receive|clk     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_buf|clk      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[0]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[1]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[2]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[3]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[4]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[5]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[6]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[7]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[1]|clk  ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[2]|clk  ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[3]|clk  ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[7]|clk  ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_fall|clk     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_sig|clk      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_state|clk    ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; send|clk        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_buf|clk      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[0]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[1]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[2]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[3]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[4]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[5]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[6]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[7]|clk ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_sig_rise|clk ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk_uart   ; 1.243 ; 1.500 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clk_uart   ; -0.152 ; -0.385 ; Rise       ; clk_uart        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 8.606 ; 8.430 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 8.275 ; 8.103 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 258.0 MHz  ; 250.0 MHz       ; clk_50Mhz  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 292.91 MHz ; 292.91 MHz      ; clk_uart   ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.876 ; -15.506       ;
; clk_uart  ; -2.414 ; -58.534       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 0.357 ; 0.000         ;
; clk_uart  ; 0.386 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50Mhz ; -3.000 ; -16.383                     ;
; clk_uart  ; -1.487 ; -50.622                     ;
+-----------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50Mhz'                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.876 ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.807      ;
; -2.781 ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.712      ;
; -2.762 ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.693      ;
; -2.722 ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.653      ;
; -2.648 ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.579      ;
; -2.528 ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.459      ;
; -2.477 ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.408      ;
; -2.461 ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.392      ;
; -2.414 ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.345      ;
; -2.344 ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.275      ;
; -2.320 ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.251      ;
; -2.279 ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.210      ;
; -2.248 ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.179      ;
; -2.236 ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.167      ;
; -2.165 ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.096      ;
; -2.135 ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.066      ;
; -2.134 ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.065      ;
; -2.131 ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.062      ;
; -2.103 ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.034      ;
; -2.079 ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 3.010      ;
; -2.010 ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.941      ;
; -1.908 ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.530     ; 2.380      ;
; -1.893 ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.824      ;
; -1.792 ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 3.164      ;
; -1.730 ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 3.102      ;
; -1.725 ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.656      ;
; -1.725 ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.656      ;
; -1.708 ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.639      ;
; -1.653 ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 3.025      ;
; -1.597 ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 2.969      ;
; -1.574 ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 2.946      ;
; -1.511 ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.442      ;
; -1.511 ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.442      ;
; -1.288 ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.530     ; 1.760      ;
; -1.288 ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.530     ; 1.760      ;
; -1.266 ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 2.638      ;
; -1.261 ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.370      ; 2.633      ;
; -1.138 ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.069      ;
; -1.072 ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 2.003      ;
; -1.067 ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.998      ;
; -1.038 ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.089     ; 1.951      ;
; -1.037 ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.968      ;
; -0.986 ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.917      ;
; -0.950 ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.881      ;
; -0.946 ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.877      ;
; -0.941 ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.872      ;
; -0.915 ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.530     ; 1.387      ;
; -0.911 ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.842      ;
; -0.904 ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.835      ;
; -0.860 ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.791      ;
; -0.860 ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.791      ;
; -0.815 ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.746      ;
; -0.811 ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.742      ;
; -0.776 ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.707      ;
; -0.734 ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.665      ;
; -0.387 ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.318      ;
; -0.370 ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.301      ;
; -0.363 ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.294      ;
; -0.213 ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.071     ; 1.144      ;
; -0.007 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.500        ; 2.527      ; 3.266      ;
; 0.104  ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 1.000        ; 2.527      ; 3.655      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_uart'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.414 ; rx_count[6] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.346      ;
; -2.414 ; rx_count[6] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.346      ;
; -2.383 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.315      ;
; -2.383 ; rx_count[6] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.315      ;
; -2.354 ; rx_count[0] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.286      ;
; -2.354 ; rx_count[0] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.286      ;
; -2.339 ; rx_data[5]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.528     ; 2.813      ;
; -2.323 ; rx_count[0] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.255      ;
; -2.323 ; rx_count[0] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.255      ;
; -2.284 ; tx_count[0] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.215      ;
; -2.284 ; tx_count[0] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.215      ;
; -2.274 ; rx_count[5] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.206      ;
; -2.274 ; rx_count[5] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.206      ;
; -2.255 ; tx_count[5] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.186      ;
; -2.255 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.186      ;
; -2.250 ; tx_count[6] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.181      ;
; -2.250 ; tx_count[6] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.181      ;
; -2.243 ; rx_count[5] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.175      ;
; -2.243 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.175      ;
; -2.195 ; rx_count[0] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 3.129      ;
; -2.186 ; rx_count[0] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 3.120      ;
; -2.174 ; tx_count[4] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.105      ;
; -2.174 ; tx_count[4] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.105      ;
; -2.158 ; tx_count[7] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.089      ;
; -2.158 ; tx_count[7] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.089      ;
; -2.138 ; rx_count[1] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.070      ;
; -2.138 ; rx_count[1] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.070      ;
; -2.134 ; rx_count[6] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.066      ;
; -2.134 ; rx_count[6] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.066      ;
; -2.124 ; tx_count[3] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.055      ;
; -2.124 ; tx_count[3] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.055      ;
; -2.107 ; rx_count[1] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.039      ;
; -2.107 ; rx_count[1] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.039      ;
; -2.086 ; tx_count[1] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.017      ;
; -2.086 ; tx_count[1] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.017      ;
; -2.085 ; tx_count[5] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 3.016      ;
; -2.071 ; rx_count[0] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.003      ;
; -2.071 ; rx_count[0] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 3.003      ;
; -2.039 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.971      ;
; -2.039 ; rx_count[7] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.971      ;
; -2.022 ; rx_data[7]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.956      ;
; -2.022 ; rx_data[0]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.528     ; 2.496      ;
; -2.011 ; rx_count[4] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.943      ;
; -2.011 ; rx_count[4] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.943      ;
; -2.008 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.940      ;
; -2.008 ; rx_count[7] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.940      ;
; -2.003 ; rx_count[2] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.935      ;
; -2.003 ; rx_count[2] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.935      ;
; -2.001 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.932      ;
; -1.997 ; rx_count[1] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.931      ;
; -1.994 ; rx_count[5] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.926      ;
; -1.994 ; rx_count[5] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.926      ;
; -1.988 ; rx_count[1] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.922      ;
; -1.980 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.912      ;
; -1.980 ; rx_count[4] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.912      ;
; -1.979 ; rx_count[6] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.911      ;
; -1.977 ; rx_count[3] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.909      ;
; -1.977 ; rx_count[3] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.909      ;
; -1.972 ; rx_count[2] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.904      ;
; -1.972 ; rx_count[2] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.904      ;
; -1.967 ; rx_data[1]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.898      ;
; -1.959 ; rx_count[0] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 1.000        ; 0.372      ; 3.333      ;
; -1.955 ; tx_count[4] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.886      ;
; -1.953 ; tx_count[2] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.884      ;
; -1.953 ; tx_count[2] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.884      ;
; -1.946 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.878      ;
; -1.946 ; rx_count[3] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.878      ;
; -1.942 ; tx_count[5] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.873      ;
; -1.937 ; tx_count[5] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.868      ;
; -1.926 ; rx_data[2]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.857      ;
; -1.924 ; tx_count[6] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.855      ;
; -1.919 ; tx_count[6] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.850      ;
; -1.912 ; tx_count[0] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.843      ;
; -1.908 ; rx_count[0] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.840      ;
; -1.907 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.838      ;
; -1.900 ; rx_data[3]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.831      ;
; -1.890 ; tx_count[0] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.821      ;
; -1.886 ; rx_count[2] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.818      ;
; -1.880 ; tx_count[5] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.811      ;
; -1.871 ; rx_count[2] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.805      ;
; -1.862 ; tx_count[5] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.793      ;
; -1.862 ; rx_count[2] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.796      ;
; -1.862 ; tx_count[6] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.793      ;
; -1.861 ; tx_count[4] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.792      ;
; -1.856 ; tx_count[4] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.787      ;
; -1.855 ; rx_count[1] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.787      ;
; -1.855 ; rx_count[1] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.787      ;
; -1.847 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.778      ;
; -1.844 ; tx_count[6] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.775      ;
; -1.827 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.759      ;
; -1.821 ; tx_count[7] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.752      ;
; -1.816 ; tx_count[7] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.747      ;
; -1.811 ; tx_count[3] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.742      ;
; -1.806 ; tx_count[3] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.737      ;
; -1.803 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.734      ;
; -1.799 ; tx_count[4] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.730      ;
; -1.792 ; rx_count[0] ; rx_data[3]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.068     ; 2.726      ;
; -1.781 ; tx_count[4] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.071     ; 2.712      ;
; -1.769 ; rx_data[6]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.528     ; 2.243      ;
; -1.767 ; rx_count[4] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.070     ; 2.699      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50Mhz'                                                             ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.357 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.000        ; 2.620      ; 3.442      ;
; 0.521 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; -0.500       ; 2.620      ; 3.106      ;
; 0.687 ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.847 ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.113      ;
; 0.851 ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.117      ;
; 0.853 ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.119      ;
; 0.981 ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 1.706      ;
; 1.007 ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.011 ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.277      ;
; 1.022 ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 1.747      ;
; 1.022 ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.288      ;
; 1.105 ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.371      ;
; 1.129 ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.395      ;
; 1.133 ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.399      ;
; 1.144 ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.410      ;
; 1.151 ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.417      ;
; 1.212 ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.478      ;
; 1.223 ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.489      ;
; 1.229 ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.495      ;
; 1.255 ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.521      ;
; 1.266 ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.532      ;
; 1.314 ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.580      ;
; 1.334 ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.600      ;
; 1.351 ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.617      ;
; 1.367 ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.089      ; 1.651      ;
; 1.368 ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 2.093      ;
; 1.374 ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.640      ;
; 1.398 ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.664      ;
; 1.439 ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 2.164      ;
; 1.448 ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.714      ;
; 1.448 ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.370     ; 1.273      ;
; 1.479 ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.745      ;
; 1.513 ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 2.238      ;
; 1.523 ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.789      ;
; 1.523 ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.789      ;
; 1.524 ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 2.249      ;
; 1.562 ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.530      ; 2.287      ;
; 1.657 ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.923      ;
; 1.667 ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.933      ;
; 1.727 ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.370     ; 1.552      ;
; 1.727 ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.370     ; 1.552      ;
; 1.730 ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 1.996      ;
; 1.770 ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.036      ;
; 1.775 ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.041      ;
; 1.793 ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.059      ;
; 1.826 ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.092      ;
; 1.950 ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.216      ;
; 1.980 ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.246      ;
; 1.984 ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.250      ;
; 1.991 ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.257      ;
; 2.029 ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.295      ;
; 2.033 ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.299      ;
; 2.082 ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.348      ;
; 2.105 ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.371      ;
; 2.248 ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.370     ; 2.073      ;
; 2.258 ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.524      ;
; 2.294 ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.560      ;
; 2.452 ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.718      ;
; 2.554 ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.820      ;
; 2.565 ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.831      ;
; 2.566 ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.071      ; 2.832      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_uart'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; rx_data[6]  ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; rx_data[5]  ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; rx_data[4]  ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; rx_data[0]  ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.088      ; 0.669      ;
; 0.403 ; tx~reg0     ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; rx_data[3]  ; rx_data[3]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; rx_data[1]  ; rx_data[1]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; rx_data[2]  ; rx_data[2]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; tx_count[3] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; rx_data[7]  ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; receive     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.669      ;
; 0.476 ; rx_buf      ; rx_fall     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.741      ;
; 0.607 ; rx_sig      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.872      ;
; 0.610 ; rx_sig      ; tx_buf      ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.875      ;
; 0.638 ; receive     ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.903      ;
; 0.662 ; send        ; tx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.928      ;
; 0.664 ; send        ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 0.930      ;
; 0.685 ; receive     ; rx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.950      ;
; 0.689 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.954      ;
; 0.715 ; tx_buf      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 0.980      ;
; 0.750 ; receive     ; rx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.015      ;
; 0.751 ; receive     ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.016      ;
; 0.752 ; send        ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.018      ;
; 0.755 ; send        ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.021      ;
; 0.769 ; tx_state    ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.035      ;
; 0.893 ; tx_count[3] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.159      ;
; 0.924 ; rx_count[4] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.189      ;
; 0.963 ; tx_count[0] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.229      ;
; 0.988 ; receive     ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.253      ;
; 0.989 ; receive     ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.254      ;
; 0.989 ; receive     ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.254      ;
; 0.990 ; receive     ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.255      ;
; 1.006 ; rx_count[4] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.731      ;
; 1.006 ; rx_count[6] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.731      ;
; 1.008 ; rx_count[4] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.733      ;
; 1.010 ; tx_count[7] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.276      ;
; 1.013 ; rx_count[4] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.738      ;
; 1.015 ; rx_state    ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.280      ;
; 1.054 ; tx_sig_rise ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.073      ; 1.322      ;
; 1.067 ; rx_fall     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.332      ;
; 1.074 ; tx_count[2] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.340      ;
; 1.075 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.341      ;
; 1.083 ; receive     ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.348      ;
; 1.094 ; tx_count[1] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.360      ;
; 1.102 ; send        ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.368      ;
; 1.105 ; tx_count[6] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.371      ;
; 1.106 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.371      ;
; 1.112 ; send        ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.378      ;
; 1.136 ; rx_count[5] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.861      ;
; 1.151 ; receive     ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.416      ;
; 1.151 ; rx_count[4] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.876      ;
; 1.153 ; rx_count[5] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.878      ;
; 1.154 ; send        ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.420      ;
; 1.179 ; send        ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.445      ;
; 1.185 ; send        ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.451      ;
; 1.185 ; send        ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.451      ;
; 1.201 ; rx_count[5] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 1.926      ;
; 1.207 ; tx_state    ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.473      ;
; 1.207 ; tx_count[3] ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.473      ;
; 1.211 ; tx_count[1] ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.477      ;
; 1.237 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.503      ;
; 1.253 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.518      ;
; 1.257 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.522      ;
; 1.283 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.548      ;
; 1.284 ; tx_count[6] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.550      ;
; 1.289 ; rx_count[4] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.554      ;
; 1.295 ; tx_count[2] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.561      ;
; 1.303 ; tx_count[7] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.569      ;
; 1.322 ; rx_count[3] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.587      ;
; 1.323 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.588      ;
; 1.326 ; rx_count[6] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 2.051      ;
; 1.327 ; tx_count[3] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.593      ;
; 1.330 ; tx_count[4] ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.596      ;
; 1.341 ; rx_count[3] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.606      ;
; 1.341 ; rx_count[1] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.606      ;
; 1.341 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.606      ;
; 1.350 ; rx_count[7] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.615      ;
; 1.354 ; rx_count[6] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 2.079      ;
; 1.359 ; rx_count[3] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.624      ;
; 1.362 ; rx_count[3] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.627      ;
; 1.364 ; rx_count[3] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.629      ;
; 1.365 ; rx_count[3] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.630      ;
; 1.368 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.634      ;
; 1.369 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.635      ;
; 1.369 ; tx_count[2] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.635      ;
; 1.369 ; receive     ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.634      ;
; 1.373 ; rx_count[7] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.638      ;
; 1.374 ; rx_count[5] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.530      ; 2.099      ;
; 1.377 ; rx_count[7] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.642      ;
; 1.382 ; tx_count[1] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.648      ;
; 1.387 ; tx_count[5] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.653      ;
; 1.389 ; tx_count[6] ; tx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.655      ;
; 1.395 ; rx_count[2] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.660      ;
; 1.395 ; rx_count[4] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.660      ;
; 1.397 ; rx_count[4] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.662      ;
; 1.400 ; rx_count[4] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.665      ;
; 1.400 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.071      ; 1.666      ;
; 1.402 ; rx_count[4] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.667      ;
; 1.403 ; rx_count[4] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.668      ;
; 1.417 ; rx_count[7] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.070      ; 1.682      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; clk_uart                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart                        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart                        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.384  ; 0.568        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_uart'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; receive                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_buf                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_count[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_data[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_fall                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_sig                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; rx_state                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; send                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_buf                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_count[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_sig_rise               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx_state                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_uart ; Rise       ; tx~reg0                   ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[0]                ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[4]                ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[5]                ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[6]                ;
; 0.025  ; 0.241        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[1]                ;
; 0.025  ; 0.241        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[2]                ;
; 0.025  ; 0.241        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[3]                ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; send                      ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[0]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[1]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[2]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[3]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[4]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[5]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[6]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[7]               ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_state                  ;
; 0.026  ; 0.242        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx~reg0                   ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[5]               ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[6]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; receive                   ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_buf                    ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[0]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[1]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[2]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[3]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[4]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[7]               ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[7]                ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_fall                   ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_sig                    ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_state                  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_buf                    ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_sig_rise               ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[0]|clk            ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[4]|clk            ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[5]|clk            ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[6]|clk            ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[1]|clk            ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[2]|clk            ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[3]|clk            ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; clk_uart~clkctrl|inclk[0] ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; clk_uart~clkctrl|outclk   ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; send|clk                  ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[0]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[1]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[2]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[3]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[4]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[5]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[6]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[7]|clk           ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx_state|clk              ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; tx~reg0|clk               ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[5]|clk           ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[6]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; receive|clk               ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_buf|clk                ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[0]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[1]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[2]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[3]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[4]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[7]|clk           ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[7]|clk            ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; clk_uart ; Rise       ; rx_fall|clk               ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk_uart   ; 1.020 ; 1.108 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clk_uart   ; -0.013 ; -0.093 ; Rise       ; clk_uart        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 7.907 ; 7.672 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 7.582 ; 7.353 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.756 ; -2.676        ;
; clk_uart  ; -0.552 ; -10.674       ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.068 ; -0.068        ;
; clk_uart  ; 0.179  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50Mhz ; -3.000 ; -12.503                     ;
; clk_uart  ; -1.000 ; -34.000                     ;
+-----------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50Mhz'                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.756 ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.708      ;
; -0.737 ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.689      ;
; -0.733 ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.685      ;
; -0.692 ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.644      ;
; -0.628 ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.580      ;
; -0.619 ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.570      ;
; -0.594 ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.546      ;
; -0.587 ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.538      ;
; -0.575 ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.526      ;
; -0.554 ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.505      ;
; -0.511 ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.462      ;
; -0.494 ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.445      ;
; -0.485 ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.436      ;
; -0.471 ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.422      ;
; -0.459 ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.410      ;
; -0.452 ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.403      ;
; -0.444 ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.395      ;
; -0.438 ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.389      ;
; -0.406 ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.358      ;
; -0.399 ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.350      ;
; -0.369 ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.320      ;
; -0.333 ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.284      ;
; -0.309 ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.231     ; 1.065      ;
; -0.299 ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.250      ;
; -0.283 ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.423      ;
; -0.278 ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.418      ;
; -0.274 ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.414      ;
; -0.266 ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.217      ;
; -0.262 ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.402      ;
; -0.193 ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.333      ;
; -0.135 ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.275      ;
; -0.121 ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.072      ;
; -0.056 ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.153      ; 1.196      ;
; -0.024 ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.232     ; 0.779      ;
; -0.024 ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.232     ; 0.779      ;
; -0.013 ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.964      ;
; -0.009 ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.960      ;
; 0.016  ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.935      ;
; 0.032  ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.919      ;
; 0.038  ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.913      ;
; 0.041  ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 0.903      ;
; 0.055  ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.896      ;
; 0.059  ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.892      ;
; 0.096  ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.855      ;
; 0.100  ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.851      ;
; 0.106  ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.845      ;
; 0.120  ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.232     ; 0.635      ;
; 0.122  ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.500        ; 1.282      ; 1.742      ;
; 0.123  ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.828      ;
; 0.127  ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.824      ;
; 0.130  ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.821      ;
; 0.135  ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.816      ;
; 0.136  ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.815      ;
; 0.174  ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.777      ;
; 0.331  ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.620      ;
; 0.335  ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.616      ;
; 0.347  ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.604      ;
; 0.412  ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 0.539      ;
; 0.800  ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 1.000        ; 1.282      ; 1.564      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_uart'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.552 ; rx_count[6] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.503      ;
; -0.552 ; rx_count[6] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.503      ;
; -0.545 ; rx_data[5]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.232     ; 1.300      ;
; -0.537 ; tx_count[6] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.488      ;
; -0.537 ; tx_count[6] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.488      ;
; -0.535 ; rx_count[0] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; rx_count[0] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.486      ;
; -0.532 ; tx_count[0] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; tx_count[0] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.483      ;
; -0.530 ; tx_count[5] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.481      ;
; -0.530 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.481      ;
; -0.526 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; rx_count[6] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.477      ;
; -0.509 ; rx_count[0] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; rx_count[0] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.460      ;
; -0.487 ; rx_count[5] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.438      ;
; -0.487 ; rx_count[5] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.438      ;
; -0.466 ; tx_count[7] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; tx_count[7] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.417      ;
; -0.463 ; tx_count[4] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; tx_count[4] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.414      ;
; -0.461 ; rx_count[5] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.412      ;
; -0.461 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.412      ;
; -0.452 ; rx_count[0] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.404      ;
; -0.445 ; rx_count[0] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.397      ;
; -0.440 ; tx_count[3] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; tx_count[3] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.391      ;
; -0.431 ; rx_count[6] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; rx_count[6] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; rx_data[7]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.383      ;
; -0.421 ; rx_count[1] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.372      ;
; -0.421 ; rx_count[1] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.372      ;
; -0.415 ; tx_count[1] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.366      ;
; -0.415 ; tx_count[1] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.366      ;
; -0.413 ; rx_count[4] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; rx_count[4] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.364      ;
; -0.412 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.363      ;
; -0.409 ; rx_count[0] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.360      ;
; -0.409 ; rx_count[0] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.360      ;
; -0.399 ; rx_count[3] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; rx_count[3] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.350      ;
; -0.397 ; rx_data[0]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.232     ; 1.152      ;
; -0.395 ; rx_count[1] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; rx_count[1] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.346      ;
; -0.393 ; tx_count[6] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.344      ;
; -0.389 ; tx_count[5] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.340      ;
; -0.388 ; tx_count[6] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; tx_count[0] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.339      ;
; -0.387 ; rx_count[6] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; rx_count[4] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.338      ;
; -0.386 ; tx_count[6] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; tx_count[5] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.337      ;
; -0.383 ; tx_count[0] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.334      ;
; -0.381 ; tx_count[5] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.332      ;
; -0.379 ; tx_count[5] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.330      ;
; -0.378 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; rx_count[7] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; tx_count[4] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.329      ;
; -0.373 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; rx_count[3] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.324      ;
; -0.371 ; tx_count[6] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.322      ;
; -0.370 ; rx_count[0] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.321      ;
; -0.367 ; rx_count[2] ; rx_sig      ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; rx_count[2] ; rx_state    ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.318      ;
; -0.366 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; rx_count[7] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; rx_count[5] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; rx_count[5] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.317      ;
; -0.364 ; tx_count[5] ; tx_count[2] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.315      ;
; -0.362 ; rx_data[1]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.313      ;
; -0.358 ; rx_data[3]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.309      ;
; -0.357 ; rx_count[1] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.309      ;
; -0.356 ; tx_count[2] ; tx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; tx_count[2] ; tx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.307      ;
; -0.353 ; rx_count[1] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.304      ;
; -0.350 ; rx_count[1] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.302      ;
; -0.341 ; rx_count[0] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 1.000        ; 0.153      ; 1.481      ;
; -0.341 ; rx_count[2] ; rx_count[6] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; rx_count[2] ; rx_count[5] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.292      ;
; -0.340 ; rx_data[2]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.291      ;
; -0.322 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.273      ;
; -0.319 ; tx_count[7] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.270      ;
; -0.316 ; tx_count[4] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.267      ;
; -0.313 ; tx_count[7] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.264      ;
; -0.310 ; rx_count[1] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; tx_count[4] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.261      ;
; -0.298 ; rx_data[6]  ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.232     ; 1.053      ;
; -0.298 ; rx_count[2] ; rx_data[2]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.250      ;
; -0.298 ; rx_count[3] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.249      ;
; -0.296 ; tx_count[3] ; tx_count[3] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.247      ;
; -0.295 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.246      ;
; -0.292 ; rx_count[4] ; rx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; rx_count[4] ; rx_count[4] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.243      ;
; -0.291 ; rx_count[2] ; rx_data[1]  ; clk_uart     ; clk_uart    ; 1.000        ; -0.035     ; 1.243      ;
; -0.291 ; tx_count[3] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; tx_count[7] ; tx_count[7] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.242      ;
; -0.289 ; tx_count[3] ; tx_count[0] ; clk_uart     ; clk_uart    ; 1.000        ; -0.036     ; 1.240      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50Mhz'                                                              ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.068 ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; 0.000        ; 1.331      ; 1.482      ;
; 0.294  ; cnt[6]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.361  ; cnt[3]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.361  ; cnt[4]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.362  ; cnt[2]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.482      ;
; 0.420  ; cnt[5]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 0.736      ;
; 0.443  ; cnt[6]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 0.759      ;
; 0.443  ; cnt[5]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.444  ; cnt[1]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.564      ;
; 0.457  ; cnt[0]    ; cnt[2]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.577      ;
; 0.507  ; cnt[1]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.627      ;
; 0.510  ; cnt[3]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.630      ;
; 0.510  ; cnt[1]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.630      ;
; 0.520  ; cnt[2]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; cnt[0]    ; cnt[3]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.640      ;
; 0.522  ; cnt[4]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.642      ;
; 0.523  ; cnt[2]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; cnt[0]    ; cnt[4]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.643      ;
; 0.576  ; cnt[3]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.696      ;
; 0.576  ; cnt[1]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.696      ;
; 0.583  ; cnt[0]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.703      ;
; 0.585  ; clk_uart  ; clk_uart ; clk_uart     ; clk_50Mhz   ; -0.500       ; 1.331      ; 1.635      ;
; 0.585  ; cnt[1]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.705      ;
; 0.589  ; cnt[2]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.709      ;
; 0.589  ; cnt[0]    ; cnt[6]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.709      ;
; 0.602  ; cnt[7]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.043      ; 0.729      ;
; 0.609  ; cnt[4]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 0.925      ;
; 0.620  ; cnt[7]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.153     ; 0.551      ;
; 0.622  ; cnt[6]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.742      ;
; 0.631  ; cnt[5]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.751      ;
; 0.640  ; cnt[3]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 0.956      ;
; 0.656  ; cnt[6]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.776      ;
; 0.657  ; cnt[6]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.777      ;
; 0.676  ; cnt[5]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.796      ;
; 0.695  ; cnt[2]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 1.011      ;
; 0.695  ; cnt[1]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 1.011      ;
; 0.712  ; cnt[0]    ; cnt[7]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.232      ; 1.028      ;
; 0.744  ; cnt[0]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.864      ;
; 0.753  ; cnt[7]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.153     ; 0.684      ;
; 0.754  ; cnt[7]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.153     ; 0.685      ;
; 0.755  ; cnt[4]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.875      ;
; 0.777  ; cnt[5]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.897      ;
; 0.780  ; cnt[4]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.900      ;
; 0.797  ; cnt[4]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.917      ;
; 0.809  ; cnt[3]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.929      ;
; 0.822  ; cnt[2]    ; cnt[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.942      ;
; 0.857  ; cnt[3]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.977      ;
; 0.874  ; cnt[3]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.994      ;
; 0.910  ; cnt[1]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.030      ;
; 0.912  ; cnt[2]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.032      ;
; 0.915  ; cnt[6]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.035      ;
; 0.923  ; cnt[0]    ; cnt[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.043      ;
; 0.929  ; cnt[2]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.049      ;
; 0.939  ; cnt[1]    ; cnt[0]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.059      ;
; 0.992  ; cnt[7]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.153     ; 0.923      ;
; 0.996  ; cnt[5]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.116      ;
; 1.010  ; cnt[4]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.130      ;
; 1.087  ; cnt[3]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.207      ;
; 1.142  ; cnt[2]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.262      ;
; 1.159  ; cnt[1]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.279      ;
; 1.172  ; cnt[0]    ; clk_uart ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.036      ; 1.292      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_uart'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; rx_data[6]  ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_data[5]  ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_data[4]  ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_data[0]  ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; tx~reg0     ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_data[3]  ; rx_data[3]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_data[7]  ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_data[1]  ; rx_data[1]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_data[2]  ; rx_data[2]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_count[3] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receive     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; rx_buf      ; rx_fall     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.317      ;
; 0.256 ; rx_sig      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.376      ;
; 0.259 ; rx_sig      ; tx_buf      ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.379      ;
; 0.274 ; receive     ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.394      ;
; 0.286 ; send        ; tx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; receive     ; rx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; send        ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.408      ;
; 0.294 ; rx_count[7] ; rx_sig      ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.414      ;
; 0.306 ; tx_buf      ; tx_sig_rise ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.426      ;
; 0.321 ; receive     ; rx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; receive     ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.442      ;
; 0.331 ; tx_state    ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.451      ;
; 0.333 ; send        ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; send        ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.454      ;
; 0.379 ; tx_count[3] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.499      ;
; 0.397 ; rx_count[4] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.517      ;
; 0.420 ; tx_count[7] ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.540      ;
; 0.423 ; receive     ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; receive     ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; receive     ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.545      ;
; 0.425 ; receive     ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.545      ;
; 0.446 ; rx_state    ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; rx_fall     ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.566      ;
; 0.454 ; rx_count[4] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.771      ;
; 0.455 ; rx_count[4] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.772      ;
; 0.457 ; rx_count[6] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.774      ;
; 0.460 ; tx_sig_rise ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; tx_count[2] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.581      ;
; 0.466 ; rx_count[4] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.783      ;
; 0.466 ; tx_count[0] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.586      ;
; 0.471 ; send        ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; receive     ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.592      ;
; 0.478 ; send        ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; rx_count[5] ; rx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; tx_count[0] ; tx_count[0] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.601      ;
; 0.499 ; send        ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.619      ;
; 0.502 ; tx_count[6] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.622      ;
; 0.515 ; tx_state    ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; receive     ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; tx_count[1] ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; rx_count[5] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.837      ;
; 0.521 ; tx_count[1] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; send        ; tx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.641      ;
; 0.525 ; send        ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; rx_count[5] ; rx_data[6]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.842      ;
; 0.526 ; rx_count[4] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.843      ;
; 0.526 ; send        ; tx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; tx_count[3] ; send        ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.648      ;
; 0.539 ; rx_count[6] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.659      ;
; 0.550 ; rx_count[5] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.670      ;
; 0.557 ; rx_count[3] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.677      ;
; 0.557 ; tx_count[6] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.677      ;
; 0.560 ; tx_count[4] ; tx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.680      ;
; 0.560 ; rx_count[5] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.877      ;
; 0.561 ; rx_count[3] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.681      ;
; 0.565 ; tx_count[7] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.685      ;
; 0.576 ; rx_count[3] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.696      ;
; 0.579 ; rx_count[4] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.699      ;
; 0.581 ; rx_count[7] ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.701      ;
; 0.585 ; rx_count[7] ; receive     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.705      ;
; 0.588 ; rx_count[4] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; receive     ; rx_data[7]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.709      ;
; 0.589 ; rx_count[1] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; tx_count[3] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; rx_count[3] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.712      ;
; 0.594 ; tx_count[0] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.714      ;
; 0.594 ; rx_count[3] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.714      ;
; 0.597 ; rx_count[3] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; rx_count[3] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; rx_count[4] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; tx_count[2] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.720      ;
; 0.602 ; tx_count[5] ; tx_count[5] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.722      ;
; 0.604 ; rx_count[4] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; tx_count[5] ; tx_state    ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.725      ;
; 0.606 ; rx_count[4] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.726      ;
; 0.608 ; rx_count[7] ; rx_count[7] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.728      ;
; 0.608 ; tx_count[1] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.728      ;
; 0.609 ; rx_count[4] ; rx_count[4] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.729      ;
; 0.609 ; rx_count[4] ; rx_count[1] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.729      ;
; 0.613 ; rx_count[6] ; rx_data[5]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.930      ;
; 0.616 ; tx_count[6] ; tx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.736      ;
; 0.618 ; tx_count[2] ; tx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.738      ;
; 0.619 ; rx_count[2] ; rx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.739      ;
; 0.619 ; rx_count[7] ; rx_count[6] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.739      ;
; 0.622 ; rx_count[6] ; rx_data[4]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.939      ;
; 0.622 ; tx_count[0] ; tx_count[2] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.742      ;
; 0.628 ; rx_count[5] ; rx_data[0]  ; clk_uart     ; clk_uart    ; 0.000        ; 0.233      ; 0.945      ;
; 0.639 ; rx_count[7] ; rx_count[3] ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.759      ;
; 0.644 ; tx_count[1] ; tx~reg0     ; clk_uart     ; clk_uart    ; 0.000        ; 0.036      ; 0.764      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; clk_uart                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart                        ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i               ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart                        ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]                          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]                          ;
; 0.676  ; 0.892        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]                          ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0] ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk   ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_uart|clk                    ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[0]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[1]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[2]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[3]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[4]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[5]|clk                      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[6]|clk                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o               ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; cnt[7]|clk                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_uart'                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+----------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; receive        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_buf         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_count[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_data[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_fall        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_sig         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; rx_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; send           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_buf         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_count[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_sig_rise    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_uart ; Rise       ; tx~reg0        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[0]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[4]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[5]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[6]     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; receive        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_buf         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[0]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[1]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[2]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[3]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[4]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[7]    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[7]     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_fall        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_sig         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_state       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_buf         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_sig_rise    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[5]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_count[6]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; send           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[0]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[1]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[2]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[3]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[4]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[5]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[6]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_count[7]    ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx_state       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; tx~reg0        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[1]     ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[2]     ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[3]     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[0]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[4]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[5]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_uart ; Rise       ; rx_data[6]|clk ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[1]     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[2]     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[3]     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; send           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[0]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[1]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[2]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[3]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[4]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[5]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[6]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_count[7]    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx_state       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; tx~reg0        ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; receive        ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_buf         ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[0]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[1]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[2]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[3]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[4]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[5]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[6]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_count[7]    ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_data[7]     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_fall        ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_sig         ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk_uart ; Rise       ; rx_state       ;
+--------+--------------+----------------+------------------+----------+------------+----------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk_uart   ; 0.624 ; 1.239 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clk_uart   ; -0.164 ; -0.708 ; Rise       ; clk_uart        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 3.931 ; 3.976 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 3.788 ; 3.830 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.210  ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  clk_50Mhz       ; -3.210  ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  clk_uart        ; -2.662  ; 0.179  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -83.743 ; -0.068 ; 0.0      ; 0.0     ; -67.005             ;
;  clk_50Mhz       ; -17.862 ; -0.068 ; N/A      ; N/A     ; -16.383             ;
;  clk_uart        ; -65.881 ; 0.000  ; N/A      ; N/A     ; -50.622             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk_uart   ; 1.243 ; 1.500 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clk_uart   ; -0.013 ; -0.093 ; Rise       ; clk_uart        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 8.606 ; 8.430 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clk_uart   ; 3.788 ; 3.830 ; Rise       ; clk_uart        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50Mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 202      ; 0        ; 0        ; 0        ;
; clk_uart   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; clk_uart   ; clk_uart  ; 550      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 202      ; 0        ; 0        ; 0        ;
; clk_uart   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; clk_uart   ; clk_uart  ; 550      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Sep 02 15:41:22 2019
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_uart clk_uart
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.210             -17.862 clk_50Mhz 
    Info (332119):    -2.662             -65.881 clk_uart 
Info (332146): Worst-case hold slack is 0.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.248               0.000 clk_50Mhz 
    Info (332119):     0.437               0.000 clk_uart 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.383 clk_50Mhz 
    Info (332119):    -1.487             -50.558 clk_uart 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.876             -15.506 clk_50Mhz 
    Info (332119):    -2.414             -58.534 clk_uart 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk_50Mhz 
    Info (332119):     0.386               0.000 clk_uart 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.383 clk_50Mhz 
    Info (332119):    -1.487             -50.622 clk_uart 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.756              -2.676 clk_50Mhz 
    Info (332119):    -0.552             -10.674 clk_uart 
Info (332146): Worst-case hold slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068              -0.068 clk_50Mhz 
    Info (332119):     0.179               0.000 clk_uart 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -12.503 clk_50Mhz 
    Info (332119):    -1.000             -34.000 clk_uart 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4692 megabytes
    Info: Processing ended: Mon Sep 02 15:41:24 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


