# 32位算术逻辑单元（ALU），支持加法、减法、逻辑与、逻辑或、异或、左移和右移运算。根据4位操作码选择不同的运算，对于无效操作码输出0并设置零标志位。所有运算均为组合逻辑实现。 设计文档

## 模块信息
- 名称: alu
- 位宽: 32
- 复杂度: 6/10
- 时钟域: single
- 复位类型: none

## 功能描述
32位算术逻辑单元（ALU），支持加法、减法、逻辑与、逻辑或、异或、左移和右移运算。根据4位操作码选择不同的运算，对于无效操作码输出0并设置零标志位。所有运算均为组合逻辑实现。

## 输入端口
- a [31:0]: 第一个32位操作数
- b [31:0]: 第二个32位操作数
- op [3:0]: 4位操作码，用于选择运算类型

## 输出端口
- result [31:0]: 32位运算结果
- zero [:0]: 零标志位，当结果为0时为1

## 特殊功能
- 支持32位算术运算（加法、减法）
- 支持32位逻辑运算（与、或、异或）
- 支持移位运算（左移、右移，使用b的低5位作为移位位数）
- 零标志位检测
- 无效操作码处理：输出0并设置零标志位

## 约束条件
- 时序约束: 组合逻辑路径需满足最大延迟要求，确保在目标FPGA器件上稳定运行
- 面积约束: 优化逻辑资源使用，平衡性能与面积
- 功耗考虑: 组合逻辑设计通常功耗较低，但需注意多路选择器和移位器的功耗影响

## 生成信息
- 任务ID: conv_1753974292
- 生成智能体: real_verilog_design_agent