# Mem√≥ria RAM de 8 Bits

## üîç Descri√ß√£o

O objetivo deste projeto √© implementar uma **mem√≥ria RAM de 8 bits** utilizando componentes b√°sicos como flip-flops e decodificadores. A mem√≥ria √© capaz de armazenar 8 palavras (endere√ßos), cada uma com 8 bits de dados. 

A RAM permite:
- **Opera√ß√£o de Escrita**: Armazenar dados no endere√ßo especificado.
- **Opera√ß√£o de Leitura**: Recuperar os dados armazenados em um endere√ßo.

Este exerc√≠cio √© fundamental para compreender como as mem√≥rias funcionam em sistemas digitais.

---

## üñ•Ô∏è Componentes

Os principais componentes utilizados incluem:
- **Registradores**: Para armazenar os bits de cada endere√ßo. Cria√ß√£o disponicel nesse reposit√≥rio [Arquivo logisim Evolution](../docs/banco-de-regsitradores.md)
- **seletor**: Para selecionar o registrador.
- **Multiplexadores/Demultiplexadores**: Para gerenciar os dados entre os endere√ßos.
- **Entradas/Sa√≠das**: 8 bits
  
---

## ‚öôÔ∏è Implementa√ß√£o

### 1. **Descri√ß√£o do Circuito**

- **Entradas**:
  - \( D[7:0] \): Dados de entrada (8 bits).
  - \( selector \):permite selecionar um dos 8 registradores.
  - \( ReadWhite \): Sinal que habilita a escrita ou leitura.
  
- **Sa√≠das**:
  - \( Q[7:0] \): Dados de sa√≠da (8 bits), correspondentes ao endere√ßo lido.
  - 
- **L√≥gica**:
  - O endere√ßo fornecido √© decodificado, ativando o o registrador correspondente.
  - Quando \( ReadWhite = 1 \), os dados na entrada (\( D[7:0] \)) s√£o armazenados no endere√ßo selecionado.
  - Quando \( ReadWhite = 0 \), os dados armazenados no endere√ßo especificado s√£o enviados para a sa√≠da (\( Q[7:0] \)).

### 2. **Imagem do Circuito**

![Screenshot 2024-12-09 205308](https://github.com/user-attachments/assets/fd579eb5-2f30-427b-a8e7-2faa68413e28)

---

## üî¨ Testes

### 1. **M√©todo de Teste**

- O circuito foi testado para verificar o armazenamento e recupera√ß√£o de dados:
  - Escrever valores em cada endere√ßo.
  - Ler os valores armazenados e compar√°-los com o esperado.

### 2. **Resultados dos Testes**

| \( Seletor[2:0] \) | \( D[7:0] \) Escrito | \( Q[7:0] \) Lido | \( ReadWhite \) | \( ReadWhite \) |
|-----------------|----------------------|-------------------|----------|----------|
| 000             | 10101010            | 10101010          | 0        | 1        |
| 001             | 11001100            | 11001100          | 0       | 1       |
| 010             | 11110000            | 11110000          | 0        | 1       |
| 011             | 00001111            | 00001111          | 0        | 1        |
| 100             | 01010101            | 01010101          | 0       | 1        |
| 101             | 10011001            | 10011001          | 0        | 1        |
| 110             | 00111100            | 00111100          | 0        | 1        |
| 111             | 00000000            | 00000000          | 0        | 1        |

---

## üìà An√°lise

### Resultados Obtidos

- A mem√≥ria RAM funcionou corretamente:
  - Os dados foram armazenados nos endere√ßos especificados quando \( ReadWrite = 0 \).
  - Os dados foram recuperados corretamente quando \( ReadWrite = 0 \).

### Observa√ß√µes

1. **Sincroniza√ß√£o**:
   - O circuito deve ser sincronizado com um clock, especialmente em sistemas maiores.
2. **Expansibilidade**:
   - O projeto pode ser ampliado para maior capacidade (e.g., 16 ou 32 palavras)
3. **Problemas Encontrados**:
   - Nenhum problema foi identificado durante os testes no Logisim Evolution.

---

## üìÇ Arquivos Relacionados

- [Arquivo do Logisim Evolution](../src/MemoriaRam.circ)
