<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:wfw="http://wellformedweb.org/CommentAPI/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
	xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
	>

<channel>
	<title>FPGA &#8211; V语言中文社区</title>
	<atom:link href="https://vlanguage.cn/category/fpga/feed" rel="self" type="application/rss+xml" />
	<link>https://vlanguage.cn/</link>
	<description></description>
	<lastBuildDate>Sun, 07 Jul 2019 07:58:57 +0000</lastBuildDate>
	<language>zh-CN</language>
	<sy:updatePeriod>
	hourly	</sy:updatePeriod>
	<sy:updateFrequency>
	1	</sy:updateFrequency>
	<generator>https://wordpress.org/?v=5.2.4</generator>
	<item>
		<title>FPGA笔记之verilog语言（基础语法篇）</title>
		<link>https://vlanguage.cn/article/95.html</link>
				<comments>https://vlanguage.cn/article/95.html#respond</comments>
				<pubDate>Sun, 07 Jul 2019 07:58:57 +0000</pubDate>
		<dc:creator><![CDATA[fandyvon]]></dc:creator>
				<category><![CDATA[FPGA]]></category>

		<guid isPermaLink="false">https://vlanguage.cn/article/95.html</guid>
				<description><![CDATA[文章目录 FPGA笔记之verilog语言（基础语法篇） 1. verilog 的基础结构 1.1 verilog设计的基本单元——module 1.2 module的使用 1.3 I/O的说明 1.3 内部信号的声明 1.4 模块功能的实现 1.5 第一章学习笔记 2. verilog 的数据类型 2.1 整数型 2.1.1 数制 2.1.2 负数 2.1]]></description>
						<wfw:commentRss>https://vlanguage.cn/article/95.html/feed</wfw:commentRss>
		<slash:comments>0</slash:comments>
							</item>
	</channel>
</rss>
