{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "wb_stage": [
        "wb_stage",
        "k5Lv0",
        "module"
    ],
    "tb": [
        "tb",
        "g7hgQ",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}