TimeQuest Timing Analyzer report for lab8
Thu Dec 04 16:41:48 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'
 15. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'
 16. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'
 17. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'
 18. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'
 19. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'
 20. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'
 21. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'
 22. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 42. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'
 43. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'
 44. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'
 45. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'
 46. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'
 47. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'
 48. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'
 49. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'
 50. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'
 51. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 52. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 70. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'
 71. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'
 72. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'
 73. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'
 74. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'
 75. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'
 76. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'
 77. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 78. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'
 79. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'
 80. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Signal Integrity Metrics (Slow 1200mv 0c Model)
100. Signal Integrity Metrics (Slow 1200mv 85c Model)
101. Signal Integrity Metrics (Fast 1200mv 0c Model)
102. Setup Transfers
103. Hold Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab8                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; CLOCK_50                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                              ;
; clock_divider:inst4|divide_by_10:d2|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|divide_by_10:d2|Q } ;
; clock_divider:inst4|divide_by_10:d3|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|divide_by_10:d3|Q } ;
; clock_divider:inst4|divide_by_10:d4|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|divide_by_10:d4|Q } ;
; clock_divider:inst4|divide_by_10:d5|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|divide_by_10:d5|Q } ;
; clock_divider:inst4|divide_by_50:d6|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|divide_by_50:d6|Q } ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 513.35 MHz ; 250.0 MHz       ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 778.21 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d2|Q ; limit due to minimum period restriction (tmin)                ;
; 788.64 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d3|Q ; limit due to minimum period restriction (tmin)                ;
; 790.51 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d4|Q ; limit due to minimum period restriction (tmin)                ;
; 790.51 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d5|Q ; limit due to minimum period restriction (tmin)                ;
; 791.77 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_50:d6|Q ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                            ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -0.948 ; -5.061        ;
; clock_divider:inst4|divide_by_10:d2|Q ; -0.285 ; -1.006        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -0.268 ; -0.640        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -0.265 ; -0.637        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -0.265 ; -0.637        ;
; clock_divider:inst4|divide_by_50:d6|Q ; -0.263 ; -0.632        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock_divider:inst4|divide_by_50:d6|Q ; -0.416 ; -0.416        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -0.377 ; -0.377        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -0.277 ; -0.277        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -0.252 ; -0.252        ;
; CLOCK_50                              ; -0.191 ; -0.191        ;
; clock_divider:inst4|divide_by_10:d2|Q ; 0.403  ; 0.000         ;
+---------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -3.000 ; -10.710       ;
; clock_divider:inst4|divide_by_10:d2|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_50:d6|Q ; -1.285 ; -5.140        ;
+---------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                             ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.948 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.865      ;
; -0.942 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.859      ;
; -0.863 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.780      ;
; -0.835 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.752      ;
; -0.823 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.740      ;
; -0.816 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.733      ;
; -0.797 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.714      ;
; -0.777 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.694      ;
; -0.766 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.683      ;
; -0.766 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.683      ;
; -0.766 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.683      ;
; -0.766 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.683      ;
; -0.766 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.683      ;
; -0.731 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.648      ;
; -0.730 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.647      ;
; -0.691 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.608      ;
; -0.691 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.608      ;
; -0.600 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.517      ;
; -0.600 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.517      ;
; -0.600 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.517      ;
; -0.600 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.517      ;
; -0.220 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.137      ;
; -0.219 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.136      ;
; -0.194 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.081     ; 1.111      ;
; -0.001 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.500        ; 2.986      ; 3.707      ;
; 0.546  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 1.000        ; 2.986      ; 3.660      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                  ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.285 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.203      ;
; -0.278 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.196      ;
; -0.278 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.196      ;
; -0.264 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.182      ;
; -0.197 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.115      ;
; -0.165 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 1.083      ;
; -0.056 ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 0.974      ;
; -0.055 ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 0.973      ;
; 0.184  ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 0.734      ;
; 0.184  ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.080     ; 0.734      ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.268 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 1.184      ;
; -0.219 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 1.135      ;
; -0.153 ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 1.069      ;
; 0.094  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.822      ;
; 0.105  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.811      ;
; 0.115  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.801      ;
; 0.140  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.500        ; 2.884      ; 3.474      ;
; 0.151  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.082     ; 0.765      ;
; 0.700  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; 2.884      ; 3.414      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.265 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 1.182      ;
; -0.219 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 1.136      ;
; -0.153 ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 1.070      ;
; 0.096  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.821      ;
; 0.111  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.806      ;
; 0.117  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.800      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.217  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.500        ; 2.868      ; 3.381      ;
; 0.777  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; 2.868      ; 3.321      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.265 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 1.182      ;
; -0.219 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 1.136      ;
; -0.153 ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 1.070      ;
; 0.095  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.822      ;
; 0.110  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.807      ;
; 0.117  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.800      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.347  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.500        ; 2.897      ; 3.280      ;
; 0.879  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; 2.897      ; 3.248      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.263 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 1.180      ;
; -0.217 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 1.134      ;
; -0.152 ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 1.069      ;
; 0.094  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.823      ;
; 0.105  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.812      ;
; 0.114  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.803      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.081     ; 0.765      ;
; 0.397  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.500        ; 2.733      ; 3.066      ;
; 0.893  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; 2.733      ; 3.070      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.416 ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 2.867      ; 2.889      ;
; 0.052  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; -0.500       ; 2.867      ; 2.857      ;
; 0.402  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.430  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.697      ;
; 0.437  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.704      ;
; 0.439  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.706      ;
; 0.636  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.903      ;
; 0.682  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 0.949      ;
; 0.773  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.081      ; 1.040      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.377 ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 3.038      ; 3.099      ;
; 0.138  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; -0.500       ; 3.038      ; 3.114      ;
; 0.402  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.426  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.693      ;
; 0.436  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.703      ;
; 0.437  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.704      ;
; 0.637  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.904      ;
; 0.684  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 0.951      ;
; 0.776  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.081      ; 1.043      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.277 ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 3.007      ; 3.168      ;
; 0.267  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; -0.500       ; 3.007      ; 3.212      ;
; 0.402  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.674      ;
; 0.425  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.692      ;
; 0.435  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.702      ;
; 0.436  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.703      ;
; 0.636  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.903      ;
; 0.684  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 0.951      ;
; 0.775  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.081      ; 1.042      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.252 ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 3.025      ; 3.211      ;
; 0.285  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; -0.500       ; 3.025      ; 3.248      ;
; 0.401  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.669      ;
; 0.406  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.674      ;
; 0.406  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.674      ;
; 0.429  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.697      ;
; 0.435  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.703      ;
; 0.436  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.704      ;
; 0.635  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.903      ;
; 0.681  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 0.949      ;
; 0.778  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.082      ; 1.046      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.191 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.000        ; 3.099      ; 3.356      ;
; 0.312  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; -0.500       ; 3.099      ; 3.359      ;
; 0.636  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 0.903      ;
; 0.636  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 0.903      ;
; 0.649  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 0.916      ;
; 0.651  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 0.918      ;
; 0.655  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.953  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.220      ;
; 0.963  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.230      ;
; 0.963  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.230      ;
; 0.966  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.233      ;
; 0.968  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.968  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 1.074  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.341      ;
; 1.079  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.089  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.356      ;
; 1.094  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.152  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.419      ;
; 1.152  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.419      ;
; 1.152  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.419      ;
; 1.185  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.452      ;
; 1.276  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.543      ;
; 1.276  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.543      ;
; 1.276  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.543      ;
; 1.276  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.543      ;
; 1.311  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.081      ; 1.578      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                  ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.403 ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.669      ;
; 0.575 ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.841      ;
; 0.577 ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.843      ;
; 0.681 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.947      ;
; 0.692 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.958      ;
; 0.725 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 0.991      ;
; 0.801 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 1.067      ;
; 0.807 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 1.073      ;
; 0.818 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.080      ; 1.084      ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'                                                           ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.683 ; 2.035 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.682 ; 2.030 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.916 ; 2.272 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.601 ; 1.958 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.644 ; 2.029 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.855 ; 2.249 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.158 ; -1.490 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.145 ; -1.476 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.371 ; -1.710 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.110 ; -1.450 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.951 ; -1.276 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.932 ; -1.305 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 8.882 ; 8.987 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.441 ; 7.432 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.342 ; 7.318 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.377 ; 7.277 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.875 ; 7.931 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.969 ; 6.907 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.278 ; 7.195 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.451 ; 7.376 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 8.882 ; 8.987 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 6.706 ; 6.645 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.162 ; 7.152 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.065 ; 7.040 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.098 ; 7.001 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.576 ; 7.629 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.706 ; 6.645 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.003 ; 6.922 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.170 ; 7.097 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 8.544 ; 8.643 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 573.39 MHz ; 250.0 MHz       ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 860.59 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d2|Q ; limit due to minimum period restriction (tmin)                ;
; 865.05 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d3|Q ; limit due to minimum period restriction (tmin)                ;
; 867.3 MHz  ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d5|Q ; limit due to minimum period restriction (tmin)                ;
; 868.81 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_10:d4|Q ; limit due to minimum period restriction (tmin)                ;
; 869.57 MHz ; 437.64 MHz      ; clock_divider:inst4|divide_by_50:d6|Q ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -0.744 ; -3.988        ;
; clock_divider:inst4|divide_by_10:d2|Q ; -0.162 ; -0.507        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -0.156 ; -0.287        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -0.153 ; -0.287        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -0.151 ; -0.282        ;
; clock_divider:inst4|divide_by_50:d6|Q ; -0.150 ; -0.277        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock_divider:inst4|divide_by_50:d6|Q ; -0.292 ; -0.292        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -0.268 ; -0.268        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -0.168 ; -0.168        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -0.142 ; -0.142        ;
; CLOCK_50                              ; -0.132 ; -0.132        ;
; clock_divider:inst4|divide_by_10:d2|Q ; 0.354  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -3.000 ; -10.710       ;
; clock_divider:inst4|divide_by_10:d2|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -1.285 ; -5.140        ;
; clock_divider:inst4|divide_by_50:d6|Q ; -1.285 ; -5.140        ;
+---------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.744 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.670      ;
; -0.744 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.670      ;
; -0.671 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.597      ;
; -0.645 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.571      ;
; -0.644 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.570      ;
; -0.631 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.557      ;
; -0.628 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.554      ;
; -0.614 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.540      ;
; -0.614 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.540      ;
; -0.614 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.540      ;
; -0.614 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.540      ;
; -0.614 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.540      ;
; -0.599 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.525      ;
; -0.555 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.481      ;
; -0.554 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.480      ;
; -0.528 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.454      ;
; -0.527 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.453      ;
; -0.462 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.388      ;
; -0.462 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.388      ;
; -0.462 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.388      ;
; -0.462 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.388      ;
; -0.094 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.020      ;
; -0.093 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.019      ;
; -0.077 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.073     ; 1.003      ;
; 0.097  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.500        ; 2.714      ; 3.319      ;
; 0.511  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 1.000        ; 2.714      ; 3.405      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                   ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.162 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 1.089      ;
; -0.154 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 1.081      ;
; -0.148 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 1.075      ;
; -0.134 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 1.061      ;
; -0.072 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.999      ;
; -0.043 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.970      ;
; 0.048  ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.879      ;
; 0.049  ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.878      ;
; 0.268  ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.659      ;
; 0.268  ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.072     ; 0.659      ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.156 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 1.082      ;
; -0.098 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 1.024      ;
; -0.033 ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.959      ;
; 0.180  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.746      ;
; 0.189  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.737      ;
; 0.198  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.500        ; 2.599      ; 3.113      ;
; 0.205  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.721      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.624  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; 2.599      ; 3.187      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.153 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 1.079      ;
; -0.100 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 1.026      ;
; -0.034 ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.960      ;
; 0.180  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.746      ;
; 0.194  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.732      ;
; 0.206  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.720      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.073     ; 0.683      ;
; 0.380  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.500        ; 2.609      ; 2.941      ;
; 0.793  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; 2.609      ; 3.028      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.151 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 1.078      ;
; -0.099 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 1.026      ;
; -0.032 ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.959      ;
; 0.182  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.745      ;
; 0.196  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.731      ;
; 0.208  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.719      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.256  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.500        ; 2.584      ; 3.040      ;
; 0.691  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; 2.584      ; 3.105      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.150 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 1.077      ;
; -0.096 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 1.023      ;
; -0.031 ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.958      ;
; 0.180  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.747      ;
; 0.189  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.738      ;
; 0.204  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.723      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.072     ; 0.683      ;
; 0.410  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.500        ; 2.444      ; 2.746      ;
; 0.798  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; 2.444      ; 2.858      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.292 ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 2.564      ; 2.676      ;
; 0.102  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; -0.500       ; 2.564      ; 2.570      ;
; 0.354  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.608      ;
; 0.365  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.608      ;
; 0.390  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.633      ;
; 0.396  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.639      ;
; 0.406  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.649      ;
; 0.581  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.824      ;
; 0.620  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.863      ;
; 0.697  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.072      ; 0.940      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.268 ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 2.735      ; 2.871      ;
; 0.170  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; -0.500       ; 2.735      ; 2.809      ;
; 0.353  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.608      ;
; 0.364  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.608      ;
; 0.385  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.629      ;
; 0.394  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.638      ;
; 0.402  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.646      ;
; 0.581  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.825      ;
; 0.621  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.865      ;
; 0.699  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.073      ; 0.943      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.168 ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 2.709      ; 2.945      ;
; 0.291  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; -0.500       ; 2.709      ; 2.904      ;
; 0.354  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.608      ;
; 0.365  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.608      ;
; 0.385  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.628      ;
; 0.394  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.637      ;
; 0.403  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.646      ;
; 0.582  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.825      ;
; 0.622  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.865      ;
; 0.699  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.072      ; 0.942      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.142 ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 2.725      ; 2.987      ;
; 0.293  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; -0.500       ; 2.725      ; 2.922      ;
; 0.353  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.608      ;
; 0.364  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.608      ;
; 0.389  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.633      ;
; 0.394  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.638      ;
; 0.403  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.647      ;
; 0.580  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.824      ;
; 0.620  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.864      ;
; 0.701  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.073      ; 0.945      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.132 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.000        ; 2.815      ; 3.097      ;
; 0.277  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; -0.500       ; 2.815      ; 3.006      ;
; 0.580  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 0.824      ;
; 0.582  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 0.826      ;
; 0.592  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 0.836      ;
; 0.593  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 0.837      ;
; 0.599  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.868  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.112      ;
; 0.868  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.112      ;
; 0.869  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.113      ;
; 0.879  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.880  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.124      ;
; 0.968  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.212      ;
; 0.978  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.222      ;
; 0.979  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.223      ;
; 0.989  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 1.059  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.303      ;
; 1.064  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.308      ;
; 1.064  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.308      ;
; 1.064  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.308      ;
; 1.174  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.418      ;
; 1.176  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.420      ;
; 1.176  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.420      ;
; 1.176  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.420      ;
; 1.176  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.073      ; 1.420      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                   ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.354 ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.597      ;
; 0.526 ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.769      ;
; 0.528 ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.771      ;
; 0.622 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.865      ;
; 0.633 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.876      ;
; 0.661 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.904      ;
; 0.732 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.975      ;
; 0.738 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.981      ;
; 0.755 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.072      ; 0.998      ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.364  ; 0.550        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.477 ; 1.714 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.474 ; 1.713 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.690 ; 1.939 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.401 ; 1.658 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.439 ; 1.719 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.621 ; 1.913 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.007 ; -1.225 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.988 ; -1.210 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; -1.197 ; -1.427 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.956 ; -1.197 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.816 ; -1.035 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.797 ; -1.065 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 8.049 ; 8.037 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.700 ; 6.652 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.604 ; 6.546 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.639 ; 6.508 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.102 ; 7.092 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.255 ; 6.177 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.536 ; 6.437 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.730 ; 6.595 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 8.049 ; 8.037 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 6.000 ; 5.924 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.430 ; 6.382 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.334 ; 6.278 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.368 ; 6.242 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.812 ; 6.802 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.000 ; 5.924 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.270 ; 6.174 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.457 ; 6.327 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.722 ; 7.711 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; CLOCK_50                              ; 0.044 ; 0.000         ;
; clock_divider:inst4|divide_by_10:d3|Q ; 0.274 ; 0.000         ;
; clock_divider:inst4|divide_by_10:d4|Q ; 0.286 ; 0.000         ;
; clock_divider:inst4|divide_by_10:d2|Q ; 0.372 ; 0.000         ;
; clock_divider:inst4|divide_by_10:d5|Q ; 0.379 ; 0.000         ;
; clock_divider:inst4|divide_by_50:d6|Q ; 0.391 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock_divider:inst4|divide_by_50:d6|Q ; -0.382 ; -0.382        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -0.332 ; -0.332        ;
; CLOCK_50                              ; -0.306 ; -0.306        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -0.277 ; -0.277        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -0.265 ; -0.265        ;
; clock_divider:inst4|divide_by_10:d2|Q ; 0.183  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -3.000 ; -9.360        ;
; clock_divider:inst4|divide_by_10:d2|Q ; -1.000 ; -4.000        ;
; clock_divider:inst4|divide_by_10:d3|Q ; -1.000 ; -4.000        ;
; clock_divider:inst4|divide_by_10:d4|Q ; -1.000 ; -4.000        ;
; clock_divider:inst4|divide_by_10:d5|Q ; -1.000 ; -4.000        ;
; clock_divider:inst4|divide_by_50:d6|Q ; -1.000 ; -4.000        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.044 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.900      ;
; 0.052 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.892      ;
; 0.101 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.843      ;
; 0.109 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.835      ;
; 0.116 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.828      ;
; 0.120 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.824      ;
; 0.121 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.823      ;
; 0.130 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.814      ;
; 0.168 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.776      ;
; 0.169 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.775      ;
; 0.171 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.773      ;
; 0.198 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.746      ;
; 0.198 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.746      ;
; 0.245 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.500        ; 1.599      ; 1.936      ;
; 0.247 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.697      ;
; 0.247 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.697      ;
; 0.247 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.697      ;
; 0.247 ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.697      ;
; 0.403 ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.541      ;
; 0.404 ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.540      ;
; 0.413 ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 1.000        ; -0.043     ; 0.531      ;
; 0.923 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 1.000        ; 1.599      ; 1.758      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.274 ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.500        ; 1.512      ; 1.830      ;
; 0.383 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.562      ;
; 0.402 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.543      ;
; 0.433 ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.512      ;
; 0.562 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.383      ;
; 0.563 ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.382      ;
; 0.565 ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.380      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.998 ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1.000        ; 1.512      ; 1.606      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.286 ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.500        ; 1.501      ; 1.807      ;
; 0.386 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.559      ;
; 0.400 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.545      ;
; 0.433 ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.512      ;
; 0.563 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.382      ;
; 0.566 ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.379      ;
; 0.568 ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.377      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.990 ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1.000        ; 1.501      ; 1.603      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                  ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.372 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.575      ;
; 0.373 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.574      ;
; 0.378 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.569      ;
; 0.380 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.567      ;
; 0.408 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.539      ;
; 0.432 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.515      ;
; 0.490 ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.457      ;
; 0.490 ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.457      ;
; 0.597 ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.350      ;
; 0.597 ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 1.000        ; -0.040     ; 0.350      ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.379 ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.500        ; 1.518      ; 1.731      ;
; 0.386 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.559      ;
; 0.401 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.544      ;
; 0.434 ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.511      ;
; 0.562 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.383      ;
; 0.565 ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.380      ;
; 0.566 ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.379      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; -0.042     ; 0.359      ;
; 1.058 ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1.000        ; 1.518      ; 1.552      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.391 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.554      ;
; 0.403 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.542      ;
; 0.435 ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.510      ;
; 0.453 ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.500        ; 1.450      ; 1.589      ;
; 0.561 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.384      ;
; 0.562 ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.383      ;
; 0.562 ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.383      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; -0.042     ; 0.359      ;
; 1.113 ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1.000        ; 1.450      ; 1.429      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.382 ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 1.522      ; 1.349      ;
; 0.181  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.195  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.321      ;
; 0.195  ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.321      ;
; 0.203  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[0] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.329      ;
; 0.233  ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; -0.500       ; 1.522      ; 1.464      ;
; 0.288  ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.414      ;
; 0.309  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|count[1] ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.435      ;
; 0.348  ; clock_divider:inst4|divide_by_10:d5|count[2] ; clock_divider:inst4|divide_by_10:d5|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 0.000        ; 0.042      ; 0.474      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.332 ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 1.592      ; 1.469      ;
; 0.181  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.192  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.318      ;
; 0.193  ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.319      ;
; 0.201  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[0] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.327      ;
; 0.288  ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.414      ;
; 0.310  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|count[1] ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.436      ;
; 0.321  ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; -0.500       ; 1.592      ; 1.622      ;
; 0.349  ; clock_divider:inst4|divide_by_10:d4|count[2] ; clock_divider:inst4|divide_by_10:d4|Q        ; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 0.000        ; 0.042      ; 0.475      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.306 ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; 0.000        ; 1.662      ; 1.575      ;
; 0.288  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.415      ;
; 0.294  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.421      ;
; 0.295  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.422      ;
; 0.297  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.424      ;
; 0.354  ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q        ; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50    ; -0.500       ; 1.662      ; 1.735      ;
; 0.437  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.564      ;
; 0.443  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.570      ;
; 0.446  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.573      ;
; 0.449  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.576      ;
; 0.449  ; clock_divider:inst4|divide_by_50:d6|count[2] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.576      ;
; 0.500  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.627      ;
; 0.503  ; clock_divider:inst4|divide_by_50:d6|count[1] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.630      ;
; 0.510  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.637      ;
; 0.510  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.637      ;
; 0.510  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.637      ;
; 0.512  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.639      ;
; 0.515  ; clock_divider:inst4|divide_by_50:d6|count[0] ; clock_divider:inst4|divide_by_50:d6|count[4] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.642      ;
; 0.535  ; clock_divider:inst4|divide_by_50:d6|count[3] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.662      ;
; 0.572  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[0] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.699      ;
; 0.572  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[1] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.699      ;
; 0.572  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[2] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.699      ;
; 0.572  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|count[3] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.699      ;
; 0.596  ; clock_divider:inst4|divide_by_50:d6|count[4] ; clock_divider:inst4|divide_by_50:d6|Q        ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.043      ; 0.723      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.277 ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 1.585      ; 1.517      ;
; 0.181  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.193  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.319      ;
; 0.195  ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.321      ;
; 0.201  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[0] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.327      ;
; 0.289  ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.415      ;
; 0.309  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|count[1] ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.435      ;
; 0.352  ; clock_divider:inst4|divide_by_10:d2|count[2] ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 0.000        ; 0.042      ; 0.478      ;
; 0.404  ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q        ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; -0.500       ; 1.585      ; 1.698      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.265 ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 1.574      ; 1.518      ;
; 0.181  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.314      ;
; 0.190  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.316      ;
; 0.192  ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.318      ;
; 0.201  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[0] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.327      ;
; 0.289  ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.415      ;
; 0.311  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|count[1] ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.437      ;
; 0.350  ; clock_divider:inst4|divide_by_10:d3|count[2] ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 0.000        ; 0.042      ; 0.476      ;
; 0.412  ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q        ; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; -0.500       ; 1.574      ; 1.695      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|divide_by_10:d2|Q'                                                                                   ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.183 ; inst      ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; inst3     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.307      ;
; 0.260 ; inst      ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.384      ;
; 0.260 ; inst3     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.384      ;
; 0.315 ; inst2     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.439      ;
; 0.316 ; inst2     ; inst3   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.440      ;
; 0.335 ; inst1     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.459      ;
; 0.360 ; inst1     ; inst1   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.484      ;
; 0.366 ; inst1     ; inst    ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.490      ;
; 0.366 ; inst2     ; inst2   ; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 0.000        ; 0.040      ; 0.490      ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|Q        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[0] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[1] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[2] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[3] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:inst4|divide_by_50:d6|count[4] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]               ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|Q|clk                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[0]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[1]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[2]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[3]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|d6|count[4]|clk                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d2|Q'                                                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst                        ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1                       ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2                       ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3                       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst4|d2|Q~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst1|clk                   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst2|clk                   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst3|clk                   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d2|Q ; Rise       ; inst|clk                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d3|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[0] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[1] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; clock_divider:inst4|divide_by_10:d2|count[2] ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q|q                                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|inclk[0]                  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d3|Q~clkctrl|outclk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|Q|clk                               ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[0]|clk                        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[1]|clk                        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d3|Q ; Rise       ; inst4|d2|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d4|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|Q        ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; clock_divider:inst4|divide_by_10:d3|count[2] ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q|q                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|inclk[0]                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d4|Q~clkctrl|outclk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|Q|clk                               ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[0]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[1]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d4|Q ; Rise       ; inst4|d3|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_10:d5|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|Q        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[0] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[1] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; clock_divider:inst4|divide_by_10:d4|count[2] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q|q                                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|inclk[0]                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d5|Q~clkctrl|outclk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|Q|clk                               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[0]|clk                        ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[1]|clk                        ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_10:d5|Q ; Rise       ; inst4|d4|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst4|divide_by_50:d6|Q'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|Q        ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[0] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[1] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; clock_divider:inst4|divide_by_10:d5|count[2] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q|q                                 ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|inclk[0]                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d6|Q~clkctrl|outclk                    ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|Q|clk                               ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[0]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[1]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_divider:inst4|divide_by_50:d6|Q ; Rise       ; inst4|d5|count[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; 0.808 ; 1.390 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; 0.805 ; 1.373 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; 0.941 ; 1.539 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; 0.800 ; 1.387 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; 0.837 ; 1.409 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; 0.930 ; 1.505 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.553 ; -1.119 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.540 ; -1.102 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.672 ; -1.263 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.556 ; -1.138 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.483 ; -1.043 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.472 ; -1.044 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 4.624 ; 4.854 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.895 ; 4.003 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.814 ; 3.906 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.817 ; 3.884 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 4.106 ; 4.256 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.622 ; 3.678 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.772 ; 3.843 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.870 ; 3.952 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 4.624 ; 4.854 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 3.490 ; 3.544 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.754 ; 3.858 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.674 ; 3.762 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.677 ; 3.742 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.954 ; 4.098 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.490 ; 3.544 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.634 ; 3.702 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.729 ; 3.808 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 4.452 ; 4.673 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+----------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                  ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                       ; -0.948 ; -0.416 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                              ; -0.948 ; -0.306 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|divide_by_10:d2|Q ; -0.285 ; 0.183  ; N/A      ; N/A     ; -1.285              ;
;  clock_divider:inst4|divide_by_10:d3|Q ; -0.268 ; -0.277 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider:inst4|divide_by_10:d4|Q ; -0.265 ; -0.277 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider:inst4|divide_by_10:d5|Q ; -0.265 ; -0.377 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider:inst4|divide_by_50:d6|Q ; -0.263 ; -0.416 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                        ; -8.613 ; -1.562 ; 0.0      ; 0.0     ; -36.41              ;
;  CLOCK_50                              ; -5.061 ; -0.306 ; N/A      ; N/A     ; -10.710             ;
;  clock_divider:inst4|divide_by_10:d2|Q ; -1.006 ; 0.000  ; N/A      ; N/A     ; -5.140              ;
;  clock_divider:inst4|divide_by_10:d3|Q ; -0.640 ; -0.277 ; N/A      ; N/A     ; -5.140              ;
;  clock_divider:inst4|divide_by_10:d4|Q ; -0.637 ; -0.277 ; N/A      ; N/A     ; -5.140              ;
;  clock_divider:inst4|divide_by_10:d5|Q ; -0.637 ; -0.377 ; N/A      ; N/A     ; -5.140              ;
;  clock_divider:inst4|divide_by_50:d6|Q ; -0.632 ; -0.416 ; N/A      ; N/A     ; -5.140              ;
+----------------------------------------+--------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.683 ; 2.035 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.682 ; 2.030 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.916 ; 2.272 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; 1.601 ; 1.958 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.644 ; 2.029 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; 1.855 ; 2.249 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; SW0       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.553 ; -1.119 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW1       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.540 ; -1.102 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW2       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.672 ; -1.263 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW3       ; clock_divider:inst4|divide_by_10:d2|Q ; -0.556 ; -1.138 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW16      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.483 ; -1.035 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
; SW17      ; clock_divider:inst4|divide_by_10:d2|Q ; -0.472 ; -1.044 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 8.882 ; 8.987 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.441 ; 7.432 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.342 ; 7.318 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.377 ; 7.277 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.875 ; 7.931 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 6.969 ; 6.907 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.278 ; 7.195 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 7.451 ; 7.376 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 8.882 ; 8.987 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; LEDR[*]   ; clock_divider:inst4|divide_by_10:d2|Q ; 3.490 ; 3.544 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[0]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.754 ; 3.858 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[1]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.674 ; 3.762 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[2]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.677 ; 3.742 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[3]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.954 ; 4.098 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[4]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.490 ; 3.544 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[5]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.634 ; 3.702 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[6]  ; clock_divider:inst4|divide_by_10:d2|Q ; 3.729 ; 3.808 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
;  LEDR[7]  ; clock_divider:inst4|divide_by_10:d2|Q ; 4.452 ; 4.673 ; Rise       ; clock_divider:inst4|divide_by_10:d2|Q ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW16                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW17                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 27       ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50                              ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 10       ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 27       ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_50:d6|Q ; CLOCK_50                              ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d2|Q ; 10       ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d2|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d3|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d3|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d4|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d4|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_10:d5|Q ; 9        ; 0        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_10:d5|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst4|divide_by_50:d6|Q ; clock_divider:inst4|divide_by_50:d6|Q ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 04 16:41:42 2014
Info: Command: quartus_sta lab8 -c lab8
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|divide_by_10:d2|Q clock_divider:inst4|divide_by_10:d2|Q
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|divide_by_10:d3|Q clock_divider:inst4|divide_by_10:d3|Q
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|divide_by_10:d4|Q clock_divider:inst4|divide_by_10:d4|Q
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|divide_by_10:d5|Q clock_divider:inst4|divide_by_10:d5|Q
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|divide_by_50:d6|Q clock_divider:inst4|divide_by_50:d6|Q
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.948
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.948        -5.061 CLOCK_50 
    Info (332119):    -0.285        -1.006 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):    -0.268        -0.640 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -0.265        -0.637 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -0.265        -0.637 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -0.263        -0.632 clock_divider:inst4|divide_by_50:d6|Q 
Info (332146): Worst-case hold slack is -0.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.416        -0.416 clock_divider:inst4|divide_by_50:d6|Q 
    Info (332119):    -0.377        -0.377 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -0.277        -0.277 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -0.252        -0.252 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -0.191        -0.191 CLOCK_50 
    Info (332119):     0.403         0.000 clock_divider:inst4|divide_by_10:d2|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -10.710 CLOCK_50 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_50:d6|Q 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.744        -3.988 CLOCK_50 
    Info (332119):    -0.162        -0.507 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):    -0.156        -0.287 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -0.153        -0.287 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -0.151        -0.282 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -0.150        -0.277 clock_divider:inst4|divide_by_50:d6|Q 
Info (332146): Worst-case hold slack is -0.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.292        -0.292 clock_divider:inst4|divide_by_50:d6|Q 
    Info (332119):    -0.268        -0.268 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -0.168        -0.168 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -0.142        -0.142 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -0.132        -0.132 CLOCK_50 
    Info (332119):     0.354         0.000 clock_divider:inst4|divide_by_10:d2|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -10.710 CLOCK_50 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -1.285        -5.140 clock_divider:inst4|divide_by_50:d6|Q 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.044         0.000 CLOCK_50 
    Info (332119):     0.274         0.000 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):     0.286         0.000 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):     0.372         0.000 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):     0.379         0.000 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):     0.391         0.000 clock_divider:inst4|divide_by_50:d6|Q 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.382        -0.382 clock_divider:inst4|divide_by_50:d6|Q 
    Info (332119):    -0.332        -0.332 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -0.306        -0.306 CLOCK_50 
    Info (332119):    -0.277        -0.277 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -0.265        -0.265 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):     0.183         0.000 clock_divider:inst4|divide_by_10:d2|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -9.360 CLOCK_50 
    Info (332119):    -1.000        -4.000 clock_divider:inst4|divide_by_10:d2|Q 
    Info (332119):    -1.000        -4.000 clock_divider:inst4|divide_by_10:d3|Q 
    Info (332119):    -1.000        -4.000 clock_divider:inst4|divide_by_10:d4|Q 
    Info (332119):    -1.000        -4.000 clock_divider:inst4|divide_by_10:d5|Q 
    Info (332119):    -1.000        -4.000 clock_divider:inst4|divide_by_50:d6|Q 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 531 megabytes
    Info: Processing ended: Thu Dec 04 16:41:48 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


