https://hdlbits.01xz.net/wiki/Problem_sets#Verilog_Language

https://www.runoob.com/w3cnote/verilog-tutorial.html

https://github.com/viduraakalanka/HDL-Bits-Solutions

https://www.allaboutcircuits.com/

https://vlab.ustc.edu.cn/guide/doc_verilog.html

帮我写个测试程序

3-4 怎么写testbench啊，这个怎么还是出现了x？
3-5 是4的进阶，加一个4选1多路复用器，应该是work的。
3-6 这个总算是在我的思考下，chatgpt的帮助下，终于写出来了。
3-7 还没创建文件呢