<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "https://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
<meta http-equiv="X-UA-Compatible" content="IE=11"/>
<meta name="generator" content="Doxygen 1.9.2"/>
<meta name="viewport" content="width=device-width, initial-scale=1"/>
<title>Signal Analyzer: APB1</title>
<link href="tabs.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="jquery.js"></script>
<script type="text/javascript" src="dynsections.js"></script>
<link href="search/search.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="search/searchdata.js"></script>
<script type="text/javascript" src="search/search.js"></script>
<link href="doxygen.css" rel="stylesheet" type="text/css" />
</head>
<body>
<div id="top"><!-- do not remove this div, it is closed by doxygen! -->
<div id="titlearea">
<table cellspacing="0" cellpadding="0">
 <tbody>
 <tr style="height: 56px;">
  <td id="projectalign" style="padding-left: 0.5em;">
   <div id="projectname">Signal Analyzer
   </div>
   <div id="projectbrief">STM32 based Singal Analyzer</div>
  </td>
 </tr>
 </tbody>
</table>
</div>
<!-- end header part -->
<!-- Generated by Doxygen 1.9.2 -->
<script type="text/javascript">
/* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
var searchBox = new SearchBox("searchBox", "search",'Search','.html');
/* @license-end */
</script>
<script type="text/javascript" src="menudata.js"></script>
<script type="text/javascript" src="menu.js"></script>
<script type="text/javascript">
/* @license magnet:?xt=urn:btih:d3d9a9a6595521f9666a5e94cc830dab83b65699&amp;dn=expat.txt MIT */
$(function() {
  initMenu('',true,false,'search.php','Search');
  $(document).ready(function() { init_search(); });
});
/* @license-end */
</script>
<div id="main-nav"></div>
</div><!-- top -->
<!-- window showing the filter options -->
<div id="MSearchSelectWindow"
     onmouseover="return searchBox.OnSearchSelectShow()"
     onmouseout="return searchBox.OnSearchSelectHide()"
     onkeydown="return searchBox.OnSearchSelectKey(event)">
</div>

<!-- iframe showing the search results (closed by default) -->
<div id="MSearchResultsWindow">
<iframe src="javascript:void(0)" frameborder="0" 
        name="MSearchResults" id="MSearchResults">
</iframe>
</div>

<div class="header">
  <div class="summary">
<a href="#func-members">Functions</a>  </div>
  <div class="headertitle"><div class="title">APB1<div class="ingroups"><a class="el" href="group___s_t_m32_f4xx___l_l___driver.html">STM32F4xx_LL_Driver</a> &raquo; <a class="el" href="group___b_u_s___l_l.html">BUS</a> &raquo; <a class="el" href="group___b_u_s___l_l___exported___functions.html">BUS Exported Functions</a></div></div></div>
</div><!--header-->
<div class="contents">
<table class="memberdecls">
<tr class="heading"><td colspan="2"><h2 class="groupheader"><a id="func-members" name="func-members"></a>
Functions</h2></td></tr>
<tr class="memitem:gaabc406997b2370c34940a5e257b1205d"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#gaabc406997b2370c34940a5e257b1205d">LL_APB1_GRP1_EnableClock</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:gaabc406997b2370c34940a5e257b1205d"><td class="mdescLeft">&#160;</td><td class="mdescRight">Enable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_EnableClock.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#gaabc406997b2370c34940a5e257b1205d">More...</a><br /></td></tr>
<tr class="separator:gaabc406997b2370c34940a5e257b1205d"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:ga077cfecd38685d1f17adb8432bfb7bff"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE uint32_t&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#ga077cfecd38685d1f17adb8432bfb7bff">LL_APB1_GRP1_IsEnabledClock</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:ga077cfecd38685d1f17adb8432bfb7bff"><td class="mdescLeft">&#160;</td><td class="mdescRight">Check if APB1 peripheral clock is enabled or not @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_IsEnabledClock.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#ga077cfecd38685d1f17adb8432bfb7bff">More...</a><br /></td></tr>
<tr class="separator:ga077cfecd38685d1f17adb8432bfb7bff"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:ga4e303864b406afd7db7bb50452368dca"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#ga4e303864b406afd7db7bb50452368dca">LL_APB1_GRP1_DisableClock</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:ga4e303864b406afd7db7bb50452368dca"><td class="mdescLeft">&#160;</td><td class="mdescRight">Disable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_DisableClock.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#ga4e303864b406afd7db7bb50452368dca">More...</a><br /></td></tr>
<tr class="separator:ga4e303864b406afd7db7bb50452368dca"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:ga45bf26f8c9e292710b66614c96a28096"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#ga45bf26f8c9e292710b66614c96a28096">LL_APB1_GRP1_ForceReset</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:ga45bf26f8c9e292710b66614c96a28096"><td class="mdescLeft">&#160;</td><td class="mdescRight">Force APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM4RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM5RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM12RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM13RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM14RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR LPTIM1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPI3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPDIFRXRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR USART2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR USART3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART4RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART5RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR FMPI2C1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CECRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR PWRRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR DACRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART7RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART8RST LL_APB1_GRP1_ForceReset.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#ga45bf26f8c9e292710b66614c96a28096">More...</a><br /></td></tr>
<tr class="separator:ga45bf26f8c9e292710b66614c96a28096"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:ga8a4d59b573dcc16845ff1c6de5def5c2"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#ga8a4d59b573dcc16845ff1c6de5def5c2">LL_APB1_GRP1_ReleaseReset</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:ga8a4d59b573dcc16845ff1c6de5def5c2"><td class="mdescLeft">&#160;</td><td class="mdescRight">Release APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM4RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM5RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM12RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM13RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM14RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR LPTIM1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPI3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPDIFRXRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR USART3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART4RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART5RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR FMPI2C1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CECRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR DACRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART7RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART8RST LL_APB1_GRP1_ReleaseReset.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#ga8a4d59b573dcc16845ff1c6de5def5c2">More...</a><br /></td></tr>
<tr class="separator:ga8a4d59b573dcc16845ff1c6de5def5c2"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:gaa5c48ef02c48fcf3416bcb8a18263874"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#gaa5c48ef02c48fcf3416bcb8a18263874">LL_APB1_GRP1_EnableClockLowPower</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:gaa5c48ef02c48fcf3416bcb8a18263874"><td class="mdescLeft">&#160;</td><td class="mdescRight">Enable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM4LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM5LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM6LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM7LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM12LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM13LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM14LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR LPTIM1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR WWDGLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPI2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPI3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR USART2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR USART3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART4LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART5LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CECLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR PWRLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR DACLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART7LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART8LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR RTCAPBLPEN LL_APB1_GRP1_EnableClockLowPower.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#gaa5c48ef02c48fcf3416bcb8a18263874">More...</a><br /></td></tr>
<tr class="separator:gaa5c48ef02c48fcf3416bcb8a18263874"><td class="memSeparator" colspan="2">&#160;</td></tr>
<tr class="memitem:ga314a92859c53fb4666a9b243c12538c1"><td class="memItemLeft" align="right" valign="top">__STATIC_INLINE void&#160;</td><td class="memItemRight" valign="bottom"><a class="el" href="group___b_u_s___l_l___e_f___a_p_b1.html#ga314a92859c53fb4666a9b243c12538c1">LL_APB1_GRP1_DisableClockLowPower</a> (uint32_t Periphs)</td></tr>
<tr class="memdesc:ga314a92859c53fb4666a9b243c12538c1"><td class="mdescLeft">&#160;</td><td class="mdescRight">Disable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM4LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM5LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM6LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM7LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM12LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM13LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM14LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR LPTIM1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR WWDGLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPI2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPI3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR USART2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR USART3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART4LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART5LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CECLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR PWRLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR DACLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART7LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART8LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR RTCAPBLPEN LL_APB1_GRP1_DisableClockLowPower.  <a href="group___b_u_s___l_l___e_f___a_p_b1.html#ga314a92859c53fb4666a9b243c12538c1">More...</a><br /></td></tr>
<tr class="separator:ga314a92859c53fb4666a9b243c12538c1"><td class="memSeparator" colspan="2">&#160;</td></tr>
</table>
<a name="details" id="details"></a><h2 class="groupheader">Detailed Description</h2>
<h2 class="groupheader">Function Documentation</h2>
<a id="ga4e303864b406afd7db7bb50452368dca" name="ga4e303864b406afd7db7bb50452368dca"></a>
<h2 class="memtitle"><span class="permalink"><a href="#ga4e303864b406afd7db7bb50452368dca">&#9670;&nbsp;</a></span>LL_APB1_GRP1_DisableClock()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_DisableClock </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Disable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_DisableClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_DisableClock. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*) </li>
<li>LL_APB1_GRP1_PERIPH_RTCAPB (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="ga314a92859c53fb4666a9b243c12538c1" name="ga314a92859c53fb4666a9b243c12538c1"></a>
<h2 class="memtitle"><span class="permalink"><a href="#ga314a92859c53fb4666a9b243c12538c1">&#9670;&nbsp;</a></span>LL_APB1_GRP1_DisableClockLowPower()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_DisableClockLowPower </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Disable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM4LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM5LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM6LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM7LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM12LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM13LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR TIM14LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR LPTIM1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR WWDGLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPI2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPI3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR USART2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR USART3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART4LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART5LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR I2C3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN1LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN2LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CAN3LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR CECLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR PWRLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR DACLPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART7LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR UART8LPEN LL_APB1_GRP1_DisableClockLowPower<br  />
 APB1LPENR RTCAPBLPEN LL_APB1_GRP1_DisableClockLowPower. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*) </li>
<li>LL_APB1_GRP1_PERIPH_RTCAPB (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="gaabc406997b2370c34940a5e257b1205d" name="gaabc406997b2370c34940a5e257b1205d"></a>
<h2 class="memtitle"><span class="permalink"><a href="#gaabc406997b2370c34940a5e257b1205d">&#9670;&nbsp;</a></span>LL_APB1_GRP1_EnableClock()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_EnableClock </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Enable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_EnableClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_EnableClock. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*) </li>
<li>LL_APB1_GRP1_PERIPH_RTCAPB (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="gaa5c48ef02c48fcf3416bcb8a18263874" name="gaa5c48ef02c48fcf3416bcb8a18263874"></a>
<h2 class="memtitle"><span class="permalink"><a href="#gaa5c48ef02c48fcf3416bcb8a18263874">&#9670;&nbsp;</a></span>LL_APB1_GRP1_EnableClockLowPower()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_EnableClockLowPower </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Enable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM4LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM5LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM6LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM7LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM12LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM13LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR TIM14LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR LPTIM1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR WWDGLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPI2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPI3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR USART2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR USART3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART4LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART5LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR I2C3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN1LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN2LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CAN3LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR CECLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR PWRLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR DACLPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART7LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR UART8LPEN LL_APB1_GRP1_EnableClockLowPower<br  />
 APB1LPENR RTCAPBLPEN LL_APB1_GRP1_EnableClockLowPower. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*) </li>
<li>LL_APB1_GRP1_PERIPH_RTCAPB (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="ga45bf26f8c9e292710b66614c96a28096" name="ga45bf26f8c9e292710b66614c96a28096"></a>
<h2 class="memtitle"><span class="permalink"><a href="#ga45bf26f8c9e292710b66614c96a28096">&#9670;&nbsp;</a></span>LL_APB1_GRP1_ForceReset()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_ForceReset </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Force APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM4RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM5RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM12RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM13RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR TIM14RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR LPTIM1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPI3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR SPDIFRXRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR USART2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR USART3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART4RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART5RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR FMPI2C1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN1RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN2RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CAN3RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR CECRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR PWRRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR DACRST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART7RST LL_APB1_GRP1_ForceReset<br  />
 APB1RSTR UART8RST LL_APB1_GRP1_ForceReset. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="ga077cfecd38685d1f17adb8432bfb7bff" name="ga077cfecd38685d1f17adb8432bfb7bff"></a>
<h2 class="memtitle"><span class="permalink"><a href="#ga077cfecd38685d1f17adb8432bfb7bff">&#9670;&nbsp;</a></span>LL_APB1_GRP1_IsEnabledClock()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE uint32_t LL_APB1_GRP1_IsEnabledClock </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Check if APB1 peripheral clock is enabled or not @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM4EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM5EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM12EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM13EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR TIM14EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR LPTIM1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPI3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR SPDIFRXEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR USART3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART4EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART5EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR FMPI2C1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN1EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN2EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CAN3EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR CECEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR DACEN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART7EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR UART8EN LL_APB1_GRP1_IsEnabledClock<br  />
 APB1ENR RTCAPBEN LL_APB1_GRP1_IsEnabledClock. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*) </li>
<li>LL_APB1_GRP1_PERIPH_RTCAPB (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">State</td><td>of Periphs (1 or 0). </td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
<a id="ga8a4d59b573dcc16845ff1c6de5def5c2" name="ga8a4d59b573dcc16845ff1c6de5def5c2"></a>
<h2 class="memtitle"><span class="permalink"><a href="#ga8a4d59b573dcc16845ff1c6de5def5c2">&#9670;&nbsp;</a></span>LL_APB1_GRP1_ReleaseReset()</h2>

<div class="memitem">
<div class="memproto">
      <table class="memname">
        <tr>
          <td class="memname">__STATIC_INLINE void LL_APB1_GRP1_ReleaseReset </td>
          <td>(</td>
          <td class="paramtype">uint32_t&#160;</td>
          <td class="paramname"><em>Periphs</em></td><td>)</td>
          <td></td>
        </tr>
      </table>
</div><div class="memdoc">

<p>Release APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM4RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM5RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM12RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM13RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR TIM14RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR LPTIM1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPI3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR SPDIFRXRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR USART3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART4RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART5RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR FMPI2C1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN1RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN2RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CAN3RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR CECRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR DACRST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART7RST LL_APB1_GRP1_ReleaseReset<br  />
 APB1RSTR UART8RST LL_APB1_GRP1_ReleaseReset. </p>
<dl class="params"><dt>Parameters</dt><dd>
  <table class="params">
    <tr><td class="paramname">Periphs</td><td>This parameter can be a combination of the following values: <ul>
<li>LL_APB1_GRP1_PERIPH_TIM2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM5 </li>
<li>LL_APB1_GRP1_PERIPH_TIM6 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM12 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM13 (*) </li>
<li>LL_APB1_GRP1_PERIPH_TIM14 (*) </li>
<li>LL_APB1_GRP1_PERIPH_LPTIM1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_WWDG </li>
<li>LL_APB1_GRP1_PERIPH_SPI2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPI3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_SPDIFRX (*) </li>
<li>LL_APB1_GRP1_PERIPH_USART2 </li>
<li>LL_APB1_GRP1_PERIPH_USART3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART4 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART5 (*) </li>
<li>LL_APB1_GRP1_PERIPH_I2C1 </li>
<li>LL_APB1_GRP1_PERIPH_I2C2 </li>
<li>LL_APB1_GRP1_PERIPH_I2C3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_FMPI2C1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN2 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CAN3 (*) </li>
<li>LL_APB1_GRP1_PERIPH_CEC (*) </li>
<li>LL_APB1_GRP1_PERIPH_PWR </li>
<li>LL_APB1_GRP1_PERIPH_DAC1 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART7 (*) </li>
<li>LL_APB1_GRP1_PERIPH_UART8 (*)</li>
</ul>
(*) value not defined in all devices. </td></tr>
  </table>
  </dd>
</dl>
<dl class="retval"><dt>Return values</dt><dd>
  <table class="retval">
    <tr><td class="paramname">None</td><td></td></tr>
  </table>
  </dd>
</dl>

</div>
</div>
</div><!-- contents -->
<!-- start footer part -->
<hr class="footer"/><address class="footer"><small>
Generated by&#160;<a href="https://www.doxygen.org/index.html"><img class="footer" src="doxygen.svg" width="104" height="31" alt="doxygen"/></a> 1.9.2
</small></address>
</body>
</html>
