===== Simulator configuration =====
BLOCKSIZE:				16
L1_SIZE:				1024
L1_ASSOC:				1
L2_SIZE:				8192
L2_ASSOC:				4
REPLACEMENT POLICY:		LRU
INCLUSION PROPERTY:		non-inclusive
trace_file:				custom.txt
===== L1 contents =====
Set		0:	null	
Set		1:	null	
Set		2:	null	
Set		3:	null	
Set		4:	null	
Set		5:	null	
Set		6:	null	
Set		7:	null	
Set		8:	null	
Set		9:	null	
Set		10:	null	
Set		11:	null	
Set		12:	null	
Set		13:	null	
Set		14:	null	
Set		15:	null	
Set		16:	null	
Set		17:	null	
Set		18:	null	
Set		19:	null	
Set		20:	null	
Set		21:	null	
Set		22:	null	
Set		23:	null	
Set		24:	null	
Set		25:	null	
Set		26:	null	
Set		27:	null	
Set		28:	null	
Set		29:	null	
Set		30:	null	
Set		31:	null	
Set		32:	null	
Set		33:	null	
Set		34:	null	
Set		35:	null	
Set		36:	null	
Set		37:	null	
Set		38:	null	
Set		39:	null	
Set		40:	null	
Set		41:	null	
Set		42:	null	
Set		43:	null	
Set		44:	null	
Set		45:	null	
Set		46:	null	
Set		47:	null	
Set		48:	null	
Set		49:	null	
Set		50:	null	
Set		51:	null	
Set		52:	null	
Set		53:	null	
Set		54:	null	
Set		55:	null	
Set		56:	null	
Set		57:	null	
Set		58:	null	
Set		59:	null	
Set		60:	null	
Set		61:	null	
Set		62:	null	
Set		63:	b D	
===== L2 contents =====
Set		0:	null	null	null	null	
Set		1:	null	null	null	null	
Set		2:	null	null	null	null	
Set		3:	null	null	null	null	
Set		4:	null	null	null	null	
Set		5:	null	null	null	null	
Set		6:	null	null	null	null	
Set		7:	null	null	null	null	
Set		8:	null	null	null	null	
Set		9:	null	null	null	null	
Set		10:	null	null	null	null	
Set		11:	null	null	null	null	
Set		12:	null	null	null	null	
Set		13:	null	null	null	null	
Set		14:	null	null	null	null	
Set		15:	null	null	null	null	
Set		16:	null	null	null	null	
Set		17:	null	null	null	null	
Set		18:	null	null	null	null	
Set		19:	null	null	null	null	
Set		20:	null	null	null	null	
Set		21:	null	null	null	null	
Set		22:	null	null	null	null	
Set		23:	null	null	null	null	
Set		24:	null	null	null	null	
Set		25:	null	null	null	null	
Set		26:	null	null	null	null	
Set		27:	null	null	null	null	
Set		28:	null	null	null	null	
Set		29:	null	null	null	null	
Set		30:	null	null	null	null	
Set		31:	null	null	null	null	
Set		32:	null	null	null	null	
Set		33:	null	null	null	null	
Set		34:	null	null	null	null	
Set		35:	null	null	null	null	
Set		36:	null	null	null	null	
Set		37:	null	null	null	null	
Set		38:	null	null	null	null	
Set		39:	null	null	null	null	
Set		40:	null	null	null	null	
Set		41:	null	null	null	null	
Set		42:	null	null	null	null	
Set		43:	null	null	null	null	
Set		44:	null	null	null	null	
Set		45:	null	null	null	null	
Set		46:	null	null	null	null	
Set		47:	null	null	null	null	
Set		48:	null	null	null	null	
Set		49:	null	null	null	null	
Set		50:	null	null	null	null	
Set		51:	null	null	null	null	
Set		52:	null	null	null	null	
Set		53:	null	null	null	null	
Set		54:	null	null	null	null	
Set		55:	null	null	null	null	
Set		56:	null	null	null	null	
Set		57:	null	null	null	null	
Set		58:	null	null	null	null	
Set		59:	null	null	null	null	
Set		60:	null	null	null	null	
Set		61:	null	null	null	null	
Set		62:	null	null	null	null	
Set		63:	null	null	null	null	
Set		64:	null	null	null	null	
Set		65:	null	null	null	null	
Set		66:	null	null	null	null	
Set		67:	null	null	null	null	
Set		68:	null	null	null	null	
Set		69:	null	null	null	null	
Set		70:	null	null	null	null	
Set		71:	null	null	null	null	
Set		72:	null	null	null	null	
Set		73:	null	null	null	null	
Set		74:	null	null	null	null	
Set		75:	null	null	null	null	
Set		76:	null	null	null	null	
Set		77:	null	null	null	null	
Set		78:	null	null	null	null	
Set		79:	null	null	null	null	
Set		80:	null	null	null	null	
Set		81:	null	null	null	null	
Set		82:	null	null	null	null	
Set		83:	null	null	null	null	
Set		84:	null	null	null	null	
Set		85:	null	null	null	null	
Set		86:	null	null	null	null	
Set		87:	null	null	null	null	
Set		88:	null	null	null	null	
Set		89:	null	null	null	null	
Set		90:	null	null	null	null	
Set		91:	null	null	null	null	
Set		92:	null	null	null	null	
Set		93:	null	null	null	null	
Set		94:	null	null	null	null	
Set		95:	null	null	null	null	
Set		96:	null	null	null	null	
Set		97:	null	null	null	null	
Set		98:	null	null	null	null	
Set		99:	null	null	null	null	
Set		100:	null	null	null	null	
Set		101:	null	null	null	null	
Set		102:	null	null	null	null	
Set		103:	null	null	null	null	
Set		104:	null	null	null	null	
Set		105:	null	null	null	null	
Set		106:	null	null	null	null	
Set		107:	null	null	null	null	
Set		108:	null	null	null	null	
Set		109:	null	null	null	null	
Set		110:	null	null	null	null	
Set		111:	null	null	null	null	
Set		112:	null	null	null	null	
Set		113:	null	null	null	null	
Set		114:	null	null	null	null	
Set		115:	null	null	null	null	
Set		116:	null	null	null	null	
Set		117:	null	null	null	null	
Set		118:	null	null	null	null	
Set		119:	null	null	null	null	
Set		120:	null	null	null	null	
Set		121:	null	null	null	null	
Set		122:	null	null	null	null	
Set		123:	null	null	null	null	
Set		124:	null	null	null	null	
Set		125:	null	null	null	null	
Set		126:	null	null	null	null	
Set		127:	4  	5  	2  	3 D	
===== Simulation results (raw) =====
a. number of L1 reads:			2
b. number of L1 read misses:	2
c. number of L1 writes: 		4
d. number of L1 write misses:	4
e. L1 miss rate:				1.000000
f. number of L1 writebacks:		3
g. number of L2 reads:			6
h. number of L2 read misses:	6
i. number of L2 writes:			3
j. number of L2 write misses:	0
k. L2 miss rate:				1.000000
l. number of L2 writebacks:		2
m. total memory traffic:		8